--- /srv/rebuilderd/tmp/rebuilderdm0l3wb/inputs/qemu-user_10.2.0+ds-2_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdm0l3wb/out/qemu-user_10.2.0+ds-2_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-01-14 15:22:29.000000 debian-binary │ --rw-r--r-- 0 0 0 2252 2026-01-14 15:22:29.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29039180 2026-01-14 15:22:29.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 2248 2026-01-14 15:22:29.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 29031128 2026-01-14 15:22:29.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x11839 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x841750 0x00851750 0x00851750 0x00c68 0x00c68 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x8423dc 0x8423dc R E 0x10000 │ │ │ │ + ARM_EXIDX 0x841610 0x00851610 0x00851610 0x00c68 0x00c68 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x84229c 0x84229c R E 0x10000 │ │ │ │ LOAD 0x84c6d4 0x0086c6d4 0x0086c6d4 0xe5d74 0x2112fb0 RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x8423bc 0x008523bc 0x008523bc 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x84227c 0x0085227c 0x0085227c 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x84c6d4 0x0086c6d4 0x0086c6d4 0x00044 0x000e8 R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x84c6d4 0x0086c6d4 0x0086c6d4 0xa392c 0xa392c R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,22 +3,22 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2c5838 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002d59f8 2c59f8 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002d5a00 2c5a00 57b87c 00 A 0 0 8 │ │ │ │ - [ 8] .stapsdt.base PROGBITS 0085127c 84127c 000001 00 A 0 0 1 │ │ │ │ - [ 9] .ARM.extab PROGBITS 00851280 841280 0004cd 00 A 0 0 4 │ │ │ │ - [10] .ARM.exidx ARM_EXIDX 00851750 841750 000c68 00 AL 5 0 4 │ │ │ │ - [11] .eh_frame PROGBITS 008523b8 8423b8 000004 00 A 0 0 4 │ │ │ │ - [12] .note.ABI-tag NOTE 008523bc 8423bc 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2c56f8 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002d58b8 2c58b8 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002d58c0 2c58c0 57b87c 00 A 0 0 8 │ │ │ │ + [ 8] .stapsdt.base PROGBITS 0085113c 84113c 000001 00 A 0 0 1 │ │ │ │ + [ 9] .ARM.extab PROGBITS 00851140 841140 0004cd 00 A 0 0 4 │ │ │ │ + [10] .ARM.exidx ARM_EXIDX 00851610 841610 000c68 00 AL 5 0 4 │ │ │ │ + [11] .eh_frame PROGBITS 00852278 842278 000004 00 A 0 0 4 │ │ │ │ + [12] .note.ABI-tag NOTE 0085227c 84227c 000020 00 A 0 0 4 │ │ │ │ [13] .tdata PROGBITS 0086c6d4 84c6d4 000044 00 WAT 0 0 4 │ │ │ │ [14] .tbss NOBITS 0086c718 84c718 0000a4 00 WAT 0 0 4 │ │ │ │ [15] .init_array INIT_ARRAY 0086c718 84c718 00008c 04 WA 0 0 4 │ │ │ │ [16] .fini_array FINI_ARRAY 0086c7a4 84c7a4 000004 04 WA 0 0 4 │ │ │ │ [17] .data.rel.ro PROGBITS 0086c7a8 84c7a8 0a3304 00 WA 0 0 8 │ │ │ │ [18] .got PROGBITS 0090faac 8efaac 000554 04 WA 0 0 4 │ │ │ │ [19] .data PROGBITS 00910000 8f0000 042448 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,327 +1,327 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 2bb59f31a0461f0ab8eb5a46ebae5d24074db2b9 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 0fc55e2985ac025296d8799496d5c58a7f3bb733 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ │ │ │ │ │ Displaying notes found in: .note.stapsdt │ │ │ │ Owner Data size Description │ │ │ │ stapsdt 0x00000029 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: setjmp │ │ │ │ - Location: 0x0028194c, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002817fc, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r14 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: lll_lock_wait_private │ │ │ │ - Location: 0x00296928, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002967d8, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: lll_lock_wait │ │ │ │ - Location: 0x0029697a, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029682a, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_broadcast │ │ │ │ - Location: 0x00296b3c, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002969ec, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_destroy │ │ │ │ - Location: 0x00296dca, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00296c7a, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_init │ │ │ │ - Location: 0x00296e50, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00296d00, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r4 │ │ │ │ stapsdt 0x00000022 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_signal │ │ │ │ - Location: 0x00296e58, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00296d08, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_wait │ │ │ │ - Location: 0x002972ca, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029717a, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r1 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_wait │ │ │ │ - Location: 0x00297432, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002972e2, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r1 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_wait │ │ │ │ - Location: 0x002975b0, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00297460, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r6 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_start │ │ │ │ - Location: 0x00297ab6, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00297966, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 4@r3 4@r2 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_create │ │ │ │ - Location: 0x0029810e, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00297fbe, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r7 4@r2 4@r1 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_join │ │ │ │ - Location: 0x00298d24, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00298bd4, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000032 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_join_ret │ │ │ │ - Location: 0x00298d6e, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00298c1e, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 -4@r2 4@r5 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x00299238, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002990e8, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000022 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_entry │ │ │ │ - Location: 0x0029953a, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002993ea, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x0029957a, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029942a, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_destroy │ │ │ │ - Location: 0x0029986c, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029971c, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000021 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_init │ │ │ │ - Location: 0x002998f6, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002997a6, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x00299c52, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299b02, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000022 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_entry │ │ │ │ - Location: 0x00299f54, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299e04, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x00299fa4, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299e54, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_release │ │ │ │ - Location: 0x0029a74c, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029a5fc, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_release │ │ │ │ - Location: 0x0029a868, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029a718, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_release │ │ │ │ - Location: 0x0029aa66, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029a916, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rwlock_destroy │ │ │ │ - Location: 0x0029ad18, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029abc8, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rdlock_entry │ │ │ │ - Location: 0x0029ad56, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ac06, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x0000002a NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rdlock_acquire_read │ │ │ │ - Location: 0x0029ad8a, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ac3a, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rwlock_unlock │ │ │ │ - Location: 0x0029b020, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029aed0, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: wrlock_entry │ │ │ │ - Location: 0x0029b19c, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029b04c, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x0000002b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: wrlock_acquire_write │ │ │ │ - Location: 0x0029b200, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029b0b0, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_max │ │ │ │ - Location: 0x0029c6b0, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c560, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 │ │ │ │ stapsdt 0x00000035 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_test │ │ │ │ - Location: 0x0029c6c4, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c574, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 │ │ │ │ stapsdt 0x00000037 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tunable_tcache_count │ │ │ │ - Location: 0x0029c6de, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c58e, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r1 │ │ │ │ stapsdt 0x00000040 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tunable_tcache_unsorted_limit │ │ │ │ - Location: 0x0029c6f0, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c5a0, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mxfast │ │ │ │ - Location: 0x0029c708, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c5b8, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r2 │ │ │ │ stapsdt 0x0000003b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tunable_tcache_max_bytes │ │ │ │ - Location: 0x0029c75a, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c60a, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r4 │ │ │ │ stapsdt 0x0000003b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_max │ │ │ │ - Location: 0x0029c78e, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c63e, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r2 -4@r1 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_trim_threshold │ │ │ │ - Location: 0x0029c7a6, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c656, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 -4@r0 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_perturb │ │ │ │ - Location: 0x0029c7bc, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c66c, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r2 -4@r1 │ │ │ │ stapsdt 0x00000038 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_top_pad │ │ │ │ - Location: 0x0029c7d2, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c682, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_threshold │ │ │ │ - Location: 0x0029c7ea, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c69a, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 -4@r0 │ │ │ │ stapsdt 0x00000033 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_reuse_free_list │ │ │ │ - Location: 0x0029d0b2, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029cf62, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x0000002b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_new │ │ │ │ - Location: 0x0029d23a, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d0ea, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 4@r5 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_reuse │ │ │ │ - Location: 0x0029d41a, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d2ca, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 4@r1 │ │ │ │ stapsdt 0x00000038 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_reuse_wait │ │ │ │ - Location: 0x0029d4b0, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d360, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 4@r6 4@r1 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_new │ │ │ │ - Location: 0x0029d5a4, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d454, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 4@r4 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_retry │ │ │ │ - Location: 0x0029d700, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d5b0, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r0 │ │ │ │ stapsdt 0x0000002d NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_sbrk_less │ │ │ │ - Location: 0x0029da52, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d902, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r3 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_free │ │ │ │ - Location: 0x0029dbb0, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029da60, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r3 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_less │ │ │ │ - Location: 0x0029dcb2, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029db62, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r5 4@fp │ │ │ │ stapsdt 0x0000003e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_free_dyn_thresholds │ │ │ │ - Location: 0x0029e112, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029dfc2, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r0 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_more │ │ │ │ - Location: 0x0029e244, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029e0f4, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r8 4@r3 │ │ │ │ stapsdt 0x0000002d NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_sbrk_more │ │ │ │ - Location: 0x0029e548, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029e3f8, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 -4@r2 │ │ │ │ stapsdt 0x0000002a NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_malloc_retry │ │ │ │ - Location: 0x0029f450, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029f300, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x0000002a NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_calloc_retry │ │ │ │ - Location: 0x0029f6b4, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029f564, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_threshold │ │ │ │ - Location: 0x0029fe74, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029fd24, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r2 -4@r1 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_memalign_retry │ │ │ │ - Location: 0x002a01c6, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0076, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r9 4@r4 │ │ │ │ stapsdt 0x00000035 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tcache_double_free │ │ │ │ - Location: 0x002a0584, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0434, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r4 │ │ │ │ stapsdt 0x00000030 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_realloc_retry │ │ │ │ - Location: 0x002a0896, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0746, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r5 4@r4 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt │ │ │ │ - Location: 0x002a10a0, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0f50, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r4 -4@r1 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_perturb │ │ │ │ - Location: 0x002a10d2, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0f82, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r1 -4@r2 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mxfast │ │ │ │ - Location: 0x002a1106, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0fb6, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r3 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_max │ │ │ │ - Location: 0x002a1128, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0fd8, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 │ │ │ │ stapsdt 0x00000035 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_test │ │ │ │ - Location: 0x002a1138, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0fe8, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 │ │ │ │ stapsdt 0x0000003b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_max │ │ │ │ - Location: 0x002a1146, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0ff6, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r1 -4@r2 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_threshold │ │ │ │ - Location: 0x002a1158, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a1008, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 -4@r0 │ │ │ │ stapsdt 0x00000038 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_top_pad │ │ │ │ - Location: 0x002a116a, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a101a, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_trim_threshold │ │ │ │ - Location: 0x002a117c, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a102c, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 -4@r0 │ │ │ │ stapsdt 0x00000029 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp │ │ │ │ - Location: 0x002b72c8, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002b7188, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r4 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp_target │ │ │ │ - Location: 0x002b730e, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002b71ce, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r14 │ │ │ │ stapsdt 0x00000029 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp │ │ │ │ - Location: 0x002c5848, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002c5708, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r4 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp_target │ │ │ │ - Location: 0x002c588e, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002c574e, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r14 │ │ │ │ stapsdt 0x00000028 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: unmap_start │ │ │ │ - Location: 0x002c7ba8, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002c7a68, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@fp 4@r5 │ │ │ │ stapsdt 0x0000002b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: unmap_complete │ │ │ │ - Location: 0x002c7d80, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002c7c40, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@fp 4@r4 │ │ │ │ stapsdt 0x00000026 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: map_start │ │ │ │ - Location: 0x002cacb6, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002cab76, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r5 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: map_complete │ │ │ │ - Location: 0x002ccd5a, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002ccc1a, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r0 4@r2 │ │ │ │ stapsdt 0x00000028 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: reloc_start │ │ │ │ - Location: 0x002cd34e, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002cd20e, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r5 │ │ │ │ stapsdt 0x00000030 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: reloc_complete │ │ │ │ - Location: 0x002cd538, Base: 0x0085127c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002cd3f8, Base: 0x0085113c, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r2 4@r4 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -2,15 +2,15 @@ │ │ │ │ "3F)F^EPF │ │ │ │ ;F!h2F F │ │ │ │ FFhWh7DVi │ │ │ │ cF&F/FbF │ │ │ │ (F)F/F@& │ │ │ │ (F8F1FAF │ │ │ │ RF+F@FIFE │ │ │ │ -RFKF F)FE │ │ │ │ +RFKF F)FD │ │ │ │ 2F+F8FAFD │ │ │ │ 2FKF F)FC │ │ │ │ ^EEZEEEX │ │ │ │ "+hiF0F^ │ │ │ │ ----------------------------- │ │ │ │ ~-|zx----v--t │ │ │ │ --r-----p-------nl---j---[-Y--WU-S--Q---6F │ │ │ │ @@ -1308,15 +1308,14 @@ │ │ │ │ ?K@J{DzD │ │ │ │ ;Khp │ │ │ │ +FcF{`{c: │ │ │ │ X`9K:h{D │ │ │ │ F'M}D,hL │ │ │ │ (DAF2FX` │ │ │ │ |hIF{a"F │ │ │ │ +hBF9FPF │ │ │ │ S"JIKH{DyDxD │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -3,632 +3,632 @@ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ 000101c0 <.text>: │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 q8, q4, #64 │ │ │ │ + @ instruction: 0xf6460ff8 │ │ │ │ + vrsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf6450332 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ vqsub.s32 d23, d29, d27 │ │ │ │ - andeq pc, r0, sp, lsr pc @ │ │ │ │ + muleq r0, r5, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ vrhadd.s8 d16, d7, d29 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ blmi 0x902c8 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xff28f26d │ │ │ │ - eorseq r8, r2, ip, ror #3 │ │ │ │ + cdp2 2, 8, cr15, cr0, cr13, {3} │ │ │ │ + eorseq r8, r2, ip, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ vrhadd.s8 d16, d7, d29 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ blmi 0x902f4 │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xff12f26d │ │ │ │ - ldrshteq r8, [r2], -r8 │ │ │ │ + cdp2 2, 6, cr15, cr10, cr13, {3} │ │ │ │ + ldrhteq r8, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ vrhadd.s8 d16, d7, d29 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ blmi 0x90320 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - cdp2 2, 15, cr15, cr12, cr13, {3} │ │ │ │ - eorseq r8, r2, r4, lsl #4 │ │ │ │ + cdp2 2, 5, cr15, cr4, cr13, {3} │ │ │ │ + eorseq r8, r2, r4, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vmla.f d22, d0, d0[3] │ │ │ │ @ instruction: 0xf647012d │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ blmi 0x9034c │ │ │ │ andne pc, r5, #64, 4 │ │ │ │ - cdp2 2, 14, cr15, cr6, cr13, {3} │ │ │ │ - ldrhteq fp, [r2], -r0 │ │ │ │ + cdp2 2, 3, cr15, cr14, cr13, {3} │ │ │ │ + eorseq fp, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ blmi 0x90378 │ │ │ │ sbcne pc, r1, #64, 4 │ │ │ │ - cdp2 2, 13, cr15, cr0, cr13, {3} │ │ │ │ - eorseq sp, r2, r8, ror ip │ │ │ │ + cdp2 2, 2, cr15, cr8, cr13, {3} │ │ │ │ + eorseq sp, r2, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vsubw.s8 q11, q8, d24 │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ @ instruction: 0xf64a0333 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vhsub.s32 , , │ │ │ │ - @ instruction: 0x0000feb7 │ │ │ │ + andeq pc, r0, pc, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ blmi 0x903d4 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - cdp2 2, 10, cr15, cr2, cr13, {3} │ │ │ │ - eorseq r9, r3, r4, asr #2 │ │ │ │ + ldc2l 2, cr15, [sl, #436]! @ 0x1b4 │ │ │ │ + eorseq r9, r3, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ - @ instruction: 0xf642012d │ │ │ │ - vaddl.s8 q8, d0, d0 │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ + vrhadd.s8 d16, d2, d29 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ blmi 0x90404 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - cdp2 2, 8, cr15, cr12, cr13, {3} │ │ │ │ - eorseq sl, r3, r8, lsl #9 │ │ │ │ + stc2l 2, cr15, [r4, #436]! @ 0x1b4 │ │ │ │ + eorseq sl, r3, r8, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vrsra.s64 d17, d28, #64 │ │ │ │ + vbic.i32 q8, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a0333 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vhsub.s32 , , │ │ │ │ - andeq pc, r0, r3, ror lr @ │ │ │ │ + andeq pc, r0, fp, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d7, d19 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ vrhadd.s8 d16, d7, d29 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vqsub.s32 d18, d13, d30 │ │ │ │ - strlt pc, [r8, #-3675] @ 0xfffff1a5 │ │ │ │ + strlt pc, [r8, #-3507] @ 0xfffff24d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - mvncc pc, r7, asr #4 │ │ │ │ + @ instruction: 0x21acf247 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andmi pc, r4, r7, asr #4 │ │ │ │ + sbccs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 d18, d29, d19 │ │ │ │ - svclt 0x0000fe47 │ │ │ │ - eorseq sl, r3, ip, asr ip │ │ │ │ + svclt 0x0000fd9f │ │ │ │ + eorseq sl, r3, ip, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ - vcge.s8 d16, d4, d19 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ - vrhadd.s8 d16, d4, d30 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrsra.s64 q10, q4, #64 │ │ │ │ + @ instruction: 0xf6430333 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf643012e │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ eorscs r0, r0, #46 @ 0x2e │ │ │ │ - cdp2 2, 2, cr15, cr14, cr13, {3} │ │ │ │ + stc2 2, cr15, [r6, #436] @ 0x1b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0x904e8 │ │ │ │ vhsub.s32 d18, d29, d2 │ │ │ │ - svclt 0x0000fe1b │ │ │ │ - eorseq r0, r4, r8, lsl r3 │ │ │ │ + svclt 0x0000fd73 │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0x90514 │ │ │ │ vqsub.s32 d18, d29, d24 │ │ │ │ - svclt 0x0000fe05 │ │ │ │ - eorseq r0, r4, r4, asr r3 │ │ │ │ + svclt 0x0000fd5d │ │ │ │ + eorseq r0, r4, r4, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf64d0ff8 │ │ │ │ - vmla.f d16, d0, d0[0] │ │ │ │ - @ instruction: 0xf64f012e │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + vrhadd.s8 d16, d15, d30 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x90540 │ │ │ │ subscc pc, r5, #64, 4 │ │ │ │ - stc2l 2, cr15, [lr, #436]! @ 0x1b4 │ │ │ │ - eorseq r0, r4, r4, lsr r7 │ │ │ │ + stc2l 2, cr15, [r6, #-436] @ 0xfffffe4c │ │ │ │ + ldrshteq r0, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6769c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + vsra.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf64d012e │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ blmi 0x9056c │ │ │ │ vhsub.s32 d18, d13, d31 │ │ │ │ - svclt 0x0000fdd9 │ │ │ │ - eorseq r0, r4, r8, asr #21 │ │ │ │ + svclt 0x0000fd31 │ │ │ │ + eorseq r0, r4, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vrsra.s64 d19, d16, #64 │ │ │ │ - vcge.s8 d16, d14, d20 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ - vrhadd.s8 d16, d14, d30 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64d0334 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64d012e │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ vst4.8 {d16-d19}, [pc :128], lr │ │ │ │ vhsub.s32 d23, d29, d14 │ │ │ │ - strlt pc, [r8, #-3519] @ 0xfffff241 │ │ │ │ + strlt pc, [r8, #-3351] @ 0xfffff2e9 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - mvnvs pc, sp, asr #4 │ │ │ │ + @ instruction: 0x51acf24d │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andvc pc, r8, sp, asr #4 │ │ │ │ + sbcpl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r2, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [ip, #436]! @ 0x1b4 │ │ │ │ - eorseq r0, r4, r4, asr #23 │ │ │ │ + stc2 2, cr15, [r4, #-436] @ 0xfffffe4c │ │ │ │ + eorseq r0, r4, r4, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q15, q12 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64d0ff8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ blmi 0x905f0 │ │ │ │ vqsub.s32 d18, d29, d20 │ │ │ │ - svclt 0x0000fd97 │ │ │ │ - ldrshteq r0, [r4], -r4 │ │ │ │ + svclt 0x0000fcef │ │ │ │ + ldrhteq r0, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6774c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q15, q12 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64d0ff8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf64d012e │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ blmi 0x9061c │ │ │ │ sbcsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [r0, #436] @ 0x1b4 │ │ │ │ - eorseq r0, r4, r8, lsl ip │ │ │ │ + ldc2l 2, cr15, [r8], {109} @ 0x6d │ │ │ │ + ldrsbteq r0, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ blmi 0x90648 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fd6b │ │ │ │ - eorseq r1, r4, ip, lsl r0 │ │ │ │ + svclt 0x0000fcc3 │ │ │ │ + ldrsbteq r0, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ blmi 0x90674 │ │ │ │ vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000fd55 │ │ │ │ - eorseq r1, r4, ip, lsr #32 │ │ │ │ + svclt 0x0000fcad │ │ │ │ + eorseq r0, r4, ip, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ - vsubw.s8 q10, q0, d16 │ │ │ │ + vqdmlal.s q9, d16, d0[4] │ │ │ │ vcge.s8 d16, d13, d20 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ rsbcs r0, r2, #46 @ 0x2e │ │ │ │ - ldc2 2, cr15, [ip, #-436]! @ 0xfffffe4c │ │ │ │ + ldc2 2, cr15, [r4], {109} @ 0x6d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ - vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d21, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d16, d13, d20 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ rsbscs r0, pc, #46 @ 0x2e │ │ │ │ - stc2 2, cr15, [r6, #-436]! @ 0xfffffe4c │ │ │ │ + ldc2l 2, cr15, [lr], #-436 @ 0xfffffe4c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vmla.f d20, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d4 │ │ │ │ blmi 0x906fc │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - ldc2 2, cr15, [r2, #-436] @ 0xfffffe4c │ │ │ │ - eorseq r2, r4, ip, asr #13 │ │ │ │ + stc2l 2, cr15, [sl], #-436 @ 0xfffffe4c │ │ │ │ + eorseq r2, r4, ip, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ blmi 0x90724 │ │ │ │ vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000fcfd │ │ │ │ - eorseq r2, r4, r0, ror #13 │ │ │ │ + svclt 0x0000fc55 │ │ │ │ + eorseq r2, r4, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + vqdmlal.s q8, d0, d0[4] │ │ │ │ vcge.s8 d16, d13, d20 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ rsbscs r0, pc, #46 @ 0x2e │ │ │ │ - stc2l 2, cr15, [r4], #436 @ 0x1b4 │ │ │ │ + ldc2 2, cr15, [ip], #-436 @ 0xfffffe4c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmla.i d20, d16, d0[6] │ │ │ │ blmi 0x90788 │ │ │ │ vqsub.s32 d18, d13, d26 │ │ │ │ - svclt 0x0000fcd1 │ │ │ │ - ldrsbteq r2, [r4], -ip │ │ │ │ + svclt 0x0000fc29 │ │ │ │ + mlaseq r4, ip, r8, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vrsra.s64 d20, d12, #64 │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vmla.f d19, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ eorcs r0, r4, #47 @ 0x2f │ │ │ │ - ldc2 2, cr15, [r8], #436 @ 0x1b4 │ │ │ │ + ldc2 2, cr15, [r0], {109} @ 0x6d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vqdmlal.s q10, d16, d0[6] │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ vcge.s8 d16, d13, d20 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ rsbcs r0, r2, #46 @ 0x2e │ │ │ │ - stc2 2, cr15, [r2], #436 @ 0x1b4 │ │ │ │ + blx 0xffecd0de │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ vcge.s8 d16, d13, d20 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ rsbcs r0, r2, #46 @ 0x2e │ │ │ │ - stc2 2, cr15, [ip], {109} @ 0x6d │ │ │ │ + blx 0xff94d10a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6795c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ blmi 0x9082c │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fc79 │ │ │ │ - ldrhteq r2, [r4], -r4 │ │ │ │ + svclt 0x0000fbd1 │ │ │ │ + eorseq r2, r4, r4, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ blmi 0x90858 │ │ │ │ vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000fc63 │ │ │ │ - eorseq r2, r4, r4, asr #27 │ │ │ │ + svclt 0x0000fbbb │ │ │ │ + eorseq r2, r4, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ blmi 0x90884 │ │ │ │ vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000fc4d │ │ │ │ - ldrshteq r2, [r4], -r0 │ │ │ │ + svclt 0x0000fba5 │ │ │ │ + ldrhteq r2, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x908b4 │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - ldc2 2, cr15, [r6], #-436 @ 0xfffffe4c │ │ │ │ - eorseq r2, r4, r0, ror #31 │ │ │ │ + blx 0xfe3cd1b6 │ │ │ │ + eorseq r2, r4, r0, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmla.i d18, d16, d0[7] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x908e0 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - stc2 2, cr15, [r0], #-436 @ 0xfffffe4c │ │ │ │ - eorseq r2, r4, ip, ror #31 │ │ │ │ + blx 0x1e4d1e2 │ │ │ │ + eorseq r2, r4, ip, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 q8, q4, #64 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vmla.f d22, d16, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ subscs r0, r1, #47 @ 0x2f │ │ │ │ - stc2 2, cr15, [r8], {109} @ 0x6d │ │ │ │ + blx 0x184d212 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vmla.f d22, d16, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ blmi 0x90938 │ │ │ │ vhsub.s32 q9, , q0 │ │ │ │ - svclt 0x0000fbf5 │ │ │ │ - eorseq r3, r4, ip, lsr #4 │ │ │ │ + svclt 0x0000fb4d │ │ │ │ + eorseq r3, r4, ip, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vmla.f d22, d16, d0[6] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ blmi 0x90964 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fbdf │ │ │ │ - eorseq r3, r4, r0, asr #4 │ │ │ │ + svclt 0x0000fb37 │ │ │ │ + eorseq r3, r4, r0, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ blmi 0x9098c │ │ │ │ vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000fbc9 │ │ │ │ - eorseq r3, r4, ip, lsl #11 │ │ │ │ + svclt 0x0000fb21 │ │ │ │ + eorseq r3, r4, ip, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ blmi 0x909b8 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fbb3 │ │ │ │ - eorseq r3, r4, r8, lsr #12 │ │ │ │ + svclt 0x0000fb0b │ │ │ │ + eorseq r3, r4, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 , q2, #64 │ │ │ │ + vrsra.s64 d22, d4, #64 │ │ │ │ vcge.s8 d16, d13, d20 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ rsbscs r0, pc, #46 @ 0x2e │ │ │ │ - blx 0xfe6cd2ee │ │ │ │ + blx 0xffccd2ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ blmi 0x90a10 │ │ │ │ vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000fb87 │ │ │ │ - eorseq r3, r4, r4, ror #15 │ │ │ │ + svclt 0x0000fadf │ │ │ │ + eorseq r3, r4, r4, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ blmi 0x90a38 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fb71 │ │ │ │ - eorseq r3, r4, r8, asr #25 │ │ │ │ + svclt 0x0000fac9 │ │ │ │ + eorseq r3, r4, r8, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ - vrsra.s64 d22, d24, #64 │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vsra.s64 d18, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vaddl.s8 q9, d16, d28 │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ eorcs r0, fp, #47 @ 0x2f │ │ │ │ - blx 0x164d372 │ │ │ │ + blx 0xfec4d370 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d18, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x90a98 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fb45 │ │ │ │ - eorseq r3, r4, r8, asr #29 │ │ │ │ + svclt 0x0000fa9d │ │ │ │ + eorseq r3, r4, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d18, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x90ac4 │ │ │ │ vhsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fb2f │ │ │ │ - ldrsbteq r3, [r4], -r4 │ │ │ │ + svclt 0x0000fa87 │ │ │ │ + mlaseq r4, r4, sp, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ andeq pc, r0, fp, ror r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vqdmlal.s , d16, d0[2] │ │ │ │ + vsubw.s8 q9, q8, d8 │ │ │ │ vcge.s8 d16, d13, d20 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d14, d30 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ rsbscs r0, pc, #46 @ 0x2e │ │ │ │ - blx 0x34d40a │ │ │ │ + blx 0x194d408 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ blmi 0x90b2c │ │ │ │ vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000faf9 │ │ │ │ - ldrsbteq r9, [r4], -r8 │ │ │ │ + svclt 0x0000fa51 │ │ │ │ + mlaseq r4, r8, sl, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a70 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000fae5 │ │ │ │ - ldrsbteq sl, [sp], #-172 @ 0xffffff54 │ │ │ │ - eorseq r4, r0, lr, ror r2 │ │ │ │ - eorseq r4, r0, r4, lsr #5 │ │ │ │ + svclt 0x0000fa3d │ │ │ │ + @ instruction: 0x007da99c │ │ │ │ + eorseq r4, r0, lr, lsr r1 │ │ │ │ + eorseq r4, r0, r4, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154aa0 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000facd │ │ │ │ - rsbseq sl, sp, lr, lsr #21 │ │ │ │ - eorseq r4, r0, r4, asr #5 │ │ │ │ - eorseq r4, r0, r0, ror #5 │ │ │ │ + svclt 0x0000fa25 │ │ │ │ + rsbseq sl, sp, lr, ror #18 │ │ │ │ + eorseq r4, r0, r4, lsl #3 │ │ │ │ + eorseq r4, r0, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154ad0 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000fab5 │ │ │ │ - addeq pc, r2, r2, asr r9 @ │ │ │ │ - ldrhteq lr, [r0], -ip │ │ │ │ - eorseq lr, r0, r4, lsr #28 │ │ │ │ + svclt 0x0000fa0d │ │ │ │ + addeq pc, r2, r2, lsl r8 @ │ │ │ │ + eorseq lr, r0, ip, ror ip │ │ │ │ + eorseq lr, r0, r4, ror #25 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r6, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2838 @ 0xfffff4ea │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s d16, d0, d0 │ │ │ │ - @ instruction: 0x2000ffbd │ │ │ │ - blx 0x34d500 │ │ │ │ + andcs pc, r0, r5, lsl pc @ │ │ │ │ + @ instruction: 0xf964f271 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ vmlal.s16 q5, d1, d2 │ │ │ │ - andcs lr, r0, #80, 20 @ 0x50000 │ │ │ │ + andcs lr, r0, #168, 18 @ 0x2a0000 │ │ │ │ andcs r4, r6, r1, lsl #12 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - @ instruction: 0xf822f271 │ │ │ │ + @ instruction: 0xff7af270 │ │ │ │ vaddl.s8 q1, d8, d6 │ │ │ │ - eorcs pc, r0, #200704 @ 0x31000 │ │ │ │ + eorcs pc, r0, #2244608 @ 0x224000 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ andcs r4, r0, #110100480 @ 0x6900000 │ │ │ │ @ instruction: 0xf04f2308 │ │ │ │ @ instruction: 0xf2640caf │ │ │ │ - cdple 13, 15, cr15, cr15, cr7, {7} │ │ │ │ + mrcle 13, 7, APSR_nzcv, cr15, cr15, {1} │ │ │ │ addeq lr, pc, sl, lsl #31 │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ @ instruction: 0x4607b5f0 │ │ │ │ bmi 0x6e23c8 │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -639,293 +639,293 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s16 q5, d0, d3 │ │ │ │ - ldmdbmi r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrbtmi r9, [r9], #-0 │ │ │ │ - vmin.s d20, d15, d24 │ │ │ │ - bmi 0x3cee60 │ │ │ │ + vmin.s d20, d14, d24 │ │ │ │ + bmi 0x3d0bc0 │ │ │ │ ldrbtmi r4, [sl], #-2824 @ 0xfffff4f8 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strcc pc, [ip], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ andle r0, r1, r0, lsl #6 │ │ │ │ - stc2 2, cr15, [r6, #648] @ 0x288 │ │ │ │ + stc2l 2, cr15, [r6], #648 @ 0x288 │ │ │ │ ldcmi 2, cr15, [r4, #-52] @ 0xffffffcc │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addeq lr, pc, lr, lsl pc @ │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ - eorseq r9, r0, r2, asr #12 │ │ │ │ - eoreq r6, lr, r0, lsl #3 │ │ │ │ - eoreq r6, lr, r8, ror r1 │ │ │ │ - eorseq r3, r1, lr, lsr #31 │ │ │ │ + eorseq r9, r0, r2, lsl #10 │ │ │ │ + eoreq r6, lr, r0, asr #32 │ │ │ │ + eoreq r6, lr, r8, lsr r0 │ │ │ │ + eorseq r3, r1, lr, ror #28 │ │ │ │ ldrdeq lr, [pc], r6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460641f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl sp, {r1, r4, fp, sp, lr} │ │ │ │ stmdavs r8!, {r0, r1, r2, r3, r7, fp, ip, lr} │ │ │ │ ldmiblt r3, {r0, r1, r6, r7, r9, sl, fp, sp, lr} │ │ │ │ - @ instruction: 0xf99ef281 │ │ │ │ + @ instruction: 0xf8f6f281 │ │ │ │ andle r1, lr, r2, asr #24 │ │ │ │ - blx 0xfef4d6a8 │ │ │ │ + blx 0x74d6a8 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - @ instruction: 0xff06f27f │ │ │ │ + mrc2 2, 2, pc, cr14, cr15, {3} │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ vmlsl.s16 q2, d11, d0[0] │ │ │ │ - stmdavs r8!, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r8!, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4631463a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrtmi lr, [sl], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ stmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vqadd.s64 d22, d15, d3 │ │ │ │ - svclt 0x0000bde3 │ │ │ │ + svclt 0x0000bd3b │ │ │ │ addeq lr, pc, r6, lsl pc @ │ │ │ │ addeq lr, pc, lr, lsl #29 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - ldrsbteq pc, [r0], -r6 @ │ │ │ │ + mlaseq r0, r6, fp, pc @ │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, pc, lsr pc @ │ │ │ │ subne pc, r5, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bd95 │ │ │ │ + svclt 0x0000bced │ │ │ │ andmi pc, sp, ip, asr #4 │ │ │ │ andeq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bd8d │ │ │ │ + svclt 0x0000bce5 │ │ │ │ sbcvs pc, r1, r4, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bd85 │ │ │ │ + svclt 0x0000bcdd │ │ │ │ subscc pc, r9, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bd7d │ │ │ │ + svclt 0x0000bcd5 │ │ │ │ andsmi pc, r1, sp, asr #12 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bd75 │ │ │ │ + svclt 0x0000bccd │ │ │ │ eorspl pc, r1, r9, asr #4 │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bd6d │ │ │ │ - andcc pc, r9, r2, asr #12 │ │ │ │ + svclt 0x0000bcc5 │ │ │ │ + adcsne pc, r9, r2, asr #12 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bd65 │ │ │ │ + svclt 0x0000bcbd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xffc4f050 │ │ │ │ stclmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ strmi r4, [ip], -r0, ror #22 │ │ │ │ strmi r2, [r0], r4, lsl #5 │ │ │ │ tstls r4, fp, lsl #16 │ │ │ │ vrhadd.s8 d18, d15, d0 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, sl, sp} │ │ │ │ strbtcc pc, [r4], #2253 @ 0x8cd @ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb lr, {r0, r4, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + stmia r6!, {r0, r4, r7, r9, ip, sp, lr, pc} │ │ │ │ addvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ ldmibpl ip!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stmdb r4, {r0, r4, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm ip, {r0, r4, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14e6820 │ │ │ │ - @ instruction: 0x2004fdb9 │ │ │ │ - stc2 1, cr15, [r4, #300]! @ 0x12c │ │ │ │ + andcs pc, r4, r1, lsl sp @ │ │ │ │ + ldc2l 1, cr15, [ip], #300 @ 0x12c │ │ │ │ @ instruction: 0xf870f002 │ │ │ │ @ instruction: 0xf14b2003 │ │ │ │ - @ instruction: 0xf14bfd9f │ │ │ │ - stmdavs fp!, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf14bfcf7 │ │ │ │ + stmdavs fp!, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ eorseq pc, r0, r9, asr #17 │ │ │ │ orrlt r6, r2, sl, lsl r8 │ │ │ │ @ instruction: 0xf854461c │ │ │ │ bcs 0x1c998 │ │ │ │ adcmi sp, r3, #-1073741762 @ 0xc000003e │ │ │ │ and sp, r8, r2, lsl #2 │ │ │ │ ldrsbteq pc, [r0], -r9 @ │ │ │ │ stcne 8, cr15, [r4, #-336] @ 0xfffffeb0 │ │ │ │ - blx 0xfe04d2ca │ │ │ │ + blx 0xff64d2c8 │ │ │ │ adcmi r6, r3, #2818048 @ 0x2b0000 │ │ │ │ stmdbge r6, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ movwcs r2, #3 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf82af29e │ │ │ │ + @ instruction: 0xff8af29d │ │ │ │ ldmib sp, {r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1b23206 │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b3 │ │ │ │ bl 0xfecc4dd4 │ │ │ │ @ instruction: 0xf0007fe3 │ │ │ │ @ instruction: 0xf64b81b9 │ │ │ │ - @ instruction: 0xf2c034b0 │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ vqshl.s8 d16, d19, d0 │ │ │ │ vshr.s64 q11, q14, #64 │ │ │ │ movwcs r0, #149 @ 0x95 │ │ │ │ eorcc pc, ip, r9, asr #17 │ │ │ │ - @ instruction: 0xf984f14f │ │ │ │ + @ instruction: 0xf8dcf14f │ │ │ │ @ instruction: 0xb1206860 │ │ │ │ - stc2 2, cr15, [r4, #452] @ 0x1c4 │ │ │ │ + ldc2l 2, cr15, [ip], {113} @ 0x71 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc}^ │ │ │ │ bvs 0x18e2c58 │ │ │ │ blcs 0x1de5c │ │ │ │ @ instruction: 0xf8ddd1f4 │ │ │ │ vqadd.s8 d26, d6, d0 │ │ │ │ - vorr.i16 d20, #256 @ 0x0100 │ │ │ │ + vqdmull.s q9, d16, d1[0] │ │ │ │ @ instruction: 0xf8cd0b11 │ │ │ │ @ instruction: 0xf04f9014 │ │ │ │ strbmi r0, [r8, #2305] @ 0x901 │ │ │ │ movthi pc, #37696 @ 0x9340 @ │ │ │ │ eorcc pc, r9, sl, asr r8 @ │ │ │ │ streq lr, [r9, pc, asr #20] │ │ │ │ pushcs {r0, r3, r4, fp, ip, sp, lr} │ │ │ │ cmnphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1097859 │ │ │ │ mrrcne 2, 0, r0, ip, cr1 │ │ │ │ pushcs {r0, r1, r9, ip, pc} │ │ │ │ stmdavc r1!, {r1, r8, ip, lr, pc}^ │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf64b7859 │ │ │ │ - vshl.s64 d19, d16, #0 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x465e0533 │ │ │ │ svclt 0x0008292d │ │ │ │ mul r2, ip, ip │ │ │ │ ldrcc r6, [r8, #-2670] @ 0xfffff592 │ │ │ │ stmdavs r9!, {r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ vsubhn.i32 d4, , q8 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ bvc 0xa8563c │ │ │ │ blls 0xfd5cc │ │ │ │ vqrshl.u8 d20, d8, d16 │ │ │ │ ldrbmi r8, [r7], #-782 @ 0xfffffcf2 │ │ │ │ stmdbeq r2, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x47b06878 │ │ │ │ blcs 0x2b228 │ │ │ │ @ instruction: 0xf641d1c9 │ │ │ │ vaddl.s8 q10, d0, d4 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ - @ instruction: 0xf6432101 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + vrhadd.s8 d18, d3, d1 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - blx 0x164d920 │ │ │ │ + @ instruction: 0xf9b8f2a2 │ │ │ │ vhadd.s d18, d1, d1 │ │ │ │ - ldrmi pc, [r0, r3, lsr #26]! │ │ │ │ + @ instruction: 0x47b0fc7b │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ svclt 0x0000e7e8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf8dd9e03 │ │ │ │ ldrmi r9, [r0, #20]! │ │ │ │ rscshi pc, r9, #64, 6 │ │ │ │ ldrdcc pc, [r8], -r9 @ │ │ │ │ andseq pc, r4, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ mulne sp, r9, r8 │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf8539b04 │ │ │ │ @ instruction: 0xf8c93026 │ │ │ │ - @ instruction: 0xf153303c │ │ │ │ - @ instruction: 0xf15bf817 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf152303c │ │ │ │ + @ instruction: 0xf15bff6f │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, r5, r0 │ │ │ │ - blx 0x44d45a │ │ │ │ + blx 0x1a4d458 │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ - vmlal.s16 q5, d1, d11 │ │ │ │ - vst2.16 {d30-d31}, [pc :256], r8 │ │ │ │ + vmlal.s16 q5, d0, d11 │ │ │ │ + @ instruction: 0xf44fefd0 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ - vmlal.s16 q5, d1, d28 │ │ │ │ - vtst.8 q15, , q9 │ │ │ │ + vmlal.s16 q5, d0, d28 │ │ │ │ + vmax.f32 q15, , q5 │ │ │ │ vrsra.s64 d16, d20, #64 │ │ │ │ strcs r0, [r0, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf14b6818 │ │ │ │ - @ instruction: 0xf124fb9f │ │ │ │ - vpmin.s32 , q2, │ │ │ │ - @ instruction: 0x4604fc19 │ │ │ │ + @ instruction: 0xf124faf7 │ │ │ │ + vmla.i32 , q10, │ │ │ │ + @ instruction: 0x4604fb71 │ │ │ │ andcs r6, r2, r5 │ │ │ │ - @ instruction: 0xff8ef151 │ │ │ │ + mcr2 1, 7, pc, cr6, cr1, {2} @ │ │ │ │ blcs 0x2afb4 │ │ │ │ sbcshi pc, r6, r0, asr #32 │ │ │ │ @ instruction: 0xf6499005 │ │ │ │ vmls.i d22, d0, d0[1] │ │ │ │ @ instruction: 0xf8d92497 │ │ │ │ vst4.8 {d16-d19}, [pc :256], ip │ │ │ │ strtmi r5, [r1], -r0, lsl #5 │ │ │ │ - blx 0x184d9ce │ │ │ │ + blx 0xff04d9cc │ │ │ │ @ instruction: 0xf8c9b108 │ │ │ │ andcs r4, r8, ip, lsr r0 │ │ │ │ - @ instruction: 0xff78f151 │ │ │ │ + mrc2 1, 6, pc, cr0, cr1, {2} │ │ │ │ @ instruction: 0xf8d94607 │ │ │ │ stmdacs r0, {r2, r3, r5} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf906f001 │ │ │ │ bicsge pc, r0, #14614528 @ 0xdf0000 │ │ │ │ eorseq pc, r8, r9, asr #17 │ │ │ │ blx 0x194d0dc │ │ │ │ @ instruction: 0xf12c4604 │ │ │ │ - vceq.f32 d31, d0, d23 │ │ │ │ + vmla.f32 , q0, │ │ │ │ @ instruction: 0xf8cd331f │ │ │ │ - @ instruction: 0xf643a000 │ │ │ │ - vmlal.s q8, d16, d0[7] │ │ │ │ + vhadd.s8 d26, d3, d0 │ │ │ │ + vsubl.s8 , d16, d28 │ │ │ │ vhsub.s8 d16, d9, d30 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ + vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf12c012d │ │ │ │ - @ instruction: 0x4605fd79 │ │ │ │ + @ instruction: 0x4605fcd1 │ │ │ │ blx 0xfe6cd040 │ │ │ │ mulcs ip, r9, r8 │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d18, d25, d7 │ │ │ │ - vmla.f d23, d0, d0[3] │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ movwls r0, #12589 @ 0x312d │ │ │ │ - @ instruction: 0xf8daf12e │ │ │ │ + @ instruction: 0xf832f12e │ │ │ │ movwls r9, #2819 @ 0xb03 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ - mvnvs pc, r9, asr #4 │ │ │ │ + @ instruction: 0x51a4f249 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrsbtcs pc, [r4], -r9 @ │ │ │ │ - @ instruction: 0xf988f12e │ │ │ │ + @ instruction: 0xf8e0f12e │ │ │ │ smlatbcs r0, fp, fp, r6 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - blx 0x134da4e │ │ │ │ + blx 0xfeb4da4c │ │ │ │ blx 0xfe4227ec │ │ │ │ blx 0xfec4d25c │ │ │ │ @ instruction: 0xf0fff080 │ │ │ │ - @ instruction: 0xf0fffddf │ │ │ │ - @ instruction: 0xf8d9fdfd │ │ │ │ + @ instruction: 0xf0fffd37 │ │ │ │ + @ instruction: 0xf8d9fd55 │ │ │ │ @ instruction: 0xf0000038 │ │ │ │ @ instruction: 0x4604ff1f │ │ │ │ @ instruction: 0xffa2f000 │ │ │ │ @ instruction: 0xee1d49ce │ │ │ │ @ instruction: 0xf10a2f70 │ │ │ │ strtmi r0, [r0], -r8, lsl #6 │ │ │ │ @ instruction: 0xf649508c │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf12c231b │ │ │ │ - @ instruction: 0xf500fca3 │ │ │ │ + @ instruction: 0xf500fbfb │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ ldrdge pc, [r4], -r9 @ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svceq 0x0080f013 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf06f33ff │ │ │ │ @ instruction: 0xf1ba4300 │ │ │ │ @@ -942,50 +942,50 @@ │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ rsbvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwcs r6, #19 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, ip, pc} │ │ │ │ msrhi CPSR_c, r0 │ │ │ │ @ instruction: 0xf156a906 │ │ │ │ - blls 0x1d0b4c │ │ │ │ + blls 0x1d08ac │ │ │ │ rsble r2, r7, r0, lsl #22 │ │ │ │ - @ instruction: 0xf6434618 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmin.s8 d20, d3, d8 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf14d012e │ │ │ │ - andcs pc, r1, r3, lsl pc @ │ │ │ │ - stc2 2, cr15, [r6], #-452 @ 0xfffffe3c │ │ │ │ + andcs pc, r1, fp, ror #28 │ │ │ │ + blx 0x1fcda5e │ │ │ │ @ instruction: 0xf10a4629 │ │ │ │ movwls r0, #12289 @ 0x3001 │ │ │ │ - blx 0xfe5cda2e │ │ │ │ + blx 0xffbcda2c │ │ │ │ @ instruction: 0xb3a99b03 │ │ │ │ strtmi r1, [r8], -r9, ror #15 │ │ │ │ - ldc2l 1, cr15, [ip, #288]! @ 0x120 │ │ │ │ + ldc2l 1, cr15, [r4, #-288] @ 0xfffffee0 │ │ │ │ @ instruction: 0xf6414604 │ │ │ │ vaddl.s8 q10, d0, d4 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ - @ instruction: 0xf6432101 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vrhadd.s8 d18, d3, d1 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf93ef2a2 │ │ │ │ + @ instruction: 0xf89ef2a2 │ │ │ │ vmax.s32 d4, d7, d16 │ │ │ │ - ldrdcs pc, [r1], -r7 │ │ │ │ - stc2 2, cr15, [r6], {113} @ 0x71 │ │ │ │ + andcs pc, r1, pc, lsr #22 │ │ │ │ + blx 0x17cda9e │ │ │ │ ldrsbteq pc, [ip], -r9 @ │ │ │ │ vsubhn.i32 d4, q6, │ │ │ │ - cdpne 14, 0, cr15, cr3, cr3, {7} │ │ │ │ + cdpne 14, 0, cr15, cr3, cr3, {2} │ │ │ │ @ instruction: 0xf6bf9305 │ │ │ │ stmdavs r0!, {r1, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrsbtmi pc, [ip], -r9 @ │ │ │ │ - blx 0xfe3cdb3a │ │ │ │ - bicseq pc, r0, r3, asr #12 │ │ │ │ + blx 0xffbcdb38 │ │ │ │ + orrsvc pc, r0, r3, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ vaddl.s32 q1, d2, d1 │ │ │ │ - andcs pc, r1, r9, lsl #19 │ │ │ │ - @ instruction: 0xff4cf298 │ │ │ │ + andcs pc, r1, r9, ror #17 │ │ │ │ + mcr2 2, 5, pc, cr12, cr8, {4} @ │ │ │ │ @ instruction: 0xf8dd464e │ │ │ │ @ instruction: 0xe6d19014 │ │ │ │ vqrshl.s8 d4, d10, d16 │ │ │ │ @ instruction: 0xf1ba8187 │ │ │ │ @ instruction: 0xf8c94f80 │ │ │ │ vhadd.s8 q13, q0, q0 │ │ │ │ @ instruction: 0xf64a80d6 │ │ │ │ @@ -1002,101 +1002,101 @@ │ │ │ │ ldrt r6, [ip], -r3, rrx │ │ │ │ @ instruction: 0xf8d91c71 │ │ │ │ strbmi r0, [r1, #-48] @ 0xffffffd0 │ │ │ │ andcs fp, r0, #172, 30 @ 0x2b0 │ │ │ │ andeq pc, r1, #7 │ │ │ │ ldrmi r4, [r6], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0xf14b9303 │ │ │ │ - strmi pc, [r2], r5, asr #20 │ │ │ │ + pkhbtmi pc, r2, sp, lsl #19 @ │ │ │ │ ldrsbteq pc, [r0], -r9 @ │ │ │ │ - @ instruction: 0xf960f14b │ │ │ │ - mvnvc pc, r8, asr #4 │ │ │ │ + @ instruction: 0xf8b8f14b │ │ │ │ + @ instruction: 0x61a4f248 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, ip, r3, asr #12 │ │ │ │ + andeq pc, ip, r3, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - cdp2 2, 0, cr15, cr2, cr0, {4} │ │ │ │ + ldc2l 2, cr15, [sl, #-512] @ 0xfffffe00 │ │ │ │ cmnlt r0, r7, lsl #12 │ │ │ │ bge 0x1b7da0 │ │ │ │ - msrne (UNDEF: 104), r3 │ │ │ │ + msreq R8_fiq, r3 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vcgt.s d25, d6, d6 │ │ │ │ - stmdacs r1, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cmpphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ vmin.s d20, d15, d24 │ │ │ │ - @ instruction: 0xf8d9fb4f │ │ │ │ + @ instruction: 0xf8d9faa7 │ │ │ │ blcs 0x1d2c4 │ │ │ │ adchi pc, r9, r0 │ │ │ │ stmdaeq r6, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1082104 │ │ │ │ vhadd.s32 d0, d7, d1 │ │ │ │ - strmi pc, [r5], -r5, lsr #23 │ │ │ │ + @ instruction: 0x4605fafd │ │ │ │ @ instruction: 0x0014f8d9 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vsra.s16 d8, d27, #15 │ │ │ │ - movwcs pc, #6919 @ 0x1b07 @ │ │ │ │ + movwcs pc, #6759 @ 0x1a67 @ │ │ │ │ ldrmi r6, [r8, #40] @ 0x28 │ │ │ │ stmdbls r4, {r4, r8, sl, fp, ip, lr, pc} │ │ │ │ bl 0x1575ac │ │ │ │ svcne 0x000f0688 │ │ │ │ bleq 0xfe0cbe08 │ │ │ │ streq lr, [r3, r5, lsl #22] │ │ │ │ svceq 0x0004f85b │ │ │ │ - blx 0xffdcdc3c │ │ │ │ + blx 0x15cdc3c │ │ │ │ bleq 0x14f318 │ │ │ │ ldrhle r4, [r7, #46]! @ 0x2e │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ @ instruction: 0xf8453070 │ │ │ │ vhadd.s32 d3, d7, d24 │ │ │ │ - strmi pc, [r6], -pc, ror #21 │ │ │ │ - blx 0xd4d62a │ │ │ │ + strmi pc, [r6], -r7, asr #20 │ │ │ │ + blx 0xfe34d628 │ │ │ │ @ instruction: 0xf8c6ab0b │ │ │ │ blge 0xb1d50c │ │ │ │ sbccc pc, r0, r6, asr #17 │ │ │ │ addsvs pc, r0, #196, 16 @ 0xc40000 │ │ │ │ blcs 0x2b2f4 │ │ │ │ tstphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - blx 0xfe54d760 │ │ │ │ + @ instruction: 0xf9ecf14a │ │ │ │ movwls sl, #6956 @ 0x1b2c │ │ │ │ movwls sl, #2827 @ 0xb0b │ │ │ │ stmdals r5, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d94653 │ │ │ │ @ instruction: 0xf104103c │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstphi r1, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrtpl pc, [r6], -r4, lsl #10 @ │ │ │ │ streq pc, [r4, #-426] @ 0xfffffe56 │ │ │ │ and r3, r1, r0, lsr r6 │ │ │ │ - blx 0x3cdb02 │ │ │ │ + blx 0x19cdb00 │ │ │ │ svceq 0x0004f855 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vmin.s32 q2, , q0 │ │ │ │ - @ instruction: 0xf64bfb07 │ │ │ │ + @ instruction: 0xf64bfa5f │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [fp], #-1115 @ 0xfffffba5 │ │ │ │ @ instruction: 0xf11a9811 │ │ │ │ - @ instruction: 0xf11afea9 │ │ │ │ - @ instruction: 0xf8d9fefb │ │ │ │ + @ instruction: 0xf11afe01 │ │ │ │ + @ instruction: 0xf8d9fe53 │ │ │ │ cps #8 │ │ │ │ - @ instruction: 0xf03efa03 │ │ │ │ + @ instruction: 0xf03ef95b │ │ │ │ @ instruction: 0x4620fc75 │ │ │ │ @ instruction: 0xf086a90b │ │ │ │ @ instruction: 0xf8d9fc2f │ │ │ │ @ instruction: 0xb1280020 │ │ │ │ tstpeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ mrc2 0, 7, pc, cr4, cr0, {1} │ │ │ │ @ instruction: 0xffe6f031 │ │ │ │ @ instruction: 0xf0864630 │ │ │ │ stmdage r6, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - mcr2 1, 0, pc, cr4, cr10, {2} @ │ │ │ │ + ldc2l 1, cr15, [ip, #-360] @ 0xfffffe98 │ │ │ │ stmdals r5, {r0, r2, r3, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xff7ef102 │ │ │ │ + cdp2 1, 13, cr15, cr6, cr2, {0} │ │ │ │ stc2l 0, cr15, [r4], #-536 @ 0xfffffde8 │ │ │ │ eoreq pc, ip, r9, asr #17 │ │ │ │ @ instruction: 0xf64ae644 │ │ │ │ @ instruction: 0xf6ca23ab │ │ │ │ @ instruction: 0xf5ba23aa │ │ │ │ blx 0xfea950e2 │ │ │ │ @ instruction: 0xf64a2303 │ │ │ │ @@ -1111,213 +1111,213 @@ │ │ │ │ subseq sl, fp, fp, lsr #29 │ │ │ │ @ instruction: 0xf64be6aa │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf8c92397 │ │ │ │ ldmdavs fp, {r2, r6, ip, lr} │ │ │ │ @ instruction: 0xf57f045a │ │ │ │ strtmi sl, [r9], -sp, asr #30 │ │ │ │ - addne pc, r8, r3, asr #12 │ │ │ │ + subeq pc, r8, r3, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2l 1, cr15, [lr, #-328] @ 0xfffffeb8 │ │ │ │ + ldc2 1, cr15, [r6], #328 @ 0x148 │ │ │ │ svclt 0x0000e744 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - eorseq fp, r3, r8, lsl #28 │ │ │ │ - ldc2 1, cr15, [r6, #-328] @ 0xfffffeb8 │ │ │ │ + eorseq fp, r3, r8, asr #25 │ │ │ │ + stc2l 1, cr15, [lr], #-328 @ 0xfffffeb8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d9d09e │ │ │ │ tstcs r1, r8, lsl r0 │ │ │ │ - adcsne pc, r0, #70254592 @ 0x4300000 │ │ │ │ + rsbseq pc, r0, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xfffaf2a1 │ │ │ │ + @ instruction: 0xff5af2a1 │ │ │ │ eorcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf6432101 │ │ │ │ - vmla.i d17, d16, d0[0] │ │ │ │ + vaddl.s8 q8, d16, d0 │ │ │ │ vhadd.s d16, d15, d30 │ │ │ │ - strtmi pc, [r8], -r7, ror #30 │ │ │ │ + @ instruction: 0x4628febf │ │ │ │ @ instruction: 0xf94ef066 │ │ │ │ tstcs r1, lr, lsl #22 │ │ │ │ @ instruction: 0xf6434628 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vsubl.s8 q8, d16, d28 │ │ │ │ vsubl.s32 q0, d1, d30 │ │ │ │ - blls 0x391314 │ │ │ │ + blls 0x391094 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - andcs pc, r0, #70254592 @ 0x4300000 │ │ │ │ + sbceq pc, r0, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xffdcf2a1 │ │ │ │ + @ instruction: 0xff3cf2a1 │ │ │ │ tstcs r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf6434628 │ │ │ │ - vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 q8, q2, #64 │ │ │ │ vsubl.s32 q0, d1, d30 │ │ │ │ - blls 0x4512f0 │ │ │ │ + blls 0x451070 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - eorcs pc, r8, #70254592 @ 0x4300000 │ │ │ │ + rsceq pc, r8, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xffcaf2a1 │ │ │ │ + @ instruction: 0xff2af2a1 │ │ │ │ tstcs r1, r2, lsl fp │ │ │ │ @ instruction: 0xf6434628 │ │ │ │ - vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q8, q14, #64 │ │ │ │ vsubl.s32 q0, d1, d30 │ │ │ │ - blls 0x4912cc │ │ │ │ + blls 0x49104c │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - subscs pc, r0, #70254592 @ 0x4300000 │ │ │ │ + andsne pc, r0, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xffb8f2a1 │ │ │ │ + @ instruction: 0xff18f2a1 │ │ │ │ tstcs r1, r5, lsl fp │ │ │ │ @ instruction: 0xf6434628 │ │ │ │ - vmlal.s q9, d0, d0[5] │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ vsubl.s32 q0, d1, d30 │ │ │ │ - blls 0x7112a8 │ │ │ │ + blls 0x711028 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsbscs pc, r8, #70254592 @ 0x4300000 │ │ │ │ + eorsne pc, r8, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xffa6f2a1 │ │ │ │ + @ instruction: 0xff06f2a1 │ │ │ │ tstcs r1, sp, lsl fp │ │ │ │ @ instruction: 0xf6434628 │ │ │ │ - vsubl.s8 q9, d16, d12 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ vsubl.s32 q0, d1, d30 │ │ │ │ - blls 0x651284 │ │ │ │ + blls 0x651004 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adccs pc, r0, #70254592 @ 0x4300000 │ │ │ │ + rsbne pc, r0, #70254592 @ 0x4300000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xff94f2a1 │ │ │ │ + cdp2 2, 15, cr15, cr4, cr1, {5} │ │ │ │ @ instruction: 0xf1524628 │ │ │ │ - str pc, [fp, -r3, lsr #25]! │ │ │ │ + @ instruction: 0xe72bfbfb │ │ │ │ movwmi pc, #17985 @ 0x4641 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - andeq pc, r0, r3, asr #12 │ │ │ │ + sbcvs pc, r0, r3, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vtst. d22, d15, d11 │ │ │ │ - strdcs pc, [r1], -r9 │ │ │ │ - blx 0x13cde0c │ │ │ │ + andcs pc, r1, r1, asr lr @ │ │ │ │ + @ instruction: 0xf9a6f271 │ │ │ │ strb r4, [r6], r3, lsl #12 │ │ │ │ vmla.i16 d2, d30, d0[2] │ │ │ │ - eorsvs pc, r0, r9, lsl #27 │ │ │ │ + eorsvs pc, r0, r9, ror #25 │ │ │ │ submi lr, r0, #245366784 @ 0xea00000 │ │ │ │ stmdbls r6, {r3, r6, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64baea3 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ adcmi r2, r9, #1543503874 @ 0x5c000002 │ │ │ │ qasxmi fp, r9, r8 │ │ │ │ subne pc, r4, r9, asr #17 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr6, cr15, {3} │ │ │ │ - rsbne pc, ip, r3, asr #12 │ │ │ │ + eoreq pc, ip, r3, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r0], #328 @ 0x148 │ │ │ │ + stc2 1, cr15, [r8], {82} @ 0x52 │ │ │ │ @ instruction: 0xf641e68e │ │ │ │ vaddl.s8 q10, d0, d4 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ - @ instruction: 0xf6432101 │ │ │ │ - vmlal.s q8, d0, d0[6] │ │ │ │ + vrhadd.s8 d18, d3, d1 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xff52f2a1 │ │ │ │ + cdp2 2, 11, cr15, cr2, cr1, {5} │ │ │ │ vhadd.s d18, d1, d1 │ │ │ │ - @ instruction: 0xf641fa1d │ │ │ │ + @ instruction: 0xf641f975 │ │ │ │ vsubw.s8 q10, q0, d4 │ │ │ │ eorcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - @ instruction: 0xf6432101 │ │ │ │ - vaddl.s8 q8, d16, d28 │ │ │ │ + vrhadd.s8 d18, d3, d1 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - mrc2 2, 5, pc, cr8, cr15, {3} │ │ │ │ + mrc2 2, 0, pc, cr0, cr15, {3} │ │ │ │ vhadd.s d18, d1, d1 │ │ │ │ - svclt 0x0000fa0d │ │ │ │ - eorpl pc, r5, r7, asr #4 │ │ │ │ + svclt 0x0000f965 │ │ │ │ + sbcscc pc, r5, r7, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b97f │ │ │ │ - addcc pc, r5, r9, asr #4 │ │ │ │ + svclt 0x0000b8d7 │ │ │ │ + eorscs pc, r5, r9, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b977 │ │ │ │ - subne pc, r5, sl, asr #12 │ │ │ │ + svclt 0x0000b8cf │ │ │ │ + rscsvc pc, r5, sl, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b96f │ │ │ │ - andscc pc, r1, sl, asr #12 │ │ │ │ + svclt 0x0000b8c7 │ │ │ │ + sbcne pc, r1, sl, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b967 │ │ │ │ - eorsmi pc, sp, fp, asr #4 │ │ │ │ + svclt 0x0000b8bf │ │ │ │ + rsccs pc, sp, fp, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b95f │ │ │ │ - subsmi pc, r9, fp, asr #4 │ │ │ │ + svclt 0x0000b8b7 │ │ │ │ + andcc pc, r9, fp, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b957 │ │ │ │ - adcvc pc, r9, fp, asr #4 │ │ │ │ + svclt 0x0000b8af │ │ │ │ + subsvs pc, r9, fp, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b94f │ │ │ │ - adccc pc, r1, ip, asr #4 │ │ │ │ + svclt 0x0000b8a7 │ │ │ │ + subscs pc, r1, ip, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b947 │ │ │ │ - rsbsvc pc, r9, ip, asr #12 │ │ │ │ + svclt 0x0000b89f │ │ │ │ + eorvs pc, r9, ip, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b93f │ │ │ │ - adccs pc, r1, r1, asr #4 │ │ │ │ + svclt 0x0000b897 │ │ │ │ + subsne pc, r1, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b937 │ │ │ │ - eorsvs pc, r9, r1, asr #12 │ │ │ │ + svclt 0x0000b88f │ │ │ │ + rscmi pc, r9, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b92f │ │ │ │ - rsbspl pc, r5, lr, asr #12 │ │ │ │ + svclt 0x0000b887 │ │ │ │ + eormi pc, r5, lr, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000b927 │ │ │ │ - addpl pc, r1, lr, asr #12 │ │ │ │ + svclt 0x0000b87f │ │ │ │ + eorsmi pc, r1, lr, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000b91f │ │ │ │ - addpl pc, sp, lr, asr #12 │ │ │ │ + svclt 0x0000b877 │ │ │ │ + eorsmi pc, sp, lr, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000b917 │ │ │ │ - addspl pc, r9, lr, asr #12 │ │ │ │ + svclt 0x0000b86f │ │ │ │ + submi pc, r9, lr, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000b90f │ │ │ │ - adcpl pc, r5, lr, asr #12 │ │ │ │ + svclt 0x0000b867 │ │ │ │ + subsmi pc, r5, lr, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000b907 │ │ │ │ - adcspl pc, r1, lr, asr #12 │ │ │ │ + svclt 0x0000b85f │ │ │ │ + rsbmi pc, r1, lr, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000b8ff │ │ │ │ - adcspl pc, sp, lr, asr #12 │ │ │ │ + svclt 0x0000b857 │ │ │ │ + rsbmi pc, sp, lr, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000b8f7 │ │ │ │ + svclt 0x0000b84f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q4 │ │ │ │ vmov.i32 q11, #524288 @ 0x00080000 │ │ │ │ umulllt r2, fp, r7, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s16 q3, d7, d19 │ │ │ │ - bllt 0x1251510 │ │ │ │ + bllt 0x1251290 │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , , d6 │ │ │ │ - blls 0x1514f8 │ │ │ │ + blls 0x151278 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f765e │ │ │ │ blx 0x5de52 │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x10977c0 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1329,37 +1329,37 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - @ instruction: 0xf89cf294 │ │ │ │ + @ instruction: 0xfffcf293 │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf44f9d05 │ │ │ │ stmdals r7, {r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr} │ │ │ │ andcc pc, ip, #166912 @ 0x28c00 │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x39781e │ │ │ │ bl 0x10c16b4 │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - @ instruction: 0xf81ef2a2 │ │ │ │ + @ instruction: 0xff7ef2a1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb688c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r0 │ │ │ │ vaddl.s16 , d26, d3 │ │ │ │ - mcrne 8, 0, pc, cr3, cr5, {5} @ │ │ │ │ + mcrne 8, 0, pc, cr3, cr5, {0} @ │ │ │ │ adcscs sp, lr, r8, lsr #26 │ │ │ │ vsubw.s16 , q5, d1 │ │ │ │ - blls 0x8f9a0 │ │ │ │ + blls 0x8f720 │ │ │ │ svclt 0x00cc2800 │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ andsmi r1, sl, #1440 @ 0x5a0 │ │ │ │ cdpne 1, 4, cr13, cr10, cr6, {1} │ │ │ │ teqle r2, sl, lsl #4 │ │ │ │ andeq pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -1370,74 +1370,74 @@ │ │ │ │ @ instruction: 0x3c00e9c2 │ │ │ │ andne lr, r2, r2, asr #19 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - vshr.s64 d2, d30, #38 │ │ │ │ - cdpne 8, 0, cr15, cr3, cr7, {4} │ │ │ │ + vshr.s64 d2, d30, #39 │ │ │ │ + cdpne 15, 0, cr15, cr3, cr7, {7} │ │ │ │ ldrmi sp, [r9], -r1, lsl #26 │ │ │ │ ldrdcs lr, [r0, #-120] @ 0xffffff88 │ │ │ │ ldrb r4, [fp, fp, lsl #12] │ │ │ │ - @ instruction: 0x43acf243 │ │ │ │ + msrcc SPSR_fs, #805306372 @ 0x30000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpeq ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, ip, r1, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eoreq pc, r0, r2, asr #4 │ │ │ │ + rscvs pc, r0, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s32 q9, q14, q2 │ │ │ │ - @ instruction: 0xf243fc87 │ │ │ │ - vsubw.s8 q10, q8, d28 │ │ │ │ - vcge.s8 d16, d2, d20 │ │ │ │ - vaddw.s8 q8, q0, d12 │ │ │ │ - vrhadd.s8 d16, d2, d31 │ │ │ │ - vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ + vpadd.i8 , , │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ + @ instruction: 0xf6410334 │ │ │ │ + vmla.f d22, d16, d0[3] │ │ │ │ + @ instruction: 0xf641012f │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ sbcscs r0, r5, #47 @ 0x2f │ │ │ │ - ldc2l 2, cr15, [r8], #-432 @ 0xfffffe50 │ │ │ │ + blx 0xff44e12e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsubl.s8 , d0, d13 │ │ │ │ + vrshr.s64 d19, d29, #64 │ │ │ │ @ instruction: 0xf6420216 │ │ │ │ - vmla.f d23, d16, d1[2] │ │ │ │ - vand d16, d3, d6 │ │ │ │ - vaddl.s8 q8, d0, d21 │ │ │ │ + vbic.i32 q11, #9 @ 0x00000009 │ │ │ │ + @ instruction: 0xf6420116 │ │ │ │ + vshr.s64 q11, , #64 │ │ │ │ vshr.s8 d0, d6, #6 │ │ │ │ - pop {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1514008 │ │ │ │ - svclt 0x0000be65 │ │ │ │ + svclt 0x0000bdbd │ │ │ │ @ instruction: 0xf1494801 │ │ │ │ - svclt 0x0000bfd5 │ │ │ │ + svclt 0x0000bf2d │ │ │ │ addseq fp, r7, #148, 18 @ 0x250000 │ │ │ │ - addsvs pc, r9, r2, asr #12 │ │ │ │ + subpl pc, r9, r2, asr #12 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ - @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000b807 │ │ │ │ - adcvs pc, r5, r2, asr #12 │ │ │ │ + @ instruction: 0xf14a2104 │ │ │ │ + svclt 0x0000bf5f │ │ │ │ + subspl pc, r5, r2, asr #12 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf14a2104 │ │ │ │ - svclt 0x0000bfff │ │ │ │ - adcvc pc, r1, r3, asr #12 │ │ │ │ + svclt 0x0000bf57 │ │ │ │ + subsvs pc, r1, r3, asr #12 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf14a2103 │ │ │ │ - svclt 0x0000bff7 │ │ │ │ + svclt 0x0000bf4f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x2157dc │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - blx 0xa4e080 │ │ │ │ - @ instruction: 0xf9d2f21d │ │ │ │ - @ instruction: 0xf992f22b │ │ │ │ + @ instruction: 0xf980f21d │ │ │ │ + @ instruction: 0xf92af21d │ │ │ │ + @ instruction: 0xf8eaf22b │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - mcrrlt 2, 1, pc, ip, cr8 @ │ │ │ │ + bllt 0xfe94e07c │ │ │ │ addseq sl, r6, #204, 6 @ 0x30000003 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d2100 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1447,15 +1447,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - ldc2l 2, cr15, [lr, #396] @ 0x18c │ │ │ │ + ldc2 2, cr15, [r6, #-396]! @ 0xfffffe74 │ │ │ │ @ instruction: 0xf95af7ff │ │ │ │ addeq lr, pc, r8, asr #4 │ │ │ │ andeq r0, r0, ip, lsr #7 │ │ │ │ ldr r3, [pc, #20] @ 0x11888 │ │ │ │ ldr r2, [pc, #20] @ 0x1188c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1487,35 +1487,35 @@ │ │ │ │ vqrshl.s8 d27, d0, d2 │ │ │ │ vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ stmdavc r3!, {r0, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - adcscc pc, r8, r2, asr #4 │ │ │ │ + rsbscs pc, r8, r2, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ cmppmi r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - adcscc pc, r8, r2, asr #4 │ │ │ │ + rsbscs pc, r8, r2, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - rscsvc pc, ip, r6, asr #12 │ │ │ │ + adcsvs pc, ip, r6, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - cdplt 1, 1, cr15, cr2, cr11, {1} │ │ │ │ + stcllt 1, cr15, [sl, #-172]! @ 0xffffff54 │ │ │ │ blvc 0x40cfd4 │ │ │ │ @ instruction: 0xf8902300 │ │ │ │ @ instruction: 0xf8c0207c │ │ │ │ @ instruction: 0xf50022cc │ │ │ │ @ instruction: 0xf8c05200 │ │ │ │ @ instruction: 0xf8c03088 │ │ │ │ stc 2, cr3, [r0, #592] @ 0x250 │ │ │ │ @@ -1534,195 +1534,195 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strbtmi pc, [ip], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavc r6!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2914692 │ │ │ │ - strmi pc, [r5], -r5, ror #26 │ │ │ │ + strmi pc, [r5], -r5, asr #25 │ │ │ │ cmple r0, r0, lsl #28 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ - @ instruction: 0xf644b3b0 │ │ │ │ - vmlal.s8 q8, d16, d0 │ │ │ │ + vcge.s8 d27, d20, d16 │ │ │ │ + vmul.i d23, d0, d0[0] │ │ │ │ ands r0, fp, lr, lsr #16 │ │ │ │ smladcs r0, r0, r0, r2 │ │ │ │ - @ instruction: 0xff00f226 │ │ │ │ + cdp2 2, 5, cr15, cr8, cr6, {1} │ │ │ │ @ instruction: 0xf8044606 │ │ │ │ strtmi r7, [r8], -r1, lsl #22 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ - cdp2 2, 11, cr15, cr2, cr13, {1} │ │ │ │ + cdp2 2, 0, cr15, cr10, cr13, {1} │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vqadd.s32 q3, , │ │ │ │ - strmi pc, [r3], -sp, lsr #29 │ │ │ │ + strmi pc, [r3], -r5, lsl #28 │ │ │ │ adcsvs r4, r3, r0, lsr r6 │ │ │ │ - blx 0x44deac │ │ │ │ + @ instruction: 0xf968f127 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - stc2l 2, cr15, [r0, #-580] @ 0xfffffdbc │ │ │ │ + stc2 2, cr15, [r0], #580 @ 0x244 │ │ │ │ @ instruction: 0xb1a84605 │ │ │ │ @ instruction: 0x4628213d │ │ │ │ - blx 0x164e466 │ │ │ │ + blx 0xfec4e464 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf645d1dc │ │ │ │ - vmls.i d18, d16, d0[4] │ │ │ │ + vaddhn.i16 d17, q8, q8 │ │ │ │ @ instruction: 0xf645042d │ │ │ │ - vaddw.s8 q9, q8, d28 │ │ │ │ + vmla.f d17, d0, d0[7] │ │ │ │ blmi 0x551ef0 │ │ │ │ sbccs r4, r3, #80, 12 @ 0x5000000 │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf93af14d │ │ │ │ + @ instruction: 0xf892f14d │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r6, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64587f0 │ │ │ │ - vaddw.s8 q9, q8, d28 │ │ │ │ + vmla.f d17, d0, d0[7] │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0xd1b3c │ │ │ │ vqsub.s32 d18, d28, d21 │ │ │ │ - svclt 0x0000faef │ │ │ │ - eorseq r7, r2, ip, asr #32 │ │ │ │ - eorseq r7, r2, r0, lsr r0 │ │ │ │ + svclt 0x0000fa47 │ │ │ │ + eorseq r6, r2, ip, lsl #30 │ │ │ │ + ldrshteq r6, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2l 0, cr15, [r4, #-4] │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - mcr2 2, 1, pc, cr14, cr1, {0} @ │ │ │ │ + stc2 2, cr15, [r6, #68] @ 0x44 │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - blx 0xfea4e01c │ │ │ │ + blx 0x4e01c │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - cdp2 1, 6, cr15, cr8, cr9, {2} │ │ │ │ - @ instruction: 0xf14a6f60 │ │ │ │ - svcvs 0x0060f839 │ │ │ │ - cdp2 2, 13, cr15, cr6, cr6, {1} │ │ │ │ + stc2l 1, cr15, [r0, #292] @ 0x124 │ │ │ │ + @ instruction: 0xf1496f60 │ │ │ │ + svcvs 0x0060ff91 │ │ │ │ + cdp2 2, 2, cr15, cr14, cr6, {1} │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s32 d4, d6, d0 │ │ │ │ - svclt 0x0000bed1 │ │ │ │ + svclt 0x0000be29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf1284604 │ │ │ │ - vfma.f32 d31, d6, d19 │ │ │ │ - vaddw.s8 q8, q8, d28 │ │ │ │ + @ instruction: 0xf645fb8b │ │ │ │ + vmla.f d23, d0, d0[7] │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - @ instruction: 0xff0cf12b │ │ │ │ + cdp2 1, 6, cr15, cr4, cr11, {1} │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - @ instruction: 0xf85af12c │ │ │ │ + @ instruction: 0xffb2f12b │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - @ instruction: 0x01acf246 │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andcc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + sbcne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf12b2318 │ │ │ │ - tstplt r8, sp, lsr #31 @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r5, lsl #30 @ p-variant is OBSOLETE │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf15a4620 │ │ │ │ - strtmi pc, [r0], -fp, lsl #30 │ │ │ │ + strtmi pc, [r0], -r3, ror #28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4030 │ │ │ │ svclt 0x0000bb55 │ │ │ │ - eorseq r7, r2, r8, rrx │ │ │ │ + eorseq r6, r2, r8, lsr #30 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, lsr #28 │ │ │ │ - @ instruction: 0xf822f12c │ │ │ │ + @ instruction: 0xff7af12b │ │ │ │ @ instruction: 0xf6452342 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - @ instruction: 0x71bcf649 │ │ │ │ + cmnpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf12b9203 │ │ │ │ - @ instruction: 0xf031ff75 │ │ │ │ + @ instruction: 0xf031fecd │ │ │ │ strtmi pc, [r0], -r9, asr #19 │ │ │ │ - @ instruction: 0xf810f12c │ │ │ │ + @ instruction: 0xff68f12b │ │ │ │ movtcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf6499600 │ │ │ │ - vsra.s64 d23, d28, #64 │ │ │ │ + vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf12b012d │ │ │ │ - ldc 15, cr15, [pc, #412] @ 0x11d50 │ │ │ │ + ldc 14, cr15, [pc, #764] @ 0x11eb0 │ │ │ │ strcs r7, [r0, #-2840] @ 0xfffff4e8 │ │ │ │ strtvs r2, [r0], -r1, lsl #6 │ │ │ │ stc 0, cr2, [r4, #16] │ │ │ │ @ instruction: 0x66637bb0 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - cdp2 2, 1, cr15, cr0, cr6, {1} │ │ │ │ + stc2l 2, cr15, [r8, #-152]! @ 0xffffff68 │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s32 d6, d22, d19 │ │ │ │ - strbvs pc, [r0, -fp, lsl #28]! @ │ │ │ │ - @ instruction: 0xff78f149 │ │ │ │ + strbvs pc, [r0, -r3, ror #26]! @ │ │ │ │ + cdp2 1, 13, cr15, cr0, cr9, {2} │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - ldc2 1, cr15, [lr, #292]! @ 0x124 │ │ │ │ + ldc2 1, cr15, [r6, #-292] @ 0xfffffedc │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - blx 0x34e148 │ │ │ │ + @ instruction: 0xf964f157 │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r4, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt r0, {r0, r4, r5, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r7, r2, ip, ror r0 │ │ │ │ + eorseq r6, r2, ip, lsr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrbtvc pc, [ip], #1606 @ 0x646 @ │ │ │ │ + ldrtvs pc, [ip], #1606 @ 0x646 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1044607 │ │ │ │ movtcs r0, #53904 @ 0xd290 │ │ │ │ @ instruction: 0xf6439200 │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf6450132 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf12b022d │ │ │ │ - @ instruction: 0xf104ff15 │ │ │ │ + @ instruction: 0xf104fe6d │ │ │ │ strmi r0, [r5], -r0, lsr #5 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf645022d │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf12b012d │ │ │ │ - ldrtcc pc, [r4], #3845 @ 0xf05 @ │ │ │ │ + ldrtcc pc, [r4], #3677 @ 0xe5d @ │ │ │ │ movtcs r4, #9734 @ 0x2606 │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ - eorcc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rscne pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x71bcf649 │ │ │ │ + cmnpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 1, 15, cr15, cr6, cr11, {1} │ │ │ │ + cdp2 1, 4, cr15, cr14, cr11, {1} │ │ │ │ addsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ teqpne sp, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strbvs r6, [r3, -r2, asr #12] │ │ │ │ eorsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -1755,44 +1755,44 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf94ef031 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f95d │ │ │ │ mrrc2 0, 2, pc, lr, cr10 @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15a4010 │ │ │ │ - svclt 0x0000be19 │ │ │ │ + svclt 0x0000bd71 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp, #2075] @ 0x81b │ │ │ │ andcs sp, r0, r6, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf1514605 │ │ │ │ - @ instruction: 0x4604ffff │ │ │ │ + @ instruction: 0x4604ff57 │ │ │ │ @ instruction: 0xf8d5b1e8 │ │ │ │ smlabtcs r1, r0, r2, r3 │ │ │ │ - rsbscc pc, ip, #72351744 @ 0x4500000 │ │ │ │ + eorscs pc, ip, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff94e804 │ │ │ │ + blx 0x114e804 │ │ │ │ cdpvs 14, 13, cr6, cr10, cr11, {1} │ │ │ │ @ instruction: 0xf8d3b15a │ │ │ │ @ instruction: 0x462820b0 │ │ │ │ @ instruction: 0xf15a9201 │ │ │ │ - cdpvs 13, 2, cr15, cr11, cr7, {7} │ │ │ │ + mcrvs 13, 1, pc, cr11, cr15, {1} @ │ │ │ │ bls 0x63638 │ │ │ │ cdpvs 6, 13, cr4, cr11, cr1, {1} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1514030 │ │ │ │ - andlt fp, r3, r1, ror #31 │ │ │ │ + andlt fp, r3, r9, lsr pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fc8 │ │ │ │ @@ -1825,40 +1825,40 @@ │ │ │ │ bl 0xfeb69034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0], #-2843 @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf12c9402 │ │ │ │ - bmi 0x650d74 │ │ │ │ + bmi 0x650ad4 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - cmppmi r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorscc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + rscsne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf12b4605 │ │ │ │ - bge 0xd1458 │ │ │ │ + bge 0xd11b8 │ │ │ │ @ instruction: 0xf1274621 │ │ │ │ - strdlt pc, [r0, r9] │ │ │ │ + orrlt pc, r0, r1, asr pc @ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - cdp2 1, 2, cr15, cr14, cr12, {2} │ │ │ │ + stc2 1, cr15, [r6, #304] @ 0x130 │ │ │ │ @ instruction: 0xf12c4628 │ │ │ │ - andcs pc, r1, sp, ror #17 │ │ │ │ - ldc2 2, cr15, [lr, #-448] @ 0xfffffe40 │ │ │ │ - stc2 2, cr15, [r6], #-644 @ 0xfffffd7c │ │ │ │ + andcs pc, r1, r5, asr #16 │ │ │ │ + ldc2l 2, cr15, [r6], #-448 @ 0xfffffe40 │ │ │ │ + blx 0xfe1ce932 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r7, [r2], -ip │ │ │ │ + eorseq r6, r2, ip, ror pc │ │ │ │ addcc r4, r8, r9, asr #7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e850 │ │ │ │ stmda r0, {r0, r1, r3, lr}^ │ │ │ │ bcs 0x1e6c8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ andcs r8, r0, fp, asr pc │ │ │ │ @@ -1873,15 +1873,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpvs 15, 0, cr0, cr4, cr8, {7} │ │ │ │ @ instruction: 0xf8d4b084 │ │ │ │ @ instruction: 0xf1bcc06c │ │ │ │ andsle r0, r0, r0, lsl #30 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf15a9001 │ │ │ │ - blls 0x913b4 │ │ │ │ + blls 0x91114 │ │ │ │ andne lr, r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf8d34618 │ │ │ │ @ instruction: 0xf8dcc060 │ │ │ │ andlt r3, r4, ip, rrx │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -1889,21 +1889,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movtcs r4, #55836 @ 0xda1c │ │ │ │ - cmppmi r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, #4, 12 @ 0x400000 │ │ │ │ - eorscc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + rscsne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2l 1, cr15, [lr], #172 @ 0xac │ │ │ │ - @ instruction: 0xff78f127 │ │ │ │ + mrrc2 1, 2, pc, r6, cr11 @ │ │ │ │ + cdp2 1, 13, cr15, cr0, cr7, {1} │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -1912,171 +1912,171 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x34000 │ │ │ │ @ instruction: 0xf64bd0ee │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ sbcne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - addscc pc, r0, r5, asr #12 │ │ │ │ + subscs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1514010 │ │ │ │ - svclt 0x0000bf17 │ │ │ │ - ldrhteq r7, [r2], -ip │ │ │ │ + svclt 0x0000be6f │ │ │ │ + eorseq r6, r2, ip, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb691c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #26 │ │ │ │ @ instruction: 0xf12b4606 │ │ │ │ - movtcs pc, #11775 @ 0x2dff @ │ │ │ │ + movtcs pc, #11607 @ 0x2d57 @ │ │ │ │ @ instruction: 0xf6459500 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 d23, d28, #64 │ │ │ │ + vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf12b012d │ │ │ │ - stclvs 13, cr15, [r3, #284] @ 0x11c │ │ │ │ + stclvs 12, cr15, [r3, #636] @ 0x27c │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0xff1ce4b2 │ │ │ │ + blx 0x7ce4b2 │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - ldc2l 1, cr15, [ip, #172] @ 0xac │ │ │ │ + ldc2 1, cr15, [r4, #-172]! @ 0xffffff54 │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x21acf645 │ │ │ │ + msrne (UNDEF: 108), r5 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adccc pc, r0, r5, asr #12 │ │ │ │ + rsbcs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpeq r4, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ - vqsub.s32 d18, d28, d2 │ │ │ │ - @ instruction: 0xf645f80d │ │ │ │ - vaddw.s8 q9, q8, d28 │ │ │ │ + vqsub.s32 d18, d27, d2 │ │ │ │ + @ instruction: 0xf645ff65 │ │ │ │ + vmla.f d17, d0, d0[7] │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 d19, d20, #64 │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf105002d │ │ │ │ addscs r0, r3, #20, 6 @ 0x50000000 │ │ │ │ - @ instruction: 0xf800f26c │ │ │ │ - ldrhteq r7, [r2], -r0 │ │ │ │ + @ instruction: 0xff58f26b │ │ │ │ + eorseq r6, r2, r0, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2 0, cr15, [r4], {1} │ │ │ │ @ instruction: 0xf6454601 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ vhadd.s32 d0, d13, d29 │ │ │ │ - @ instruction: 0x4606fc7d │ │ │ │ + @ instruction: 0x4606fbd5 │ │ │ │ @ instruction: 0xf12b4628 │ │ │ │ - @ instruction: 0x4604fd9f │ │ │ │ + @ instruction: 0x4604fcf7 │ │ │ │ ldrtmi fp, [r1], -r0, asr #2 │ │ │ │ vmax.s32 d4, d14, d24 │ │ │ │ - stmdblt r8!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8!, {r0, r1, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vmax.s32 d4, d13, d24 │ │ │ │ - @ instruction: 0x4604fb59 │ │ │ │ + @ instruction: 0x4604fab1 │ │ │ │ vmin.s32 d4, d6, d16 │ │ │ │ - strtmi pc, [r0], -r5, ror #23 │ │ │ │ + @ instruction: 0x4620fb3d │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vsubhn.i32 d4, q0, q12 │ │ │ │ - @ instruction: 0x4604fc5d │ │ │ │ + @ instruction: 0x4604fbbd │ │ │ │ @ instruction: 0xf2904630 │ │ │ │ - bne 0x891238 │ │ │ │ + bne 0x890fb8 │ │ │ │ vmax.s32 d4, d13, d24 │ │ │ │ - @ instruction: 0x4604fb9f │ │ │ │ + @ instruction: 0x4604faf7 │ │ │ │ vmin.s32 d4, d6, d16 │ │ │ │ - strtmi pc, [r0], -pc, asr #23 │ │ │ │ + strtmi pc, [r0], -r7, lsr #22 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb692f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ movtcs r4, #10777 @ 0x2a19 │ │ │ │ - @ instruction: 0x71bcf649 │ │ │ │ + cmnpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ - eorcc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rscne pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2 1, cr15, [r2], #172 @ 0xac │ │ │ │ + stc2 1, cr15, [sl], {43} @ 0x2b │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - ldc2l 1, cr15, [r6, #-172] @ 0xffffff54 │ │ │ │ + stc2 1, cr15, [lr], #172 @ 0xac │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ @ instruction: 0x309cf8d4 │ │ │ │ cmnlt fp, r1, lsl #12 │ │ │ │ - sbccc pc, r4, r5, asr #12 │ │ │ │ + addcs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf14d9103 │ │ │ │ - stmdbls r3, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe6ce9e4 │ │ │ │ - sbcscc pc, r8, r5, asr #12 │ │ │ │ + blt 0xffcce9e4 │ │ │ │ + addscs pc, r8, r5, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf14d9103 │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe34ea00 │ │ │ │ - ldrhteq r7, [r2], -r0 │ │ │ │ + blt 0xff94ea00 │ │ │ │ + eorseq r6, r2, r0, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ - @ instruction: 0xf644b082 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vhadd.s8 d27, d20, d2 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ vrhadd.s32 d0, d14, d30 │ │ │ │ - stmdavs r3, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b373 │ │ │ │ blx 0xfff4e19a │ │ │ │ @ instruction: 0xf7ff6821 │ │ │ │ @ instruction: 0x4606ff13 │ │ │ │ @ instruction: 0xf12bb378 │ │ │ │ - bmi 0x791600 │ │ │ │ + bmi 0x791360 │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ ldrtmi r2, [r0], -r2, asr #6 │ │ │ │ - eorcc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rscne pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x71bcf649 │ │ │ │ + cmnpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 1, cr15, [r0], #-172 @ 0xffffff54 │ │ │ │ + blx 0xfee4e66e │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ vmov.i32 d16, #1024 @ 0x00000400 │ │ │ │ mrcvs 2, 2, r2, cr11, cr7, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - stc2l 2, cr15, [r6], #-184 @ 0xffffff48 │ │ │ │ + blx 0xfefcea92 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - rsccc pc, r0, r5, asr #12 │ │ │ │ + adccs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9caf14d │ │ │ │ + @ instruction: 0xf922f14d │ │ │ │ vhadd.s d18, d0, d1 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - rscscc pc, ip, r5, asr #12 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + adcscs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9c0f14d │ │ │ │ + @ instruction: 0xf918f14d │ │ │ │ vmax.s32 d4, d14, d16 │ │ │ │ - andcs pc, r1, r9, asr #24 │ │ │ │ - blx 0x19cebda │ │ │ │ - ldrhteq r7, [r2], -r0 │ │ │ │ + andcs pc, r1, r1, lsr #23 │ │ │ │ + blx 0xfefcebd8 │ │ │ │ + eorseq r6, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf02a4604 │ │ │ │ @ instruction: 0x4603f99f │ │ │ │ andls fp, r1, r0, asr r1 │ │ │ │ @@ -2096,127 +2096,127 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mcr2 0, 5, pc, cr4, cr0, {1} @ │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ @ instruction: 0x4620feb3 │ │ │ │ @ instruction: 0xf9b4f02a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15a4010 │ │ │ │ - svclt 0x0000bb6f │ │ │ │ + svclt 0x0000bac7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blx 0x1dce2a6 │ │ │ │ - ldc2 1, cr15, [sl], {43} @ 0x2b │ │ │ │ + blx 0xffcce752 │ │ │ │ andls r4, r0, #94208 @ 0x17000 │ │ │ │ @ instruction: 0xf6452342 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 d23, d28, #64 │ │ │ │ + vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf12b012d │ │ │ │ - vmlsvs.f64 d15, d18, d17 │ │ │ │ + vmovvs.16 d2[0], pc │ │ │ │ andlt fp, r4, sl, lsl r1 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46114710 │ │ │ │ - adcsvc pc, ip, r9, asr #12 │ │ │ │ + rsbsvs pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf12b9203 │ │ │ │ - @ instruction: 0x4604fe1b │ │ │ │ - andsmi pc, ip, r5, asr #12 │ │ │ │ + @ instruction: 0x4604fd73 │ │ │ │ + sbcscs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x15ce81e │ │ │ │ + blx 0xfebce81c │ │ │ │ bls 0xe3b6c │ │ │ │ mvneq pc, r2, asr #4 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf81cf22d │ │ │ │ + @ instruction: 0xff74f22c │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 2, cr15, [sl, #176]! @ 0xb0 │ │ │ │ - ldrhteq r7, [r2], -r0 │ │ │ │ + ldclt 2, cr15, [r2, #-176] @ 0xffffff50 │ │ │ │ + eorseq r6, r2, r0, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf12b4606 │ │ │ │ - bmi 0xf51464 │ │ │ │ - vcge.s8 d18, d6, d8 │ │ │ │ - vaddw.s8 q8, q8, d28 │ │ │ │ + bmi 0xf511c4 │ │ │ │ + @ instruction: 0xf6452318 │ │ │ │ + vmla.f d23, d0, d0[7] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - andcc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + sbcne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe94e7e6 │ │ │ │ + blx 0xfff4e7e4 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - stc2l 2, cr15, [r4, #188] @ 0xbc │ │ │ │ + ldc2 2, cr15, [ip, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde63c │ │ │ │ umlalscc pc, ip, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - @ instruction: 0x41a8f645 │ │ │ │ + msrcc (UNDEF: 104), r5 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 2, cr15, [r2, #-192]! @ 0xffffff40 │ │ │ │ + stc2 2, cr15, [sl], {48} @ 0x30 │ │ │ │ umlalscc pc, r9, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, sl, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde66c │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vmla.f d20, d16, d0[7] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s d0, d0, d29 │ │ │ │ - @ instruction: 0x4620fd1f │ │ │ │ + @ instruction: 0x4620fc77 │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - mvnsmi pc, r5, asr #12 │ │ │ │ + @ instruction: 0x31bcf645 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 2, cr15, [r6, #-192] @ 0xffffff40 │ │ │ │ + stc2l 2, cr15, [lr], #-192 @ 0xffffff40 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s32 q2, , q8 │ │ │ │ - @ instruction: 0xf8d6bb5b │ │ │ │ + @ instruction: 0xf8d6bab3 │ │ │ │ @ instruction: 0xf64520b8 │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ vrhadd.s d0, d0, d29 │ │ │ │ - @ instruction: 0xf895fd07 │ │ │ │ + @ instruction: 0xf895fc5f │ │ │ │ blcs 0x1e6ac │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - orrsmi pc, r8, r5, asr #12 │ │ │ │ + cmppcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [sl], #192 @ 0xc0 │ │ │ │ + mrrc2 2, 3, pc, r2, cr0 @ │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - bicsmi pc, ip, r5, asr #12 │ │ │ │ + orrscc pc, ip, r5, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [r0], #192 @ 0xc0 │ │ │ │ + mcrr2 2, 3, pc, r8, cr0 @ │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - bicmi pc, r8, r5, asr #12 │ │ │ │ + orrcc pc, r8, r5, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 2, cr15, [r6], #192 @ 0xc0 │ │ │ │ + ldc2 2, cr15, [lr], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - @ instruction: 0x41b8f645 │ │ │ │ + cmnpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [ip], {48} @ 0x30 │ │ │ │ + ldc2 2, cr15, [r4], #-192 @ 0xffffff40 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq r7, r2, ip, ror #1 │ │ │ │ + eorseq r6, r2, ip, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ andls r4, r5, #128, 12 @ 0x8000000 │ │ │ │ - blx 0xff24e8de │ │ │ │ + blx 0x84e8de │ │ │ │ @ instruction: 0xf6454bb6 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vmlal.s , d16, d0[2] │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - @ instruction: 0x01acf246 │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf12b2318 │ │ │ │ - @ instruction: 0xf894fb1b │ │ │ │ + @ instruction: 0xf894fa73 │ │ │ │ andls r9, r4, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ movwls r6, #39075 @ 0x98a3 │ │ │ │ svccs 0x00007c27 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ movwls r6, #47523 @ 0xb9a3 │ │ │ │ @@ -2346,33 +2346,33 @@ │ │ │ │ ldrsbtcs pc, [r4], r8 @ │ │ │ │ addsmi r6, sl, #1456 @ 0x5b0 │ │ │ │ rscshi pc, r0, r0, asr #1 │ │ │ │ @ instruction: 0xf8d89b04 │ │ │ │ mrcvs 0, 0, r2, cr11, cr8, {6} │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf6459904 │ │ │ │ - vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmvn.i32 d22, #786432 @ 0x000c0000 │ │ │ │ movwls r0, #13357 @ 0x342d │ │ │ │ blvs 0x1278690 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6454b22 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0x54ebc6 │ │ │ │ + blx 0x1b4ebc4 │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r1, #54542 @ 0xd50e │ │ │ │ svcge 0x003cf47f │ │ │ │ - strpl pc, [ip], #-1605 @ 0xfffff9bb │ │ │ │ + strbcc pc, [ip], #1605 @ 0x645 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r5, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r9, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0x4ebee │ │ │ │ + blx 0x164ebec │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8cd8ff0 │ │ │ │ smlad r7, r8, r0, ip │ │ │ │ eorlt pc, r0, sp, asr #17 │ │ │ │ @@ -2385,16 +2385,16 @@ │ │ │ │ strls lr, [ip], -r8, asr #13 │ │ │ │ @ instruction: 0x970be6bf │ │ │ │ @ instruction: 0xf8cde6b6 │ │ │ │ strt r9, [sp], r4, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, r7, lsr #30] │ │ │ │ - eorseq r7, r2, ip, ror #1 │ │ │ │ - eorseq r7, r2, r0, lsl #2 │ │ │ │ + eorseq r6, r2, ip, lsr #31 │ │ │ │ + eorseq r6, r2, r0, asr #31 │ │ │ │ vstrls s18, [r9, #-24] @ 0xffffffe8 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0x46294611 │ │ │ │ vqdmulh.s d15, d7, d0 │ │ │ │ tstls r6, r4, lsl #26 │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ vqdmulh.s d15, d2, d10 │ │ │ │ @@ -2410,15 +2410,15 @@ │ │ │ │ andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ blx 0x1f877a │ │ │ │ blx 0x1ceb6a │ │ │ │ blx 0x2ceb6e │ │ │ │ blx 0xceb72 │ │ │ │ vrhadd.s32 d31, d0, d1 │ │ │ │ - blls 0x352378 │ │ │ │ + blls 0x3520d8 │ │ │ │ stmdals sl, {r0, r1, r2, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blx 0xb9b9a │ │ │ │ blx 0x8ef86 │ │ │ │ stmdbls r8, {r1, r9, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ @ instruction: 0x2d009909 │ │ │ │ @@ -2438,70 +2438,70 @@ │ │ │ │ @ instruction: 0xf04030bb │ │ │ │ stcls 0, cr8, [r9, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r0], -r0, asr #30 │ │ │ │ @ instruction: 0xf7ff9204 │ │ │ │ bls 0x151e38 │ │ │ │ @ instruction: 0xf6454604 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ blmi 0xfe7a2ff0 │ │ │ │ - sbcsvs pc, r0, #72351744 @ 0x4500000 │ │ │ │ + addspl pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r9, r0, #327680 @ 0x50000 │ │ │ │ strls r2, [r3, #-752] @ 0xfffffd10 │ │ │ │ - blx 0x17ced30 │ │ │ │ + @ instruction: 0xf9b6f14c │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmdalt sl!, {r1, r2, r5, r9, ip, sp, lr, pc} │ │ │ │ + svclt 0x0092f225 │ │ │ │ stccs 13, cr9, [r0, #-40] @ 0xffffffd8 │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ strmi r9, [r8], -ip, lsl #6 │ │ │ │ bls 0x2f9438 │ │ │ │ vstrls d2, [r8, #-4] │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ stccs 3, cr9, [r1, #-28] @ 0xffffffe4 │ │ │ │ strcs fp, [r1, #-3896] @ 0xfffff0c8 │ │ │ │ blx 0xb7c52 │ │ │ │ blx 0x18ec42 │ │ │ │ vrhadd.s32 d31, d0, d1 │ │ │ │ - blls 0x3522b0 │ │ │ │ + blls 0x352010 │ │ │ │ ldr r9, [sl, sl] │ │ │ │ @ instruction: 0xf6459904 │ │ │ │ - vmvn.i32 d23, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf2c054f8 │ │ │ │ movwls r0, #13357 @ 0x342d │ │ │ │ blvs 0x1278864 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ blmi 0xfe0db438 │ │ │ │ - teqpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r5, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14c9400 │ │ │ │ - str pc, [r9, -fp, lsr #20]! │ │ │ │ + str pc, [r9, -r3, lsl #19]! │ │ │ │ andsne lr, sl, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1722902 │ │ │ │ @ instruction: 0xf6ff0200 │ │ │ │ blmi 0x1efe27c │ │ │ │ stmdals r5, {r1, r2, r3, r4, r5, r6, r9, sp} │ │ │ │ - ldrbpl pc, [r4], #-1605 @ 0xfffff9bb @ │ │ │ │ + ldrmi pc, [r4], #-1605 @ 0xfffff9bb │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r5, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14c9400 │ │ │ │ - sdiv r3, r5, sl │ │ │ │ + ldr pc, [r3, -sp, ror #18] │ │ │ │ tstcs r6, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x1c3e270 │ │ │ │ stmdals r5, {r1, r2, r7, r9, sp} │ │ │ │ - ldrpl pc, [r0], #1605 @ 0x645 │ │ │ │ + ldrbmi pc, [r0], #-1605 @ 0xfffff9bb @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r5, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14c9400 │ │ │ │ - @ instruction: 0xe6fdf9ff │ │ │ │ + usat pc, #29, r7, asr #18 @ │ │ │ │ stmib r8, {r1, r2, r9, ip, pc}^ │ │ │ │ blls 0x2a0d80 │ │ │ │ ldrcc lr, [r0, -r8, asr #19]! │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ addmi r9, sl, #8, 22 @ 0x2000 │ │ │ │ bvs 0xcccffc │ │ │ │ @@ -2513,85 +2513,85 @@ │ │ │ │ @ instruction: 0xf43f30bb │ │ │ │ strbmi sl, [r0], -lr, lsr #29 │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ ldmib sp, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8}^ │ │ │ │ blmi 0x15e2d0c │ │ │ │ @ instruction: 0xf64522e7 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ tstls r0, sp, lsr #2 │ │ │ │ - teqpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r5, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9cef14c │ │ │ │ + @ instruction: 0xf926f14c │ │ │ │ ldmib r4, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b570 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 1, APSR_nzcv, cr5, cr15, {7} │ │ │ │ addcs r4, lr, #76, 22 @ 0x13000 │ │ │ │ @ instruction: 0xf6459805 │ │ │ │ - vmls.i d21, d16, d0[3] │ │ │ │ + vaddhn.i16 d20, q8, q6 │ │ │ │ @ instruction: 0xf645042d │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf9b8f14c │ │ │ │ + @ instruction: 0xf910f14c │ │ │ │ ldmib r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b57c │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mcrge 6, 1, pc, cr7, cr15, {7} @ │ │ │ │ addscs r4, r6, #66560 @ 0x10400 │ │ │ │ @ instruction: 0xf6459805 │ │ │ │ - vaddhn.i16 d22, q0, q2 │ │ │ │ + vmls.i d20, d16, d0[1] │ │ │ │ @ instruction: 0xf645042d │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf9a2f14c │ │ │ │ + @ instruction: 0xf8faf14c │ │ │ │ ldmib r4, {r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b598 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 0, APSR_nzcv, cr9, cr15, {7} │ │ │ │ addscs r4, lr, #55296 @ 0xd800 │ │ │ │ @ instruction: 0xf6459805 │ │ │ │ - vmvn.i32 d22, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c044fc │ │ │ │ @ instruction: 0xf645042d │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf98cf14c │ │ │ │ + @ instruction: 0xf8e4f14c │ │ │ │ bls 0x20c3d0 │ │ │ │ movwls fp, #52050 @ 0xcb52 │ │ │ │ blx 0x395da │ │ │ │ blls 0x24edc0 │ │ │ │ blcs 0x789d0 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0x1f75e2 │ │ │ │ blx 0x1cedca │ │ │ │ blx 0x2cedce │ │ │ │ blx 0x10edd2 │ │ │ │ vrhadd.s32 d31, d0, d1 │ │ │ │ - blls 0x352118 │ │ │ │ + blls 0x351e78 │ │ │ │ strb r9, [lr], r7 │ │ │ │ stmiblt sl, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blls 0x237614 │ │ │ │ blcs 0x78a00 │ │ │ │ @ instruction: 0xf102fb01 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0xf7616 │ │ │ │ vrhadd.s32 d31, d0, d1 │ │ │ │ - blls 0x3520f0 │ │ │ │ + blls 0x351e50 │ │ │ │ ldrt r9, [sl], sl │ │ │ │ bcs 0x39224 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blls 0x2b763c │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf101fb07 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb0a │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - stc2 2, cr15, [r6, #384]! @ 0x180 │ │ │ │ + ldc2l 2, cr15, [lr], #384 @ 0x180 │ │ │ │ andls r9, r8, ip, lsl #22 │ │ │ │ stmdbcs r0, {r0, r1, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0046f43f │ │ │ │ stmdbcc lr!, {r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r8, {r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1e0700 │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ @@ -2599,31 +2599,31 @@ │ │ │ │ blls 0x25ed9c │ │ │ │ bvs 0xccd170 │ │ │ │ adcscc pc, r4, r8, asr #17 │ │ │ │ sbcscs pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8949904 │ │ │ │ @ instruction: 0xf8813050 │ │ │ │ @ instruction: 0xe6b230bb │ │ │ │ - eorseq r7, r2, r0, lsl #2 │ │ │ │ + eorseq r6, r2, r0, asr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe3bec98 │ │ │ │ strmi r4, [ip], -lr, lsl #29 │ │ │ │ andls r4, r3, #5242880 @ 0x500000 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf898f12b │ │ │ │ + @ instruction: 0xfff0f12a │ │ │ │ @ instruction: 0x96002318 │ │ │ │ - andcc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + sbcne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x01acf246 │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffecf12a │ │ │ │ + @ instruction: 0xff44f12a │ │ │ │ strmi r2, [r7], -r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2636,68 +2636,68 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - adcscs pc, r8, r1, asr #4 │ │ │ │ + rsbsne pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xff70f13c │ │ │ │ + mcr2 1, 6, pc, cr8, cr12, {1} @ │ │ │ │ strmi r4, [r4], -sp, ror #22 │ │ │ │ - sbcvc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + addvs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6452400 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf14c1229 │ │ │ │ - subs pc, r3, fp, asr #17 │ │ │ │ + subs pc, r3, r3, lsr #16 │ │ │ │ @ instruction: 0xf64546bb │ │ │ │ - vqdmlal.s , d0, d8 │ │ │ │ - vmla.i8 d16, d6, d29 │ │ │ │ - vabdl.s8 q8, d16, d28 │ │ │ │ + vmul.f d17, d16, d0[2] │ │ │ │ + @ instruction: 0xf645092d │ │ │ │ + vqdmlsl.s , d0, d0[7] │ │ │ │ strtmi r0, [r8], sp, lsr #14 │ │ │ │ beq 0x84ef54 │ │ │ │ ldrdmi pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002c08 │ │ │ │ @ instruction: 0xf8d880a5 │ │ │ │ bl 0x2d6ec0 │ │ │ │ @ instruction: 0xf8930301 │ │ │ │ blcs 0x1ee54 │ │ │ │ addhi pc, r2, r0 │ │ │ │ rsble r2, r6, r0, lsl #24 │ │ │ │ - @ instruction: 0xf12b4628 │ │ │ │ - tstpcs r8, #2949120 @ p-variant is OBSOLETE @ 0x2d0000 │ │ │ │ + @ instruction: 0xf12a4628 │ │ │ │ + tstpcs r8, #532 @ p-variant is OBSOLETE @ 0x214 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf12a9600 │ │ │ │ - stccs 15, cr15, [r2], {135} @ 0x87 │ │ │ │ + stccs 14, cr15, [r2], {223} @ 0xdf │ │ │ │ stccs 0, cr13, [r3], {16} │ │ │ │ stccs 0, cr13, [r4], {69} @ 0x45 │ │ │ │ stccs 0, cr13, [r6], {58} @ 0x3a │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ ldrhlt r3, [fp, #-12] │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrsble r4, [r7, #80] @ 0x50 │ │ │ │ @ instruction: 0xf88b2001 │ │ │ │ ands r0, ip, r3, asr #1 │ │ │ │ umlalscc pc, lr, r0, r8 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ vmax.s8 d20, d1, d17 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf13c0034 │ │ │ │ - vrecps.f32 d31, d6, d11 │ │ │ │ - vmlal.s q8, d0, d0[5] │ │ │ │ + @ instruction: 0xf645fe73 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ - teqpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r5, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ stmdals r3, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - @ instruction: 0xf876f14c │ │ │ │ + @ instruction: 0xffcef14b │ │ │ │ blmi 0xe1abd4 │ │ │ │ blls 0x16cc40 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2714,51 +2714,51 @@ │ │ │ │ @ instruction: 0xe7bbd194 │ │ │ │ @ instruction: 0xd1b52c07 │ │ │ │ umlalscc pc, sp, r0, r8 @ │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r9, r0] │ │ │ │ @ instruction: 0x4621e7b0 │ │ │ │ - sbcscs pc, r4, r1, asr #4 │ │ │ │ + addsne pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - mrc2 1, 6, pc, cr4, cr12, {1} │ │ │ │ + mcr2 1, 1, pc, cr12, cr12, {1} @ │ │ │ │ @ instruction: 0x46044b1f │ │ │ │ - eorseq pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rscsvs pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6452400 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ - @ instruction: 0xf14c1245 │ │ │ │ - ldr pc, [r7, pc, lsr #16]! │ │ │ │ - adcscs pc, r8, r1, asr #4 │ │ │ │ + @ instruction: 0xf14b1245 │ │ │ │ + ldr pc, [r7, r7, lsl #31]! │ │ │ │ + rsbsne pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - mrc2 1, 5, pc, cr12, cr12, {1} │ │ │ │ - streq pc, [r4], #-582 @ 0xfffffdba │ │ │ │ + mrc2 1, 0, pc, cr4, cr12, {1} │ │ │ │ + strbvs pc, [r4], #1605 @ 0x645 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ blmi 0x464480 │ │ │ │ - teqpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r5, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stmdals r3, {r0, r9, ip, pc} │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf14c9400 │ │ │ │ - @ instruction: 0xe79ff817 │ │ │ │ - ldc2 2, cr15, [r2, #-640]! @ 0xfffffd80 │ │ │ │ + @ instruction: 0xf14b9400 │ │ │ │ + ldr pc, [pc, pc, ror #30] │ │ │ │ + ldc2 2, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0xf12a4628 │ │ │ │ - tstpcs r8, #588 @ p-variant is OBSOLETE @ 0x24c │ │ │ │ + tstpcs r8, #3760 @ p-variant is OBSOLETE @ 0xeb0 │ │ │ │ @ instruction: 0xf6459600 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ - vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q8, q8, d28 │ │ │ │ + vmlal.s , d16, d0[2] │ │ │ │ + @ instruction: 0xf645022d │ │ │ │ + vmla.f d23, d0, d0[7] │ │ │ │ @ instruction: 0xf12a012d │ │ │ │ - strb pc, [r9, -r7, ror #29]! @ │ │ │ │ + @ instruction: 0xe769fe3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, ip, ror #1 │ │ │ │ - eorseq r7, r2, ip, lsl r1 │ │ │ │ - eorseq r7, r2, r4, lsr r1 │ │ │ │ + eorseq r6, r2, ip, lsr #31 │ │ │ │ + ldrsbteq r6, [r2], -ip │ │ │ │ + ldrshteq r6, [r2], -r4 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2794,96 +2794,96 @@ │ │ │ │ @ instruction: 0xf8d0d035 │ │ │ │ addsmi r2, r3, #248 @ 0xf8 │ │ │ │ mulcs r1, r8, pc @ │ │ │ │ andlt sp, r3, pc, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - adcseq pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rsbsvc pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r5, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf14b1289 │ │ │ │ - mulcs r0, r7, pc @ │ │ │ │ + andcs pc, r0, pc, ror #29 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blmi 0x2821a4 │ │ │ │ - vmax.s8 q10, q3, q8 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + @ instruction: 0xf6454660 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf645022d │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xff7ef14b │ │ │ │ + cdp2 1, 13, cr15, cr6, cr11, {2} │ │ │ │ @ instruction: 0xf7fde7e5 │ │ │ │ svclt 0x0000f9ff │ │ │ │ - eorseq r7, r2, r0, asr r1 │ │ │ │ + eorseq r7, r2, r0, lsl r0 │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d6, d11 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1482238 │ │ │ │ - svclt 0x0000bdbb │ │ │ │ + svclt 0x0000bd13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ umulllt r0, r2, r5, r3 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ addcs r6, r7, #1769472 @ 0x1b0000 │ │ │ │ andvc pc, ip, r0, lsl #10 │ │ │ │ - @ instruction: 0x21b4f645 │ │ │ │ + cmnpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ movwcs r4, #1944 @ 0x798 │ │ │ │ ldmib sp, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ addcs r0, sl, #0, 2 │ │ │ │ subsvs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8c46035 │ │ │ │ @ instruction: 0x73ab5250 │ │ │ │ - ldc2 1, cr15, [r4, #288] @ 0x120 │ │ │ │ + stc2l 1, cr15, [ip], #288 @ 0x120 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46200495 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf1483b04 │ │ │ │ - @ instruction: 0xf104fc79 │ │ │ │ + @ instruction: 0xf104fbd1 │ │ │ │ @ instruction: 0xf1480020 │ │ │ │ - @ instruction: 0xf104fe2b │ │ │ │ + @ instruction: 0xf104fd83 │ │ │ │ @ instruction: 0xf1480058 │ │ │ │ - @ instruction: 0xf104fe27 │ │ │ │ + @ instruction: 0xf104fd7f │ │ │ │ pop {r4, r7} │ │ │ │ @ instruction: 0xf1484010 │ │ │ │ - svclt 0x0000be21 │ │ │ │ + svclt 0x0000bd79 │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf645681b │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ stmdami r1, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ addseq r2, r5, r4, ror r4 │ │ │ │ - @ instruction: 0x21b4f645 │ │ │ │ + cmnpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - ldcllt 1, cr15, [r8, #-288] @ 0xfffffee0 │ │ │ │ + ldclt 1, cr15, [r0], #288 @ 0x120 │ │ │ │ addseq r2, r5, r4, ror r4 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #192, 4 │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2903,15 +2903,15 @@ │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x46040395 │ │ │ │ vtst.8 d22, d2, d11 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ eorscs r0, r8, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ sbccc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @@ -2932,41 +2932,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #192, 4 │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - msrne SPSR_f, #1879048196 @ 0x70000004 │ │ │ │ + msreq CPSR_f, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f645 │ │ │ │ + cmnpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, r0, r6, asr #4 │ │ │ │ + subeq pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf8c4f85b │ │ │ │ + vqsub.s32 q9, q5, │ │ │ │ + @ instruction: 0xf8c4ffb3 │ │ │ │ strb r3, [r3, r0, asr #5] │ │ │ │ - msrne SPSR_f, #1879048196 @ 0x70000004 │ │ │ │ + msreq CPSR_f, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b4f645 │ │ │ │ + cmnpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcne pc, r8, r6, asr #4 │ │ │ │ + rsbeq pc, r8, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - vqsub.s32 q9, , │ │ │ │ - svclt 0x0000f849 │ │ │ │ + vqsub.s32 q9, q5, │ │ │ │ + svclt 0x0000ffa1 │ │ │ │ addseq r2, r5, r4, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a1e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x46040395 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ vtst.8 d20, d6, d7 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s8 d22, d2, d3 │ │ │ │ @@ -3002,15 +3002,15 @@ │ │ │ │ blmi 0x9a4910 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - blx 0xfedcf4c2 │ │ │ │ + blx 0x3cf4c2 │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3026,32 +3026,32 @@ │ │ │ │ mrc2 7, 3, pc, cr14, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ mvnsvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r4, lsr #7 │ │ │ │ - adcscs pc, r4, #72351744 @ 0x4500000 │ │ │ │ + rsbsne pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscc r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ blcs 0x3fc94 │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - blx 0xff94fbb0 │ │ │ │ + blx 0x114fbb0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r2, r5, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x12cf9ee │ │ │ │ + blx 0xfe8cf9ec │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9a00 │ │ │ │ strtmi r0, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf883609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3075,20 +3075,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d2, d11 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ sbccs r0, sp, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf6451d28 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ ldrbtvs pc, [r4], #576 @ 0x240 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - bcs 0xfed50b00 │ │ │ │ + bne 0x1d50b00 │ │ │ │ beq 0xb8fcf0 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23ba4934 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d2b0 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3108,45 +3108,45 @@ │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ eorvs r3, lr, r1, lsl #12 │ │ │ │ blcs 0x6d2f8 │ │ │ │ vmla.f32 d29, d0, d1 │ │ │ │ @ instruction: 0xf2c064f4 │ │ │ │ @ instruction: 0xf6450495 │ │ │ │ - @ instruction: 0xf2c029b4 │ │ │ │ + vbic.i16 , #4 @ 0x0004 │ │ │ │ stmdavs r6!, {r0, r2, r3, r5, r8, fp} │ │ │ │ mvncs r4, #1703936 @ 0x1a0000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ @ instruction: 0x47b0011c │ │ │ │ blcs 0x6d31c │ │ │ │ ldmdami r5, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf64522e6 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf148012d │ │ │ │ - @ instruction: 0xf857fb73 │ │ │ │ + @ instruction: 0xf857facb │ │ │ │ andcs r3, r1, #8 │ │ │ │ addcs pc, r0, r3, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464e87f0 │ │ │ │ vabd.s8 q15, q11, │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ + vaddhn.i16 d16, q8, q2 │ │ │ │ @ instruction: 0xf645042d │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x19376c │ │ │ │ andcs r2, r0, r6, asr #5 │ │ │ │ vshl.s64 d9, d0, d3 │ │ │ │ - svclt 0x0000fdc1 │ │ │ │ + svclt 0x0000fd19 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r2, r5, r4, ror r4 │ │ │ │ umullseq r2, r5, r0, r4 │ │ │ │ - eorseq r7, r2, r8, ror r1 │ │ │ │ + eorseq r7, r2, r8, lsr r0 │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldmpl r2, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldrdcc pc, [r0], r2 │ │ │ │ @ instruction: 0xf8c23b01 │ │ │ │ teqlt r3, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3157,26 +3157,26 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ rscvs pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldrbtmi pc, [r0], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ rscscs r1, r3, #32, 26 @ 0x800 │ │ │ │ - @ instruction: 0x21b4f645 │ │ │ │ + cmnpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strmi r9, [r8, r1, lsl #6]! │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ blcc 0x1651430 │ │ │ │ - mcrr2 1, 4, pc, r2, cr8 @ │ │ │ │ + blx 0xfe6cf856 │ │ │ │ stcne 2, cr2, [r0, #-984]! @ 0xfffffc28 │ │ │ │ - @ instruction: 0x21b4f645 │ │ │ │ + cmnpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1484030 │ │ │ │ - svclt 0x0000bb0f │ │ │ │ + svclt 0x0000ba67 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -3196,32 +3196,32 @@ │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscle r2, r4, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d5d5dd │ │ │ │ vhsub.s8 , q11, q0 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf150002d │ │ │ │ - bfi pc, r3, (invalid: 26:20) @ │ │ │ │ + ldrb pc, [r4, fp, ror #24] @ │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ vadd.f32 d17, d6, d16 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, ip, sp, pc} │ │ │ │ stmdami pc, {r4, r5, r6, r7, r8, lr} @ │ │ │ │ @ instruction: 0xf885e4fc │ │ │ │ stmdavs r3!, {r4, r5, r6, ip, sp} │ │ │ │ vand d27, d16, d3 │ │ │ │ vqshl.s64 q11, q10, #0 │ │ │ │ @ instruction: 0xf6450795 │ │ │ │ - @ instruction: 0xf2c028b4 │ │ │ │ + vmvn.i16 , #4 @ 0x0004 │ │ │ │ ldmdavs fp!, {r0, r2, r3, r5, fp} │ │ │ │ ldrmi r4, [lr], -r8, lsl #16 │ │ │ │ @ instruction: 0x23ba4642 │ │ │ │ cmppeq r4, r0, lsr #3 @ p-variant is OBSOLETE │ │ │ │ stmdavs r3!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ @@ -3246,15 +3246,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rscvs pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1441792 @ 0x160000 │ │ │ │ vmla.f32 d17, d6, d8 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ movwls r0, #4397 @ 0x112d │ │ │ │ @ instruction: 0xf89447b0 │ │ │ │ blls 0x5b654 │ │ │ │ ldmdami r8, {r1, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -3264,33 +3264,33 @@ │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r5, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d4d5ce │ │ │ │ vhsub.s8 , q11, q0 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ andlt r0, r2, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 1, cr15, [r8], {80} @ 0x50 │ │ │ │ + bllt 0xff84fa18 │ │ │ │ @ instruction: 0xf884681a │ │ │ │ bcc 0x676a4 │ │ │ │ ldmdavs sl, {r1, r3, r4, sp, lr} │ │ │ │ bicsle r2, r4, r1, lsl #20 │ │ │ │ eoreq pc, r0, r3, lsl #2 │ │ │ │ - blx 0x124fa12 │ │ │ │ + blx 0xfe84fa10 │ │ │ │ svclt 0x0000e7cf │ │ │ │ addseq r2, r5, r4, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf96cf225 │ │ │ │ + @ instruction: 0xf8c4f225 │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ vpmax.s8 d25, d0, d0 │ │ │ │ strtmi r1, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf8a3609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3307,15 +3307,15 @@ │ │ │ │ stmdavs r3, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ subcc pc, ip, #12713984 @ 0xc20000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ subsmi pc, r0, #12713984 @ 0xc20000 │ │ │ │ blvc 0xeb570 │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ vhsub.s32 d9, d5, d1 │ │ │ │ - bls 0x91b8c │ │ │ │ + bls 0x918ec │ │ │ │ @ instruction: 0xf8d22100 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andlt sp, r2, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -3325,80 +3325,80 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmiavs r0!, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b2 │ │ │ │ - @ instruction: 0x21b4f645 │ │ │ │ + cmnpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf645d056 │ │ │ │ - @ instruction: 0xf2c026b4 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf505062d │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r1, lsl #18 │ │ │ │ - @ instruction: 0xf94ef225 │ │ │ │ + @ instruction: 0xf8a6f225 │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ adcsvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andgt pc, r0, r4, asr #17 │ │ │ │ - @ instruction: 0xf9b0f148 │ │ │ │ + @ instruction: 0xf908f148 │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e5484 │ │ │ │ blcs 0x24ea8 │ │ │ │ vsra.u64 , q5, #1 │ │ │ │ @ instruction: 0xf8848f5b │ │ │ │ @ instruction: 0xf8d5900e │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d7 │ │ │ │ addne pc, r3, #64, 4 │ │ │ │ - @ instruction: 0x21b4f645 │ │ │ │ + cmnpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf98ef148 │ │ │ │ + @ instruction: 0xf8e6f148 │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf14847f0 │ │ │ │ - @ instruction: 0xf159bab1 │ │ │ │ - @ instruction: 0xf7fff87b │ │ │ │ + @ instruction: 0xf158ba09 │ │ │ │ + @ instruction: 0xf7ffffd3 │ │ │ │ strtmi pc, [r8], -sp, lsl #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe35 │ │ │ │ @ instruction: 0x463071bc │ │ │ │ - @ instruction: 0xf86cf159 │ │ │ │ + @ instruction: 0xffc4f158 │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ pop {r0, r1, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf14847f0 │ │ │ │ - svclt 0x0000b96b │ │ │ │ + svclt 0x0000b8c3 │ │ │ │ addseq r2, r5, r0, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r6, r3, r3, lsl #28 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3460c │ │ │ │ smlabblt fp, r8, r0, r3 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ - vqadd.s32 d2, d5, d0 │ │ │ │ - @ instruction: 0xf016f873 │ │ │ │ + vqadd.s32 d2, d4, d0 │ │ │ │ + @ instruction: 0xf016ffcb │ │ │ │ stmib r0, {r4, r8, r9}^ │ │ │ │ andsle r4, sp, r0, lsl #12 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ tstlt fp, #131 @ 0x83 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c5731f │ │ │ │ @@ -3425,17 +3425,17 @@ │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d5d5d8 │ │ │ │ strtmi r1, [r2], -r0, asr #5 │ │ │ │ vcgt.s8 d18, d6, d0 │ │ │ │ - vaddl.s8 q9, d0, d12 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ strls r0, [r0], -sp, lsr #32 │ │ │ │ - blx 0x124fc9a │ │ │ │ + blx 0xfe84fc98 │ │ │ │ svclt 0x0000e7cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ strmi r4, [r4], ip, lsl #12 │ │ │ │ @@ -3444,29 +3444,29 @@ │ │ │ │ eorscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ andvs r2, r8, r0, lsl #6 │ │ │ │ movwcc lr, #10692 @ 0x29c4 │ │ │ │ stmdblt r2, {r1, r4, fp, sp, lr}^ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdalt r2!, {r0, r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00caf224 │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vabd.s8 q15, , q13 │ │ │ │ vmov.i32 , #3584 @ 0x00000e00 │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ rscle r2, pc, r0, lsl #20 │ │ │ │ adcsne pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ stmdavs r5!, {r3, r5, r6, r7, r8, sl, ip, lr, pc}^ │ │ │ │ - eorscs pc, ip, r6, asr #4 │ │ │ │ + rscseq pc, ip, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc6822 │ │ │ │ strls r1, [r0, #-704] @ 0xfffffd40 │ │ │ │ - blx 0x2cfd16 │ │ │ │ + blx 0x18cfd14 │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a9e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3564,19 +3564,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cdp2 0, 15, cr15, cr6, cr4, {4} │ │ │ │ @ instruction: 0xf64b4602 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d18, d17, d7 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ ldmdavs r1, {r2, r4, r5} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmdalt r0, {r2, r3, r4, r5, r8, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00a8f13b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0840ff8 │ │ │ │ stmiavs r0, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -3621,18 +3621,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf084bd08 │ │ │ │ strmi pc, [r1], -r5, lsl #29 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ tstpeq r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - sbcmi pc, r8, r1, asr #4 │ │ │ │ + addcc pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13b6809 │ │ │ │ - strb pc, [r1, r1, ror #31]! @ │ │ │ │ + @ instruction: 0xe7e1ff39 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ac74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0840ff8 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andle r2, ip, sp, lsl r8 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ @@ -3642,18 +3642,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf084bd08 │ │ │ │ @ instruction: 0x4601fe5b │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ tstpeq r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - sbcmi pc, r8, r1, asr #4 │ │ │ │ + addcc pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13b6809 │ │ │ │ - @ instruction: 0xf1a0ffb7 │ │ │ │ + @ instruction: 0xf1a0ff0f │ │ │ │ blx 0xfec13acc │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -3668,18 +3668,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf084bd08 │ │ │ │ strmi pc, [r1], -r7, lsr #28 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ tstpeq r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - sbcmi pc, r8, r1, asr #4 │ │ │ │ + addcc pc, r8, r1, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13b6809 │ │ │ │ - blx 0xfec53934 │ │ │ │ + blx 0xfec53694 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ ldmibeq fp, {r0, r1, r7, sl, fp, ip, lr} │ │ │ │ blcs 0x107b5c │ │ │ │ @@ -3696,66 +3696,66 @@ │ │ │ │ stmdavs r6, {r2, r3, r7, ip, sp} │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa53c8 │ │ │ │ blcs 0x147c54 │ │ │ │ strbmi sp, [r2, #-23] @ 0xffffffe9 │ │ │ │ ldrcc sp, [r1, #-2573] @ 0xfffff5f3 │ │ │ │ strbmi r4, [r5], #-1068 @ 0xfffffbd4 │ │ │ │ - ldmdacs ip!, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdane ip!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svccs 0x0001f814 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ adcmi r4, r5, #176, 14 @ 0x2c00000 │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmple sp, r0, lsl #22 │ │ │ │ ble 0xffca50c0 │ │ │ │ - stmdbcs ip!, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne ip!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ @ instruction: 0x47b0ba12 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt fp, {r0, r1, r7, r8, fp, sp, lr}^ │ │ │ │ ble 0xff5a50f8 │ │ │ │ - ldmdbcs r4!, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbne r4!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ blt 0x14b656c │ │ │ │ @ instruction: 0x47b0b292 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfef2512c │ │ │ │ - ldmdbcs r4!, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbne r4!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ sbfxmi r8, sl, #20, #17 │ │ │ │ ldclle 5, cr4, [r7], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfe92515c │ │ │ │ - stmdbcs ip!, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdbne ip!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -3767,51 +3767,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - orrcs pc, r4, r6, asr #4 │ │ │ │ + cmppne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bhi 0xba5b90 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3f00 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s16 q8, , q10 │ │ │ │ - vadd.f32 d31, d22, d9 │ │ │ │ - vsra.s64 d18, d0, #64 │ │ │ │ + sha1c.32 , q11, │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf646012d │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ blx 0x1149aa │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ vmin.s8 d20, d22, d28 │ │ │ │ - vsra.s64 d18, d4, #64 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - orrscs pc, r4, r6, asr #4 │ │ │ │ + cmppne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ @ instruction: 0xf645dd21 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0x465c0032 │ │ │ │ beq 0x4e468 │ │ │ │ - bcs 0xfe150650 │ │ │ │ + bne 0x1150650 │ │ │ │ beq 0xb9083c │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ bl 0x10d9fd0 │ │ │ │ ldrmi r7, [r8, r4, ror #7]! │ │ │ │ ldrbmi r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ adcmi r4, r6, #53477376 @ 0x3300000 │ │ │ │ @@ -3833,49 +3833,49 @@ │ │ │ │ strmi r4, [sp], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ bl 0x56314 │ │ │ │ @ instruction: 0xf17371c3 │ │ │ │ - strmi pc, [r3], -fp, asr #28 │ │ │ │ + strmi pc, [r3], -r3, lsr #27 │ │ │ │ ldrmi fp, [r8], -r8, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r5, r0, lsr sp │ │ │ │ andcs r9, r3, #1 │ │ │ │ @ instruction: 0xf1736828 │ │ │ │ - @ instruction: 0xf8d4fed1 │ │ │ │ + @ instruction: 0xf8d4fe29 │ │ │ │ blls 0x57fe8 │ │ │ │ eorle r2, r4, r3, lsl #18 │ │ │ │ andsle r2, r3, r6, lsl #18 │ │ │ │ @ instruction: 0xee1d4a18 │ │ │ │ ldmdbpl r1, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ movwls r6, #6184 @ 0x1828 │ │ │ │ - @ instruction: 0xffc0f173 │ │ │ │ + @ instruction: 0xff18f173 │ │ │ │ blls 0x66644 │ │ │ │ stmdacs r0, {r4, r8, ip, lr} │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ - mcr2 1, 4, pc, cr4, cr3, {3} @ │ │ │ │ + ldc2l 1, cr15, [ip, #460] @ 0x1cc │ │ │ │ ldrb r2, [r4, r1, lsl #6] │ │ │ │ vadd.i8 d22, d7, d24 │ │ │ │ - vsubl.s8 , d16, d8 │ │ │ │ + vmlal.s q8, d0, d0[2] │ │ │ │ mrc 2, 0, r0, cr13, cr2, {1} │ │ │ │ @ instruction: 0xf1734f70 │ │ │ │ - bmi 0x2d38d0 │ │ │ │ + bmi 0x2d3630 │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ bicle r2, r6, r0, lsl #18 │ │ │ │ andcs lr, r2, #59244544 @ 0x3880000 │ │ │ │ stmdavs r8!, {r0, r8, sp} │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0xf1739301 │ │ │ │ - bmi 0x1138b4 │ │ │ │ + bmi 0x113614 │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xd1b82900 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3886,15 +3886,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strbmi r0, [r8], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf8dd6280 │ │ │ │ vmls.i d8, d14, d0[2] │ │ │ │ - stmdbge r6, {r1, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r1, r3, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xff78f7ff │ │ │ │ cmple pc, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a35 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldmib sp, {r0, r1, r2, r9, fp, ip, pc}^ │ │ │ │ @@ -3911,47 +3911,47 @@ │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r7, #436207616 @ 0x1a000000 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdals r6, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0x1feaf0 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - blx 0x1504b8 │ │ │ │ + @ instruction: 0xf95cf174 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b89a07 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ stmdage r6, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ - mcr2 1, 0, pc, cr8, cr3, {3} @ │ │ │ │ + stc2l 1, cr15, [r0, #-460]! @ 0xfffffe34 │ │ │ │ blmi 0x69bf04 │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, r4, lsr #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf50dd129 │ │ │ │ smlabbcs r0, r5, sp, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc lr, [r0], -r7 │ │ │ │ - asrcs pc, r6, #4 @ │ │ │ │ + msrne (UNDEF: 96), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xe7e04798 │ │ │ │ strb r4, [r2, r0, lsr #12]! │ │ │ │ adcsle r2, r0, r0, lsl #20 │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ strbmi r6, [r8], -r0, lsl #7 │ │ │ │ vsubl.s16 , d15, d3 │ │ │ │ - bls 0x112880 │ │ │ │ + bls 0x112600 │ │ │ │ ldmdavs ip!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - tstpcc r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsne pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmib sp, {r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ strmi r2, [r0, r4, lsl #6]! │ │ │ │ vqdmlsl.s16 q7, d31, d1[1] │ │ │ │ - svclt 0x0000fbc9 │ │ │ │ + svclt 0x0000fb29 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3969,48 +3969,48 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9fd4 │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf1749400 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ blls 0x10879c │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - ldc2 1, cr15, [r8, #460] @ 0x1cc │ │ │ │ + ldc2l 1, cr15, [r0], #460 @ 0x1cc │ │ │ │ blmi 0x39bfe4 │ │ │ │ blls 0x26e04c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ vhadd.s8 d19, d6, d0 │ │ │ │ - vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s16 q7, d31, d5[2] │ │ │ │ - svclt 0x0000fb71 │ │ │ │ + svclt 0x0000fad1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c8c4 │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, , d0 │ │ │ │ - stmdbge r4, {r1, r3, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r5, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8dd4602 │ │ │ │ @@ -4027,23 +4027,23 @@ │ │ │ │ movweq lr, #15218 @ 0x3b72 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x948b8 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - @ instruction: 0xf91cf174 │ │ │ │ + @ instruction: 0xf874f174 │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s16 q2, d15, d2[1] │ │ │ │ - @ instruction: 0xf1c9f987 │ │ │ │ + @ instruction: 0xf1c9f8e7 │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x6570e4 │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -4054,97 +4054,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ vhadd.s8 , q11, │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ ldmdavs r4!, {r0, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf173a804 │ │ │ │ - andcs pc, r1, fp, ror #25 │ │ │ │ + andcs pc, r1, r3, asr #24 │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s16 q7, d31, d4[3] │ │ │ │ - vpmax.s8 , q11, │ │ │ │ - vsra.s64 d19, d12, #64 │ │ │ │ + vpmax.s8 d31, d6, d27 │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ blmi 0x114228 │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff78f269 │ │ │ │ + cdp2 2, 13, cr15, cr0, cr9, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mlaseq r2, r4, r1, r7 │ │ │ │ + eorseq r7, r2, r4, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr5, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, , d0 │ │ │ │ - qadd16mi lr, r8, r8 │ │ │ │ + @ instruction: 0x4628ee70 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff6405 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548698 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -ip, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 5, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr0, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2355 @ 0x933 │ │ │ │ - @ instruction: 0xf174ab02 │ │ │ │ - ldmiblt r8, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf173ab02 │ │ │ │ + ldmiblt r8, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf173a806 │ │ │ │ - andcs pc, r1, fp, lsl #25 │ │ │ │ + andcs pc, r1, r3, ror #23 │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vmul.i8 d21, d6, d18 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vsra.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf102012d │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdmi lr, [r0], -r5 │ │ │ │ ldrb r4, [pc, r0, lsr #15] │ │ │ │ strb r4, [r1, r0, lsr #12]! │ │ │ │ - blx 0x1850cb4 │ │ │ │ - orrscc pc, ip, r6, asr #4 │ │ │ │ + @ instruction: 0xf9c0f29f │ │ │ │ + cmppcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscc pc, ip, r6, asr #4 │ │ │ │ + rsbscs pc, ip, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s32 , , │ │ │ │ - svclt 0x0000ff0d │ │ │ │ + svclt 0x0000fe65 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq r7, r2, r8, lsr #3 │ │ │ │ + eorseq r7, r2, r8, rrx │ │ │ │ strlt r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ @ instruction: 0xf6464602 │ │ │ │ - vmla.f d17, d16, d0[7] │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ ldmib r3, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ ldrbtmi lr, [r3], -r0 │ │ │ │ bl 0x1523ec │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4177,60 +4177,60 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r3, lsr fp │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp 2, 6, cr15, cr10, cr13, {4} │ │ │ │ + stcl 2, cr15, [r2, #564] @ 0x234 │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4632f991 │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ cmnpcs r9, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ cmppcs sp, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54288 @ 0xd410 │ │ │ │ ldrls r2, [r2], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ @ instruction: 0x93219614 │ │ │ │ @ instruction: 0xf6479313 │ │ │ │ - vsubw.s8 , q0, d25 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ movwls r0, #808 @ 0x328 │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ blls 0x3c2ad8 │ │ │ │ biclt fp, lr, r3, ror #6 │ │ │ │ - stmiacc r4!, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiacs r4!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strtmi lr, [ip], #-2 │ │ │ │ andsle r1, r1, r6, ror fp │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - @ instruction: 0xffe8f29e │ │ │ │ + @ instruction: 0xff48f29e │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r0], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r5, lsl #12 │ │ │ │ - mcr2 2, 0, pc, cr6, cr13, {3} @ │ │ │ │ + ldc2l 2, cr15, [lr, #-500] @ 0xfffffe0c │ │ │ │ ble 0xffa9f790 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ bicpl pc, r9, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [ip, lr, lsl #6] │ │ │ │ - @ instruction: 0xf99af29f │ │ │ │ + @ instruction: 0xf8faf29f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0616880 │ │ │ │ @@ -4250,44 +4250,44 @@ │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ @ instruction: 0xff3af061 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - ldcl 2, cr15, [r8, #564] @ 0x234 │ │ │ │ + ldc 2, cr15, [r0, #-564]! @ 0xfffffdcc │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf924f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vqdmlal.s , d16, d1[1] │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - msrvc CPSR_fc, #74448896 @ 0x4700000 │ │ │ │ + bicspl pc, r9, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_f, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44ad4c │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - ldmibcc r0!, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibcs r0!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s16 , d14, d0 │ │ │ │ - blls 0x454200 │ │ │ │ + blls 0x453f80 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vhadd.s d18, d13, d10 │ │ │ │ - stccs 13, cr15, [r0], {121} @ 0x79 │ │ │ │ + stccs 12, cr15, [r0], {209} @ 0xd1 │ │ │ │ blmi 0x5cb040 │ │ │ │ blls 0xaee518 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4299,101 +4299,101 @@ │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d17, d0, d0[4] │ │ │ │ vhadd.s d16, d12, d29 │ │ │ │ - bfi pc, fp, (invalid: 29:20) @ │ │ │ │ - @ instruction: 0xf8faf29f │ │ │ │ + @ instruction: 0xe7d4fdf3 │ │ │ │ + @ instruction: 0xf85af29f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r6, lsl sp │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ @ instruction: 0x46894630 │ │ │ │ vcgt.s32 d9, d4, d2 │ │ │ │ - strls pc, [r0], #-2367 @ 0xfffff6c1 │ │ │ │ + strls pc, [r0], #-2199 @ 0xfffff769 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ bvs 0xff965e34 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ bllt 0xfe4263dc │ │ │ │ stcle 2, cr4, [r2, #-536]! @ 0xfffffde8 │ │ │ │ ldmcc pc!, {r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf64f9d02 │ │ │ │ - vorr.i16 d22, #0 @ 0x0000 │ │ │ │ + @ instruction: 0xf2c04bd0 │ │ │ │ @ instruction: 0x96030b30 │ │ │ │ bcc 0x10970 │ │ │ │ - ldrbtcc pc, [ip], r6, asr #4 @ │ │ │ │ + ldrtcs pc, [ip], r6, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf1c744b8 │ │ │ │ bl 0x256968 │ │ │ │ strtmi r0, [sl], -sl, lsl #6 │ │ │ │ @ instruction: 0x06db4631 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f81a │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ mvnle r4, r2, asr #11 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #28 │ │ │ │ - @ instruction: 0xf97af224 │ │ │ │ + @ instruction: 0xf8d2f224 │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ vhadd.s8 d19, d6, d0 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vmla.f d18, d16, d0[1] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ vmin.s32 d4, d4, d24 │ │ │ │ - ldrtmi pc, [r0], -r5, ror #18 @ │ │ │ │ + @ instruction: 0x4630f8bd │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - tstpmi ip, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + bicscs pc, ip, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e798 │ │ │ │ - msrmi CPSR_s, #1610612740 @ 0x60000004 │ │ │ │ + mvncs pc, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ strlt r4, [r0, #-1684] @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - teqppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrd lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ strlt r4, [r0, #-1668] @ 0xfffff97c │ │ │ │ @ instruction: 0xf1bc9801 │ │ │ │ andle r0, r9, r5, lsl #30 │ │ │ │ - msrmi R12_fiq, r6 │ │ │ │ + mvncs pc, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrdcc lr, [r0], -r0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ ldrmi lr, [r8, -r4, lsl #22] │ │ │ │ ldrd lr, [r0], -r0 │ │ │ │ - cmppmi r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adccs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ vaddw.s8 q1, , d0 │ │ │ │ - strmi lr, [r3], -ip, asr #25 │ │ │ │ + strmi lr, [r3], -r4, lsr #24 │ │ │ │ ldclcc 0, cr15, [pc], #316 @ 0x14790 │ │ │ │ vhadd.s8 d18, d4, d4 │ │ │ │ vaddw.s8 q11, q0, d1 │ │ │ │ vrhadd.s8 d16, d4, d1 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf8c30201 │ │ │ │ stmib r3, {r2, r7, lr, pc}^ │ │ │ │ @@ -4405,15 +4405,15 @@ │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - stc 2, cr15, [r2], #564 @ 0x234 │ │ │ │ + bl 0xffed10d4 │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ andvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4429,46 +4429,46 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrbtmi pc, [ip], #-582 @ 0xfffffdba @ │ │ │ │ + ldrtcc pc, [ip], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x13bcf247 │ │ │ │ + cmnpeq ip, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrmi (UNDEF: 100), r6 │ │ │ │ + msrcc R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s64 d9, d0, d2 │ │ │ │ - svclt 0x0000fb93 │ │ │ │ + svclt 0x0000faeb │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e4f8cc │ │ │ │ blmi 0x4c0948 │ │ │ │ stmdavs r4, {r0, r1, r2, r9, fp, sp, pc}^ │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blne 0x15288c │ │ │ │ andeq lr, r1, #3358720 @ 0x334000 │ │ │ │ - blx 0x1c51004 │ │ │ │ + @ instruction: 0xf9c8f22e │ │ │ │ blmi 0x2fa754 │ │ │ │ ldmdavs sl, {r6, fp, sp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r4, r0, lsr #23 │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #14 │ │ │ │ - svclt 0x0000ffbf │ │ │ │ + svclt 0x0000ff1f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ @@ -4479,15 +4479,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsble r2, r1, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -4893,28 +4893,28 @@ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ stmib r0, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8983602 │ │ │ │ bcs 0x1ce54 │ │ │ │ svcge 0x005bf43f │ │ │ │ @ instruction: 0xe718463c │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xfff8f231 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + @ instruction: 0xff50f231 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r6, asr #4 │ │ │ │ + addcc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - svclt 0x0000f8ff │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ + svclt 0x0000f857 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6c07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x101098 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4943,40 +4943,40 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd00 │ │ │ │ svclt 0x00010f01 │ │ │ │ andgt pc, r4, r0, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ andcs sp, r0, sp, ror #1 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xff96f231 │ │ │ │ + mcr2 2, 7, pc, cr14, cr1, {1} @ │ │ │ │ stmiblt fp!, {r0, r1, r4, r9, sl, fp, ip, sp, lr} │ │ │ │ movwcs r6, #2257 @ 0x8d1 │ │ │ │ subvs r2, r1, r0, lsl #4 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ vaba.s8 q15, q11, │ │ │ │ - vrshr.s64 q10, q8, #64 │ │ │ │ + vrshr.s64 d19, d16, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x2a68c0 │ │ │ │ adcsne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xff7ef231 │ │ │ │ - rscsmi pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + mrc2 2, 6, pc, cr6, cr1, {1} │ │ │ │ + adcscc pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s64 d1, d17, d21 │ │ │ │ - svclt 0x0000ff6f │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ + svclt 0x0000fec7 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r4, r0, lsl #1 │ │ │ │ ldrmi r2, [pc], -r0, lsl #8 │ │ │ │ b 0x13e7e68 │ │ │ │ @@ -5385,20 +5385,20 @@ │ │ │ │ ldrcs r8, [r0], #-431 @ 0xfffffe51 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf246ae7f │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0xfecd56b0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [r4, #-416]! @ 0xfffffe60 │ │ │ │ + stc2 2, cr15, [ip], {104} @ 0x68 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a1 │ │ │ │ eorle r0, r9, r4, lsl #30 │ │ │ │ mvnhi pc, r0, asr #4 │ │ │ │ @ instruction: 0xf89168c8 │ │ │ │ @@ -5425,21 +5425,21 @@ │ │ │ │ stccs 5, cr14, [r0], {107} @ 0x6b │ │ │ │ rscshi pc, r6, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e731 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ vmla.f32 d26, d6, d23 │ │ │ │ - vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s d4, d17, d10 │ │ │ │ - teqpmi r8, #211968 @ p-variant is OBSOLETE @ 0x33c00 │ │ │ │ + teqpmi r8, #39936 @ p-variant is OBSOLETE @ 0x9c00 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strb r4, [sp, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorvc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e517 │ │ │ │ @@ -5568,16 +5568,16 @@ │ │ │ │ adcmi r4, r1, r3, lsr r3 │ │ │ │ strteq pc, [r7], -r4, asr #3 │ │ │ │ tstls ip, sp, lsl #6 │ │ │ │ @ instruction: 0xf7ff960b │ │ │ │ eorcs fp, r0, r2, lsr #23 │ │ │ │ beq 0x191a00 │ │ │ │ svclt 0x0000e762 │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r4, lsr r2 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ + ldrshteq r7, [r2], -r4 │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x1e538d8 │ │ │ │ blcs 0x2722c │ │ │ │ strcs sp, [r0], #-192 @ 0xffffff40 │ │ │ │ blvc 0x150f2d0 │ │ │ │ @ instruction: 0xf0418811 │ │ │ │ @@ -5599,15 +5599,15 @@ │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ @ instruction: 0xe6784318 │ │ │ │ movweq lr, #31662 @ 0x7bae │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, asr sp │ │ │ │ @ instruction: 0xf040e649 │ │ │ │ strbt r4, [ip], -r0, lsl #1 │ │ │ │ - mrc2 2, 6, pc, cr8, cr13, {4} │ │ │ │ + mrc2 2, 1, pc, cr8, cr13, {4} │ │ │ │ svceq 0x0006f1ba │ │ │ │ @ instruction: 0xf1bad00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf010af64 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa90a │ │ │ │ ldrb sl, [fp], -r3, lsr #28 │ │ │ │ @@ -5616,65 +5616,65 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0035f4ff │ │ │ │ strmi lr, [lr, #1830]! @ 0x726 │ │ │ │ svcge 0x0031f4bf │ │ │ │ vabd.s8 d30, d6, d18 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa5d99c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0x1452268 │ │ │ │ - rsbpl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + @ instruction: 0xf9a8f231 │ │ │ │ + eormi pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x85e218 │ │ │ │ - blx 0x10d2284 │ │ │ │ - ldrbtpl pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ + @ instruction: 0xf99af231 │ │ │ │ + ldrtmi pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xd522a0 │ │ │ │ + @ instruction: 0xf98cf231 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ blge 0x1052ae0 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0x9d22bc │ │ │ │ + @ instruction: 0xf97ef231 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x6522d8 │ │ │ │ + @ instruction: 0xf970f231 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x2d5ed4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x3d22ec │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf966f231 │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #5120 @ 0x1400 │ │ │ │ - blx 0x5d23e2 │ │ │ │ - eorseq r7, r2, r4, lsr r2 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + blx 0x1bd23e0 │ │ │ │ + ldrshteq r7, [r2], -r4 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r8], #568 @ 0x238 │ │ │ │ svceq 0x00c52600 │ │ │ │ stclpl 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ @@ -6075,20 +6075,20 @@ │ │ │ │ ldrcs r8, [r0, #-439] @ 0xfffffe49 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf0457a90 │ │ │ │ strmi r0, [r3], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d22, d10 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0xfea96178 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffd0f267 │ │ │ │ + @ instruction: 0xff28f267 │ │ │ │ movweq lr, #39507 @ 0x9a53 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ str r4, [r1, fp, asr #12]! │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 d29, d0, d24 │ │ │ │ stmiavs r8, {r3, r5, r6, r7, r8, pc}^ │ │ │ │ @@ -6114,21 +6114,21 @@ │ │ │ │ ldrb r7, [sp, #-2124]! @ 0xfffff7b4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-250] @ 0xffffff06 │ │ │ │ ldr r6, [r6, -r8, lsl #17]! │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ stmdbge r4, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - eorspl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rscscc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xfe09e9b0 │ │ │ │ - mcr2 2, 3, pc, cr12, cr0, {1} @ │ │ │ │ + stc2l 2, cr15, [r4, #192] @ 0xc0 │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf008e5da │ │ │ │ strbmi r0, [ip], ip │ │ │ │ @ instruction: 0xf88da908 │ │ │ │ str r3, [r9, #-33]! @ 0xffffffdf │ │ │ │ @@ -6249,16 +6249,16 @@ │ │ │ │ b 0x1055b8c │ │ │ │ blx 0x1d6390 │ │ │ │ @ instruction: 0xf04ff70c │ │ │ │ @ instruction: 0xf04f0e08 │ │ │ │ andls r0, r7, r3, lsl #24 │ │ │ │ strvs lr, [r5, -sp, asr #19] │ │ │ │ bllt 0xfe9d4368 │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r4, lsr r2 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ + ldrshteq r7, [r2], -r4 │ │ │ │ @ instruction: 0xf081fab1 │ │ │ │ stmdbeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, -r0, lsl #2]! │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000fa01 │ │ │ │ @ instruction: 0xf808fa21 │ │ │ │ @ instruction: 0xf1c740b9 │ │ │ │ @@ -6282,26 +6282,26 @@ │ │ │ │ strteq fp, [r0], -r4, ror #2 │ │ │ │ movweq pc, #836 @ 0x344 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #228, 18 @ 0x390000 │ │ │ │ blvc 0x154fde8 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - cdp2 2, 3, cr15, cr2, cr7, {3} │ │ │ │ + stc2 2, cr15, [sl, #412] @ 0x19c │ │ │ │ movweq lr, #35758 @ 0x8bae │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl sl │ │ │ │ @ instruction: 0xf040e641 │ │ │ │ strbt r4, [r5], -r0, lsl #1 │ │ │ │ - @ instruction: 0xf96cf29d │ │ │ │ + @ instruction: 0xf8ccf29d │ │ │ │ svceq 0x0006f1b9 │ │ │ │ @ instruction: 0xf1b9d00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf018af5f │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa908 │ │ │ │ @ instruction: 0xe654ae1b │ │ │ │ @@ -6310,60 +6310,60 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0030f4ff │ │ │ │ adcmi lr, lr, #8650752 @ 0x840000 │ │ │ │ svcge 0x002cf67f │ │ │ │ vaba.s8 d30, d6, d13 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x95e474 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - stc2l 2, cr15, [r4], #192 @ 0xc0 │ │ │ │ - rsbpl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + ldc2 2, cr15, [ip], #-192 @ 0xffffff40 │ │ │ │ + eormi pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s64 d2, d0, d7 │ │ │ │ - vfma.f32 , q11, │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf246fc2d │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ blmi 0x616960 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d0 │ │ │ │ - @ instruction: 0xf1bcfcc7 │ │ │ │ + @ instruction: 0xf1bcfc1f │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ vqdmulh.s q13, q3, │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x49697c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d0, d0 │ │ │ │ - @ instruction: 0x2000fcb9 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + andcs pc, r0, r1, lsl ip @ │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d0, d0 │ │ │ │ - andcs pc, r0, fp, lsr #25 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + andcs pc, r0, r3, lsl #24 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #6144 @ 0x1800 │ │ │ │ vhadd.s d9, d0, d0 │ │ │ │ - svclt 0x0000fca1 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r4, lsr r2 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ + svclt 0x0000fbf9 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + ldrshteq r7, [r2], -r4 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, r0, r1, lsl #1 │ │ │ │ vqrdmlsh.s q8, , d1[3] │ │ │ │ strtmi r5, [ip], -sl, lsl #14 │ │ │ │ @@ -6815,21 +6815,21 @@ │ │ │ │ @ instruction: 0xf1bb2600 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf89c80b5 │ │ │ │ @ instruction: 0xf045000a │ │ │ │ strmi r0, [r1], -r0, asr #10 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r6, asr #4 │ │ │ │ + addcc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - tstpmi r3, #28672 @ p-variant is OBSOLETE @ 0x7000 │ │ │ │ + tstpmi r3, #1556480 @ p-variant is OBSOLETE @ 0x17c000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xe7a84613 │ │ │ │ stmdale ip, {r2, r8, fp, sp} │ │ │ │ @ instruction: 0xf1b9aa06 │ │ │ │ andsle r0, r0, r6, lsl #30 │ │ │ │ blx 0x11fc80 │ │ │ │ @@ -6864,19 +6864,19 @@ │ │ │ │ bge 0x1b72dc │ │ │ │ ldrdcc lr, [r2, -r2] │ │ │ │ @ instruction: 0xf1b9e7e1 │ │ │ │ suble r0, sp, r4, lsl #30 │ │ │ │ @ instruction: 0xf1b9d8f8 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ vfma.f32 d26, d22, d8 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0xfe4d71c4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf894f230 │ │ │ │ + @ instruction: 0xffecf22f │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ @ instruction: 0xf89cacef │ │ │ │ @ instruction: 0xf00e3002 │ │ │ │ bge 0x197d5c │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf88d095b │ │ │ │ @@ -6908,21 +6908,21 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-135] @ 0xffffff79 │ │ │ │ ldreq r6, [r6, #-2192]! @ 0xfffff770 │ │ │ │ str r6, [r4, #2257] @ 0x8d1 │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ bge 0x1c6a14 │ │ │ │ stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ - eorspl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rscscc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x191f618 │ │ │ │ - @ instruction: 0xf838f230 │ │ │ │ + @ instruction: 0xff90f22f │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf002e51a │ │ │ │ strmi r0, [r9], ip, lsl #8 │ │ │ │ @ instruction: 0xf88daa0a │ │ │ │ strbt r6, [r8], #-41 @ 0xffffffd7 │ │ │ │ @@ -7012,95 +7012,95 @@ │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x894f44 │ │ │ │ tstcs r5, r0, lsr #4 │ │ │ │ @ instruction: 0x465ee552 │ │ │ │ adcle r2, sp, r0, lsl #28 │ │ │ │ strbt r2, [ip], -r0, lsl #10 │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r4, lsr r2 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + ldrshteq r7, [r2], -r4 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ addeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sp], -r3, lsl #3 │ │ │ │ andeq pc, r0, #201326593 @ 0xc000001 │ │ │ │ ldrbmi pc, [lr, #5]! @ │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ b 0x11596f8 │ │ │ │ vrhadd.u8 d16, d3, d2 │ │ │ │ ldr r0, [r5], r0, lsl #6 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xf85ef267 │ │ │ │ + @ instruction: 0xffb6f266 │ │ │ │ movweq pc, #4366 @ 0x110e @ │ │ │ │ b 0x10d9b24 │ │ │ │ beq 0xfffebcd8 │ │ │ │ smullsvs r6, r7, r3, r0 │ │ │ │ @ instruction: 0xf041e631 │ │ │ │ ldrbt r4, [r8], -r0, lsl #3 │ │ │ │ andle r2, fp, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012ae82 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47faa0a │ │ │ │ pkhbt sl, r7, r3, lsl #28 │ │ │ │ - blx 0xfe2d3a56 │ │ │ │ + blx 0xffad3a54 │ │ │ │ movwmi lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrsmi r4, r3, r4, lsl #5 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {7} @ │ │ │ │ adcmi lr, pc, #56, 12 @ 0x3800000 │ │ │ │ mcrge 6, 2, pc, cr3, cr15, {3} @ │ │ │ │ vmin.s8 d30, d6, d20 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x75f01c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xff10f22f │ │ │ │ - rsbpl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + cdp2 2, 6, cr15, cr8, cr15, {1} │ │ │ │ + eormi pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55f898 │ │ │ │ - @ instruction: 0xff02f22f │ │ │ │ - ldrbtpl pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ + cdp2 2, 5, cr15, cr10, cr15, {1} │ │ │ │ + ldrtmi pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - cdp2 2, 15, cr15, cr4, cr15, {1} │ │ │ │ + cdp2 2, 4, cr15, cr12, cr15, {1} │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 14, cr15, cr6, cr15, {1} │ │ │ │ + cdp2 2, 3, cr15, cr14, cr15, {1} │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x157538 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - cdp2 2, 13, cr15, cr12, cr15, {1} │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r4, lsr r2 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ + cdp2 2, 3, cr15, cr4, cr15, {1} │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + ldrshteq r7, [r2], -r4 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #576 @ 0x240 │ │ │ │ b 0x13e08b4 │ │ │ │ @ instruction: 0xf3c03ed0 │ │ │ │ @@ -7508,20 +7508,20 @@ │ │ │ │ ldrcs r8, [r0], #-433 @ 0xfffffe4f │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d22, d6 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0xfed577dc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [lr], {102} @ 0x66 │ │ │ │ + blx 0xffdd40ca │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a3 │ │ │ │ eorle r0, r8, r4, lsl #30 │ │ │ │ mvnhi pc, r0, asr #4 │ │ │ │ stmdavc sp, {r3, r6, r7, fp, sp, lr}^ │ │ │ │ @@ -7547,21 +7547,21 @@ │ │ │ │ stccs 5, cr14, [r0], {114} @ 0x72 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e730 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ vmla.f32 d26, d6, d29 │ │ │ │ - vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s32 d4, d31, d13 │ │ │ │ - teqpmi r8, #60416 @ p-variant is OBSOLETE @ 0xec00 │ │ │ │ + teqpmi r8, #602112 @ p-variant is OBSOLETE @ 0x93000 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ ldrb r4, [r8, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorcc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e51d │ │ │ │ @@ -7693,16 +7693,16 @@ │ │ │ │ @ instruction: 0xf6cf77ba │ │ │ │ blx 0x759e4 │ │ │ │ bl 0xfea13e1c │ │ │ │ andls r0, sp, ip, lsl #14 │ │ │ │ smlabtvc fp, sp, r9, lr │ │ │ │ @ instruction: 0xf7ff2008 │ │ │ │ svclt 0x0000bb9b │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r4, lsr r2 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ + ldrshteq r7, [r2], -r4 │ │ │ │ @ instruction: 0xf04f2020 │ │ │ │ ldrb r0, [r5, -r5, lsl #20] │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x1c95a14 │ │ │ │ blcs 0x29368 │ │ │ │ strcs sp, [r0], #-184 @ 0xffffff48 │ │ │ │ @@ -7712,26 +7712,26 @@ │ │ │ │ strteq fp, [r8], -r5, ror #2 │ │ │ │ movweq pc, #837 @ 0x345 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #3883008 @ 0x3b4000 │ │ │ │ blvc 0x1591454 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64512 @ 0xfc00 │ │ │ │ - blx 0x1d43fa │ │ │ │ + blx 0x17d43f8 │ │ │ │ movweq lr, #60328 @ 0xeba8 │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl lr │ │ │ │ @ instruction: 0xf040e647 │ │ │ │ strbt r4, [sl], -r0, lsl #1 │ │ │ │ - mcr2 2, 2, pc, cr0, cr11, {4} @ │ │ │ │ + stc2 2, cr15, [r0, #620]! @ 0x26c │ │ │ │ svceq 0x0006f1ba │ │ │ │ @ instruction: 0xf1bad00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf010af62 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa90a │ │ │ │ ldrb sl, [r9], -r1, lsr #28 │ │ │ │ @@ -7740,59 +7740,59 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0033f4ff │ │ │ │ ldrbmi lr, [r6, #-1828]! @ 0xfffff8dc │ │ │ │ svcge 0x002ff67f │ │ │ │ vabd.s8 d30, d6, d16 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x91facc │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf9b8f22f │ │ │ │ - rsbpl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + @ instruction: 0xf910f22f │ │ │ │ + eormi pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x720348 │ │ │ │ - @ instruction: 0xf9aaf22f │ │ │ │ - ldrbtpl pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ + @ instruction: 0xf902f22f │ │ │ │ + ldrtmi pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf99cf22f │ │ │ │ + @ instruction: 0xf8f4f22f │ │ │ │ svceq 0x0001f1b9 │ │ │ │ blge 0x10d4c10 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf98ef22f │ │ │ │ + @ instruction: 0xf8e6f22f │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf980f22f │ │ │ │ + @ instruction: 0xf8d8f22f │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x198004 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf976f22f │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r4, lsr r2 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ + @ instruction: 0xf8cef22f │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + ldrshteq r7, [r2], -r4 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ strmi r7, [r3], -r2, lsl #16 │ │ │ │ bcs 0x166378 │ │ │ │ ldm pc, {r1, r2, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorscs pc, fp, #2 │ │ │ │ movweq r3, #12578 @ 0x3122 │ │ │ │ ldrdgt lr, [r2, -r0] │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @@ -7848,20 +7848,20 @@ │ │ │ │ vqsub.s8 d22, d16, d0 │ │ │ │ ldrb r3, [r0, r9, ror #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6ee5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xd8124 │ │ │ │ rscvs pc, sl, #64, 4 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - svclt 0x0000f8e5 │ │ │ │ - eorseq r7, r2, r0, ror r2 │ │ │ │ + svclt 0x0000f83d │ │ │ │ + eorseq r7, r2, r0, lsr r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ ldrmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ @@ -8709,20 +8709,20 @@ │ │ │ │ blge 0x4396e8 │ │ │ │ andvc lr, r2, #3457024 @ 0x34c000 │ │ │ │ bls 0x192920 │ │ │ │ @ instruction: 0xf0002a04 │ │ │ │ ldmle r7!, {r1, r4, r7, pc}^ │ │ │ │ bcs 0x7f1ec │ │ │ │ bge 0xc95ad8 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bcd │ │ │ │ ldrtmi r7, [r8], -r1, ror #5 │ │ │ │ vabd.s32 d9, d14, d0 │ │ │ │ - stmdbcs r2, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r2, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ bge 0xfef95bf4 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ @ instruction: 0xf1a39a02 │ │ │ │ blx 0xfecd9608 │ │ │ │ @ instruction: 0xf002f383 │ │ │ │ ldmdbeq fp, {r2, r3, r8, r9, sl}^ │ │ │ │ subcc pc, r1, sp, lsl #17 │ │ │ │ @@ -8785,21 +8785,21 @@ │ │ │ │ tstls lr, sp, lsl #2 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r7, r8, sl, sp, lr, pc}^ │ │ │ │ blt 0x12d6af8 │ │ │ │ @ instruction: 0xf0139b02 │ │ │ │ svclt 0x0018070c │ │ │ │ @ instruction: 0xf47fab10 │ │ │ │ vpmin.s8 d26, d6, d7 │ │ │ │ - vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe02a400 │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf98ef22e │ │ │ │ + @ instruction: 0xf8e6f22e │ │ │ │ vmul.p8 q1, q0, │ │ │ │ @ instruction: 0xf01181b8 │ │ │ │ @ instruction: 0xf000013f │ │ │ │ @ instruction: 0x461f80f7 │ │ │ │ @ instruction: 0xf04f464b │ │ │ │ @ instruction: 0xf1a10900 │ │ │ │ andls r0, r9, #32, 10 @ 0x8000000 │ │ │ │ @@ -8917,16 +8917,16 @@ │ │ │ │ ldmdblt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldr r2, [sl, r8, lsl #2]! │ │ │ │ @ instruction: 0xf04f2420 │ │ │ │ ldr r0, [r2], #-3589 @ 0xfffff1fb │ │ │ │ tstls r2, r0, lsr #2 │ │ │ │ tstls r5, r5, lsl #2 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ - ldrsbteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r4, lsl #5 │ │ │ │ + mlaseq r2, r8, r1, r7 │ │ │ │ + eorseq r7, r2, r4, asr #2 │ │ │ │ strmi r4, [r9], ip, asr #13 │ │ │ │ @ instruction: 0x4641461c │ │ │ │ @ instruction: 0x46c84615 │ │ │ │ blt 0xa56d30 │ │ │ │ stmdbeq r1, {r1, r2, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ tsteq r4, r5, asr sl │ │ │ │ @@ -9122,79 +9122,79 @@ │ │ │ │ svceq 0x0006f1be │ │ │ │ @ instruction: 0xf1bed00c │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf014acb3 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab16 │ │ │ │ ldrt sl, [r9], #3110 @ 0xc26 │ │ │ │ - blx 0x14d5abe │ │ │ │ + blx 0xfecd5abc │ │ │ │ tstpl r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x4118e9dd │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ orrmi r4, fp, r5, lsr #5 │ │ │ │ stclge 4, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ ldmib sp, {r2, r3, r4, r6, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r4, r8, r9, ip, lr}^ │ │ │ │ addmi r4, fp, #-2147483642 @ 0x80000006 │ │ │ │ adcmi fp, r5, #8, 30 │ │ │ │ ldrmi sp, [r0, #498] @ 0x1f2 │ │ │ │ mrrcge 6, 7, pc, pc, cr15 @ │ │ │ │ vqshl.s8 q15, q0, q3 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa2109c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - cdp2 2, 13, cr15, cr0, cr13, {1} │ │ │ │ - ldrbtpl pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ + cdp2 2, 2, cr15, cr8, cr13, {1} │ │ │ │ + ldrtmi pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #34816 @ 0x8800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - cdp2 2, 12, cr15, cr2, cr13, {1} │ │ │ │ - rsbpl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + cdp2 2, 1, cr15, cr10, cr13, {1} │ │ │ │ + eormi pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d9 │ │ │ │ vqsub.s32 d2, d13, d7 │ │ │ │ - @ instruction: 0x2000feb3 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + andcs pc, r0, fp, lsl #28 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #22528 @ 0x5800 │ │ │ │ vhadd.s32 d9, d13, d0 │ │ │ │ - vceq.f32 d31, d22, d25 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vceq.f32 d31, d6, d1 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x4591b8 │ │ │ │ vqsub.s32 q9, q2, │ │ │ │ - @ instruction: 0x2000ffb1 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + andcs pc, r0, r9, lsl #30 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 9, cr15, cr2, cr13, {1} │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + stc2l 2, cr15, [sl, #180]! @ 0xb4 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r6, asr #4 │ │ │ │ + addcc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s32 , q10, q6 │ │ │ │ - svclt 0x0000ff99 │ │ │ │ - eorseq r7, r2, r4, lsl #5 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - mlaseq r2, r4, r2, r7 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r8, lsr #5 │ │ │ │ - eorseq r7, r2, r0, asr #5 │ │ │ │ + svclt 0x0000fef1 │ │ │ │ + eorseq r7, r2, r4, asr #2 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, r4, asr r1 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + eorseq r7, r2, r8, ror #2 │ │ │ │ + eorseq r7, r2, r0, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ svceq 0x00c54bb4 │ │ │ │ vmov.i32 d20, #-2080374784 @ 0x84000000 │ │ │ │ @@ -9243,15 +9243,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13db32c │ │ │ │ b 0x10f7924 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i16 d16, d10, d0 │ │ │ │ - strmi pc, [r6], -fp, asr #30 │ │ │ │ + strmi pc, [r6], -r3, lsr #29 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x16aa0a │ │ │ │ bl 0x1ca5e4c │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -9263,15 +9263,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr6, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b2ab68 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - @ instruction: 0xff22f25a │ │ │ │ + mrc2 2, 3, pc, cr10, cr10, {2} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x16a81a │ │ │ │ bl 0x1cd4aa0 │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -9494,21 +9494,21 @@ │ │ │ │ subsle r0, pc, r1, lsl #30 │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmple ip, r0, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 , q3, q0 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q10, d0, d0[5] │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe821634 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - stc2 2, cr15, [r4], {45} @ 0x2d │ │ │ │ + blx 0x1755ef2 │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ orrhi pc, r4, r0 │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb4946c │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -9518,20 +9518,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d22, d13 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0xfe299744 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [sl], #400 @ 0x190 │ │ │ │ + mcrr2 2, 6, pc, r2, cr4 @ │ │ │ │ blcs 0x802b0 │ │ │ │ ldmdavc r7, {r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ @ instruction: 0x462be67c │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -9659,16 +9659,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e485 │ │ │ │ tstcs r4, r4, lsl #4 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ ldrdcs lr, [r0, -fp] │ │ │ │ svclt 0x0000e708 │ │ │ │ - eorseq r7, r2, ip, ror #5 │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ + eorseq r7, r2, ip, lsr #3 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0x9a548 │ │ │ │ blx 0x8d5cd0 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ svceq 0x00c7409a │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -9702,75 +9702,75 @@ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrt r9, [r0], #-773 @ 0xfffffcfb │ │ │ │ blcs 0x4055c │ │ │ │ smlatbcs r0, sp, r0, sp │ │ │ │ blvc 0x1a13388 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ vadd.f32 q13, q11, │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xd59a24 │ │ │ │ vqsub.s32 q9, q2, │ │ │ │ - @ instruction: 0xf040fb7b │ │ │ │ + @ instruction: 0xf040fad3 │ │ │ │ strb r4, [pc], r0, lsl #1 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bge 0x1c5458 │ │ │ │ ldr r7, [r1, #2135] @ 0x857 │ │ │ │ - mrc2 2, 5, pc, cr6, cr9, {4} │ │ │ │ + mrc2 2, 0, pc, cr6, cr9, {4} │ │ │ │ svceq 0x0006f1bc │ │ │ │ @ instruction: 0xf1bcd009 │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ bge 0x2c5728 │ │ │ │ svceq 0x000cf011 │ │ │ │ ldcge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ ldmib sp, {r0, r3, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r8, r9}^ │ │ │ │ addsmi r1, r3, #12, 4 @ 0xc0000000 │ │ │ │ addmi fp, r8, #8, 30 │ │ │ │ addmi sp, r8, #15 │ │ │ │ @ instruction: 0xf4ff4193 │ │ │ │ @ instruction: 0xe726af34 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x7d9e80 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d13, d0 │ │ │ │ - adcmi pc, lr, #225280 @ 0x37000 │ │ │ │ + adcmi pc, lr, #2342912 @ 0x23c000 │ │ │ │ svcge 0x0025f67f │ │ │ │ submi lr, r8, r7, lsl r7 │ │ │ │ andseq pc, r0, #72 @ 0x48 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ svceq 0x00c72110 │ │ │ │ ldr r4, [sl, #-1595]! @ 0xfffff9c5 │ │ │ │ - ldrbtpl pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ + ldrtmi pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #18432 @ 0x4800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x7562c0 │ │ │ │ + @ instruction: 0xf974f22d │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ ldrb r2, [ip], r8, lsl #2 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x2d62e4 │ │ │ │ + @ instruction: 0xf962f22d │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x159ef0 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x562f8 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ + @ instruction: 0xf958f22d │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r1, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d3[3] │ │ │ │ andls r5, r8, sl, lsl #12 │ │ │ │ @@ -9824,15 +9824,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xff0564b4 │ │ │ │ + blx 0x6564b4 │ │ │ │ ldrmi r4, [r4], r6, lsl #12 │ │ │ │ blx 0xfe96b476 │ │ │ │ ldrbmi lr, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ bl 0x58e3b8 │ │ │ │ @ instruction: 0xf04f0909 │ │ │ │ @@ -9845,15 +9845,15 @@ │ │ │ │ svclt 0x00280101 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r2, r0, asr #32 │ │ │ │ bl 0xfec29394 │ │ │ │ ldrtmi r0, [sl], -lr │ │ │ │ tsteq r3, ip, ror #22 │ │ │ │ vcgt.s16 d18, d10, d0 │ │ │ │ - @ instruction: 0x4603fa97 │ │ │ │ + strmi pc, [r3], -pc, ror #19 │ │ │ │ strmi r2, [sl], r0 │ │ │ │ blx 0xfe96b5ee │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d497c │ │ │ │ strbmi sp, [lr, #804] @ 0x324 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -10098,22 +10098,22 @@ │ │ │ │ ldr r0, [ip], r4, lsl #12 │ │ │ │ rsbsle r2, r6, r1, lsl #16 │ │ │ │ @ instruction: 0xf88d8823 │ │ │ │ vst4.8 {d17-d20}, [r3 :64], r9 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmnle r3, r0, lsl #28 │ │ │ │ suble r2, r4, r4, lsl #16 │ │ │ │ - adcpl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rsbmi pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d21 │ │ │ │ vqsub.s32 d3, d12, d11 │ │ │ │ - teqpmi r3, #300 @ p-variant is OBSOLETE @ 0x12c │ │ │ │ + teqpmi r3, #2608 @ p-variant is OBSOLETE @ 0xa30 │ │ │ │ @ instruction: 0x81a2f000 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1aed064 │ │ │ │ @ instruction: 0xf1be0e05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r2, r9, lr │ │ │ │ @@ -10124,21 +10124,21 @@ │ │ │ │ ldrsbvs r2, [r3], #58 @ 0x3a │ │ │ │ smladcs r0, r0, r6, r2 │ │ │ │ orrslt r9, r3, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0467aa0 │ │ │ │ strmi r0, [r1], -r0, asr #12 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ mcrge 4, 3, pc, cr3, cr15, {1} @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r6, asr #4 │ │ │ │ + addcc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8d │ │ │ │ - vhsub.s32 , q10, q6 │ │ │ │ - blls 0x1980c8 │ │ │ │ + vhsub.s32 , , q6 │ │ │ │ + blls 0x199e28 │ │ │ │ cmple r3, r1, lsl #22 │ │ │ │ andcs r7, r0, r2, asr r8 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ smlsdcs r0, r1, r6, lr │ │ │ │ strbvc pc, [r0, r7, asr #13]! @ │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ tstpeq pc, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @@ -10268,16 +10268,16 @@ │ │ │ │ b 0x101b71c │ │ │ │ beq 0xff26e328 │ │ │ │ @ instruction: 0xf048e54b │ │ │ │ strcs r0, [r4, #-772] @ 0xfffffcfc │ │ │ │ ldr r2, [r2, #2]! │ │ │ │ ldr r2, [r0, -r0, lsl #12] │ │ │ │ ... │ │ │ │ - eorseq r7, r2, ip, ror #5 │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ + eorseq r7, r2, ip, lsr #3 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec486a0 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ stceq 1, cr15, [r0], #-664 @ 0xfffffd68 │ │ │ │ @ instruction: 0xf04f40b5 │ │ │ │ blx 0x1c27c │ │ │ │ b 0x1199290 │ │ │ │ @@ -10320,74 +10320,74 @@ │ │ │ │ strcs fp, [r0, #-3044]! @ 0xfffff41c │ │ │ │ ldr r2, [r9, -r5] │ │ │ │ svccs 0x00009f03 │ │ │ │ @ instruction: 0x2600d098 │ │ │ │ blvc 0x1853ccc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vadd.f32 d26, d22, d24 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xd1a3d0 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041fea5 │ │ │ │ + @ instruction: 0xf041fdfd │ │ │ │ strb r4, [r6], r0, lsl #3 │ │ │ │ blcs 0x80f40 │ │ │ │ mcrge 4, 5, pc, cr8, cr15, {1} @ │ │ │ │ ldmdavc r2, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ stmdacs r6, {r4, r6, r8, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r3, ip, lr, pc} │ │ │ │ svcge 0x0028f47f │ │ │ │ @ instruction: 0xf015aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r2], pc, asr #24 │ │ │ │ - @ instruction: 0xf9d4f299 │ │ │ │ + @ instruction: 0xf934f299 │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ svcge 0x000cf4ff │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2l 2, cr15, [r2, #-176]! @ 0xffffff50 │ │ │ │ + ldc2 2, cr15, [sl], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf67f42be │ │ │ │ @ instruction: 0xe6efaefd │ │ │ │ andcs r4, r4, r9, asr r0 │ │ │ │ tstpeq r0, #72 @ p-variant is OBSOLETE @ 0x48 │ │ │ │ svceq 0x00ca2510 │ │ │ │ ldrbt r4, [lr], #1553 @ 0x611 │ │ │ │ andcs r2, r3, r8, lsl #10 │ │ │ │ vmax.s8 q15, q11, q3 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ blmi 0x45a864 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d12 │ │ │ │ - andcs pc, r0, r5, asr #26 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + mulcs r0, sp, ip │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s32 d9, d12, d0 │ │ │ │ - andcs pc, r0, fp, lsr sp @ │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + mulcs r0, r3, ip │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d12, d0 │ │ │ │ - svclt 0x0000fd2d │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ + svclt 0x0000fc85 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de38c │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r3, r7, asr #11 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -10494,28 +10494,28 @@ │ │ │ │ rscsmi pc, lr, #2 │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr15, [r0], {67} @ 0x43 │ │ │ │ b 0x13eb1e0 │ │ │ │ @ instruction: 0xe7c71ed3 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ andcs lr, r0, r4, asr #15 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d12, d0 │ │ │ │ - vfma.f32 d31, d6, d19 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vqdmulh.s d31, d22, d11 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x9a6a4 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fd3b │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + svclt 0x0000fc93 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ blcc 0x7860c │ │ │ │ ldmdale lr!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrcs r0, [r9], #-771 @ 0xfffffcfd │ │ │ │ andcs r0, r0, fp, lsr sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -10546,20 +10546,20 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ strlt lr, [r0, #-1999] @ 0xfffff831 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - orrspl pc, r4, r6, asr #4 │ │ │ │ + cmppmi r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ andls r2, r0, r6, asr #5 │ │ │ │ - blx 0xff3d6f5a │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ + blx 0x9d6f5a │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldclvc 6, cr15, [pc], #828 @ 0x1aa00 │ │ │ │ umulllt r4, r2, r4, r5 │ │ │ │ @@ -10658,26 +10658,26 @@ │ │ │ │ tstcs r0, r0, lsl #28 │ │ │ │ ldmib r0, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldmne fp, {r1, r9, ip, sp}^ │ │ │ │ tstmi r3, #-2147483628 @ 0x80000014 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ ldr r2, [r8, r0, lsl #4] │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x29ad10 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 q2, q6, q2 │ │ │ │ - andcs pc, r0, pc, ror #21 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + andcs pc, r0, r7, asr #20 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsmi pc, r1, #64, 4 │ │ │ │ - blx 0xff95712c │ │ │ │ + blx 0xf5712c │ │ │ │ ... │ │ │ │ - eorseq r7, r2, ip, lsl #6 │ │ │ │ + eorseq r7, r2, ip, asr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6c0b0 │ │ │ │ stmdavc r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10732,20 +10732,20 @@ │ │ │ │ bl 0x1dab39c │ │ │ │ movwle r0, #12804 @ 0x3204 │ │ │ │ tsteq fp, r8, lsl #12 │ │ │ │ ldr r4, [fp, r1, lsr #12]! │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscsmi pc, ip, #64, 4 │ │ │ │ - blx 0x1657244 │ │ │ │ - eorseq r7, r2, r8, lsr #6 │ │ │ │ + @ instruction: 0xf9b0f22c │ │ │ │ + eorseq r7, r2, r8, ror #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ blcs 0x1695b8 │ │ │ │ @@ -10817,20 +10817,20 @@ │ │ │ │ subsmi sp, r8, #-2147483589 @ 0x8000003b │ │ │ │ andne lr, r7, #323584 @ 0x4f000 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ subsmi lr, r8, #34865152 @ 0x2140000 │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, pc, ror r7 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addpl pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf9aef22c │ │ │ │ - eorseq r7, r2, r0, asr #6 │ │ │ │ + @ instruction: 0xf906f22c │ │ │ │ + eorseq r7, r2, r0, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ blcs 0x170320 │ │ │ │ @@ -10875,20 +10875,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [ip, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0xdb078 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q6, │ │ │ │ - svclt 0x0000f93b │ │ │ │ - eorseq r7, r2, r0, ror #6 │ │ │ │ + svclt 0x0000f893 │ │ │ │ + eorseq r7, r2, r0, lsr #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpcs 3, 8, cr15, cr4, cr0, {6} │ │ │ │ addlt r0, r3, r4, asr #23 │ │ │ │ vqshlu.s64 d20, d9, #0 │ │ │ │ @@ -10994,22 +10994,22 @@ │ │ │ │ andcs r8, r2, r3, lsl r0 │ │ │ │ ldmdahi r1, {r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ mcrcs 0, 0, r8, cr0, cr1, {0} │ │ │ │ stmdacs r4, {r0, r1, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ blcs 0x14f050 │ │ │ │ svcge 0x0055f43f │ │ │ │ - sbcpl pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + addmi pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d21 │ │ │ │ - vqsub.s32 q3, q6, │ │ │ │ - bvc 0xff498ed4 │ │ │ │ + vqsub.s32 q3, , │ │ │ │ + bvc 0xff49ac34 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ ldmdahi r0, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ tstpeq r2, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01c │ │ │ │ strteq pc, [r0], -r0, asr #32 │ │ │ │ bicle r8, sp, r6, lsl r0 │ │ │ │ orrle r2, sl, r3, lsl #22 │ │ │ │ @@ -11037,15 +11037,15 @@ │ │ │ │ @ instruction: 0xf01ce781 │ │ │ │ svclt 0x00180f60 │ │ │ │ tstpeq r8, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r1, {r1, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf4412b01 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ ldrb sp, [r6, -r7, lsr #3] │ │ │ │ - eorseq r7, r2, r8, ror r3 │ │ │ │ + eorseq r7, r2, r8, lsr r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdppl 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ vqrdmlsh.s q8, q8, d3[0] │ │ │ │ @@ -11145,21 +11145,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ vmax.f32 q13, q3, q9 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vsubl.s8 q10, d16, d0 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xb63008 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff1af22b │ │ │ │ + cdp2 2, 7, cr15, cr2, cr11, {1} │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11195,15 +11195,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - eorseq r7, r2, r8, ror r3 │ │ │ │ + eorseq r7, r2, r8, lsr r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ vaddl.u8 , d17, d3 │ │ │ │ svceq 0x00cc5c0a │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11330,21 +11330,21 @@ │ │ │ │ stmdals sl, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ orrsle r2, lr, r0, lsl #18 │ │ │ │ addsle r2, lr, r4, lsl #20 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vrecps.f32 d26, d6, d24 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vsubl.s8 q10, d16, d0 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xc232ec │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - stc2 2, cr15, [r8, #172]! @ 0xac │ │ │ │ + stc2 2, cr15, [r0, #-172] @ 0xffffff54 │ │ │ │ bvc 0x2f20 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ blls 0x2c6fbc │ │ │ │ svceq 0x0060f010 │ │ │ │ ldmdahi sl, {r1, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ movweq pc, #8256 @ 0x2040 @ │ │ │ │ msreq CPSR_, r2, asr #32 │ │ │ │ @@ -11383,15 +11383,15 @@ │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ orrle r0, r4, r8, lsl #6 │ │ │ │ vmlacs.f64 d9, d1, d10 │ │ │ │ ldmdahi fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r3, r3, lsl r0 │ │ │ │ svclt 0x0000e731 │ │ │ │ - eorseq r7, r2, r8, ror r3 │ │ │ │ + eorseq r7, r2, r8, lsr r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @ instruction: 0xf0000bc3 │ │ │ │ @@ -11491,21 +11491,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ vmax.f32 q13, q3, q9 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vsubl.s8 q10, d16, d0 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xb63570 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - stc2l 2, cr15, [r6], #-172 @ 0xffffff54 │ │ │ │ + blx 0xfefd7e26 │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11541,15 +11541,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - eorseq r7, r2, r8, ror r3 │ │ │ │ + eorseq r7, r2, r8, lsr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r6], pc, lsl #1 │ │ │ │ stmdb r4, {r1, r2, r3, sl, fp, sp, pc} │ │ │ │ strmi r0, [r8], -pc │ │ │ │ @@ -11705,21 +11705,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x007bf47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1baaf7b │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ vrecps.f32 d26, d6, d11 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vsubl.s8 q10, d16, d0 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe5238c8 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - blx 0xfeed817c │ │ │ │ + blx 0x4d817c │ │ │ │ bvc 0xff4c2144 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ ldmdals ip, {r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ ldmdahi fp, {r0, r2, r8, fp, ip, pc} │ │ │ │ streq pc, [r2], -r1, asr #32 │ │ │ │ svceq 0x0060f011 │ │ │ │ eoreq pc, r0, #67 @ 0x43 │ │ │ │ @@ -11858,15 +11858,15 @@ │ │ │ │ vcge.s8 d20, d12, d16 │ │ │ │ @ instruction: 0xf6cf0111 │ │ │ │ tstmi r8, #-1073741761 @ 0xc000003f │ │ │ │ vseleq.f32 s30, s8, s28 │ │ │ │ ldr r1, [r4, -r9, lsl #22]! │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ ldrbt r2, [pc], -r2, lsl #6 │ │ │ │ - eorseq r7, r2, r8, lsl #7 │ │ │ │ + eorseq r7, r2, r8, asr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r5, r2, r7, asr #25 │ │ │ │ vqrdmlsh.s q8, q8, d2[0] │ │ │ │ @ instruction: 0xf1bc0316 │ │ │ │ @@ -11879,15 +11879,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x101f368 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe81cb82 │ │ │ │ blx 0xfe8547b6 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe8ec88e │ │ │ │ @@ -12019,38 +12019,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe310198 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12d00d0 │ │ │ │ bicle r2, r2, r0, lsl #20 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xf95cf262 │ │ │ │ + @ instruction: 0xf8b4f262 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7ae │ │ │ │ str r4, [fp, r0, lsl #1]! │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf826f22b │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + @ instruction: 0xff7ef22a │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0, #-148] @ 0xffffff6c │ │ │ │ b 0x13eecdc │ │ │ │ @ instruction: 0x46147cd0 │ │ │ │ @@ -12090,15 +12090,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353310 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - @ instruction: 0xf872f141 │ │ │ │ + @ instruction: 0xffcaf140 │ │ │ │ bls 0x482b00 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x402aec │ │ │ │ blls 0x3acf30 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12323,21 +12323,21 @@ │ │ │ │ ldrb r0, [pc, -r1, lsl #18] │ │ │ │ blcs 0x2db94 │ │ │ │ rschi pc, fp, r0 │ │ │ │ bvc 0xfe825650 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r6, asr #4 │ │ │ │ + addcc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4ba9 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - @ instruction: 0x4603fefb │ │ │ │ + @ instruction: 0x4603fe53 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ stmcc r0, {r3} │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicne lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7d6060 │ │ │ │ bl 0x131c698 │ │ │ │ @@ -12441,96 +12441,96 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1575] @ 0xfffff9d9 │ │ │ │ svccs 0x0001e6f3 │ │ │ │ svccs 0x0004d05e │ │ │ │ ldmdavc r1, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {1} @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b36 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d10 │ │ │ │ - blx 0xfecdb840 │ │ │ │ + blx 0xfecdb5a0 │ │ │ │ @ instruction: 0xf06ff382 │ │ │ │ subsmi r0, lr, #356515840 @ 0x15400000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {0} │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ streq lr, [lr, #-2981] @ 0xfffff45b │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ teqmi r3, #786432 @ 0xc0000 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ strcs r5, [r8, #-517] @ 0xfffffdfb │ │ │ │ strcs lr, [r0, #-1262]! @ 0xfffffb12 │ │ │ │ strbt r2, [fp], #1797 @ 0x705 │ │ │ │ stmdbcs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x0027f47f │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #33792 @ 0x8400 │ │ │ │ - stc2l 2, cr15, [r8, #388]! @ 0x184 │ │ │ │ + stc2l 2, cr15, [r0, #-388] @ 0xfffffe7c │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ bcs 0x1d5fa0 │ │ │ │ bcs 0x1904cc │ │ │ │ bge 0x250ae4 │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf297e6b4 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ movwle r4, #24971 @ 0x618b │ │ │ │ svccs 0x0006aa04 │ │ │ │ mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ strbmi lr, [r6, #1893]! @ 0x765 │ │ │ │ bcs 0x1d28c0 │ │ │ │ @ instruction: 0xf47faa08 │ │ │ │ @ instruction: 0xe75eae9d │ │ │ │ ldrb r7, [r0, #2129] @ 0x851 │ │ │ │ - ldrbtpl pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ + ldrtmi pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #8, 22 @ 0x2000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [lr], {42} @ 0x2a │ │ │ │ + blx 0xffdd8db2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - sbcspl pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + addsmi pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s32 q1, q5, │ │ │ │ - andcs pc, r3, #33024 @ 0x8100 │ │ │ │ + andcs pc, r3, #222208 @ 0x36400 │ │ │ │ ldrbt r2, [pc], r8, lsl #6 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x29ca08 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2l 2, cr15, [r4], #-168 @ 0xffffff58 │ │ │ │ + blx 0xff358e06 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2l 2, cr15, [r6], #-168 @ 0xffffff58 │ │ │ │ - mlaseq r2, ip, r4, r7 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ + blx 0xfefd8e22 │ │ │ │ + eorseq r7, r2, ip, asr r3 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldcmi 0, cr11, [fp, #592]! @ 0x250 │ │ │ │ vfnmavc.f32 s29, s2, s30 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -12578,15 +12578,15 @@ │ │ │ │ andcs lr, lr, #3358720 @ 0x334000 │ │ │ │ andscs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldmib sp, {r5, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1402306 │ │ │ │ - blls 0x45b8e4 │ │ │ │ + blls 0x45b644 │ │ │ │ stmdbls r5, {r0, r4, r9, fp, ip, pc} │ │ │ │ blls 0x26d2b4 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12856,20 +12856,20 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ rscshi pc, sp, r0 │ │ │ │ bvc 0xfe8262a4 │ │ │ │ strbeq pc, [r0], -r6, asr #32 @ │ │ │ │ strmi r4, [r4], r1, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf246ae76 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0xfed9cb78 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff459450 │ │ │ │ + blx 0xa59450 │ │ │ │ strcs r4, [r1, #-1651] @ 0xfffff98d │ │ │ │ smlabteq fp, r5, r3, pc @ │ │ │ │ @ instruction: 0x6180f5b1 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ stmdbne r9, {r0, r3, r7, r9}^ │ │ │ │ @ instruction: 0xf143460d │ │ │ │ ldrb r0, [r5, -r0, lsl #6] │ │ │ │ @@ -12983,20 +12983,20 @@ │ │ │ │ tstcs r2, r4, lsl #4 │ │ │ │ @ instruction: 0x2600e5d8 │ │ │ │ @ instruction: 0xf1b8e6c9 │ │ │ │ rsbsle r0, r2, r1, lsl #30 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ ldmdavc r3, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b39 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d10 │ │ │ │ - blx 0xfef5afc4 │ │ │ │ + blx 0xfef5ad24 │ │ │ │ @ instruction: 0xf1bcf58c │ │ │ │ tstle r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf580fab0 │ │ │ │ @ instruction: 0xf1a53520 │ │ │ │ blx 0x31e55c │ │ │ │ @ instruction: 0xf04ffc05 │ │ │ │ blx 0x1ecf0 │ │ │ │ @@ -13012,28 +13012,28 @@ │ │ │ │ andls ip, r5, ip, lsl r0 │ │ │ │ strcs lr, [r0, #-1133]! @ 0xfffffb93 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs lr, [r8], -r9, ror #8 │ │ │ │ blvc 0x1856be8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d6, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x71cde8 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041f999 │ │ │ │ + @ instruction: 0xf041f8f1 │ │ │ │ str r4, [r9], r0, lsl #3 │ │ │ │ andle r2, sl, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012af55 │ │ │ │ bge 0x220980 │ │ │ │ stcge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf296e67c │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r0, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ andle r4, r6, #-1073741788 @ 0xc0000024 │ │ │ │ stmdbcs r6, {r3, r9, fp, sp, pc} │ │ │ │ mcrge 4, 3, pc, cr12, cr15, {3} @ │ │ │ │ @@ -13041,48 +13041,48 @@ │ │ │ │ bge 0x153560 │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 3, pc, cr4, cr15, {3} @ │ │ │ │ ldmdavc r3, {r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x0000e56c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - ldrbtpl pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + ldrtmi pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf840f22a │ │ │ │ - sbcspl pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + @ instruction: 0xff98f229 │ │ │ │ + addsmi pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ - vqsub.s32 q1, q5, │ │ │ │ - tstpcs r3, r1, lsr r8 @ p-variant is OBSOLETE │ │ │ │ + vqsub.s32 q1, , │ │ │ │ + smlabbcs r3, r9, pc, pc @ │ │ │ │ ldrt r2, [lr], r8, lsl #4 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x2dd2a8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf824f22a │ │ │ │ + @ instruction: 0xff7cf229 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf816f22a │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - mlaseq r2, ip, r4, r7 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ + @ instruction: 0xff6ef229 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, ip, asr r3 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, sl, r3, asr #23 │ │ │ │ ldrmi r4, [r6], -r7, lsl #12 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -13104,15 +13104,15 @@ │ │ │ │ sbceq r5, r7, #80, 6 @ 0x40000001 │ │ │ │ movwmi pc, #67 @ 0x43 @ │ │ │ │ andeq pc, r1, #5 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ b 0x105d698 │ │ │ │ vrhadd.s8 d17, d23, d2 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 q8, d16, d16 │ │ │ │ bl 0x9d768 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x41bcf8b2 │ │ │ │ subseq lr, r7, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r7], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -13127,27 +13127,27 @@ │ │ │ │ blx 0xfe82feea │ │ │ │ @ instruction: 0xf1cc4c0c │ │ │ │ blx 0xfeb2ffe6 │ │ │ │ stmdage r6, {fp, lr, pc} │ │ │ │ streq lr, [ip], #-2844 @ 0xfffff4e4 │ │ │ │ bl 0x1241ef0 │ │ │ │ @ instruction: 0xf8cd0808 │ │ │ │ - @ instruction: 0xf1408004 │ │ │ │ - stmdbge r2, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf13f8004 │ │ │ │ + stmdbge r2, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf1404800 │ │ │ │ - blls 0xdb038 │ │ │ │ + @ instruction: 0xf13f4800 │ │ │ │ + blls 0xdcd98 │ │ │ │ submi pc, r0, #79 @ 0x4f │ │ │ │ subsmi sl, fp, #4, 18 @ 0x10000 │ │ │ │ blls 0x101b18 │ │ │ │ bl 0x18c6f34 │ │ │ │ movwls r0, #4867 @ 0x1303 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf83cf140 │ │ │ │ + @ instruction: 0xff94f13f │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ @ instruction: 0xf1433902 │ │ │ │ beq 0x1269f30 │ │ │ │ bicpl lr, r3, r1, asr #20 │ │ │ │ mcrrne 10, 5, r0, r8, cr11 │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ vqdmulh.s d15, d3, d0 │ │ │ │ @@ -13288,55 +13288,55 @@ │ │ │ │ blvc 0x8587e0 │ │ │ │ blvc 0xd879c │ │ │ │ blvc 0x1587a0 │ │ │ │ blvc 0x1d87a4 │ │ │ │ addsle r2, r3, r0, lsl #18 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ vrhadd.s8 d29, d22, d5 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x61d240 │ │ │ │ vqsub.s32 q9, q0, │ │ │ │ - ldc 15, cr15, [pc, #436] @ 0x1d348 │ │ │ │ + ldc 14, cr15, [pc, #788] @ 0x1d4a8 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd87d4 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x1587dc │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdbcs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e76e │ │ │ │ strb r4, [fp, -r0, lsl #7]! │ │ │ │ - blx 0xfe659c20 │ │ │ │ + @ instruction: 0xf9f8f296 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 3, cr15, cr0, cr9, {1} │ │ │ │ + stc2 2, cr15, [r8, #164] @ 0xa4 │ │ │ │ ... │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb743f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - ldclpl 2, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ + ldcmi 2, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s32 d12, d9, d0 │ │ │ │ - svclt 0x0000fe13 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ + svclt 0x0000fd6b │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ @ instruction: 0x4696b530 │ │ │ │ mulsgt r9, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q14, d12, d4 │ │ │ │ ldmib r0, {sl, fp, ip}^ │ │ │ │ stmiavs r3, {r0, sl, sp}^ │ │ │ │ @@ -13607,21 +13607,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3], r3 │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ stmdbcs r4, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007df43f │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ vceq.f32 q13, q11, q8 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vsubl.s8 q10, d16, d0 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xc65690 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - blx 0xff5d9f3e │ │ │ │ + blx 0xbd9f3e │ │ │ │ vst3.32 @ instruction: 0xf481fab1 │ │ │ │ blx 0xfeecbae4 │ │ │ │ strtcc pc, [r0], #-1162 @ 0xfffffb76 │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ blx 0x2ad934 │ │ │ │ sbcslt pc, fp, #6291456 @ 0x600000 │ │ │ │ @@ -13649,28 +13649,28 @@ │ │ │ │ cdpcc 4, 3, cr15, cr15, cr4, {0} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ blx 0x1646ec │ │ │ │ str pc, [sl], r7, lsl #14 │ │ │ │ movweq pc, #16455 @ 0x4047 @ │ │ │ │ ldr r2, [fp, -r2, lsl #2]! │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x2ddbe0 │ │ │ │ rscvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d9, d0 │ │ │ │ - @ instruction: 0xf017fb87 │ │ │ │ + @ instruction: 0xf017fadf │ │ │ │ svclt 0x00180f60 │ │ │ │ movweq pc, #32839 @ 0x8047 @ │ │ │ │ svcge 0x004af47f │ │ │ │ stccs 8, cr8, [r1], {3} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r1, r3 │ │ │ │ svclt 0x0000e70d │ │ │ │ - eorseq r7, r2, r8, lsl #7 │ │ │ │ - eorseq r7, r2, r8, lsr #9 │ │ │ │ + eorseq r7, r2, r8, asr #4 │ │ │ │ + eorseq r7, r2, r8, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldmibmi r9!, {r0, r1, r5, r7, ip, sp, pc} │ │ │ │ @ instruction: 0x91216809 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -13828,15 +13828,15 @@ │ │ │ │ @ instruction: 0xf018868f │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ @ instruction: 0xf1bc81ff │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf1bb863a │ │ │ │ @ instruction: 0xf0010f04 │ │ │ │ eorcs r8, r8, #142 @ 0x8e │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldcge 1, cr14, [r4], {25} │ │ │ │ bleq 0xfffe6e0c │ │ │ │ andsls r9, r5, r4, lsl r5 │ │ │ │ @@ -13964,21 +13964,21 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ ldrhi pc, [pc, #64]! @ 0x1dc3c │ │ │ │ svceq 0x0005f1bb │ │ │ │ ldrbhi pc, [r4] @ │ │ │ │ ldmib r2, {r1, r5, r9, sl, lr}^ │ │ │ │ ldmdavc r0, {r1, fp, ip}^ │ │ │ │ vhsub.s8 d18, d7, d24 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ @ instruction: 0x460f0332 │ │ │ │ strmi pc, [r0], #-72 @ 0xffffffb8 │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldmdavc r0, {r2, r3, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa64d6 │ │ │ │ @ instruction: 0xf8d3330a │ │ │ │ ldmdbvc r2!, {r2, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ bicsmi r2, r2, #0, 14 │ │ │ │ @ instruction: 0xe69d07d4 │ │ │ │ @ instruction: 0xf0874252 │ │ │ │ @@ -14046,15 +14046,15 @@ │ │ │ │ @ instruction: 0x43290800 │ │ │ │ b 0x106e12c │ │ │ │ ldmdals r8, {r1, r2, r3, r8} │ │ │ │ stmib sp, {r2, ip, pc}^ │ │ │ │ ldmdals r9, {r1, r2, r3, r4, fp, ip, sp, pc} │ │ │ │ andsne lr, ip, #3358720 @ 0x334000 │ │ │ │ mlacs r8, r5, r7, lr │ │ │ │ - stmiane r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r2!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmib r2, {r2, r4, r7, fp, sp, lr}^ │ │ │ │ blx 0x2297a │ │ │ │ movwmi r8, #45066 @ 0xb00a │ │ │ │ svclt 0x001868d1 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ tstls r6, r5, lsl #2 │ │ │ │ @@ -14518,20 +14518,20 @@ │ │ │ │ bcs 0x2fce4 │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {1} @ │ │ │ │ bvc 0xfede68a8 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46be463c │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ @ instruction: 0xf246ae5c │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0xfee1e57c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [lr, #380] @ 0x17c │ │ │ │ + stc2 2, cr15, [r6, #-380]! @ 0xfffffe84 │ │ │ │ tstls r3, r1, ror ip │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ bvc 0x1c7f4e8 │ │ │ │ tstlt r9, r6, lsl #2 │ │ │ │ stmdbcs r1, {r0, r4, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ movthi pc, #49152 @ 0xc000 @ │ │ │ │ ldmib r2, {r0, r4, r5, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -14706,15 +14706,15 @@ │ │ │ │ stmdacs r0, {r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bcd0f0 │ │ │ │ mvnsle r0, r6, lsl #30 │ │ │ │ ldrb r4, [r9, r2, lsr #12] │ │ │ │ @ instruction: 0xf1bb9a03 │ │ │ │ @ instruction: 0xf47f0f06 │ │ │ │ @ instruction: 0xe7d3aa30 │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ @ instruction: 0xe016e9dd │ │ │ │ ldmdane ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svclt 0x00084540 │ │ │ │ @ instruction: 0xf000458e │ │ │ │ strmi r8, [lr, #907] @ 0x38b │ │ │ │ andeq lr, r8, r0, ror fp │ │ │ │ orrhi pc, r9, #128 @ 0x80 │ │ │ │ @@ -14981,20 +14981,20 @@ │ │ │ │ bls 0x10a63c │ │ │ │ cmpeq ip, ip, lsl #21 │ │ │ │ bls 0x1a4e74 │ │ │ │ bl 0x10c3bf4 │ │ │ │ andls r0, r6, #268435456 @ 0x10000000 │ │ │ │ blvc 0x1c98624 │ │ │ │ orrsle r2, r1, r0, lsl #18 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #201728 @ 0x31400 │ │ │ │ - blx 0xc5b588 │ │ │ │ + @ instruction: 0xf988f25f │ │ │ │ ldrmi r9, [lr], lr, lsl #30 │ │ │ │ @ instruction: 0x463c2114 │ │ │ │ blt 0xfeb1cc14 │ │ │ │ bls 0x205028 │ │ │ │ bls 0x1a4e50 │ │ │ │ strls r9, [r3], #-2312 @ 0xfffff6f8 │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ @@ -15115,15 +15115,15 @@ │ │ │ │ stcllt 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ movwmi r9, #14339 @ 0x3803 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ movwls r4, #13848 @ 0x3618 │ │ │ │ ldrmi r9, [r8], -r4 │ │ │ │ ldmdblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldc2l 2, cr15, [r4], #-592 @ 0xfffffdb0 │ │ │ │ + blx 0xff55b862 │ │ │ │ b 0xc5620 │ │ │ │ bls 0x15f234 │ │ │ │ streq lr, [ip, #-2562] @ 0xfffff5fe │ │ │ │ @ instruction: 0xf0004329 │ │ │ │ strbmi r8, [r2], ip, lsr #1 │ │ │ │ bcs 0x45638 │ │ │ │ mcrge 4, 6, pc, cr7, cr15, {1} @ │ │ │ │ @@ -15132,19 +15132,19 @@ │ │ │ │ ldrb r9, [fp, #-527] @ 0xfffffdf1 │ │ │ │ svceq 0x0006f1bb │ │ │ │ ldcge 4, cr15, [r6], #252 @ 0xfc │ │ │ │ svceq 0x0005f1bb │ │ │ │ stcge 4, cr15, [r8], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf7fe9a03 │ │ │ │ ldrdcs fp, [r0], -ip │ │ │ │ - orrspl pc, r4, r6, asr #4 │ │ │ │ + cmppmi r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b31 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - @ instruction: 0xfff0f227 │ │ │ │ + @ instruction: 0xff48f227 │ │ │ │ stmdaeq r9, {r0, r1, r4, r5, fp, pc}^ │ │ │ │ @ instruction: 0xf50c7850 │ │ │ │ stmdaeq r2!, {r5, r9, sl, fp, lr}^ │ │ │ │ tstpeq r8, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ strbvc lr, [r4, r1, asr #20] │ │ │ │ @ instruction: 0xf0428033 │ │ │ │ ldrbtmi r4, [r3], -r0, lsl #8 │ │ │ │ @@ -15183,89 +15183,89 @@ │ │ │ │ @ instruction: 0xf1cbf70b │ │ │ │ blx 0x95f388 │ │ │ │ blx 0x19bf38 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, fp, lsr #3 │ │ │ │ @ instruction: 0xf101fa25 │ │ │ │ ldr r4, [r1, #-783] @ 0xfffffcf1 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r8, lsr #9 │ │ │ │ - rsbpl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + eorseq r7, r2, r8, ror #6 │ │ │ │ + eormi pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xf67798 │ │ │ │ - @ instruction: 0xff82f227 │ │ │ │ - subpl pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + cdp2 2, 13, cr15, cr10, cr7, {1} │ │ │ │ + andmi pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d22 │ │ │ │ vqsub.s32 d2, d7, d6 │ │ │ │ - vrecps.f32 , q3, │ │ │ │ - vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vceq.f32 , q11, │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s32 d4, d7, d30 │ │ │ │ - bls 0x11ed10 │ │ │ │ + bls 0x11ea70 │ │ │ │ smlawteq r0, fp, r1, pc @ │ │ │ │ @ instruction: 0xf70bfa22 │ │ │ │ blx 0xc579c │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, fp, lsr #3 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ ldrbt r4, [ip], pc, lsl #6 │ │ │ │ - ldrbtpl pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ + ldrtmi pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #33792 @ 0x8400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xff46f227 │ │ │ │ + cdp2 2, 9, cr15, cr14, cr7, {1} │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x75f478 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , , │ │ │ │ - andcs pc, r0, fp, lsr pc @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + mulcs r0, r3, lr │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #24, 22 @ 0x6000 │ │ │ │ vhadd.s32 d9, d7, d0 │ │ │ │ - vrecps.f32 d31, d6, d17 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vceq.f32 d31, d22, d9 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x4df0a8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf838f25f │ │ │ │ + @ instruction: 0xff90f25e │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x3df4bc │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d7, d0 │ │ │ │ - andcs pc, r0, r9, lsl pc @ │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + andcs pc, r0, r1, ror lr @ │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d7, d0 │ │ │ │ - svclt 0x0000ff0b │ │ │ │ - eorseq r7, r2, r4, lsl #5 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r0, asr #10 │ │ │ │ - mlaseq r2, r4, r2, r7 │ │ │ │ - eorseq r7, r2, r0, asr #5 │ │ │ │ - eorseq r7, r2, r8, lsr #5 │ │ │ │ + svclt 0x0000fe63 │ │ │ │ + eorseq r7, r2, r4, asr #2 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, r0, lsl #8 │ │ │ │ + eorseq r7, r2, r4, asr r1 │ │ │ │ + eorseq r7, r2, r0, lsl #3 │ │ │ │ + eorseq r7, r2, r8, ror #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8924689 │ │ │ │ addlt lr, r6, r9, lsl r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q15, d14, d4 │ │ │ │ ldmib r0, {r9, sl, fp, ip}^ │ │ │ │ @@ -15508,21 +15508,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r3, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi ip, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ andvc sp, r3, fp, lsr #3 │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - orrspl pc, r4, r6, asr #4 │ │ │ │ + cmppmi r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - ldc2l 2, cr15, [lr], #156 @ 0x9c │ │ │ │ - eorseq r7, r2, r8, asr #9 │ │ │ │ - eorseq r7, r2, r8, lsr #9 │ │ │ │ + mrrc2 2, 2, pc, r6, cr7 @ │ │ │ │ + eorseq r7, r2, r8, lsl #7 │ │ │ │ + eorseq r7, r2, r8, ror #6 │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ bl 0xfe94b668 │ │ │ │ @ instruction: 0xf1be0e0c │ │ │ │ stcle 15, cr0, [ip], #-0 │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldmib r1, {r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ @@ -15726,21 +15726,21 @@ │ │ │ │ stceq 3, cr15, [r0], {66} @ 0x42 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ @ instruction: 0xcc04e9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d6, d8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x9f860 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - svclt 0x0000fc5d │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + svclt 0x0000fbb5 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ bcs 0x17d7c4 │ │ │ │ strlt sp, [r0, #-25] @ 0xffffffe7 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb9dc │ │ │ │ stmdahi sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ @@ -15772,21 +15772,21 @@ │ │ │ │ stmib r3, {r0, r3, r4, ip, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x128ec50 │ │ │ │ andcs lr, r0, ip, ror r7 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorcs r4, r3, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d7, d0 │ │ │ │ - @ instruction: 0xf7fdfaef │ │ │ │ + @ instruction: 0xf7fdfa47 │ │ │ │ svclt 0x0000fcc3 │ │ │ │ - eorseq r7, r2, r0, ror #10 │ │ │ │ + eorseq r7, r2, r0, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cba94 │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -15860,19 +15860,19 @@ │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ stmdavc r4, {r0, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mul r1, r1, r8 │ │ │ │ mvnle r4, #116, 10 @ 0x1d000000 │ │ │ │ ldr r4, [fp, r8, lsl #12] │ │ │ │ stc2 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x9fe70 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x105c260 │ │ │ │ - mlaseq r2, r4, r2, r7 │ │ │ │ + @ instruction: 0xf998f227 │ │ │ │ + eorseq r7, r2, r4, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -15964,19 +15964,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af67 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0060f43f │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x820010 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d7, d12 │ │ │ │ - @ instruction: 0xf1bcf96f │ │ │ │ + @ instruction: 0xf1bcf8c7 │ │ │ │ @ instruction: 0xd12c0f04 │ │ │ │ bcs 0xfdb98 │ │ │ │ bcs 0x95bf8 │ │ │ │ svclt 0x0008d81c │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svcge 0x004bf43f │ │ │ │ @ instruction: 0xf1bce7e6 │ │ │ │ @@ -15993,20 +15993,20 @@ │ │ │ │ ldr r0, [r6, -r1, lsl #24]! │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x159868 │ │ │ │ svcge 0x0055f43f │ │ │ │ ldrbeq lr, [sl, r8, asr #15] │ │ │ │ svcge 0x0037f53f │ │ │ │ andcs lr, r0, r0, ror r7 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andvs pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf934f227 │ │ │ │ - eorseq r7, r2, r4, ror r5 │ │ │ │ + @ instruction: 0xf88cf227 │ │ │ │ + eorseq r7, r2, r4, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdb0a0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -16075,20 +16075,20 @@ │ │ │ │ sbcshi pc, r4, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - @ instruction: 0xf9dcf254 │ │ │ │ + @ instruction: 0xf934f254 │ │ │ │ bls 0xf1528 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r1, r2, r8}^ │ │ │ │ @ instruction: 0xf13d5400 │ │ │ │ - svcls 0x0004f93d │ │ │ │ + svcls 0x0004f895 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x101ae9dd │ │ │ │ bl 0x1ee6924 │ │ │ │ svclt 0x00380202 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -16109,33 +16109,33 @@ │ │ │ │ strls sp, [r3, -sp, ror #23] │ │ │ │ bl 0x1c6a584 │ │ │ │ svclt 0x00240306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmin.s16 d20, d4, d18 │ │ │ │ - pkhbtmi pc, r0, r9, lsl #19 @ │ │ │ │ + @ instruction: 0x4680f8f1 │ │ │ │ @ instruction: 0xf1b8430c │ │ │ │ @ instruction: 0xf1740f04 │ │ │ │ svclt 0x003c0300 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b82400 │ │ │ │ @ instruction: 0xf1440804 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r7, {sl, pc} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf13d8b1c │ │ │ │ - stmib sp, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r8, [r3], -r0, lsl #8 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf13d9808 │ │ │ │ - bls 0x6de160 │ │ │ │ + bls 0x6ddec0 │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -16200,21 +16200,21 @@ │ │ │ │ subsle r3, r3, #-268435441 @ 0xf000000f │ │ │ │ bl 0x1e2aef4 │ │ │ │ svclt 0x00240306 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andle r9, r6, #201326592 @ 0xc000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ strbmi r4, [r1], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf8e0f254 │ │ │ │ + @ instruction: 0xf838f254 │ │ │ │ movwcs r9, #3 │ │ │ │ blls 0x104b14 │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ movwls r0, #4359 @ 0x1107 │ │ │ │ - @ instruction: 0xf13d4633 │ │ │ │ - @ instruction: 0xf04ff83f │ │ │ │ + @ instruction: 0xf13c4633 │ │ │ │ + @ instruction: 0xf04fff97 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmib sp, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ bl 0xfeee5398 │ │ │ │ bl 0x1ea073c │ │ │ │ svclt 0x00380003 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ bl 0x1a268c4 │ │ │ │ @@ -16261,20 +16261,20 @@ │ │ │ │ blls 0x13ef18 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmib sp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ stc 3, cr2, [sp, #36] @ 0x24 │ │ │ │ stmdals fp, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0x6db62c │ │ │ │ blvc 0x75b630 │ │ │ │ - @ instruction: 0xffd0f13c │ │ │ │ + @ instruction: 0xff28f13c │ │ │ │ ldrtmi r9, [sl], -r4, lsl #22 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdbls ip, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf13c9808 │ │ │ │ - ldmdbls sl, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls sl, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ ldmdbls fp, {r3, fp, ip} │ │ │ │ svclt 0x0028414d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a26ab8 │ │ │ │ @@ -16533,25 +16533,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38c19c │ │ │ │ blcs 0x7e4a8 │ │ │ │ svcge 0x0054f43f │ │ │ │ - rscspl pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + adcsmi pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ vhsub.s32 , q3, q5 │ │ │ │ - @ instruction: 0x464ffcf3 │ │ │ │ + strbmi pc, [pc], -fp, asr #24 @ │ │ │ │ ldrb r4, [r3], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - mrc2 2, 1, pc, cr0, cr3, {2} │ │ │ │ + stc2 2, cr15, [r8, #332] @ 0x14c │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ @ instruction: 0xf1c92300 │ │ │ │ ldrmi r0, [sp], -r0, lsl #4 │ │ │ │ tstls r3, #4, 6 @ 0x10000000 │ │ │ │ @@ -16637,16 +16637,16 @@ │ │ │ │ addsmi r4, r8, r5, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67c4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r3, r3 │ │ │ │ - @ instruction: 0xf88af293 │ │ │ │ - eorseq r7, r2, r4, lsl #11 │ │ │ │ + @ instruction: 0xffeaf292 │ │ │ │ + eorseq r7, r2, r4, asr #8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r4, asr #16 │ │ │ │ stccs 6, cr4, [r0], {3} │ │ │ │ @@ -16874,25 +16874,25 @@ │ │ │ │ ldrtmi r4, [ip], -r1, asr #12 │ │ │ │ strmi r4, [r7], -r0, ror #13 │ │ │ │ ldmvs r9, {r1, r3, r4, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, asr #13 │ │ │ │ ldmvs r9, {r3, r7, r9, sl, lr}^ │ │ │ │ ldr r4, [pc, pc, lsl #12]! │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x220e50 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d22, d1 │ │ │ │ - andcs pc, r0, pc, asr #20 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + andcs pc, r0, r7, lsr #19 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsmi pc, r4, #64, 4 │ │ │ │ - blx 0x115d254 │ │ │ │ - mlaseq r2, r4, r5, r7 │ │ │ │ + @ instruction: 0xf99cf226 │ │ │ │ + eorseq r7, r2, r4, asr r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r7, [pc], -r2, lsl #16 │ │ │ │ bcc 0x721ec │ │ │ │ @@ -16947,20 +16947,20 @@ │ │ │ │ tsteq r4, r3, ror fp │ │ │ │ b 0x14156b0 │ │ │ │ strtmi r1, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d9 │ │ │ │ ldr r0, [r7, r1, lsl #4]! │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0xe0f74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 q2, q11, q14 │ │ │ │ - svclt 0x0000f9bd │ │ │ │ - ldrhteq r7, [r2], -r4 │ │ │ │ + svclt 0x0000f915 │ │ │ │ + eorseq r7, r2, r4, ror r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ addlt r7, r4, r2, lsl #16 │ │ │ │ bcc 0x722f8 │ │ │ │ stmdale r1!, {r0, r2, r9, fp, sp}^ │ │ │ │ @@ -17010,20 +17010,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [r3, r2, lsl #12]! │ │ │ │ andscs r2, r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0xe1070 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q3, │ │ │ │ - svclt 0x0000f93f │ │ │ │ - eorseq r7, r2, ip, asr #11 │ │ │ │ + svclt 0x0000f897 │ │ │ │ + eorseq r7, r2, ip, lsl #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17141,23 +17141,23 @@ │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ strbmi r4, [r6, #-3072]! @ 0xfffff400 │ │ │ │ addsmi fp, r8, #8, 30 │ │ │ │ b 0x14109d4 │ │ │ │ addsle r1, r2, r8 │ │ │ │ andeq pc, r1, r1, asr #4 │ │ │ │ vabdl.s16 q7, d18, d15 │ │ │ │ - mulcs r0, fp, ip │ │ │ │ - orrspl pc, r4, r6, asr #4 │ │ │ │ + strdcs pc, [r0], -fp │ │ │ │ + cmppmi r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rscsmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf836f226 │ │ │ │ + @ instruction: 0xff8ef225 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ - eorseq r7, r2, r0, lsl r6 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17260,24 +17260,24 @@ │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ strcs lr, [r0], #-2000 @ 0xfffff830 │ │ │ │ @ instruction: 0x46272010 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrmi lr, [ip], -sl, asr #15 │ │ │ │ strbmi r4, [r3], -r7, ror #12 │ │ │ │ strb r4, [r5, sl, asr #12] │ │ │ │ - blx 0xfeb5d9ea │ │ │ │ + blx 0x35d9ea │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x161460 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vqsub.s32 d6, d21, d15 │ │ │ │ - svclt 0x0000ff47 │ │ │ │ + svclt 0x0000fe9f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ - eorseq r7, r2, ip, lsr #12 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ + eorseq r7, r2, ip, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bvs 0x4b2a28 │ │ │ │ stmvc ip, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ pkhtbmi r1, r9, r7, asr #24 │ │ │ │ @@ -17705,43 +17705,43 @@ │ │ │ │ streq lr, [r5, -lr, lsl #20] │ │ │ │ svclt 0x0008428f │ │ │ │ ldrdle r4, [r3], -r4 @ │ │ │ │ ldrbmi r9, [r3], r4, lsl #18 │ │ │ │ ldrb r9, [r7], -r2, lsl #2 │ │ │ │ tstls r2, fp, lsl #18 │ │ │ │ ldrb r4, [r3], -fp, lsl #13 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r6, asr #4 │ │ │ │ + addcc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s16 , q14, q6 │ │ │ │ - andcs pc, r0, r1, ror #25 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + andcs pc, r0, r9, lsr ip @ │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xff0ddf56 │ │ │ │ - eorseq r7, r2, r0, asr #5 │ │ │ │ - eorseq r7, r2, r8, lsr #5 │ │ │ │ + blx 0x6ddf56 │ │ │ │ + eorseq r7, r2, r0, lsl #3 │ │ │ │ + eorseq r7, r2, r8, ror #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb788d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x13255d8 │ │ │ │ ldmvc r7, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46044616 │ │ │ │ blcs 0x1702f4 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpcs 0, 6, cr15, cr13, cr3, {0} │ │ │ │ movweq r5, #15662 @ 0x3d2e │ │ │ │ vhsub.s8 d18, d7, d24 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ stmdage r4, {r1, r4, r5, r8, r9} │ │ │ │ ldrdgt lr, [r2, -r1] │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ bl 0xff8c4 │ │ │ │ andcs r3, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -17772,44 +17772,44 @@ │ │ │ │ @ instruction: 0xf8cd786b │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf7f33011 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0x191bac │ │ │ │ @ instruction: 0xf04f9803 │ │ │ │ vceq.f32 d16, d7, d24 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 q8, d16, d16 │ │ │ │ blx 0x3a206e │ │ │ │ @ instruction: 0xf8d22207 │ │ │ │ addsmi r2, sl, #244, 4 @ 0x4000000f │ │ │ │ @ instruction: 0xe009d1b4 │ │ │ │ vhsub.s8 d18, d7, d24 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ stmdage r4, {r1, r4, r5, r8, r9} │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf04f7931 │ │ │ │ bicmi r0, r9, #0, 24 │ │ │ │ str r0, [r3, r9, asr #15]! │ │ │ │ stmdage r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4619469c │ │ │ │ @ instruction: 0x4631e79e │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs fp!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdgt lr, [r2, -r5] │ │ │ │ ldrb sl, [r4, r4, lsl #16] │ │ │ │ - @ instruction: 0xff84f291 │ │ │ │ + mcr2 2, 7, pc, cr4, cr1, {4} @ │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x161cb0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , , │ │ │ │ - svclt 0x0000fb1f │ │ │ │ + svclt 0x0000fa77 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, asr #9 │ │ │ │ - eorseq r7, r2, r0, asr #10 │ │ │ │ + eorseq r7, r2, r8, lsl #7 │ │ │ │ + eorseq r7, r2, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ ldrmi r0, [r1], -r1, lsl #24 │ │ │ │ ldmdavc r8, {r2, r7, ip, sp, pc} │ │ │ │ @@ -17863,22 +17863,22 @@ │ │ │ │ ldclvc 6, cr15, [pc], #796 @ 0x21c0c │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ subsvs r4, sl, lr, lsl #13 │ │ │ │ strmi r4, [sl], -r8, lsl #12 │ │ │ │ blvc 0x15cf0c │ │ │ │ blvc 0xdcf10 │ │ │ │ andcs lr, r0, r6, lsr #15 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xfe55e1b0 │ │ │ │ + @ instruction: 0xf9ecf225 │ │ │ │ ... │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ - ldrsbteq r7, [r2], -r8 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ + mlaseq r2, r8, r1, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb78b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18db4c │ │ │ │ blcs 0x1d59f4 │ │ │ │ blvc 0x2d5ed8 │ │ │ │ @@ -17929,27 +17929,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd00 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x261ed0 │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - blx 0x45e2b8 │ │ │ │ + @ instruction: 0xf968f225 │ │ │ │ blx 0xff95fa16 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x5de3b2 │ │ │ │ - eorseq r7, r2, r8, asr #12 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + blx 0x1bde3b0 │ │ │ │ + eorseq r7, r2, r8, lsl #10 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cdc64 │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -18028,27 +18028,27 @@ │ │ │ │ bicle r2, r2, r5, lsl #22 │ │ │ │ str r4, [ip, r8, lsl #12]! │ │ │ │ @ instruction: 0xf8917844 │ │ │ │ ldrbmi lr, [r4, #-1]! │ │ │ │ strmi sp, [r8], -r8, ror #7 │ │ │ │ @ instruction: 0xf7fbe7a3 │ │ │ │ vqdmulh.s d31, d6, d25 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x1e1c64 │ │ │ │ vqsub.s16 q9, q6, │ │ │ │ - andcs pc, r0, fp, asr sl @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + @ instruction: 0x2000f9b3 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - svclt 0x0000f93d │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ + svclt 0x0000f895 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0xf8917848 │ │ │ │ addlt lr, r4, r0 │ │ │ │ andcs r4, r1, r3, asr #32 │ │ │ │ @@ -18118,44 +18118,44 @@ │ │ │ │ @ instruction: 0xf1bce6ac │ │ │ │ @ instruction: 0xd1b70f02 │ │ │ │ @ instruction: 0xf1bce796 │ │ │ │ bicsle r0, sp, r2, lsl #30 │ │ │ │ umullsmi lr, r0, r9, r7 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ vand d29, d22, d5 │ │ │ │ - vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ - vpadd.i32 d4, d5, d6 │ │ │ │ - vtst.8 d31, d22, d1 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vpadd.i32 d4, d4, d6 │ │ │ │ + vmax.f32 , q11, │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x429d38 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf882f225 │ │ │ │ + @ instruction: 0xffdaf224 │ │ │ │ vmin.s8 d20, d6, d0 │ │ │ │ - vmls.i d21, d0, d0[5] │ │ │ │ + vaddhn.i16 d20, q0, q10 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x262208 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ - vqsub.s32 d2, d5, d7 │ │ │ │ - vtst.8 , q3, │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vqsub.s32 d2, d4, d7 │ │ │ │ + vmax.f32 , q11, │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xe1e24 │ │ │ │ vqsub.s16 q9, q6, │ │ │ │ - svclt 0x0000f97b │ │ │ │ - eorseq r7, r2, r4, lsr r2 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + svclt 0x0000f8d3 │ │ │ │ + ldrshteq r7, [r2], -r4 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -18243,19 +18243,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af6f │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0068f43f │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x7e23b8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d4, d12 │ │ │ │ - @ instruction: 0xf1bcff9b │ │ │ │ + @ instruction: 0xf1bcfef3 │ │ │ │ @ instruction: 0xd1290f04 │ │ │ │ bcs 0xfff40 │ │ │ │ bcs 0x97fa4 │ │ │ │ mvnle sp, sp, lsl r8 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xf1bce753 │ │ │ │ @@ -18271,20 +18271,20 @@ │ │ │ │ andcs sl, r1, #72, 30 @ 0x120 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e73d │ │ │ │ @ instruction: 0xe73372ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ @ instruction: 0xe7c7af5c │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0xe2428 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 d6, d4, d15 │ │ │ │ - svclt 0x0000ff63 │ │ │ │ - eorseq r7, r2, ip, asr r6 │ │ │ │ + svclt 0x0000febb │ │ │ │ + eorseq r7, r2, ip, lsl r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7918c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb737f0 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18326,17 +18326,17 @@ │ │ │ │ blls 0x2fc098 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x15dea92 │ │ │ │ + blx 0xfeddea90 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7925c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb738c0 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18378,17 +18378,17 @@ │ │ │ │ blls 0x2fc168 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0xffbdeb60 │ │ │ │ + blx 0x13deb60 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7932c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73990 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18430,17 +18430,17 @@ │ │ │ │ blls 0x2fc238 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf291bd70 │ │ │ │ - svclt 0x0000fa87 │ │ │ │ + svclt 0x0000f9e7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb793fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -18483,16 +18483,16 @@ │ │ │ │ blmi 0x232408 │ │ │ │ blls 0x2fc310 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x75ed04 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + @ instruction: 0xf97cf291 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd788 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ blmi 0xff30e574 │ │ │ │ @@ -18635,29 +18635,29 @@ │ │ │ │ blhi 0x45db38 │ │ │ │ blhi 0x4ddb3c │ │ │ │ blhi 0x55db40 │ │ │ │ blhi 0x5ddb44 │ │ │ │ blhi 0x65db48 │ │ │ │ blhi 0x6ddb4c │ │ │ │ blhi 0x75db50 │ │ │ │ - stc2l 1, cr15, [r0, #-232] @ 0xffffff18 │ │ │ │ + ldc2 1, cr15, [r8], {58} @ 0x3a │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - ldc2 1, cr15, [r8, #-232]! @ 0xffffff18 │ │ │ │ + ldc2 1, cr15, [r0], {58} @ 0x3a │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - ldc2 1, cr15, [r0, #-232]! @ 0xffffff18 │ │ │ │ + stc2 1, cr15, [r8], {58} @ 0x3a │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [r4, #-232]! @ 0xffffff18 │ │ │ │ + ldc2l 1, cr15, [ip], #-232 @ 0xffffff18 │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18699,15 +18699,15 @@ │ │ │ │ svclt 0x0000e6e5 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stmdage ip, {r0, r1, r6, r9, sl, lr} │ │ │ │ stmdbge sl, {r1, r3, r6, r9, sl, lr} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - ldc2 1, cr15, [lr], #232 @ 0xe8 │ │ │ │ + ldc2 1, cr15, [r6], {58} @ 0x3a │ │ │ │ ldrdcc lr, [sl], -sp │ │ │ │ @ instruction: 0x670ce9dd │ │ │ │ @ instruction: 0xf04fe6cf │ │ │ │ @ instruction: 0xf04f0b00 │ │ │ │ @ instruction: 0xf8cd33ff │ │ │ │ movwls fp, #28680 @ 0x7008 │ │ │ │ strmi pc, [r0, -r7, lsr #32] │ │ │ │ @@ -18781,28 +18781,28 @@ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ ldrb r8, [fp, #11] │ │ │ │ vst2.8 {d24-d25}, [pc], fp │ │ │ │ @ instruction: 0xf0437282 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x2000e6b3 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl #22 │ │ │ │ adcsvs pc, r9, #64, 4 │ │ │ │ - blx 0x195f00e │ │ │ │ - @ instruction: 0xffbcf290 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfef5f00c │ │ │ │ + @ instruction: 0xff1cf290 │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - stc2l 2, cr15, [sl], #-364 @ 0xfffffe94 │ │ │ │ - eorseq r7, r2, r0, lsl r7 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + blx 0xff0df106 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xddc60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2061 @ 0xfffff7f3 │ │ │ │ @@ -18848,19 +18848,19 @@ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ bl 0x1e6e460 │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x22868 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s16 q10, , │ │ │ │ - strmi pc, [r4], -fp, lsr #24 │ │ │ │ + strmi pc, [r4], -r3, lsl #23 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe35ed72 │ │ │ │ + blx 0xff95ed70 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e658a8 │ │ │ │ @@ -18880,24 +18880,24 @@ │ │ │ │ blle 0xffb664dc │ │ │ │ bl 0x1c6d0e0 │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r4, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s16 d20, d1, d26 │ │ │ │ - msrmi CPSR_c, #240640 @ 0x3ac00 │ │ │ │ + msrmi CPSR_c, #68608 @ 0x10c00 │ │ │ │ @ instruction: 0xf1712802 │ │ │ │ svclt 0x003c0300 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf1413802 │ │ │ │ @ instruction: 0x463231ff │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmib sp, {r8}^ │ │ │ │ @ instruction: 0xf13a1003 │ │ │ │ - ldmib sp, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r1, r0, ip, lsl #6 │ │ │ │ bne 0x108914c │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ bne 0x4a9418 │ │ │ │ b 0x11e4b70 │ │ │ │ ldmeq fp, {r0, r1, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ @@ -19003,20 +19003,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d0 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0xffcdf42c │ │ │ │ + blx 0x12df42c │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - blx 0x14defe4 │ │ │ │ + @ instruction: 0xf9aaf13a │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee631c │ │ │ │ @@ -19038,27 +19038,27 @@ │ │ │ │ blle 0xffaa6758 │ │ │ │ bl 0x1c6cb5c │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800002 │ │ │ │ movwcs r8, #130 @ 0x82 │ │ │ │ vmax.s16 d20, d1, d26 │ │ │ │ - b 0x10a1628 │ │ │ │ + b 0x10a1388 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5f2a8 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - @ instruction: 0xf9fef13a │ │ │ │ + @ instruction: 0xf956f13a │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -19140,21 +19140,21 @@ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ blls 0x202d40 │ │ │ │ stccs 8, cr7, [r4, #-116] @ 0xffffff8c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ ldmdavc fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ @ instruction: 0xf246aeb3 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vrshr.s64 d20, d24, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xdaad1c │ │ │ │ subcc pc, sl, #64, 4 │ │ │ │ - @ instruction: 0xf890f224 │ │ │ │ + @ instruction: 0xffe8f223 │ │ │ │ andeq lr, r0, #339968 @ 0x53000 │ │ │ │ blx 0xfec56e2c │ │ │ │ cmnplt r8, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ msreq CPSR_, r2, lsr #3 │ │ │ │ @ instruction: 0xf502fa00 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1c2430d │ │ │ │ @@ -19188,28 +19188,28 @@ │ │ │ │ movwcs r9, #6661 @ 0x1a05 │ │ │ │ @ instruction: 0xe65b7013 │ │ │ │ blge 0x2cf2dc │ │ │ │ movwls r4, #14041 @ 0x36d9 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls sl, #19212 @ 0x4b0c │ │ │ │ @ instruction: 0xf290e671 │ │ │ │ - adcsmi pc, r2, #38656 @ 0x9700 │ │ │ │ + adcsmi pc, r2, #252928 @ 0x3dc00 │ │ │ │ svclt 0x002c41ab │ │ │ │ bleq 0x9ef10 │ │ │ │ bleq 0x5ef14 │ │ │ │ vqrshl.s8 q15, q3, q11 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x122ea0 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000f93d │ │ │ │ - eorseq r7, r2, r0, lsr #14 │ │ │ │ + svclt 0x0000f895 │ │ │ │ + eorseq r7, r2, r0, ror #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -19236,15 +19236,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4f80 │ │ │ │ b 0x1101178 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vadd.i16 d16, d1, d0 │ │ │ │ - strmi pc, [r6], -r1, lsr #18 │ │ │ │ + @ instruction: 0x4606f879 │ │ │ │ @ instruction: 0x46404691 │ │ │ │ movwgt pc, #27556 @ 0x6ba4 @ │ │ │ │ blx 0x13461a │ │ │ │ bl 0x1cafaa0 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdaeq r8, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -19256,15 +19256,15 @@ │ │ │ │ @ instruction: 0xf00e0203 │ │ │ │ svclt 0x00280201 │ │ │ │ bcs 0x2b6c8 │ │ │ │ cdpcc 1, 0, cr13, cr1, cr13, {2} │ │ │ │ @ instruction: 0x000cebb0 │ │ │ │ bl 0x1a747bc │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - @ instruction: 0xf8f8f251 │ │ │ │ + @ instruction: 0xf850f251 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d20 │ │ │ │ blx 0x13446e │ │ │ │ bl 0x1cde6f4 │ │ │ │ andsle r0, r3, #57344 @ 0xe000 │ │ │ │ stmdane r0!, {r0, r7, r9, sl, lr} │ │ │ │ @@ -19343,29 +19343,29 @@ │ │ │ │ ldrdvs r0, [sl], #152 @ 0x98 @ │ │ │ │ movweq pc, #835 @ 0x343 @ │ │ │ │ stmib r5, {r3, r5, r6, ip, sp, lr}^ │ │ │ │ str r1, [sp, r1, lsl #6] │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ vadd.f32 d27, d6, d11 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q10, d0, d0[5] │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x2349c8 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - cdp2 2, 15, cr15, cr10, cr3, {1} │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 5, cr15, cr2, cr3, {1} │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf802f25b │ │ │ │ - eorseq r7, r2, ip, ror #5 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + @ instruction: 0xff5af25a │ │ │ │ + eorseq r7, r2, ip, lsr #3 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7a278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x16e6fa0 │ │ │ │ @ instruction: 0xf891b08a │ │ │ │ strcs ip, [r1], -r0 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -19385,15 +19385,15 @@ │ │ │ │ svclt 0x0044cc04 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xff60f139 │ │ │ │ + mrc2 1, 5, pc, cr8, cr9, {1} │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3b384 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19418,21 +19418,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - sbcspl pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + addsmi pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7abacc │ │ │ │ - cdp2 2, 6, cr15, cr4, cr3, {1} │ │ │ │ + ldc2 2, cr15, [ip, #140]! @ 0x8c │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19446,24 +19446,24 @@ │ │ │ │ blmi 0x39d068 │ │ │ │ blls 0x27d22c │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf290bc3d │ │ │ │ - vpmin.s8 d31, d22, d3 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmul.i8 , q11, │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x123298 │ │ │ │ vqsub.s16 q9, q5, │ │ │ │ - svclt 0x0000ff41 │ │ │ │ + svclt 0x0000fe99 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, ip, r4, r7 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + eorseq r7, r2, ip, asr r3 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 0xfedb4a68 │ │ │ │ @ instruction: 0x4604b098 │ │ │ │ andsls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -19500,15 +19500,15 @@ │ │ │ │ ldrmi r3, [r3], #-769 @ 0xfffffcff │ │ │ │ ldmib r1, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ @ instruction: 0xf88d7863 │ │ │ │ ldmib r4, {r0, r3, r4, ip, sp}^ │ │ │ │ @ instruction: 0xf1392302 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x1ef6d0 │ │ │ │ blle 0x52d6b4 │ │ │ │ @ instruction: 0x0c0ae9dd │ │ │ │ bcc 0x74d94 │ │ │ │ stmdane r0, {r0, r1, r2, r9, ip, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0x0c0ae9cd │ │ │ │ @@ -19777,79 +19777,79 @@ │ │ │ │ ldmdavc sl!, {r0, r1, r2, r5, r6, ip, lr, pc} │ │ │ │ addsmi r2, r0, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ bcs 0x97c4c │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ vrecps.f32 q13, q3, │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ vpadd.i32 d4, d3, d24 │ │ │ │ - ldmdavc fp!, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavc fp!, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00182b05 │ │ │ │ bicle r4, r6, r8, lsr r6 │ │ │ │ mulcc sp, r8, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmax.f32 d26, d6, d27 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xbe37f0 │ │ │ │ vqsub.s16 q9, q5, │ │ │ │ - @ instruction: 0xf998fc95 │ │ │ │ + @ instruction: 0xf998fbed │ │ │ │ @ instruction: 0xf8981007 │ │ │ │ stmdbcs r0, {r0, r1, r2, sp} │ │ │ │ @ instruction: 0xf8b8bfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8a80101 │ │ │ │ blcs 0x27760 │ │ │ │ @ instruction: 0xf022d1de │ │ │ │ blcs 0xa4568 │ │ │ │ blcs 0x117ad4 │ │ │ │ blcs 0x97abc │ │ │ │ ldrtmi fp, [r8], -r4, lsl #30 │ │ │ │ addsle r7, sl, fp, lsr r8 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x7a3c38 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - blx 0x176001a │ │ │ │ + blx 0xfed60018 │ │ │ │ stmdage r6, {r0, r3, r4, r7, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ tstpcs r0, r3, lsr #16 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [fp], -r3, lsl #20 │ │ │ │ ldm r7, {r3, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ stm r4, {r0, r1, r2, r3} │ │ │ │ ldrb r0, [pc, #15]! @ 0x237b7 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ vqshl.s64 d14, d1, #15 │ │ │ │ - vmax.f32 d31, d22, d19 │ │ │ │ - @ instruction: 0xf2c054dc │ │ │ │ + vmax.f32 d31, d6, d3 │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x323c78 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d3 │ │ │ │ - @ instruction: 0xf7f9fb3b │ │ │ │ + @ instruction: 0xf7f9fa93 │ │ │ │ vadd.f32 d31, d6, d15 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q10, q8, #64 │ │ │ │ blmi 0x1e3898 │ │ │ │ vhsub.s16 d18, d26, d22 │ │ │ │ - svclt 0x0000fc41 │ │ │ │ + svclt 0x0000fb99 │ │ │ │ ... │ │ │ │ - eorseq r7, r2, r0, ror #14 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r0, lsr r7 │ │ │ │ - eorseq r7, r2, r8, asr #14 │ │ │ │ + eorseq r7, r2, r0, lsr #12 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + ldrshteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r8, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7aa0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e77f4 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19860,21 +19860,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d6, d8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xa3910 │ │ │ │ vqsub.s16 q9, q5, │ │ │ │ - svclt 0x0000fc05 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + svclt 0x0000fb5d │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ bl 0x10fa80 │ │ │ │ ldmdbvc r3, {r0, r6, r7, r8, ip, sp} │ │ │ │ andcs r4, r0, r4, lsl #13 │ │ │ │ ldrbeq r9, [fp, r2] │ │ │ │ @ instruction: 0xf1039000 │ │ │ │ andls r4, r3, r0, lsl #6 │ │ │ │ @@ -20137,21 +20137,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q3, q8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ blmi 0xa3d64 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9daf25a │ │ │ │ - eorseq r7, r2, r8, ror r7 │ │ │ │ + @ instruction: 0xf932f25a │ │ │ │ + eorseq r7, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ addlt r4, r4, lr, lsl #13 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ muleq pc, ip, r8 @ │ │ │ │ bllt 0xa4a8e0 │ │ │ │ mulne lr, ip, r8 │ │ │ │ @@ -20571,18 +20571,18 @@ │ │ │ │ blmi 0x26338c │ │ │ │ blls 0x2fe3bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9c6f28f │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + @ instruction: 0xf926f28f │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2599 @ 0xfffff5d9 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -20619,18 +20619,18 @@ │ │ │ │ blmi 0x2632cc │ │ │ │ blls 0x2fe47c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf966f28f │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + @ instruction: 0xf8c6f28f │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000be2f │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000be2b │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20654,15 +20654,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf920f28f │ │ │ │ + @ instruction: 0xf880f28f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20683,15 +20683,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8e6f28f │ │ │ │ + @ instruction: 0xf846f28f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ smlabbcs r0, sp, r0, fp │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -20712,15 +20712,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x162700 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s8 q2, q8, #7 │ │ │ │ - svclt 0x0000f8ad │ │ │ │ + svclt 0x0000f80d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ smlabbcs r1, sp, r0, fp │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -20740,16 +20740,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x162774 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vqshl.s8 q2, q8, #7 │ │ │ │ - svclt 0x0000f873 │ │ │ │ + vqshl.s8 q2, q8, #6 │ │ │ │ + svclt 0x0000ffd3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7504 │ │ │ │ @@ -20790,15 +20790,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple lr, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - stc2l 1, cr15, [r4], #-224 @ 0xffffff20 │ │ │ │ + blx 0xfef60bba │ │ │ │ bls 0x50b324 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48b310 │ │ │ │ blls 0x43574c │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21028,21 +21028,21 @@ │ │ │ │ ldrb r2, [fp, -r1, lsl #6] │ │ │ │ blcs 0x363c4 │ │ │ │ rschi pc, sp, r0 │ │ │ │ bvc 0xfe86de80 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r6, asr #4 │ │ │ │ + addcc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4ba9 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - strmi pc, [r3], -r3, ror #21 │ │ │ │ + @ instruction: 0x4603fa3b │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ @ instruction: 0xf5a00015 │ │ │ │ movwmi r1, #4224 @ 0x1080 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0xecebc │ │ │ │ ldrb r5, [r4, -r1, lsl #6]! │ │ │ │ tsteq r1, lr, lsl fp │ │ │ │ @@ -21147,95 +21147,95 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1569] @ 0xfffff9df │ │ │ │ svccs 0x0001e6f2 │ │ │ │ svccs 0x0004d05d │ │ │ │ ldmdavc r0, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr14, cr15, {1} @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b35 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d2 │ │ │ │ - blx 0xfece300c │ │ │ │ + blx 0xfece2d6c │ │ │ │ strcs pc, [r8, #-898] @ 0xfffffc7e │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae8a0 │ │ │ │ b 0x11244d0 │ │ │ │ adcsmi r0, r2, lr, lsl #6 │ │ │ │ @ instruction: 0xf1c69309 │ │ │ │ andls r0, r8, #40894464 @ 0x2700000 │ │ │ │ strbt r9, [r3], #1543 @ 0x607 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185e030 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d6, d23 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x864d7c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf041f9cf │ │ │ │ + @ instruction: 0xf041f927 │ │ │ │ ldrt r4, [pc], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, pc, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ssat sl, #21, r7, lsl #26 │ │ │ │ - stc2 2, cr15, [r6, #-568] @ 0xfffffdc8 │ │ │ │ + stc2l 2, cr15, [r6], #-568 @ 0xfffffdc8 │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1d991c │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r6, -r4, lsr #29]! │ │ │ │ mvnsle r4, #244, 10 @ 0x3d000000 │ │ │ │ bge 0x2af52c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ ldmdavc r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vrshl.s8 q15, , q11 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ blmi 0x2251e4 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ - vshl.s32 d9, d0, d2 │ │ │ │ - svclt 0x0000f885 │ │ │ │ + vshl.s32 d9, d0, d1 │ │ │ │ + svclt 0x0000ffdd │ │ │ │ ... │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - sbcspl pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + addsmi pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ - vqsub.s32 q1, q1, │ │ │ │ - andcs pc, r3, #6881280 @ 0x690000 │ │ │ │ + vqsub.s32 q1, , │ │ │ │ + andcs pc, r3, #772 @ 0x304 │ │ │ │ str r2, [r1, -r8, lsl #6] │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x2a5238 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf85cf222 │ │ │ │ + @ instruction: 0xffb4f221 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf84ef222 │ │ │ │ - mlaseq r2, ip, r4, r7 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ + @ instruction: 0xffa6f221 │ │ │ │ + eorseq r7, r2, ip, asr r3 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d068 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -21427,18 +21427,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf28ebd70 │ │ │ │ - svclt 0x0000fb15 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + svclt 0x0000fa75 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7fc0 │ │ │ │ @ instruction: 0x46143cd0 │ │ │ │ @@ -21478,15 +21478,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - @ instruction: 0xff02f137 │ │ │ │ + mrc2 1, 2, pc, cr10, cr7, {1} │ │ │ │ bls 0x50bde8 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48bdd4 │ │ │ │ blls 0x436210 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21711,20 +21711,20 @@ │ │ │ │ ldrbmi lr, [r3], -r2, ror #14 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0, #-237] @ 0xffffff13 │ │ │ │ @ instruction: 0xf0457aa1 │ │ │ │ strmi r0, [fp], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf246aeb9 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0xfeaa5600 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [ip, #352] @ 0x160 │ │ │ │ + stc2l 2, cr15, [r4], #352 @ 0x160 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ rsbsmi pc, lr, r3, lsr #32 │ │ │ │ andeq pc, r0, r0, lsr #11 │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicpl lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7df34c │ │ │ │ @@ -21830,19 +21830,19 @@ │ │ │ │ movwcs r0, #17668 @ 0x4504 │ │ │ │ strt r2, [r8], -r2, lsl #4 │ │ │ │ ldrbt r2, [r2], r0, lsl #10 │ │ │ │ subsle r2, lr, r1, lsl #30 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7850 │ │ │ │ vceq.f32 q13, q11, q15 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0xda5bd4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ - blx 0xfe361fb2 │ │ │ │ + blx 0xff961fb0 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ strbeq pc, [r5, #-111] @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425e │ │ │ │ blx 0xa8fbc │ │ │ │ bl 0xfe9a234c │ │ │ │ blx 0x8a6b7c │ │ │ │ strcs pc, [r3, -r6, lsl #12] │ │ │ │ @@ -21850,75 +21850,75 @@ │ │ │ │ movwls pc, #37390 @ 0x920e @ │ │ │ │ andpl lr, r7, #3358720 @ 0x334000 │ │ │ │ strbt r2, [sp], #1288 @ 0x508 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185eb08 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 d26, d6, d22 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x86582c │ │ │ │ vqsub.s16 q9, q4, │ │ │ │ - @ instruction: 0xf041fc77 │ │ │ │ + @ instruction: 0xf041fbcf │ │ │ │ ldrt r4, [lr], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, lr, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r3], r1, lsr #26 │ │ │ │ - @ instruction: 0xffaef28d │ │ │ │ + @ instruction: 0xff0ef28d │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1da3cc │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r5, -r3, lsr #29]! │ │ │ │ ldmle r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ bge 0x2affdc │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdavc r0, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, , q11 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ blmi 0x225c94 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d1 │ │ │ │ - svclt 0x0000fb2d │ │ │ │ + svclt 0x0000fa85 │ │ │ │ ... │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - sbcspl pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + addsmi pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s32 q1, , │ │ │ │ - andcs pc, r3, #17408 @ 0x4400 │ │ │ │ + andcs pc, r3, #430080 @ 0x69000 │ │ │ │ str r2, [r0, -r8, lsl #6] │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x2a5ce8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x1620c2 │ │ │ │ + blx 0x17620c0 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xffde20dc │ │ │ │ - mlaseq r2, ip, r4, r7 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ + blx 0x13e20dc │ │ │ │ + eorseq r7, r2, ip, asr r3 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb88478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21975,15 +21975,15 @@ │ │ │ │ svceq 0x00db9126 │ │ │ │ tstpeq ip, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ eorls r9, r9, #38797312 @ 0x2500000 │ │ │ │ @ instruction: 0xf0409028 │ │ │ │ eorcs r8, r8, #-989855744 @ 0xc5000000 │ │ │ │ @ instruction: 0xf003a82a │ │ │ │ movwls r0, #21249 @ 0x5301 │ │ │ │ - bl 0x1062354 │ │ │ │ + b 0xfe662354 │ │ │ │ movweq pc, #16436 @ 0x4034 @ │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r7, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21994,29 +21994,29 @@ │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ tstcs r8, #3358720 @ 0x334000 │ │ │ │ tstcs sl, #3358720 @ 0x334000 │ │ │ │ tstcs ip, #3358720 @ 0x334000 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ blvc 0xe0fe0 │ │ │ │ - blx 0xffe61e8c │ │ │ │ + blx 0x1461e8c │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x60ff0 │ │ │ │ - blx 0xffc61e9c │ │ │ │ + blx 0x1261e9c │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ ldmdage r2!, {r2, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x61000 │ │ │ │ - blx 0xffa61eac │ │ │ │ + blx 0x1061eac │ │ │ │ blvc 0xe1048 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ blvc 0x61014 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xff761ec4 │ │ │ │ + blx 0xd61ec4 │ │ │ │ ldmib sp, {r2, r3, r4, r8, sl, fp, ip, pc}^ │ │ │ │ ldmib sp, {r3, r4, r9, sl, sp}^ │ │ │ │ ldmdbne r2, {r1, r3, r4, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0x3116e9dd │ │ │ │ ldcls 8, cr9, [r4, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0x0c00eb56 │ │ │ │ streq pc, [r0], -pc, asr #32 │ │ │ │ @@ -22105,15 +22105,15 @@ │ │ │ │ @ instruction: 0xf0344073 │ │ │ │ eorls r0, r5, #12, 2 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ andhi pc, r7, #64 @ 0x40 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vcgt.s d25, d12, d5 │ │ │ │ - @ instruction: 0xf8baea3e │ │ │ │ + @ instruction: 0xf8bae996 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldrbt r3, [r9], r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strcs r8, [r0], #-2584 @ 0xfffff5e8 │ │ │ │ @ instruction: 0x4080f5b0 │ │ │ │ @@ -22590,19 +22590,19 @@ │ │ │ │ streq pc, [r4], #-68 @ 0xffffffbc │ │ │ │ andcs r2, r2, #4, 2 │ │ │ │ bcs 0x9f72c │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082a04 │ │ │ │ @ instruction: 0xf43f785b │ │ │ │ vceq.f32 d26, d22, d9 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0xfeca67b8 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - ldc2 2, cr15, [sl, #128] @ 0x80 │ │ │ │ + ldc2l 2, cr15, [r2], #128 @ 0x80 │ │ │ │ strtcs r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7ff9306 │ │ │ │ strcs fp, [r8, -sl, ror #21] │ │ │ │ ldrdcs lr, [r0, -r1]! │ │ │ │ ldr r2, [lr, -r5, lsl #4]! │ │ │ │ movweq lr, #6743 @ 0x1a57 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ @@ -22630,20 +22630,20 @@ │ │ │ │ @ instruction: 0x9e08bab6 │ │ │ │ ldrdgt pc, [r8], -sp │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89ae59b │ │ │ │ svccs 0x0000700d │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {3} @ │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #136, 22 @ 0x22000 │ │ │ │ - mrc2 2, 2, pc, cr12, cr7, {2} │ │ │ │ + ldc2 2, cr15, [r4, #348]! @ 0x15c │ │ │ │ @ instruction: 0xf882fab2 │ │ │ │ blx 0xfee14824 │ │ │ │ @ instruction: 0xf108f887 │ │ │ │ @ instruction: 0xf1a80820 │ │ │ │ @ instruction: 0xf1a80920 │ │ │ │ blx 0xa784c │ │ │ │ blx 0x222bf0 │ │ │ │ @@ -22719,15 +22719,15 @@ │ │ │ │ ldrbt r4, [r0], #1776 @ 0x6f0 │ │ │ │ andle r2, sl, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951f84 │ │ │ │ svceq 0x000cf011 │ │ │ │ bge 0xffc636f8 │ │ │ │ vshl.s64 d14, d2, #13 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1cd134 │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22736,55 +22736,55 @@ │ │ │ │ ldrdeq lr, [r8, -sp]! │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r2, r4, r5, r6, r7, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d11cc │ │ │ │ ldclge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ vmax.s8 q15, q3, │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vrshr.s64 d20, d12, #64 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x7f7dd8 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r2], #-128 @ 0xffffff80 │ │ │ │ + blx 0xff2e2de2 │ │ │ │ andcs r2, r3, #8, 2 │ │ │ │ ldmdavc fp, {r0, r2, r3, r4, r9, sl, sp, lr, pc}^ │ │ │ │ bllt 0xff7e4568 │ │ │ │ - ldrbtpl pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ + ldrtmi pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #22528 @ 0x5800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mrrc2 2, 2, pc, lr, cr0 @ │ │ │ │ + blx 0xfede2e0a │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x4a6a48 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - vfma.f32 , q3, │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vqdmulh.s d31, d22, d27 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x326664 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [sl, #-348] @ 0xfffffea4 │ │ │ │ + ldc2 2, cr15, [r2], #348 @ 0x15c │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x226a78 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [ip], #-128 @ 0xffffff80 │ │ │ │ - ldrsbteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - mlaseq r2, r0, r7, r7 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r8, lsr #5 │ │ │ │ - eorseq r7, r2, r0, asr #5 │ │ │ │ - mlaseq r2, r4, r2, r7 │ │ │ │ + blx 0xfe562e4e │ │ │ │ + mlaseq r2, r8, r1, r7 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + eorseq r7, r2, r0, asr r6 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, r8, ror #2 │ │ │ │ + eorseq r7, r2, r0, lsl #3 │ │ │ │ + eorseq r7, r2, r4, asr r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb7a5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r9], r8 │ │ │ │ ldrdge pc, [r8, -sp]! │ │ │ │ movtcs lr, #10701 @ 0x29cd │ │ │ │ @@ -22862,15 +22862,15 @@ │ │ │ │ @ instruction: 0xf8cd4100 │ │ │ │ adcsmi r8, r3, r0, lsr #1 │ │ │ │ b 0x140abd0 │ │ │ │ @ instruction: 0xf0333bd2 │ │ │ │ @ instruction: 0xf041010c │ │ │ │ eorcs r8, r8, #212 @ 0xd4 │ │ │ │ vadd.i64 d26, d11, d28 │ │ │ │ - mcrcs 12, 0, lr, cr3, cr4, {2} │ │ │ │ + vmlacs.f64 d14, d19, d28 │ │ │ │ @ instruction: 0xf8bad105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r7, [r0], #-2856 @ 0xfffff4d8 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc 5, cr2, [sp] │ │ │ │ @@ -22881,29 +22881,29 @@ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf136451e │ │ │ │ - strbmi pc, [r2], -fp, lsl #24 @ │ │ │ │ + strbmi pc, [r2], -r3, ror #22 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ @ instruction: 0xf136a81e │ │ │ │ - strtmi pc, [r2], -r3, lsl #24 │ │ │ │ + @ instruction: 0x4622fb5b │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r6, {r8, sl, lr} │ │ │ │ @ instruction: 0xf136a834 │ │ │ │ - vldr d15, [sp, #1004] @ 0x3ec │ │ │ │ + vldr d15, [sp, #332] @ 0x14c │ │ │ │ strbmi r7, [r2], -r4, lsl #22 │ │ │ │ ldmdbge r2, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ @ instruction: 0xf1360800 │ │ │ │ - ldmdals lr, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdals lr, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrcs lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrls lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r1, r4, fp, ip}^ │ │ │ │ ldmdals pc, {r3, r4, r8, ip, sp} @ │ │ │ │ @ instruction: 0x0c00eb54 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -22979,15 +22979,15 @@ │ │ │ │ cdpcs 7, 0, cr8, cr5, cr7, {2} │ │ │ │ rschi pc, r1, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002d05 │ │ │ │ ldrtmi r8, [lr], pc, ror #5 │ │ │ │ andne lr, r2, #3637248 @ 0x378000 │ │ │ │ mullt r1, lr, r8 │ │ │ │ vhadd.s8 d18, d7, d24 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ @ instruction: 0xf0420332 │ │ │ │ blx 0x3711e │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ stmib sp, {r2, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ bge 0xb2b1d8 │ │ │ │ biccc lr, fp, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -23001,15 +23001,15 @@ │ │ │ │ stmdals r3, {r2, r5, r8, r9, sl, pc} │ │ │ │ pop {r0, r3, r4, r5, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vhsub.s8 d18, d7, d24 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ @ instruction: 0xf89e0332 │ │ │ │ blx 0xd297a │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89a32f4 │ │ │ │ tstcs r0, r4 │ │ │ │ @ instruction: 0x07d243d2 │ │ │ │ svcge 0x0020e7cd │ │ │ │ @@ -23060,21 +23060,21 @@ │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ @ instruction: 0xf0103000 │ │ │ │ @ instruction: 0xf0400310 │ │ │ │ @ instruction: 0xf010827e │ │ │ │ svclt 0x001c0002 │ │ │ │ @ instruction: 0x461a4619 │ │ │ │ svcge 0x0067f47f │ │ │ │ - sbcspl pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + addsmi pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x1eef3c0 │ │ │ │ - @ instruction: 0xf9eaf220 │ │ │ │ + @ instruction: 0xf942f220 │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ strb fp, [r8, #704]! @ 0x2c0 │ │ │ │ @ instruction: 0x3326e9cd │ │ │ │ ldmibcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x332ae9cd │ │ │ │ cdpeq 1, 9, cr15, cr8, cr13, {0} │ │ │ │ @@ -23090,15 +23090,15 @@ │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ ldr fp, [r6], -r0, asr #5 │ │ │ │ @ instruction: 0xf89e2300 │ │ │ │ ldrmi fp, [r9], -r1 │ │ │ │ @ instruction: 0xe72c461a │ │ │ │ vrhadd.s8 d18, d7, d24 │ │ │ │ - vqdmulh.s d17, d16, d0[4] │ │ │ │ + vmull.s8 q8, d16, d16 │ │ │ │ @ instruction: 0xf8de0c32 │ │ │ │ ldmib lr, {r3}^ │ │ │ │ blx 0x6f6ee │ │ │ │ @ instruction: 0xf8dec104 │ │ │ │ tstmi r3, #12 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ @@ -23189,15 +23189,15 @@ │ │ │ │ umullvs pc, r0, sp, r8 @ │ │ │ │ rsbmi r2, sl, r1, lsl #6 │ │ │ │ adcsmi r2, r3, r4, lsl #10 │ │ │ │ blcc 0xff4e1588 │ │ │ │ andseq pc, r0, r3, asr #32 │ │ │ │ svclt 0x0000e6e6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r0, r7, r7 │ │ │ │ + eorseq r7, r2, r0, asr r6 │ │ │ │ mulne r1, lr, r8 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstlt r1, r3, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8de4603 │ │ │ │ @ instruction: 0xf5066004 │ │ │ │ @ instruction: 0xf108587f │ │ │ │ @@ -23376,15 +23376,15 @@ │ │ │ │ stmmi r0, {r1, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ @ instruction: 0xf8ce4200 │ │ │ │ @ instruction: 0xf8ce3008 │ │ │ │ tstcs r0, #12 │ │ │ │ eorcs lr, r8, #195035136 @ 0xba00000 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21777 @ 0x5511 │ │ │ │ @ instruction: 0xf89de604 │ │ │ │ strb r6, [r4], -r0, lsl #1 │ │ │ │ mulscs r1, sl, r8 │ │ │ │ @@ -23544,21 +23544,21 @@ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04fae1c │ │ │ │ @ instruction: 0xf89a0e00 │ │ │ │ @ instruction: 0xf04e100a │ │ │ │ strmi r0, [sl], -r0, asr #28 │ │ │ │ stmdbcs r0, {r3, r7, r9, sl, lr} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr1, cr15, {1} │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r6, asr #4 │ │ │ │ + addcc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bbe │ │ │ │ vhsub.s16 , q11, q6 │ │ │ │ - @ instruction: 0xf89aff37 │ │ │ │ + @ instruction: 0xf89afe8f │ │ │ │ orrslt r0, r8, #16 │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ mullt r1, lr, r8 │ │ │ │ stmiami r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8aa4313 │ │ │ │ ldmib lr, {ip, sp}^ │ │ │ │ @@ -23690,15 +23690,15 @@ │ │ │ │ movwcs r9, #4904 @ 0x1328 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ @ instruction: 0x91294311 │ │ │ │ @ instruction: 0xf03340b3 │ │ │ │ @ instruction: 0xf040010c │ │ │ │ eorcs r8, r8, #1342177283 @ 0x50000003 │ │ │ │ vadd.i64 d26, d10, d28 │ │ │ │ - @ instruction: 0xf7ffeddc │ │ │ │ + @ instruction: 0xf7ffed34 │ │ │ │ stmdbls pc, {r3, r7, r8, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mvnsmi r8, #203 @ 0xcb │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ @ instruction: 0xf10343e9 │ │ │ │ blx 0x1b5844 │ │ │ │ @ instruction: 0xf04ff000 │ │ │ │ @@ -23739,15 +23739,15 @@ │ │ │ │ strmi r0, [r8], r0, asr #6 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0x460a4313 │ │ │ │ andcc pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf7ff4643 │ │ │ │ tstcs r0, #28, 20 @ 0x1c000 │ │ │ │ svclt 0x0000e5ef │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdbne r7, {r1, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ bl 0x150ed10 │ │ │ │ @ instruction: 0xf04f0704 │ │ │ │ svclt 0x00280700 │ │ │ │ ldmdane r6!, {r0, r9, sl, sp}^ │ │ │ │ @ instruction: 0x0600f152 │ │ │ │ @@ -23766,20 +23766,20 @@ │ │ │ │ strmi r0, [r2], -r0, asr #28 │ │ │ │ ldrb r4, [lr], #-1664 @ 0xfffff980 │ │ │ │ ldrsbthi pc, [ip], -sp @ │ │ │ │ ldrb r4, [sl], #-1734 @ 0xfffff93a │ │ │ │ mulne sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf246ae72 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xff1e7620 │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - tstpcs r1, sp, ror sp @ p-variant is OBSOLETE │ │ │ │ + ldrdcs pc, [r1, -r5] │ │ │ │ stmdals r4, {r0, r4, r8, ip, pc} │ │ │ │ @ instruction: 0x9c0e990d │ │ │ │ stmdals r7, {r0, lr} │ │ │ │ andmi r9, r4, sl, lsl #30 │ │ │ │ subseq lr, r6, r6, lsl #21 │ │ │ │ svclt 0x000842a0 │ │ │ │ @ instruction: 0xf43f428f │ │ │ │ @@ -23909,20 +23909,20 @@ │ │ │ │ strbmi r3, [r3], -r0 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf43f2d06 │ │ │ │ vstrcs d10, [r5, #-684] @ 0xfffffd54 │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff46be │ │ │ │ vqdmlsl.s , d27, d1 │ │ │ │ - andcs pc, r0, pc, lsr #31 │ │ │ │ - orrspl pc, r4, r6, asr #4 │ │ │ │ + andcs pc, r0, pc, lsl #30 │ │ │ │ + cmppmi r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b39 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - blx 0x12e402e │ │ │ │ + blx 0xfe8e402c │ │ │ │ b 0x28dbc4 │ │ │ │ b 0x687d0 │ │ │ │ b 0x17aafd0 │ │ │ │ rsbsle r0, r1, r4, lsl #8 │ │ │ │ eorsgt pc, ip, sp, asr #17 │ │ │ │ stmdbcs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @@ -23969,73 +23969,73 @@ │ │ │ │ blx 0x37bb4 │ │ │ │ msrmi CPSR_c, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r0 │ │ │ │ @ instruction: 0x4321980f │ │ │ │ svclt 0x0000e553 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r8, lsr #9 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + eorseq r7, r2, r8, ror #6 │ │ │ │ svceq 0x0060f013 │ │ │ │ @ instruction: 0xf043d103 │ │ │ │ @ instruction: 0xf7ff0008 │ │ │ │ strcs fp, [r3, #-2250] @ 0xfffff736 │ │ │ │ stmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c29904 │ │ │ │ blx 0x26792c │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ @ instruction: 0xf1a24301 │ │ │ │ blx 0xa67938 │ │ │ │ blx 0xaa40c4 │ │ │ │ movwmi pc, #4096 @ 0x1000 @ │ │ │ │ vabd.s8 d30, d6, d15 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ blmi 0x8e7d88 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - @ instruction: 0xf043fab3 │ │ │ │ + @ instruction: 0xf043fa0b │ │ │ │ strcs r0, [r2, #-4] │ │ │ │ ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x727da8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 , , │ │ │ │ - andcs pc, r0, r3, lsr #21 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + strdcs pc, [r0], -fp │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b17 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe664190 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + @ instruction: 0xf9f0f21f │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r6, asr #4 │ │ │ │ + addcc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ vhsub.s16 , q11, q6 │ │ │ │ - mulcs r0, pc, fp @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + strdcs pc, [r0], -r7 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - andcs pc, r0, r1, lsl #21 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + ldrdcs pc, [r0], -r9 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - svclt 0x0000fa73 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r0, asr #10 │ │ │ │ - eorseq r7, r2, r8, lsr #5 │ │ │ │ - eorseq r7, r2, r0, asr #5 │ │ │ │ - mlaseq r2, r4, r2, r7 │ │ │ │ + svclt 0x0000f9cb │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, r0, lsl #8 │ │ │ │ + eorseq r7, r2, r8, ror #2 │ │ │ │ + eorseq r7, r2, r0, lsl #3 │ │ │ │ + eorseq r7, r2, r4, asr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [fp], r5, lsr #1 │ │ │ │ @ instruction: 0x26004b95 │ │ │ │ @ instruction: 0xf3c00bc4 │ │ │ │ @@ -24110,15 +24110,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf135230e │ │ │ │ - ldmib sp, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5b338 │ │ │ │ blle 0x3cdb30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17b9378 │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -24630,49 +24630,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ blls 0x1534c0 │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ blcs 0x88864 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ ldcge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0xfefe8798 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - bvc 0xfe9e799c │ │ │ │ + bvc 0xfe9e76fc │ │ │ │ svclt 0x00022e01 │ │ │ │ @ instruction: 0x460b7016 │ │ │ │ @ instruction: 0xf47f2040 │ │ │ │ str sl, [ip, #-3702] @ 0xfffff18a │ │ │ │ @ instruction: 0xf0403b18 │ │ │ │ str r0, [r5, #-4] │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ rscshi pc, pc, #0 │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr13, {3} │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - subsvs pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + andspl pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d26 │ │ │ │ vhsub.s16 d2, d30, d17 │ │ │ │ - cdpcs 13, 0, cr15, cr5, cr1, {4} │ │ │ │ + mcrcs 12, 0, pc, cr5, cr9, {6} @ │ │ │ │ blvc 0x191c878 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vceq.f32 d26, d6, d15 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xfe8a8414 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - b 0x1627d74 │ │ │ │ + b 0x1627ad4 │ │ │ │ @ instruction: 0xf0000306 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r9, pc} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ stmib r2, {r8, sp}^ │ │ │ │ stmdble r5, {r1, r8} │ │ │ │ @@ -24823,17 +24823,17 @@ │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subsvs pc, r0, sp, lsl #17 │ │ │ │ subcs r8, r0, r3, lsr #16 │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ ldrbt r8, [r4], #-35 @ 0xffffffdd │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r0, ror #14 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r0, lsr #12 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ blcs 0x4717c │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -25021,67 +25021,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1da68e4 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b14f0 │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ vaddhn.i16 d14, q13, q1 │ │ │ │ - strdcs pc, [r0], -pc @ │ │ │ │ + andcs pc, r0, pc, asr lr @ │ │ │ │ beq 0x123230 │ │ │ │ b 0x13ba11c │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , q11 │ │ │ │ - @ instruction: 0xf2c054dc │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x9a8dd4 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d14 │ │ │ │ - andcs pc, r0, sp, lsl #21 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + andcs pc, r0, r5, ror #19 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - blls 0x16734c │ │ │ │ + blls 0x1670ac │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44facc0 │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ vpmin.s8 , q3, │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ blmi 0x628e14 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d14 │ │ │ │ - andcs pc, r0, sp, ror #20 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + andcs pc, r0, r5, asr #19 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - vpmin.s8 , q3, │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmul.i8 d31, d22, d23 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x2e8a4c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x19e52f6 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + blx 0xfefe52f4 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvs pc, r0, r6, asr #4 │ │ │ │ + rscsmi pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - blx 0x16e530e │ │ │ │ - eorseq r7, r2, r0, ror #14 │ │ │ │ - eorseq r7, r2, r0, lsr r7 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r8, asr #14 │ │ │ │ + blx 0xfece530c │ │ │ │ + eorseq r7, r2, r0, lsr #12 │ │ │ │ + ldrshteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ + eorseq r7, r2, r8, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb7fbd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blls 0x13a450 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -25169,15 +25169,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf134230e │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5c3c4 │ │ │ │ blle 0x3cebbc │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17ba404 │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -25685,49 +25685,49 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ blcs 0x14ff58 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ @ instruction: 0x2000adba │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2l 2, cr15, [ip, #-116]! @ 0xffffff8c │ │ │ │ + stc2l 2, cr15, [r4], {29} │ │ │ │ vmlacs.f32 s14, s3, s13 │ │ │ │ andsvc fp, r6, r2, lsl #30 │ │ │ │ subcs r4, r0, fp, lsl #12 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blcc 0xff0627d0 │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf012e50d │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf0178306 │ │ │ │ @ instruction: 0xf040070c │ │ │ │ cdpcs 0, 0, cr8, cr1, cr15, {7} │ │ │ │ ldclge 4, cr15, [sp, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vceq.f32 q13, q11, │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeb3ac98 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - stc2l 2, cr15, [r2, #-116] @ 0xffffff8c │ │ │ │ + ldc2 2, cr15, [sl], {29} │ │ │ │ cmple pc, r5, lsl #28 │ │ │ │ blcs 0x48154 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #166912 @ 0x28c00 │ │ │ │ - mcr2 2, 2, pc, cr4, cr4, {2} @ │ │ │ │ + ldc2 2, cr15, [ip, #336] @ 0x150 │ │ │ │ movweq lr, #27223 @ 0x6a57 │ │ │ │ rsbshi pc, sl, #0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ stceq 1, cr15, [r5], {172} @ 0xac │ │ │ │ svceq 0x0001f1bc │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ @@ -25880,17 +25880,17 @@ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf88d331c │ │ │ │ stmdahi r3!, {r4, r6, sp, lr} │ │ │ │ vst4.16 {d18-d21}, [r3], r0 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e472 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r0, ror #14 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r0, lsr #12 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ blcs 0x48200 │ │ │ │ sbcshi pc, r9, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -26080,67 +26080,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1be7970 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b257c │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf289e47b │ │ │ │ - @ instruction: 0x2000feb9 │ │ │ │ + andcs pc, r0, r9, lsl lr @ │ │ │ │ beq 0x1242bc │ │ │ │ b 0x13bb1a8 │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , q11 │ │ │ │ - @ instruction: 0xf2c054dc │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x9a9e60 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d13 │ │ │ │ - andcs pc, r0, r7, asr #20 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + mulcs r0, pc, r9 @ │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s16 d9, d13, d0 │ │ │ │ - blls 0x1682c0 │ │ │ │ + blls 0x168020 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf04facb9 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ vpmin.s8 , q3, q12 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ blmi 0x629ea0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d13 │ │ │ │ - andcs pc, r0, r7, lsr #20 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + andcs pc, r0, pc, ror r9 @ │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d13, d0 │ │ │ │ - vpmin.s8 d31, d6, d9 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmul.i8 , q3, │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x2e9ad8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x86637e │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + blx 0x1e6637c │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvs pc, r0, r6, asr #4 │ │ │ │ + rscsmi pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - blx 0x566396 │ │ │ │ - eorseq r7, r2, r0, ror #14 │ │ │ │ - eorseq r7, r2, r0, lsr r7 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r8, asr #14 │ │ │ │ + blx 0x1b66394 │ │ │ │ + eorseq r7, r2, r0, lsr #12 │ │ │ │ + ldrshteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ + eorseq r7, r2, r8, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r2], #660 @ 0x294 │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -26226,15 +26226,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf133230e │ │ │ │ - ldmib sp, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2dc48 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x29c18 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -26765,45 +26765,45 @@ │ │ │ │ mrrcge 4, 7, pc, fp, cr15 @ │ │ │ │ svceq 0x0004f1bb │ │ │ │ orrhi pc, r8, r0, lsl #4 │ │ │ │ svceq 0x0001f1bb │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ ldcge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0xff16a8f4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d12, d0 │ │ │ │ - @ instruction: 0xf012fcfd │ │ │ │ + @ instruction: 0xf012fc55 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01e8372 │ │ │ │ @ instruction: 0xf0400e0c │ │ │ │ stccs 1, cr8, [r1, #-88] @ 0xffffffa8 │ │ │ │ stclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ @ instruction: 0xf246aeb9 │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfedfbe3c │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - stc2l 2, cr15, [r0], #112 @ 0x70 │ │ │ │ + ldc2 2, cr15, [r8], #-112 @ 0xffffff90 │ │ │ │ bicvs pc, r0, r1, lsr #11 │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ stccs 4, cr14, [r5, #-820] @ 0xfffffccc │ │ │ │ blvc 0x191e9d0 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, q11, q15 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xfeb2a560 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - teqpmi r2, #14144 @ p-variant is OBSOLETE @ 0x3740 │ │ │ │ + teqpmi r2, #3392 @ p-variant is OBSOLETE @ 0xd40 │ │ │ │ sbcshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ svcne 0x007a8130 │ │ │ │ svclt 0x009e2a01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r3, r9, lr │ │ │ │ @ instruction: 0xf10cd908 │ │ │ │ @@ -26964,17 +26964,17 @@ │ │ │ │ andeq pc, r5, #-1073741782 @ 0xc000002a │ │ │ │ bcs 0x97288 │ │ │ │ ldcge 6, cr15, [ip], #508 @ 0x1fc │ │ │ │ bl 0x764120 │ │ │ │ bl 0x13ad754 │ │ │ │ strbtmi r0, [r2], -r5, lsl #10 │ │ │ │ svclt 0x0000e773 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r0, ror #14 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r0, lsr #12 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ bl 0xfec895e8 │ │ │ │ @ instruction: 0xf47f7f95 │ │ │ │ strcs sl, [r6, #-3125] @ 0xfffff3cb │ │ │ │ tstcc r8, #3358720 @ 0x334000 │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subspl pc, r0, sp, lsl #17 │ │ │ │ @@ -27206,68 +27206,68 @@ │ │ │ │ svclt 0x001846ba │ │ │ │ strls r2, [r3, -r1, lsl #10] │ │ │ │ ldmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x1033718 │ │ │ │ ldrmi r0, [sl], -r2, lsl #14 │ │ │ │ @ instruction: 0xf288e415 │ │ │ │ - strcs pc, [r0, -fp, ror #27] │ │ │ │ + strcs pc, [r0, -fp, asr #26] │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x103c61c │ │ │ │ ldrtmi r0, [sl], -r2, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r5, lsl #6 │ │ │ │ vrshl.s8 q15, , q3 │ │ │ │ - @ instruction: 0xf2c054dc │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x9eaffc │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d12 │ │ │ │ - @ instruction: 0xf1bbf979 │ │ │ │ + @ instruction: 0xf1bbf8d1 │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ strcs sl, [r0, #-3171] @ 0xfffff39d │ │ │ │ ldrbvc pc, [r0, #1735]! @ 0x6c7 @ │ │ │ │ blt 0x68b60 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x7ab024 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - @ instruction: 0xf966f21c │ │ │ │ - ldrbtpl pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ + @ instruction: 0xf8bef21c │ │ │ │ + ldrtmi pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #24, 22 @ 0x6000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf958f21c │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + @ instruction: 0xf8b0f21c │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvs pc, r0, r6, asr #4 │ │ │ │ + rscsmi pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #18432 @ 0x4800 │ │ │ │ - blx 0x18674f8 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + @ instruction: 0xf9b8f253 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r6, asr #4 │ │ │ │ + addcc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, r3, asr sl @ │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + andcs pc, r0, fp, lsr #19 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d12, d0 │ │ │ │ - svclt 0x0000f931 │ │ │ │ - eorseq r7, r2, r0, ror #14 │ │ │ │ - eorseq r7, r2, r0, lsr r7 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r8, asr #14 │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ + svclt 0x0000f889 │ │ │ │ + eorseq r7, r2, r0, lsr #12 │ │ │ │ + ldrshteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, r8, lsl #12 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stcls 6, cr4, [sl], {29} │ │ │ │ @ instruction: 0xf0138823 │ │ │ │ andsle r0, pc, r0, lsl pc @ │ │ │ │ @@ -27326,15 +27326,15 @@ │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ cdp 7, 0, cr0, cr1, cr11, {7} │ │ │ │ vmov s0, r2 │ │ │ │ stmib sp, {r4, r7, r9, fp, ip}^ │ │ │ │ svclt 0x00480204 │ │ │ │ bne 0x10a67c0 │ │ │ │ @ instruction: 0xf1f79103 │ │ │ │ - cdp 15, 1, cr15, cr0, cr15, {3} │ │ │ │ + cdp 14, 1, cr15, cr0, cr7, {6} │ │ │ │ bls 0x179548 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ stmdahi r2!, {r1, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andeq pc, r4, #66 @ 0x42 │ │ │ │ sbcsle r8, r0, r2, lsr #32 │ │ │ │ @@ -27440,15 +27440,15 @@ │ │ │ │ mcrr 13, 1, r9, r3, cr2 │ │ │ │ vldr d2, [sp, #64] @ 0x40 │ │ │ │ stmib sp, {r4, r8, r9, fp, sp}^ │ │ │ │ strbeq r2, [sp, r8, lsl #6]! │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ cdp 15, 11, cr11, cr1, cr8, {2} │ │ │ │ @ instruction: 0xf1f72b42 │ │ │ │ - vstr s30, [sp, #948] @ 0x3b4 │ │ │ │ + vstr s30, [sp, #276] @ 0x114 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ movwcs lr, #3078 @ 0xc06 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ andmi pc, r0, #44 @ 0x2c │ │ │ │ svclt 0x0008429a │ │ │ │ svceq 0x0000f1be │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27565,18 +27565,18 @@ │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blx 0x767ae2 │ │ │ │ + blx 0x1f67ae0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsr #1 │ │ │ │ @ instruction: 0x27004b9a │ │ │ │ ldrbteq pc, [pc], -r0 @ │ │ │ │ @@ -27653,15 +27653,15 @@ │ │ │ │ mlashi r9, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4201 @ 0x1069 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1312310 │ │ │ │ - ldmib sp, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2f2a0 │ │ │ │ ldrdgt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2b268 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -28195,45 +28195,45 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ blcs 0x152694 │ │ │ │ cmnphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ mulcs r0, fp, sp │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bb9 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf9cef21b │ │ │ │ + @ instruction: 0xf926f21b │ │ │ │ @ instruction: 0xf0403bc0 │ │ │ │ ldrbt r0, [r1], #4 │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ teqphi r3, #0 @ p-variant is OBSOLETE │ │ │ │ mcreq 0, 0, pc, cr12, cr14, {0} @ │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2f01 │ │ │ │ svccs 0x0004ad68 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - subsvs pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + andspl pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d25 │ │ │ │ vhsub.s16 d2, d27, d17 │ │ │ │ - svccs 0x0005f9ad │ │ │ │ + svccs 0x0005f905 │ │ │ │ blvc 0x192002c │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, q11, q13 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xfe86bbbc │ │ │ │ vqsub.s16 q9, q1, │ │ │ │ - b 0x16ea5cc │ │ │ │ + b 0x16ea32c │ │ │ │ @ instruction: 0xf0000307 │ │ │ │ @ instruction: 0xf1bc82a0 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1ac811a │ │ │ │ @ instruction: 0xf1bc0c05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -28383,17 +28383,17 @@ │ │ │ │ ldrb r5, [r2, #-961] @ 0xfffffc3f │ │ │ │ blcc 0x192980 │ │ │ │ blcs 0x988e0 │ │ │ │ stclge 6, cr15, [ip], {127} @ 0x7f │ │ │ │ bl 0x7e57a8 │ │ │ │ bl 0x102c184 │ │ │ │ strb r0, [r6, #-771] @ 0xfffffcfd │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r0, ror #14 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r0, lsr #12 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ bl 0xfec8ac18 │ │ │ │ @ instruction: 0xf47f7f92 │ │ │ │ b 0x12d6eac │ │ │ │ strcs r0, [r6, -r8, lsl #4] │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ tstcc lr, #3358720 @ 0x334000 │ │ │ │ @@ -28607,68 +28607,68 @@ │ │ │ │ ldrtmi r0, [r3], r1, lsl #22 │ │ │ │ @ instruction: 0x960246b0 │ │ │ │ @ instruction: 0xf7ff9603 │ │ │ │ b 0x109a9b0 │ │ │ │ movwcs r0, #2051 @ 0x803 │ │ │ │ @ instruction: 0x0c02ea40 │ │ │ │ ldrb r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ - blx 0xffe68b24 │ │ │ │ + blx 0x1668b24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r4, [r6], fp, lsl #6 │ │ │ │ b 0x1050d2c │ │ │ │ strbtmi r0, [r2], -r2, lsl #6 │ │ │ │ strbtmi r9, [r3], -r7, lsl #6 │ │ │ │ vrshl.s8 d30, d24, d22 │ │ │ │ - @ instruction: 0xf2c054dc │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x9ac5e4 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d10 │ │ │ │ - andcs pc, r0, r5, lsl #29 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + ldrdcs pc, [r0], -sp │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - blls 0x16bb3c │ │ │ │ + blls 0x16b89c │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44fac95 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ vpmin.s8 d27, d6, d21 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ blmi 0x62c624 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d10 │ │ │ │ - andcs pc, r0, r5, ror #28 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + @ instruction: 0x2000fdbd │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - @ instruction: 0xf246fe57 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vadd.f32 d31, d22, d31 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x2ec25c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff5ef251 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + mrc2 2, 5, pc, cr6, cr1, {2} │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvs pc, r0, r6, asr #4 │ │ │ │ + rscsmi pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - @ instruction: 0xff52f251 │ │ │ │ - eorseq r7, r2, r0, ror #14 │ │ │ │ - eorseq r7, r2, r0, lsr r7 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r8, asr #14 │ │ │ │ + mcr2 2, 5, pc, cr10, cr1, {2} @ │ │ │ │ + eorseq r7, r2, r0, lsr #12 │ │ │ │ + ldrshteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ + eorseq r7, r2, r8, lsl #12 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8edf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sp, r0, lsr #29 │ │ │ │ ldrdhi pc, [ip, #-141]! @ 0xffffff73 │ │ │ │ @@ -28749,15 +28749,15 @@ │ │ │ │ smladxcs r4, sl, r7, r9 │ │ │ │ b 0x1035330 │ │ │ │ eorsls r3, r7, #193 @ 0xc1 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ teqls fp, #56 @ 0x38 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ vtst. d26, d5, d28 │ │ │ │ - blls 0x1e7c90 │ │ │ │ + blls 0x1e79f0 │ │ │ │ b 0x117cfb8 │ │ │ │ @ instruction: 0xf0150307 │ │ │ │ movwls r0, #36704 @ 0x8f60 │ │ │ │ ldrthi pc, [r9], #64 @ 0x40 @ │ │ │ │ b 0xfe1d30e4 │ │ │ │ ldrbeq r0, [fp, r8, lsl #12] │ │ │ │ svclt 0x00449b64 │ │ │ │ @@ -28787,29 +28787,29 @@ │ │ │ │ stmib sp, {r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r5, r8, r9, sp}^ │ │ │ │ strbmi r2, [r2], -r8, lsr #6 │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ @ instruction: 0xf1307b02 │ │ │ │ - ldrtmi pc, [r2], -r5, ror #27 @ │ │ │ │ + @ instruction: 0x4632fd3d │ │ │ │ stmdbge r6!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf1308b00 │ │ │ │ - @ instruction: 0x4642fddd │ │ │ │ + @ instruction: 0x4642fd35 │ │ │ │ stmdbge r0!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #272] @ 0x110 │ │ │ │ @ instruction: 0xf1308b00 │ │ │ │ - ldc 13, cr15, [sp, #852] @ 0x354 │ │ │ │ + ldc 13, cr15, [sp, #180] @ 0xb4 │ │ │ │ ldrtmi r7, [r2], -r2, lsl #22 │ │ │ │ ldmdbge ip, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #120] @ 0x78 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ @ instruction: 0xf1300900 │ │ │ │ - stcls 13, cr15, [r8, #-804]! @ 0xfffffcdc │ │ │ │ + stcls 13, cr15, [r8, #-132]! @ 0xffffff7c │ │ │ │ ldrdcs lr, [r4, -sp]! │ │ │ │ ldmib sp, {r2, r4, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdbne r2, {r1, r2, r5, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x0322e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r2], r9, lsr #26 │ │ │ │ svclt 0x00284169 │ │ │ │ @@ -29355,15 +29355,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ ldrbhi pc, [r7, #-0]! @ │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldmib r6, {r0, r2, r4, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmia lr!, {r0, r2, r4, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ nopeq {69} @ 0x45 │ │ │ │ blls 0x2518e4 │ │ │ │ cmppeq r0, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ ldrbhi pc, [r4, #-64]! @ 0xffffffc0 @ │ │ │ │ vldrcs d9, [r2, #-16] │ │ │ │ @ instruction: 0xf0007b1b │ │ │ │ @@ -29694,49 +29694,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ bls 0x397f44 │ │ │ │ vpmax.s8 d18, d0, d4 │ │ │ │ bls 0x38d434 │ │ │ │ sbcslt r3, r2, #20480 @ 0x5000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, sl, lsr #28 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc3 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - mrc2 2, 0, pc, cr8, cr9, {0} │ │ │ │ + ldc2l 2, cr15, [r0, #-100]! @ 0xffffff9c │ │ │ │ streq pc, [r2, #-21] @ 0xffffffeb │ │ │ │ ldrthi pc, [sp], r0 @ │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ stccs 1, cr8, [r4], {125} @ 0x7d │ │ │ │ svcge 0x000af43f │ │ │ │ - subsvs pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + andspl pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d21 │ │ │ │ vhsub.s16 d2, d25, d17 │ │ │ │ - @ instruction: 0xf5acfdfb │ │ │ │ + @ instruction: 0xf5acfd53 │ │ │ │ @ instruction: 0xf0414cc0 │ │ │ │ str r0, [lr], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x4605785c │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ ldrtmi lr, [r4], -r7, lsr #8 │ │ │ │ stccs 6, cr14, [r5], {189} @ 0xbd │ │ │ │ blls 0x16178c │ │ │ │ blcs 0x4bfdc │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #169984 @ 0x29800 │ │ │ │ - mrc2 2, 7, pc, cr0, cr0, {2} │ │ │ │ + mcr2 2, 2, pc, cr8, cr0, {2} @ │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01c84a7 │ │ │ │ @ instruction: 0xf0000c3f │ │ │ │ andcs r8, r0, #-1459617792 @ 0xa9000000 │ │ │ │ @ instruction: 0x464e46d3 │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ac4689 │ │ │ │ @@ -29892,17 +29892,17 @@ │ │ │ │ bcs 0x4bf48 │ │ │ │ ldrbhi pc, [r8, #-64] @ 0xffffffc0 @ │ │ │ │ andcs r2, r1, #0 │ │ │ │ andsvc r4, sl, r1, ror #12 │ │ │ │ strmi r4, [r2], -r5, lsl #12 │ │ │ │ strmi r4, [r4], r6, lsl #12 │ │ │ │ blt 0xff02b514 │ │ │ │ - ldrsbteq r7, [r2], -r8 │ │ │ │ - ldrsbteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + mlaseq r2, r8, r1, r7 │ │ │ │ + mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ @ instruction: 0xf89d9a64 │ │ │ │ @ instruction: 0x071130d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x161558 │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfecee144 │ │ │ │ @@ -30057,15 +30057,15 @@ │ │ │ │ @ instruction: 0xf7ff2338 │ │ │ │ blvc 0xfecdc14c │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ bge 0xfe16a99c │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldc 2, cr15, [sl], {116} @ 0x74 │ │ │ │ + bl 0x1cea180 │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ cmpcs r0, r4, lsl #20 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ blt 0xfe0eb7c4 │ │ │ │ bvc 0xffb14bdc │ │ │ │ @@ -30522,15 +30522,15 @@ │ │ │ │ tstls r4, #7168 @ 0x1c00 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ @ instruction: 0x9c099b0b │ │ │ │ movwcs r9, #784 @ 0x310 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37642 @ 0x930a │ │ │ │ vbic.i32 d14, #5636096 @ 0x00560000 │ │ │ │ - bls 0x36cf00 │ │ │ │ + bls 0x36cc80 │ │ │ │ andls r4, ip, #-402653184 @ 0xe8000000 │ │ │ │ svcls 0x00029a0e │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf04f46de │ │ │ │ b 0x12b0b08 │ │ │ │ strbmi r0, [r2], r2, lsl #4 │ │ │ │ strbmi r9, [r8], lr, lsl #4 │ │ │ │ @@ -30552,57 +30552,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46b846ba │ │ │ │ @ instruction: 0x46b946be │ │ │ │ @ instruction: 0x463e46bb │ │ │ │ andls r9, lr, #12, 2 │ │ │ │ @ instruction: 0xf7ff9702 │ │ │ │ vpmin.s8 d27, d22, d24 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ blmi 0x86e42c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d8 │ │ │ │ - andcs pc, r0, r1, ror #30 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + @ instruction: 0x2000feb9 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s16 d9, d8, d0 │ │ │ │ - vrecps.f32 , q3, │ │ │ │ - @ instruction: 0xf2c054dc │ │ │ │ + vceq.f32 d31, d22, d31 │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x5ee45c │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xff48f218 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + mcr2 2, 5, pc, cr0, cr8, {0} @ │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, r6, asr #4 │ │ │ │ + addcc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ - vhsub.s16 , q8, q6 │ │ │ │ - andcs pc, r0, pc, asr #16 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + vhsub.s8 , , q6 │ │ │ │ + andcs pc, r0, r7, lsr #31 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xff30f218 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + mcr2 2, 4, pc, cr8, cr8, {0} @ │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvs pc, r0, r6, asr #4 │ │ │ │ + rscsmi pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #6144 @ 0x1800 │ │ │ │ - @ instruction: 0xf838f250 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r0, lsr #15 │ │ │ │ - ldrsbteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r0, asr #5 │ │ │ │ - eorseq r7, r2, r8, lsr #5 │ │ │ │ - ldrhteq r7, [r2], -ip │ │ │ │ + @ instruction: 0xff90f24f │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, r0, ror #12 │ │ │ │ + mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r0, lsl #3 │ │ │ │ + eorseq r7, r2, r8, ror #2 │ │ │ │ + eorseq r7, r2, ip, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8521c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb7f880 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -30644,17 +30644,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fb0f │ │ │ │ + svclt 0x0000fa6f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d063 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmple lr, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -30837,18 +30837,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000f98d │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + svclt 0x0000f8ed │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ bleq 0xff1812d8 │ │ │ │ @ instruction: 0xf0004614 │ │ │ │ @@ -30897,15 +30897,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13f05c4 │ │ │ │ b 0x110cbbc │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d5, d0 │ │ │ │ - @ instruction: 0x4606fdff │ │ │ │ + @ instruction: 0x4606fd57 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x17fca2 │ │ │ │ bl 0x1cbb0e4 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -30917,15 +30917,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr7, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b3fe00 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - ldc2l 2, cr15, [r6, #276] @ 0x114 │ │ │ │ + stc2 2, cr15, [lr, #-276]! @ 0xfffffeec │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x17fab2 │ │ │ │ bl 0x1ce9d38 │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -31146,21 +31146,21 @@ │ │ │ │ stmdbcs r1, {r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf88dd05e │ │ │ │ stmdahi r3!, {r0, r3, r4, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0, #-140] @ 0xffffff74 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ vhadd.s8 , q3, q0 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q10, d0, d0[5] │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe7b68c4 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - blx 0xfef6b12c │ │ │ │ + blx 0x56b12c │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ cmnphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb5e6fc │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -31170,20 +31170,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf246ae91 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0xfe22e9d4 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe8eb266 │ │ │ │ + blx 0xffeeb264 │ │ │ │ blcs 0x95540 │ │ │ │ ldmdavc r7, {r0, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ strtmi lr, [fp], -r0, lsl #13 │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -31309,16 +31309,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e48d │ │ │ │ @ instruction: 0xf04f0204 │ │ │ │ tstcs r2, r4, lsl #24 │ │ │ │ smlattcs r0, r5, r5, lr │ │ │ │ svclt 0x0000e70c │ │ │ │ - eorseq r7, r2, ip, ror #5 │ │ │ │ - ldrshteq r7, [r2], -r8 │ │ │ │ + eorseq r7, r2, ip, lsr #3 │ │ │ │ + ldrhteq r7, [r2], -r8 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0xaf7d0 │ │ │ │ blx 0x8eaf58 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ bleq 0xff1fedc4 │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -31351,75 +31351,75 @@ │ │ │ │ @ instruction: 0xf04f2305 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ blls 0x127cb8 │ │ │ │ adcle r2, lr, r0, lsl #22 │ │ │ │ ldr r2, [r1], r0, lsl #2 │ │ │ │ svccs 0x00007b67 │ │ │ │ ldclge 4, cr15, [r6, #508] @ 0x1fc │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #52, 22 @ 0xd000 │ │ │ │ - blx 0xe6b538 │ │ │ │ + @ instruction: 0xf990f24f │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ ldmdavc r7, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ vshl.s64 d14, d10, #4 │ │ │ │ - stmdbcs r6, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r6, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r5, {r3, ip, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ @ instruction: 0xf01caa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ strb sl, [r1], r2, lsr #25 │ │ │ │ movwvc lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, r7, lsl #5 │ │ │ │ orrsmi r4, r3, r7, lsl #5 │ │ │ │ svcge 0x003af4ff │ │ │ │ andcs lr, r0, ip, lsr #14 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1f │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf8f6f218 │ │ │ │ + @ instruction: 0xf84ef218 │ │ │ │ @ instruction: 0xf67f42ae │ │ │ │ ldr sl, [sp, -fp, lsr #30] │ │ │ │ @ instruction: 0xf0484048 │ │ │ │ tstcs r4, r0, lsl r2 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrtmi r0, [fp], -r7, asr #23 │ │ │ │ vrshl.s8 q15, , q3 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ blmi 0x4ef138 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d8 │ │ │ │ - ldrdcs pc, [r3, -fp] │ │ │ │ + tstpcs r3, r3, lsr r8 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d8, d0 │ │ │ │ - andcs pc, r0, r9, asr #17 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + andcs pc, r0, r1, lsr #16 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s16 d9, d8, d0 │ │ │ │ - svclt 0x0000f8bf │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r0, lsl r2 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r4, asr #4 │ │ │ │ + svclt 0x0000f817 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, r4, lsl #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb918f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -31507,21 +31507,21 @@ │ │ │ │ strcs r9, [r0, #-782] @ 0xfffffcf2 │ │ │ │ bl 0x1e804e0 │ │ │ │ svclt 0x0028030a │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x2ee48 @ │ │ │ │ ldrbmi sp, [r2], -r6, lsl #4 │ │ │ │ strbmi r4, [r0], -fp, lsr #12 │ │ │ │ vmax.s8 q10, , │ │ │ │ - @ instruction: 0x4604f93b │ │ │ │ + @ instruction: 0x4604f893 │ │ │ │ ldmdage r8, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ tstls r8, r0, lsl #14 │ │ │ │ - @ instruction: 0xf12e9009 │ │ │ │ - ldmib sp, {r0, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf12d9009 │ │ │ │ + ldmib sp, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x2b46d0 │ │ │ │ blls 0x2f58e4 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31538,30 +31538,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a6bc │ │ │ │ bl 0x1c78ec0 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - @ instruction: 0xf8fcf245 │ │ │ │ + @ instruction: 0xf854f245 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a55c │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2313] @ 0xfffff6f7 │ │ │ │ blhi 0x56a528 │ │ │ │ blhi 0x5ea52c │ │ │ │ blhi 0x66a530 │ │ │ │ - @ instruction: 0xf850f12e │ │ │ │ + @ instruction: 0xffa8f12d │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf848f12e │ │ │ │ + @ instruction: 0xffa0f12d │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31618,23 +31618,23 @@ │ │ │ │ mvnhi pc, r0, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d80530 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -lr, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ - vmax.s8 d20, d5, d25 │ │ │ │ - pkhtbmi pc, r0, fp, asr #16 @ │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + selmi pc, r0, r3 @ │ │ │ │ svclt 0x0000e006 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xffb4f12d │ │ │ │ + @ instruction: 0xff0cf12d │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2018e9dd │ │ │ │ tstne r6, #3620864 @ 0x374000 │ │ │ │ bl 0x1df5b10 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x19759d8 │ │ │ │ @@ -31655,28 +31655,28 @@ │ │ │ │ @ instruction: 0xf1bc4619 │ │ │ │ blle 0xffab2c94 │ │ │ │ stmdacs r0, {r1, r3, sl, fp, ip, pc} │ │ │ │ movweq lr, #43889 @ 0xab71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrbmi sp, [r2], -r3, lsl #4 │ │ │ │ - vcgt.s8 d18, d5, d0 │ │ │ │ - b 0x10ad0ec │ │ │ │ + vcgt.s8 d18, d4, d0 │ │ │ │ + b 0x10aee4c │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ stmdbls r9, {r1, r4, fp, sp, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x56a6f8 │ │ │ │ blhi 0x5ea6fc │ │ │ │ blhi 0x66a700 │ │ │ │ - @ instruction: 0xff68f12d │ │ │ │ + cdp2 1, 12, cr15, cr0, cr13, {1} │ │ │ │ ldmdbge r4, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff60f12d │ │ │ │ + cdp2 1, 11, cr15, cr8, cr13, {1} │ │ │ │ andcs sl, r0, #20, 16 @ 0x140000 │ │ │ │ bls 0x653908 │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39447 @ 0x9a17 │ │ │ │ cmpmi sl, r9, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed53d1c │ │ │ │ @@ -32050,21 +32050,21 @@ │ │ │ │ stmdbls r6, {r0, r2, r3, r7, pc} │ │ │ │ rsbcc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ bcs 0x14f8f0 │ │ │ │ vhadd.s8 d29, d6, d28 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q10, d0, d0[5] │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfea776e8 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - blx 0xfeaebf4e │ │ │ │ + blx 0xebf4e │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01a8243 │ │ │ │ @ instruction: 0xf0000a3f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ stmdblt r7, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], #-808 @ 0xfffffcd8 │ │ │ │ streq pc, [r0, -sl, lsr #3]! │ │ │ │ @@ -32224,15 +32224,15 @@ │ │ │ │ @ instruction: 0xf0228110 │ │ │ │ @ instruction: 0xf0424280 │ │ │ │ strb r5, [r7, -r0, lsl #4]! │ │ │ │ sbcsle r2, sp, r0, lsl #18 │ │ │ │ blcs 0x1d65c0 │ │ │ │ blge 0x6e40bc │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - ldrshteq r7, [r2], -r0 │ │ │ │ + ldrhteq r7, [r2], -r0 │ │ │ │ @ instruction: 0xe010f8d3 │ │ │ │ ldcmi 5, cr15, [pc], {5} │ │ │ │ @ instruction: 0xf10c695f │ │ │ │ ldmib r3, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp}^ │ │ │ │ vsubl.u8 , d14, d2 │ │ │ │ cdpcs 6, 0, cr0, cr0, cr14, {0} │ │ │ │ bl 0x463b1c │ │ │ │ @@ -32342,20 +32342,20 @@ │ │ │ │ @ instruction: 0xf7ff930f │ │ │ │ ldrbmi fp, [r2], -pc, lsl #18 │ │ │ │ @ instruction: 0x464f46dc │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ blls 0x1e8fbc │ │ │ │ @ instruction: 0x2e007b5e │ │ │ │ mrrcge 4, 7, pc, r9, cr15 @ │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132096 @ 0x20400 │ │ │ │ - blx 0x1e6c4b4 │ │ │ │ + @ instruction: 0xf9d0f24e │ │ │ │ @ instruction: 0x0c08ea4b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq lr, [lr, -r9, asr #20] │ │ │ │ strbmi r4, [r6], r2, asr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf042e4fc │ │ │ │ ldrb r4, [r9], -r0, lsl #5 │ │ │ │ @@ -32440,56 +32440,56 @@ │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #36, 2 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ addsmi r9, lr, #2048 @ 0x800 │ │ │ │ mrcge 6, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ vqrshl.s8 d30, d14, d22 │ │ │ │ - vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ blmi 0x8701b0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ - vshl.s16 d9, d0, d7 │ │ │ │ - mulcs r0, pc, r8 @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + vshl.s16 d9, d0, d6 │ │ │ │ + strdcs pc, [r0], -r7 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1c │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf894f217 │ │ │ │ - stc2l 2, cr15, [ip], #524 @ 0x20c │ │ │ │ + @ instruction: 0xffecf216 │ │ │ │ + mcrr2 2, 8, pc, ip, cr3 @ │ │ │ │ bls 0x1ffeb0 │ │ │ │ svceq 0x00dd2010 │ │ │ │ tstpeq r0, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r4, #45088768 @ 0x2b00000 │ │ │ │ andcs lr, r3, #132, 8 @ 0x84000000 │ │ │ │ strb r2, [sp, #8] │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x4701f8 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s16 d9, d7, d0 │ │ │ │ - andcs pc, r0, fp, ror r8 @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + vhadd.s16 d9, d6, d0 │ │ │ │ + ldrdcs pc, [r0], -r3 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ - vhadd.s16 d9, d7, d0 │ │ │ │ - vtst.8 , q3, │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vhadd.s16 d9, d6, d0 │ │ │ │ + vmax.f32 , q11, │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ blmi 0x1efe28 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf978f24e │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - ldrsbteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r8, lsr #5 │ │ │ │ - mlaseq r2, r4, r2, r7 │ │ │ │ - eorseq r7, r2, r0, asr #5 │ │ │ │ + @ instruction: 0xf8d0f24e │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + mlaseq r2, r8, r1, r7 │ │ │ │ + eorseq r7, r2, r8, ror #2 │ │ │ │ + eorseq r7, r2, r4, asr r1 │ │ │ │ + eorseq r7, r2, r0, lsl #3 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb83d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r0, asr #30 │ │ │ │ teqcs r0, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -32577,21 +32577,21 @@ │ │ │ │ eorhi pc, r0, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - @ instruction: 0xf8dcf244 │ │ │ │ + @ instruction: 0xf834f244 │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x465aa816 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ - @ instruction: 0xf12d9009 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf12c9009 │ │ │ │ + ldmib sp, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f1314 │ │ │ │ stmdals sl, {r9, sl, fp} │ │ │ │ bne 0xfe0d6790 │ │ │ │ bl 0x1e95f98 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a3692c │ │ │ │ @@ -32611,30 +32611,30 @@ │ │ │ │ @ instruction: 0xf1bc4619 │ │ │ │ blle 0xffaf3b84 │ │ │ │ bl 0x1c79f88 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xf898f244 │ │ │ │ + @ instruction: 0xfff0f243 │ │ │ │ b 0x10819a8 │ │ │ │ movwls r0, #25348 @ 0x6304 │ │ │ │ blvc 0xff1ab624 │ │ │ │ stcls 8, cr10, [r6], {14} │ │ │ │ blls 0x1967b8 │ │ │ │ strls r9, [r1], #-2313 @ 0xfffff6f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ blvc 0x4eb5f0 │ │ │ │ blvc 0x56b5f4 │ │ │ │ blvc 0x5eb5f8 │ │ │ │ - @ instruction: 0xffecf12c │ │ │ │ + @ instruction: 0xff44f12c │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r2, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xffe4f12c │ │ │ │ + @ instruction: 0xff3cf12c │ │ │ │ ldmib sp, {r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2415 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne fp, {r1, r4, r8, sl} │ │ │ │ @ instruction: 0xed9f9917 │ │ │ │ strhmi r7, [sl, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -32690,20 +32690,20 @@ │ │ │ │ @ instruction: 0xf04f80fc │ │ │ │ strbmi r0, [ip, #-2304] @ 0xfffff700 │ │ │ │ movweq lr, #27509 @ 0x6b75 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #16711680 @ 0xff0000 │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xfffaf243 │ │ │ │ + @ instruction: 0xff52f243 │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldrbmi r1, [sl], -r8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf12c9800 │ │ │ │ - @ instruction: 0xf04fff5b │ │ │ │ + @ instruction: 0xf04ffeb3 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmib sp, {r1, r2, r4, sp}^ │ │ │ │ bne 0xfeeb7148 │ │ │ │ bl 0x1d16d18 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1976a8c │ │ │ │ @@ -32726,29 +32726,29 @@ │ │ │ │ blle 0xffaf3d4c │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ bl 0x1c7a154 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xffb2f243 │ │ │ │ + @ instruction: 0xff0af243 │ │ │ │ blvc 0x156b7e8 │ │ │ │ stmdbeq r8, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbls r9, {r7, r9, sl, lr} │ │ │ │ bls 0xda1b8 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf12c7b16 │ │ │ │ - stmdals r8, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa912 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf12c8900 │ │ │ │ - ldmdage r2, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r2, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ stmdagt fp, {r1, r2, r4, r9, fp, ip, pc} │ │ │ │ bls 0x576418 │ │ │ │ blls 0x614dd4 │ │ │ │ svclt 0x0024415a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0x0c00ebb4 │ │ │ │ @@ -32827,22 +32827,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x164390 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - adcpl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rsbmi pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s16 d3, d6, d11 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {177} @ 0xb1 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r4, fp]! │ │ │ │ @@ -32861,16 +32861,16 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a7f0 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ @ instruction: 0x4601fa79 │ │ │ │ vabdl.s8 q7, d19, d0 │ │ │ │ - svclt 0x0000f9b9 │ │ │ │ - ldrshteq r7, [r2], -r0 │ │ │ │ + svclt 0x0000f919 │ │ │ │ + ldrhteq r7, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb41bf8 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -32911,17 +32911,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf954f283 │ │ │ │ + @ instruction: 0xf8b4f283 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -32964,16 +32964,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000f8eb │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + svclt 0x0000f84b │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -lr, lsl #1 │ │ │ │ strcs r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -33018,18 +33018,18 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, lr, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vbic.i32 q2, #805306368 @ 0x30000000 │ │ │ │ - svclt 0x0000f87d │ │ │ │ + vbic.i32 q2, #536870912 @ 0x20000000 │ │ │ │ + svclt 0x0000ffdd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4605b091 │ │ │ │ stcls 8, cr10, [r0], #-8 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ @@ -33069,16 +33069,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vbic.i32 q2, #805306368 @ 0x30000000 │ │ │ │ - svclt 0x0000f817 │ │ │ │ + vbic.i32 q2, #536870912 @ 0x20000000 │ │ │ │ + svclt 0x0000ff77 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8169c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ @@ -33117,15 +33117,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xffb8f282 │ │ │ │ + @ instruction: 0xff18f282 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -33165,15 +33165,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #536870912 @ 0x20000000 │ │ │ │ - svclt 0x0000ff59 │ │ │ │ + svclt 0x0000feb9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ @@ -33213,18 +33213,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f14668 │ │ │ │ @ instruction: 0xf89df819 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - cdp2 2, 15, cr15, cr8, cr2, {4} │ │ │ │ - eorseq r7, r2, r0, lsl #16 │ │ │ │ - addseq lr, r0, r8, lsr r5 │ │ │ │ + cdp2 2, 5, cr15, cr8, cr2, {4} │ │ │ │ eorseq r7, r2, r0, asr #13 │ │ │ │ + addseq lr, r0, r8, lsr r5 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ strcs r7, [r0], #-712 @ 0xfffffd38 │ │ │ │ @@ -33264,18 +33264,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dffb3 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - cdp2 2, 9, cr15, cr2, cr2, {4} │ │ │ │ - eorseq r7, r2, r0, lsl #16 │ │ │ │ + ldc2l 2, cr15, [r2, #520]! @ 0x208 │ │ │ │ + eorseq r7, r2, r0, asr #13 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0xb02248 │ │ │ │ strmi r2, [lr], -r0, lsl #6 │ │ │ │ ldmdavs r2, {r2, r6, r7, r8, r9, sl, fp} │ │ │ │ @@ -33315,19 +33315,19 @@ │ │ │ │ ldc2 7, cr15, [ip, #932]! @ 0x3a4 │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff4ef7f0 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d18, d1[2] │ │ │ │ - svclt 0x0000fe2d │ │ │ │ + svclt 0x0000fd8d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ eorseq r7, r2, r0, asr #13 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ - eorseq r7, r2, r0, lsl #16 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c5a0 │ │ │ │ blvc 0x6c0fc │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33385,19 +33385,19 @@ │ │ │ │ ldc2 7, cr15, [r0, #-932]! @ 0xfffffc5c │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr2, cr0, {7} @ │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d18, d1[2] │ │ │ │ - svclt 0x0000fda1 │ │ │ │ + svclt 0x0000fd01 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ - eorseq r7, r2, r0, lsl #16 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ + eorseq r7, r2, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa42424 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33434,18 +33434,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfe61 │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqshl.s64 q7, q0, #2 │ │ │ │ - svclt 0x0000fd3f │ │ │ │ + svclt 0x0000fc9f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9b989c │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33480,18 +33480,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcr2 7, 0, pc, cr4, cr0, {7} @ │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ ldrb r9, [r0, r1, lsl #18] │ │ │ │ - stc2l 2, cr15, [r2], #520 @ 0x208 │ │ │ │ + mcrr2 2, 8, pc, r2, cr2 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f9954 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33527,18 +33527,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [lr, r1, lsl #18] │ │ │ │ - stc2 2, cr15, [r4], {130} @ 0x82 │ │ │ │ + blx 0xff96d7fa │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f9a10 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, sl, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33574,18 +33574,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfd49 │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqdmlsl.s q7, d18, d3[3] │ │ │ │ - svclt 0x0000fc27 │ │ │ │ + svclt 0x0000fb87 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb880c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa42714 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33622,18 +33622,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2l 7, cr15, [r8], #960 @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [pc, r1, lsl #18] │ │ │ │ - blx 0xff1ed976 │ │ │ │ + blx 0x9ed976 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c39 │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33687,18 +33687,18 @@ │ │ │ │ @ instruction: 0xf8cd000e │ │ │ │ svclt 0x0018c024 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ ldrb r9, [r5, r8, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ vqshl.s64 q7, , #2 │ │ │ │ - svclt 0x0000fb45 │ │ │ │ + svclt 0x0000faa5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c3a │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33753,18 +33753,18 @@ │ │ │ │ andeq lr, lr, r0, asr sl │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ andls r0, r8, #268435456 @ 0x10000000 │ │ │ │ stmdahi fp, {r1, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ ldrb r8, [r1, fp]! │ │ │ │ - blx 0xff06db80 │ │ │ │ + blx 0x86db80 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8838c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac29ec │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -33803,17 +33803,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfac1 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - blx 0x176dc48 │ │ │ │ + @ instruction: 0xf9bcf282 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -33855,16 +33855,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eea806 │ │ │ │ @ instruction: 0xf89dfa59 │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - @ instruction: 0xf9f4f282 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + @ instruction: 0xf954f282 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ ldrdgt pc, [ip, -pc]! @ │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @@ -33930,24 +33930,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89dfa83 │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r9, fp]! │ │ │ │ - @ instruction: 0xf95ef282 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8bef282 │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - cdp2 2, 0, cr15, cr12, cr12, {2} │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + stc2l 2, cr15, [r4, #-304]! @ 0xfffffed0 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ teqpgt r0, pc @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -34013,24 +34013,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89df9dd │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r7, fp]! │ │ │ │ - @ instruction: 0xf8b8f282 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf818f282 │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - stc2l 2, cr15, [r6, #-304]! @ 0xfffffed0 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + ldc2 2, cr15, [lr], #304 @ 0x130 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -34074,23 +34074,23 @@ │ │ │ │ strb r3, [lr, r8] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ strtmi lr, [r1], -r9, asr #15 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ @ instruction: 0xf89df8a3 │ │ │ │ strb r3, [r0, r8] │ │ │ │ - @ instruction: 0xf83ef282 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff9ef281 │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - stc2l 2, cr15, [ip], #304 @ 0x130 │ │ │ │ + mcrr2 2, 4, pc, r4, cr12 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb888a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac2f04 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -34129,17 +34129,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df835 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - @ instruction: 0xffd0f281 │ │ │ │ + @ instruction: 0xff30f281 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -34181,16 +34181,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ @ instruction: 0xf89dffcd │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - @ instruction: 0xff68f281 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + cdp2 2, 12, cr15, cr8, cr1, {4} │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ movwcs lr, #51661 @ 0xc9cd │ │ │ │ @@ -34226,17 +34226,17 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46214770 │ │ │ │ @ instruction: 0xf7ed4668 │ │ │ │ @ instruction: 0xf89dff73 │ │ │ │ ldrb r3, [fp, r0] │ │ │ │ - @ instruction: 0xff0ef281 │ │ │ │ + cdp2 2, 6, cr15, cr14, cr1, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a4f8 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34276,24 +34276,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - cdp2 2, 10, cr15, cr10, cr1, {4} │ │ │ │ + cdp2 2, 0, cr15, cr10, cr1, {4} │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x171e64 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d21, d28 │ │ │ │ - svclt 0x0000fa45 │ │ │ │ + svclt 0x0000f99d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ - eorseq r7, r2, r8, lsr #16 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ + eorseq r7, r2, r8, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a5dc │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34333,23 +34333,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 1, cr15, cr12, cr8, {7} │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q1, #1 │ │ │ │ - andcs pc, r0, r9, lsr lr @ │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + mulcs r0, r9, sp │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf9d4f215 │ │ │ │ + @ instruction: 0xf92cf215 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ - eorseq r7, r2, r8, lsr #16 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ + eorseq r7, r2, r8, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x460b4c33 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r2, lsr sl │ │ │ │ @@ -34391,24 +34391,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #52, 6 @ 0xd0000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r0, fp, lsr #32] │ │ │ │ - stc2l 2, cr15, [r4, #516] @ 0x204 │ │ │ │ + stc2 2, cr15, [r4, #-516]! @ 0xfffffdfc │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x172030 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d21, d28 │ │ │ │ - svclt 0x0000f95f │ │ │ │ + svclt 0x0000f8b7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ eorseq r7, r2, r8, ror #13 │ │ │ │ - eorseq r7, r2, r8, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a7a8 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34448,24 +34448,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - ldc2l 2, cr15, [r2, #-516] @ 0xfffffdfc │ │ │ │ + ldc2 2, cr15, [r2], #516 @ 0x204 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x172114 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d21, d28 │ │ │ │ - svclt 0x0000f8ed │ │ │ │ + svclt 0x0000f845 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ - eorseq r7, r2, r8, lsr #16 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ + eorseq r7, r2, r8, ror #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ bmi 0xbba894 │ │ │ │ @@ -34505,23 +34505,23 @@ │ │ │ │ stmiavc r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ stc2l 7, cr15, [r4], #-952 @ 0xfffffc48 │ │ │ │ rscle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf0438823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q6, #1 │ │ │ │ - andcs pc, r0, r1, ror #25 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + andcs pc, r0, r1, asr #24 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf87cf215 │ │ │ │ + @ instruction: 0xffd4f214 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ - eorseq r7, r2, r0, asr #16 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ + eorseq r7, r2, r0, lsl #14 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -34552,34 +34552,34 @@ │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavc r2!, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ vrhadd.s8 d18, d7, d24 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ stmdage r2, {r1, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xf8d378a1 │ │ │ │ @ instruction: 0xf7ee22f8 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdahi r3!, {r3, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r3, r3, lsr #32] │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ vqshl.s64 q7, , #1 │ │ │ │ - andcs pc, r0, fp, ror #24 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + andcs pc, r0, fp, asr #23 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf806f215 │ │ │ │ + @ instruction: 0xff5ef214 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #16 │ │ │ │ + eorseq r7, r2, r0, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31f50 │ │ │ │ addlt r7, ip, pc, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r0, lsr #22 │ │ │ │ @@ -34606,21 +34606,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r6], {129} @ 0x81 │ │ │ │ + blx 0x1dee8d2 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb890ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31ff4 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34647,22 +34647,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff16e976 │ │ │ │ + blx 0x96e976 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3209c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34689,22 +34689,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fb71 │ │ │ │ + svclt 0x0000fad1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8923c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32144 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34730,21 +34730,21 @@ │ │ │ │ blls 0x30c108 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x7eeac2 │ │ │ │ + blx 0x1feeac0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb892dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x321e4 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34771,22 +34771,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff36eb64 │ │ │ │ + blx 0xb6eb64 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3228c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34813,22 +34813,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fa79 │ │ │ │ + svclt 0x0000f9d9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8942c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32334 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34854,21 +34854,21 @@ │ │ │ │ blls 0x30c2f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x9eecb0 │ │ │ │ + @ instruction: 0xf986f281 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb894cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad954 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @ instruction: 0x461d4a1f │ │ │ │ @@ -34894,20 +34894,20 @@ │ │ │ │ blls 0x30c398 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9d6f281 │ │ │ │ + @ instruction: 0xf936f281 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8956c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad9f4 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34934,20 +34934,20 @@ │ │ │ │ blls 0x30c438 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000f987 │ │ │ │ + svclt 0x0000f8e7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8960c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ada94 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34973,21 +34973,21 @@ │ │ │ │ blmi 0x3b0ca8 │ │ │ │ blls 0x30c4d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf938f281 │ │ │ │ + @ instruction: 0xf898f281 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb896ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x325b4 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -35015,22 +35015,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8e4f281 │ │ │ │ + @ instruction: 0xf844f281 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3265c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -35057,22 +35057,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf890f281 │ │ │ │ + @ instruction: 0xfff0f280 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb897fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32704 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -35098,23 +35098,23 @@ │ │ │ │ blls 0x30c6c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000f83d │ │ │ │ + vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ + svclt 0x0000ff9d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb898a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x327ac │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -35140,21 +35140,21 @@ │ │ │ │ blls 0x30c770 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffeaf280 │ │ │ │ + @ instruction: 0xff4af280 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x83664c │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35182,17 +35182,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000ff97 │ │ │ │ + svclt 0x0000fef7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8766e4 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35221,17 +35221,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff48f280 │ │ │ │ + cdp2 2, 10, cr15, cr8, cr0, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836780 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35259,17 +35259,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fefd │ │ │ │ + svclt 0x0000fe5d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6818 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35296,17 +35296,17 @@ │ │ │ │ blls 0x30c9e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 11, cr15, cr2, cr0, {4} │ │ │ │ + cdp2 2, 1, cr15, cr2, cr0, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8768ac │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35335,17 +35335,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 6, cr15, cr4, cr0, {4} │ │ │ │ + stc2l 2, cr15, [r4, #512] @ 0x200 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836948 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35373,17 +35373,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fe19 │ │ │ │ + svclt 0x0000fd79 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f69e0 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35410,17 +35410,17 @@ │ │ │ │ blls 0x30cba8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [lr, #512] @ 0x200 │ │ │ │ + stc2 2, cr15, [lr, #-512]! @ 0xfffffe00 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x8443a8 │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35450,16 +35450,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fd7f │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + svclt 0x0000fcdf │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c4448 │ │ │ │ @@ -35488,16 +35488,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r2, #-512]! @ 0xfffffe00 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + ldc2 2, cr15, [r2], {128} @ 0x80 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c44e0 │ │ │ │ @@ -35526,16 +35526,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fce7 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + svclt 0x0000fc47 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35568,17 +35568,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r2], {128} @ 0x80 │ │ │ │ + blx 0xffcef7d6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35610,17 +35610,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fc3f │ │ │ │ + svclt 0x0000fb9f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -35639,15 +35639,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 2, cr15, [r4], {128} @ 0x80 │ │ │ │ + blx 0x196f8f2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @@ -35688,23 +35688,23 @@ │ │ │ │ @ instruction: 0xf06f3029 │ │ │ │ andls r4, ip, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d11 │ │ │ │ andls r0, sp, r0, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r8, lsr #32] │ │ │ │ - blx 0xfe8ef9b6 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xef9b6 │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf850f24b │ │ │ │ + @ instruction: 0xffa8f24a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -35744,23 +35744,23 @@ │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #45580 @ 0xb20c │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ stmib sp, {r0, r2, r3, ip, pc}^ │ │ │ │ movwcs r3, #21262 @ 0x530e │ │ │ │ eorcc pc, r8, sp, lsl #17 │ │ │ │ vqdmlsl.s q7, d16, d0[2] │ │ │ │ - vpadd.i8 d31, d6, d19 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vpmin.s8 d31, d22, d3 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xf3158 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000ffe1 │ │ │ │ + svclt 0x0000ff39 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fc0c8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x330d8 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35787,22 +35787,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fadd │ │ │ │ + svclt 0x0000fa3d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c170 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33180 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35828,21 +35828,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe2efbe4 │ │ │ │ + @ instruction: 0xf9eaf280 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c210 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33220 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35868,21 +35868,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fa3b │ │ │ │ + svclt 0x0000f99b │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fc2b0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x332c0 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35909,22 +35909,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000f9e9 │ │ │ │ + svclt 0x0000f949 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c358 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33368 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35950,21 +35950,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf996f280 │ │ │ │ + @ instruction: 0xf8f6f280 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c3f8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33408 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35990,21 +35990,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000f947 │ │ │ │ + svclt 0x0000f8a7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x334c4 │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ strcs r4, [r0], #-2593 @ 0xfffff5df │ │ │ │ @@ -36031,21 +36031,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, lr, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8f4f280 │ │ │ │ + @ instruction: 0xf854f280 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x3356c │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ @@ -36073,21 +36073,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000f8a1 │ │ │ │ + svclt 0x0000f801 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x33614 │ │ │ │ @ instruction: 0x46117b1d │ │ │ │ @@ -36114,20 +36114,20 @@ │ │ │ │ blls 0x38d6a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf84ef280 │ │ │ │ + @ instruction: 0xffaef27f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a87c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -36160,17 +36160,17 @@ │ │ │ │ blls 0x50d760 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r4, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 d27, d15, d0 │ │ │ │ - svclt 0x0000fff3 │ │ │ │ + svclt 0x0000ff53 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -36201,17 +36201,17 @@ │ │ │ │ blmi 0x231be8 │ │ │ │ blls 0x50d808 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #20 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffa0f27f │ │ │ │ + @ instruction: 0xff00f27f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -36228,15 +36228,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff6af27f │ │ │ │ + mcr2 2, 6, pc, cr10, cr15, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8aa30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36276,23 +36276,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vabd.s q15, , │ │ │ │ - vmax.f32 d31, d6, d11 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vceq.f32 , q3, │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xf39a8 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - svclt 0x0000fbb9 │ │ │ │ + svclt 0x0000fb11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ab0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36330,23 +36330,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - mrc2 2, 4, pc, cr14, cr15, {3} │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 2, cr15, [lr, #508]! @ 0x1fc │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x13702fe │ │ │ │ + blx 0xfe9702fc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8abe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8378ec │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36374,17 +36374,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fe47 │ │ │ │ + svclt 0x0000fda7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x877984 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36413,17 +36413,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r8, #508]! @ 0x1fc │ │ │ │ + ldc2l 2, cr15, [r8, #-508] @ 0xfffffe04 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x837a20 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36451,17 +36451,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fdad │ │ │ │ + svclt 0x0000fd0d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8adb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7ab8 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36488,17 +36488,17 @@ │ │ │ │ blls 0x30dc80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ + stc2l 2, cr15, [r2], {127} @ 0x7f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ae44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fcc50 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33c60 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36525,22 +36525,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d15, d0 │ │ │ │ - svclt 0x0000fd19 │ │ │ │ + svclt 0x0000fc79 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8aeec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fccf8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33d08 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36567,22 +36567,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d15, d0 │ │ │ │ - svclt 0x0000fcc5 │ │ │ │ + svclt 0x0000fc25 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8af94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87cda0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33db0 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36608,21 +36608,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r2], #-508 @ 0xfffffe04 │ │ │ │ + blx 0xff4f0812 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8b034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87ce40 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33e50 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36648,21 +36648,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d15, d0 │ │ │ │ - svclt 0x0000fc23 │ │ │ │ + svclt 0x0000fb83 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8b0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x685748 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -36685,16 +36685,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0xff670946 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + blx 0xe70946 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8b158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x6857cc │ │ │ │ @@ -36718,16 +36718,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 d27, d15, d0 │ │ │ │ - svclt 0x0000fb97 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + svclt 0x0000faf7 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34104 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -36753,20 +36753,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1470a56 │ │ │ │ + blx 0xfec70a54 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3419c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36791,20 +36791,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x170aee │ │ │ │ + blx 0x1970aec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34234 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36829,20 +36829,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fab9 │ │ │ │ + svclt 0x0000fa19 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x342cc │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36866,19 +36866,19 @@ │ │ │ │ blls 0x28e268 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1bf0c18 │ │ │ │ + @ instruction: 0xf9cef27f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3435c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36903,20 +36903,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x970cac │ │ │ │ + @ instruction: 0xf984f27f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x343f4 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36941,20 +36941,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f9d9 │ │ │ │ + svclt 0x0000f939 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3448c │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36978,19 +36978,19 @@ │ │ │ │ blls 0x28e428 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf98ef27f │ │ │ │ + @ instruction: 0xf8eef27f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fa7c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ bmi 0x705c7c │ │ │ │ @@ -37014,18 +37014,18 @@ │ │ │ │ blls 0x28e4b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf946f27f │ │ │ │ + @ instruction: 0xf8a6f27f │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fb0c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -37050,18 +37050,18 @@ │ │ │ │ blls 0x28e548 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f8ff │ │ │ │ + svclt 0x0000f85f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fb9c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -37085,19 +37085,19 @@ │ │ │ │ blmi 0x333070 │ │ │ │ blls 0x28e5d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8b8f27f │ │ │ │ + @ instruction: 0xf818f27f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x346cc │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -37123,20 +37123,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf86cf27f │ │ │ │ + @ instruction: 0xffccf27e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34764 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37161,20 +37161,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf820f27f │ │ │ │ + @ instruction: 0xff80f27e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x347fc │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37199,20 +37199,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q7, q8 │ │ │ │ - svclt 0x0000ffd5 │ │ │ │ + svclt 0x0000ff35 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34894 │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -37236,19 +37236,19 @@ │ │ │ │ blls 0x28e830 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff8af27e │ │ │ │ + mcr2 2, 7, pc, cr10, cr14, {3} @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778724 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37273,17 +37273,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q7, q8 │ │ │ │ - svclt 0x0000ff41 │ │ │ │ + svclt 0x0000fea1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7787b0 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37308,17 +37308,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 7, pc, cr10, cr14, {3} │ │ │ │ + mrc2 2, 2, pc, cr10, cr14, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x77883c │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37343,17 +37343,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q7, q8 │ │ │ │ - svclt 0x0000feb5 │ │ │ │ + svclt 0x0000fe15 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7788c8 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37378,17 +37378,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q7, q8 │ │ │ │ - svclt 0x0000fe6f │ │ │ │ + svclt 0x0000fdcf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778954 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37413,17 +37413,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 1, pc, cr8, cr14, {3} @ │ │ │ │ + stc2 2, cr15, [r8, #504] @ 0x1f8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bcb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7789e0 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37448,17 +37448,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q7, q8 │ │ │ │ - svclt 0x0000fde3 │ │ │ │ + svclt 0x0000fd43 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778a6c │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37483,17 +37483,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q7, q8 │ │ │ │ - svclt 0x0000fd9d │ │ │ │ + svclt 0x0000fcfd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bdd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x74640c │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37519,16 +37519,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q7, q8 │ │ │ │ - svclt 0x0000fd55 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + svclt 0x0000fcb5 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x70649c │ │ │ │ @@ -37554,16 +37554,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [lr, #-504] @ 0xfffffe08 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + stc2l 2, cr15, [lr], #-504 @ 0xfffffe08 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8beec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x706528 │ │ │ │ @@ -37589,16 +37589,16 @@ │ │ │ │ blls 0x28edb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r8], {126} @ 0x7e │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + stc2 2, cr15, [r8], #-504 @ 0xfffffe08 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bf78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37628,17 +37628,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [sl], #-504 @ 0xfffffe08 │ │ │ │ + blx 0xff6f17fe │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37667,17 +37667,17 @@ │ │ │ │ blmi 0x234720 │ │ │ │ blls 0x48eef0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [ip], #-504 @ 0xfffffe08 │ │ │ │ + blx 0xfe37189a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -37696,15 +37696,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xffcf190e │ │ │ │ + blx 0x14f190e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7bdf2c │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34f3c │ │ │ │ @@ -37730,19 +37730,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d14, d0 │ │ │ │ - svclt 0x0000fbaf │ │ │ │ + svclt 0x0000fb0f │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77dfc0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34fd0 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37766,19 +37766,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x19f1a26 │ │ │ │ + blx 0xff1f1a24 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e050 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35060 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37802,19 +37802,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d14, d0 │ │ │ │ - svclt 0x0000fb1f │ │ │ │ + svclt 0x0000fa7f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe0e0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x350f0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37839,20 +37839,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d14, d0 │ │ │ │ - svclt 0x0000fad5 │ │ │ │ + svclt 0x0000fa35 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e178 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35188 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37876,19 +37876,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe2f1bdc │ │ │ │ + @ instruction: 0xf9eaf27e │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e208 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35218 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37912,19 +37912,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d14, d0 │ │ │ │ - svclt 0x0000fa43 │ │ │ │ + svclt 0x0000f9a3 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x770918 │ │ │ │ strcs r4, [r0], #-2589 @ 0xfffff5e3 │ │ │ │ @@ -37949,19 +37949,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9f8f27e │ │ │ │ + @ instruction: 0xf958f27e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x7709b0 │ │ │ │ @@ -37987,19 +37987,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d14, d0 │ │ │ │ - svclt 0x0000f9ad │ │ │ │ + svclt 0x0000f90d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x6f0a48 │ │ │ │ @@ -38024,18 +38024,18 @@ │ │ │ │ blls 0x30f480 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf962f27e │ │ │ │ + @ instruction: 0xf8c2f27e │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -38065,17 +38065,17 @@ │ │ │ │ blls 0x48f524 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r2, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 d27, d14, d0 │ │ │ │ - svclt 0x0000f911 │ │ │ │ + svclt 0x0000f871 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -38104,17 +38104,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 d27, d14, d0 │ │ │ │ - svclt 0x0000f8c3 │ │ │ │ + svclt 0x0000f823 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -38131,15 +38131,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf88cf27e │ │ │ │ + @ instruction: 0xffecf27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779514 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -38164,18 +38164,18 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , q7, q8 │ │ │ │ - svclt 0x0000f849 │ │ │ │ + vmls.f16 , , q8 │ │ │ │ + svclt 0x0000ffa9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7795a0 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38200,17 +38200,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf802f27e │ │ │ │ + @ instruction: 0xff62f27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x77962c │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38235,17 +38235,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ffbd │ │ │ │ + svclt 0x0000ff1d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7796b8 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38270,17 +38270,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ff77 │ │ │ │ + svclt 0x0000fed7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ca1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe828 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35838 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38305,20 +38305,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d13, d0 │ │ │ │ - svclt 0x0000ff31 │ │ │ │ + svclt 0x0000fe91 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe8c0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x358d0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38343,20 +38343,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d13, d0 │ │ │ │ - svclt 0x0000fee5 │ │ │ │ + svclt 0x0000fe45 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e958 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35968 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38380,19 +38380,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 4, pc, cr10, cr13, {3} │ │ │ │ + ldc2l 2, cr15, [sl, #500]! @ 0x1f4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e9e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x359f8 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38416,19 +38416,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d13, d0 │ │ │ │ - svclt 0x0000fe53 │ │ │ │ + svclt 0x0000fdb3 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x1448b58 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -38481,17 +38481,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000fdd1 │ │ │ │ + svclt 0x0000fd31 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39af0 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38543,17 +38543,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdc44 │ │ │ │ blx 0xfecf6950 │ │ │ │ blcs 0x74e54 │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - ldc2l 2, cr15, [r4, #-500] @ 0xfffffe0c │ │ │ │ + ldc2 2, cr15, [r4], #500 @ 0x1f4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ce60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39be8 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38605,17 +38605,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdd3c │ │ │ │ blx 0xfecf6a48 │ │ │ │ blcs 0x74f4c │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - ldc2l 2, cr15, [r8], {125} @ 0x7d │ │ │ │ + ldc2 2, cr15, [r8], #-500 @ 0xfffffe0c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38660,17 +38660,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ @ instruction: 0xd1bd2b00 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000fc6b │ │ │ │ + svclt 0x0000fbcb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39dbc │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38714,17 +38714,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdef0 │ │ │ │ blx 0xfecf6bfc │ │ │ │ blcs 0x72900 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - blx 0xffff28f2 │ │ │ │ + blx 0x17f28f2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39e94 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38768,17 +38768,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdfc8 │ │ │ │ blx 0xfecf6cd4 │ │ │ │ blcs 0x729d8 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - blx 0xfe4f29ca │ │ │ │ + blx 0xffcf29c8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39f6c │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38822,17 +38822,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fe0a0 │ │ │ │ blx 0xfecf6dac │ │ │ │ blcs 0x72ab0 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - blx 0x9f2aa2 │ │ │ │ + blx 0xfe1f2aa0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, r8, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -38840,15 +38840,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9da │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vorn d13, d13, d1 │ │ │ │ - blmi 0xdf5e70 │ │ │ │ + blmi 0xdf5bd0 │ │ │ │ blls 0x190160 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r2, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38894,17 +38894,17 @@ │ │ │ │ mcr2 7, 3, pc, cr2, cr14, {6} @ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vaba.s d30, d29, d5 │ │ │ │ - svclt 0x0000fa97 │ │ │ │ + svclt 0x0000f9f7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf6b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf65 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38916,15 +38916,15 @@ │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d016 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - mcr2 2, 6, pc, cr6, cr13, {1} @ │ │ │ │ + mrc2 2, 0, pc, cr14, cr13, {1} │ │ │ │ ldmdavs sl, {r0, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r1, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -38962,17 +38962,17 @@ │ │ │ │ ldc2l 7, cr15, [sl, #888] @ 0x378 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabd.s d30, d29, d22 │ │ │ │ - svclt 0x0000fa0f │ │ │ │ + svclt 0x0000f96f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a274 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39020,17 +39020,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe1423b4 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - @ instruction: 0xf99af27d │ │ │ │ + @ instruction: 0xf8faf27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a35c │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39078,17 +39078,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe14249c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - @ instruction: 0xf926f27d │ │ │ │ + @ instruction: 0xf886f27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, ip, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -39096,15 +39096,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9d2 │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vorn d13, d13, d0 │ │ │ │ - blmi 0xe35678 │ │ │ │ + blmi 0xe353d8 │ │ │ │ blls 0x190560 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39150,18 +39150,18 @@ │ │ │ │ bls 0xb573c │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c5c4 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ - vaba.s d30, d29, d3 │ │ │ │ - svclt 0x0000f895 │ │ │ │ + vaba.s d30, d28, d3 │ │ │ │ + svclt 0x0000fff5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39220,18 +39220,18 @@ │ │ │ │ bls 0x135624 │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c6e4 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ - vaba.s d30, d29, d6 │ │ │ │ - svclt 0x0000f809 │ │ │ │ + vaba.s d30, d28, d6 │ │ │ │ + svclt 0x0000ff69 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39291,31 +39291,31 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c7fc │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d28, d6 │ │ │ │ - svclt 0x0000ff7d │ │ │ │ + svclt 0x0000fedd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8da10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r8, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d015 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ - blx 0xfeef3134 │ │ │ │ + blx 0x4f3134 │ │ │ │ ldmdavs sl, {r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, asr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39354,17 +39354,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c8f0 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabd.s d30, d28, d20 │ │ │ │ - svclt 0x0000feff │ │ │ │ + svclt 0x0000fe5f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba874 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39414,17 +39414,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - mcr2 2, 4, pc, cr6, cr12, {3} @ │ │ │ │ + stc2l 2, cr15, [r6, #496]! @ 0x1f0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dbfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba964 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39474,17 +39474,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - mcr2 2, 0, pc, cr14, cr12, {3} @ │ │ │ │ + stc2l 2, cr15, [lr, #-496]! @ 0xfffffe10 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dcec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x1449bd8 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -39537,17 +39537,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vabd.s q15, q14, │ │ │ │ - svclt 0x0000fd91 │ │ │ │ + svclt 0x0000fcf1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7d │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39685,15 +39685,15 @@ │ │ │ │ b 0x11c8894 │ │ │ │ blx 0xbb7e18 │ │ │ │ ldrbtmi pc, [r0], r5, lsl #4 @ │ │ │ │ blx 0x3c7aa0 │ │ │ │ strb pc, [pc, -r1, lsl #28]! @ │ │ │ │ @ instruction: 0xf183fab3 │ │ │ │ strb r3, [r5, r0, lsr #2]! │ │ │ │ - stc2l 2, cr15, [r8], #-496 @ 0xfffffe10 │ │ │ │ + blx 0xff27381a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39738,15 +39738,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q14, q15 │ │ │ │ - svclt 0x0000fbff │ │ │ │ + svclt 0x0000fb5f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbae50 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39789,15 +39789,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q14, q15 │ │ │ │ - svclt 0x0000fb99 │ │ │ │ + svclt 0x0000faf9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39842,15 +39842,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q14, q15 │ │ │ │ - svclt 0x0000fb2f │ │ │ │ + svclt 0x0000fa8f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbaff0 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39893,15 +39893,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q14, q15 │ │ │ │ - svclt 0x0000fac9 │ │ │ │ + svclt 0x0000fa29 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39945,17 +39945,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vaba.s d30, d28, d25 │ │ │ │ - svclt 0x0000fa61 │ │ │ │ + svclt 0x0000f9c1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -39993,17 +39993,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vaba.s q15, q14, q4 │ │ │ │ - svclt 0x0000fa01 │ │ │ │ + svclt 0x0000f961 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -40041,17 +40041,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vaba.s q15, q14, q4 │ │ │ │ - svclt 0x0000f9a1 │ │ │ │ + svclt 0x0000f901 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e5c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stmdbmi r6!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -40086,17 +40086,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66860 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - @ instruction: 0xf946f27c │ │ │ │ + @ instruction: 0xf8a6f27c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40122,17 +40122,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8fef27c │ │ │ │ + @ instruction: 0xf85ef27c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40158,17 +40158,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8b6f27c │ │ │ │ + @ instruction: 0xf816f27c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40194,30 +40194,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf86ef27c │ │ │ │ + @ instruction: 0xffcef27b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r0 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r3, #-1764] @ 0xfffff91c │ │ │ │ stmiblt ip, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - stc2 2, cr15, [r4], #240 @ 0xf0 │ │ │ │ + blx 0xfff73f4a │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, fp, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40252,17 +40252,17 @@ │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ blx 0xff175662 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vabd.s d30, d27, d28 │ │ │ │ - svclt 0x0000fffb │ │ │ │ + svclt 0x0000ff5b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb69c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40304,17 +40304,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe9044bc │ │ │ │ blx 0x383fc │ │ │ │ b 0x1373800 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - @ instruction: 0xff92f27b │ │ │ │ + mrc2 2, 7, pc, cr2, cr11, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb76c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40356,31 +40356,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe90458c │ │ │ │ blx 0x384cc │ │ │ │ b 0x13738d0 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - @ instruction: 0xff2af27b │ │ │ │ + mcr2 2, 4, pc, cr10, cr11, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb83c │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vorn d13, d12, d1 │ │ │ │ - blmi 0x976660 │ │ │ │ + blmi 0x9763c0 │ │ │ │ blls 0x191950 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40408,17 +40408,17 @@ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ @ instruction: 0xe7be4318 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s q15, , │ │ │ │ - svclt 0x0000fec3 │ │ │ │ + svclt 0x0000fe23 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb90c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40449,17 +40449,17 @@ │ │ │ │ bmi 0x24939c │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - mrc2 2, 3, pc, cr0, cr11, {3} │ │ │ │ + ldc2l 2, cr15, [r0, #492] @ 0x1ec │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ec28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb9b0 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40490,30 +40490,30 @@ │ │ │ │ bmi 0x249440 │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - mrc2 2, 0, pc, cr14, cr11, {3} │ │ │ │ + ldc2l 2, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r4 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r3, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r2, #-1764] @ 0xfffff91c │ │ │ │ stmiblt r4, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf956f23c │ │ │ │ + @ instruction: 0xf8aef23c │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sp, asr #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40549,17 +40549,17 @@ │ │ │ │ stmdbls r3, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x94b54 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7fe8 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vabd.s d30, d27, d26 │ │ │ │ - svclt 0x0000fda9 │ │ │ │ + svclt 0x0000fd09 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8edb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3bb20 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40603,17 +40603,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe904968 │ │ │ │ blx 0x388a8 │ │ │ │ b 0x1373cac │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - ldc2 2, cr15, [ip, #-492]! @ 0xfffffe14 │ │ │ │ + ldc2 2, cr15, [ip], {123} @ 0x7b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ee90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3bbf8 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40657,31 +40657,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe904a40 │ │ │ │ blx 0x38980 │ │ │ │ b 0x1373d84 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - ldc2l 2, cr15, [r0], {123} @ 0x7b │ │ │ │ + ldc2 2, cr15, [r0], #-492 @ 0xfffffe14 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ef68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbfbcf0 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - vorn d13, d12, d0 │ │ │ │ - blmi 0x9b5db4 │ │ │ │ + vorn d13, d11, d0 │ │ │ │ + blmi 0x9b7b14 │ │ │ │ blls 0x191e04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_irq │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -40710,17 +40710,17 @@ │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bc4319 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s q15, , q1 │ │ │ │ - svclt 0x0000fc67 │ │ │ │ + svclt 0x0000fbc7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f03c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97bda4 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40753,17 +40753,17 @@ │ │ │ │ @ instruction: 0xffdcf7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - ldc2 2, cr15, [r0], {123} @ 0x7b │ │ │ │ + blx 0x1c748c6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97be50 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40796,17 +40796,17 @@ │ │ │ │ @ instruction: 0xff86f7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - blx 0xfeef4972 │ │ │ │ + blx 0x6f4972 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8f194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -40849,17 +40849,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vaba.s d30, d27, d25 │ │ │ │ - svclt 0x0000fb51 │ │ │ │ + svclt 0x0000fab1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf8b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40903,17 +40903,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec67524 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - blx 0xff974b1c │ │ │ │ + blx 0x1174b1c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40939,17 +40939,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe774bac │ │ │ │ + @ instruction: 0xf9fcf27b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40975,17 +40975,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1574c3c │ │ │ │ + @ instruction: 0xf9b4f27b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -41011,17 +41011,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x374ccc │ │ │ │ + @ instruction: 0xf96cf27b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [fp], r0 @ │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ @ instruction: 0xf8dc2100 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -41055,15 +41055,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfece7784 │ │ │ │ smlawbcc r0, r2, r1, pc @ │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000f9b5 │ │ │ │ + svclt 0x0000f915 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r0, asr #31 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -41143,15 +41143,15 @@ │ │ │ │ @ instruction: 0xf1c34322 │ │ │ │ blx 0x879558 │ │ │ │ msrmi CPSR_x, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf1c34099 │ │ │ │ @ instruction: 0xe78f037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r3, r0, lsr #6]! │ │ │ │ - @ instruction: 0xf904f27b │ │ │ │ + @ instruction: 0xf864f27b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000bd45 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000bd41 │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000bd3d │ │ │ │ @@ -41347,17 +41347,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff6cf27a │ │ │ │ + mcr2 2, 6, pc, cr12, cr10, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41408,17 +41408,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mrc2 2, 7, pc, cr2, cr10, {3} │ │ │ │ + mrc2 2, 2, pc, cr2, cr10, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb890e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41469,17 +41469,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mrc2 2, 3, pc, cr8, cr10, {3} │ │ │ │ + ldc2l 2, cr15, [r8, #488] @ 0x1e8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb891dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41530,17 +41530,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 2, cr15, [lr, #488]! @ 0x1e8 │ │ │ │ + ldc2l 2, cr15, [lr, #-488] @ 0xfffffe18 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb892d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41591,17 +41591,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 2, cr15, [r4, #488] @ 0x1e8 │ │ │ │ + stc2l 2, cr15, [r4], #488 @ 0x1e8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb893c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41652,17 +41652,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 2, cr15, [sl, #-488] @ 0xfffffe18 │ │ │ │ + stc2l 2, cr15, [sl], #-488 @ 0xfffffe18 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb894b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41713,17 +41713,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 2, cr15, [r0], {122} @ 0x7a │ │ │ │ + blx 0xffc757c2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb895ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41774,17 +41774,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 2, cr15, [r6], {122} @ 0x7a │ │ │ │ + blx 0x1df58b6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ @ instruction: 0xf7e12300 │ │ │ │ svclt 0x0000be7d │ │ │ │ @ instruction: 0xf7e12301 │ │ │ │ svclt 0x0000be79 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -42017,24 +42017,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb4f │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - blx 0xc75c80 │ │ │ │ + @ instruction: 0xf990f27a │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x179758 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d29, d4 │ │ │ │ - svclt 0x0000fdcb │ │ │ │ + svclt 0x0000fd23 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, ror r6 │ │ │ │ - eorseq r7, r2, r8, asr r8 │ │ │ │ + eorseq r7, r2, r0, lsr r5 │ │ │ │ + eorseq r7, r2, r8, lsl r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb904c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xd8ab24 │ │ │ │ svceq 0x00c42300 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -42079,23 +42079,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ blx 0xff577324 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vaba.s q15, q13, q4 │ │ │ │ - @ instruction: 0x2000f9b5 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + andcs pc, r0, r5, lsl r9 @ │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r0, #-52] @ 0xffffffcc │ │ │ │ + stc2 2, cr15, [r8], #52 @ 0x34 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ - eorseq r7, r2, r8, asr r8 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ + eorseq r7, r2, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb905b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r8, asr #31 │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ bmi 0xe0ac1c │ │ │ │ ldrbvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -42142,24 +42142,24 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r3, r4, lsl #16 │ │ │ │ blx 0x15f7420 │ │ │ │ mulsmi r1, sp, r8 │ │ │ │ ldrb r9, [r6, r3, lsl #18] │ │ │ │ - @ instruction: 0xf936f27a │ │ │ │ + @ instruction: 0xf896f27a │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x17994c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d29, d4 │ │ │ │ - svclt 0x0000fcd1 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + svclt 0x0000fc29 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, asr r8 │ │ │ │ + eorseq r7, r2, r8, lsl r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb906b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xdcad18 │ │ │ │ bleq 0xff1420c8 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -42204,24 +42204,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89df9d9 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - @ instruction: 0xf8baf27a │ │ │ │ + @ instruction: 0xf81af27a │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x179a44 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d29, d4 │ │ │ │ - svclt 0x0000fc55 │ │ │ │ + svclt 0x0000fbad │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, r6, r7 │ │ │ │ - eorseq r7, r2, r8, asr r8 │ │ │ │ + eorseq r7, r2, r8, asr r5 │ │ │ │ + eorseq r7, r2, r8, lsl r7 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ movwls r2, #8960 @ 0x2300 │ │ │ │ @@ -42264,24 +42264,24 @@ │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdage r2, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a4f7e6 │ │ │ │ - vabd.s q15, q13, │ │ │ │ - andcs pc, r0, r1, asr #16 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + vabd.s q15, , │ │ │ │ + andcs pc, r0, r1, lsr #31 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - blx 0xff775ec2 │ │ │ │ + blx 0xd75ec2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #11 │ │ │ │ - eorseq r7, r2, r8, ror #16 │ │ │ │ + eorseq r7, r2, r8, lsr #9 │ │ │ │ + eorseq r7, r2, r8, lsr #14 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdbmi r5!, {r0, r1, r3, r7, ip, sp, pc} │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -42325,23 +42325,23 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf858f7ea │ │ │ │ strtmi lr, [r1], -r8, ror #15 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ @ instruction: 0xf8ddf82d │ │ │ │ ldrb ip, [sl, ip] │ │ │ │ - @ instruction: 0xffc8f279 │ │ │ │ + @ instruction: 0xff28f279 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x139c28 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d29, d4 │ │ │ │ - svclt 0x0000fb63 │ │ │ │ + svclt 0x0000fabb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #16 │ │ │ │ + eorseq r7, r2, r8, lsr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r2, r2, r4, lsl #25 │ │ │ │ @ instruction: 0xf3c00bc2 │ │ │ │ @ instruction: 0xf1bc0309 │ │ │ │ @@ -42354,15 +42354,15 @@ │ │ │ │ @ instruction: 0xf043020f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103cfd4 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83a7ee │ │ │ │ blx 0xfe872422 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90a4fa │ │ │ │ @@ -42495,38 +42495,38 @@ │ │ │ │ tstle r4, r0, lsl #30 │ │ │ │ b 0x1418824 │ │ │ │ ldrmi r7, [lr, #3728] @ 0xe90 │ │ │ │ @ instruction: 0xf1bcd011 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ bcs 0x58730 │ │ │ │ vrhadd.s8 , q11, │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x4f9ad0 │ │ │ │ vqsub.s8 q9, q2, │ │ │ │ - stmdahi fp, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi fp, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf1bc800b │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf020d004 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r3, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - svclt 0x0000f9ef │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + svclt 0x0000f947 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42547,16 +42547,16 @@ │ │ │ │ @ instruction: 0xf7e24008 │ │ │ │ @ instruction: 0xf010b82b │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ - @ instruction: 0xf1e9e7d9 │ │ │ │ - cdp 8, 15, cr15, cr0, cr9, {3} │ │ │ │ + @ instruction: 0xf1e8e7d9 │ │ │ │ + cdp 15, 15, cr15, cr0, cr1, {6} │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svceq 0x0010f013 │ │ │ │ @ instruction: 0xf892d026 │ │ │ │ @@ -42588,15 +42588,15 @@ │ │ │ │ @ instruction: 0xf021d1d5 │ │ │ │ b 0x17cd36c │ │ │ │ sbcsle r0, r7, r0, lsl #28 │ │ │ │ cdpmi 0, 0, cr15, cr0, cr1, {0} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ ldrbtmi r4, [r1], -r0, ror #12 │ │ │ │ bfi r8, r3, #0, #16 │ │ │ │ - ldc2l 1, cr15, [r8], #-928 @ 0xfffffc60 │ │ │ │ + blx 0xff476326 │ │ │ │ blvc 0x1075648 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r7], {142} @ 0x8e │ │ │ │ @@ -42623,15 +42623,15 @@ │ │ │ │ ldmib sp, {r0, r1, r6, r7, pc}^ │ │ │ │ blls 0x30f41c │ │ │ │ andeq pc, r1, #5 │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ b 0x109211c │ │ │ │ vrhadd.s8 d17, d23, d2 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vsubl.s8 q8, d16, d16 │ │ │ │ bl 0xba4dc │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x01bcf8b2 │ │ │ │ subseq lr, r6, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r6], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -42646,27 +42646,27 @@ │ │ │ │ blx 0xfe969c5e │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849d5a │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x1263c78 │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf99af123 │ │ │ │ + @ instruction: 0xf8f2f123 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf992f123 │ │ │ │ + @ instruction: 0xf8eaf123 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1232304 │ │ │ │ - blls 0x1782a8 │ │ │ │ + blls 0x178008 │ │ │ │ blcc 0xe00b4 │ │ │ │ mvnscc pc, r1, asr #2 │ │ │ │ b 0x10fc614 │ │ │ │ beq 0x128ebb0 │ │ │ │ @ instruction: 0xf1411c5a │ │ │ │ blx 0xbccb6 │ │ │ │ blx 0xfe8f5cbe │ │ │ │ @@ -42735,31 +42735,31 @@ │ │ │ │ stmdage r8, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 7, cr15, [sl, #924]! @ 0x39c │ │ │ │ stccs 7, cr14, [r0], {178} @ 0xb2 │ │ │ │ ldmdahi fp!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xe714803b │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x37a288 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s8 d9, d13, d0 │ │ │ │ - vtst. d31, d9, d19 │ │ │ │ - @ instruction: 0xf246fc8b │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vhadd.s8 d9, d12, d0 │ │ │ │ + vmin.f16 d31, d25, d11 │ │ │ │ + vqdmulh.s , q11, │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x1b9ea8 │ │ │ │ vqsub.s8 q9, q2, │ │ │ │ - svclt 0x0000f939 │ │ │ │ + svclt 0x0000f891 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ - eorseq r7, r2, r8, ror r8 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ + eorseq r7, r2, r8, lsr r7 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb91018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff0bac20 │ │ │ │ vaddl.u8 , d16, d2 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42771,15 +42771,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103d658 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83ae72 │ │ │ │ blx 0xfe872aa6 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90ab7e │ │ │ │ @@ -42913,38 +42913,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe32e490 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12ee394 │ │ │ │ @ instruction: 0xd1b52a00 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xffe0f243 │ │ │ │ + @ instruction: 0xff38f243 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7a1 │ │ │ │ ldr r4, [lr, r0, lsl #1] │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 10, cr15, cr10, cr12, {0} │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + cdp2 2, 0, cr15, cr2, cr12, {0} │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9cd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -42991,60 +42991,60 @@ │ │ │ │ blls 0xe8720 │ │ │ │ b 0x10fc324 │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq r4!, {r0, r1, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ bleq 0x1734ad4 │ │ │ │ vadd.i8 q8, , │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ bl 0xfae9c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #136] @ 0x3a264 │ │ │ │ @ instruction: 0xf8b38b9e │ │ │ │ @ instruction: 0x462b61bc │ │ │ │ blx 0xfe9bb2c2 │ │ │ │ blx 0xfe9ea202 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe84a2f6 │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - cdp2 1, 12, cr15, cr12, cr2, {1} │ │ │ │ + cdp2 1, 2, cr15, cr4, cr2, {1} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - cdp2 1, 12, cr15, cr2, cr2, {1} │ │ │ │ + cdp2 1, 1, cr15, cr10, cr2, {1} │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28bb24 │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dc658 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1228900 │ │ │ │ - blls 0x2f9d08 │ │ │ │ + blls 0x2f9a68 │ │ │ │ stmdbge ip, {r1, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf122462b │ │ │ │ - stmdbge r8, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf122230c │ │ │ │ - bls 0x279cd8 │ │ │ │ + bls 0x279a38 │ │ │ │ blls 0x2a46a8 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - cdp2 1, 8, cr15, cr14, cr2, {1} │ │ │ │ + stc2l 1, cr15, [r6, #136]! @ 0x88 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x74fd8 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -43059,27 +43059,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1228b24 │ │ │ │ - strtmi pc, [r2], -r1, ror #28 │ │ │ │ + @ instruction: 0x4622fdb9 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf122a824 │ │ │ │ - @ instruction: 0x465bfe59 │ │ │ │ + @ instruction: 0x465bfdb1 │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf122a816 │ │ │ │ - @ instruction: 0x4622fe51 │ │ │ │ + strtmi pc, [r2], -r9, lsr #27 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf122a81a │ │ │ │ - svcls 0x0024fe49 │ │ │ │ + svcls 0x0024fda1 │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -43120,27 +43120,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x6759f0 │ │ │ │ blhi 0x7759f4 │ │ │ │ blhi 0x7f59f8 │ │ │ │ blhi 0x8759fc │ │ │ │ blhi 0x8f5a00 │ │ │ │ blhi 0x975a04 │ │ │ │ - stc2l 1, cr15, [r6, #136]! @ 0x88 │ │ │ │ + ldc2 1, cr15, [lr, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - ldc2l 1, cr15, [lr, #136] @ 0x88 │ │ │ │ + ldc2 1, cr15, [r6, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - ldc2l 1, cr15, [r6, #136] @ 0x88 │ │ │ │ + stc2 1, cr15, [lr, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - stc2l 1, cr15, [lr, #136] @ 0x88 │ │ │ │ + stc2 1, cr15, [r6, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba898 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87c41c │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -43191,29 +43191,29 @@ │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1228b1c │ │ │ │ - svcls 0x0007fd57 │ │ │ │ + svcls 0x0007fcaf │ │ │ │ blls 0x14be00 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #6] │ │ │ │ @ instruction: 0xf122462b │ │ │ │ - blls 0x179a3c │ │ │ │ + blls 0x17979c │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, sl, ip, sp} │ │ │ │ ldmdage r6, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1222400 │ │ │ │ - strbmi pc, [r2], -r3, asr #26 @ │ │ │ │ + @ instruction: 0x4642fc9b │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf122a81a │ │ │ │ - mcrls 13, 1, pc, cr4, cr11, {1} @ │ │ │ │ + mcrls 12, 1, pc, cr4, cr3, {4} @ │ │ │ │ @ instruction: 0xf04f9820 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ ldrbtmi r9, [r1], r5, lsr #30 │ │ │ │ @ instruction: 0xf04f9e21 │ │ │ │ bls 0x7bc544 │ │ │ │ @ instruction: 0x0c07eb56 │ │ │ │ @@ -43252,15 +43252,15 @@ │ │ │ │ b 0x11c1180 │ │ │ │ b 0x140c0e0 │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1220800 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7ee3c │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x14031f8 │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43498,39 +43498,39 @@ │ │ │ │ cmple r5, r0, lsl fp │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ vrhadd.s8 d29, d22, d10 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xafaa80 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - stmdbcs r0, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r0, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0072f47f │ │ │ │ strmi r4, [fp], -sl, lsl #12 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldrb r4, [lr], sp, lsl #12 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bls 0x1a678c │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bllt 0xff4b89f8 │ │ │ │ ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0xe6ce4615 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x6baec8 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d12, d0 │ │ │ │ - @ instruction: 0x4672fa13 │ │ │ │ + ldrbtmi pc, [r2], -fp, ror #18 @ │ │ │ │ @ instruction: 0xf6c74674 │ │ │ │ @ instruction: 0x467572ff │ │ │ │ @ instruction: 0x46704673 │ │ │ │ ssat r2, #22, r4, lsl #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a67a0 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43545,16 +43545,16 @@ │ │ │ │ blvc 0xfe721674 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ strmi pc, [r0, #37] @ 0x25 │ │ │ │ strpl pc, [r0, #-69] @ 0xffffffbb │ │ │ │ @ instruction: 0x2605e73d │ │ │ │ bllt 0x1fb8a70 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ - eorseq r7, r2, r8, lsl #17 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ + eorseq r7, r2, r8, asr #14 │ │ │ │ andeq lr, r3, #80, 20 @ 0x50000 │ │ │ │ bls 0xeef28 │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2ec18 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece12a4 │ │ │ │ @@ -43604,29 +43604,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f758 │ │ │ │ ldr r9, [fp, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [sp], -r2, lsl #24 │ │ │ │ ldr r9, [r3, r3, lsl #6]! │ │ │ │ - stc2l 2, cr15, [r8, #480] @ 0x1e0 │ │ │ │ - ldrbtpl pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ + stc2 2, cr15, [r8, #-480]! @ 0xfffffe20 │ │ │ │ + ldrtmi pc, [r8], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s8 d9, d0, d12 │ │ │ │ - andcs pc, r0, r1, ror #18 │ │ │ │ - @ instruction: 0x41a4f246 │ │ │ │ + @ instruction: 0x2000f8b9 │ │ │ │ + msrcc (UNDEF: 100), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf956f20c │ │ │ │ - eorseq r7, r2, r8, asr r2 │ │ │ │ - eorseq r7, r2, r8, lsr #5 │ │ │ │ + @ instruction: 0xf8aef20c │ │ │ │ + eorseq r7, r2, r8, lsl r1 │ │ │ │ + eorseq r7, r2, r8, ror #2 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ teqcs sl, #3358720 @ 0x334000 │ │ │ │ @@ -43670,15 +43670,15 @@ │ │ │ │ b 0x10fcd60 │ │ │ │ movwls r7, #13259 @ 0x33cb │ │ │ │ bicvc lr, sl, #323584 @ 0x4f000 │ │ │ │ beq 0x16f559c │ │ │ │ bvc 0xff2b558c │ │ │ │ bleq 0x1735574 │ │ │ │ ldmdbeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - mvnne pc, #1879048196 @ 0x70000004 │ │ │ │ + moveq pc, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldrbmi sl, [r2], -ip, lsl #18 │ │ │ │ strbmi pc, [r0], -pc, asr #32 @ │ │ │ │ blhi 0xfe976300 │ │ │ │ @ instruction: 0x41bcf8b3 │ │ │ │ strteq r4, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ @@ -43686,45 +43686,45 @@ │ │ │ │ andpl pc, r0, r4, lsr #23 │ │ │ │ submi pc, r0, r0, asr #3 │ │ │ │ streq pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ andls r1, r0, r0, lsl #16 │ │ │ │ andls r4, sl, r4, ror #2 │ │ │ │ ldmdage r6, {r0, sl, ip, pc} │ │ │ │ @ instruction: 0xf122940b │ │ │ │ - ldmib sp, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf122230c │ │ │ │ - bls 0x279280 │ │ │ │ + bls 0x278fe0 │ │ │ │ blls 0x2a50f0 │ │ │ │ subsmi sl, r2, #1441792 @ 0x160000 │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf962f122 │ │ │ │ + @ instruction: 0xf8baf122 │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldmne fp, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ movwls r9, #41728 @ 0xa300 │ │ │ │ blls 0x324d44 │ │ │ │ movwls r4, #4443 @ 0x115b │ │ │ │ strbmi r9, [fp], -fp, lsl #6 │ │ │ │ - @ instruction: 0xf954f122 │ │ │ │ + @ instruction: 0xf8acf122 │ │ │ │ ldmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ ldmdage r6, {r1, r3, r8, r9, sp} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - @ instruction: 0xf94af122 │ │ │ │ + @ instruction: 0xf8a2f122 │ │ │ │ stmdbge lr, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r0, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ bl 0x19cb664 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1224500 │ │ │ │ - movwcs pc, #2365 @ 0x93d @ │ │ │ │ + movwcs pc, #2197 @ 0x895 @ │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, fp, sp, pc}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bls 0x10b334 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @ instruction: 0xf14618e4 │ │ │ │ @@ -43736,27 +43736,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1228b24 │ │ │ │ - @ instruction: 0x4652f915 │ │ │ │ + ldrbmi pc, [r2], -sp, ror #16 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf122a824 │ │ │ │ - ldrbmi pc, [fp], -sp, lsl #18 @ │ │ │ │ + ldrbmi pc, [fp], -r5, ror #16 @ │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ bls 0x125200 │ │ │ │ @ instruction: 0xf122a816 │ │ │ │ - ldrbmi pc, [r2], -r5, lsl #18 @ │ │ │ │ + @ instruction: 0x4652f85d │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r9, sl, lr} │ │ │ │ @ instruction: 0xf122a81a │ │ │ │ - stmdals r4!, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4!, {r0, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #22 │ │ │ │ @ instruction: 0x471ee9dd │ │ │ │ ldmib sp, {r0, r1, r3, r4, fp, ip}^ │ │ │ │ @ instruction: 0xf04f6222 │ │ │ │ vstmdbls r5!, {s0-s-1} │ │ │ │ ldmib sp, {r0, r5, fp, ip, pc}^ │ │ │ │ cmnmi r8, r8, lsl lr │ │ │ │ @@ -43794,28 +43794,28 @@ │ │ │ │ blhi 0x676478 │ │ │ │ blhi 0x6f647c │ │ │ │ blhi 0x776480 │ │ │ │ blhi 0x7f6484 │ │ │ │ blhi 0x876488 │ │ │ │ blhi 0x8f648c │ │ │ │ blhi 0x976490 │ │ │ │ - @ instruction: 0xf8a0f122 │ │ │ │ + @ instruction: 0xfff8f121 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, sl, lr} │ │ │ │ stmdage r4!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf896f122 │ │ │ │ + @ instruction: 0xffeef121 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ ldmdage r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf88ef122 │ │ │ │ + @ instruction: 0xffe6f121 │ │ │ │ ldrtmi r4, [fp], -sl, asr #12 │ │ │ │ blge 0x755c0 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf886f122 │ │ │ │ + @ instruction: 0xffdef121 │ │ │ │ stcls 8, cr10, [r4], #-120 @ 0xffffff88 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ beq 0x76fe0 │ │ │ │ stc 8, cr12, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ ldmdbne fp, {r1, r2, r3, r4, r8, r9, fp, pc} │ │ │ │ @@ -43870,29 +43870,29 @@ │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ stceq 1, cr15, [r0], {108} @ 0x6c │ │ │ │ bl 0xfec4c8ec │ │ │ │ strtmi r0, [r2], -r2, lsl #20 │ │ │ │ @ instruction: 0xf16ca820 │ │ │ │ @ instruction: 0xed8d0900 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ - @ instruction: 0xf1228b1c │ │ │ │ - stcls 8, cr15, [r5, #-20] @ 0xffffffec │ │ │ │ + @ instruction: 0xf1218b1c │ │ │ │ + stcls 15, cr15, [r5, #-372] @ 0xfffffe8c │ │ │ │ @ instruction: 0x464b4652 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, #-1536] @ 0xfffffa00 │ │ │ │ - @ instruction: 0xfffcf121 │ │ │ │ + @ instruction: 0xff54f121 │ │ │ │ ldrbmi r4, [fp], -r2, lsr #12 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xfff4f121 │ │ │ │ + @ instruction: 0xff4cf121 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #22 │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0x464ba918 │ │ │ │ @ instruction: 0xf121a81a │ │ │ │ - cdpls 15, 2, cr15, cr4, cr11, {7} │ │ │ │ + cdpls 15, 2, cr15, cr4, cr3, {2} │ │ │ │ tstcs r0, r0, lsr #20 │ │ │ │ @ instruction: 0x5722e9dd │ │ │ │ ldmib sp, {r1, r4, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf04f431e │ │ │ │ cdpls 12, 2, cr0, cr5, cr0, {0} │ │ │ │ stmdals r1!, {r0, r5, r6, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -43930,15 +43930,15 @@ │ │ │ │ b 0x11c1c1c │ │ │ │ b 0x140cb7c │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1679401 │ │ │ │ @ instruction: 0xf1210700 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7f8d8 │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp}^ │ │ │ │ submi lr, r9, #18 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -44054,22 +44054,22 @@ │ │ │ │ @ instruction: 0xf89de7ae │ │ │ │ blcs 0x474c0 │ │ │ │ @ instruction: 0xf8b8d1e8 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8a84380 │ │ │ │ ldrb r3, [lr], #0 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 q10, q8, d20 │ │ │ │ + vmla.f d19, d0, d0[5] │ │ │ │ blmi 0x17b72c │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d11, d0 │ │ │ │ - vsub.f16 , q12, │ │ │ │ - svclt 0x0000fa39 │ │ │ │ + vmls.f16 d31, d8, d25 │ │ │ │ + svclt 0x0000f999 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r8, lsl #17 │ │ │ │ + eorseq r7, r2, r8, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x843ea4 │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -44098,17 +44098,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d8, d0 │ │ │ │ - svclt 0x0000f9eb │ │ │ │ + svclt 0x0000f94b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0xc098f8df │ │ │ │ @ instruction: 0x460b4614 │ │ │ │ strtmi r4, [r1], -r3, lsr #20 │ │ │ │ @@ -44142,16 +44142,16 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d8, d0 │ │ │ │ - svclt 0x0000f993 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ + svclt 0x0000f8f3 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb925e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff3cc │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @@ -44160,21 +44160,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cbfe8 │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d6, d8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xbb4dc │ │ │ │ vqsub.s8 q9, q1, │ │ │ │ - svclt 0x0000fe1f │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + svclt 0x0000fd77 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9263c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff424 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -44182,21 +44182,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cc05c │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d6, d8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xbb534 │ │ │ │ vqsub.s8 q9, q1, │ │ │ │ - svclt 0x0000fdf3 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + svclt 0x0000fd4b │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff47c │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -44207,21 +44207,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fc040 │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d6, d8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d19, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xbb598 │ │ │ │ vqsub.s8 q9, q1, │ │ │ │ - svclt 0x0000fdc1 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + svclt 0x0000fd19 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb926f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12ff4e0 │ │ │ │ ldmibeq sl, {r0, r1, r4, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x6c03ea4f │ │ │ │ @@ -44236,39 +44236,39 @@ │ │ │ │ b 0x1413538 │ │ │ │ bleq 0xff2880f8 │ │ │ │ cmpmi r4, r1, asr #20 │ │ │ │ smlabtcs r1, r0, r9, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [r6, #264] @ 0x108 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + ldc2l 2, cr15, [lr], {66} @ 0x42 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9276c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103f554 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - tstppl r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r0, r6, asr #4 │ │ │ │ + rsccc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [r2, #-264]! @ 0xfffffef8 │ │ │ │ - eorseq r7, r2, r0, lsr #4 │ │ │ │ + ldc2 2, cr15, [sl], #264 @ 0x108 │ │ │ │ + eorseq r7, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb927b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2ff59c │ │ │ │ blvc 0xfe2e9d8c │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmdblt sl, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44499,15 +44499,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46224770 │ │ │ │ stmdage r2, {r3, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xff8cf7e3 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ @ instruction: 0xe7e2feb3 │ │ │ │ - mcr2 2, 6, pc, cr8, cr7, {3} @ │ │ │ │ + mcr2 2, 1, pc, cr8, cr7, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r4], -fp, lsl #1 │ │ │ │ strmi r4, [r4], sp, lsl #12 │ │ │ │ @@ -44913,26 +44913,26 @@ │ │ │ │ @ instruction: 0xf04f462b │ │ │ │ @ instruction: 0xf06f37ff │ │ │ │ ldrb r4, [r2], r0 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r7], -r8, lsl #12 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x27c498 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ vqsub.s8 , q13, q1 │ │ │ │ - stmdaeq pc, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ + stmdaeq pc, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ tsteq r6, r3, asr sl │ │ │ │ strbvc lr, [r0, r7, asr #20] │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf7d4e6b6 │ │ │ │ svclt 0x0000fd8b │ │ │ │ - mlaseq r2, r8, r8, r7 │ │ │ │ + eorseq r7, r2, r8, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r0, #-556] @ 0xfffffdd4 │ │ │ │ stmdavs sp!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9509 │ │ │ │ @@ -44993,15 +44993,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ ldrmi lr, [ip], -r7, lsr #15 │ │ │ │ ldrmi r4, [sl], r6, lsl #13 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ ldrb r0, [r2, r0, asr #24] │ │ │ │ - blx 0xffb78afc │ │ │ │ + blx 0x1378afc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ movwcs fp, #149 @ 0x95 │ │ │ │ bmi 0x1d67154 │ │ │ │ @@ -45106,30 +45106,30 @@ │ │ │ │ b 0xfe10c3f0 │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - orrspl pc, r4, r6, asr #4 │ │ │ │ + cmppmi r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsl #22 │ │ │ │ sbcmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ - stc2 2, cr15, [r8, #40]! @ 0x28 │ │ │ │ - blx 0x78cd4 │ │ │ │ + stc2 2, cr15, [r0, #-40] @ 0xffffffd8 │ │ │ │ + @ instruction: 0xf960f277 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #13 │ │ │ │ - ldrhteq r7, [r2], -r8 │ │ │ │ - eorseq r7, r2, r8, ror #13 │ │ │ │ - ldrhteq r7, [r2], -r0 │ │ │ │ + eorseq r7, r2, r0, lsl #11 │ │ │ │ + eorseq r7, r2, r8, ror r7 │ │ │ │ + eorseq r7, r2, r8, lsr #11 │ │ │ │ + eorseq r7, r2, r0, ror r7 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -ip, lsl #1 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -45154,144 +45154,144 @@ │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e9fa33 │ │ │ │ - @ instruction: 0xf9aaf277 │ │ │ │ + @ instruction: 0xf90af277 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb935b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movtcs r4, #9740 @ 0x260c │ │ │ │ - teqpne r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, r7, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorcc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rscne pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf6499100 │ │ │ │ - vsra.s64 d23, d28, #64 │ │ │ │ + vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf8c0fb53 │ │ │ │ + @ instruction: 0xf8c0faab │ │ │ │ strmi r4, [r1], -r0, lsr #1 │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ ldrmi r9, [r8, r3] │ │ │ │ @ instruction: 0xf8d19903 │ │ │ │ @ instruction: 0xb12330ac │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstcs r1, r1, lsl #16 │ │ │ │ - ldmlt lr!, {r0, r8, ip, sp, lr, pc} │ │ │ │ - eorseq r7, r2, r4, asr #18 │ │ │ │ + ldmdalt r6, {r0, r8, ip, sp, lr, pc} │ │ │ │ + eorseq r7, r2, r4, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmax.s8 d20, d6, d1 │ │ │ │ - vaddl.s8 q11, d16, d8 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ vhadd.s8 d0, d3, d29 │ │ │ │ - strmi pc, [r5], -r9, lsr #21 │ │ │ │ - stc2 1, cr15, [r0], #-4 │ │ │ │ + strmi pc, [r5], -r1, lsl #20 │ │ │ │ + blx 0x1e78846 │ │ │ │ tstcs r6, #53248 @ 0xd000 │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ + vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vrshr.s64 d22, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ setend be │ │ │ │ - @ instruction: 0x4604fb13 │ │ │ │ + strmi pc, [r4], -fp, ror #20 │ │ │ │ @ instruction: 0xf1fc4628 │ │ │ │ - strtmi pc, [r0], -pc, lsl #20 │ │ │ │ + strtmi pc, [r0], -r7, ror #18 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - eorseq r7, r2, r8, ror r9 │ │ │ │ + eorseq r7, r2, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xffd2f030 │ │ │ │ - blx 0xfe5f889a │ │ │ │ + blx 0xffbf8898 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ vcge.s8 d18, d6, d14 │ │ │ │ - vrshr.s64 d22, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d9, d29 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ + vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ setend le │ │ │ │ - blvs 0x7b054 │ │ │ │ + blvs 0x7adb4 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r7, r2, r4, lsl #19 │ │ │ │ + eorseq r7, r2, r4, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb936d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0xf0304605 │ │ │ │ pld [r7, r9, lsr #31] │ │ │ │ @ instruction: 0x4604fa55 │ │ │ │ @ instruction: 0xf1014628 │ │ │ │ - msrlt CPSR_f, #117760 @ 0x1cc00 │ │ │ │ + msrlt CPSR_f, #831488 @ 0xcb000 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ - adcsvs pc, ip, r6, asr #4 │ │ │ │ + rsbspl pc, ip, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x1278d08 │ │ │ │ + @ instruction: 0xf9a0f203 │ │ │ │ @ instruction: 0xf1014605 │ │ │ │ - andls pc, r3, fp, ror #22 │ │ │ │ + andls pc, r3, r3, asr #21 │ │ │ │ @ instruction: 0xf1fc4628 │ │ │ │ - blls 0x13abf8 │ │ │ │ + blls 0x13a958 │ │ │ │ andcs fp, r0, #-1073741804 @ 0xc0000014 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ vaddl.s8 , d16, d21 │ │ │ │ andlt r0, r5, r3 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mrrclt 1, 0, pc, r2, cr1 @ │ │ │ │ + bllt 0xfeaf8928 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strtvs pc, [ip], #582 @ 0x246 │ │ │ │ + strbtpl pc, [ip], #-582 @ 0xfffffdba @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - orrsvs pc, r4, r6, asr #4 │ │ │ │ + cmpppl r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subcs r4, r4, #2048 @ 0x800 │ │ │ │ vshl.s8 d9, d0, d10 │ │ │ │ - svclt 0x0000fc79 │ │ │ │ - mlaseq r2, r8, r9, r7 │ │ │ │ + svclt 0x0000fbd1 │ │ │ │ + eorseq r7, r2, r8, asr r8 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ tstlt r3, r0, lsr #1 │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xff56f030 │ │ │ │ - blx 0x6f8992 │ │ │ │ + blx 0x1cf8990 │ │ │ │ cmncs r0, #86016 @ 0x15000 │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ + vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vrshr.s64 d22, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ setend be │ │ │ │ - vnmulvs.f32 s30, s6, s27 │ │ │ │ + @ instruction: 0x6e23f9c5 │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ teqlt fp, r0, lsr #1 │ │ │ │ @ instruction: 0xb12b6b9b │ │ │ │ strtmi r9, [r9], -r3 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ cmplt r0, r3, lsl #20 │ │ │ │ ldrdcs r6, [r1], -r3 │ │ │ │ @@ -45299,61 +45299,61 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ andlt r4, r5, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq r7, [r2], -r4 │ │ │ │ + eorseq r7, r2, r4, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb937f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0304604 │ │ │ │ @ instruction: 0xf101ff1b │ │ │ │ - bmi 0x43b180 │ │ │ │ + bmi 0x43aee0 │ │ │ │ andls r2, r0, #116, 6 @ 0xd0000001 │ │ │ │ - orrsvc pc, r4, r9, asr #4 │ │ │ │ + cmppvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsvs pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + subspl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xcf8a20 │ │ │ │ + @ instruction: 0xf98af101 │ │ │ │ @ instruction: 0xb1236c03 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r7, [r2], -r0 │ │ │ │ + mlaseq r2, r0, r8, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9384c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ mcr2 0, 7, pc, cr14, cr0, {1} @ │ │ │ │ @ instruction: 0xf1014604 │ │ │ │ - bmi 0x43b124 │ │ │ │ + bmi 0x43ae84 │ │ │ │ andls r2, r0, #-67108863 @ 0xfc000001 │ │ │ │ - orrsvc pc, r4, r9, asr #4 │ │ │ │ + cmppvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsvs pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + subspl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x178a7c │ │ │ │ + @ instruction: 0xf95cf101 │ │ │ │ @ instruction: 0xb1236d43 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46184718 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq r7, r2, ip, ror #19 │ │ │ │ + eorseq r7, r2, ip, lsr #17 │ │ │ │ strlt fp, [r0, #-642] @ 0xfffffd7e │ │ │ │ addslt r1, fp, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0x0c03ea82 │ │ │ │ svcmi 0x0000f41c │ │ │ │ b 0xfe0f06e0 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00014f00 │ │ │ │ @@ -46029,44 +46029,44 @@ │ │ │ │ bl 0xfeb94334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #14336 @ 0x3800 │ │ │ │ strbtmi r9, [r9], -r0, lsl #2 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf814f1e5 │ │ │ │ + @ instruction: 0xff6cf1e4 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vsub.f16 d27, d6, d0 │ │ │ │ - svclt 0x0000fac1 │ │ │ │ + svclt 0x0000fa21 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb94384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r0, sp, lsl #22 │ │ │ │ ldmdavs fp, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf1250300 │ │ │ │ - blmi 0x2bc9d4 │ │ │ │ + blmi 0x2bc734 │ │ │ │ blls 0x9720c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe6f9b9c │ │ │ │ + @ instruction: 0xf9faf276 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb943d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sl, #248, 30 @ 0x3e0 │ │ │ │ smlabtcs r1, r1, r3, pc @ │ │ │ │ @@ -46079,26 +46079,26 @@ │ │ │ │ stmdble sp, {r4, r8, r9, fp, sp} │ │ │ │ b 0x1407e60 │ │ │ │ @ instruction: 0xf1a202c2 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ ldmfd sp!, {r8} │ │ │ │ svclt 0x00984008 │ │ │ │ andscc r2, r0, r8, lsl #4 │ │ │ │ - bllt 0xff9f9c78 │ │ │ │ + bllt 0x11f9c78 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf647bd08 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 q9, q8, #64 │ │ │ │ vcge.s8 d16, d6, d18 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ eorcs r0, lr, #45 @ 0x2d │ │ │ │ - @ instruction: 0xff14f240 │ │ │ │ + cdp2 2, 6, cr15, cr12, cr0, {2} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46124,15 +46124,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - stc2 1, cr15, [r2], #176 @ 0xb0 │ │ │ │ + blx 0xffef977e │ │ │ │ blle 0xff74e800 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d6e8 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b36cc │ │ │ │ @@ -46140,17 +46140,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, q11, q8 │ │ │ │ - svclt 0x0000f9f7 │ │ │ │ + svclt 0x0000f957 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #24 │ │ │ │ + eorseq r7, r2, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46176,15 +46176,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - @ instruction: 0xffd6f12c │ │ │ │ + @ instruction: 0xff2ef12c │ │ │ │ blle 0xff74e8d0 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d7b8 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b379c │ │ │ │ @@ -46192,17 +46192,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, q11, q8 │ │ │ │ - svclt 0x0000f98f │ │ │ │ + svclt 0x0000f8ef │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr #24 │ │ │ │ + eorseq r7, r2, r0, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ bcs 0xc5c00 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @@ -46210,15 +46210,15 @@ │ │ │ │ b 0x140ec20 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - blx 0x7f98d6 │ │ │ │ + blx 0x1df98d4 │ │ │ │ blle 0xffe0e958 │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd840 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46237,15 +46237,15 @@ │ │ │ │ b 0x140ec8c │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - cdp2 1, 4, cr15, cr4, cr12, {1} │ │ │ │ + ldc2 1, cr15, [ip, #176] @ 0xb0 │ │ │ │ blle 0xffe0e9c4 │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd8ac │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46308,15 +46308,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vmin.s d30, d6, d2 │ │ │ │ - svclt 0x0000f8a7 │ │ │ │ + svclt 0x0000f807 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x8cf02c │ │ │ │ @@ -46348,16 +46348,16 @@ │ │ │ │ movwcs lr, #2501 @ 0x9c5 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - vrshl.s64 q15, q0, q11 │ │ │ │ - svclt 0x0000f855 │ │ │ │ + vrshl.s64 q15, q0, │ │ │ │ + svclt 0x0000ffb5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x94f0d0 │ │ │ │ @@ -46392,15 +46392,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s64 q15, q13, │ │ │ │ - svclt 0x0000ffff │ │ │ │ + svclt 0x0000ff5f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb94908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldmdavs fp, {r0, r4, r8, r9, fp, lr} │ │ │ │ @@ -46414,15 +46414,15 @@ │ │ │ │ blvc 0xf8d38 │ │ │ │ blls 0x1977a0 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r7, r1, lsl r6 │ │ │ │ bl 0x17b8c0 │ │ │ │ vqrshl.s64 d30, d30, d5 │ │ │ │ - svclt 0x0000ffd3 │ │ │ │ + svclt 0x0000ff33 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb94968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x7016f0 │ │ │ │ stmdavs r4, {r1, r2, r7, ip, sp, pc} │ │ │ │ @@ -46447,15 +46447,15 @@ │ │ │ │ blvc 0x78dc0 │ │ │ │ blls 0x197828 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vqshl.s64 q15, q13, │ │ │ │ - svclt 0x0000ff8f │ │ │ │ + svclt 0x0000feef │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r0], sp, lsl #1 │ │ │ │ stcge 8, cr4, [r6, #-204] @ 0xffffff34 │ │ │ │ @@ -46505,15 +46505,15 @@ │ │ │ │ bmi 0x1fdca8 │ │ │ │ bls 0x3178f0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ @ instruction: 0x46404619 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ str r4, [r5], #4080 @ 0xff0 │ │ │ │ - @ instruction: 0xff1af275 │ │ │ │ + mrc2 2, 3, pc, cr10, cr5, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], pc, lsl #1 │ │ │ │ strmi r4, [r5], -r8, lsr #22 │ │ │ │ @@ -46552,15 +46552,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, pc, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vshl.s64 d30, d24, d5 │ │ │ │ - svclt 0x0000febd │ │ │ │ + svclt 0x0000fe1d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb94b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi 0x869bb0 │ │ │ │ ldrd lr, [r1, -r0] │ │ │ │ @@ -46590,15 +46590,15 @@ │ │ │ │ blvc 0x78ffc │ │ │ │ blls 0x197a64 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xff77ba10 │ │ │ │ - mrc2 2, 3, pc, cr0, cr5, {3} │ │ │ │ + ldc2l 2, cr15, [r0, #468] @ 0x1d4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r6], #-864 @ 0xfffffca0 │ │ │ │ ldmib r2, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmdavs r4!, {r1, r8, sl, sp, lr} │ │ │ │ @@ -46633,15 +46633,15 @@ │ │ │ │ bmi 0x20eea8 │ │ │ │ bls 0x197af0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, r6, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xfe1fbabc │ │ │ │ - mrc2 2, 0, pc, cr10, cr5, {3} │ │ │ │ + ldc2l 2, cr15, [sl, #-468]! @ 0xfffffe2c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0x460a4617 │ │ │ │ ldmib r7, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ ldmdavs r6, {r0, r9, fp, ip, lr} │ │ │ │ ldrcc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -46882,15 +46882,15 @@ │ │ │ │ ldmdavs r1, {r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmul.i d27, d21, d5 │ │ │ │ - svclt 0x0000fc29 │ │ │ │ + svclt 0x0000fb89 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb950b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [pc], {216} @ 0xd8 │ │ │ │ ldmdavs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ @@ -46918,15 +46918,15 @@ │ │ │ │ ldmdavs r1, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmla.i , , │ │ │ │ - svclt 0x0000fbe1 │ │ │ │ + svclt 0x0000fb41 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf9598 │ │ │ │ blmi 0x98f7c4 │ │ │ │ @@ -46955,24 +46955,24 @@ │ │ │ │ blmi 0x3c6bb0 │ │ │ │ blls 0x29801c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, fp, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xfe5fa9a2 │ │ │ │ - bicvs pc, r4, r6, asr #4 │ │ │ │ + blx 0xffdfa9a0 │ │ │ │ + orrpl pc, r4, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r4, r6, asr #4 │ │ │ │ + adcspl pc, r4, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ - vhsub.s8 d18, d0, d27 │ │ │ │ - svclt 0x0000f843 │ │ │ │ + vhsub.s d2, d15, d27 │ │ │ │ + svclt 0x0000ff9b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr ip │ │ │ │ + eorseq r7, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb951f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf964c │ │ │ │ blmi 0xa0f87c │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ @@ -47003,23 +47003,23 @@ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i64 d27, d21, d19 │ │ │ │ - vpadd.i8 d31, d6, d23 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ + vpmin.s8 d31, d22, d7 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ vrhadd.s8 d16, d6, d29 │ │ │ │ - vshr.s64 q11, q10, #64 │ │ │ │ + vshr.s64 d21, d20, #64 │ │ │ │ blmi 0xfe150 │ │ │ │ eorcs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xffe4f23f │ │ │ │ + @ instruction: 0xff3cf23f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr ip │ │ │ │ + eorseq r7, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb952b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, asr #31 │ │ │ │ bmi 0xa6a2ec │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ ldc 8, cr6, [r7, #824] @ 0x338 │ │ │ │ @@ -47049,24 +47049,24 @@ │ │ │ │ bmi 0x3cf528 │ │ │ │ bls 0x298170 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xff6fab18 │ │ │ │ - bicvs pc, r4, r6, asr #4 │ │ │ │ + blx 0xefab18 │ │ │ │ + orrpl pc, r4, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r4, r6, asr #4 │ │ │ │ + adcspl pc, r4, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s d2, d15, d27 │ │ │ │ - svclt 0x0000ff87 │ │ │ │ + svclt 0x0000fedf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr ip │ │ │ │ + eorseq r7, r2, r0, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf97c4 │ │ │ │ @ instruction: 0xf5b34c28 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ @@ -47097,24 +47097,24 @@ │ │ │ │ bmi 0x3cf5e8 │ │ │ │ bls 0x298230 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00e6f7fe │ │ │ │ - blx 0x1efabd8 │ │ │ │ - bicvs pc, r4, r6, asr #4 │ │ │ │ + @ instruction: 0xf9daf275 │ │ │ │ + orrpl pc, r4, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r4, r6, asr #4 │ │ │ │ + adcspl pc, r4, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s d2, d15, d27 │ │ │ │ - svclt 0x0000ff27 │ │ │ │ + svclt 0x0000fe7f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r7, r2, r0, asr ip │ │ │ │ + eorseq r7, r2, r0, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 12, cr4, [r2, #-356] @ 0xfffffe9c │ │ │ │ @ instruction: 0xf103b2db │ │ │ │ @@ -47122,15 +47122,15 @@ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmvc r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ b 0x140fa70 │ │ │ │ vpmax.s8 q8, , │ │ │ │ - vmov.i64 d18, #0x00000000ffff0000 │ │ │ │ + @ instruction: 0xf2c00efc │ │ │ │ svclt 0x00180e34 │ │ │ │ strmi r0, [r8], -fp, ror #1 │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ svclt 0x001246a3 │ │ │ │ @@ -47201,15 +47201,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, , q8 │ │ │ │ - svclt 0x0000f9ab │ │ │ │ + svclt 0x0000f90b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #47359 @ 0x0000b8ff │ │ │ │ addlt r2, pc, r1, lsl #10 │ │ │ │ @@ -47217,15 +47217,15 @@ │ │ │ │ @ instruction: 0xf04f940d │ │ │ │ strmi r0, [r4], -r0, lsl #8 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ @ instruction: 0xf64f0001 │ │ │ │ @ instruction: 0xf6cf78f8 │ │ │ │ vtst.8 , , │ │ │ │ - vmov.i64 d18, #0x00000000ffff0000 │ │ │ │ + @ instruction: 0xf2c00efc │ │ │ │ b 0x1401cb8 │ │ │ │ strmi r0, [fp], -r0, asr #21 │ │ │ │ rsceq fp, r8, r8, lsl pc │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ @@ -47295,15 +47295,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, , q8 │ │ │ │ - svclt 0x0000f8ef │ │ │ │ + svclt 0x0000f84f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ svclt 0x0018b2de │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -47335,20 +47335,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb957b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xffc4f26b │ │ │ │ + @ instruction: 0xff24f26b │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ strmi fp, [r5], -r4, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ tstlt ip, r4, ror r2 │ │ │ │ - @ instruction: 0xffbaf26b │ │ │ │ + @ instruction: 0xff1af26b │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb957ec │ │ │ │ @@ -47358,25 +47358,25 @@ │ │ │ │ @ instruction: 0xb1bb6873 │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ ldmdble r1, {r0, r1, r5, r7, r9, lr} │ │ │ │ andcs r6, r0, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf8534638 │ │ │ │ strtmi r5, [r9], -r4, lsr #32 │ │ │ │ - blx 0xff6fadb0 │ │ │ │ + blx 0xcfadb0 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf88ef1e6 │ │ │ │ + @ instruction: 0xffe6f1e5 │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ stmiale sp!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1e5bdf8 │ │ │ │ - strmi pc, [r7], -r1, ror #23 │ │ │ │ + @ instruction: 0x4607fb39 │ │ │ │ svclt 0x0000e7da │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9584c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -47386,15 +47386,15 @@ │ │ │ │ @ instruction: 0xf8dc7803 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ blcs 0x1c41678 │ │ │ │ stmdbge r1, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ blge 0x1726fc │ │ │ │ @ instruction: 0xf11a2210 │ │ │ │ - bllt 0x87db04 │ │ │ │ + bllt 0x87d864 │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ mrrcne 11, 0, r9, sl, cr3 │ │ │ │ bls 0x172730 │ │ │ │ mrrcne 0, 2, r6, r3, cr11 │ │ │ │ eorsvs fp, r2, r8, lsl pc │ │ │ │ blmi 0x53271c │ │ │ │ blls 0x19870c │ │ │ │ @@ -47404,22 +47404,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbge r1, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ blge 0x10a6c8 │ │ │ │ tstls r0, r0, lsl r2 │ │ │ │ @ instruction: 0xf11a9001 │ │ │ │ - stmdbls r0, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r3, r8, lsl #2 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andls r3, r1, r1 │ │ │ │ andcs lr, r1, pc, asr #15 │ │ │ │ ldrdcs lr, [r2], -sp │ │ │ │ - vaba.s q15, , │ │ │ │ - svclt 0x0000f807 │ │ │ │ + vaba.s q15, q10, │ │ │ │ + svclt 0x0000ff67 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb958f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ movwcs r4, #2590 @ 0xa1e │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r8, fp, sp} │ │ │ │ @@ -47428,42 +47428,42 @@ │ │ │ │ strmi r3, [r3], -r8 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ stmdbcs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ bge 0xf27a0 │ │ │ │ andne pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ vcgt.s32 d25, d3, d1 │ │ │ │ - blls 0xbe6d4 │ │ │ │ + blls 0xbe454 │ │ │ │ ldmdane r8, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xb1035c9b │ │ │ │ blmi 0x44a740 │ │ │ │ blls 0x1187a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf647bd00 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xe7e10232 │ │ │ │ andcc r7, r1, r2, lsl #16 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ andls lr, r1, r7, ror #15 │ │ │ │ - @ instruction: 0xf90af264 │ │ │ │ + @ instruction: 0xf86af264 │ │ │ │ ldrmi r9, [r8], #-2817 @ 0xfffff4ff │ │ │ │ vabd.s q15, q10, │ │ │ │ - svclt 0x0000ffbf │ │ │ │ + svclt 0x0000ff1f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb95988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - @ instruction: 0xffeaf0d1 │ │ │ │ + @ instruction: 0xff42f0d1 │ │ │ │ mcrrne 11, 0, r4, r2, cr4 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ pop {r3, r4, r6, sl, sp, lr} │ │ │ │ @ instruction: 0xf0044008 │ │ │ │ svclt 0x0000b941 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -47479,15 +47479,15 @@ │ │ │ │ bl 0x17c954 │ │ │ │ stmdblt r6!, {r2, ip, sp, lr, pc} │ │ │ │ vadd.i8 d22, d2, d2 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ movwls r0, #13205 @ 0x3395 │ │ │ │ ldmdavs r8, {r0, r4, fp, sp, lr}^ │ │ │ │ smlabteq r1, sp, r9, lr │ │ │ │ - @ instruction: 0xf8b2f12e │ │ │ │ + @ instruction: 0xf80af12e │ │ │ │ stmdbls r2, {r0, fp, ip, pc} │ │ │ │ svcvs 0x00926e02 │ │ │ │ blls 0x110648 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ stmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ andcs r4, r0, #18432 @ 0x4800 │ │ │ │ @@ -47497,30 +47497,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ msrpl SPSR_, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ ldmdavs r1, {r3, r4, r6, fp, sp, lr} │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf88ef12e │ │ │ │ + @ instruction: 0xffe6f12d │ │ │ │ stmdbls r1, {fp, ip, pc} │ │ │ │ svcvs 0x009b6e03 │ │ │ │ blmi 0x1506b0 │ │ │ │ ldrbvs r2, [sl], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf004eb04 │ │ │ │ svclt 0x0000b8e9 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ bicslt r5, r5, r4, ror r2 │ │ │ │ vfms.f32 d20, d11, d3 │ │ │ │ - mvnlt pc, r3, ror #28 │ │ │ │ + mvnlt pc, r3, asr #27 │ │ │ │ blcs 0x59d10 │ │ │ │ stclvs 13, cr13, [r1], #112 @ 0x70 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf851d012 │ │ │ │ @@ -47542,32 +47542,32 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, sp, ror #22 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ tstcs r1, r6, lsl r6 │ │ │ │ andcs r2, r0, r0, lsl r2 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2l 1, cr15, [r0, #912] @ 0x390 │ │ │ │ + stc2 1, cr15, [r8, #-912]! @ 0xfffffc70 │ │ │ │ stccs 6, cr4, [r0], {7} │ │ │ │ tstcs r4, #102 @ 0x66 │ │ │ │ stmdami r6, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blcs 0x58994 │ │ │ │ adchi pc, r4, r0 │ │ │ │ cdpcs 8, 0, cr6, cr0, cr6, {3} │ │ │ │ adchi pc, r0, r0 │ │ │ │ blcs 0x5d1a4 │ │ │ │ @ instruction: 0x4630d07a │ │ │ │ - @ instruction: 0xf832f264 │ │ │ │ + @ instruction: 0xff92f263 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ vmax.s32 d20, d4, d24 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r1, r2, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #20 │ │ │ │ andls r4, r3, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf824f264 │ │ │ │ + @ instruction: 0xff84f263 │ │ │ │ @ instruction: 0xf04f687e │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ mcrcs 0, 0, ip, cr0, cr4, {0} │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ strtmi r9, [r8], #-2563 @ 0xfffff5fd │ │ │ │ ldrmi r9, [r5], -r5 │ │ │ │ cmplt r3, #1245184 @ 0x130000 │ │ │ │ @@ -47586,15 +47586,15 @@ │ │ │ │ bge 0x2295ac │ │ │ │ mrc2 7, 2, pc, cr10, cr15, {7} │ │ │ │ stmdals r5, {r1, r2, ip, pc} │ │ │ │ @ instruction: 0xf7ff7869 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, #5 │ │ │ │ @ instruction: 0xf1e44638 │ │ │ │ - @ instruction: 0xf815fee7 │ │ │ │ + @ instruction: 0xf815fe3f │ │ │ │ blcs 0x4e5b4 │ │ │ │ stclvc 1, cr13, [r1], #-848 @ 0xfffffcb0 │ │ │ │ vrhadd.s8 d27, d2, d17 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ ldmvs r9, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0x46384b36 │ │ │ │ @ instruction: 0xf8837c22 │ │ │ │ @@ -47609,92 +47609,92 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ blcs 0x101f1b4 │ │ │ │ blcs 0x1372aa0 │ │ │ │ blge 0x1f2e10 │ │ │ │ stmdbge r5, {r4, r9, sp} │ │ │ │ - stc2 1, cr15, [r2], #-104 @ 0xffffff98 │ │ │ │ + blx 0x1efae6e │ │ │ │ strcs fp, [r0], #-504 @ 0xfffffe08 │ │ │ │ @ instruction: 0xf1e44638 │ │ │ │ - @ instruction: 0xe7defe3b │ │ │ │ + bfi pc, r3, #27, #4 @ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xffbfb3a6 │ │ │ │ + blx 0x13fb3a6 │ │ │ │ addle r2, r8, r0, lsl #16 │ │ │ │ strbmi r3, [r4, #-1044] @ 0xfffffbec │ │ │ │ svcge 0x0070f47f │ │ │ │ svccs 0x00002400 │ │ │ │ ubfx sp, r1, #1, #14 │ │ │ │ ldr r9, [r2, r6]! │ │ │ │ @ instruction: 0xf88d7803 │ │ │ │ @ instruction: 0xe7ae3018 │ │ │ │ andscs sl, r0, #6144 @ 0x1800 │ │ │ │ @ instruction: 0xf11aa905 │ │ │ │ - stmdacs r0, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavc r9!, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ str r9, [r4, r5, lsl #16]! │ │ │ │ mrc2 7, 2, pc, cr0, cr15, {7} │ │ │ │ str r9, [r8, r5]! │ │ │ │ - ldrvc pc, [r4], #-582 @ 0xfffffdba │ │ │ │ + ldrbpl pc, [r4], #582 @ 0x246 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpvc r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ andcs r7, r0, r2, ror r2 │ │ │ │ vshl.s8 d9, d0, d8 │ │ │ │ - vmla.i , q10, │ │ │ │ - vceq.f32 , q3, │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.i , q2, │ │ │ │ + vadd.f32 d31, d22, d17 │ │ │ │ + @ instruction: 0xf2c054f0 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ blmi 0x1bef3c │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ - @ instruction: 0xf9d8f208 │ │ │ │ + @ instruction: 0xf930f208 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ - eorseq r7, r2, r8, ror #24 │ │ │ │ - eorseq r7, r2, ip, ror ip │ │ │ │ + eorseq r7, r2, r8, lsr #22 │ │ │ │ + eorseq r7, r2, ip, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb95cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ vmls.i d21, d0, d0[4] │ │ │ │ umulllt r0, r4, r5, r4 │ │ │ │ bllt 0x149cb44 │ │ │ │ rsbcs r4, r8, #32, 12 @ 0x2000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ vrhadd.s32 d25, d3, d3 │ │ │ │ - movwcs lr, #6796 @ 0x1a8c │ │ │ │ + movwcs lr, #6628 @ 0x19e4 │ │ │ │ @ instruction: 0xf5047023 │ │ │ │ stmdals r3, {sl, ip, sp} │ │ │ │ - @ instruction: 0xf9f6f203 │ │ │ │ + @ instruction: 0xf94ef203 │ │ │ │ eorcs r6, r0, r0, ror #10 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ - @ instruction: 0xf8c4f1e6 │ │ │ │ + @ instruction: 0xf81cf1e6 │ │ │ │ eorcs r6, r4, r0, lsr #11 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ - @ instruction: 0xf8bef1e6 │ │ │ │ + @ instruction: 0xf816f1e6 │ │ │ │ @ instruction: 0xf7fd6420 │ │ │ │ strtvs pc, [r0], -r5, lsr #27 │ │ │ │ andeq pc, r7, r0 │ │ │ │ andlt r6, r4, r0, ror #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d6, d0 │ │ │ │ - vmls.i d23, d0, d0[1] │ │ │ │ + vaddhn.i16 d22, q0, q2 │ │ │ │ vshl.s8 d16, d29, d6 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ blmi 0xfefdc │ │ │ │ andcs r2, r0, pc, lsr r2 │ │ │ │ vshl.s8 d9, d0, d8 │ │ │ │ - svclt 0x0000f989 │ │ │ │ - mlaseq r2, r0, ip, r7 │ │ │ │ + svclt 0x0000f8e1 │ │ │ │ + eorseq r7, r2, r0, asr fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r2, [r4], -r0, lsl #20 │ │ │ │ @ instruction: 0xf101bfc2 │ │ │ │ @ instruction: 0x260037ff │ │ │ │ @@ -47718,47 +47718,47 @@ │ │ │ │ eorscc fp, r0, #148, 30 @ 0x250 │ │ │ │ sbcslt r3, r2, #1879048197 @ 0x70000005 │ │ │ │ ldmib r4, {r2, r3, r4, r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, r8, cr1 │ │ │ │ bicsle r4, r6, #136, 4 @ 0x80000008 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d3, d16 │ │ │ │ - @ instruction: 0xf1b8fa3d │ │ │ │ + @ instruction: 0xf1b8f995 │ │ │ │ ldmible r7, {r0, r3, r8, r9, sl, fp}^ │ │ │ │ ldrdcc lr, [r1], -r4 │ │ │ │ subseq pc, r7, #8, 2 │ │ │ │ addmi r1, r1, #22784 @ 0x5900 │ │ │ │ @ instruction: 0xf04fd3d7 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - blx 0xbfb3e0 │ │ │ │ + @ instruction: 0xf986f203 │ │ │ │ ldrhle r4, [r8, #45] @ 0x2d │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, sl, cr1 │ │ │ │ eorle r4, r0, #-1610612728 @ 0xa0000008 │ │ │ │ rsbvs r6, r2, r1, lsr #16 │ │ │ │ strbpl r2, [sl], #512 @ 0x200 │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andcs r5, r0, sl, asr #9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - blx 0x4fb418 │ │ │ │ + @ instruction: 0xf96af203 │ │ │ │ svceq 0x0009f1b8 │ │ │ │ @ instruction: 0xf108bf94 │ │ │ │ @ instruction: 0xf1080230 │ │ │ │ @ instruction: 0xf04f0257 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - blx 0x1fb430 │ │ │ │ + @ instruction: 0xf95ef203 │ │ │ │ @ instruction: 0x4620e7d6 │ │ │ │ pop {r9, sp} │ │ │ │ @ instruction: 0xf04f41f0 │ │ │ │ vand , , │ │ │ │ - svclt 0x0000b9fd │ │ │ │ + svclt 0x0000b955 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xb82be8 │ │ │ │ bcs 0x6ae54 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -47780,16 +47780,16 @@ │ │ │ │ cmppeq r7, r2, lsr #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #397312 @ 0x61000 │ │ │ │ bcs 0x1ab5c0 │ │ │ │ @ instruction: 0x460bbf98 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf88d3602 │ │ │ │ - @ instruction: 0xf1e63003 │ │ │ │ - adcsmi pc, r4, #1245184 @ 0x130000 │ │ │ │ + @ instruction: 0xf1e53003 │ │ │ │ + adcsmi pc, r4, #428 @ 0x1ac │ │ │ │ @ instruction: 0xf816d010 │ │ │ │ @ instruction: 0xf1a22c02 │ │ │ │ blcs 0x27f980 │ │ │ │ @ instruction: 0x011bbf9c │ │ │ │ ldmible r4, {r0, r1, r3, r4, r6, r9, ip, sp, pc}^ │ │ │ │ movteq pc, #4514 @ 0x11a2 @ │ │ │ │ stmiale r8, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @@ -47799,15 +47799,15 @@ │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r7, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000fcff │ │ │ │ + svclt 0x0000fc5f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0], #-148 @ 0xffffff6c │ │ │ │ @ instruction: 0x46064b73 │ │ │ │ @@ -47817,24 +47817,24 @@ │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ teqlt r2, r0, lsl #6 │ │ │ │ ldrcs pc, [r0, -fp, asr #12]! │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ blcs 0x58e24 │ │ │ │ @ instruction: 0xf105d15b │ │ │ │ stclmi 8, cr3, [sl], #-1020 @ 0xfffffc04 │ │ │ │ - strvc pc, [r0, r6, asr #4] │ │ │ │ + strbvs pc, [r0, -r6, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0x210044b0 │ │ │ │ @ instruction: 0xf1e56c20 │ │ │ │ - andcs pc, r1, #796 @ 0x31c │ │ │ │ + andcs pc, r1, #31, 30 @ 0x7c │ │ │ │ stcvs 6, cr4, [r0], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0xffbef1e5 │ │ │ │ + @ instruction: 0xff16f1e5 │ │ │ │ strtmi r6, [sl], -r0, lsr #24 │ │ │ │ @ instruction: 0xf1e54631 │ │ │ │ - stccs 15, cr15, [r0, #-740] @ 0xfffffd1c │ │ │ │ + stccs 15, cr15, [r0, #-68] @ 0xffffffbc │ │ │ │ mrcne 13, 3, sp, cr3, cr11, {1} │ │ │ │ @ instruction: 0xf8132200 │ │ │ │ strmi r1, [sl], #-3841 @ 0xfffff0ff │ │ │ │ mvnsle r4, r3, asr #10 │ │ │ │ movwne pc, #13250 @ 0x33c2 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ @@ -47843,15 +47843,15 @@ │ │ │ │ @ instruction: 0xf88d2a09 │ │ │ │ @ instruction: 0xf88d3001 │ │ │ │ svclt 0x00c81000 │ │ │ │ cmppeq r7, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ andcs sp, r3, #2432 @ 0x980 │ │ │ │ stcvs 6, cr4, [r0], #-420 @ 0xfffffe5c │ │ │ │ andcc pc, r2, sp, lsl #17 │ │ │ │ - @ instruction: 0xff96f1e5 │ │ │ │ + cdp2 1, 14, cr15, cr14, cr5, {7} │ │ │ │ ldmib r3, {r0, r1, r5, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0020100 │ │ │ │ @ instruction: 0xf002ff5b │ │ │ │ stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x12b30d4 │ │ │ │ blls 0x518e2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -47868,15 +47868,15 @@ │ │ │ │ vaba.s8 q15, , │ │ │ │ vbic.i32 , #3584 @ 0x00000e00 │ │ │ │ @ instruction: 0x469a2397 │ │ │ │ blcs 0x60e6c │ │ │ │ subcs sp, r5, #155 @ 0x9b │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - stmia sl!, {r0, r1, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda r2, {r0, r1, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ movwle r4, #41644 @ 0xa2ac │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8d08f │ │ │ │ eorle r0, lr, pc, lsl #30 │ │ │ │ @ instruction: 0xf0043401 │ │ │ │ adcmi r0, ip, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf1b8d2f4 │ │ │ │ @@ -47905,111 +47905,111 @@ │ │ │ │ @ instruction: 0x3000f8ba │ │ │ │ sbcle r2, r9, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bge 0xb45a4 │ │ │ │ tstpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - subsvc pc, ip, r6, asr #4 │ │ │ │ + andsvs pc, ip, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xff9ef124 │ │ │ │ + cdp2 1, 15, cr15, cr6, cr4, {1} │ │ │ │ vaba.s d30, d20, d24 │ │ │ │ - @ instruction: 0xf002fc23 │ │ │ │ + @ instruction: 0xf002fb83 │ │ │ │ @ instruction: 0xf100030f │ │ │ │ blcs 0x281418 │ │ │ │ eoreq pc, lr, #79 @ 0x4f │ │ │ │ teqcc r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xe7d03357 │ │ │ │ subcs r2, r4, #32, 2 │ │ │ │ - vadd.i32 d26, d3, d1 │ │ │ │ - strbmi lr, [r1], -sl, lsl #17 │ │ │ │ + vadd.i32 d26, d2, d1 │ │ │ │ + strbmi lr, [r1], -r2, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldceq 0, cr15, [r4], #-316 @ 0xfffffec4 │ │ │ │ subhi pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e7af │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb960f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042397 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ vmax.s32 d20, d3, d16 │ │ │ │ - andcs pc, r0, #3776 @ 0xec0 │ │ │ │ + andcs pc, r0, #39680 @ 0x9b00 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr15, {7} │ │ │ │ orrpl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x60f94 │ │ │ │ @ instruction: 0xf64bd0ee │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ vmax.s8 d20, d6, d17 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ @ instruction: 0xf124002d │ │ │ │ - @ instruction: 0xe7dfff51 │ │ │ │ + ldrb pc, [pc, r9, lsr #29] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7ff002d │ │ │ │ vmax.f32 , q11, │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d22, d0, d0[5] │ │ │ │ @ instruction: 0xf120002d │ │ │ │ - andcs pc, r0, pc, lsl #22 │ │ │ │ + andcs pc, r0, r7, ror #20 │ │ │ │ cdp2 0, 10, cr15, cr12, cr2, {0} │ │ │ │ ldmfd sp!, {sp} │ │ │ │ @ instruction: 0xf0024008 │ │ │ │ svclt 0x0000bf15 │ │ │ │ - sbcvc pc, r4, r6, asr #4 │ │ │ │ + addvs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00b0f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2l 0, cr15, [r6, #12]! │ │ │ │ stmdavs r3!, {r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ tstle ip, r1, lsl #22 │ │ │ │ ldmdavc fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ andsle r2, r7, r3, ror #22 │ │ │ │ tstle r6, r3, ror fp │ │ │ │ - stc2l 1, cr15, [r2], #180 @ 0xb4 │ │ │ │ + ldc2 1, cr15, [sl], #-180 @ 0xffffff4c │ │ │ │ pop {r4, r5, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0034010 │ │ │ │ @ instruction: 0xf646bd37 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4010 │ │ │ │ vmax.f32 d27, d22, d13 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ @ instruction: 0xf7ff002d │ │ │ │ strb pc, [r0, r7, lsl #31]! @ │ │ │ │ - stc2l 1, cr15, [lr], {45} @ 0x2d │ │ │ │ + stc2 1, cr15, [r6], #-180 @ 0xffffff4c │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - sbcsvc pc, r8, r6, asr #4 │ │ │ │ + addsvs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x007af7ff │ │ │ │ blcs 0x119108 │ │ │ │ ldrlt sp, [r0, #-323]! @ 0xfffffebd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r7, r3, lsl #16 │ │ │ │ bvs 0x690824 │ │ │ │ @ instruction: 0x4608691a │ │ │ │ andls r6, r4, #1523712 @ 0x174000 │ │ │ │ vrhadd.s32 d25, d3, d5 │ │ │ │ - bls 0x17e2e8 │ │ │ │ + bls 0x17e068 │ │ │ │ andcs r0, r0, r3, asr #16 │ │ │ │ @ instruction: 0x41a84293 │ │ │ │ vcgt.s8 d29, d2, d18 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ stmdbls r5, {r8, sl, ip, sp} │ │ │ │ stcvs 3, cr9, [r8, #16]! │ │ │ │ @@ -48018,27 +48018,27 @@ │ │ │ │ stcvs 4, cr2, [r9, #4]! │ │ │ │ ldmib r2, {r3, r4, r7, fp, sp, lr}^ │ │ │ │ strls r2, [r2], #-768 @ 0xfffffd00 │ │ │ │ strls r6, [r1], #-2124 @ 0xfffff7b4 │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ ldc2l 0, cr15, [sl, #-12] │ │ │ │ vmul.i8 d27, d22, d24 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ andlt r0, r7, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x003cf7ff │ │ │ │ - sbcsvc pc, r4, r6, asr #4 │ │ │ │ + addsvs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vrecps.f32 d27, d6, d19 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ @ instruction: 0xf7ff002d │ │ │ │ vmax.f32 d27, d6, d29 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ andlt r0, r7, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0024f7ff │ │ │ │ blcs 0xd91b4 │ │ │ │ ldrlt sp, [r0, #-322]! @ 0xfffffebe │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -48050,76 +48050,76 @@ │ │ │ │ bl 0x1d8faf4 │ │ │ │ @ instruction: 0xd3260303 │ │ │ │ rsbpl pc, r0, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ strcc pc, [r0], #-1282 @ 0xfffffafe │ │ │ │ andls r9, r4, #5 │ │ │ │ @ instruction: 0xf1e56da0 │ │ │ │ - blls 0x1be8dc │ │ │ │ + blls 0x1be63c │ │ │ │ @ instruction: 0x6da19a04 │ │ │ │ ldmvs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ stmdavs sp, {r1, r8, sl, ip, pc}^ │ │ │ │ stmdavs r9, {r0, r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ ldmiblt r8, {r0, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tsteq r5, #212, 18 @ 0x350000 │ │ │ │ andne lr, r0, #3457024 @ 0x34c000 │ │ │ │ ldc2 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ ldmdavs r8, {r0, r1, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vceq.f32 , q11, │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ andlt r0, r7, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr15, {7} │ │ │ │ - sbcsvc pc, r4, r6, asr #4 │ │ │ │ + addsvs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr8, cr15, {7} │ │ │ │ - sbcsvc pc, r8, r6, asr #4 │ │ │ │ + addsvs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ svclt 0x0000becf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - bicsvc pc, ip, r6, asr #4 │ │ │ │ + orrsvs pc, ip, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vadd.f32 q3, , q8 │ │ │ │ - stclvs 13, cr15, [r3, #-980]! @ 0xfffffc2c │ │ │ │ + stclvs 13, cr15, [r3, #-308]! @ 0xfffffecc │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000beb9 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46064fb0 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ vhsub.s8 d16, d6, d2 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ ldclvs 1, cr0, [r8, #-180]! @ 0xffffff4c │ │ │ │ - ldc2l 2, cr15, [r8, #12] │ │ │ │ + ldc2 2, cr15, [r0, #-12]! │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrvs 8, 0, r6, cr2, cr8, {0} │ │ │ │ @ instruction: 0x3094f8d2 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldrmi r8, [r8, r7, lsr #3] │ │ │ │ ldclvs 3, cr11, [sp, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, pc}^ │ │ │ │ bl 0xfe937dd4 │ │ │ │ blcs 0x57fe0c │ │ │ │ cmnphi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - ldrbtvc pc, [ip], #582 @ 0x246 @ │ │ │ │ + ldrtvs pc, [ip], #582 @ 0x246 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x272228 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc300c │ │ │ │ @@ -48133,16 +48133,16 @@ │ │ │ │ @ instruction: 0xf0039003 │ │ │ │ msrlt SPSR_f, #43264 @ 0xa900 │ │ │ │ stccs 13, cr6, [r0, #-500] @ 0xfffffe0c │ │ │ │ mvnhi pc, r0 │ │ │ │ movw lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d14 │ │ │ │ - @ instruction: 0xf646819c │ │ │ │ - vmov.i32 d16, #262144 @ 0x00040000 │ │ │ │ + vand d24, d22, d12 │ │ │ │ + @ instruction: 0xf2c064d4 │ │ │ │ @ instruction: 0xf8d5042d │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcc0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ andcs pc, r8, ip, asr #17 │ │ │ │ @@ -48160,16 +48160,16 @@ │ │ │ │ @ instruction: 0xf8d3685b │ │ │ │ teqlt r3, #144, 4 │ │ │ │ stccs 13, cr6, [r0], {124} @ 0x7c │ │ │ │ @ instruction: 0x81a5f000 │ │ │ │ movw lr, #6612 @ 0x19d4 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d1 │ │ │ │ - @ instruction: 0xf6468120 │ │ │ │ - vbic.i32 d16, #262144 @ 0x00040000 │ │ │ │ + vrhadd.s8 d24, d6, d16 │ │ │ │ + vshl.s64 q11, q10, #0 │ │ │ │ @ instruction: 0xf8d4052d │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcd0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andcc pc, ip, ip, asr #17 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ @@ -48181,15 +48181,15 @@ │ │ │ │ ldclvs 0, cr9, [ip, #-12]! │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ ldmib r4, {r2, r3, r5, r6, r8, pc}^ │ │ │ │ bl 0xfe92fee8 │ │ │ │ blcs 0x43ff18 │ │ │ │ teqphi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ - strbeq pc, [r8, #-1606] @ 0xfffff9ba @ │ │ │ │ + strvc pc, [r8, #-582] @ 0xfffffdba │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlaeq.f64 d14, d12, d8 │ │ │ │ @ instruction: 0xf848cd0f │ │ │ │ @ instruction: 0xf8ce000c │ │ │ │ @ instruction: 0xf8ce1004 │ │ │ │ @ instruction: 0xf8ce2008 │ │ │ │ @@ -48198,15 +48198,15 @@ │ │ │ │ @ instruction: 0xf8026063 │ │ │ │ ldclvs 0, cr9, [ip, #-12]! │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r4, r5, r8, pc}^ │ │ │ │ bl 0xfe937f30 │ │ │ │ blcs 0x53ff68 │ │ │ │ rscshi pc, sl, r0, asr #4 │ │ │ │ - ldrbeq pc, [ip, #-1606] @ 0xfffff9ba @ │ │ │ │ + ldrvc pc, [ip, #-582] @ 0xfffffdba │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x272784 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc1004 │ │ │ │ @@ -48217,16 +48217,16 @@ │ │ │ │ rsbvs r3, r3, r4, lsl r3 │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ stccs 13, cr6, [r0, #-500] @ 0xfffffe0c │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ movw lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d6 │ │ │ │ - @ instruction: 0xf64680de │ │ │ │ - vmvn.i32 q8, #262144 @ 0x00040000 │ │ │ │ + vqadd.s8 q12, q11, q7 │ │ │ │ + vmvn.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8d5042d │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcc0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andcc pc, ip, ip, asr #17 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ @@ -48234,29 +48234,29 @@ │ │ │ │ andcs pc, r8, ip, asr #17 │ │ │ │ andseq pc, r0, ip, asr #17 │ │ │ │ andscc pc, r4, ip, lsr #17 │ │ │ │ stmdavs sl!, {r0, r1, r3, r5, r6, fp, sp, lr} │ │ │ │ rsbvs r3, fp, r6, lsl r3 │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ cmnlt fp, r3, ror r8 │ │ │ │ - @ instruction: 0xf6466833 │ │ │ │ - vaddw.s8 q8, q8, d12 │ │ │ │ + vtst.8 d22, d6, d19 │ │ │ │ + vmla.f d23, d0, d0[3] │ │ │ │ ldmdavs ip, {r0, r2, r3, r5, r8} │ │ │ │ vmax.s32 d20, d3, d16 │ │ │ │ - tstplt r0, sp, ror #30 @ p-variant is OBSOLETE │ │ │ │ + tstplt r0, sp, asr #29 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8872301 │ │ │ │ strtmi r3, [r0], -r8, asr #32 │ │ │ │ blx 0x147b3f0 │ │ │ │ stccs 13, cr6, [r0, #-500] @ 0xfffffe0c │ │ │ │ sbcshi pc, r3, r0 │ │ │ │ movwgt lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ vpadd.i8 d18, d0, d14 │ │ │ │ - @ instruction: 0xf646808c │ │ │ │ - @ instruction: 0xf2c0049c │ │ │ │ + vhadd.s8 d24, d22, d12 │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf8d5042d │ │ │ │ @ instruction: 0xf04fe000 │ │ │ │ stcgt 8, cr0, [pc], {-0} │ │ │ │ streq lr, [ip], -lr, lsl #22 │ │ │ │ andeq pc, ip, lr, asr #16 │ │ │ │ adcsvs r6, r2, r1, ror r0 │ │ │ │ rscsvs ip, r3, r7, lsl #24 │ │ │ │ @@ -48266,15 +48266,15 @@ │ │ │ │ tstcc lr, #0, 6 │ │ │ │ @ instruction: 0xf802606b │ │ │ │ vhadd.s8 d24, d2, d3 │ │ │ │ vmov.i16 , #4 @ 0x0004 │ │ │ │ @ instruction: 0xf8d80895 │ │ │ │ stmdacs r0, {} @ │ │ │ │ vqadd.s8 d13, d1, d28 │ │ │ │ - @ instruction: 0xf1b0fdf1 │ │ │ │ + @ instruction: 0xf1b0fd49 │ │ │ │ @ instruction: 0xdd370900 │ │ │ │ ldrtmi r2, [r2], r0, lsl #12 │ │ │ │ svclt 0x0000e018 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ bl 0x3194dc │ │ │ │ ldrmi r0, [r0], #-773 @ 0xfffffcfb │ │ │ │ andle r4, r2, #152, 4 @ 0x80000009 │ │ │ │ @@ -48287,155 +48287,155 @@ │ │ │ │ strcc sl, [r1], -r5 │ │ │ │ @ instruction: 0xd01b45b1 │ │ │ │ @ instruction: 0xf8d86d7c │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ orrlt fp, ip, #38 @ 0x26 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [r8], -lr, lsr #32 │ │ │ │ - blx 0x1d7be28 │ │ │ │ + @ instruction: 0xf9d4f263 │ │ │ │ ldmib r4, {r0, r2, r9, sl, lr}^ │ │ │ │ bne 0xfe7080a8 │ │ │ │ bicsle r4, r7, #152, 4 @ 0x80000009 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4620465a │ │ │ │ @ instruction: 0x36014619 │ │ │ │ - blx 0xfebfbcc2 │ │ │ │ + blx 0x1fbcc2 │ │ │ │ strhle r4, [r3, #81]! @ 0x51 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0x46282315 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - rscsvc pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + adcsvs pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe77bce6 │ │ │ │ + blx 0xffd7bce4 │ │ │ │ tstcs r1, #162529280 @ 0x9b00000 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ - @ instruction: 0xf64631ff │ │ │ │ - vmvn.i32 d16, #1024 @ 0x00000400 │ │ │ │ + vand , q11, │ │ │ │ + vrshr.s64 q11, q10, #64 │ │ │ │ vhsub.s8 d0, d2, d29 │ │ │ │ - usat pc, #16, r1, lsl #23 @ │ │ │ │ + ldrbt pc, [r0], r9, ror #21 @ │ │ │ │ @ instruction: 0x46204659 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - ldc2l 2, cr15, [lr], {2} │ │ │ │ + ldc2 2, cr15, [r6], #-8 │ │ │ │ @ instruction: 0x4659e7bd │ │ │ │ vmax.s32 d20, d2, d26 │ │ │ │ - sbfx lr, lr, #23, #19 │ │ │ │ + @ instruction: 0xe7b2eb36 │ │ │ │ ldrdeq pc, [ip], r2 │ │ │ │ tstcs lr, #90177536 @ 0x5600000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vrshr.s64 d16, d12, #64 │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d0, d2, d29 │ │ │ │ - @ instruction: 0xe784fb77 │ │ │ │ + str pc, [r4, pc, asr #21] │ │ │ │ @ instruction: 0x46202314 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - subseq pc, ip, #73400320 @ 0x4600000 │ │ │ │ + andsvc pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x1b7bd46 │ │ │ │ + blx 0xff17bd44 │ │ │ │ tstcs r6, #5767168 @ 0x580000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ - @ instruction: 0xf64631ff │ │ │ │ - vmvn.i32 q8, #1024 @ 0x00000400 │ │ │ │ + vand , q11, │ │ │ │ + vmvn.i32 d23, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d0, d2, d29 │ │ │ │ - ldr pc, [r5, -r1, ror #22]! │ │ │ │ + @ instruction: 0xe735fab9 │ │ │ │ @ instruction: 0x46202310 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - subeq pc, r8, #73400320 @ 0x4600000 │ │ │ │ + andvc pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x15fbd72 │ │ │ │ + blx 0xfebfbd70 │ │ │ │ tstcs lr, #227540992 @ 0xd900000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ - @ instruction: 0xf64631ff │ │ │ │ - vmov.i32 d16, #1024 @ 0x00000400 │ │ │ │ + vand , q11, │ │ │ │ + vrshr.s64 q11, q2, #64 │ │ │ │ vhsub.s8 d0, d2, d29 │ │ │ │ - ldrbt pc, [fp], -fp, asr #22 @ │ │ │ │ + ldrbt pc, [fp], -r3, lsr #21 @ │ │ │ │ @ instruction: 0x46282216 │ │ │ │ - cmnpeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 2, cr15, [r6], {2} │ │ │ │ + blx 0xffbfbd9a │ │ │ │ andscs lr, lr, #5767168 @ 0x580000 │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d0, d2, d29 │ │ │ │ - strb pc, [r6, -sp, lsl #25] @ │ │ │ │ + strb pc, [r6, -r5, ror #23] @ │ │ │ │ @ instruction: 0x46202214 │ │ │ │ - cmppeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 2, cr15, [r4], {2} │ │ │ │ + blx 0xff77bdbe │ │ │ │ andscs lr, r0, #228589568 @ 0xda00000 │ │ │ │ - @ instruction: 0xf6464620 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmax.s8 d20, d6, d16 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s8 d0, d2, d29 │ │ │ │ - sxtab pc, sl, fp, ror #24 @ │ │ │ │ + ssat pc, #11, r3, asr #23 @ │ │ │ │ @ instruction: 0x46282215 │ │ │ │ - mvnsvc pc, r6, asr #4 │ │ │ │ + @ instruction: 0x61bcf246 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [r2], #-8 │ │ │ │ + blx 0xff2fbde2 │ │ │ │ andscs lr, r1, #30408704 @ 0x1d00000 │ │ │ │ - @ instruction: 0xf6464620 │ │ │ │ - vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmax.s8 d20, d6, d16 │ │ │ │ + vsra.s64 q11, q10, #64 │ │ │ │ vrhadd.s8 d0, d2, d29 │ │ │ │ - ldrbt pc, [r4], -r9, ror #24 @ │ │ │ │ + ldrbt pc, [r4], -r1, asr #23 @ │ │ │ │ @ instruction: 0x4628221e │ │ │ │ - tstpeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsvs pc, r4, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 2, cr15, [r0], #-8 │ │ │ │ + blx 0xfee7be06 │ │ │ │ svclt 0x0000e63c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf7d46d65 │ │ │ │ - @ instruction: 0xf646f975 │ │ │ │ - vrsra.s64 d16, d28, #64 │ │ │ │ + vmul.i8 , q3, │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ strmi r0, [r2], -sp, lsr #6 │ │ │ │ - biceq pc, r4, r6, asr #12 │ │ │ │ + orrvc pc, r4, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s8 d4, d3, d24 │ │ │ │ - fstmdbxvs r3!, {d31-d104} @ Deprecated │ │ │ │ + vstmdbvs r3!, {s31-s267} │ │ │ │ pop {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff4038 │ │ │ │ svclt 0x0000bc59 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - mvnne pc, r6, asr #12 │ │ │ │ + @ instruction: 0x01acf646 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stclvs 13, cr6, [r2, #384]! @ 0x180 │ │ │ │ - blx 0x1f7be6e │ │ │ │ + blx 0xff57be6c │ │ │ │ pop {r0, r1, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ mcrrlt 7, 15, pc, r0, cr15 @ │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r6], {248} @ 0xf8 │ │ │ │ - @ instruction: 0xf6462201 │ │ │ │ - vmla.f d16, d16, d0[4] │ │ │ │ + vhsub.s8 d18, d6, d1 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ stclvs 1, cr0, [r0, #-180]! @ 0xffffff4c │ │ │ │ - blx 0x197be9e │ │ │ │ + blx 0xfef7be9c │ │ │ │ ldreq r6, [sl, r3, lsr #28] │ │ │ │ ldrbeq sp, [fp, -r7, lsl #8] │ │ │ │ stclvs 4, cr13, [r3, #-64]! @ 0xffffffc0 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ stclvs 12, cr11, [r0, #-140]! @ 0xffffff74 │ │ │ │ - @ instruction: 0xf6462202 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vhsub.s8 d18, d6, d2 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d0, d3, d29 │ │ │ │ - vmulvs.f64 d15, d19, d7 │ │ │ │ + @ instruction: 0x6e23fadf │ │ │ │ strble r0, [lr, #1883]! @ 0x75b │ │ │ │ andcs r6, r4, #96, 26 @ 0x1800 │ │ │ │ - mvnseq pc, r6, asr #12 │ │ │ │ + @ instruction: 0x71b8f246 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1f7beda │ │ │ │ + blx 0xff57bed8 │ │ │ │ pop {r0, r1, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ stclt 7, cr15, [sl], {255} @ 0xff │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -48464,20 +48464,20 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xff07d768 │ │ │ │ - eorseq r7, r2, ip, lsr #25 │ │ │ │ - eorseq r7, r2, r8, ror #25 │ │ │ │ + eorseq r7, r2, ip, ror #22 │ │ │ │ + eorseq r7, r2, r8, lsr #23 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -48502,42 +48502,42 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x1d7d800 │ │ │ │ - eorseq r7, r2, ip, lsr #25 │ │ │ │ - eorseq r7, r2, r0, lsl sp │ │ │ │ + eorseq r7, r2, ip, ror #22 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ tstle lr, r3, lsl #22 │ │ │ │ vadd.i8 d22, d2, d1 │ │ │ │ vmla.i d21, d0, d0[4] │ │ │ │ bvs 0x2ffa80 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ vhadd.s8 d29, d6, d15 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vqdmulh.s , q3, │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ @ instruction: 0xf646bb47 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb3f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -48546,35 +48546,35 @@ │ │ │ │ vmla.i d21, d0, d0[4] │ │ │ │ bvs 0x2ffae4 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ vhadd.s8 d29, d6, d15 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 d27, d6, d13 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ @ instruction: 0xf646bb15 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb0d │ │ │ │ orrslt r6, fp, r3, asr #16 │ │ │ │ stmdavs r3, {r0, r2, r3, r9, fp, lr} │ │ │ │ mrcvs 8, 0, r6, cr3, cr9, {0} │ │ │ │ movweq lr, #14897 @ 0x3a31 │ │ │ │ vrhadd.s8 d29, d6, d6 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ ldrbvs r0, [r1, #45] @ 0x2d │ │ │ │ blt 0xfff7d8f0 │ │ │ │ - sbcsvc pc, r4, r6, asr #4 │ │ │ │ + addsvs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blt 0xffdfd8fc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ @@ -48586,19 +48586,19 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andcs r6, r8, #196608 @ 0x30000 │ │ │ │ ldmdavs r8, {r1, r2, r8, fp, lr} │ │ │ │ @ instruction: 0xffc6f7fe │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ blt 0xff37d950 │ │ │ │ - eorseq r7, r2, ip, lsr lr │ │ │ │ + ldrshteq r7, [r2], -ip │ │ │ │ vldrvs d20, [fp, #-8] │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000bac5 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ rsble r2, sl, r0, lsl #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -48638,37 +48638,37 @@ │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ rsbvs sp, r2, r3, lsl r2 │ │ │ │ ldrbpl r6, [r5], #2082 @ 0x822 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ @ instruction: 0xf04fe7d4 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - blx 0x37c222 │ │ │ │ + blx 0x197c220 │ │ │ │ rsbscs lr, sp, #54001664 @ 0x3380000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d2, d16 │ │ │ │ - strtmi pc, [sl], -r5, lsl #22 │ │ │ │ + @ instruction: 0x462afa5d │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d2, d16 │ │ │ │ - @ instruction: 0xe7c1faff │ │ │ │ + @ instruction: 0xe7c1fa57 │ │ │ │ @ instruction: 0xf04f227d │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - blx 0xffe7c248 │ │ │ │ + blx 0x147c248 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blcs 0xd9b70 │ │ │ │ addshi pc, r3, r0, asr #4 │ │ │ │ svcmi 0x00944606 │ │ │ │ - stc2l 2, cr15, [sl, #-424]! @ 0xfffffe58 │ │ │ │ + stc2l 2, cr15, [sl], {106} @ 0x6a │ │ │ │ ldcvs 1, cr11, [ip, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf3402c00 │ │ │ │ ldclvs 0, cr8, [sp], #640 @ 0x280 │ │ │ │ strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ andcc lr, ip, #3 │ │ │ │ @ instruction: 0xf000429c │ │ │ │ @@ -48686,133 +48686,133 @@ │ │ │ │ vtst.8 d22, d0, d18 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf8d20391 │ │ │ │ ldmdavs ip, {pc} │ │ │ │ rsbs fp, r4, r4, lsr #18 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rsbsle r2, r0, r0, lsl #24 │ │ │ │ - ldc2 2, cr15, [r6, #-424]! @ 0xfffffe58 │ │ │ │ + ldc2 2, cr15, [r6], {106} @ 0x6a │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ teqcs sl, r6 @ │ │ │ │ vmax.s32 q10, q1, q0 │ │ │ │ - bl 0xfe87e6c4 │ │ │ │ - @ instruction: 0xf6460908 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + bl 0xfe87e424 │ │ │ │ + vmla.i8 d16, d6, d8 │ │ │ │ + vmla.f d23, d16, d0[1] │ │ │ │ strbmi r0, [r0], -sp, lsr #2 │ │ │ │ vmax.s32 q10, q1, q5 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d06b │ │ │ │ @ instruction: 0xf8d33268 │ │ │ │ @ instruction: 0xf1bbb004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs sp, {r1, r2, r3, r6, r7, pc} │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ ldrbmi r3, [ip, #-1296] @ 0xfffffaf0 │ │ │ │ sbchi pc, r7, r0 │ │ │ │ ldrdge pc, [ip], -r5 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0xf8da3401 │ │ │ │ vhadd.s32 d17, d2, d0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs r4!, {r1, r2, r4, r5, r7, pc} │ │ │ │ vmax.s32 q10, q1, q0 │ │ │ │ - stmdbvs r5!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vhsub.s8 d4, d16, d5 │ │ │ │ bvs 0x91fe08 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ blne 0x114035c │ │ │ │ strtmi r4, [r8], #659 @ 0x293 │ │ │ │ ldrmi fp, [r3], -r8, lsr #30 │ │ │ │ @ instruction: 0x461d6d78 │ │ │ │ stmdble sl!, {r2, r3, r4, r7, r9, lr} │ │ │ │ - msrpl (UNDEF: 96), r7 │ │ │ │ + msrmi R8_usr, r7 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf922f202 │ │ │ │ + @ instruction: 0xf87af202 │ │ │ │ @ instruction: 0x462a6d78 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ ldclvs 14, cr15, [fp, #-980]! @ 0xfffffc2c │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ ldmfd sp!, {r8} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ vtst.8 d27, d22, d25 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf8d2b9a7 │ │ │ │ stmdacs r0, {r2, r3, r7} │ │ │ │ @ instruction: 0xf646d188 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ strcs fp, [r0], #-2459 @ 0xfffff665 │ │ │ │ strcs lr, [r0, #-1937] @ 0xfffff86f │ │ │ │ vabd.s8 q15, , │ │ │ │ - vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vand d0, d2, d18 │ │ │ │ - ldclvs 8, cr15, [r8, #-988]! @ 0xfffffc24 │ │ │ │ + ldclvs 8, cr15, [r8, #-316]! @ 0xfffffec4 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ @ instruction: 0xf8d5e7d3 │ │ │ │ @ instruction: 0xf1b88008 │ │ │ │ @ instruction: 0xd1ae0f00 │ │ │ │ - rsbseq pc, sp, r8, asr #12 │ │ │ │ + eorvc pc, sp, r8, asr #4 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ - blx 0xffa7c37c │ │ │ │ + blx 0x107c37c │ │ │ │ subcs r4, r7, r1, lsl #13 │ │ │ │ - ldc2l 1, cr15, [sl, #992] @ 0x3e0 │ │ │ │ - @ instruction: 0xf6462247 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + ldc2 1, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ + vhsub.s8 q9, q3, │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf7d0012d │ │ │ │ @ instruction: 0x4601eabe │ │ │ │ @ instruction: 0xf1e44648 │ │ │ │ - mcrvs 13, 1, pc, cr3, cr11, {4} @ │ │ │ │ + mcrvs 12, 1, pc, cr3, cr3, {7} @ │ │ │ │ @ instruction: 0x3090f8d3 │ │ │ │ strtmi fp, [r0], -r3, ror #2 │ │ │ │ @ instruction: 0x46014798 │ │ │ │ - subsne pc, r8, r6, asr #12 │ │ │ │ + andseq pc, r8, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfeb7c406 │ │ │ │ + blx 0x17c406 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - stc2 1, cr15, [sl, #912] @ 0x390 │ │ │ │ + stc2l 1, cr15, [r2], #912 @ 0x390 │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ - bne 0xfe17d54c │ │ │ │ + beq 0x117d54c │ │ │ │ beq 0xbbc738 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orrslt r6, r2, sl, asr r8 │ │ │ │ @ instruction: 0x4650681b │ │ │ │ movwne lr, #35587 @ 0x8b03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ - blx 0xfe57c436 │ │ │ │ + blx 0xffb7c434 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2l 1, cr15, [r2, #-912]! @ 0xfffffc70 │ │ │ │ + stc2l 1, cr15, [sl], {228} @ 0xe4 │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ ldrmi r6, [r0, #2138] @ 0x85a │ │ │ │ andcs sp, sl, ip, ror #7 │ │ │ │ - ldc2 1, cr15, [lr, #992] @ 0x3e0 │ │ │ │ - cmnpne r8, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + ldc2l 1, cr15, [r6], #992 @ 0x3e0 │ │ │ │ + teqpeq r8, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ blgt 0x111480 │ │ │ │ subsvs r6, r1, r0, lsl r0 │ │ │ │ ldrmi r4, [r1], -r8, asr #12 │ │ │ │ tsthi r3, fp, lsl r8 │ │ │ │ - ldc2l 1, cr15, [ip, #-912] @ 0xfffffc70 │ │ │ │ + ldc2 1, cr15, [r4], #912 @ 0x390 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2l 1, cr15, [r8, #-912] @ 0xfffffc70 │ │ │ │ + ldc2 1, cr15, [r0], #912 @ 0x390 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vhadd.s8 d2, d0, d0 │ │ │ │ - strmi pc, [r3], -sp, asr #30 │ │ │ │ + strmi pc, [r3], -r5, lsr #29 │ │ │ │ adcvs r4, fp, r8, asr #12 │ │ │ │ - blx 0xf7c436 │ │ │ │ + blx 0xfe57c434 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ @ instruction: 0xf646e745 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b919 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ bmi 0x66c404 │ │ │ │ blcs 0x5b114 │ │ │ │ strlt sp, [r0, #-3365] @ 0xfffff2db │ │ │ │ @@ -48844,27 +48844,27 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ strmi fp, [r5], -ip, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ @ instruction: 0xb1244274 │ │ │ │ - blx 0xffefc6fa │ │ │ │ + blx 0x16fc6fa │ │ │ │ addmi r6, r3, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ vmin.s32 d20, d10, d13 │ │ │ │ - mvnlt pc, r3, ror #23 │ │ │ │ + mvnlt pc, r3, asr #22 │ │ │ │ vldrvs s8, [r3, #-80] @ 0xffffffb0 │ │ │ │ vstmdble r2!, {d2-d1} │ │ │ │ bl 0x11b0d0 │ │ │ │ movwcs r0, #3139 @ 0xc43 │ │ │ │ and r4, r3, sl, lsl #12 │ │ │ │ andcc r3, ip, #201326592 @ 0xc000000 │ │ │ │ andsle r4, r8, r3, ror #10 │ │ │ │ @@ -48902,32 +48902,32 @@ │ │ │ │ eorcs pc, r3, r0, asr r8 @ │ │ │ │ addsmi r3, r6, #201326592 @ 0xc000000 │ │ │ │ strdlt sp, [r5, r7] │ │ │ │ cmnlt r3, fp, lsr #18 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmplt r4, ip, lsl r8 │ │ │ │ - blx 0xfe1fc7e2 │ │ │ │ + blx 0xff9fc7e0 │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf8d4d004 │ │ │ │ stccs 2, cr4, [r0], {116} @ 0x74 │ │ │ │ strcs sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ ldrb fp, [r0, r4, lsr #18]! │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rscle r2, ip, r0, lsl #24 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - addmi pc, r5, #41728 @ 0xa300 │ │ │ │ + addmi pc, r5, #257024 @ 0x3ec00 │ │ │ │ vorr , q13, q11 │ │ │ │ - movtlt pc, #2917 @ 0xb65 @ │ │ │ │ + movtlt pc, #2757 @ 0xac5 @ │ │ │ │ vldrvs d4, [sp, #-88] @ 0xffffffa8 │ │ │ │ stcle 13, cr2, [r0, #-0] │ │ │ │ ldrdgt pc, [ip], #-131 @ 0xffffff7d │ │ │ │ strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcc lr, ip, #2 │ │ │ │ andsle r4, r6, fp, lsr #5 │ │ │ │ @@ -48962,137 +48962,137 @@ │ │ │ │ ldc2 0, cr15, [r6, #-8] │ │ │ │ andlt fp, r2, r8, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d6, d0 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff0100 │ │ │ │ @ instruction: 0x4603ff51 │ │ │ │ stmdavs r2!, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x191df88 │ │ │ │ bcs 0x1a33fbc │ │ │ │ vrhadd.s8 d29, d2, d13 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ vqsub.s8 d16, d22, d5 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ addsvs r0, r3, sp, lsr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ vmax.f32 , q11, │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ andlt r0, r2, sp, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00bcf7fe │ │ │ │ - sbcsvc pc, r4, r6, asr #4 │ │ │ │ + addsvs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00b6f7fe │ │ │ │ rsbpl pc, r0, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - adcvc pc, r0, r6, asr #4 │ │ │ │ + rsbvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ubfx r6, r3, #0, #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9719c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x11a014 │ │ │ │ ldmib r3, {r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff0101 │ │ │ │ teqplt r8, r1, lsl pc @ p-variant is OBSOLETE │ │ │ │ - adcvc pc, r0, r6, asr #4 │ │ │ │ + rsbvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0092f7fe │ │ │ │ - sbcsvc pc, r4, r6, asr #4 │ │ │ │ + addsvs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x008af7fe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb971e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ andcs fp, r0, r5, lsl #1 │ │ │ │ - @ instruction: 0xff6cf201 │ │ │ │ + cdp2 2, 12, cr15, cr4, cr1, {0} │ │ │ │ stmdavs fp!, {r2, r9, sl, lr}^ │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ eorsle r2, ip, r3, lsl #20 │ │ │ │ ldrdeq lr, [r1, -r3] │ │ │ │ mcr2 7, 7, pc, cr8, cr15, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf12cd03b │ │ │ │ - bmi 0x107f2b0 │ │ │ │ + bmi 0x107f010 │ │ │ │ umaalcc pc, r8, r2, r8 @ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ sbceq pc, ip, #13959168 @ 0xd50000 │ │ │ │ - @ instruction: 0x11a8f646 │ │ │ │ + msreq (UNDEF: 104), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - movne pc, #73400320 @ 0x4600000 │ │ │ │ + msreq SPSR_, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccs pc, r0, #13959168 @ 0xd50000 │ │ │ │ svclt 0x00082800 │ │ │ │ @ instruction: 0xf646460b │ │ │ │ - vsra.s64 d17, d28, #64 │ │ │ │ + vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r0], -sp, lsr #2 │ │ │ │ - cdp2 2, 8, cr15, cr8, cr2, {0} │ │ │ │ + stc2l 2, cr15, [r0, #8]! │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r0, r5, fp, sp, lr} │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ stmdavs r2!, {r1, r2, r3, r5, r8, r9, fp, lr}^ │ │ │ │ ldclvs 6, cr4, [r8, #-116] @ 0xffffff8c │ │ │ │ stc2l 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xff40f7fe │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d1, d16 │ │ │ │ - vfma.f32 , q11, │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + sha1c.32 , q3, │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ stccs 15, cr15, [r0], {51} @ 0x33 │ │ │ │ strdlt sp, [r5], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldcvs 13, cr11, [r3, #-192] @ 0xffffff40 │ │ │ │ @ instruction: 0xddbb2b01 │ │ │ │ @ instruction: 0xf0fd4628 │ │ │ │ - @ instruction: 0xf0fdfd8b │ │ │ │ - mulls r3, r1, sp │ │ │ │ + @ instruction: 0xf0fdfce3 │ │ │ │ + andls pc, r3, r9, ror #25 │ │ │ │ @ instruction: 0xf0ff4628 │ │ │ │ - @ instruction: 0xf8d5ff4b │ │ │ │ + @ instruction: 0xf8d5fea3 │ │ │ │ strmi r5, [r3], -ip, asr #5 │ │ │ │ - @ instruction: 0x11a8f646 │ │ │ │ + msreq (UNDEF: 104), r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcne pc, r0, r6, asr #12 │ │ │ │ + rsbeq pc, r0, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vstrcs s18, [r0, #-12] │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ - asrsne pc, r6, #12 @ │ │ │ │ + cmnpeq r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 2, 3, cr15, cr10, cr2, {0} │ │ │ │ + ldc2 2, cr15, [r2, #8] │ │ │ │ vaba.s8 d30, d27, d16 │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, r1, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf646d5aa │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vaddl.s8 q8, d16, d8 │ │ │ │ @ instruction: 0xf123002d │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7a2 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r4, r9, r7, fp │ │ │ │ @@ -49110,15 +49110,15 @@ │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s8 d19, d0, d5 │ │ │ │ vqdmlal.s q8, d0, d8 │ │ │ │ ldmdavs r2, {r0, r4, r7, r8, fp} │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ stc2l 0, cr15, [r6], #8 │ │ │ │ - blx 0xefc95a │ │ │ │ + blx 0xfe4fc958 │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ mrscs r3, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8d3b133 │ │ │ │ strtpl r2, [r1], #704 @ 0x2c0 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldmdavc pc, {r0, r1, r8, r9, fp, ip, pc} @ │ │ │ │ @@ -49163,33 +49163,33 @@ │ │ │ │ msrpl SPSR_, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andhi pc, r4, r3, asr #17 │ │ │ │ @ instruction: 0x46204b54 │ │ │ │ ldrbvs r9, [sl], #-2561 @ 0xfffff5ff │ │ │ │ ldc2 0, cr15, [lr], {2} │ │ │ │ @ instruction: 0xf1f84620 │ │ │ │ - @ instruction: 0xe775fb1b │ │ │ │ + @ instruction: 0xe775fa73 │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ sbccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ bcs 0x975e4 │ │ │ │ strbtpl fp, [r5], #3842 @ 0xf02 │ │ │ │ strmi r3, [r0], r1, lsl #12 │ │ │ │ blx 0xffffe260 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vaba.s q7, , q4 │ │ │ │ - strmi pc, [r3], -r9, lsr #30 │ │ │ │ + strmi pc, [r3], -r1, lsl #29 │ │ │ │ @ instruction: 0x46582210 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, sp, pc} │ │ │ │ eorpl pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf118ab04 │ │ │ │ - @ instruction: 0x4603ff1f │ │ │ │ + @ instruction: 0x4603fe77 │ │ │ │ cmnle sl, r0, lsl #16 │ │ │ │ rsclt r9, sp, #4, 16 @ 0x40000 │ │ │ │ - blx 0x1bfc5d4 │ │ │ │ + @ instruction: 0xf9c6f0d0 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ ldr r9, [r3, r1] │ │ │ │ @ instruction: 0xc014f8dd │ │ │ │ @ instruction: 0xf1bc4b3a │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ stmdacs r0, {r3, r4, r8, sl, fp, sp, lr} │ │ │ │ ldclvs 13, cr13, [r9], {105} @ 0x69 │ │ │ │ @@ -49203,50 +49203,50 @@ │ │ │ │ mulcc r4, fp, r8 │ │ │ │ @ instruction: 0xf8d9b1fb │ │ │ │ blcs 0x4c2d8 │ │ │ │ ldrmi sp, [sl], r2, lsr #1 │ │ │ │ @ instruction: 0xf8dae004 │ │ │ │ @ instruction: 0xf1baa274 │ │ │ │ addsle r0, fp, r0, lsl #30 │ │ │ │ - @ instruction: 0xf92cf26a │ │ │ │ + @ instruction: 0xf88cf26a │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xd1f44298 │ │ │ │ sbccc pc, r0, #14286848 @ 0xda0000 │ │ │ │ stclpl 6, cr4, [r2], #320 @ 0x140 │ │ │ │ svclt 0x00022a01 │ │ │ │ ldrbmi r5, [r0], r5, ror #9 │ │ │ │ @ instruction: 0xf7fe3601 │ │ │ │ strmi pc, [r2], pc, asr #18 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ strtmi lr, [r0], -r6, lsl #15 │ │ │ │ - blx 0xfed7caf8 │ │ │ │ + blx 0x37caf8 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.f32 d27, d6, d4 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ tstle r6, sp, lsr #32 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8d3bdd9 │ │ │ │ strb fp, [r5, ip, asr #32] │ │ │ │ @ instruction: 0xf1f84620 │ │ │ │ - blmi 0x47edbc │ │ │ │ + blmi 0x47eb1c │ │ │ │ blls 0x21a3b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00040300 │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vhadd.s , , q12 │ │ │ │ - @ instruction: 0xf113f9cb │ │ │ │ + @ instruction: 0xf113f92b │ │ │ │ svclt 0x00180f16 │ │ │ │ svceq 0x0022f113 │ │ │ │ svclt 0x000c4620 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - blx 0xfe17cb58 │ │ │ │ + @ instruction: 0xf9dcf1f8 │ │ │ │ rscle r2, r4, r0, lsl #24 │ │ │ │ strls lr, [r1, -ip, asr #15] │ │ │ │ movwcs lr, #1882 @ 0x75a │ │ │ │ @ instruction: 0xdeff791b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -49263,30 +49263,30 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ sha1c.32 q11, q8, q11 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ ands fp, r0, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s32 , q5, q14 │ │ │ │ - ldmdavs r3!, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ strtmi pc, [r0], -sp, lsr #24 │ │ │ │ @ instruction: 0xf8def7fe │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ movwcs sp, #502 @ 0x1f6 │ │ │ │ vorr d23, d10, d19 │ │ │ │ - adcmi pc, r8, #10813440 @ 0xa50000 │ │ │ │ + adcmi pc, r8, #327680 @ 0x50000 │ │ │ │ vhadd.s8 , q1, │ │ │ │ vmls.i d21, d0, d0[4] │ │ │ │ - vqshl.s32 d16, d5, d26 │ │ │ │ - adcmi pc, r8, #10289152 @ 0x9d0000 │ │ │ │ + vqshl.s32 d16, d5, d25 │ │ │ │ + adcmi pc, r8, #1012 @ 0x3f4 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, lr, r0, lsl #22 │ │ │ │ - adcvc pc, r0, r6, asr #4 │ │ │ │ + rsbvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ strcs r2, [r1, #-1] │ │ │ │ blx 0xfeefc434 │ │ │ │ andcs fp, r0, r0, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -49300,15 +49300,15 @@ │ │ │ │ andcc lr, ip, #2 │ │ │ │ mulle r6, r8, r2 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ addmi r3, sp, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4616d1f7 │ │ │ │ strcs lr, [r0], -sp, lsr #15 │ │ │ │ vabd.s8 d30, d22, d27 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf7ffbd39 │ │ │ │ adcvs pc, r0, r1, ror ip @ │ │ │ │ vabd.s8 q15, q9, │ │ │ │ vmls.i d21, d0, d0[4] │ │ │ │ @ instruction: 0xf7ff0495 │ │ │ │ @@ -49318,24 +49318,24 @@ │ │ │ │ ldr pc, [fp, fp, asr #21]! │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb976a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - rscsne pc, r8, r6, asr #12 │ │ │ │ + adcseq pc, r8, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movwls r4, #13841 @ 0x3611 │ │ │ │ @ instruction: 0xf1f79202 │ │ │ │ - eorvs pc, r5, fp, asr pc @ │ │ │ │ + strhtvs pc, [r5], -r3 @ │ │ │ │ @ instruction: 0xf1e39001 │ │ │ │ - stmdbls r1, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1e46060 │ │ │ │ - @ instruction: 0xf1e3f935 │ │ │ │ - blls 0x27f728 │ │ │ │ + @ instruction: 0xf1e3f88d │ │ │ │ + blls 0x27f488 │ │ │ │ movweq lr, #10692 @ 0x29c4 │ │ │ │ blls 0x126cec │ │ │ │ adcvs r6, sl, fp, lsr #32 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -49346,27 +49346,27 @@ │ │ │ │ svceq 0x00ecf8cc │ │ │ │ blmi 0x4ec71c │ │ │ │ stmdavs r4, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blcc 0x17e664 │ │ │ │ ldrmi r9, [r8], -r0, lsl #2 │ │ │ │ - stc2l 1, cr15, [lr], {247} @ 0xf7 │ │ │ │ + stc2 1, cr15, [r6], #-988 @ 0xfffffc24 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf908f1e4 │ │ │ │ + @ instruction: 0xf860f1e4 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r3, sl, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8d0f273 │ │ │ │ + @ instruction: 0xf830f273 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ addlt r6, r7, r0, lsl #17 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @@ -49375,130 +49375,130 @@ │ │ │ │ stmdavs r1, {r0, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ eorpl pc, r3, r1, asr #16 │ │ │ │ bl 0x11a90c │ │ │ │ mvnslt r0, r1, lsl #24 │ │ │ │ ldrtmi r9, [fp], -r2, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf6469601 │ │ │ │ - vmla.f d18, d0, d0[3] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ andlt pc, r7, fp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcne 13, 15, fp, r9, cr0 │ │ │ │ movwls r9, #16901 @ 0x4205 │ │ │ │ - @ instruction: 0xffc8f1e3 │ │ │ │ + @ instruction: 0xff20f1e3 │ │ │ │ ldmib sp, {r5, r7, fp, sp, lr}^ │ │ │ │ ldrb r3, [r8, r4, lsl #4] │ │ │ │ @ instruction: 0x462a463b │ │ │ │ strls r4, [sp], -r0, lsr #12 │ │ │ │ - orrcs pc, ip, r6, asr #12 │ │ │ │ + cmppne ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ svclt 0x0000bf89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb977f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - biccs pc, r0, r6, asr #12 │ │ │ │ + orrne pc, r0, r6, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf1e46840 │ │ │ │ - @ instruction: 0x2100f89b │ │ │ │ - @ instruction: 0xf1e46868 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf1e36840 │ │ │ │ + strdcs pc, [r0, -r3] │ │ │ │ + @ instruction: 0xf1e36868 │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, ip, lsr #16 │ │ │ │ vtst.8 d6, d0, d9 │ │ │ │ - rsbvs pc, r0, fp, lsl #21 │ │ │ │ + rsbvs pc, r0, r3, ror #19 │ │ │ │ stmdavs r3, {r3, r5, r6, fp, sp, lr}^ │ │ │ │ andle r2, fp, r2, lsl #22 │ │ │ │ stmdavs r3, {sl, sp} │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf1f83401 │ │ │ │ - stmdavs r8!, {r0, r2, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r8!, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ blcc 0xda748 │ │ │ │ ldmle r4!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf1e32101 │ │ │ │ - stmiavs sl!, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, fp, lsr #16 │ │ │ │ tstvs sl, r2, asr r8 │ │ │ │ stmiavs r8!, {r2, r3, r5, fp, sp, lr} │ │ │ │ - cdp2 1, 8, cr15, cr10, cr3, {7} │ │ │ │ + stc2l 1, cr15, [r2, #908]! @ 0x38c │ │ │ │ andcs r6, r0, r0, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0fe8 │ │ │ │ - @ instruction: 0xf2c064f8 │ │ │ │ + @ instruction: 0xf2c054b8 │ │ │ │ @ instruction: 0x46050433 │ │ │ │ stmdavs r0!, {r0, r1, r7, ip, sp, pc} │ │ │ │ ands fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b170 │ │ │ │ - stc2 2, cr15, [lr, #388]! @ 0x184 │ │ │ │ + stc2 2, cr15, [lr, #-388] @ 0xfffffe7c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - tstpvc r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - blx 0xff07cede │ │ │ │ - ldrsbteq r7, [r2], -ip │ │ │ │ + blx 0x67cede │ │ │ │ + mlaseq r2, ip, sp, r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blmi 0x9120dc │ │ │ │ addlt r2, r4, r1, lsl #2 │ │ │ │ strmi r2, [r8], -ip, lsl #4 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 1, 13, cr15, cr4, cr2, {7} │ │ │ │ + cdp2 1, 2, cr15, cr12, cr2, {7} │ │ │ │ rsbcs pc, r8, #216, 16 @ 0xd80000 │ │ │ │ @ instruction: 0xb3224606 │ │ │ │ tstlt r3, #5439488 @ 0x530000 │ │ │ │ ldmdavs r5, {r8, r9, sl, sp} │ │ │ │ strne lr, [r7, #-2821] @ 0xfffff4fb │ │ │ │ ldmdbvs r9, {r0, r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xdd162900 │ │ │ │ ldmib r3, {sl, sp}^ │ │ │ │ andcs ip, r1, #2, 28 │ │ │ │ strbtmi r6, [r9], -fp, lsr #16 │ │ │ │ @ instruction: 0xf85e4630 │ │ │ │ strtmi lr, [r3], #-36 @ 0xffffffdc │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r0, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf1e33e00 │ │ │ │ - stmiavs fp!, {r0, r1, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf1e23e00 │ │ │ │ + stmiavs fp!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ adcmi r6, r2, #425984 @ 0x68000 │ │ │ │ @ instruction: 0xf8d8dceb │ │ │ │ ldmdavs r3, {r3, r5, r6, r9, sp}^ │ │ │ │ adcsmi r3, fp, #262144 @ 0x40000 │ │ │ │ blmi 0x2b6ab8 │ │ │ │ blls 0x11a7b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vorn q12, q9, q8 │ │ │ │ - svclt 0x0000ffc9 │ │ │ │ + svclt 0x0000ff29 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ ldmdavs fp, {r4, r7, r8, ip, sp, pc} │ │ │ │ @@ -49525,17 +49525,17 @@ │ │ │ │ bl 0xfeb979d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q8 │ │ │ │ vqdmlsl.s , d0, d0[4] │ │ │ │ @ instruction: 0xf5070795 │ │ │ │ addlt r3, r3, r0, lsl #12 │ │ │ │ @ instruction: 0xf12c68b8 │ │ │ │ - @ instruction: 0x2100f8b7 │ │ │ │ + tstpcs r0, pc, lsl #16 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1e46db0 │ │ │ │ - ldmvs r8!, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r8!, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d06db1 │ │ │ │ blcs 0x4d1c4 │ │ │ │ strcs sp, [r0, #-3355] @ 0xfffff2e5 │ │ │ │ strtmi r4, [r2], -ip, lsr #12 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ strmi r6, [r5], #-3505 @ 0xfffff24f │ │ │ │ adcmi r6, fp, #4915200 @ 0x4b0000 │ │ │ │ @@ -49546,49 +49546,49 @@ │ │ │ │ stmdavs r9, {r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf984f7fe │ │ │ │ ldmdavs r8, {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ andcs fp, r0, #89088 @ 0x15c00 │ │ │ │ @ instruction: 0xf646e7f2 │ │ │ │ - vmlal.s q9, d16, d0[3] │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xc8858 │ │ │ │ subpl pc, r3, #64, 4 │ │ │ │ - blx 0xffcfd078 │ │ │ │ - ldrshteq r7, [r2], -r4 │ │ │ │ + blx 0x12fd078 │ │ │ │ + ldrhteq r7, [r2], -r4 │ │ │ │ orrlt r6, r3, #4390912 @ 0x430000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ stmdavs r2, {r0, r2, r4, r7, r8, r9} │ │ │ │ strcc pc, [r0], #-1283 @ 0xfffffafd │ │ │ │ ldmvs r8, {r1, r7, ip, sp, pc} │ │ │ │ stcvs 8, cr6, [r1, #72]! @ 0x48 │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ orrlt r4, r8, r2, lsl #12 │ │ │ │ stcvs 6, cr4, [r0, #68]! @ 0x44 │ │ │ │ @ instruction: 0xf1e49201 │ │ │ │ - ldmib r4, {r0, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x814f8 │ │ │ │ @ instruction: 0xf7fe6819 │ │ │ │ @ instruction: 0x6d63f947 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0x6fe8b0 │ │ │ │ - sbcsvc pc, r8, r6, asr #4 │ │ │ │ + addsvs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ vpadd.i8 d27, d6, d1 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ svclt 0x0000bb0b │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -49620,18 +49620,18 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ strbpl pc, [r0, -r2, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf5074604 │ │ │ │ ldmvs r8!, {r9, sl, ip, sp} │ │ │ │ - @ instruction: 0xfff8f12b │ │ │ │ + @ instruction: 0xff50f12b │ │ │ │ ldmdavs ip, {r0, r1, r5, fp, sp, lr} │ │ │ │ - vmax.s32 d20, d2, d16 │ │ │ │ - stmdaeq r5, {r0, r2, fp, ip, sp, lr, pc}^ │ │ │ │ + vmax.s32 d20, d1, d16 │ │ │ │ + stmdaeq r5, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldcvs 6, cr4, [r0, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ ldmvs r8!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00182d00 │ │ │ │ vldrle d2, [r7, #-0] │ │ │ │ strcs r6, [r0], #-3507 @ 0xfffff24d │ │ │ │ @@ -49642,41 +49642,41 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xf8d02300 │ │ │ │ addsmi r2, r4, #112, 4 │ │ │ │ movwcs fp, #4012 @ 0xfac │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - adcvc pc, r0, r6, asr #4 │ │ │ │ + rsbvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ blt 0xfe37e9cc │ │ │ │ blcs 0xdaae4 │ │ │ │ vhadd.s8 d29, d6, d5 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ ldrlt fp, [r0, #-2691]! @ 0xfffff57d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ strbtpl pc, [r0], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ strcc pc, [r0, #-1284] @ 0xfffffafc │ │ │ │ andls r6, r1, r1, lsl r9 │ │ │ │ tstls r0, r8, lsl #12 │ │ │ │ - @ instruction: 0xffbaf261 │ │ │ │ + @ instruction: 0xff1af261 │ │ │ │ stmdaeq r2, {r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe6da8 │ │ │ │ blls 0xbee58 │ │ │ │ ldmdavs sl, {r5, r7, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r1, r3, r5, r7, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff6819 │ │ │ │ vrecps.f32 , q3, │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ andlt r0, r3, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x167ea34 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -49685,53 +49685,53 @@ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x3094f8d7 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x46054798 │ │ │ │ andscs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf1e24608 │ │ │ │ - pkhbtmi pc, r0, r3, lsl #26 @ │ │ │ │ + strmi pc, [r0], fp, ror #24 │ │ │ │ rsbeq pc, r8, #12976128 @ 0xc60000 │ │ │ │ @ instruction: 0xf64fb1f5 │ │ │ │ - @ instruction: 0xf2c064f8 │ │ │ │ + @ instruction: 0xf2c054b8 │ │ │ │ stmdavs r0!, {r0, r1, r4, r5, sl} │ │ │ │ eors fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b370 │ │ │ │ - blx 0xfec7d41a │ │ │ │ + blx 0x47d41a │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ andls r2, r3, r1, lsl #4 │ │ │ │ movwls sl, #18691 @ 0x4903 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ movwls r3, #20612 @ 0x5084 │ │ │ │ @ instruction: 0xf1e29406 │ │ │ │ - stmdbvs r3!, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ orrscc lr, fp, #3244032 @ 0x318000 │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ stmib r6, {r0, r1, r3, r8, ip, sp, pc}^ │ │ │ │ blmi 0x44d930 │ │ │ │ blls 0x21ab30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d781f0 │ │ │ │ ldr r5, [sp, ip, lsl #1]! │ │ │ │ - tstpvc r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, r0, r6, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - @ instruction: 0xf9a2f206 │ │ │ │ - ldc2l 2, cr15, [sl, #456]! @ 0x1c8 │ │ │ │ + @ instruction: 0xf8faf206 │ │ │ │ + ldc2l 2, cr15, [sl, #-456] @ 0xfffffe38 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r7, [r2], -ip │ │ │ │ + mlaseq r2, ip, sp, r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, asr #31 │ │ │ │ addlt r4, r9, ip, lsr #20 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -49754,94 +49754,94 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ rsbpl pc, ip, #212, 16 @ 0xd40000 │ │ │ │ tstls r3, r0, lsl r6 │ │ │ │ stmdbge r2, {r0, r9, sp} │ │ │ │ movwls r9, #4869 @ 0x1305 │ │ │ │ strls r9, [r2, #-1796] @ 0xfffff8fc │ │ │ │ - ldc2l 1, cr15, [r6, #904]! @ 0x388 │ │ │ │ + stc2l 1, cr15, [lr, #-904] @ 0xfffffc78 │ │ │ │ @ instruction: 0xf8d49b01 │ │ │ │ ldmdbvs r9, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0xf8c4440a │ │ │ │ cdpcs 2, 0, cr2, cr0, cr12, {3} │ │ │ │ adcsmi sp, r5, #219 @ 0xdb │ │ │ │ @ instruction: 0xf8c4bf08 │ │ │ │ sbcsle r2, r6, r0, ror r2 │ │ │ │ ldmdavs r1, {r1, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r7, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdavs r9, {r0, r1, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ - rscscs pc, r0, r6, asr #12 │ │ │ │ + adcsne pc, r0, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf11e40f0 │ │ │ │ - sha1su0.32 , q9, │ │ │ │ - svclt 0x0000fd95 │ │ │ │ + vfms.f16 d27, d2, d25 │ │ │ │ + svclt 0x0000fcf5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8d02101 │ │ │ │ @ instruction: 0xf1e20268 │ │ │ │ - movwcs pc, #3475 @ 0xd93 @ │ │ │ │ + movwcs pc, #3307 @ 0xceb @ │ │ │ │ orrscc lr, sl, #196, 18 @ 0x310000 │ │ │ │ rsbscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x504bb8 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ umaalcc pc, r8, r3, r8 @ │ │ │ │ mulls r1, r3, r1 │ │ │ │ - stc2 2, cr15, [lr], {105} @ 0x69 │ │ │ │ + blx 0xffbfd5ce │ │ │ │ stmdals r1, {r0, r2, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r4, #828] @ 0x33c │ │ │ │ + ldc2 0, cr15, [ip, #-828] @ 0xfffffcc4 │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ - teqpcc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r6, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmlt lr!, {r1, r9, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r6, #828]! @ 0x33c │ │ │ │ - tstpvs r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldmdalt r6, {r1, r9, ip, sp, lr, pc} │ │ │ │ + stc2 0, cr15, [lr, #-828] @ 0xfffffcc4 │ │ │ │ + bicsmi pc, r0, pc, asr #12 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d2, d16 │ │ │ │ - svclt 0x0000b8b1 │ │ │ │ + svclt 0x0000b809 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vmls.i d21, d0, d0[4] │ │ │ │ @ instruction: 0xf5040495 │ │ │ │ @ instruction: 0xf8953500 │ │ │ │ stmdblt r3!, {r2, r5, r6, ip, sp} │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ stclvs 15, cr11, [r8, #-860]! @ 0xfffffca4 │ │ │ │ @ instruction: 0xf6462205 │ │ │ │ - vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ - vrhadd.s8 d0, d2, d29 │ │ │ │ - stmdavs r0!, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ + vrhadd.s8 d0, d1, d29 │ │ │ │ + stmdavs r0!, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff6d69 │ │ │ │ stclvs 15, cr15, [r8, #-700]! @ 0xfffffd44 │ │ │ │ stmdavs r3, {r5, r8, ip, sp, pc}^ │ │ │ │ mrrcne 8, 8, r6, sl, cr1 │ │ │ │ tstle r0, #-1610612728 @ 0xa0000008 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , , │ │ │ │ - @ instruction: 0x6d6bf9b7 │ │ │ │ + @ instruction: 0x6d6bf90f │ │ │ │ @ instruction: 0xf7fe6818 │ │ │ │ movwcs pc, #2321 @ 0x911 @ │ │ │ │ rsbcc pc, r4, r5, lsl #17 │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ strhvs fp, [r2], #-243 @ 0xffffff0d │ │ │ │ stmdavs r2, {r0, r1, r3, r4, r5, r8, sp} │ │ │ │ @@ -49849,17 +49849,17 @@ │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ ubfx r5, r1, #9, #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrcmi 15, 1, r0, cr9, cr0, {7} │ │ │ │ vmax.s8 d20, d6, d4 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vsra.s64 d22, d4, #64 │ │ │ │ ldclvs 1, cr0, [r0, #-180]! @ 0xffffff4c │ │ │ │ - @ instruction: 0xf856f201 │ │ │ │ + @ instruction: 0xffaef200 │ │ │ │ blcs 0x5ae9c │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {28} │ │ │ │ ldcvs 0, cr13, [r0, #-360]! @ 0xfffffe98 │ │ │ │ ldclle 8, cr2, [r1, #-0] │ │ │ │ bl 0x5c0f8 │ │ │ │ movwcs r0, #64 @ 0x40 │ │ │ │ @@ -49871,30 +49871,30 @@ │ │ │ │ stccs 6, cr4, [r0, #-84] @ 0xffffffac │ │ │ │ vhadd.s8 , q0, q0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ eors fp, r9, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vcge.s32 d27, d25, d20 │ │ │ │ - stmdavs fp!, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0x712b2301 │ │ │ │ msrpl SPSR_, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mlscs r4, r6, r8, pc @ │ │ │ │ strmi lr, [r1], #-2499 @ 0xfffff63d │ │ │ │ andcs fp, r0, r2, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r6, r5, #112, 26 @ 0x1c00 │ │ │ │ - teqpcc ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r6, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffe0f201 │ │ │ │ + @ instruction: 0xff38f201 │ │ │ │ ldclvs 6, cr4, [r1, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ @ instruction: 0xb1b86d70 │ │ │ │ ldrdcc lr, [r1, -r0] │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ stmdavs r1, {r1, r4, r9, ip, lr, pc} │ │ │ │ eorscs r6, fp, #66 @ 0x42 │ │ │ │ @@ -49904,38 +49904,38 @@ │ │ │ │ rsbcc pc, r4, r6, lsl #17 │ │ │ │ pop {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, r5, r6, lr} │ │ │ │ stmlt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b46cf5 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , , │ │ │ │ - strb pc, [lr, r9, lsr #18]! @ │ │ │ │ + strb pc, [lr, r1, lsl #17]! @ │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vmls.i d21, d0, d0[4] │ │ │ │ stmiavs r3!, {r0, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf504b1e3 │ │ │ │ vrshl.s8 d19, d0, d7 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ stclvs 1, cr0, [r8, #-188]! @ 0xffffff44 │ │ │ │ - @ instruction: 0xffd4f200 │ │ │ │ + @ instruction: 0xff2cf200 │ │ │ │ stmiavs r0!, {r0, r3, r5, r6, r8, sl, fp, sp, lr}^ │ │ │ │ mrc2 7, 7, pc, cr8, cr15, {7} │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf866f7fe │ │ │ │ @ instruction: 0xf7fd68e0 │ │ │ │ rscvs pc, r0, pc, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - andspl pc, ip, r3, asr #4 │ │ │ │ + sbcscc pc, ip, r3, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdalt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @@ -49947,15 +49947,15 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0000e7b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q8, , q8 │ │ │ │ - mrcmi 11, 0, APSR_nzcv, cr12, cr13, {2} │ │ │ │ + mrcmi 10, 0, APSR_nzcv, cr12, cr13, {5} │ │ │ │ ldcvs 3, cr11, [r4, #-544]! @ 0xfffffde0 │ │ │ │ ldcle 12, cr2, [r0, #-0] │ │ │ │ bl 0x15c26c │ │ │ │ movwcs r0, #1092 @ 0x444 │ │ │ │ and r4, r2, sl, lsr #12 │ │ │ │ adcmi r3, r3, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf855d027 │ │ │ │ @@ -49963,20 +49963,20 @@ │ │ │ │ mvnsle r4, r8, lsl #5 │ │ │ │ vmin.s8 d20, d0, d5 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ and fp, r7, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s32 d27, d9, d20 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0xf6466d70 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ vrhadd.s8 d0, d0, d29 │ │ │ │ - strtmi pc, [r0], -sp, ror #30 │ │ │ │ + strtmi pc, [r0], -r5, asr #29 │ │ │ │ @ instruction: 0xf7ff6d71 │ │ │ │ ldclvs 14, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf7fd6818 │ │ │ │ ldclvs 15, cr11, [r5], #1012 @ 0x3f4 │ │ │ │ strcs lr, [r0, #-2013] @ 0xfffff823 │ │ │ │ svclt 0x0000e7db │ │ │ │ @@ -49985,39 +49985,39 @@ │ │ │ │ bl 0xfeb98108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x46060495 │ │ │ │ stmdavs r0!, {r1, r7, ip, sp, pc} │ │ │ │ ldrtmi fp, [r1], -r8, asr #6 │ │ │ │ - blx 0x1fd724 │ │ │ │ + @ instruction: 0xf95ef200 │ │ │ │ andlt fp, r2, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf874f200 │ │ │ │ + @ instruction: 0xffccf1ff │ │ │ │ stcne 2, cr2, [r1], {4} │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - stc2 1, cr15, [r4, #-988] @ 0xfffffc24 │ │ │ │ + mrrc2 1, 15, pc, ip, cr7 @ │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - stc2 1, cr15, [r4], {254} @ 0xfe │ │ │ │ + blx 0x177d752 │ │ │ │ @ instruction: 0xf8439b01 │ │ │ │ andlt r0, r2, r5, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r8, r0, ror sp │ │ │ │ - ldc2 1, cr15, [sl], #-988 @ 0xfffffc24 │ │ │ │ + blx 0xfe4fd756 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - blx 0xffbfd77e │ │ │ │ + blx 0x11fd77e │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -50044,15 +50044,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb98204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - blx 0xfe6fd9b4 │ │ │ │ + @ instruction: 0xf9faf269 │ │ │ │ bmi 0x5edc54 │ │ │ │ blcs 0x5c464 │ │ │ │ ldclvs 13, cr13, [r1], {36} @ 0x24 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @@ -50089,15 +50089,15 @@ │ │ │ │ bcs 0x185238 │ │ │ │ rsbshi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ rsbeq r0, r2, r0, asr #32 │ │ │ │ addseq r0, sp, sl, ror r0 │ │ │ │ andeq r0, r6, ip, asr #1 │ │ │ │ vcgt.s d9, d12, d0 │ │ │ │ - stmdavs r2, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8329b00 │ │ │ │ @ instruction: 0xf4122015 │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ @ instruction: 0xf1a580fb │ │ │ │ bcs 0x281998 │ │ │ │ @ instruction: 0xf1a5d90d │ │ │ │ bcs 0x1819e4 │ │ │ │ @@ -50131,17 +50131,17 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x631c0 │ │ │ │ @ instruction: 0xf64bd039 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r2, #-1048]! @ 0xfffffbe8 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf122002d │ │ │ │ - eor pc, sl, fp, lsr lr @ │ │ │ │ + mla sl, r3, sp, pc @ │ │ │ │ @ instruction: 0xf0002d7d │ │ │ │ stccs 0, cr8, [sl, #-792]! @ 0xfffffce8 │ │ │ │ cmnphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002d23 │ │ │ │ blvs 0x18e13a8 │ │ │ │ vorr.i32 d18, #14 @ 0x0000000e │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ @@ -50181,22 +50181,22 @@ │ │ │ │ strmi r0, [ip, #3074] @ 0xc02 │ │ │ │ stmdacs r0, {r6, fp, ip, lr, pc} │ │ │ │ teqphi r1, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8df1819 │ │ │ │ movwls ip, #4352 @ 0x1100 │ │ │ │ andls r4, r0, #96, 8 @ 0x60000000 │ │ │ │ sha1m.32 , q8, │ │ │ │ - blvs 0x18bcd9c │ │ │ │ + blvs 0x18bcafc │ │ │ │ blls 0xa7a38 │ │ │ │ blvs 0xfe8d2280 │ │ │ │ tstcs r2, r1, ror #6 │ │ │ │ tstvs r9, sl, lsr #8 │ │ │ │ strb r6, [r0, r2, lsr #7] │ │ │ │ vcgt.s d9, d12, d0 │ │ │ │ - stmdavs r2, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8329b00 │ │ │ │ @ instruction: 0xf4122015 │ │ │ │ eorsle r5, r5, r0, lsl #31 │ │ │ │ andcs r6, r0, #99328 @ 0x18400 │ │ │ │ strvc r4, [sl, #-1049] @ 0xfffffbe7 │ │ │ │ teqpeq r0, r5, lsr #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00982909 │ │ │ │ @@ -50230,18 +50230,18 @@ │ │ │ │ vmlal.s , d0, d0[7] │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ rscle r2, lr, r0, lsl #20 │ │ │ │ adcsne pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r4], #-2066 @ 0xfffff7ee │ │ │ │ strtmi sp, [r9], -r7, ror #11 │ │ │ │ - submi pc, r0, r6, asr #12 │ │ │ │ + andcc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1229300 │ │ │ │ - blls 0x808d0 │ │ │ │ + blls 0x80630 │ │ │ │ blvs 0xfe8fb27c │ │ │ │ tstvs r9, r3, lsl #2 │ │ │ │ @ instruction: 0x63a2327d │ │ │ │ andcs lr, r0, #23855104 @ 0x16c0000 │ │ │ │ stmib r4, {r1, r8, sp}^ │ │ │ │ tstvs r9, sp, lsl #4 │ │ │ │ svclt 0x0000e755 │ │ │ │ @@ -50278,40 +50278,40 @@ │ │ │ │ stclcs 14, cr6, [ip, #-180]! @ 0xffffff4c │ │ │ │ stclcs 13, cr2, [sl, #-180]! @ 0xffffff4c │ │ │ │ ldclcs 13, cr2, [fp, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0x572d2d59 │ │ │ │ ldclcs 13, cr2, [r3, #-340] @ 0xfffffeac │ │ │ │ stccs 1, cr5, [sp, #-180]! @ 0xffffff4c │ │ │ │ @ instruction: 0xf646362d │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ movwls r0, #47 @ 0x2f │ │ │ │ ldc2 7, cr15, [r6, #1012] @ 0x3f4 │ │ │ │ ldrb r9, [r3, -r0, lsl #22]! │ │ │ │ tstcs r0, r4, ror sp │ │ │ │ movwls r6, #3424 @ 0xd60 │ │ │ │ - blx 0xffb7dbd2 │ │ │ │ + blx 0x117dbd2 │ │ │ │ stcvs 1, cr2, [r0] │ │ │ │ - stc2 1, cr15, [r4], {227} @ 0xe3 │ │ │ │ + blx 0xff77db66 │ │ │ │ andcs r4, r1, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ blls 0x7fdb8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf646af61 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf7fd002f │ │ │ │ blls 0x809e4 │ │ │ │ stclmi 7, cr14, [r9, #-352]! @ 0xfffffea0 │ │ │ │ stclmi 7, cr14, [r9, #-908]! @ 0xfffffc74 │ │ │ │ stclmi 7, cr14, [r9, #-900]! @ 0xfffffc7c │ │ │ │ stclmi 7, cr14, [r9, #-892]! @ 0xfffffc84 │ │ │ │ stclmi 7, cr14, [r9, #-884]! @ 0xfffffc8c │ │ │ │ vaba.s8 q15, q11, │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d22, d0, d0[5] │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - @ instruction: 0xf8b8f11e │ │ │ │ + @ instruction: 0xf810f11e │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ andcs pc, r0, r5, asr ip @ │ │ │ │ stc2l 0, cr15, [r0], {0} │ │ │ │ ldr r9, [pc, -r0, lsl #22]! │ │ │ │ strb r4, [sl, r1, ror #26] │ │ │ │ strb r4, [r8, r1, ror #26] │ │ │ │ strb r4, [r6, r1, ror #26] │ │ │ │ @@ -50320,15 +50320,15 @@ │ │ │ │ strb r4, [r0, r1, ror #26] │ │ │ │ ldr r4, [lr, r1, ror #26]! │ │ │ │ ldr r4, [ip, r1, ror #26]! │ │ │ │ ldr r4, [sl, r1, ror #26]! │ │ │ │ ldr r4, [r8, r1, ror #26]! │ │ │ │ ldr r4, [r6, r1, ror #26]! │ │ │ │ ldr r4, [r4, r1, ror #26]! │ │ │ │ - adcvc pc, r0, r6, asr #4 │ │ │ │ + rsbvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf7fd9300 │ │ │ │ blls 0x80970 │ │ │ │ ldclmi 7, cr14, [sp, #-120] @ 0xffffff88 │ │ │ │ ldclmi 7, cr14, [sp, #-676] @ 0xfffffd5c │ │ │ │ blvs 0xfe8fb314 │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -50342,121 +50342,121 @@ │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64baf10 │ │ │ │ vrshr.s64 d17, d16, #64 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0415 │ │ │ │ @ instruction: 0xf646af08 │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vmla.i d18, d16, d0[3] │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - ldc2 1, cr15, [r4], {34} @ 0x22 │ │ │ │ + blx 0xffb7d94a │ │ │ │ ldrbt r9, [lr], r0, lsl #22 │ │ │ │ rsbspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x63518 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr7, cr15, {1} │ │ │ │ adcsne pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 7, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vshr.s64 d18, d0, #64 │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - ldc2l 1, cr15, [sl], #-136 @ 0xffffff78 │ │ │ │ + blx 0xff4fd97e │ │ │ │ strbt r9, [r4], r0, lsl #22 │ │ │ │ rsbpl pc, sl, fp, asr #4 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ stmdacs r0, {fp, pc} │ │ │ │ mcrge 4, 0, pc, cr7, cr15, {1} @ │ │ │ │ adcsne pc, r0, fp, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ streq r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldclge 5, cr15, [pc, #508]! @ 0x41714 │ │ │ │ @ instruction: 0xf646b2d2 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - stc2l 1, cr15, [r0], #-136 @ 0xffffff78 │ │ │ │ + blx 0xfee7d9b2 │ │ │ │ ldrb r9, [r4, #2816]! @ 0xb00 │ │ │ │ rsbspl pc, r2, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x63580 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ adcsne pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r1], #-2066 @ 0xfffff7ee │ │ │ │ mrcge 5, 5, APSR_nzcv, cr0, cr15, {3} │ │ │ │ - addscc pc, r0, r6, asr #12 │ │ │ │ + subscs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1229300 │ │ │ │ - blls 0x80678 │ │ │ │ + blls 0x803d8 │ │ │ │ vmax.s8 d30, d27, d22 │ │ │ │ vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64baeef │ │ │ │ vrshr.s64 d17, d16, #64 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ stmdbmi r7, {r0, r1, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - rscsmi pc, ip, r6, asr #12 │ │ │ │ + adcscc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2 1, cr15, [lr], #-136 @ 0xffffff78 │ │ │ │ + blx 0xfe1fda16 │ │ │ │ ldrb r9, [sp], r0, lsl #22 │ │ │ │ - @ instruction: 0xf8b2f272 │ │ │ │ + @ instruction: 0xf812f272 │ │ │ │ blx 0xff0ff4d4 │ │ │ │ - eorseq r7, r2, r0, ror pc │ │ │ │ + eorseq r7, r2, r0, lsr lr │ │ │ │ addseq r2, r5, r4, ror r5 │ │ │ │ - eorseq r8, r2, r0, rrx │ │ │ │ - eorseq r8, r2, r8, lsr r0 │ │ │ │ - eorseq r7, r2, r4, lsr pc │ │ │ │ - eorseq r7, r2, ip, lsr #31 │ │ │ │ - ldrsbteq r7, [r2], -r4 │ │ │ │ - ldrshteq r7, [r2], -ip │ │ │ │ - eorseq r8, r2, r8, lsl #1 │ │ │ │ - eorseq r8, r2, r4, lsr #32 │ │ │ │ - eorseq r7, r2, r4, lsl #31 │ │ │ │ - eorseq r7, r2, r8, asr #30 │ │ │ │ - mlaseq r2, r8, pc, r7 @ │ │ │ │ - eorseq r7, r2, r0, asr #31 │ │ │ │ - eorseq r7, r2, ip, asr pc │ │ │ │ - eorseq r7, r2, r8, ror #31 │ │ │ │ - eorseq r8, r2, r0, lsl r0 │ │ │ │ - eorseq r8, r2, ip, asr #32 │ │ │ │ - eorseq r8, r2, r4, ror r0 │ │ │ │ eorseq r7, r2, r0, lsr #30 │ │ │ │ + ldrshteq r7, [r2], -r8 │ │ │ │ + ldrshteq r7, [r2], -r4 │ │ │ │ + eorseq r7, r2, ip, ror #28 │ │ │ │ + mlaseq r2, r4, lr, r7 │ │ │ │ + ldrhteq r7, [r2], -ip │ │ │ │ + eorseq r7, r2, r8, asr #30 │ │ │ │ + eorseq r7, r2, r4, ror #29 │ │ │ │ + eorseq r7, r2, r4, asr #28 │ │ │ │ + eorseq r7, r2, r8, lsl #28 │ │ │ │ + eorseq r7, r2, r8, asr lr │ │ │ │ + eorseq r7, r2, r0, lsl #29 │ │ │ │ + eorseq r7, r2, ip, lsl lr │ │ │ │ + eorseq r7, r2, r8, lsr #29 │ │ │ │ + ldrsbteq r7, [r2], -r0 │ │ │ │ eorseq r7, r2, ip, lsl #30 │ │ │ │ + eorseq r7, r2, r4, lsr pc │ │ │ │ + eorseq r7, r2, r0, ror #27 │ │ │ │ + eorseq r7, r2, ip, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb987f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x6055bc │ │ │ │ ldmiblt r5!, {r0, r2, r3, r4, r8, sl, fp, sp, lr}^ │ │ │ │ strcc pc, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xff9ef268 │ │ │ │ + cdp2 2, 15, cr15, cr14, cr8, {3} │ │ │ │ strmi r2, [r6], -ip, lsl #4 │ │ │ │ stclvs 13, cr6, [r0], #132 @ 0x84 │ │ │ │ strvs r3, [r1, #-257]! @ 0xfffffeff │ │ │ │ - @ instruction: 0xf99ef1f7 │ │ │ │ + @ instruction: 0xf8f6f1f7 │ │ │ │ andcs r6, ip, #2240 @ 0x8c0 │ │ │ │ blcc 0x9a9a0 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ sbcpl r1, r6, r2, asr #17 │ │ │ │ addsvs r7, r5, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q3, q8 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vmla.f d21, d16, d0[0] │ │ │ │ @ instruction: 0xf646012d │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0x101704 │ │ │ │ sbcne pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - stc2 2, cr15, [sl, #-240] @ 0xffffff10 │ │ │ │ + stc2l 2, cr15, [r2], #-240 @ 0xffffff10 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ - mlaseq r2, ip, r0, r8 │ │ │ │ + eorseq r7, r2, ip, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010ff8 │ │ │ │ stmdacs r1, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stmdacs r2, {r2, r4, ip, lr, pc} │ │ │ │ @@ -50535,17 +50535,17 @@ │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r6], #396 @ 0x18c │ │ │ │ subsle r2, ip, r3, ror fp │ │ │ │ suble r2, r5, r8, ror fp │ │ │ │ eorle r2, r3, ip, ror #22 │ │ │ │ ldrtmi r1, [r4], -r3, ror #24 │ │ │ │ @ instruction: 0x4631461e │ │ │ │ - eorvc pc, r4, r6, asr #12 │ │ │ │ + rscpl pc, r4, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - mcr2 1, 7, pc, cr4, cr13, {0} @ │ │ │ │ + mrc2 1, 1, pc, cr12, cr13, {0} │ │ │ │ blcs 0x5f854 │ │ │ │ movwcs sp, #488 @ 0x1e8 │ │ │ │ eorvc r4, fp, r7, lsr r8 │ │ │ │ blx 0xefd7d8 │ │ │ │ ldmdavs sl, {r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -50562,47 +50562,47 @@ │ │ │ │ movwcc r3, #29699 @ 0x7403 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ @ instruction: 0xf1031b49 │ │ │ │ andls r0, r6, #8, 4 @ 0x80000000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ vhsub.s8 d18, d6, d1 │ │ │ │ - vqdmlal.s , d0, d0[1] │ │ │ │ + vsubw.s8 q11, q0, d4 │ │ │ │ movwls r0, #815 @ 0x32f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - mrc2 2, 7, pc, cr0, cr1, {3} │ │ │ │ + mrc2 2, 2, pc, cr0, cr1, {3} │ │ │ │ str r4, [pc, r5, lsl #8]! │ │ │ │ strtmi r9, [r8], -r6, lsl #22 │ │ │ │ @ instruction: 0x4634491c │ │ │ │ andls r1, r6, #1664 @ 0x680 │ │ │ │ blne 0x129b8b4 │ │ │ │ andcs r9, r1, #67108864 @ 0x4000000 │ │ │ │ - cmnpcc r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + teqpcs r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vcge.s , , │ │ │ │ - strmi pc, [r5], #-3803 @ 0xfffff125 │ │ │ │ + strmi pc, [r5], #-3643 @ 0xfffff1c5 │ │ │ │ stcls 7, cr14, [r6], {154} @ 0x9a │ │ │ │ ldmdbmi r2, {r3, r5, r9, sl, lr} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r3, r1, #117440512 @ 0x7000000 │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ strtmi r1, [r7], -r9, asr #22 │ │ │ │ - ldcvc 6, cr15, [ip], {70} @ 0x46 │ │ │ │ + ldclpl 6, cr15, [ip], {70} @ 0x46 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf854340c │ │ │ │ ldc 12, cr14, [r7, #16] │ │ │ │ @ instruction: 0xf8cd7b00 │ │ │ │ @ instruction: 0xf8cde010 │ │ │ │ stc 0, cr12, [sp] │ │ │ │ strls r7, [r6], #-2818 @ 0xfffff4fe │ │ │ │ - mrc2 2, 5, pc, cr12, cr1, {3} │ │ │ │ + mrc2 2, 0, pc, cr12, cr1, {3} │ │ │ │ strmi r4, [r5], #-1588 @ 0xfffff9cc │ │ │ │ vaba.s q15, , q13 │ │ │ │ - svclt 0x0000ff29 │ │ │ │ + svclt 0x0000fe89 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, ip, asr #11 │ │ │ │ addseq r2, r7, ip, asr #13 │ │ │ │ blcs 0x5b9c4 │ │ │ │ push {r0, r1, r5, r6, ip, lr, pc} │ │ │ │ vst2.8 {d20-d21}, [pc :256], r0 │ │ │ │ bl 0xfeb98ac4 │ │ │ │ @@ -50651,27 +50651,27 @@ │ │ │ │ stmdavs fp!, {r2, r8, fp, ip, lr, pc} │ │ │ │ mlacc r0, r3, r8, pc @ │ │ │ │ andle r2, r6, r3, asr #22 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0014830 │ │ │ │ @ instruction: 0xf001b857 │ │ │ │ @ instruction: 0xf646b855 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ andlt r0, r2, sp, lsr #32 │ │ │ │ ldmdami r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ blt 0xfeaff98c │ │ │ │ bfi r2, r6, #6, #20 │ │ │ │ ldrb r2, [r7, r4, lsr #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ @ instruction: 0xf2c064d0 │ │ │ │ stmdavs r0!, {r0, r1, r2, r4, r7, sl} │ │ │ │ - blx 0xff47e366 │ │ │ │ + blx 0xc7e366 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs ip, {r1, r5, sp, lr} │ │ │ │ @ instruction: 0x4620b15c │ │ │ │ @ instruction: 0xf7d12110 │ │ │ │ tstpcs r0, r5, lsr pc @ p-variant is OBSOLETE │ │ │ │ @@ -50692,19 +50692,19 @@ │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stclle 3, cr0, [ip, #-0] │ │ │ │ movwcs r2, #1552 @ 0x610 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ stmdbge r1, {r1, r3, r5, r6, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ - ldc2l 2, cr15, [lr, #-448] @ 0xfffffe40 │ │ │ │ + ldc2 2, cr15, [lr], #448 @ 0x1c0 │ │ │ │ blle 0xbc9244 │ │ │ │ - @ instruction: 0xff46f118 │ │ │ │ + mrc2 1, 4, pc, cr14, cr8, {0} │ │ │ │ @ instruction: 0xf1164620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ vrhadd.s8 , q1, q14 │ │ │ │ vmls.f d21, d0, d0[4] │ │ │ │ @ instruction: 0xf7fd0595 │ │ │ │ strtmi pc, [r8], -fp, lsr #16 │ │ │ │ stc2l 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ movwcc pc, #1285 @ 0x505 @ │ │ │ │ ldclvs 2, cr2, [fp], {1} │ │ │ │ @@ -50718,120 +50718,120 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 123) │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - stmdavs r3, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r3, r4, lsl #22 │ │ │ │ - subne pc, ip, r7, asr #4 │ │ │ │ + andeq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8b4f7cf │ │ │ │ vmax.s32 d20, d10, d24 │ │ │ │ - andcs pc, r0, r7, asr fp @ │ │ │ │ + @ instruction: 0x2000fab7 │ │ │ │ @ instruction: 0x4617e7df │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ vmin.s d20, d0, d1 │ │ │ │ - mcrne 13, 0, pc, cr4, cr7, {0} @ │ │ │ │ + mcrne 12, 0, pc, cr4, cr7, {3} @ │ │ │ │ vpadd.i8 d29, d2, d14 │ │ │ │ vmls.f d21, d0, d0[4] │ │ │ │ @ instruction: 0xf1180595 │ │ │ │ - @ instruction: 0xf242fefb │ │ │ │ + @ instruction: 0xf242fe53 │ │ │ │ @ instruction: 0xf2c066d0 │ │ │ │ @ instruction: 0xf7fc0697 │ │ │ │ strtmi pc, [r8], -r5, ror #31 │ │ │ │ stc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ movwcc pc, #1285 @ 0x505 @ │ │ │ │ ldclvs 2, cr2, [fp], {1} │ │ │ │ @ instruction: 0xf7fe711a │ │ │ │ @ instruction: 0x4603f939 │ │ │ │ stmib r5, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ eorsvs r3, r4, r1, lsl #6 │ │ │ │ - mrc2 1, 1, pc, cr2, cr13, {7} │ │ │ │ + stc2 1, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xe7b76070 │ │ │ │ - mcr2 2, 1, pc, cr4, cr3, {1} @ │ │ │ │ + ldc2l 2, cr15, [ip, #-204]! @ 0xffffff34 │ │ │ │ blcs 0x15bb14 │ │ │ │ @ instruction: 0xf646d0d4 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7cf002d │ │ │ │ @ instruction: 0xe7c7f87d │ │ │ │ - stc2l 2, cr15, [lr, #452]! @ 0x1c4 │ │ │ │ - subsvc pc, r0, r6, asr #12 │ │ │ │ + stc2l 2, cr15, [lr, #-452] @ 0xfffffe3c │ │ │ │ + andsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf874f7cf │ │ │ │ vmax.s32 d20, d10, d16 │ │ │ │ - @ instruction: 0xe7bbfb17 │ │ │ │ + @ instruction: 0xe7bbfa77 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ @ instruction: 0xf2c064d0 │ │ │ │ umulllt r0, r2, r7, r4 │ │ │ │ subne lr, ip, #212, 18 @ 0x350000 │ │ │ │ ldrdeq pc, [ip, -r4]! │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ @ instruction: 0xf8d4b978 │ │ │ │ @ instruction: 0xf1f60134 │ │ │ │ - andcs pc, r0, pc, lsl #29 │ │ │ │ + andcs pc, r0, r7, ror #27 │ │ │ │ teqpeq r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r0, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6412200 │ │ │ │ vsra.s64 d23, d21, #64 │ │ │ │ andls r0, r1, r4, lsl #2 │ │ │ │ ldc2 7, cr15, [r2], #836 @ 0x344 │ │ │ │ @ instruction: 0xf0ce9801 │ │ │ │ - vceq.f32 d31, d11, d15 │ │ │ │ + vadd.f32 , , │ │ │ │ vrsra.s64 d19, d20, #64 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldc2l 1, cr15, [lr], #-96 @ 0xffffffa0 │ │ │ │ + blx 0xff5fe00a │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ @ instruction: 0xf2c064d0 │ │ │ │ @ instruction: 0xf04f0497 │ │ │ │ @ instruction: 0xf88d35ff │ │ │ │ blmi 0x70dbdc │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vhadd.s d14, d3, d8 │ │ │ │ - stmdavs r3, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00042b68 │ │ │ │ stmdavs r3, {r0, r2, r5, sp, lr} │ │ │ │ @ instruction: 0xd1222b04 │ │ │ │ movwcs r6, #2080 @ 0x820 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vrhadd.s d16, d0, d3 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0018dbed │ │ │ │ muleq r3, sp, r8 │ │ │ │ blmi 0x3b5c44 │ │ │ │ blls 0x9bc74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe67e5d4 │ │ │ │ + @ instruction: 0xf9f8f26a │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f6023 │ │ │ │ @ instruction: 0xe7e630ff │ │ │ │ - ldc2l 2, cr15, [lr, #-452] @ 0xfffffe3c │ │ │ │ + ldc2 2, cr15, [lr], #452 @ 0x1c4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ @ instruction: 0xf1b0ffad │ │ │ │ svclt 0x00183fff │ │ │ │ @@ -50845,23 +50845,23 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr0, {7} │ │ │ │ vmla.f32 d29, d2, d0 │ │ │ │ @ instruction: 0xf2c066d0 │ │ │ │ @ instruction: 0x46050697 │ │ │ │ movwcs r6, #2096 @ 0x830 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - stc2l 2, cr15, [ip, #-448]! @ 0xfffffe40 │ │ │ │ + stc2l 2, cr15, [ip], {112} @ 0x70 │ │ │ │ blle 0x2cbc98 │ │ │ │ strmi r1, [r5], #-2596 @ 0xfffff5dc │ │ │ │ ldclle 12, cr2, [r3] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , , q8 │ │ │ │ - stmdavs r3, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ rscle r2, r7, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -50875,15 +50875,15 @@ │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ vand d27, d18, d27 │ │ │ │ vrsra.s64 q11, q0, #64 │ │ │ │ @ instruction: 0x46040397 │ │ │ │ tstlt r8, r8, asr r8 │ │ │ │ vcgt.s32 d25, d12, d3 │ │ │ │ - blls 0x140918 │ │ │ │ + blls 0x140698 │ │ │ │ blcs 0x5bd7c │ │ │ │ @ instruction: 0xf64bdb09 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ blmi 0x8b0a0c │ │ │ │ mlscc r4, r3, r8, pc @ │ │ │ │ blmi 0x7f02f4 │ │ │ │ @@ -50893,85 +50893,85 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ stmdage r4, {r0, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf6469101 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ tstls r0, sp, lsr #2 │ │ │ │ vmin.s d20, d1, d9 │ │ │ │ - stmdage r4, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r4, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8c4f7fd │ │ │ │ movwcs r4, #2575 @ 0xa0f │ │ │ │ rsbcc pc, r4, r2, lsl #17 │ │ │ │ vaba.s8 q15, , │ │ │ │ vrsra.s64 d21, d8, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ rsclt sp, r1, #843055104 @ 0x32400000 │ │ │ │ - rsbvc pc, ip, r6, asr #12 │ │ │ │ + eorvs pc, ip, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf828f122 │ │ │ │ + @ instruction: 0xff80f121 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000fcad │ │ │ │ + svclt 0x0000fc0d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - svclt 0x0000fd95 │ │ │ │ + svclt 0x0000fced │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ strbtpl pc, [r0], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r9], r4, asr #1 │ │ │ │ blmi 0x1dad5e8 │ │ │ │ strmi r4, [sp], -r0, lsl #13 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9343 │ │ │ │ vcgt.s32 d16, d0, d0 │ │ │ │ - stmdavc r3!, {r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r4, r6, fp, sp, lr, pc} │ │ │ │ eorsle r2, pc, r0, lsl #22 │ │ │ │ ldrbvs pc, [r0, r2, asr #4] @ │ │ │ │ ldreq pc, [r7, r0, asr #5] │ │ │ │ blcs 0x5bef4 │ │ │ │ @ instruction: 0xf1b9db38 │ │ │ │ andle r0, r9, r0, lsl #30 │ │ │ │ bls 0x134ac24 │ │ │ │ @ instruction: 0xf1074649 │ │ │ │ vhadd.s d16, d17, d24 │ │ │ │ - blls 0x138098c │ │ │ │ + blls 0x138070c │ │ │ │ smlawtcc r8, r7, r8, pc @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8e2f001 │ │ │ │ teqle sp, r0, lsl #26 │ │ │ │ stmdacs r0, {r3, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf44fdb22 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0x61232301 │ │ │ │ adcsvs r2, fp, r0, lsl #6 │ │ │ │ - @ instruction: 0xf988f26c │ │ │ │ + @ instruction: 0xf8e8f26c │ │ │ │ ldcle 8, cr2, [r1, #-0] │ │ │ │ ldmdane r5!, {r2, r4, r5, r9, sl, lr} │ │ │ │ bleq 0xbfea4 │ │ │ │ @ instruction: 0xf90cf7ff │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ bllt 0x11c14c │ │ │ │ vst2.8 {d22-d23}, [pc :256], r8 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #5 │ │ │ │ - @ instruction: 0xf976f26c │ │ │ │ + @ instruction: 0xf8d6f26c │ │ │ │ stclle 8, cr2, [sp] │ │ │ │ @ instruction: 0xf04fd07a │ │ │ │ strdcs r3, [r0], -pc @ │ │ │ │ and r6, r0, fp, lsr r0 │ │ │ │ blmi 0x1353720 │ │ │ │ blls 0x111beec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -50986,19 +50986,19 @@ │ │ │ │ ubfx r6, sl, #8, #9 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ blmi 0x1080148 │ │ │ │ mlscc r4, r3, r8, pc @ │ │ │ │ adcsle r2, r9, r0, lsl #22 │ │ │ │ @ instruction: 0x46284b3d │ │ │ │ andls r6, r0, #5760 @ 0x1680 │ │ │ │ - stc2l 0, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ - teqpcc ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfee7e202 │ │ │ │ + mvnsne pc, r6, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stmdals r0, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xff40f200 │ │ │ │ + cdp2 2, 9, cr15, cr8, cr0, {0} │ │ │ │ @ instruction: 0x46404b36 │ │ │ │ @ instruction: 0xf7fe6d59 │ │ │ │ blmi 0xd81930 │ │ │ │ stmdacs r0, {r3, r4, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmib r0, {r1, r6, ip, lr, pc}^ │ │ │ │ mrrcne 1, 0, r3, sl, cr1 │ │ │ │ eorsle r4, sp, #-1610612728 @ 0xa0000008 │ │ │ │ @@ -51007,15 +51007,15 @@ │ │ │ │ ldmib r0, {r8, sp}^ │ │ │ │ ldrbpl r2, [r1], #768 @ 0x300 │ │ │ │ svceq 0x0000f1ba │ │ │ │ blmi 0xaf5fa8 │ │ │ │ blcs 0x5d47c │ │ │ │ ldrbmi sp, [r0], -r5, asr #32 │ │ │ │ vcgt.s32 d25, d0, d0 │ │ │ │ - blls 0x813f0 │ │ │ │ + blls 0x81170 │ │ │ │ ldmib r3, {r1, r9, sl, lr}^ │ │ │ │ bne 0x282328 │ │ │ │ eorle r4, r9, #-1610612728 @ 0xa0000008 │ │ │ │ bl 0x5bf90 │ │ │ │ bl 0x2c4f34 │ │ │ │ strmi r0, [ip, #258] @ 0x102 │ │ │ │ bl 0x376744 │ │ │ │ @@ -51028,53 +51028,53 @@ │ │ │ │ subsvs r4, sl, sl, lsl #8 │ │ │ │ tstcs r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf7fd5499 │ │ │ │ bmi 0x5c1354 │ │ │ │ @ instruction: 0xf8822300 │ │ │ │ strb r3, [r3, -r4, rrx]! │ │ │ │ vtst.32 d22, d10, d24 │ │ │ │ - @ instruction: 0xe780f8f7 │ │ │ │ + @ instruction: 0xe780f857 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ - vand , q8, │ │ │ │ - @ instruction: 0xe7c3f85b │ │ │ │ + @ instruction: 0xf1ff31ff │ │ │ │ + @ instruction: 0xe7c3ffb3 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0x465233ff │ │ │ │ @ instruction: 0xf1ff4619 │ │ │ │ - strb pc, [r6, r5, asr #28]! @ │ │ │ │ + @ instruction: 0xe7e6fd9d │ │ │ │ @ instruction: 0x46604651 │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ - mrc 2, 4, APSR_nzcv, cr6, cr15, {2} │ │ │ │ + stcl 2, cr15, [lr, #380]! @ 0x17c │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ @ instruction: 0x4651e7d7 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0xf1ff32ff │ │ │ │ - ldrb pc, [r6, r9, lsl #31] @ │ │ │ │ - blx 0xfe97e976 │ │ │ │ + ldrb pc, [r6, r1, ror #29] @ │ │ │ │ + blx 0x17e976 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb991c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ @ instruction: 0xf0d6fef3 │ │ │ │ - cdpne 14, 4, cr15, cr3, cr1, {4} │ │ │ │ + mcrne 13, 2, pc, cr3, cr9, {6} @ │ │ │ │ stmdble r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - blx 0xff7fe336 │ │ │ │ + blx 0xdfe336 │ │ │ │ andlt r9, r4, r3, lsl #18 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x13fe468 │ │ │ │ + stmiblt r6!, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q8 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ umulllt r0, r5, r5, r3 │ │ │ │ strcs r4, [r0], #-2076 @ 0xfffff7e4 │ │ │ │ @@ -51084,174 +51084,174 @@ │ │ │ │ vand , q9, q13 │ │ │ │ vrshr.s64 q11, q0, #64 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9} │ │ │ │ blle 0x652ac8 │ │ │ │ strcc pc, [r0, #-1283] @ 0xfffffafd │ │ │ │ mlscc r4, r5, r8, pc @ │ │ │ │ @ instruction: 0x4608b19b │ │ │ │ - blx 0xfe77e38a │ │ │ │ + blx 0xffd7e388 │ │ │ │ ldrmi r2, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf6469001 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vmlal.s q11, d0, d0[6] │ │ │ │ stmdage r2, {r0, r2, r3, r5, r9} │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - blx 0xff5fea2c │ │ │ │ + blx 0xdfea2c │ │ │ │ @ instruction: 0xf7fca802 │ │ │ │ @ instruction: 0xf885ff3f │ │ │ │ blmi 0x252204 │ │ │ │ blls 0x11c0e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0xcfea5a │ │ │ │ + blx 0xfe4fea58 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r4, r4, sp, asr #23 │ │ │ │ andcs r4, r0, #143654912 @ 0x8900000 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0x9323681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfeafe8be │ │ │ │ + blx 0xfe8be │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf88d4682 │ │ │ │ stccs 0, cr3, [r0], {23} │ │ │ │ cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ - ldrcs pc, [r0, r9, asr #4] │ │ │ │ + ldrbne pc, [r0, -r9, asr #4] @ │ │ │ │ ldreq pc, [r1, -r0, asr #5]! │ │ │ │ - streq pc, [ip], -r7, asr #4 │ │ │ │ + strbvs pc, [ip], r6, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ands r0, r0, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, sp, lr} │ │ │ │ stmdavs r0!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d464b │ │ │ │ @ instruction: 0xf10d0217 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4620d07c │ │ │ │ - stc2l 1, cr15, [lr], {254} @ 0xfe │ │ │ │ + stc2 1, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ svcmi 0x0004f855 │ │ │ │ ldrtmi fp, [r9], -r4, asr #3 │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xfe07e912 │ │ │ │ + blx 0xff67e910 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ vadd.i8 d6, d1, d0 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs fp!, {r1, r5, r6, r7, ip, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrmi r4, [r8], r0, lsr #12 │ │ │ │ - ldc2 1, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + stc2 1, cr15, [lr], {254} @ 0xfe │ │ │ │ svcmi 0x0004f855 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ teqphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ strtmi r2, [r1], -sl, lsl #4 │ │ │ │ @ instruction: 0xf1fd4640 │ │ │ │ - cdpne 13, 0, cr15, cr7, cr3, {5} │ │ │ │ + mcrne 12, 0, pc, cr7, cr11, {7} @ │ │ │ │ strtmi sp, [r2], -ip, ror #26 │ │ │ │ andcs r2, r2, r1, lsl #2 │ │ │ │ strmi lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfedfeb2a │ │ │ │ + blx 0x5feb2a │ │ │ │ vmull.p8 , d0, d5 │ │ │ │ @ instruction: 0xf1188195 │ │ │ │ - strtmi pc, [r8], -r9, lsr #23 │ │ │ │ - blx 0x1a7e5da │ │ │ │ + strtmi pc, [r8], -r1, lsl #22 │ │ │ │ + blx 0xff07e5d8 │ │ │ │ andscs sl, r0, #114688 @ 0x1c000 │ │ │ │ movwcs r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf8ad9408 │ │ │ │ blt 0x1f0e1f8 │ │ │ │ andscc pc, lr, sp, lsr #17 │ │ │ │ - @ instruction: 0xf9caf270 │ │ │ │ + @ instruction: 0xf92af270 │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ tstcs r1, r9, ror #2 │ │ │ │ vmax.s d20, d0, d24 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ orrhi pc, lr, r0, asr #5 │ │ │ │ mulsvs r7, sp, r8 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ strbmi r8, [r2], -r9, ror #1 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2 7, cr15, [r0], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vand d24, d0, d3 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r0, r4, r7, r8, r9} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0x4619461a │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ands r2, r5, r1, lsl #8 │ │ │ │ - andseq pc, r4, #1879048196 @ 0x70000004 │ │ │ │ + sbcsvs pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x03b8f248 │ │ │ │ + cmnpvc r8, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ strbmi r0, [r8], -sp, lsr #2 │ │ │ │ rscsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 1, cr15, [r0, #-112]! @ 0xffffff90 │ │ │ │ + ldc2 1, cr15, [r8], #112 @ 0x70 │ │ │ │ @ instruction: 0xf1fe4620 │ │ │ │ - strcs pc, [r0], #-3153 @ 0xfffff3af │ │ │ │ + strcs pc, [r0], #-2985 @ 0xfffff457 │ │ │ │ @ instruction: 0xf1fe4650 │ │ │ │ - blmi 0x1dc1340 │ │ │ │ + blmi 0x1dc10a0 │ │ │ │ blls 0x91c278 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r2, ror #2 │ │ │ │ tstcs r0, r4, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - mcr2 1, 2, pc, cr6, cr15, {7} @ │ │ │ │ + ldc2 1, cr15, [lr, #1020] @ 0x3fc │ │ │ │ rsbcs r4, lr, #34603008 @ 0x2100000 │ │ │ │ stmdage r7, {r1, r2, r9, sl, lr} │ │ │ │ vmax.s16 q10, , q2 │ │ │ │ - strbmi lr, [r0], -lr, asr #29 │ │ │ │ - @ instruction: 0x11a4f642 │ │ │ │ + strbmi lr, [r0], -r6, lsr #28 │ │ │ │ + msreq (UNDEF: 100), r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf82cf261 │ │ │ │ + @ instruction: 0xff8cf260 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ movweq lr, #35744 @ 0x8ba0 │ │ │ │ cdpcs 12, 0, cr1, cr0, cr4, {4} │ │ │ │ rschi pc, sl, r0 │ │ │ │ svclt 0x00a82b00 │ │ │ │ ble 0x193ae4 │ │ │ │ movwls r4, #13888 @ 0x3640 │ │ │ │ - blx 0xfe1febfa │ │ │ │ + blx 0xff9febf8 │ │ │ │ strmi r9, [r5], -r3, lsl #22 │ │ │ │ ldrdcs lr, [r1, -r6] │ │ │ │ adcmi r1, r9, #561152 @ 0x89000 │ │ │ │ sbchi pc, r9, r0, asr #4 │ │ │ │ bl 0x25c34c │ │ │ │ ldrmi r0, [r0], #-773 @ 0xfffffcfb │ │ │ │ andle r4, r3, #152, 4 @ 0x80000009 │ │ │ │ ldrmi r1, [r8, #2371] @ 0x943 │ │ │ │ sbchi pc, fp, r0, asr #1 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ svc 0x006cf7cd │ │ │ │ andcs r6, r0, #7536640 @ 0x730000 │ │ │ │ ldmdavs r3!, {r0, r2, r3, r4, sl, lr} │ │ │ │ ldrbpl r6, [sl, #-117] @ 0xffffff8b │ │ │ │ - @ instruction: 0xf8f4f118 │ │ │ │ - @ instruction: 0x11a4f642 │ │ │ │ + @ instruction: 0xf84cf118 │ │ │ │ + msreq (UNDEF: 100), r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 2, cr15, [r0] │ │ │ │ + ldc2l 2, cr15, [r8], {0} │ │ │ │ vmax.s32 d20, d0, d16 │ │ │ │ - @ instruction: 0x4605fb5d │ │ │ │ + @ instruction: 0x4605fabd │ │ │ │ movwcs lr, #6614 @ 0x19d6 │ │ │ │ addsmi r1, r8, #634880 @ 0x9b000 │ │ │ │ addshi pc, r9, r0, lsl #1 │ │ │ │ stmdbne r3!, {r4, r5, fp, sp, lr}^ │ │ │ │ addsmi r4, r8, #16, 8 @ 0x10000000 │ │ │ │ stmdbne r3, {r0, r1, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0c0429c │ │ │ │ @@ -51259,174 +51259,174 @@ │ │ │ │ @ instruction: 0xf7cd462a │ │ │ │ ldmdavs r3!, {r1, r2, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmdavs r2!, {r8, sp} │ │ │ │ rsbsvs r4, r3, fp, lsr #8 │ │ │ │ ldmdavs r4!, {r0, r4, r6, r7, sl, ip, lr} │ │ │ │ andcs r2, r0, #1073741824 @ 0x40000000 │ │ │ │ vmax.s d20, d0, d8 │ │ │ │ - vmlsne.f32 s30, s11, s11 │ │ │ │ + vmlsne.f32 s30, s10, s10 │ │ │ │ smlabthi r6, r0, r2, pc @ │ │ │ │ cmncs fp, r2, lsr #12 │ │ │ │ andseq pc, lr, sp, lsl #2 │ │ │ │ @ instruction: 0xf8ad2401 │ │ │ │ @ instruction: 0xf116401c │ │ │ │ - @ instruction: 0xf10dfc57 │ │ │ │ + @ instruction: 0xf10dfbaf │ │ │ │ vqadd.s32 d16, d11, d14 │ │ │ │ - stmdbge r7, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r7, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r8], -lr, ror #4 │ │ │ │ - @ instruction: 0xf8f8f270 │ │ │ │ + @ instruction: 0xf858f270 │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ strtmi r8, [r1], -r5, ror #1 │ │ │ │ vmax.s d20, d0, d24 │ │ │ │ - stmdacs r0, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ strtmi sl, [r1], -fp, lsr #30 │ │ │ │ @ instruction: 0xf1ff4630 │ │ │ │ - str pc, [r5, -r3, lsl #23]! │ │ │ │ - vmax.s8 q10, , q4 │ │ │ │ - vmlal.s q8, d0, d0[5] │ │ │ │ + @ instruction: 0xe725fadb │ │ │ │ + @ instruction: 0xf6464648 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf646022d │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ - vcgt.s8 d18, d8, d0 │ │ │ │ - vrsra.s64 d16, d24, #64 │ │ │ │ + @ instruction: 0xf6472300 │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d0, d18 │ │ │ │ @ instruction: 0xf11c12ef │ │ │ │ - @ instruction: 0xe73dfc9f │ │ │ │ + @ instruction: 0xe73dfbf7 │ │ │ │ ldrbvs pc, [r0], #578 @ 0x242 @ │ │ │ │ ldreq pc, [r7], #704 @ 0x2c0 │ │ │ │ strls r4, [r6], -r0, asr #12 │ │ │ │ strbvc lr, [fp, #-2500] @ 0xfffff63c │ │ │ │ - @ instruction: 0xf9e6f1fd │ │ │ │ + @ instruction: 0xf93ef1fd │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ stmdage r6, {r8, r9, ip, pc} │ │ │ │ teqpcs r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6414633 │ │ │ │ vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ vhsub.s8 d16, d7, d4 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf119012d │ │ │ │ - str pc, [sp, -r1, lsl #29] │ │ │ │ + @ instruction: 0xe70dfdd9 │ │ │ │ rscsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6464648 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - vrhadd.s8 d16, d8, d29 │ │ │ │ - vrsra.s64 d16, d24, #64 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ + @ instruction: 0xf647012d │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ tstls r0, r2, lsr r3 │ │ │ │ - asrsvc pc, r6, #12 @ │ │ │ │ + cmnpvs r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 1, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ + blx 0xff27e84e │ │ │ │ svclt 0x0000e711 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - vmax.s8 q10, , q4 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ - vhsub.s8 d16, d8, d29 │ │ │ │ - vrsra.s64 d16, d24, #64 │ │ │ │ + @ instruction: 0xf6464648 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf647022d │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ andls r0, r0, #-939524096 @ 0xc8000000 │ │ │ │ - asrsvc pc, r6, #12 @ │ │ │ │ + cmnpvs r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs pc, r9, #64, 4 │ │ │ │ - mrrc2 1, 1, pc, sl, cr12 @ │ │ │ │ + blx 0xfecfe87a │ │ │ │ @ instruction: 0xf04fe6fb │ │ │ │ @ instruction: 0x462233ff │ │ │ │ @ instruction: 0x46304619 │ │ │ │ - blx 0xffffec16 │ │ │ │ + blx 0x15fec16 │ │ │ │ @ instruction: 0x4642e771 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1ff4630 │ │ │ │ - @ instruction: 0xe743fbf7 │ │ │ │ + strb pc, [r3, -pc, asr #22] @ │ │ │ │ strtmi r4, [sl], -r1, lsr #12 │ │ │ │ - mcrr 2, 5, pc, sl, cr15 @ │ │ │ │ + bl 0xfe8fedac │ │ │ │ @ instruction: 0x462ae75f │ │ │ │ vmax.s16 q10, , │ │ │ │ - ldr lr, [r3, -r6, asr #24]! │ │ │ │ + @ instruction: 0xe733eb9e │ │ │ │ @ instruction: 0x4641461a │ │ │ │ @ instruction: 0xf1ff4630 │ │ │ │ - @ instruction: 0xf118fd3b │ │ │ │ - @ instruction: 0xf642f829 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + @ instruction: 0xf117fc93 │ │ │ │ + @ instruction: 0xf642ff81 │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ strmi r0, [r2], -pc, lsr #2 │ │ │ │ vmin.s8 d4, d0, d16 │ │ │ │ - @ instruction: 0x4621fcb5 │ │ │ │ + strtmi pc, [r1], -sp, lsl #24 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf1ff4630 │ │ │ │ - strb pc, [sl, -fp, lsr #26] @ │ │ │ │ - @ instruction: 0xf970f233 │ │ │ │ - vmax.s8 d20, d7, d2 │ │ │ │ - vqdmlal.s q8, d16, d0[0] │ │ │ │ + strb pc, [sl, -r3, lsl #25] @ │ │ │ │ + @ instruction: 0xf8c8f233 │ │ │ │ + @ instruction: 0xf6464602 │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ movwls r0, #4909 @ 0x132d │ │ │ │ blmi 0xb93d9c │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ addsne pc, r5, #64, 4 │ │ │ │ - asrsvc pc, r6, #12 @ │ │ │ │ + cmnpvs r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - mcrr2 1, 1, pc, sl, cr12 @ │ │ │ │ + blx 0xfe8fe902 │ │ │ │ vmax.s32 d20, d9, d24 │ │ │ │ - ldrt pc, [r4], r3, ror #28 @ │ │ │ │ - @ instruction: 0xf958f233 │ │ │ │ - @ instruction: 0x03a8f247 │ │ │ │ + ldrt pc, [r4], r3, asr #27 @ │ │ │ │ + @ instruction: 0xf8b0f233 │ │ │ │ + msrvc SPSR_f, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf6469301 │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ stmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ andls r4, r0, #72, 12 @ 0x4800000 │ │ │ │ addne pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf11c4b1d │ │ │ │ - @ instruction: 0xe6a0fc33 │ │ │ │ - @ instruction: 0xf944f233 │ │ │ │ - vmax.s8 d20, d7, d2 │ │ │ │ - vrsra.s64 q8, q4, #64 │ │ │ │ + strt pc, [r0], fp, lsl #23 │ │ │ │ + @ instruction: 0xf89cf233 │ │ │ │ + @ instruction: 0xf6464602 │ │ │ │ + vrsra.s64 d23, d8, #64 │ │ │ │ movwls r0, #4909 @ 0x132d │ │ │ │ blmi 0x613df4 │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ addsne pc, fp, #64, 4 │ │ │ │ vaba.s q15, , q1 │ │ │ │ - vmla.i8 d31, d7, d11 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf646f86b │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf7ce002d │ │ │ │ @ instruction: 0x4628fb91 │ │ │ │ - cdp2 2, 3, cr15, cr4, cr9, {3} │ │ │ │ + ldc2 2, cr15, [r4, #420] @ 0x1a4 │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ smlabbcs r1, r4, lr, sl │ │ │ │ @ instruction: 0xf1ff4630 │ │ │ │ - ldrbt pc, [lr], -sp, lsr #21 @ │ │ │ │ - andne pc, r4, r7, asr #4 │ │ │ │ + ldrbt pc, [lr], -r5, lsl #20 @ │ │ │ │ + sbcvc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blx 0xfe08044a │ │ │ │ vmax.s32 d20, d9, d24 │ │ │ │ - cdpcs 14, 0, cr15, cr0, cr3, {1} │ │ │ │ + cdpcs 13, 0, cr15, cr0, cr3, {4} │ │ │ │ ldrbt sp, [r2], -pc, ror #3 │ │ │ │ - rscseq pc, r4, r7, asr #4 │ │ │ │ + adcsvc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blx 0x1d80462 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ svclt 0x0000e669 │ │ │ │ - eorseq r8, r2, r8, asr #1 │ │ │ │ + eorseq r7, r2, r8, lsl #31 │ │ │ │ msrpl SPSR_, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xb3ab781b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ @ instruction: 0xf2c064d0 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r7, sl} │ │ │ │ blle 0x5cd15c │ │ │ │ umullscc pc, r0, r4, r8 @ │ │ │ │ ldrdcs fp, [r1, -r3] │ │ │ │ orrseq pc, r8, #4, 2 │ │ │ │ strmi r2, [r8], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf9e4f118 │ │ │ │ + @ instruction: 0xf93cf118 │ │ │ │ blle 0x48c574 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ vqadd.s32 d19, d23, d4 │ │ │ │ - @ instruction: 0xf8c4ffe3 │ │ │ │ + @ instruction: 0xf8c4ff43 │ │ │ │ @ instruction: 0xf11700a0 │ │ │ │ - @ instruction: 0xf8c4ff8b │ │ │ │ + @ instruction: 0xf8c4fee3 │ │ │ │ andcs r0, r0, r4, lsr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8c42306 │ │ │ │ mulcs r0, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -51453,60 +51453,60 @@ │ │ │ │ blle 0xb53004 │ │ │ │ @ instruction: 0x3094f8d4 │ │ │ │ mcrrne 6, 0, r4, sl, cr14 │ │ │ │ sbcshi pc, r4, r0 │ │ │ │ @ instruction: 0xf0002b06 │ │ │ │ bllt 0xfe6a2994 │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ - stc2 2, cr15, [r4, #420]! @ 0x1a4 │ │ │ │ + stc2 2, cr15, [r4, #-420] @ 0xfffffe5c │ │ │ │ andcc pc, r0, #20971520 @ 0x1400000 │ │ │ │ ldcvs 6, cr4, [r3, #-584] @ 0xfffffdb8 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ ldclvs 0, cr8, [r3], {231} @ 0xe7 │ │ │ │ ldrdcs pc, [r0], r4 @ │ │ │ │ addsmi r6, r1, #1638400 @ 0x190000 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdacs r0, {r3, r4, r8, fp, ip, sp, lr} │ │ │ │ rscshi pc, r9, r0 │ │ │ │ @ instruction: 0x909cf8d4 │ │ │ │ - @ instruction: 0xff82f267 │ │ │ │ + cdp2 2, 14, cr15, cr2, cr7, {3} │ │ │ │ ldrdcc pc, [ip], #-138 @ 0xffffff76 │ │ │ │ sub r6, r1, r8, lsl r0 │ │ │ │ vmax.s32 q10, , q4 │ │ │ │ - @ instruction: 0xf7fffd87 │ │ │ │ + @ instruction: 0xf7fffce7 │ │ │ │ blmi 0xfe300cf0 │ │ │ │ blls 0x21c6c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhlt r8, [r8], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x009cf8d4 │ │ │ │ - ldc2l 2, cr15, [r0, #-420]! @ 0xfffffe5c │ │ │ │ + ldc2l 2, cr15, [r0], {105} @ 0x69 │ │ │ │ andcc pc, r0, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ @ instruction: 0xf8d43094 │ │ │ │ @ instruction: 0x46929098 │ │ │ │ mlscc r4, r2, r8, pc @ │ │ │ │ strtvs lr, [r8], -r4, asr #19 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldclvs 0, cr8, [r7, #-532] @ 0xfffffdec │ │ │ │ - blx 0x1ffe9d8 │ │ │ │ - @ instruction: 0xf872f0ce │ │ │ │ + @ instruction: 0xf9d6f0ce │ │ │ │ + @ instruction: 0xffcaf0cd │ │ │ │ vhadd.s32 d25, d7, d5 │ │ │ │ - strmi pc, [r0], sp, asr #30 │ │ │ │ - mrc2 1, 7, pc, cr6, cr7, {0} │ │ │ │ + strmi pc, [r0], sp, lsr #29 │ │ │ │ + mcr2 1, 2, pc, cr14, cr7, {0} @ │ │ │ │ ldrtmi r9, [r3], -r5, lsl #20 │ │ │ │ andhi lr, r1, sp, asr #19 │ │ │ │ - msrcs R8_usr, r7 │ │ │ │ + mvneq pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x96004638 │ │ │ │ - blx 0x127eeca │ │ │ │ + blx 0xfe87eec8 │ │ │ │ @ instruction: 0xf946f7fd │ │ │ │ @ instruction: 0xf88a2300 │ │ │ │ adcvs r3, r3, r4, rrx │ │ │ │ @ instruction: 0x612b2301 │ │ │ │ @ instruction: 0x3094f8d4 │ │ │ │ vqdmulh.s d2, d0, d6 │ │ │ │ andge r8, r1, #193 @ 0xc1 │ │ │ │ @@ -51518,124 +51518,124 @@ │ │ │ │ andeq r2, r4, pc, lsr r7 │ │ │ │ andeq r2, r4, r1, lsr #14 │ │ │ │ andeq r2, r4, r5, asr #12 │ │ │ │ blcs 0x5c994 │ │ │ │ stmdavs r0!, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vorr d16, d11, d11 │ │ │ │ - stmdacs r1, {r0, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf89dd156 │ │ │ │ @ instruction: 0xf7fe001b │ │ │ │ ldrb pc, [r9, r7, lsr #25] @ │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4648011b │ │ │ │ @ instruction: 0xf88d2365 │ │ │ │ vqadd.s32 d19, d11, d11 │ │ │ │ - stmdacs r1, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs sp, #24902 @ 0x6146 │ │ │ │ addscc pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #52953088 @ 0x3280000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r4, #72, 12 @ 0x4800000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - @ instruction: 0xff22f26b │ │ │ │ + cdp2 2, 8, cr15, cr2, cr11, {3} │ │ │ │ teqle r7, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xe7bb3094 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4648011b │ │ │ │ - ldc2l 2, cr15, [r6], #428 @ 0x1ac │ │ │ │ + mrrc2 2, 6, pc, r6, cr11 @ │ │ │ │ @ instruction: 0xd12b2801 │ │ │ │ mulscc fp, sp, r8 │ │ │ │ rscle r2, r0, r4, ror #22 │ │ │ │ rscle r2, sp, r5, ror #22 │ │ │ │ @ instruction: 0xd12c2b61 │ │ │ │ addseq pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #168, 14 @ 0x2a00000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r1, #72, 12 @ 0x4800000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - @ instruction: 0xff00f26b │ │ │ │ + cdp2 2, 6, cr15, cr0, cr11, {3} │ │ │ │ tstle r5, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ @ instruction: 0xe7993094 │ │ │ │ vmax.s32 q10, , q4 │ │ │ │ - smmls r2, r9, ip, pc @ │ │ │ │ + smmulr r2, r9, ip │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ blcs 0x12e4f4 │ │ │ │ @ instruction: 0xf8d4d12b │ │ │ │ vqadd.s32 d16, d25, d8 │ │ │ │ - @ instruction: 0xf8d4fccf │ │ │ │ + @ instruction: 0xf8d4fc2f │ │ │ │ vqadd.s32 d16, d25, d12 │ │ │ │ - strb pc, [r4, -fp, asr #25] @ │ │ │ │ + strb pc, [r4, -fp, lsr #24] @ │ │ │ │ vmax.s32 q10, , q4 │ │ │ │ - cdpcs 12, 0, cr15, cr0, cr7, {6} │ │ │ │ + cdpcs 12, 0, cr15, cr0, cr7, {1} │ │ │ │ svcge 0x003ff47f │ │ │ │ vaba.s d30, d0, d27 │ │ │ │ - andcs pc, r0, pc, lsl #31 │ │ │ │ - asrsvc pc, r6, #12 @ │ │ │ │ + andcs pc, r0, pc, ror #29 │ │ │ │ + cmnpvs r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsr #22 │ │ │ │ addcs pc, pc, #64, 4 │ │ │ │ - blx 0xaff002 │ │ │ │ - addne pc, ip, #1879048196 @ 0x70000004 │ │ │ │ + blx 0xfe0ff000 │ │ │ │ + subeq pc, ip, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - asrsvc pc, r6, #12 @ │ │ │ │ + cmnpvs r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d14 │ │ │ │ vqsub.s8 q1, q2, q1 │ │ │ │ - vpadd.i8 d31, d7, d11 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vmov.i32 d16, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf646022d │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subcs pc, r1, #64, 4 │ │ │ │ vpadd.i8 d4, d4, d6 │ │ │ │ - vqdmulh.s d31, d7, d13 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vrshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf646022d │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ vqdmulh.s d4, d4, d15 │ │ │ │ - vpmin.s8 , , │ │ │ │ - vrshr.s64 d17, d16, #64 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf646022d │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x29411c │ │ │ │ subscs pc, r3, #64, 4 │ │ │ │ - blx 0xffc7f074 │ │ │ │ + blx 0x127f074 │ │ │ │ @ instruction: 0xf6462000 │ │ │ │ - vsra.s64 d23, d16, #64 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ blmi 0x142d24 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d2, d20, d21 │ │ │ │ - svclt 0x0000fae5 │ │ │ │ + svclt 0x0000fa3d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r8, [r2], -ip │ │ │ │ + mlaseq r2, ip, pc, r7 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmla.f d18, d0, d0[2] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ vrhadd.s32 d16, d0, d29 │ │ │ │ - teqplt r0, r9, lsl #26 @ p-variant is OBSOLETE │ │ │ │ + teqplt r0, r9, ror #24 @ p-variant is OBSOLETE │ │ │ │ bicsvs pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8832201 │ │ │ │ blmi 0x88aaf0 │ │ │ │ ldrsbgt pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib ip, {r0, r4, r5, ip, lr, pc}^ │ │ │ │ bl 0xfe93b4c4 │ │ │ │ blcs 0x3834fc │ │ │ │ vmul.i8 d29, d7, d15 │ │ │ │ - vorr.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8dc032d │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ bl 0xd68d8 │ │ │ │ blgt 0x203914 │ │ │ │ andeq pc, lr, r5, asr #16 │ │ │ │ @ instruction: 0xf04f6061 │ │ │ │ adcvs r0, r2, r0, lsl #2 │ │ │ │ @@ -51643,25 +51643,25 @@ │ │ │ │ movwcs lr, #2524 @ 0x9dc │ │ │ │ @ instruction: 0xf8cc330d │ │ │ │ ldrbpl r3, [r1], #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vmov.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vmov.i32 d17, #2048 @ 0x00000800 │ │ │ │ pop {r0, r2, r3, r5, r9} │ │ │ │ movwcs r4, #53360 @ 0xd070 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1ff4660 │ │ │ │ - vmul.i8 , , │ │ │ │ - vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ + vtst.8 , , │ │ │ │ + vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ andcs r4, sp, #112 @ 0x70 │ │ │ │ @ instruction: 0xf1ff4660 │ │ │ │ - svclt 0x0000bac5 │ │ │ │ + svclt 0x0000ba1d │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ bicsvs pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @ instruction: 0x2094f8d3 │ │ │ │ andle r2, r6, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -51675,15 +51675,15 @@ │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d3bd10 │ │ │ │ addmi r0, r8, #164 @ 0xa4 │ │ │ │ vand , q11, │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ tstcs r2, sp, lsr #32 │ │ │ │ @ instruction: 0xf8c39201 │ │ │ │ @ instruction: 0xf7fc1094 │ │ │ │ stmdals r1, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7e8 │ │ │ │ bicsvs pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @@ -51696,33 +51696,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ addmi fp, r1, #131 @ 0x83 │ │ │ │ stmib sp, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ vhadd.s32 d19, d7, d0 │ │ │ │ - bls 0xc20ac │ │ │ │ + bls 0xc1e2c │ │ │ │ addmi r9, r2, #0, 22 │ │ │ │ andcs fp, r5, #8, 30 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r4, #0, 26 │ │ │ │ - adcvc pc, r0, r6, asr #4 │ │ │ │ + rsbvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addscs pc, r4, r3, asr #17 │ │ │ │ blx 0x1c00a00 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - rsbsne pc, r8, lr, asr #4 │ │ │ │ + eorseq pc, r8, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ blt 0x1800a20 │ │ │ │ eorscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bicsvs pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r0, r8, sp} │ │ │ │ @@ -51734,17 +51734,17 @@ │ │ │ │ vrsra.s64 d21, d6, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , q13, │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf121002d │ │ │ │ - svclt 0x0000b9b5 │ │ │ │ + svclt 0x0000b90d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64bb1c4 │ │ │ │ @@ -51770,17 +51770,17 @@ │ │ │ │ vrsra.s64 d21, d2, #64 │ │ │ │ @ instruction: 0xf64b2397 │ │ │ │ vrshr.s64 d17, d16, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ ldreq r6, [fp], #-2067 @ 0xfffff7ed │ │ │ │ vqrshl.s8 , q6, │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf121002d │ │ │ │ - ldrb pc, [r5, sp, ror #18] @ │ │ │ │ + ldrb pc, [r5, r5, asr #17] @ │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ @ instruction: 0x4611b510 │ │ │ │ vmlavs.f64 d9, d2, d3 │ │ │ │ mulsgt r0, sp, r8 │ │ │ │ ldrd pc, [r8], #-130 @ 0xffffff7e @ │ │ │ │ @ instruction: 0xf8cd9a02 │ │ │ │ @ instruction: 0xf1bec008 │ │ │ │ @@ -51881,25 +51881,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - adcscs pc, ip, r7, asr #4 │ │ │ │ + rsbsne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - mcr2 1, 3, pc, cr0, cr12, {7} @ │ │ │ │ + ldc2 1, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - movwcs pc, #3941 @ 0xf65 @ │ │ │ │ + movwcs pc, #3773 @ 0xebd @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf86ef7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stcllt 1, cr15, [sl, #980] @ 0x3d4 │ │ │ │ + stclt 1, cr15, [r2, #-980]! @ 0xfffffc2c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ bicsvs pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ stmdblt r2!, {r1, r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -51910,25 +51910,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - sbcscs pc, r0, r7, asr #4 │ │ │ │ + addsne pc, r0, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - mcr2 1, 1, pc, cr6, cr12, {7} @ │ │ │ │ + ldc2l 1, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - movwcs pc, #3883 @ 0xf2b @ │ │ │ │ + movwcs pc, #3715 @ 0xe83 @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf834f7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 1, cr15, [r0, #980] @ 0x3d4 │ │ │ │ + stcllt 1, cr15, [r8], #980 @ 0x3d4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -51941,50 +51941,50 @@ │ │ │ │ bcs 0xc60e00 │ │ │ │ ldmdavc r9, {r0, r8, ip, lr, pc}^ │ │ │ │ bcs 0xcafb64 │ │ │ │ ldmdavc sl, {r2, r3, r4, ip, lr, pc} │ │ │ │ tstle r2, r1, lsr sl │ │ │ │ bcs 0xf20f14 │ │ │ │ @ instruction: 0xf646d037 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fc002d │ │ │ │ blmi 0xf01020 │ │ │ │ blls 0x99ce28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle fp, r0, lsl #6 │ │ │ │ andcs fp, r0, r6, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ bcs 0x60f48 │ │ │ │ vand , q9, │ │ │ │ vrsra.s64 q11, q0, #64 │ │ │ │ vcge.s8 d16, d22, d7 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ andcs r0, r1, #45 @ 0x2d │ │ │ │ @ instruction: 0xf7fc731a │ │ │ │ @ instruction: 0xe7def879 │ │ │ │ bicsvs pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf1032280 │ │ │ │ tstvc r9, #16 │ │ │ │ - stmia sl!, {r0, r1, r2, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - adcvc pc, r0, r6, asr #4 │ │ │ │ + stmda r2, {r0, r1, r2, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + rsbvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf868f7fc │ │ │ │ addcs lr, r0, #53739520 @ 0x3340000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ vcgt.s16 d25, d15, d1 │ │ │ │ - blls 0xbd1a4 │ │ │ │ + blls 0xbcf04 │ │ │ │ ldcne 4, cr2, [r8], {0} │ │ │ │ blge 0x10b674 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ - @ instruction: 0xf1169004 │ │ │ │ - stmdacs r0, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1159004 │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdals r4, {r0, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ bcs 0x60e50 │ │ │ │ bcs 0xf32aac │ │ │ │ blls 0x13750c │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3880 @ 0xfffff0d8 │ │ │ │ b 0x1437690 │ │ │ │ @@ -51998,101 +51998,101 @@ │ │ │ │ ldrb r3, [r9, r1] │ │ │ │ sbcsvs pc, r0, r2, asr #4 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ stmdblt r4!, {r2, r8, r9, ip, sp, lr} │ │ │ │ stmdbge r5, {r7, r9, sp} │ │ │ │ @ instruction: 0xf7cd3010 │ │ │ │ vmul.i8 q15, q3, q11 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7fc002d │ │ │ │ str pc, [ip, r7, lsr #16] │ │ │ │ - stc2 2, cr15, [sl], #-448 @ 0xfffffe40 │ │ │ │ + blx 0xfe2ff866 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r2, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ bicsvs pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ ldmdavs r4, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d36912 │ │ │ │ stmiane r0!, {r3, r5, r8, ip} │ │ │ │ ldmdale sl, {r3, r7, r9, lr} │ │ │ │ vmla.f32 d20, d3, d1 │ │ │ │ - vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ stmib sp, {r1, r4, r5, r8}^ │ │ │ │ stclvs 3, cr2, [r8, #-0] │ │ │ │ - @ instruction: 0xff6af1fe │ │ │ │ + mcr2 1, 6, pc, cr2, cr14, {7} @ │ │ │ │ fstmdbxvs r8!, {d25-d24} @ Deprecated │ │ │ │ @ instruction: 0x01a8f103 │ │ │ │ strtmi r9, [r1], #-2560 @ 0xfffff600 │ │ │ │ ldc2 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ andcs r6, r1, #6848 @ 0x1ac0 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ @ instruction: 0xf247befd │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ andlt r0, r3, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00eaf7fb │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ - mvnseq pc, r8, asr #4 │ │ │ │ + asrsvc pc, r7, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0f62201 │ │ │ │ - svclt 0x0000b8b7 │ │ │ │ + svclt 0x0000b80f │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56348 @ 0xdc1c │ │ │ │ - eorscc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + rscsne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r5], -r0, lsl #8 │ │ │ │ - stc2 0, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ - ldc2l 0, cr15, [ip, #-984] @ 0xfffffc28 │ │ │ │ + mrrc2 0, 15, pc, r8, cr10 @ │ │ │ │ + ldc2 0, cr15, [r4], #984 @ 0x3d8 │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - eorscc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + rscsne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 0, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ - stc2l 0, cr15, [ip, #-984] @ 0xfffffc28 │ │ │ │ + mcrr2 0, 15, pc, r8, cr10 @ │ │ │ │ + stc2 0, cr15, [r4], #984 @ 0x3d8 │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mvncs pc, r7, asr #4 │ │ │ │ + @ instruction: 0x11a8f247 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscscs pc, ip, r7, asr #4 │ │ │ │ + adcsne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ - vhsub.s d2, d11, d26 │ │ │ │ - svclt 0x0000f85b │ │ │ │ - eorseq r8, r2, r0, lsr #2 │ │ │ │ + vhsub.s d2, d10, d26 │ │ │ │ + svclt 0x0000ffb3 │ │ │ │ + eorseq r7, r2, r0, ror #31 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9a1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0fc0ff8 │ │ │ │ - vmla.f32 d31, d6, d13 │ │ │ │ - vaddw.s8 q8, q8, d28 │ │ │ │ + @ instruction: 0xf645fc75 │ │ │ │ + vmla.f d23, d0, d0[7] │ │ │ │ @ instruction: 0xf0f9012d │ │ │ │ - vmla.i8 , , │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ + vmla.i8 , , │ │ │ │ + vaddw.s8 q9, q0, d20 │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0f94008 │ │ │ │ - svclt 0x0000b9e1 │ │ │ │ + svclt 0x0000b939 │ │ │ │ @ instruction: 0xf8d0460a │ │ │ │ strmi r1, [r3], -ip, lsl #1 │ │ │ │ @ instruction: 0xd1064291 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64b4770 │ │ │ │ @@ -52103,87 +52103,87 @@ │ │ │ │ cmpppl ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, pc} │ │ │ │ @ instruction: 0xf64bd0e8 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ stmdavs r9, {r0, r1, r2, r4, r7, r8, sp} │ │ │ │ strble r0, [r1, #1033]! @ 0x409 │ │ │ │ - rsbscc pc, r0, r7, asr #4 │ │ │ │ + eorscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - cdplt 1, 13, cr15, cr0, cr0, {1} │ │ │ │ + cdplt 1, 2, cr15, cr8, cr0, {1} │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ @ instruction: 0xf641b0a6 │ │ │ │ vaddhn.i16 d20, q0, q2 │ │ │ │ blge 0xa042b8 │ │ │ │ stmdami sp!, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ blvs 0x1811bc │ │ │ │ eorls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ - addscc pc, r8, r7, asr #4 │ │ │ │ + subscs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vadd.i8 d22, d14, d19 │ │ │ │ - blls 0x813e0 │ │ │ │ + blls 0x81140 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ vadd.i64 d22, d0, d16 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 d18, d14, d10 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ce4628 │ │ │ │ @ instruction: 0xf120ff1f │ │ │ │ - ldmiblt r0, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrrc2 1, 2, pc, lr, cr9 @ │ │ │ │ + ldmiblt r0, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfedff55a │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ vadd.i16 d26, d14, d2 │ │ │ │ - stmdage r3, {r2, r4, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ - mcr2 2, 2, pc, cr4, cr14, {1} @ │ │ │ │ + stmdage r3, {r2, r3, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + ldc2 2, cr15, [ip, #248] @ 0xf8 │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ vhsub.s d9, d14, d19 │ │ │ │ - @ instruction: 0xf7cdfd05 │ │ │ │ + @ instruction: 0xf7cdfc5d │ │ │ │ @ instruction: 0xf120fd23 │ │ │ │ - strmi pc, [r4], -r7, asr #28 │ │ │ │ + @ instruction: 0x4604fd9f │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ - vhadd.s8 d16, d14, d29 │ │ │ │ - blls 0xc1378 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vhadd.s8 d16, d13, d29 │ │ │ │ + blls 0xc30d8 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ vmax.s d20, d0, d16 │ │ │ │ - strtmi pc, [r1], -r7, lsr #22 │ │ │ │ + strtmi pc, [r1], -r7, lsl #21 │ │ │ │ vhadd.s8 d18, d14, d10 │ │ │ │ - strtmi pc, [r8], -r9, asr #30 │ │ │ │ + strtmi pc, [r8], -r1, lsr #29 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ce4621 │ │ │ │ strtmi pc, [r0], -fp, ror #29 │ │ │ │ - cdp2 1, 2, cr15, cr10, cr0, {1} │ │ │ │ + stc2 1, cr15, [r2, #128] @ 0x80 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andcs fp, r1, r0, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9a338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vsubw.s8 q8, q0, d0 │ │ │ │ vcge.s8 d16, d7, d18 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d7, d29 │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ andcs r0, lr, #45 @ 0x2d │ │ │ │ - @ instruction: 0xff88f23a │ │ │ │ + mcr2 2, 7, pc, cr0, cr10, {1} @ │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ umulllt r0, r3, r7, r3 │ │ │ │ @@ -52199,15 +52199,15 @@ │ │ │ │ @ instruction: 0x460bd1f6 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r3, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1e09301 │ │ │ │ - blls 0xc24e8 │ │ │ │ + blls 0xc2248 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r2, r1, lsl #6 │ │ │ │ svclt 0x0000e7ee │ │ │ │ @@ -52241,46 +52241,46 @@ │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, r1, fp, lsr #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cmppne r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + tstpeq r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - biccc pc, r4, r7, asr #4 │ │ │ │ + orrcs pc, r4, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorvc pc, ip, sl, asr #4 │ │ │ │ + rscpl pc, ip, sl, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqsub.s64 q1, q5, │ │ │ │ - svclt 0x0000fef7 │ │ │ │ + svclt 0x0000fe4f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vaddhn.i16 d16, q0, q4 │ │ │ │ umulllt r0, r2, r7, r4 │ │ │ │ tstcs r1, r0, lsl r2 │ │ │ │ @ instruction: 0xf1e02000 │ │ │ │ - strdvs pc, [r0], -fp @ │ │ │ │ - ldc2 0, cr15, [r8], #824 @ 0x338 │ │ │ │ + eorvs pc, r0, r3, asr r8 @ │ │ │ │ + ldc2 0, cr15, [r0], {206} @ 0xce │ │ │ │ andls fp, r1, r0, lsr #19 │ │ │ │ stmdavs r0!, {r0, r1, r8, sp} │ │ │ │ - mcrr2 1, 14, pc, lr, cr0 @ │ │ │ │ + blx 0xfe9ffa36 │ │ │ │ eorvs r9, r0, r1, lsl #18 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ smlatbcs r1, r7, pc, pc @ │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ smlatbcs r2, r3, pc, pc @ │ │ │ │ andlt r4, r2, r8, lsl #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x009cf7ff │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ce4010 │ │ │ │ - svclt 0x0000bc9f │ │ │ │ + svclt 0x0000bbf7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf642db1c │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9} │ │ │ │ @@ -52292,21 +52292,21 @@ │ │ │ │ @ instruction: 0xf84c0e03 │ │ │ │ andcs lr, r0, r0 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - biccc pc, r4, r7, asr #4 │ │ │ │ + orrcs pc, r4, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorvc pc, ip, sl, asr #4 │ │ │ │ + rscpl pc, ip, sl, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ rsbscs r4, ip, #1024 @ 0x400 │ │ │ │ - mrc2 2, 4, pc, cr4, cr10, {1} │ │ │ │ - eorseq r8, r2, r8, ror #2 │ │ │ │ + stc2l 2, cr15, [ip, #232]! @ 0xe8 │ │ │ │ + eorseq r8, r2, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9a550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf642db14 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9} │ │ │ │ @@ -52314,21 +52314,21 @@ │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - biccc pc, r4, r7, asr #4 │ │ │ │ + orrcs pc, r4, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorvc pc, ip, sl, asr #4 │ │ │ │ + rscpl pc, ip, sl, asr #4 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ addcs r4, fp, #1024 @ 0x400 │ │ │ │ - mcr2 2, 3, pc, cr8, cr10, {1} @ │ │ │ │ - eorseq r8, r2, ip, ror r1 │ │ │ │ + stc2l 2, cr15, [r0, #232] @ 0xe8 │ │ │ │ + eorseq r8, r2, ip, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ strmi r6, [r2], r9, lsl #16 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ @ instruction: 0xf8de6a0e │ │ │ │ ldmib r6, {r5, ip, sp}^ │ │ │ │ @@ -52367,19 +52367,19 @@ │ │ │ │ @ instruction: 0x46054617 │ │ │ │ ldrbne r2, [r3, r0, lsl #12] │ │ │ │ stmdbls r3, {r0, r1, r8, r9, ip, pc} │ │ │ │ b 0x1414d54 │ │ │ │ @ instruction: 0xf10573e8 │ │ │ │ strls r0, [r0, -r8, asr #32] │ │ │ │ @ instruction: 0xf1259101 │ │ │ │ - strmi pc, [r3], r5, lsl #25 │ │ │ │ + pkhtbmi pc, r3, sp, asr #23 @ │ │ │ │ bvs 0xff130120 │ │ │ │ cmppeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r0], -r3 @ │ │ │ │ - blx 0xfe17f900 │ │ │ │ + @ instruction: 0xf9dcf125 │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ mulsle r0, fp, r5 │ │ │ │ bvs 0xfe714cdc │ │ │ │ @ instruction: 0xd1fb459b │ │ │ │ ldrdcc pc, [r8], -fp @ │ │ │ │ cmnlt fp, fp, lsl #5 │ │ │ │ eorvs pc, r8, fp, asr #17 │ │ │ │ @@ -52440,15 +52440,15 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [r2, -r2] │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ ldmib r2, {r0, r8, r9, ip, pc}^ │ │ │ │ stmib r3, {r1, r8}^ │ │ │ │ ldmib r2, {r1, r2, r8}^ │ │ │ │ vrhadd.s d0, d0, d2 │ │ │ │ - @ instruction: 0xf04ffe07 │ │ │ │ + @ instruction: 0xf04ffd5f │ │ │ │ @ instruction: 0xf1b04200 │ │ │ │ blls 0x84608 │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ blx 0x10f32f0 │ │ │ │ blx 0x1005a4 │ │ │ │ svclt 0x0058f101 │ │ │ │ tstmi r2, r1, lsr #6 │ │ │ │ @@ -52524,21 +52524,21 @@ │ │ │ │ andsmi r4, r9, r0, lsl r0 │ │ │ │ svclt 0x00144308 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addmi lr, r2, #47710208 @ 0x2d80000 │ │ │ │ svclt 0x0034418b │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - orrsne pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + cmppeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicscc pc, ip, r7, asr #4 │ │ │ │ + orrscs pc, ip, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d2, d19, d10 │ │ │ │ - svclt 0x0000fbaf │ │ │ │ + svclt 0x0000fb07 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x43818 │ │ │ │ addlt r7, r9, fp, lsr #23 │ │ │ │ blmi 0xfeb14f74 │ │ │ │ stceq 1, cr15, [r7], {160} @ 0xa0 │ │ │ │ @@ -52600,19 +52600,19 @@ │ │ │ │ rsbeq r0, r8, r8, rrx │ │ │ │ adceq r0, pc, r8, rrx │ │ │ │ addeq r0, r3, sp, lsl #1 │ │ │ │ addeq r0, r8, sl, lsr #1 │ │ │ │ umullseq r0, r5, ip, r0 │ │ │ │ addseq r0, r2, r3, lsr #1 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0x1b03cb8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q1, , │ │ │ │ - @ instruction: 0x4610fb1b │ │ │ │ + @ instruction: 0x4610fa73 │ │ │ │ blmi 0x19cbc14 │ │ │ │ blls 0x21d880 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrdlt r8, [r9], -r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52639,15 +52639,15 @@ │ │ │ │ andeq lr, lr, r2, lsr #20 │ │ │ │ tsteq r7, r5, lsr #20 │ │ │ │ b 0xfd79c │ │ │ │ b 0x1838c4 │ │ │ │ strb r0, [r0, r7, lsl #2] │ │ │ │ stmdbcs r0, {r4, r9, sl, lr} │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - mcrr2 2, 3, pc, r0, cr0 @ │ │ │ │ + blx 0xfe68015e │ │ │ │ ldr r1, [r8, r1, asr #15]! │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ b 0x14e3d80 │ │ │ │ @ instruction: 0xf0000305 │ │ │ │ blx 0xfeda3d8c │ │ │ │ stccs 0, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ blx 0xfecf7f68 │ │ │ │ @@ -52659,15 +52659,15 @@ │ │ │ │ stmdbcs r0, {r0, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ msrhi SPSR_sx, r0 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d0, d25 │ │ │ │ - @ instruction: 0xe792fbf1 │ │ │ │ + ldr pc, [r2, r9, asr #22] │ │ │ │ vqrdmulh.s d15, d7, d2 │ │ │ │ smlatbeq lr, r2, fp, pc @ │ │ │ │ movwcc pc, #23310 @ 0x5b0e @ │ │ │ │ usada8 sl, r9, r4, r4 │ │ │ │ @ instruction: 0xf00eba10 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ strb sp, [r9, r5, lsl #1] │ │ │ │ @@ -52708,15 +52708,15 @@ │ │ │ │ blx 0x11b3704 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa45 │ │ │ │ svclt 0x0000e739 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r8, r2, ip, lsr #3 │ │ │ │ + eorseq r8, r2, ip, rrx │ │ │ │ andseq pc, pc, lr │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf00eaf28 │ │ │ │ @ instruction: 0xf1ce0e3f │ │ │ │ @ instruction: 0xf1ae0120 │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ @@ -52739,15 +52739,15 @@ │ │ │ │ bl 0x1983a4c │ │ │ │ ldrbt r0, [ip], r7, lsl #2 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0x467280b6 │ │ │ │ b 0x17d5310 │ │ │ │ andle r0, r3, r7, lsl #2 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0x2f0 │ │ │ │ + blx 0x16002f0 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ eoreq pc, r0, lr, lsr #3 │ │ │ │ eoreq pc, r0, #-2147483597 @ 0x80000033 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ @@ -52768,15 +52768,15 @@ │ │ │ │ strb r0, [r4], r0 │ │ │ │ rsble r2, sp, r0, lsl #18 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d0, d25 │ │ │ │ - bfi pc, r5, (invalid: 22:5) @ │ │ │ │ + strb pc, [r5, sp, ror #20] @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ subsmi lr, r0, #187695104 @ 0xb300000 │ │ │ │ cmpeq r5, r5, ror #22 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ blx 0xfe977fce │ │ │ │ strt r4, [sl], lr │ │ │ │ teqle r6, r0, lsl #18 │ │ │ │ @@ -52785,15 +52785,15 @@ │ │ │ │ suble r2, r4, r0, lsl #18 │ │ │ │ movweq lr, #31326 @ 0x7a5e │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf43f4629 │ │ │ │ @ instruction: 0x4672ae9c │ │ │ │ @ instruction: 0x4620463b │ │ │ │ vmax.s d4, d0, d25 │ │ │ │ - ldr pc, [r4], r3, lsr #21 │ │ │ │ + @ instruction: 0xe694f9fb │ │ │ │ @ instruction: 0xf00eba50 │ │ │ │ stmiblt r1!, {r2, r8}^ │ │ │ │ str fp, [lr], r0, lsl #5 │ │ │ │ bfine r4, r0, #12, #6 │ │ │ │ stmdbcs r0, {r0, r1, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ b 0x14f7c64 │ │ │ │ andle r0, fp, r5, lsl #6 │ │ │ │ @@ -52801,57 +52801,57 @@ │ │ │ │ @ instruction: 0xf0a2fa92 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ blx 0xfecfd50c │ │ │ │ bcs 0x7fd20 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr11, cr15, {3} │ │ │ │ @ instruction: 0x46394670 │ │ │ │ @ instruction: 0x4629e677 │ │ │ │ - blx 0x4003ea │ │ │ │ + blx 0x1a003e8 │ │ │ │ andlt lr, r0, #184, 12 @ 0xb800000 │ │ │ │ stmdbge r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - blx 0x18fffa0 │ │ │ │ + @ instruction: 0xf9baf119 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ stmdbge r4, {r0, r1, r2, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - blx 0xa7ffb4 │ │ │ │ + @ instruction: 0xf980f119 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0x4610e65d │ │ │ │ svceq 0x0000f1be │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {1} │ │ │ │ vmin.s32 q2, , │ │ │ │ - ldr pc, [r9], r3, asr #28 │ │ │ │ + @ instruction: 0xe699fd9b │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s32 d2, d15, d1 │ │ │ │ - strmi pc, [r8], -sp, lsr #28 │ │ │ │ + strmi pc, [r8], -r5, lsl #27 │ │ │ │ @ instruction: 0xe64a4631 │ │ │ │ andseq pc, pc, lr │ │ │ │ eoreq pc, r0, r0, asr #3 │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ ldrbtmi lr, [r0], -r3, asr #12 │ │ │ │ @ instruction: 0xf1be4671 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0x4610ae3e │ │ │ │ - @ instruction: 0xff72f22f │ │ │ │ + cdp2 2, 12, cr15, cr10, cr15, {1} │ │ │ │ ldrbt r4, [sp], -r8, lsl #12 │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s32 d2, d15, d1 │ │ │ │ - ldrtmi pc, [r1], -r3, ror #25 @ │ │ │ │ + @ instruction: 0x4631fc3b │ │ │ │ bcs 0x7d470 │ │ │ │ blx 0xfe4f7e80 │ │ │ │ blx 0xfec7fe44 │ │ │ │ strt pc, [r8], -r0, lsl #1 │ │ │ │ @ instruction: 0xf0a5fa95 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strt r3, [r1], -r0, lsr #32 │ │ │ │ - ldc2 2, cr15, [r4, #444] @ 0x1bc │ │ │ │ + ldc2l 2, cr15, [r4], #444 @ 0x1bc │ │ │ │ stmdale r3!, {r0, r1, r2, r3, fp, sp} │ │ │ │ vhsub.s8 d18, d4, d1 │ │ │ │ blx 0xdc0ec │ │ │ │ andmi pc, fp, #0, 6 │ │ │ │ @ instruction: 0xf648d115 │ │ │ │ andmi r1, fp, #136, 2 @ 0x22 │ │ │ │ @ instruction: 0xf413d10a │ │ │ │ @@ -52868,31 +52868,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9ae24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0x1040ec │ │ │ │ adcscs pc, r3, #64, 4 │ │ │ │ vhadd.s8 d9, d3, d0 │ │ │ │ - svclt 0x0000f901 │ │ │ │ - eorseq r8, r2, r4, asr #3 │ │ │ │ + svclt 0x0000f859 │ │ │ │ + eorseq r8, r2, r4, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9ae50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0x104118 │ │ │ │ addmi pc, r9, #64, 4 │ │ │ │ vhadd.s8 d9, d3, d0 │ │ │ │ - svclt 0x0000f8eb │ │ │ │ - eorseq r8, r2, r0, ror #3 │ │ │ │ + svclt 0x0000f843 │ │ │ │ + eorseq r8, r2, r0, lsr #1 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ @ instruction: 0xf642cf70 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ ldrbtmi r2, [fp], #-663 @ 0xfffffd69 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ stmibvs sl, {r0, r1, r4, sl, lr}^ │ │ │ │ @@ -52923,22 +52923,22 @@ │ │ │ │ mcrrne 11, 9, fp, sl, cr11 │ │ │ │ bllt 0xfe681cf4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9af00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0x1841c8 │ │ │ │ sbcscc pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - vhadd.s8 d9, d3, d0 │ │ │ │ - @ instruction: 0x460af893 │ │ │ │ + vhadd.s8 d9, d2, d0 │ │ │ │ + strmi pc, [sl], -fp, ror #31 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addeq ip, ip, r2, ror #5 │ │ │ │ - eorseq r8, r2, r0, lsl r2 │ │ │ │ + ldrsbteq r8, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9af34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bvs 0x347cdc │ │ │ │ @ instruction: 0x3c00e9d4 │ │ │ │ ldrdpl pc, [r0], -ip @ │ │ │ │ eorvs r6, fp, sl, lsl sl │ │ │ │ @@ -52978,15 +52978,15 @@ │ │ │ │ andcs r6, r0, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ @ instruction: 0xf1004607 │ │ │ │ strtmi r0, [r8], -r8, asr #12 │ │ │ │ @ instruction: 0xf1244631 │ │ │ │ - bvs 0xfebc3500 │ │ │ │ + bvs 0xfebc3260 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ blcs 0x5e080 │ │ │ │ ldclvs 0, cr13, [sl, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0x46236013 │ │ │ │ ldrbvs r6, [sl, #-2274]! @ 0xfffff71e │ │ │ │ svcpl 0x0008f843 │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ @@ -53002,23 +53002,23 @@ │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ suble r2, fp, r0, lsl #26 │ │ │ │ strvs r6, [r2, #-2730] @ 0xfffff556 │ │ │ │ suble r2, r3, r0, lsl #20 │ │ │ │ adcvs r2, sl, #0, 4 │ │ │ │ tstcs r0, r8, lsr r2 │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - stmia ip, {r1, r2, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda r4!, {r1, r2, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x612b9b01 │ │ │ │ bls 0x2556f4 │ │ │ │ cmppeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdvs r1, [fp, #-123]! @ 0xffffff85 │ │ │ │ @ instruction: 0x61aa9b08 │ │ │ │ ldrbne r6, [fp, pc, lsr #6] │ │ │ │ @ instruction: 0xf12461eb │ │ │ │ - stmdbvc r2!, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvc r2!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r7, #2 │ │ │ │ svclt 0x00882a02 │ │ │ │ ldmdale r2, {r5, r9, sl, lr} │ │ │ │ strtmi r6, [r0], -r3, lsr #20 │ │ │ │ addsmi r6, ip, #5963776 @ 0x5b0000 │ │ │ │ and sp, ip, r3, lsl #2 │ │ │ │ @ instruction: 0xf0027902 │ │ │ │ @@ -53055,24 +53055,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbne fp, [r4, r2, lsl #1] │ │ │ │ strtmi r3, [r3], -r8, asr #32 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ strls r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ - @ instruction: 0xff22f124 │ │ │ │ + cdp2 1, 7, cr15, cr10, cr4, {1} │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0x7604e9d1 │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ adcmi r4, r6, #8, 12 @ 0x800000 │ │ │ │ adcmi fp, pc, #8, 30 │ │ │ │ blvs 0x3f8340 │ │ │ │ andsle r4, r1, r6, asr #10 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff2ef124 │ │ │ │ + cdp2 1, 8, cr15, cr6, cr4, {1} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -53102,15 +53102,15 @@ │ │ │ │ ldmib r3, {r0, r1, r3, r4, r9, fp, sp, lr}^ │ │ │ │ ldmib r3, {r2, r9, lr}^ │ │ │ │ addsmi r5, sl, #402653184 @ 0x18000000 │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ @ instruction: 0xf04fd01f │ │ │ │ strbvs r3, [r3, #1023] @ 0x3ff │ │ │ │ @ instruction: 0xf649240c │ │ │ │ - vrsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ stmdavc sl, {r1, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11012 @ 0x2b04 @ │ │ │ │ cmplt pc, pc, lsl r9 @ │ │ │ │ @ instruction: 0xf1014606 │ │ │ │ strcs r0, [r0], #-1300 @ 0xfffffaec │ │ │ │ svcne 0x0004f855 │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @@ -53145,15 +53145,15 @@ │ │ │ │ adcsmi r4, r1, #4, 4 @ 0x40000000 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ ldmdbne fp, {r2, r5, ip, lr, pc} │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ svclt 0x0028414a │ │ │ │ submi r2, r0, #1 │ │ │ │ strdcs r6, [ip, -r8] │ │ │ │ - movsmi pc, #76546048 @ 0x4900000 │ │ │ │ + cmnpcc r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa213a │ │ │ │ ldmdbvc lr, {r1, r8, r9, ip, sp} │ │ │ │ ldrcc fp, [r4, #-334] @ 0xfffffeb2 │ │ │ │ @ instruction: 0xf8552400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ @@ -53253,20 +53253,20 @@ │ │ │ │ movwcs lr, #35264 @ 0x89c0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf00d6800 │ │ │ │ andcs fp, r0, r9, ror sp │ │ │ │ - bicscc pc, ip, r7, asr #4 │ │ │ │ + orrscs pc, ip, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r1, asr #5 │ │ │ │ - ldc2l 2, cr15, [lr, #8]! │ │ │ │ - eorseq r8, r2, ip, lsl r2 │ │ │ │ + ldc2l 2, cr15, [r6, #-8] │ │ │ │ + ldrsbteq r8, [r2], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bvs 0x730474 │ │ │ │ @ instruction: 0x2c04e9d3 │ │ │ │ movw lr, #27091 @ 0x69d3 │ │ │ │ @@ -53385,23 +53385,23 @@ │ │ │ │ ldr r2, [r5, r1] │ │ │ │ svclt 0x00b442a8 │ │ │ │ andcs r2, r1, r0 │ │ │ │ adcmi lr, r8, #144, 14 @ 0x2400000 │ │ │ │ andcs fp, r0, ip, lsr #31 │ │ │ │ str r2, [fp, r1] │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0x1c4904 │ │ │ │ andsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d2, d0 │ │ │ │ - @ instruction: 0xf1b3fcf5 │ │ │ │ + @ instruction: 0xf1b3fc4d │ │ │ │ svclt 0x0018000d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e77a │ │ │ │ - eorseq r8, r2, ip, lsr #4 │ │ │ │ + eorseq r8, r2, ip, ror #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r0, #28] │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @@ -53657,20 +53657,20 @@ │ │ │ │ and r2, r0, ip, asr r1 │ │ │ │ bvs 0x8ccd10 │ │ │ │ eorvc r4, r1, r8, lsr #12 │ │ │ │ mvnvs r4, r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x1446ac │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - bicscc pc, ip, r7, asr #4 │ │ │ │ + orrscs pc, ip, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbcscs pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff5010a8 │ │ │ │ - eorseq r8, r2, r8, asr #4 │ │ │ │ + blx 0xb010a8 │ │ │ │ + eorseq r8, r2, r8, lsl #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9baac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ ldmib ip, {r5, lr, pc}^ │ │ │ │ ldmib ip, {r2, r8, r9, sp}^ │ │ │ │ @@ -53842,15 +53842,15 @@ │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ movwmi r2, #42240 @ 0xa500 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ strcs fp, [r0, #-3864] @ 0xfffff0e8 │ │ │ │ stmdavc r2!, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf649210c │ │ │ │ - vrsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blx 0x85846 │ │ │ │ ldmdbvc pc, {r1, r8, r9, ip, sp} @ │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf8543414 │ │ │ │ ldrtmi r1, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #13434880 @ 0xcd0000 │ │ │ │ @@ -54116,23 +54116,23 @@ │ │ │ │ @ instruction: 0x3018f8de │ │ │ │ @ instruction: 0xf8de9308 │ │ │ │ @ instruction: 0xf8de301c │ │ │ │ movwls r0, #36884 @ 0x9014 │ │ │ │ bvs 0xb3ee6c │ │ │ │ ldrb r2, [ip, r9, lsr #4] │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0x1c5478 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vhsub.s8 d1, d1, d26 │ │ │ │ - @ instruction: 0xf7feff3b │ │ │ │ + @ instruction: 0xf7fefe93 │ │ │ │ svclt 0x0000fe3b │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r8, r2, r8, asr r2 │ │ │ │ + eorseq r8, r2, r8, lsl r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, ip, lsl #12 │ │ │ │ @ instruction: 0xf1014680 │ │ │ │ tstcc ip, r0, lsr #4 │ │ │ │ @@ -54303,24 +54303,24 @@ │ │ │ │ @ instruction: 0xf8da301c │ │ │ │ ldmib r4, {r2, r4}^ │ │ │ │ movwls r9, #35846 @ 0x8c06 │ │ │ │ @ instruction: 0x8e04e9d4 │ │ │ │ bvs 0xb3f168 │ │ │ │ ldrb r2, [lr, r9, lsr #4] │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0x205764 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - @ instruction: 0xf7fefdc5 │ │ │ │ + @ instruction: 0xf7fefd1d │ │ │ │ svclt 0x0000fcc5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r8, r2, r4, ror #4 │ │ │ │ + eorseq r8, r2, r4, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9c4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs fp, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ stmdavc r3!, {r2, r3, r4, fp, sp, lr} │ │ │ │ andsle r2, r4, ip, lsr fp │ │ │ │ @@ -54366,20 +54366,20 @@ │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ blls 0x14360c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ andlt r6, r4, r3, lsr #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xfee0339c │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0x105860 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d5, d1, d1 │ │ │ │ - svclt 0x0000fd47 │ │ │ │ - eorseq r8, r2, r0, ror r2 │ │ │ │ + svclt 0x0000fc9f │ │ │ │ + eorseq r8, r2, r0, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ cmpplt r0, pc, asr #22 @ p-variant is OBSOLETE │ │ │ │ @@ -54415,15 +54415,15 @@ │ │ │ │ strbmi r6, [r0, #-2573]! @ 0xfffff5f3 │ │ │ │ ldrbmi fp, [sl, #3848] @ 0xf08 │ │ │ │ tstls r8, r9, asr #20 │ │ │ │ stmdavc r1!, {r0, r1, r2, r8, sl, ip, pc} │ │ │ │ ldmdbcs r0!, {r1, r2, r3, r6, ip, lr, pc} │ │ │ │ ldmdbcs r4!, {r0, r3, r4, r5, ip, lr, pc} │ │ │ │ andcs sp, ip, #44 @ 0x2c │ │ │ │ - movsmi pc, #76546048 @ 0x4900000 │ │ │ │ + cmnpcc r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #6914 @ 0x1b02 @ │ │ │ │ bcs 0x638e0 │ │ │ │ @ instruction: 0xf104d0ae │ │ │ │ @ instruction: 0x46150314 │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @@ -54535,15 +54535,15 @@ │ │ │ │ @ instruction: 0xd1b62800 │ │ │ │ bvs 0x71fec0 │ │ │ │ ldrdcs lr, [r4, -r3] │ │ │ │ movweq lr, #27091 @ 0x69d3 │ │ │ │ svclt 0x00084299 │ │ │ │ andsle r4, ip, r2, lsl #5 │ │ │ │ tstcs ip, r2, lsr #16 │ │ │ │ - movsmi pc, #76546048 @ 0x4900000 │ │ │ │ + cmnpcc r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x461d791b │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ movwcs r3, #1044 @ 0x414 │ │ │ │ svcne 0x0004f854 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ @@ -54613,20 +54613,20 @@ │ │ │ │ strtmi r9, [r8], -r3 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ strtmi r9, [r1], -r3, lsl #22 │ │ │ │ eorvs r4, r3, #40, 12 @ 0x2800000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ andcs fp, r0, r7, asr #19 │ │ │ │ - bicscc pc, ip, r7, asr #4 │ │ │ │ + orrscs pc, ip, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorcc pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1681f9a │ │ │ │ - eorseq r8, r2, r8, lsl #5 │ │ │ │ + blx 0xfec81f98 │ │ │ │ + eorseq r8, r2, r8, asr #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, ip, asr #20 │ │ │ │ movweq pc, #4164 @ 0x1044 @ │ │ │ │ tstle r3, sp, lsl #22 │ │ │ │ @@ -55013,15 +55013,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00bcf00b │ │ │ │ tstcs r0, r2, ror #20 │ │ │ │ movwcs r6, #12706 @ 0x31a2 │ │ │ │ eorvc r2, r3, r0, asr #4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ vhadd.s16 q11, q6, │ │ │ │ - @ instruction: 0xf04fe912 │ │ │ │ + @ instruction: 0xf04fe86a │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xb03dc8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cfdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -55069,29 +55069,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ adclt r4, sp, r4, lsl #12 │ │ │ │ subscs r4, ip, #144384 @ 0x23400 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ @ instruction: 0x932b681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmia r0!, {r2, r3, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00f8f25b │ │ │ │ blge 0xa20630 │ │ │ │ bcs 0x6aef8 │ │ │ │ stcle 3, cr9, [r9, #-160] @ 0xffffff60 │ │ │ │ strtmi r2, [r3], -r8, lsr #32 │ │ │ │ blx 0x4e2ba │ │ │ │ @ instruction: 0xf8c34202 │ │ │ │ @ instruction: 0x33281238 │ │ │ │ @ instruction: 0xd1fa4293 │ │ │ │ strtmi pc, [r0], #1284 @ 0x504 │ │ │ │ andshi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cmpphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6494645 │ │ │ │ - vrsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #29490 @ 0x7332 │ │ │ │ stmiavs sp!, {r2, r3, r5, r9, sl, lr} │ │ │ │ mulls r0, r4, r8 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ sbchi pc, r5, r0 │ │ │ │ andcs r9, ip, #7168 @ 0x1c00 │ │ │ │ andcc pc, r9, #2048 @ 0x800 │ │ │ │ @@ -55278,15 +55278,15 @@ │ │ │ │ ldrmi pc, [r0, #3505]! @ 0xdb1 │ │ │ │ stccs 1, cr13, [r0, #-988] @ 0xfffffc24 │ │ │ │ mcrge 4, 4, pc, cr6, cr15, {3} @ │ │ │ │ stmdavc r2!, {r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vpmax.s8 d2, d2, d5 │ │ │ │ vand d24, d8, d15 │ │ │ │ - vrsra.s64 d17, d0, #64 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ bl 0x106eb4 │ │ │ │ @ instruction: 0xf04f03c2 │ │ │ │ @ instruction: 0xf04f38ff │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf04f8904 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @@ -55296,15 +55296,15 @@ │ │ │ │ stmib sp, {r3, r4, r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fe8902 │ │ │ │ @ instruction: 0x2d00f929 │ │ │ │ mcrge 4, 3, pc, cr0, cr15, {3} @ │ │ │ │ strcs lr, [r0], #-1962 @ 0xfffff856 │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ ldrls sl, [r4], #-2069 @ 0xfffff7eb │ │ │ │ - mrc 2, 6, APSR_nzcv, cr10, cr11, {2} │ │ │ │ + mrc 2, 1, APSR_nzcv, cr2, cr11, {2} │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8f6f7fd │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ ldr sl, [r9, pc, asr #28] │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8b8f7ff │ │ │ │ @@ -56572,15 +56572,15 @@ │ │ │ │ stmdacs r0, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ movwhi pc, #40960 @ 0xa000 @ │ │ │ │ movwcs r2, #13824 @ 0x3600 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ ldmdage r5, {r0, r1, r5, ip, sp, lr} │ │ │ │ andsge pc, r8, r4, asr #17 │ │ │ │ vmin.s16 d25, d10, d4 │ │ │ │ - ldrtmi lr, [r1], -r4, ror #25 │ │ │ │ + @ instruction: 0x4631ec3c │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0xf7fb32ff │ │ │ │ stccs 14, cr15, [r0, #-1020] @ 0xfffffc04 │ │ │ │ mrrcge 4, 7, pc, r8, cr14 @ │ │ │ │ stclt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ bcc 0x43774 │ │ │ │ ldrbne lr, [r3, pc, ror #11] │ │ │ │ @@ -57340,51 +57340,51 @@ │ │ │ │ tstmi r9, #0, 4 │ │ │ │ andeq pc, r1, #2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ cdpne 13, 5, cr10, cr10, cr11, {1} │ │ │ │ ldrdcs r1, [r0], -r3 │ │ │ │ andcs lr, r0, sl, ror r5 │ │ │ │ - bicscc pc, ip, r7, asr #4 │ │ │ │ + orrscs pc, ip, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, asr #23 │ │ │ │ sbcvs pc, fp, #64, 4 │ │ │ │ - mcr2 1, 0, pc, cr10, cr14, {7} @ │ │ │ │ + stc2l 1, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - mrc2 1, 5, pc, cr2, cr4, {0} │ │ │ │ + mcr2 1, 0, pc, cr10, cr4, {0} @ │ │ │ │ blls 0xaa28d8 │ │ │ │ andcs lr, r0, r2, lsl r4 │ │ │ │ - bicscc pc, ip, r7, asr #4 │ │ │ │ + orrscs pc, ip, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, asr #23 │ │ │ │ adceq pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ + stc2l 1, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ ldmiblt r8, {r0, r3, r5, fp, ip, pc} │ │ │ │ andne pc, r1, #133120 @ 0x20800 │ │ │ │ tstls r0, pc │ │ │ │ strbne r9, [r9, lr, lsl #4] │ │ │ │ @ instruction: 0xf7ff9111 │ │ │ │ strdcs fp, [r0], -ip │ │ │ │ - bicscc pc, ip, r7, asr #4 │ │ │ │ + orrscs pc, ip, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x90004bb7 │ │ │ │ eorvc pc, ip, #64, 4 │ │ │ │ - stc2l 1, cr15, [r0, #1016]! @ 0x3f8 │ │ │ │ + ldc2 1, cr15, [r8, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - mrc2 1, 5, pc, cr8, cr4, {0} │ │ │ │ + mrc2 1, 0, pc, cr0, cr4, {0} │ │ │ │ blls 0xaa292c │ │ │ │ bllt 0xffa86294 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0xfebc8758 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fe021f │ │ │ │ - @ instruction: 0xf8d4fdcb │ │ │ │ + @ instruction: 0xf8d4fd23 │ │ │ │ blcs 0x68314 │ │ │ │ stmdacs r0, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ orrhi pc, r4, r0, asr #6 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ vhsub.u8 d4, d16, d8 │ │ │ │ @ instruction: 0xf04f817f │ │ │ │ @ instruction: 0xf1c031ff │ │ │ │ @@ -57424,19 +57424,19 @@ │ │ │ │ @ instruction: 0xf8bcf7fb │ │ │ │ @ instruction: 0x46424633 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ mcr2 7, 6, pc, cr2, cr11, {7} @ │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdadbd │ │ │ │ vmax.f32 d27, d7, d7 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0x1f08828 │ │ │ │ adcsvc pc, r2, #64, 4 │ │ │ │ @ instruction: 0xf1fe9000 │ │ │ │ - cdpne 13, 5, cr15, cr10, cr3, {3} │ │ │ │ + mrcne 12, 2, APSR_nzcv, cr10, cr11, {5} │ │ │ │ mvnscc pc, #1073741840 @ 0x40000010 │ │ │ │ b 0x1601698 │ │ │ │ cpsid a, #0 │ │ │ │ svclt 0x000c31ff │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ @@ -57470,20 +57470,20 @@ │ │ │ │ @ instruction: 0xf1bba991 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf081a98d │ │ │ │ rsbvs r0, r1, #1073741824 @ 0x40000000 │ │ │ │ eorvc r2, r1, r7, lsr #2 │ │ │ │ stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0x13c88e0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fe32a8 │ │ │ │ - vsub.f32 d31, d11, d7 │ │ │ │ - ldmib r4, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + vfms.f32 , , │ │ │ │ + ldmib r4, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-316] @ 0xfffffec4 │ │ │ │ stclge 4, cr15, [sl, #-500] @ 0xfffffe0c │ │ │ │ mrclt 7, 4, APSR_nzcv, cr4, cr13, {7} │ │ │ │ cdpne 8, 5, cr9, cr10, cr9, {1} │ │ │ │ mvnscc pc, #1073741840 @ 0x40000010 │ │ │ │ @@ -57507,26 +57507,26 @@ │ │ │ │ @ instruction: 0xf7fdad21 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r8], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-108] @ 0xffffff94 │ │ │ │ ldcge 4, cr15, [r6, #-500] @ 0xfffffe0c │ │ │ │ mcrlt 7, 3, pc, cr0, cr13, {7} @ │ │ │ │ - bicscc pc, ip, r7, asr #4 │ │ │ │ + orrscs pc, ip, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b29 │ │ │ │ andls r0, r0, r2, lsl #4 │ │ │ │ - ldc2 1, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ + ldc2 1, cr15, [r4], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7ff2600 │ │ │ │ vpmax.s8 , , │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d18, d12, #64 │ │ │ │ blmi 0x948990 │ │ │ │ subvc pc, r5, #64, 4 │ │ │ │ @ instruction: 0xf1fe9000 │ │ │ │ - strcs pc, [r0], -pc, lsr #25 │ │ │ │ + strcs pc, [r0], -r7, lsl #24 │ │ │ │ svclt 0x0006f7fd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x8018f8d4 │ │ │ │ @ instruction: 0xf0089829 │ │ │ │ strmi pc, [r1], -r5, lsr #22 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xffe4f7fa │ │ │ │ @@ -57545,22 +57545,22 @@ │ │ │ │ @ instruction: 0x46424633 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ ldc2l 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdaccd │ │ │ │ bvs 0x1937da8 │ │ │ │ bllt 0x84654c │ │ │ │ - eorseq r8, r2, r0, lsr #5 │ │ │ │ - eorseq r8, r2, ip, asr r3 │ │ │ │ - eorseq r8, r2, ip, lsr #5 │ │ │ │ - eorseq r8, r2, r4, ror #5 │ │ │ │ - eorseq r8, r2, ip, asr #5 │ │ │ │ - eorseq r8, r2, r0, asr r3 │ │ │ │ - ldrsbteq r8, [r2], -r8 │ │ │ │ - eorseq r8, r2, r0, asr #5 │ │ │ │ + eorseq r8, r2, r0, ror #2 │ │ │ │ + eorseq r8, r2, ip, lsl r2 │ │ │ │ + eorseq r8, r2, ip, ror #2 │ │ │ │ + eorseq r8, r2, r4, lsr #3 │ │ │ │ + eorseq r8, r2, ip, lsl #3 │ │ │ │ + eorseq r8, r2, r0, lsl r2 │ │ │ │ + mlaseq r2, r8, r1, r8 │ │ │ │ + eorseq r8, r2, r0, lsl #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x8018f8d4 │ │ │ │ @ instruction: 0xf0089829 │ │ │ │ strmi pc, [r1], -r3, ror #21 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xffa2f7fa │ │ │ │ @ instruction: 0x46424633 │ │ │ │ @@ -57605,15 +57605,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bvs 0x16f7a30 │ │ │ │ bcc 0xa3198 │ │ │ │ @ instruction: 0xf001fb02 │ │ │ │ mvnle r4, #96, 10 @ 0x18000000 │ │ │ │ movwls r4, #5728 @ 0x1660 │ │ │ │ - @ instruction: 0xff98f22a │ │ │ │ + cdp2 2, 15, cr15, cr0, cr10, {1} │ │ │ │ strmi r9, [r2], -r1, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ andeq lr, r0, #208, 18 @ 0x340000 │ │ │ │ movwgt lr, #2513 @ 0x9d1 │ │ │ │ movtlt fp, #12762 @ 0x31da │ │ │ │ stmdale r9, {r5, r6, r8, sl, lr} │ │ │ │ addsmi sp, sl, #1006632960 @ 0x3c000000 │ │ │ │ @@ -57643,33 +57643,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ vhadd.s8 d27, d23, d3 │ │ │ │ - vqdmulh.s d20, d0, d0[2] │ │ │ │ + vmull.s8 , d0, d8 │ │ │ │ @ instruction: 0xf2480c2d │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ vcge.s8 d16, d7, d18 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ adccs r0, r0, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf1fec000 │ │ │ │ - svclt 0x0000fba5 │ │ │ │ + svclt 0x0000fafd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ bvs 0x1b09d70 │ │ │ │ vrhadd.s8 d27, d16, d27 │ │ │ │ vqdmlsl.s q11, d16, d0[4] │ │ │ │ vaba.s8 d16, d23, d5 │ │ │ │ - vmvn.i32 d20, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c026f8 │ │ │ │ strcs r0, [r0], #-1581 @ 0xfffff9d3 │ │ │ │ movweq lr, #63957 @ 0xf9d5 │ │ │ │ andeq pc, r4, r3, lsl #22 │ │ │ │ vtst.8 d22, d0, d27 │ │ │ │ ldrtmi r1, [r1], -pc, lsl #4 │ │ │ │ bvs 0x1b1a59c │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ @@ -57700,23 +57700,23 @@ │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ subseq pc, r4, ip, asr #17 │ │ │ │ rsbcs pc, r0, ip, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mrrcmi 2, 4, pc, ip, cr7 @ │ │ │ │ + ldccc 2, cr15, [ip], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andcs r7, r0, r6, asr #5 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xd84fd6 │ │ │ │ - eorseq r8, r2, r8, ror r3 │ │ │ │ + blx 0xfe384fd4 │ │ │ │ + eorseq r8, r2, r8, lsr r2 │ │ │ │ tstpeq r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ blvs 0x722f54 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsl #31 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -57726,61 +57726,61 @@ │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ strmi fp, [r4], -r0, ror #3 │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rsccs r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stmibvs r0!, {r3, r4, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf105462a │ │ │ │ vand d0, d5, d12 │ │ │ │ - rsccs pc, r6, #8128 @ 0x1fc0 │ │ │ │ + rsccs pc, r6, #55040 @ 0xd700 │ │ │ │ vmax.s8 d20, d7, d16 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmlt ip, {r0, r1, r4, r8, ip, sp, lr, pc} │ │ │ │ - strbtmi pc, [r4], #-583 @ 0xfffffdb9 @ │ │ │ │ + svclt 0x00e4f112 │ │ │ │ + strtcc pc, [r4], #-583 @ 0xfffffdb9 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsccs r4, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf1fe9400 │ │ │ │ - svclt 0x0000faed │ │ │ │ - mlaseq r2, ip, r3, r8 │ │ │ │ + svclt 0x0000fa45 │ │ │ │ + eorseq r8, r2, ip, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9fa78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mcr2 7, 5, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0x4604b1d8 │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rsccs r6, lr, #1769472 @ 0x1b0000 │ │ │ │ - teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1054798 │ │ │ │ stmibvs r0!, {r2, r3, r4, r8}^ │ │ │ │ - stc2 2, cr15, [r8, #20]! │ │ │ │ + stc2 2, cr15, [r0, #-20] @ 0xffffffec │ │ │ │ @ instruction: 0x462022f0 │ │ │ │ - teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf1134030 │ │ │ │ - vtst.8 , , │ │ │ │ - vmls.i d20, d0, d0[5] │ │ │ │ + @ instruction: 0xf1124030 │ │ │ │ + vmax.f32 d27, d23, d27 │ │ │ │ + vaddhn.i16 d19, q0, q10 │ │ │ │ vshl.s8 d16, d29, d7 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ blmi 0xc8d88 │ │ │ │ strls r2, [r0], #-749 @ 0xfffffd13 │ │ │ │ - blx 0xfed850d4 │ │ │ │ - eorseq r8, r2, ip, lsr #7 │ │ │ │ + blx 0x3850d4 │ │ │ │ + eorseq r8, r2, ip, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9fae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46044b1d │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -57788,58 +57788,58 @@ │ │ │ │ strmi r2, [r3], -r0, lsl #4 │ │ │ │ andmi lr, r3, #3358720 @ 0x334000 │ │ │ │ vand , q8, q4 │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ ldmdavs r5, {r0, r2, r4, r7, r9} │ │ │ │ vst1.8 {d20-d22}, [pc], r4 │ │ │ │ vhsub.s8 d23, d23, d1 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ strmi r0, [r8, sp, lsr #2]! │ │ │ │ stmibvs r0!, {r0, r1, r8, fp, sp, pc}^ │ │ │ │ - cdp2 2, 0, cr15, cr2, cr5, {0} │ │ │ │ + ldc2l 2, cr15, [sl, #-20] @ 0xffffffec │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d25, d7, d1 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ strtmi r0, [r0], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf814f113 │ │ │ │ + @ instruction: 0xff6cf112 │ │ │ │ bmi 0x2af548 │ │ │ │ bls 0x1a298c │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R9_fiq │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 12, cr15, cr8, cr10, {3} │ │ │ │ + cdp2 2, 2, cr15, cr8, cr10, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9fb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46060497 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ bvs 0x1948470 │ │ │ │ strcs fp, [r0, #-771] @ 0xfffffcfd │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ movwcc pc, #23296 @ 0x5b00 @ │ │ │ │ ldmibvs r8, {r0, r8, sl, ip, sp}^ │ │ │ │ - ldc2l 2, cr15, [lr, #20]! │ │ │ │ + ldc2l 2, cr15, [r6, #-20] @ 0xffffffec │ │ │ │ adcmi r6, fp, #405504 @ 0x63000 │ │ │ │ strdlt sp, [fp, r2] │ │ │ │ - ldrtmi pc, [r8], -r7, asr #4 @ │ │ │ │ + ldrbtcs pc, [r8], r7, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r1], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1123501 │ │ │ │ - bvs 0x1948908 │ │ │ │ + bvs 0x1948668 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ @@ -57850,25 +57850,25 @@ │ │ │ │ @ instruction: 0xf7ff0497 │ │ │ │ bvs 0x1a083fc │ │ │ │ strcs fp, [r0, #-774] @ 0xfffffcfa │ │ │ │ ldmib r4, {r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ blx 0xd524a │ │ │ │ strcc r3, [r1, #-773] @ 0xfffffcfb │ │ │ │ vmul.i8 q3, , q4 │ │ │ │ - bvs 0x19486b4 │ │ │ │ + bvs 0x1948414 │ │ │ │ adcmi r4, fp, #100663296 @ 0x6000000 │ │ │ │ strdlt sp, [fp, r3] │ │ │ │ - ldrmi pc, [r8, -r7, asr #4]! │ │ │ │ + ldrbcs pc, [r8, r7, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r9], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1123501 │ │ │ │ - bvs 0x1948894 │ │ │ │ + bvs 0x19485f4 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -57878,15 +57878,15 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ adcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ - teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrmi r9, [r8, r1] │ │ │ │ blvs 0x10eea98 │ │ │ │ addmi r6, sl, #266240 @ 0x41000 │ │ │ │ strcs fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf8d0d020 │ │ │ │ bvs 0xff140b14 │ │ │ │ @@ -57902,19 +57902,19 @@ │ │ │ │ andeq lr, ip, #166912 @ 0x28c00 │ │ │ │ blvs 0xfe0e2058 │ │ │ │ orrvs pc, r0, #683671552 @ 0x28c00000 │ │ │ │ strcs r6, [r0], #-1571 @ 0xfffff9dd │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ orrvs r4, r2, #704643072 @ 0x2a000000 │ │ │ │ addne pc, r1, #64, 4 │ │ │ │ - teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ - @ instruction: 0xff38f112 │ │ │ │ + mrc2 1, 4, pc, cr0, cr2, {0} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdgt pc, [r0], -r0 @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ @@ -57922,123 +57922,123 @@ │ │ │ │ bl 0xfeb9fd1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ umulllt r0, r3, r5, r3 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ ldrmi r9, [r8, r1, lsl #2] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdbls r1, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addsne pc, r3, #64, 4 │ │ │ │ andseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1124030 │ │ │ │ - svclt 0x0000bf01 │ │ │ │ + svclt 0x0000be59 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9fd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vrsra.s64 q8, q14, #64 │ │ │ │ ldmdavs pc, {r0, r1, r2, r4, r7, r8, r9, sp} @ │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf642681b │ │ │ │ vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ vst3.32 {d16-d18}, [pc :64], r7 │ │ │ │ strtmi r7, [r0], -lr, asr #5 │ │ │ │ - teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6422500 │ │ │ │ @ instruction: 0xf2c006f8 │ │ │ │ @ instruction: 0x47982697 │ │ │ │ strpl lr, [sp, #-2500] @ 0xfffff63c │ │ │ │ ldmdavs r3!, {r0, r1, r2, r3, r4, r5, r8, ip, sp, pc} │ │ │ │ eoreq pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #12864 @ 0x3240 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :256], r7 │ │ │ │ vqsub.s8 , , q1 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf642012d │ │ │ │ vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x26000097 │ │ │ │ - mcr2 1, 6, pc, cr6, cr2, {0} @ │ │ │ │ + mrc2 1, 0, pc, cr14, cr2, {0} │ │ │ │ stc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ movwlt r6, #14947 @ 0x3a63 │ │ │ │ movwpl lr, #63956 @ 0xf9d4 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ stmibvs r8!, {r0, r9, sl, ip, sp}^ │ │ │ │ - blx 0xfff85408 │ │ │ │ + blx 0x1585408 │ │ │ │ vmla.i8 q3, , q12 │ │ │ │ - bvs 0x1947968 │ │ │ │ + bvs 0x19476c8 │ │ │ │ mvnsle r4, #-536870903 @ 0xe0000009 │ │ │ │ vrhadd.s8 d27, d23, d11 │ │ │ │ - vmvn.i32 d20, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c026f8 │ │ │ │ strcs r0, [r0, #-1581] @ 0xfffff9d3 │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ blx 0x5a4de │ │ │ │ strcc r3, [r1, #-5] │ │ │ │ - mcr2 1, 5, pc, cr4, cr2, {0} @ │ │ │ │ + ldc2l 1, cr15, [ip, #72]! @ 0x48 │ │ │ │ addsmi r6, sp, #405504 @ 0x63000 │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ vmax.s32 d20, d6, d5 │ │ │ │ - strmi pc, [r0], sp, lsl #26 │ │ │ │ + strmi pc, [r0], sp, ror #24 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf5b580af │ │ │ │ svclt 0x00381f80 │ │ │ │ strne pc, [r0, #1103] @ 0x44f │ │ │ │ @ instruction: 0xf3002c00 │ │ │ │ mrcmi 0, 3, r8, cr12, cr9, {6} │ │ │ │ strbmi r4, [r6], #-1601 @ 0xfffff9bf │ │ │ │ vmin.s32 d4, d10, d16 │ │ │ │ - ldmdami sl!, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdami sl!, {r0, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46411a76 │ │ │ │ - ldc2l 2, cr15, [sl], #-168 @ 0xffffff58 │ │ │ │ + blx 0xff50552a │ │ │ │ @ instruction: 0xf100fb08 │ │ │ │ addmi r1, sp, #140288 @ 0x22400 │ │ │ │ addshi pc, r0, r0, asr #1 │ │ │ │ ldreq pc, [r0], #-1602 @ 0xfffff9be │ │ │ │ ldreq pc, [r7], #704 @ 0x2c0 │ │ │ │ andcs r4, lr, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf64261e6 │ │ │ │ vsubhn.i16 d16, q8, q0 │ │ │ │ @ instruction: 0x63212697 │ │ │ │ - blx 0xffa850e6 │ │ │ │ + blx 0x10850e6 │ │ │ │ blcs 0x62d78 │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbvs r4, r3, #68157440 @ 0x4100000 │ │ │ │ - stc2 2, cr15, [sl, #168] @ 0xa8 │ │ │ │ + stc2l 2, cr15, [r2], #168 @ 0xa8 │ │ │ │ bl 0xfed8f674 │ │ │ │ @ instruction: 0xf0c00f48 │ │ │ │ bl 0xfe9a8f38 │ │ │ │ stmib r4, {r3, r8, r9}^ │ │ │ │ blvs 0x9160f8 │ │ │ │ andseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ bl 0xfe923464 │ │ │ │ eorvs r0, r2, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf1126323 │ │ │ │ - bvs 0x1a481dc │ │ │ │ + bvs 0x1a47f3c │ │ │ │ blcs 0x62db8 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0907 │ │ │ │ svccs 0x00000903 │ │ │ │ stmibvs r2!, {r2, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ bvs 0xfe89a5ec │ │ │ │ bvs 0x852104 │ │ │ │ @@ -58047,96 +58047,96 @@ │ │ │ │ blx 0x4cd3a │ │ │ │ strmi r2, [r6], -r5 │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ ldmdane r6!, {r1, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldmne r6!, {r1, r2, r5, r8, r9, fp, sp, lr} │ │ │ │ svceq 0x0003f1b9 │ │ │ │ bne 0xcbcd38 │ │ │ │ - blx 0xff10516a │ │ │ │ + blx 0x70516a │ │ │ │ cmnle r3, r0, lsl #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf10f3501 │ │ │ │ - bvs 0x1947c30 │ │ │ │ + bvs 0x1947990 │ │ │ │ mvnle r4, pc, lsr #5 │ │ │ │ andeq pc, r8, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf1006810 │ │ │ │ submi r0, r2, #-1073741817 @ 0xc0000007 │ │ │ │ strtvs r4, [r1], #-17 @ 0xffffffef │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - stc2 1, cr15, [r8], #-124 @ 0xffffff84 │ │ │ │ + blx 0xfe0851da │ │ │ │ strmi r6, [r5], -r3, ror #20 │ │ │ │ bicslt r6, fp, r0, ror #7 │ │ │ │ stmiapl r9, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbvs pc, [r9, -r8, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ and r2, r0, r0, lsl #12 │ │ │ │ @ instruction: 0x6c236be5 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ strtmi r3, [r8], -r1, lsl #12 │ │ │ │ - stc2l 1, cr15, [ip], #72 @ 0x48 │ │ │ │ + mcrr2 1, 1, pc, r4, cr2 @ │ │ │ │ strbmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46114638 │ │ │ │ - @ instruction: 0xff3ef204 │ │ │ │ + cdp2 2, 9, cr15, cr6, cr4, {0} │ │ │ │ bvs 0x1921538 │ │ │ │ mvnle r4, #-536870903 @ 0xe0000009 │ │ │ │ eormi pc, r8, r4, asr #4 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrb r4, [r1], #1008 @ 0x3f0 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - stc2 2, cr15, [lr, #-168] @ 0xffffff58 │ │ │ │ + stc2l 2, cr15, [r6], #-168 @ 0xffffff58 │ │ │ │ strb r1, [r9, -r9, ror #20]! │ │ │ │ - blx 0x1d85204 │ │ │ │ + @ instruction: 0xf9ccf112 │ │ │ │ @ instruction: 0xf04fb948 │ │ │ │ strb r7, [pc, -r0, lsl #10] │ │ │ │ andcs r6, lr, #224, 18 @ 0x380000 │ │ │ │ ldrmi r6, [r8], #-2849 @ 0xfffff4df │ │ │ │ - blx 0x158520e │ │ │ │ + blx 0xfeb8520c │ │ │ │ stmiaeq r6, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - ldc2l 2, cr15, [sl], #168 @ 0xa8 │ │ │ │ + mrrc2 2, 2, pc, r2, cr10 @ │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ bne 0x1d115e4 │ │ │ │ @ instruction: 0xf1754293 │ │ │ │ svclt 0x00a80500 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xe732461d │ │ │ │ @ instruction: 0xe7a3463b │ │ │ │ vhadd.s d2, d9, d1 │ │ │ │ - vmla.f32 , , │ │ │ │ - @ instruction: 0xf2c0449c │ │ │ │ + sha1c.32 , , │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d29, d7 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ blmi 0x5892c4 │ │ │ │ subvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf814f1fe │ │ │ │ + @ instruction: 0xff6cf1fd │ │ │ │ vpadd.i8 d20, d0, d2 │ │ │ │ vqsub.s8 , , │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ swpls r2, r7, [r0] │ │ │ │ - teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff3ef115 │ │ │ │ - teqpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mrc2 1, 4, pc, cr6, cr5, {0} │ │ │ │ + mvnscs pc, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, ip, r7, asr #4 │ │ │ │ + subcc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ vhsub.s d3, d5, d5 │ │ │ │ - svclt 0x0000f909 │ │ │ │ + svclt 0x0000f861 │ │ │ │ addseq r2, r7, pc, asr r8 │ │ │ │ addseq r2, r7, #96, 16 @ 0x600000 │ │ │ │ - eorseq r8, r2, r4, ror #7 │ │ │ │ - ldrhteq r8, [r2], -ip │ │ │ │ - ldrsbteq r8, [r2], -r4 │ │ │ │ + eorseq r8, r2, r4, lsr #5 │ │ │ │ + eorseq r8, r2, ip, ror r2 │ │ │ │ + mlaseq r2, r4, r2, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba0078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vmov.i32 d16, #255 @ 0x000000ff │ │ │ │ stcvs 12, cr0, [r2, #-604] @ 0xfffffda4 │ │ │ │ @ instruction: 0xf8dcb082 │ │ │ │ @@ -58156,67 +58156,67 @@ │ │ │ │ @ instruction: 0xf642b12a │ │ │ │ vsubw.s8 q8, q8, d0 │ │ │ │ ldmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bne 0xfe299f10 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00b4010 │ │ │ │ @ instruction: 0xf247be97 │ │ │ │ - vrshr.s64 d20, d28, #64 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d7, d29 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xd0ef0 │ │ │ │ rsbcc pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xffa6f1fd │ │ │ │ - ldrshteq r8, [r2], -r4 │ │ │ │ + mrc2 1, 7, pc, cr14, cr13, {7} │ │ │ │ + ldrhteq r8, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba0104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vrsra.s64 q8, q14, #64 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ vtst.8 d22, d0, d13 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldreq pc, [r0], #-1602 @ 0xfffff9be │ │ │ │ ldreq pc, [r7], #704 @ 0x2c0 │ │ │ │ rsbscc pc, fp, #64, 4 │ │ │ │ vmax.s8 d20, d7, d16 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r5, r4, lsr #23 │ │ │ │ ldcleq 6, cr15, [r8], #264 @ 0x108 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8dc2200 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ stcvs 0, cr1, [fp, #136] @ 0x88 │ │ │ │ @ instruction: 0x0114e9d1 │ │ │ │ addsmi r1, r9, #110592 @ 0x1b000 │ │ │ │ andcc sp, r1, #1677721600 @ 0x64000000 │ │ │ │ addsmi r4, r5, #28, 8 @ 0x1c000000 │ │ │ │ vand , q8, │ │ │ │ vhsub.s8 d19, d23, d5 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf642012d │ │ │ │ vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1120097 │ │ │ │ - @ instruction: 0x4620fcf7 │ │ │ │ + strtmi pc, [r0], -pc, asr #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d7, d16 │ │ │ │ - vmlal.s q10, d16, d0[6] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s8 d16, d7, d29 │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xd0fa4 │ │ │ │ addcc pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xff4cf1fd │ │ │ │ - eorseq r8, r2, ip, lsl #8 │ │ │ │ + mcr2 1, 5, pc, cr4, cr13, {7} @ │ │ │ │ + eorseq r8, r2, ip, asr #5 │ │ │ │ tstpeq r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ ldrdne lr, [fp], -r3 │ │ │ │ bvs 0xfe723928 │ │ │ │ addcs lr, r2, r0, lsr #23 │ │ │ │ bcc 0x8faf4 │ │ │ │ andseq pc, r3, r2, lsl #22 │ │ │ │ @@ -58605,15 +58605,15 @@ │ │ │ │ @ instruction: 0xf8c22000 │ │ │ │ eorcc r0, r8, #56, 4 @ 0x80000003 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ adcmi pc, r0, #4, 10 @ 0x1000000 │ │ │ │ ands pc, r8, #13762560 @ 0xd20000 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf649d036 │ │ │ │ - vqshl.s64 d20, d16, #0 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46700732 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blcs 0xa7600 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ blcs 0xfd684 │ │ │ │ mvnslt sp, r5, asr #32 │ │ │ │ @@ -58685,20 +58685,20 @@ │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ strb r2, [r1, ip]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba0914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vsubw.s8 q10, q0, d16 │ │ │ │ + vqdmlal.s q9, d16, d0[4] │ │ │ │ vcge.s8 d16, d7, d18 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ rscpl pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe205f2e │ │ │ │ + blx 0xff805f2c │ │ │ │ b 0x1436b7c │ │ │ │ stcls 14, cr3, [r2], {65} @ 0x41 │ │ │ │ mulgt ip, sp, r8 │ │ │ │ blx 0x80aa6c │ │ │ │ @ instruction: 0xf401fe8e │ │ │ │ b 0x1089d50 │ │ │ │ @ instruction: 0xf00c010e │ │ │ │ @@ -58796,19 +58796,19 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba0ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf649210c │ │ │ │ - vrsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blx 0x8a5ae │ │ │ │ ldmdbhi fp, {r1, r8, r9, ip, sp} │ │ │ │ ldrle r0, [sp], #-1689 @ 0xfffff967 │ │ │ │ - msrmi CPSR_, #72, 4 @ 0x80000004 │ │ │ │ + mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r3, lsl #22 │ │ │ │ ldrsbne pc, [r4], #129 @ 0x81 @ │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xd1041c93 │ │ │ │ stmiavc r1, {r0, r1, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [r8, r0, lsl #17] │ │ │ │ @@ -58824,15 +58824,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r3], #-3336 @ 0xfffff2f8 │ │ │ │ @ instruction: 0xf99321c0 │ │ │ │ @ instruction: 0xf642228c │ │ │ │ vsubw.s8 , q0, d24 │ │ │ │ blx 0x927a6 │ │ │ │ strb r3, [r7, r2]! │ │ │ │ - eorseq r8, r2, r4, lsr r4 │ │ │ │ + ldrshteq r8, [r2], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba0b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvc fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sl], -r2, lsl #1 │ │ │ │ blcs 0xdb178 │ │ │ │ blcc 0xffe74 │ │ │ │ @@ -58846,15 +58846,15 @@ │ │ │ │ ldmvc r5, {r0, r4, r6, r7, fp, ip, sp, lr} │ │ │ │ eorsle r4, ip, sp, lsl #5 │ │ │ │ @ instruction: 0xf04f2902 │ │ │ │ svclt 0x00880504 │ │ │ │ stmib sp, {r1, r8, fp, ip, sp}^ │ │ │ │ addmi r3, sp, r0, lsl #4 │ │ │ │ vmax.s32 d4, d9, d25 │ │ │ │ - biclt pc, r8, r3, lsr #30 │ │ │ │ + biclt pc, r8, fp, ror lr @ │ │ │ │ andne lr, r0, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0xf0037953 │ │ │ │ bne 0xff04a5c4 │ │ │ │ tstpcs r3, #12, 22 @ p-variant is OBSOLETE @ 0x3000 │ │ │ │ andcs pc, r0, ip, lsl #22 │ │ │ │ @ instruction: 0x33286159 │ │ │ │ @@ -58882,15 +58882,15 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ adcmi pc, sp, r4, lsl #10 │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vqadd.s32 d19, d9, d24 │ │ │ │ - svclt 0x0000fcb9 │ │ │ │ + svclt 0x0000fc19 │ │ │ │ tsteq r4, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d09902 │ │ │ │ @ instruction: 0x4323e04c │ │ │ │ svceq 0x0004f011 │ │ │ │ stceq 1, cr15, [r4], {14} │ │ │ │ @ instruction: 0xf8c0d124 │ │ │ │ @ instruction: 0xf001c04c │ │ │ │ @@ -58943,28 +58943,28 @@ │ │ │ │ ldrb r0, [lr, r2, lsl #4] │ │ │ │ ldrb r2, [ip, r3, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba0d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x109fe4 │ │ │ │ subcs pc, lr, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf1fd9000 │ │ │ │ - svclt 0x0000f985 │ │ │ │ - eorseq r8, r2, r0, lsr r7 │ │ │ │ + svclt 0x0000f8dd │ │ │ │ + ldrshteq r8, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba0d48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #53232 @ 0xcff0 │ │ │ │ blx 0x135d5e │ │ │ │ tstls r1, r1, lsl #8 │ │ │ │ vadd.i32 d6, d26, d16 │ │ │ │ - stmdacs r1, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiavc r3!, {r0, r2, r5, ip, lr, pc}^ │ │ │ │ strtle r0, [r2], #-1626 @ 0xfffff9a6 │ │ │ │ andne pc, r1, #201326595 @ 0xc000003 │ │ │ │ andsle r2, r0, r2, lsl #20 │ │ │ │ @ instruction: 0xf0129901 │ │ │ │ @ instruction: 0xd1250f01 │ │ │ │ svclt 0x00c82801 │ │ │ │ @@ -58988,22 +58988,22 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andlt r3, r9, #1073741824 @ 0x40000000 │ │ │ │ andlt r0, r2, r8, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andspl pc, r4, r7, asr #4 │ │ │ │ + sbcscc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vqsub.s64 q2, q10, q5 │ │ │ │ - svclt 0x0000fa3b │ │ │ │ - eorseq r8, r2, r4, asr #14 │ │ │ │ + svclt 0x0000f993 │ │ │ │ + eorseq r8, r2, r4, lsl #12 │ │ │ │ rsble r2, r0, r0, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r5, ip, lsl #14 │ │ │ │ @ instruction: 0xf0012300 │ │ │ │ @@ -59094,74 +59094,74 @@ │ │ │ │ blx 0x10e0da │ │ │ │ ldmdbvc r3, {r0, r8, ip, sp, lr, pc} │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ ldmdale r3, {r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ bne 0x6caa24 │ │ │ │ stmibvs r0, {r0, r1, r2, r3, r5} │ │ │ │ - andspl pc, ip, #1879048196 @ 0x70000004 │ │ │ │ + sbcscc pc, ip, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r1, r0, #8, 20 @ 0x8000 │ │ │ │ @ instruction: 0xf04f9001 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - ldc2 2, cr15, [sl], #-420 @ 0xfffffe5c │ │ │ │ + blx 0xfe706746 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmibvs r2, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf10e2180 │ │ │ │ - strtmi pc, [r0], -fp, lsl #30 │ │ │ │ + strtmi pc, [r0], -r3, ror #28 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d7, d0 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ stmibvs r0, {r0, r2, r3, r5, r9} │ │ │ │ ldmvc r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ blcc 0x1364cc │ │ │ │ stmdbcs r2, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ ldc 8, cr13, [r2, #136] @ 0x88 │ │ │ │ subcs r7, r0, r2, lsl #22 │ │ │ │ vhsub.s8 d18, d7, d1 │ │ │ │ - vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ addsmi r0, r8, sp, lsr #2 │ │ │ │ blvc 0x105430 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - stc2 2, cr15, [r4], {105} @ 0x69 │ │ │ │ + blx 0x19867b2 │ │ │ │ ldmvs r0, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ vhsub.s8 d18, d7, d1 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ orrcs r1, r0, r0 │ │ │ │ vmax.s32 d20, d9, d16 │ │ │ │ - @ instruction: 0xe7b9fbf5 │ │ │ │ + sbfx pc, r5, #22, #26 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x10a2ec │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ - @ instruction: 0xf1fd320f │ │ │ │ - svclt 0x0000f801 │ │ │ │ - eorseq r8, r2, ip, asr r7 │ │ │ │ + @ instruction: 0xf1fc320f │ │ │ │ + svclt 0x0000ff59 │ │ │ │ + eorseq r8, r2, ip, lsl r6 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r9], r4, lsl #30 │ │ │ │ ldrbteq pc, [r0], -r0, lsl #2 @ │ │ │ │ stmdbvs sp, {r2, r4, r7, r8, ip, sp, pc} │ │ │ │ ldreq pc, [r4, -r1, lsl #2] │ │ │ │ movwle lr, #12295 @ 0x3007 │ │ │ │ - blx 0x17067d2 │ │ │ │ + blx 0xfed067d0 │ │ │ │ ble 0x293e78 │ │ │ │ stmdavs r4!, {r1, r2, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r2, r4, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf10400aa │ │ │ │ @ instruction: 0x46380114 │ │ │ │ ldmible r0!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @@ -59184,20 +59184,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ andls r3, r0, r2, ror r2 │ │ │ │ - @ instruction: 0xffa2f1fc │ │ │ │ - eorseq r8, r2, r0, ror r7 │ │ │ │ + mrc2 1, 7, pc, cr10, cr12, {7} │ │ │ │ + eorseq r8, r2, r0, lsr r6 │ │ │ │ ldrdgt pc, [ip], #-128 @ 0xffffff80 │ │ │ │ vaddw.s8 q9, q7, d0 │ │ │ │ ldrlt r3, [r0, #-336] @ 0xfffffeb0 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ streq pc, [r4], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf8cc64c4 │ │ │ │ b 0x140df20 │ │ │ │ @@ -59293,39 +59293,39 @@ │ │ │ │ stmiaeq r0, {sl, fp}^ │ │ │ │ andsgt pc, r2, r7, lsl #17 │ │ │ │ movwcs sp, #389 @ 0x185 │ │ │ │ @ instruction: 0xe7a9747b │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xe77a469c │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x58a55c │ │ │ │ sbcsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1fc9000 │ │ │ │ - andcs pc, r0, r9, asr #29 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsr #28 │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ adcvs pc, r3, #64, 4 │ │ │ │ - mrc2 1, 5, pc, cr14, cr12, {7} │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mrc2 1, 0, pc, cr6, cr12, {7} │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subpl pc, r0, r7, asr #4 │ │ │ │ + andmi pc, r0, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ vqsub.s64 q3, , q6 │ │ │ │ - vmax.f32 , , │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vrecps.f32 d31, d7, d13 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d7, d29 │ │ │ │ - vmla.i d21, d0, d0[6] │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ blmi 0x10a1a8 │ │ │ │ rscvs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xffb8f233 │ │ │ │ - eorseq r8, r2, r8, lsl #15 │ │ │ │ - mlaseq r2, ip, r7, r8 │ │ │ │ + @ instruction: 0xff10f233 │ │ │ │ + eorseq r8, r2, r8, asr #12 │ │ │ │ + eorseq r8, r2, ip, asr r6 │ │ │ │ @ instruction: 0xf64cb510 │ │ │ │ vsra.s8 d23, d16, #2 │ │ │ │ stclvs 1, cr6, [r4], {255} @ 0xff │ │ │ │ @ instruction: 0xf8dd4319 │ │ │ │ stcne 0, cr14, [r3, #-32]! @ 0xffffffe0 │ │ │ │ eorvs r6, r1, r3, asr #9 │ │ │ │ stclvs 5, cr4, [r3], {114} @ 0x72 │ │ │ │ @@ -59787,19 +59787,19 @@ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ andeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ submi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ subcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrdgt pc, [ip], #-128 @ 0xffffff80 │ │ │ │ andcs lr, r0, pc │ │ │ │ - orrspl pc, r8, r7, asr #4 │ │ │ │ + cmppmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, asr #22 │ │ │ │ eorsvs pc, r2, #64, 4 │ │ │ │ - blx 0xffb8705c │ │ │ │ + blx 0x118705c │ │ │ │ addsmi r9, sl, #9216 @ 0x2400 │ │ │ │ ldreq fp, [sl], #-3864 @ 0xfffff0e8 │ │ │ │ tstmi r1, #125 @ 0x7d │ │ │ │ andeq pc, r4, #12, 2 │ │ │ │ @ instruction: 0x61b2f041 │ │ │ │ b 0x13e3b8c │ │ │ │ @ instruction: 0xf8cc0301 │ │ │ │ @@ -59866,15 +59866,15 @@ │ │ │ │ vst2. {d23-d26}, [r3 :64], r0 │ │ │ │ tstmi r3, #64, 6 │ │ │ │ andeq pc, r4, #12, 2 │ │ │ │ @ instruction: 0xf8cc64c2 │ │ │ │ @ instruction: 0xf8d03000 │ │ │ │ vst4.16 {d28-d31}, [pc], ip │ │ │ │ ldrb r2, [r0, -r0, asr #4]! │ │ │ │ - ldrhteq r8, [r2], -r0 │ │ │ │ + eorseq r8, r2, r0, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba1ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stceq 0, cr15, [r7], {1} │ │ │ │ mla r4, sp, r8, pc @ │ │ │ │ svceq 0x0003f1bc │ │ │ │ @@ -60010,20 +60010,20 @@ │ │ │ │ b 0x11049d4 │ │ │ │ strbvs r0, [r3], #526 @ 0x20e │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ rscvc pc, r0, #66 @ 0x42 │ │ │ │ rscseq pc, r0, #66 @ 0x42 │ │ │ │ ldrb r6, [fp, -sl]! │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x10b090 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1fc62af │ │ │ │ - svclt 0x0000f92f │ │ │ │ - eorseq r8, r2, r8, asr #15 │ │ │ │ + svclt 0x0000f887 │ │ │ │ + eorseq r8, r2, r8, lsl #13 │ │ │ │ @ instruction: 0xf8ddb510 │ │ │ │ @ instruction: 0xf1bcc008 │ │ │ │ svclt 0x00980fff │ │ │ │ asreq pc, pc, #8 @ │ │ │ │ blx 0xfe7810dc │ │ │ │ blx 0xfecc72b4 │ │ │ │ @ instruction: 0xf021f181 │ │ │ │ @@ -60498,20 +60498,20 @@ │ │ │ │ b 0x108f9dc │ │ │ │ tstmi r9, #-2147483648 @ 0x80000000 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - orrspl pc, r8, r7, asr #4 │ │ │ │ + cmppmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andcc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - eorseq r8, r2, r0, ror #15 │ │ │ │ + ldc2 1, cr15, [r6], #1004 @ 0x3ec │ │ │ │ + eorseq r8, r2, r0, lsr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba2594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ pkhbtmi r4, ip, r5, lsl #12 │ │ │ │ ldrmi r4, [ip], -r2, lsl #12 │ │ │ │ stmdbls ip, {r0, r1, r8, sl, fp, sp} │ │ │ │ @@ -60655,23 +60655,23 @@ │ │ │ │ vqadd.u32 q10, , │ │ │ │ ldr r0, [r5, r7, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba27dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x1cbaa4 │ │ │ │ subsne pc, fp, #64, 4 │ │ │ │ @ instruction: 0xf1fb9000 │ │ │ │ - @ instruction: 0xf44ffc25 │ │ │ │ + @ instruction: 0xf44ffb7d │ │ │ │ ldr r7, [fp, r0, lsl #5] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ svclt 0x0000e798 │ │ │ │ - eorseq r8, r2, ip, ror #15 │ │ │ │ + eorseq r8, r2, ip, lsr #13 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svccs 0x00006f07 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r4, r6, ip, lr, pc} │ │ │ │ addseq r6, fp, r2, asr #25 │ │ │ │ @@ -60710,15 +60710,15 @@ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463287f0 │ │ │ │ tstpeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ vmax.s16 q10, , q4 │ │ │ │ - stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4627d0d6 │ │ │ │ @ instruction: 0xf8c8e7e8 │ │ │ │ andcs r5, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf06f87f0 │ │ │ │ @@ -61006,15 +61006,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - msrmi CPSR_, #72, 4 @ 0x80000004 │ │ │ │ + mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicsmi pc, r8, #10354688 @ 0x9e0000 │ │ │ │ bicsne pc, r8, #9502720 @ 0x910000 │ │ │ │ @@ -61354,15 +61354,15 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.64 {d30}, [pc :128], sl │ │ │ │ strb r7, [r7, r0, lsl #6]! │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ svclt 0x0000e7e4 │ │ │ │ stmdale fp, {r0, r1, r8, fp, sp} │ │ │ │ - msrmi CPSR_, #72, 4 @ 0x80000004 │ │ │ │ + mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ fstmiaxeq r1, {d14} @ Deprecated │ │ │ │ tstcs lr, r3, lsl r6 │ │ │ │ mvncs pc, #220, 16 @ 0xdc0000 │ │ │ │ bllt 0x20a0e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba32f4 │ │ │ │ @@ -61422,15 +61422,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - msrmi CPSR_, #72, 4 @ 0x80000004 │ │ │ │ + mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ @ instruction: 0xf89e2301 │ │ │ │ @ instruction: 0xf89143d8 │ │ │ │ b 0x1351164 │ │ │ │ @@ -61538,15 +61538,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba35a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ - msrmi CPSR_, #72, 4 @ 0x80000004 │ │ │ │ + mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -61561,15 +61561,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba35fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - msrmi CPSR_, #72, 4 @ 0x80000004 │ │ │ │ + mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicscs pc, r8, #9568256 @ 0x920000 │ │ │ │ bicsne pc, r8, #144, 16 @ 0x900000 │ │ │ │ @@ -61588,15 +61588,15 @@ │ │ │ │ @ instruction: 0x4604c018 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ @ instruction: 0x461e4611 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib sp, {r1, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2304 │ │ │ │ @ instruction: 0xf248fed1 │ │ │ │ - vsubw.s8 q10, q0, d16 │ │ │ │ + vqdmlal.s q9, d16, d0[4] │ │ │ │ @ instruction: 0x46010332 │ │ │ │ @ instruction: 0xf893440b │ │ │ │ bllt 0xfe3913ec │ │ │ │ teqeq r3, #57856 @ 0xe200 │ │ │ │ movwvc lr, #6723 @ 0x1a43 │ │ │ │ @ instruction: 0xf0439907 │ │ │ │ movwmi r7, #46032 @ 0xb3d0 │ │ │ │ @@ -61613,15 +61613,15 @@ │ │ │ │ stceq 1, cr15, [r4], {-0} │ │ │ │ msrmi SPSR_c, #67 @ 0x43 │ │ │ │ subgt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf443bf0c │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ tstmi r3, #160, 6 @ 0x80000002 │ │ │ │ vhadd.s8 d22, d8, d3 │ │ │ │ - vsubw.s8 q10, q0, d16 │ │ │ │ + vqdmlal.s q9, d16, d0[4] │ │ │ │ strmi r0, [fp], #-818 @ 0xfffffcce │ │ │ │ bicsne pc, r8, #9633792 @ 0x930000 │ │ │ │ sbcle r2, sp, r0, lsl #26 │ │ │ │ blcs 0x33110 │ │ │ │ sadd8mi fp, sl, ip │ │ │ │ bicsvc pc, r0, #79 @ 0x4f │ │ │ │ blls 0x2429e4 │ │ │ │ @@ -61813,20 +61813,20 @@ │ │ │ │ rsbmi pc, r5, #66 @ 0x42 │ │ │ │ strbvs r1, [r1], #3353 @ 0xd19 │ │ │ │ andlt r6, r4, sl, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - orrspl pc, r8, r7, asr #4 │ │ │ │ + cmppmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x688ffe │ │ │ │ - eorseq r8, r2, r8, lsl r8 │ │ │ │ + blx 0x1c88ffc │ │ │ │ + ldrsbteq r8, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4694469e │ │ │ │ blls 0x256c3c │ │ │ │ stmdbcs r4, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -61876,21 +61876,21 @@ │ │ │ │ orrne pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbvs r1, [r1], #3345 @ 0xd11 │ │ │ │ andlt r6, r4, r3, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - orrspl pc, r8, r7, asr #4 │ │ │ │ + cmppmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ sbcscs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe7090f8 │ │ │ │ + @ instruction: 0xf9f2f1fa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq r8, r2, r4, lsr #16 │ │ │ │ + eorseq r8, r2, r4, ror #13 │ │ │ │ vld1.64 {d0-d1}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -61994,58 +61994,58 @@ │ │ │ │ andlt r6, r2, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blls 0x17bf0c │ │ │ │ svceq 0x0000f1bc │ │ │ │ vand d29, d7, d8 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ blcs 0xccf90 │ │ │ │ blmi 0x940b74 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ @ instruction: 0xf1fa32c1 │ │ │ │ - andcs pc, r0, fp, lsr #19 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, lsl #18 │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sp, lsl fp │ │ │ │ andcs pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf9a0f1fa │ │ │ │ - orrspl pc, r8, r7, asr #4 │ │ │ │ + @ instruction: 0xf8f8f1fa │ │ │ │ + cmppmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blcs 0xd4b10 │ │ │ │ blmi 0x680b28 │ │ │ │ adcscc pc, r7, #64, 4 │ │ │ │ @ instruction: 0xf1fa9000 │ │ │ │ - blmi 0x60b16c │ │ │ │ + blmi 0x60aecc │ │ │ │ rsbvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1fa9000 │ │ │ │ - blmi 0x58b160 │ │ │ │ + blmi 0x58aec0 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ @ instruction: 0xf1fa32c6 │ │ │ │ - @ instruction: 0x6cc1f985 │ │ │ │ + stclvs 8, cr15, [r1], {221} @ 0xdd │ │ │ │ stcls 6, cr4, [r5], {99} @ 0x63 │ │ │ │ movne pc, #-536870900 @ 0xe000000c │ │ │ │ movwcc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0x43231d0a │ │ │ │ andvs r6, fp, r2, asr #9 │ │ │ │ vabd.s8 q15, , q8 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x28d010 │ │ │ │ @ instruction: 0xf8cd4670 │ │ │ │ vhadd.s8 d30, d0, d0 │ │ │ │ @ instruction: 0xf1fa32cb │ │ │ │ - svclt 0x0000f96d │ │ │ │ - eorseq r8, r2, r8, asr #16 │ │ │ │ - mlaseq r2, r8, r8, r8 │ │ │ │ - eorseq r8, r2, r8, ror r8 │ │ │ │ - eorseq r8, r2, r8, lsl #17 │ │ │ │ - eorseq r8, r2, r0, ror #16 │ │ │ │ - eorseq r8, r2, r0, lsr r8 │ │ │ │ + svclt 0x0000f8c5 │ │ │ │ + eorseq r8, r2, r8, lsl #14 │ │ │ │ + eorseq r8, r2, r8, asr r7 │ │ │ │ + eorseq r8, r2, r8, lsr r7 │ │ │ │ + eorseq r8, r2, r8, asr #14 │ │ │ │ + eorseq r8, r2, r0, lsr #14 │ │ │ │ + ldrshteq r8, [r2], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ addlt r2, r2, r0, lsl #12 │ │ │ │ @@ -62141,19 +62141,19 @@ │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ subsle r4, r0, r3, ror r5 │ │ │ │ tstle r6, r1, ror r5 │ │ │ │ svclt 0x00084283 │ │ │ │ tstle r1, r1, ror #10 │ │ │ │ adcsle r4, r3, r2, ror r5 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x90d1dc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - @ instruction: 0xf1fa2283 │ │ │ │ - @ instruction: 0xf8d6f889 │ │ │ │ + @ instruction: 0xf1f92283 │ │ │ │ + @ instruction: 0xf8d6ffe1 │ │ │ │ ldrbmi lr, [r3, #-0]! │ │ │ │ ldrbmi sp, [r2, #-238]! @ 0xffffff12 │ │ │ │ @ instruction: 0xf8cdd0a2 │ │ │ │ ldrbtmi ip, [r2], -r4 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldmib r6, {r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ @@ -62178,15 +62178,15 @@ │ │ │ │ @ instruction: 0xf7ff68b1 │ │ │ │ stmdavs fp!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvs fp!, {r0, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r8, r9, ip, pc}^ │ │ │ │ stmiavs r9!, {r1, r3, r5, fp, sp, lr} │ │ │ │ ldrmi lr, [ip, #1920] @ 0x780 │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ - eorseq r8, r2, r8, lsr #17 │ │ │ │ + eorseq r8, r2, r8, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r2, r3, r4, lsl r4 │ │ │ │ @ instruction: 0x460e4690 │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ @@ -62217,15 +62217,15 @@ │ │ │ │ bicsle r3, r0, r1, lsl #28 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, q12, q8 │ │ │ │ - vaddw.s8 q10, q0, d16 │ │ │ │ + vmla.f d18, d16, d0[4] │ │ │ │ bl 0x1cd320 │ │ │ │ movwcs r0, #134 @ 0x86 │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ addeq lr, r2, #1024 @ 0x400 │ │ │ │ mvncs pc, #13762560 @ 0xd20000 │ │ │ │ eorcs pc, r3, r8, asr #16 │ │ │ │ addsmi r3, r8, #335544320 @ 0x14000000 │ │ │ │ @@ -62292,22 +62292,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r4, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x18d438 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ subsne pc, r6, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xff5af1f9 │ │ │ │ - blx 0xfed0992e │ │ │ │ + mrc2 1, 5, pc, cr2, cr9, {7} │ │ │ │ + blx 0x50992e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r8, [r2], -r8 │ │ │ │ + eorseq r8, r2, r8, ror r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba41a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ mcrne 6, 4, r4, cr11, cr12, {4} │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ mulspl ip, sp, r8 │ │ │ │ @@ -62574,19 +62574,19 @@ │ │ │ │ @ instruction: 0xf44f6cc2 │ │ │ │ vqdmlal.s q10, d14, d0[0] │ │ │ │ stcls 3, cr0, [r8], {240} @ 0xf0 │ │ │ │ movwmi lr, #51779 @ 0xca43 │ │ │ │ ldcne 3, cr4, [r4, #-140] @ 0xffffff74 │ │ │ │ andsvs r6, r3, r4, asr #9 │ │ │ │ andcs lr, r0, r6, asr #13 │ │ │ │ - orrspl pc, r8, r7, asr #4 │ │ │ │ + cmppmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl fp │ │ │ │ rscmi pc, r4, #64, 4 │ │ │ │ - stc2 1, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ + ldc2l 1, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ vst1.16 {d30}, [pc :256], r6 │ │ │ │ strb r7, [r3, -r0, lsl #6] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ vst1.16 {d30-d32}, [pc :256], r5 │ │ │ │ str r7, [ip, -r0, lsl #4] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ @@ -62603,28 +62603,28 @@ │ │ │ │ strt r7, [r5], -r0, lsl #7 │ │ │ │ strvc pc, [r0, #1103] @ 0x44f │ │ │ │ vst1.16 {d30-d32}, [pc :64], r7 │ │ │ │ strbt r7, [lr], r0, lsl #5 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.16 {d30}, [pc], ip │ │ │ │ ldr r7, [r9, -r0, lsl #7] │ │ │ │ - ldrsbteq r8, [r2], -r8 │ │ │ │ + mlaseq r2, r8, r7, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba4664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x461a4615 │ │ │ │ blls 0x29ec84 │ │ │ │ @ instruction: 0xf89d9300 │ │ │ │ movwls r3, #4136 @ 0x1028 │ │ │ │ movwls r9, #11019 @ 0x2b0b │ │ │ │ mlascc r0, sp, r8, pc @ │ │ │ │ blls 0x272094 │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ - msrmi CPSR_, #72, 4 @ 0x80000004 │ │ │ │ + mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -62673,19 +62673,19 @@ │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ addseq r0, r2, lr, lsr #32 │ │ │ │ eoreq r0, lr, r6, ror r0 │ │ │ │ rsbeq r0, r5, lr, lsr #32 │ │ │ │ eorseq r0, r9, r7, asr r0 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfe64da2c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f942aa │ │ │ │ - strbmi pc, [r0], -r1, ror #24 @ │ │ │ │ + @ instruction: 0x4640fbb9 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ vabdl.s8 , d15, d2 │ │ │ │ movwcs r3, #512 @ 0x200 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8fef7fc │ │ │ │ ldmdavs sl, {r0, r2, r3, r7, r8, r9, fp, lr} │ │ │ │ @@ -62827,15 +62827,15 @@ │ │ │ │ vmov.i32 d0, #128 @ 0x00000080 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr.i32 d0, #0 @ 0x00000000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r8, r2, r8, ror #19 │ │ │ │ + eorseq r8, r2, r8, lsr #17 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andcc pc, r0, #-268435444 @ 0xf000000c │ │ │ │ strls r2, [r4, -r0, lsl #6] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ @ instruction: 0xffd0f7fb │ │ │ │ @@ -63041,26 +63041,26 @@ │ │ │ │ strbteq r0, [r8], #116 @ 0x74 │ │ │ │ @ instruction: 0xf004b292 │ │ │ │ vst3.8 {d0-d2}, [r0], lr │ │ │ │ adcseq r0, r1, r0, lsl #1 │ │ │ │ movwmi r4, #8994 @ 0x2322 │ │ │ │ msreq CPSR_, r1 │ │ │ │ ldrt r4, [r9], sl, lsl #6 │ │ │ │ - stc2l 2, cr15, [r2, #404]! @ 0x194 │ │ │ │ + stc2l 2, cr15, [r2, #-404] @ 0xfffffe6c │ │ │ │ vbif d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbic d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorn d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbit d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r8, [r2], -r0 │ │ │ │ - eorseq r8, r2, r0, ror r9 │ │ │ │ + ldrhteq r8, [r2], -r0 │ │ │ │ + eorseq r8, r2, r0, lsr r8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ ldrmi fp, [r4], r0, lsl #10 │ │ │ │ @ instruction: 0xf06f4619 │ │ │ │ stclvs 2, cr0, [r3, #28] │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ orrseq r4, r3, sl, lsl r4 │ │ │ │ @@ -63071,15 +63071,15 @@ │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r7, #134217731 @ 0x8000003 │ │ │ │ eorcc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ rsbmi pc, sl, #130 @ 0x82 │ │ │ │ @ instruction: 0xf85d600a │ │ │ │ andcs lr, r4, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf1104660 │ │ │ │ - svclt 0x0000be2d │ │ │ │ + svclt 0x0000bd85 │ │ │ │ ldmdale r9!, {r0, r2, r3, r4, r5, r6, fp, sp} │ │ │ │ ldmdble pc, {r0, r5, r6, fp, sp} @ │ │ │ │ msreq SPSR_x, #160, 2 @ 0x28 │ │ │ │ vhadd.s8 d18, d15, d1 │ │ │ │ @ instruction: 0xf6c011f0 │ │ │ │ blx 0x4dfc4 │ │ │ │ andsmi pc, r9, r3, lsl #6 │ │ │ │ @@ -63131,26 +63131,26 @@ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmvs r3, {r8, sl, fp, ip, sp, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - stc2 1, cr15, [r6, #936] @ 0x3a8 │ │ │ │ + ldc2l 1, cr15, [lr], {234} @ 0xea │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d22000 │ │ │ │ stmib r3, {r2, r3, lr, pc}^ │ │ │ │ stmdbls r1, {r8} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8ccd01a │ │ │ │ ldrb r3, [r7, r0] │ │ │ │ @ instruction: 0xf1019001 │ │ │ │ tstls r0, r8 │ │ │ │ - ldc2l 1, cr15, [r0, #-936]! @ 0xfffffc58 │ │ │ │ + stc2l 1, cr15, [r8], {234} @ 0xea │ │ │ │ strmi r9, [r3], -r1, lsl #20 │ │ │ │ ldmdbvs r1, {r3, ip, sp} │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ tstvs r3, r0, lsl #18 │ │ │ │ andlt r6, r3, r9, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -63252,15 +63252,15 @@ │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r6, r2, r4, lsl #29 │ │ │ │ ldmdavs fp, {r2, r5, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ sha1c.32 q11, q12, │ │ │ │ - vsubhn.i16 d20, q0, q8 │ │ │ │ + vmlsl.s q9, d16, d0[4] │ │ │ │ @ instruction: 0xf6420632 │ │ │ │ vqdmlsl.s q8, d0, d0[4] │ │ │ │ @ instruction: 0x46052797 │ │ │ │ blhi 0xfe5c950c │ │ │ │ stmdavs r2!, {r5, fp, ip, sp, lr}^ │ │ │ │ b 0x142861c │ │ │ │ tstlt r8, #5373952 @ 0x520000 │ │ │ │ @@ -63289,16 +63289,16 @@ │ │ │ │ bne 0xfe71ef20 │ │ │ │ addsne r3, sl, r8, lsl #22 │ │ │ │ orrseq pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0xd1db429a │ │ │ │ stmdage ip, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r0, asr r2 │ │ │ │ - vrhadd.s16 d18, d4, d0 │ │ │ │ - stmdavs r3!, {r3, r5, r6, fp, sp, lr, pc}^ │ │ │ │ + vrhadd.s16 d18, d3, d0 │ │ │ │ + stmdavs r3!, {r6, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ movtne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ addseq r8, fp, r8, ror r1 │ │ │ │ @ instruction: 0xf8d218f2 │ │ │ │ @ instruction: 0xf8999674 │ │ │ │ bcs 0x115f90 │ │ │ │ bcs 0x181f48 │ │ │ │ @@ -63318,16 +63318,16 @@ │ │ │ │ movwcs r6, #14498 @ 0x38a2 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldrsb r8, [r3], #6 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ stmdage r2, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r8, lsr #4 │ │ │ │ - vrhadd.s16 d18, d4, d0 │ │ │ │ - stmdavs r3!, {r1, r2, r3, r5, fp, sp, lr, pc}^ │ │ │ │ + vrhadd.s16 d18, d3, d0 │ │ │ │ + stmdavs r3!, {r1, r2, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ movtne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ bvs 0xfeaee4c4 │ │ │ │ orreq lr, r3, #6144 @ 0x1800 │ │ │ │ ldrbls pc, [r8, #2259] @ 0x8d3 @ │ │ │ │ bcs 0x68330 │ │ │ │ @ instruction: 0xf899d171 │ │ │ │ @@ -63357,15 +63357,15 @@ │ │ │ │ strtmi r0, [r8], -r8, lsl #17 │ │ │ │ @ instruction: 0xff6ef7fe │ │ │ │ @ instruction: 0xf8d84628 │ │ │ │ @ instruction: 0xf7fd161c │ │ │ │ eorcs pc, r8, #668 @ 0x29c │ │ │ │ stmdage ip, {r8, sp} │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ - svc 0x00e0f253 │ │ │ │ + svc 0x0038f253 │ │ │ │ blcs 0x682b4 │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ tstls r2, #-1073741820 @ 0xc0000004 │ │ │ │ stmdbvs r3!, {r2, r3, r8, fp, sp, pc} │ │ │ │ movwls sl, #51729 @ 0xca11 │ │ │ │ stmdbvs r3!, {r3, r5, r9, sl, lr}^ │ │ │ │ @@ -63400,26 +63400,26 @@ │ │ │ │ tstls r6, r7, lsl #6 │ │ │ │ blvc 0x3096ec │ │ │ │ mrc2 7, 3, pc, cr14, cr14, {7} │ │ │ │ mulscc r3, r9, r8 │ │ │ │ addsle r2, r3, r1, lsl #22 │ │ │ │ svceq 0x00fdf013 │ │ │ │ mulcs r0, r6, r0 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ rscsne pc, r6, #68157440 @ 0x4100000 │ │ │ │ - mrc2 1, 5, pc, cr2, cr8, {7} │ │ │ │ + mcr2 1, 0, pc, cr10, cr8, {7} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, r2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r8, r2, ip, lsl #20 │ │ │ │ + eorseq r8, r2, ip, asr #17 │ │ │ │ stmdbcs r1, {r0, r3, r4, r6, r7, r9, sl, fp, ip} │ │ │ │ addshi pc, fp, r0, lsl #4 │ │ │ │ bcs 0x68594 │ │ │ │ blcs 0x142634 │ │ │ │ svclt 0x001868a2 │ │ │ │ tstle r0, sl, lsl #6 │ │ │ │ tstls r2, r2, lsl #6 │ │ │ │ @@ -63475,53 +63475,53 @@ │ │ │ │ @ instruction: 0xf642b139 │ │ │ │ vmlal.s q8, d0, d0[4] │ │ │ │ bvs 0x4d6c4c │ │ │ │ andcs lr, sl, #128, 12 @ 0x8000000 │ │ │ │ @ instruction: 0xf06fe6e2 │ │ │ │ str r0, [r3], r1, lsl #4 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x84e6bc │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f81289 │ │ │ │ - andcs pc, r0, r9, lsl lr @ │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, ror sp @ │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl fp │ │ │ │ rsbcs pc, ip, #68157440 @ 0x4100000 │ │ │ │ - mcr2 1, 0, pc, cr14, cr8, {7} @ │ │ │ │ - blx 0x1a0abc0 │ │ │ │ + stc2l 1, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ + @ instruction: 0xf9c6f265 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x5ce6ec │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f812c1 │ │ │ │ - andcs pc, r0, r1, lsl #28 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r9, asr sp @ │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ adcscs pc, r1, #68157440 @ 0x4100000 │ │ │ │ - ldc2l 1, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ + stc2l 1, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x34e718 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f8223e │ │ │ │ - vadd.f32 , , │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vadd.f32 , , │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d7, d29 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x1ce334 │ │ │ │ addsne pc, r5, #68157440 @ 0x4100000 │ │ │ │ - cdp2 2, 15, cr15, cr2, cr15, {1} │ │ │ │ - eorseq r8, r2, r4, lsr #20 │ │ │ │ - eorseq r8, r2, r8, lsr #21 │ │ │ │ - eorseq r8, r2, ip, lsl #20 │ │ │ │ - eorseq r8, r2, ip, ror sl │ │ │ │ - ldrsbteq r8, [r2], -r4 │ │ │ │ + cdp2 2, 4, cr15, cr10, cr15, {1} │ │ │ │ + eorseq r8, r2, r4, ror #17 │ │ │ │ + eorseq r8, r2, r8, ror #18 │ │ │ │ + eorseq r8, r2, ip, asr #17 │ │ │ │ + eorseq r8, r2, ip, lsr r9 │ │ │ │ + mlaseq r2, r4, r9, r8 │ │ │ │ tstlt fp, r3, asr r8 │ │ │ │ strb r6, [fp, #-2130]! @ 0xfffff7ae │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba54ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r0, ror #31 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ @@ -63558,29 +63558,29 @@ │ │ │ │ mlagt r4, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ stcls 0, cr12, [sl], {4} │ │ │ │ mlagt ip, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9402 │ │ │ │ stcls 0, cr12, [ip], {12} │ │ │ │ mcr2 7, 1, pc, cr8, cr14, {7} @ │ │ │ │ - msrmi CPSR_, #72, 4 @ 0x80000004 │ │ │ │ + mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ ldrdlt r1, [r5], -r8 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0000e79a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba5570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r0 │ │ │ │ ldmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r3, [r5], -r4, lsl #8 │ │ │ │ @ instruction: 0xff4cf7fd │ │ │ │ - msrmi CPSR_, #72, 4 @ 0x80000004 │ │ │ │ + mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [r3], #-1570 @ 0xfffff9de │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ pop {r3, r4, r6, r7, r8, r9, ip} │ │ │ │ @ instruction: 0xe77f4038 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba55a4 │ │ │ │ @@ -63596,15 +63596,15 @@ │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ b 0x108f254 │ │ │ │ cps #3 │ │ │ │ strbvs r0, [r5], #1284 @ 0x504 │ │ │ │ bcc 0x17e000 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ - msrmi CPSR_, #72, 4 @ 0x80000004 │ │ │ │ + mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r7, [r3], #-2145 @ 0xfffff79f │ │ │ │ bicspl pc, r8, #9633792 @ 0x930000 │ │ │ │ stmdavs r2!, {r0, r3, r5, r8, ip, sp, pc}^ │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdbmi r8, {r2, r3, r4, r5, r7, sl, sp, lr, pc} │ │ │ │ @@ -63725,15 +63725,15 @@ │ │ │ │ ldmib r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf1044200 │ │ │ │ addsmi r0, r1, #40, 2 │ │ │ │ mulvs r1, r8, pc @ │ │ │ │ teqphi r7, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ - ldcl 2, cr15, [ip], #332 @ 0x14c │ │ │ │ + mrrc 2, 5, pc, r4, cr3 @ │ │ │ │ @ instruction: 0xf1cb6ee9 │ │ │ │ vhsub.s8 d16, d2, d0 │ │ │ │ vmla.i d21, d0, d0[0] │ │ │ │ blls 0x10e850 │ │ │ │ @ instruction: 0xf104600c │ │ │ │ strbtvs r0, [r9], r4, lsr #2 │ │ │ │ @ instruction: 0xf8c40111 │ │ │ │ @@ -63814,15 +63814,15 @@ │ │ │ │ movwmi lr, #2512 @ 0x9d0 │ │ │ │ eoreq pc, r8, #4, 2 │ │ │ │ svclt 0x0098429a │ │ │ │ vhadd.s8 d6, d0, d2 │ │ │ │ eorcs r8, r8, #141 @ 0x8d │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ strmi lr, [r6, -r7, asr #20] │ │ │ │ - mcrr 2, 5, pc, sl, cr3 @ │ │ │ │ + bl 0xfe90b09c │ │ │ │ @ instruction: 0xf0476eeb │ │ │ │ vst1.16 {d20}, [r7 :128], r3 │ │ │ │ andsvs r1, ip, r0, lsl #15 │ │ │ │ msreq CPSR_s, #4, 2 │ │ │ │ @ instruction: 0xf88466eb │ │ │ │ @ instruction: 0xf8c49000 │ │ │ │ rscvs r8, r6, r4 │ │ │ │ @@ -63834,19 +63834,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5b28ff0 │ │ │ │ andsle r6, r3, r0, lsl #30 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ svcge 0x0002f43f │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0xccec58 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f802ad │ │ │ │ - stmdacs r4, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r4, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr3, cr15, {1} │ │ │ │ strmi r4, [r2], -r3, lsl #5 │ │ │ │ @ instruction: 0x4603bf38 │ │ │ │ b 0x1248378 │ │ │ │ strbtvs r4, [r8], #1542 @ 0x606 │ │ │ │ strbtmi pc, [r3], -r6, asr #32 @ │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @@ -63886,15 +63886,15 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x14d044 │ │ │ │ strb r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ @ instruction: 0x4604f9f5 │ │ │ │ svclt 0x0000e76d │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq r8, r2, ip, lsl #22 │ │ │ │ + eorseq r8, r2, ip, asr #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], pc, lsl #1 │ │ │ │ strcs r4, [r0], #-2862 @ 0xfffff4d2 │ │ │ │ ldrmi r4, [r7], -r9, lsl #13 │ │ │ │ @@ -63938,15 +63938,15 @@ │ │ │ │ stcls 3, cr8, [r7], {240} @ 0xf0 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r3, [r3], -r2, lsl #4 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #18 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9400 │ │ │ │ strb pc, [r0, pc, lsr #16]! @ │ │ │ │ - cdp2 2, 13, cr15, cr12, cr4, {3} │ │ │ │ + cdp2 2, 3, cr15, cr12, cr4, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x461fb090 │ │ │ │ @ instruction: 0x46884b33 │ │ │ │ @@ -63996,15 +63996,15 @@ │ │ │ │ stcls 6, cr4, [r7], {50} @ 0x32 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi lr, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd9905 │ │ │ │ strls ip, [r0], #-12 │ │ │ │ mcr2 7, 0, pc, cr10, cr11, {7} @ │ │ │ │ vaba.s32 q15, q10, │ │ │ │ - svclt 0x0000fe69 │ │ │ │ + svclt 0x0000fdc9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r7], -lr, lsl #1 │ │ │ │ blmi 0xc202ac │ │ │ │ @@ -64050,15 +64050,15 @@ │ │ │ │ andls r4, r3, sl, lsr r6 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf04f3c00 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xff50f7fb │ │ │ │ vaba.s32 q15, q10, │ │ │ │ - svclt 0x0000fdfd │ │ │ │ + svclt 0x0000fd5d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4616b091 │ │ │ │ blmi 0xde0384 │ │ │ │ @@ -64111,15 +64111,15 @@ │ │ │ │ strtmi r9, [r8], -r7, lsl #24 │ │ │ │ @ instruction: 0xf04f9302 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9400 │ │ │ │ ldrb pc, [sp, r3, lsr #26] @ │ │ │ │ - stc2 2, cr15, [r2, #400] @ 0x190 │ │ │ │ + stc2l 2, cr15, [r2], #400 @ 0x190 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ @ instruction: 0xf1a14bad │ │ │ │ @@ -64355,15 +64355,15 @@ │ │ │ │ @ instruction: 0x4652b23b │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ addseq r4, fp, r9, asr #12 │ │ │ │ @ instruction: 0x97104658 │ │ │ │ movwcs r4, #220 @ 0xdc │ │ │ │ ldrls fp, [r1], #-740 @ 0xfffffd1c │ │ │ │ vmax.s32 q15, q2, q13 │ │ │ │ - @ instruction: 0xf89dfb9b │ │ │ │ + @ instruction: 0xf89dfafb │ │ │ │ @ instruction: 0x46523010 │ │ │ │ strbmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrbmi r9, [r8], -r3, lsl #22 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ blx 0xfec8cfc2 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -64463,20 +64463,20 @@ │ │ │ │ tstcs lr, sl, lsr #12 │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ ldr pc, [fp, sp, asr #21]! │ │ │ │ @ instruction: 0xf7fa9303 │ │ │ │ stmdbvc r5!, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r3, lsl #22]! │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x10f62c │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f73233 │ │ │ │ - svclt 0x0000fe61 │ │ │ │ - eorseq r8, r2, r4, lsr #22 │ │ │ │ + svclt 0x0000fdb9 │ │ │ │ + eorseq r8, r2, r4, ror #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmdbvc fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ stceq 0, cr15, [r7], {3} │ │ │ │ @@ -64511,20 +64511,20 @@ │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ bl 0xa0a68 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #3 │ │ │ │ strls r6, [r0, -r9, lsl #17] │ │ │ │ strtmi r4, [r1], -sl, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ ldrdcs lr, [r0], -r3 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbscs pc, ip, #268435460 @ 0x10000004 │ │ │ │ - mcr2 1, 0, pc, cr0, cr7, {7} @ │ │ │ │ - eorseq r8, r2, r0, lsr fp │ │ │ │ + ldc2l 1, cr15, [r8, #-988] @ 0xfffffc24 │ │ │ │ + ldrshteq r8, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ mulgt r1, r1, r8 │ │ │ │ svceq 0x0001f1bc │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ @@ -64565,20 +64565,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subvc r2, fp, r3, lsl #6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ ldrb r7, [r1, fp, asr #32]! │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x10f7c4 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f7224e │ │ │ │ - svclt 0x0000fd95 │ │ │ │ - eorseq r8, r2, r0, lsr r7 │ │ │ │ + svclt 0x0000fced │ │ │ │ + ldrshteq r8, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0x46844a3e │ │ │ │ @ instruction: 0xf04f483e │ │ │ │ @@ -64612,19 +64612,19 @@ │ │ │ │ ldrmi sp, [lr, #2582] @ 0xa16 │ │ │ │ @ instruction: 0xf10ad1e9 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ blcs 0xd1bbc │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdaeq r1, {r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl fp │ │ │ │ andcc pc, r1, #268435460 @ 0x10000004 │ │ │ │ - ldc2 1, cr15, [r6, #-988]! @ 0xfffffc24 │ │ │ │ + stc2 1, cr15, [lr], {247} @ 0xf7 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ cmplt r2, r6, ror #12 │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ @ instruction: 0x466033ff │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf8d5fecb │ │ │ │ @@ -64638,19 +64638,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f32 q12, q10, q8 │ │ │ │ - svclt 0x0000f965 │ │ │ │ + svclt 0x0000f8c5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r8, r2, ip, lsr fp │ │ │ │ + ldrshteq r8, [r2], -ip │ │ │ │ addseq r2, r7, #136, 16 @ 0x880000 │ │ │ │ - eorseq r8, r2, r8, lsr #23 │ │ │ │ + eorseq r8, r2, r8, ror #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ b 0x8bb670 │ │ │ │ eorsmi r0, r3, r2, lsl #12 │ │ │ │ addsmi r4, lr, #24117248 @ 0x1700000 │ │ │ │ @@ -64711,41 +64711,41 @@ │ │ │ │ @ instruction: 0xf04fd0d4 │ │ │ │ @ instruction: 0x463a33ff │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ mcr2 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ ldclne 7, cr14, [r3], #-816 @ 0xfffffcd0 │ │ │ │ blcs 0xd8d50 │ │ │ │ @ instruction: 0x4610d1da │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blmi 0x473d5c │ │ │ │ sbcscs pc, r3, #268435460 @ 0x10000004 │ │ │ │ - ldc2l 1, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ + blx 0xff28bd42 │ │ │ │ vld3.32 @ instruction: 0xf4a5fa95 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ adcpl pc, r4, #4, 10 @ 0x1000000 │ │ │ │ bl 0x5bda4 │ │ │ │ ldmdavs r1, {r1, r7, r9}^ │ │ │ │ adcsle r2, r1, r0, lsl #18 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x4f5cf @ │ │ │ │ strls r4, [r0, #-1594] @ 0xfffff9c6 │ │ │ │ mcr2 7, 0, pc, cr0, cr15, {7} @ │ │ │ │ vabd.s32 d30, d20, d26 │ │ │ │ - svclt 0x0000f8b5 │ │ │ │ - eorseq r8, r2, ip, lsr fp │ │ │ │ + svclt 0x0000f815 │ │ │ │ + ldrshteq r8, [r2], -ip │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, #136, 16 @ 0x880000 │ │ │ │ - ldrhteq r8, [r2], -ip │ │ │ │ + eorseq r8, r2, ip, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba67a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf962f1e9 │ │ │ │ + @ instruction: 0xf8baf1e9 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib r5, {r2, r3, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0x612c0100 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @@ -64755,27 +64755,27 @@ │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r3], pc, lsl #1 │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ @ instruction: 0xf6452100 │ │ │ │ vhsub.s8 q8, q2, q0 │ │ │ │ vaddl.s8 q10, d0, d24 │ │ │ │ vqadd.s16 d18, d18, d7 │ │ │ │ - vfma.f32 q15, q8, q9 │ │ │ │ + sha1c.32 q15, q0, q5 │ │ │ │ vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fa0091 │ │ │ │ ldmmi r8, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa4897 │ │ │ │ ldmmi r7, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa4896 │ │ │ │ ldmmi r6, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ @ instruction: 0xf1132010 │ │ │ │ - @ instruction: 0xf642fc07 │ │ │ │ + @ instruction: 0xf642fb5f │ │ │ │ vmlal.s q8, d0, d0[4] │ │ │ │ vrshr.u64 d18, d7, #64 │ │ │ │ @ instruction: 0xf64f4340 │ │ │ │ andls r7, r9, #65280 @ 0xff00 │ │ │ │ vmov.i32 d23, #131 @ 0x00000083 │ │ │ │ @ instruction: 0xf8823300 │ │ │ │ vqadd.s8 d19, d21, d4 │ │ │ │ @@ -64916,17 +64916,17 @@ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ ands r8, r3, ip, lsl #8 │ │ │ │ umullseq r0, r1, r4, r0 │ │ │ │ addseq r0, r1, r8, lsl r1 │ │ │ │ umullseq r0, r1, ip, r1 │ │ │ │ addseq r0, r1, r0, lsr #4 │ │ │ │ addseq r0, r1, r4, lsr #5 │ │ │ │ - eorseq r8, r2, ip, asr #23 │ │ │ │ - eorseq r9, r2, ip, asr r5 │ │ │ │ - eorseq r8, r2, ip, lsr fp │ │ │ │ + eorseq r8, r2, ip, lsl #21 │ │ │ │ + eorseq r9, r2, ip, lsl r4 │ │ │ │ + ldrshteq r8, [r2], -ip │ │ │ │ andcc r3, r4, r1, lsl #6 │ │ │ │ andle r2, r7, fp, lsl fp │ │ │ │ blx 0x9a98a4 │ │ │ │ ldrbeq pc, [r2, r2, lsl #4] @ │ │ │ │ ldmmi sp, {r1, r2, r4, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ cmnlt fp, sl, lsl r6 │ │ │ │ umullseq r4, sl, fp, r8 │ │ │ │ @@ -64948,23 +64948,23 @@ │ │ │ │ blx 0xd7cee │ │ │ │ movwcc r6, #4099 @ 0x1003 │ │ │ │ ldmibvs r3!, {r0, r1, r4, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61b33301 │ │ │ │ stmib r7, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s16 d19, d2, d23 │ │ │ │ - @ instruction: 0x4603eb70 │ │ │ │ + strmi lr, [r3], -r8, asr #21 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdavs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ ldrbtmi pc, [pc], #-1028 @ 0x4f914 @ │ │ │ │ streq pc, [r6], #-68 @ 0xffffffbc │ │ │ │ ldmdbvc ip, {r2, r3, r4, sp, lr} │ │ │ │ streq pc, [r2], #-869 @ 0xfffffc9b │ │ │ │ @ instruction: 0xf64b711c │ │ │ │ - vaddhn.i16 d19, q8, q6 │ │ │ │ + vmls.i d18, d0, d0[3] │ │ │ │ orrsvs r0, ip, r0, lsr r4 │ │ │ │ @ instruction: 0xf8c71b9b │ │ │ │ blvs 0xd1bbc4 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ andlt r6, pc, r3, lsr r3 @ │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdblt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -65038,19 +65038,19 @@ │ │ │ │ bfi r8, sl, #0, #14 │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r7, sl, r0, lsl #4 │ │ │ │ ldmdahi sl, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ bfi r8, sl, #0, #4 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0xb0ff28 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f75262 │ │ │ │ - ldrmi pc, [ip], -r3, ror #19 │ │ │ │ + @ instruction: 0x461cf93b │ │ │ │ str r4, [r1, r3, lsr #12] │ │ │ │ @ instruction: 0xf004789c │ │ │ │ blx 0x50aca │ │ │ │ stmiavc r4!, {r2, sl, sp, pc}^ │ │ │ │ streq pc, [pc], #-4 @ 0x4fa94 │ │ │ │ strge pc, [r4], #-2816 @ 0xfffff500 │ │ │ │ strbteq r7, [pc], -r5, ror #17 │ │ │ │ @@ -65076,22 +65076,22 @@ │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ strls r4, [r3, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf04fe74a │ │ │ │ strcs r3, [r0, #-1791] @ 0xfffff901 │ │ │ │ bl 0x261448 │ │ │ │ strls r0, [r3, #-2310] @ 0xfffff6fa │ │ │ │ andcs lr, r0, r7, lsr r6 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcpl pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf996f1f7 │ │ │ │ + @ instruction: 0xf8eef1f7 │ │ │ │ addseq r2, r7, #136, 16 @ 0x880000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq r9, r2, ip, asr r5 │ │ │ │ + eorseq r9, r2, ip, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe8 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ umulllt r2, r2, r7, r3 @ │ │ │ │ ldmdavs r9, {r1, r9, sl, lr} │ │ │ │ @@ -65137,17 +65137,17 @@ │ │ │ │ stmib r4, {r5, r8, r9, ip, sp, lr}^ │ │ │ │ ldmib r4, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ eorcs r3, r8, #6 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd6cfe │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldmib r4!, {r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb ip, {r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ - sbcspl pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + addsmi pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ movweq pc, #53315 @ 0xd043 @ │ │ │ │ stmdbvc r3, {r0, r1, sp, lr} │ │ │ │ vrhadd.u32 d22, d17, d2 │ │ │ │ tstvc r3, r2, lsl #6 │ │ │ │ mlane r4, r5, r8, pc @ │ │ │ │ @@ -65184,46 +65184,46 @@ │ │ │ │ stcvs 12, cr15, [r0, #740]! @ 0x2e4 │ │ │ │ @ instruction: 0x3612e9d4 │ │ │ │ @ instruction: 0x46311af6 │ │ │ │ @ instruction: 0xf8fcf01d │ │ │ │ strmi r6, [r8], -r1, lsr #25 │ │ │ │ bvs 0xa7c0d4 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #8 │ │ │ │ - stc2 1, cr15, [r6, #56]! @ 0x38 │ │ │ │ + ldc2l 1, cr15, [lr], #56 @ 0x38 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ bfieq r6, fp, #16, #12 │ │ │ │ strtmi sp, [r0], -r5, lsl #8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf114b8cf │ │ │ │ - strmi pc, [r5], -r9, asr #16 │ │ │ │ + @ instruction: 0xf113b8cf │ │ │ │ + strmi pc, [r5], -r1, lsr #31 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ strdcs sp, [r1, -r3] │ │ │ │ vmin.s8 d20, d7, d19 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vrshr.s64 d20, d8, #64 │ │ │ │ vhsub.s32 d16, d3, d29 │ │ │ │ - ldmib r4, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bcs 0x5454c │ │ │ │ bne 0x1503dec │ │ │ │ bne 0xfede159c │ │ │ │ @ instruction: 0xf7c446b0 │ │ │ │ strdlt pc, [r6, r1] │ │ │ │ - ldmibpl r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibmi r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stclvs 5, cr2, [r6] │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ ldmdbne r3!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ strcc r5, [r4, #-2422] @ 0xfffff68a │ │ │ │ vmax.s32 d25, d3, d0 │ │ │ │ - strmi pc, [r8, #2835]! @ 0xb13 │ │ │ │ + strmi pc, [r8, #2675]! @ 0xa73 │ │ │ │ @ instruction: 0x4639d8f3 │ │ │ │ vhadd.s8 d18, d2, d10 │ │ │ │ - @ instruction: 0x4638f935 │ │ │ │ - @ instruction: 0xf81cf114 │ │ │ │ + ldrtmi pc, [r8], -sp, lsl #17 @ │ │ │ │ + @ instruction: 0xff74f113 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r8, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs lr, fp, lsl #4 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ blvs 0x94f0a8 │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ @@ -65241,28 +65241,28 @@ │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - ldc2l 1, cr15, [r2, #-928]! @ 0xfffffc60 │ │ │ │ + stc2l 1, cr15, [sl], {232} @ 0xe8 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ blvc 0x80b420 │ │ │ │ rscvs r4, ip, r1, lsr #12 │ │ │ │ ldreq pc, [r0], r5, lsl #2 │ │ │ │ @ instruction: 0xf105612c │ │ │ │ stmibvs fp!, {r3, r4, r5, r6, sl} │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r4, r5, lsl #2 │ │ │ │ stc 1, cr6, [r5, #940] @ 0x3ac │ │ │ │ vqdmulh.s16 d23, d2, d0 │ │ │ │ - @ instruction: 0xf854e910 │ │ │ │ + @ instruction: 0xf854e868 │ │ │ │ tstlt r8, r4, lsl #30 │ │ │ │ - blx 0xa8c548 │ │ │ │ + @ instruction: 0xf980f1de │ │ │ │ mvnsle r4, r6, lsr #5 │ │ │ │ movmi pc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf5056baa │ │ │ │ @ instruction: 0xf50541a4 │ │ │ │ cmnvs sl, #164 @ 0xa4 │ │ │ │ andcs r3, r0, #24 │ │ │ │ cmnvs sl, sl, ror #4 │ │ │ │ @@ -65287,20 +65287,20 @@ │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ movwcs lr, #59844 @ 0xe9c4 │ │ │ │ stmibvs r3!, {r3, r5, r9, sp} │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd6f5a │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - stmia r6, {r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmda lr, {r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ subhi r2, r2, r0, lsl #4 │ │ │ │ stmdbvc r2, {r0, r1, r8, r9, sp} │ │ │ │ vhadd.u32 d23, d3, d5 │ │ │ │ vhsub.s8 d16, d7, d2 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ tstvc r2, sp, lsr #6 │ │ │ │ andcs r6, r1, #-1073741792 @ 0xc0000020 │ │ │ │ blvs 0x928ef8 │ │ │ │ tstmi r3, #170 @ 0xaa │ │ │ │ andcs r6, r0, r3, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -65316,15 +65316,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea646 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - stm ip, {r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00e4f251 │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -65342,21 +65342,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x89872c │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff80f1f6 │ │ │ │ + mrc2 1, 6, pc, cr8, cr6, {7} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq r9, r2, r4, ror r5 │ │ │ │ + eorseq r9, r2, r4, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrsbls pc, [ip, #-143] @ 0xffffff71 @ │ │ │ │ svchi 0x0070ee1d │ │ │ │ addslt r4, r5, r3, asr fp │ │ │ │ @@ -65366,66 +65366,66 @@ │ │ │ │ @ instruction: 0xf859460f │ │ │ │ tstcs r0, r8 │ │ │ │ stmibvs r3!, {r1, r2, r5, fp, ip}^ │ │ │ │ andmi pc, r3, r2, lsl #22 │ │ │ │ mvnvs r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf50069a3 │ │ │ │ movwcc r7, #4102 @ 0x1006 │ │ │ │ - vrhadd.s16 d22, d18, d19 │ │ │ │ - stmdbvc r3, {r3, r5, fp, sp, lr, pc} │ │ │ │ + vrhadd.s16 d22, d17, d19 │ │ │ │ + stmdbvc r3, {r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ strmi r2, [r5], -r2, lsl #4 │ │ │ │ movweq pc, #9058 @ 0x2362 @ │ │ │ │ ldmdbvc r3!, {r0, r1, r8, ip, sp, lr} │ │ │ │ andeq pc, r7, #3 │ │ │ │ rsble r2, sp, r2, lsl #20 │ │ │ │ svclt 0x00082a03 │ │ │ │ bleq 0x8c0f0 │ │ │ │ ldmib r4, {r0, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r6, lsl #6 │ │ │ │ @ instruction: 0x61a23201 │ │ │ │ blx 0xd8866 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ @ instruction: 0xf50061e3 │ │ │ │ - vhadd.s16 d23, d2, d6 │ │ │ │ - strmi lr, [r4], -sl, lsl #16 │ │ │ │ + vhadd.s16 d23, d1, d6 │ │ │ │ + strmi lr, [r4], -r2, ror #30 │ │ │ │ subcs r2, r0, #2 │ │ │ │ stmdbvc r3!, {r8, sp} │ │ │ │ movweq pc, #9056 @ 0x2360 @ │ │ │ │ @ instruction: 0x7123a803 │ │ │ │ - svc 0x00fef251 │ │ │ │ + svc 0x0056f251 │ │ │ │ ldrbmi r7, [r2], -fp, lsr #18 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ strvs lr, [r4, -r5, asr #19] │ │ │ │ biceq pc, r3, #-1409286143 @ 0xac000001 │ │ │ │ bleq 0xff34a938 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ movwcs r7, #4395 @ 0x112b │ │ │ │ @ instruction: 0xf108806b │ │ │ │ - smlalttcs pc, r0, r3, sp @ │ │ │ │ + cmppcs r0, fp, lsr sp @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d26, d7, d3 │ │ │ │ - vsubl.s8 q11, d0, d8 │ │ │ │ + vmlal.s q10, d16, d0[2] │ │ │ │ vst1.8 {d16-d19}, [fp :128]! │ │ │ │ @ instruction: 0xf1087ba0 │ │ │ │ - stmdage r3, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff88c96e │ │ │ │ + stmdage r3, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x108c96e │ │ │ │ movwcs r6, #4520 @ 0x11a8 │ │ │ │ stmiahi r3!, {r0, r1, r5, r6, pc} │ │ │ │ cmpcs r0, r2, asr r6 │ │ │ │ vld2.8 {d10-d11}, [r3], r3 │ │ │ │ smlsdcc r4, r2, r3, r7 │ │ │ │ bleq 0x14a968 │ │ │ │ cmnvs r7, r6, lsr #2 │ │ │ │ andlt pc, r4, r4, lsr #17 │ │ │ │ - stc2l 1, cr15, [r4, #32] │ │ │ │ + ldc2 1, cr15, [ip, #-32] @ 0xffffffe0 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ - subsvc pc, r8, #805306372 @ 0x30000004 │ │ │ │ + andsvs pc, r8, #805306372 @ 0x30000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - ldc2l 1, cr15, [r2, #32] │ │ │ │ + stc2 1, cr15, [sl, #-32]! @ 0xffffffe0 │ │ │ │ vadd.i16 d26, d2, d3 │ │ │ │ - @ instruction: 0xf859fbc3 │ │ │ │ + @ instruction: 0xf859fb23 │ │ │ │ movvs r3, r8 │ │ │ │ blmi 0x516c08 │ │ │ │ blls 0x52a0d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sp, r0, lsl #6 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -65433,22 +65433,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ @ instruction: 0xf04f7133 │ │ │ │ bvs 0x912c98 │ │ │ │ eorvs r3, r3, #134217728 @ 0x8000000 │ │ │ │ andcs lr, r0, sp, lsl #15 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ andseq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 1, 6, pc, cr10, cr6, {7} @ │ │ │ │ - blx 0x90ca42 │ │ │ │ + mcr2 1, 1, pc, cr2, cr6, {7} @ │ │ │ │ + blx 0xfe10ca40 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r4, ror r5 │ │ │ │ + eorseq r9, r2, r4, lsr r4 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 14, 1, cr4, cr13, cr8, {1} │ │ │ │ @ instruction: 0x46915f70 │ │ │ │ @@ -65456,15 +65456,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea876 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - svc 0x0074f251 │ │ │ │ + mcr 2, 6, pc, cr12, cr1, {2} @ │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -65482,21 +65482,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x89895c │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 1, 3, pc, cr8, cr6, {7} @ │ │ │ │ + stc2l 1, cr15, [r0, #984] @ 0x3d8 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq r9, r2, r4, ror r5 │ │ │ │ + eorseq r9, r2, r4, lsr r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xee1d4a5d │ │ │ │ addlt r3, r3, r0, ror pc │ │ │ │ stmdblt r9!, {r0, r2, r4, r6, r7, fp, ip, lr}^ │ │ │ │ @@ -65506,25 +65506,25 @@ │ │ │ │ svccs 0x0004f854 │ │ │ │ cmnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf5b33320 │ │ │ │ mvnsle r7, r0, lsl #30 │ │ │ │ strmi r4, [r6], -r8, lsl #13 │ │ │ │ vadd.i8 d2, d0, d5 │ │ │ │ vqadd.s8 d24, d25, d7 │ │ │ │ - vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ bl 0x110e90 │ │ │ │ stmibvs r8!, {r7, r8, r9}^ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ @ instruction: 0xf1006f9f │ │ │ │ mvnvs r0, r1, lsl #6 │ │ │ │ addhi pc, r1, r0, lsl #5 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - mrc 2, 7, APSR_nzcv, cr12, cr1, {2} │ │ │ │ + mrc 2, 2, APSR_nzcv, cr4, cr1, {2} │ │ │ │ strmi r7, [r4], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0632f01 │ │ │ │ addvc r0, r6, pc, ror r3 │ │ │ │ movweq pc, #9064 @ 0x2368 @ │ │ │ │ eorsle r7, ip, r3, lsl #2 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcle 0, cr7, [sp, #-780]! @ 0xfffffcf4 │ │ │ │ @@ -65533,15 +65533,15 @@ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrrne 9, 14, r6, r3, cr8 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x17e89cc │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - mrc 2, 6, APSR_nzcv, cr10, cr1, {2} │ │ │ │ + mrc 2, 1, APSR_nzcv, cr2, cr1, {2} │ │ │ │ movweq pc, #12296 @ 0x3008 @ │ │ │ │ @ instruction: 0xf1088882 │ │ │ │ b 0x1292240 │ │ │ │ strbmi r2, [r7, #-771] @ 0xfffffcfd │ │ │ │ cmnpeq r8, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @@ -65580,23 +65580,23 @@ │ │ │ │ andlt r3, r3, ip, lsl r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf50583f0 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - @ instruction: 0xf85ef263 │ │ │ │ + @ instruction: 0xffbef262 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x1507ac │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f60271 │ │ │ │ - svclt 0x0000fda1 │ │ │ │ + svclt 0x0000fcf9 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq r9, r2, r8, lsr #11 │ │ │ │ + eorseq r9, r2, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba7514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r1, -r8] │ │ │ │ @ instruction: 0xf7ff2000 │ │ │ │ bmi 0x20ffd8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @@ -65753,20 +65753,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x110a58 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f602e7 │ │ │ │ - svclt 0x0000fc4b │ │ │ │ - eorseq r9, r2, r0, asr #11 │ │ │ │ + svclt 0x0000fba3 │ │ │ │ + eorseq r9, r2, r0, lsl #9 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs fp, [r0, #-143] @ 0xffffff71 │ │ │ │ ldrmi r4, [r4], -r9, lsl #13 │ │ │ │ @@ -65841,19 +65841,19 @@ │ │ │ │ stmdbcs r1, {r0, r2, r8, fp, ip, sp} │ │ │ │ ldrtmi sp, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xe7e06035 │ │ │ │ orrvs r2, r4, r1, lsl #2 │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ stmdbcs r0, {r1, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, asr #22 │ │ │ │ addcs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe70ceea │ │ │ │ + blx 0xffd0cee8 │ │ │ │ @ instruction: 0xf84af00c │ │ │ │ @ instruction: 0xf8dde7bf │ │ │ │ @ instruction: 0x46d98014 │ │ │ │ bl 0x264008 │ │ │ │ cdp 1, 1, cr0, cr13, cr1, {4} │ │ │ │ blls 0x15c4e8 │ │ │ │ ldmpl r3!, {r0, r1, r3, r7, r8, sp, lr} │ │ │ │ @@ -65884,40 +65884,40 @@ │ │ │ │ andlt sp, pc, r7, lsr r1 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq pc, r8, r1, lsl #2 │ │ │ │ - ldc2 1, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ + stc2 1, cr15, [sl, #-992] @ 0xfffffc20 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ strbmi sl, [r8], -r5, lsr #30 │ │ │ │ blx 0xff58e79e │ │ │ │ andeq pc, r8, r9, lsl #2 │ │ │ │ @ instruction: 0xf1f82101 │ │ │ │ - ldr pc, [fp, -r3, lsr #29] │ │ │ │ + @ instruction: 0xe71bfdfb │ │ │ │ andne pc, r8, r8, asr #17 │ │ │ │ andscc pc, ip, #13828096 @ 0xd30000 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ andhi pc, r0, r3, asr #17 │ │ │ │ movweq pc, #33032 @ 0x8108 @ │ │ │ │ @ instruction: 0xf50158b1 │ │ │ │ @ instruction: 0xf8c141a0 │ │ │ │ @ instruction: 0xe7bd321c │ │ │ │ ldr r4, [r9, r2, ror #13] │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x1d0ca8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f62265 │ │ │ │ - vqdmulh.s32 d31, d2, d19 │ │ │ │ - svclt 0x0000ff7b │ │ │ │ + vpmin.s32 , q1, │ │ │ │ + svclt 0x0000fedb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + mlaseq r2, r8, r4, r9 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65944,21 +65944,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - blx 0xff38d084 │ │ │ │ + blx 0x98d084 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq r9, r2, r0, asr #11 │ │ │ │ + eorseq r9, r2, r0, lsl #9 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65985,21 +65985,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - blx 0x1f0d128 │ │ │ │ + @ instruction: 0xf9d2f1f6 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq r9, r2, r0, asr #11 │ │ │ │ + eorseq r9, r2, r0, lsl #9 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -66026,21 +66026,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - blx 0xa8d1cc │ │ │ │ + @ instruction: 0xf980f1f6 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq r9, r2, r0, asr #11 │ │ │ │ + eorseq r9, r2, r0, lsl #9 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -66067,21 +66067,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - @ instruction: 0xf9d6f1f6 │ │ │ │ + @ instruction: 0xf92ef1f6 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq r9, r2, r0, asr #11 │ │ │ │ + eorseq r9, r2, r0, lsl #9 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -66108,83 +66108,83 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - @ instruction: 0xf984f1f6 │ │ │ │ + @ instruction: 0xf8dcf1f6 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq r9, r2, r0, asr #11 │ │ │ │ + eorseq r9, r2, r0, lsl #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 14, r0, fp, cr0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ stmib sp, {r2, r5, r6, fp, ip, lr}^ │ │ │ │ bl 0x15976c │ │ │ │ svcvs 0x00de0380 │ │ │ │ stmdbge r2, {r1, r2, r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1dc4630 │ │ │ │ - strmi pc, [r3], -r7, ror #29 │ │ │ │ + @ instruction: 0x4603fe3f │ │ │ │ @ instruction: 0x4618b1f0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd70 │ │ │ │ - vaddw.s8 , q8, d29 │ │ │ │ + vorr.i32 q8, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf64e0122 │ │ │ │ - vmla.i d17, d16, d1[1] │ │ │ │ + vmvn.i32 q8, #5 @ 0x00000005 │ │ │ │ movwls r0, #4130 @ 0x1022 │ │ │ │ - stc2 1, cr15, [r4, #-880]! @ 0xfffffc90 │ │ │ │ + ldc2l 1, cr15, [ip], #-880 @ 0xfffffc90 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ ldrbvs sl, [r8, r2, lsl #18] │ │ │ │ @ instruction: 0xf1dc4630 │ │ │ │ - strmi pc, [r3], -r9, asr #29 │ │ │ │ + strmi pc, [r3], -r1, lsr #28 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mcrrne 9, 14, r6, r2, cr0 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x1669348 │ │ │ │ ldrmi r2, [r9], -r8, lsr #4 │ │ │ │ andmi pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - b 0x30d514 │ │ │ │ + stmdb r2!, {r0, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r3], -r1, lsl #26 │ │ │ │ eoreq pc, r8, #79 @ 0x4f │ │ │ │ stmdbvc r1, {r1, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fb2ea │ │ │ │ vhadd.u32 d16, d2, d0 │ │ │ │ @ instruction: 0xf0010007 │ │ │ │ @ instruction: 0xf0610178 │ │ │ │ tstvc r9, fp, ror r1 │ │ │ │ vmin.u32 d20, d2, d9 │ │ │ │ subshi r2, r8, pc │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2529] @ 0xfffff61f │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @ instruction: 0xf1dc9301 │ │ │ │ - blls 0xd0a48 │ │ │ │ + blls 0xd07a8 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mcrrne 9, 14, r6, r8, cr1 @ │ │ │ │ svcvc 0x0000f5b1 │ │ │ │ ble 0x8e93ac │ │ │ │ strmi pc, [r1], #-2818 @ 0xfffff4fe │ │ │ │ movwls r2, #4352 @ 0x1100 │ │ │ │ andvc pc, r6, r4, lsl #10 │ │ │ │ - ldmib r4, {r0, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb ip!, {r0, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1039b01 │ │ │ │ ldmdbvc sl, {r3, r8} │ │ │ │ @ instruction: 0xf002805d │ │ │ │ @ instruction: 0xf0620278 │ │ │ │ tstvc sl, fp, ror r2 │ │ │ │ stmhi r2, {r0, r2, r6, pc} │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ @@ -66193,15 +66193,15 @@ │ │ │ │ ldmib sp, {r1, r7, pc}^ │ │ │ │ stmib r3, {r1, r9}^ │ │ │ │ tstvs sl, #536870912 @ 0x20000000 │ │ │ │ cmpvs sl, #55050240 @ 0x3480000 │ │ │ │ @ instruction: 0xf504e7c6 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - blx 0xfe58d60a │ │ │ │ + blx 0xffd8d608 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba7e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff8 │ │ │ │ ldrbne r2, [r3, r0] │ │ │ │ @ instruction: 0xff54f7ff │ │ │ │ @@ -66410,23 +66410,23 @@ │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ smlsdls r1, r8, r4, r4 │ │ │ │ addcs r9, r0, r0 │ │ │ │ blx 0xffe0d03c │ │ │ │ ldrbmi r5, [r8], #-2344 @ 0xfffff6d8 │ │ │ │ blx 0xfe80efd8 │ │ │ │ andcs lr, r0, r3, lsr r7 │ │ │ │ - orrspl pc, r8, r7, asr #4 │ │ │ │ + cmppmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff28f1f5 │ │ │ │ - blx 0xfe08d982 │ │ │ │ + mcr2 1, 4, pc, cr0, cr5, {7} @ │ │ │ │ + blx 0xff88d980 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq r9, r2, r8, ror #11 │ │ │ │ + eorseq r9, r2, r8, lsr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba820c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp, #-960] @ 0xfffffc40 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ strbtmi r5, [r1], #-2345 @ 0xfffff6d7 │ │ │ │ @@ -66459,15 +66459,15 @@ │ │ │ │ @ instruction: 0xf642003a │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ stmdacs ip, {r0, r1, r2, r4, r7, r8, sp}^ │ │ │ │ umullsne pc, r4, r1, r8 @ │ │ │ │ ldmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ vrhadd.s8 , q4, │ │ │ │ - vaddw.s8 q10, q0, d16 │ │ │ │ + vmla.f d18, d16, d0[4] │ │ │ │ bl 0x91574 │ │ │ │ @ instruction: 0xf8d10180 │ │ │ │ stmdavs r8, {r2, r4, r6, r7, ip} │ │ │ │ @ instruction: 0xf0001c84 │ │ │ │ stmdacs r0, {r1, r2, r5, r6, r7, pc} │ │ │ │ tstcs r0, fp, lsl sl │ │ │ │ andlt r4, r2, r8, lsl #12 │ │ │ │ @@ -66551,19 +66551,19 @@ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ cmncs r8, #376 @ 0x178 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ blcs 0x61258 │ │ │ │ svcge 0x0073f47f │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x8916d0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f52227 │ │ │ │ - stmdacs sl!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdacs sl!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc fp!, {r0, r1, r4, r5, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf63f2814 │ │ │ │ andcs sl, r1, #392 @ 0x188 │ │ │ │ orrvc pc, r7, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #37568 @ 0x92c0 @ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -66586,15 +66586,15 @@ │ │ │ │ stmdavs r9, {r0, r1, r3, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @ instruction: 0x47a04611 │ │ │ │ ldmdacs r2, {r0, r1, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcge 0x0030f63f │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ str sl, [lr, -r2, lsl #30] │ │ │ │ - ldrshteq r9, [r2], -ip │ │ │ │ + ldrhteq r9, [r2], -ip │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ svclt 0x0000b985 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba84b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @@ -66621,15 +66621,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d2, d0 │ │ │ │ - svclt 0x0000f9e5 │ │ │ │ + svclt 0x0000f945 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba853c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ stcls 3, cr9, [r7], {-0} │ │ │ │ @@ -66644,15 +66644,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d2, d0 │ │ │ │ - svclt 0x0000f9b7 │ │ │ │ + svclt 0x0000f917 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 │ │ │ │ blls 0x275fa8 │ │ │ │ @@ -66668,15 +66668,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d2, d0 │ │ │ │ - svclt 0x0000f987 │ │ │ │ + svclt 0x0000f8e7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba85f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 │ │ │ │ blls 0x276008 │ │ │ │ @@ -66693,15 +66693,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d2, d0 │ │ │ │ - svclt 0x0000f955 │ │ │ │ + svclt 0x0000f8b5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba865c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f606c │ │ │ │ @@ -66719,15 +66719,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d2, d0 │ │ │ │ - svclt 0x0000f921 │ │ │ │ + svclt 0x0000f881 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba86c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f60d4 │ │ │ │ @@ -66746,99 +66746,99 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d2, d0 │ │ │ │ - svclt 0x0000f8eb │ │ │ │ + svclt 0x0000f84b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ blmi 0xfe7fd7f8 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, sp, lsl #16 │ │ │ │ addcs r9, r0, #-1610612736 @ 0xa0000000 │ │ │ │ @ instruction: 0x932d681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stcl 2, cr15, [r8, #-320] @ 0xfffffec0 │ │ │ │ + stc 2, cr15, [r0], #320 @ 0x140 │ │ │ │ movmi pc, #4, 10 @ 0x1000000 │ │ │ │ andscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ blcs 0x76170 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ - beq 0xfe08ee78 │ │ │ │ + bvc 0x108de78 │ │ │ │ beq 0xc0e06c │ │ │ │ @ instruction: 0xf64946a0 │ │ │ │ - vrsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #37682 @ 0x9332 │ │ │ │ @ instruction: 0xf8939b04 │ │ │ │ @ instruction: 0xf1bbb000 │ │ │ │ @ instruction: 0xf0000f49 │ │ │ │ @ instruction: 0xf1bb82af │ │ │ │ @ instruction: 0xf0000f02 │ │ │ │ movwcs r8, #49871 @ 0xc2cf │ │ │ │ blx 0x1379ba │ │ │ │ stmiane sl, {r0, r1, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbhi r2, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf14006d0 │ │ │ │ bls 0x171950 │ │ │ │ tstcs r1, r4 │ │ │ │ vtst.8 d23, d23, d4 │ │ │ │ - vmov.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vmov.i32 d21, #2048 @ 0x00000800 │ │ │ │ stccs 2, cr0, [r2], {45} @ 0x2d │ │ │ │ stccc 15, cr11, [r2], {136} @ 0x88 │ │ │ │ andlt r4, r0, #160 @ 0xa0 │ │ │ │ andls r0, r0, r0, asr #1 │ │ │ │ vmin.s32 d20, d1, d16 │ │ │ │ - b 0x8910cc │ │ │ │ + b 0x890e4c │ │ │ │ bls 0x2aed4c │ │ │ │ blx 0x11a202 │ │ │ │ ldmdbvc r9, {r0, r1, r3, r8, r9, sp} │ │ │ │ ldmibvc fp, {r1, r3, r4, r6, r8, fp, ip, sp, lr} │ │ │ │ movwls r9, #33029 @ 0x8105 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ blls 0x171fe0 │ │ │ │ - stmibne ip, {r0, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibeq ip, {r0, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r2!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andlt lr, r6, #3358720 @ 0x334000 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ - blpl 0xb8ef10 │ │ │ │ + blcc 0xffb8ef10 │ │ │ │ bleq 0xc4e0fc │ │ │ │ @ instruction: 0xf8572400 │ │ │ │ stmdbge sp, {r2, r8, r9, sl, fp, sp} │ │ │ │ strcc r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ blx 0xfe68f5ee │ │ │ │ andls r4, r0, fp, asr r6 │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ vmin.s32 d20, d1, d16 │ │ │ │ - blls 0x1d1078 │ │ │ │ + blls 0x1d0df8 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrbmi r1, [r3], sp, lsr #16 │ │ │ │ mvnle r4, r3, lsr #5 │ │ │ │ andlt lr, r6, #3620864 @ 0x374000 │ │ │ │ ldmdbne r3, {r1, r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ blls 0x17624c │ │ │ │ - stmdbpl ip!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibcc ip!, {r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ eorlt pc, ip, sp, asr #17 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ - bicne pc, ip, #72351744 @ 0x4500000 │ │ │ │ + orreq pc, ip, #72351744 @ 0x4500000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r4, r7, lsl #22] │ │ │ │ stccs 3, cr9, [r0], {7} │ │ │ │ strbmi fp, [fp], ip, lsl #30 │ │ │ │ @ instruction: 0xf85746d3 │ │ │ │ stmdbge sp, {r2, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ ldrbmi pc, [fp], -fp, ror #22 @ │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ ldrtmi r9, [r0], -r7, lsl #20 │ │ │ │ - cdp2 2, 6, cr15, cr10, cr1, {3} │ │ │ │ + stc2l 2, cr15, [sl, #388] @ 0x184 │ │ │ │ strcc r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ svclt 0x00a82800 │ │ │ │ addsmi r1, ip, #2949120 @ 0x2d0000 │ │ │ │ @ instruction: 0xf8ddd1e7 │ │ │ │ @ instruction: 0xf1bbb02c │ │ │ │ vrecps.f32 d0, d0, d17 │ │ │ │ @ instruction: 0xf1bb8097 │ │ │ │ @@ -66852,46 +66852,46 @@ │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ bmi 0x1071e84 │ │ │ │ ldrtmi r2, [r0], -r6, lsl #2 │ │ │ │ strtmi r2, [r7], -r1, lsl #8 │ │ │ │ movwcs pc, #15105 @ 0x3b01 @ │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ vhsub.s32 d16, d1, d29 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ addsmi r9, pc, #8, 22 @ 0x2000 │ │ │ │ blls 0x187f78 │ │ │ │ - blvs 0xfe98e000 │ │ │ │ + blpl 0x198e000 │ │ │ │ bleq 0xbce1e8 │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ ldmdbeq r4, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ bl 0x2b8314 │ │ │ │ strtmi r0, [r3], #-2436 @ 0xfffff67c │ │ │ │ @ instruction: 0xf6461bdb │ │ │ │ - vabdl.s8 , d0, d28 │ │ │ │ + vqdmlsl.s , d16, d0[7] │ │ │ │ ldrmi r0, [r8], pc, lsr #14 │ │ │ │ svccc 0x0004f859 │ │ │ │ movwls r4, #1626 @ 0x65a │ │ │ │ stccs 1, cr2, [r0], {1} │ │ │ │ ldrtmi fp, [fp], -ip, lsl #30 │ │ │ │ @ instruction: 0x46304653 │ │ │ │ vshl.s32 d19, d1, d1 │ │ │ │ - stmdacs r0, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ blcs 0x78358 │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ ldrtmi r8, [r1], -ip, asr #2 │ │ │ │ vhadd.s8 d18, d0, d10 │ │ │ │ - blls 0x190d24 │ │ │ │ + blls 0x190a84 │ │ │ │ movwls r6, #18587 @ 0x489b │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blmi 0x67d3a0 │ │ │ │ blls 0xbab7c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrdlt r8, [pc], -ip @ │ │ │ │ @@ -66904,41 +66904,41 @@ │ │ │ │ bls 0x172150 │ │ │ │ stmdbls r4, {r2, sl, sp} │ │ │ │ stmiavc r8, {r1, r4, r7, fp, ip, sp, lr}^ │ │ │ │ bcs 0xd9bac │ │ │ │ bcc 0x1015b0 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #1 │ │ │ │ swpls r4, r4, [r1] │ │ │ │ - rsbvs pc, r4, #1879048196 @ 0x70000004 │ │ │ │ + eorpl pc, r4, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ tstcs r1, r4, lsr #4 │ │ │ │ strls r0, [r0], #-228 @ 0xffffff1c │ │ │ │ - stc2l 2, cr15, [lr, #388] @ 0x184 │ │ │ │ + stc2 2, cr15, [lr, #-388]! @ 0xfffffe7c │ │ │ │ strbvc lr, [r0, #2592]! @ 0xa20 │ │ │ │ svclt 0x0000e70b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl r7 │ │ │ │ + ldrsbteq r9, [r2], -r0 │ │ │ │ svceq 0x0052f1bb │ │ │ │ orrhi pc, r7, r0, lsl #4 │ │ │ │ svceq 0x004ef1bb │ │ │ │ adcshi pc, sp, r0, asr #4 │ │ │ │ bls 0x158e5c │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8523401 │ │ │ │ vhadd.s8 d23, d9, d19 │ │ │ │ - vmov.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf4170232 │ │ │ │ @ instruction: 0xf3c75f00 │ │ │ │ svclt 0x00082382 │ │ │ │ @ instruction: 0xf0074686 │ │ │ │ bl 0xd1874 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ vand d17, d7, d24 │ │ │ │ - vsubw.s8 q11, q0, d12 │ │ │ │ + vqdmlal.s q10, d16, d0[3] │ │ │ │ svclt 0x0018032d │ │ │ │ ldmdbeq fp!, {r1, r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ svclt 0x00182900 │ │ │ │ svccc 0x0000f5b7 │ │ │ │ vmov.i32 d29, #61440 @ 0x0000f000 │ │ │ │ @ instruction: 0xf0033782 │ │ │ │ bl 0xd489c │ │ │ │ @@ -66946,327 +66946,327 @@ │ │ │ │ @ instruction: 0xf8d7028c │ │ │ │ @ instruction: 0xf8d271d8 │ │ │ │ bcs 0x59d90 │ │ │ │ svccs 0x0000bf18 │ │ │ │ eorhi pc, r2, #64 @ 0x40 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vsubl.s8 q11, d16, d8 │ │ │ │ + vmlal.s , d0, d0[2] │ │ │ │ strcs r0, [r1, -sp, lsr #4] │ │ │ │ - ldc2l 2, cr15, [lr, #-388]! @ 0xfffffe7c │ │ │ │ + ldc2l 2, cr15, [lr], {97} @ 0x61 │ │ │ │ svclt 0x00a82800 │ │ │ │ strb r1, [r1, -sp, lsr #16] │ │ │ │ vpadd.f32 d2, d0, d23 │ │ │ │ ldrtmi r8, [r1], -r3, lsr #4 │ │ │ │ strcc r2, [r1, #-32] @ 0xffffffe0 │ │ │ │ - stc2l 2, cr15, [r8], #256 @ 0x100 │ │ │ │ + mcrr2 2, 4, pc, r0, cr0 @ │ │ │ │ mvnsle r2, r8, lsr #26 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ cmple r3, r0, lsl #24 │ │ │ │ blcs 0x7849c │ │ │ │ svcge 0x0063f43f │ │ │ │ blcs 0x78490 │ │ │ │ svcge 0x005ff43f │ │ │ │ ldrtmi r9, [r3], -r4, lsl #16 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ ldreq pc, [r0, -r0, lsl #2] │ │ │ │ stmdbvs r5, {sl, sp} │ │ │ │ - adcsvs pc, ip, r7, asr #4 │ │ │ │ + rsbspl pc, ip, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2l 2, cr15, [ip], {63} @ 0x3f │ │ │ │ + stc2 2, cr15, [r4], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ stclne 1, cr11, [fp], #-692 @ 0xfffffd4c │ │ │ │ rscshi pc, r0, r0 │ │ │ │ - rscne pc, ip, #73400320 @ 0x4600000 │ │ │ │ + adceq pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ tstcs r1, fp, lsr #12 │ │ │ │ vmin.s32 d20, d1, d16 │ │ │ │ - strcc pc, [r1], #-3399 @ 0xfffff2b9 │ │ │ │ + strcc pc, [r1], #-3239 @ 0xfffff359 │ │ │ │ @ instruction: 0xf43f45a3 │ │ │ │ shasxmi sl, r1, lr │ │ │ │ stccs 0, cr2, [r1], {44} @ 0x2c │ │ │ │ vqadd.s8 d29, d0, d2 │ │ │ │ - ldrtmi pc, [r3], -r5, ror #22 @ │ │ │ │ + @ instruction: 0x4633fabd │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ vshl.s8 d19, d1, d6 │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ vhadd.s d0, d15, d29 │ │ │ │ - strmi pc, [r3, #3241]! @ 0xca9 │ │ │ │ + strmi pc, [r3, #3073]! @ 0xc01 │ │ │ │ svcge 0x002bf43f │ │ │ │ eorcs r4, ip, r1, lsr r6 │ │ │ │ mvnle r2, r1, lsl #24 │ │ │ │ vtst.8 q11, q0, │ │ │ │ - @ instruction: 0xe7d3fb51 │ │ │ │ + ldrb pc, [r3, r9, lsr #21] @ │ │ │ │ @ instruction: 0xf04007a7 │ │ │ │ stmdbeq r4!, {r4, r7, r8, pc} │ │ │ │ @ instruction: 0x4633d0b6 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - adcsvs pc, r4, r7, asr #4 │ │ │ │ + rsbspl pc, r4, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldrbmi pc, [ip, r2, asr #4] @ │ │ │ │ + ldrcc pc, [ip, r2, asr #4] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ vrshl.s64 d2, d0, d15 │ │ │ │ - and pc, r1, fp, lsl #25 │ │ │ │ + and pc, r1, r3, ror #23 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ svclt 0x005c07e1 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ strbeq sp, [r2, r1, lsl #8]! │ │ │ │ @ instruction: 0x462bd5f6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ vmin.s32 d20, d1, d16 │ │ │ │ - stmdaeq r4!, {r0, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdaeq r4!, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strcc sp, [r1, #-150] @ 0xffffff6a │ │ │ │ @ instruction: 0xf1abe7f3 │ │ │ │ blcs 0x92658 │ │ │ │ sbchi pc, r6, r0, lsl #4 │ │ │ │ bls 0x158fe0 │ │ │ │ @ instruction: 0xf8523401 │ │ │ │ blcs 0x41d9e8 │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - andspl pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbcscc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ rsbsle r2, sp, r0, lsl #20 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ vhsub.s32 d16, d1, d29 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0005f1bb │ │ │ │ @ instruction: 0x81bbf200 │ │ │ │ @ instruction: 0xf1ab2701 │ │ │ │ @ instruction: 0xf1bb0b03 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ @ instruction: 0xf646ae9b │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ tstlt r4, pc, lsr #6 │ │ │ │ stmdbls r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ ldrtmi r1, [r0], -r2, lsr #27 │ │ │ │ strcc r3, [r1], #-1793 @ 0xfffff8ff │ │ │ │ eorcs pc, r2, r1, asr r8 @ │ │ │ │ ldmdahi r2, {r0, r8, sp}^ │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 d22, d4, #64 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ vhsub.s32 d16, d1, d29 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stccs 6, cr14, [r7, #-512]! @ 0xfffffe00 │ │ │ │ svcge 0x003ff77f │ │ │ │ @ instruction: 0xf04007a3 │ │ │ │ stmdbeq r4!, {r1, r2, r3, r4, r8, pc} │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {1} @ │ │ │ │ @ instruction: 0xf1bbe78b │ │ │ │ @ instruction: 0xf0400f05 │ │ │ │ bls 0x171fd8 │ │ │ │ @ instruction: 0xf8521da3 │ │ │ │ @ instruction: 0xf0033023 │ │ │ │ stmdbcs r0!, {r4, r5, r8} │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ msrhi R11_usr, r0 │ │ │ │ - subvs pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + andpl pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - andsvs pc, r4, r7, asr #4 │ │ │ │ + sbcsmi pc, r4, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00182900 │ │ │ │ @ instruction: 0xf0034602 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ blcs 0x3e062c │ │ │ │ vrecps.f32 d27, d25, d13 │ │ │ │ - vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ bl 0x91efc │ │ │ │ vrhadd.s8 d16, d22, d3 │ │ │ │ - svclt 0x008c6348 │ │ │ │ + svclt 0x008c5308 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ eorcc pc, ip, #13697024 @ 0xd10000 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf6462300 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ vcgt.s8 d16, d7, d31 │ │ │ │ - vrshr.s64 d22, d12, #64 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ stccs 2, cr0, [r0], {45} @ 0x2d │ │ │ │ uadd16mi fp, r3, r8 │ │ │ │ - ldc2l 2, cr15, [r2], #-388 @ 0xfffffe7c │ │ │ │ + blx 0xff50e3ea │ │ │ │ stmdacs r0, {r0, sl, ip, sp} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrt r2, [r3], -r1, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbsvs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + eorspl pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2l 2, cr15, [r4], #-388 @ 0xfffffe7c │ │ │ │ + blx 0xff18e406 │ │ │ │ svclt 0x00a82800 │ │ │ │ str r1, [r1, sp, lsr #16] │ │ │ │ andcs r4, r3, #53477376 @ 0x3300000 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vshr.s64 d17, d4, #64 │ │ │ │ + vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ vqadd.s64 d0, d15, d18 │ │ │ │ - str pc, [lr, -sp, asr #23] │ │ │ │ + str pc, [lr, -r5, lsr #22] │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ vshl.s8 d18, d1, d7 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r7], -sp, lsr #4 │ │ │ │ - mcrr2 2, 6, pc, ip, cr1 @ │ │ │ │ + blx 0xfeb8e436 │ │ │ │ svclt 0x00a82800 │ │ │ │ str r1, [pc], -sp, lsr #16 │ │ │ │ andseq pc, pc, #-1073741782 @ 0xc000002a │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldrsbmi fp, [r3], #34 @ 0x22 │ │ │ │ smuadeq r1, r3, r0 │ │ │ │ mcrge 4, 0, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf00be73e │ │ │ │ blcs 0x1f52acc │ │ │ │ svcge 0x003af43f │ │ │ │ ldrb r2, [fp, #1792]! @ 0x700 │ │ │ │ str r9, [r3, #3077]! @ 0xc05 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - eorvs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + rscmi pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 2, cr15, [sl], #-388 @ 0xfffffe7c │ │ │ │ + blx 0xfe30e47a │ │ │ │ vqdmulh.s d25, d7, d4 │ │ │ │ - vqdmlal.s q11, d0, d24 │ │ │ │ + vmul.f d20, d16, d0[6] │ │ │ │ b 0x853fb4 │ │ │ │ ldrmi r7, [pc], -r0, ror #11 │ │ │ │ ldreq pc, [r8], #-259 @ 0xfffffefd │ │ │ │ andcc lr, r6, #3522560 @ 0x35c000 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ strbmi r2, [sl], -r1, lsl #2 │ │ │ │ smladxcc r8, r0, r6, r4 │ │ │ │ - ldc2 2, cr15, [r6], {97} @ 0x61 │ │ │ │ + blx 0x1e0e4a2 │ │ │ │ svclt 0x00a82800 │ │ │ │ adcsmi r1, ip, #2949120 @ 0x2d0000 │ │ │ │ movwcs sp, #496 @ 0x1f0 │ │ │ │ ldrb r9, [pc, #773]! @ 0x51e31 │ │ │ │ tstcs r1, r4, lsl #20 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #22 │ │ │ │ mulls r3, r2, r8 │ │ │ │ mullt r2, r2, r8 │ │ │ │ bl 0x2ac1ac │ │ │ │ @ instruction: 0xf8cd040b │ │ │ │ bl 0xf5b98 │ │ │ │ vshl.s8 d16, d4, d23 │ │ │ │ - vmvn.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 q10, q10, #64 │ │ │ │ ldmib r4, {r0, r2, r3, r5, r9}^ │ │ │ │ vabd.s32 d20, d1, d6 │ │ │ │ - b 0x890b38 │ │ │ │ + b 0x8908b8 │ │ │ │ ldmdavs fp!, {r5, r6, r7, r8, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ @ instruction: 0x462380b2 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - eorsvs pc, ip, #1879048196 @ 0x70000004 │ │ │ │ + rscsmi pc, ip, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xffa8e4fe │ │ │ │ + blx 0x128e4fe │ │ │ │ svclt 0x00a82800 │ │ │ │ ldcvc 8, cr1, [fp], #-180 @ 0xffffff4c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - subvs pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + andpl pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff70e51a │ │ │ │ + blx 0xf0e51a │ │ │ │ svclt 0x00a82800 │ │ │ │ @ instruction: 0xf1b9182d │ │ │ │ andsle r0, sp, r0, lsl #30 │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ - blvs 0x158e4c8 │ │ │ │ + blpl 0x58e4c8 │ │ │ │ bleq 0xbce6b0 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x465af8bd │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d1, d16 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xb018f8dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ stcge 4, cr15, [r4, #252]! @ 0xfc │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ streq lr, [r9, r7, lsl #22] │ │ │ │ - ldmdbvs r4, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbpl r4, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x464af89b │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d1, d16 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrtmi lr, [r3], -r6, lsl #11 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - adcvs pc, ip, r7, asr #4 │ │ │ │ + rsbpl pc, ip, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x10e52e │ │ │ │ + blx 0x170e52c │ │ │ │ strble r0, [r0], #-2021 @ 0xfffff81b │ │ │ │ @ instruction: 0xf57f07a0 │ │ │ │ movwcs sl, #7778 @ 0x1e62 │ │ │ │ @ instruction: 0x46194630 │ │ │ │ - sbcsmi pc, ip, #536870916 @ 0x20000004 │ │ │ │ + addscc pc, ip, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - blx 0x200e5d2 │ │ │ │ + blx 0xff80e5d0 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ vand , , q0 │ │ │ │ - vmov.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 q10, q6, #64 │ │ │ │ strbt r0, [r0], sp, lsr #4 │ │ │ │ - andsvs pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + sbcsmi pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrdcs lr, [r1, -fp] │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vmvn.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 q10, q10, #64 │ │ │ │ vhsub.s32 d16, d1, d29 │ │ │ │ - b 0x890a1c │ │ │ │ + b 0x89079c │ │ │ │ strt r7, [r6], #1504 @ 0x5e0 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #28 │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ strcs r0, [r1, -sp, lsr #4] │ │ │ │ - blx 0x168e61e │ │ │ │ + blx 0xfee8e61c │ │ │ │ svclt 0x00a82800 │ │ │ │ ldr r1, [fp, #-2093] @ 0xfffff7d3 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ streq sl, [r2, r7, ror #27]! │ │ │ │ stmdbeq r4!, {r0, r1, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ movwcs lr, #1573 @ 0x625 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - sbcsmi pc, ip, #536870916 @ 0x20000004 │ │ │ │ + addscc pc, ip, #536870916 @ 0x20000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - blx 0x108e64e │ │ │ │ + blx 0xfe88e64c │ │ │ │ ldmdavs fp!, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andcc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcne pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - blx 0xe0e662 │ │ │ │ + blx 0xfe60e660 │ │ │ │ svclt 0x00a82800 │ │ │ │ strb r1, [ip, -sp, lsr #16] │ │ │ │ mrcge 6, 7, APSR_nzcv, cr10, cr15, {1} │ │ │ │ @ instruction: 0xf1bb2700 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ @ instruction: 0xe650ae58 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x2521b4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ - @ instruction: 0xf1f5423d │ │ │ │ - @ instruction: 0xf1bbf89d │ │ │ │ + @ instruction: 0xf1f4423d │ │ │ │ + @ instruction: 0xf1bbfff5 │ │ │ │ svclt 0x00080f43 │ │ │ │ @ instruction: 0xf47f2701 │ │ │ │ ldrbmi sl, [r3], -fp, lsr #29 │ │ │ │ vmax.s32 q15, , │ │ │ │ - svclt 0x0000fced │ │ │ │ - eorseq r9, r2, r4, lsr r7 │ │ │ │ + svclt 0x0000fc4d │ │ │ │ + ldrshteq r9, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff0 │ │ │ │ addlt r7, r2, r9, lsl #16 │ │ │ │ stmdbcs r4, {r1, r9, sl, lr} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @@ -67393,20 +67393,20 @@ │ │ │ │ stmdavc fp, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf8c5e7a2 │ │ │ │ ldrb r8, [r6, r4, lsr #32] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsvs pc, r7, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff7af1f4 │ │ │ │ - eorseq r9, r2, r0, lsl #15 │ │ │ │ + mrc2 1, 6, pc, cr2, cr4, {7} │ │ │ │ + eorseq r9, r2, r0, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ vnmls.f32 s8, s27, s7 │ │ │ │ stmibvs r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8d0b08d │ │ │ │ @@ -67457,15 +67457,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-116] @ 0xffffff8c │ │ │ │ addhi pc, pc, r0 │ │ │ │ blx 0x11acce │ │ │ │ movwls fp, #33546 @ 0x830a │ │ │ │ msreq SPSR_, #69206016 @ 0x4200000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf6499306 │ │ │ │ - vrsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #29490 @ 0x7332 │ │ │ │ stmdavc pc!, {r0, r1, r3, r5, r6, r7, fp, sp, lr} @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r6, fp, sp, lr} │ │ │ │ svccs 0x00499303 │ │ │ │ ldm pc, {r1, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq pc, r7, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ rscseq r0, lr, r1, asr r0 │ │ │ │ @@ -67613,15 +67613,15 @@ │ │ │ │ ldrsh sp, [r5, #6] │ │ │ │ andcs r6, r1, #2801664 @ 0x2ac000 │ │ │ │ andcs r6, r0, #-2147483594 @ 0x80000036 │ │ │ │ andsvs r6, sl, fp, lsl sl │ │ │ │ bcs 0xcbfc8 │ │ │ │ adcshi pc, r9, #0 │ │ │ │ @ instruction: 0xf649230c │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blx 0x11277e │ │ │ │ ldmdbvc lr, {r0, r1, r2, r8, r9, ip} │ │ │ │ blx 0x11aeee │ │ │ │ @ instruction: 0xf8931307 │ │ │ │ cdpcs 0, 0, cr9, cr0, cr5, {0} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf1052300 │ │ │ │ @@ -67795,19 +67795,19 @@ │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ blx 0x378186 │ │ │ │ @ instruction: 0xf892b203 │ │ │ │ @ instruction: 0xf000021c │ │ │ │ stmdacs r1, {r0, r1, r2} │ │ │ │ usada8eq r0, r3, r0, sp │ │ │ │ andcs sp, r0, r1, lsr #32 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x90004bbe │ │ │ │ eorvc pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - mrrc2 1, 15, pc, r6, cr4 @ │ │ │ │ + blx 0xfec0ed6a │ │ │ │ movwcs r9, #51719 @ 0xca07 │ │ │ │ movwcs pc, #31491 @ 0x7b03 @ │ │ │ │ mulls r5, r3, r8 │ │ │ │ @ instruction: 0xf8d1e690 │ │ │ │ @ instruction: 0xf0400234 │ │ │ │ stmdacs r1, {r1, r8, r9, sl} │ │ │ │ eorsvc pc, r4, #12648448 @ 0xc10000 │ │ │ │ @@ -67908,15 +67908,15 @@ │ │ │ │ bl 0x1f0a98 │ │ │ │ ldmvs r2, {r1, r7, r9} │ │ │ │ ldmibvs sl, {r1, r5, sp, lr}^ │ │ │ │ andeq pc, r1, #34 @ 0x22 │ │ │ │ stmdbcc r1, {r1, r3, r4, r6, r7, r8, sp, lr} │ │ │ │ @ instruction: 0xf105d2e0 │ │ │ │ vqsub.s8 d16, d8, d4 │ │ │ │ - vsubhn.i16 d20, q0, q8 │ │ │ │ + vmlsl.s q9, d16, d0[4] │ │ │ │ bl 0xd4018 │ │ │ │ movwcs r0, #648 @ 0x288 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ addeq lr, r3, r9, lsl #22 │ │ │ │ stcvc 2, cr3, [r1, #-16] │ │ │ │ stmdbcc r3, {r0, r4, r8, ip, sp, pc} │ │ │ │ stmdale sp, {r0, r8, fp, sp} │ │ │ │ @@ -67925,55 +67925,55 @@ │ │ │ │ @ instruction: 0xf8d10181 │ │ │ │ ldmdavs r1, {r3, r5, r6, r7, r8, r9} │ │ │ │ @ instruction: 0xf000fa0c │ │ │ │ stmdavs r1!, {r2, r3, r9, fp, sp, lr} │ │ │ │ eorvs r4, r1, r1, lsl #6 │ │ │ │ adcsmi r3, fp, #67108864 @ 0x4000000 │ │ │ │ ldrb sp, [r6], #486 @ 0x1e6 │ │ │ │ - asrsmi pc, r9, #12 @ │ │ │ │ + cmnpcc r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8912740 │ │ │ │ str r6, [sp, #772] @ 0x304 │ │ │ │ - asrsmi pc, r9, #12 @ │ │ │ │ + cmnpcc r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273c │ │ │ │ str r6, [r5, #724] @ 0x2d4 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #18 │ │ │ │ mcr2 7, 6, pc, cr8, cr6, {7} @ │ │ │ │ strtcs lr, [r2], #-1518 @ 0xfffffa12 │ │ │ │ stmibvs sl!, {r0, r1, r3, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ ldmibvs r2, {r0, r1, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf47f2b01 │ │ │ │ bcs 0xbdd80 │ │ │ │ ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - asrsmi pc, r9, #12 @ │ │ │ │ + cmnpcc r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcs r6, [r0, -fp, lsr #20]! │ │ │ │ bvs 0x1b2af88 │ │ │ │ @ instruction: 0x6184f891 │ │ │ │ eorvs r7, fp, #47 @ 0x2f │ │ │ │ strtcs lr, [r4], #-1384 @ 0xfffffa98 │ │ │ │ @ instruction: 0xf649e7e6 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x273b0132 │ │ │ │ sbcvs pc, r8, #9502720 @ 0x910000 │ │ │ │ @ instruction: 0xf649e55e │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x273e0132 │ │ │ │ rscvs pc, ip, #9502720 @ 0x910000 │ │ │ │ @ instruction: 0xf649e556 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ smlaldxcs r0, r2, r2, r1 │ │ │ │ tstpvs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stmiavc r9!, {r1, r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ ldc2 7, cr15, [r4], {254} @ 0xfe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #52543 @ 0xcd3f │ │ │ │ - asrsmi pc, r9, #12 @ │ │ │ │ + cmnpcc r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorvc r4, ip, r7, lsr #12 │ │ │ │ movwne pc, #19203 @ 0x4b03 @ │ │ │ │ ldmib r5, {r1, r2, r3, r4, r8, fp, ip, sp, lr}^ │ │ │ │ stmib r5, {r0, r1, r2, r8, r9, sp}^ │ │ │ │ bvs 0x1b1b460 │ │ │ │ ldr r6, [r5, #-555]! @ 0xfffffdd5 │ │ │ │ @@ -67988,15 +67988,15 @@ │ │ │ │ eorspl pc, r8, #208, 16 @ 0xd00000 │ │ │ │ eorcc r3, r8, r1, lsl #2 │ │ │ │ @ instruction: 0xf893458a │ │ │ │ bl 0x15f0e8 │ │ │ │ ldmvs fp, {r0, r1, r7, r8, r9} │ │ │ │ mvnle r6, fp, lsr #32 │ │ │ │ @ instruction: 0xe7144675 │ │ │ │ - mlaseq r2, r0, r7, r9 │ │ │ │ + eorseq r9, r2, r0, asr r6 │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x000ff77f │ │ │ │ stcleq 6, cr15, [r0], #-264 @ 0xfffffef8 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf8d00e28 │ │ │ │ @ instruction: 0xf0433234 │ │ │ │ @@ -68006,15 +68006,15 @@ │ │ │ │ @ instruction: 0xf893b301 │ │ │ │ bl 0x35f128 │ │ │ │ ldmvs sl, {r0, r1, r7, r8, r9} │ │ │ │ eorscc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstcc r1, sl, lsl r0 │ │ │ │ strmi r3, [sl, #40] @ 0x28 │ │ │ │ ldrbt sp, [r0], r9, ror #3 │ │ │ │ - asrsmi pc, r9, #12 @ │ │ │ │ + cmnpcc r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273f │ │ │ │ strbt r6, [fp], #760 @ 0x2f8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ blge 0x1ad05e4 │ │ │ │ bllt 0x20508e8 │ │ │ │ @ instruction: 0xf7fb4610 │ │ │ │ @@ -68030,21 +68030,21 @@ │ │ │ │ mvnvs r6, r3, lsr #4 │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf8cde465 │ │ │ │ ldrt r8, [fp], r8 │ │ │ │ @ instruction: 0xf7fb2108 │ │ │ │ @ instruction: 0x4603f991 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscsvs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe08f114 │ │ │ │ + @ instruction: 0xf9d8f1f4 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mlaseq r2, ip, r7, r9 │ │ │ │ + eorseq r9, r2, ip, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmibvs r3, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ andls r2, r9, r0, lsl #22 │ │ │ │ vcgt.u8 d25, d0, d11 │ │ │ │ @@ -68067,15 +68067,15 @@ │ │ │ │ @ instruction: 0xf5b01c43 │ │ │ │ @ instruction: 0xf8ca7f00 │ │ │ │ vmov.i32 d3, #12 @ 0x0000000c │ │ │ │ blx 0x272f92 │ │ │ │ eorcs sl, r8, #0 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vhadd.s8 d23, d15, d6 │ │ │ │ - @ instruction: 0xf896eb10 │ │ │ │ + @ instruction: 0xf896ea68 │ │ │ │ sbcvc r3, r3, fp, lsl r2 │ │ │ │ @ instruction: 0xf8968882 │ │ │ │ addvc r3, r3, sl, lsl r2 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andscc pc, sp, #9830400 @ 0x960000 │ │ │ │ movwcs lr, #14855 @ 0x3a07 │ │ │ │ addhi r4, r3, r3, lsl r3 │ │ │ │ @@ -68090,15 +68090,15 @@ │ │ │ │ addsmi r3, r3, #40, 6 @ 0xa0000000 │ │ │ │ blls 0x2c71f4 │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf8d3930a │ │ │ │ @ instruction: 0x46102218 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf6498087 │ │ │ │ - vrsra.s64 d20, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #33586 @ 0x8332 │ │ │ │ andls r2, r1, #0, 6 │ │ │ │ ldrmi r9, [r2], r1, lsl #20 │ │ │ │ andls r6, r1, #9568256 @ 0x920000 │ │ │ │ mulcs r0, sl, r8 │ │ │ │ ldrdls pc, [r4], -sl │ │ │ │ rsbsle r2, sp, r2, lsl #20 │ │ │ │ @@ -68254,15 +68254,15 @@ │ │ │ │ movwcs lr, #1893 @ 0x765 │ │ │ │ stmdbcs r0, {r1, r2, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0034f73f │ │ │ │ blls 0x2cca20 │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ adcmi pc, sp, r3, lsl #10 │ │ │ │ vqadd.s32 d19, d0, d24 │ │ │ │ - svclt 0x0000fb7b │ │ │ │ + svclt 0x0000fadb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xa098f8df │ │ │ │ svcls 0x0070ee1d │ │ │ │ andvs pc, r9, sl, asr r8 @ │ │ │ │ @@ -68392,16 +68392,16 @@ │ │ │ │ stmdavs r4!, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f943d │ │ │ │ ldrmi r0, [r6], -r0, lsl #8 │ │ │ │ ldrbeq r4, [fp, -ip, lsl #12] │ │ │ │ msrhi CPSR_x, #1073741824 @ 0x40000000 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ - vqadd.s8 d16, d31, d4 │ │ │ │ - ldrbmi lr, [r8], -r4, lsl #17 │ │ │ │ + vqadd.s8 d16, d30, d4 │ │ │ │ + @ instruction: 0x4658efdc │ │ │ │ @ instruction: 0xffccf7f2 │ │ │ │ @ instruction: 0xf7fe4658 │ │ │ │ ldrbmi pc, [r8], -fp, ror #30 @ │ │ │ │ blx 0x1810eca │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ @ instruction: 0xf8dbf82f │ │ │ │ blcs 0x5ef7c │ │ │ │ @@ -68428,16 +68428,16 @@ │ │ │ │ blx 0x9af5e │ │ │ │ movwcc fp, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf882429e │ │ │ │ mvnle r0, r9, lsl r2 │ │ │ │ @ instruction: 0x43a4f50b │ │ │ │ teqcc r4, #128, 4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - vcge.s8 d25, d15, d6 │ │ │ │ - stmibvs r3!, {r2, r3, r4, r5, fp, sp, lr, pc}^ │ │ │ │ + vcge.s8 d25, d14, d6 │ │ │ │ + stmibvs r3!, {r2, r4, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf642b12b │ │ │ │ vmlal.s q8, d0, d0[4] │ │ │ │ bvs 0x4db9d8 │ │ │ │ @ instruction: 0x465a1a9b │ │ │ │ tstcc r2, #3325952 @ 0x32c000 │ │ │ │ @ instruction: 0xf8cb2100 │ │ │ │ mrc 0, 0, r1, cr13, cr12, {2} │ │ │ │ @@ -68532,30 +68532,30 @@ │ │ │ │ ldrtmi r0, [lr], -ip, lsl #20 │ │ │ │ ldmvc r9!, {r1, r3, r4, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xffaaf7fd │ │ │ │ subcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdage sp, {r8, sp} │ │ │ │ blmi 0x69115c │ │ │ │ vcgt.s8 d25, d14, d14 │ │ │ │ - subcs lr, r0, #440 @ 0x1b8 │ │ │ │ + subcs lr, r0, #3168 @ 0xc60 │ │ │ │ stmdage sp!, {r8, sp} │ │ │ │ - svc 0x0068f24e │ │ │ │ - asrsmi pc, r9, #12 @ │ │ │ │ + cdp 2, 12, cr15, cr0, cr14, {2} │ │ │ │ + cmnpcc r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldcleq 1, cr15, [r4], #-52 @ 0xffffffcc │ │ │ │ blx 0x2dbe26 │ │ │ │ stmdbvc ip, {r2, r8, ip} │ │ │ │ stmibvc sl, {r0, r2, r3, r6, r8, fp, ip, sp, lr} │ │ │ │ stmdbeq r4, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ tstls r3, r9, lsl #18 │ │ │ │ addeq lr, r9, pc, asr #20 │ │ │ │ ldmdane r1!, {r1, r4, r7} │ │ │ │ strls r4, [pc], #-1120 @ 0x53140 │ │ │ │ vrshl.s32 d25, d13, d0 │ │ │ │ - @ instruction: 0xf8dbf947 │ │ │ │ + @ instruction: 0xf8dbf8a7 │ │ │ │ @ instruction: 0x46383030 │ │ │ │ @ instruction: 0xf7f69315 │ │ │ │ @ instruction: 0x900bfbbb │ │ │ │ @ instruction: 0xf0012d00 │ │ │ │ blx 0x2f366a │ │ │ │ @ instruction: 0xf8dd0104 │ │ │ │ @ instruction: 0x46da8054 │ │ │ │ @@ -68810,19 +68810,19 @@ │ │ │ │ @ instruction: 0xf5b25240 │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ @ instruction: 0xf5b286a4 │ │ │ │ @ instruction: 0xf0005f00 │ │ │ │ bcs 0x74fe0 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr14, cr15, {1} │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xfec53a1c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f3221d │ │ │ │ - rsbsmi pc, r0, #26880 @ 0x6900 │ │ │ │ + rsbsmi pc, r0, #197632 @ 0x30400 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, sp} │ │ │ │ stc2 10, cr15, [r6], #600 @ 0x258 @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ stceq 0, cr15, [r1], {44} @ 0x2c │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ strbthi pc, [ip], -r0, lsl #4 @ │ │ │ │ @@ -68988,15 +68988,15 @@ │ │ │ │ blls 0x647d40 │ │ │ │ eorvs pc, r8, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf0012e00 │ │ │ │ ldmdbvs r4!, {r1, r2, r3, r5, r7, pc} │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ ldmdavs r5!, {r1, r2, r5, r7, pc}^ │ │ │ │ svclt 0x0000e006 │ │ │ │ - eorseq r9, r2, r8, lsl #16 │ │ │ │ + eorseq r9, r2, r8, asr #13 │ │ │ │ stccs 8, cr6, [r0], {36} @ 0x24 │ │ │ │ addshi pc, sp, r1 │ │ │ │ ldrdcc lr, [r2, -r4] │ │ │ │ stmdavs r0!, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ mcr2 7, 1, pc, cr14, cr7, {7} @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, r1, pc, rrx │ │ │ │ @@ -69125,15 +69125,15 @@ │ │ │ │ bl 0xfead4294 │ │ │ │ bl 0xd463c │ │ │ │ bl 0xfe91584c │ │ │ │ andcs r0, r0, r6, lsl #7 │ │ │ │ addpl pc, sp, lr, asr #5 │ │ │ │ stcleq 6, cr15, [r0], #-264 @ 0xfffffef8 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ - cdpmi 2, 2, cr15, cr0, cr8, {2} │ │ │ │ + cdpcs 2, 14, cr15, cr0, cr8, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ movwls r9, #45582 @ 0xb20e │ │ │ │ stmdbvs pc, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf8cd9411 │ │ │ │ stmib sp, {r3, r5, lr, pc}^ │ │ │ │ bl 0x30ba98 │ │ │ │ ldrtmi r0, [sl], -r5, lsl #13 │ │ │ │ @@ -69477,30 +69477,30 @@ │ │ │ │ strbmi r9, [r2], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9b4f7fb │ │ │ │ ldrbmi lr, [r8], -r3, lsl #14 │ │ │ │ @ instruction: 0xffcaf7fd │ │ │ │ ldreq r6, [r9, -fp, lsr #16] │ │ │ │ svcge 0x00a9f57e │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - @ instruction: 0xffa2f10f │ │ │ │ + cdp2 1, 15, cr15, cr10, cr15, {0} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf10fafa2 │ │ │ │ - strmi pc, [r5], -r7, asr #29 │ │ │ │ + @ instruction: 0x4605fe1f │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603af9c │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ - rscvs pc, ip, r7, asr #4 │ │ │ │ + adcpl pc, ip, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf920f23d │ │ │ │ + @ instruction: 0xf878f23d │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0x4629fa95 │ │ │ │ vhadd.s d2, d13, d10 │ │ │ │ - strtmi pc, [r8], -r9, asr #31 │ │ │ │ - cdp2 1, 11, cr15, cr0, cr15, {0} │ │ │ │ + strtmi pc, [r8], -r1, lsr #30 │ │ │ │ + cdp2 1, 0, cr15, cr8, cr15, {0} │ │ │ │ svclt 0x0085f7fe │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ blls 0x2bef78 │ │ │ │ @ instruction: 0xf1032002 │ │ │ │ movwcs r0, #1300 @ 0x514 │ │ │ │ @ instruction: 0xf852462a │ │ │ │ movwcc r1, #7940 @ 0x1f04 │ │ │ │ @@ -69685,15 +69685,15 @@ │ │ │ │ @ instruction: 0xf7fa4658 │ │ │ │ stmdbvs r3!, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r6, [r2], -r0, ror #18 │ │ │ │ ldmdavc fp, {r0, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ blx 0xfe2922e8 │ │ │ │ bllt 0xffbd2308 │ │ │ │ - eormi pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rsccs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ andls r9, r0, #126976 @ 0x1f000 │ │ │ │ ldmvs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blls 0x5261ac │ │ │ │ @@ -69719,15 +69719,15 @@ │ │ │ │ vpmax.s8 d15, d4, d7 │ │ │ │ svceq 0x0008ea13 │ │ │ │ b 0x288740 │ │ │ │ movwcs r0, #514 @ 0x202 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fa4652 │ │ │ │ @ instruction: 0xe7e9fefb │ │ │ │ - eormi pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rsccs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24658 │ │ │ │ bls 0x8606f8 │ │ │ │ bls 0x838bb0 │ │ │ │ ldmvs ip, {r9, ip, pc} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @@ -69749,19 +69749,19 @@ │ │ │ │ eorcs sl, r8, r8, lsl #26 │ │ │ │ movwlt pc, #11008 @ 0x2b00 @ │ │ │ │ andscc pc, ip, #9633792 @ 0x930000 │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ andle r2, ip, r1, lsl #22 │ │ │ │ mulle sl, ip, r7 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0xff0d48c8 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f23291 │ │ │ │ - andcc pc, r1, #1216 @ 0x4c0 │ │ │ │ + andcc pc, r1, #27392 @ 0x6b00 │ │ │ │ @ instruction: 0xd1e74291 │ │ │ │ stmdavc fp!, {r0, r2, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43e4598 │ │ │ │ bl 0x3000e8 │ │ │ │ vcgt.s8 d16, d21, d3 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldrt r5, [r1], #153 @ 0x99 │ │ │ │ @@ -69816,30 +69816,30 @@ │ │ │ │ @ instruction: 0xf57f712b │ │ │ │ movwcs sl, #2402 @ 0x962 │ │ │ │ strtmi r9, [r9], -sl, lsl #20 │ │ │ │ movwls r4, #1624 @ 0x658 │ │ │ │ mrc2 7, 1, pc, cr12, cr10, {7} │ │ │ │ ldmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46394610 │ │ │ │ - ldc2l 1, cr15, [ip], #60 @ 0x3c │ │ │ │ + mrrc2 1, 0, pc, r4, cr15 @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf10facd7 │ │ │ │ - strmi pc, [r0], r1, lsr #24 │ │ │ │ + @ instruction: 0x4680fb79 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603acd1 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ - sbcvs pc, r4, r7, asr #4 │ │ │ │ + addpl pc, r4, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - mrc2 2, 3, pc, cr10, cr12, {1} │ │ │ │ + ldc2l 2, cr15, [r2, #240] @ 0xf0 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4658 │ │ │ │ strbmi pc, [r1], -pc, ror #31 @ │ │ │ │ vhadd.s d2, d13, d10 │ │ │ │ - strbmi pc, [r0], -r3, lsr #26 @ │ │ │ │ - stc2 1, cr15, [sl], {15} │ │ │ │ + @ instruction: 0x4640fc7b │ │ │ │ + blx 0x1910996 │ │ │ │ ldclt 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ blx 0x1e12546 │ │ │ │ @ instruction: 0xf7fe4603 │ │ │ │ ldmdavc r3!, {r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ blx 0xa725f4 │ │ │ │ @ instruction: 0xf018f803 │ │ │ │ @ instruction: 0xf0400f01 │ │ │ │ @@ -69882,30 +69882,30 @@ │ │ │ │ andeq r4, r5, r3, ror #13 │ │ │ │ andeq r4, r5, r9, lsl #6 │ │ │ │ andeq r4, r5, r9, lsl #6 │ │ │ │ andeq r4, r5, r9, lsl #23 │ │ │ │ andeq r4, r5, r3, ror #13 │ │ │ │ strdeq r4, [r5], -r7 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - ldc2l 1, cr15, [r8], #-60 @ 0xffffffc4 │ │ │ │ + blx 0xff490a62 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf10fac6e │ │ │ │ - pkhbtmi pc, r0, sp, lsl #23 @ │ │ │ │ + @ instruction: 0x4680faf5 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ strmi sl, [r3], -r8, ror #24 │ │ │ │ tstcs r1, sp, lsl r2 │ │ │ │ - sbcvs pc, ip, r7, asr #4 │ │ │ │ + addpl pc, ip, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2l 2, cr15, [r6, #240]! @ 0xf0 │ │ │ │ + stc2l 2, cr15, [lr, #-240] @ 0xffffff10 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4658 │ │ │ │ strbmi pc, [r1], -fp, ror #30 @ │ │ │ │ vhadd.s d2, d13, d10 │ │ │ │ - @ instruction: 0x4640fc9f │ │ │ │ - blx 0xfe210a9e │ │ │ │ + @ instruction: 0x4640fbf7 │ │ │ │ + blx 0xff810a9c │ │ │ │ mrrclt 7, 15, pc, r1, cr14 @ │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrsbtcs pc, [r0], -fp @ │ │ │ │ stc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ ldrtmi lr, [r1], -sp, lsr #11 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @@ -69921,49 +69921,49 @@ │ │ │ │ stmdalt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf642826c │ │ │ │ vmls.i d16, d0, d0[4] │ │ │ │ bvs 0x89d910 │ │ │ │ stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x614b78 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f20202 │ │ │ │ - @ instruction: 0xf8dbfbbb │ │ │ │ + @ instruction: 0xf8dbfb13 │ │ │ │ vhadd.s8 , , q6 │ │ │ │ vsubl.s8 q9, d14, d2 │ │ │ │ ldcne 2, cr3, [r8, #-416] @ 0xfffffe60 │ │ │ │ subeq pc, ip, fp, asr #17 │ │ │ │ blls 0x2ac74c │ │ │ │ vtst.8 d23, d8, d11 │ │ │ │ - vsubl.s8 q10, d0, d16 │ │ │ │ + vmlal.s q9, d16, d0[4] │ │ │ │ stcls 2, cr0, [pc], #-200 @ 0x54628 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ subsle r2, r4, r0, lsl #24 │ │ │ │ ldrbmi r6, [r8], -r4, asr #17 │ │ │ │ str r4, [lr], -r0, lsr #15 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf8ddb920 │ │ │ │ @ instruction: 0xf7fe8054 │ │ │ │ svclt 0x0000bde1 │ │ │ │ - eorseq r9, r2, r4, lsr r8 │ │ │ │ ldrshteq r9, [r2], -r4 │ │ │ │ + ldrhteq r9, [r2], -r4 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcc pc, [ip], #-139 @ 0xffffff75 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ rsbcc pc, r8, #-536870900 @ 0xe000000c │ │ │ │ @ instruction: 0xf8cb1d18 │ │ │ │ andsvs r0, sl, ip, asr #32 │ │ │ │ ldmdavc fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ - eormi pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rsccs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ strtvs lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @@ -69975,41 +69975,41 @@ │ │ │ │ bl 0x31cb7c │ │ │ │ addspl r0, r9, r3, lsl #7 │ │ │ │ svclt 0x00fff7fe │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8e2f7f5 │ │ │ │ svclt 0x00ecf7fe │ │ │ │ vrhadd.s8 d18, d8, d0 │ │ │ │ - vsubl.s8 q10, d0, d16 │ │ │ │ + vmlal.s q9, d16, d0[4] │ │ │ │ bl 0xd5064 │ │ │ │ stcls 2, cr0, [sp], #-524 @ 0xfffffdf4 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ bgt 0xb7f01c │ │ │ │ stccs 5, cr9, [r0], {-0} │ │ │ │ stmvs r4, {r1, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ mcrne 5, 6, lr, cr10, cr9, {5} │ │ │ │ blls 0x2a6020 │ │ │ │ ldmvc fp, {r0, r2, r3, r5, fp, sp, pc}^ │ │ │ │ ldmdage sp, {r0, ip, pc} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ mcr2 7, 4, pc, cr0, cr8, {7} @ │ │ │ │ vrshl.s8 d30, d29, d24 │ │ │ │ - vsubl.s8 q10, d0, d16 │ │ │ │ + vmlal.s q9, d16, d0[4] │ │ │ │ stcls 2, cr0, [pc], #-200 @ 0x54710 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8d25600 │ │ │ │ bls 0x854b3c │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ stmiavs r4, {r1, r5, r8, pc}^ │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ vqrshl.s8 d30, d7, d24 │ │ │ │ - vsubl.s8 q10, d0, d16 │ │ │ │ + vmlal.s q9, d16, d0[4] │ │ │ │ bl 0xd50cc │ │ │ │ ldrbmi r0, [r8], -r3, lsl #5 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ ldmib sp, {r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x47a0231d │ │ │ │ blls 0xccde3c │ │ │ │ bls 0x8e617c │ │ │ │ @@ -70058,15 +70058,15 @@ │ │ │ │ blls 0xc394d4 │ │ │ │ svclt 0x00183b00 │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ movwls r9, #11040 @ 0x2b20 │ │ │ │ movwls r9, #2847 @ 0xb1f │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blx 0x18128c2 │ │ │ │ - msrmi CPSR_, #72, 4 @ 0x80000004 │ │ │ │ + mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934658 │ │ │ │ @ instruction: 0xf7f913d8 │ │ │ │ ldr pc, [r8, #-3283] @ 0xfffff32d │ │ │ │ @ instruction: 0x46589b31 │ │ │ │ blcc 0x7ad88 │ │ │ │ @@ -70102,15 +70102,15 @@ │ │ │ │ @ instruction: 0xf8dbaf52 │ │ │ │ strmi r1, [r8], -r8, asr #32 │ │ │ │ @ instruction: 0xf642b129 │ │ │ │ vqdmlal.s q8, d0, d0[4] │ │ │ │ bvs 0x65d7e4 │ │ │ │ @ instruction: 0xf8db4408 │ │ │ │ bne 0x14dcac0 │ │ │ │ - @ instruction: 0xff38f109 │ │ │ │ + cdp2 1, 9, cr15, cr0, cr9, {0} │ │ │ │ @ instruction: 0x3012e9db │ │ │ │ @ instruction: 0xf7fe1ac0 │ │ │ │ strtmi fp, [r1], -r5, lsl #31 │ │ │ │ @ instruction: 0xf7f44658 │ │ │ │ strb pc, [pc, #-4053] @ 0x539d3 @ │ │ │ │ adcmi r7, r3, #2818048 @ 0x2b0000 │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ @@ -70129,15 +70129,15 @@ │ │ │ │ ldrtmi lr, [r1], -pc, ror #8 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf866f7f5 │ │ │ │ mcrcs 5, 0, lr, cr0, cr10, {6} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrbmi r6, [r8], -r4, lsl #18 │ │ │ │ ldr r4, [r6], #1952 @ 0x7a0 │ │ │ │ - eormi pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rsccs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ str r9, [r6], #2593 @ 0xa21 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46584613 │ │ │ │ @ instruction: 0xf7f6462a │ │ │ │ @@ -70193,96 +70193,96 @@ │ │ │ │ stmdbne r1, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ b 0x1122eec │ │ │ │ @ instruction: 0xf8db4301 │ │ │ │ b 0x1118c20 │ │ │ │ andscs r3, r0, #134217728 @ 0x8000000 │ │ │ │ bicne lr, r0, #274432 @ 0x43000 │ │ │ │ andcs lr, r0, r2, ror #9 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsr fp │ │ │ │ rsbmi pc, ip, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf99af1f2 │ │ │ │ + @ instruction: 0xf8f2f1f2 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0xd54fd0 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f20256 │ │ │ │ - vmla.i16 d31, d30, d15 │ │ │ │ - vadd.f32 , , │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vadd.i16 , q15, │ │ │ │ + vadd.f32 , , │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d7, d29 │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ blmi 0xb94bf0 │ │ │ │ eorcc pc, r5, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe5913e8 │ │ │ │ + @ instruction: 0xf9ecf229 │ │ │ │ ldrbmi r9, [r8], -r9, lsl #22 │ │ │ │ @ instruction: 0xf7f46999 │ │ │ │ vmax.f32 d31, d7, d1 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d7, d29 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0x994c14 │ │ │ │ rscscc pc, sp, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfe11140c │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf9daf229 │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvc pc, ip, r7, asr #4 │ │ │ │ + andvs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b1d │ │ │ │ vhsub.s32 , , │ │ │ │ - movwcs pc, #19061 @ 0x4a75 @ │ │ │ │ + movwcs pc, #18893 @ 0x49cd @ │ │ │ │ subcc pc, ip, fp, asr #17 │ │ │ │ mrcle 0, 7, r6, cr15, cr2, {0} │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, r7, asr #4 │ │ │ │ + sbcspl pc, ip, r7, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d6 │ │ │ │ vqsub.s32 d6, d9, d30 │ │ │ │ - andcs pc, r0, r3, ror #20 │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2000f9bb │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ sbcspl pc, r7, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf944f1f2 │ │ │ │ + @ instruction: 0xf89cf1f2 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vmla.f d19, d16, d0[2] │ │ │ │ blmi 0x39507c │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f25274 │ │ │ │ - andcs pc, r0, r9, lsr r9 @ │ │ │ │ - tstppl r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mulcs r0, r1, r8 │ │ │ │ + biccc pc, r8, r7, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ rsccs pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf92ef1f2 │ │ │ │ - eorseq r9, r2, r0, ror #15 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ - ldrhteq r9, [r2], -ip │ │ │ │ - eorseq r9, r2, ip, asr #15 │ │ │ │ - eorseq r9, r2, ip, asr #16 │ │ │ │ - eorseq r9, r2, r0, lsr #16 │ │ │ │ - eorseq r9, r2, r8, lsr #15 │ │ │ │ + @ instruction: 0xf886f1f2 │ │ │ │ + eorseq r9, r2, r0, lsr #13 │ │ │ │ + ldrhteq r9, [r2], -r4 │ │ │ │ + eorseq r9, r2, ip, ror r6 │ │ │ │ + eorseq r9, r2, ip, lsl #13 │ │ │ │ + eorseq r9, r2, ip, lsl #14 │ │ │ │ + eorseq r9, r2, r0, ror #13 │ │ │ │ + eorseq r9, r2, r8, ror #12 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strvc pc, [r9, #-1103] @ 0xfffffbb1 │ │ │ │ vmax.s8 d20, d0, d7 │ │ │ │ pkhtbmi r2, r8, sl, asr #32 │ │ │ │ - stc2l 1, cr15, [r0, #908] @ 0x38c │ │ │ │ + ldc2 1, cr15, [r8, #-908] @ 0xfffffc74 │ │ │ │ tstcs r0, sl, lsr #12 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - @ instruction: 0xf8dfe9da │ │ │ │ + @ instruction: 0xf8dfe932 │ │ │ │ andcs lr, r6, #224, 4 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ vrhadd.s8 d21, d7, d4 │ │ │ │ - vmls.f d23, d16, d0[2] │ │ │ │ + vabal.s8 q11, d16, d8 │ │ │ │ @ instruction: 0xf8c4052d │ │ │ │ ldm lr, {r2, r7, sp} │ │ │ │ @ instruction: 0xf8c40003 │ │ │ │ andcs r2, r2, #52, 2 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ stmibvc r6, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmpcs r4, r4, lsr r0 │ │ │ │ @@ -70339,91 +70339,91 @@ │ │ │ │ subcs ip, lr, #15728640 @ 0xf00000 │ │ │ │ muleq r3, ip, r8 │ │ │ │ andeq lr, r3, r6, lsl #17 │ │ │ │ msreq CPSR_f, lr, lsl #2 │ │ │ │ @ instruction: 0xf7bb4648 │ │ │ │ strtmi lr, [lr], -r0, lsr #20 │ │ │ │ eorge pc, r2, #164, 16 @ 0xa40000 │ │ │ │ - bvc 0x1d91664 │ │ │ │ + bvs 0xd91664 │ │ │ │ beq 0xbd184c │ │ │ │ strvc lr, [pc, -r4, asr #19] │ │ │ │ subhi pc, r8, r4, asr #17 │ │ │ │ vhadd.s8 d30, d13, d3 │ │ │ │ - andcc pc, r1, r5, lsl lr @ │ │ │ │ + andcc pc, r1, r5, ror sp @ │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s8 d20, d13, d16 │ │ │ │ - strmi pc, [r3], -r7, asr #20 │ │ │ │ + strmi pc, [r3], -r7, lsr #19 │ │ │ │ blcs 0x6662c │ │ │ │ bl 0xfea0953c │ │ │ │ vmax.s8 d16, d7, d9 │ │ │ │ - vmvn.i16 , #3072 @ 0x0c00 │ │ │ │ + vmvn.i16 d22, #3072 @ 0x0c00 │ │ │ │ strbvs r0, [r6, sp, lsr #20]! │ │ │ │ addvc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf8c4462e │ │ │ │ mul r3, r0, r0 │ │ │ │ - ldc2l 2, cr15, [ip, #308]! @ 0x134 │ │ │ │ + ldc2l 2, cr15, [ip, #-308] @ 0xfffffecc │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0xc116cc │ │ │ │ + @ instruction: 0xf98ef24d │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bvc 0xfe2916c4 │ │ │ │ + bvs 0x12916c4 │ │ │ │ beq 0xbd18ac │ │ │ │ adcvs pc, r4, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - stc2l 2, cr15, [r6, #308]! @ 0x134 │ │ │ │ + stc2l 2, cr15, [r6, #-308] @ 0xfffffecc │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0x6916f8 │ │ │ │ + @ instruction: 0xf978f24d │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bvc 0xfe6916f0 │ │ │ │ + bvs 0x16916f0 │ │ │ │ beq 0xbd18d8 │ │ │ │ sbcvs pc, ip, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - ldc2l 2, cr15, [r0, #308] @ 0x134 │ │ │ │ + ldc2 2, cr15, [r0, #-308]! @ 0xfffffecc │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0x111724 │ │ │ │ + @ instruction: 0xf962f24d │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ @ instruction: 0xf8c42336 │ │ │ │ vqadd.s8 q11, , q10 │ │ │ │ - vmlsl.s8 , d16, d24 │ │ │ │ + vmull.s q11, d0, d0[6] │ │ │ │ strtmi r0, [lr], -sp, lsr #20 │ │ │ │ smlabtcc r8, r4, r8, pc @ │ │ │ │ vhadd.s8 d30, d13, d3 │ │ │ │ - @ instruction: 0x3001fdb7 │ │ │ │ + andcc pc, r1, r7, lsl sp @ │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s8 d20, d13, d16 │ │ │ │ - strmi pc, [r3], -r9, ror #19 │ │ │ │ + strmi pc, [r3], -r9, asr #18 │ │ │ │ blcs 0x666e8 │ │ │ │ bl 0xfea095f8 │ │ │ │ vmax.s8 d16, d7, d9 │ │ │ │ - @ instruction: 0xf2c07ab0 │ │ │ │ + vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf8c40a2d │ │ │ │ @ instruction: 0x462e611c │ │ │ │ vhadd.s8 d30, d13, d3 │ │ │ │ - andcc pc, r1, r1, lsr #27 │ │ │ │ + andcc pc, r1, r1, lsl #26 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s8 d20, d13, d16 │ │ │ │ - @ instruction: 0x4603f9d3 │ │ │ │ + @ instruction: 0x4603f933 │ │ │ │ blcs 0x66714 │ │ │ │ bl 0xfea09624 │ │ │ │ @ instruction: 0xf8c40609 │ │ │ │ vrhadd.s8 q11, , q2 │ │ │ │ - @ instruction: 0xf2c076b8 │ │ │ │ + vmvn.i32 q11, #134217728 @ 0x08000000 │ │ │ │ and r0, r3, sp, lsr #12 │ │ │ │ - stc2 2, cr15, [ip, #308] @ 0x134 │ │ │ │ + stc2l 2, cr15, [ip], #308 @ 0x134 │ │ │ │ strmi r3, [r5], #-1 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xf9bef24d │ │ │ │ + @ instruction: 0xf91ef24d │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ strvc pc, [r9], -r4, lsl #10 │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ streq lr, [r9, #-2981] @ 0xfffff45b │ │ │ │ cdpeq 1, 3, cr15, cr0, cr12, {0} │ │ │ │ @@ -70455,16 +70455,16 @@ │ │ │ │ @ instruction: 0xf8c28240 │ │ │ │ @ instruction: 0xf8c340b8 │ │ │ │ stmib r2, {r2, r3, r4, r8, r9}^ │ │ │ │ stmib r3, {r4, r5, r8, r9, sl, sp, lr}^ │ │ │ │ pop {r3, r6, r7, r8, ip} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000be79 │ │ │ │ - eorseq r9, r2, r0, ror #16 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #14 │ │ │ │ + mlaseq r2, r8, r7, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebac124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs r1, ip, lsl #12 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ bls 0xd4b94 │ │ │ │ @@ -73029,21 +73029,21 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bl 0xeda80 │ │ │ │ ldrtmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ stc2 7, cr15, [r8], {253} @ 0xfd │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r2!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bicscs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + orrsne pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnppl r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ef4297 │ │ │ │ - svclt 0x0000fb6f │ │ │ │ + svclt 0x0000fac7 │ │ │ │ @ instruction: 0x008b88ba │ │ │ │ addeq r8, fp, r2, ror r8 │ │ │ │ addeq r8, fp, r4, asr r8 │ │ │ │ addeq r8, fp, r4, lsr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -78515,20 +78515,20 @@ │ │ │ │ svcne 0x005cebbe │ │ │ │ ldrbtmi sp, [r3], -sp, asr #3 │ │ │ │ rsceq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bcs 0x91038 │ │ │ │ @ instruction: 0xe7cfd0d2 │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vqdmlal.s q9, d16, d0[6] │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf6470332 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ subcs r0, sp, #1073741835 @ 0x4000000b │ │ │ │ - @ instruction: 0xf1ea9000 │ │ │ │ - svclt 0x0000f895 │ │ │ │ + @ instruction: 0xf1e99000 │ │ │ │ + svclt 0x0000ffed │ │ │ │ @ instruction: 0x008b32b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb3f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ movweq pc, #28705 @ 0x7021 @ │ │ │ │ rsceq pc, r0, r1 │ │ │ │ @@ -78563,20 +78563,20 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf043e7f0 │ │ │ │ ldrmi r0, [r3], -r3, ror #5 │ │ │ │ stmiacc r0!, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ eorseq pc, pc, r0, lsr r0 @ │ │ │ │ strdcs sp, [r0], -r4 │ │ │ │ - orrpl pc, r0, r7, asr #12 │ │ │ │ + cmppmi r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r5, lsl #4 │ │ │ │ - @ instruction: 0xf836f1ea │ │ │ │ - eorseq sl, r2, r0, lsl #6 │ │ │ │ + @ instruction: 0xff8ef1e9 │ │ │ │ + eorseq sl, r2, r0, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb3fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ @@ -81621,31 +81621,31 @@ │ │ │ │ @ instruction: 0xf410d023 │ │ │ │ andsle r6, r3, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb6f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6472000 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ blmi 0x3e0248 │ │ │ │ rscsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf1e79000 │ │ │ │ - movwcs pc, #2131 @ 0x853 @ │ │ │ │ + @ instruction: 0xf1e69000 │ │ │ │ + movwcs pc, #4011 @ 0xfab @ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b24770 │ │ │ │ rscsle r6, r5, r0, lsl #30 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ movwcs sp, #4574 @ 0x11de │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - eorseq sl, r2, r0, lsr #6 │ │ │ │ + eorseq sl, r2, r0, ror #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blmi 0xaf1848 │ │ │ │ cdp 0, 1, cr11, cr13, cr7, {4} │ │ │ │ ldrbtmi r5, [fp], #-3952 @ 0xfffff090 │ │ │ │ @@ -81750,23 +81750,23 @@ │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrrlt 7, 15, pc, r6, cr0 @ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ ldc2l 7, cr15, [r8, #988]! @ 0x3dc │ │ │ │ ldrb r9, [sp, r2, lsl #22] │ │ │ │ - orrpl pc, r0, r7, asr #12 │ │ │ │ + cmppmi r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ strbmi r7, [r8], -r3, lsr #5 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff4ef1e6 │ │ │ │ + cdp2 1, 10, cr15, cr6, cr6, {7} │ │ │ │ addeq r0, fp, lr, ror r0 │ │ │ │ addeq r0, fp, ip │ │ │ │ - eorseq sl, r2, r8, lsr r3 │ │ │ │ + ldrshteq sl, [r2], -r8 │ │ │ │ addeq r0, fp, ip, lsr #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdgt pc, [r0, -pc] │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @@ -81821,22 +81821,22 @@ │ │ │ │ svceq 0x0008f017 │ │ │ │ svclt 0x000c4631 │ │ │ │ andcs r2, r5, #805306368 @ 0x30000000 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [sl, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0xf6472000 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ blmi 0x1a0568 │ │ │ │ addsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e69000 │ │ │ │ - svclt 0x0000fec3 │ │ │ │ + svclt 0x0000fe1b │ │ │ │ addeq pc, sl, lr, asr pc @ │ │ │ │ addeq pc, sl, r4, lsl pc @ │ │ │ │ - eorseq sl, r2, r0, asr r3 │ │ │ │ + eorseq sl, r2, r0, lsl r2 │ │ │ │ umulleq pc, sl, r0, pc @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7, -r3] │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @@ -81918,24 +81918,24 @@ │ │ │ │ ldmibne r3, {r0, r8, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7f4442a │ │ │ │ vmov.f32 d31, #-1.3125 @ 0xbfa80000 │ │ │ │ andcs r1, r3, #134217729 @ 0x8000001 │ │ │ │ ldr r7, [r7, r3, asr #1]! │ │ │ │ @ instruction: 0xf6472000 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ blmi 0x2206ec │ │ │ │ sbcvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e69000 │ │ │ │ - svclt 0x0000fe01 │ │ │ │ + svclt 0x0000fd59 │ │ │ │ addeq pc, sl, r8, ror #28 │ │ │ │ addeq pc, sl, r0, asr #28 │ │ │ │ addeq pc, sl, ip, ror #27 │ │ │ │ addeq pc, sl, sl, asr sp @ │ │ │ │ - eorseq sl, r2, r8, ror #6 │ │ │ │ + eorseq sl, r2, r8, lsr #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7], #-3 │ │ │ │ stccs 0, cr11, [r2], {133} @ 0x85 │ │ │ │ @ instruction: 0x4615d974 │ │ │ │ @@ -82002,24 +82002,24 @@ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11f7a4 │ │ │ │ ldrtmi lr, [r9], -lr, asr #15 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11f8c0 │ │ │ │ @ instruction: 0xf647e7c8 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ blmi 0x22083c │ │ │ │ sbcsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf1e69000 │ │ │ │ - svclt 0x0000fd57 │ │ │ │ + svclt 0x0000fcaf │ │ │ │ addeq pc, sl, r8, ror #25 │ │ │ │ addeq pc, sl, r0, asr #25 │ │ │ │ addeq pc, sl, r4, asr #24 │ │ │ │ - eorseq sl, r2, r0, lsl #7 │ │ │ │ + eorseq sl, r2, r0, asr #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r9, pc, ror ip │ │ │ │ eorgt pc, r4, #14614528 @ 0xdf0000 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ @@ -82143,15 +82143,15 @@ │ │ │ │ @ instruction: 0xf7f41a69 │ │ │ │ blmi 0x4a02bc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [lr], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0x4631e7bb │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xe79efc35 │ │ │ │ - @ instruction: 0xf8a0f253 │ │ │ │ + @ instruction: 0xf800f253 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addeq pc, sl, r4, lsr fp @ │ │ │ │ addeq pc, sl, lr, ror #21 │ │ │ │ addeq pc, sl, r0, ror #21 │ │ │ │ addeq pc, sl, r2, asr #21 │ │ │ │ addeq pc, sl, r0, ror sl @ │ │ │ │ addeq pc, sl, sl, asr sl @ │ │ │ │ @@ -82360,15 +82360,15 @@ │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msreq CPSR_f, #1073741826 @ 0x40000002 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ blx 0xfe81e8e2 │ │ │ │ andhi pc, r3, r0, lsl #17 │ │ │ │ vaba.s16 d30, d18, d27 │ │ │ │ - svclt 0x0000feef │ │ │ │ + svclt 0x0000fe4f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addeq pc, sl, r4, asr r8 @ │ │ │ │ strdeq pc, [sl], sl │ │ │ │ @ instruction: 0x008af7b0 │ │ │ │ addeq pc, sl, r2, lsr #15 │ │ │ │ addeq pc, sl, r4, ror #14 │ │ │ │ addeq pc, sl, r0, asr #14 │ │ │ │ @@ -82425,20 +82425,20 @@ │ │ │ │ ldmlt r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdalt sl!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6472000 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ blmi 0x120ed8 │ │ │ │ subvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e69000 │ │ │ │ - svclt 0x0000fa0b │ │ │ │ - mlaseq r2, r8, r3, sl │ │ │ │ + svclt 0x0000f963 │ │ │ │ + eorseq sl, r2, r8, asr r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r4, lsl #1 │ │ │ │ pkhbtmi r4, r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8dd9d0d │ │ │ │ @@ -82484,15 +82484,15 @@ │ │ │ │ strteq r6, [sp], #-2413 @ 0xfffff693 │ │ │ │ @ instruction: 0x4692d552 │ │ │ │ mrsls r2, R10_usr │ │ │ │ ldrmi r4, [r1], -r0, lsl #13 │ │ │ │ ldrmi r4, [fp], r0, ror #12 │ │ │ │ @ instruction: 0xf8b0f7fc │ │ │ │ andseq pc, r7, #0 │ │ │ │ - mvncs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0x13a8f24a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x132328 │ │ │ │ bvs 0xfe8e1920 │ │ │ │ rscvs pc, r0, pc, asr #12 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ subne lr, r5, r0, lsl #20 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ @@ -82640,20 +82640,20 @@ │ │ │ │ bllt 0x71ed48 │ │ │ │ bllt 0x49ed4c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6472000 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ blmi 0x121234 │ │ │ │ subcc pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf1e69000 │ │ │ │ - svclt 0x0000f85d │ │ │ │ - eorseq sl, r2, r8, lsl #8 │ │ │ │ + @ instruction: 0xf1e59000 │ │ │ │ + svclt 0x0000ffb5 │ │ │ │ + eorseq sl, r2, r8, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ strvc lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @@ -82850,15 +82850,15 @@ │ │ │ │ mcrlt 7, 5, pc, cr14, cr4, {7} @ │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ @ instruction: 0x4620b971 │ │ │ │ mrscs r2, R9_usr │ │ │ │ ldc2l 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ andseq pc, r7, #0 │ │ │ │ - mvncs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0x13a8f24a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdmi pc, [r0], #131 @ 0x83 │ │ │ │ bvs 0xfeb0de44 │ │ │ │ movtne lr, #2635 @ 0xa4b │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ suble r2, r0, r0, lsl #20 │ │ │ │ @@ -82915,15 +82915,15 @@ │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ and pc, r5, r4, asr r8 @ │ │ │ │ @ instruction: 0xf8de9d0f │ │ │ │ ldmdbvs r6!, {r2, r6, sp, lr}^ │ │ │ │ ldrble r0, [r4, #-1078] @ 0xfffffbca │ │ │ │ @ instruction: 0xf0054691 │ │ │ │ vqsub.s8 d16, d10, d7 │ │ │ │ - vqdmulh.s d18, d16, d0[6] │ │ │ │ + vmull.s8 , d16, d24 │ │ │ │ bl 0x364294 │ │ │ │ strmi r0, [r7], -r2, lsl #25 │ │ │ │ ldrdvs pc, [r0], #140 @ 0x8c │ │ │ │ @ instruction: 0xf8deb35e │ │ │ │ bls 0x3e127c │ │ │ │ subne lr, r5, #270336 @ 0x42000 │ │ │ │ streq lr, [lr, #-2977] @ 0xfffff45f │ │ │ │ @@ -83003,15 +83003,15 @@ │ │ │ │ andlt pc, r4, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ umulleq lr, sl, r8, ip │ │ │ │ - eorseq sl, r2, r8, lsl r4 │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83032,15 +83032,15 @@ │ │ │ │ andlt pc, r4, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, lsr #24 │ │ │ │ - eorseq sl, r2, r8, lsl r4 │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb85a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83061,15 +83061,15 @@ │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008aebb0 │ │ │ │ - eorseq sl, r2, r8, ror r4 │ │ │ │ + eorseq sl, r2, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83090,15 +83090,15 @@ │ │ │ │ andlt pc, r4, r5, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, lsr fp │ │ │ │ - eorseq sl, r2, r8, ror r4 │ │ │ │ + eorseq sl, r2, r8, lsr r3 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ @ instruction: 0xf8dfef70 │ │ │ │ ldrbtmi ip, [ip], #64 @ 0x40 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, lr, asr r8 @ │ │ │ │ ldrdgt pc, [r4], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xc014f8dc │ │ │ │ @@ -83110,15 +83110,15 @@ │ │ │ │ @ instruction: 0xf648b899 │ │ │ │ @ instruction: 0xf2c00cf1 │ │ │ │ @ instruction: 0xf8cd0c05 │ │ │ │ @ instruction: 0xf85dc008 │ │ │ │ @ instruction: 0xf7ffeb04 │ │ │ │ svclt 0x0000ba45 │ │ │ │ ldrdeq lr, [sl], r6 │ │ │ │ - eorseq sl, r2, r8, ror r4 │ │ │ │ + eorseq sl, r2, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb86dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83139,15 +83139,15 @@ │ │ │ │ blx 0xfef9f52a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r8, ror sl │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ + mlaseq r2, r8, r3, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83168,15 +83168,15 @@ │ │ │ │ andlt pc, r4, r9, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, lsl #20 │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ + mlaseq r2, r8, r3, sl │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ @ instruction: 0xf8dfef70 │ │ │ │ ldrbtmi ip, [ip], #64 @ 0x40 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, lr, asr r8 @ │ │ │ │ ldrdgt pc, [r4], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xc014f8dc │ │ │ │ @@ -83188,15 +83188,15 @@ │ │ │ │ @ instruction: 0xf648bffd │ │ │ │ vqdmulh.s d17, d0, d1[4] │ │ │ │ @ instruction: 0xf8cd0c05 │ │ │ │ @ instruction: 0xf85dc008 │ │ │ │ @ instruction: 0xf7ffeb04 │ │ │ │ svclt 0x0000b9a9 │ │ │ │ umulleq lr, sl, lr, r9 │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ + mlaseq r2, r8, r3, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83217,15 +83217,15 @@ │ │ │ │ blx 0x89f662 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r0, asr #18 │ │ │ │ - eorseq sl, r2, r8, lsr r5 │ │ │ │ + ldrshteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83246,15 +83246,15 @@ │ │ │ │ stc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, ip, asr #17 │ │ │ │ - eorseq sl, r2, r8, lsr r5 │ │ │ │ + ldrshteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb88fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83275,15 +83275,15 @@ │ │ │ │ blx 0xfeb9f748 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r8, asr r8 │ │ │ │ - mlaseq r2, r8, r5, sl │ │ │ │ + eorseq sl, r2, r8, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83304,15 +83304,15 @@ │ │ │ │ blx 0xffe9f7be │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r4, ror #15 │ │ │ │ - mlaseq r2, r8, r5, sl │ │ │ │ + eorseq sl, r2, r8, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb89e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83333,15 +83333,15 @@ │ │ │ │ blx 0xe9f830 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r0, ror r7 │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ + ldrhteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83362,15 +83362,15 @@ │ │ │ │ blx 0xfe19f8a6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq lr, [sl], ip │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ + ldrhteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83391,15 +83391,15 @@ │ │ │ │ @ instruction: 0xf9c4f7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r8, lsl #13 │ │ │ │ - eorseq sl, r2, r8, asr r6 │ │ │ │ + eorseq sl, r2, r8, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83420,15 +83420,15 @@ │ │ │ │ blx 0x49f98e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r4, lsl r6 │ │ │ │ - eorseq sl, r2, r8, asr r6 │ │ │ │ + eorseq sl, r2, r8, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83449,15 +83449,15 @@ │ │ │ │ @ instruction: 0xf950f7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r0, lsr #11 │ │ │ │ - ldrhteq sl, [r2], -r8 │ │ │ │ + eorseq sl, r2, r8, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83478,15 +83478,15 @@ │ │ │ │ blx 0xfe79fa74 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, ip, lsr #10 │ │ │ │ - ldrhteq sl, [r2], -r8 │ │ │ │ + eorseq sl, r2, r8, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83509,15 +83509,15 @@ │ │ │ │ ldrdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x008ae4b8 │ │ │ │ - eorseq sl, r2, r8, lsl r7 │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83540,15 +83540,15 @@ │ │ │ │ andlt pc, r4, r1, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, lsr r4 │ │ │ │ - eorseq sl, r2, r8, lsl r7 │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83571,15 +83571,15 @@ │ │ │ │ andlt pc, r4, sp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r0, asr #7 │ │ │ │ - eorseq sl, r2, r8, ror r7 │ │ │ │ + eorseq sl, r2, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83602,15 +83602,15 @@ │ │ │ │ andlt pc, r4, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, asr #6 │ │ │ │ - eorseq sl, r2, r8, ror r7 │ │ │ │ + eorseq sl, r2, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83633,15 +83633,15 @@ │ │ │ │ andlt pc, r4, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r8, asr #5 │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ + mlaseq r2, r8, r6, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83664,15 +83664,15 @@ │ │ │ │ andlt pc, r4, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, asr #4 │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ + mlaseq r2, r8, r6, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83695,15 +83695,15 @@ │ │ │ │ andlt pc, r4, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrdeq lr, [sl], r0 │ │ │ │ - eorseq sl, r2, r8, lsr r8 │ │ │ │ + ldrshteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83726,15 +83726,15 @@ │ │ │ │ andlt pc, r4, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, asr r1 │ │ │ │ - eorseq sl, r2, r8, lsr r8 │ │ │ │ + ldrshteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb907c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83757,15 +83757,15 @@ │ │ │ │ andlt pc, r4, r9, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrdeq lr, [sl], r8 │ │ │ │ - mlaseq r2, r8, r8, sl │ │ │ │ + eorseq sl, r2, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb90f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83788,15 +83788,15 @@ │ │ │ │ andlt pc, r4, r1, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, asr r0 │ │ │ │ - mlaseq r2, r8, r8, sl │ │ │ │ + eorseq sl, r2, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83819,15 +83819,15 @@ │ │ │ │ andlt pc, r4, sp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r0, ror #31 │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ + ldrhteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb91f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83850,15 +83850,15 @@ │ │ │ │ @ instruction: 0xb004ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r4, ror #30 │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ + ldrhteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb926c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83881,15 +83881,15 @@ │ │ │ │ strdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r8, ror #29 │ │ │ │ - eorseq sl, r2, r8, asr r9 │ │ │ │ + eorseq sl, r2, r8, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb92e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83912,15 +83912,15 @@ │ │ │ │ andlt pc, r4, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, ip, ror #28 │ │ │ │ - eorseq sl, r2, r8, asr r9 │ │ │ │ + eorseq sl, r2, r8, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83943,15 +83943,15 @@ │ │ │ │ andlt pc, r4, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ strdeq sp, [sl], r0 │ │ │ │ - ldrhteq sl, [r2], -r8 │ │ │ │ + eorseq sl, r2, r8, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb93e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83974,15 +83974,15 @@ │ │ │ │ @ instruction: 0xb004febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r4, ror sp │ │ │ │ - ldrhteq sl, [r2], -r8 │ │ │ │ + eorseq sl, r2, r8, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84016,15 +84016,15 @@ │ │ │ │ blx 0x20202da │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ @ instruction: 0x4620fa95 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ee4ff0 │ │ │ │ svclt 0x0000ba8f │ │ │ │ strdeq sp, [sl], r8 │ │ │ │ - eorseq sl, r2, r8, lsl sl │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84058,15 +84058,15 @@ │ │ │ │ ldc2l 7, cr15, [r4], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ @ instruction: 0x4620fa93 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ee4ff0 │ │ │ │ svclt 0x0000ba8d │ │ │ │ addeq sp, sl, r0, asr ip │ │ │ │ - eorseq sl, r2, r8, lsl sl │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdgt pc, [r0], pc @ │ │ │ │ svcmi 0x0070ee1d │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ @@ -84095,15 +84095,15 @@ │ │ │ │ @ instruction: 0xf968f7fe │ │ │ │ @ instruction: 0x46504631 │ │ │ │ blx 0xa040e │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ @ instruction: 0x4630fa97 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ blt 0xfe5203ec │ │ │ │ - eorseq sl, r2, r8, lsl sl │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ addeq sp, sl, r4, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x11d8fc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcls 0, cr11, [r4], {137} @ 0x89 │ │ │ │ @@ -88639,15 +88639,15 @@ │ │ │ │ @ instruction: 0xb1a90101 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andeq pc, pc, r5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blx 0xffd2336c │ │ │ │ + blx 0x132336c │ │ │ │ andsne lr, r5, r0, lsl #22 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmdble fp, {r2, fp, sp} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ stmiale r7!, {r0, r1, r2, r5, r8, sl, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ ldc2l 0, cr15, [r4], #-16 │ │ │ │ @@ -89127,20 +89127,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbe4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf6470332 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ adcne pc, r9, #64, 4 │ │ │ │ - stc2 1, cr15, [ip, #892]! @ 0x37c │ │ │ │ + stc2 1, cr15, [r4, #-892] @ 0xfffffc84 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi fp, [r1], -r2, lsl #1 │ │ │ │ andsle r2, r4, r1, lsl #16 │ │ │ │ andle r2, ip, r2, lsl #16 │ │ │ │ @@ -89158,20 +89158,20 @@ │ │ │ │ stc2l 7, cr15, [r8, #-956]! @ 0xfffffc44 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6472000 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x12780c │ │ │ │ sbcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1df9000 │ │ │ │ - svclt 0x0000fd71 │ │ │ │ - eorseq sl, r2, r4, lsl #21 │ │ │ │ + svclt 0x0000fcc9 │ │ │ │ + eorseq sl, r2, r4, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdacs r3, {r2, r3, r9, sl, lr} │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {ip, sp, lr, pc} │ │ │ │ @@ -89199,20 +89199,20 @@ │ │ │ │ @ instruction: 0xf04fffd5 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ strtmi r3, [r1], -r1, lsl #6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt sl, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472000 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x1278b0 │ │ │ │ rscvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1df9000 │ │ │ │ - svclt 0x0000fd1f │ │ │ │ - mlaseq r2, r4, sl, sl │ │ │ │ + svclt 0x0000fc77 │ │ │ │ + eorseq sl, r2, r4, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sl], r6, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @@ -89291,15 +89291,15 @@ │ │ │ │ ldrmi r4, [sl], -r0, lsr #12 │ │ │ │ blx 0xfe72554e │ │ │ │ blx 0xfe6a54fa │ │ │ │ strmi r2, [r4], -r3, lsl #28 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64ad066 │ │ │ │ - vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ bl 0x128234 │ │ │ │ strmi r0, [r1], -r6, lsl #7 │ │ │ │ strtmi r4, [r8], -sl, asr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ blt 0xfa5528 │ │ │ │ @@ -89347,15 +89347,15 @@ │ │ │ │ ldr pc, [r3, -r5, asr #18]! │ │ │ │ strb r2, [ip, -r0, lsl #12]! │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0xf7e88098 │ │ │ │ ldrtmi pc, [r9], -r3, lsl #29 @ │ │ │ │ @ instruction: 0xf7f54680 │ │ │ │ @ instruction: 0xf64af847 │ │ │ │ - vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ bl 0x128314 │ │ │ │ strtmi r0, [r8], -r6, lsl #7 │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ @ instruction: 0xf7e94640 │ │ │ │ @ instruction: 0xe78bf8d9 │ │ │ │ cdp2 7, 13, cr15, cr6, cr8, {7} │ │ │ │ @@ -89425,15 +89425,15 @@ │ │ │ │ movwls r9, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf1b8e6bb │ │ │ │ suble r0, lr, r0, lsl #30 │ │ │ │ @ instruction: 0xf0039b02 │ │ │ │ movwls r0, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf7e99802 │ │ │ │ @ instruction: 0xf64afa85 │ │ │ │ - vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46020332 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ stmdbls r3, {r1, r4, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ blx 0xfe4a573c │ │ │ │ ldr r4, [r7, -r1, lsl #13]! │ │ │ │ @@ -89464,39 +89464,39 @@ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf0039102 │ │ │ │ stmdbls r2, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 7, 0, cr14, cr1, cr10, {4} │ │ │ │ @ instruction: 0xf8bdbf04 │ │ │ │ movwls r3, #8200 @ 0x2008 │ │ │ │ @ instruction: 0xf647e7ae │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf647012d │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ blmi 0x5678dc │ │ │ │ eorscs pc, pc, #64, 4 │ │ │ │ - ldc2 2, cr15, [lr], {22} │ │ │ │ - orrspl pc, r4, r7, asr #12 │ │ │ │ + blx 0x1e2408a │ │ │ │ + cmppmi r4, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcpl pc, r8, r7, asr #12 │ │ │ │ + addmi pc, r8, r7, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vqsub.s16 d7, d6, d0 │ │ │ │ - blls 0x126890 │ │ │ │ + blls 0x1265f0 │ │ │ │ @ instruction: 0xf0032600 │ │ │ │ @ instruction: 0xf04f02ff │ │ │ │ blx 0xfe8f445e │ │ │ │ movwls r3, #8707 @ 0x2203 │ │ │ │ movwls r4, #13331 @ 0x3413 │ │ │ │ svclt 0x0000e63d │ │ │ │ addeq r8, sl, r4, asr #19 │ │ │ │ @ instruction: 0x008a88be │ │ │ │ addeq r8, sl, sl, ror r8 │ │ │ │ @ instruction: 0x008a87b4 │ │ │ │ addeq r8, sl, sl, lsl #15 │ │ │ │ - eorseq sl, r2, r4, lsr #21 │ │ │ │ + eorseq sl, r2, r4, ror #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0124616 │ │ │ │ @@ -89900,21 +89900,21 @@ │ │ │ │ @ instruction: 0xf7e8464d │ │ │ │ @ instruction: 0xe7acfcf1 │ │ │ │ @ instruction: 0x46444650 │ │ │ │ ldc2 7, cr15, [sl], {232} @ 0xe8 │ │ │ │ @ instruction: 0x464d4630 │ │ │ │ ldc2 7, cr15, [r6], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf647e7a3 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf647012d │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0xe7fac │ │ │ │ andpl pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf8b6f216 │ │ │ │ - ldrhteq sl, [r2], -r8 │ │ │ │ + @ instruction: 0xf80ef216 │ │ │ │ + eorseq sl, r2, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbf10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andls r4, r0, #148897792 @ 0x8e00000 │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -90433,21 +90433,21 @@ │ │ │ │ @ instruction: 0x4640e79f │ │ │ │ @ instruction: 0xf7e84635 │ │ │ │ @ instruction: 0x4658f873 │ │ │ │ @ instruction: 0xf870f7e8 │ │ │ │ ldrbmi r4, [r6], -r8, asr #12 │ │ │ │ @ instruction: 0xf86cf7e8 │ │ │ │ @ instruction: 0xf647e793 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf647012d │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0xe8800 │ │ │ │ rscpl pc, r3, #64, 4 │ │ │ │ - stc2 2, cr15, [ip], {21} │ │ │ │ - eorseq sl, r2, ip, asr #21 │ │ │ │ + blx 0xff9a4faa │ │ │ │ + eorseq sl, r2, ip, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbf960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andls r4, r1, #148897792 @ 0x8e00000 │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -90634,21 +90634,21 @@ │ │ │ │ ldmdals r4, {r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ cdp2 7, 14, cr15, cr0, cr7, {7} │ │ │ │ @ instruction: 0xf7e79813 │ │ │ │ ldmdals r5, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp2 7, 13, cr15, cr10, cr7, {7} │ │ │ │ @ instruction: 0xf647e758 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf647012d │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0xe8b24 │ │ │ │ sbcvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfff252cc │ │ │ │ - eorseq sl, r2, r0, ror #21 │ │ │ │ + blx 0x15252cc │ │ │ │ + eorseq sl, r2, r0, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4698b091 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ ldcls 6, cr4, [ip, #-92] @ 0xffffffa4 │ │ │ │ @@ -90811,21 +90811,21 @@ │ │ │ │ @ instruction: 0xf7e79e07 │ │ │ │ stmdals pc, {r0, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldc2l 7, cr15, [lr, #-924]! @ 0xfffffc64 │ │ │ │ @ instruction: 0xf7e7980e │ │ │ │ stmdals sp, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8, #-924]! @ 0xfffffc64 │ │ │ │ @ instruction: 0xf647e75d │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf647012d │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0xe8de8 │ │ │ │ rsbsvs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf998f215 │ │ │ │ - ldrshteq sl, [r2], -r0 │ │ │ │ + @ instruction: 0xf8f0f215 │ │ │ │ + ldrhteq sl, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b095 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ stcls 6, cr4, [r2, #-92]! @ 0xffffffa4 │ │ │ │ @@ -90974,21 +90974,21 @@ │ │ │ │ @ instruction: 0xf7e7461c │ │ │ │ ldmdals r2, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], #-924 @ 0xfffffc64 │ │ │ │ @ instruction: 0xf7e79811 │ │ │ │ ldmdals r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r2], #-924 @ 0xfffffc64 │ │ │ │ @ instruction: 0xf647e778 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf647012d │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0xe9074 │ │ │ │ adcsvs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf852f215 │ │ │ │ - eorseq sl, r2, r0, lsl #22 │ │ │ │ + @ instruction: 0xffaaf214 │ │ │ │ + eorseq sl, r2, r0, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc01d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ ldmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ strmi lr, [r4, #777]! @ 0x309 │ │ │ │ @@ -91016,15 +91016,15 @@ │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ strls r4, [sl], #-1633 @ 0xfffff99f │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ svclt 0x0000be11 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq sl, r2, r0, lsl fp │ │ │ │ + ldrsbteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ umulllt r2, r6, r7, r0 │ │ │ │ addsmi r4, r1, #156, 12 @ 0x9c00000 │ │ │ │ @@ -91055,15 +91055,15 @@ │ │ │ │ stc2l 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq sl, r2, r0, lsl fp │ │ │ │ + ldrsbteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc0308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldc 6, cr4, [pc, #600] @ 0x6936c │ │ │ │ @ instruction: 0xf04f7b0e │ │ │ │ bls 0x26c11c │ │ │ │ @@ -91309,21 +91309,21 @@ │ │ │ │ @ instruction: 0x462ae6d1 │ │ │ │ cdp2 7, 5, cr15, cr4, cr14, {7} │ │ │ │ svclt 0x0000e752 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7ee462a │ │ │ │ @ instruction: 0xe74bfdbd │ │ │ │ @ instruction: 0xf6472000 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x1699b8 │ │ │ │ rscvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1dd9000 │ │ │ │ - vfma.f32 d31, d26, d11 │ │ │ │ - svclt 0x0000f8f3 │ │ │ │ - eorseq sl, r2, ip, lsr #22 │ │ │ │ + vpadd.i8 , q13, │ │ │ │ + svclt 0x0000f853 │ │ │ │ + eorseq sl, r2, ip, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x324ba4 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ @@ -91377,15 +91377,15 @@ │ │ │ │ @ instruction: 0xf8cd4610 │ │ │ │ @ instruction: 0xf7fec008 │ │ │ │ andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq sl, r2, r4, asr #22 │ │ │ │ + eorseq sl, r2, r4, lsl #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e74689 │ │ │ │ @@ -91475,15 +91475,15 @@ │ │ │ │ blx 0x18eb8a │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 2, APSR_nzcv, cr14, cr14, {7} │ │ │ │ - eorseq sl, r2, r0, ror #22 │ │ │ │ + eorseq sl, r2, r0, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc09a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91496,25 +91496,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sl, r2, r0, ror #22 │ │ │ │ + eorseq sl, r2, r0, lsr #20 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc412 │ │ │ │ blls 0xf8834 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a7980 │ │ │ │ ldclt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ - ldrsbteq sl, [r2], -r0 │ │ │ │ + mlaseq r2, r0, sl, sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91525,25 +91525,25 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb10e │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ - ldrsbteq sl, [r2], -r0 │ │ │ │ + mlaseq r2, r0, sl, sl │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc486 │ │ │ │ blls 0xf88a8 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a79f4 │ │ │ │ ldcllt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - eorseq sl, r2, r0, asr #24 │ │ │ │ + eorseq sl, r2, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e74689 │ │ │ │ @@ -91633,15 +91633,15 @@ │ │ │ │ blx 0x18ee02 │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - ldrhteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91654,15 +91654,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91675,25 +91675,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ ldrdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sl, r2, r0, lsr #26 │ │ │ │ + eorseq sl, r2, r0, ror #23 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc6de │ │ │ │ blls 0xf8b00 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a7c4c │ │ │ │ bllt 0xfeba7ad4 │ │ │ │ - mlaseq r2, r0, sp, sl │ │ │ │ + eorseq sl, r2, r0, asr ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91704,15 +91704,15 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb3da │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ bllt 0xfe227b20 │ │ │ │ - mlaseq r2, r0, sp, sl │ │ │ │ + eorseq sl, r2, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91725,15 +91725,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r5, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sl, r2, r0, lsl #28 │ │ │ │ + eorseq sl, r2, r0, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91746,15 +91746,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, fp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sl, r2, r0, ror lr │ │ │ │ + eorseq sl, r2, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91767,15 +91767,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r1, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sl, r2, r0, ror #29 │ │ │ │ + eorseq sl, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91788,15 +91788,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ strdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sl, r2, r0, asr pc │ │ │ │ + eorseq sl, r2, r0, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91809,15 +91809,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sl, r2, r0, asr #31 │ │ │ │ + eorseq sl, r2, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91830,15 +91830,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq fp, r2, r0, lsr r0 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91851,15 +91851,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq fp, r2, r0, lsr #1 │ │ │ │ + eorseq sl, r2, r0, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91872,15 +91872,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq fp, r2, r0, lsl r1 │ │ │ │ + ldrsbteq sl, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ blx 0xff927d7c │ │ │ │ @ instruction: 0xf7e64604 │ │ │ │ @@ -91915,15 +91915,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ @ instruction: 0xff08f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r0, lsl #3 │ │ │ │ + eorseq fp, r2, r0, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r0, lsl #8 │ │ │ │ @@ -91934,15 +91934,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ mcr2 7, 7, pc, cr2, cr13, {7} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrshteq fp, [r2], -r0 │ │ │ │ + ldrhteq fp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc10cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf642b086 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46942397 │ │ │ │ @@ -91966,15 +91966,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf850f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r0, ror #4 │ │ │ │ + eorseq fp, r2, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc114c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf642b086 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46942397 │ │ │ │ @@ -91998,15 +91998,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf810f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, ip, ror r2 │ │ │ │ + eorseq fp, r2, ip, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc11cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92034,15 +92034,15 @@ │ │ │ │ @ instruction: 0xf9eaf7fd │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - mlaseq r2, r8, r2, fp │ │ │ │ + eorseq fp, r2, r8, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92071,15 +92071,15 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrhteq fp, [r2], -r4 │ │ │ │ + eorseq fp, r2, r4, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc12f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92109,15 +92109,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrsbteq fp, [r2], -r0 │ │ │ │ + mlaseq r2, r0, r1, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ umulllt r2, r6, r7, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92141,16 +92141,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ andlt pc, r6, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq fp, r2, ip, ror #5 │ │ │ │ - eorseq sl, r2, r4, asr #22 │ │ │ │ + eorseq fp, r2, ip, lsr #3 │ │ │ │ + eorseq sl, r2, r4, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ umulllt r2, r6, r7, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92174,16 +92174,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ strdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq fp, r2, r8, lsl #6 │ │ │ │ - eorseq sl, r2, r4, asr #22 │ │ │ │ + eorseq fp, r2, r8, asr #3 │ │ │ │ + eorseq sl, r2, r4, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92213,15 +92213,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq fp, r2, r4, lsr #6 │ │ │ │ + eorseq fp, r2, r4, ror #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34ef50 │ │ │ │ @@ -92235,15 +92235,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r3, ror #30 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000ba9d │ │ │ │ - eorseq fp, r2, r0, asr #6 │ │ │ │ + eorseq fp, r2, r0, lsl #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92252,15 +92252,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bf3b │ │ │ │ - eorseq fp, r2, r0, asr #6 │ │ │ │ + eorseq fp, r2, r0, lsl #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ movwls r9, #15626 @ 0x3d0a │ │ │ │ @@ -92296,15 +92296,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r9, ror #29 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000ba23 │ │ │ │ - eorseq fp, r2, ip, asr r3 │ │ │ │ + eorseq fp, r2, ip, lsl r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92313,15 +92313,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bec1 │ │ │ │ - eorseq fp, r2, ip, asr r3 │ │ │ │ + eorseq fp, r2, ip, lsl r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34f0e0 │ │ │ │ @@ -92335,15 +92335,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ @ instruction: 0x4620fe9b │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000b9d5 │ │ │ │ - eorseq fp, r2, r8, ror r3 │ │ │ │ + eorseq fp, r2, r8, lsr r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92352,15 +92352,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000be73 │ │ │ │ - eorseq fp, r2, r8, ror r3 │ │ │ │ + eorseq fp, r2, r8, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc175c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7eb4614 │ │ │ │ mvnscs pc, #2277376 @ 0x22c000 │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ @@ -92398,15 +92398,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - mlaseq r2, r4, r3, fp │ │ │ │ + eorseq fp, r2, r4, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ blx 0xfe3a85d0 │ │ │ │ mvnscs r9, #4096 @ 0x1000 │ │ │ │ @@ -92445,15 +92445,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ - eorseq fp, r2, r4, lsl #8 │ │ │ │ + eorseq fp, r2, r4, asr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc18d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ cdp2 7, 3, cr15, cr0, cr5, {7} │ │ │ │ @ instruction: 0x46044632 │ │ │ │ @@ -92520,15 +92520,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfeb287e4 │ │ │ │ - eorseq fp, r2, r4, ror r4 │ │ │ │ + eorseq fp, r2, r4, lsr r3 │ │ │ │ @ instruction: 0x468cb530 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ ldmib sp, {r0, r1, sl, sp}^ │ │ │ │ @ instruction: 0x4322e305 │ │ │ │ movwls sp, #20749 @ 0x510d │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -92540,15 +92540,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe128834 │ │ │ │ - eorseq fp, r2, r4, ror #9 │ │ │ │ + eorseq fp, r2, r4, lsr #7 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ blls 0x16d86c │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ subsmi r4, fp, #13631488 @ 0xd00000 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x6a888 │ │ │ │ b 0x37c0a0 │ │ │ │ blls 0x1ab06c │ │ │ │ @@ -92567,75 +92567,75 @@ │ │ │ │ strmi r2, [r6], r4, lsl #24 │ │ │ │ @ instruction: 0xc014f8df │ │ │ │ ldrcs r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ blx 0x17c142 │ │ │ │ strls ip, [r6], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x13a88a0 │ │ │ │ - eorseq fp, r2, r4, ror #9 │ │ │ │ + eorseq fp, r2, r4, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r4, asr r5 │ │ │ │ + eorseq fp, r2, r4, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf814f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r4, lsl #11 │ │ │ │ + eorseq fp, r2, r4, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xfff6f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq fp, [r2], -r4 │ │ │ │ + eorseq fp, r2, r4, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffd8f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r4, ror #11 │ │ │ │ + eorseq fp, r2, r4, lsr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r0], r7, lsl #1 │ │ │ │ strmi r4, [r9], r5, lsl #12 │ │ │ │ cdpls 3, 0, cr9, cr14, cr5, {0} │ │ │ │ @@ -92650,15 +92650,15 @@ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r4, [r1, -r3, lsr #12] │ │ │ │ strls r9, [r2, #-1536] @ 0xfffffa00 │ │ │ │ @ instruction: 0xffa6f7fc │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x000cf7e5 │ │ │ │ - eorseq fp, r2, r4, ror #11 │ │ │ │ + eorseq fp, r2, r4, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92671,15 +92671,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq fp, r2, r4, lsl r6 │ │ │ │ + ldrsbteq fp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92692,15 +92692,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq fp, r2, r4, lsl #13 │ │ │ │ + eorseq fp, r2, r4, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92713,15 +92713,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ @ instruction: 0xb006fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq fp, [r2], -r4 │ │ │ │ + ldrhteq fp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92734,15 +92734,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq fp, r2, r4, ror #14 │ │ │ │ + eorseq fp, r2, r4, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92755,15 +92755,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq fp, [r2], -r4 │ │ │ │ + mlaseq r2, r4, r6, fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ ldcls 8, cr2, [r3, #-4] │ │ │ │ andls r9, r6, #-1073741823 @ 0xc0000001 │ │ │ │ @@ -92858,15 +92858,15 @@ │ │ │ │ blls 0x24ece0 │ │ │ │ eorsle r2, r4, r3, lsl #22 │ │ │ │ vfnmsne.f64 d9, d12, d7 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00982d03 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ - cmnpcs r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + teqpne r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r6, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r4, #840] @ 0x348 │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andls r9, r3, #20, 20 @ 0x14000 │ │ │ │ @@ -92937,22 +92937,22 @@ │ │ │ │ strcc r1, [r4], #-2274 @ 0xfffff71e │ │ │ │ blx 0x1a8e14 │ │ │ │ stmiale r3!, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ @ instruction: 0x4640fcd3 │ │ │ │ ldc2l 7, cr15, [r0], {229} @ 0xe5 │ │ │ │ @ instruction: 0xf647e6e4 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf647012d │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf603002d │ │ │ │ @ instruction: 0xf6406314 │ │ │ │ vhsub.s16 , , q7 │ │ │ │ - svclt 0x0000f8ef │ │ │ │ - eorseq fp, r2, r4, asr #16 │ │ │ │ + svclt 0x0000f847 │ │ │ │ + eorseq fp, r2, r4, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -92966,15 +92966,15 @@ │ │ │ │ rschi pc, r5, r0 │ │ │ │ svclt 0x008c2e03 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f02 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf64a8102 │ │ │ │ - vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ bl 0x12bbb8 │ │ │ │ smlabbcs r0, r4, r2, r0 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf85280b6 │ │ │ │ strbmi r3, [r0], -r7, lsr #32 │ │ │ │ ldrbmi r9, [r2], -r7, lsl #24 │ │ │ │ @@ -93068,21 +93068,21 @@ │ │ │ │ stmiale r5!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf084e78f │ │ │ │ tstcs r1, r1, lsl #8 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr4, {6} │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf647af40 │ │ │ │ - vsra.s64 d21, d4, #64 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf647012d │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf503002d │ │ │ │ vst2.16 {d22-d25}, [pc :128], r7 │ │ │ │ vqsub.s16 q3, q1, q15 │ │ │ │ - cdpcs 15, 0, cr15, cr7, cr9, {7} │ │ │ │ + cdpcs 15, 0, cr15, cr7, cr1, {2} │ │ │ │ svcge 0x0023f67f │ │ │ │ @ instruction: 0xf63f2e27 │ │ │ │ @ instruction: 0xf642af20 │ │ │ │ vqdmlsl.s , d0, d4 │ │ │ │ @ instruction: 0xf7e52b97 │ │ │ │ @ instruction: 0x4607f97b │ │ │ │ andeq lr, r5, #9216 @ 0x2400 │ │ │ │ @@ -93119,15 +93119,15 @@ │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf898f7ed │ │ │ │ stmiale r8!, {r1, r2, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ stmdals r6, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0x19a90de │ │ │ │ svclt 0x0000e723 │ │ │ │ - eorseq fp, r2, r0, lsr #17 │ │ │ │ + eorseq fp, r2, r0, ror #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc2358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stcls 12, cr9, [fp, #-40] @ 0xffffffd8 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ @@ -93145,15 +93145,15 @@ │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8df4663 │ │ │ │ strls ip, [r2], #-16 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ svclt 0x0000bc65 │ │ │ │ - ldrshteq fp, [r2], -ip │ │ │ │ + ldrhteq fp, [r2], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc23c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], {216} @ 0xd8 │ │ │ │ mrc 6, 0, r4, cr13, cr13, {0} │ │ │ │ @ instruction: 0x46063f70 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -93250,20 +93250,20 @@ │ │ │ │ andvs r5, r4, #1572864 @ 0x180000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64b81f0 │ │ │ │ - vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d17, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf6470332 │ │ │ │ - vaddw.s8 q11, q0, d4 │ │ │ │ + vmla.f d20, d16, d0[1] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbccs pc, lr, #64, 4 │ │ │ │ - stc2l 1, cr15, [sl, #-876]! @ 0xfffffc94 │ │ │ │ + stc2l 1, cr15, [r2], {219} @ 0xdb │ │ │ │ addeq r4, sl, lr, ror ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ @ instruction: 0xee1d492b │ │ │ │ @@ -94748,221 +94748,221 @@ │ │ │ │ addeq r3, sl, r8, lsr #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc3cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - @ instruction: 0xf44ffc27 │ │ │ │ + @ instruction: 0xf44ffb87 │ │ │ │ biccs r7, r2, r0, asr #5 │ │ │ │ vmax.s8 d20, d1, d16 │ │ │ │ - mcrrne 9, 14, pc, r3, cr13 @ │ │ │ │ + mcrrne 9, 4, pc, r3, cr13 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ @ instruction: 0xf646d008 │ │ │ │ - vmla.f d21, d0, d0[1] │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ andls r0, r1, pc, lsr #2 │ │ │ │ - @ instruction: 0xffbaf223 │ │ │ │ + @ instruction: 0xff12f223 │ │ │ │ cmplt r8, r3, lsl #12 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d9, d8, d3 │ │ │ │ - strmi pc, [r1], -r5, lsr #28 │ │ │ │ + @ instruction: 0x4601fd7d │ │ │ │ stmdavs sl, {r0, fp, ip, pc} │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - blx 0xa2940e │ │ │ │ + blx 0xfe22940c │ │ │ │ ldrdcs lr, [r1, -sp] │ │ │ │ andvs r9, sl, r3, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ addlt r6, r6, r0, asr #17 │ │ │ │ stmdacs r0, {r2, r3, r9, sl, lr} │ │ │ │ ldmib r3, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ b 0x14b134c │ │ │ │ tstle lr, r2, lsl #24 │ │ │ │ movwls fp, #20788 @ 0x5134 │ │ │ │ - @ instruction: 0xff1ef235 │ │ │ │ + mrc2 2, 3, pc, cr14, cr5, {1} │ │ │ │ andcc r9, r1, r5, lsl #22 │ │ │ │ ldmvs r8, {r5, sp, lr}^ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mrcmi 13, 0, fp, cr12, cr0, {3} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ ldrmi r9, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf6479001 │ │ │ │ - vsubl.s8 q11, d0, d24 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ ldmdbne r0!, {r0, r2, r3, r5, r9}^ │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - stc2l 2, cr15, [sl, #-280] @ 0xfffffee8 │ │ │ │ + stc2 2, cr15, [sl], #280 @ 0x118 │ │ │ │ andcc fp, r1, r4, lsr #2 │ │ │ │ svclt 0x00282840 │ │ │ │ eorvs r2, r0, r0, asr #32 │ │ │ │ andlt r1, r6, r0, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ cdp 8, 1, cr4, cr13, cr9, {0} │ │ │ │ movtcs r5, #3952 @ 0xf70 │ │ │ │ - tstpvs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, r8, r7, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstls r0, r6, lsl #12 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d20, d24, d6 │ │ │ │ - stccs 13, cr15, [r0], {39} @ 0x27 │ │ │ │ + stccs 12, cr15, [r0], {135} @ 0x87 │ │ │ │ andcc sp, r1, r0, ror #1 │ │ │ │ ldrb r6, [sp, r0, lsr #32] │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc3ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8b0b04 │ │ │ │ eorcs fp, r0, #141 @ 0x8d │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmib r6!, {r0, r2, r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ - stc2 2, cr15, [r4], #244 @ 0xf4 │ │ │ │ + stmdb lr, {r0, r2, r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + stc2 2, cr15, [r4], {61} @ 0x3d │ │ │ │ ldrmi r2, [r9], -r0, lsr #6 │ │ │ │ andls r2, r1, r1, lsl #4 │ │ │ │ - eorsvs pc, r4, r7, asr #12 │ │ │ │ + rscsmi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stmdage r3, {ip, pc} │ │ │ │ - stc2 2, cr15, [r0, #-280] @ 0xfffffee8 │ │ │ │ + stc2l 2, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ @ instruction: 0xf649ff49 │ │ │ │ vqdmlal.s q10, d0, d0[6] │ │ │ │ mulsvs r8, r7, r3 │ │ │ │ blmi 0x499228 │ │ │ │ blls 0x346c94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r0, #32] │ │ │ │ + ldc2l 2, cr15, [r8], {8} │ │ │ │ vadd.i64 d6, d5, d0 │ │ │ │ - stmdbge r3, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r3, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474602 │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf0f2002d │ │ │ │ - strb pc, [r0, r1, asr #25]! @ │ │ │ │ - stc2l 2, cr15, [r8, #-280] @ 0xfffffee8 │ │ │ │ + @ instruction: 0xe7e0fc19 │ │ │ │ + stc2 2, cr15, [r8], #280 @ 0x118 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xfe27095c │ │ │ │ eorcs fp, r8, #174 @ 0xae │ │ │ │ ldrbvs pc, [r8, #-587] @ 0xfffffdb5 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ bl 0x3b508c │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f932d │ │ │ │ vcgt.s d0, d5, d0 │ │ │ │ - eorcs lr, r0, #2719744 @ 0x298000 │ │ │ │ + eorcs lr, r0, #16646144 @ 0xfe0000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - stmib r0!, {r0, r2, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ + ldm r8!, {r0, r2, r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ blcs 0x86d54 │ │ │ │ addshi pc, sl, r0 │ │ │ │ - mcrr2 2, 3, pc, sl, cr13 @ │ │ │ │ + blx 0xfeb295a6 │ │ │ │ strbtmi pc, [r8], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0x63bcf647 │ │ │ │ + cmnppl ip, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ nopcs {0} @ │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmdage r5!, {r0, ip, pc} │ │ │ │ - stc2 2, cr15, [r2], #280 @ 0x118 │ │ │ │ + stc2 2, cr15, [r2], {70} @ 0x46 │ │ │ │ @ instruction: 0xf7ffa825 │ │ │ │ rsbvs pc, r0, fp, ror #29 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andls r8, r5, r6, asr #1 │ │ │ │ - stc2l 2, cr15, [r4], {66} @ 0x42 │ │ │ │ + stc2 2, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ stmdals r5, {r0, r9, sl, lr} │ │ │ │ smlatbls r5, r1, r0, r6 │ │ │ │ - @ instruction: 0xf940f225 │ │ │ │ + @ instruction: 0xf898f225 │ │ │ │ blvc 0x1a28370 │ │ │ │ andls r2, r0, r2, lsl #6 │ │ │ │ stmdbls r5, {r0, r2, r9, sp} │ │ │ │ stc 0, cr2, [sp] │ │ │ │ vqdmulh.s d23, d2, d2 │ │ │ │ - vrecps.f32 , q8, │ │ │ │ + vrecps.f32 , q0, │ │ │ │ vorr.i32 , #2048 @ 0x00000800 │ │ │ │ mulsvs r8, r1, r3 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xa15f8095 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0x2328a814 │ │ │ │ vcgt.s d9, d5, d12 │ │ │ │ - vmul.i8 q15, q4, q6 │ │ │ │ - vmla.f d23, d16, d0[5] │ │ │ │ + vtst.8 d30, d24, d20 │ │ │ │ + vaddw.s8 q11, q8, d20 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ - vhadd.s32 d0, d5, d29 │ │ │ │ - strmi pc, [r3], -r7, lsr #16 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ + vhadd.s32 d0, d4, d29 │ │ │ │ + @ instruction: 0x4603ff7f │ │ │ │ andcs fp, r1, #88, 2 │ │ │ │ ldmdage r4, {r6, r8, sp} │ │ │ │ vcgt.s32 d9, d4, d5 │ │ │ │ - strmi pc, [r6], -fp, asr #19 │ │ │ │ + strmi pc, [r6], -r3, lsr #18 │ │ │ │ vadd.i32 d9, d3, d5 │ │ │ │ - mcrcs 13, 0, pc, cr1, cr9, {3} @ │ │ │ │ + mcrcs 12, 0, pc, cr1, cr1, {6} @ │ │ │ │ andcs sp, r0, #61 @ 0x3d │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s d2, d13, d13 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, ip, pc} │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs r2, #1 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ - stc2 2, cr15, [sl], {60} @ 0x3c │ │ │ │ + blx 0x1b29676 │ │ │ │ vst2.8 {d25,d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ blx 0xfe8ad5b2 │ │ │ │ stmne r9, {r0, r1, r8, sl, ip} │ │ │ │ strpl pc, [r0, #-2819] @ 0xfffff4fd │ │ │ │ strbvc lr, [r2, #2885]! @ 0xb45 │ │ │ │ ldrne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdavs r3!, {r0, r9, sp}^ │ │ │ │ @ instruction: 0x2128a80a │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ ldrmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1029648 │ │ │ │ + @ instruction: 0xf996f224 │ │ │ │ ldmdavs sl, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, pc, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8bdbd70 │ │ │ │ ldr r2, [pc, r2, rrx]! │ │ │ │ - rsbsvs pc, ip, r7, asr #12 │ │ │ │ + eorspl pc, ip, r7, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfffa91b6 │ │ │ │ + blx 0x15a91b6 │ │ │ │ stmdage r6, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ - stc2l 2, cr15, [r4], #224 @ 0xe0 │ │ │ │ + mcrr2 2, 3, pc, r4, cr8 @ │ │ │ │ strne lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ mcrrmi 4, 4, pc, sl, cr15 @ │ │ │ │ ldccc 6, cr15, [sl], {195} @ 0xc3 │ │ │ │ cmneq r8, r6, lsl #20 │ │ │ │ bne 0x172d33c │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r5, r0, ror #22 │ │ │ │ @@ -94972,31 +94972,31 @@ │ │ │ │ stmdbls r7, {} @ │ │ │ │ strcs pc, [ip, #-2978] @ 0xfffff45e │ │ │ │ b 0x106d130 │ │ │ │ sbcseq r7, fp, r3, asr r0 │ │ │ │ strpl pc, [r1, #-2828] @ 0xfffff4f4 │ │ │ │ bl 0x11b3180 │ │ │ │ str r0, [pc, r0, lsl #10]! │ │ │ │ - stc2 2, cr15, [r4], {8} │ │ │ │ + blx 0xff7a9666 │ │ │ │ vadd.i64 d6, d5, d0 │ │ │ │ - stmdbge r5!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r5!, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474602 │ │ │ │ - vshr.s64 q11, q14, #64 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf0f2002d │ │ │ │ - stmdavs r0!, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2l 2, cr15, [r6], #140 @ 0x8c │ │ │ │ + stmdavs r0!, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + mcrr2 2, 2, pc, lr, cr3 @ │ │ │ │ rsbvs r2, r3, r0, lsl #6 │ │ │ │ vabd.s8 d30, d22, d24 │ │ │ │ - sha1c.32 , q4, │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 2, cr15, [lr], {53} @ 0x35 │ │ │ │ + vqdmulh.s d15, d24, d23 │ │ │ │ + stmdavs r0, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stc2 2, cr15, [lr], #-212 @ 0xffffff2c │ │ │ │ strmi sl, [r2], -r5, lsr #18 │ │ │ │ - sbcvs pc, r8, r7, asr #12 │ │ │ │ + addpl pc, r8, r7, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfeca924e │ │ │ │ + blx 0x2a924e │ │ │ │ svclt 0x0000e798 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ bmi 0x1ac1fa8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -95004,19 +95004,19 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vmlal.s q10, d0, d0[6] │ │ │ │ umulllt r2, r3, r7, r2 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ svceq 0x0000f1be │ │ │ │ strmi sp, [r3], -r9 │ │ │ │ - subvc pc, r0, #74448896 @ 0x4700000 │ │ │ │ + andvs pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #2 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - andlt pc, r3, r9, lsr sl @ │ │ │ │ + mullt r3, r9, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -95028,15 +95028,15 @@ │ │ │ │ @ instruction: 0x9327681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi r6, [lr], -r3, lsr #16 │ │ │ │ blcs 0x7e95c │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0x001af8b9 │ │ │ │ @ instruction: 0xf1cb2120 │ │ │ │ - andls pc, r3, r3, asr #26 │ │ │ │ + mulls r3, fp, ip │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b981e1 │ │ │ │ @ instruction: 0xf1bee01a │ │ │ │ eorsle r0, r7, r0, lsl #30 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ andcs sl, r0, #112, 30 @ 0x1c0 │ │ │ │ ldmdaeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -95064,22 +95064,22 @@ │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r6, r2, lsl #2 │ │ │ │ @ instruction: 0xf8434596 │ │ │ │ ldmle fp, {r5, r8, r9, fp, ip}^ │ │ │ │ bcs 0x87034 │ │ │ │ ldrmi sp, [r0], -sp, asr #32 │ │ │ │ vhsub.s16 d9, d10, d2 │ │ │ │ - @ instruction: 0xf8b9ff7b │ │ │ │ + @ instruction: 0xf8b9fed3 │ │ │ │ bls 0xf9024 │ │ │ │ suble r2, r1, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrbtmi r2, [fp], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf647681b │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + vmov.i32 d22, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf8cd0c2d │ │ │ │ @ instruction: 0xf8cda014 │ │ │ │ pkhbtmi ip, r0, r0 │ │ │ │ andne pc, r3, sl, asr r8 @ │ │ │ │ @ instruction: 0x46924637 │ │ │ │ strls r4, [r2], #-1716 @ 0xfffff94c │ │ │ │ blmi 0x1ba501c │ │ │ │ @@ -95095,42 +95095,42 @@ │ │ │ │ smlabbcs r0, fp, r8, r8 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ @ instruction: 0xf7ffb29c │ │ │ │ @ instruction: 0x463bfd7d │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ ldrbmi r9, [r0], -r4, lsl #20 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - blls 0x12b660 │ │ │ │ + blls 0x12b3e0 │ │ │ │ ldrdge pc, [r0], -r3 │ │ │ │ @ instruction: 0x301af8b9 │ │ │ │ ldmle r6, {r0, r1, r4, r5, r7, r9, lr}^ │ │ │ │ ldrbmi r9, [r2], -r2, lsl #24 │ │ │ │ vmin.s16 d4, d10, d0 │ │ │ │ - stmdavs r7!, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r7!, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x4638813c │ │ │ │ - @ instruction: 0xff2af21a │ │ │ │ + mcr2 2, 4, pc, cr2, cr10, {0} @ │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8b9a81e │ │ │ │ vqadd.s64 d8, d4, d10 │ │ │ │ - vmax.f32 q15, , q0 │ │ │ │ + vrecps.f32 d30, d11, d8 │ │ │ │ vmov.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldc 2, cr2, [pc, #604] @ 0x6d2cc │ │ │ │ movwcs r7, #2887 @ 0xb47 │ │ │ │ ldmdavs r1, {r2, r9, ip, pc} │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ blvc 0x8286b8 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmib sp, {r0, r1, r6, r8, pc}^ │ │ │ │ andcs r3, r1, ip, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ ldrmi sl, [r9], -ip, lsl #22 │ │ │ │ vcgt.s d9, d12, d2 │ │ │ │ - blls 0x3aba94 │ │ │ │ + blls 0x3ab814 │ │ │ │ strbmi pc, [sl, #-1103] @ 0xfffffbb1 @ │ │ │ │ ldrcc pc, [sl, #1731] @ 0x6c3 │ │ │ │ ldrdne lr, [sp], -sp │ │ │ │ andcc pc, r5, #166912 @ 0x28c00 │ │ │ │ blx 0x1b3122 │ │ │ │ bl 0x10f58bc │ │ │ │ stmib sp, {r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -95140,43 +95140,43 @@ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b82324 │ │ │ │ rsble r0, r9, r0, lsl #30 │ │ │ │ ldrmi r9, [sp], -r3, lsl #22 │ │ │ │ bl 0x13eb44 │ │ │ │ @ instruction: 0xf8da1648 │ │ │ │ cmnlt r0, r8, lsl r0 │ │ │ │ - mcrr2 2, 3, pc, lr, cr5 @ │ │ │ │ + blx 0xfec299be │ │ │ │ tstcc r1, #31744 @ 0x7c00 │ │ │ │ tstls pc, #50331648 @ 0x3000000 │ │ │ │ movwcc r9, #6948 @ 0x1b24 │ │ │ │ blls 0x9d1d88 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf10a9325 │ │ │ │ ldrbmi r0, [r6, #-2592] @ 0xfffff5e0 │ │ │ │ ldrtmi sp, [fp], -fp, ror #3 │ │ │ │ andcs sl, r1, #1966080 @ 0x1e0000 │ │ │ │ - vrhadd.s32 d2, d4, d16 │ │ │ │ - blls 0x16b358 │ │ │ │ + vrhadd.s32 d2, d3, d16 │ │ │ │ + blls 0x16d0b8 │ │ │ │ svcge 0x0070ee1d │ │ │ │ @ instruction: 0xb1ef699f │ │ │ │ cdpls 2, 0, cr2, cr3, cr0, {0} │ │ │ │ @ instruction: 0x4617465b │ │ │ │ svcge 0x0070ee1d │ │ │ │ andscc lr, sl, #3358720 @ 0x334000 │ │ │ │ ldmibvs r3!, {r4, r8, sp}^ │ │ │ │ tstls ip, #268435456 @ 0x10000000 │ │ │ │ stmdavs r3!, {r1, r3, r4, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbsgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf878f224 │ │ │ │ + @ instruction: 0xffd0f223 │ │ │ │ @ instruction: 0x463069b6 │ │ │ │ - ldc2 2, cr15, [ip], {53} @ 0x35 │ │ │ │ + blx 0x1fa9a22 │ │ │ │ mcrrne 8, 6, r6, r1, cr3 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf86ef224 │ │ │ │ + @ instruction: 0xffc6f223 │ │ │ │ strbmi r1, [r3, #-3195] @ 0xfffff385 │ │ │ │ blvs 0xfeb21210 │ │ │ │ strtmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50780bd │ │ │ │ ldrmi r5, [pc], -r5, lsr #4 │ │ │ │ andscc r4, r8, #12, 22 @ 0x3000 │ │ │ │ @@ -95192,90 +95192,90 @@ │ │ │ │ addeq r3, sl, r0, lsr #32 │ │ │ │ umulleq r2, sl, sl, pc @ │ │ │ │ addeq r2, sl, ip, ror #30 │ │ │ │ strdeq r2, [sl], r0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdage lr, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x21202201 │ │ │ │ - @ instruction: 0xf83ef224 │ │ │ │ + @ instruction: 0xff96f223 │ │ │ │ @ instruction: 0xf6424b82 │ │ │ │ strtmi r1, [r8], #1367 @ 0x557 │ │ │ │ blvc 0x2028840 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0x2600a81a │ │ │ │ blvc 0x7a8808 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ bl 0x152a48 │ │ │ │ ldmhi fp, {r3, r6, r8, r9} │ │ │ │ tstls sl, #1526726656 @ 0x5b000000 │ │ │ │ - vadd.i32 q3, q2, │ │ │ │ - andcs pc, r1, #2424832 @ 0x250000 │ │ │ │ + vadd.i32 q3, , │ │ │ │ + andcs pc, r1, #500 @ 0x1f4 │ │ │ │ stmdavs r3!, {r0, r4, r9, sl, lr}^ │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf81cf224 │ │ │ │ + @ instruction: 0xff74f223 │ │ │ │ @ instruction: 0xf8b94b72 │ │ │ │ @ instruction: 0x4631201a │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strtmi r9, [sl], #-2050 @ 0xfffff7fe │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldmhi sp, {r3, r4, r5, r9, sp} │ │ │ │ - mcr 2, 7, pc, cr4, cr4, {1} @ │ │ │ │ + mrc 2, 1, APSR_nzcv, cr12, cr4, {1} │ │ │ │ stmdals r3, {r0, r1, r2, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff9607 │ │ │ │ blls 0x1ac414 │ │ │ │ @ instruction: 0xf8dd4607 │ │ │ │ @ instruction: 0x960c801c │ │ │ │ @ instruction: 0xf1086819 │ │ │ │ strtmi r0, [fp], #-824 @ 0xfffffcc8 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, r9, ip, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ andcs sl, r1, r8, lsl #18 │ │ │ │ strvs lr, [r8], -sp, asr #19 │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - @ instruction: 0xf9a4f23c │ │ │ │ + @ instruction: 0xf904f23c │ │ │ │ @ instruction: 0xf44f9b08 │ │ │ │ @ instruction: 0xf6c3464a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r9, sl, ip, sp}^ │ │ │ │ blx 0xfe92d686 │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp}^ │ │ │ │ andcs pc, r0, #6144 @ 0x1800 │ │ │ │ rscvc lr, r1, #67584 @ 0x10800 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf968f23d │ │ │ │ + @ instruction: 0xf8c8f23d │ │ │ │ @ instruction: 0xf0ed9010 │ │ │ │ - movwcs pc, #2321 @ 0x911 @ │ │ │ │ + movwcs pc, #2153 @ 0x869 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, ip, pc}^ │ │ │ │ andcs fp, r1, #20, 6 @ 0x50000000 │ │ │ │ teqcs r8, r3, lsr #18 │ │ │ │ @ instruction: 0x26009318 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andsls r6, r1, r3, ror #18 │ │ │ │ @ instruction: 0xf1439319 │ │ │ │ stmdals r2, {r8, r9} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r8, sp, lr}^ │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x96179516 │ │ │ │ - @ instruction: 0xffc4f223 │ │ │ │ + @ instruction: 0xff1cf223 │ │ │ │ strbmi r6, [r1], -r3, ror #16 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - @ instruction: 0xffbef223 │ │ │ │ + @ instruction: 0xff16f223 │ │ │ │ strtmi r6, [r9], -r3, ror #16 │ │ │ │ andcs r4, r1, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0xffb8f223 │ │ │ │ + @ instruction: 0xff10f223 │ │ │ │ vadd.i16 q3, q5, q8 │ │ │ │ - blmi 0x10acc40 │ │ │ │ + blmi 0x10ac9a0 │ │ │ │ blls 0xa47338 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ eorlt r9, r9, r3, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff429a10 │ │ │ │ + blt 0xa29a10 │ │ │ │ @ instruction: 0xe737461f │ │ │ │ blcs 0x87478 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdavs sl, {r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r9, ip, asr r1 │ │ │ │ @@ -95283,15 +95283,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmib sp, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r1, [r8], -ip, lsl #2 │ │ │ │ smlabtne lr, sp, r9, lr │ │ │ │ vcgt.s d9, d8, d2 │ │ │ │ - ldmib sp, {r0, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d22,d24,d26,d28}, [pc], lr │ │ │ │ @ instruction: 0xf6c3454a │ │ │ │ bls 0x37a998 │ │ │ │ cmneq r3, r8, asr #2 │ │ │ │ b 0x10741a4 │ │ │ │ bl 0x1885694 │ │ │ │ ldmne fp, {r0}^ │ │ │ │ @@ -95303,15 +95303,15 @@ │ │ │ │ andcc pc, r5, #165888 @ 0x28800 │ │ │ │ stmdals sp, {r0, r1, r3, r4, fp, ip} │ │ │ │ andcs pc, r0, #5120 @ 0x1400 │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ stmdage r8, {r0, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - blx 0xaa9c54 │ │ │ │ + @ instruction: 0xf988f238 │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ strbmi pc, [sl], -pc, asr #8 @ │ │ │ │ ldrcc pc, [sl], r3, asr #13 │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ b 0x1073cf4 │ │ │ │ bl 0x18856d0 │ │ │ │ ldmne fp, {r1}^ │ │ │ │ @@ -95321,38 +95321,38 @@ │ │ │ │ ldrdeq r0, [r9], #8 │ │ │ │ cmpvc r3, r1, asr #20 │ │ │ │ blx 0xfe953fca │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp} │ │ │ │ blx 0x2133d6 │ │ │ │ bl 0x10f5bb4 │ │ │ │ ldrb r0, [r9, -r1, lsl #4] │ │ │ │ - @ instruction: 0xf99ef246 │ │ │ │ + @ instruction: 0xf8fef246 │ │ │ │ ... │ │ │ │ addeq r2, sl, r0, lsr #27 │ │ │ │ addeq r2, sl, r0, ror #26 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc45d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vmls.i d20, d0, d0[6] │ │ │ │ umulllt r2, r2, r7, r4 @ │ │ │ │ tstlt r8, r0, lsr #16 │ │ │ │ - blx 0xc29c7c │ │ │ │ + @ instruction: 0xf986f223 │ │ │ │ eorvs r2, r3, r0, lsl #6 │ │ │ │ cmppcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrrne 8, 1, r6, r2, cr8 │ │ │ │ stmiavs r1!, {r0, r1, r2, ip, lr, pc} │ │ │ │ vcgt.s8 d25, d2, d1 │ │ │ │ - blls 0xec7a0 │ │ │ │ + blls 0xec520 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmdavs r0!, {r1, r3, r4, sp, lr}^ │ │ │ │ vorr d11, d3, d8 │ │ │ │ - movwcs pc, #2585 @ 0xa19 @ │ │ │ │ + movwcs pc, #2417 @ 0x971 @ │ │ │ │ andlt r6, r2, r3, rrx │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -95362,39 +95362,39 @@ │ │ │ │ vaddhn.i16 d20, q8, q0 │ │ │ │ umulllt r2, r2, r7, r4 @ │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf647bd10 │ │ │ │ - vmla.i d23, d0, d0[6] │ │ │ │ + vaddl.s8 q11, d0, d24 │ │ │ │ @ instruction: 0xf7ce002d │ │ │ │ ldrsblt pc, [r8, #249] @ 0xf9 @ │ │ │ │ - @ instruction: 0xf8b6f0d1 │ │ │ │ + @ instruction: 0xf80ef0d1 │ │ │ │ @ instruction: 0xf64b231b │ │ │ │ - vaddw.s8 q9, q8, d4 │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ @ instruction: 0xf6470132 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - orrsvc pc, r4, r9, asr #4 │ │ │ │ + cmppvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1aa97d0 │ │ │ │ + @ instruction: 0xf9c0f0d0 │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strvc pc, [r0], #1607 @ 0x647 │ │ │ │ + strbvs pc, [r0], #-1607 @ 0xfffff9b9 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - orrcs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + movtne pc, #17995 @ 0x464b @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvc (UNDEF: 108), r7 │ │ │ │ + msrvs R12_fiq, r7 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-538 @ 0xfffffde6 │ │ │ │ - stc2l 1, cr15, [r0], {217} @ 0xd9 │ │ │ │ + ldc2 1, cr15, [r8], {217} @ 0xd9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc46cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrdcs pc, [ip], r0 │ │ │ │ bcs 0x996e8 │ │ │ │ @ instruction: 0xf8d0d13a │ │ │ │ @@ -95408,22 +95408,22 @@ │ │ │ │ @ instruction: 0xf04ebf08 │ │ │ │ ldmvs fp, {r0, r9, sl, fp} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf012685a │ │ │ │ @ instruction: 0xd1270c10 │ │ │ │ ldrble r0, [r4, #1682]! @ 0x692 │ │ │ │ - orrscs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + cmppne r4, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrvc pc, ip, r7, asr #12 │ │ │ │ + cmppvs ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ @ instruction: 0xf1d9c000 │ │ │ │ - @ instruction: 0xf1befc87 │ │ │ │ + @ instruction: 0xf1befbdf │ │ │ │ andle r0, fp, r0, lsl #30 │ │ │ │ vst2.8 {d22-d23}, [pc :128], r9 │ │ │ │ @ instruction: 0xf6cf427c │ │ │ │ vqsub.s8 , q8, │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ andmi r0, sl, r4, lsl #6 │ │ │ │ eorvs r4, fp, r3, lsl r3 │ │ │ │ @@ -95446,15 +95446,15 @@ │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ @ instruction: 0x46685536 │ │ │ │ stmib sp, {r4, r5, r8, sl, ip, sp}^ │ │ │ │ eorcs r2, r0, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0x9c104b4d │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [r8, #-208] @ 0xffffff30 │ │ │ │ + ldcl 2, cr15, [r0], #-208 @ 0xffffff30 │ │ │ │ cdpeq 1, 3, cr15, cr8, cr13, {0} │ │ │ │ strls r4, [r6, #-1772] @ 0xfffff914 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ ldm lr, {r9, sp} │ │ │ │ stm ip, {r0, r1} │ │ │ │ strtmi r0, [r8], -r3 │ │ │ │ @@ -95500,15 +95500,15 @@ │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d14 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - mcr2 0, 0, pc, cr2, cr7, {7} @ │ │ │ │ + ldc2l 0, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ ldmdavs sl, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, sp, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95519,16 +95519,16 @@ │ │ │ │ @ instruction: 0xf647f506 │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ strcc r6, [r1, #-823] @ 0xfffffcc9 │ │ │ │ ldrbmi lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0xf505fb03 │ │ │ │ ldrpl lr, [r5, #-2639]! @ 0xfffff5b1 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ - vaba.s8 q15, q11, q5 │ │ │ │ - svclt 0x0000f80f │ │ │ │ + vaba.s8 q15, , q5 │ │ │ │ + svclt 0x0000ff6f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ orrseq r6, r3, #1081344 @ 0x108000 │ │ │ │ stmdavs r2, {r0, r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, #7 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95575,93 +95575,93 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], sl, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0f64616 │ │ │ │ - smlaltblt pc, r0, pc, fp @ │ │ │ │ + cmpplt r0, r7, lsl #22 @ p-variant is OBSOLETE │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x0691681a │ │ │ │ ldrbeq sp, [r2, #1065] @ 0x429 │ │ │ │ andlt sp, sl, sl, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0f69306 │ │ │ │ - strmi pc, [r1], -r1, asr #21 │ │ │ │ + @ instruction: 0x4601fa19 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ andls r9, r6, r6, lsl #22 │ │ │ │ ldmdavs fp, {r6, r9, sl, lr} │ │ │ │ svccc 0x0000f413 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d18-d21}, [pc], r0 │ │ │ │ addseq r2, fp, #128, 4 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @ instruction: 0xf7a42200 │ │ │ │ stmdals r6, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0f641f0 │ │ │ │ - movwls fp, #39593 @ 0x9aa9 │ │ │ │ + movwls fp, #39425 @ 0x9a01 │ │ │ │ ldmibvs r2!, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ sbcmi pc, r0, #216, 16 @ 0xd80000 │ │ │ │ blvc 0x128e78 │ │ │ │ andls r4, r8, #49283072 @ 0x2f00000 │ │ │ │ @ instruction: 0x5604e9d6 │ │ │ │ blvc 0x228e6c │ │ │ │ @ instruction: 0xffa2f7a6 │ │ │ │ blvc 0x228eb4 │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ andvs lr, r4, sp, asr #19 │ │ │ │ - adcvc pc, r4, r7, asr #12 │ │ │ │ + rsbvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ strls r9, [r2, -r3, lsl #10] │ │ │ │ blvc 0xa8e8c │ │ │ │ - blx 0xff229c34 │ │ │ │ + blx 0x829c34 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x0000e7b1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc4a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x771834 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ tstle pc, r3, lsl #5 │ │ │ │ tstcs r0, r8, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0a950d1 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff48f0fe │ │ │ │ + stmdblt r0!, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + mcr2 0, 5, pc, cr0, cr14, {7} @ │ │ │ │ andlt fp, r3, r8, ror r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0a9bd00 │ │ │ │ - @ instruction: 0xf0fefb35 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0fefa8d │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt sp, r3, pc, ror #1 │ │ │ │ bl 0x1aba34 │ │ │ │ - svclt 0x0046f0fe │ │ │ │ - andeq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + mrclt 0, 4, APSR_nzcv, cr14, cr14, {7} │ │ │ │ + sbcvs pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrvc pc, ip, r7, asr #12 │ │ │ │ + cmppvs ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1d92203 │ │ │ │ - svclt 0x0000fab1 │ │ │ │ + svclt 0x0000fa09 │ │ │ │ addeq r2, sl, r2, lsr r3 │ │ │ │ addeq r2, sl, r4, asr r4 │ │ │ │ - ldrhteq fp, [r2], -ip │ │ │ │ + eorseq fp, r2, ip, ror r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrtne pc, [r0], fp, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ strmi r6, [r5], -fp, asr #19 │ │ │ │ @@ -95711,51 +95711,51 @@ │ │ │ │ stmdbvs r3!, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x0058039b │ │ │ │ strle r6, [r4, #-2086] @ 0xfffff7da │ │ │ │ strtmi r6, [r8], -fp, lsr #28 │ │ │ │ @ instruction: 0x47986fdb │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf0f62100 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmibvs r3!, {r0, r1, r4, r6, r7, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ @ instruction: 0xf7a6461f │ │ │ │ ldrtmi pc, [r2], -sp, asr #29 @ │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - subeq pc, r0, r8, asr #4 │ │ │ │ + andvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9f8f0f6 │ │ │ │ + @ instruction: 0xf950f0f6 │ │ │ │ stmdbvs r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ tstlt fp, #588 @ 0x24c │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xe7b94798 │ │ │ │ bicspl pc, sl, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x8fa80 │ │ │ │ ldmdavs r3!, {r0, r1, r2, r5, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1049]! @ 0x419 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ - andseq pc, r4, r8, asr #4 │ │ │ │ + sbcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9def0f6 │ │ │ │ + @ instruction: 0xf936f0f6 │ │ │ │ @ instruction: 0xe79a6838 │ │ │ │ sbcscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xd1a83301 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ strtmi r0, [r8], -r1, lsl #6 │ │ │ │ sbcscc pc, r0, #12910592 @ 0xc50000 │ │ │ │ stc2 0, cr15, [r4, #-0] │ │ │ │ - orrvc pc, ip, r7, asr #12 │ │ │ │ + cmppvs ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorseq pc, r4, r8, asr #4 │ │ │ │ + rscsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s16 , q8, │ │ │ │ - svclt 0x0000fb05 │ │ │ │ - ldrsbteq fp, [r2], -r8 │ │ │ │ + svclt 0x0000fa5d │ │ │ │ + mlaseq r2, r8, r9, fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ addslt r4, fp, pc, lsr #23 │ │ │ │ ldmdavs fp, {r0, r1, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ @@ -95924,94 +95924,94 @@ │ │ │ │ vhadd.s8 , , │ │ │ │ vrsra.s64 , q7, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r6, r0, lsl #22 │ │ │ │ ldmdavs fp, {r3, r8, r9, fp, ip, pc} │ │ │ │ strble r0, [r2, #1053] @ 0x41d │ │ │ │ @ instruction: 0x4621463a │ │ │ │ - adcseq pc, r8, r8, asr #4 │ │ │ │ + rsbsvc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf85af0f6 │ │ │ │ + @ instruction: 0xffb2f0f5 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf0004650 │ │ │ │ @ instruction: 0xf8dafb83 │ │ │ │ @ instruction: 0x4680327c │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bge 0x4199dc │ │ │ │ @ instruction: 0x46504639 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ blx 0xfedabd5a │ │ │ │ @ instruction: 0xf8ddbb28 │ │ │ │ @ instruction: 0xe7178038 │ │ │ │ - @ instruction: 0xf8c4f0a9 │ │ │ │ + @ instruction: 0xf81cf0a9 │ │ │ │ @ instruction: 0xf8cdab0e │ │ │ │ smladxls ip, r8, r0, r8 │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ ldrbmi r0, [r0], -pc │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ blx 0x17a9d9e │ │ │ │ @ instruction: 0xf0a94604 │ │ │ │ - @ instruction: 0xf8daf8cb │ │ │ │ + @ instruction: 0xf8daf823 │ │ │ │ bl 0x13a71c │ │ │ │ subsvs r0, r7, r6, asr #5 │ │ │ │ eorsmi pc, r6, r3, asr #16 │ │ │ │ @ instruction: 0xf8dae736 │ │ │ │ @ instruction: 0x462342d0 │ │ │ │ andle r1, r8, r2, ror #24 │ │ │ │ @ instruction: 0xf6ff2b00 │ │ │ │ @ instruction: 0x46d3aebd │ │ │ │ @ instruction: 0xf8dae673 │ │ │ │ @ instruction: 0x461c32d0 │ │ │ │ @ instruction: 0x46d3e7f6 │ │ │ │ strcc pc, [r0], #1103 @ 0x44f │ │ │ │ @ instruction: 0xf8dbe679 │ │ │ │ @ instruction: 0x4632101c │ │ │ │ - vmla.i8 q11, q12, │ │ │ │ - vshr.s64 d16, d8, #64 │ │ │ │ - @ instruction: 0xf0f6002d │ │ │ │ - strb pc, [r8, -sp, lsl #16]! @ │ │ │ │ + @ instruction: 0xf64769e3 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf0f5002d │ │ │ │ + strb pc, [r8, -r5, ror #30]! @ │ │ │ │ addcc pc, r4, #14352384 @ 0xdb0000 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdbvs sl, {r0, r2, r3, r7, r9, sl, fp, sp, pc}^ │ │ │ │ sbceq pc, r0, #34 @ 0x22 │ │ │ │ ldmibvs fp, {r1, r3, r4, r6, r8, sp, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ vmax.s8 d30, d21, d4 │ │ │ │ - @ instruction: 0xf647fc85 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ - vrhadd.s8 d16, d8, d29 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + @ instruction: 0xf647fbe5 │ │ │ │ + vmla.f d22, d0, d0[3] │ │ │ │ + @ instruction: 0xf647012d │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x46deb4 │ │ │ │ subvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf932f210 │ │ │ │ + @ instruction: 0xf88af210 │ │ │ │ blx 0xe2bc94 │ │ │ │ - orrvc pc, ip, r7, asr #12 │ │ │ │ + cmppvs ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbseq pc, r4, r8, asr #4 │ │ │ │ + eorsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vhsub.s16 q1, q0, q15 │ │ │ │ - @ instruction: 0xf647f923 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ - vrhadd.s8 d16, d8, d29 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + @ instruction: 0xf647f87b │ │ │ │ + vmla.f d22, d0, d0[3] │ │ │ │ + @ instruction: 0xf647012d │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ blmi 0x16deec │ │ │ │ addcc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf916f210 │ │ │ │ - eorseq fp, r2, r4, lsl #22 │ │ │ │ - eorseq fp, r2, r4, ror #21 │ │ │ │ - ldrshteq fp, [r2], -r0 │ │ │ │ + @ instruction: 0xf86ef210 │ │ │ │ + eorseq fp, r2, r4, asr #19 │ │ │ │ + eorseq fp, r2, r4, lsr #19 │ │ │ │ + ldrhteq fp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ vhadd.s16 d3, d19, d24 │ │ │ │ - ldmdblt r0, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ strdlt pc, [r3], -sp │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ ldc2l 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ @@ -96096,26 +96096,26 @@ │ │ │ │ bge 0x291fe0 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ blx 0x202bfc4 │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ addle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ vpmin.s8 , , │ │ │ │ - svclt 0x0000fb8f │ │ │ │ + svclt 0x0000faef │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ blmi 0xfe31a260 │ │ │ │ andls r2, r4, r0, lsl #2 │ │ │ │ smlatbls fp, r8, r0, r3 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2 2, cr15, [lr], {19} │ │ │ │ + blx 0xffe2a856 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0x46048097 │ │ │ │ @ instruction: 0xf8b2f7a5 │ │ │ │ vnmls.f64 d4, d29, d2 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #4, 20 @ 0x4000 │ │ │ │ @@ -96197,61 +96197,61 @@ │ │ │ │ @ instruction: 0xf7ff2312 │ │ │ │ @ instruction: 0x4601fa15 │ │ │ │ ldmib sp, {r3, r4, r5, r8, ip, sp, pc}^ │ │ │ │ bl 0xfa978 │ │ │ │ sbcsvs r0, sp, r3, asr #7 │ │ │ │ eorseq pc, r7, r2, asr #16 │ │ │ │ @ instruction: 0xf0a8e7a8 │ │ │ │ - blge 0x42dc74 │ │ │ │ + blge 0x42d9d4 │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ stmdals r4, {r0, r1, r2, r3} │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ @ instruction: 0xf95cf007 │ │ │ │ @ instruction: 0xf0a89008 │ │ │ │ - stmdbls r8, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - vaba.s8 d30, d24, d15 │ │ │ │ - vabal.s8 q8, d0, d0 │ │ │ │ + stmdbls r8, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf647e79f │ │ │ │ + vmls.f d22, d16, d0[0] │ │ │ │ @ instruction: 0xf647052d │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vmla.f d22, d0, d0[3] │ │ │ │ blmi 0x8ee650 │ │ │ │ andvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mcr2 1, 2, pc, cr14, cr8, {6} @ │ │ │ │ + stc2 1, cr15, [r6, #864]! @ 0x360 │ │ │ │ bicspl pc, lr, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x90220 │ │ │ │ @ instruction: 0xf64bd09a │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r3, #1051] @ 0x41b │ │ │ │ - vmax.s8 d20, d8, d26 │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ + @ instruction: 0xf647462a │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ tstls r9, sp, lsr #32 │ │ │ │ - mcr2 0, 0, pc, cr10, cr5, {7} @ │ │ │ │ + stc2l 0, cr15, [r2, #-980]! @ 0xfffffc2c │ │ │ │ str r9, [r9, r9, lsl #18] │ │ │ │ - blx 0xfe42aaf0 │ │ │ │ - andsne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0xf9eef245 │ │ │ │ + sbcsvc pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrvc pc, ip, r7, asr #12 │ │ │ │ + cmppvs ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x376b40 │ │ │ │ - mcr2 1, 1, pc, cr6, cr8, {6} @ │ │ │ │ - andne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + ldc2l 1, cr15, [lr, #-864]! @ 0xfffffca0 │ │ │ │ + sbcvc pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrvc pc, ip, r7, asr #12 │ │ │ │ + cmppvs ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf1d8222d │ │ │ │ - @ instruction: 0xf7a2fe17 │ │ │ │ + @ instruction: 0xf7a2fd6f │ │ │ │ svclt 0x0000f82f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ umulleq r1, sl, r2, fp │ │ │ │ - eorseq fp, r2, ip, lsl fp │ │ │ │ + ldrsbteq fp, [r2], -ip │ │ │ │ stceq 6, cr15, [r0], {66} @ 0x42 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ @ instruction: 0x4603b510 │ │ │ │ @ instruction: 0xf8dc4696 │ │ │ │ mrslt ip, (UNDEF: 0) │ │ │ │ @ instruction: 0xf1014460 │ │ │ │ ldmibvs ip, {r2, r3, r5, r9}^ │ │ │ │ @@ -96271,15 +96271,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc5480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf2248 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ - @ instruction: 0xff72f0f4 │ │ │ │ + mcr2 0, 6, pc, cr10, cr4, {7} @ │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ bicsvs pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @@ -96287,39 +96287,39 @@ │ │ │ │ strtmi fp, [r0], -fp, lsl #2 │ │ │ │ @ instruction: 0x46204798 │ │ │ │ stc2l 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ strmi r6, [r5], -r3, lsr #28 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ tstlt fp, fp, lsl sl │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - @ instruction: 0xff52f0f4 │ │ │ │ + mcr2 0, 5, pc, cr10, cr4, {7} @ │ │ │ │ mvnlt r6, r3, lsl #17 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ strtmi fp, [r8], -r3, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ bcs 0x9ae4c │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ subsne pc, r4, fp, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - blx 0xf2a6ce │ │ │ │ - vabd.s8 q15, q12, │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ + blx 0xfe52a6cc │ │ │ │ + @ instruction: 0xf647e7e5 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ blmi 0x12e3dc │ │ │ │ vhsub.s8 q1, , │ │ │ │ - svclt 0x0000fe9f │ │ │ │ + svclt 0x0000fdf7 │ │ │ │ addeq r1, sl, lr, lsl r9 │ │ │ │ - eorseq fp, r2, r4, lsr fp │ │ │ │ + ldrshteq fp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc5540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vsubw.s8 q10, q8, d4 │ │ │ │ umulllt r2, r2, r7, r3 @ │ │ │ │ ldmdavc sl, {r2, r9, sl, lr} │ │ │ │ @@ -96328,56 +96328,56 @@ │ │ │ │ ldrdlt r6, [r9, #129]! @ 0x81 │ │ │ │ @ instruction: 0xb3a96911 │ │ │ │ teqlt r1, #593920 @ 0x91000 │ │ │ │ movwls r6, #6290 @ 0x1892 │ │ │ │ blls 0xc01b0 │ │ │ │ andsvc r2, sl, r1, lsl #4 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ - blx 0xeaaaa4 │ │ │ │ + @ instruction: 0xf990f1ca │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ rsbcc pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xff46f010 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - orrvc pc, ip, r7, asr #12 │ │ │ │ + cmppvs ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbne pc, r8, r8, asr #4 │ │ │ │ + eoreq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vhsub.s8 d4, d15, d23 │ │ │ │ - @ instruction: 0xf647fe5b │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + @ instruction: 0xf647fdb3 │ │ │ │ + vmla.f d22, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ blmi 0x2ae47c │ │ │ │ eormi pc, r9, #64, 4 │ │ │ │ - cdp2 2, 4, cr15, cr14, cr15, {0} │ │ │ │ - orrvc pc, ip, r7, asr #12 │ │ │ │ + stc2 2, cr15, [r6, #60]! @ 0x3c │ │ │ │ + cmppvs ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, r0, r8, asr #4 │ │ │ │ + subeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s8 d6, d31, d5 │ │ │ │ - svclt 0x0000fe41 │ │ │ │ - eorseq fp, r2, r4, asr #22 │ │ │ │ + svclt 0x0000fd99 │ │ │ │ + eorseq fp, r2, r4, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc55f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf0109001 │ │ │ │ stmdals r1, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmnpeq sp, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc SP_fiq, r8 │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf0f4eb04 │ │ │ │ - svclt 0x0000bef7 │ │ │ │ + svclt 0x0000be4f │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00144219 │ │ │ │ andcs r2, r0, r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8c0430b │ │ │ │ @@ -96405,15 +96405,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vadd.f32 d17, d20, d28 │ │ │ │ - svclt 0x0000ff7d │ │ │ │ + svclt 0x0000fedd │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d0 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ @@ -96430,57 +96430,57 @@ │ │ │ │ bl 0xfebc56f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, r8, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ vrhadd.s8 d27, d24, d10 │ │ │ │ - vqdmulh.s d17, d16, d0[3] │ │ │ │ + vmull.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf64b0c2d │ │ │ │ - vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + vorr.i32 d18, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d8, d18 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf1d8c000 │ │ │ │ - andcs pc, r5, #35072 @ 0x8900 │ │ │ │ + andcs pc, r5, #230400 @ 0x38400 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ sbcscs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xffc6f7ff │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc574c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - tstpcs r0, fp, asr #18 @ p-variant is OBSOLETE │ │ │ │ + smlatbcs r0, r3, r8, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc576c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -r5, lsl #21 │ │ │ │ + @ instruction: 0x4608f9dd │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q10, q12 │ │ │ │ - smlattcs r0, sp, pc, pc @ │ │ │ │ + tstpcs r0, r5, asr #30 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -fp, lsl #18 │ │ │ │ + strmi pc, [r8], -r3, ror #16 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x7e81c │ │ │ │ @@ -96510,40 +96510,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #60672 @ 0xed00 │ │ │ │ + andcs pc, r0, #17664 @ 0x4500 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x4610fcdd │ │ │ │ + @ instruction: 0x4610fc35 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc588c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #1728 @ 0x6c0 │ │ │ │ + andcs pc, r0, #29440 @ 0x7300 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc58ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - ldrmi pc, [r0], -fp, lsl #26 │ │ │ │ + ldrmi pc, [r0], -r3, ror #24 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc58d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -96554,25 +96554,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129d30 │ │ │ │ blvc 0x1a9d34 │ │ │ │ - mcrr2 0, 14, pc, lr, cr14 @ │ │ │ │ + blx 0xfea2aabe │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000ffe7 │ │ │ │ + svclt 0x0000ff47 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x5a9dc8 │ │ │ │ @@ -96581,25 +96581,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129da0 │ │ │ │ blvc 0x1a9da4 │ │ │ │ - mcrr2 0, 14, pc, r6, cr14 @ │ │ │ │ + blx 0xfe82ab2e │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000ffaf │ │ │ │ + svclt 0x0000ff0f │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ blx 0xfec9abcc │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe49ac18 │ │ │ │ blx 0xfeceae3c │ │ │ │ @@ -96630,31 +96630,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strbne pc, [r1, r9, lsr #25] @ │ │ │ │ + strbne pc, [r1, r1, lsl #24] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - movwcs pc, #3169 @ 0xc61 @ │ │ │ │ + movwcs pc, #3001 @ 0xbb9 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strbne pc, [r1, r5, ror #24] @ │ │ │ │ + @ instruction: 0x17c1fbbd │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -97690,15 +97690,15 @@ │ │ │ │ stceq 1, cr15, [r8], {2} │ │ │ │ ldmne r0!, {r0, r1, r3, r4, r6, r8, r9, fp, ip} │ │ │ │ sbcseq r2, fp, r0, lsl #2 │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ svclt 0x00d84564 │ │ │ │ andlt r2, r2, r8, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmdalt r4!, {r1, r2, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00d4f265 │ │ │ │ vbic.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, r9, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ ldrmi r0, [ip], -r1, lsl #28 │ │ │ │ biceq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -102125,43 +102125,43 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xe7bfd1fa │ │ │ │ svchi 0x005bf3bf │ │ │ │ subsgt pc, r0, r5, asr #17 │ │ │ │ tstle r2, r1, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2411 @ 0xfffff695 │ │ │ │ vshl.s8 , q12, │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d9, d18 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vsra.s64 d20, d28, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1d23247 │ │ │ │ - bl 0xb3df4 │ │ │ │ + bl 0xb3b54 │ │ │ │ stmibvs r2, {r0, r6, r8, r9}^ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7fa441a │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ str r0, [sl, r2, lsl #2]! │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d9, d18 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vsra.s64 d20, d28, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, r8, asr r2 │ │ │ │ - @ instruction: 0xffbcf1d2 │ │ │ │ + @ instruction: 0xff14f1d2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcb0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ stmdbvs r6, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], #-261 @ 0xfffffefb @ │ │ │ │ - @ instruction: 0xf83cf0a3 │ │ │ │ + @ instruction: 0xff94f0a2 │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ bcs 0x97c6c │ │ │ │ rschi pc, r5, r0, asr #32 │ │ │ │ @@ -102216,15 +102216,15 @@ │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ addsmi pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ b 0xfe105880 │ │ │ │ @ instruction: 0xf0f14212 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000d06a │ │ │ │ addhi pc, r8, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle r0, r0, lsl #12 │ │ │ │ vadd.i8 d22, d0, d26 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ @@ -102287,30 +102287,30 @@ │ │ │ │ adcle r2, r2, r0, lsl #28 │ │ │ │ @ instruction: 0xf0014630 │ │ │ │ @ instruction: 0xf8d6fde7 │ │ │ │ mcrcs 2, 0, r6, cr0, cr4, {3} │ │ │ │ @ instruction: 0xe79ad1f8 │ │ │ │ blcs 0x8e184 │ │ │ │ @ instruction: 0xe79fd1fc │ │ │ │ - @ instruction: 0xff30f0a2 │ │ │ │ + cdp2 0, 8, cr15, cr8, cr2, {5} │ │ │ │ eoreq pc, r8, r5, lsl #2 │ │ │ │ orrmi pc, r8, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ - ldc2 0, cr15, [r2], #-976 @ 0xfffffc30 │ │ │ │ + blx 0xfe3304e2 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ @ instruction: 0xf43f3600 │ │ │ │ ldrb sl, [ip, sp, ror #30] │ │ │ │ addseq r9, r7, #192, 24 @ 0xc000 │ │ │ │ mvnmi pc, r3, asr #12 │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ addsmi pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf0f04200 │ │ │ │ - svclt 0x0000bf6b │ │ │ │ + svclt 0x0000bec3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ @@ -102332,15 +102332,15 @@ │ │ │ │ @ instruction: 0x4620b134 │ │ │ │ stc2 0, cr15, [lr, #4] │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ addsmi pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - @ instruction: 0xf800f0f1 │ │ │ │ + @ instruction: 0xff58f0f0 │ │ │ │ orrmi pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi lr, [r0], #-2499 @ 0xfffff63d │ │ │ │ ldc2l 7, cr15, [r2], {212} @ 0xd4 │ │ │ │ vtbl.8 d4, {d15-d18}, d18 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstcc r1, r0, lsl #30 │ │ │ │ @@ -102355,33 +102355,33 @@ │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcle r2, sp, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 d29, d22, d25 │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf0ef002d │ │ │ │ - ldr pc, [pc, r9, ror #27] │ │ │ │ - mvnspl pc, r9, asr #4 │ │ │ │ + ldr pc, [pc, r1, asr #26] │ │ │ │ + @ instruction: 0x41bcf249 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r0, r9, asr #4 │ │ │ │ + eorpl pc, r0, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d10 │ │ │ │ vhsub.s8 d3, d9, d9 │ │ │ │ - vrecps.f32 d31, d9, d13 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + @ instruction: 0xf249fe75 │ │ │ │ + vsra.s64 d20, d28, #64 │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x1742f8 │ │ │ │ andcc pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff10f209 │ │ │ │ + cdp2 2, 6, cr15, cr8, cr9, {0} │ │ │ │ addeq fp, r9, r0, asr #20 │ │ │ │ addseq r9, r7, #188, 24 @ 0xbc00 │ │ │ │ - eorseq fp, r2, r8, lsl #23 │ │ │ │ + eorseq fp, r2, r8, asr #20 │ │ │ │ orrsmi pc, r4, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi r6, fp, #634880 @ 0x9b000 │ │ │ │ tstcs r0, r4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x0064f7ff │ │ │ │ @@ -102411,16 +102411,16 @@ │ │ │ │ bl 0xfebcb4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ blmi 0x1d18ee4 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 0, 3, cr15, cr8, cr2, {5} │ │ │ │ - cdp2 0, 3, cr15, cr6, cr2, {5} │ │ │ │ + ldc2 0, cr15, [r0, #648] @ 0x288 │ │ │ │ + stc2 0, cr15, [lr, #648] @ 0x288 │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf1431852 │ │ │ │ stmib r4, {r8, r9}^ │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ @ instruction: 0xf010f9f7 │ │ │ │ @@ -102439,15 +102439,15 @@ │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 0x74f4c │ │ │ │ addhi pc, r5, r0, asr #32 │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ orrmi pc, r8, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strteq pc, [r8], -r4, lsl #2 │ │ │ │ - blx 0x3b0730 │ │ │ │ + @ instruction: 0xf964f0f4 │ │ │ │ blvs 0xfe8ce8ec │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ @@ -102492,74 +102492,74 @@ │ │ │ │ blx 0x80f62 │ │ │ │ @ instruction: 0xf649f202 │ │ │ │ vshr.s64 d20, d4, #64 │ │ │ │ b 0xfe0fc680 │ │ │ │ blx 0xc0d72 │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xff7af0f0 │ │ │ │ + mrc2 0, 6, pc, cr2, cr0, {7} │ │ │ │ ldmiblt fp!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r3, lsr #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf003bd70 │ │ │ │ @ instruction: 0x0782f951 │ │ │ │ svcge 0x0076f57f │ │ │ │ - mvnspl pc, r9, asr #4 │ │ │ │ + @ instruction: 0x41bcf249 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvs pc, r0, r9, asr #4 │ │ │ │ + rsbspl pc, r0, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, r6, #15360 @ 0x3c00 │ │ │ │ - ldc2l 2, cr15, [sl, #36]! @ 0x24 │ │ │ │ - ldc2l 0, cr15, [r2, #-648]! @ 0xfffffd78 │ │ │ │ + ldc2l 2, cr15, [r2, #-36] @ 0xffffffdc │ │ │ │ + stc2l 0, cr15, [sl], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ @ instruction: 0xf0f42197 │ │ │ │ - @ instruction: 0x9c00fa75 │ │ │ │ + @ instruction: 0x9c00f9cd │ │ │ │ vaba.s q7, , q2 │ │ │ │ - vmul.i8 d31, d9, d19 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vtst.8 d31, d25, d3 │ │ │ │ + vsra.s64 d20, d28, #64 │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x134558 │ │ │ │ vqsub.s8 q1, , │ │ │ │ - svclt 0x0000fde1 │ │ │ │ + svclt 0x0000fd39 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r2, r8, lsr #23 │ │ │ │ + eorseq fp, r2, r8, ror #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldrmi r2, [r7], -r0, lsl #12 │ │ │ │ - stc2l 0, cr15, [r8, #-648] @ 0xfffffd78 │ │ │ │ + stc2 0, cr15, [r0], #648 @ 0x288 │ │ │ │ addmi pc, r8, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - mcrr2 0, 15, pc, r0, cr4 @ │ │ │ │ + blx 0xfe6b08b6 │ │ │ │ strbmi fp, [r2], -r0, lsr #6 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a07600 │ │ │ │ @ instruction: 0xf0f40528 │ │ │ │ - @ instruction: 0x4604fc55 │ │ │ │ + strmi pc, [r4], -sp, lsr #23 │ │ │ │ @ instruction: 0xf1a0b128 │ │ │ │ and r0, r2, r8, lsr #8 │ │ │ │ @ instruction: 0xf1a04625 │ │ │ │ strtmi r0, [r8], -r8, lsr #8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ movwcs pc, #3295 @ 0xcdf @ │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ cmplt ip, r8, lsr #32 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - mcrr2 0, 15, pc, r0, cr4 @ │ │ │ │ + blx 0xfe6b08f2 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strb r4, [sp], #496 @ 0x1f0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -102590,36 +102590,36 @@ │ │ │ │ beq 0xb06dc │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0a28ff0 │ │ │ │ - stmdals r3, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf990f7d4 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ @ instruction: 0xf649464b │ │ │ │ vaddl.s8 q10, d16, d8 │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0f46900 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [sl], -r0, ror #1 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a06900 │ │ │ │ @ instruction: 0xf0f40828 │ │ │ │ - @ instruction: 0x4604fbdb │ │ │ │ + @ instruction: 0x4604fb33 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ strteq pc, [r8], #-416 @ 0xfffffe60 │ │ │ │ andsle r4, ip, r3, asr #11 │ │ │ │ tstcs r1, r0, asr #12 │ │ │ │ stc2l 7, cr15, [r6], #-1020 @ 0xfffffc04 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwvs lr, #2509 @ 0x9cd │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ - blx 0xff2b09e2 │ │ │ │ + blx 0x8b09e2 │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ blcs 0x85e98 │ │ │ │ ldrbmi sp, [ip, #-53] @ 0xffffffcb │ │ │ │ movwls sp, #8198 @ 0x2006 │ │ │ │ mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ @ instruction: 0xf1a39b02 │ │ │ │ strb r0, [r9, r8, lsr #8]! │ │ │ │ @@ -102657,309 +102657,309 @@ │ │ │ │ svclt 0x0000e7c3 │ │ │ │ teqpcs ip, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x8e724 │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - adcscc pc, r4, fp, asr #12 │ │ │ │ + rsbscs pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - svclt 0x0054f0c8 │ │ │ │ + cdplt 0, 10, cr15, cr12, cr8, {6} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, asr #20 │ │ │ │ orrvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - orrsvc pc, r4, r9, asr #4 │ │ │ │ + cmppvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - @ instruction: 0xf647f9c1 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + @ instruction: 0xf647f919 │ │ │ │ + vsubl.s8 q11, d0, d24 │ │ │ │ @ instruction: 0xf644022d │ │ │ │ vbic.i32 d19, #256 @ 0x00000100 │ │ │ │ movwvs r0, #8967 @ 0x2307 │ │ │ │ vcgt.s8 d22, d30, d3 │ │ │ │ vmvn.i32 d19, #1280 @ 0x00000500 │ │ │ │ vhsub.s8 d16, d14, d6 │ │ │ │ vqdmlal.s , d16, d1[7] │ │ │ │ vcgt.s8 d16, d9, d6 │ │ │ │ - vsra.s64 q11, q6, #64 │ │ │ │ + vsra.s64 d21, d12, #64 │ │ │ │ stmib r0, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf644230f │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf6490207 │ │ │ │ vsubw.s8 q10, q8, d5 │ │ │ │ strbvs r2, [r2], #-919 @ 0xfffffc69 │ │ │ │ adcvs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strbvs r6, [r2, #-1411] @ 0xfffffa7d │ │ │ │ movweq pc, #38468 @ 0x9644 @ │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ @ instruction: 0xf6444620 │ │ │ │ vrshr.s64 d19, d13, #64 │ │ │ │ @ instruction: 0xf0cc0207 │ │ │ │ - andcs pc, r0, #2670592 @ 0x28c000 │ │ │ │ + andcs pc, r0, #16449536 @ 0xfb0000 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ vhsub.s8 d18, d9, d1 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ vsubw.s8 q9, q8, d29 │ │ │ │ @ instruction: 0xf64b0307 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 q9, d0, d28 │ │ │ │ movwls r0, #560 @ 0x230 │ │ │ │ msrcs CPSR_fsc, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ @ instruction: 0xf0c99105 │ │ │ │ - stmdbls r5, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d9, d16 │ │ │ │ - vmlal.s q11, d16, d0[7] │ │ │ │ + vsubl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0x4620fd39 │ │ │ │ - tstpvc r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x4620fc91 │ │ │ │ + bicspl pc, r0, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movwne pc, #22084 @ 0x5644 @ │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ addsne pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf0cc9105 │ │ │ │ - stmdbls r5, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d9, d16 │ │ │ │ - vmov.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - strtmi pc, [r0], -r1, lsr #26 │ │ │ │ - cmppvc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x4620fc79 │ │ │ │ + tstpvs ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bicsne pc, sp, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ sbceq pc, r1, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf0cc9105 │ │ │ │ - stmdbls r5, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d9, d16 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 d22, #3072 @ 0x00000c00 │ │ │ │ andlt r0, r6, sp, lsr #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stclt 0, cr15, [r6, #-816] @ 0xfffffcd0 │ │ │ │ - eorseq fp, r2, r8, ror #23 │ │ │ │ + mrrclt 0, 12, pc, lr, cr12 @ │ │ │ │ + eorseq fp, r2, r8, lsr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcba14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r8, lsr #26 │ │ │ │ teqcs lr, #24117248 @ 0x1700000 │ │ │ │ - sbcvs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + addpl pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vrshl.s8 d25, d0, d9 │ │ │ │ - vsra.s64 d23, d0, #64 │ │ │ │ - @ instruction: 0xf0c9012d │ │ │ │ - vtst.8 d31, d25, d3 │ │ │ │ - vsra.s64 d23, d12, #64 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0c8012d │ │ │ │ + vmax.f32 , , │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ strmi r0, [r6], -sp, lsr #2 │ │ │ │ vmax.s32 d4, d13, d16 │ │ │ │ - ldmdblt r8, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - cmnpcs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpne r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vmax.s32 d4, d13, d16 │ │ │ │ - ldmdblt r8, {r0, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ movweq pc, #49413 @ 0xc105 @ │ │ │ │ @ instruction: 0x463822bf │ │ │ │ - stcvc 2, cr15, [r4], #292 @ 0x124 │ │ │ │ + stclvs 2, cr15, [r4], #-292 @ 0xfffffedc │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - bicvs pc, r8, r9, asr #4 │ │ │ │ + orrpl pc, r8, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strgt lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x2b0c54 │ │ │ │ + @ instruction: 0xf960f0ea │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - eorseq fp, r2, r0, lsl #24 │ │ │ │ + eorseq fp, r2, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #45056 @ 0xb000 │ │ │ │ - orrsvc pc, r0, r9, asr #4 │ │ │ │ + cmppvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ - @ instruction: 0xf0c9022d │ │ │ │ - mcrvc 8, 0, pc, cr0, cr9, {1} @ │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ + @ instruction: 0xf0c8022d │ │ │ │ + mcrvc 15, 0, pc, cr0, cr1, {4} @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq fp, r2, r0, lsl #24 │ │ │ │ + eorseq fp, r2, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcbb10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ vcge.s8 d18, d9, d30 │ │ │ │ - vsra.s64 d23, d0, #64 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + addpl pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf816f0c9 │ │ │ │ + @ instruction: 0xff6ef0c8 │ │ │ │ andlt r6, r2, r4, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq fp, r2, r0, lsl #24 │ │ │ │ + eorseq fp, r2, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbb58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #12, 20 @ 0xc000 │ │ │ │ - orrsvc pc, r0, r9, asr #4 │ │ │ │ + cmppvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - movwcs pc, #4083 @ 0xff3 @ │ │ │ │ + movwcs pc, #3915 @ 0xf4b @ │ │ │ │ andlt r6, r3, r3, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq fp, r2, r0, lsl #24 │ │ │ │ + eorseq fp, r2, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #12, 20 @ 0xc000 │ │ │ │ - orrsvc pc, r0, r9, asr #4 │ │ │ │ + cmppvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - stmibvs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r0, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r0, lsl #24 │ │ │ │ + eorseq fp, r2, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcbbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ vcge.s8 d18, d9, d30 │ │ │ │ - vsra.s64 d23, d0, #64 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + addpl pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xffaaf0c8 │ │ │ │ + @ instruction: 0xff02f0c8 │ │ │ │ orrsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsvc r7, ip, r4, lsl #12 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r0, lsl #24 │ │ │ │ + eorseq fp, r2, r0, asr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbc38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x68629c │ │ │ │ teqcs lr, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - orrsvc pc, r0, r9, asr #4 │ │ │ │ + cmppvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d9, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0x4684ff79 │ │ │ │ + pkhtbmi pc, r4, r1, asr #29 @ │ │ │ │ bge 0x106300 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrdmi pc, [r0], -ip @ │ │ │ │ @ instruction: 0xf0db9402 │ │ │ │ - blmi 0x2f4800 │ │ │ │ + blmi 0x2f4560 │ │ │ │ blls 0x14eaf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 1, pc, cr8, cr14, {1} @ │ │ │ │ + stc2 2, cr15, [r8, #248] @ 0xf8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r2, r0, lsl #24 │ │ │ │ + eorseq fp, r2, r0, asr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbcb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x6c631c │ │ │ │ teqcs lr, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - orrsvc pc, r0, r9, asr #4 │ │ │ │ + cmppvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d9, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - andcs pc, r0, #57, 30 @ 0xe4 │ │ │ │ + andcs pc, r0, #2320 @ 0x910 │ │ │ │ andls r4, r2, #7340032 @ 0x700000 │ │ │ │ strtmi r4, [r9], -r3, lsr #12 │ │ │ │ bge 0x1063bc │ │ │ │ - @ instruction: 0xff20f0db │ │ │ │ + mrc2 0, 3, pc, cr8, cr11, {6} │ │ │ │ blls 0x120f24 │ │ │ │ blmi 0x2cd3f4 │ │ │ │ blls 0x14eb74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r6, #248]! @ 0xf8 │ │ │ │ + stc2l 2, cr15, [r6, #-248] @ 0xffffff08 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r2, r0, lsl #24 │ │ │ │ + eorseq fp, r2, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ teqcs lr, #86016 @ 0x15000 │ │ │ │ - orrsvc pc, r0, r9, asr #4 │ │ │ │ + cmppvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf649ff01 │ │ │ │ + @ instruction: 0xf649fe59 │ │ │ │ vsubw.s8 q10, q8, d5 │ │ │ │ andcs r2, r1, #1543503874 @ 0x5c000002 │ │ │ │ andsvc r9, sl, r3 │ │ │ │ stc2l 0, cr15, [r2], #-0 │ │ │ │ blx 0xff632b70 │ │ │ │ andcs r9, r1, #196608 @ 0x30000 │ │ │ │ movwne lr, #31184 @ 0x79d0 │ │ │ │ @@ -102967,234 +102967,234 @@ │ │ │ │ @ instruction: 0xf7cefd2b │ │ │ │ andcs pc, r0, sp, lsl sl @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq fp, r2, r0, lsl #24 │ │ │ │ + eorseq fp, r2, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbda8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #61440 @ 0xf000 │ │ │ │ - orrsvc pc, r0, r9, asr #4 │ │ │ │ + cmppvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - stmdbvs r1, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - rsbscs pc, r4, #64, 4 │ │ │ │ + stmdbvs r1, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + eorsne pc, r4, #64, 4 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - orrsvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + cmppvs ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x00142901 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf1caeb04 │ │ │ │ - svclt 0x0000bdb9 │ │ │ │ - eorseq fp, r2, r0, lsl #24 │ │ │ │ + svclt 0x0000bd11 │ │ │ │ + eorseq fp, r2, r0, asr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x1300b4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ blmi 0xff3a0e84 │ │ │ │ eorcs r2, r4, #0, 2 │ │ │ │ stmdage fp, {r1, r2, r9, sl, lr} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ ldmdavs fp, {r1, r3, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f931d │ │ │ │ vcgt.s32 d0, d13, d0 │ │ │ │ - stmdbge r4, {r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r2, r4, r5, r8, fp, sp, lr, pc} │ │ │ │ adcvc pc, r5, r4, asr #12 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ mrc2 7, 4, pc, cr8, cr3, {6} │ │ │ │ ldrtmi r9, [r0], -r4, lsl #24 │ │ │ │ - bicvc pc, r0, r9, asr #4 │ │ │ │ + orrvs pc, r0, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8bcf1ce │ │ │ │ + @ instruction: 0xf814f1ce │ │ │ │ @ instruction: 0xf956f7d4 │ │ │ │ @ instruction: 0xf7d44605 │ │ │ │ strtmi pc, [sl], -sp, lsr #19 │ │ │ │ vmax.s8 d20, d9, d3 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf8aef1ce │ │ │ │ - mvnsvc pc, r9, asr #4 │ │ │ │ + @ instruction: 0xf806f1ce │ │ │ │ + @ instruction: 0x61bcf249 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf8a6f1ce │ │ │ │ + @ instruction: 0xfffef1cd │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ strtmi r9, [r1], -r6, lsl #16 │ │ │ │ - ldc2l 1, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ + blx 0xff4b147e │ │ │ │ strmi r9, [r2], -r7, lsl #22 │ │ │ │ - tstpeq r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsvs pc, r8, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf1ce4630 │ │ │ │ - stmdals r5, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1cd4630 │ │ │ │ + stmdals r5, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1fe4621 │ │ │ │ - blls 0x233e4c │ │ │ │ + blls 0x233bac │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strmi r8, [r2], -r5, ror #2 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ - vmla.f d16, d0, d0[0] │ │ │ │ - @ instruction: 0xf1ce012d │ │ │ │ - stcls 8, cr15, [sl, #-524] @ 0xfffffdf4 │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + @ instruction: 0xf1cd012d │ │ │ │ + stcls 15, cr15, [sl, #-876] @ 0xfffffc94 │ │ │ │ stmdaeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ blx 0x28654e │ │ │ │ @ instruction: 0xf1fef005 │ │ │ │ - @ instruction: 0x462afc53 │ │ │ │ - @ instruction: 0xf6494603 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + strtmi pc, [sl], -fp, lsr #23 │ │ │ │ + vmax.s8 d20, d9, d3 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf872f1ce │ │ │ │ + @ instruction: 0xffcaf1cd │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ blx 0x2994f2 │ │ │ │ @ instruction: 0xf1fef002 │ │ │ │ - svcls 0x0009fc43 │ │ │ │ + svcls 0x0009fb9b │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf007fb08 │ │ │ │ - ldc2 1, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ + blx 0xfe5b14f6 │ │ │ │ strmi r9, [r4], -r2, lsl #20 │ │ │ │ blls 0x26cd94 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - tstpeq r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsvs pc, r8, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf858f1ce │ │ │ │ + @ instruction: 0xffb0f1cd │ │ │ │ blcs 0x9b930 │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf6492300 │ │ │ │ - vmla.f d16, d0, d0[0] │ │ │ │ + vcgt.s8 d18, d9, d0 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ strtmi r0, [r2], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf848f1ce │ │ │ │ + @ instruction: 0xffa0f1cd │ │ │ │ movwcs r9, #2570 @ 0xa0a │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ - @ instruction: 0xf1ce012d │ │ │ │ - strcs pc, [r0, #-2111] @ 0xfffff7c1 │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf1cd012d │ │ │ │ + strcs pc, [r0, #-3991] @ 0xfffff069 │ │ │ │ @ instruction: 0x2708e9dd │ │ │ │ stcge 6, cr4, [fp, #-172] @ 0xffffff54 │ │ │ │ strls r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - orrseq pc, ip, r9, asr #12 │ │ │ │ + cmppvc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf1ce9700 │ │ │ │ - stmdbge fp, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1cd9700 │ │ │ │ + stmdbge fp, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addsmi pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r4, #960] @ 0x3c0 │ │ │ │ + stc2 0, cr15, [ip, #-960]! @ 0xfffffc40 │ │ │ │ stcgt 12, cr10, [pc, #-80] @ 0x74d24 │ │ │ │ strmi ip, [r7], -pc, lsl #8 │ │ │ │ strgt ip, [pc], #-3343 @ 0x74d7c │ │ │ │ eorvs r6, r3, fp, lsr #16 │ │ │ │ rsbsle r2, r9, r0, lsl #30 │ │ │ │ bvc 0xfe4b05a4 │ │ │ │ blvs 0x1b30408 │ │ │ │ @ instruction: 0x4630463b │ │ │ │ blpl 0x1a70874 │ │ │ │ bvc 0x5f050c │ │ │ │ - bicseq pc, r4, r9, asr #12 │ │ │ │ + orrsvc pc, r4, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blvs 0x1303d8 │ │ │ │ blmi 0x1a70888 │ │ │ │ bcs 0xfe4b0608 │ │ │ │ blvc 0x1f07c0 │ │ │ │ blvc 0x230650 │ │ │ │ blvc 0xb03ec │ │ │ │ - @ instruction: 0xf804f1ce │ │ │ │ + @ instruction: 0xff5cf1cd │ │ │ │ @ instruction: 0xf0efa81a │ │ │ │ - cdp 14, 11, cr15, cr0, cr9, {2} │ │ │ │ + cdp 13, 11, cr15, cr0, cr1, {5} │ │ │ │ ldmdage sl, {r6, r8, r9, fp, pc} │ │ │ │ - cdp2 0, 3, cr15, cr2, cr15, {7} │ │ │ │ + stc2 0, cr15, [sl, #956] @ 0x3bc │ │ │ │ blvc 0xb08ac │ │ │ │ ldmdage sl, {r1, r3, r8, sp} │ │ │ │ bleq 0x10b06b8 │ │ │ │ bleq 0x12708ac │ │ │ │ blx 0x4b09a4 │ │ │ │ andscs fp, pc, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0ef221b │ │ │ │ - @ instruction: 0x4604fdbf │ │ │ │ + @ instruction: 0x4604fd17 │ │ │ │ @ instruction: 0xf0efa81a │ │ │ │ - mrc 14, 5, APSR_nzcv, cr4, cr11, {2} │ │ │ │ + mrc 13, 5, APSR_nzcv, cr4, cr3, {5} │ │ │ │ vneg.f64 d16, d0 │ │ │ │ @ instruction: 0xd60dfa10 │ │ │ │ blvs 0x130474 │ │ │ │ - tstpne r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsvc pc, r0, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ blvc 0x230690 │ │ │ │ blcs 0x66ff60 │ │ │ │ - @ instruction: 0xffd6f1cd │ │ │ │ + @ instruction: 0xff2ef1cd │ │ │ │ @ instruction: 0xf1c34620 │ │ │ │ - ldmdage r7, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 1, cr15, cr8, cr15, {7} │ │ │ │ + ldmdage r7, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldc2l 0, cr15, [r0, #-956]! @ 0xfffffc44 │ │ │ │ blhi 0x10b08e8 │ │ │ │ @ instruction: 0xf0efa817 │ │ │ │ - ldmdage r7, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r7, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bleq 0x10b0714 │ │ │ │ bleq 0xff0b0928 │ │ │ │ bcc 0x4b067c │ │ │ │ svclt 0x00332b0b │ │ │ │ andcs r2, r3, #1879048194 @ 0x70000002 │ │ │ │ tstcs r0, sl, lsl #2 │ │ │ │ - stc2 0, cr15, [lr, #956] @ 0x3bc │ │ │ │ + stc2l 0, cr15, [r6], #956 @ 0x3bc │ │ │ │ ldmdage r7, {r2, r9, sl, lr} │ │ │ │ - cdp2 0, 2, cr15, cr10, cr15, {7} │ │ │ │ + stc2 0, cr15, [r2, #956] @ 0x3bc │ │ │ │ bleq 0x10b0928 │ │ │ │ blx 0x4b0a20 │ │ │ │ @ instruction: 0xf649d609 │ │ │ │ - vmla.f d17, d0, d0[3] │ │ │ │ + vaddw.s8 q8, q0, d12 │ │ │ │ mrrc 1, 2, r0, r3, cr13 │ │ │ │ @ instruction: 0x46302b10 │ │ │ │ @ instruction: 0xf1cd9400 │ │ │ │ - strtmi pc, [r0], -r9, lsr #31 │ │ │ │ - stc2 1, cr15, [r4, #-780] @ 0xfffffcf4 │ │ │ │ + strtmi pc, [r0], -r1, lsl #30 │ │ │ │ + mrrc2 1, 12, pc, ip, cr3 @ │ │ │ │ ldcmi 8, cr10, [r1], #-44 @ 0xffffffd4 │ │ │ │ - ldc2l 0, cr15, [lr, #960] @ 0x3c0 │ │ │ │ + ldc2 0, cr15, [r6, #-960]! @ 0xfffffc40 │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d16, d0, d0[0] │ │ │ │ @ instruction: 0xf1cd012d │ │ │ │ - stmdavs r2!, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - orrsne pc, r0, r9, asr #12 │ │ │ │ + stmdavs r2!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + cmppeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1cd4630 │ │ │ │ - stmdavs r2!, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x11a8f649 │ │ │ │ + stmdavs r2!, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + msreq (UNDEF: 104), r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1cd4630 │ │ │ │ - vmax.f32 d31, d16, d11 │ │ │ │ + vceq.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs sl, {r0, r4, r7, r8, r9} │ │ │ │ rsble r2, pc, r0, lsl #20 │ │ │ │ ldrmi r2, [r3], -r0, lsl #8 │ │ │ │ strtmi r4, [r2], -r5, lsr #12 │ │ │ │ rscsne pc, r8, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3440a │ │ │ │ strmi r1, [sp], #-764 @ 0xfffffd04 │ │ │ │ movwne pc, #2259 @ 0x8d3 @ │ │ │ │ @ instruction: 0xf8d3440c │ │ │ │ blcs 0x818ac │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - bicne pc, r0, r9, asr #12 │ │ │ │ + orreq pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff6cf1cd │ │ │ │ + cdp2 1, 12, cr15, cr4, cr13, {6} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - bicsne pc, ip, r9, asr #12 │ │ │ │ + orrseq pc, ip, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff64f1cd │ │ │ │ + cdp2 1, 11, cr15, cr12, cr13, {6} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - mvnsne pc, r9, asr #12 │ │ │ │ + @ instruction: 0x01b8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff5cf1cd │ │ │ │ + cdp2 1, 11, cr15, cr4, cr13, {6} │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, lr, r3, asr #2 │ │ │ │ blhi 0x130214 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -103205,35 +103205,35 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r9, r7, #188, 24 @ 0xbc00 │ │ │ │ bvs 0x1f06bc │ │ │ │ bcc 0xfe4b0768 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ blvc 0x1a70a34 │ │ │ │ - cmppeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blvs 0x1a30a40 │ │ │ │ blpl 0x27097c │ │ │ │ blpl 0xb059c │ │ │ │ - @ instruction: 0xff2cf1cd │ │ │ │ + cdp2 1, 8, cr15, cr4, cr13, {6} │ │ │ │ strbt r9, [r2], sl, lsl #20 │ │ │ │ bvc 0x1f06e8 │ │ │ │ - @ instruction: 0xf6494602 │ │ │ │ - vmla.f d16, d0, d0[0] │ │ │ │ + vmax.s8 d20, d9, d2 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #2 │ │ │ │ blvs 0x1a70a64 │ │ │ │ bcc 0xfe4b07a4 │ │ │ │ blvc 0x1a70a6c │ │ │ │ blpl 0x2709a8 │ │ │ │ blpl 0xb05c8 │ │ │ │ - @ instruction: 0xff16f1cd │ │ │ │ + cdp2 1, 6, cr15, cr14, cr13, {6} │ │ │ │ ldr r9, [r1], sl, lsl #26 │ │ │ │ @ instruction: 0x46154614 │ │ │ │ vaba.s d14, d30, d13 │ │ │ │ - svclt 0x0000fba9 │ │ │ │ + svclt 0x0000fb09 │ │ │ │ ldrdcc lr, [r0], -r2 │ │ │ │ movwcc fp, #5136 @ 0x1410 │ │ │ │ ldmvs r3, {r0, r1, r4, sp, lr} │ │ │ │ strtmi r6, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ blhi 0x28d0fc │ │ │ │ addsvs r4, r3, r3, lsl #8 │ │ │ │ blhi 0x34f304 │ │ │ │ @@ -103252,69 +103252,69 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff0 │ │ │ │ vmov.i32 d16, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x460c2297 │ │ │ │ - cmppvc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8eef0ca │ │ │ │ - tstpcs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf846f0ca │ │ │ │ + bicseq pc, r4, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - cdp2 1, 12, cr15, cr12, cr13, {6} │ │ │ │ - tstpvc ip, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + cdp2 1, 2, cr15, cr4, cr13, {6} │ │ │ │ + bicspl pc, ip, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - sbcvc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + addvs pc, r8, #72351744 @ 0x4500000 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - msrcs R12_fiq, r9 │ │ │ │ + mvneq pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 1, 11, cr15, cr10, cr13, {6} │ │ │ │ + cdp2 1, 1, cr15, cr2, cr13, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ strb r4, [sp, #56] @ 0x38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf9e4f7f8 │ │ │ │ andseq pc, r4, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - cmppvc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvs ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8bcf0ca │ │ │ │ - tstpcs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf814f0ca │ │ │ │ + bicseq pc, r4, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - cdp2 1, 9, cr15, cr10, cr13, {6} │ │ │ │ - tstpvc ip, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + ldc2l 1, cr15, [r2, #820]! @ 0x334 │ │ │ │ + bicspl pc, ip, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - sbcvc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + addvs pc, r8, #72351744 @ 0x4500000 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - msrcs R12_fiq, r9 │ │ │ │ + mvneq pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 1, 8, cr15, cr8, cr13, {6} │ │ │ │ + stc2l 1, cr15, [r0, #820]! @ 0x334 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ ldr r4, [fp, #56] @ 0x38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ blmi 0xb59cf0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ - stc2 2, cr15, [ip], #-48 @ 0xffffffd0 │ │ │ │ + blx 0xfe1b191e │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ blmi 0xa295b4 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7da58e8 │ │ │ │ blmi 0x974a00 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ @@ -103338,22 +103338,22 @@ │ │ │ │ @ instruction: 0xf7dd5828 │ │ │ │ strmi pc, [r4], -r5, lsr #29 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - tstpmi ip, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + bicscs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppcs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbcs pc, r0, r9, asr #12 │ │ │ │ + eorne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s8 q1, q12, │ │ │ │ - svclt 0x0000ff73 │ │ │ │ + svclt 0x0000fecb │ │ │ │ addeq sl, r9, r8, lsl #29 │ │ │ │ addeq sl, r9, ip, ror #28 │ │ │ │ addeq sl, r9, lr, asr lr │ │ │ │ addeq sl, r9, r0, lsr lr │ │ │ │ addeq sl, r9, ip, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmibvs r4, {r1, r8, fp, ip, sp}^ │ │ │ │ @@ -103459,23 +103459,23 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d11, d14, d16 │ │ │ │ - @ instruction: 0xf649f9d5 │ │ │ │ - vmla.f d18, d0, d0[1] │ │ │ │ - vrhadd.s8 d16, d8, d29 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + @ instruction: 0xf649f935 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ + @ instruction: 0xf647012d │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ blmi 0x135414 │ │ │ │ vqsub.s8 d2, d24, d25 │ │ │ │ - svclt 0x0000fe83 │ │ │ │ + svclt 0x0000fddb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r2, ip, lsr #24 │ │ │ │ + eorseq fp, r2, ip, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vsubw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @@ -103533,15 +103533,15 @@ │ │ │ │ movwcs r2, #796 @ 0x31c │ │ │ │ andls r9, r7, #-2147483647 @ 0x80000001 │ │ │ │ bmi 0x2019484 │ │ │ │ ldmdavs r2, {r1, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf04f9211 │ │ │ │ stmib sp, {r9}^ │ │ │ │ @ instruction: 0xf0a1330f │ │ │ │ - bge 0x4b4a4c │ │ │ │ + bge 0x4b47ac │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf856f003 │ │ │ │ strmi r9, [r3], -r6, lsl #20 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vaddw.u8 q12, q9, d27 │ │ │ │ bcs 0x75cb0 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ @@ -103757,56 +103757,56 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xe66558d0 │ │ │ │ andeq pc, r8, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r9, r1, #1610612736 @ 0x60000000 │ │ │ │ ldrb r9, [r3], -pc, lsl #4 │ │ │ │ tstcs r0, r7, lsl #16 │ │ │ │ - blx 0xfe431bb2 │ │ │ │ + blx 0xffa31bb0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf0eeaf6b │ │ │ │ - @ instruction: 0x4607fab3 │ │ │ │ + strmi pc, [r7], -fp, lsl #20 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blmi 0x1f615a0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, r9, asr r8 @ │ │ │ │ stccs 13, cr6, [r0, #-884] @ 0xfffffc8c │ │ │ │ cmpphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, #69206016 @ 0x4200000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8da441d │ │ │ │ bne 0xffb418a0 │ │ │ │ stmib sp, {r1, r4, r6, r7, r9, fp, ip}^ │ │ │ │ blls 0x1be444 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adcscc pc, ip, #76546048 @ 0x4900000 │ │ │ │ + rsbscs pc, ip, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 2, cr15, [r0, #244] @ 0xf4 │ │ │ │ + stc2l 2, cr15, [r0], #244 @ 0xf4 │ │ │ │ tstcs r1, ip, ror #22 │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf649681b │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vsubl.s8 q9, d16, d12 │ │ │ │ @ instruction: 0xf859022d │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldc 6, cr3, [r3, #720] @ 0x2d0 │ │ │ │ vstr d7, [sp] │ │ │ │ vqdmulh.s d7, d13, d0 │ │ │ │ - blmi 0x1974e20 │ │ │ │ + blmi 0x1974ba0 │ │ │ │ @ instruction: 0xf8da4638 │ │ │ │ ldrbtmi r1, [fp], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0xf859681b │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8b343a0 │ │ │ │ @ instruction: 0x464282b4 │ │ │ │ stc2 7, cr15, [sl, #-632]! @ 0xfffffd88 │ │ │ │ @ instruction: 0x001af8ba │ │ │ │ rsbsle r2, lr, r0, lsl #16 │ │ │ │ - rscscc pc, r8, #76546048 @ 0x4900000 │ │ │ │ + adcscs pc, r8, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x26004b58 │ │ │ │ strls r9, [r7, #-518] @ 0xfffffdfa │ │ │ │ strcc lr, [r1], -r2 │ │ │ │ ldclle 2, cr4, [r1, #-704]! @ 0xfffffd40 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf8596812 │ │ │ │ @@ -103818,15 +103818,15 @@ │ │ │ │ tstcs r8, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf8d14638 │ │ │ │ @ instruction: 0x210126b4 │ │ │ │ @ instruction: 0x2c06fb03 │ │ │ │ vldr s18, [ip, #24] │ │ │ │ vstr d7, [sp] │ │ │ │ vqdmulh.s d7, d13, d0 │ │ │ │ - @ instruction: 0xf8dafd2f │ │ │ │ + @ instruction: 0xf8dafc8f │ │ │ │ bl 0xfe9b9960 │ │ │ │ ldrtmi r0, [r8], -r8, lsl #4 │ │ │ │ strtmi r4, [r8], r1, asr #8 │ │ │ │ ldc2l 7, cr15, [r4], #632 @ 0x278 │ │ │ │ @ instruction: 0x001af8ba │ │ │ │ ldrb r4, [r2, r0, asr #22] │ │ │ │ @ instruction: 0xf64b4a40 │ │ │ │ @@ -103844,39 +103844,39 @@ │ │ │ │ suble r1, r1, r1, asr ip │ │ │ │ @ instruction: 0xf0403203 │ │ │ │ @ instruction: 0xf64b8138 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ mcrge 4, 0, pc, cr2, cr15, {1} @ │ │ │ │ - rsbscc pc, ip, r9, asr #12 │ │ │ │ + eorscs pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x1231d14 │ │ │ │ + @ instruction: 0xf99ef0ee │ │ │ │ vqrshl.s8 q15, q13, │ │ │ │ vrsra.s64 , q2, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64badf7 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041e │ │ │ │ @ instruction: 0xf8daadef │ │ │ │ @ instruction: 0x4651301c │ │ │ │ @ instruction: 0xf6499a07 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - strb pc, [r3, #2603]! @ 0xa2b @ │ │ │ │ + strb pc, [r3, #2435]! @ 0x983 @ │ │ │ │ blls 0x19cdb4 │ │ │ │ @ instruction: 0xf0c04598 │ │ │ │ blls 0x155c14 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldrtmi r8, [r9], -r7, asr #1 │ │ │ │ vhadd.s16 d2, d12, d10 │ │ │ │ - @ instruction: 0x4638faf5 │ │ │ │ - @ instruction: 0xf9dcf0ee │ │ │ │ + ldrtmi pc, [r8], -sp, asr #20 @ │ │ │ │ + @ instruction: 0xf934f0ee │ │ │ │ strtmi lr, [ip], -lr, lsl #13 │ │ │ │ @ instruction: 0xe6734691 │ │ │ │ @ instruction: 0xf64b683a │ │ │ │ @ instruction: 0xf2c014b0 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r7, sl, sp} │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf01380d9 │ │ │ │ @@ -103894,32 +103894,32 @@ │ │ │ │ addeq sl, r9, r6, lsl r7 │ │ │ │ addeq sl, r9, sl, ror #13 │ │ │ │ @ instruction: 0x0089a6b2 │ │ │ │ addeq sl, r9, r6, asr r6 │ │ │ │ addeq sl, r9, sl, lsl #11 │ │ │ │ strtmi r9, [r0], -r8, lsl #24 │ │ │ │ stc2 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ - blx 0xfe0b1ca0 │ │ │ │ + @ instruction: 0xf9d8f0a1 │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf7f832d0 │ │ │ │ vmla.f32 d31, d11, d19 │ │ │ │ vrsra.s64 , q1, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baeac │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ @ instruction: 0xf649aea4 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vmla.f d18, d0, d0[7] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ + vmla.i d17, d0, d0[0] │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - blmi 0x19b4174 │ │ │ │ + blmi 0x19b3ed4 │ │ │ │ ldrbtmi r9, [fp], #-2564 @ 0xfffff5fc │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdbls pc, {r5, r8, sl, sp, lr, pc} @ │ │ │ │ vmls.i8 d18, d0, d1 │ │ │ │ @ instruction: 0xf64b80b2 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ umaalne r2, r9, r7, r3 │ │ │ │ @@ -103944,94 +103944,94 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmib sl, {r8, r9, sp}^ │ │ │ │ strb r2, [r1, #-784] @ 0xfffffcf0 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ strt r5, [lr], r3, lsl #6 │ │ │ │ andscs r4, pc, #61865984 @ 0x3b00000 │ │ │ │ @ instruction: 0xf6492101 │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vshr.s64 q9, q2, #64 │ │ │ │ vhadd.s16 d0, d11, d29 │ │ │ │ - blls 0x1b4980 │ │ │ │ + blls 0x1b46e0 │ │ │ │ @ instruction: 0x101cf8da │ │ │ │ bl 0xfe9473d4 │ │ │ │ strbmi r0, [r1], #-520 @ 0xfffffdf8 │ │ │ │ blx 0xffdb3976 │ │ │ │ vabd.s8 q15, , │ │ │ │ vrsra.s64 , q1, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64bae61 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ @ instruction: 0xf649ae59 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ + vmla.i d17, d0, d0[0] │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - @ instruction: 0xe64df95b │ │ │ │ + @ instruction: 0xe64df8b3 │ │ │ │ tstcs r1, r3, lsl #28 │ │ │ │ @ instruction: 0xf6494638 │ │ │ │ - vmvn.i32 d20, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 q9, q10, #64 │ │ │ │ ldrtmi r0, [r3], -sp, lsr #4 │ │ │ │ - stc2 2, cr15, [r0], {61} @ 0x3d │ │ │ │ + blx 0x18b243e │ │ │ │ @ instruction: 0xf43f08b6 │ │ │ │ vmax.f32 d26, d7, d28 │ │ │ │ - @ instruction: 0xf2c058f0 │ │ │ │ + @ instruction: 0xf2c048b0 │ │ │ │ bl 0x1b7c0c │ │ │ │ stmdavs fp!, {r1, r2, r7, r9, sl} │ │ │ │ movwls r4, #1602 @ 0x642 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ - blx 0xffc32462 │ │ │ │ + blx 0x1432462 │ │ │ │ ldrhle r4, [r4, #37]! @ 0x25 │ │ │ │ @ instruction: 0xf649e719 │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - @ instruction: 0xe72af935 │ │ │ │ + str pc, [sl, -sp, lsl #17]! │ │ │ │ sbcspl pc, r2, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x97bd4 │ │ │ │ svcge 0x001ff43f │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ @ instruction: 0xf649af1c │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vsra.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vaddl.s8 q9, d16, d0 │ │ │ │ + vmla.i d17, d0, d0[0] │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ andcs lr, r0, pc, lsl #14 │ │ │ │ - cmppcs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsl #22 │ │ │ │ addne pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf940f1d1 │ │ │ │ - ldc2 2, cr15, [r8, #244] @ 0xf4 │ │ │ │ - eorscc pc, r0, r9, asr #12 │ │ │ │ + @ instruction: 0xf898f1d1 │ │ │ │ + ldc2l 2, cr15, [r8], #244 @ 0xf4 │ │ │ │ + rscsne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf90af0ee │ │ │ │ + @ instruction: 0xf862f0ee │ │ │ │ @ instruction: 0xf649e758 │ │ │ │ - vmla.f d18, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ blmi 0x175c9c │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1032410 │ │ │ │ + @ instruction: 0xf996f208 │ │ │ │ addeq sl, r9, r2, lsl #10 │ │ │ │ - eorseq fp, r2, r4, asr ip │ │ │ │ - eorseq fp, r2, r8, asr #24 │ │ │ │ + eorseq fp, r2, r4, lsl fp │ │ │ │ + eorseq fp, r2, r8, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcce04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf9b4c │ │ │ │ strmi fp, [lr], -r8, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf0a10300 │ │ │ │ - ldrtmi pc, [r0], -r1, lsr #19 @ │ │ │ │ + @ instruction: 0x4630f8f9 │ │ │ │ mrc2 7, 2, pc, cr14, cr2, {6} │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ blmi 0x8b4980 │ │ │ │ blls 0x24fca0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -104060,15 +104060,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd23 │ │ │ │ + svclt 0x0000fc83 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ rsbcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ movwcc r3, #33288 @ 0x8208 │ │ │ │ blne 0x2b3dd8 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ @@ -104095,30 +104095,30 @@ │ │ │ │ @ instruction: 0xf79a4010 │ │ │ │ @ instruction: 0xf8c0ba29 │ │ │ │ ldrmi ip, [ip], r8, lsr #32 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - msrmi SPSR_, #78643200 @ 0x4b00000 │ │ │ │ + msrcc CPSR_, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r0, r9, asr #12 │ │ │ │ + eorcc pc, r0, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf988f208 │ │ │ │ - msrmi SPSR_, #78643200 @ 0x4b00000 │ │ │ │ + @ instruction: 0xf8e0f208 │ │ │ │ + msrcc CPSR_, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, ip, r9, asr #12 │ │ │ │ + subcc pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf978f208 │ │ │ │ + @ instruction: 0xf8d0f208 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdhi pc, [r0], -r1 │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ ldrsbtcc pc, [r8], -r8 @ │ │ │ │ @@ -104197,28 +104197,28 @@ │ │ │ │ strbmi r1, [r8], -r1, ror #22 │ │ │ │ subsmi r4, pc, #956301312 @ 0x39000000 │ │ │ │ movwls r4, #9786 @ 0x263a │ │ │ │ ldmdb sl, {r1, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r9, [r9], #2818 @ 0xb02 │ │ │ │ ldrmi r1, [lr], #-2788 @ 0xfffff51c │ │ │ │ ldr r9, [r2, r3, lsl #22]! │ │ │ │ - cmppmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsmi pc, r8, r9, asr #12 │ │ │ │ + rsbscc pc, r8, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ vqsub.s8 d7, d24, d3 │ │ │ │ - @ instruction: 0xf649f8bf │ │ │ │ - vmla.f d20, d0, d0[2] │ │ │ │ + @ instruction: 0xf649f817 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ blmi 0xf5fb4 │ │ │ │ eorne pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf8b2f208 │ │ │ │ - eorseq fp, r2, ip, ror #24 │ │ │ │ + @ instruction: 0xf80af208 │ │ │ │ + eorseq fp, r2, ip, lsr #22 │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ movtpl pc, #578 @ 0x242 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmvs fp, {r1, r6, fp, sp, lr} │ │ │ │ @@ -104386,41 +104386,41 @@ │ │ │ │ @ instruction: 0xf6426f70 │ │ │ │ vqdmlsl.s , d0, d4 │ │ │ │ ldrbtmi r2, [fp], #-2967 @ 0xfffff469 │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xe72c675a │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ stmdavs r0!, {r0, r1, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - cdp2 0, 10, cr15, cr4, cr13, {7} │ │ │ │ + ldc2l 0, cr15, [ip, #948]! @ 0x3b4 │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ - stc2l 0, cr15, [sl, #948] @ 0x3b4 │ │ │ │ + stc2 0, cr15, [r2, #-948]! @ 0xfffffc4c │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0db │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - andpl pc, r8, r9, asr #12 │ │ │ │ + sbccc pc, r8, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf824f21b │ │ │ │ + @ instruction: 0xff7cf21a │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ blx 0xff03407c │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - andspl pc, ip, #76546048 @ 0x4900000 │ │ │ │ + sbcscc pc, ip, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - vmax.s d4, d13, d24 │ │ │ │ - @ instruction: 0x4622f899 │ │ │ │ + vmax.s d4, d12, d24 │ │ │ │ + qsub8mi pc, r2, r9 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf8eef79e │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - mrc2 2, 5, pc, cr8, cr11, {0} │ │ │ │ + mrc2 2, 0, pc, cr0, cr11, {0} │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldclt 0, cr15, [ip, #948] @ 0x3b4 │ │ │ │ + ldcllt 0, cr15, [r4], #948 @ 0x3b4 │ │ │ │ @ instruction: 0xf7da6920 │ │ │ │ blmi 0x5f56d0 │ │ │ │ ldrbtmi r9, [fp], #-2563 @ 0xfffff5fd │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ movwls lr, #22366 @ 0x575e │ │ │ │ ldc2l 7, cr15, [r0, #-860] @ 0xfffffca4 │ │ │ │ @@ -104543,15 +104543,15 @@ │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ ldrtmi pc, [r3], -r7, lsr #22 @ │ │ │ │ @ instruction: 0xf10d4604 │ │ │ │ strtmi r0, [r9], -fp, lsl #4 │ │ │ │ @ instruction: 0xf88d4640 │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7dbfc51 │ │ │ │ - @ instruction: 0xf95cf23d │ │ │ │ + @ instruction: 0xf8bcf23d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ @@ -104582,15 +104582,15 @@ │ │ │ │ ldrtmi pc, [r3], -pc, lsl #22 @ │ │ │ │ @ instruction: 0xf10d4684 │ │ │ │ strtmi r0, [r0], -sl, lsl #4 │ │ │ │ strbtmi r4, [r4], -r9, lsr #12 │ │ │ │ andgt pc, sl, sp, lsr #17 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ vaba.s q7, , │ │ │ │ - svclt 0x0000f90f │ │ │ │ + svclt 0x0000f86f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ @ instruction: 0x46154b1d │ │ │ │ @@ -104618,15 +104618,15 @@ │ │ │ │ @ instruction: 0xf0020240 │ │ │ │ ldrtmi pc, [r3], -r3, ror #21 @ │ │ │ │ bge 0x107f68 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ @ instruction: 0xe7d7fbbb │ │ │ │ - @ instruction: 0xf8c6f23d │ │ │ │ + @ instruction: 0xf826f23d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r6, lsl #1 │ │ │ │ blvc 0x971c04 │ │ │ │ @@ -104658,16 +104658,16 @@ │ │ │ │ rsbeq pc, r0, #66 @ 0x42 │ │ │ │ blx 0xfecb25fc │ │ │ │ @ instruction: 0x460c4633 │ │ │ │ strtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ blx 0x1b34606 │ │ │ │ - vaba.s q7, , q1 │ │ │ │ - svclt 0x0000f875 │ │ │ │ + vaba.s q7, q14, q1 │ │ │ │ + svclt 0x0000ffd5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcd828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ @@ -104680,30 +104680,30 @@ │ │ │ │ @ instruction: 0xf8d0bd97 │ │ │ │ bl 0x56e6f0 │ │ │ │ tstle r7, lr, lsl #30 │ │ │ │ @ instruction: 0x0c03eb02 │ │ │ │ svceq 0x0020f1bc │ │ │ │ @ instruction: 0xf1cebf98 │ │ │ │ stmible sl!, {r8, r9}^ │ │ │ │ - msrmi SPSR_, #78643200 @ 0x4b00000 │ │ │ │ + msrcc CPSR_, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, ip, r9, asr #12 │ │ │ │ + subcc pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r4], #28 │ │ │ │ - msrmi SPSR_, #78643200 @ 0x4b00000 │ │ │ │ + mcrr2 2, 0, pc, ip, cr7 @ │ │ │ │ + msrcc CPSR_, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r0, r9, asr #12 │ │ │ │ + eorcc pc, r0, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - stc2l 2, cr15, [r4], #28 │ │ │ │ + ldc2 2, cr15, [ip], #-28 @ 0xffffffe4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcd8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ andeq pc, r7, r2, lsl r0 @ │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ vst2.8 {d2-d5}, [r2], r0 │ │ │ │ @@ -104758,20 +104758,20 @@ │ │ │ │ @ instruction: 0xf1bc448c │ │ │ │ svclt 0x00980f10 │ │ │ │ stmible r9, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [sl], #-162 @ 0xffffff5e │ │ │ │ svclt 0x00182a10 │ │ │ │ bfi r1, ip, (invalid: 20:3) │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf6490332 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1d09000 │ │ │ │ - svclt 0x0000fb49 │ │ │ │ + svclt 0x0000faa1 │ │ │ │ movweq pc, #28672 @ 0x7000 @ │ │ │ │ ldmibmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r7, r0, lsr #32 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ andcc fp, r8, pc, ror ip │ │ │ │ ldmdavc pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @@ -104818,15 +104818,15 @@ │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ b 0x1439898 │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ bls 0x1aabe4 │ │ │ │ - blx 0xfe532b1c │ │ │ │ + @ instruction: 0xf9eaf0a3 │ │ │ │ muleq r0, r8, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcda9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ addlt r6, r2, r2, lsl #28 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -104881,19 +104881,19 @@ │ │ │ │ @ instruction: 0xf001b300 │ │ │ │ blcs 0xb7580 │ │ │ │ @ instruction: 0xf001d01e │ │ │ │ blcs 0x137598 │ │ │ │ @ instruction: 0xf001d02d │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r8} │ │ │ │ @ instruction: 0xf649d00a │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ blmi 0xbf6e44 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - blx 0x15b30dc │ │ │ │ + @ instruction: 0xf9acf1d0 │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ bllt 0xfeb50a14 │ │ │ │ ldrtmi r9, [r0], -ip, lsl #18 │ │ │ │ stc2 7, cr15, [r0, #988]! @ 0x3dc │ │ │ │ strb r8, [r4, ip] │ │ │ │ cdpne 2, 4, cr0, cr8, cr4, {1} │ │ │ │ @@ -104924,20 +104924,20 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x98a8c │ │ │ │ @ instruction: 0xf64bd0c2 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [fp, #1051]! @ 0x41b │ │ │ │ strtmi r9, [r9], -ip, lsl #20 │ │ │ │ - subpl pc, r4, r9, asr #12 │ │ │ │ + andmi pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9d4f0ed │ │ │ │ + @ instruction: 0xf92cf0ed │ │ │ │ svclt 0x0000e7b2 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - mlaseq r2, r0, ip, fp │ │ │ │ + eorseq fp, r2, r0, asr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfebcaa18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ blmi 0x173f6b8 │ │ │ │ @@ -105010,35 +105010,35 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf64be78a │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r9, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74658 │ │ │ │ @ instruction: 0x2000fcb3 │ │ │ │ - msrpl R12_usr, r9 │ │ │ │ + mvncc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf952f1d0 │ │ │ │ - stc2 2, cr15, [sl, #240]! @ 0xf0 │ │ │ │ + @ instruction: 0xf8aaf1d0 │ │ │ │ + stc2 2, cr15, [sl, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0x53bef24b │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x98c1c │ │ │ │ @ instruction: 0xf64bd0e7 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ @ instruction: 0x46299a19 │ │ │ │ - rsbpl pc, ip, r9, asr #12 │ │ │ │ + eormi pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf90cf0ed │ │ │ │ + @ instruction: 0xf864f0ed │ │ │ │ svclt 0x0000e7d7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq fp, r2, r0, lsr #25 │ │ │ │ + eorseq fp, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcdde8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ ldrbeq sp, [r4, #1] │ │ │ │ blcc 0xec064 │ │ │ │ @@ -105059,15 +105059,15 @@ │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ b 0x1439c58 │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x76c78 │ │ │ │ svceq 0x0001ea1c │ │ │ │ blls 0x12afa4 │ │ │ │ - @ instruction: 0xf8b0f0a3 │ │ │ │ + @ instruction: 0xf808f0a3 │ │ │ │ @ instruction: 0xf7f79902 │ │ │ │ svclt 0x0000fc4b │ │ │ │ muleq r0, r8, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -105148,43 +105148,43 @@ │ │ │ │ svcvs 0x0000e850 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r0, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr4, cr4, {7} │ │ │ │ ldrb r7, [r9, -ip, asr #1]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ blmi 0x6f7270 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - @ instruction: 0xf1d032ba │ │ │ │ - @ instruction: 0xf64bf83f │ │ │ │ + @ instruction: 0xf1cf32ba │ │ │ │ + @ instruction: 0xf64bff97 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdbls ip, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ vqdmulh.s d31, d27, d11 │ │ │ │ vqdmlal.s , d16, d2[0] │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bls 0x3ac5ac │ │ │ │ @ instruction: 0xf6494629 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0ec002d │ │ │ │ - @ instruction: 0xe7e4fff1 │ │ │ │ + strb pc, [r4, r9, asr #30]! @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ blmi 0x1772c8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - @ instruction: 0xf1d032cd │ │ │ │ - svclt 0x0000f813 │ │ │ │ + @ instruction: 0xf1cf32cd │ │ │ │ + svclt 0x0000ff6b │ │ │ │ muleq r0, r8, r0 │ │ │ │ - ldrhteq fp, [r2], -r0 │ │ │ │ + eorseq fp, r2, r0, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrvs 6, 0, r4, cr3, cr13, {0} │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0xf8d34614 │ │ │ │ @@ -105296,19 +105296,19 @@ │ │ │ │ @ instruction: 0xe74adcf6 │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x91064 │ │ │ │ ldmdbls r3, {r4, r5, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f74638 │ │ │ │ andcs pc, r0, r7, ror sl @ │ │ │ │ - msrpl R12_usr, r9 │ │ │ │ + mvncc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, asr #22 │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xff16f1cf │ │ │ │ + cdp2 1, 6, cr15, cr14, cr15, {6} │ │ │ │ stmdacc r5, {r2, fp, ip, pc} │ │ │ │ svclt 0x00982802 │ │ │ │ ldmdale r2!, {r0, r3, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf8030a22 │ │ │ │ b 0x1109c30 │ │ │ │ beq 0xa8f844 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @@ -105358,42 +105358,42 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x99154 │ │ │ │ @ instruction: 0xf64bd087 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r0, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46319a13 │ │ │ │ - sbcpl pc, r0, r9, asr #12 │ │ │ │ + addmi pc, r0, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - cdp2 0, 7, cr15, cr0, cr12, {7} │ │ │ │ + stc2l 0, cr15, [r8, #944] @ 0x3b0 │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - msrpl R12_usr, r9 │ │ │ │ + mvncc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andmi pc, r1, #64, 4 │ │ │ │ - cdp2 1, 9, cr15, cr2, cr15, {6} │ │ │ │ + stc2l 1, cr15, [sl, #828]! @ 0x33c │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq fp, r2, r0, asr #25 │ │ │ │ + eorseq fp, r2, r0, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf649b08b │ │ │ │ vmull.s q10, d16, d0[1] │ │ │ │ @ instruction: 0x46062a97 │ │ │ │ ldrmi r4, [r1], r8, lsl #13 │ │ │ │ vsubw.u8 , , d3 │ │ │ │ movwls r0, #29632 @ 0x73c0 │ │ │ │ - cmnpeq sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + msrvc CPSR_fsc, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_xc, #192, 4 │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ @ instruction: 0x46504632 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ - ldc2l 0, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ + ldc2l 0, cr15, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ addhi pc, r6, r0 │ │ │ │ stmdbls r3, {r1, r7, r9, fp, sp, lr} │ │ │ │ b 0x911588 │ │ │ │ stmibvs r7, {r0, r8, sl} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ strle r0, [sp, #-1872] @ 0xfffff8b0 │ │ │ │ @@ -105419,228 +105419,228 @@ │ │ │ │ ldmdble r7, {r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ @ instruction: 0xe7c01c7e │ │ │ │ teqle sl, sl, asr #10 │ │ │ │ rscsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - movwcs pc, #3009 @ 0xbc1 @ │ │ │ │ + movwcs pc, #2841 @ 0xb19 @ │ │ │ │ @ instruction: 0x61264620 │ │ │ │ @ instruction: 0xf6496163 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - @ instruction: 0xe7e5fab9 │ │ │ │ + @ instruction: 0xe7e5fa11 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf0f19205 │ │ │ │ - vmovne.s8 pc, d19[5] │ │ │ │ + vaddne.f64 d31, d3, d9 │ │ │ │ @ instruction: 0x61a34620 │ │ │ │ @ instruction: 0xf8c44651 │ │ │ │ @ instruction: 0xf0f1b01c │ │ │ │ - bls 0x1f5cd0 │ │ │ │ + bls 0x1f5a30 │ │ │ │ movweq pc, #32773 @ 0x8005 @ │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ blcs 0x97584 │ │ │ │ ldrsbtcs sp, [r8], -r0 │ │ │ │ - blx 0xfeeb393c │ │ │ │ + blx 0x4b393c │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ stmib r0, {r0, r2, r8, r9, sp, lr}^ │ │ │ │ andcc r3, r8, r7, lsl #14 │ │ │ │ - blx 0xfe533618 │ │ │ │ + @ instruction: 0xf9eaf0f1 │ │ │ │ @ instruction: 0x4651e7be │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a43205 │ │ │ │ movwls r0, #37640 @ 0x9308 │ │ │ │ - blx 0xfe23362e │ │ │ │ + blx 0xff83362c │ │ │ │ bls 0x21de80 │ │ │ │ ldmdale ip, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ ldmib sp, {r4, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf0eb1008 │ │ │ │ - strb pc, [lr, -r7, asr #31]! @ │ │ │ │ + @ instruction: 0xe76eff1f │ │ │ │ svceq 0x0008f019 │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ andlt r9, fp, r4, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ usub8mi r8, r1, r0 │ │ │ │ @ instruction: 0xf0f14620 │ │ │ │ - stmdbls r8, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - @ instruction: 0xffaef0eb │ │ │ │ + @ instruction: 0xff06f0eb │ │ │ │ mlascs r8, r0, r7, lr │ │ │ │ @ instruction: 0xf1c19305 │ │ │ │ - blls 0x1f5c98 │ │ │ │ + blls 0x1f59f8 │ │ │ │ @ instruction: 0xf6496186 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ blcc 0xbf924 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ orrvs r3, r3, r8 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ cmpvs r3, r8, lsr #32 │ │ │ │ - blx 0x14336a0 │ │ │ │ + @ instruction: 0xf9a6f0f1 │ │ │ │ @ instruction: 0xf4bf45b8 │ │ │ │ qsub16mi sl, r0, r8 │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ - blx 0x11336b6 │ │ │ │ + blx 0xfe7336b4 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0x6123b014 │ │ │ │ - blx 0xeb36cc │ │ │ │ + @ instruction: 0xf990f0f1 │ │ │ │ @ instruction: 0xf1c12038 │ │ │ │ - movwcs pc, #2637 @ 0xa4d @ │ │ │ │ + movwcs pc, #2469 @ 0x9a5 @ │ │ │ │ @ instruction: 0xf6496186 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ stmib r0, {r0, r1, r2, r4, r7, r8, sp}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ addvs r3, r5, #8 │ │ │ │ - blx 0xab36ec │ │ │ │ + @ instruction: 0xf980f0f1 │ │ │ │ cdpne 7, 7, cr14, cr3, cr14, {5} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf649b01c │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ @ instruction: 0x61a32197 │ │ │ │ @ instruction: 0xf0f19205 │ │ │ │ - bls 0x1f5bb0 │ │ │ │ + bls 0x1f5910 │ │ │ │ @ instruction: 0xf63f45b8 │ │ │ │ @ instruction: 0xf0c0af0a │ │ │ │ @ instruction: 0x072b80d1 │ │ │ │ bfi sp, sl, #11, #15 │ │ │ │ svclt 0x00480728 │ │ │ │ ldrle r6, [r5], #677 @ 0x2a5 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - @ instruction: 0xf1a4fb05 │ │ │ │ - @ instruction: 0xf6480008 │ │ │ │ - vbic.i32 q8, #13 @ 0x0000000d │ │ │ │ + @ instruction: 0xf1a4fa5d │ │ │ │ + vhadd.s8 d16, d8, d8 │ │ │ │ + vaddw.s8 , q0, d29 │ │ │ │ @ instruction: 0xf0eb0123 │ │ │ │ - str pc, [r5, r9, asr #30] │ │ │ │ + str pc, [r5, r1, lsr #29] │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - movwcs pc, #2805 @ 0xaf5 @ │ │ │ │ + movwcs pc, #2637 @ 0xa4d @ │ │ │ │ cmnvs r3, r0, lsr #12 │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ @ instruction: 0xf0f16123 │ │ │ │ - streq pc, [r9, -fp, ror #19]! │ │ │ │ + streq pc, [r9, -r3, asr #18]! │ │ │ │ svcge 0x0070f57f │ │ │ │ cdpcs 7, 0, cr14, cr0, cr14, {5} │ │ │ │ @ instruction: 0xf1b8d161 │ │ │ │ strdle r3, [r9, -pc]! │ │ │ │ @ instruction: 0xf1c12038 │ │ │ │ - movwcs pc, #2551 @ 0x9f7 @ │ │ │ │ + movwcs pc, #2383 @ 0x94f @ │ │ │ │ @ instruction: 0xf6496186 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ stmib r0, {r0, r1, r2, r4, r7, r8, sp}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf8c03008 │ │ │ │ @ instruction: 0xf0f19028 │ │ │ │ - smmls r7, r1, r9, pc @ │ │ │ │ + ldrb pc, [r7, -r9, lsr #18] @ │ │ │ │ teqle r7, r0, lsl #22 │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - @ instruction: 0xf9e2f1c1 │ │ │ │ + @ instruction: 0xf93af1c1 │ │ │ │ bls 0x148bf4 │ │ │ │ tstpeq r1, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcc r6, r8, r7, lsl #4 │ │ │ │ @ instruction: 0xf6496101 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ tstvs sl, #-1073741787 @ 0xc0000025 │ │ │ │ bicsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0f1625a │ │ │ │ - @ instruction: 0xe73ff9b9 │ │ │ │ + udiv pc, r1, r9 │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andls r2, r0, #0, 6 │ │ │ │ sbcmi pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f19301 │ │ │ │ - strmi pc, [r4], -r3, lsr #25 │ │ │ │ + @ instruction: 0x4604fbfb │ │ │ │ sbcle r2, r7, r0, lsl #16 │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ @ instruction: 0xf649d1c4 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - movwcs pc, #2719 @ 0xa9f @ │ │ │ │ + movwcs pc, #2551 @ 0x9f7 @ │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ @ instruction: 0x61262197 │ │ │ │ @ instruction: 0xf0f16163 │ │ │ │ - @ instruction: 0xe71df997 │ │ │ │ + ldr pc, [sp, -pc, ror #17] │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - @ instruction: 0xf9aaf1c1 │ │ │ │ + @ instruction: 0xf902f1c1 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0f13008 │ │ │ │ - bls 0x175a84 │ │ │ │ + bls 0x1757e4 │ │ │ │ mrcne 7, 3, lr, cr2, cr4, {5} │ │ │ │ andls r4, r1, r3, lsl #12 │ │ │ │ sbcmi pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f19200 │ │ │ │ - strmi pc, [r5], -pc, ror #24 │ │ │ │ + strmi pc, [r5], -r7, asr #23 │ │ │ │ addsle r2, r0, r0, lsl #16 │ │ │ │ ldrmi r6, [r9, #2691] @ 0xa83 │ │ │ │ @ instruction: 0xf649d18d │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - @ instruction: 0xf1b8fa6b │ │ │ │ + @ instruction: 0xf1b8f9c3 │ │ │ │ strdle r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf1084623 │ │ │ │ strls r0, [r1], #-513 @ 0xfffffdff │ │ │ │ sbcmi pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f19200 │ │ │ │ - @ instruction: 0x4604fc55 │ │ │ │ + strmi pc, [r4], -sp, lsr #23 │ │ │ │ movwcs fp, #2928 @ 0xb70 │ │ │ │ andshi pc, r8, r5, asr #17 │ │ │ │ strtmi r6, [r8], -fp, ror #3 │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ - @ instruction: 0xf952f0f1 │ │ │ │ + @ instruction: 0xf8aaf0f1 │ │ │ │ @ instruction: 0xf108e6d8 │ │ │ │ strtmi r0, [r0], -r1, lsl #6 │ │ │ │ andslt pc, r4, r4, asr #17 │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f16123 │ │ │ │ - str pc, [lr, -r5, asr #18]! │ │ │ │ + @ instruction: 0xe72ef89d │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - @ instruction: 0xf958f1c1 │ │ │ │ + @ instruction: 0xf8b0f1c1 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ andvs r0, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf6496302 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ @ instruction: 0xf8c02197 │ │ │ │ @ instruction: 0xf8c0b01c │ │ │ │ andcc fp, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xf0f16103 │ │ │ │ - ldr pc, [r8, -pc, lsr #18] │ │ │ │ + ldr pc, [r8, -r7, lsl #17] │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ @ instruction: 0xf649d1cd │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - @ instruction: 0xf1a4fa23 │ │ │ │ + @ instruction: 0xf1a4f97b │ │ │ │ ldmib r4, {r3}^ │ │ │ │ stmib r5, {r1, r2, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf6482306 │ │ │ │ - vbic.i32 q8, #13 @ 0x0000000d │ │ │ │ + vcgt.s8 d18, d8, d6 │ │ │ │ + vaddw.s8 , q0, d29 │ │ │ │ @ instruction: 0xf0eb0123 │ │ │ │ - ldr pc, [lr, r3, ror #28]! │ │ │ │ + @ instruction: 0xe7befdbb │ │ │ │ mcrlt 7, 4, pc, cr10, cr6, {7} @ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsbscs pc, pc, r0, lsl #17 │ │ │ │ ldmdalt lr, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmls.f32 s8, s26, s22 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ blcs 0xe3a90 │ │ │ │ @@ -105657,68 +105657,68 @@ │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ @ instruction: 0xf09f38ff │ │ │ │ - @ instruction: 0xf04ffca3 │ │ │ │ + @ instruction: 0xf04ffbfb │ │ │ │ andcs r3, r0, #4177920 @ 0x3fc000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6498900 │ │ │ │ vmla.i d20, d16, d0[1] │ │ │ │ @ instruction: 0xf0f12097 │ │ │ │ - @ instruction: 0x4604fbd1 │ │ │ │ + strmi pc, [r4], -r9, lsr #22 │ │ │ │ ands fp, r2, r0, lsr r9 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xffab3996 │ │ │ │ + blx 0x10b3996 │ │ │ │ cmnlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #19 │ │ │ │ stmdbvs r1!, {r0, r1, r5, r7, r9, fp, sp, lr} │ │ │ │ strmi r3, [r8, r1, lsl #4]! │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stmdbcs r0, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf09fd0ec │ │ │ │ - @ instruction: 0x4620fc95 │ │ │ │ + strtmi pc, [r0], -sp, ror #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ movwcs fp, #32910 @ 0x808e │ │ │ │ @ instruction: 0xf6492101 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vrshr.s64 d20, d28, #64 │ │ │ │ vhsub.s8 d16, d3, d29 │ │ │ │ - vmls.i d23, d0, d0[0] │ │ │ │ + vaddhn.i16 d22, q0, q0 │ │ │ │ movwls r0, #13362 @ 0x3432 │ │ │ │ strmi r9, [r0], r1, lsl #6 │ │ │ │ - vhsub.s8 d25, d2, d5 │ │ │ │ - vrshr.s64 q8, q4, #64 │ │ │ │ + @ instruction: 0xf6419205 │ │ │ │ + vrshr.s64 d23, d8, #64 │ │ │ │ strls r0, [r2], #-562 @ 0xfffffdce │ │ │ │ @ instruction: 0xf6499204 │ │ │ │ - vmlal.s q11, d0, d0[1] │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ andls r0, r0, #-805306366 @ 0xd0000002 │ │ │ │ - rscpl pc, r8, #76546048 @ 0x4900000 │ │ │ │ + adcmi pc, r8, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mrc2 2, 3, pc, cr8, cr11, {1} │ │ │ │ + ldc2l 2, cr15, [r8, #236] @ 0xec │ │ │ │ bcc 0x73798 │ │ │ │ - mcrr2 0, 9, pc, r8, cr15 @ │ │ │ │ + blx 0xfe8b38de │ │ │ │ blcc 0x737a0 │ │ │ │ sbcmi pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ blge 0xb1da8 │ │ │ │ - blx 0x1e33a3e │ │ │ │ + blx 0xff433a3c │ │ │ │ eorsle r2, r9, r0, lsl #16 │ │ │ │ - strvs pc, [r4, -r9, asr #12] │ │ │ │ + strbmi pc, [r4, r9, asr #12] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ movwcs r6, #35490 @ 0x8aa2 │ │ │ │ @ instruction: 0xf01269a0 │ │ │ │ stmdbvs r6!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf0122172 │ │ │ │ @@ -105733,84 +105733,84 @@ │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ ldrtmi lr, [sl], -fp, lsl #4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andls r9, r4, r6, lsl #6 │ │ │ │ movwls r4, #9792 @ 0x2640 │ │ │ │ strls r9, [r5, #-1289] @ 0xfffffaf7 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 2, 1, pc, cr6, cr11, {1} │ │ │ │ + ldc2 2, cr15, [r6, #236] @ 0xec │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0f1ab00 │ │ │ │ - @ instruction: 0x4604fb5b │ │ │ │ + @ instruction: 0x4604fab3 │ │ │ │ bicle r2, fp, r0, lsl #16 │ │ │ │ pop {r1, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf09f4df0 │ │ │ │ - svclt 0x0000bc11 │ │ │ │ + svclt 0x0000bb69 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebce904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ vmla.i d20, d16, d0[1] │ │ │ │ @ instruction: 0xf0f12097 │ │ │ │ - cmpplt r0, r1, lsr #22 @ p-variant is OBSOLETE │ │ │ │ + hvclt 4009 @ 0xfa9 │ │ │ │ andlt r6, r4, r0, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf09fbd10 │ │ │ │ - cmpplt r0, r3, lsl ip @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, fp, ror #22 @ p-variant is OBSOLETE │ │ │ │ andlt r2, r4, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsl sp │ │ │ │ - blx 0xff4339d2 │ │ │ │ + blx 0xa339d2 │ │ │ │ strtmi r9, [r2], -r3, lsl #22 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ sbcmi pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - blx 0x33b2c │ │ │ │ + blx 0x1633b2c │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ - blx 0xff6339ee │ │ │ │ + blx 0xc339ee │ │ │ │ andlt r6, r4, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf09fbd10 │ │ │ │ - ldrb pc, [r9, fp, asr #23] @ │ │ │ │ + ldrb pc, [r9, r3, lsr #22] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebce990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ tstle sl, #268435464 @ 0x10000008 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ - blx 0xff833a22 │ │ │ │ + blx 0xe33a22 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ @ instruction: 0xf6492300 │ │ │ │ vmla.i d20, d16, d0[1] │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0f11300 │ │ │ │ - blx 0xfecb6310 │ │ │ │ + blx 0xfecb6070 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd00 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ blmi 0xf7898 │ │ │ │ andvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - mcrr2 2, 0, pc, r0, cr6 @ │ │ │ │ - ldrsbteq fp, [r2], -r0 │ │ │ │ + blx 0xfe6b4006 │ │ │ │ + mlaseq r2, r0, fp, fp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed853 │ │ │ │ teqpvs ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ @@ -105820,15 +105820,15 @@ │ │ │ │ bcs 0x89264 │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r7], -lr, asr #2 │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09f443c │ │ │ │ - b 0x1b668c │ │ │ │ + b 0x1b63ec │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf649d32a │ │ │ │ vqdmlsl.s q10, d16, d0[1] │ │ │ │ @ instruction: 0xf10a2797 │ │ │ │ strd r3, [sl], -pc @ │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ @@ -105837,78 +105837,78 @@ │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ blne 0xb6c4c4 │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f11900 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x77898 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x5f7974 │ │ │ │ subcs pc, r5, #64, 4 │ │ │ │ - blx 0xff5340e2 │ │ │ │ - msrvs R12_usr, r9 │ │ │ │ + blx 0xb340e2 │ │ │ │ + mvnmi pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsvs pc, ip, r9, asr #12 │ │ │ │ + eorspl pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0f │ │ │ │ vqsub.s8 d7, d6, d2 │ │ │ │ - @ instruction: 0xf649fbc5 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + @ instruction: 0xf649fb1d │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ blmi 0x2b79a8 │ │ │ │ subcs pc, r7, #64, 4 │ │ │ │ - blx 0xfeeb4116 │ │ │ │ - msrvs R12_usr, r9 │ │ │ │ + blx 0x4b4116 │ │ │ │ + mvnmi pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsvs pc, r8, r9, asr #12 │ │ │ │ + andspl pc, r8, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s8 q1, q3, q3 │ │ │ │ - svclt 0x0000fbab │ │ │ │ - eorseq fp, r2, r8, ror #25 │ │ │ │ + svclt 0x0000fb03 │ │ │ │ + eorseq fp, r2, r8, lsr #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - mrc2 2, 4, pc, cr12, cr7, {1} │ │ │ │ + ldc2l 2, cr15, [ip, #220]! @ 0xdc │ │ │ │ @ instruction: 0xf09f4606 │ │ │ │ - vpadd.i8 d31, d2, d3 │ │ │ │ + vpmax.s8 , q1, │ │ │ │ vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf04f0395 │ │ │ │ @ instruction: 0xf6490900 │ │ │ │ vmla.i d20, d16, d0[1] │ │ │ │ ldmvs ip, {r0, r1, r2, r4, r7, sp} │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00ad45b0 │ │ │ │ rsbsmi r4, r3, #37 @ 0x25 │ │ │ │ blne 0xb879d4 │ │ │ │ @ instruction: 0xf106bfb6 │ │ │ │ @ instruction: 0xf10434ff │ │ │ │ stmdbne r4!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ strbmi r4, [fp], -sl, lsr #12 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9f6f0f1 │ │ │ │ + @ instruction: 0xf94ef0f1 │ │ │ │ ldmib r0, {r6, r8, ip, sp, pc}^ │ │ │ │ bvs 0xfe240598 │ │ │ │ @ instruction: 0xf17342a2 │ │ │ │ @ instruction: 0xd3250300 │ │ │ │ strle r0, [sl], #-1979 @ 0xfffff845 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -105923,48 +105923,48 @@ │ │ │ │ @ instruction: 0xf0172397 │ │ │ │ @ instruction: 0xf1040f05 │ │ │ │ svclt 0x00140101 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ ldmdavs r8, {r0, r3, r6, r8, r9, fp, ip} │ │ │ │ andlt r4, r3, r8, lsr #8 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stmiblt r8, {r3, r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8!, {r3, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r0, #2056]! @ 0x808 │ │ │ │ and sp, ip, r3, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, r9, fp, sp, lr} │ │ │ │ andcc r4, r8, pc, lsl r3 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9d8f0f1 │ │ │ │ + @ instruction: 0xf930f0f1 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf649e7c8 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vshr.s64 d22, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0xf7abc │ │ │ │ addcs pc, r2, #64, 4 │ │ │ │ - blx 0xc3422a │ │ │ │ - eorseq fp, r2, r0, lsl #26 │ │ │ │ + blx 0xfe234228 │ │ │ │ + eorseq fp, r2, r0, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrne 6, 0, r4, cr2, cr0, {4} │ │ │ │ @ instruction: 0xf388fab8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdbeq fp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf000429a │ │ │ │ strmi r8, [lr], -ip, asr #1 │ │ │ │ strmi r2, [r1], r0, lsl #10 │ │ │ │ - blx 0x1633cc0 │ │ │ │ + @ instruction: 0xf9aef09f │ │ │ │ sbcmi pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf986f0f1 │ │ │ │ + @ instruction: 0xf8def0f1 │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ strbteq r6, [r1], r4, lsl #21 │ │ │ │ @ instruction: 0xf014d57c │ │ │ │ eorle r0, r1, r2, lsl #14 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d9d067 │ │ │ │ @ instruction: 0xf8d33060 │ │ │ │ @@ -105972,21 +105972,21 @@ │ │ │ │ rsble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf7d04640 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d0d05b │ │ │ │ vshr.u8 d26, d4, #6 │ │ │ │ @ instruction: 0xf10a3a80 │ │ │ │ @ instruction: 0xf09f0a01 │ │ │ │ - ldrbmi pc, [r0], -r3, asr #20 @ │ │ │ │ + @ instruction: 0x4650f99b │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 2, cr15, [lr, #220] @ 0xdc │ │ │ │ + ldc2 2, cr15, [lr, #-220]! @ 0xffffff24 │ │ │ │ movtpl pc, #578 @ 0x242 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmvs r9, {r1, r9, sl, lr} │ │ │ │ addsmi r4, r0, #72, 4 @ 0x80000004 │ │ │ │ subsmi sp, r3, #372736 @ 0x5b000 │ │ │ │ andsmi r4, lr, r5, lsl r6 │ │ │ │ rsbsle r2, pc, r0, lsl #20 │ │ │ │ @@ -106006,32 +106006,32 @@ │ │ │ │ blx 0xfe0b6480 │ │ │ │ ldmdble pc, {r0, r1, r5, r7, r8, sl, lr}^ @ │ │ │ │ @ instruction: 0xf04f1935 │ │ │ │ stmdals r3, {fp} │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0f18004 │ │ │ │ - stmdacs r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ bvs 0xfe12beb8 │ │ │ │ @ instruction: 0x06d24317 │ │ │ │ stmdbls r6, {r0, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andcs r4, r2, #70254592 @ 0x4300000 │ │ │ │ strtmi r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ streq pc, [r2, -r7, asr #32] │ │ │ │ blx 0xffe35b38 │ │ │ │ @ instruction: 0xf04fe7d7 │ │ │ │ @ instruction: 0xf09f0a01 │ │ │ │ - ldrbmi pc, [r0], -fp, ror #19 @ │ │ │ │ + ldrbmi pc, [r0], -r3, asr #18 @ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ beq 0xb3c9c │ │ │ │ - @ instruction: 0xf9dcf09f │ │ │ │ + @ instruction: 0xf934f09f │ │ │ │ andlt r4, r9, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdmi r8, [lr], -r0 │ │ │ │ bne 0x1cc942c │ │ │ │ @@ -106048,40 +106048,40 @@ │ │ │ │ @ instruction: 0xf007bf54 │ │ │ │ @ instruction: 0xf0470707 │ │ │ │ @ instruction: 0xf6490701 │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x463a2397 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ vqshl.s64 d4, d16, d8 │ │ │ │ - strb pc, [r4, -pc, asr #17]! @ │ │ │ │ + strb pc, [r4, -pc, lsr #16]! @ │ │ │ │ strb r9, [r7, r7, lsl #26]! │ │ │ │ beq 0xf3d0c │ │ │ │ @ instruction: 0xf649e7ef │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xf7c98 │ │ │ │ addscs pc, fp, #64, 4 │ │ │ │ - blx 0x10b4404 │ │ │ │ - eorseq fp, r2, r0, lsl sp │ │ │ │ + @ instruction: 0xf998f206 │ │ │ │ + ldrsbteq fp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcedf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ andle r2, r3, r1, lsl #16 │ │ │ │ svclt 0x00182802 │ │ │ │ andle r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf83af20a │ │ │ │ + @ instruction: 0xff92f209 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ svclt 0x0000fc3f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r4, r4, asr #28 │ │ │ │ @@ -106093,19 +106093,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x468087f0 │ │ │ │ @ instruction: 0xf6494692 │ │ │ │ vmlsl.s q10, d16, d0[1] │ │ │ │ vmin.s8 d18, d18, d7 │ │ │ │ vqdmlsl.s , d0, d0[0] │ │ │ │ @ instruction: 0xf09f0795 │ │ │ │ - strcs pc, [r0, #-2419] @ 0xfffff68d │ │ │ │ + strcs pc, [r0, #-2251] @ 0xfffff735 │ │ │ │ strbmi r4, [r2], -r1, lsl #13 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf86cf0f1 │ │ │ │ + @ instruction: 0xffc4f0f0 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldrmi r2, [r0, #774] @ 0x306 │ │ │ │ movweq lr, #15221 @ 0x3b75 │ │ │ │ @ instruction: 0xf8dcd33e │ │ │ │ b 0xafbd64 │ │ │ │ @ instruction: 0xf0330301 │ │ │ │ @@ -106116,28 +106116,28 @@ │ │ │ │ cmnplt r8, #2768 @ p-variant is OBSOLETE @ 0xad0 │ │ │ │ bl 0xfe991fa8 │ │ │ │ subsmi r0, r1, #8, 6 @ 0x20000000 │ │ │ │ eorle r4, r6, #-1342177272 @ 0xb0000008 │ │ │ │ @ instruction: 0xf1b92001 │ │ │ │ strdle r3, [r0, #255] @ 0xff │ │ │ │ @ instruction: 0xf09f9003 │ │ │ │ - stmdals r3, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldmib ip, {r0, r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r2, r2, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ @ instruction: 0xf102d2f0 │ │ │ │ strb r0, [r8, r1, lsl #16] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf09fd1eb │ │ │ │ - @ instruction: 0xf649f8fd │ │ │ │ + @ instruction: 0xf649f855 │ │ │ │ vmla.i d20, d16, d0[1] │ │ │ │ @ instruction: 0x46422097 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf0f14500 │ │ │ │ - cmpplt r8, sp, lsr #16 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0f04500 │ │ │ │ + smlalbblt pc, r8, r5, pc @ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ bl 0xfeab1c0c │ │ │ │ ldr r0, [r0, r2, lsl #16]! │ │ │ │ ldrb r2, [r4, r0] │ │ │ │ ldrb r4, [r5, r8, asr #12] │ │ │ │ str fp, [r5, r1, lsl #2] │ │ │ │ @@ -106146,55 +106146,55 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcef3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf09f4616 │ │ │ │ - @ instruction: 0xf649f8d1 │ │ │ │ + @ instruction: 0xf649f829 │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ ldmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ teqpvs ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r5, r9, fp, ip} │ │ │ │ ldmdale r5!, {r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x46112210 │ │ │ │ @ instruction: 0xff62f7ff │ │ │ │ ldm r4, {r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf09f000f │ │ │ │ - strtmi pc, [r8], -pc, asr #17 │ │ │ │ + strtmi pc, [r8], -r7, lsr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - @ instruction: 0xf8c4f09f │ │ │ │ + @ instruction: 0xf81cf09f │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x46384631 │ │ │ │ blx 0xfe9b5d82 │ │ │ │ bicpl pc, r6, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x99e20 │ │ │ │ @ instruction: 0xf64bd0f4 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [sp, #1051]! @ 0x41b │ │ │ │ @ instruction: 0xf6494631 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ - @ instruction: 0xf0ec002d │ │ │ │ - strb pc, [r5, fp, lsl #16]! @ │ │ │ │ - msrpl R12_usr, r9 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ + @ instruction: 0xf0eb002d │ │ │ │ + strb pc, [r5, r3, ror #30]! @ │ │ │ │ + mvncc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r9, asr #12 │ │ │ │ + addspl pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbccs r4, lr, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf940f206 │ │ │ │ - eorseq fp, r2, r0, lsr #26 │ │ │ │ + @ instruction: 0xf898f206 │ │ │ │ + eorseq fp, r2, r0, ror #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdbmi r5, {r3, r7, r9, sl, lr}^ │ │ │ │ ldmdbeq sp, {r1, r2, r3, r7, ip, sp, pc}^ │ │ │ │ tstls sp, r9, lsl #16 │ │ │ │ @@ -106271,23 +106271,23 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmiavs r4!, {r1, r2, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldm r4, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strcc r2, [r8], #-895 @ 0xfffffc81 │ │ │ │ ldrsbeq lr, [pc, #-132] @ 0x77eb8 │ │ │ │ andcs lr, r0, r9, asr #15 │ │ │ │ - msrpl R12_usr, r9 │ │ │ │ + mvncc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ - @ instruction: 0xff78f1ce │ │ │ │ - blx 0xff4b4846 │ │ │ │ + cdp2 1, 13, cr15, cr0, cr14, {6} │ │ │ │ + blx 0xcb4846 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq fp, r2, r8, lsr sp │ │ │ │ + ldrshteq fp, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcf16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ streq pc, [r7], #-2 │ │ │ │ movweq pc, #28706 @ 0x7022 @ │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ @@ -106318,15 +106318,15 @@ │ │ │ │ blmi 0x248c24 │ │ │ │ blls 0x1d2050 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x1fb48ee │ │ │ │ + blx 0xff7b48ec │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r5, r4, asr r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ @@ -106369,25 +106369,25 @@ │ │ │ │ b 0x10888e0 │ │ │ │ strb r4, [r5, r1, lsl #6] │ │ │ │ stmdavs fp, {r1, r3, fp, sp, lr}^ │ │ │ │ strmi lr, [r8], -r2, asr #15 │ │ │ │ blx 0x1f360ba │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ @ instruction: 0x2000e7bc │ │ │ │ - msrpl R12_usr, r9 │ │ │ │ + mvncc pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ - cdp2 1, 11, cr15, cr4, cr14, {6} │ │ │ │ + cdp2 1, 0, cr15, cr12, cr14, {6} │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff9903 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ str r4, [r9, fp, lsl #12]! │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq fp, r2, r8, asr #26 │ │ │ │ + eorseq fp, r2, r8, lsl #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, asr r9 │ │ │ │ mcrvs 6, 1, r4, cr10, cr14, {0} │ │ │ │ @ instruction: 0xf8d29808 │ │ │ │ @@ -106433,21 +106433,21 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8e34 │ │ │ │ blx 0x2341b8 │ │ │ │ blx 0xa349c4 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b44318 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ blmi 0x178684 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ce12db │ │ │ │ - svclt 0x0000fe35 │ │ │ │ + svclt 0x0000fd8d │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq fp, r2, r4, asr sp │ │ │ │ + eorseq fp, r2, r4, lsl ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, asr r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106487,28 +106487,28 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8f0c │ │ │ │ blx 0x234290 │ │ │ │ blx 0xa34a9c │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ addlt r4, r0, #24, 6 @ 0x60000000 │ │ │ │ @ instruction: 0xf649e7c2 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ blmi 0x33875c │ │ │ │ sbcsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - stc2l 1, cr15, [r8, #824] @ 0x338 │ │ │ │ + stc2 1, cr15, [r0, #-824]! @ 0xfffffcc8 │ │ │ │ ldr r8, [r5, r8, lsl #16]! │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ addlt pc, r0, #1296 @ 0x510 │ │ │ │ @ instruction: 0xf851e7ae │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ str r2, [r9, pc]! │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq fp, r2, r0, ror #26 │ │ │ │ + eorseq fp, r2, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd8 │ │ │ │ vmin.s8 d20, d2, d10 │ │ │ │ vqdmlal.s , d0, d0[0] │ │ │ │ umulllt r0, r7, r5, r3 │ │ │ │ @@ -106524,15 +106524,15 @@ │ │ │ │ @ instruction: 0x2c00d90c │ │ │ │ blls 0x3ac428 │ │ │ │ tstcs r0, r1 │ │ │ │ andlt r6, r7, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cmnpmi ip, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + teqpcc ip, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ tstls r3, r8, lsl #12 │ │ │ │ @ instruction: 0xf8d39205 │ │ │ │ movwls r3, #16668 @ 0x411c │ │ │ │ @ instruction: 0xf9d6f7ff │ │ │ │ stmdbls r3, {r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -106555,30 +106555,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5a59c0d │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ @ instruction: 0xf0a19400 │ │ │ │ - ldrdcs pc, [r0], -sp │ │ │ │ - msrvs R12_usr, r9 │ │ │ │ + andcs pc, r0, r5, lsr ip @ │ │ │ │ + mvnmi pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ rscscs pc, fp, #64, 4 │ │ │ │ - ldc2 1, cr15, [lr, #-824]! @ 0xfffffcc8 │ │ │ │ - andvc pc, ip, #76546048 @ 0x4900000 │ │ │ │ + ldc2 1, cr15, [r6], {206} @ 0xce │ │ │ │ + sbcpl pc, ip, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrvs R12_usr, r9 │ │ │ │ + mvnmi pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf1ce3219 │ │ │ │ - svclt 0x0000fd2f │ │ │ │ - eorseq fp, r2, r0, lsl #27 │ │ │ │ - eorseq fp, r2, ip, ror #26 │ │ │ │ + svclt 0x0000fc87 │ │ │ │ + eorseq fp, r2, r0, asr #24 │ │ │ │ + eorseq fp, r2, ip, lsr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q4 │ │ │ │ vqdmulh.s d21, d0, d0[0] │ │ │ │ @ instruction: 0x46150c95 │ │ │ │ addlt r4, r6, sl, lsl r6 │ │ │ │ @@ -106590,16 +106590,16 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r6, {r0, r8, r9, sp} │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ ldmdacc r0!, {r0, r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0a19400 │ │ │ │ - @ instruction: 0xf64bfc97 │ │ │ │ - vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf64bfbef │ │ │ │ + vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ bl 0x139110 │ │ │ │ strmi r0, [r8], -r2, lsl #7 │ │ │ │ andls r9, r5, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x311cf8d3 │ │ │ │ @ instruction: 0xf7ff9304 │ │ │ │ blls 0x1b69a0 │ │ │ │ andmi r9, r3, #49152 @ 0xc000 │ │ │ │ @@ -106619,28 +106619,28 @@ │ │ │ │ ldmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andlt r4, r6, r8, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ blmi 0x2f896c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ce22fb │ │ │ │ - @ instruction: 0xf649fcc1 │ │ │ │ - vaddhn.i16 d23, q0, q6 │ │ │ │ + @ instruction: 0xf649fc19 │ │ │ │ + vmls.i d21, d16, d0[3] │ │ │ │ @ instruction: 0xf649042d │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ blmi 0x178988 │ │ │ │ subvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 1, cr15, [r2], #824 @ 0x338 │ │ │ │ - eorseq fp, r2, r0, lsl #27 │ │ │ │ - eorseq fp, r2, r4, lsr #27 │ │ │ │ + stc2 1, cr15, [sl], {206} @ 0xce │ │ │ │ + eorseq fp, r2, r0, asr #24 │ │ │ │ + eorseq fp, r2, r4, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcf6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0x460b5236 │ │ │ │ @ instruction: 0x6e123a30 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106662,15 +106662,15 @@ │ │ │ │ umulllt r2, r4, r7, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r7, {r0, r8, r9, sp} │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ strls r3, [r0], #-2096 @ 0xfffff7d0 │ │ │ │ - stc2 0, cr15, [r6], {161} @ 0xa1 │ │ │ │ + blx 0x18347e6 │ │ │ │ andls r4, r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7ff9102 │ │ │ │ ldmib sp, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0101202 │ │ │ │ tstle r5, r4, lsl #30 │ │ │ │ biceq pc, r0, #192, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -106697,30 +106697,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q9, q8 │ │ │ │ vmull.s , d0, d0[0] │ │ │ │ @ instruction: 0x460e0a95 │ │ │ │ @ instruction: 0xf09e4605 │ │ │ │ - @ instruction: 0xf04ffcbb │ │ │ │ + @ instruction: 0xf04ffc13 │ │ │ │ @ instruction: 0xf8da0900 │ │ │ │ strbmi r2, [fp], -r8 │ │ │ │ andeq pc, ip, fp, lsl #2 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ b 0x1a08654 │ │ │ │ strtmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0f09600 │ │ │ │ - strmi pc, [r4], -sp, lsr #23 │ │ │ │ + strmi pc, [r4], -r5, lsl #22 │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -fp, asr #12 │ │ │ │ stmdbvs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xff1349de │ │ │ │ + blx 0x7349de │ │ │ │ @ instruction: 0xf10b4607 │ │ │ │ movwls r0, #8972 @ 0x230c │ │ │ │ - cmnpeq sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + msrvc CPSR_fsc, #72, 4 @ 0x80000004 │ │ │ │ msreq CPSR_xc, #192, 4 │ │ │ │ ldmib r4, {r0, r1, r8, r9, ip, pc}^ │ │ │ │ andcs r3, r0, r4, lsl #4 │ │ │ │ ldrdgt lr, [r6, -r4] │ │ │ │ ldrmi r4, [lr], fp, lsr #5 │ │ │ │ bleq 0xb4c08 │ │ │ │ strbmi sp, [r6, #-804]! @ 0xfffffcdc │ │ │ │ @@ -106731,49 +106731,49 @@ │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uqasxmi fp, r2, r8 │ │ │ │ andcc r4, r1, #32, 8 @ 0x20000000 │ │ │ │ bl 0xfe900a68 │ │ │ │ sbcsmi r0, sl, lr, lsl #4 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - ldc 2, cr15, [r8], #164 @ 0xa4 │ │ │ │ + ldc 2, cr15, [r0], {41} @ 0x29 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ adcle r2, r5, r0, lsl #30 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #18 │ │ │ │ - blx 0xfe3b4a4a │ │ │ │ + blx 0xff9b4a48 │ │ │ │ ldrb r4, [r0, r7, lsl #12] │ │ │ │ @ instruction: 0xf8da1ae8 │ │ │ │ bl 0x19046a4 │ │ │ │ @ instruction: 0xf1c30242 │ │ │ │ sbcsmi r0, r8, r0, lsr #28 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {5} │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ blx 0x8a16e │ │ │ │ strb pc, [fp, r8] @ │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - @ instruction: 0xf95af0f0 │ │ │ │ + @ instruction: 0xf8b2f0f0 │ │ │ │ @ instruction: 0xf1a49903 │ │ │ │ @ instruction: 0xf0ea0008 │ │ │ │ - ldrb pc, [r3, r1, lsr #27] @ │ │ │ │ + @ instruction: 0xe7d3fcf9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmdale r2!, {r3, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf6494614 │ │ │ │ vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ movtle r4, #53898 @ 0xd28a │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @ instruction: 0xf09e4606 │ │ │ │ - blls 0xb77c8 │ │ │ │ + blls 0xb7528 │ │ │ │ subpl pc, r0, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ svceq 0x0002f014 │ │ │ │ svclt 0x00189901 │ │ │ │ ldreq pc, [r0], #-68 @ 0xffffffbc │ │ │ │ ldmvs r2, {r3, r4, r7, r8, r9, sl} │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -106796,34 +106796,34 @@ │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [sl], -r8, ror #1 │ │ │ │ andcs r4, r0, r1, lsr r6 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4070 │ │ │ │ @ instruction: 0xf649bea1 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0x438838 │ │ │ │ rscsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r0], #-20 @ 0xffffffec │ │ │ │ - msrvs R12_usr, r9 │ │ │ │ + blx 0xff2b4fa2 │ │ │ │ + mvnmi pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvc pc, r0, r9, asr #12 │ │ │ │ + andvs pc, r0, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ vhsub.s8 , , │ │ │ │ - @ instruction: 0xf649fc63 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + @ instruction: 0xf649fbbb │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0xf886c │ │ │ │ sbcsne pc, r1, #64, 4 │ │ │ │ - mrrc2 2, 0, pc, r6, cr5 @ │ │ │ │ - ldrhteq fp, [r2], -r4 │ │ │ │ + blx 0xfec34fd6 │ │ │ │ + eorseq fp, r2, r4, ror ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bicmi pc, r4, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi fp, [lr], -r4, lsl #1 │ │ │ │ @@ -106834,69 +106834,69 @@ │ │ │ │ beq 0xb4930 │ │ │ │ ldrbmi r4, [r3], -r9, lsr #16 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ b 0x292af4 │ │ │ │ strls r0, [r0], #-1029 @ 0xfffffbfb │ │ │ │ strtmi r0, [r2], -sp, lsr #3 │ │ │ │ stmdbeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ - blx 0xfeb34bd0 │ │ │ │ + blx 0x134bd0 │ │ │ │ ldmdavs fp!, {r7, r8, ip, sp, pc}^ │ │ │ │ streq lr, [r9], #-2980 @ 0xfffff45c │ │ │ │ sbcsmi r3, ip, r8, lsr #32 │ │ │ │ andeq pc, r4, r6, lsl #22 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf09e9003 │ │ │ │ - stmdals r3, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, r2, lsr #12 │ │ │ │ strls r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ @ instruction: 0xf0f04815 │ │ │ │ - teqplt r8, sp, lsl #21 @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, r5, ror #19 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf09e9003 │ │ │ │ - stmdals r3, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt sl, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bfi r6, r9, #1, #5 │ │ │ │ b 0x1a78f20 │ │ │ │ eorscc r0, r0, r5, lsl #10 │ │ │ │ - @ instruction: 0xffc2f1bf │ │ │ │ + @ instruction: 0xff1af1bf │ │ │ │ andvs r4, r5, #12, 18 @ 0x30000 │ │ │ │ eorge pc, r4, r0, asr #17 │ │ │ │ bls 0x232f74 │ │ │ │ andls r3, r3, r8 │ │ │ │ - @ instruction: 0xff7ef0ef │ │ │ │ + cdp2 0, 13, cr15, cr6, cr15, {7} │ │ │ │ strb r9, [r5, r3, lsl #16]! │ │ │ │ - msrvs R12_usr, r9 │ │ │ │ + mvnmi pc, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r4, r9, asr #12 │ │ │ │ + eorsvs pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d3, d21, d2 │ │ │ │ - svclt 0x0000fbe9 │ │ │ │ + svclt 0x0000fb41 │ │ │ │ addseq r9, r7, #208, 24 @ 0xd000 │ │ │ │ - eorseq fp, r2, r4, asr #27 │ │ │ │ + eorseq fp, r2, r4, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ umaalmi pc, r0, sp, r8 @ │ │ │ │ @ instruction: 0xf09e9003 │ │ │ │ - vmovcs.32 d0[0], pc │ │ │ │ + vmlscs.f32 s30, s0, s27 │ │ │ │ vhadd.s8 , q1, │ │ │ │ vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf6490395 │ │ │ │ vmull.s q10, d16, d0[1] │ │ │ │ @ instruction: 0xf6492a97 │ │ │ │ vorr.i16 d22, #1024 @ 0x0400 │ │ │ │ @ instruction: 0xf6492b97 │ │ │ │ - vrshr.s64 d23, d0, #64 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d3022d │ │ │ │ @ instruction: 0xf04f9008 │ │ │ │ @ instruction: 0xf8cd38ff │ │ │ │ andls sl, r5, #8 │ │ │ │ usada8eq sl, sp, r0, lr │ │ │ │ @ instruction: 0xf1b8d47f │ │ │ │ @ instruction: 0xf0003fff │ │ │ │ @@ -106904,63 +106904,63 @@ │ │ │ │ ldrbmi r4, [r2], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7fb2000 │ │ │ │ @ instruction: 0xf8dbfdd1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ strtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x46524639 │ │ │ │ - mcr2 2, 6, pc, cr0, cr1, {1} @ │ │ │ │ + mcr2 2, 1, pc, cr0, cr1, {1} @ │ │ │ │ @ instruction: 0xd12d4550 │ │ │ │ ldrbmi r4, [r5], #-1111 @ 0xfffffba9 │ │ │ │ @ instruction: 0x060aebb6 │ │ │ │ b 0x2eca84 │ │ │ │ movwcs r0, #2565 @ 0xa05 │ │ │ │ ldrbmi r9, [r2], -r2, lsl #16 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ - blx 0x434d08 │ │ │ │ + @ instruction: 0xf966f0f0 │ │ │ │ bvs 0xfe0e574c │ │ │ │ strble r0, [r4, #-1800] @ 0xfffff8f8 │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ svclt 0x002842b3 │ │ │ │ @ instruction: 0x469a4633 │ │ │ │ bicle r2, sl, r0, lsl #24 │ │ │ │ ldrble r0, [sl], #-1995 @ 0xfffff835 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ @ instruction: 0xf8dbd077 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ tstls r1, r0, asr #12 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #8 │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - mcr2 2, 4, pc, cr2, cr1, {1} @ │ │ │ │ + stc2l 2, cr15, [r2, #196]! @ 0xc4 │ │ │ │ sbcsle r4, r1, r0, asr r5 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ vmax.s q2, , q0 │ │ │ │ - @ instruction: 0xf09efbe5 │ │ │ │ - ldrtmi pc, [r0], -r3, asr #21 @ │ │ │ │ + @ instruction: 0xf09efb45 │ │ │ │ + @ instruction: 0x4630fa1b │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff6b4c28 │ │ │ │ + blx 0xcb4c28 │ │ │ │ mulls r4, r8, r9 │ │ │ │ - blx 0xfe7b4c30 │ │ │ │ + @ instruction: 0xf9f4f09e │ │ │ │ ldrbmi r9, [r2], -r4, lsl #16 │ │ │ │ strmi r9, [r3], -r1 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf0f09802 │ │ │ │ - smlawtlt r0, sp, r9, pc @ │ │ │ │ + msrlt CPSR_, r5, lsr #18 │ │ │ │ @ instruction: 0xf09e9004 │ │ │ │ - stmdals r4, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09ee7b9 │ │ │ │ - @ instruction: 0xf04ffaa1 │ │ │ │ + @ instruction: 0xf04ff9f9 │ │ │ │ @ instruction: 0xf1b836ff │ │ │ │ ldrshle r3, [r3, #255] @ 0xff │ │ │ │ - blx 0xfe734c60 │ │ │ │ + @ instruction: 0xf9f2f09e │ │ │ │ andlt r4, r7, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ @@ -106976,23 +106976,23 @@ │ │ │ │ @ instruction: 0x4629b1ba │ │ │ │ @ instruction: 0xf8db4790 │ │ │ │ ldrbmi r1, [r2], -r0 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #8 │ │ │ │ bl 0xfe8b6898 │ │ │ │ stmdals r5, {r1, r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vrhadd.s d2, d5, d1 │ │ │ │ - @ instruction: 0x4680fa31 │ │ │ │ + pkhbtmi pc, r0, r1, lsl #19 @ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x005bf47f │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x4628e79d │ │ │ │ @ instruction: 0x4628e7d9 │ │ │ │ stmdals r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmax.s d4, d5, d17 │ │ │ │ - strmi pc, [r0], r1, lsr #20 │ │ │ │ + strmi pc, [r0], r1, lsl #19 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x007ff47f │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcfc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @@ -107173,15 +107173,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [lr], {58} @ 0x3a │ │ │ │ + stc2 2, cr15, [lr], #-232 @ 0xffffff18 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcff68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ teqppl r6, r1, lsr #11 @ p-variant is OBSOLETE │ │ │ │ @@ -107196,15 +107196,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r0], #232 @ 0xe8 │ │ │ │ + stc2 2, cr15, [r0], {58} @ 0x3a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {54} @ 0x36 │ │ │ │ ldrmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0xf89d3830 │ │ │ │ strls r2, [r1], #-4 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ @@ -107339,15 +107339,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d11, d10, d0 │ │ │ │ - svclt 0x0000fb83 │ │ │ │ + svclt 0x0000fae3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3830 │ │ │ │ svclt 0x0000bc49 │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3830 │ │ │ │ svclt 0x0000bc71 │ │ │ │ @@ -107614,15 +107614,15 @@ │ │ │ │ ldmib sp, {r0, r1, r2, r3}^ │ │ │ │ stm sp, {r3, r8} │ │ │ │ @ instruction: 0xf5ab0003 │ │ │ │ stmdbls r5, {r1, r2, r4, r5, ip, lr} │ │ │ │ movwcs lr, #2526 @ 0x9de │ │ │ │ @ instruction: 0xf7fd3830 │ │ │ │ ldrb pc, [r4, r9, lsl #22] @ │ │ │ │ - @ instruction: 0xf95cf23a │ │ │ │ + @ instruction: 0xf8bcf23a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd064c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ @@ -113643,20 +113643,20 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x7f268 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2d59d0 │ │ │ │ + b 0x2d5890 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd647c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0x193ba60 │ │ │ │ + @ instruction: 0xf9baf1f6 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -113702,68 +113702,68 @@ │ │ │ │ cmpeq fp, #4, 6 @ 0x10000000 │ │ │ │ b 0x1140070 │ │ │ │ stmdb r0, {r0, r4, r6, r7, r8, r9, lr}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - rscpl pc, r0, fp, asr #12 │ │ │ │ + adcmi pc, r0, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - stmdblt r8, {r1, r2, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt r0!, {r1, r2, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf64bb082 │ │ │ │ - vmls.f d21, d16, d0[4] │ │ │ │ + vabal.s8 q10, d16, d16 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ strmi r0, [r0], sp, lsr #4 │ │ │ │ - blx 0x1cbb69a │ │ │ │ + blx 0xff2bb698 │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - eorcc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rscne pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ - vsra.s64 d23, d28, #64 │ │ │ │ + vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ movtcs r0, #8493 @ 0x212d │ │ │ │ @ instruction: 0xf0be4606 │ │ │ │ - @ instruction: 0xf105fb61 │ │ │ │ + @ instruction: 0xf105fab9 │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf645234d │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf643022d │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf0be0132 │ │ │ │ - @ instruction: 0xf105fb51 │ │ │ │ + @ instruction: 0xf105faa9 │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6452315 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf645022d │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be012d │ │ │ │ - @ instruction: 0xf106fb41 │ │ │ │ + @ instruction: 0xf106fa99 │ │ │ │ strmi r0, [r0], r0, asr #5 │ │ │ │ orrpl pc, r5, r1, asr #4 │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0ba4638 │ │ │ │ - shadd8mi pc, r8, r5 @ │ │ │ │ + ldrtmi pc, [r8], -sp, ror #29 @ │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b92206 │ │ │ │ - movwcs pc, #3645 @ 0xe3d @ │ │ │ │ + movwcs pc, #3477 @ 0xd95 @ │ │ │ │ @ instruction: 0x36c44619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ adceq pc, r5, #64, 4 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xffeaf0bb │ │ │ │ + @ instruction: 0xff42f0bb │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ vrshr.s64 d20, d17, #64 │ │ │ │ vhsub.s8 d16, d0, d7 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ strbvs r0, [r2, #776]! @ 0x308 │ │ │ │ @ instruction: 0xf64f66e3 │ │ │ │ @@ -113792,33 +113792,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd66bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9a4f1c1 │ │ │ │ + @ instruction: 0xf8fcf1c1 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - bicvc pc, r0, r9, asr #12 │ │ │ │ + orrvs pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s32 d4, d2, d24 │ │ │ │ - vceq.f32 d31, d20, d9 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vadd.f32 , q10, │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - sbcvc pc, r4, r9, asr #12 │ │ │ │ + addvs pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x12bbbfc │ │ │ │ + @ instruction: 0xf9a0f1c0 │ │ │ │ @ instruction: 0xf0be4606 │ │ │ │ - strmi pc, [r5], -fp, ror #22 │ │ │ │ + strmi pc, [r5], -r3, asr #21 │ │ │ │ @ instruction: 0xf1c14620 │ │ │ │ - ldrtmi pc, [r0], -sp, asr #21 @ │ │ │ │ - @ instruction: 0xf9b8f1b9 │ │ │ │ + ldrtmi pc, [r0], -r5, lsr #20 @ │ │ │ │ + @ instruction: 0xf910f1b9 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vmla.i8 d22, d0, d8 │ │ │ │ b 0x786564 │ │ │ │ tstle r5, r0, lsl #30 │ │ │ │ @@ -113861,21 +113861,21 @@ │ │ │ │ ldrtmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ stmdals r0, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0094621 │ │ │ │ addmi pc, sp, #11968 @ 0x2ec0 │ │ │ │ addmi fp, r6, #8, 30 │ │ │ │ @ instruction: 0xf649d0de │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmla.i d23, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d16, d20 │ │ │ │ blmi 0xff69c │ │ │ │ @ instruction: 0xf1fe22dc │ │ │ │ - svclt 0x0000fd3f │ │ │ │ - ldrhteq fp, [r2], -r4 │ │ │ │ + svclt 0x0000fc97 │ │ │ │ + eorseq fp, r2, r4, ror lr │ │ │ │ @ instruction: 0xf413694b │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ cmplt r1, r0, lsl #30 │ │ │ │ cdpcs 8, 15, cr15, cr0, cr0, {6} │ │ │ │ cdpcc 8, 15, cr15, cr4, cr0, {6} │ │ │ │ @@ -113887,166 +113887,166 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c15 │ │ │ │ @ instruction: 0xf649231b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0be3410 │ │ │ │ - @ instruction: 0x4606fa15 │ │ │ │ + strmi pc, [r6], -sp, ror #18 │ │ │ │ strls r2, [r0], #-834 @ 0xfffffcbe │ │ │ │ - eorcc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rscne pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x71bcf649 │ │ │ │ + cmnpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x2bb968 │ │ │ │ + @ instruction: 0xf960f0be │ │ │ │ adcspl pc, ip, r6, asr #17 │ │ │ │ tstlt fp, fp, ror #16 │ │ │ │ addscc pc, ip, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r4, lsl lr │ │ │ │ + ldrsbteq fp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd689c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #12, 20 @ 0xc000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f951 │ │ │ │ + @ instruction: 0xf500f8a9 │ │ │ │ @ instruction: 0xf89030b0 │ │ │ │ andlt r0, r3, r2, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd68e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #57344 @ 0xe000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f92d │ │ │ │ + @ instruction: 0xf500f885 │ │ │ │ ldrhcc r3, [r0], r0 │ │ │ │ stceq 8, cr15, [r8], {80} @ 0x50 │ │ │ │ subvs pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f905 │ │ │ │ + @ instruction: 0xf500f85d │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ - andeq pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcvs pc, r4, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - rscsvc pc, ip, r9, asr #12 │ │ │ │ + adcsvs pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvc 0x0000f013 │ │ │ │ ldrmi fp, [r0], -r8, lsl #30 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f8d3 │ │ │ │ + @ instruction: 0xf500f82b │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt r3, r0, lsl #30 │ │ │ │ mrceq 8, 7, APSR_nzcv, cr0, cr0, {6} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd00 │ │ │ │ andlt r0, r3, ip, ror #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd69fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ - @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f8a1 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ + @ instruction: 0xf0bd022d │ │ │ │ + @ instruction: 0xf500fff9 │ │ │ │ @ instruction: 0xf8d030b0 │ │ │ │ orrseq r3, sl, r8, lsl #1 │ │ │ │ @ instruction: 0xf013d414 │ │ │ │ - vmax.f32 d16, d26, d0 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - vcgt.s8 d16, d10, d29 │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf6490f80 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ + @ instruction: 0xf649032d │ │ │ │ + vshr.s64 q11, q6, #64 │ │ │ │ svclt 0x0008002d │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - andeq pc, r8, sl, asr #4 │ │ │ │ + sbcvs pc, r8, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ @ instruction: 0xf649460c │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf860f0be │ │ │ │ + @ instruction: 0xffb8f0bd │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ svccc 0x0000f890 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cdpmi 8, 15, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802ef4 │ │ │ │ andlt r3, r2, r1, lsl #30 │ │ │ │ @@ -114060,97 +114060,97 @@ │ │ │ │ @ instruction: 0xf8c03f01 │ │ │ │ andlt r4, r2, ip, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf649460c │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf81ef0be │ │ │ │ + @ instruction: 0xff76f0bd │ │ │ │ movscc pc, #0, 10 │ │ │ │ ldrdcs lr, [r2, -r3]! │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5004200 │ │ │ │ stmib r3, {r4, r5, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8832122 │ │ │ │ andlt r4, r2, r2, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r4, [ip, r0, lsl #4]! │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c1d │ │ │ │ @ instruction: 0xf6494616 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ tstcs fp, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf0bd9400 │ │ │ │ - orrlt pc, sp, fp, ror #31 │ │ │ │ + orrlt pc, sp, r3, asr #30 │ │ │ │ adcscc pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ movwvc pc, #67 @ 0x43 @ │ │ │ │ addcc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ - vmin.s8 d20, d10, d16 │ │ │ │ - vmlal.s q8, d0, d0[0] │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcsmi pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf976f0df │ │ │ │ + @ instruction: 0xf8cef0df │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #139264 @ 0x22000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - andcs pc, r0, #668 @ 0x29c │ │ │ │ - @ instruction: 0xf6484604 │ │ │ │ - vbic.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + andcs pc, r0, #4080 @ 0xff0 │ │ │ │ + vmax.s8 d20, d8, d4 │ │ │ │ + vsubw.s8 , q0, d29 │ │ │ │ @ instruction: 0xf64e0323 │ │ │ │ - vbic.i32 , #9 @ 0x00000009 │ │ │ │ + vaddw.s8 q8, q0, d25 │ │ │ │ @ instruction: 0xf64c0122 │ │ │ │ - vshr.s64 , , #64 │ │ │ │ + vaddl.s8 q10, d16, d1 │ │ │ │ @ instruction: 0xf1ad0022 │ │ │ │ - @ instruction: 0xf504fdab │ │ │ │ + @ instruction: 0xf504fd03 │ │ │ │ @ instruction: 0xf50433b0 │ │ │ │ andcs r3, r0, #-1308622848 @ 0xb2000000 │ │ │ │ - orrseq pc, r8, sl, asr #4 │ │ │ │ + cmppvc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscseq pc, r0, r3, asr #17 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ eorcs lr, fp, #196, 18 @ 0x310000 │ │ │ │ addmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ mvnsne pc, r3, asr #17 │ │ │ │ @@ -114160,75 +114160,75 @@ │ │ │ │ andne pc, r1, #79 @ 0x4f │ │ │ │ mvnscs pc, r3, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ff57 │ │ │ │ + @ instruction: 0xf500feaf │ │ │ │ @ instruction: 0xf8d636b0 │ │ │ │ @ instruction: 0xf1ae00f0 │ │ │ │ - @ instruction: 0xf8d6fbef │ │ │ │ + @ instruction: 0xf8d6fb47 │ │ │ │ biclt r0, r0, ip, lsr #9 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1b85502 │ │ │ │ - @ instruction: 0x4620fed3 │ │ │ │ + strtmi pc, [r0], -fp, lsr #28 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1b82202 │ │ │ │ - @ instruction: 0xf8d6fec5 │ │ │ │ + @ instruction: 0xf8d6fe1d │ │ │ │ ldrhlt r0, [r8, #64] @ 0x40 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1b85502 │ │ │ │ - @ instruction: 0x4620feb7 │ │ │ │ + strtmi pc, [r0], -pc, lsl #28 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mcrlt 1, 5, pc, cr6, cr8, {5} @ │ │ │ │ + ldcllt 1, cr15, [lr, #736]! @ 0x2e0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #188416 @ 0x2e000 │ │ │ │ @ instruction: 0xf649460c │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mrc2 0, 7, pc, cr4, cr13, {5} │ │ │ │ + mcr2 0, 2, pc, cr12, cr13, {5} @ │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppvs fp, #0, 10 @ p-variant is OBSOLETE │ │ │ │ svcne 0x0000f890 │ │ │ │ adcscs pc, r8, #13828096 @ 0xd30000 │ │ │ │ stceq 0, cr15, [r0], {2} │ │ │ │ movwcs fp, #16849 @ 0x41d1 │ │ │ │ @ instruction: 0xf8c42201 │ │ │ │ @@ -114261,38 +114261,38 @@ │ │ │ │ tstmi r3, #16, 4 │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0x61a32301 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf793d0cc │ │ │ │ rorvs pc, sp, #29 @ │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldcmi 0, cr11, [r9], #520 @ 0x208 │ │ │ │ @ instruction: 0xf0bd4605 │ │ │ │ - tstpcs fp, #788 @ p-variant is OBSOLETE @ 0x314 │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + tstpcs fp, #29, 30 @ p-variant is OBSOLETE @ 0x74 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf6499400 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0bd012d │ │ │ │ - @ instruction: 0x4603ff19 │ │ │ │ + @ instruction: 0x4603fe71 │ │ │ │ stccc 6, cr4, [r0], #-160 @ 0xffffff60 │ │ │ │ ldrsbtcc pc, [ip], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ strls r2, [r0], #-795 @ 0xfffffce5 │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0bd012d │ │ │ │ - @ instruction: 0xf500fe75 │ │ │ │ + @ instruction: 0xf500fdcd │ │ │ │ addscc r3, r0, #176, 4 │ │ │ │ ldmdb r2, {r2, r9, sl, lr}^ │ │ │ │ ldreq r3, [lr], -r2, lsl #2 │ │ │ │ addshi pc, r3, r0, asr #2 │ │ │ │ eoreq pc, r0, r3, asr #32 │ │ │ │ svclt 0x005501df │ │ │ │ @ instruction: 0xf0434603 │ │ │ │ @@ -114336,41 +114336,41 @@ │ │ │ │ @ instruction: 0x46902297 │ │ │ │ ldmdavc r2, {r1, r3, r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @ instruction: 0xf64bb92a │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ ldmdavc r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ movtcs fp, #53650 @ 0xd192 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - eorscc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + rscsne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - mcr2 0, 0, pc, cr4, cr13, {5} @ │ │ │ │ + ldc2l 0, cr15, [ip, #-756] @ 0xfffffd0c │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf946f0b9 │ │ │ │ + @ instruction: 0xf89ef0b9 │ │ │ │ rsbcc pc, r0, #14024704 @ 0xd60000 │ │ │ │ svceq 0x000ef013 │ │ │ │ cmpphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533390 │ │ │ │ ldrbeq r3, [sl], -r8, lsl #24 │ │ │ │ addshi pc, ip, r0, lsl #2 │ │ │ │ vsubl.s8 q9, d20, d0 │ │ │ │ orrsmi r0, sl, #0, 4 │ │ │ │ adcshi pc, r4, r0 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ @ instruction: 0xf6459700 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf643022d │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf0bd0132 │ │ │ │ - ldmdbmi lr, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi lr, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0b941f0 │ │ │ │ - bicseq fp, lr, pc, lsl r9 │ │ │ │ + bicseq fp, lr, r7, ror r8 │ │ │ │ svcge 0x0075f57f │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ ldrble r0, [ip, #-414] @ 0xfffffe62 │ │ │ │ ldrtcc pc, [r0], r4, lsl #10 @ │ │ │ │ addcs pc, r0, #14024704 @ 0xd60000 │ │ │ │ svceq 0x000ef012 │ │ │ │ @@ -114422,76 +114422,76 @@ │ │ │ │ @ instruction: 0xf5042297 │ │ │ │ ldmdavc r0, {r4, r5, r7, r9, sl, ip, sp} │ │ │ │ adcle r2, sl, r0, lsl #16 │ │ │ │ teqpcs r8, #14024704 @ p-variant is OBSOLETE @ 0xd60000 │ │ │ │ svcvs 0x0060f012 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ @ instruction: 0xf649d1a3 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ + @ instruction: 0xf649012d │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ blmi 0x7bff60 │ │ │ │ adcvs pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8dcf1fe │ │ │ │ + @ instruction: 0xf834f1fe │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ ldrcc r2, [r0], #769 @ 0x301 │ │ │ │ andcc pc, r5, #8781824 @ 0x860000 │ │ │ │ movtcs r4, #54824 @ 0xd628 │ │ │ │ @ instruction: 0xf6459700 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf643022d │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf0bd0132 │ │ │ │ - ldmdbmi r2, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf886f0b9 │ │ │ │ + ldmdbmi r2, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffdef0b8 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ vsubl.s8 q9, d20, d0 │ │ │ │ orrsmi r0, sl, #0, 4 │ │ │ │ svcge 0x004cf47f │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ @ instruction: 0xf6459700 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf643022d │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf0bd0132 │ │ │ │ - stmdbmi r7, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf86ef0b9 │ │ │ │ + stmdbmi r7, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffc6f0b8 │ │ │ │ svclt 0x0000e73a │ │ │ │ - eorseq fp, r2, r8, ror #31 │ │ │ │ - eorseq ip, r2, r4, lsr #32 │ │ │ │ - ldrshteq ip, [r2], -r0 │ │ │ │ - ldrshteq fp, [r2], -ip │ │ │ │ - mlaseq r2, r0, r0, ip │ │ │ │ - eorseq ip, r2, r0, asr #1 │ │ │ │ + eorseq fp, r2, r8, lsr #29 │ │ │ │ + eorseq fp, r2, r4, ror #29 │ │ │ │ + ldrhteq fp, [r2], -r0 │ │ │ │ + ldrhteq fp, [r2], -ip │ │ │ │ + eorseq fp, r2, r0, asr pc │ │ │ │ + eorseq fp, r2, r0, lsl #31 │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ vorr.i32 , #2304 @ 0x00000900 │ │ │ │ vcgt.s8 d16, d15, d7 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf6490207 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vsra.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf0c0012d │ │ │ │ - strtmi pc, [r8], -r5, ror #27 │ │ │ │ - eorsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0x4628fd3d │ │ │ │ + rscsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsvc pc, r9, asr #12 │ │ │ │ + @ instruction: 0x61bcf649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8c0f0c1 │ │ │ │ + @ instruction: 0xf818f0c1 │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533390 │ │ │ │ blcs 0x8ef8c │ │ │ │ andcs sp, r1, #90112 @ 0x16000 │ │ │ │ @ instruction: 0xf8864628 │ │ │ │ @ instruction: 0xf64f2202 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ vcgt.s8 d16, d15, d7 │ │ │ │ vrshr.s64 d22, d1, #64 │ │ │ │ vhsub.s8 d16, d10, d7 │ │ │ │ - vmla.f d17, d0, d0[6] │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf0c0012d │ │ │ │ - @ instruction: 0xf504fdc1 │ │ │ │ + @ instruction: 0xf504fd19 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57f0199 │ │ │ │ @ instruction: 0xf8d6aeb7 │ │ │ │ vst1.32 {d2-d5}, [r2], r0 │ │ │ │ @ instruction: 0xf5b22270 │ │ │ │ svclt 0x00082f70 │ │ │ │ @@ -114504,21 +114504,21 @@ │ │ │ │ ldmdblt sl!, {r1, r4, fp, ip, sp, lr} │ │ │ │ subcs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x9e020 │ │ │ │ mcrge 4, 6, pc, cr13, cr15, {1} @ │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ @ instruction: 0xf6459700 │ │ │ │ - vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf643022d │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf0bd0132 │ │ │ │ - @ instruction: 0xf107fcb5 │ │ │ │ + @ instruction: 0xf107fc0d │ │ │ │ @ instruction: 0xf0b8010c │ │ │ │ - @ instruction: 0xf504fff7 │ │ │ │ + @ instruction: 0xf504ff4f │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @ instruction: 0xf898e6b5 │ │ │ │ andcs r3, r1, #0 │ │ │ │ andcs pc, r4, #8781824 @ 0x860000 │ │ │ │ @ instruction: 0xf64bb93b │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @@ -114527,85 +114527,85 @@ │ │ │ │ @ instruction: 0xf8d6aea3 │ │ │ │ orrcs r2, r0, #136 @ 0x88 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b34013 │ │ │ │ @ instruction: 0xf43f7f80 │ │ │ │ movtcs sl, #56985 @ 0xde99 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - eorscc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + rscsne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2 0, cr15, [r6], {189} @ 0xbd │ │ │ │ + blx 0xff83c34a │ │ │ │ @ instruction: 0xf0b84912 │ │ │ │ - str pc, [r7], r9, asr #31 │ │ │ │ + str pc, [r7], r1, lsr #30 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldr sl, [r3, -r0, asr #29] │ │ │ │ movtcc pc, #2262 @ 0x8d6 @ │ │ │ │ @ instruction: 0xf47f0f1b │ │ │ │ @ instruction: 0xf649aee7 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - vrhadd.s8 d16, d10, d29 │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ + @ instruction: 0xf649012d │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x2c0134 │ │ │ │ subpl pc, r4, #64, 4 │ │ │ │ - @ instruction: 0xfff2f1fd │ │ │ │ + @ instruction: 0xff4af1fd │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ orrscc r4, r0, #3, 30 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrmi lr, [pc], -pc, ror #12 │ │ │ │ svclt 0x0000e6bc │ │ │ │ - eorseq ip, r2, r4, lsr #32 │ │ │ │ - eorseq ip, r2, r0, rrx │ │ │ │ - ldrshteq fp, [r2], -ip │ │ │ │ + eorseq fp, r2, r4, ror #29 │ │ │ │ + eorseq fp, r2, r0, lsr #30 │ │ │ │ + ldrhteq fp, [r2], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldclmi 0, cr11, [r0], {133} @ 0x85 │ │ │ │ pkhbtmi r2, r0, fp, lsl #6 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - mcrr2 0, 11, pc, r4, cr13 @ │ │ │ │ + blx 0xfe7bc3ce │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xf0bd3420 │ │ │ │ - tstpcs fp, #7104 @ p-variant is OBSOLETE @ 0x1bc0 │ │ │ │ + tstpcs fp, #50944 @ p-variant is OBSOLETE @ 0xc700 │ │ │ │ @ instruction: 0xf6499400 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf507012d │ │ │ │ @ instruction: 0xf0bd5536 │ │ │ │ - @ instruction: 0xf64bfcc1 │ │ │ │ + @ instruction: 0xf64bfc19 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042397 │ │ │ │ ldmdavs fp, {r4, r5, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4824b │ │ │ │ tstlt r3, r8, asr #1 │ │ │ │ @ instruction: 0x46404631 │ │ │ │ @ instruction: 0xf5074798 │ │ │ │ @ instruction: 0x210034b0 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 q9, q2, #64 │ │ │ │ @ instruction: 0xf5070201 │ │ │ │ vmax.s32 d4, d17, d16 │ │ │ │ - @ instruction: 0xf8d4ef58 │ │ │ │ + @ instruction: 0xf8d4eeb0 │ │ │ │ @ instruction: 0x463a00f0 │ │ │ │ tstppl sp, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf976f1ae │ │ │ │ + @ instruction: 0xf8cef1ae │ │ │ │ ldrsbteq pc, [r0], #132 @ 0x84 @ │ │ │ │ vmin.s8 d20, d15, d26 │ │ │ │ vbic.i32 , #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf1ae0107 │ │ │ │ - @ instruction: 0xf8d4f96d │ │ │ │ + @ instruction: 0xf8d4f8c5 │ │ │ │ @ instruction: 0xf8c623cc │ │ │ │ @ instruction: 0xf5072df8 │ │ │ │ @ instruction: 0xf5035300 │ │ │ │ @ instruction: 0xf5033ca0 │ │ │ │ @ instruction: 0xf8d4625b │ │ │ │ @ instruction: 0xf8c6e260 │ │ │ │ @ instruction: 0xf8d4ee14 │ │ │ │ @@ -114738,23 +114738,23 @@ │ │ │ │ stmdavs r0, {r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ ldrle r0, [r7, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x46410092 │ │ │ │ @ instruction: 0x0090f8d4 │ │ │ │ vcgt.s32 d9, d1, d2 │ │ │ │ - @ instruction: 0xf8d4ee2c │ │ │ │ + @ instruction: 0xf8d4ed84 │ │ │ │ strbmi r2, [r1], -ip, lsl #4 │ │ │ │ @ instruction: 0x0094f8d4 │ │ │ │ vqadd.s32 d0, d17, d2 │ │ │ │ - @ instruction: 0xf8d4ee24 │ │ │ │ + @ instruction: 0xf8d4ed7c │ │ │ │ @ instruction: 0xf8d4220c │ │ │ │ @ instruction: 0x46410098 │ │ │ │ vqadd.s32 d0, d17, d2 │ │ │ │ - blls 0x13bc20 │ │ │ │ + blls 0x13b980 │ │ │ │ andscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf50380ad │ │ │ │ andcs r3, r0, #160, 6 @ 0x80000002 │ │ │ │ eorcs lr, r7, #196, 18 @ 0x310000 │ │ │ │ eorcs lr, pc, #196, 18 @ 0x310000 │ │ │ │ eorscs lr, r1, #196, 18 @ 0x310000 │ │ │ │ @@ -114765,15 +114765,15 @@ │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ svclt 0x0000e00e │ │ │ │ ... │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ strdeq pc, [r1], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ stmib r4, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf5053336 │ │ │ │ vhadd.s8 , q0, q1 │ │ │ │ strcs r1, [r1], #-769 @ 0xfffffcff │ │ │ │ cdpcc 8, 13, cr15, cr3, cr6, {5} │ │ │ │ @ instruction: 0xf8863008 │ │ │ │ @ instruction: 0xf8864ed1 │ │ │ │ @@ -114838,110 +114838,110 @@ │ │ │ │ cdp2 0, 14, cr15, cr10, cr4, {0} │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 0, cr15, [r2], {14} │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ ldrsbteq pc, [r4], r4 @ │ │ │ │ vcgt.s32 d9, d1, d2 │ │ │ │ - @ instruction: 0xf8d4ed62 │ │ │ │ + @ instruction: 0xf8d4ecba │ │ │ │ tstcs r0, r0, lsl r2 │ │ │ │ ldrsbteq pc, [r8], r4 @ │ │ │ │ vqadd.s32 d0, d17, d2 │ │ │ │ - blls 0x13ba9c │ │ │ │ + blls 0x13b7fc │ │ │ │ @ instruction: 0xf8d4e741 │ │ │ │ ldrsbeq r0, [r2], r0 @ │ │ │ │ vrhadd.s32 d2, d1, d0 │ │ │ │ - @ instruction: 0xf8d4ed52 │ │ │ │ + @ instruction: 0xf8d4ecaa │ │ │ │ @ instruction: 0xf8d42214 │ │ │ │ ldrdcs r0, [r0, -r4] │ │ │ │ vqadd.s32 d0, d17, d2 │ │ │ │ - ldrb lr, [r5, -sl, asr #26] │ │ │ │ + ldrb lr, [r5, -r2, lsr #25] │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ ldrdeq pc, [r4], r4 @ │ │ │ │ vcgt.s32 d9, d1, d2 │ │ │ │ - @ instruction: 0xf8d4ed42 │ │ │ │ + @ instruction: 0xf8d4ec9a │ │ │ │ tstcs r0, ip, lsl #4 │ │ │ │ ldrdeq pc, [ip], r4 @ │ │ │ │ vqadd.s32 d0, d17, d2 │ │ │ │ - blls 0x13ba5c │ │ │ │ + blls 0x13b7bc │ │ │ │ adccc pc, r0, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf8523290 │ │ │ │ ldreq r2, [r0, r4, lsl #24] │ │ │ │ svcge 0x0016f57f │ │ │ │ andcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d42100 │ │ │ │ addseq r0, r2, r8, lsr #1 │ │ │ │ - stc 2, cr15, [r8, #-132]! @ 0xffffff7c │ │ │ │ + stc 2, cr15, [r0], {33} @ 0x21 │ │ │ │ andcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldrsbteq pc, [r0], r4 @ │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - stc 2, cr15, [r0, #-132]! @ 0xffffff7c │ │ │ │ + ldcl 2, cr15, [r8], #-132 @ 0xffffff7c │ │ │ │ str r9, [r3, -r2, lsl #22] │ │ │ │ tstpvs lr, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0xa2620 │ │ │ │ stcge 4, cr15, [sp, #252]! @ 0xfc │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ stcge 5, cr15, [r5, #508]! @ 0x1fc │ │ │ │ @ instruction: 0x33b1f507 │ │ │ │ - rsbne pc, ip, sl, asr #4 │ │ │ │ + eoreq pc, ip, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ cmncs ip, #3457024 @ 0x34c000 │ │ │ │ - stc2 0, cr15, [r6], {227} @ 0xe3 │ │ │ │ + blx 0x183c96a │ │ │ │ svclt 0x0000e599 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf64bb097 │ │ │ │ - vqdmlsl.s , d16, d0[4] │ │ │ │ + vabdl.s8 q10, d16, d16 │ │ │ │ @ instruction: 0x460c0732 │ │ │ │ bvc 0xffdbda1c │ │ │ │ andls r2, r9, #1811939328 @ 0x6c000000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0bd4683 │ │ │ │ - @ instruction: 0xf500f9a1 │ │ │ │ + @ instruction: 0xf500f8f9 │ │ │ │ @ instruction: 0xf8955500 │ │ │ │ cdpcs 15, 0, cr6, cr0, cr0, {0} │ │ │ │ rsbshi pc, r3, #64 @ 0x40 │ │ │ │ bpl 0xe3da30 │ │ │ │ teqppl r6, #0, 10 @ p-variant is OBSOLETE │ │ │ │ - strbcs pc, [r8, sl, asr #4]! @ │ │ │ │ + strne pc, [r8, sl, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ - blcc 0xffbbcf58 │ │ │ │ + blcs 0xfebbcf58 │ │ │ │ bleq 0xbfd144 │ │ │ │ - stmibcs r8!, {r0, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibne r8!, {r0, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r2!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10a4680 │ │ │ │ teqcc r0, #44, 20 @ 0x2c000 │ │ │ │ ldrtmi r9, [r2], -sl, lsl #6 │ │ │ │ svccc 0x0004f85a │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - @ instruction: 0xf9eef0df │ │ │ │ + @ instruction: 0xf946f0df │ │ │ │ movweq pc, #12294 @ 0x3006 @ │ │ │ │ ldrbmi r2, [r9], -r3, lsl #22 │ │ │ │ svclt 0x00084620 │ │ │ │ strcc r4, [r1], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9e4f0df │ │ │ │ + @ instruction: 0xf93cf0df │ │ │ │ mvnle r2, r0, lsl lr │ │ │ │ bcc 0xfe8bda94 │ │ │ │ beq 0xfe4bcaac │ │ │ │ tstcc r2, sl, asr r9 │ │ │ │ @ instruction: 0xf1400618 │ │ │ │ @ instruction: 0xf8d58226 │ │ │ │ @ instruction: 0x07893fd0 │ │ │ │ svceq 0x00dcf8d5 │ │ │ │ @ instruction: 0xf646bf58 │ │ │ │ - @ instruction: 0xf003512c │ │ │ │ + @ instruction: 0xf00331ec │ │ │ │ @ instruction: 0xf8d54200 │ │ │ │ @ instruction: 0xf8d53fc8 │ │ │ │ svclt 0x0058cfe0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ subvc lr, r3, #270336 @ 0x42000 │ │ │ │ svccc 0x00d8f8d5 │ │ │ │ sbcvs lr, r3, #270336 @ 0x42000 │ │ │ │ @@ -114963,37 +114963,37 @@ │ │ │ │ ldclmi 4, cr15, [ip], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ addvc lr, r0, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf8d3d50c │ │ │ │ vqdmulh.s d16, d10, d8 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vmla.f d16, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmull.s8 , d16, d4 │ │ │ │ + vqdmulh.s d16, d0, d0[1] │ │ │ │ stmdacs r0, {r0, r2, r3, r5, sl, fp} │ │ │ │ uqadd16mi fp, r1, r8 │ │ │ │ andeq pc, r8, r2, asr #7 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d38093 │ │ │ │ vqdmulh.s d19, d10, d8 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf503002d │ │ │ │ bl 0x1dd484 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf0133db4 │ │ │ │ vmax.f32 d16, d10, d1 │ │ │ │ - vrsra.s64 d17, d16, #64 │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ svclt 0x0018032d │ │ │ │ bcs 0x91f68 │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf012234e │ │ │ │ vmax.f32 d20, d26, d0 │ │ │ │ - vsra.s64 q9, q10, #64 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ svclt 0x000c012d │ │ │ │ subscs r2, sl, sp, lsr #32 │ │ │ │ svcpl 0x0000f012 │ │ │ │ svclt 0x000c9000 │ │ │ │ subcs r2, r3, sp, lsr #32 │ │ │ │ svcpl 0x0080f012 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @@ -115001,104 +115001,104 @@ │ │ │ │ @ instruction: 0xf0120c56 │ │ │ │ @ instruction: 0xf8cd7f80 │ │ │ │ andls ip, r1, r8 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c41 │ │ │ │ @ instruction: 0x46200c54 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xf948f0df │ │ │ │ + @ instruction: 0xf8a0f0df │ │ │ │ orrseq r9, sl, #9216 @ 0x2400 │ │ │ │ orrhi pc, r6, r0, asr #2 │ │ │ │ bcc 0xfecbdbdc │ │ │ │ rsbcc pc, r0, #14286848 @ 0xda0000 │ │ │ │ svceq 0x000ef013 │ │ │ │ andhi pc, r5, #64 @ 0x40 │ │ │ │ eorle r0, r0, fp, lsl r7 │ │ │ │ ldmdbvs fp, {r0, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcc 0x10bd0fc │ │ │ │ + blcs 0xbd0fc │ │ │ │ bleq 0xbfd2d8 │ │ │ │ stmdaeq sl!, {r8, sl, sp}^ │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ @ instruction: 0x46204659 │ │ │ │ movtne lr, #11011 @ 0x2b03 │ │ │ │ bicsvc pc, lr, #12582912 @ 0xc00000 │ │ │ │ sbceq lr, r3, #9216 @ 0x2400 │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ stmib sp, {r1, r4, r6, fp, sp, lr}^ │ │ │ │ andls r3, r1, #4, 4 @ 0x40000000 │ │ │ │ mrrcne 0, 6, r0, r7, cr10 │ │ │ │ strls r9, [r0, -r2, lsl #10] │ │ │ │ @ instruction: 0xf0df3501 │ │ │ │ - adcsmi pc, r5, #442368 @ 0x6c000 │ │ │ │ + adcsmi pc, r5, #7536640 @ 0x730000 │ │ │ │ stmdals sl, {r0, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf83cf00d │ │ │ │ - teqpcc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf90ef0df │ │ │ │ + @ instruction: 0xf866f0df │ │ │ │ movwcc pc, #2266 @ 0x8da @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrshi pc, (UNDEF: 74) @ │ │ │ │ rsbcc pc, r4, #14286848 @ 0xda0000 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrshi pc, (UNDEF: 68) @ │ │ │ │ stmdapl r0, {r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vmla.f d19, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ @ instruction: 0xf8d8012d │ │ │ │ andslt r2, r7, r4, asr fp │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmlt r4!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - movpl pc, #68157440 @ 0x4100000 │ │ │ │ + stmdalt ip, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + msrmi SPSR_, #68157440 @ 0x4100000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vbic.i32 q15, #-1426063360 @ 0xab000000 │ │ │ │ movwls r0, #58241 @ 0xe381 │ │ │ │ svclt 0x00181ede │ │ │ │ stmdals pc, {r0, r9, sl, sp} @ │ │ │ │ bcs 0xfeb7e19c │ │ │ │ bcs 0xfeb3e3a0 │ │ │ │ cdp2 0, 5, cr15, cr6, cr8, {0} │ │ │ │ cmppvs fp, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ strtmi r9, [r0], -sp, lsl #2 │ │ │ │ - @ instruction: 0x11bcf24a │ │ │ │ + cmnpeq ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blcs 0xffabe1a4 │ │ │ │ + blne 0xfeabe1a4 │ │ │ │ bleq 0xd3d394 │ │ │ │ - stmibcc ip!, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibcs ip!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmib r3, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf0df2350 │ │ │ │ - blls 0x3bebdc │ │ │ │ + blls 0x3be93c │ │ │ │ @ instruction: 0xf503950b │ │ │ │ @ instruction: 0xf1085837 │ │ │ │ ldcne 8, cr0, [fp], #160 @ 0xa0 │ │ │ │ blvc 0x13bf18 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ vabd.s8 d19, d10, d1 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ blx 0x300d7e │ │ │ │ stc 3, cr15, [sp, #12] │ │ │ │ @ instruction: 0xf1087b00 │ │ │ │ @ instruction: 0xf1b30808 │ │ │ │ svclt 0x00943f55 │ │ │ │ @ instruction: 0x464d465d │ │ │ │ @ instruction: 0xf0df9502 │ │ │ │ - svccs 0x001ff8af │ │ │ │ + svccs 0x001ff807 │ │ │ │ stcls 1, cr13, [fp, #-916] @ 0xfffffc6c │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vaddw.s8 q8, q8, d12 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ ldmib r7, {r0, r1, r3, r4, r6, r8, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf507234e │ │ │ │ - @ instruction: 0xf0df3799 │ │ │ │ - @ instruction: 0xf8d7f89f │ │ │ │ + @ instruction: 0xf0de3799 │ │ │ │ + @ instruction: 0xf8d7fff7 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ andsmi r7, lr, #64, 6 │ │ │ │ bichi pc, sl, r0, asr #32 │ │ │ │ - msrpl CPSR_fs, #73400320 @ 0x4600000 │ │ │ │ + mvncc pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stmdals sl, {r1, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x9e0a2900 │ │ │ │ eorcs fp, sp, #172, 30 @ 0x2b0 │ │ │ │ subeq r2, r9, lr, asr #4 │ │ │ │ cmpcs sl, ip, asr #30 │ │ │ │ addeq r2, r7, sp, lsr #2 │ │ │ │ @@ -115110,98 +115110,98 @@ │ │ │ │ ldrbcs fp, [r6], -ip, asr #30 │ │ │ │ andls r2, r5, #47185920 @ 0x2d00000 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl}^ │ │ │ │ svclt 0x004c6303 │ │ │ │ ldrbcs r2, [r4, -r8, ror #14]! │ │ │ │ @ instruction: 0x46209b10 │ │ │ │ vpmax.s8 d25, d10, d10 │ │ │ │ - vmla.f d17, d16, d0[7] │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ strls r0, [r6, -sp, lsr #2] │ │ │ │ - @ instruction: 0xf86af0df │ │ │ │ + @ instruction: 0xffc2f0de │ │ │ │ @ instruction: 0xf5039b0c │ │ │ │ tstls r0, #176, 6 @ 0xc0000002 │ │ │ │ addcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ @ instruction: 0xf8d5d017 │ │ │ │ @ instruction: 0xf8d52ff0 │ │ │ │ @ instruction: 0x07963ff4 │ │ │ │ cmpcs sl, ip, asr #30 │ │ │ │ ldrbeq r2, [r0, sp, lsr #2] │ │ │ │ subscs fp, r3, ip, asr #30 │ │ │ │ stmib sp, {r0, r2, r3, r5, sp}^ │ │ │ │ strtmi r1, [r0], -r0 │ │ │ │ - tstpcs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicseq pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf84cf0df │ │ │ │ + @ instruction: 0xffa4f0de │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ ldreq r3, [pc, -r8, lsl #5] │ │ │ │ msrhi SPSR_fsc, r0, asr #32 │ │ │ │ stmdbls sp, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ blls 0x3c1f34 │ │ │ │ vmax.f32 , q5, │ │ │ │ - @ instruction: 0xf646128c │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + @ instruction: 0xf646024c │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ vsubl.s8 q8, d0, d29 │ │ │ │ ldreq r0, [r8, #-559] @ 0xfffffdd1 │ │ │ │ svclt 0x004b4620 │ │ │ │ - orrsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ - msrpl CPSR_fs, #73400320 @ 0x4600000 │ │ │ │ + cmppeq r0, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + mvncc pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x004b0489 │ │ │ │ - orrsne pc, r8, sl, asr #4 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + cmppeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf0df0131 │ │ │ │ - blls 0x2fea7c │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ + @ instruction: 0xf0de0131 │ │ │ │ + blls 0x3007dc │ │ │ │ svclt 0x005c039f │ │ │ │ - mvncs pc, r5, asr #12 │ │ │ │ + @ instruction: 0x11a8f645 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ teqphi r5, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ blx 0x15bca52 │ │ │ │ stmdacs r0, {r1, r4, ip, pc} │ │ │ │ msrhi CPSR_fc, r0, asr #32 │ │ │ │ ldrtmi r9, [r0], -pc, lsl #28 │ │ │ │ cdp2 0, 15, cr15, cr2, cr12, {0} │ │ │ │ ldrtmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xff04f00c │ │ │ │ @ instruction: 0x4603463a │ │ │ │ - cmppcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0de4620 │ │ │ │ - blls 0x4c0a38 │ │ │ │ + blls 0x4c0798 │ │ │ │ addcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ orrhi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ ldreq r3, [r8, -r4, lsl #5] │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ @ instruction: 0xf6459b0c │ │ │ │ - vmul.f d18, d16, d0[6] │ │ │ │ + vqdmlal.s , d16, d24 │ │ │ │ @ instruction: 0x9e120932 │ │ │ │ bpl 0x1c3de80 │ │ │ │ - stmiacc ip!, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiacs ip!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldrcs pc, [r0, sl, asr #4]! │ │ │ │ + ldrbne pc, [r0, -sl, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ beq 0x4bceb0 │ │ │ │ blvc 0x13c0f4 │ │ │ │ ldc 6, cr4, [sl, #200] @ 0xc8 │ │ │ │ ldrtmi r6, [r9], -r0, lsl #22 │ │ │ │ ldrbeq r4, [r3, r0, lsr #12]! │ │ │ │ blvc 0xbc0d0 │ │ │ │ blvs 0x13c0d4 │ │ │ │ rschi pc, r3, r0, asr #2 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ @ instruction: 0xf0de9010 │ │ │ │ - @ instruction: 0xf50affc9 │ │ │ │ + @ instruction: 0xf50aff21 │ │ │ │ vmulcs.f32 s14, s1, s0 │ │ │ │ blls 0x4b5258 │ │ │ │ addcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -115214,26 +115214,26 @@ │ │ │ │ addseq r4, fp, r2, lsl #12 │ │ │ │ @ instruction: 0xf000d575 │ │ │ │ blcs 0x60176c │ │ │ │ @ instruction: 0xf505d071 │ │ │ │ @ instruction: 0xf853538f │ │ │ │ ldrbeq r3, [pc, r8, lsl #24] │ │ │ │ vmax.f32 , q5, q2 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vqdmlal.s q8, d0, d0[2] │ │ │ │ strbtle r0, [sl], #-813 @ 0xfffffcd3 │ │ │ │ - orrne pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + movteq pc, #16970 @ 0x424a @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ tstcs fp, #101 @ 0x65 │ │ │ │ @ instruction: 0xf8cd4658 │ │ │ │ @ instruction: 0xf649a000 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0bc012d │ │ │ │ - @ instruction: 0xf500ff19 │ │ │ │ + @ instruction: 0xf500fe71 │ │ │ │ @ instruction: 0xf5005500 │ │ │ │ andls r5, ip, r6, lsr r3 │ │ │ │ movwls r3, #62256 @ 0xf330 │ │ │ │ movcc pc, #20971520 @ 0x1400000 │ │ │ │ svccs 0x00d4f8d5 │ │ │ │ blx 0xfed0d988 │ │ │ │ @ instruction: 0xf853f282 │ │ │ │ @@ -115268,15 +115268,15 @@ │ │ │ │ mrcge 6, 2, APSR_nzcv, cr7, cr15, {1} │ │ │ │ streq lr, [r3, r7, lsl #22] │ │ │ │ movtcc pc, #2263 @ 0x8d7 @ │ │ │ │ cdpne 3, 13, cr9, cr14, cr14, {0} │ │ │ │ @ instruction: 0x2601bf18 │ │ │ │ strtcs lr, [r0], -sp, asr #12 │ │ │ │ @ instruction: 0xf646e5fa │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ bcs 0x8189c │ │ │ │ svclt 0x00ac9304 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf012215a │ │ │ │ tstls r0, r0, lsl #30 │ │ │ │ @@ -115291,47 +115291,47 @@ │ │ │ │ smlabbls r5, r0, r1, r0 │ │ │ │ cmpcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122154 │ │ │ │ tstls r3, r0, lsl pc │ │ │ │ svclt 0x000c4620 │ │ │ │ @ instruction: 0x2120211a │ │ │ │ vrhadd.s8 d25, d10, d6 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf0de012d │ │ │ │ - ldr pc, [r7, #3841]! @ 0xf01 │ │ │ │ + ldr pc, [r7, #3673]! @ 0xe59 │ │ │ │ @ instruction: 0xf5039b0c │ │ │ │ @ instruction: 0xf8d35340 │ │ │ │ bcs 0x8b80c │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ blcc 0x2befa0 │ │ │ │ cmppvc r0, #12582912 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldccc 8, cr15, [r4, #844]! @ 0x34c │ │ │ │ @ instruction: 0xf00343db │ │ │ │ movwls r0, #58113 @ 0xe301 │ │ │ │ @ instruction: 0xf8cde601 │ │ │ │ @ instruction: 0x36018010 │ │ │ │ bvc 0xfe0be09c │ │ │ │ - mcr2 0, 7, pc, cr4, cr14, {6} @ │ │ │ │ + mrc2 0, 1, pc, cr12, cr14, {6} │ │ │ │ vabd.s8 d30, d10, d6 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q8, q8, #64 │ │ │ │ strtmi r0, [r0], -sp, lsr #2 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4ff0 │ │ │ │ - blls 0x3307f4 │ │ │ │ + blls 0x330554 │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vaddw.u8 q8, , d29 │ │ │ │ @ instruction: 0xf0de2281 │ │ │ │ - str pc, [r7], pc, asr #29 │ │ │ │ + str pc, [r7], r7, lsr #28 │ │ │ │ orrpl pc, pc, #20971520 @ 0x1400000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svclt 0x004b07d8 │ │ │ │ - orrne pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ - orrne pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + movteq pc, #33354 @ 0x824a @ │ │ │ │ + movteq pc, #16970 @ 0x424a @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf8d5e62a │ │ │ │ @ instruction: 0x079d3ff0 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ mrrc2 0, 0, pc, r8, cr8 @ │ │ │ │ @@ -115342,40 +115342,40 @@ │ │ │ │ pkhtbmi pc, r3, r1, asr #24 @ │ │ │ │ tsteq r0, r1 │ │ │ │ vsub.i8 q1, q0, │ │ │ │ strbmi r8, [r0, #-430] @ 0xfffffe52 │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ @ instruction: 0xf77f0c02 │ │ │ │ blls 0x3ac88c │ │ │ │ - ldrbcs pc, [r4, sl, asr #4] @ │ │ │ │ + ldrne pc, [r4, sl, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ ldmdbeq sl!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bmi 0xff0be11c │ │ │ │ - biccs pc, r8, sl, asr #4 │ │ │ │ + orrne pc, r8, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bne 0x37b944 │ │ │ │ @ instruction: 0x0c09e9cd │ │ │ │ ldmib sp, {r0, r1, r3, r8, ip, pc}^ │ │ │ │ strbmi r2, [r3], -sl, lsl #2 │ │ │ │ @ instruction: 0xf0de4620 │ │ │ │ - @ instruction: 0xf1bbfe89 │ │ │ │ + @ instruction: 0xf1bbfde1 │ │ │ │ blle 0x684934 │ │ │ │ @ instruction: 0x465e4655 │ │ │ │ cdpcc 0, 0, cr14, cr1, cr7, {0} │ │ │ │ @ instruction: 0x46393d10 │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf0de9008 │ │ │ │ - ldmib r5, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib r5, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ cdpcs 1, 0, cr0, cr0, cr0, {0} │ │ │ │ smlattcs sl, pc, r1, sp │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ @ instruction: 0xf0de4639 │ │ │ │ - blls 0x30071c │ │ │ │ + blls 0x30047c │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ bvc 0xfe0be198 │ │ │ │ ldclle 5, cr4, [r6], {67} @ 0x43 │ │ │ │ @ instruction: 0xf8d5e6a6 │ │ │ │ @ instruction: 0x07de3ff0 │ │ │ │ mcrge 5, 3, pc, cr12, cr15, {3} @ │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ @@ -115390,103 +115390,103 @@ │ │ │ │ tstpeq r3, r1 @ p-variant is OBSOLETE │ │ │ │ bleq 0xbcee8 │ │ │ │ adcsmi pc, r7, #12582912 @ 0xc00000 │ │ │ │ movweq pc, #12288 @ 0x3000 @ │ │ │ │ submi fp, fp, #88, 30 @ 0x160 │ │ │ │ movwcc r3, #4632 @ 0x1218 │ │ │ │ @ instruction: 0xf6474681 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ b 0x1441280 │ │ │ │ vstmiane r3, {s1-s131} │ │ │ │ @ instruction: 0x0320ea13 │ │ │ │ @ instruction: 0x4603bf38 │ │ │ │ eorls pc, ip, sp, asr #17 │ │ │ │ - rsbcs pc, r8, sl, asr #4 │ │ │ │ + eorne pc, r8, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8cd109b │ │ │ │ ldrls r9, [r4, #-84] @ 0xffffffac │ │ │ │ sbceq lr, r3, #2048 @ 0x800 │ │ │ │ ldrmi r3, [r0], r1, lsl #6 │ │ │ │ addseq r9, fp, r1, lsl r0 │ │ │ │ movwls r9, #53513 @ 0xd109 │ │ │ │ svceq 0x0010f1bb │ │ │ │ sbchi pc, r8, r0 │ │ │ │ @ instruction: 0x465a9911 │ │ │ │ @ instruction: 0xf0de4620 │ │ │ │ - stcls 14, cr15, [fp, #-108] @ 0xffffff94 │ │ │ │ + stcls 13, cr15, [fp, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xf0002d01 │ │ │ │ mcrne 0, 5, r8, cr11, cr11, {4} │ │ │ │ vadd.f32 d2, d0, d1 │ │ │ │ @ instruction: 0xf00b8085 │ │ │ │ @ instruction: 0xf1ac0c07 │ │ │ │ blx 0xfef83e40 │ │ │ │ b 0x1480058 │ │ │ │ blls 0x347f9c │ │ │ │ - ldmdbcs r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbne r0!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrcne 13, 0, r9, pc, cr13 @ │ │ │ │ @ instruction: 0xf8cd4646 │ │ │ │ adcmi ip, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0x4652bfb4 │ │ │ │ stccs 2, cr2, [r4, #-64] @ 0xffffffc0 │ │ │ │ tsteq r2, r6, ror r9 │ │ │ │ blls 0x2f4e98 │ │ │ │ stmib sp, {r2, r8, sl, fp, ip, sp}^ │ │ │ │ strbmi r0, [r9], -r0, lsl #2 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - ldc2l 0, cr15, [r0, #888]! @ 0x378 │ │ │ │ + stc2l 0, cr15, [r8, #-888] @ 0xfffffc88 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf008100e │ │ │ │ blx 0xfecbfc98 │ │ │ │ ldmdbeq fp, {r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ usada8 sp, r3, r3, r9 │ │ │ │ ldrdgt pc, [r8], -sp @ │ │ │ │ - strbcs pc, [r8, r5, asr #12]! @ │ │ │ │ + strne pc, [r8, r5, asr #12]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ - strbcc pc, [ip, #582]! @ 0x246 @ │ │ │ │ + strcs pc, [ip, #582]! @ 0x246 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ bleq 0xfd2bc │ │ │ │ svceq 0x0000f1bc │ │ │ │ shadd16mi fp, r9, r4 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ vrhadd.s8 d25, d10, d2 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0de012d │ │ │ │ - @ instruction: 0xf108fdcb │ │ │ │ + @ instruction: 0xf108fd23 │ │ │ │ @ instruction: 0xf1bb0820 │ │ │ │ @ instruction: 0xd1a10f11 │ │ │ │ ldrdls pc, [ip], -sp @ │ │ │ │ @ instruction: 0xf8dd462b │ │ │ │ ldcls 0, cr8, [r4, #-336] @ 0xfffffeb0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ bls 0x3b5488 │ │ │ │ - ldrbtcs pc, [ip], -sl, asr #4 @ │ │ │ │ + ldrtne pc, [ip], -sl, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf5029509 │ │ │ │ strtmi r5, [r5], -lr, ror #18 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ and r4, sl, ip, lsl r6 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0de9704 │ │ │ │ - @ instruction: 0xf1b8fdab │ │ │ │ + @ instruction: 0xf1b8fd03 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ @ instruction: 0xf50980ab │ │ │ │ @ instruction: 0xed997980 │ │ │ │ strbmi r7, [r2], -r0, lsl #22 │ │ │ │ blge 0x13b664 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svceq 0x0001f018 │ │ │ │ blge 0xbb640 │ │ │ │ blvc 0x13c544 │ │ │ │ strls sp, [r4], #-486 @ 0xfffffe1a │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r2, #888] @ 0x378 │ │ │ │ + stc2l 0, cr15, [sl], #888 @ 0x378 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ - eorseq ip, r2, ip, asr #2 │ │ │ │ + eorseq ip, r2, ip │ │ │ │ stmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ adccs pc, fp, #77594624 @ 0x4a00000 │ │ │ │ adccs pc, sl, #211812352 @ 0xca00000 │ │ │ │ stc2 11, cr15, [fp], {2} @ │ │ │ │ stccc 1, cr15, [sl], #48 @ 0x30 │ │ │ │ svccc 0x0055f1bc │ │ │ │ @ instruction: 0xf04fbf2c │ │ │ │ @@ -115503,73 +115503,73 @@ │ │ │ │ @ instruction: 0xe75e1c5c │ │ │ │ ble 0x388318 │ │ │ │ bleq 0xfd3a0 │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bb465a │ │ │ │ subsle r0, r9, r0, lsl pc │ │ │ │ @ instruction: 0x46209911 │ │ │ │ - ldc2l 0, cr15, [ip, #-888] @ 0xfffffc88 │ │ │ │ + ldc2 0, cr15, [r4], #888 @ 0x378 │ │ │ │ @ instruction: 0xf8dde743 │ │ │ │ strb ip, [ip, -ip, asr #32] │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf0de012d │ │ │ │ - blls 0x3804e4 │ │ │ │ + blls 0x380244 │ │ │ │ ble 0xffd08308 │ │ │ │ @ instruction: 0x46999d14 │ │ │ │ vqdmulh.s d25, d10, d12 │ │ │ │ - @ instruction: 0xf2c02694 │ │ │ │ + vmov.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf8dd062d │ │ │ │ @ instruction: 0xf5038048 │ │ │ │ stmib sp, {r1, r2, r3, r5, r6, r8, r9, ip, lr}^ │ │ │ │ tstcc r0, #37748736 @ 0x2400000 │ │ │ │ - ldrmi pc, [r0], -r7, asr #12 │ │ │ │ + ldrbcs pc, [r0], r7, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ blne 0x2fbbd8 │ │ │ │ strbmi r9, [r2], -r9, lsl #18 │ │ │ │ @ instruction: 0xf0de4620 │ │ │ │ - @ instruction: 0xf1b9fd35 │ │ │ │ + @ instruction: 0xf1b9fc8d │ │ │ │ blle 0x904bdc │ │ │ │ - bcs 0xfe7bd908 │ │ │ │ + bne 0x17bd908 │ │ │ │ beq 0xbfdae4 │ │ │ │ @ instruction: 0x464f465d │ │ │ │ svccc 0x0001e006 │ │ │ │ @ instruction: 0x96023d10 │ │ │ │ blvc 0xbc628 │ │ │ │ - stc2 0, cr15, [r4, #-888]! @ 0xfffffc88 │ │ │ │ + ldc2l 0, cr15, [ip], #-888 @ 0xfffffc88 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ blvc 0xbc658 │ │ │ │ mvnsle r2, r0, lsl #30 │ │ │ │ - mvncs pc, r5, asr #12 │ │ │ │ + @ instruction: 0x11a8f645 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ blvc 0xbc648 │ │ │ │ vrhadd.s8 d25, d10, d2 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0de012d │ │ │ │ - @ instruction: 0xf108fd0f │ │ │ │ + @ instruction: 0xf108fc67 │ │ │ │ @ instruction: 0xf50b0801 │ │ │ │ @ instruction: 0xf1b87b80 │ │ │ │ bicle r0, sp, r0, lsr #30 │ │ │ │ strb r9, [r0, #-3338] @ 0xfffff2f6 │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r9], sp, lsr #2 │ │ │ │ @ instruction: 0xf0de9d14 │ │ │ │ - @ instruction: 0xe7affcfd │ │ │ │ + sbfx pc, r5, #24, #16 │ │ │ │ stcls 6, cr4, [r9, #-176] @ 0xffffff50 │ │ │ │ @ instruction: 0xf04fe533 │ │ │ │ ldrb r0, [r4], -r3, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd825c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff03d74e │ │ │ │ + blx 0x63d74e │ │ │ │ ldccc 5, cr15, [r0], #16 │ │ │ │ bls 0xa747c │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ subvs r3, r2, ip, lsr #9 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115583,15 +115583,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd82b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xfe53d7a6 │ │ │ │ + blx 0xffb3d7a4 │ │ │ │ ldccc 5, cr15, [r0], #16 │ │ │ │ bls 0xa74d4 │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ strhvs r3, [r2], #-64 @ 0xffffffc0 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115605,20 +115605,20 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0xff2ed328 │ │ │ │ @ instruction: 0x460c231b │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0bc022d │ │ │ │ - @ instruction: 0xf500fc17 │ │ │ │ + @ instruction: 0xf500fb6f │ │ │ │ @ instruction: 0x460533b0 │ │ │ │ strpl pc, [r0], -r0, lsl #10 │ │ │ │ eorne lr, r2, #3457024 @ 0x34c000 │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ svceq 0x004b6818 │ │ │ │ b 0x1144d74 │ │ │ │ @@ -115755,15 +115755,15 @@ │ │ │ │ @ instruction: 0xf8c63efc │ │ │ │ strdlt r4, [r4], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - mvnpl pc, #78643200 @ 0x4b00000 │ │ │ │ + movmi pc, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, r3, lsl #22 │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ andscs r2, pc, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8d13030 │ │ │ │ andlt r1, r4, r4, ror #7 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -115777,50 +115777,50 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baed5 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ @ instruction: 0xf505aecd │ │ │ │ vcge.s8 d19, d26, d17 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ tstls r3, sp, lsr #32 │ │ │ │ cmncs ip, #3457024 @ 0x34c000 │ │ │ │ @ instruction: 0xf0e29400 │ │ │ │ - stmdbls r3, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2000e6be │ │ │ │ - bicsvc pc, r0, r9, asr #12 │ │ │ │ + orrsvs pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b14 │ │ │ │ andls r7, r0, r8, lsl r2 │ │ │ │ - stc2 1, cr15, [r6, #-788]! @ 0xfffffcec │ │ │ │ - bicsvc pc, r0, r9, asr #12 │ │ │ │ + ldc2l 1, cr15, [lr], #-788 @ 0xfffffcec │ │ │ │ + orrsvs pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adccc pc, r0, sl, asr #4 │ │ │ │ + rsbcs pc, r0, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d14 │ │ │ │ @ instruction: 0xf1fc2252 │ │ │ │ - @ instruction: 0xf649fe2d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf649fd85 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d18, d0, d0[7] │ │ │ │ blmi 0x2814d8 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - mcr2 1, 1, pc, cr0, cr12, {7} @ │ │ │ │ + ldc2l 1, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andmi r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ - eorseq ip, r2, r8, lsr #3 │ │ │ │ - eorseq ip, r2, ip, lsl #3 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ + eorseq ip, r2, r8, rrx │ │ │ │ + eorseq ip, r2, ip, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebd8650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1f20ff8 │ │ │ │ - b 0x11000a8 │ │ │ │ + b 0x10ffe08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ adcscc pc, r1, r0, lsl #10 │ │ │ │ ldrsbeq lr, [ip, #-144]! @ 0xffffff70 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -115832,15 +115832,15 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ teqcs sl, #208, 18 @ 0x340000 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - mrc2 1, 0, pc, cr0, cr2, {7} │ │ │ │ + stc2l 1, cr15, [r8, #-968]! @ 0xfffffc38 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe733cc0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -115871,56 +115871,56 @@ │ │ │ │ @ instruction: 0xf8d3d004 │ │ │ │ @ instruction: 0xf0122284 │ │ │ │ andsle r0, r8, pc, lsl #4 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ ldc2 0, cr15, [sl], {0} │ │ │ │ tstlt r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf0dd4628 │ │ │ │ - bfi pc, fp, (invalid: 27:19) @ │ │ │ │ + @ instruction: 0xe7d3fcf3 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ ldc2 0, cr15, [sl] │ │ │ │ stmdbcs r0, {r8, fp, ip, pc} │ │ │ │ @ instruction: 0x4669d1f4 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ stmdbls r0, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r5, r0, lsl #18 │ │ │ │ strtmi lr, [r0], -ip, ror #15 │ │ │ │ tstpeq r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - @ instruction: 0x31b8f24a │ │ │ │ + cmnpcs r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 0, cr15, [r4, #756]! @ 0x2f4 │ │ │ │ + stc2l 0, cr15, [ip, #-756] @ 0xfffffd0c │ │ │ │ vaba.s q7, q9, q5 │ │ │ │ - svclt 0x0000f8bb │ │ │ │ + svclt 0x0000f81b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcmi 0x0034b08b │ │ │ │ ldmdbmi r4!, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf649231b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ strls r0, [r0, -sp, lsr #4] │ │ │ │ stmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9109 │ │ │ │ @ instruction: 0xf6490100 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0bc012d │ │ │ │ - strmi pc, [r5], -pc, asr #19 │ │ │ │ + strmi pc, [r5], -r7, lsr #18 │ │ │ │ ldrtcc pc, [r0], #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf0bc4630 │ │ │ │ - tstpcs fp, #1019904 @ p-variant is OBSOLETE @ 0xf9000 │ │ │ │ + tstpcs fp, #331776 @ p-variant is OBSOLETE @ 0x51000 │ │ │ │ eoreq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0bc022d │ │ │ │ - movwcs pc, #2635 @ 0xa4b @ │ │ │ │ + movwcs pc, #2467 @ 0x9a3 @ │ │ │ │ @ instruction: 0xf8949308 │ │ │ │ blcs 0x8df48 │ │ │ │ rsbshi pc, r1, #64 @ 0x40 │ │ │ │ ldrcc pc, [r2, r5, lsl #10]! │ │ │ │ ldmib r7, {r0, r7, r9, sl, lr}^ │ │ │ │ tstmi r3, #-1610612733 @ 0xa0000003 │ │ │ │ @ instruction: 0xf505d111 │ │ │ │ @@ -115932,28 +115932,28 @@ │ │ │ │ subhi pc, pc, #64 @ 0x40 │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmdbge r8, {r1, r3, r4, r5, r8, r9, sp} │ │ │ │ @ instruction: 0xf7904630 │ │ │ │ stmdbls r8, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640b1f1 │ │ │ │ - stc2 0, cr15, [r0, #-884]! @ 0xfffffc8c │ │ │ │ + ldc2l 0, cr15, [r8], #-884 @ 0xfffffc8c │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r6, #64 @ 0x40 │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ blcc 0xfe733e68 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq fp, r2, r8, asr #31 │ │ │ │ + eorseq fp, r2, r8, lsl #29 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xff24f7ff │ │ │ │ stmdbcs r0, {r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf505d1d9 │ │ │ │ @ instruction: 0xf50531b1 │ │ │ │ @ instruction: 0x910232b0 │ │ │ │ @@ -116154,50 +116154,50 @@ │ │ │ │ teqphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ teqle sp, r8, lsr #18 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ smlabtcs r4, r9, r1, r8 │ │ │ │ andls r4, r2, #16, 12 @ 0x1000000 │ │ │ │ @ instruction: 0xf14001db │ │ │ │ @ instruction: 0xf1b681b0 │ │ │ │ - smlatbcs r4, pc, pc, pc @ │ │ │ │ + tstpcs r4, r7, lsl #30 @ p-variant is OBSOLETE │ │ │ │ adceq pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf1b69802 │ │ │ │ - @ instruction: 0xf505ffa9 │ │ │ │ + @ instruction: 0xf505ff01 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ adceq pc, ip, r4, asr #17 │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0xf1400799 │ │ │ │ smlatbcs r4, lr, r1, r8 │ │ │ │ @ instruction: 0xf1b69802 │ │ │ │ - @ instruction: 0x2104ff9b │ │ │ │ + strdcs pc, [r4, -r3] │ │ │ │ adceq pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf1b69802 │ │ │ │ - @ instruction: 0xf8d4ff95 │ │ │ │ + @ instruction: 0xf8d4feed │ │ │ │ @ instruction: 0xf8c42210 │ │ │ │ bcs 0x41cb0 │ │ │ │ @ instruction: 0x81b1f200 │ │ │ │ ldrmi fp, [r0], -r2, ror #2 │ │ │ │ @ instruction: 0xf1b62104 │ │ │ │ - smlabbcs r4, r9, pc, pc @ │ │ │ │ + smlattcs r4, r1, lr, pc @ │ │ │ │ adcseq pc, r4, r4, asr #17 │ │ │ │ andseq pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - @ instruction: 0xff82f1b6 │ │ │ │ + mrc2 1, 6, pc, cr10, cr6, {5} │ │ │ │ adcseq pc, r8, r4, asr #17 │ │ │ │ adcscc pc, r0, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0x3c22e9d2 │ │ │ │ svceq 0x0002f01c │ │ │ │ @ instruction: 0xf8d4d016 │ │ │ │ bcs 0x4a274 │ │ │ │ msrhi (UNDEF: 98), r0 │ │ │ │ ldrmi fp, [r0], -r2, lsl #3 │ │ │ │ andls r2, r2, #4, 2 │ │ │ │ - @ instruction: 0xff6ef1b6 │ │ │ │ + mcr2 1, 6, pc, cr6, cr6, {5} @ │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ stmdals r2, {r4, r6, r7} │ │ │ │ - @ instruction: 0xff68f1b6 │ │ │ │ + mcr2 1, 6, pc, cr0, cr6, {5} @ │ │ │ │ adcscc pc, r0, #20971520 @ 0x1400000 │ │ │ │ sbcseq pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0x3c22e9d2 │ │ │ │ svclt 0x0044009a │ │ │ │ adcscc pc, r0, #20971520 @ 0x1400000 │ │ │ │ tstpeq r1, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00484628 │ │ │ │ @@ -116231,30 +116231,30 @@ │ │ │ │ teqcs sl, #3260416 @ 0x31c000 │ │ │ │ blx 0xfea3f912 │ │ │ │ stmdbcs r0, {r3, r8, fp, ip, pc} │ │ │ │ stcge 4, cr15, [pc, #508]! @ 0x81cd4 │ │ │ │ @ instruction: 0xf507e5cc │ │ │ │ vst2.8 {d23-d26}, [pc], r3 │ │ │ │ strbmi r6, [r0], -ip, asr #5 │ │ │ │ - ldrtcc pc, [ip], #586 @ 0x24a @ │ │ │ │ + ldrbtcs pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicsvc pc, r0, r9, asr #12 │ │ │ │ + orrsvs pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0dd9400 │ │ │ │ - ldr pc, [pc, #2273] @ 0x823dd │ │ │ │ + ldr pc, [pc, #2105] @ 0x82335 │ │ │ │ andcs pc, r3, #148, 16 @ 0x940000 │ │ │ │ @ instruction: 0xf43f428a │ │ │ │ blmi 0xfeced248 │ │ │ │ vmax.s8 q10, q5, q0 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vrshr.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcsvs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf8ccf0dd │ │ │ │ + @ instruction: 0xf824f0dd │ │ │ │ stmdacs r0, {r1, r3, r7, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d14d │ │ │ │ andls r2, r7, #96, 4 │ │ │ │ cmnpcs r0, #212, 16 @ p-variant is OBSOLETE @ 0xd40000 │ │ │ │ bne 0xff0bea44 │ │ │ │ cdpeq 4, 7, cr15, cr0, cr2, {1} │ │ │ │ sbccs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @@ -116281,20 +116281,20 @@ │ │ │ │ @ instruction: 0xf8c4000f │ │ │ │ @ instruction: 0xf0220260 │ │ │ │ @ instruction: 0xf8c402f0 │ │ │ │ stmdbcs r0, {r3, r5, r6, r9, sp} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr9, cr15, {3} │ │ │ │ blmi 0xfe2fb238 │ │ │ │ vmax.s8 q10, q5, q0 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ rscvs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf87cf0dd │ │ │ │ + @ instruction: 0xffd4f0dc │ │ │ │ vbic.i32 d30, #12189696 @ 0x00ba0000 │ │ │ │ ldrb r1, [r6, #2752]! @ 0xac0 │ │ │ │ rsbsvs pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0xf0229807 │ │ │ │ @ instruction: 0xf8c402ff │ │ │ │ @ instruction: 0xf8d42264 │ │ │ │ @ instruction: 0xf0222268 │ │ │ │ @@ -116310,26 +116310,26 @@ │ │ │ │ andcs lr, r3, #192, 18 @ 0x300000 │ │ │ │ svcge 0x0006f47f │ │ │ │ stmdbcs r0, {r8, r9, sl, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ strtmi lr, [r8], -sp, lsl #13 │ │ │ │ @ instruction: 0xffcef001 │ │ │ │ @ instruction: 0xf1b62010 │ │ │ │ - movwcs pc, #3557 @ 0xde5 @ │ │ │ │ + movwcs pc, #3389 @ 0xd3d @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vsubw.s8 , q0, d29 │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ strtcc pc, [ip], #2260 @ 0x8d4 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf10760da │ │ │ │ @ instruction: 0xf8c403ac │ │ │ │ sbcvs r0, r3, ip, lsr #9 │ │ │ │ @ instruction: 0xf1b62010 │ │ │ │ - movwcs pc, #3535 @ 0xdcf @ │ │ │ │ + movwcs pc, #3367 @ 0xd27 @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vsubw.s8 , q8, d1 │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ ldrtcc pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @@ -116362,163 +116362,163 @@ │ │ │ │ @ instruction: 0xf0202217 │ │ │ │ @ instruction: 0xf8c4000f │ │ │ │ @ instruction: 0xf8c42264 │ │ │ │ @ instruction: 0xf1bb0268 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldrb sl, [r4, #-3404]! @ 0xfffff2b4 │ │ │ │ @ instruction: 0x46404b37 │ │ │ │ - ldrbmi pc, [r4], #586 @ 0x24a @ │ │ │ │ + ldrcc pc, [r4], #586 @ 0x24a │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicsvc pc, r0, r9, asr #12 │ │ │ │ + orrsvs pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ subeq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffd8f0dc │ │ │ │ + @ instruction: 0xff30f0dc │ │ │ │ @ instruction: 0xf1b6e496 │ │ │ │ - strdcs pc, [r4, -pc] │ │ │ │ + tstpcs r4, r7, asr sp @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf1b69802 │ │ │ │ - strdcs pc, [r4, -r9] │ │ │ │ + tstpcs r4, r1, asr sp @ p-variant is OBSOLETE │ │ │ │ addseq pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf1b69802 │ │ │ │ - @ instruction: 0xf8c4fdf3 │ │ │ │ + @ instruction: 0xf8c4fd4b │ │ │ │ @ instruction: 0xf8d40098 │ │ │ │ @ instruction: 0xe65c2210 │ │ │ │ strbmi r4, [r0], -r5, lsr #22 │ │ │ │ - ldrmi pc, [r0], #586 @ 0x24a │ │ │ │ + ldrbcc pc, [r0], #-586 @ 0xfffffdb6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicsvc pc, r0, r9, asr #12 │ │ │ │ + orrsvs pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ eoreq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffb4f0dc │ │ │ │ + @ instruction: 0xff0cf0dc │ │ │ │ blmi 0x7faf20 │ │ │ │ vmax.s8 q10, q5, q0 │ │ │ │ - @ instruction: 0xf2c044b0 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf649042d │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf0dc0237 │ │ │ │ - strbt pc, [r1], #-4003 @ 0xfffff05d @ │ │ │ │ - ldc2 2, cr15, [lr], #196 @ 0xc4 │ │ │ │ - bicsvc pc, r0, r9, asr #12 │ │ │ │ + strbt pc, [r1], #-3835 @ 0xfffff105 @ │ │ │ │ + ldc2 2, cr15, [lr], {49} @ 0x31 │ │ │ │ + orrsvs pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsmi pc, ip, sl, asr #4 │ │ │ │ + andscc pc, ip, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1fc72dc │ │ │ │ - @ instruction: 0xf649f96b │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf649f8c3 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ blmi 0x301e5c │ │ │ │ addseq pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf95ef1fc │ │ │ │ - bicsvc pc, r0, r9, asr #12 │ │ │ │ + @ instruction: 0xf8b6f1fc │ │ │ │ + orrsvs pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r0, sl, asr #4 │ │ │ │ + adcscc pc, r0, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ @ instruction: 0xf1fc0296 │ │ │ │ - svclt 0x0000f951 │ │ │ │ - ldrsbteq ip, [r2], -r4 │ │ │ │ - eorseq ip, r2, r8, ror #3 │ │ │ │ + svclt 0x0000f8a9 │ │ │ │ + mlaseq r2, r4, r0, ip │ │ │ │ + eorseq ip, r2, r8, lsr #1 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd8fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x86e028 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s32 d0, d0, d0 │ │ │ │ - stmiavs r3!, {r1, r4, r5, r6, r7, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r3, r6, fp, sp, lr, pc}^ │ │ │ │ eorvs pc, r5, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ blcs 0x9be94 │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ - sbcvc pc, r4, r9, asr #12 │ │ │ │ + addvs pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6499309 │ │ │ │ - vrshr.s64 d23, d24, #64 │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ strls r0, [fp], #-557 @ 0xfffffdd3 │ │ │ │ @ instruction: 0xf64f9201 │ │ │ │ vmov.i32 d20, #2304 @ 0x00000900 │ │ │ │ andls r0, r4, #1879048192 @ 0x70000000 │ │ │ │ - stc2 1, cr15, [sl, #756]! @ 0x2f4 │ │ │ │ + stc2 1, cr15, [r2, #-756] @ 0xfffffd0c │ │ │ │ strbtmi r9, [r8], -r0 │ │ │ │ - blx 0xfe7be12e │ │ │ │ + blx 0xffdbe12c │ │ │ │ @ instruction: 0xf1b69800 │ │ │ │ - blmi 0x3012bc │ │ │ │ + blmi 0x30101c │ │ │ │ blls 0x3dbeb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mcrr2 2, 3, pc, r6, cr1 @ │ │ │ │ + blx 0xfea3e732 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd9078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vrsra.s64 d16, d28, #64 │ │ │ │ vcge.s8 d16, d10, d18 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vmla.f d20, d0, d0[7] │ │ │ │ andcs r0, sl, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1c49000 │ │ │ │ - svclt 0x0000ffd5 │ │ │ │ + svclt 0x0000ff2d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vmla.f d20, d0, d0[7] │ │ │ │ blmi 0x10236c │ │ │ │ andls r2, r0, pc, lsl #4 │ │ │ │ - @ instruction: 0xffc2f1c4 │ │ │ │ - eorseq ip, r2, r4, lsl r2 │ │ │ │ + @ instruction: 0xff1af1c4 │ │ │ │ + ldrsbteq ip, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vmla.f d20, d0, d0[7] │ │ │ │ blmi 0x102394 │ │ │ │ andls r2, r0, r4, lsl r2 │ │ │ │ - @ instruction: 0xffaef1c4 │ │ │ │ - eorseq ip, r2, ip, lsr #4 │ │ │ │ + @ instruction: 0xff06f1c4 │ │ │ │ + eorseq ip, r2, ip, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vmla.f d20, d0, d0[7] │ │ │ │ blmi 0x1023bc │ │ │ │ andls r2, r0, r9, lsl r2 │ │ │ │ - @ instruction: 0xff9af1c4 │ │ │ │ - eorseq ip, r2, r4, asr #4 │ │ │ │ + cdp2 1, 15, cr15, cr2, cr4, {6} │ │ │ │ + eorseq ip, r2, r4, lsl #2 │ │ │ │ andeq pc, r7, #34 @ 0x22 │ │ │ │ stclt 0, cr15, [r0, #-16] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42a │ │ │ │ ldmiblt fp!, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310b7c │ │ │ │ vadd.i8 d29, d12, d19 │ │ │ │ - vmlal.s q9, d0, d0[4] │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ @ instruction: 0xf5033023 │ │ │ │ @ instruction: 0xf85072c7 │ │ │ │ ldrbeq r2, [r2, #50] @ 0x32 │ │ │ │ andcs sp, r0, lr, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -116551,15 +116551,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ bllt 0x10a514 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x310820 │ │ │ │ vadd.i8 d29, d12, d12 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf8510132 │ │ │ │ bcs 0x14a078 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ rscsle r2, r6, r0, lsl #22 │ │ │ │ @@ -116575,15 +116575,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ stmiblt sl!, {r4, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x310880 │ │ │ │ vadd.i8 d29, d12, d10 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf8510132 │ │ │ │ ldmiblt r2!, {r1, r5, sp} │ │ │ │ ldclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ strle r0, [r6, #-1362]! @ 0xfffffaae │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ ldreq r3, [fp], -ip, lsr #8 │ │ │ │ @@ -116617,15 +116617,15 @@ │ │ │ │ bllt 0x146fd4 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0bb5b │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x482d60 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vcgt.s8 d18, d12, d1 │ │ │ │ - vmlal.s q9, d0, d0[4] │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ @ instruction: 0xf5033023 │ │ │ │ @ instruction: 0xf85073c7 │ │ │ │ @ instruction: 0xf0000033 │ │ │ │ stmdacs r0, {r6} │ │ │ │ andcs fp, ip, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -116648,15 +116648,15 @@ │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf890bb03 │ │ │ │ bllt 0x174e698 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310da4 │ │ │ │ movwcs fp, #8079 @ 0x1f8f │ │ │ │ - rsbcs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + eorne pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ bicvc pc, r7, #12582912 @ 0xc00000 │ │ │ │ eorseq pc, r3, r0, asr r8 @ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ andcs r2, r0, #12 │ │ │ │ @@ -116677,15 +116677,15 @@ │ │ │ │ svcmi 0x0070f413 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs r4, pc, #16384 @ 0x4000 │ │ │ │ ldclt 0, cr15, [r2, #-28] @ 0xffffffe4 │ │ │ │ - mlaseq r2, r0, r2, ip │ │ │ │ + eorseq ip, r2, r0, asr r1 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r8, r0, lsl #10 │ │ │ │ @@ -116730,16 +116730,16 @@ │ │ │ │ bcs 0xff4c05a4 │ │ │ │ b 0xff5c05a8 │ │ │ │ @ instruction: 0xf649d817 │ │ │ │ vrshr.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf64f2297 │ │ │ │ @ instruction: 0xf8327cff │ │ │ │ strbmi r1, [r1, #-17]! @ 0xffffffef │ │ │ │ - @ instruction: 0xf64cd00d │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vhadd.s8 d29, d12, d13 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ bl 0x102b84 │ │ │ │ movwls r1, #4609 @ 0x1201 │ │ │ │ @ instruction: 0x47906892 │ │ │ │ @ instruction: 0xf5039b01 │ │ │ │ stmdb r3, {r1, r2, r3, r4, r8, r9, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -116807,21 +116807,21 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ orrvc pc, lr, #12582912 @ 0xc00000 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d10, d8 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ blmi 0x1024a8 │ │ │ │ rsbsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 1, 1, pc, cr8, cr11, {7} │ │ │ │ - eorseq ip, r2, r0, ror r8 │ │ │ │ + ldc2 1, cr15, [r0, #1004] @ 0x3ec │ │ │ │ + eorseq ip, r2, r0, lsr r7 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ tstpeq pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ @@ -116893,15 +116893,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, sl, r0, lsl #10 │ │ │ │ strne pc, [r4, #-2256] @ 0xfffff730 │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x0094f0b8 │ │ │ │ + mcrlt 0, 7, pc, cr12, cr8, {5} @ │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ bicscc fp, r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185ddc │ │ │ │ @@ -116925,15 +116925,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, sl, r8, ror #9 │ │ │ │ strbtne pc, [ip], #2256 @ 0x8d0 @ │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x0054f0b8 │ │ │ │ + mcrlt 0, 5, pc, cr12, cr8, {5} @ │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ bicscc fp, r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185e5c │ │ │ │ @@ -116958,15 +116958,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, fp, r8, ror #9 │ │ │ │ strbtne pc, [ip], #2256 @ 0x8d0 @ │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x0012f0b8 │ │ │ │ + mcrlt 0, 3, pc, cr10, cr8, {5} @ │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ bicscc fp, r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185ee0 │ │ │ │ @@ -116991,25 +116991,25 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, fp, r0, lsl #10 │ │ │ │ strne pc, [r4, #-2256] @ 0xfffff730 │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mrclt 0, 6, APSR_nzcv, cr0, cr8, {5} │ │ │ │ + mcrlt 0, 1, pc, cr8, cr8, {5} @ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x311328 │ │ │ │ - @ instruction: 0xf64cd80c │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vadd.i8 d29, d12, d12 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ bl 0x102fbc │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmiaeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -117023,16 +117023,16 @@ │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x311384 │ │ │ │ - @ instruction: 0xf64cd80b │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vadd.i8 d29, d12, d11 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ bl 0x103018 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ @ instruction: 0x07db34f0 │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf00008c8 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -117059,16 +117059,16 @@ │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x311414 │ │ │ │ - @ instruction: 0xf64cd80b │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vadd.i8 d29, d12, d11 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ bl 0x1030a8 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ @ instruction: 0x07db34f0 │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf00008c8 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -117098,15 +117098,15 @@ │ │ │ │ stmdbcs r0, {r2, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d159 │ │ │ │ blcs 0x8eda0 │ │ │ │ @ instruction: 0xf8d0d178 │ │ │ │ @ instruction: 0xf0011168 │ │ │ │ blcc 0x4834e8 │ │ │ │ stmdale r2!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - ldceq 6, cr15, [r0], #-304 @ 0xfffffed0 │ │ │ │ + ldclvs 2, cr15, [r0], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb73 │ │ │ │ vsri.64 , q8, #61 │ │ │ │ @ instruction: 0xf0830340 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ @@ -117128,16 +117128,16 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdne pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ - @ instruction: 0xf64cd8e5 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vadd.i8 , q14, │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ bl 0x1435bc │ │ │ │ ldclvs 3, cr0, [fp, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r8, r0, lsl #22 │ │ │ │ bicsle r2, sl, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117175,16 +117175,16 @@ │ │ │ │ cmnle sp, r0, lsl #30 │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ cmnle fp, r0, lsl #20 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3111e0 │ │ │ │ @ instruction: 0xf04fbf8f │ │ │ │ - @ instruction: 0xf64c0c01 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf24c0c01 │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ bl 0x183a78 │ │ │ │ svclt 0x00980482 │ │ │ │ ldrsbgt pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ ldrsble r0, [sp], #-250 @ 0xffffff06 │ │ │ │ strvc pc, [r0], #-963 @ 0xfffffc3d │ │ │ │ rsbsle r2, r0, r0, lsl #24 │ │ │ │ @ instruction: 0xf000291f │ │ │ │ @@ -117310,16 +117310,16 @@ │ │ │ │ @ instruction: 0xf8b44606 │ │ │ │ blcs 0xf916ec │ │ │ │ @ instruction: 0xf649d859 │ │ │ │ vrshr.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf8322297 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ - @ instruction: 0xf64cd04f │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vhadd.s8 , q6, │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ bl 0x143894 │ │ │ │ ldmvs fp, {r1, r8, r9, ip} │ │ │ │ @ instruction: 0x46054798 │ │ │ │ ldrtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ @ instruction: 0xf504fecb │ │ │ │ stmdacs r0, {r1, r2, r3, r4, r8, r9, sp, lr} │ │ │ │ @@ -117379,15 +117379,15 @@ │ │ │ │ andle r0, r9, r1, lsl #2 │ │ │ │ strne pc, [r0, #-2262] @ 0xfffff72a │ │ │ │ @ instruction: 0xf8d6400a │ │ │ │ andmi r1, pc, r4, lsl #10 │ │ │ │ svclt 0x0014433a │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf0b89303 │ │ │ │ - blls 0x181bfc │ │ │ │ + blls 0x18195c │ │ │ │ svclt 0x0000e7b0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebd9ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf89d0fe8 │ │ │ │ @ instruction: 0x46076018 │ │ │ │ @ instruction: 0x46314615 │ │ │ │ @@ -117397,16 +117397,16 @@ │ │ │ │ addsmi r2, sl, #208, 20 @ 0xd0000 │ │ │ │ blcs 0xfb6d68 │ │ │ │ @ instruction: 0xf649d83a │ │ │ │ vrshr.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf8322297 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ - @ instruction: 0xf64cd030 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vqadd.s8 d29, d12, d16 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ bl 0x1439f0 │ │ │ │ ldrtmi r1, [r8], -r2, lsl #6 │ │ │ │ @ instruction: 0x4798689b │ │ │ │ ldmibeq r8, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmibne ip, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrmi pc, [r8, #-879] @ 0xfffffc91 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ @@ -117470,21 +117470,21 @@ │ │ │ │ @ instruction: 0xf8c60205 │ │ │ │ ldrdlt r2, [r3], -ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q13, q8 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ blmi 0x102f04 │ │ │ │ rsbsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf90af1fb │ │ │ │ - ldrhteq ip, [r2], -r0 │ │ │ │ + @ instruction: 0xf862f1fb │ │ │ │ + eorseq ip, r2, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebda064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @ instruction: 0xf890339a │ │ │ │ bicscc r1, r0, #248, 8 @ 0xf8000000 │ │ │ │ @ instruction: 0xf001b083 │ │ │ │ @@ -117682,15 +117682,15 @@ │ │ │ │ bcs 0xb85dc │ │ │ │ @ instruction: 0xf890d13e │ │ │ │ blcs 0x8f6c0 │ │ │ │ @ instruction: 0xf8d0d165 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ blcc 0x483e08 │ │ │ │ ldmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ - teqpeq r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvs pc, ip, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ stmdblt r3!, {r0, r1, r3, r6, r8, sl, fp, sp, lr}^ │ │ │ │ ldrbtne pc, [r0], #2256 @ 0x8d0 @ │ │ │ │ strle r0, [r8, #-1801] @ 0xfffff8f7 │ │ │ │ bcs 0xbb230 │ │ │ │ @ instruction: 0xf890d135 │ │ │ │ @@ -117700,16 +117700,16 @@ │ │ │ │ bcc 0x483a3c │ │ │ │ stmdble sl, {r1, r3, r9, fp, sp} │ │ │ │ stmiaeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - @ instruction: 0xf64c4770 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaba.s8 q10, q6, q8 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ bl 0x143eac │ │ │ │ ldclvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ bcs 0x16fe54 │ │ │ │ andcs sp, r0, sl, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ @@ -117746,15 +117746,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f7c0 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011168 │ │ │ │ blcc 0x483f08 │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - ldceq 6, cr15, [r0], #-304 @ 0xfffffed0 │ │ │ │ + ldclvs 2, cr15, [r0], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vsri.64 q14, q8, #52 │ │ │ │ b 0x5065ac │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117774,16 +117774,16 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f834 │ │ │ │ ldrdne pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ - @ instruction: 0xf64cd8e6 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vadd.i8 , q14, q11 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ bl 0x143fd4 │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117818,15 +117818,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f8e0 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011168 │ │ │ │ blcc 0x484028 │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - ldceq 6, cr15, [r0], #-304 @ 0xfffffed0 │ │ │ │ + ldclvs 2, cr15, [r0], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vsri.64 q14, q8, #52 │ │ │ │ b 0x5065cc │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117846,16 +117846,16 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f954 │ │ │ │ ldrdne pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ - @ instruction: 0xf64cd8e6 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vadd.i8 , q14, q11 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ bl 0x1440f4 │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117893,15 +117893,15 @@ │ │ │ │ ldmdavs r2, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdbcs r0, {r9} │ │ │ │ andcs sp, r1, r1, rrx │ │ │ │ movwcs sl, #2306 @ 0x902 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ - @ instruction: 0xf85cf226 │ │ │ │ + @ instruction: 0xffbcf225 │ │ │ │ @ instruction: 0xf44f9c02 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ bls 0x150354 │ │ │ │ strmi pc, [r3], -r4, lsr #23 │ │ │ │ strvs pc, [r2], -r3, lsl #22 │ │ │ │ stmiane r4!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ strbtvc lr, [r3], r6, asr #22 │ │ │ │ @@ -117941,15 +117941,15 @@ │ │ │ │ andlt sp, r9, r1, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdage r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf912f222 │ │ │ │ + @ instruction: 0xf872f222 │ │ │ │ @ instruction: 0x2604e9dd │ │ │ │ submi pc, sl, pc, asr #8 │ │ │ │ addscc pc, sl, r3, asr #13 │ │ │ │ svcls 0x00039c02 │ │ │ │ cmpeq r3, r1, ror r1 │ │ │ │ b 0x10ca024 │ │ │ │ bl 0x18dbd04 │ │ │ │ @@ -117974,17 +117974,17 @@ │ │ │ │ strne pc, [r0, #-2261] @ 0xfffff72b │ │ │ │ @ instruction: 0xf8d5400b │ │ │ │ b 0x388a20 │ │ │ │ b 0x1546618 │ │ │ │ svclt 0x0014030c │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf0b79201 │ │ │ │ - bls 0x1032b0 │ │ │ │ - vaba.s d14, d16, d15 │ │ │ │ - svclt 0x0000f867 │ │ │ │ + bls 0x103010 │ │ │ │ + vaba.s32 d14, d31, d15 │ │ │ │ + svclt 0x0000ffc7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebda838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xff2ef7ff │ │ │ │ @@ -118330,32 +118330,32 @@ │ │ │ │ svclt 0x00080201 │ │ │ │ andle r4, r9, r1, lsl r6 │ │ │ │ strcs pc, [r0, #-2259] @ 0xfffff72d │ │ │ │ @ instruction: 0xf8d34011 │ │ │ │ andsmi r2, r5, r4, lsl #10 │ │ │ │ svclt 0x0014430d │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - mrrc2 0, 11, pc, sl, cr7 @ │ │ │ │ + blx 0xfed3fe92 │ │ │ │ svclt 0x0000e7bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrcc pc, [r1, r0, lsl #10]! │ │ │ │ ldmdapl r6!, {r8, sl, ip, sp, lr, pc} │ │ │ │ mvnscs r2, sl, ror r2 │ │ │ │ sbcsmi pc, r8, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - ldrteq pc, [r0], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldrbtvs pc, [r0], #588 @ 0x24c @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldmibmi r8, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ vmax.s16 d2, d14, d0 │ │ │ │ - andcs lr, r0, #248, 18 @ 0x3e0000 │ │ │ │ + andcs lr, r0, #80, 18 @ 0x140000 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r3, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdahi r5!, {r1, r3, r4, r5, r6, r8, r9, sp} │ │ │ │ ldmdale r8!, {r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ strbmi r6, [r0], -r3, ror #16 │ │ │ │ @ instruction: 0xb1d84798 │ │ │ │ andseq pc, pc, #5 │ │ │ │ @@ -118381,21 +118381,21 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdne pc, [r0, #135]! @ 0x87 │ │ │ │ @ instruction: 0xf8d74311 │ │ │ │ @ instruction: 0xf8c721e4 │ │ │ │ tstmi sl, #224, 2 @ 0x38 │ │ │ │ mvncs pc, r7, asr #17 │ │ │ │ vabd.s8 q15, q13, q11 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ + vmla.i d21, d0, d0[5] │ │ │ │ blmi 0x103d40 │ │ │ │ @ instruction: 0xf1fa22cc │ │ │ │ - svclt 0x0000f9ed │ │ │ │ - eorseq ip, r2, r4, asr #17 │ │ │ │ + svclt 0x0000f945 │ │ │ │ + eorseq ip, r2, r4, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdaea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ blx 0xfffc1caa │ │ │ │ ldrcc pc, [sl, #1286] @ 0x506 │ │ │ │ svcvs 0x00ab3550 │ │ │ │ @@ -118541,15 +118541,15 @@ │ │ │ │ @ instruction: 0xf505d005 │ │ │ │ andcs r6, r0, sp, lsl #6 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ ldreq r0, [fp, r0, lsl #2]! │ │ │ │ @ instruction: 0xb12ad506 │ │ │ │ ldrdcs r0, [r0, -r2] │ │ │ │ andvs pc, lr, r5, lsl #10 │ │ │ │ - ldmda r2!, {r1, r2, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00caf21d │ │ │ │ ldrbcc pc, [r8], #2261 @ 0x8d5 @ │ │ │ │ ldrbeq pc, [r9, r7]! @ │ │ │ │ @ instruction: 0xf0234628 │ │ │ │ teqmi fp, #-469762045 @ 0xe4000003 │ │ │ │ ldrbcc pc, [r8], #2245 @ 0x8c5 @ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 7, pc, cr2, cr15, {7} @ │ │ │ │ @@ -118620,16 +118620,16 @@ │ │ │ │ svcvs 0x0040f013 │ │ │ │ @ instruction: 0xf003d042 │ │ │ │ @ instruction: 0xf1b36370 │ │ │ │ eorsle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ andne pc, pc, sp, lsl #4 │ │ │ │ vmin.s16 d2, d13, d0 │ │ │ │ - vrecps.f32 q15, q13, q3 │ │ │ │ - vbic.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vmax.f32 d30, d10, d30 │ │ │ │ + vrsra.s64 , q10, #64 │ │ │ │ movtls r0, #9005 @ 0x232d │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ @ instruction: 0xf5083171 │ │ │ │ andcs r3, lr, #-1006632958 @ 0xc4000002 │ │ │ │ tstpne pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabbcs lr, sp, r8, pc @ │ │ │ │ smlatbne ip, sp, r8, pc @ │ │ │ │ @@ -118645,15 +118645,15 @@ │ │ │ │ @ instruction: 0x964e437a │ │ │ │ cmnls r1, #603979777 @ 0x24000001 │ │ │ │ @ instruction: 0xf88d2304 │ │ │ │ vand d19, d2, d1 │ │ │ │ vsubw.s8 , q0, d17 │ │ │ │ cmpls r3, #8, 6 @ 0x20000000 │ │ │ │ vcgt.s8 , q5, │ │ │ │ - vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ cmpls sl, #-1275068416 @ 0xb4000000 │ │ │ │ stc2 0, cr15, [ip, #20]! │ │ │ │ adccc pc, r0, #13959168 @ 0xd50000 │ │ │ │ andseq pc, pc, #72, 4 @ 0x80000004 │ │ │ │ movwcs pc, #13251 @ 0x33c3 @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [r8, #-2009] @ 0xfffff827 │ │ │ │ @@ -118677,34 +118677,34 @@ │ │ │ │ @ instruction: 0xf50d4640 │ │ │ │ pop {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf0054ff0 │ │ │ │ @ instruction: 0xf44fbb23 │ │ │ │ strdcs r7, [r0, -r0] │ │ │ │ @ instruction: 0xf640a842 │ │ │ │ vshl.s16 d1, d15, d13 │ │ │ │ - @ instruction: 0xf508ef64 │ │ │ │ + @ instruction: 0xf508eebc │ │ │ │ @ instruction: 0x46033cb1 │ │ │ │ ssatcs r2, #11, r0, lsl #14 │ │ │ │ ldrbmi pc, [sl, #-1600]! @ 0xfffff9c0 @ │ │ │ │ ldrdlt pc, [r8, #140]! @ 0x8c │ │ │ │ addshi r2, ip, ip │ │ │ │ @ instruction: 0xf8a32106 │ │ │ │ @ instruction: 0xf04f40c4 │ │ │ │ @ instruction: 0xf8dc0901 │ │ │ │ @ instruction: 0xf04f41e0 │ │ │ │ tstvs ip, #28672 @ 0x7000 │ │ │ │ - andvc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ addsmi pc, r0, r3, asr #17 │ │ │ │ ldrdmi pc, [r4, #140]! @ 0x8c │ │ │ │ - cdpvc 2, 2, cr15, cr0, cr10, {2} │ │ │ │ + cdppl 2, 14, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ addsmi pc, r4, r3, asr #17 │ │ │ │ ldrdmi pc, [ip, #140]! @ 0x8c │ │ │ │ - ldcvc 2, cr15, [r4], {74} @ 0x4a │ │ │ │ + ldclpl 2, cr15, [r4], {74} @ 0x4a │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ orrsvc r6, r8, sl, lsl r0 │ │ │ │ @ instruction: 0xf8832205 │ │ │ │ strbmi r0, [r0], -r6, asr #1 │ │ │ │ @ instruction: 0xf8837259 │ │ │ │ ldrmi r1, [r9], -r9, rrx │ │ │ │ strvc lr, [r4], -r3, asr #19 │ │ │ │ @@ -118721,15 +118721,15 @@ │ │ │ │ adcmi pc, r4, r3, asr #17 │ │ │ │ smlabtmi r4, r3, r8, pc @ │ │ │ │ rsbgt pc, r0, r3, asr #17 │ │ │ │ stcmi 6, cr15, [r9], {64} @ 0x40 │ │ │ │ stccc 2, cr15, [r3], {192} @ 0xc0 │ │ │ │ rsbgt pc, r5, r3, asr #17 │ │ │ │ sbc pc, r0, r3, asr #17 │ │ │ │ - cdpvc 2, 2, cr15, cr8, cr10, {2} │ │ │ │ + cdppl 2, 14, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ smlawtgt r5, r3, r8, pc @ │ │ │ │ smlawt r0, r3, r8, pc @ │ │ │ │ smlawbge r9, r3, r8, pc @ │ │ │ │ strbls lr, [fp, -r3, asr #19] │ │ │ │ teqpvs r4, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ teqppl ip, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -118738,15 +118738,15 @@ │ │ │ │ msrmi SPSR_s, r3, asr #17 │ │ │ │ streq pc, [pc], #-79 @ 0x841fc │ │ │ │ orrmi pc, r4, r3, lsl #17 │ │ │ │ streq pc, [r9], #-79 @ 0xffffffb1 │ │ │ │ orrmi pc, r6, r3, lsl #17 │ │ │ │ stmib r3, {r0, r1, r2, r3, r4, r5, r6, r7, sl, sp}^ │ │ │ │ vshl.s8 , q10, q5 │ │ │ │ - vmls.i d22, d16, d0[3] │ │ │ │ + vaddhn.i16 d21, q8, q6 │ │ │ │ @ instruction: 0xf8c3042d │ │ │ │ @ instruction: 0xf6404180 │ │ │ │ @ instruction: 0xf8c3444f │ │ │ │ vand d20, d19, d12 │ │ │ │ vaddhn.i16 d19, q8, │ │ │ │ @ instruction: 0xf8c30408 │ │ │ │ vrhadd.s8 q10, , q2 │ │ │ │ @@ -118760,23 +118760,23 @@ │ │ │ │ andcs r4, r2, #114688 @ 0x1c000 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ @ instruction: 0xf508fcd5 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svclt 0x0000e6d6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r0, r2, sp │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, asr r1 │ │ │ │ + mlaseq r2, r0, r0, sp │ │ │ │ ldrtcc pc, [r1], r8, lsl #10 @ │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ vtst.16 d10, d13, d3 │ │ │ │ - @ instruction: 0x2101eeb4 │ │ │ │ + tstcs r1, ip, lsl #28 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r5, r0, asr #12 │ │ │ │ - bicvs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + orrpl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ tstls r2, #2867200 @ 0x2bc000 │ │ │ │ movwmi pc, #38464 @ 0x9640 @ │ │ │ │ movwcc pc, #12992 @ 0x32c0 @ │ │ │ │ @ instruction: 0xf8cd9216 │ │ │ │ vst4.16 {d19-d22}, [pc]! │ │ │ │ @ instruction: 0x9320639b │ │ │ │ @@ -118801,15 +118801,15 @@ │ │ │ │ @ instruction: 0x4640a912 │ │ │ │ blx 0xc4030c │ │ │ │ andscs r4, r7, #2457600 @ 0x258000 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ subscs pc, r9, #32512 @ 0x7f00 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vhadd.s16 d0, d29, d31 │ │ │ │ - @ instruction: 0xf895ee6c │ │ │ │ + @ instruction: 0xf895edc4 │ │ │ │ stmdbge sl!, {r0, r1, r3, r7, sp} │ │ │ │ @ instruction: 0xf0124640 │ │ │ │ @ instruction: 0xf6400f01 │ │ │ │ svclt 0x000c434f │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vcge.s8 d25, d3, d17 │ │ │ │ @@ -118821,15 +118821,15 @@ │ │ │ │ vcge.s8 d25, d3, d28 │ │ │ │ vsubw.s8 , q8, d1 │ │ │ │ teqls sp, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf88d230d │ │ │ │ @ instruction: 0xf64030ae │ │ │ │ @ instruction: 0xf8ad130f │ │ │ │ vhadd.s8 d19, d26, d28 │ │ │ │ - vqdmlal.s q11, d16, d0[3] │ │ │ │ + vsubw.s8 , q8, d12 │ │ │ │ @ instruction: 0x932a032d │ │ │ │ @ instruction: 0xf9f6f005 │ │ │ │ @ instruction: 0xf3c36fb3 │ │ │ │ movwls r2, #21444 @ 0x53c4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0], -r4, ror #1 │ │ │ │ rsbcs pc, r1, r3, asr #4 │ │ │ │ @@ -118851,39 +118851,39 @@ │ │ │ │ vrsra.s64 q9, , #64 │ │ │ │ movwls r0, #45832 @ 0xb308 │ │ │ │ biceq pc, r1, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ vcgt.s8 d25, d2, d6 │ │ │ │ vqdmlal.s q9, d0, d1[4] │ │ │ │ movwls r0, #29448 @ 0x7308 │ │ │ │ - bicsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + orrspl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcgt.s8 d25, d10, d12 │ │ │ │ - vqdmlal.s q11, d16, d0[4] │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ movwls r0, #54061 @ 0xd32d │ │ │ │ - mvnsvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + movspl pc, #-1610612732 @ 0xa0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc lr, lr, sp, asr #19 │ │ │ │ stmdals ip, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xff2c0ae8 │ │ │ │ + blx 0x8c0ae8 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ @ instruction: 0xf1bb980d │ │ │ │ - ldrtmi pc, [r1], -r3, asr #21 @ │ │ │ │ + @ instruction: 0x4631fa1b │ │ │ │ stmdals lr, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xff040afc │ │ │ │ + blx 0x640afc │ │ │ │ @ instruction: 0x46814631 │ │ │ │ - rscsvs pc, ip, sl, asr #4 │ │ │ │ + adcspl pc, ip, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ beq 0x10055c │ │ │ │ - blx 0xfedc0b10 │ │ │ │ + blx 0x3c0b10 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ smlabbcs r0, r0, r6, r4 │ │ │ │ @ instruction: 0xf04fa842 │ │ │ │ vqdmulh.s16 d0, d13, d14 │ │ │ │ - bls 0x47fb98 │ │ │ │ + bls 0x47f8f8 │ │ │ │ ldmeq r3!, {r4, r8, fp, ip, pc}^ │ │ │ │ cmncs fp, sp, asr #19 │ │ │ │ stceq 0, cr15, [r7], {6} │ │ │ │ @ instruction: 0xf0439154 │ │ │ │ stmdbls sl, {r3, r9, sl, fp} │ │ │ │ movweq pc, #49219 @ 0xc043 @ │ │ │ │ ldrbmi r9, [r6], #-1025 @ 0xfffffbff │ │ │ │ @@ -118933,29 +118933,29 @@ │ │ │ │ ldmdbge sp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ eorlt pc, sp, #9240576 @ 0x8d0000 │ │ │ │ stmibge sp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9785 │ │ │ │ ldrls r8, [sp, r8, lsr #4] │ │ │ │ @ instruction: 0xf005949f │ │ │ │ @ instruction: 0x4640fb73 │ │ │ │ - @ instruction: 0xf9b0f1b4 │ │ │ │ + @ instruction: 0xf908f1b4 │ │ │ │ @ instruction: 0xf1b49803 │ │ │ │ - stmdals r2, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9aaf1b4 │ │ │ │ + stmdals r2, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf902f1b4 │ │ │ │ @ instruction: 0xf1b49801 │ │ │ │ - blls 0x202bd0 │ │ │ │ + blls 0x202930 │ │ │ │ @ instruction: 0xf47f429e │ │ │ │ @ instruction: 0xf8ddaf5d │ │ │ │ @ instruction: 0xf5088010 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ vqrshl.s32 q7, , │ │ │ │ - svclt 0x0000f8d5 │ │ │ │ - ldrsbteq ip, [r2], -r0 │ │ │ │ - eorseq ip, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000f835 │ │ │ │ + mlaseq r2, r0, r7, ip │ │ │ │ + ldrshteq ip, [r2], -r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -119045,15 +119045,15 @@ │ │ │ │ stmiblt r3!, {r6, r7, r8, r9, ip}^ │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x485350 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vcgt.s8 d18, d13, d1 │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ + vrshr.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -119075,22 +119075,22 @@ │ │ │ │ stcle 8, cr2, [ip], {1} │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ andcs r6, r0, #128, 4 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf079c000 │ │ │ │ - @ instruction: 0xf64afe39 │ │ │ │ - vaddw.s8 q8, q8, d16 │ │ │ │ - @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 d16, d28, #64 │ │ │ │ + vmla.f32 d31, d26, d1 │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ + vrhadd.s8 d16, d10, d29 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x10481c │ │ │ │ @ instruction: 0xf1f9223d │ │ │ │ - svclt 0x0000fc7f │ │ │ │ - eorseq sp, r2, ip, lsl r3 │ │ │ │ + svclt 0x0000fbd7 │ │ │ │ + ldrsbteq sp, [r2], -ip │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ teqcs r6, r3 @ │ │ │ │ ldrtle r0, [fp], #-1555 @ 0xfffff9ed │ │ │ │ strlt r0, [r0, #-3667] @ 0xfffff1ad │ │ │ │ bicne lr, r1, #274432 @ 0x43000 │ │ │ │ ldrle r0, [r7], #-145 @ 0xffffff6f │ │ │ │ strtle r0, [fp], #-2009 @ 0xfffff827 │ │ │ │ @@ -119132,15 +119132,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x313074 │ │ │ │ vtst.8 d29, d13, d1 │ │ │ │ - vrsra.s64 q9, q8, #64 │ │ │ │ + vrsra.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf8530332 │ │ │ │ blcs 0x1108cc │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2. {d0-d1}, [r0], r8 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -119159,15 +119159,15 @@ │ │ │ │ strtle r0, [r6], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3134e0 │ │ │ │ vtst.8 d29, d13, d11 │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ + vrshr.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x10419c │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf88c4 │ │ │ │ blcs 0x17bd04 │ │ │ │ @@ -119205,15 +119205,15 @@ │ │ │ │ strtle r0, [r6], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x313598 │ │ │ │ vtst.8 d29, d13, d11 │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ + vrshr.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x1040e4 │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf897c │ │ │ │ blcs 0x17bdbc │ │ │ │ @@ -119250,15 +119250,15 @@ │ │ │ │ strble r0, [r9], #-1563 @ 0xfffff9e5 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31364c │ │ │ │ vadd.i8 , , │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ + vrshr.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ blx 0xfed0caa8 │ │ │ │ stmdbeq sp!, {r1, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmiacc r8!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, #32, 12 @ 0x2000000 │ │ │ │ strcc pc, [r0], -r3, asr #7 │ │ │ │ ldc2l 0, cr15, [ip, #-16]! │ │ │ │ @@ -119321,15 +119321,15 @@ │ │ │ │ adcshi pc, r9, r0, asr #32 │ │ │ │ svcmi 0x0018f8d3 │ │ │ │ ldceq 0, cr15, [pc], {4} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ stmdale r5, {r0, sl, fp} │ │ │ │ - ldrbtcs pc, [r0], #589 @ 0x24d @ │ │ │ │ + ldrtne pc, [r0], #589 @ 0x24d @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ eorgt pc, ip, r4, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d380aa │ │ │ │ strcs r2, [r0, #-3564] @ 0xfffff214 │ │ │ │ @ instruction: 0xf5014614 │ │ │ │ andscc r4, r4, #-1879048183 @ 0x90000009 │ │ │ │ @@ -119392,15 +119392,15 @@ │ │ │ │ @ instruction: 0xf8938089 │ │ │ │ bcs 0x90834 │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ svccs 0x0018f8d3 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x313484 │ │ │ │ vtst.8 d29, d13, d3 │ │ │ │ - @ instruction: 0xf2c02cf0 │ │ │ │ + @ instruction: 0xf2c01cb0 │ │ │ │ @ instruction: 0xf85c0c32 │ │ │ │ bcs 0x10ccdc │ │ │ │ ldcle 0, cr13, [pc], #-440 @ 0x84aa0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf000808e │ │ │ │ @ instruction: 0xf0016000 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ @@ -119515,15 +119515,15 @@ │ │ │ │ cdpeq 0, 1, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf1ae4625 │ │ │ │ stccs 4, cr0, [sl], {16} │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cdpcs 2, 15, cr15, cr0, cr13, {2} │ │ │ │ + cdpne 2, 11, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ eor pc, r4, lr, asr r8 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ b 0x14792f8 │ │ │ │ addseq r6, r4, r2, asr lr │ │ │ │ @ instruction: 0x1ec3ea4e │ │ │ │ @ instruction: 0xf01ed461 │ │ │ │ @@ -119590,15 +119590,15 @@ │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #59987 @ 0xea53 │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8d1d115 │ │ │ │ ldrmi r3, [sp], -r8, ror #2 │ │ │ │ vaba.s8 q15, , q14 │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ + vrshr.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ blcs 0x150ff8 │ │ │ │ svcge 0x005cf43f │ │ │ │ bicle r2, r7, r1, lsl #22 │ │ │ │ vst1.16 {d14}, [r3 :256], r5 │ │ │ │ @ instruction: 0x432b2380 │ │ │ │ svcge 0x0053f43f │ │ │ │ @@ -119642,20 +119642,20 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ tstcs fp, #155648 @ 0x26000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0b8022d │ │ │ │ - @ instruction: 0xf500fc8d │ │ │ │ + @ instruction: 0xf500fbe5 │ │ │ │ @ instruction: 0xf5035300 │ │ │ │ @ instruction: 0xf85252b3 │ │ │ │ ldreq r2, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -119680,26 +119680,26 @@ │ │ │ │ @ instruction: 0xe7d2d1f5 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr3, {6} │ │ │ │ strble r0, [lr, #658] @ 0x292 │ │ │ │ @ instruction: 0xf893e7e7 │ │ │ │ bcs 0x90cc4 │ │ │ │ @ instruction: 0xf8d3d1eb │ │ │ │ strb r4, [r5, ip, ror #27]! │ │ │ │ - eorseq sp, r2, r4, lsr r3 │ │ │ │ + ldrshteq sp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0b8022d │ │ │ │ - @ instruction: 0xf500fc35 │ │ │ │ + @ instruction: 0xf500fb8d │ │ │ │ @ instruction: 0x33205359 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r9], #-1051 @ 0xfffffbe5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -119710,26 +119710,26 @@ │ │ │ │ rscle r2, sp, r0, lsl #16 │ │ │ │ strtmi r2, [r1], -r0, lsl #8 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldccs 1, cr13, [r0], {229} @ 0xe5 │ │ │ │ @ instruction: 0xe7e1d1f5 │ │ │ │ - eorseq sp, r2, r4, lsr r3 │ │ │ │ + ldrshteq sp, [r2], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0x10d6968 │ │ │ │ @ instruction: 0xf649231b │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xffec1452 │ │ │ │ + blx 0x14c1452 │ │ │ │ addne pc, ip, #212, 16 @ 0xd40000 │ │ │ │ teqppl r6, #0, 10 @ p-variant is OBSOLETE │ │ │ │ teqcc r0, #2097152 @ 0x200000 │ │ │ │ stmdbvs r8, {r0, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ streq r4, [r5], r6, lsl #12 │ │ │ │ andlt sp, r6, r4, asr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -119780,15 +119780,15 @@ │ │ │ │ smlabbcs r4, sl, r8, r6 │ │ │ │ eorcs r6, r2, #26 │ │ │ │ andcs pc, r0, #-805306356 @ 0xd000000c │ │ │ │ b 0x111d3c0 │ │ │ │ @ instruction: 0xf7ff1284 │ │ │ │ svclt 0x0000fa67 │ │ │ │ ... │ │ │ │ - eorseq sp, r2, r4, lsr r3 │ │ │ │ + ldrshteq sp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdc468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4605fa1f │ │ │ │ strmi r4, [lr], -r0, lsr #12 │ │ │ │ @@ -119797,15 +119797,15 @@ │ │ │ │ cmppvs fp, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ svclt 0x00b82d01 │ │ │ │ ldrtmi r2, [r2], -r1, lsl #10 │ │ │ │ tstcs r7, r0, lsl #10 │ │ │ │ ldceq 8, cr15, [r8, #784]! @ 0x310 │ │ │ │ stc 6, cr4, [r3, #128] @ 0x80 │ │ │ │ movwcs r7, #2816 @ 0xb00 │ │ │ │ - @ instruction: 0xf892f079 │ │ │ │ + @ instruction: 0xffeaf078 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdc4b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ svclt 0x0000fa2f │ │ │ │ @@ -119814,15 +119814,15 @@ │ │ │ │ tstlt fp, r3, lsl #24 │ │ │ │ strvs r2, [r3], #-768 @ 0xfffffd00 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf5002240 │ │ │ │ strhcs r3, [r0, -r0] │ │ │ │ vqshl.s16 d20, d0, d0 │ │ │ │ - svclt 0x0000bb7d │ │ │ │ + svclt 0x0000badd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bl 0x8929c │ │ │ │ vhsub.s8 q8, , │ │ │ │ vfma.f32 q10, , q0 │ │ │ │ ldrdeq r4, [ip], r0 │ │ │ │ @@ -119849,30 +119849,30 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [sl, #-2075] @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xf64abf44 │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmax.f32 , q5, q2 │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ strble r0, [fp, #45]! @ 0x2d │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4070 │ │ │ │ - @ instruction: 0xf3c3bd2f │ │ │ │ + vmull.u8 , d19, d7 │ │ │ │ blcs 0x8a09c │ │ │ │ blcs 0x3b971c │ │ │ │ tstpeq r3, r6, lsr #32 @ p-variant is OBSOLETE │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ tstcc r2, r8, lsl #30 │ │ │ │ strtmi r2, [fp], #-544 @ 0xfffffde0 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r4!, {r1, r2, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andne pc, r8, sl, asr #12 │ │ │ │ + sbcvc pc, r8, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdc5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe10938c │ │ │ │ stmibvc ip, {r1, r6, sl, fp} │ │ │ │ @@ -119915,15 +119915,15 @@ │ │ │ │ bl 0xfebdc664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0], #-4080 @ 0xfffff010 │ │ │ │ strmi r2, [r5], -r0, lsr #2 │ │ │ │ @ instruction: 0xf9e6f78e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ adcscc pc, r0, r5, lsl #10 │ │ │ │ - ldc 2, cr15, [r2, #112]! @ 0x70 │ │ │ │ + stc 2, cr15, [sl, #-112] @ 0xffffff90 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ ldccs 15, cr15, [r0], {49} @ 0x31 │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -119974,29 +119974,29 @@ │ │ │ │ blcc 0xfef01e64 │ │ │ │ bleq 0x2c2054 │ │ │ │ ldmdane r9, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ blne 0x17fc94 │ │ │ │ ldrne pc, [sp], -r4, asr #12 │ │ │ │ streq pc, [r8], -r0, asr #5 │ │ │ │ - blne 0xfe4c2e94 │ │ │ │ + bleq 0x14c2e94 │ │ │ │ bleq 0xc02070 │ │ │ │ ldrtmi r2, [r9], r0, lsl #8 │ │ │ │ @ instruction: 0xf64aab06 │ │ │ │ - vmull.s8 , d16, d0 │ │ │ │ + vqdmulh.s d16, d0, d0[0] │ │ │ │ movwls r0, #7213 @ 0x1c2d │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ stmdals r5, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xc1c74 │ │ │ │ + @ instruction: 0xf958f1ba │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1ba4658 │ │ │ │ - adcscs pc, fp, #4112384 @ 0x3ec000 │ │ │ │ + adcscs pc, fp, #1359872 @ 0x14c000 │ │ │ │ tstcs r0, r7, lsl #12 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ - stc 2, cr15, [r0, #-112]! @ 0xffffff90 │ │ │ │ + ldcl 2, cr15, [r8], #-112 @ 0xffffff90 │ │ │ │ andcs r9, r2, #3072 @ 0xc00 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ blls 0x1885ec │ │ │ │ andscs pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9209 │ │ │ │ eorls r2, r1, #127 @ 0x7f │ │ │ │ @@ -120019,37 +120019,37 @@ │ │ │ │ strls r4, [r6, #-833] @ 0xfffffcbf │ │ │ │ ldrls r9, [r7], -sp, lsl #6 │ │ │ │ rsbhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0x962f971e │ │ │ │ sbchi pc, ip, sp, asr #17 │ │ │ │ blx 0xffdc1628 │ │ │ │ @ instruction: 0xf1b34628 │ │ │ │ - @ instruction: 0x4638f931 │ │ │ │ - @ instruction: 0xf92ef1b3 │ │ │ │ + ldrtmi pc, [r8], -r9, lsl #17 @ │ │ │ │ + @ instruction: 0xf886f1b3 │ │ │ │ @ instruction: 0xd1ad4554 │ │ │ │ ldrbvs pc, [r4, pc, asr #8]! @ │ │ │ │ - blne 0xfe8c2f58 │ │ │ │ + bleq 0x18c2f58 │ │ │ │ bleq 0xc02134 │ │ │ │ @ instruction: 0xf64a46b9 │ │ │ │ - @ instruction: 0xf2c01ab0 │ │ │ │ + vmvn.i16 q8, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf8cd0a2d │ │ │ │ strcs fp, [r0], #-16 │ │ │ │ blvs 0x801f58 │ │ │ │ bleq 0x2c214c │ │ │ │ vmin.s8 d20, d4, d23 │ │ │ │ vmla.i d22, d0, d1[5] │ │ │ │ andls r0, r3, r8 │ │ │ │ stmdals r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf996f1ba │ │ │ │ + @ instruction: 0xf8eef1ba │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1ba4650 │ │ │ │ - adcscs pc, fp, #2375680 @ 0x244000 │ │ │ │ + adcscs pc, fp, #15269888 @ 0xe90000 │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ - ldc 2, cr15, [r6], #112 @ 0x70 │ │ │ │ + stc 2, cr15, [lr], {28} │ │ │ │ ldmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ blls 0x1486bc │ │ │ │ andscs pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9209 │ │ │ │ eorls r2, r1, #127 @ 0x7f │ │ │ │ andsmi pc, lr, sp, lsl #17 │ │ │ │ @@ -120072,105 +120072,105 @@ │ │ │ │ ldrls r9, [r7, -r5, lsr #6] │ │ │ │ rsbhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0x972f951e │ │ │ │ sbclt pc, r4, sp, asr #17 │ │ │ │ sbchi pc, ip, sp, asr #17 │ │ │ │ blx 0xfe3416fc │ │ │ │ @ instruction: 0xf1b34630 │ │ │ │ - strtmi pc, [r8], -r7, asr #17 │ │ │ │ - @ instruction: 0xf8c4f1b3 │ │ │ │ + @ instruction: 0x4628f81f │ │ │ │ + @ instruction: 0xf81cf1b3 │ │ │ │ addsmi r9, ip, #2048 @ 0x800 │ │ │ │ blmi 0x2fc5b0 │ │ │ │ blls 0xe5f76c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ mlaslt r9, r2, r0, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr r3 │ │ │ │ + eorseq sp, r2, r0, lsl r2 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ vaba.s16 d2, d12, d0 │ │ │ │ - @ instruction: 0xf8ddec56 │ │ │ │ + @ instruction: 0xf8ddebae │ │ │ │ stmdbge r6, {pc} │ │ │ │ strbmi r2, [r0], -lr, lsl #4 │ │ │ │ @ instruction: 0xf88d9512 │ │ │ │ @ instruction: 0xf64a201c │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vsubw.s8 q8, q0, d0 │ │ │ │ adccs r0, sl, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0xf6449306 │ │ │ │ vorr.i32 d17, #851968 @ 0x000d0000 │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ ldrls r7, [r7, #-522] @ 0xfffffdf6 │ │ │ │ @ instruction: 0xfff6f003 │ │ │ │ rsbcc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldreq r2, [r9], #-1536 @ 0xfffffa00 │ │ │ │ mcrge 5, 5, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0x4631225a │ │ │ │ andseq pc, lr, sp, lsl #2 │ │ │ │ - ldc 2, cr15, [r2], #-112 @ 0xffffff90 │ │ │ │ + bl 0xfe341ff0 │ │ │ │ rsbscc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ strbmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r9, #8978 @ 0x2312 │ │ │ │ @ instruction: 0xf88d970a │ │ │ │ @ instruction: 0x23a83021 │ │ │ │ movwls r9, #46611 @ 0xb613 │ │ │ │ - movtne pc, #34378 @ 0x864a @ │ │ │ │ + movweq pc, #34378 @ 0x864a @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ movwls r9, #25879 @ 0x6517 │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ @ instruction: 0xffd2f003 │ │ │ │ movwcc pc, #35028 @ 0x88d4 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #2272 @ 0x8e0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ @ instruction: 0xf644001e │ │ │ │ vorr.i32 d17, #851968 @ 0x000d0000 │ │ │ │ vrshl.s16 d0, d8, d12 │ │ │ │ - @ instruction: 0xf8d4ec0a │ │ │ │ + @ instruction: 0xf8d4eb62 │ │ │ │ andscs r3, r0, r4, ror r2 │ │ │ │ vrhadd.s8 d18, d16, d24 │ │ │ │ stmib sp, {r1, r2, r3, r9, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r3, r8}^ │ │ │ │ stmdbge r6, {r1, r5, r8} │ │ │ │ andscs pc, ip, sp, lsr #17 │ │ │ │ rsbscs pc, ip, sp, lsr #17 │ │ │ │ stmdals r0, {r1, r9, sp} │ │ │ │ @ instruction: 0xf64a9312 │ │ │ │ - vorr.i32 , #1024 @ 0x00000400 │ │ │ │ + vorr.i32 d16, #1024 @ 0x00000400 │ │ │ │ ldrls r0, [r7, #-813] @ 0xfffffcd3 │ │ │ │ movwcs r9, #4870 @ 0x1306 │ │ │ │ @ instruction: 0xf88d952f │ │ │ │ @ instruction: 0xf64a3021 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ tstls lr, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0xf9f4f004 │ │ │ │ stmdbmi sp, {r0, r1, r2, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ stmdals r0, {r1, r9, sp} │ │ │ │ @ instruction: 0xf9eef004 │ │ │ │ stmdbmi fp, {r2, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdals r0, {r0, r9, sp} │ │ │ │ @ instruction: 0xf9e8f004 │ │ │ │ vmin.s32 q7, , │ │ │ │ - @ instruction: 0xf64aff61 │ │ │ │ - vaddw.s8 q8, q8, d16 │ │ │ │ + vceq.f32 , q13, │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ blmi 0x1858fc │ │ │ │ addsvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 1, cr15, [lr], {248} @ 0xf8 │ │ │ │ - eorseq sp, r2, r0, lsr fp │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, ip, lsr r3 │ │ │ │ + blx 0x1a42032 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ @ instruction: 0xf8d0b500 │ │ │ │ @ instruction: 0xf8d1e000 │ │ │ │ stmdavs r3, {lr, pc}^ │ │ │ │ ldrbmi r6, [r4, #2122]! @ 0x84a │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ strbmi sp, [r6, #773]! @ 0x305 │ │ │ │ @@ -120686,20 +120686,20 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdd27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vrsra.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ rsbscc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 13, cr15, cr2, cr0, {6} │ │ │ │ + cdp2 1, 2, cr15, cr10, cr0, {6} │ │ │ │ @ instruction: 0xf0074611 │ │ │ │ svclt 0x0000bc2f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldccc 5, cr15, [sl], {0} │ │ │ │ @@ -120729,41 +120729,41 @@ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ stmib r4, {r0, r1, r9, fp, sp, pc}^ │ │ │ │ smlabbcs r8, r8, r1, r0 │ │ │ │ stmdage r4, {r0, r5, r8, r9, fp, lr} │ │ │ │ blvc 0x1c1760 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2l 0, cr15, [r0, #-900]! @ 0xfffffc7c │ │ │ │ + stc2l 0, cr15, [r8], {225} @ 0xe1 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ blmi 0x73cd7c │ │ │ │ blls 0x2601b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ stmdals r3, {r3, sl, ip, lr, pc} │ │ │ │ - @ instruction: 0xff32f0d8 │ │ │ │ + mcr2 0, 4, pc, cr10, cr8, {6} @ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c42100 │ │ │ │ strb r3, [r0, r4, lsr #4]! │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf0d89101 │ │ │ │ - stmdbls r1, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf0dd002d │ │ │ │ - strb pc, [r8, r7, lsr #28]! @ │ │ │ │ - blx 0xfebc2a54 │ │ │ │ + @ instruction: 0xe7e8fd7f │ │ │ │ + blx 0x3c2a54 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @@ -120795,42 +120795,42 @@ │ │ │ │ strtcs pc, [r4], #-2240 @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ andlt sp, r4, r7, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4604bd10 │ │ │ │ - blx 0x1d425dc │ │ │ │ + @ instruction: 0xf9caf0e6 │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ @ instruction: 0xf0079003 │ │ │ │ stmdals r3, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0074010 │ │ │ │ @ instruction: 0xf64abbfb │ │ │ │ - vrshr.s64 q9, q10, #64 │ │ │ │ + vrshr.s64 d17, d20, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcsvc pc, r3, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf1c04b01 │ │ │ │ - svclt 0x0000fde5 │ │ │ │ - eorseq sp, r2, r0, lsl #24 │ │ │ │ + svclt 0x0000fd3d │ │ │ │ + eorseq sp, r2, r0, asr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ - @ instruction: 0xf998f0e6 │ │ │ │ + @ instruction: 0xf8f0f0e6 │ │ │ │ @ instruction: 0xf5a64604 │ │ │ │ @ instruction: 0x460d5036 │ │ │ │ @ instruction: 0xf7fb3830 │ │ │ │ movwcs pc, #2283 @ 0x8eb @ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1ed4620 │ │ │ │ - andcs pc, r0, #3056 @ 0xbf0 │ │ │ │ + andcs pc, r0, #368 @ 0x170 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdd4c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @@ -120885,22 +120885,22 @@ │ │ │ │ addlt r3, r5, r0, asr r1 │ │ │ │ ldrsbne pc, [r0, #129] @ 0x81 @ │ │ │ │ @ instruction: 0xf0019003 │ │ │ │ addmi r0, fp, pc, lsl #2 │ │ │ │ blcc 0xd6d04 │ │ │ │ tstmi sl, #17 │ │ │ │ andls r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - stc2 0, cr15, [r2, #576]! @ 0x240 │ │ │ │ + ldc2l 0, cr15, [sl], #576 @ 0x240 │ │ │ │ ldmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf5a02101 │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ @ instruction: 0xf87cf7ee │ │ │ │ @ instruction: 0xf85db005 │ │ │ │ @ instruction: 0xf090eb04 │ │ │ │ - svclt 0x0000bdab │ │ │ │ + svclt 0x0000bd03 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdd5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0070ff8 │ │ │ │ tstpcs r0, r3, lsr sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -120932,21 +120932,21 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavs r6, {r1, r7, ip, sp, pc} │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ vmin.s16 d4, d12, d16 │ │ │ │ - mcrrne 10, 8, pc, r2, cr15 @ │ │ │ │ + mcrrne 9, 14, pc, r2, cr15 @ │ │ │ │ strbteq pc, [r1], #-256 @ 0xffffff00 @ │ │ │ │ @ instruction: 0xb32d9200 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ - blx 0xfe242ce8 │ │ │ │ + @ instruction: 0xf9e6f21c │ │ │ │ strtmi r4, [r0], #-1664 @ 0xfffff980 │ │ │ │ - @ instruction: 0xf994f1b2 │ │ │ │ + @ instruction: 0xf8ecf1b2 │ │ │ │ rsbcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmne r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp 7, 7, cr15, cr8, cr9, {4} │ │ │ │ ldrtmi r9, [r1], -r0, lsl #20 │ │ │ │ eorvs r4, r7, r8, lsr r6 │ │ │ │ cdp 7, 7, cr15, cr2, cr9, {4} │ │ │ │ @ instruction: 0xf1089b01 │ │ │ │ @@ -120955,15 +120955,15 @@ │ │ │ │ strtmi lr, [r0], -ip, ror #28 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf1b24620 │ │ │ │ - @ instruction: 0x4604f973 │ │ │ │ + strmi pc, [r4], -fp, asr #17 │ │ │ │ ldrtmi r2, [r9], -r0, ror #4 │ │ │ │ @ instruction: 0xf7891885 │ │ │ │ bls 0xc1e30 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @ instruction: 0xf7896025 │ │ │ │ @ instruction: 0x4620ee52 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -120989,15 +120989,15 @@ │ │ │ │ eorle r0, r2, r2, lsl #14 │ │ │ │ addvs pc, r0, r0, asr #8 │ │ │ │ @ instruction: 0x612061a3 │ │ │ │ adcscc pc, r0, r5, lsl #10 │ │ │ │ @ instruction: 0xf8d04622 │ │ │ │ strdlt r0, [r4], -r0 @ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xffc42be8 │ │ │ │ + blt 0x1242be8 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ bl 0xfee20bec │ │ │ │ svclt 0x00180e03 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ svclt 0x00184594 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @@ -121009,53 +121009,53 @@ │ │ │ │ blvs 0xfe97acf0 │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ blcs 0xa1b14 │ │ │ │ stcvs 0, cr13, [r3, #-256]! @ 0xffffff00 │ │ │ │ bicsle r2, r3, r0, lsl #22 │ │ │ │ blcs 0xa1820 │ │ │ │ @ instruction: 0xf64ad1d0 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ blmi 0x90665c │ │ │ │ sbcpl pc, lr, #68157440 @ 0x4100000 │ │ │ │ - ldc2l 1, cr15, [lr, #-988] @ 0xfffffc24 │ │ │ │ + ldc2 1, cr15, [r6], #988 @ 0x3dc │ │ │ │ cdpcs 8, 0, cr6, cr2, cr6, {7} │ │ │ │ @ instruction: 0xf505d01d │ │ │ │ @ instruction: 0xf08e3cb0 │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ @ instruction: 0xf81c0c90 │ │ │ │ b 0x8395dc │ │ │ │ adcle r0, lr, ip, lsl #30 │ │ │ │ @ instruction: 0xf505e7cd │ │ │ │ stmib sp, {r4, r5, r7, ip, sp}^ │ │ │ │ tstls r1, r2, lsl #6 │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ - @ instruction: 0xf9b0f1a7 │ │ │ │ + @ instruction: 0xf908f1a7 │ │ │ │ ldmib sp, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ tstlt r0, r1, lsl #4 │ │ │ │ streq r6, [r0], -r0, lsl #18 │ │ │ │ stmdbvs r0!, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bce78c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ ldccc 5, cr15, [r0], #20 │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ svceq 0x0001f01c │ │ │ │ str sp, [lr, pc, lsr #3] │ │ │ │ blcs 0xa199c │ │ │ │ @ instruction: 0xe7c0d1bb │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andcc pc, r4, sl, asr #12 │ │ │ │ + sbcne pc, r4, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1f75283 │ │ │ │ - svclt 0x0000fd1f │ │ │ │ - eorseq sp, r2, ip, lsl #24 │ │ │ │ + svclt 0x0000fc77 │ │ │ │ + eorseq sp, r2, ip, asr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvc ip, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdbvc fp, {r1, r2, r9, sl, lr} │ │ │ │ stmdbvs r8, {r2, r7, ip, sp, pc} │ │ │ │ b 0x11871e0 │ │ │ │ @@ -121068,15 +121068,15 @@ │ │ │ │ b 0x118a66c │ │ │ │ smlalbtle r3, r7, r3, r4 │ │ │ │ strmi r6, [sp], -sl, lsl #19 │ │ │ │ andeq lr, r9, r1, asr #19 │ │ │ │ eorle r2, r6, r1, lsl #20 │ │ │ │ eorle r2, r2, r2, lsl #20 │ │ │ │ strtmi fp, [r8], -r2, lsr #23 │ │ │ │ - msrcc (UNDEF: 100), sl │ │ │ │ + msrcs R12_usr, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff9203 │ │ │ │ bls 0x186200 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xff28f7ff │ │ │ │ strpl pc, [r0], #-68 @ 0xffffffbc │ │ │ │ @@ -121094,28 +121094,28 @@ │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xff0cf7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ strdls r5, [r0], -r4 │ │ │ │ - blx 0xfe942e02 │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + blx 0xfff42e00 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcc pc, r0, sl, asr #12 │ │ │ │ + andcs pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1f752df │ │ │ │ - svclt 0x0000fca9 │ │ │ │ - eorseq sp, r2, r0, asr #24 │ │ │ │ - eorseq sp, r2, r4, lsr #24 │ │ │ │ + svclt 0x0000fc01 │ │ │ │ + eorseq sp, r2, r0, lsl #22 │ │ │ │ + eorseq sp, r2, r4, ror #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvc ip, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmibvc sl, {r1, r2, r9, sl, lr}^ │ │ │ │ bvc 0x1372948 │ │ │ │ rsceq r4, r4, sp, lsl #12 │ │ │ │ @@ -121147,16 +121147,16 @@ │ │ │ │ sbcseq r3, r9, r8, lsl #24 │ │ │ │ movwcs sp, #1027 @ 0x403 │ │ │ │ movwcc lr, #39365 @ 0x99c5 │ │ │ │ @ instruction: 0xf506e7e3 │ │ │ │ @ instruction: 0xf8d333b0 │ │ │ │ @ instruction: 0xf41332e0 │ │ │ │ rscsle r6, r4, r0, ror pc │ │ │ │ - vmax.s8 d20, d14, d24 │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ + @ instruction: 0xf64d4628 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf7ff012f │ │ │ │ bvs 0xfeb860c4 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ stmib r0, {r1, r3, r5, r7, r9, sp, lr}^ │ │ │ │ b 0x144f800 │ │ │ │ stmib r0, {r0, r1, r4, r6, r7, sl, fp, sp}^ │ │ │ │ stmib r0, {r1, r4, r9, sp}^ │ │ │ │ @@ -121183,47 +121183,47 @@ │ │ │ │ vst4.32 {d20-d23}, [r0], r0 │ │ │ │ andvs r4, r8, #0 │ │ │ │ movwls sp, #1339 @ 0x53b │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ @ instruction: 0xe796fe53 │ │ │ │ @ instruction: 0xf64a4608 │ │ │ │ - vmla.f d19, d0, d0[6] │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ @ instruction: 0xf7ff012d │ │ │ │ stmdbvc r3, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ blcs 0x418064 │ │ │ │ movwcc sp, #6159 @ 0x180f │ │ │ │ stmibvs r3, {r0, r1, r6, r8, ip, sp, lr}^ │ │ │ │ addeq pc, r0, #4, 2 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r3 :64], r3 │ │ │ │ bicvs r5, r3, r0, lsl #6 │ │ │ │ movwcs r9, #8704 @ 0x2200 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr8, cr15, {7} │ │ │ │ @ instruction: 0xf64ae775 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ blmi 0x446948 │ │ │ │ andvs pc, ip, #68157440 @ 0x4100000 │ │ │ │ - blx 0xffac307a │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + blx 0x10c307a │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcc pc, r0, sl, asr #12 │ │ │ │ + subcs pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b08 │ │ │ │ @ instruction: 0xf1f76219 │ │ │ │ - @ instruction: 0xf64afbdb │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64afb33 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x10697c │ │ │ │ subvs pc, r9, #68157440 @ 0x4100000 │ │ │ │ - blx 0xff4430ae │ │ │ │ - eorseq sp, r2, ip, asr ip │ │ │ │ + blx 0xa430ae │ │ │ │ + eorseq sp, r2, ip, lsl fp │ │ │ │ @ instruction: 0xf413690b │ │ │ │ svclt 0x00016fa0 │ │ │ │ adcscc pc, r0, #8388608 @ 0x800000 │ │ │ │ ldrsbtcc pc, [ip], #130 @ 0x82 @ │ │ │ │ @ instruction: 0xf8c23301 │ │ │ │ strdcs r3, [r0, -ip] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121253,21 +121253,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd10 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x106a2c │ │ │ │ @ instruction: 0xf1f7224f │ │ │ │ - svclt 0x0000fb77 │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + svclt 0x0000facf │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ rsbeq pc, r0, #13828096 @ 0xd30000 │ │ │ │ stmdacs r0!, {r4, r5, r8, r9, ip, sp, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ eorcs fp, r0, r8, lsr #30 │ │ │ │ @@ -121531,15 +121531,15 @@ │ │ │ │ andmi pc, r0, r0, asr #32 │ │ │ │ movtlt lr, #8197 @ 0x2005 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf8c4400b │ │ │ │ @ instruction: 0xf8c40418 │ │ │ │ @ instruction: 0xf0e5341c │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5a4d05e │ │ │ │ ldccc 4, cr5, [r0], #-216 @ 0xffffff28 │ │ │ │ @ instruction: 0xf0064620 │ │ │ │ strtmi pc, [r0], -r3, lsl #28 │ │ │ │ cdp2 0, 1, cr15, cr6, cr6, {0} │ │ │ │ @ instruction: 0xf0064620 │ │ │ │ @ instruction: 0xf8d5fe4f │ │ │ │ @@ -121580,22 +121580,22 @@ │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ ldr r4, [r4, fp] │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ str r4, [ip, fp] │ │ │ │ - rscscs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + adcsne pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ blmi 0xe36d8 │ │ │ │ - @ instruction: 0xffd2f1bf │ │ │ │ - mlaseq r2, r4, ip, sp │ │ │ │ + @ instruction: 0xff2af1bf │ │ │ │ + eorseq sp, r2, r4, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebde0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x87074 │ │ │ │ addlt r7, r3, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 4, cr2, [sp, #96] @ 0x60 │ │ │ │ @@ -121689,31 +121689,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd08 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x107100 │ │ │ │ - @ instruction: 0xf1f72242 │ │ │ │ - svclt 0x0000f80d │ │ │ │ - eorseq sp, r2, r4, lsr #25 │ │ │ │ + @ instruction: 0xf1f62242 │ │ │ │ + svclt 0x0000ff65 │ │ │ │ + eorseq sp, r2, r4, ror #22 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315cb8 │ │ │ │ @ instruction: 0xf64dd80e │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x10794c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r6, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -121726,15 +121726,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ ldmiblt fp, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31590c │ │ │ │ @ instruction: 0xf64dd810 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vrsra.s64 d18, d16, #64 │ │ │ │ bl 0x147da0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf1a000c0 │ │ │ │ blx 0xfec870ec │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -121748,15 +121748,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315d64 │ │ │ │ @ instruction: 0xf64dd80e │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x1079f8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r6, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -121769,15 +121769,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315db8 │ │ │ │ @ instruction: 0xf64dd80e │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ bl 0xc764c │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0x15348c │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq pc, r1, r2, lsl #1 │ │ │ │ @@ -121791,15 +121791,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41c │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315e10 │ │ │ │ @ instruction: 0xf64dd812 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x107aa4 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0xd34e4 │ │ │ │ andcs sp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @@ -121814,15 +121814,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315a6c │ │ │ │ @ instruction: 0xf64dd80d │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vrsra.s64 d18, d16, #64 │ │ │ │ bl 0x147f00 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0x113540 │ │ │ │ @ instruction: 0xf8d0d103 │ │ │ │ stmdacs r0, {r3, r4, r8, r9} │ │ │ │ andcs sp, r0, r8, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121836,15 +121836,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315ec4 │ │ │ │ @ instruction: 0xf64dd80d │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x107b58 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x153598 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :128], r8 │ │ │ │ @@ -121859,15 +121859,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315f20 │ │ │ │ @ instruction: 0xf64dd80d │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x107bb4 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1535f4 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :128], r8 │ │ │ │ @@ -121882,15 +121882,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315b7c │ │ │ │ @ instruction: 0xf64dd808 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vrsra.s64 d18, d16, #64 │ │ │ │ bl 0x148010 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xb1ab30c0 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -121911,15 +121911,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xd538e4 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315ff0 │ │ │ │ @ instruction: 0xf64dd814 │ │ │ │ - @ instruction: 0xf2c03cf0 │ │ │ │ + @ instruction: 0xf2c02cb0 │ │ │ │ bl 0x38a484 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ blcs 0x1536c4 │ │ │ │ @ instruction: 0xf500d10a │ │ │ │ stmib r0, {r0, r6, sp, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -121938,15 +121938,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ bllt 0x153950 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31605c │ │ │ │ @ instruction: 0xf64dd810 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x107cf0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x153730 │ │ │ │ @ instruction: 0xf500d106 │ │ │ │ ldmib r0, {r0, r6, sp, lr}^ │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -121962,15 +121962,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50f9b0 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315cbc │ │ │ │ @ instruction: 0xf64dd80e │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ bl 0xc7950 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f790 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -121987,15 +121987,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fa14 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315d20 │ │ │ │ @ instruction: 0xf64dd80e │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ bl 0xc79b4 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f7f4 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122012,15 +122012,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fa78 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315d84 │ │ │ │ @ instruction: 0xf64dd80e │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ bl 0xc7a18 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f858 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122037,15 +122037,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fadc │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315de8 │ │ │ │ @ instruction: 0xf64dd80e │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ bl 0xc7a7c │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f8bc │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122061,15 +122061,15 @@ │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ ldrle r0, [sl], #-1546 @ 0xfffff9f6 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b9e3 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x487e84 │ │ │ │ ldmdale r0, {r1, r3, r9, fp, sp} │ │ │ │ - mvnscc pc, #80740352 @ 0x4d00000 │ │ │ │ + movscs pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ tstle r6, r2, lsl #22 │ │ │ │ smlalbtvc pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ tsteq fp, r8, lsr #8 │ │ │ │ @@ -122085,15 +122085,15 @@ │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ ldrle r0, [sl], #-1546 @ 0xfffff9f6 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b9e3 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x487ee4 │ │ │ │ ldmdale r0, {r1, r3, r9, fp, sp} │ │ │ │ - mvnscc pc, #80740352 @ 0x4d00000 │ │ │ │ + movscs pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ tstle r6, r2, lsl #22 │ │ │ │ smlalbtvc pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ ldrbeq r3, [fp], -ip, lsr #8 │ │ │ │ @@ -122109,15 +122109,15 @@ │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ ldrle r0, [sl], #-1546 @ 0xfffff9f6 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b9e3 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x487f44 │ │ │ │ ldmdale r0, {r1, r3, r9, fp, sp} │ │ │ │ - mvnscc pc, #80740352 @ 0x4d00000 │ │ │ │ + movscs pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ tstle r6, r2, lsl #22 │ │ │ │ smlalbtvc pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ ldrbeq r3, [fp], #792 @ 0x318 │ │ │ │ @@ -122134,15 +122134,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fc60 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315f6c │ │ │ │ @ instruction: 0xf64dd80e │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ bl 0xc7c00 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14fa40 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122159,15 +122159,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fcc4 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315fd0 │ │ │ │ @ instruction: 0xf64dd80e │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ bl 0xc7c64 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14faa4 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122184,15 +122184,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fd28 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x316034 │ │ │ │ @ instruction: 0xf64dd80e │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ bl 0xc7cc8 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14fb08 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122209,15 +122209,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316498 │ │ │ │ @ instruction: 0xf64dd816 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ bl 0xc7d2c │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0xd3b6c │ │ │ │ andcs sp, r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ @@ -122241,15 +122241,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x34c7c8 │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9ca │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488154 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + asrscs pc, sp, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ @ instruction: 0xf500b1da │ │ │ │ @ instruction: 0x30503099 │ │ │ │ streq pc, [fp], #2192 @ 0x890 │ │ │ │ bfine r4, r8, (invalid: 6:1) │ │ │ │ @@ -122273,15 +122273,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x114c848 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0bb03 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x4885d4 │ │ │ │ stmdale ip!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + asrscs pc, sp, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrdcc pc, [r0], #129 @ 0x81 │ │ │ │ andle r2, sl, r3, lsl #22 │ │ │ │ @ instruction: 0xf8d0b94a │ │ │ │ strbeq r1, [sl, -ip, asr #2] │ │ │ │ @ instruction: 0xf503d505 │ │ │ │ @@ -122329,15 +122329,15 @@ │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ bcs 0x92f28 │ │ │ │ @ instruction: 0xf8d0d1dd │ │ │ │ bl 0x92f90 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ ldrbeq r2, [r2, r4, lsl #26] │ │ │ │ ubfx sp, r5, #11, #3 │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + asrscs pc, sp, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ sbcsle r2, r8, r0, lsl #20 │ │ │ │ sbcle r2, r8, r1, lsl #20 │ │ │ │ bicsle r2, r8, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -122353,15 +122353,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488314 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + asrscs pc, sp, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122382,15 +122382,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebded00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - blx 0x10c3c88 │ │ │ │ + @ instruction: 0xf998f05d │ │ │ │ blls 0xd1bac │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c055a │ │ │ │ @@ -122406,15 +122406,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x4883e8 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + asrscs pc, sp, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122435,15 +122435,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdedd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf9d6f05d │ │ │ │ + @ instruction: 0xf92ef05d │ │ │ │ blls 0xd1c80 │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c015a │ │ │ │ @@ -122459,15 +122459,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x4884bc │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + asrscs pc, sp, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122488,15 +122488,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdeea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf96cf05d │ │ │ │ + @ instruction: 0xf8c4f05d │ │ │ │ blls 0xd1d54 │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c059a │ │ │ │ @@ -122512,15 +122512,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488590 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + asrscs pc, sp, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122541,15 +122541,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdef7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf902f05d │ │ │ │ + @ instruction: 0xf85af05d │ │ │ │ blls 0xd1e28 │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c015a │ │ │ │ @@ -122565,15 +122565,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488664 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + asrscs pc, sp, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122594,15 +122594,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdf050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf898f05d │ │ │ │ + @ instruction: 0xfff0f05c │ │ │ │ blls 0xd1efc │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c015a │ │ │ │ @@ -122639,15 +122639,15 @@ │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ bcs 0x93400 │ │ │ │ @ instruction: 0xf8d0d1dd │ │ │ │ bl 0x93468 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ ldrbeq r2, [r2, r4, lsl #26] │ │ │ │ ubfx sp, r5, #11, #3 │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + asrscs pc, sp, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ sbcsle r2, r8, r0, lsl #20 │ │ │ │ sbcle r2, r8, r1, lsl #20 │ │ │ │ bicsle r2, r8, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -122670,15 +122670,15 @@ │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316bc8 │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r8, {r0, r1, r3, r9, sl, lr} │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + asrscs pc, sp, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrdcc pc, [r0], #129 @ 0x81 │ │ │ │ b 0xfe119808 │ │ │ │ @ instruction: 0xf012020c │ │ │ │ eorle r0, r2, r1, lsl #30 │ │ │ │ svceq 0x0001f01c │ │ │ │ @@ -122708,33 +122708,33 @@ │ │ │ │ tstcs r1, r9, lsl #2 │ │ │ │ @ instruction: 0xf8d0e7c7 │ │ │ │ bl 0x97578 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicmi r1, r9, #4, 26 @ 0x100 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [ip, fp, lsl #12]! │ │ │ │ - biccc pc, r0, sl, asr #12 │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscscc pc, ip, sl, asr #12 │ │ │ │ + adcscs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ - @ instruction: 0xf1f6224d │ │ │ │ - svclt 0x0000f815 │ │ │ │ - ldrsbteq sp, [r2], -ip │ │ │ │ + @ instruction: 0xf1f5224d │ │ │ │ + svclt 0x0000ff6d │ │ │ │ + mlaseq r2, ip, fp, sp │ │ │ │ addscc pc, r9, #0, 10 │ │ │ │ rsccc r4, r0, #3145728 @ 0x300000 │ │ │ │ stcne 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svceq 0x0080f011 │ │ │ │ @ instruction: 0xf890d137 │ │ │ │ stmiblt r0, {r4, r6, r8}^ │ │ │ │ ldrdeq pc, [r8, #-131]! @ 0xffffff7d │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdacs sl, {r4, fp, ip, sp} │ │ │ │ @ instruction: 0xf64dd820 │ │ │ │ - @ instruction: 0xf2c03cf0 │ │ │ │ + @ instruction: 0xf2c02cb0 │ │ │ │ bl 0x38b140 │ │ │ │ @ instruction: 0xf8dc0c80 │ │ │ │ cmnlt r0, r0, asr #1 │ │ │ │ tstle r5, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -122762,15 +122762,15 @@ │ │ │ │ vdiveq.f64 d14, d12, d0 │ │ │ │ stc 8, cr15, [r4, #-888] @ 0xfffffc88 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf1bcd01b │ │ │ │ stmib sp, {r8}^ │ │ │ │ svclt 0x00182000 │ │ │ │ @ instruction: 0xf05c2101 │ │ │ │ - stmdacs r5!, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r5!, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0x150524 │ │ │ │ @ instruction: 0xf8d101c1 │ │ │ │ strheq r1, [r9], #36 @ 0x24 │ │ │ │ @@ -122804,21 +122804,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, #8, 26 @ 0x200 │ │ │ │ stmib ip, {r8, r9, sp}^ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff56f1f5 │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + mcr2 1, 5, pc, cr14, cr5, {7} @ │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ bicslt r6, r3, fp, lsl #23 │ │ │ │ bl 0xa250c │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122830,21 +122830,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd10 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x1082d4 │ │ │ │ @ instruction: 0xf1f5224f │ │ │ │ - svclt 0x0000ff23 │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + svclt 0x0000fe7b │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ bicslt r6, r3, fp, lsl #23 │ │ │ │ bl 0xa2574 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122856,21 +122856,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd10 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x10833c │ │ │ │ @ instruction: 0xf1f5224f │ │ │ │ - svclt 0x0000feef │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + svclt 0x0000fe47 │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0xfe34c284 │ │ │ │ stmiavs ip, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ bl 0xb4cf4 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122882,21 +122882,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ @ instruction: 0xf8cc2300 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - mrc2 1, 5, pc, cr10, cr5, {7} │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + mrc2 1, 0, pc, cr2, cr5, {7} │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0220ff8 │ │ │ │ blvs 0xfe30b38c │ │ │ │ stmiavs ip, {r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmlaeq.f64 d14, d2, d0 │ │ │ │ @@ -122909,21 +122909,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf840bd10 │ │ │ │ @ instruction: 0xf8cec002 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - mcr2 1, 4, pc, cr4, cr5, {7} @ │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + ldc2l 1, cr15, [ip, #980] @ 0x3d4 │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0xfe34c358 │ │ │ │ stmiavs ip, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ @@ -122936,31 +122936,31 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r5, #194 @ 0xc2 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd10 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x10847c │ │ │ │ @ instruction: 0xf1f5224f │ │ │ │ - svclt 0x0000fe4f │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + svclt 0x0000fda7 │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42f │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x317034 │ │ │ │ @ instruction: 0xf64dd80c │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x108cc8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt fp!, {r6, r7, ip, sp} │ │ │ │ ldclcc 8, cr15, [r8, #832] @ 0x340 │ │ │ │ strtle r0, [r5], #-2011 @ 0xfffff825 │ │ │ │ strteq pc, [r8], #2256 @ 0x8d0 │ │ │ │ addcc pc, r0, r0, lsl #8 │ │ │ │ @@ -122990,15 +122990,15 @@ │ │ │ │ ldreq fp, [r3], -fp, lsr #3 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3170cc │ │ │ │ @ instruction: 0xf64dd80d │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x108d60 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1547a0 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ stmdacs r0, {r3, r4, r8, r9} │ │ │ │ @@ -123013,15 +123013,15 @@ │ │ │ │ @ instruction: 0x061bd415 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x317128 │ │ │ │ @ instruction: 0xf64dd80d │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x108dbc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0xd47fc │ │ │ │ andcs sp, r0, r3, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.32 {d0-d2}, [r0 :128], r8 │ │ │ │ @@ -123057,21 +123057,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - ldc2l 1, cr15, [ip, #-980] @ 0xfffffc2c │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + ldc2 1, cr15, [r4], #980 @ 0x3d4 │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf7c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, sl, lsl #25 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ ldrdne pc, [r0, #-140] @ 0xffffff74 │ │ │ │ @@ -123094,32 +123094,32 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - ldc2 1, cr15, [r2, #-980] @ 0xfffffc2c │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + stc2l 1, cr15, [sl], #-980 @ 0xfffffc2c │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ mvncc fp, #0, 10 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ @ instruction: 0xf890bb49 │ │ │ │ ldmiblt r2!, {r4, r6, r8, sp} │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x316eb0 │ │ │ │ addseq sp, r2, pc, lsl r8 │ │ │ │ - ldclcc 6, cr15, [r0], #308 @ 0x134 │ │ │ │ + ldccs 6, cr15, [r0], #308 @ 0x134 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ ldrd pc, [r0], #142 @ 0x8e │ │ │ │ svceq 0x0001f1be │ │ │ │ ldrmi sp, [r4], #3347 @ 0xd13 │ │ │ │ ldrdcs pc, [r0], #140 @ 0x8c │ │ │ │ @ instruction: 0xf8d0e006 │ │ │ │ @@ -123158,15 +123158,15 @@ │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b96a │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488fa4 │ │ │ │ svclt 0x009e2a0a │ │ │ │ @ instruction: 0xf64d0092 │ │ │ │ - @ instruction: 0xf2c03cf0 │ │ │ │ + @ instruction: 0xf2c02cb0 │ │ │ │ ldmle pc, {r1, r4, r5, sl, fp}^ @ │ │ │ │ @ instruction: 0xf8d0e7a7 │ │ │ │ str r2, [sp, r8, asr #2]! │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d428 │ │ │ │ @@ -123209,15 +123209,15 @@ │ │ │ │ strtcc pc, [ip], #-2256 @ 0xfffff730 │ │ │ │ svclt 0x005804da │ │ │ │ strble r2, [r4, #7] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ addseq fp, r2, r0, lsl #26 │ │ │ │ - ldclcc 6, cr15, [r0], #308 @ 0x134 │ │ │ │ + ldccs 6, cr15, [r0], #308 @ 0x134 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ ldrd pc, [r0], #142 @ 0x8e │ │ │ │ svceq 0x0001f1be │ │ │ │ ldrmi sp, [r4], #3496 @ 0xda8 │ │ │ │ ldrdcs pc, [r0], #140 @ 0x8c │ │ │ │ bicsle r2, lr, r3, lsl #20 │ │ │ │ @@ -123226,15 +123226,15 @@ │ │ │ │ @ instruction: 0xf8d131b0 │ │ │ │ @ instruction: 0xf0111090 │ │ │ │ strdle r0, [ip, r0]! @ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64d4770 │ │ │ │ - @ instruction: 0xf2c03cf0 │ │ │ │ + @ instruction: 0xf2c02cb0 │ │ │ │ addseq r0, r2, r2, lsr ip │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdfa54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0x460c3c9a │ │ │ │ @@ -123260,21 +123260,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0xff2450b6 │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + blx 0x8450b6 │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdfaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0x460c3c9a │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0xf8dc0e00 │ │ │ │ @@ -123301,21 +123301,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0x1dc515a │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + blx 0xff3c5158 │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdfb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ orrslt r6, fp, fp, lsl #23 │ │ │ │ bl 0xa2cd0 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -123323,21 +123323,21 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - blx 0x12c51b2 │ │ │ │ - eorseq sp, r2, r4, lsr #25 │ │ │ │ + blx 0xfe8c51b0 │ │ │ │ + eorseq sp, r2, r4, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdfbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ orrslt r6, fp, fp, lsl #23 │ │ │ │ bl 0xa2d28 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -123345,21 +123345,21 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - blx 0x7c520a │ │ │ │ - eorseq sp, r2, r4, lsr #25 │ │ │ │ + blx 0x1dc5208 │ │ │ │ + eorseq sp, r2, r4, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdfc40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, r9, lsl #25 │ │ │ │ ldrsbne pc, [r8], #140 @ 0x8c @ │ │ │ │ strle r0, [r8], #-460 @ 0xfffffe34 │ │ │ │ @@ -123385,34 +123385,34 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movtvc pc, #961 @ 0x3c1 @ │ │ │ │ @ instruction: 0xf002b11b │ │ │ │ movwcs r0, #567 @ 0x237 │ │ │ │ @ instruction: 0xf002e7d7 │ │ │ │ ldrb r0, [r4, r7, lsl #4] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0xff3c52a8 │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + blx 0x9c52a8 │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrsbcs pc, [r8], #131 @ 0x83 @ │ │ │ │ movtvc pc, #962 @ 0x3c2 @ │ │ │ │ @ instruction: 0xf8d0b1fb │ │ │ │ ldrbeq r3, [r9], #-1068 @ 0xfffffbd4 │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x155038 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x317744 │ │ │ │ @ instruction: 0xf64dd814 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x1093d8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154e18 │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123431,15 +123431,15 @@ │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x1550a4 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3177b0 │ │ │ │ @ instruction: 0xf64dd814 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x109444 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154e84 │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123458,15 +123458,15 @@ │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x155110 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31781c │ │ │ │ @ instruction: 0xf64dd814 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x1094b0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154ef0 │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123485,15 +123485,15 @@ │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x15517c │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x317888 │ │ │ │ @ instruction: 0xf64dd814 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x10951c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154f5c │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123528,25 +123528,25 @@ │ │ │ │ strble ip, [fp, #2]! │ │ │ │ andgt pc, r2, r0, asr #16 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd10 │ │ │ │ - vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ + vshr.s64 q9, q4, #64 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0x46614010 │ │ │ │ - ldmdalt r0!, {r0, r1, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + svclt 0x00c8f0da │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf9a6f1f5 │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + @ instruction: 0xf8fef1f5 │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdff2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff8 │ │ │ │ teqlt r3, #142336 @ 0x22c00 │ │ │ │ bl 0xa306c │ │ │ │ stccs 14, cr0, [r1], {3} │ │ │ │ @@ -123564,21 +123564,21 @@ │ │ │ │ strmi r5, [ip, #2244] @ 0x8c4 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ strdpl sp, [r2], #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd10 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x108e4c │ │ │ │ @ instruction: 0xf1f52242 │ │ │ │ - svclt 0x0000f967 │ │ │ │ - eorseq sp, r2, r4, lsr #25 │ │ │ │ + svclt 0x0000f8bf │ │ │ │ + eorseq sp, r2, r4, ror #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdffac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff0 │ │ │ │ blcs 0xa3be4 │ │ │ │ @ instruction: 0xf8d1d03e │ │ │ │ stmiane r4, {r2, r3, sp, lr, pc}^ │ │ │ │ @@ -123608,21 +123608,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strle r0, [r4, #-174] @ 0xffffff52 │ │ │ │ strle r0, [r2, #-429] @ 0xfffffe53 │ │ │ │ svceq 0x0001f1be │ │ │ │ pkhtbeq sp, r9, sl, asr #1 │ │ │ │ ubfx sp, r8, #9, #14 │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf90ef1f5 │ │ │ │ - eorseq sp, r2, r4, lsr #25 │ │ │ │ + @ instruction: 0xf866f1f5 │ │ │ │ + eorseq sp, r2, r4, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe005c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf10c3c99 │ │ │ │ @ instruction: 0xf85c0ce0 │ │ │ │ @ instruction: 0xf01ccc08 │ │ │ │ @@ -123663,24 +123663,24 @@ │ │ │ │ tstle r6, r0, ror #30 │ │ │ │ stmdbcs r6, {r0, r3, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf423bf18 │ │ │ │ tstle r0, lr, ror r3 │ │ │ │ teqpvs r2, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf64ad10e │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x1c8fd8 │ │ │ │ - @ instruction: 0xf1f52242 │ │ │ │ - @ instruction: 0xf1bcf8a1 │ │ │ │ + @ instruction: 0xf1f42242 │ │ │ │ + @ instruction: 0xf1bcfff9 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - eorseq sp, r2, r4, lsr #25 │ │ │ │ + eorseq sp, r2, r4, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe0144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, r9, lsl #25 │ │ │ │ stcleq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ @ instruction: 0xf85c6b89 │ │ │ │ @@ -123711,21 +123711,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subpl fp, r2, r0, lsl sp │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd10 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x109098 │ │ │ │ - @ instruction: 0xf1f5224f │ │ │ │ - svclt 0x0000f841 │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + @ instruction: 0xf1f4224f │ │ │ │ + svclt 0x0000ff99 │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xe010f8d1 │ │ │ │ svceq 0x0010f01e │ │ │ │ stclvs 1, cr13, [ip, #-84] @ 0xffffffac │ │ │ │ @@ -123740,21 +123740,21 @@ │ │ │ │ @ instruction: 0xf01ed002 │ │ │ │ andle r0, r0, r0, lsr #30 │ │ │ │ andcs r6, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64a81f0 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x10910c │ │ │ │ - @ instruction: 0xf1f5224f │ │ │ │ - svclt 0x0000f807 │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + @ instruction: 0xf1f4224f │ │ │ │ + svclt 0x0000ff5f │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebe026c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0xfe34d054 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -123764,21 +123764,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd08 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x10916c │ │ │ │ @ instruction: 0xf1f42242 │ │ │ │ - svclt 0x0000ffd7 │ │ │ │ - eorseq sp, r2, r4, lsr #25 │ │ │ │ + svclt 0x0000ff2f │ │ │ │ + eorseq sp, r2, r4, ror #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe02cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs sp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r2, lr, lsl r6 │ │ │ │ strmi r4, [fp], -r4, lsl #12 │ │ │ │ andle r2, r2, r1, lsl #26 │ │ │ │ @@ -123796,21 +123796,21 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ smlalbblt r6, r3, fp, fp │ │ │ │ andlt r5, r2, r2, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64abd70 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x1091ec │ │ │ │ @ instruction: 0xf1f4224f │ │ │ │ - svclt 0x0000ff97 │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + svclt 0x0000feef │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ @ instruction: 0xf012690a │ │ │ │ @ instruction: 0xd1280f10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe0354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ @ instruction: 0xf1bee050 │ │ │ │ @@ -123829,21 +123829,21 @@ │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff54f1f4 │ │ │ │ - eorseq sp, r2, r4, lsr #25 │ │ │ │ + mcr2 1, 5, pc, cr12, cr4, {7} @ │ │ │ │ + eorseq sp, r2, r4, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrtcc pc, [r0], r0, lsl #10 @ │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x955d4 │ │ │ │ @@ -123878,15 +123878,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1a400f0 │ │ │ │ - strmi pc, [r5], -r7, ror #22 │ │ │ │ + @ instruction: 0x4605fabf │ │ │ │ stmdbvs r3, {r5, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ strmi r4, [r9], r2, lsl #13 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -123951,15 +123951,15 @@ │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf8d630f8 │ │ │ │ ldmne sp, {r4, r5, r6, r7} │ │ │ │ andge pc, r2, r3, asr r8 @ │ │ │ │ ldrdls pc, [r4], -r5 │ │ │ │ - blx 0xff5c5a28 │ │ │ │ + blx 0xbc5a28 │ │ │ │ @ instruction: 0x46054652 │ │ │ │ strbmi r4, [fp], -r1, lsl #12 │ │ │ │ stccs 6, cr4, [r0, #-352] @ 0xfffffea0 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1], #-252 @ 0xffffff04 │ │ │ │ adcmi r4, r3, #168, 12 @ 0xa800000 │ │ │ │ strbmi sp, [r0], -lr, asr #25 │ │ │ │ @@ -123973,67 +123973,67 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrtcc pc, [r0], #1280 @ 0x500 @ │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ @ instruction: 0xf6462700 │ │ │ │ vsra.s64 q8, , #64 │ │ │ │ @ instruction: 0xf8d40108 │ │ │ │ @ instruction: 0xf8c400f0 │ │ │ │ - @ instruction: 0xf1a570fc │ │ │ │ - @ instruction: 0xf8d4f821 │ │ │ │ + @ instruction: 0xf1a470fc │ │ │ │ + @ instruction: 0xf8d4ff79 │ │ │ │ orrslt r5, sp, #252 @ 0xfc │ │ │ │ strtmi r2, [r8], -r8, lsl #2 │ │ │ │ - blx 0x1a45abc │ │ │ │ + @ instruction: 0xf9bef1af │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ @ instruction: 0x462800f4 │ │ │ │ - blx 0x18c5ac8 │ │ │ │ + @ instruction: 0xf9b8f1af │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ @ instruction: 0x462800f8 │ │ │ │ - blx 0x1745ad4 │ │ │ │ + @ instruction: 0xf9b2f1af │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ strtmi r0, [r8], -r0, lsl #2 │ │ │ │ - blx 0x15c5ae0 │ │ │ │ + @ instruction: 0xf9acf1af │ │ │ │ @ instruction: 0xf8c44632 │ │ │ │ @ instruction: 0xf6450104 │ │ │ │ vaddw.s8 q8, q8, d13 │ │ │ │ @ instruction: 0xf8d40108 │ │ │ │ @ instruction: 0xf8c400f0 │ │ │ │ @ instruction: 0xf8c45108 │ │ │ │ @ instruction: 0xf1a470fc │ │ │ │ - @ instruction: 0xf8d4fff9 │ │ │ │ + @ instruction: 0xf8d4ff51 │ │ │ │ adcmi r1, r9, #252 @ 0xfc │ │ │ │ @ instruction: 0xf8d4d12a │ │ │ │ @ instruction: 0xf64500f4 │ │ │ │ vorr.i32 q8, #2304 @ 0x00000900 │ │ │ │ andcs r0, r8, #8, 6 @ 0x20000000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrclt 1, 3, APSR_nzcv, cr6, cr9, {7} │ │ │ │ + stcllt 1, cr15, [lr, #996] @ 0x3e4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib r4, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r6, r8}^ │ │ │ │ @ instruction: 0xf645553d │ │ │ │ vaddw.s8 q8, q8, d13 │ │ │ │ @ instruction: 0xf8d40108 │ │ │ │ @ instruction: 0xf8c400f0 │ │ │ │ @ instruction: 0xf8c45108 │ │ │ │ @ instruction: 0xf1a450fc │ │ │ │ - @ instruction: 0xf8d4ffd7 │ │ │ │ + @ instruction: 0xf8d4ff2f │ │ │ │ stmdblt fp, {r2, r3, r4, r5, r6, r7, ip, sp}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - submi pc, ip, sl, asr #12 │ │ │ │ + andcc pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1f4728e │ │ │ │ - svclt 0x0000fdd9 │ │ │ │ - eorseq sp, r2, ip, ror #25 │ │ │ │ + svclt 0x0000fd31 │ │ │ │ + eorseq sp, r2, ip, lsr #23 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf890b12b │ │ │ │ vmla.f q8, q0, d2[2] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @ instruction: 0xf8904770 │ │ │ │ vmla.f q8, q0, d2[6] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @@ -124044,22 +124044,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsmi pc, r0, sl, asr #12 │ │ │ │ + eorscc pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1f4723d │ │ │ │ - svclt 0x0000fda5 │ │ │ │ - eorseq sp, r2, r0, lsl #26 │ │ │ │ + svclt 0x0000fcfd │ │ │ │ + eorseq sp, r2, r0, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r8, #0, 10 │ │ │ │ strne pc, [r0, #-2259]! @ 0xfffff72d │ │ │ │ @@ -124119,22 +124119,22 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ subpl pc, r5, #0, 10 │ │ │ │ cdppl 5, 0, cr15, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf8d33220 │ │ │ │ ldr ip, [fp, r8, lsr #10]! │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcc pc, r8, r2, asr #12 │ │ │ │ + andcs pc, r8, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ @ instruction: 0xf1f422c2 │ │ │ │ - svclt 0x0000fd0f │ │ │ │ - eorseq sp, r2, ip, lsl sp │ │ │ │ + svclt 0x0000fc67 │ │ │ │ + ldrsbteq sp, [r2], -ip │ │ │ │ subcs pc, r0, #144, 16 @ 0x900000 │ │ │ │ andeq pc, r1, #2 │ │ │ │ svclt 0x0094f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe0868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -124159,27 +124159,27 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0054070 │ │ │ │ @ instruction: 0xf505bbb9 │ │ │ │ subcs r5, r0, #72 @ 0x48 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andscc r2, r0, r0, lsl #2 │ │ │ │ - stc 2, cr15, [r6], {24} │ │ │ │ + bl 0xff845f38 │ │ │ │ orrmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0xa7750 │ │ │ │ strb sp, [r9, r3, ror #1]! │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vqadd.s16 q3, q4, q7 │ │ │ │ - @ instruction: 0xf505ec78 │ │ │ │ + @ instruction: 0xf505ebd0 │ │ │ │ vst4.8 {d21-d24}, [pc :256], r7 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ vhadd.s16 d3, d8, d16 │ │ │ │ - orrscs lr, pc, r0, ror ip @ │ │ │ │ + orrscs lr, pc, r8, asr #23 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ b 0x247af8 │ │ │ │ ldreq r0, [r3, r4, lsl #4] │ │ │ │ ldrb sp, [r4, r3, asr #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe0924 │ │ │ │ @@ -124218,15 +124218,15 @@ │ │ │ │ @ instruction: 0xf1b92260 │ │ │ │ movwls r0, #53247 @ 0xcfff │ │ │ │ ldmdbvc r3!, {r1, r2, r3, fp, sp, pc} │ │ │ │ svclt 0x000b9304 │ │ │ │ strbmi r4, [fp], -ip, lsl #12 │ │ │ │ strbmi r2, [ip], -r7, lsl #6 │ │ │ │ vcgt.s16 d9, d8, d6 │ │ │ │ - ldmib r6, {r1, r4, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r6, {r1, r3, r5, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0051503 │ │ │ │ cmnlt r9, r0, lsr #32 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ stmdbcs r1, {r2, r3, r5, r6, r7, r8, pc} │ │ │ │ rschi pc, r2, r0 │ │ │ │ @ instruction: 0xf0402902 │ │ │ │ blls 0x1a9e44 │ │ │ │ @@ -124341,27 +124341,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ blcs 0xb05b0 │ │ │ │ sbcshi pc, ip, r0, asr #32 │ │ │ │ vmax.f32 d2, d0, d7 │ │ │ │ @ instruction: 0xf64d80a8 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vrsra.s64 d18, d16, #64 │ │ │ │ bl 0x14a67c │ │ │ │ ldmdbvs r2!, {r0, r1, r2, r7, r8, r9, sl}^ │ │ │ │ ldrsbne pc, [r0, #-135]! @ 0xffffff79 @ │ │ │ │ tsteq r1, r2, lsr sl │ │ │ │ svcge 0x0040f43f │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbpl pc, r8, sl, asr #12 │ │ │ │ + eormi pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movvc pc, #12582912 @ 0xc00000 │ │ │ │ sbcvs pc, sp, #68157440 @ 0x4100000 │ │ │ │ - blx 0x12461b2 │ │ │ │ + blx 0xfe8461b0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ strble r0, [lr], #-1623 @ 0xfffff9a9 │ │ │ │ lslscc pc, r8, #10 @ │ │ │ │ @ instruction: 0xf8513190 │ │ │ │ addeq r1, r8, r8, lsl #24 │ │ │ │ svcge 0x0047f57f │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @@ -124391,33 +124391,33 @@ │ │ │ │ eorcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andsls r9, lr, #36, 4 @ 0x40000002 │ │ │ │ tsteq ip, sp, asr #19 │ │ │ │ @ instruction: 0x4629e716 │ │ │ │ @ instruction: 0xf7fc4640 │ │ │ │ smlsld pc, r2, fp, lr @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ blmi 0x1849f30 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1bd7242 │ │ │ │ - blvs 0xfed08204 │ │ │ │ + blvs 0xfed07f64 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ blvs 0xffcf5660 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ ldcvs 14, cr10, [r1], #-944 @ 0xfffffc50 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ strbt sl, [sl], r8, ror #29 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ @ instruction: 0xf64aaece │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ blmi 0x14c9b6c │ │ │ │ addsvs pc, sl, #68157440 @ 0x4100000 │ │ │ │ - blx 0xff646290 │ │ │ │ + blx 0xc46290 │ │ │ │ adcscc pc, r0, #8, 10 @ 0x2000000 │ │ │ │ ldrdeq pc, [r8], r2 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ andsmi r1, r0, r0, lsl #4 │ │ │ │ andeq pc, lr, #-1073741784 @ 0xc0000028 │ │ │ │ svcvc 0x0080f1b0 │ │ │ │ mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ @@ -124425,79 +124425,79 @@ │ │ │ │ strb sl, [r0, r1, ror #30]! │ │ │ │ @ instruction: 0xf53f0653 │ │ │ │ @ instruction: 0xf508aec6 │ │ │ │ @ instruction: 0x319031b0 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ strle r0, [r2], #139 @ 0x8b │ │ │ │ andcs lr, r0, ip, asr #13 │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsr fp │ │ │ │ sbcvs pc, sl, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf99af1bd │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + @ instruction: 0xf8f2f1bd │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6414b37 │ │ │ │ andls r6, r0, r3, lsr #5 │ │ │ │ - @ instruction: 0xf990f1bd │ │ │ │ - stc2l 2, cr15, [r8, #164]! @ 0xa4 │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + @ instruction: 0xf8e8f1bd │ │ │ │ + stc2l 2, cr15, [r8, #-164] @ 0xffffff5c │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvs pc, r4, sl, asr #12 │ │ │ │ + rscsmi pc, r4, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b30 │ │ │ │ @ instruction: 0xf1f462f3 │ │ │ │ - @ instruction: 0xf64afa95 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64af9ed │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ + vshr.s64 d19, d20, #64 │ │ │ │ blmi 0xb09c08 │ │ │ │ addvs pc, r2, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe2c632c │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + @ instruction: 0xf9e0f1f4 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbpl pc, r0, sl, asr #12 │ │ │ │ + eormi pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b23 │ │ │ │ @ instruction: 0xf1f452f5 │ │ │ │ - @ instruction: 0xf64afa7b │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64af9d3 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ blmi 0x7c9c3c │ │ │ │ addsvs pc, ip, #68157440 @ 0x4100000 │ │ │ │ - blx 0x1c46360 │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + @ instruction: 0xf9c6f1f4 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r0, sl, asr #12 │ │ │ │ + addcc pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ @ instruction: 0xf1f452f4 │ │ │ │ - @ instruction: 0xf64afa61 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64af9b9 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ blmi 0x489c70 │ │ │ │ rsbsvs pc, lr, #68157440 @ 0x4100000 │ │ │ │ - blx 0x15c6394 │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + @ instruction: 0xf9acf1f4 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addpl pc, r4, sl, asr #12 │ │ │ │ + submi pc, r4, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ @ instruction: 0xf1f462d6 │ │ │ │ - @ instruction: 0xf64afa47 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64af99f │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 d20, d12, #64 │ │ │ │ blmi 0x149ca4 │ │ │ │ sbcsvs pc, fp, #68157440 @ 0x4100000 │ │ │ │ - blx 0xf463c8 │ │ │ │ - eorseq sp, r2, r8, asr #26 │ │ │ │ - eorseq sp, r2, r0, lsr sp │ │ │ │ + @ instruction: 0xf992f1f4 │ │ │ │ + eorseq sp, r2, r8, lsl #24 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ ldrblt fp, [r8, #474]! @ 0x1da │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r2, [r6], -r0, lsl #10 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @@ -124529,44 +124529,44 @@ │ │ │ │ strtmi sp, [fp], -r3, rrx │ │ │ │ strbmi r9, [sp], -r0, lsl #24 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bleq 0xfeb45dcc │ │ │ │ bllt 0xbdb6f8 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ vadd.i16 d6, d8, d16 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108d03a │ │ │ │ strbtcc r0, [r0], #-2049 @ 0xfffff7ff │ │ │ │ ldmle r2!, {r0, r6, r7, r8, sl, lr}^ │ │ │ │ strtmi r4, [r9], fp, asr #12 │ │ │ │ @ instruction: 0xf1b9461d │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1b24648 │ │ │ │ - blls 0x108d2c │ │ │ │ + blls 0x108a8c │ │ │ │ @ instruction: 0xf10a3701 │ │ │ │ adcsmi r0, fp, #24, 20 @ 0x18000 │ │ │ │ ldrdlt sp, [r3], -r4 │ │ │ │ blhi 0x144fc4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ - stc2 1, cr15, [r0], #712 @ 0x2c8 │ │ │ │ + blx 0xffec63b2 │ │ │ │ sbcsle r2, r3, r0, lsl #16 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blvs 0x1c4404 │ │ │ │ stc 5, cr4, [r4, #772] @ 0x304 │ │ │ │ ldmible r7, {r2, r3, r8, r9, fp, pc}^ │ │ │ │ svcne 0x0060f854 │ │ │ │ @ instruction: 0xf1b24628 │ │ │ │ - stmdacs r0, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ stmdavs r0!, {ip} │ │ │ │ - blx 0x1cc6574 │ │ │ │ + @ instruction: 0xf9d0f218 │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0x6126464b │ │ │ │ ldrmi r4, [sp], -r9, lsr #13 │ │ │ │ cmnvs r3, sl, lsr #7 │ │ │ │ movwcs lr, #51668 @ 0xc9d4 │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da400a │ │ │ │ @@ -124582,23 +124582,23 @@ │ │ │ │ mulscc ip, sl, r8 │ │ │ │ @ instruction: 0xf10ab9b3 │ │ │ │ adcsmi r0, sl, #48, 20 @ 0x30000 │ │ │ │ @ instruction: 0xf89ad0b3 │ │ │ │ blcs 0x95d78 │ │ │ │ @ instruction: 0xf8dad0f0 │ │ │ │ @ instruction: 0xf1b20000 │ │ │ │ - @ instruction: 0x4681fa77 │ │ │ │ + strmi pc, [r1], pc, asr #19 │ │ │ │ orrle r2, r4, r0, lsl #26 │ │ │ │ mulcs r0, fp, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x0018f8da │ │ │ │ @ instruction: 0xf1b24627 │ │ │ │ - @ instruction: 0xf10afa67 │ │ │ │ + @ instruction: 0xf10af9bf │ │ │ │ pkhbtmi r0, r1, r8, lsl #20 │ │ │ │ svclt 0x0000e78b │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x145264 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -124647,20 +124647,20 @@ │ │ │ │ @ instruction: 0xf1400719 │ │ │ │ ldclmi 4, cr8, [r2], #-420 @ 0xfffffe5c │ │ │ │ bcc 0xfecc7294 │ │ │ │ strtvs pc, [r9], sp, lsl #10 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ eorpl pc, r4, sp, lsl #4 │ │ │ │ strvs pc, [r4, #1284] @ 0x504 │ │ │ │ - ldm r4!, {r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + stmda ip, {r3, r4, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ vrshl.s8 d19, d25, d0 │ │ │ │ @ instruction: 0xf8ad1303 │ │ │ │ @ instruction: 0xf64a3527 │ │ │ │ - vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf8cd032d │ │ │ │ @ instruction: 0xf50d3520 │ │ │ │ ldmib sl, {r2, r5, r7, r8, sp, lr}^ │ │ │ │ stmib r6, {r1, r3, r5, r6, r7, r8, r9, sp}^ │ │ │ │ ldrbmi r2, [r8], -r2, lsl #6 │ │ │ │ mvnsne pc, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @@ -124717,19 +124717,19 @@ │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ @ instruction: 0xf50b86df │ │ │ │ @ instruction: 0xf50d33b0 │ │ │ │ @ instruction: 0xf8d366a9 │ │ │ │ strteq r4, [r5], #-136 @ 0xffffff78 │ │ │ │ subscs sp, r9, #205520896 @ 0xc400000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ - vhadd.s16 d0, d8, d17 │ │ │ │ - eoreq lr, r4, #40, 16 @ 0x280000 │ │ │ │ + vhadd.s16 d0, d7, d17 │ │ │ │ + eoreq lr, r4, #128, 30 @ 0x200 │ │ │ │ addsvs pc, r9, pc, asr #8 │ │ │ │ @ instruction: 0x61a4f50d │ │ │ │ - msrcc CPSR_fs, #-1342177276 @ 0xb0000004 │ │ │ │ + mvnne pc, #-1342177276 @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movwvc pc, #62016 @ 0xf240 @ │ │ │ │ stccc 8, cr15, [r4], #-152 @ 0xffffff68 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ stccc 8, cr15, [r2], #-24 @ 0xffffffe8 │ │ │ │ mvnseq pc, #79 @ 0x4f │ │ │ │ @@ -124754,24 +124754,24 @@ │ │ │ │ ldrhi pc, [lr], -r1, lsl #2 │ │ │ │ setend be │ │ │ │ eoreq r8, r2, #17825792 @ 0x1100000 │ │ │ │ strhi pc, [r2], -r1, lsl #2 │ │ │ │ movtcc pc, #2266 @ 0x8da @ │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ strd r8, [r9], -r1 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - eorseq lr, r2, r0, asr #2 │ │ │ │ - eorseq lr, r2, r0, lsl #13 │ │ │ │ - eorseq r0, r3, r8, ror #9 │ │ │ │ - eorseq r0, r3, r8, ror #12 │ │ │ │ + eorseq sp, r2, r0, asr #24 │ │ │ │ + eorseq lr, r2, r0 │ │ │ │ + eorseq lr, r2, r0, asr #10 │ │ │ │ + eorseq r0, r3, r8, lsr #7 │ │ │ │ + eorseq r0, r3, r8, lsr #10 │ │ │ │ andsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r8, #40]! @ 0x28 │ │ │ │ - svc 0x00cef217 │ │ │ │ - teqpcc r0, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + svc 0x0026f217 │ │ │ │ + mvnsne pc, #-1342177276 @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf8469301 │ │ │ │ @ instruction: 0xf50b3c28 │ │ │ │ movwls r3, #33713 @ 0x83b1 │ │ │ │ ldrtvs r2, [r3], #784 @ 0x310 │ │ │ │ @ instruction: 0xf8c6270f │ │ │ │ @ instruction: 0xf04f30a8 │ │ │ │ @@ -124810,15 +124810,15 @@ │ │ │ │ cmpphi lr, r6, lsl #17 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r7, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscsgt pc, lr, r6, lsl #17 │ │ │ │ stcleq 2, cr15, [r1], #-280 @ 0xfffffee8 │ │ │ │ stceq 2, cr15, [r8], {192} @ 0xc0 │ │ │ │ eorls pc, r0, r6, asr #17 │ │ │ │ eorgt pc, r4, r6, asr #17 │ │ │ │ - ldccc 2, cr15, [r8], #-300 @ 0xfffffed4 │ │ │ │ + ldclne 2, cr15, [r8], #300 @ 0x12c │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ eorsgt pc, r8, r6, asr #17 │ │ │ │ addsgt pc, r8, r6, asr #17 │ │ │ │ rscsgt pc, r8, r6, asr #17 │ │ │ │ cmppgt r8, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ blhi 0x1cc576c │ │ │ │ @ instruction: 0xf8862310 │ │ │ │ @@ -124826,15 +124826,15 @@ │ │ │ │ stmib r6, {r0, r6, r7, r8, sp, lr, pc}^ │ │ │ │ stmib r6, {r1, r3, r4, r6, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8c63572 │ │ │ │ @ instruction: 0xf886c1b8 │ │ │ │ @ instruction: 0xf88671bc │ │ │ │ stc 1, cr8, [r6, #760] @ 0x2f8 │ │ │ │ vqdmulh.s16 d8, d7, d2 │ │ │ │ - @ instruction: 0x4603ef50 │ │ │ │ + strmi lr, [r3], -r8, lsr #29 │ │ │ │ vst1.8 {d25-d26}, [pc], r1 │ │ │ │ @ instruction: 0xf8807122 │ │ │ │ @ instruction: 0xf04f8069 │ │ │ │ bicvc r0, r4, r6, lsl #16 │ │ │ │ stcvs 4, cr15, [r0], {79} @ 0x4f │ │ │ │ sbchi pc, r9, r0, lsl #17 │ │ │ │ ldmvs r5, {r1, r2, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ @@ -124859,53 +124859,53 @@ │ │ │ │ vst4.8 {d28-d31}, [pc :64], r0 │ │ │ │ @ instruction: 0xf8c37c88 │ │ │ │ @ instruction: 0xf640c070 │ │ │ │ @ instruction: 0xf8c34c19 │ │ │ │ @ instruction: 0xf640c01c │ │ │ │ @ instruction: 0xf8c34c1c │ │ │ │ vqadd.s8 q14, , q6 │ │ │ │ - vqdmulh.s d19, d0, d0[0] │ │ │ │ + vmull.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ vhadd.s8 d28, d11, d0 │ │ │ │ - vqdmulh.s d19, d0, d0[3] │ │ │ │ + vmull.s8 q9, d0, d12 │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf646c0c0 │ │ │ │ vmull.s8 q9, d0, d1 │ │ │ │ @ instruction: 0xf8c30c08 │ │ │ │ vrhadd.s16 d12, d7, d4 │ │ │ │ - blls 0x105de0 │ │ │ │ + blls 0x105b40 │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ tstpne r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ andgt pc, r9, r8, lsl #17 │ │ │ │ andvc pc, r4, r8, lsl #17 │ │ │ │ andspl pc, r4, r8, asr #17 │ │ │ │ andscc pc, r0, r8, asr #17 │ │ │ │ blhi 0x3c5838 │ │ │ │ - mcr 2, 7, pc, cr4, cr7, {0} @ │ │ │ │ + mrc 2, 1, APSR_nzcv, cr12, cr7, {0} │ │ │ │ rsbvc r2, r3, #67108864 @ 0x4000000 │ │ │ │ rsbcc pc, r9, r4, lsl #17 │ │ │ │ stmvs r9, {r1, r2, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x23aa66e3 │ │ │ │ vabd.s8 q11, q0, │ │ │ │ @ instruction: 0xf8a43303 │ │ │ │ @ instruction: 0xf6403067 │ │ │ │ strbvs r4, [r3, lr, lsl #6]! │ │ │ │ - cmppcc r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + tstpcs r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s8 d22, d7, d19 │ │ │ │ vorr.i32 d19, #2304 @ 0x00000900 │ │ │ │ strbtvs r0, [r3], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf8c42210 │ │ │ │ vhadd.s8 d19, d27, d20 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ - msrcc SPSR_s, #-1342177276 @ 0xb0000004 │ │ │ │ + msrcs CPSR_s, #-1342177276 @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccc pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0x33b1f50b │ │ │ │ strcs lr, [r4, #-2500] @ 0xfffff63c │ │ │ │ tstpeq r2, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrcs lr, [r4, #-2500]! @ 0xfffff63c │ │ │ │ submi pc, r3, r6, lsr #5 │ │ │ │ @@ -124913,50 +124913,50 @@ │ │ │ │ strvs r7, [r2, -r7, lsr #2]! │ │ │ │ stc 2, cr2, [r4, #364] @ 0x16c │ │ │ │ vstr d7, [r4, #48] @ 0x30 │ │ │ │ @ instruction: 0xf8847b24 │ │ │ │ @ instruction: 0xf88470c4 │ │ │ │ smlabtcs r0, r9, r0, r1 │ │ │ │ smlabtls r4, r4, r8, pc @ │ │ │ │ - mcr 2, 5, pc, cr0, cr7, {0} @ │ │ │ │ + ldcl 2, cr15, [r8, #92]! @ 0x5c │ │ │ │ subls pc, r4, r8, asr #17 │ │ │ │ ldmdbvc sl!, {r1, r2, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ vsubl.s32 q0, d6, d3 │ │ │ │ @ instruction: 0xf88830e3 │ │ │ │ subscs r2, fp, #9 │ │ │ │ @ instruction: 0xf8882310 │ │ │ │ stmib r8, {r2, ip, sp, lr}^ │ │ │ │ vrshl.s8 d19, d4, d11 │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf8c8032d │ │ │ │ vhadd.s16 d3, d7, d0 │ │ │ │ - tstcs r0, #136, 28 @ 0x880 │ │ │ │ + tstcs r0, #224, 26 @ 0x3800 │ │ │ │ andscc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8da2100 │ │ │ │ subscs r3, fp, #12, 4 @ 0xc0000000 │ │ │ │ andspl pc, r4, r9, asr #17 │ │ │ │ strbvc pc, [r2, #-1446]! @ 0xfffffa5a @ │ │ │ │ addcc pc, r3, r6, lsr #5 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ @ instruction: 0xf889021b │ │ │ │ @ instruction: 0xf889c009 │ │ │ │ @ instruction: 0xf8c97004 │ │ │ │ vqadd.s8 d19, d11, d16 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8c9032d │ │ │ │ vhadd.s16 d3, d7, d0 │ │ │ │ - @ instruction: 0xf8daee6a │ │ │ │ + @ instruction: 0xf8daedc2 │ │ │ │ @ instruction: 0x712f2210 │ │ │ │ @ instruction: 0x632a2310 │ │ │ │ @ instruction: 0x612b27a0 │ │ │ │ cmnvs pc, r3, lsl #2 │ │ │ │ strmi pc, [r4, -r0, asr #4] │ │ │ │ vrhadd.s8 d24, d11, d31 │ │ │ │ - vbic.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vbic.i32 d18, #201326592 @ 0x0c000000 │ │ │ │ eorvs r0, pc, sp, lsr #14 │ │ │ │ ldrcc pc, [r0, #1291]! @ 0x50b │ │ │ │ ldrcc r4, [r0, #2765] @ 0xacd │ │ │ │ ldmge r8!, {r1, r8, r9, sp} │ │ │ │ stc2 7, cr15, [r2], {255} @ 0xff │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ b 0x114d198 │ │ │ │ @@ -125006,22 +125006,22 @@ │ │ │ │ stmdavs r0, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strbvs pc, [r0, #963] @ 0x3c3 @ │ │ │ │ @ instruction: 0x471ee9d2 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ bichi pc, r2, r1, asr #32 │ │ │ │ @ instruction: 0x4641225a │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - stcl 2, cr15, [r6, #92]! @ 0x5c │ │ │ │ + ldc 2, cr15, [lr, #-92]! @ 0xffffffa4 │ │ │ │ stmib r6, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8064702 │ │ │ │ mvncs r3, #32, 24 @ 0x2000 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ bicsvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vand d22, d11, d19 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf6403c28 │ │ │ │ @ instruction: 0xf826730f │ │ │ │ @ instruction: 0xb12d3c24 │ │ │ │ adccs r2, r8, #16, 6 @ 0x40000000 │ │ │ │ andshi pc, r0, r6, asr #17 │ │ │ │ andcc lr, r6, #1146880 @ 0x118000 │ │ │ │ @@ -125030,18 +125030,18 @@ │ │ │ │ @ instruction: 0xf50bf97d │ │ │ │ @ instruction: 0xf8d333b0 │ │ │ │ ldrbeq r2, [r3, ip, lsl #1] │ │ │ │ bicshi pc, sl, r1, lsl #2 │ │ │ │ strtvc pc, [r4], #1446 @ 0x5a6 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ adcvc pc, r2, r6, lsr #11 │ │ │ │ - tstpmi r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + bicscs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s16 d6, d7, d19 │ │ │ │ - blls 0x345b4c │ │ │ │ + blls 0x3458ac │ │ │ │ ldclcc 8, cr15, [r4], #280 @ 0x118 │ │ │ │ ldcvc 4, cr15, [r2], #-316 @ 0xfffffec4 │ │ │ │ bicscc pc, r8, #14286848 @ 0xda0000 │ │ │ │ cdpmi 6, 1, cr15, cr13, cr0, {2} │ │ │ │ ldrbmi r6, [r8], -r3, lsr #6 │ │ │ │ stmdbls r7, {r1, r8, r9, sp} │ │ │ │ mvnscs r6, #227 @ 0xe3 │ │ │ │ @@ -125157,18 +125157,18 @@ │ │ │ │ @ instruction: 0xf41332cc │ │ │ │ tstle r4, r0, ror pc │ │ │ │ cmnpcc r0, #14286848 @ p-variant is OBSOLETE @ 0xda0000 │ │ │ │ svccs 0x0070f413 │ │ │ │ stcmi 0, cr13, [r5], {19} │ │ │ │ ldrvc pc, [r0, #-1284] @ 0xfffffafc │ │ │ │ svclt 0x0000e008 │ │ │ │ - eorseq r1, r3, r8, lsl #22 │ │ │ │ - eorseq r1, r3, r8, asr ip │ │ │ │ - ldrshteq r2, [r3], -r0 │ │ │ │ - ldrsbteq r4, [r3], -r0 │ │ │ │ + eorseq r1, r3, r8, asr #19 │ │ │ │ + eorseq r1, r3, r8, lsl fp │ │ │ │ + ldrhteq r2, [r3], -r0 │ │ │ │ + mlaseq r3, r0, r8, r4 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, ip, #6619136 @ 0x650000 │ │ │ │ @ instruction: 0xf8dad1f8 │ │ │ │ @ instruction: 0xf41332e8 │ │ │ │ teqle r3, r0, ror pc │ │ │ │ msrcc SPSR_f, #14286848 @ 0xda0000 │ │ │ │ @@ -125203,168 +125203,168 @@ │ │ │ │ @ instruction: 0xf50d64a4 │ │ │ │ strtmi r6, [r1], -ip, ror #11 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf81cf7ff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ svclt 0x0000e646 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r2, r3, r0, ror r5 │ │ │ │ - ldrsbteq r2, [r3], -r0 │ │ │ │ - eorseq r4, r3, r0, lsl ip │ │ │ │ + eorseq r2, r3, r0, lsr r4 │ │ │ │ + mlaseq r3, r0, r4, r2 │ │ │ │ + ldrsbteq r4, [r3], -r0 │ │ │ │ @ instruction: 0xf5044c08 │ │ │ │ strtmi r7, [r1], -r8, lsr #10 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf808f7ff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ ldmibcc r0!, {r0, r1, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r9 │ │ │ │ @ instruction: 0xf57f01da │ │ │ │ and sl, r1, sp, asr #23 │ │ │ │ - eorseq lr, r2, r0, lsr #21 │ │ │ │ + eorseq lr, r2, r0, ror #18 │ │ │ │ strtvs pc, [r9], #1293 @ 0x50d │ │ │ │ bcc 0xfecc7b90 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a42100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vadd.i16 d0, d7, d1 │ │ │ │ - @ instruction: 0x26a8ec38 │ │ │ │ + ssatcs lr, #9, r0, lsl #23 │ │ │ │ movtvc pc, #5199 @ 0x144f @ │ │ │ │ @ instruction: 0x469e2210 │ │ │ │ stccc 8, cr15, [r2], #-144 @ 0xffffff70 │ │ │ │ ldccs 8, cr15, [r8], {68} @ 0x44 │ │ │ │ ldrcs pc, [r5, #-1606] @ 0xfffff9ba │ │ │ │ streq pc, [r8, #-704] @ 0xfffffd40 │ │ │ │ stmib r4, {r0, r1, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ @ instruction: 0xf64a8211 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vmla.f d22, d0, d0[6] │ │ │ │ @ instruction: 0xf8a4012d │ │ │ │ stmib r4, {r1, r2, r3, r4, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf64a8229 │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ @ instruction: 0xf8a4002d │ │ │ │ stmib r4, {r1, r2, r3, r4, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf64a8241 │ │ │ │ - vorr.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf844032d │ │ │ │ @ instruction: 0xf8446c14 │ │ │ │ @ instruction: 0xf04f3c28 │ │ │ │ strbtvs r0, [r6], #514 @ 0x202 │ │ │ │ - msrvc CPSR_fs, #77594624 @ 0x4a00000 │ │ │ │ + mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ adcvs pc, ip, r4, asr #17 │ │ │ │ smlabtvs ip, r4, r8, pc @ │ │ │ │ - ldrcs pc, [r4, -fp, asr #4] │ │ │ │ + ldrbeq pc, [r4, fp, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ adccs pc, r1, r4, lsl #17 │ │ │ │ @ instruction: 0xf04f63a3 │ │ │ │ tstls r4, r3, lsl #4 │ │ │ │ - teqpvc ip, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + mvnspl pc, #77594624 @ 0x4a00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ smlabbcs r1, r4, r8, pc @ │ │ │ │ addscc pc, r8, r4, asr #17 │ │ │ │ - addvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + subvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r9, r3, #5 │ │ │ │ - movtvc pc, #50762 @ 0xc64a @ │ │ │ │ + movwvs pc, #50762 @ 0xc64a @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ ldchi 8, cr15, [ip], {68} @ 0x44 │ │ │ │ rscscc pc, r8, r4, asr #17 │ │ │ │ - rscvc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + adcvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ subhi pc, r1, r4, lsl #17 │ │ │ │ @ instruction: 0xf64a9207 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ strbvs r0, [r5, sp, lsr #6]! │ │ │ │ - vcgt.s8 d25, d11, d2 │ │ │ │ - vaddw.s8 q8, q0, d0 │ │ │ │ + @ instruction: 0xf64a9302 │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ @ instruction: 0xf8c4012d │ │ │ │ @ instruction: 0xf8c450dc │ │ │ │ @ instruction: 0xf64a513c │ │ │ │ - vrsra.s64 , q2, #64 │ │ │ │ - vcgt.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vrsra.s64 d22, d4, #64 │ │ │ │ + @ instruction: 0xf64a032d │ │ │ │ + vshr.s64 q11, q6, #64 │ │ │ │ movwls r0, #24621 @ 0x602d │ │ │ │ - eorseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + rscsvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - vrhadd.s8 d25, d11, d8 │ │ │ │ - vsubw.s8 q8, q0, d28 │ │ │ │ + @ instruction: 0xf64a9108 │ │ │ │ + vqdmlal.s q11, d16, d0[7] │ │ │ │ andls r0, r9, sp, lsr #6 │ │ │ │ - vcgt.s8 d25, d11, d10 │ │ │ │ - vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64a930a │ │ │ │ + vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ andls r0, fp, #1073741835 @ 0x4000000b │ │ │ │ - vrhadd.s8 d25, d11, d12 │ │ │ │ - vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf64a910c │ │ │ │ + vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ ldrls r0, [pc, -sp, lsr #32] │ │ │ │ - vhadd.s8 d25, d11, d13 │ │ │ │ - vsubw.s8 q8, q8, d8 │ │ │ │ - vcgt.s8 d16, d11, d29 │ │ │ │ - vrshr.s64 d16, d12, #64 │ │ │ │ + @ instruction: 0xf64a900d │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ + @ instruction: 0xf64a032d │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ movwls r0, #57901 @ 0xe22d │ │ │ │ - vhsub.s8 d25, d11, d15 │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + @ instruction: 0xf64a920f │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ tstls r0, sp, lsr #32 │ │ │ │ - vqadd.s8 d25, d11, d1 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ - vcgt.s8 d16, d11, d29 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + @ instruction: 0xf64a9011 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ + @ instruction: 0xf64a032d │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ tstls r2, #-805306366 @ 0xd0000002 │ │ │ │ - vqsub.s8 d25, d11, d3 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64a9213 │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ tstls r4, sp, lsr #32 │ │ │ │ vqadd.s8 d25, d11, d5 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ vcgt.s8 d16, d11, d29 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 q8, d0, d20 │ │ │ │ tstls r6, #-805306366 @ 0xd0000002 │ │ │ │ vqsub.s8 d25, d11, d7 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ tstls r8, sp, lsr #32 │ │ │ │ vqadd.s8 d25, d11, d9 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s q8, d0, d0[6] │ │ │ │ @ instruction: 0xf50d032d │ │ │ │ tstls sl, #164 @ 0xa4 │ │ │ │ - sbcne pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + addeq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, fp, #1 │ │ │ │ - mvnne pc, fp, asr #4 │ │ │ │ + asreq pc, fp, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - mvnsne pc, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0x03bcf24b │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ tstls sp, #28, 2 │ │ │ │ - andcs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + sbceq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - strcs pc, [r0, -fp, asr #4]! │ │ │ │ + strbeq pc, [r0, fp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0x9720921e │ │ │ │ - ldrcs pc, [r0, -fp, asr #4]! │ │ │ │ + ldrbeq pc, [r0, fp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ vabd.s8 d25, d11, d17 │ │ │ │ - vqdmlsl.s q9, d0, d0[0] │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ strls r0, [r2, -sp, lsr #14]! │ │ │ │ - ldrbcs pc, [r0, -fp, asr #4] @ │ │ │ │ + ldrne pc, [r0, -fp, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ vabd.s8 d25, d11, d19 │ │ │ │ - vqdmlsl.s q9, d0, d0[4] │ │ │ │ + vabdl.s8 , d0, d16 │ │ │ │ strls r0, [r4, -sp, lsr #14]! │ │ │ │ - strbcs pc, [r8, -fp, asr #4]! @ │ │ │ │ + strne pc, [r8, -fp, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ vabd.s8 d25, d11, d21 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ strls r0, [r6, -sp, lsr #14]! │ │ │ │ - ldrbcs pc, [ip, -fp, asr #4]! @ │ │ │ │ + ldrne pc, [ip, -fp, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ ldc 7, cr9, [sl, #156] @ 0x9c │ │ │ │ @ instruction: 0xf64a7ba0 │ │ │ │ - vmlsl.s , d0, d0[6] │ │ │ │ + vsubhn.i16 d22, q0, q12 │ │ │ │ @ instruction: 0xf8c4062d │ │ │ │ mcrls 1, 0, r6, cr2, cr8, {2} │ │ │ │ stc 6, cr4, [r4, #476] @ 0x1dc │ │ │ │ vqdmulh.s d23, d0, d2 │ │ │ │ ldc 12, cr3, [sl, #28] │ │ │ │ tstcs r3, #165888 @ 0x28800 │ │ │ │ @ instruction: 0x61b8f8c4 │ │ │ │ @@ -125734,15 +125734,15 @@ │ │ │ │ strcs r7, [r8, r8, lsr #28]! │ │ │ │ cdp 8, 7, cr15, cr14, cr4, {5} │ │ │ │ cdpvc 8, 2, cr15, cr12, cr4, {6} │ │ │ │ @ instruction: 0xf8c49602 │ │ │ │ ldrcs r6, [r0], -r4, lsl #29 │ │ │ │ cdpvc 8, 8, cr15, cr12, cr4, {6} │ │ │ │ svclt 0x0000e002 │ │ │ │ - eorseq lr, r2, r0, asr #26 │ │ │ │ + eorseq lr, r2, r0, lsl #24 │ │ │ │ cdpvs 8, 8, cr15, cr8, cr4, {6} │ │ │ │ @ instruction: 0xf8a42602 │ │ │ │ @ instruction: 0xf8c4eede │ │ │ │ @ instruction: 0xf8c45dfc │ │ │ │ @ instruction: 0xf8c45e5c │ │ │ │ @ instruction: 0xf8c45ebc │ │ │ │ ldrcs r6, [r0], -r4, ror #29 │ │ │ │ @@ -125785,45 +125785,45 @@ │ │ │ │ @ instruction: 0xf50d80c8 │ │ │ │ movwls r6, #29568 @ 0x7380 │ │ │ │ @ instruction: 0xf50d9e01 │ │ │ │ ldrtmi r5, [r1], -sl, lsr #15 │ │ │ │ @ instruction: 0x36604658 │ │ │ │ blx 0xfe3c9036 │ │ │ │ ldrhle r4, [r8, #46]! @ 0x2e │ │ │ │ - ldrpl pc, [r0], -r4, asr #12 │ │ │ │ + ldrbcc pc, [r0], r4, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strpl pc, [r1, r6, lsl #10] │ │ │ │ @ instruction: 0x46584631 │ │ │ │ @ instruction: 0xf7fe3660 │ │ │ │ adcsmi pc, r7, #130048 @ 0x1fc00 │ │ │ │ @ instruction: 0xf8dad1f8 │ │ │ │ @ instruction: 0xf0133280 │ │ │ │ @ instruction: 0xf0410fe0 │ │ │ │ vld4.32 {d24-d27}, [pc :64], r1 │ │ │ │ @ instruction: 0xf8dd7ca1 │ │ │ │ vqadd.s8 d26, d11, d12 │ │ │ │ - vqdmlal.s q9, d16, d16 │ │ │ │ + vmul.f d17, d0, d0[4] │ │ │ │ strcs r0, [r4, -sp, lsr #18] │ │ │ │ strtvc pc, [r4], r4, lsr #11 │ │ │ │ stmdaeq ip, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - stc2 1, cr15, [r2], {180} @ 0xb4 │ │ │ │ + blx 0xff74775a │ │ │ │ @ instruction: 0x4604225b │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - svc 0x00a8f216 │ │ │ │ + svc 0x0000f216 │ │ │ │ ldrbmi r2, [r1], -pc, lsl #6 │ │ │ │ teqvc r3, r8, asr r6 │ │ │ │ @ instruction: 0x71b723ff │ │ │ │ rsbsvc r3, r3, #262144 @ 0x40000 │ │ │ │ eorsvs r2, r4, r0, lsl r3 │ │ │ │ @ instruction: 0x23a86133 │ │ │ │ cmnvs r3, r5, ror r4 │ │ │ │ blx 0x14c90ae │ │ │ │ @ instruction: 0xf1ad4620 │ │ │ │ - svccs 0x0010fbe3 │ │ │ │ + svccs 0x0010fb3b │ │ │ │ @ instruction: 0xf50bd1e0 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57e00df │ │ │ │ @ instruction: 0xf50baf14 │ │ │ │ @ instruction: 0xf50b32b1 │ │ │ │ andls r3, r8, #176, 20 @ 0xb0000 │ │ │ │ @@ -125832,15 +125832,15 @@ │ │ │ │ subscc pc, r4, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xf0412b00 │ │ │ │ @ instruction: 0xf0488039 │ │ │ │ @ instruction: 0xf50d4800 │ │ │ │ vst1.32 {d22-d24}, [pc :128], r9 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ - svc 0x0072f216 │ │ │ │ + mcr 2, 6, pc, cr10, cr6, {0} @ │ │ │ │ @ instruction: 0xf806230f │ │ │ │ ldrbcs r3, [r0, #3108]! @ 0xc24 │ │ │ │ addscc pc, ip, r6, lsl #17 │ │ │ │ teqpvs sp, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ smladxcs r1, r3, r1, r6 │ │ │ │ vst1.8 {d22}, [pc :256], r3 │ │ │ │ ldrtvs r2, [r3], #896 @ 0x380 │ │ │ │ @@ -125856,28 +125856,28 @@ │ │ │ │ smlabbcc r1, r6, r8, pc @ │ │ │ │ movwpl pc, #16960 @ 0x4240 @ │ │ │ │ adccc pc, r0, r6, lsr #17 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ adccc pc, r8, r6, asr #17 │ │ │ │ - movscs pc, #-1342177276 @ 0xb0000004 │ │ │ │ + cmnpne r0, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ mvnsne pc, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ subscs r6, ip, #-1073741764 @ 0xc000003c │ │ │ │ sbcscc pc, ip, r6, asr #17 │ │ │ │ - @ instruction: 0x23b8f24b │ │ │ │ + cmnpne r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d22, d27, d19 │ │ │ │ - vqdmlal.s q9, d16, d0[1] │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ vqadd.s8 d19, d27, d8 │ │ │ │ - vqdmlal.s q9, d16, d0[3] │ │ │ │ + vsubw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ blls 0x29757c │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf5a6c0d0 │ │ │ │ @ instruction: 0xf84670a2 │ │ │ │ @ instruction: 0xf5a65c14 │ │ │ │ ldrbtvs r7, [r5], #1188 @ 0x4a4 │ │ │ │ @@ -125888,30 +125888,30 @@ │ │ │ │ @ instruction: 0xf8c66477 │ │ │ │ stmib r6, {r2, r8, ip, sp, lr}^ │ │ │ │ @ instruction: 0xed868932 │ │ │ │ @ instruction: 0xf8c67b1a │ │ │ │ @ instruction: 0xf8c6e118 │ │ │ │ stmib r6, {r4, r5, r8, lr, pc}^ │ │ │ │ vmla.i16 q4, q3, q5 │ │ │ │ - blls 0x2c6df0 │ │ │ │ + blls 0x2c6b50 │ │ │ │ strtmi r7, [r1], -r7, ror #4 │ │ │ │ ldrbmi r6, [r8], -r5, ror #2 │ │ │ │ strcs r6, [r2, #-3995] @ 0xfffff065 │ │ │ │ ldrbvs pc, [r4, sp, lsl #10] @ │ │ │ │ biccs pc, r4, #201326595 @ 0xc000003 │ │ │ │ vst2.8 {d22-d25}, [pc :128], r3 │ │ │ │ @ instruction: 0x63a3630c │ │ │ │ @ instruction: 0x23b9f246 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ ldclcc 8, cr15, [ip], #280 @ 0x118 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwpl lr, #14788 @ 0x39c4 │ │ │ │ @ instruction: 0xf50d2300 │ │ │ │ cmnvs r3, #692060160 @ 0x29400000 │ │ │ │ - bicscs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + orrsne pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ @ instruction: 0xf7fe3005 │ │ │ │ @ instruction: 0xf1a5fa91 │ │ │ │ ldrmi r0, [ip], -r8, lsl #6 │ │ │ │ @@ -125940,15 +125940,15 @@ │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0x1849290 │ │ │ │ mvnsle r4, r7, lsr #5 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf5050028 │ │ │ │ vqrshl.s16 d7, d28, d22 │ │ │ │ - @ instruction: 0xf8daee9c │ │ │ │ + @ instruction: 0xf8daedf4 │ │ │ │ @ instruction: 0xf8c633d8 │ │ │ │ vst4.8 {d19,d21,d23,d25}, [pc :128], r8 │ │ │ │ @ instruction: 0xf8c67332 │ │ │ │ @ instruction: 0xf6483130 │ │ │ │ vorr.i32 q11, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf8c60308 │ │ │ │ @ instruction: 0xf50b3144 │ │ │ │ @@ -125979,26 +125979,26 @@ │ │ │ │ tstcs r0, #161 @ 0xa1 │ │ │ │ @ instruction: 0xf8c664b3 │ │ │ │ orrcs r3, r0, #168 @ 0xa8 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ @ instruction: 0x63aef44f │ │ │ │ movwcs r6, #307 @ 0x133 │ │ │ │ sbccc pc, ip, r6, asr #17 │ │ │ │ - mvncs pc, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0x13a4f24b │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ - mvnscs pc, #-1342177276 @ 0xb0000004 │ │ │ │ + movsne pc, #-1342177276 @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d22, d27, d19 │ │ │ │ - vrsra.s64 q9, q12, #64 │ │ │ │ + vrsra.s64 d17, d24, #64 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ @ instruction: 0xf6403098 │ │ │ │ @ instruction: 0xf8a6430f │ │ │ │ vqadd.s8 d19, d27, d12 │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vrsra.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ stmib r6, {r3, r4, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf8c6011a │ │ │ │ strtmi r2, [r1], -ip, asr #2 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf9e2f7fe │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @@ -126007,101 +126007,101 @@ │ │ │ │ addseq r3, sp, r8, lsl #24 │ │ │ │ ldcge 5, cr15, [r4, #504]! @ 0x1f8 │ │ │ │ @ instruction: 0x4658019c │ │ │ │ stmdbmi r5, {r2, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4905 │ │ │ │ @ instruction: 0xf7fef9d1 │ │ │ │ svclt 0x0000bdae │ │ │ │ - eorseq pc, r2, r8, lsr #32 │ │ │ │ - eorseq pc, r2, r8, asr #26 │ │ │ │ - eorseq r0, r3, r8, lsr #7 │ │ │ │ - eorseq r0, r3, r8, lsl #8 │ │ │ │ + eorseq lr, r2, r8, ror #29 │ │ │ │ + eorseq pc, r2, r8, lsl #24 │ │ │ │ + eorseq r0, r3, r8, ror #4 │ │ │ │ + eorseq r0, r3, r8, asr #5 │ │ │ │ strtvs pc, [r9], sp, lsl #10 │ │ │ │ bcc 0xfecc87fc │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vadd.i16 d0, d6, d2 │ │ │ │ - vceq.f32 d30, d0, d2 │ │ │ │ + vmla.f32 q15, q0, q5 │ │ │ │ tstcs r0, r1, lsl #14 │ │ │ │ @ instruction: 0xf82622a8 │ │ │ │ @ instruction: 0xf04f7c22 │ │ │ │ stmdb r6, {r0, r1}^ │ │ │ │ @ instruction: 0xf64a8107 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf8462c14 │ │ │ │ @ instruction: 0xf6463c28 │ │ │ │ vorr.i16 d18, #9 @ 0x0009 │ │ │ │ ldrbhi r0, [r7, r8, lsl #18]! │ │ │ │ tsthi r1, r6, asr #19 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ @ instruction: 0xf64a64f2 │ │ │ │ - @ instruction: 0xf2c0649c │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf8a6042d │ │ │ │ stmib r6, {r1, r2, r3, r4, r7, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf64a8129 │ │ │ │ - vabal.s8 q11, d16, d24 │ │ │ │ + vmls.f d21, d0, d0[6] │ │ │ │ @ instruction: 0xf8c6052d │ │ │ │ @ instruction: 0xf8a620ac │ │ │ │ vqadd.s8 , q8, q15 │ │ │ │ stmib r6, {r1, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf64a8141 │ │ │ │ - vqrdmlah.s d22, d16, d0[3] │ │ │ │ + vmull.p8 , d16, d12 │ │ │ │ @ instruction: 0xf8c60e2d │ │ │ │ @ instruction: 0xf886210c │ │ │ │ @ instruction: 0xf64a3041 │ │ │ │ - vqdmlal.s q11, d0, d0[7] │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf886032d │ │ │ │ @ instruction: 0x63b30101 │ │ │ │ - addsvs pc, r0, sl, asr #12 │ │ │ │ + subspl pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andls r9, r2, r3, lsl #8 │ │ │ │ - cmnpvs r4, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + teqppl r4, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf8c69504 │ │ │ │ @ instruction: 0xf64a3098 │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf886002d │ │ │ │ andls r8, r5, r1, lsr #1 │ │ │ │ - cmnpvs ip, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + teqppl ip, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andsls pc, ip, r6, asr #17 │ │ │ │ rscscc pc, r8, r6, asr #17 │ │ │ │ - strbvs pc, [r0], #1610 @ 0x64a @ │ │ │ │ + strpl pc, [r0], #1610 @ 0x64a │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ rsbsls pc, ip, r6, asr #17 │ │ │ │ @ instruction: 0xf64a9406 │ │ │ │ - vshl.s64 q11, q4, #0 │ │ │ │ + vshl.s64 d21, d8, #0 │ │ │ │ @ instruction: 0xf8c6052d │ │ │ │ strls r9, [r7, #-220] @ 0xffffff24 │ │ │ │ - ldrbtvs pc, [r0], #1610 @ 0x64a @ │ │ │ │ + ldrtpl pc, [r0], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldc 4, cr9, [sl, #32] │ │ │ │ @ instruction: 0xf64a7bbe │ │ │ │ - vsubw.s8 q11, q8, d4 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ blls 0x117a30 │ │ │ │ strtvs pc, [r4], #1293 @ 0x50d │ │ │ │ blvc 0x146af0 │ │ │ │ - ldrbvs pc, [ip, #1610]! @ 0x64a @ │ │ │ │ + ldrpl pc, [ip, #1610]! @ 0x64a │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ blvc 0xff0c6b4c │ │ │ │ @ instruction: 0x31b8f8c6 │ │ │ │ - rscvs pc, r4, sl, asr #12 │ │ │ │ + adcpl pc, r4, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vstr d9, [r6, #12] │ │ │ │ vldr d7, [sl, #104] @ 0x68 │ │ │ │ @ instruction: 0xf8c67bc2 │ │ │ │ blls 0x197d60 │ │ │ │ blvc 0xd46b1c │ │ │ │ blvc 0xff1c6b70 │ │ │ │ @ instruction: 0xf50d9509 │ │ │ │ strls r6, [r1], #-1330 @ 0xffffface │ │ │ │ - strvc pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + strbpl pc, [r8], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ rsbscc pc, r8, #12976128 @ 0xc60000 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ @ instruction: 0xf8a60304 │ │ │ │ @ instruction: 0xf886715e │ │ │ │ @ instruction: 0xf04f3161 │ │ │ │ stmib r6, {r0, r2, r8, r9}^ │ │ │ │ @@ -126255,33 +126255,33 @@ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0042f43e │ │ │ │ @ instruction: 0x46584994 │ │ │ │ @ instruction: 0xffe4f7fd │ │ │ │ svclt 0x003cf7fe │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ eoreq pc, r1, r6, lsr #3 │ │ │ │ - stc 2, cr15, [r4], #-88 @ 0xffffffa8 │ │ │ │ + bl 0x1fc7ff4 │ │ │ │ @ instruction: 0x66f766b4 │ │ │ │ ldreq pc, [r1], #-879 @ 0xfffffc91 │ │ │ │ streq pc, [fp, -r7, asr #7] │ │ │ │ teqmi ip, #67108864 @ 0x4000000 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ tstcs r0, #1929379840 @ 0x73000000 │ │ │ │ @ instruction: 0xf84660b4 │ │ │ │ ldrtvs r3, [r3], #3096 @ 0xc18 │ │ │ │ @ instruction: 0xf84623a8 │ │ │ │ ldrbtvs r3, [r3], #3092 @ 0xc14 │ │ │ │ @ instruction: 0xf8062303 │ │ │ │ @ instruction: 0xf24b3c22 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf6403c28 │ │ │ │ @ instruction: 0xf826730f │ │ │ │ @ instruction: 0xf24b3c24 │ │ │ │ - vqdmlal.s , d16, d0[5] │ │ │ │ + vsubw.s8 q9, q8, d20 │ │ │ │ @ instruction: 0x63b3032d │ │ │ │ movwcc pc, #62016 @ 0xf240 @ │ │ │ │ movwne pc, #12992 @ 0x32c0 @ │ │ │ │ eorscc pc, sp, r6, asr #17 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf50d852e │ │ │ │ ldrbmi r6, [r8], -r4, lsr #3 │ │ │ │ @@ -126320,15 +126320,15 @@ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ ldmdb r4, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe3202 │ │ │ │ @ instruction: 0xf44fbdab │ │ │ │ @ instruction: 0x21007290 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ strtvs pc, [r4], #1293 @ 0x50d │ │ │ │ - bl 0xfe9480f8 │ │ │ │ + b 0xfff480f8 │ │ │ │ strbvs pc, [r8, #1293] @ 0x50d @ │ │ │ │ strcc pc, [r0], #2266 @ 0x8da │ │ │ │ movwcs r6, #4275 @ 0x10b3 │ │ │ │ stccc 8, cr15, [r3], #-24 @ 0xffffffe8 │ │ │ │ ldccc 8, cr15, [pc], {6} │ │ │ │ eorscc pc, sp, r6, lsl #17 │ │ │ │ subcc pc, r1, r6, lsl #17 │ │ │ │ @@ -126344,25 +126344,25 @@ │ │ │ │ mvnscs r3, #8448 @ 0x2100 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ orrvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ stccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ ldrbtvs r2, [r3], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf8c623c0 │ │ │ │ vhadd.s8 d19, d27, d28 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf6463c28 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ mvnsvs r0, r8, lsl #6 │ │ │ │ - biccc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + orrcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d22, d16, d19 │ │ │ │ @ instruction: 0xf8a64303 │ │ │ │ vqadd.s8 d19, d11, d31 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vrsra.s64 d18, d0, #64 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ vqadd.s8 d19, d16, d8 │ │ │ │ @ instruction: 0xf8a66303 │ │ │ │ @ instruction: 0x4621309f │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xff0af7fd │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @@ -126371,50 +126371,50 @@ │ │ │ │ strhi pc, [sl], #-64 @ 0xffffffc0 │ │ │ │ adcscc pc, r0, #46137344 @ 0x2c00000 │ │ │ │ eorcc lr, r2, #3440640 @ 0x348000 │ │ │ │ stcllt 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ eoreq pc, r4, r6, lsr #3 │ │ │ │ vshl.s16 d2, d3, d6 │ │ │ │ - movwcs lr, #6974 @ 0x1b3e │ │ │ │ + movwcs lr, #6806 @ 0x1a96 │ │ │ │ bmi 0x8dd1d4 │ │ │ │ adcvs pc, r4, sp, lsl #10 │ │ │ │ stcmi 8, cr15, [r1], #-24 @ 0xffffffe8 │ │ │ │ strcs r2, [r5], #-1282 @ 0xfffffafe │ │ │ │ ldcmi 8, cr15, [pc], {6} │ │ │ │ strvs pc, [r0], #1103 @ 0x44f │ │ │ │ strpl lr, [r7], #-2374 @ 0xfffff6ba │ │ │ │ @ instruction: 0xf84624a8 │ │ │ │ @ instruction: 0xf6404c14 │ │ │ │ @ instruction: 0xf846441a │ │ │ │ @ instruction: 0xf24b4c0c │ │ │ │ - vaddhn.i16 d19, q8, q14 │ │ │ │ + vmls.i d18, d0, d0[7] │ │ │ │ @ instruction: 0xf846042d │ │ │ │ @ instruction: 0xf6464c28 │ │ │ │ vmov.i32 d18, #851968 @ 0x000d0000 │ │ │ │ eorsvs r0, r4, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf94cf7fe │ │ │ │ @ instruction: 0x61a4f50d │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf50bfecd │ │ │ │ ldmib r2, {r4, r5, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7fe3222 │ │ │ │ svclt 0x0000bd12 │ │ │ │ - eorseq lr, r2, r0, lsr #3 │ │ │ │ - ldrhteq r3, [r3], -r0 │ │ │ │ - eorseq r3, r3, r0, lsr fp │ │ │ │ - eorseq r3, r3, r0, lsl sp │ │ │ │ - mlaseq r3, r0, lr, r3 │ │ │ │ - eorseq r2, r3, r0, lsr r0 │ │ │ │ - eorseq r0, r3, r8, ror #8 │ │ │ │ - eorseq pc, r2, r8, lsr #24 │ │ │ │ - eorseq pc, r2, r8, ror #22 │ │ │ │ - eorseq pc, r2, r8, asr #23 │ │ │ │ - eorseq pc, r2, r8, lsl #22 │ │ │ │ - eorseq r1, r3, r8, asr pc │ │ │ │ + eorseq lr, r2, r0, rrx │ │ │ │ + eorseq r3, r3, r0, ror r8 │ │ │ │ + ldrshteq r3, [r3], -r0 │ │ │ │ + ldrsbteq r3, [r3], -r0 │ │ │ │ + eorseq r3, r3, r0, asr sp │ │ │ │ + ldrshteq r1, [r3], -r0 │ │ │ │ + eorseq r0, r3, r8, lsr #6 │ │ │ │ + eorseq pc, r2, r8, ror #21 │ │ │ │ + eorseq pc, r2, r8, lsr #20 │ │ │ │ + eorseq pc, r2, r8, lsl #21 │ │ │ │ + eorseq pc, r2, r8, asr #19 │ │ │ │ + eorseq r1, r3, r8, lsl lr │ │ │ │ @ instruction: 0x465849d2 │ │ │ │ mcr2 7, 5, pc, cr10, cr13, {7} @ │ │ │ │ rscscc pc, r0, #14286848 @ 0xda0000 │ │ │ │ svceq 0x00f0f013 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr0, cr14, {1} │ │ │ │ @ instruction: 0xf5044cce │ │ │ │ @ instruction: 0x46217590 │ │ │ │ @@ -126462,15 +126462,15 @@ │ │ │ │ @ instruction: 0xf7fed1f8 │ │ │ │ stmibmi r9!, {r1, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefe47 │ │ │ │ subscs fp, ip, #10560 @ 0x2940 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - b 0xfe248330 │ │ │ │ + ldmib lr, {r1, r2, r4, r9, ip, sp, lr, pc}^ │ │ │ │ rscsvs r2, r3, r0, lsl #6 │ │ │ │ tstpcs r1, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @ instruction: 0xf89a61f3 │ │ │ │ @ instruction: 0xf50d348c │ │ │ │ adcsvs r6, r3, r4, lsr #3 │ │ │ │ @ instruction: 0xf8062304 │ │ │ │ @@ -126478,15 +126478,15 @@ │ │ │ │ movwmi lr, #31046 @ 0x7946 │ │ │ │ ldcmi 6, cr4, [sl], {88} @ 0x58 │ │ │ │ @ instruction: 0xf84623a8 │ │ │ │ vfma.f32 d19, d0, d4 │ │ │ │ @ instruction: 0xf5041303 │ │ │ │ @ instruction: 0xf82665b4 │ │ │ │ @ instruction: 0xf24b3c21 │ │ │ │ - vsubw.s8 q10, q0, d28 │ │ │ │ + vqdmlal.s q9, d16, d0[7] │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf7fd3c28 │ │ │ │ @ instruction: 0x4621fe19 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ mrc2 7, 0, pc, cr4, cr13, {7} │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ @ instruction: 0xf5044c8e │ │ │ │ @@ -126618,51 +126618,51 @@ │ │ │ │ ldc2 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ movscc pc, #46137344 @ 0x2c00000 │ │ │ │ ldrdmi pc, [r8], r3 │ │ │ │ ldmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r4, [r8], -r6, lsr #18 │ │ │ │ stc2 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ ldmdblt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorseq r3, r3, r0, asr pc │ │ │ │ - ldrhteq r3, [r3], -r0 │ │ │ │ - ldrsbteq r4, [r3], -r0 │ │ │ │ - eorseq r4, r3, r0, lsr r1 │ │ │ │ - mlaseq r3, r0, r1, r4 │ │ │ │ - eorseq r4, r3, r0, ror r3 │ │ │ │ - ldrsbteq r4, [r3], -r0 │ │ │ │ - mlaseq r3, r0, r7, r4 │ │ │ │ + eorseq r3, r3, r0, lsl lr │ │ │ │ + eorseq r3, r3, r0, ror lr │ │ │ │ + mlaseq r3, r0, pc, r3 @ │ │ │ │ ldrshteq r3, [r3], -r0 │ │ │ │ - ldrshteq r2, [r3], -r0 │ │ │ │ - mlaseq r3, r0, r5, r3 │ │ │ │ - eorseq r2, r3, r0, lsr pc │ │ │ │ - mlaseq r3, r0, pc, r2 @ │ │ │ │ - eorseq r2, r3, r0, ror lr │ │ │ │ - ldrsbteq r2, [r3], -r0 │ │ │ │ - ldrhteq r2, [r3], -r0 │ │ │ │ + eorseq r4, r3, r0, asr r0 │ │ │ │ + eorseq r4, r3, r0, lsr r2 │ │ │ │ + mlaseq r3, r0, r2, r4 │ │ │ │ + eorseq r4, r3, r0, asr r6 │ │ │ │ + ldrhteq r3, [r3], -r0 │ │ │ │ ldrhteq r2, [r3], -r0 │ │ │ │ - eorseq r2, r3, r0, asr r7 │ │ │ │ - eorseq r2, r3, r0, lsr r6 │ │ │ │ - mlaseq r3, r0, r3, r2 │ │ │ │ - eorseq r2, r3, r0, lsr r3 │ │ │ │ - ldrsbteq r2, [r3], -r0 │ │ │ │ - eorseq r1, r3, r8, lsr fp │ │ │ │ - eorseq r1, r3, r8, lsr #18 │ │ │ │ - eorseq r1, r3, r8, asr #17 │ │ │ │ - eorseq r1, r3, r8, ror #16 │ │ │ │ - eorseq r2, r3, r0, ror r2 │ │ │ │ - mlaseq r3, r0, r0, r2 │ │ │ │ - eorseq r0, r3, r8, ror #9 │ │ │ │ - eorseq r0, r3, r8, lsr #26 │ │ │ │ - eorseq r0, r3, r8, lsl #30 │ │ │ │ - eorseq r1, r3, r8, lsl #10 │ │ │ │ - eorseq r1, r3, r8, ror #4 │ │ │ │ - eorseq r1, r3, r8, lsl #4 │ │ │ │ - eorseq r1, r3, r8, asr #2 │ │ │ │ - eorseq r1, r3, r8, lsr #3 │ │ │ │ - eorseq r1, r3, r8, ror #1 │ │ │ │ + eorseq r3, r3, r0, asr r4 │ │ │ │ + ldrshteq r2, [r3], -r0 │ │ │ │ + eorseq r2, r3, r0, asr lr │ │ │ │ + eorseq r2, r3, r0, lsr sp │ │ │ │ + mlaseq r3, r0, sp, r2 │ │ │ │ + eorseq r2, r3, r0, ror r9 │ │ │ │ + eorseq r2, r3, r0, ror r6 │ │ │ │ + eorseq r2, r3, r0, lsl r6 │ │ │ │ + ldrshteq r2, [r3], -r0 │ │ │ │ + eorseq r2, r3, r0, asr r2 │ │ │ │ + ldrshteq r2, [r3], -r0 │ │ │ │ + mlaseq r3, r0, r1, r2 │ │ │ │ + ldrshteq r1, [r3], -r8 │ │ │ │ + eorseq r1, r3, r8, ror #15 │ │ │ │ + eorseq r1, r3, r8, lsl #15 │ │ │ │ + eorseq r1, r3, r8, lsr #14 │ │ │ │ + eorseq r2, r3, r0, lsr r1 │ │ │ │ + eorseq r1, r3, r0, asr pc │ │ │ │ + eorseq r0, r3, r8, lsr #7 │ │ │ │ + eorseq r0, r3, r8, ror #23 │ │ │ │ + eorseq r0, r3, r8, asr #27 │ │ │ │ + eorseq r1, r3, r8, asr #7 │ │ │ │ + eorseq r1, r3, r8, lsr #2 │ │ │ │ + eorseq r1, r3, r8, asr #1 │ │ │ │ + eorseq r1, r3, r8 │ │ │ │ + eorseq r1, r3, r8, rrx │ │ │ │ + eorseq r0, r3, r8, lsr #31 │ │ │ │ ldmibmi r6, {r3, r4, r6, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0x465849d5 │ │ │ │ ldc2 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ stmialt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x465849d3 │ │ │ │ ldc2 7, cr15, [r0], #1012 @ 0x3f4 │ │ │ │ @@ -126702,103 +126702,103 @@ │ │ │ │ blge 0xfe28de7c │ │ │ │ andne pc, r1, r5, asr #12 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ tstppl sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ rsbsmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stccc 2, cr15, [r4], {75} @ 0x4b │ │ │ │ + mcrrcs 2, 4, pc, r4, cr11 @ │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ blge 0xfe8b0aa4 │ │ │ │ andcs lr, r4, sp, asr #19 │ │ │ │ tstls r6, r2, lsl #6 │ │ │ │ eorge pc, r4, sp, asr #17 │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ movweq pc, #4104 @ 0x1008 @ │ │ │ │ strbvc pc, [sl, -r6, lsr #11] @ │ │ │ │ vld1.16 {d20-d22}, [pc], r1 │ │ │ │ stmdals fp, {r3, r6, r9, fp, ip, sp, lr} │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r0, #-716]! @ 0xfffffd34 │ │ │ │ + ldc2 1, cr15, [r8], #716 @ 0x2cc │ │ │ │ @ instruction: 0x46042259 │ │ │ │ bl 0x2142d4 │ │ │ │ vaddl.u8 q8, d8, d10 │ │ │ │ - vrshl.s16 q0, q1, q3 │ │ │ │ - bls 0x2460f0 │ │ │ │ + vrshl.s16 q0, q1, │ │ │ │ + bls 0x247e50 │ │ │ │ @ instruction: 0xf0459b05 │ │ │ │ stmdbls r4, {r3, r8, sl} │ │ │ │ blne 0x6c6828 │ │ │ │ vst3.32 {d22-d24}, [pc :256], sl │ │ │ │ eorsvs r6, ip, r0, lsr #21 │ │ │ │ ldrbtvs r7, [fp], #-445 @ 0xfffffe43 │ │ │ │ ldrbtvs r2, [r9], #1020 @ 0x3fc │ │ │ │ movwge lr, #18887 @ 0x49c7 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ adcshi r9, fp, r1, lsl #18 │ │ │ │ @ instruction: 0xf8879803 │ │ │ │ @ instruction: 0xf887b008 │ │ │ │ @ instruction: 0xf7fd9009 │ │ │ │ @ instruction: 0x4620fc1f │ │ │ │ - ldc2 1, cr15, [r2], #688 @ 0x2b0 │ │ │ │ + stc2 1, cr15, [sl], {172} @ 0xac │ │ │ │ ldrtvc pc, [r2], #-1446 @ 0xfffffa5a @ │ │ │ │ vmax.s8 q10, , │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ @ instruction: 0xf108002d │ │ │ │ @ instruction: 0xf1b30801 │ │ │ │ - @ instruction: 0xf46ffd2d │ │ │ │ + @ instruction: 0xf46ffc85 │ │ │ │ @ instruction: 0x46077330 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ - vtst.16 , q11, q8 │ │ │ │ - bls 0x24608c │ │ │ │ + vtst.16 , , q8 │ │ │ │ + bls 0x247dec │ │ │ │ vmla.i8 d25, d0, d4 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4169 @ 0x1049 @ │ │ │ │ blls 0x1e88e0 │ │ │ │ @ instruction: 0x71a56463 │ │ │ │ strtvs r2, [r2], #1532 @ 0x5fc │ │ │ │ @ instruction: 0xf88464e1 │ │ │ │ ldmib sp, {r3, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8c41002 │ │ │ │ cmnvs r5, r0, lsl r0 │ │ │ │ @ instruction: 0xf7fd6027 │ │ │ │ @ instruction: 0x4638fbf1 │ │ │ │ - stc2 1, cr15, [r4], {172} @ 0xac │ │ │ │ + blx 0xff7c862a │ │ │ │ @ instruction: 0xf8d39b09 │ │ │ │ blcs 0x8987b0 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r5, {r0, r1, r6, r8, sl, lr} │ │ │ │ ldrdge pc, [r4], -sp @ │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ andscc pc, r0, #14286848 @ 0xda0000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f808b │ │ │ │ blge 0xfe28dfa0 │ │ │ │ tstppl sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ rsbsmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - addscc pc, r4, fp, asr #4 │ │ │ │ + subscs pc, r4, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blge 0xfe8b0bc0 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ @ instruction: 0xf8cd9302 │ │ │ │ andls sl, r9, r8, lsl r0 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ movweq pc, #4104 @ 0x1008 @ │ │ │ │ stmdals r9, {r0, r6, r9, sl, lr} │ │ │ │ stmdbvc sl, {r1, r2, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ beq 0xfe186918 │ │ │ │ - ldc2l 1, cr15, [r6], {179} @ 0xb3 │ │ │ │ + stc2 1, cr15, [lr], #-716 @ 0xfffffd34 │ │ │ │ mcrrvc 4, 6, pc, r8, cr15 @ │ │ │ │ subscs r4, r9, #4, 12 @ 0x400000 │ │ │ │ andeq lr, ip, r6, lsl #22 │ │ │ │ vaddw.u8 q9, q4, d0 │ │ │ │ vabd.s16 q0, , q1 │ │ │ │ - b 0x1487fd8 │ │ │ │ + b 0x1487d38 │ │ │ │ bls 0x19145c │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf0459b05 │ │ │ │ @ instruction: 0xf8c90504 │ │ │ │ vst4.16 {d18-d21}, [pc], ip │ │ │ │ stmdbls r1, {r7, r8, r9, fp, sp, lr} │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @@ -126808,37 +126808,37 @@ │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ andvc pc, r6, r9, lsl #17 │ │ │ │ andcc pc, r4, r9, lsr #17 │ │ │ │ andpl pc, r8, r9, lsl #17 │ │ │ │ andge pc, r9, r9, lsl #17 │ │ │ │ blx 0xfe44a02e │ │ │ │ @ instruction: 0xf1ac4620 │ │ │ │ - @ instruction: 0xf5a6fc21 │ │ │ │ + @ instruction: 0xf5a6fb79 │ │ │ │ @ instruction: 0x46417432 │ │ │ │ - adccc pc, r0, fp, asr #4 │ │ │ │ + rsbcs pc, r0, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - ldc2 1, cr15, [ip], {179} @ 0xb3 │ │ │ │ + blx 0xffdc8722 │ │ │ │ cdpvc 4, 3, cr15, cr0, cr15, {3} │ │ │ │ subscs r4, r9, #135266304 @ 0x8100000 │ │ │ │ andeq lr, lr, r6, lsl #22 │ │ │ │ vrhadd.s16 d2, d5, d0 │ │ │ │ - bls 0x1c7f68 │ │ │ │ + bls 0x1c7cc8 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf04a80a3 │ │ │ │ rsbvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ mvnscs r9, r5, lsl #22 │ │ │ │ cmnvs r1, r3, lsr #9 │ │ │ │ ldmib sp, {r1, r5, r6, r7, sl, sp, lr}^ │ │ │ │ @ instruction: 0x71a71002 │ │ │ │ @ instruction: 0xf8c47225 │ │ │ │ @ instruction: 0xf8c4b010 │ │ │ │ @ instruction: 0xf7fd9000 │ │ │ │ strbmi pc, [r8], -r1, ror #22 @ │ │ │ │ - blx 0xffdc874a │ │ │ │ + blx 0x13c874a │ │ │ │ @ instruction: 0xf8d39b06 │ │ │ │ blcs 0x8988e0 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r1, {r0, r1, r6, r8, sl, lr} │ │ │ │ @ instruction: 0xa018f8dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ adcscc pc, r0, #46137344 @ 0x2c00000 │ │ │ │ @@ -126856,44 +126856,44 @@ │ │ │ │ strtmi r6, [r1], -r8, lsr #11 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0xdca0e2 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ svclt 0x0032f7fd │ │ │ │ subscs r2, sl, #0, 2 │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - svc 0x0072f215 │ │ │ │ + mcr 2, 6, pc, cr10, cr5, {0} @ │ │ │ │ @ instruction: 0x61a4f50d │ │ │ │ vmin.s8 q10, , q4 │ │ │ │ - vsubw.s8 q10, q0, d20 │ │ │ │ + vqdmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf2403c28 │ │ │ │ @ instruction: 0xf826230f │ │ │ │ movwcs r3, #19492 @ 0x4c24 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xf84623f0 │ │ │ │ @ instruction: 0xf44f3c14 │ │ │ │ teqvs r3, ip, lsr r3 │ │ │ │ blx 0x54a126 │ │ │ │ stmiblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - eorseq r1, r3, r8, lsr #32 │ │ │ │ - eorseq r1, r3, r8, lsl #1 │ │ │ │ - eorseq r0, r3, r8, ror #30 │ │ │ │ - eorseq r0, r3, r8, asr #31 │ │ │ │ - eorseq lr, r2, r0, asr #8 │ │ │ │ - eorseq sp, r2, r0, lsl #30 │ │ │ │ - ldrhteq r1, [r3], -r8 │ │ │ │ - mlaseq r3, r0, r5, r3 │ │ │ │ - eorseq r3, r3, r0, asr r9 │ │ │ │ - eorseq r0, r3, r8, ror #15 │ │ │ │ + eorseq r0, r3, r8, ror #29 │ │ │ │ + eorseq r0, r3, r8, asr #30 │ │ │ │ + eorseq r0, r3, r8, lsr #28 │ │ │ │ + eorseq r0, r3, r8, lsl #29 │ │ │ │ + eorseq lr, r2, r0, lsl #6 │ │ │ │ + eorseq sp, r2, r0, asr #27 │ │ │ │ + eorseq r1, r3, r8, ror fp │ │ │ │ + eorseq r3, r3, r0, asr r4 │ │ │ │ + eorseq r3, r3, r0, lsl r8 │ │ │ │ + eorseq r0, r3, r8, lsr #13 │ │ │ │ stmdami r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c5f7fe │ │ │ │ stmdbmi r9, {r3, r4, r6, r9, sl, lr}^ │ │ │ │ blx 0xffdca160 │ │ │ │ @ instruction: 0xf6414658 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf7fd0133 │ │ │ │ @ instruction: 0xf7fffaed │ │ │ │ stmdbmi r4, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ str pc, [r8], #2791 @ 0xae7 │ │ │ │ @ instruction: 0xf5064e42 │ │ │ │ @ instruction: 0x46317790 │ │ │ │ @@ -126905,19 +126905,19 @@ │ │ │ │ strtvs pc, [r9], sp, lsl #10 │ │ │ │ bcc 0xfecc95d8 │ │ │ │ strvs pc, [r5, #1293]! @ 0x50d │ │ │ │ @ instruction: 0xf7ff9301 │ │ │ │ @ instruction: 0xf5a4b869 │ │ │ │ adcscs r7, ip, #164, 18 @ 0x290000 │ │ │ │ adcvc pc, r2, r4, lsr #11 │ │ │ │ - stccs 2, cr15, [ip], {75} @ 0x4b │ │ │ │ + mcrrne 2, 4, pc, ip, cr11 @ │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf8c99302 │ │ │ │ vhadd.s16 d12, d5, d0 │ │ │ │ - @ instruction: 0xf889ef0a │ │ │ │ + @ instruction: 0xf889ee62 │ │ │ │ @ instruction: 0x23a88009 │ │ │ │ andscc pc, r4, r9, asr #17 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ stclcc 8, cr15, [r1], #16 │ │ │ │ @ instruction: 0xf8442310 │ │ │ │ blls 0x11b54c │ │ │ │ vmov.i32 q10, #-1207959552 @ 0xb8000000 │ │ │ │ @@ -126934,41 +126934,41 @@ │ │ │ │ stclcc 8, cr15, [r3], #16 │ │ │ │ @ instruction: 0xf84423fc │ │ │ │ movwcs r3, #3284 @ 0xcd4 │ │ │ │ ldccc 8, cr15, [r4], #272 @ 0x110 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ andcc pc, r4, r9, asr #17 │ │ │ │ - orrscs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + cmppne r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stclcc 8, cr15, [r8], #272 @ 0x110 │ │ │ │ blx 0xfe2ca238 │ │ │ │ orrvs pc, ip, sp, lsl #10 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefa83 │ │ │ │ @ instruction: 0xf227beed │ │ │ │ - @ instruction: 0xf64afa51 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64af9b1 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ blmi 0x38c31c │ │ │ │ addsmi pc, r7, #68157440 @ 0x4100000 │ │ │ │ - mrc2 1, 7, pc, cr14, cr1, {7} │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + mrc2 1, 2, pc, cr6, cr1, {7} │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andcc pc, r8, fp, asr #4 │ │ │ │ + sbcne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b05 │ │ │ │ @ instruction: 0xf1f1322d │ │ │ │ - svclt 0x0000fef1 │ │ │ │ - eorseq r1, r3, r0, ror pc │ │ │ │ - eorseq r4, r3, r0, lsr r7 │ │ │ │ - eorseq lr, r2, r8, lsl #30 │ │ │ │ - eorseq r0, r3, r8, asr #9 │ │ │ │ - bllt 0x14c8924 │ │ │ │ + svclt 0x0000fe49 │ │ │ │ + eorseq r1, r3, r0, lsr lr │ │ │ │ + ldrshteq r4, [r3], -r0 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ + eorseq r0, r3, r8, lsl #7 │ │ │ │ + blt 0xfeac8924 │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03220 │ │ │ │ @ instruction: 0xf8d05218 │ │ │ │ @ instruction: 0xf0031168 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x115cb58 │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -127114,25 +127114,25 @@ │ │ │ │ @ instruction: 0x061220d8 │ │ │ │ addshi pc, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x2150f895 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf1ae80cc │ │ │ │ stmdbcs sl, {r4, r8} │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - rscscc pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + adcscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 │ │ │ │ cmnle sp, r3, lsl #20 │ │ │ │ adcsne pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x06d16812 │ │ │ │ addshi pc, r8, r0, lsl #2 │ │ │ │ ldrpl pc, [r6, #-1445]! @ 0xfffffa5b │ │ │ │ - @ instruction: 0x51bcf24b │ │ │ │ + cmnpmi ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46283d30 │ │ │ │ stc2 7, cr15, [r6, #728] @ 0x2d8 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [r8], #-8 │ │ │ │ eormi r4, r2, r2, ror r0 │ │ │ │ @@ -127174,19 +127174,19 @@ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svclt 0x005c051b │ │ │ │ andeq lr, r6, #128, 20 @ 0x80000 │ │ │ │ @ instruction: 0xf57f4022 │ │ │ │ blmi 0xff8348 │ │ │ │ mrseq pc, CPSR @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ - rsbspl pc, r0, fp, asr #4 │ │ │ │ + eorsmi pc, r0, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ - blx 0xffcc8966 │ │ │ │ + blx 0x12c8966 │ │ │ │ ldrdeq pc, [r8, #-133]! @ 0xffffff7b │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ strb r4, [r1, -r2, lsr #32] │ │ │ │ ldreq pc, [pc], #-36 @ 0x8c618 │ │ │ │ sbcsle r2, sl, r3, lsl #22 │ │ │ │ ldccc 5, cr15, [r9], {5} │ │ │ │ stcleq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ @@ -127199,61 +127199,61 @@ │ │ │ │ b 0xfe20cbe0 │ │ │ │ eormi r0, r2, r0, lsl #4 │ │ │ │ svcge 0x0028f43f │ │ │ │ @ instruction: 0xf64be76e │ │ │ │ vrshr.s64 d17, d16, #64 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ strble r0, [sp, #1746]! @ 0x6d2 │ │ │ │ - teqpmi r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + andscc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ svclt 0x00182b01 │ │ │ │ blmi 0x79deb4 │ │ │ │ andeq pc, pc, #0 │ │ │ │ andeq pc, pc, r6 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ andls r6, r0, r8, ror #23 │ │ │ │ - adcpl pc, r4, fp, asr #4 │ │ │ │ + rsbmi pc, r4, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfebc89ee │ │ │ │ + blx 0x1c89ee │ │ │ │ @ instruction: 0xf8d5e7d0 │ │ │ │ vmla.f q9, q1, d0[2] │ │ │ │ ldr r0, [fp, -r1, lsl #5]! │ │ │ │ - cmppmi r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ stmib sp, {r0, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0d72302 │ │ │ │ - ldmib sp, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [r5, -r2, lsl #6] │ │ │ │ - sbcmi pc, r8, fp, asr #4 │ │ │ │ + addcc pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0d79302 │ │ │ │ - blls 0x14b508 │ │ │ │ + blls 0x14b268 │ │ │ │ vaba.s8 q15, , q6 │ │ │ │ - vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ movwls r0, #8237 @ 0x202d │ │ │ │ - blx 0xfe248a3a │ │ │ │ + blx 0xff848a38 │ │ │ │ strb r9, [r3, -r2, lsl #22]! │ │ │ │ - eorseq r4, r3, r0, ror ip │ │ │ │ + eorseq r4, r3, r0, lsr fp │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe38f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ blmi 0x14cbb8 │ │ │ │ rsbeq pc, r7, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0xf1ba9000 │ │ │ │ - svclt 0x0000fb9b │ │ │ │ - ldrhteq r4, [r3], -r0 │ │ │ │ + svclt 0x0000faf3 │ │ │ │ + eorseq r4, r3, r0, ror fp │ │ │ │ cmplt r1, r3, lsl #12 │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [ip, r3]! │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5004770 │ │ │ │ rsccc r3, r0, #-1879048183 @ 0x90000009 │ │ │ │ @@ -127263,53 +127263,53 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r1, r3, r8, asr sp │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - ldc2 0, cr15, [ip], {88} @ 0x58 │ │ │ │ + blx 0x1dc88be │ │ │ │ blls 0xd67f4 │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ stmdacs lr!, {r2, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ mrscs sp, (UNDEF: 1) │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [ip, r3]! │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - tstpcs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + bicseq pc, r0, #74448896 @ 0x4700000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ orrne pc, r0, #134217731 @ 0x8000003 │ │ │ │ ldrbeq fp, [r2, #-2387] @ 0xfffff6ad │ │ │ │ ldrmi fp, [r8], -lr, asr #30 │ │ │ │ andpl pc, r0, r0, asr #6 │ │ │ │ andeq pc, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subne pc, r1, r1, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - tstpcs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + bicseq pc, r0, #74448896 @ 0x4700000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ orrne pc, r0, #134217731 @ 0x8000003 │ │ │ │ ldrbeq fp, [r2, #-2387] @ 0xfffff6ad │ │ │ │ ldrmi fp, [r8], -lr, asr #30 │ │ │ │ subvc pc, r0, r0, asr #6 │ │ │ │ andeq pc, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi pc, r1, r1, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - tstpcs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + bicseq pc, r0, #74448896 @ 0x4700000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004e065b │ │ │ │ subvs pc, r1, r1, asr #7 │ │ │ │ addvc pc, r0, r0, asr #6 │ │ │ │ andeq pc, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -127321,15 +127321,15 @@ │ │ │ │ ldcls 0, cr11, [r2], {137} @ 0x89 │ │ │ │ umaalpl pc, ip, sp, r8 @ │ │ │ │ svclt 0x00082c31 │ │ │ │ ldrdcs lr, [lr, #144]! @ 0x90 │ │ │ │ bichi pc, lr, r0 │ │ │ │ @ instruction: 0xf0002c30 │ │ │ │ @ instruction: 0xf64781b9 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ vaddl.u8 q10, d4, d20 │ │ │ │ vmul.i q8, q10, d1[0] │ │ │ │ @ instruction: 0xf1082e80 │ │ │ │ bl 0x8d218 │ │ │ │ @ instruction: 0xf85001c2 │ │ │ │ stmdavs r9, {r1, r4, r5, sp}^ │ │ │ │ @@ -127389,15 +127389,15 @@ │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ @ instruction: 0xf3c20f93 │ │ │ │ blcc 0xded54 │ │ │ │ blpl 0xff0c984c │ │ │ │ @ instruction: 0xf3c12b02 │ │ │ │ svclt 0x008f2a80 │ │ │ │ vmax.s8 d18, d4, d3 │ │ │ │ - vmlsl.s , d16, d0[0] │ │ │ │ + vsubhn.i16 d16, q8, q0 │ │ │ │ bl 0x20e224 │ │ │ │ vrsubhn.i16 d16, q9, │ │ │ │ movwls r7, #13057 @ 0x3301 │ │ │ │ movwvs pc, #961 @ 0x3c1 @ │ │ │ │ svclt 0x00989304 │ │ │ │ blvs 0x2cacc4 │ │ │ │ movweq pc, #28673 @ 0x7001 @ │ │ │ │ @@ -127550,15 +127550,15 @@ │ │ │ │ bicvs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ tstpeq r0, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [lr], r6, lsr #8 @ │ │ │ │ rsbspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ rsbeq pc, pc, #192, 4 │ │ │ │ ldrbtpl pc, [ip], -r6, lsr #8 @ │ │ │ │ teqmi r2, #58 @ 0x3a │ │ │ │ - ldrcs pc, [r0], -r7, asr #12 │ │ │ │ + ldrbeq pc, [r0], r7, asr #12 @ │ │ │ │ ldrteq pc, [r2], -r0, asr #5 @ │ │ │ │ eormi pc, r4, r6, asr r8 @ │ │ │ │ cdpcs 3, 8, cr15, cr0, cr4, {6} │ │ │ │ stmiaeq r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ smladxls r1, sl, r6, lr │ │ │ │ @ instruction: 0xf500e6dd │ │ │ │ @ instruction: 0xf508389a │ │ │ │ @@ -127697,21 +127697,21 @@ │ │ │ │ tstle r2, r0, lsl #30 │ │ │ │ svceq 0x0070f416 │ │ │ │ vmla.f , q10, d2[5] │ │ │ │ stccs 4, cr1, [r1], {3} │ │ │ │ svcge 0x0043f63f │ │ │ │ teqeq r4, r4, lsl r9 │ │ │ │ svcge 0x003ff57f │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscpl pc, r0, fp, asr #4 │ │ │ │ + adcmi pc, r0, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d18, d20 │ │ │ │ @ instruction: 0xf1f152d9 │ │ │ │ - @ instruction: 0x9e06f919 │ │ │ │ + mcrls 8, 0, pc, cr6, cr1, {3} @ │ │ │ │ eorsle r2, fp, r0, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ eorcs r9, r7, r7 │ │ │ │ ldmib r6, {r0, r1, r2, r9, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf004644a │ │ │ │ @@ -127866,27 +127866,27 @@ │ │ │ │ ldrtmi r4, [r4], -r8, asr #12 │ │ │ │ @ instruction: 0x2600e673 │ │ │ │ @ instruction: 0xe6704634 │ │ │ │ strcs r4, [r2], -r8, asr #12 │ │ │ │ strbt r2, [ip], -r0, lsl #8 │ │ │ │ strcs r2, [r0], #-1538 @ 0xfffff9fe │ │ │ │ svclt 0x0000e669 │ │ │ │ - ldrsbteq r4, [r3], -r4 │ │ │ │ + mlaseq r3, r4, fp, r4 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ mvncc r4, #2097152 @ 0x200000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svceq 0x0080f013 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r1, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02509 │ │ │ │ stmdbcc r0, {r3, r4, r6, r8, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - svclt 0x004ef057 │ │ │ │ + mcrlt 0, 5, pc, cr6, cr7, {2} @ │ │ │ │ tstcs r0, sl, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -127918,30 +127918,30 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d2, d2 │ │ │ │ andls r7, r0, r9, lsr #4 │ │ │ │ - mcr2 1, 2, pc, cr14, cr9, {5} @ │ │ │ │ - eorseq r4, r3, r8, ror #25 │ │ │ │ + stc2 1, cr15, [r6, #740]! @ 0x2e4 │ │ │ │ + eorseq r4, r3, r8, lsr #23 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ @ instruction: 0xf890b9d9 │ │ │ │ ldmiblt r3, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31be0c │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - rscscc pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + adcscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d2bf98 │ │ │ │ @ instruction: 0xf7ff10c0 │ │ │ │ @ instruction: 0xf8d0bf73 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @ instruction: 0xf7ff0181 │ │ │ │ @@ -127966,15 +127966,15 @@ │ │ │ │ @ instruction: 0xf5000710 │ │ │ │ tsteq sl, r7, lsr r6 │ │ │ │ cmppvs lr, #0, 10 @ p-variant is OBSOLETE │ │ │ │ teqeq pc, r0, lsr #12 │ │ │ │ ldrmi r4, [r6], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0x463a4618 │ │ │ │ vrhadd.s16 d2, d4, d0 │ │ │ │ - @ instruction: 0xf500eec8 │ │ │ │ + @ instruction: 0xf500ee20 │ │ │ │ adcsmi r7, r3, #128, 6 │ │ │ │ @ instruction: 0xf015d1f6 │ │ │ │ svclt 0x00080c03 │ │ │ │ andsle r4, r6, r6, ror #13 │ │ │ │ movwne lr, #51791 @ 0xca4f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ eoreq pc, r0, r3, lsr #3 │ │ │ │ @@ -128000,28 +128000,28 @@ │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ andcc r0, r8, r0, lsl #24 │ │ │ │ adcmi r4, r0, #241172480 @ 0xe600000 │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscspl pc, r8, fp, asr #4 │ │ │ │ + adcsmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ @ instruction: 0xf1f07247 │ │ │ │ - @ instruction: 0xf64afebb │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + @ instruction: 0xf64afe13 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ blmi 0x10d3bc │ │ │ │ subvc pc, r8, #536870916 @ 0x20000004 │ │ │ │ - mcr2 1, 5, pc, cr14, cr0, {7} @ │ │ │ │ - ldrshteq r4, [r3], -r8 │ │ │ │ + mcr2 1, 0, pc, cr6, cr0, {7} @ │ │ │ │ + ldrhteq r4, [r3], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe451c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ orrscc pc, r9, r0, lsl #10 │ │ │ │ addlt r3, r3, r0, ror #3 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -128030,15 +128030,15 @@ │ │ │ │ cmple r9, r0, lsl #18 │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ cmple r0, r0, lsl #20 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31bb90 │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + asrscs pc, sp, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ @ instruction: 0xf8d1bf98 │ │ │ │ @ instruction: 0xf89410c0 │ │ │ │ strtmi r2, [r0], -r0, asr #4 │ │ │ │ @ instruction: 0xf0029301 │ │ │ │ tstls r0, r1, lsl #4 │ │ │ │ @@ -128080,21 +128080,21 @@ │ │ │ │ stcne 8, cr15, [r4, #-840] @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ str r0, [ip, r1, lsl #2]! │ │ │ │ strtmi r1, [r0], -r1, asr #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ @ instruction: 0xf64abefb │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmla.i d19, d16, d0[7] │ │ │ │ + vaddl.s8 q9, d16, d28 │ │ │ │ blmi 0x10d4e0 │ │ │ │ @ instruction: 0xf1f0224f │ │ │ │ - svclt 0x0000fe1d │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + svclt 0x0000fd75 │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x460d3399 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d34616 │ │ │ │ @@ -128103,15 +128103,15 @@ │ │ │ │ @ instruction: 0xf890d149 │ │ │ │ blcs 0x999a4 │ │ │ │ @ instruction: 0xf8d0d140 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x48e0ec │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64d2101 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ bl 0x10dd48 │ │ │ │ svclt 0x00980283 │ │ │ │ ldrdne pc, [r0], #130 @ 0x82 │ │ │ │ subcs pc, r0, #148, 16 @ 0x940000 │ │ │ │ tstls r1, r0, lsr #12 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0xf878f7fc │ │ │ │ @@ -128144,21 +128144,21 @@ │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicmi r1, r9, #4, 26 @ 0x100 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ mcrrne 7, 11, lr, r1, cr12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr10, cr15, {7} │ │ │ │ - biccs pc, r8, sl, asr #12 │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sl, asr #12 │ │ │ │ + adccs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - ldc2 1, cr15, [ip, #960] @ 0x3c0 │ │ │ │ - eorseq sp, r2, r8, lsl #25 │ │ │ │ + ldc2l 1, cr15, [r4], #960 @ 0x3c0 │ │ │ │ + eorseq sp, r2, r8, asr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x469e3c9a │ │ │ │ ldmib ip, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x071ec334 │ │ │ │ @@ -128200,19 +128200,19 @@ │ │ │ │ @ instruction: 0xf8934696 │ │ │ │ @ instruction: 0xf0022240 │ │ │ │ andmi r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst4.32 {d29-d32}, [pc :256]! │ │ │ │ mrscs r5, R8_usr │ │ │ │ subsvs pc, lr, r3, lsl #10 │ │ │ │ vcgt.s16 d9, d4, d0 │ │ │ │ - blls 0xc89d0 │ │ │ │ + blls 0xc8730 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5032100 │ │ │ │ eorcc r5, r0, r7, lsr r0 │ │ │ │ - stcl 2, cr15, [sl], #80 @ 0x50 │ │ │ │ + mcrr 2, 1, pc, r2, cr4 @ │ │ │ │ orrscs r9, pc, r0, lsl #16 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00040f0 │ │ │ │ @ instruction: 0x4696b971 │ │ │ │ bcs 0x114ff0 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ @@ -128452,73 +128452,73 @@ │ │ │ │ bl 0x1cbb48 │ │ │ │ ldcllt 0, cr15, [r6, #-28] @ 0xffffffe4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ vcge.s8 d16, d12, d19 │ │ │ │ - vmla.f d19, d16, d0[2] │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ andscs r0, r0, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ - svclt 0x0000fa21 │ │ │ │ + svclt 0x0000f979 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vmla.f d19, d16, d0[2] │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ blmi 0x10ded4 │ │ │ │ andls r2, r0, r5, lsl r2 │ │ │ │ - blx 0x44a10c │ │ │ │ - eorseq r5, r3, r4, asr #26 │ │ │ │ + @ instruction: 0xf966f1b9 │ │ │ │ + eorseq r5, r3, r4, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vmla.f d19, d16, d0[2] │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ blmi 0x10defc │ │ │ │ andls r2, r0, sl, lsl r2 │ │ │ │ - @ instruction: 0xf9faf1b9 │ │ │ │ - eorseq r5, r3, r8, asr sp │ │ │ │ + @ instruction: 0xf952f1b9 │ │ │ │ + eorseq r5, r3, r8, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vmla.f d19, d16, d0[2] │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ blmi 0x10df24 │ │ │ │ andls r2, r0, pc, lsl r2 │ │ │ │ - @ instruction: 0xf9e6f1b9 │ │ │ │ - eorseq r5, r3, r0, ror sp │ │ │ │ + @ instruction: 0xf93ef1b9 │ │ │ │ + eorseq r5, r3, r0, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vmla.f d19, d16, d0[2] │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ blmi 0x10df4c │ │ │ │ andls r2, r0, r4, lsr #4 │ │ │ │ - @ instruction: 0xf9d2f1b9 │ │ │ │ - eorseq r5, r3, r8, lsl #27 │ │ │ │ + @ instruction: 0xf92af1b9 │ │ │ │ + eorseq r5, r3, r8, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe4cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #12, 12 @ 0xc00000 │ │ │ │ - asrpl pc, r5, #12 @ │ │ │ │ + msrmi (UNDEF: 96), r5 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf6499100 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0af012d │ │ │ │ - @ instruction: 0xf500ff45 │ │ │ │ + @ instruction: 0xf500fe9d │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ orrlt r1, r1, r0, lsl #30 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ subsvs pc, fp, r0, lsl #10 │ │ │ │ sbceq lr, r3, #0, 22 │ │ │ │ eorseq pc, r3, r0, asr r8 @ │ │ │ │ andlt r6, r2, r1, asr r8 │ │ │ │ @@ -128533,22 +128533,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ - adcpl pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rsbmi pc, r0, #72351744 @ 0x4500000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r2, r0, #1811939328 @ 0x6c000000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff08f0af │ │ │ │ + cdp2 0, 6, cr15, cr0, cr15, {5} │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ svccc 0x0000f890 │ │ │ │ @ instruction: 0xf8c0b16b │ │ │ │ @ instruction: 0xf8c04df0 │ │ │ │ strdlt r5, [r3], -r4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -128567,21 +128567,21 @@ │ │ │ │ @ instruction: 0x0150f890 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf645231b │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d20, d0, d0[4] │ │ │ │ @ instruction: 0xf6490133 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 0, 12, cr15, cr6, cr15, {5} │ │ │ │ + cdp2 0, 1, cr15, cr14, cr15, {5} │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ svcne 0x0000f893 │ │ │ │ @ instruction: 0xf8d3b159 │ │ │ │ @ instruction: 0xf8d30ee8 │ │ │ │ andlt r1, r3, ip, ror #29 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -128594,34 +128594,34 @@ │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0x0150f890 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebe4e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ - vaddhn.i16 d21, q8, q12 │ │ │ │ + vmls.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf1040433 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf7f43410 │ │ │ │ adcmi pc, ip, #13828096 @ 0xd30000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #88, 20 @ 0x58000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fe77 │ │ │ │ + @ instruction: 0xf500fdcf │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8df40 │ │ │ │ @ instruction: 0x46187b3a │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addmi pc, r2, #66 @ 0x42 │ │ │ │ addeq pc, r0, #66 @ 0x42 │ │ │ │ @@ -128696,56 +128696,56 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwhi ip, #12291 @ 0x3003 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r8, lsl #28 │ │ │ │ + eorseq r5, r3, r8, asr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - strtpl pc, [r8], #1605 @ 0x645 │ │ │ │ + strbtmi pc, [r8], #-1605 @ 0xfffff9bb @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460f │ │ │ │ tstcs fp, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ strmi r0, [r6], -sp, lsr #4 │ │ │ │ - cdp2 0, 4, cr15, cr4, cr15, {5} │ │ │ │ + ldc2 0, cr15, [ip, #700] @ 0x2bc │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46300378 │ │ │ │ @ instruction: 0xf6459300 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ movtcs r0, #8749 @ 0x222d │ │ │ │ - @ instruction: 0x71bcf649 │ │ │ │ + cmnpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 0, 3, cr15, cr4, cr15, {5} │ │ │ │ + stc2 0, cr15, [ip, #700] @ 0x2bc │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ @ instruction: 0xf8c070bc │ │ │ │ andlt r4, r3, r8, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #237568 @ 0x3a000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fd7f │ │ │ │ + @ instruction: 0xf500fcd7 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e130 │ │ │ │ ldrmi r7, [r8], -r2, lsr #22 │ │ │ │ blvs 0x9494f0 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addeq pc, r2, #66 @ 0x42 │ │ │ │ addcs pc, r8, r3, asr #17 │ │ │ │ @@ -128790,26 +128790,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r8, lsl #28 │ │ │ │ + eorseq r5, r3, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #64, 20 @ 0x40000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fcff │ │ │ │ + @ instruction: 0xf500fc57 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 12, cr3, [pc, #708] @ 0x8e230 │ │ │ │ ldrmi r7, [r8], -r8, lsr #22 │ │ │ │ blvs 0xac95f0 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ @ instruction: 0xf0422108 │ │ │ │ @ instruction: 0xf8c30288 │ │ │ │ @@ -128860,26 +128860,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r8, lsl #28 │ │ │ │ + eorseq r5, r3, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #319488 @ 0x4e000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fc73 │ │ │ │ + @ instruction: 0xf500fbcb │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e348 │ │ │ │ @ instruction: 0x46187b32 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ blvs 0xcc9710 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ @@ -128944,26 +128944,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r0, r0, r0, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r8, lsl #28 │ │ │ │ + eorseq r5, r3, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe53a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #72, 20 @ 0x48000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fbcb │ │ │ │ + @ instruction: 0xf500fb23 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e498 │ │ │ │ ldrmi r7, [r8], -lr, lsr #22 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ blvs 0xbc9860 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ @@ -129022,26 +129022,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r8, lsl #28 │ │ │ │ + eorseq r5, r3, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe54e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #80, 20 @ 0x50000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fb2f │ │ │ │ + @ instruction: 0xf500fa87 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e5d0 │ │ │ │ @ instruction: 0x46187b36 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addmi pc, r2, #66 @ 0x42 │ │ │ │ addeq pc, r0, #66 @ 0x42 │ │ │ │ @@ -129108,15 +129108,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcs r2, r3, r2, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r5, r3, r8, lsl #28 │ │ │ │ + eorseq r5, r3, r8, asr #25 │ │ │ │ orrscc pc, sl, #0, 10 │ │ │ │ blvs 0xff75b2f8 │ │ │ │ ldrsbtle r0, [r8], -fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @@ -129163,22 +129163,22 @@ │ │ │ │ strls r0, [r4], #-1088 @ 0xfffffbc0 │ │ │ │ stm r5, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strtmi r0, [r8], -pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - msrvs SPSR_f, #72351744 @ 0x4500000 │ │ │ │ + msrpl CPSR_f, #72351744 @ 0x4500000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - biccc pc, r0, sl, asr #12 │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r8, ip, asr #4 │ │ │ │ + rsccs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - stc2 1, cr15, [r2, #956]! @ 0x3bc │ │ │ │ + ldc2l 1, cr15, [sl], #956 @ 0x3bc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stcmi 0, cr11, [r3], #596 @ 0x254 │ │ │ │ strmi sl, [sp], -lr, lsl #30 │ │ │ │ ldrls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ @@ -129188,15 +129188,15 @@ │ │ │ │ @ instruction: 0xf1b82300 │ │ │ │ andls r0, r5, r1, lsr pc │ │ │ │ stmib r7, {r1, r2, r3, r8, r9, ip, pc}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ bicshi pc, r7, r0 │ │ │ │ svceq 0x0030f1b8 │ │ │ │ subhi pc, ip, #0 │ │ │ │ - blcs 0x4cbe8c │ │ │ │ + bleq 0xff4cbe8c │ │ │ │ bleq 0xd4b074 │ │ │ │ eorcs pc, r8, fp, asr r8 @ │ │ │ │ sbceq pc, r1, #134217731 @ 0x8000003 │ │ │ │ bl 0xdaf40 │ │ │ │ @ instruction: 0xf85501c2 │ │ │ │ movwls r3, #36914 @ 0x9032 │ │ │ │ movwls r6, #43083 @ 0xa84b │ │ │ │ @@ -129423,15 +129423,15 @@ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00080a4 │ │ │ │ b 0xfe18e914 │ │ │ │ @ instruction: 0xf0000080 │ │ │ │ submi r0, r4, ip │ │ │ │ @ instruction: 0xf8d1e666 │ │ │ │ @ instruction: 0xf64733b8 │ │ │ │ - vorr.i16 d18, #0 @ 0x0000 │ │ │ │ + @ instruction: 0xf2c00bd0 │ │ │ │ movwls r0, #39730 @ 0x9b32 │ │ │ │ @ instruction: 0x33bcf8d1 │ │ │ │ ldrt r9, [r1], -sl, lsl #6 │ │ │ │ svclt 0x00c84298 │ │ │ │ stclle 6, cr4, [ip], #128 @ 0x80 │ │ │ │ ldrbmi lr, [r1], -r7, ror #15 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @@ -129483,15 +129483,15 @@ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0xf080fd1f │ │ │ │ vst1.8 {d0[0]}, [r4], r1 │ │ │ │ vshl.u32 d16, d0, d16 │ │ │ │ @ instruction: 0xf8d5741c │ │ │ │ strb r2, [fp, -r0, asr #4]! │ │ │ │ biccc pc, r0, #13697024 @ 0xd10000 │ │ │ │ - blcs 0x4cc328 │ │ │ │ + bleq 0xff4cc328 │ │ │ │ bleq 0xd4b510 │ │ │ │ biccs pc, r4, #13697024 @ 0xd10000 │ │ │ │ ldrdne lr, [lr], #145 @ 0x91 @ │ │ │ │ bicseq pc, lr, #587202560 @ 0x23000000 │ │ │ │ cmnppl ip, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ andeq pc, r0, #96, 6 @ 0x80000001 │ │ │ │ vst1.8 {d25-d28}, [pc], sl │ │ │ │ @@ -129539,15 +129539,15 @@ │ │ │ │ tstmi r3, #92, 12 @ 0x5c00000 │ │ │ │ ldr sp, [sp], -sl, asr #3 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ @ instruction: 0xf8d6fd31 │ │ │ │ subeq r3, r6, #112, 24 @ 0x7000 │ │ │ │ mrcge 5, 1, APSR_nzcv, cr1, cr15, {3} │ │ │ │ vabd.s32 q7, q2, q10 │ │ │ │ - svclt 0x0000fe07 │ │ │ │ + svclt 0x0000fd67 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r8, asr #31 │ │ │ │ ldrmi fp, [r6], r7, lsl #1 │ │ │ │ strmi r4, [r4], -r5, lsr #18 │ │ │ │ @ instruction: 0xf8dc461d │ │ │ │ @@ -129582,15 +129582,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ tstpeq r8, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dce7cd │ │ │ │ @ instruction: 0xf0022428 │ │ │ │ addseq r0, r2, #268435456 @ 0x10000000 │ │ │ │ vaba.s32 q7, q10, q1 │ │ │ │ - svclt 0x0000fdb1 │ │ │ │ + svclt 0x0000fd11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, asr #31 │ │ │ │ addlt r4, fp, ip, lsr #24 │ │ │ │ stmdavs r4!, {r1, r2, r3, r4, r7, r9, sl, lr} │ │ │ │ @@ -129632,15 +129632,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrble r0, [r2], #1353 @ 0x549 │ │ │ │ movweq pc, #8323 @ 0x2083 @ │ │ │ │ vabd.s32 q7, q10, │ │ │ │ - svclt 0x0000fd4d │ │ │ │ + svclt 0x0000fcad │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrcc pc, [r9, r1, lsl #10] │ │ │ │ stcge 0, cr11, [r6], {140} @ 0x8c │ │ │ │ @@ -129657,15 +129657,15 @@ │ │ │ │ @ instruction: 0xf891d161 │ │ │ │ blcs 0x9b1ec │ │ │ │ @ instruction: 0xf8d1d158 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x48f934 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6452501 │ │ │ │ - vmlal.s q11, d0, d0[6] │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ bl 0x10f594 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x46296955 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf857fd1f │ │ │ │ vmull.u8 q14, d12, d8 │ │ │ │ vmla.f q11, q6, d0[0] │ │ │ │ @@ -129738,15 +129738,15 @@ │ │ │ │ bvs 0x75bcac │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ svclt 0x000c433b │ │ │ │ ldrmi r2, [r7], -r1, lsl #14 │ │ │ │ @ instruction: 0xe78801ff │ │ │ │ ldrle r0, [r0, #841] @ 0x349 │ │ │ │ vaba.s32 q7, q10, q4 │ │ │ │ - svclt 0x0000fc79 │ │ │ │ + svclt 0x0000fbd9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrsbcs pc, [r8], #131 @ 0x83 @ │ │ │ │ movtvc pc, #962 @ 0x3c2 @ │ │ │ │ orrseq fp, r3, fp, asr #2 │ │ │ │ @ instruction: 0xf8d0d407 │ │ │ │ bicmi r0, r0, #40, 8 @ 0x28000000 │ │ │ │ @@ -129769,15 +129769,15 @@ │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ blcs 0x9b3ac │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x48faf4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6452501 │ │ │ │ - vmlal.s q11, d0, d0[6] │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ bl 0x10f754 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x46296955 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4629f919 │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xf916f7fe │ │ │ │ @@ -129812,15 +129812,15 @@ │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r2, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ blx 0xccf26 │ │ │ │ vabd.s32 q7, q10, │ │ │ │ - svclt 0x0000fbe5 │ │ │ │ + svclt 0x0000fb45 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe613c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc52e84 │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -129831,15 +129831,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31dbb4 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - rsbvs pc, r8, #72351744 @ 0x4500000 │ │ │ │ + eorpl pc, r8, #72351744 @ 0x4500000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmdbvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf89cf7fe │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -129864,15 +129864,15 @@ │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ ldclcc 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - blx 0x1fcb892 │ │ │ │ + blx 0xff7cb890 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe620c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -129892,15 +129892,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x11cb902 │ │ │ │ + blx 0xfe9cb900 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe627c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc52fc4 │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -129911,15 +129911,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31dcf4 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - rsbvs pc, r8, #72351744 @ 0x4500000 │ │ │ │ + eorpl pc, r8, #72351744 @ 0x4500000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmdbvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xfffcf7fd │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -129944,15 +129944,15 @@ │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ ldclcc 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - blx 0xff7cb9d0 │ │ │ │ + blx 0xfcb9d0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe634c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -129972,15 +129972,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe9cba40 │ │ │ │ + blx 0x1cba40 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe63bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ @ instruction: 0x46044b17 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -130001,15 +130001,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 , q2, q8 │ │ │ │ - svclt 0x0000fa6b │ │ │ │ + svclt 0x0000f9cb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svcgt 0x0008f8d3 │ │ │ │ svccs 0x0010f8d3 │ │ │ │ svc 0x0014f8d3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @@ -135248,15 +135248,15 @@ │ │ │ │ addshi pc, lr, r0 │ │ │ │ svcpl 0x0080f01c │ │ │ │ @ instruction: 0xf500d007 │ │ │ │ adcscc r3, r0, #-1610612727 @ 0xa0000009 │ │ │ │ vst1.8 {d6-d7}, [r2 :64], r2 │ │ │ │ @ instruction: 0x432a6260 │ │ │ │ @ instruction: 0xf647d05c │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf8d20232 │ │ │ │ vaddw.u8 q9, q1, d0 │ │ │ │ bcs 0x114f4c │ │ │ │ mrcne 0, 2, sp, cr4, cr2, {2} │ │ │ │ @ instruction: 0xf2002c02 │ │ │ │ bcs 0x174a3c │ │ │ │ @ instruction: 0xf01cd073 │ │ │ │ @@ -135316,19 +135316,19 @@ │ │ │ │ andsvs r0, sl, pc, lsr r2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebdf0 │ │ │ │ adcle r0, r7, r0, lsl #30 │ │ │ │ ldrdcs lr, [r0], -r4 │ │ │ │ - biccc pc, r0, sl, asr #12 │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mulls r0, r8, fp │ │ │ │ adccc pc, sp, #64, 4 │ │ │ │ - ldc2l 1, cr15, [r4], #-712 @ 0xfffffd38 │ │ │ │ + blx 0xff3d0c26 │ │ │ │ addcs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf43f433a │ │ │ │ strb sl, [r3, r8, ror #30] │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ mlaeq r7, r1, r8, pc @ │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ bfi r0, r0, #0, #23 │ │ │ │ @@ -135357,30 +135357,30 @@ │ │ │ │ @ instruction: 0xf040bf14 │ │ │ │ andscs r0, r3, r4, lsl r0 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmibvs r8, {r0, r1, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ @ instruction: 0xf64ad99d │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ blmi 0x1c546b0 │ │ │ │ subsvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 1, cr15, [r4, #-932]! @ 0xfffffc5c │ │ │ │ + stc2 1, cr15, [ip], {233} @ 0xe9 │ │ │ │ stmdacs r3, {r3, r6, r7, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf040bf98 │ │ │ │ stmible sl, {r2, r3} │ │ │ │ - biccc pc, r0, sl, asr #12 │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r4, ip, asr #4 │ │ │ │ + eorcc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b65 │ │ │ │ @ instruction: 0xf1e97259 │ │ │ │ - eorcs pc, r8, r1, lsr #26 │ │ │ │ + eorcs pc, r8, r9, ror ip @ │ │ │ │ stmibvs r8, {r0, r1, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x19b73c │ │ │ │ addshi pc, r6, r0, lsl #4 │ │ │ │ rsble r1, sl, r2, asr #24 │ │ │ │ eoreq pc, r4, r0, asr #32 │ │ │ │ andscs lr, r9, r1, ror r7 │ │ │ │ eorcs lr, r1, pc, ror #14 │ │ │ │ @@ -135426,89 +135426,89 @@ │ │ │ │ @ instruction: 0x200ee7b2 │ │ │ │ eorscs lr, pc, #176, 14 @ 0x2c00000 │ │ │ │ vaba.s8 d30, d0, d15 │ │ │ │ str r4, [fp, r9]! │ │ │ │ str r2, [r9, pc]! │ │ │ │ str r2, [r7, r1]! │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ blmi 0xbd4bbc │ │ │ │ subsvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1b29000 │ │ │ │ - mlacs r3, r9, fp, pc @ │ │ │ │ + strdcs pc, [r3], -r1 @ │ │ │ │ andscs lr, fp, r7, lsl #14 │ │ │ │ eorcs lr, fp, r5, lsl #14 │ │ │ │ vst1.8 {d14}, [lr], r3 │ │ │ │ b 0x1820124 │ │ │ │ @ instruction: 0xf43f0e06 │ │ │ │ @ instruction: 0xe6e1aeb5 │ │ │ │ - biccc pc, r0, sl, asr #12 │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - submi pc, r0, ip, asr #4 │ │ │ │ + andcc pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ @ instruction: 0xf1e9725a │ │ │ │ - @ instruction: 0xf77bfc93 │ │ │ │ + @ instruction: 0xf77bfbeb │ │ │ │ @ instruction: 0xf64afdc3 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmla.i d20, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x654810 │ │ │ │ rsbscc pc, r3, #64, 4 │ │ │ │ - stc2 1, cr15, [r4], {233} @ 0xe9 │ │ │ │ - biccc pc, r0, sl, asr #12 │ │ │ │ + blx 0xff7d0f0a │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - submi pc, r0, ip, asr #4 │ │ │ │ + andcc pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1e9329f │ │ │ │ - @ instruction: 0xf64afc77 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + @ instruction: 0xf64afbcf │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmla.i d20, d0, d0[0] │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x314844 │ │ │ │ rsbscc pc, pc, #64, 4 │ │ │ │ - stc2l 1, cr15, [sl], #-932 @ 0xfffffc5c │ │ │ │ - biccc pc, r0, sl, asr #12 │ │ │ │ + blx 0xff150f3e │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - submi pc, r0, ip, asr #4 │ │ │ │ + andcc pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf1e97256 │ │ │ │ - svclt 0x0000fc5d │ │ │ │ - eorseq r5, r3, r8, asr #29 │ │ │ │ - ldrhteq r5, [r3], -r8 │ │ │ │ - ldrsbteq r5, [r3], -r8 │ │ │ │ + svclt 0x0000fbb5 │ │ │ │ + eorseq r5, r3, r8, lsl #27 │ │ │ │ + eorseq r5, r3, r8, ror sp │ │ │ │ + mlaseq r3, r8, sp, r5 │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf500b08b │ │ │ │ @ instruction: 0x46805636 │ │ │ │ @ instruction: 0x46303630 │ │ │ │ strpl pc, [r0], #-1288 @ 0xfffffaf8 │ │ │ │ ldrmi r9, [r1], r4, lsl #6 │ │ │ │ @ instruction: 0x91034bb6 │ │ │ │ ldmdavs fp, {r1, r2, r3, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf0690300 │ │ │ │ - @ instruction: 0xf504fdbd │ │ │ │ + @ instruction: 0xf504fd15 │ │ │ │ strmi r3, [r2], -r0, lsr #7 │ │ │ │ @ instruction: 0xf8533390 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ blcs 0x99708 │ │ │ │ sbcshi pc, ip, r0, asr #32 │ │ │ │ svccc 0x0000f894 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d480be │ │ │ │ @ instruction: 0xf0033f18 │ │ │ │ blcc 0x49549c │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6452301 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vmla.f d21, d0, d0[6] │ │ │ │ bl 0xd4cfc │ │ │ │ svclt 0x00980183 │ │ │ │ @ instruction: 0xf1b96c0b │ │ │ │ @ instruction: 0xf0000f02 │ │ │ │ @ instruction: 0xf50480af │ │ │ │ @ instruction: 0xf85151db │ │ │ │ streq r1, [r9], #3080 @ 0xc08 │ │ │ │ @@ -135574,15 +135574,15 @@ │ │ │ │ @ instruction: 0xf1bb80c7 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmib sp, {r1, r3, r6, r8, pc}^ │ │ │ │ b 0x10d9554 │ │ │ │ @ instruction: 0xf04b1b83 │ │ │ │ @ instruction: 0xf44b4b16 │ │ │ │ @ instruction: 0xf6475b00 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf8950132 │ │ │ │ @ instruction: 0xf1b93028 │ │ │ │ @ instruction: 0xf8510f01 │ │ │ │ b 0x1458a0c │ │ │ │ @ instruction: 0xf3c11343 │ │ │ │ b 0x115d06c │ │ │ │ @ instruction: 0xf0002301 │ │ │ │ @@ -135590,15 +135590,15 @@ │ │ │ │ ldrbpl pc, [fp], #1284 @ 0x504 @ │ │ │ │ strbpl pc, [r0, #-1288] @ 0xfffffaf8 @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ strcs r9, [r0], -r3, lsl #20 │ │ │ │ ldrbmi r6, [sl], -r2, lsr #32 │ │ │ │ @ instruction: 0xf8c56066 │ │ │ │ @ instruction: 0xf069cb68 │ │ │ │ - @ instruction: 0xf8d4fd1b │ │ │ │ + @ instruction: 0xf8d4fc73 │ │ │ │ @ instruction: 0xf3c77ef8 │ │ │ │ strb r0, [ip, -r1, lsl #7] │ │ │ │ tstcs r0, pc, ror #16 │ │ │ │ svccs 0x00039105 │ │ │ │ svcge 0x0059f67f │ │ │ │ @ instruction: 0xf0402f04 │ │ │ │ @ instruction: 0xf50880d8 │ │ │ │ @@ -135624,15 +135624,15 @@ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ blls 0x2bb21c │ │ │ │ @ instruction: 0xf8954684 │ │ │ │ @ instruction: 0xf1091025 │ │ │ │ b 0x1164610 │ │ │ │ @ instruction: 0xf6453342 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ ldrtmi r0, [sl], #-563 @ 0xfffffdcd │ │ │ │ streq pc, [r2, -r9, lsr #3] │ │ │ │ umullscs pc, ip, r2, r8 @ │ │ │ │ andeq lr, fp, #270336 @ 0x42000 │ │ │ │ blne 0xff10f33c │ │ │ │ mlane r4, r5, r8, pc @ │ │ │ │ cmppvs fp, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ @@ -135706,59 +135706,59 @@ │ │ │ │ @ instruction: 0xf44caf16 │ │ │ │ tstcs r4, r0, lsl #24 │ │ │ │ blls 0x20e798 │ │ │ │ orrne lr, r3, r1, asr #20 │ │ │ │ tstpmi r1, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ bleq 0xcf468 │ │ │ │ strdcs lr, [r0], -r7 │ │ │ │ - orrmi pc, r8, ip, asr #4 │ │ │ │ + cmppcc r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, r3, #37888 @ 0x9400 │ │ │ │ @ instruction: 0xf1b29000 │ │ │ │ - vmla.i8 , q6, │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vadd.i8 , q14, │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ blmi 0x894c38 │ │ │ │ @ instruction: 0xf1e9229c │ │ │ │ - vpmin.s8 , q6, │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vmla.i8 , q14, │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ blmi 0x714c50 │ │ │ │ @ instruction: 0xf1e92296 │ │ │ │ - vpmax.s8 , q6, │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vmul.i8 d31, d28, d29 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0x594c68 │ │ │ │ @ instruction: 0xf1e92297 │ │ │ │ - vpmin.s8 , q6, │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vmul.i8 d31, d28, d17 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ blmi 0x414c80 │ │ │ │ @ instruction: 0xf1e9229a │ │ │ │ - vpmax.s8 , q6, │ │ │ │ - vaddw.s8 q10, q8, d8 │ │ │ │ + vmla.i8 d31, d28, d21 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmla.i d21, d0, d0[0] │ │ │ │ + vaddl.s8 q10, d0, d0 │ │ │ │ blmi 0x2d4c98 │ │ │ │ @ instruction: 0xf1e9223b │ │ │ │ - andcs pc, r0, r1, asr #20 │ │ │ │ - orrmi pc, r8, ip, asr #4 │ │ │ │ + mulcs r0, r9, r9 │ │ │ │ + cmppcc r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsccs r4, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf1b29000 │ │ │ │ - svclt 0x0000f923 │ │ │ │ - eorseq r5, r3, r4, lsl pc │ │ │ │ - eorseq r5, r3, ip, lsr #30 │ │ │ │ - eorseq r5, r3, r0, ror #30 │ │ │ │ - eorseq r5, r3, ip, asr #30 │ │ │ │ - tstpcs r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + svclt 0x0000f87b │ │ │ │ + ldrsbteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, ip, ror #27 │ │ │ │ + eorseq r5, r3, r0, lsr #28 │ │ │ │ + eorseq r5, r3, ip, lsl #28 │ │ │ │ + bicseq pc, r0, #74448896 @ 0x4700000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r0, -r3] │ │ │ │ sbceq pc, r1, #134217731 @ 0x8000003 │ │ │ │ suble r2, sp, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebebe2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -135808,90 +135808,90 @@ │ │ │ │ blx 0xffed2acc │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebebee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ blmi 0x5a6570 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf6494b0f │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ pkhbtmi r2, r0, fp, lsl #6 │ │ │ │ - cdp2 0, 2, cr15, cr2, cr8, {5} │ │ │ │ + ldc2l 0, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ strmi r2, [r4], -ip, lsr #4 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ - ldmdb lr, {r0, r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm r6!, {r0, r2, r3, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46409912 │ │ │ │ blx 0x8d2cb2 │ │ │ │ ldrtmi r4, [fp], -r0, lsr #12 │ │ │ │ ldrtmi r2, [r2], -r2, lsl #8 │ │ │ │ strtmi r9, [r9], -r2, lsl #8 │ │ │ │ strls sl, [r0], #-3074 @ 0xfffff3fe │ │ │ │ ldc2 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r5, r3, r8, ror pc │ │ │ │ + eorseq r5, r3, r8, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebebf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x598c1c │ │ │ │ @ instruction: 0x4604b093 │ │ │ │ strmi r2, [lr], -ip, lsr #4 │ │ │ │ tstcs r0, r5, lsl #16 │ │ │ │ tstls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdb r8!, {r0, r2, r3, r9, ip, sp, lr, pc} │ │ │ │ + ldm r0, {r0, r2, r3, r9, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9760 @ 0x2620 │ │ │ │ @ instruction: 0xf0699304 │ │ │ │ - andcs pc, r0, #1019904 @ 0xf9000 │ │ │ │ + andcs pc, r0, #331776 @ 0x51000 │ │ │ │ blge 0x166598 │ │ │ │ @ instruction: 0xf8c4a904 │ │ │ │ @ instruction: 0xf8c42db4 │ │ │ │ @ instruction: 0x46026db0 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf04ffb15 │ │ │ │ @ instruction: 0xf8c4420a │ │ │ │ movwcs r0, #3512 @ 0xdb8 │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ @ instruction: 0xf0699500 │ │ │ │ - svclt 0x0000fb0f │ │ │ │ + svclt 0x0000fa67 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebebfb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ blmi 0x666638 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r3, {r2, r3, r5, r9, sp} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb r4, {r0, r2, r3, r9, ip, sp, lr, pc} │ │ │ │ + ldmda ip, {r0, r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ bmi 0x4e01e0 │ │ │ │ tstcs r5, ip, lsl #30 │ │ │ │ tstcs fp, #-2147483647 @ 0x80000001 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf6499102 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ strcs r0, [r3, #-301] @ 0xfffffed3 │ │ │ │ @ instruction: 0xf0a89509 │ │ │ │ - ldmdbls r6, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls r6, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7e0ac02 │ │ │ │ movwcs pc, #2735 @ 0xaaf @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r5, r3, r8, ror pc │ │ │ │ + eorseq r5, r3, r8, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebec030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -135913,30 +135913,30 @@ │ │ │ │ bl 0xcbe60 │ │ │ │ ldrdne r7, [r0], #-0 │ │ │ │ orrvc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ ldmdale r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - orrvc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + movtvs pc, #1605 @ 0x645 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbpl pc, r8, ip, asr #4 │ │ │ │ + eormi pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subscc pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf8d8f1e9 │ │ │ │ - orrvc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + @ instruction: 0xf830f1e9 │ │ │ │ + movtvs pc, #1605 @ 0x645 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbspl pc, ip, ip, asr #4 │ │ │ │ + eorsmi pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subscc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf8c8f1e9 │ │ │ │ + @ instruction: 0xf820f1e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebec0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf89d6825 │ │ │ │ stmdblt r5, {r3, r4, sp}^ │ │ │ │ @@ -135946,15 +135946,15 @@ │ │ │ │ stmdane r0, {r0, r1, r3, r4, r6, r8, lr} │ │ │ │ blne 0x13e5478 │ │ │ │ vsubw.u8 , , d2 │ │ │ │ @ instruction: 0xf04f234a │ │ │ │ subseq r6, r9, r0, lsl #1 │ │ │ │ orrpl pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - stc2l 1, cr15, [r4], #-888 @ 0xfffffc88 │ │ │ │ + blx 0xfefd169e │ │ │ │ @ instruction: 0xf44f1c43 │ │ │ │ vbic.i32 q10, #15 @ 0x0000000f │ │ │ │ andcs r0, r0, pc, lsl #2 │ │ │ │ bicne lr, r3, r1, lsl #20 │ │ │ │ stmdaeq fp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ eorvs r0, r5, r8, asr #15 │ │ │ │ smlabbcs r0, r3, r4, pc @ │ │ │ │ @@ -135963,15 +135963,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ andcs pc, r0, pc, asr #8 │ │ │ │ subseq r9, r9, r1, lsl #4 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - mcrr2 1, 13, pc, r2, cr14 @ │ │ │ │ + blx 0xfe7516e2 │ │ │ │ andcs r1, r0, r1, asr #24 │ │ │ │ vst1.64 {d0-d3}, [r1], r9 │ │ │ │ stccs 1, cr2, [r0, #-508] @ 0xfffffe04 │ │ │ │ stclne 0, cr13, [fp], #-892 @ 0xfffffc84 │ │ │ │ orrvc lr, r1, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ orrseq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -136060,22 +136060,22 @@ │ │ │ │ subcs pc, sl, r3, asr #7 │ │ │ │ andvs pc, r0, r0, lsl #9 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ subeq r3, r0, r1 │ │ │ │ vqshl.u64 d30, d7, #3 │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r3], r7 │ │ │ │ ldrb r7, [r7, r0, lsl #1] │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcpl pc, r0, ip, asr #4 │ │ │ │ + rsbmi pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1e8327a │ │ │ │ - svclt 0x0000ffb5 │ │ │ │ - mlaseq r3, r8, pc, r5 @ │ │ │ │ + svclt 0x0000ff0d │ │ │ │ + eorseq r5, r3, r8, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebec310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46154b37 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -136127,15 +136127,15 @@ │ │ │ │ stmdblt ip!, {r1, r2, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdahi r2!, {r0, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ strtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7a64618 │ │ │ │ ldrb pc, [sl, r7, lsl #20] @ │ │ │ │ - blx 0xfe0d1a70 │ │ │ │ + @ instruction: 0xf9e0f21e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebec404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x14d916c │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @@ -136207,23 +136207,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #3 @ │ │ │ │ mvnsmi pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf64fe79a │ │ │ │ @ instruction: 0xf6c772ff │ │ │ │ vqsub.u32 , q1, │ │ │ │ @ instruction: 0xe793031e │ │ │ │ - @ instruction: 0xf9e0f21e │ │ │ │ + @ instruction: 0xf940f21e │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vmla.f d21, d0, d0[3] │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ blmi 0x1957f8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b122a6 │ │ │ │ - svclt 0x0000fd7b │ │ │ │ + svclt 0x0000fcd3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r5, [r3], -r8 │ │ │ │ + eorseq r5, r3, r8, ror lr │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -136313,15 +136313,15 @@ │ │ │ │ addlt r5, r3, r1, asr #8 │ │ │ │ submi r6, fp, r3, lsr #16 │ │ │ │ @ instruction: 0xf412401a │ │ │ │ andsle r0, fp, r0, asr #30 │ │ │ │ orrpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ blcs 0x1240dc │ │ │ │ strcs fp, [r0, #-3983] @ 0xfffff071 │ │ │ │ - strvc pc, [r0, #1605] @ 0x645 │ │ │ │ + strbvs pc, [r0, #-1605] @ 0xfffff9bb @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r3, #2821] @ 0xb05 │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ stcvs 15, cr11, [sp], #608 @ 0x260 │ │ │ │ addpl pc, sl, r3, lsl #17 │ │ │ │ addspl pc, ip, r3, lsl #17 │ │ │ │ adcpl pc, lr, r3, lsl #17 │ │ │ │ @@ -136564,184 +136564,184 @@ │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #44, 4 @ 0xc0000002 │ │ │ │ blx 0x45374e │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf645d81b │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16a9d8 │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - blx 0xfe6d1fd8 │ │ │ │ - eorseq r5, r3, r4, ror #31 │ │ │ │ + @ instruction: 0xf9f0f1b1 │ │ │ │ + eorseq r5, r3, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecb20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #44, 4 @ 0xc0000002 │ │ │ │ blx 0xff4537c4 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf645d81b │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16aa50 │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - blx 0x17d2050 │ │ │ │ - eorseq r5, r3, r4, ror #31 │ │ │ │ + @ instruction: 0xf9b4f1b1 │ │ │ │ + eorseq r5, r3, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecb98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ andcc fp, r8, #130 @ 0x82 │ │ │ │ blx 0xff2d3838 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf645d81b │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16aac4 │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - blx 0x9520c4 │ │ │ │ - eorseq r5, r3, r4, ror #31 │ │ │ │ + @ instruction: 0xf97af1b1 │ │ │ │ + eorseq r5, r3, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecc0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ andcc fp, r8, #130 @ 0x82 │ │ │ │ blx 0x19538ac │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf645d81b │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16ab38 │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf9e8f1b1 │ │ │ │ - eorseq r5, r3, r4, ror #31 │ │ │ │ + @ instruction: 0xf940f1b1 │ │ │ │ + eorseq r5, r3, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecc80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c42 │ │ │ │ @ instruction: 0xf8cd0c08 │ │ │ │ @ instruction: 0xf7a3c000 │ │ │ │ ldrdcc pc, [r1], -r1 │ │ │ │ ldmdale ip, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf6459a04 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf5020333 │ │ │ │ bl 0x16a3b4 │ │ │ │ @ instruction: 0xf8520380 │ │ │ │ ldclvs 12, cr1, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14977 @ 0x3a81 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf842404b │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf9aaf1b1 │ │ │ │ - eorseq r5, r3, r4, ror #31 │ │ │ │ + @ instruction: 0xf902f1b1 │ │ │ │ + eorseq r5, r3, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebeccfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c42 │ │ │ │ @ instruction: 0xf8cd0c08 │ │ │ │ @ instruction: 0xf7a3c000 │ │ │ │ andcc pc, r1, pc, lsr sl @ │ │ │ │ ldmdale ip, {r0, r1, fp, sp} │ │ │ │ @ instruction: 0xf6459a04 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf5020333 │ │ │ │ bl 0x16a430 │ │ │ │ @ instruction: 0xf8520380 │ │ │ │ ldclvs 12, cr1, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14977 @ 0x3a81 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf842404b │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf96cf1b1 │ │ │ │ - eorseq r5, r3, r4, ror #31 │ │ │ │ + @ instruction: 0xf8c4f1b1 │ │ │ │ + eorseq r5, r3, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebecd78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7a00ff8 │ │ │ │ tstpcs r0, r5, asr r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -137851,23 +137851,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ rscsmi pc, r8, r3, asr #8 │ │ │ │ vst1.32 {d14}, [r3 :128], r0 │ │ │ │ vst2.8 {d20-d23}, [r3], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe799007f │ │ │ │ - stc2 2, cr15, [r8, #-112] @ 0xffffff90 │ │ │ │ + stc2l 2, cr15, [r8], #-112 @ 0xffffff90 │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vmla.f d21, d0, d0[3] │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ blmi 0x1971a8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - @ instruction: 0xf1b022a6 │ │ │ │ - svclt 0x0000f8a3 │ │ │ │ + @ instruction: 0xf1af22a6 │ │ │ │ + svclt 0x0000fffb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r5, [r3], -r8 │ │ │ │ + eorseq r5, r3, r8, ror lr │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000ba77 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000ba73 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebedf20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -137954,22 +137954,22 @@ │ │ │ │ vst2. {d20-d23}, [r3 :256] │ │ │ │ ldr r0, [r3, r0, ror #7] │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ rscvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x96ec7 @ │ │ │ │ tstpeq lr, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vabd.s16 d14, d28, d10 │ │ │ │ - andcs pc, r0, fp, lsr ip @ │ │ │ │ - cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mulcs r0, fp, fp │ │ │ │ + tstpmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adccs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xffd6f1af │ │ │ │ + @ instruction: 0xff2ef1af │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r5, [r3], -r8 │ │ │ │ + eorseq r5, r3, r8, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebee0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe1ae30 │ │ │ │ addlt fp, r0, #134 @ 0x86 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -138019,15 +138019,15 @@ │ │ │ │ @ instruction: 0xf7a48023 │ │ │ │ @ instruction: 0xe7ccfa37 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ blx 0x754e0a │ │ │ │ blvc 0x928788 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ bfi r4, r8, (invalid: 12:2) │ │ │ │ - blx 0xfeed37fa │ │ │ │ + blx 0x6d37fa │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b8bb │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000b8b7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee1a4 │ │ │ │ @@ -138090,25 +138090,25 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r6, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt sl!, {r2, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46134614 │ │ │ │ vaba.s16 d14, d28, d25 │ │ │ │ - svclt 0x0000fb2b │ │ │ │ + svclt 0x0000fa8b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ble 0x6a10ac │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebee2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ bl 0x15f0c4 │ │ │ │ @ instruction: 0xf1dc0141 │ │ │ │ - mulcc r1, r1, fp │ │ │ │ + andcc pc, r1, r9, ror #21 │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -138376,22 +138376,22 @@ │ │ │ │ ldrsheq sp, [r3, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs r4, [r2], #-794 @ 0xfffffce6 │ │ │ │ mrscs r2, LR_mon │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xff56f066 │ │ │ │ + cdp2 0, 10, cr15, cr14, cr6, {3} │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vmla.f d21, d0, d0[3] │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ blmi 0x1579dc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1af5251 │ │ │ │ - svclt 0x0000fc89 │ │ │ │ - eorseq r6, r3, r0 │ │ │ │ + svclt 0x0000fbe1 │ │ │ │ + eorseq r5, r3, r0, asr #29 │ │ │ │ stmiblt r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ blt 0x455518 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebee748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bcc 0xdb510 │ │ │ │ andmi fp, sl, #130 @ 0x82 │ │ │ │ @@ -138412,25 +138412,25 @@ │ │ │ │ strmi r6, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x460abd10 │ │ │ │ tstcs r1, r7 │ │ │ │ - blx 0x3d37b6 │ │ │ │ + blx 0x19d37b4 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svceq 0x0008f010 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ - blx 0xffed37dc │ │ │ │ + blx 0x14d37dc │ │ │ │ svclt 0x0000e7ea │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bpl 0xe54c6c │ │ │ │ ldrbvs pc, [ip, -pc, asr #8]! @ │ │ │ │ @@ -138461,30 +138461,30 @@ │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ andseq r0, r2, ip, lsr #1 │ │ │ │ movwcs r0, #4114 @ 0x1012 │ │ │ │ ldrsbtne pc, [ip], -fp @ │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - ldc2 0, cr15, [r4], #628 @ 0x274 │ │ │ │ + stc2 0, cr15, [ip], {157} @ 0x9d │ │ │ │ @ instruction: 0x3151f89b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8117 │ │ │ │ stmdavs r0, {r3, r4, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0xc5e88 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r9 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5abd059 │ │ │ │ @ instruction: 0x465a5336 │ │ │ │ rsbmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - mcr2 0, 4, pc, cr0, cr14, {4} @ │ │ │ │ + ldc2l 0, cr15, [r8, #632] @ 0x278 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldcle 0, cr8, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf0004242 │ │ │ │ ldreq r0, [r5, r1, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ ldrbeq r0, [r0, -r2, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -138507,44 +138507,44 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001fa03 │ │ │ │ @ instruction: 0xf0404210 │ │ │ │ @ instruction: 0xf0108122 │ │ │ │ @ instruction: 0xf04000a0 │ │ │ │ addsmi r8, r9, #-1073741819 @ 0xc0000005 │ │ │ │ tstphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - msreq CPSR_s, #1610612740 @ 0x60000004 │ │ │ │ + mvnvs pc, #72351744 @ 0x4500000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnpl pc, ip, asr #4 │ │ │ │ + @ instruction: 0x41acf24c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1af12c7 │ │ │ │ - addlt pc, r2, #134144 @ 0x20c00 │ │ │ │ + addlt pc, r2, #897024 @ 0xdb000 │ │ │ │ movwvs pc, #5709 @ 0x164d @ │ │ │ │ svclt 0x00184540 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ @ instruction: 0xf8db80b0 │ │ │ │ tstcs r1, ip, lsr r0 │ │ │ │ @ instruction: 0xf0822005 │ │ │ │ - @ instruction: 0x4658fa35 │ │ │ │ - cdp2 0, 15, cr15, cr10, cr2, {4} │ │ │ │ + ldrbmi pc, [r8], -sp, lsl #19 @ │ │ │ │ + cdp2 0, 5, cr15, cr2, cr2, {4} │ │ │ │ @ instruction: 0xf50be754 │ │ │ │ movwcs r3, #5272 @ 0x1498 │ │ │ │ teqpcc r0, #132, 16 @ p-variant is OBSOLETE @ 0x840000 │ │ │ │ @ instruction: 0x2151f89b │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf8db80c2 │ │ │ │ @ instruction: 0xf5b1101c │ │ │ │ vrecps.f32 q9, q0, q8 │ │ │ │ @ instruction: 0xf5a1809d │ │ │ │ blcc 0xe0548 │ │ │ │ ldmdale pc, {r0, r2, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ mrcpl 3, 2, r4, cr14, cr2, {2} │ │ │ │ @ instruction: 0x46504736 │ │ │ │ - blx 0x18d3984 │ │ │ │ + @ instruction: 0xf9b8f07a │ │ │ │ @ instruction: 0x2151f89b │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0xf8cb4413 │ │ │ │ @ instruction: 0xe7d2303c │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ @@ -138608,34 +138608,34 @@ │ │ │ │ muleq r9, sp, r8 │ │ │ │ @ instruction: 0xf7d64650 │ │ │ │ @ instruction: 0xe758fb9d │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8dbaef6 │ │ │ │ tstcs r2, ip, lsr r0 │ │ │ │ @ instruction: 0xf0822004 │ │ │ │ - strb pc, [lr, -r5, lsl #19] @ │ │ │ │ + @ instruction: 0xe74ef8dd │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldrbmi r3, [r8], -r4, lsl #6 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ @ instruction: 0xf8db9303 │ │ │ │ movwls r3, #8208 @ 0x2010 │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ @ instruction: 0xf8db9301 │ │ │ │ movwls r3, #8 │ │ │ │ movwcs lr, #2523 @ 0x9db │ │ │ │ - @ instruction: 0xf928f095 │ │ │ │ + @ instruction: 0xf880f095 │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r3, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf8dbe72f │ │ │ │ @ instruction: 0x4618103c │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - blx 0x1ad3b7e │ │ │ │ + blx 0xff0d3b7c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8dbaf34 │ │ │ │ stmdavs r1, {r3, r4, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061d │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @@ -138647,70 +138647,70 @@ │ │ │ │ blx 0x1ad5918 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8db8092 │ │ │ │ @ instruction: 0xf8cb35e0 │ │ │ │ strb r3, [sl, -r0] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r0, #876]! @ 0x36c │ │ │ │ - @ instruction: 0xf936f082 │ │ │ │ + @ instruction: 0xf88ef082 │ │ │ │ strdcs lr, [r2, -pc] │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdpl pc, [r8], -fp │ │ │ │ @ instruction: 0x4600e9db │ │ │ │ - blx 0xff0d3b6c │ │ │ │ + blx 0x6d3b6c │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r9, r0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcpl 0x0000e850 │ │ │ │ smlatble r3, r5, r2, r4 │ │ │ │ movwvs lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blx 0xff0d3b98 │ │ │ │ + blx 0x6d3b98 │ │ │ │ submi r1, r1, #96, 22 @ 0x18000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ ldrbmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f40749 │ │ │ │ blne 0x19d6c80 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf8cb34ff │ │ │ │ ldr r4, [r0, -r0] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ - blx 0x1d3c46 │ │ │ │ + blx 0x17d3c44 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldrdmi pc, [r4], -fp │ │ │ │ stmdavs r5, {r0, r8, r9, sp} │ │ │ │ stmdavs r6, {r3, r9, sp}^ │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xffed3c5c │ │ │ │ + blx 0x14d3c5c │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdavs r4, {r0, r1, fp, sp, lr}^ │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1fd3bf4 │ │ │ │ + @ instruction: 0xf9d4f07f │ │ │ │ ldrdne pc, [r8], -fp │ │ │ │ ldrbmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ strcc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ svchi 0x005bf3bf │ │ │ │ rsbsne lr, pc, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x000842b2 │ │ │ │ smlatble r4, r9, r2, r4 │ │ │ │ ldrbtcc lr, [ip], #-2240 @ 0xfffff740 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q10, #1 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf07f1206 │ │ │ │ - movwcs pc, #2677 @ 0xa75 @ │ │ │ │ + movwcs pc, #2509 @ 0x9cd @ │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ bls 0x26939c │ │ │ │ svclt 0x00084296 │ │ │ │ @ instruction: 0xf04f428d │ │ │ │ svclt 0x00145200 │ │ │ │ tstcs r1, r9, lsl r6 │ │ │ │ @ instruction: 0xf7f40749 │ │ │ │ @@ -138726,40 +138726,40 @@ │ │ │ │ @ instruction: 0xf8cb45d8 │ │ │ │ @ instruction: 0xe6cc35dc │ │ │ │ @ instruction: 0x3151f89b │ │ │ │ @ instruction: 0xf8db2104 │ │ │ │ @ instruction: 0x4608203c │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #8964 @ 0x2304 │ │ │ │ - @ instruction: 0xf0821ad2 │ │ │ │ - @ instruction: 0xe660f897 │ │ │ │ + @ instruction: 0xf0811ad2 │ │ │ │ + strbt pc, [r0], -pc, ror #31 @ │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ @ instruction: 0xf010fe2f │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - @ instruction: 0xf88af082 │ │ │ │ + @ instruction: 0xffe2f081 │ │ │ │ @ instruction: 0xf89be697 │ │ │ │ blcs 0xa3ffc │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe7602cc │ │ │ │ eorscc pc, ip, fp, asr #17 │ │ │ │ andcs lr, r8, r7, asr #12 │ │ │ │ - @ instruction: 0xf81af082 │ │ │ │ + @ instruction: 0xff72f081 │ │ │ │ @ instruction: 0xf07fe643 │ │ │ │ - str pc, [r4], r3, lsr #20 │ │ │ │ + @ instruction: 0xe684f97b │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - tstpvs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r8, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff68f094 │ │ │ │ + mcr2 0, 6, pc, cr0, cr4, {4} @ │ │ │ │ @ instruction: 0xf818f779 │ │ │ │ - sbcpl pc, r4, ip, asr #4 │ │ │ │ + addmi pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf978f0cc │ │ │ │ + @ instruction: 0xf8d0f0cc │ │ │ │ svclt 0x0000e6b7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebeed04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bvs 0xfe3dbaac │ │ │ │ @ instruction: 0xf5044604 │ │ │ │ stmibvs pc, {sl, ip, lr}^ @ │ │ │ │ @@ -138774,15 +138774,15 @@ │ │ │ │ blx 0xffcd5b0a │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ ldrtmi r5, [r0], -ip, ror #27 │ │ │ │ stclvc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldccc 8, cr15, [r0, #784]! @ 0x310 │ │ │ │ @ instruction: 0xf8c46933 │ │ │ │ @ instruction: 0xf07b3dd8 │ │ │ │ - cmpplt r8, r3, asr sp @ p-variant is OBSOLETE │ │ │ │ + smlaltblt pc, r8, fp, ip @ │ │ │ │ @ instruction: 0xf8c46e73 │ │ │ │ svcvs 0x00733dcc │ │ │ │ ldclcc 8, cr15, [r0, #784] @ 0x310 │ │ │ │ svcvs 0x00b3b15b │ │ │ │ ldclcc 8, cr15, [r4, #784] @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -138791,29 +138791,29 @@ │ │ │ │ svcvs 0x0033bdf8 │ │ │ │ ldclcc 8, cr15, [r4, #784] @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - sbcvc pc, r0, r9, asr #12 │ │ │ │ + addvs pc, r0, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebeeda8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vcge.s8 d18, d6, d11 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf645231b │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf6490133 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 0, 12, cr15, cr8, cr5, {5} │ │ │ │ + cdp2 0, 2, cr15, cr0, cr5, {5} │ │ │ │ movscc pc, #0, 10 │ │ │ │ @ instruction: 0xf8d34619 │ │ │ │ @ instruction: 0xf4122088 │ │ │ │ @ instruction: 0xf3c25f00 │ │ │ │ @ instruction: 0xf3c22340 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ vaddl.u8 q8, d18, d0 │ │ │ │ @@ -138874,22 +138874,22 @@ │ │ │ │ @ instruction: 0xf412e7ca │ │ │ │ mvnle r6, r0, ror #30 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebeeed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vcge.s8 d18, d6, d11 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf645231b │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf6490133 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 0, 3, cr15, cr0, cr5, {5} │ │ │ │ + stc2 0, cr15, [r8, #660] @ 0x294 │ │ │ │ adcscc pc, r0, #0, 10 │ │ │ │ msrcc SPSR_, #13762560 @ 0xd20000 │ │ │ │ rscseq pc, r0, r3, lsl r0 @ │ │ │ │ @ instruction: 0xf013d004 │ │ │ │ svclt 0x00140fe0 │ │ │ │ andcs r2, r1, r3 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @@ -138908,76 +138908,76 @@ │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ andlt r0, r3, r0, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ svclt 0x009f281b │ │ │ │ - teqpeq r0, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + mvnsvs pc, #72351744 @ 0x4500000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - teqpeq r0, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + mvnsvs pc, #72351744 @ 0x4500000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ adcscc pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ strtle r0, [r3], #-472 @ 0xfffffe28 │ │ │ │ ldrle r0, [r1], #-1817 @ 0xfffff8e7 │ │ │ │ strtle r0, [r7], #-1946 @ 0xfffff866 │ │ │ │ svcpl 0x0000f413 │ │ │ │ - movtvs pc, #49740 @ 0xc24c @ │ │ │ │ + movwpl pc, #49740 @ 0xc24c @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - subsvs pc, r0, ip, asr #4 │ │ │ │ + andspl pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sadd16mi fp, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svceq 0x0080f013 │ │ │ │ - teqpvs ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + mvnsmi pc, #76, 4 @ 0xc0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - subvs pc, r4, ip, asr #4 │ │ │ │ + andpl pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sadd16mi fp, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - eorsvs pc, r8, ip, asr #4 │ │ │ │ + rscsmi pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - subvs pc, r8, ip, asr #4 │ │ │ │ + andpl pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebef018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r3, {r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ cdp 0, 1, cr11, cr13, cr7, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - teqpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsvs pc, r5, asr #12 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ tstls r0, r0, lsr #16 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 0, cr15, [sl, #660] @ 0x294 │ │ │ │ + stc2l 0, cr15, [r2], #660 @ 0x294 │ │ │ │ adcscc pc, r0, r0, lsl #10 │ │ │ │ ldrdmi pc, [r8], r0 │ │ │ │ strbne pc, [r0], #964 @ 0x3c4 @ │ │ │ │ cmple r7, r0, lsl #24 │ │ │ │ - stc2 2, cr15, [r6], {23} │ │ │ │ + blx 0x1a546be │ │ │ │ ldrvs pc, [r4], -r9, asr #12 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ msrvs CPSR_, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldc 2, cr4, [pc, #276] @ 0x97f88 │ │ │ │ @ instruction: 0xf4257b2c │ │ │ │ @ instruction: 0xf0254570 │ │ │ │ @@ -138987,46 +138987,46 @@ │ │ │ │ @ instruction: 0x232218e8 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ adcmi r9, sl, #1073741825 @ 0x40000001 │ │ │ │ teqcs r2, #136, 30 @ 0x220 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andcs r9, r3, #0, 4 │ │ │ │ vmax.s16 d4, d7, d7 │ │ │ │ - stmdbls r5, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorsle r1, r2, r3, asr #24 │ │ │ │ svclt 0x001842b8 │ │ │ │ andle r4, r8, r0, lsr #12 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ tstls r5, r5, lsl #4 │ │ │ │ cmnpmi r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ stccs 8, cr15, [r4], {67} @ 0x43 │ │ │ │ vhsub.s16 d2, d7, d1 │ │ │ │ - stmdbls r5, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcc r1, {r7, r8, fp, ip, sp, pc} │ │ │ │ andcs r2, sp, #8, 6 @ 0x20000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #6 │ │ │ │ blx 0xffcd5e6e │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - rsbsvs pc, r0, ip, asr #4 │ │ │ │ + eorspl pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ mcr2 7, 4, pc, cr2, cr8, {3} @ │ │ │ │ @ instruction: 0xf1ea2001 │ │ │ │ - sha1c.32 , q14, │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + sha1c.32 , q6, │ │ │ │ + vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf778002d │ │ │ │ andcs pc, r1, r9, ror lr @ │ │ │ │ - stc2l 1, cr15, [r0], #936 @ 0x3a8 │ │ │ │ + ldc2 1, cr15, [r8], #-936 @ 0xfffffc58 │ │ │ │ ... │ │ │ │ addeq r8, r7, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ svcne 0x000b4604 │ │ │ │ @@ -139041,28 +139041,28 @@ │ │ │ │ andlt r6, r2, r3, ror #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi r4, [r0, -r0, lsl #16]! │ │ │ │ - eorseq r6, r3, r4, asr #1 │ │ │ │ + eorseq r5, r3, r4, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r4, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sp], #-1672 @ 0xfffff978 │ │ │ │ addlt r6, r5, sp, lsr #16 │ │ │ │ ldrmi r4, [r2], r4, lsl #12 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf07b00bc │ │ │ │ - strmi pc, [r7], -r1, lsr #22 │ │ │ │ + @ instruction: 0x4607fa79 │ │ │ │ strvs lr, [r0, #-2520] @ 0xfffff628 │ │ │ │ stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0x46201e3a │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ tstpeq r1, r6 @ p-variant is OBSOLETE │ │ │ │ @@ -139131,19 +139131,19 @@ │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ svclt 0x0048015a │ │ │ │ ldrdpl pc, [r8], -r8 │ │ │ │ andge pc, r0, r4, asr #17 │ │ │ │ movwcs lr, #6084 @ 0x17c4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf09c4618 │ │ │ │ - orrslt pc, r0, r7, ror pc @ │ │ │ │ + orrslt pc, r0, pc, asr #29 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ stmdavs r6, {r2, r9, sp} │ │ │ │ @ instruction: 0xf09c4618 │ │ │ │ - cmpplt r0, pc, ror #30 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, r7, asr #29 @ p-variant is OBSOLETE │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ cmncs r7, #96, 14 @ 0x1800000 │ │ │ │ orrsvc pc, r0, #216006656 @ 0xce00000 │ │ │ │ rsbseq pc, r7, #1879048196 @ 0x70000004 │ │ │ │ adccc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ ldrdcs lr, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -139162,15 +139162,15 @@ │ │ │ │ strmi r0, [pc], -r0, lsl #6 │ │ │ │ ldrmi r6, [r1], -r4, asr #32 │ │ │ │ ldrmi r6, [r6], -r4 │ │ │ │ sbcvs r6, r4, r4, lsl #1 │ │ │ │ stmdage r2, {r2, r8, sp, lr} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0819404 │ │ │ │ - blge 0x1566fc │ │ │ │ + blge 0x15645c │ │ │ │ adcvs ip, r8, r7, lsl #22 │ │ │ │ ldrtmi r6, [r0], -r9, ror #1 │ │ │ │ ldmdavs fp!, {r1, r3, r5, r8, sp, lr} │ │ │ │ eorvs r6, sl, #3276800 @ 0x320000 │ │ │ │ ldmdavs r2!, {r0, r8, r9, ip, pc}^ │ │ │ │ ldmvs r2!, {r1, r3, r5, r6, r9, sp, lr} │ │ │ │ ldmvs r2!, {r1, r3, r5, r7, r9, sp, lr}^ │ │ │ │ @@ -139227,30 +139227,30 @@ │ │ │ │ mvnseq pc, r5, asr #17 │ │ │ │ movwvc pc, #9477 @ 0x2505 @ │ │ │ │ @ instruction: 0xf8c56eb2 │ │ │ │ mrcvs 1, 7, r2, cr2, cr8, {7} │ │ │ │ mvnscs pc, r5, asr #17 │ │ │ │ @ instruction: 0xf8c56f32 │ │ │ │ ldr r2, [r7, r0, lsl #4]! │ │ │ │ - blx 0x1254ad8 │ │ │ │ + @ instruction: 0xf9a6f21b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebef478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x131c020 │ │ │ │ strmi fp, [r4], -r3, lsr #1 │ │ │ │ addcs r4, r0, #13631488 @ 0xd00000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp 2, 10, cr15, cr6, cr9, {0} │ │ │ │ + ldcl 2, cr15, [lr, #36]! @ 0x24 │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf080a801 │ │ │ │ - stmdage r1, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf850f081 │ │ │ │ + stmdage r1, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffa8f080 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -139296,87 +139296,87 @@ │ │ │ │ tstpmi r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ @ instruction: 0xf8d56693 │ │ │ │ @ instruction: 0x66d331fc │ │ │ │ andcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x46216713 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - @ instruction: 0xf89af081 │ │ │ │ + @ instruction: 0xfff2f080 │ │ │ │ blmi 0x2e0384 │ │ │ │ blls 0x8f23f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 d11, d11, d16 │ │ │ │ - svclt 0x0000f9a9 │ │ │ │ + svclt 0x0000f909 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x461d6b58 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ - @ instruction: 0xf816f081 │ │ │ │ + @ instruction: 0xff6ef080 │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrtvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ bllt 0xb7244c │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf09c2003 │ │ │ │ - @ instruction: 0xb1b8fdf5 │ │ │ │ + @ instruction: 0xb1b8fd4d │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf7ff9003 │ │ │ │ blls 0x197e60 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ ldc2 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ andlt fp, r4, r0, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 0, cr15, [r4], #-516 @ 0xfffffdfc │ │ │ │ + bllt 0xfe3d4630 │ │ │ │ @ instruction: 0x53b4f24b │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0xba4a4 │ │ │ │ @ instruction: 0xf64bd0d2 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [fp, #1051] @ 0x41b │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf0cb002d │ │ │ │ - strb pc, [r1, r7, asr #25] @ │ │ │ │ + bfc pc, (invalid: 24:1) @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ @ instruction: 0x460f4699 │ │ │ │ stcls 6, cr4, [ip, #-576] @ 0xfffffdc0 │ │ │ │ @ instruction: 0xf0806b68 │ │ │ │ - @ instruction: 0xf64bffbd │ │ │ │ + @ instruction: 0xf64bff15 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5a02397 │ │ │ │ @ instruction: 0xf024745e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2955 @ 0xb8b │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [ip, #624] @ 0x270 │ │ │ │ + ldc2l 0, cr15, [r4], #624 @ 0x270 │ │ │ │ @ instruction: 0x4641b318 │ │ │ │ andls r2, r3, r0, lsl #5 │ │ │ │ mcr 7, 3, pc, cr8, cr7, {3} @ │ │ │ │ strbmi r9, [r9], -r3, lsl #22 │ │ │ │ orrcc r4, r0, #44040192 @ 0x2a00000 │ │ │ │ ldrmi r9, [r8], -r3, lsl #6 │ │ │ │ mrc2 7, 1, pc, cr8, cr15, {7} │ │ │ │ @@ -139390,46 +139390,46 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463083f0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf08143f0 │ │ │ │ - vqdmulh.s , , │ │ │ │ + vqdmulh.s d27, d11, d23 │ │ │ │ vrsra.s64 d21, d18, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r6, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4622d5bf │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ - adcsvc pc, r8, ip, asr #4 │ │ │ │ + rsbsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [r2], #-812 @ 0xfffffcd4 │ │ │ │ + blx 0xfef54852 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebef730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff0 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ blvs 0x11a139c │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0763bb3b │ │ │ │ andcs sp, fp, ip │ │ │ │ - blx 0xff754754 │ │ │ │ + blx 0xd54754 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf09c4618 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, ror #1 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vld4. {d29,d31,d33,d35}, [pc :128], r3 │ │ │ │ mrscs r7, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139439,37 +139439,37 @@ │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ strmi sp, [r1], -r9, asr #11 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ - rscvc pc, r8, ip, asr #4 │ │ │ │ + adcvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2 0, cr15, [r2], {203} @ 0xcb │ │ │ │ + blx 0x1b548f2 │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebef7d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff0 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ blvs 0x11a143c │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ strbeq fp, [r3, -r3, asr #22]! │ │ │ │ andcs sp, fp, ip │ │ │ │ - blx 0xfe3547f4 │ │ │ │ + @ instruction: 0xf9e2f081 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621725e │ │ │ │ @ instruction: 0xf09c4618 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e9 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ mcr2 7, 1, pc, cr8, cr15, {7} @ │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -139479,26 +139479,26 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0xba6b0 │ │ │ │ @ instruction: 0xf64bd0cf │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r8, #1050] @ 0x41a │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf64c2300 │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + vcgt.s8 d18, d12, d0 │ │ │ │ + vshr.s64 q11, q2, #64 │ │ │ │ @ instruction: 0xf0cb002d │ │ │ │ - ldr pc, [lr, r1, asr #23]! │ │ │ │ + @ instruction: 0xe7befb19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebef870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ andls r2, r1, r0, ror #4 │ │ │ │ @ instruction: 0xf09c2003 │ │ │ │ - stmdbls r1, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ biccc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf6ce2277 │ │ │ │ @ instruction: 0xf04f7290 │ │ │ │ @ instruction: 0xf6ce0cad │ │ │ │ mulsvs r9, r0, ip │ │ │ │ @@ -139535,40 +139535,40 @@ │ │ │ │ strbvs r6, [r1, #-1282] @ 0xfffffafe │ │ │ │ andlt r6, r3, r3, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf646bd00 │ │ │ │ - vsubw.s8 q10, q0, d20 │ │ │ │ - @ instruction: 0xf64c0333 │ │ │ │ - vmla.f d16, d0, d0[1] │ │ │ │ - @ instruction: 0xf64c012d │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vqdmlal.s q9, d16, d0[5] │ │ │ │ + vcge.s8 d16, d12, d19 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ + vrhadd.s8 d16, d12, d29 │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ @ instruction: 0xf1e5720c │ │ │ │ - svclt 0x0000fc8b │ │ │ │ - eorsmi pc, r4, r6, asr #12 │ │ │ │ + svclt 0x0000fbe3 │ │ │ │ + rscscs pc, r4, r6, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebef974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - submi pc, ip, #73400320 @ 0x4600000 │ │ │ │ + andcc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8e0f0a5 │ │ │ │ + @ instruction: 0xf838f0a5 │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsr sp │ │ │ │ @ instruction: 0xf918f77b │ │ │ │ @@ -139583,21 +139583,21 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebef9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d231b │ │ │ │ @ instruction: 0xf6494614 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf646012d │ │ │ │ - vmlal.s q10, d0, d0[3] │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ andls r0, r0, #805306371 @ 0x30000003 │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8a6f0a5 │ │ │ │ + @ instruction: 0xfffef0a4 │ │ │ │ biclt r4, ip, r3, lsl #12 │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 12) │ │ │ │ @ instruction: 0xf77b9303 │ │ │ │ stmdavs sl!, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt r8, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @@ -139617,21 +139617,21 @@ │ │ │ │ @ instruction: 0xe7e1ba12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefa70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf646460e │ │ │ │ - vmlal.s q10, d0, d0[3] │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf6490233 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf862f0a5 │ │ │ │ + @ instruction: 0xffbaf0a4 │ │ │ │ movscc pc, #0, 10 │ │ │ │ rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ svceq 0x000ef013 │ │ │ │ tstcs r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r3, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf500dc2b │ │ │ │ @ instruction: 0xf50032b0 │ │ │ │ @@ -139675,23 +139675,23 @@ │ │ │ │ @ instruction: 0xf806f7f5 │ │ │ │ ldr r2, [ip, r4]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefb5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - submi pc, ip, #73400320 @ 0x4600000 │ │ │ │ + andcc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf649231b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ stmdavs r8!, {r0, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffeaf0a4 │ │ │ │ + @ instruction: 0xff42f0a4 │ │ │ │ @ instruction: 0xf4126922 │ │ │ │ tstle sl, r4, lsl #30 │ │ │ │ movscc pc, #0, 10 │ │ │ │ orrscc r4, r0, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf85368e1 │ │ │ │ orrseq r3, r8, r8, lsl #24 │ │ │ │ stmdbcs r1, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @@ -139706,25 +139706,25 @@ │ │ │ │ strbtle r0, [lr], #2009 @ 0x7d9 │ │ │ │ ldreq r6, [r2], fp, ror #18 │ │ │ │ andeq pc, r4, r5, lsl #2 │ │ │ │ subcs fp, r0, #72, 30 @ 0x120 │ │ │ │ tstpeq r1, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00586169 │ │ │ │ movwls r2, #12832 @ 0x3220 │ │ │ │ - @ instruction: 0xf64c6821 │ │ │ │ - vmls.i d16, d0, d0[7] │ │ │ │ + vadd.i8 d22, d12, d17 │ │ │ │ + vaddhn.i16 d23, q0, q14 │ │ │ │ strls r0, [r1], #-1069 @ 0xfffffbd3 │ │ │ │ stmdbvs fp!, {r0, r1, r3, sp, lr, pc}^ │ │ │ │ - msreq (UNDEF: 108), ip │ │ │ │ + msrvc R12_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mrrcne 1, 0, r9, r9, cr1 @ │ │ │ │ subcs r6, r0, #1073741850 @ 0x4000001a │ │ │ │ stmdavs r1!, {r3, r5, r8, sl, fp, ip} │ │ │ │ @ instruction: 0xf64b9303 │ │ │ │ - vmls.i d19, d0, d0[7] │ │ │ │ + vaddhn.i16 d18, q0, q14 │ │ │ │ strls r0, [r0], #-1072 @ 0xfffffbd0 │ │ │ │ stc2 7, cr15, [r2, #668]! @ 0x29c │ │ │ │ adcscc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8d29b03 │ │ │ │ @ instruction: 0xf8422120 │ │ │ │ andlt r6, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -139733,25 +139733,25 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefc44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - submi pc, ip, #73400320 @ 0x4600000 │ │ │ │ + andcc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ @ instruction: 0xf649231b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6490100 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0a4012d │ │ │ │ - orrlt pc, r4, r3, ror pc @ │ │ │ │ + orrlt pc, r4, fp, asr #29 │ │ │ │ blmi 0x520a80 │ │ │ │ blls 0x172aec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139760,34 +139760,34 @@ │ │ │ │ @ instruction: 0xf8d05040 │ │ │ │ movwls r3, #11092 @ 0x2b54 │ │ │ │ @ instruction: 0xffa0f77a │ │ │ │ blls 0x144ef0 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf18c4628 │ │ │ │ - andcs pc, r4, sp, lsl #18 │ │ │ │ + andcs pc, r4, r5, ror #16 │ │ │ │ vaba.s16 q7, q13, │ │ │ │ - svclt 0x0000fe19 │ │ │ │ + svclt 0x0000fd79 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefcd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - submi pc, ip, #73400320 @ 0x4600000 │ │ │ │ + andcc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf649231b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6490100 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0a4012d │ │ │ │ - msrlt CPSR_fs, #43, 30 @ 0xac │ │ │ │ + msrlt CPSR_fs, #2096 @ 0x830 │ │ │ │ svclt 0x00182c01 │ │ │ │ andle r2, pc, r0 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r7, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -139797,41 +139797,41 @@ │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ mrccc 8, 0, APSR_nzcv, cr8, cr0, {6} │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ tstplt r0, r5, asr pc @ p-variant is OBSOLETE │ │ │ │ blt 0x77f750 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - @ instruction: 0xf8c2f18c │ │ │ │ + @ instruction: 0xf81af18c │ │ │ │ ldrb r2, [sp, r4] │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ ldclcc 8, cr15, [r8, #832]! @ 0x340 │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x14cf28 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ vabd.s16 q7, q13, │ │ │ │ - svclt 0x0000fdc1 │ │ │ │ + svclt 0x0000fd21 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r7], -r8, lsl #1 │ │ │ │ - strbmi pc, [ip], #-1606 @ 0xfffff9ba @ │ │ │ │ + strcc pc, [ip], #-1606 @ 0xfffff9ba │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ tstcs fp, #76, 20 @ 0x4c000 │ │ │ │ strmi r9, [r8], r0, lsl #8 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 13, cr15, cr2, cr4, {5} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr4, {5} │ │ │ │ ldrcc pc, [r0, #1280]! @ 0x500 │ │ │ │ @ instruction: 0xf8d54606 │ │ │ │ @ instruction: 0xf8d53120 │ │ │ │ @ instruction: 0xf85300f0 │ │ │ │ @ instruction: 0xf7f31027 │ │ │ │ strmi pc, [r3], -r5, ror #22 │ │ │ │ stmiavs r2, {r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @@ -139842,15 +139842,15 @@ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ blx 0xfeb56bb0 │ │ │ │ @ instruction: 0xf77a9004 │ │ │ │ @ instruction: 0xb110fefb │ │ │ │ blt 0x77f80c │ │ │ │ andcs r9, r4, #4, 6 @ 0x10000000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf868f18c │ │ │ │ + @ instruction: 0xffc0f18b │ │ │ │ blmi 0xca0c1c │ │ │ │ blls 0x272c78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r6, r0, lsl #6 │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139863,16 +139863,16 @@ │ │ │ │ stmib sp, {r0, r1, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf77a0104 │ │ │ │ ldrdlt pc, [r8, -r3]! │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ blt 0x787498 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdbge r4, {r3, r9, sp} │ │ │ │ - @ instruction: 0xf18c4640 │ │ │ │ - andcs pc, r8, sp, lsr r8 @ │ │ │ │ + @ instruction: 0xf18b4640 │ │ │ │ + mulcs r8, r5, pc @ │ │ │ │ @ instruction: 0x4638e7d3 │ │ │ │ @ instruction: 0xf7f09303 │ │ │ │ blls 0x197de8 │ │ │ │ svceq 0x0004f011 │ │ │ │ @ instruction: 0xf506d0de │ │ │ │ @ instruction: 0xf5005000 │ │ │ │ addscc r3, r0, #160, 4 │ │ │ │ @@ -139891,44 +139891,44 @@ │ │ │ │ strb r4, [r2, r3, lsl #12] │ │ │ │ ldrsbteq pc, [r0], #133 @ 0x85 @ │ │ │ │ blx 0xffd56c84 │ │ │ │ ldr r4, [ip, r3, lsl #12]! │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ addeq pc, r1, #134217731 @ 0x8000003 │ │ │ │ vabd.s16 q7, q13, │ │ │ │ - svclt 0x0000fd17 │ │ │ │ + svclt 0x0000fc77 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0xf6464616 │ │ │ │ - vmls.f d20, d0, d0[3] │ │ │ │ + vabal.s8 , d0, d12 │ │ │ │ bmi 0x151a1b8 │ │ │ │ strls r2, [r0, #-795] @ 0xfffffce5 │ │ │ │ @ instruction: 0xf649460f │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ ldmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf6490200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - strmi pc, [r4], -r9, lsr #28 │ │ │ │ + strmi pc, [r4], -r1, lsl #27 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ eorspl pc, r6, r0, lsl #10 │ │ │ │ mcrcs 0, 0, r3, cr3, cr0, {1} │ │ │ │ blne 0x2d706c │ │ │ │ stmdbcc r0, {r0, r2, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf006e8df │ │ │ │ mcrrne 6, 0, r4, fp, cr4 │ │ │ │ stclcs 1, cr6, [ip, #-344]! @ 0xfffffea8 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf92cf04c │ │ │ │ + @ instruction: 0xf884f04c │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ strbeq lr, [r6, #2821] @ 0xb05 │ │ │ │ strtcc lr, [r2], #-2516 @ 0xfffff62c │ │ │ │ @ instruction: 0xf1c26baa │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1a75d8 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -139950,18 +139950,18 @@ │ │ │ │ bl 0xa5310 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ tstplt r0, r3, lsr #28 @ p-variant is OBSOLETE │ │ │ │ blt 0x77f9b4 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - @ instruction: 0xff90f18b │ │ │ │ + cdp2 1, 14, cr15, cr8, cr11, {4} │ │ │ │ ldrb r2, [r6, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf8eaf04c │ │ │ │ + @ instruction: 0xf842f04c │ │ │ │ @ instruction: 0xf504e7bc │ │ │ │ @ instruction: 0xf8d434b0 │ │ │ │ ldreq r3, [sp], -r8, lsl #1 │ │ │ │ vrshl.s8 , q5, │ │ │ │ bl 0xa531c │ │ │ │ strb r0, [r0, r1, lsl #1]! │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ @@ -139977,36 +139977,36 @@ │ │ │ │ strb r0, [sl, r1, lsl #1] │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ umullcc pc, fp, r4, r8 @ │ │ │ │ strle r0, [r9, #2011]! @ 0x7db │ │ │ │ cmppcc fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf04be7bf │ │ │ │ - andls pc, r2, pc, ror pc @ │ │ │ │ + ldrdls pc, [r2], -r7 │ │ │ │ stc2l 7, cr15, [r2, #488]! @ 0x1e8 │ │ │ │ sbcle r2, r0, r0, lsl #16 │ │ │ │ vaba.s16 d14, d26, d28 │ │ │ │ - svclt 0x0000fc63 │ │ │ │ + svclt 0x0000fbc3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf0040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ - submi pc, ip, #73400320 @ 0x4600000 │ │ │ │ + andcc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #1261568 @ 0x134000 │ │ │ │ @ instruction: 0xf649231b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f910b │ │ │ │ @ instruction: 0xf6490100 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0a4012d │ │ │ │ - @ instruction: 0xf500fd75 │ │ │ │ + @ instruction: 0xf500fccd │ │ │ │ @ instruction: 0xf8d333b0 │ │ │ │ @ instruction: 0xf0133260 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ mcrrle 2, 10, r4, lr, cr2 │ │ │ │ lslscc pc, r0, #10 @ │ │ │ │ ldcpl 5, cr15, [r6], #-0 │ │ │ │ @@ -140042,57 +140042,57 @@ │ │ │ │ uhadd16mi fp, r2, r8 │ │ │ │ stmdbge r6, {r1, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ svclt 0x001cba1a │ │ │ │ ldrmi r4, [r4], -r3, ror #12 │ │ │ │ stmib sp, {r4, r9, sp}^ │ │ │ │ @ instruction: 0xf18b3407 │ │ │ │ - @ instruction: 0x2010fed9 │ │ │ │ + andscs pc, r0, r1, lsr lr @ │ │ │ │ stmdaeq r3!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ sbceq lr, r4, r0, lsl #22 │ │ │ │ rsbpl pc, lr, r0, lsl #10 │ │ │ │ movwcs lr, #18896 @ 0x49d0 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldc2l 7, cr15, [r2, #-488] @ 0xfffffe18 │ │ │ │ ldmib sp, {r3, r5, r8, ip, sp, pc}^ │ │ │ │ blt 0x521b60 │ │ │ │ stmib sp, {r0, r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ andcs r3, r8, #4, 4 @ 0x40000000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - cdp2 1, 11, cr15, cr12, cr11, {4} │ │ │ │ + cdp2 1, 1, cr15, cr4, cr11, {4} │ │ │ │ str r2, [r2, r8]! │ │ │ │ @ instruction: 0xf7f44660 │ │ │ │ mulls r4, r1, ip │ │ │ │ ldc2 7, cr15, [lr, #-488]! @ 0xfffffe18 │ │ │ │ blls 0x1c53b4 │ │ │ │ movwls fp, #18971 @ 0x4a1b │ │ │ │ stmdbge r4, {r2, r9, sp} │ │ │ │ @ instruction: 0xf18b4630 │ │ │ │ - andcs pc, r4, fp, lsr #29 │ │ │ │ + andcs pc, r4, r3, lsl #28 │ │ │ │ vaba.s16 d14, d26, d1 │ │ │ │ - svclt 0x0000fbb7 │ │ │ │ + svclt 0x0000fb17 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf0198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - submi pc, ip, #73400320 @ 0x4600000 │ │ │ │ + andcc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #1097728 @ 0x10c000 │ │ │ │ @ instruction: 0xf649231b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf6490100 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0a4012d │ │ │ │ - stccs 12, cr15, [pc], {201} @ 0xc9 │ │ │ │ + stccs 12, cr15, [pc], {33} @ 0x21 │ │ │ │ ldccs 13, cr13, [r9], {90} @ 0x5a │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xecd018 │ │ │ │ blls 0x173048 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r6, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -140129,43 +140129,43 @@ │ │ │ │ movwmi r0, #47442 @ 0xb952 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ @ instruction: 0xb110fcbd │ │ │ │ blt 0x77fc80 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - cdp2 1, 2, cr15, cr10, cr11, {4} │ │ │ │ + stc2 1, cr15, [r2, #556] @ 0x22c │ │ │ │ str r2, [r8, r4]! │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ addeq lr, r4, r0, lsl #22 │ │ │ │ ldccc 8, cr15, [r0, #832]! @ 0x340 │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strb sp, [r9, sp, ror #1]! │ │ │ │ eorspl pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0xf7f33030 │ │ │ │ strdls pc, [r2], -fp │ │ │ │ ldc2 7, cr15, [lr], {122} @ 0x7a │ │ │ │ rscle r2, r2, r0, lsl #16 │ │ │ │ vaba.s16 q7, q13, q7 │ │ │ │ - svclt 0x0000fb1f │ │ │ │ + svclt 0x0000fa7f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf02c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf6464614 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf6490133 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [r6], #-656 @ 0xfffffd70 │ │ │ │ + blx 0xfe455386 │ │ │ │ @ instruction: 0xf77a4606 │ │ │ │ stmdavs r9!, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ blt 0x305500 │ │ │ │ svclt 0x00042c0f │ │ │ │ tstpeq r1, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ stcle 0, cr13, [ip, #-104] @ 0xffffff98 │ │ │ │ @@ -140211,28 +140211,28 @@ │ │ │ │ ldrshtcc r3, [r0], -pc │ │ │ │ @ instruction: 0xf8b2f7f3 │ │ │ │ svclt 0x0000e7ca │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf03c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18a0ff0 │ │ │ │ - @ instruction: 0x4604fe1b │ │ │ │ - cdp2 1, 1, cr15, cr8, cr10, {4} │ │ │ │ + @ instruction: 0x4604fd73 │ │ │ │ + ldc2l 1, cr15, [r0, #-552]! @ 0xfffffdd8 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - cdp2 1, 7, cr15, cr8, cr8, {5} │ │ │ │ + ldc2l 1, cr15, [r0, #672] @ 0x2a0 │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1a84630 │ │ │ │ - @ instruction: 0x4628fc37 │ │ │ │ - @ instruction: 0xf894f18b │ │ │ │ + strtmi pc, [r8], -pc, lsl #23 │ │ │ │ + @ instruction: 0xffecf18a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf18b4070 │ │ │ │ - strtmi fp, [r0], -pc, lsl #17 │ │ │ │ + @ instruction: 0xf18a4070 │ │ │ │ + strtmi fp, [r0], -r7, ror #31 │ │ │ │ cdp2 7, 12, cr15, cr12, cr7, {5} │ │ │ │ blcs 0xb33b4 │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ cdp2 7, 13, cr15, cr14, cr7, {5} │ │ │ │ blcs 0xb33e0 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ cdp2 7, 7, cr15, cr2, cr7, {5} │ │ │ │ @@ -140252,45 +140252,45 @@ │ │ │ │ ldrtcc pc, [r0], r0, lsl #10 @ │ │ │ │ movwcc pc, #2262 @ 0x8d6 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d6d005 │ │ │ │ @ instruction: 0xf4133264 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf646809a │ │ │ │ - vqdmlsl.s q10, d0, d0[3] │ │ │ │ + vabdl.s8 , d0, d12 │ │ │ │ smladxls r0, r3, r7, r0 │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbhi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blx 0x1ad5522 │ │ │ │ + blx 0xff0d5520 │ │ │ │ ldrtcc pc, [r0], r0, lsl #10 @ │ │ │ │ strls r2, [r3], #-1280 @ 0xfffffb00 │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf8d69508 │ │ │ │ @ instruction: 0xf19500f0 │ │ │ │ - @ instruction: 0xf506f989 │ │ │ │ + @ instruction: 0xf506f8e1 │ │ │ │ strmi r7, [r1], r6, lsl #3 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf64ca804 │ │ │ │ - vqdmlal.s q8, d16, d0[3] │ │ │ │ - @ instruction: 0xf64c032d │ │ │ │ - vmlal.s q8, d16, d0[5] │ │ │ │ + vadd.i8 d26, d12, d4 │ │ │ │ + vsubw.s8 , q8, d12 │ │ │ │ + vcgt.s8 d16, d12, d29 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf7a7022d │ │ │ │ smlattcs r4, fp, r8, pc @ │ │ │ │ @ instruction: 0xf19f4648 │ │ │ │ - bge 0x197ec8 │ │ │ │ + bge 0x197c28 │ │ │ │ smlawteq r0, r6, r8, pc @ │ │ │ │ cmppne r1, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ ldrsbteq pc, [r0], #134 @ 0x86 @ │ │ │ │ - @ instruction: 0xf8a6f195 │ │ │ │ + @ instruction: 0xfffef194 │ │ │ │ @ instruction: 0xf7a7a804 │ │ │ │ @ instruction: 0xf506f97f │ │ │ │ strtmi r7, [r0], -r6, lsl #7 │ │ │ │ vrshl.s8 d25, d0, d8 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf6480209 │ │ │ │ vbic.i32 , #9 @ 0x00000009 │ │ │ │ @@ -140318,60 +140318,60 @@ │ │ │ │ @ instruction: 0xf8d636b0 │ │ │ │ @ instruction: 0xf0122260 │ │ │ │ @ instruction: 0xf040080e │ │ │ │ @ instruction: 0x071180d9 │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ strbne pc, [r0, #963] @ 0x3c3 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - @ instruction: 0xf64caf6f │ │ │ │ - vaddl.s8 q8, d16, d16 │ │ │ │ + vmax.f32 q13, q6, │ │ │ │ + vmla.i d23, d0, d0[4] │ │ │ │ @ instruction: 0xf7a7002d │ │ │ │ vmul.i8 , q4, │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strmi r0, [r3], -r9, lsl #4 │ │ │ │ strtmi r9, [r0], -r0, lsl #10 │ │ │ │ biccs pc, r9, r8, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ blx 0xfeed723a │ │ │ │ @ instruction: 0xf649e75a │ │ │ │ vsubw.s8 q10, q8, d5 │ │ │ │ ldmdavc fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf64caf5e │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vrecps.f32 q13, q6, q7 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7a7002d │ │ │ │ strcs pc, [r0, #-2393] @ 0xfffff6a7 │ │ │ │ vmax.s8 d20, d8, d3 │ │ │ │ vmlal.s , d0, d1[6] │ │ │ │ strtmi r0, [r0], -r9, lsl #4 │ │ │ │ teqpcs r9, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7a79500 │ │ │ │ @ instruction: 0xe748fb9b │ │ │ │ tstcs fp, #0, 14 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf8d4012d │ │ │ │ @ instruction: 0xf0a4826c │ │ │ │ - @ instruction: 0xf500fab5 │ │ │ │ + @ instruction: 0xf500fa0d │ │ │ │ @ instruction: 0xf50031b0 │ │ │ │ @ instruction: 0xf5003ab0 │ │ │ │ @ instruction: 0xf8cd36af │ │ │ │ @ instruction: 0xf5018000 │ │ │ │ stmdage r3, {r1, r3, r5, r7, r8, ip, sp, lr} │ │ │ │ - movwne pc, #1612 @ 0x64c @ │ │ │ │ + bicvc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - andsne pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + sbcsvc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strpl lr, [r3, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf64b46a8 │ │ │ │ - vmul.f d19, d0, d0[7] │ │ │ │ + vqdmlal.s q9, d0, d28 │ │ │ │ @ instruction: 0xf1070930 │ │ │ │ @ instruction: 0xf50a0534 │ │ │ │ @ instruction: 0xf5067aaa │ │ │ │ @ instruction: 0x377476d8 │ │ │ │ @ instruction: 0xf830f7a7 │ │ │ │ strcc lr, [r8, #-2] │ │ │ │ andsle r4, ip, pc, lsr #5 │ │ │ │ @@ -140394,77 +140394,77 @@ │ │ │ │ @ instruction: 0x4653f8b1 │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ vmlal.s , d0, d1[5] │ │ │ │ @ instruction: 0xf6480209 │ │ │ │ vmla.f d20, d16, d1[3] │ │ │ │ strls r0, [r0, #-265] @ 0xfffffef7 │ │ │ │ blx 0xdd7342 │ │ │ │ - @ instruction: 0xf64ce73f │ │ │ │ - vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ + vaba.s8 d30, d12, d31 │ │ │ │ + vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf7a7002d │ │ │ │ @ instruction: 0x9600f8dd │ │ │ │ @ instruction: 0xf6484603 │ │ │ │ vmlal.s q8, d0, d1[5] │ │ │ │ strtmi r0, [r0], -r9, lsl #4 │ │ │ │ teqpvs r5, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ blx 0x8d736a │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ ldrtcc pc, [r0], r4, lsl #10 @ │ │ │ │ strbne pc, [r0, #963] @ 0x3c3 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe74aaebb │ │ │ │ - addseq pc, r4, ip, asr #12 │ │ │ │ + subsvc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8c0f7a7 │ │ │ │ @ instruction: 0xf8cd4603 │ │ │ │ strtmi r8, [r0], -r0 │ │ │ │ rsbeq pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ teqpvs r5, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ blx 0x1573a6 │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ strbne pc, [r0, #963] @ 0x3c3 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe72eae9f │ │ │ │ - addeq pc, r4, ip, asr #12 │ │ │ │ + subvc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8a4f7a7 │ │ │ │ strmi r9, [r3], -r0, lsl #14 │ │ │ │ vabd.s16 q7, q13, │ │ │ │ - svclt 0x0000f8e5 │ │ │ │ + svclt 0x0000f845 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf073c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - sbcmi pc, r0, r6, asr #12 │ │ │ │ + addcc pc, r0, r6, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrvc pc, [r8, #1284] @ 0x504 │ │ │ │ - @ instruction: 0xf812f0a4 │ │ │ │ + @ instruction: 0xff6af0a3 │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ mcrr2 7, 14, pc, r0, cr8 @ │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - ldrshteq r6, [r3], -r4 │ │ │ │ + ldrhteq r6, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf077c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f9e1 │ │ │ │ + @ instruction: 0xf500f939 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x9986c │ │ │ │ ldrmi r7, [r8], -sp, lsl #22 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addcs pc, r8, #1107296256 @ 0x42000000 │ │ │ │ addcs pc, r8, r3, asr #17 │ │ │ │ stc 3, cr2, [r1, #448] @ 0x1c0 │ │ │ │ @@ -140474,56 +140474,56 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf07f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f9a7 │ │ │ │ + @ instruction: 0xf500f8ff │ │ │ │ ldc 1, cr3, [pc, #704] @ 0x998d8 │ │ │ │ @ instruction: 0xf5007b0f │ │ │ │ @ instruction: 0xf64c30b1 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vsubl.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf8c1022d │ │ │ │ cmncs r0, #244, 2 @ 0x3d │ │ │ │ ldrdcs pc, [r8], r1 │ │ │ │ addcs pc, r8, #1107296256 @ 0x42000000 │ │ │ │ addcs pc, r8, r1, asr #17 │ │ │ │ blvc 0x1cd4c3c │ │ │ │ bicscc pc, r8, #12648448 @ 0xc10000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f96b │ │ │ │ + @ instruction: 0xf500f8c3 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x99958 │ │ │ │ ldrmi r7, [r8], -lr, lsl #22 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addpl pc, r8, #1107296256 @ 0x42000000 │ │ │ │ addcs pc, r8, r3, asr #17 │ │ │ │ blvc 0x1cd4cac │ │ │ │ @@ -140536,30 +140536,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf08e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f92b │ │ │ │ + @ instruction: 0xf500f883 │ │ │ │ ldc 1, cr3, [pc, #704] @ 0x999d0 │ │ │ │ @ instruction: 0xf5007b13 │ │ │ │ @ instruction: 0xf64c30b1 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8c1032d │ │ │ │ @ instruction: 0xf8d131f4 │ │ │ │ vst4.32 {d19-d22}, [r3], r8 │ │ │ │ @ instruction: 0xf0432384 │ │ │ │ @ instruction: 0xf8c10320 │ │ │ │ stc 0, cr3, [r0, #544] @ 0x220 │ │ │ │ cmncs r8, #112, 22 @ 0x1c000 │ │ │ │ @@ -140572,30 +140572,30 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f8e3 │ │ │ │ + @ instruction: 0xf500f83b │ │ │ │ ldc 2, cr3, [pc, #704] @ 0x99a60 │ │ │ │ @ instruction: 0xf5007b21 │ │ │ │ @ instruction: 0xf64c30b1 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vmla.f d16, d0, d0[2] │ │ │ │ @ instruction: 0xf8c2012d │ │ │ │ vand , , q10 │ │ │ │ vrsra.s64 d16, d0, #60 │ │ │ │ @ instruction: 0xf8d21301 │ │ │ │ vst4.32 {d17-d20}, [r1], r8 │ │ │ │ @ instruction: 0xf8c22142 │ │ │ │ stc 0, cr1, [r0, #544] @ 0x220 │ │ │ │ @@ -140622,30 +140622,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #335872 @ 0x52000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ - @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f87f │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ + @ instruction: 0xf0a3022d │ │ │ │ + @ instruction: 0xf500ffd7 │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99b28 │ │ │ │ @ instruction: 0xf5007b35 │ │ │ │ @ instruction: 0xf64c30b1 │ │ │ │ - vrshr.s64 d17, d4, #64 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ strdcs r2, [r0, -r4] │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ blvs 0xc94f04 │ │ │ │ addeq pc, r9, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r4, #66 @ 0x42 │ │ │ │ @@ -140708,30 +140708,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01222000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf0ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #84, 20 @ 0x54000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500ffcf │ │ │ │ + @ instruction: 0xf500ff27 │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99c88 │ │ │ │ @ instruction: 0xf5007b37 │ │ │ │ @ instruction: 0xf64c30b1 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ @ instruction: 0xf8d3012d │ │ │ │ vhadd.s8 d20, d18, d8 │ │ │ │ vrshr.s64 d16, d21, #60 │ │ │ │ @ instruction: 0xf8c31201 │ │ │ │ vand , q12, q10 │ │ │ │ vaddw.s8 q8, q1, d4 │ │ │ │ @ instruction: 0x43210134 │ │ │ │ @@ -140796,30 +140796,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r2, r0, #1073741828 @ 0x40000004 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01222100 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #335872 @ 0x52000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500ff1b │ │ │ │ + @ instruction: 0xf500fe73 │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99df0 │ │ │ │ @ instruction: 0xf5007b35 │ │ │ │ @ instruction: 0xf64c30b1 │ │ │ │ - vrshr.s64 d17, d16, #64 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ vand q9, q9, q10 │ │ │ │ vsra.s64 d16, d20, #60 │ │ │ │ @ instruction: 0xf8d31101 │ │ │ │ ldc 0, cr2, [pc, #544] @ 0x99d70 │ │ │ │ @ instruction: 0xf4426b2f │ │ │ │ @ instruction: 0xf0421250 │ │ │ │ @@ -140884,30 +140884,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r2, r0, #1073741828 @ 0x40000004 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #335872 @ 0x52000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500fe6b │ │ │ │ + @ instruction: 0xf500fdc3 │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99f50 │ │ │ │ @ instruction: 0xf5007b35 │ │ │ │ @ instruction: 0xf64c30b1 │ │ │ │ - vrshr.s64 d17, d16, #64 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ vand q9, q9, q10 │ │ │ │ vsra.s64 d16, d20, #60 │ │ │ │ @ instruction: 0xf8d31101 │ │ │ │ ldc 0, cr2, [pc, #544] @ 0x99ed0 │ │ │ │ @ instruction: 0xf4426b2f │ │ │ │ @ instruction: 0xf0421250 │ │ │ │ @@ -140972,33 +140972,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r2, r0, #1073741828 @ 0x40000004 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf0fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, sp, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r3, cr2 │ │ │ │ @ instruction: 0xf649231b │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0a30400 │ │ │ │ - @ instruction: 0xf500fdb5 │ │ │ │ + @ instruction: 0xf500fd0d │ │ │ │ @ instruction: 0x460433b0 │ │ │ │ blvc 0xd9547c │ │ │ │ adcscc pc, r1, r0, lsl #10 │ │ │ │ - adcsne pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + rsbseq pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ mvnscs pc, r3, asr #17 │ │ │ │ @ instruction: 0xf8d32100 │ │ │ │ vst4.32 {d18-d21}, [r2], r8 │ │ │ │ @ instruction: 0xf0422242 │ │ │ │ @ instruction: 0xf8c30201 │ │ │ │ stc 0, cr2, [r0, #544] @ 0x220 │ │ │ │ @@ -141020,51 +141020,51 @@ │ │ │ │ rsbcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andcs pc, pc, #34 @ 0x22 │ │ │ │ rscseq pc, r0, #34 @ 0x22 │ │ │ │ andcs pc, r1, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ rsbcs pc, r0, #12779520 @ 0xc30000 │ │ │ │ vqsub.s8 q1, q4, q5 │ │ │ │ - @ instruction: 0x4620e8b4 │ │ │ │ + strtmi lr, [r0], -ip, lsl #16 │ │ │ │ vmla.i8 d26, d0, d2 │ │ │ │ ldrbtcs r4, [ip], #652 @ 0x28c │ │ │ │ vqsub.s8 d25, d12, d0 │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ + vqdmlal.s , d16, d0[5] │ │ │ │ @ instruction: 0xf88d032d │ │ │ │ movwls r5, #8209 @ 0x2011 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf8ad9407 │ │ │ │ @ instruction: 0xf7ef300c │ │ │ │ blmi 0x459004 │ │ │ │ blls 0x773f14 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, sp, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r6], {25} │ │ │ │ + blx 0x1e56732 │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf10ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500fd29 │ │ │ │ + @ instruction: 0xf500fc81 │ │ │ │ @ instruction: 0xf5003cb0 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 4, cr3, [pc, #708] @ 0x9a1e0 │ │ │ │ @ instruction: 0xf8dc7b2a │ │ │ │ ldc 0, cr2, [pc, #544] @ 0x9a144 │ │ │ │ @ instruction: 0xf0426b2a │ │ │ │ stmdbmi r3, {r9, lr}^ │ │ │ │ @@ -141128,58 +141128,58 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstmi r5, r0, lsl #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ - eorseq r6, r3, r0, lsr lr │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ + ldrshteq r6, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf6494605 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2l 0, cr15, [ip], #-652 @ 0xfffffd74 │ │ │ │ + blx 0xff5d62f6 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff3af7ff │ │ │ │ @ instruction: 0x33b1f504 │ │ │ │ ldmib r1, {r0, r1, r2, r8, sp, pc}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ andlt r0, r3, r8, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf12a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #434176 @ 0x6a000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldreq pc, [r0], r3, asr #4 │ │ │ │ strne pc, [r3], -r4, asr #5 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500fc47 │ │ │ │ + @ instruction: 0xf500fb9f │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 4, cr3, [pc, #708] @ 0x9a3a0 │ │ │ │ @ instruction: 0xf64c7b3c │ │ │ │ - vmlal.s , d16, d0[2] │ │ │ │ + vsubl.s8 q8, d16, d8 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ @ instruction: 0xf50021f4 │ │ │ │ @ instruction: 0xf8d33eb2 │ │ │ │ ldrbcs r2, [r8, #-136]! @ 0xffffff78 │ │ │ │ strbeq pc, [r5, #704] @ 0x2c0 @ │ │ │ │ bleq 0xe55778 │ │ │ │ eormi pc, r4, #66 @ 0x42 │ │ │ │ @@ -141264,33 +141264,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r2, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbeq r0, {r0, r1} │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrsmi r3, (UNDEF: 9) │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ - eorseq r6, r3, r0, asr pc │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ + eorseq r6, r3, r0, lsl lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf146c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #462848 @ 0x71000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrvc pc, [r2], -pc, asr #8 │ │ │ │ streq pc, [r4], -sl, asr #5 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500fb65 │ │ │ │ + @ instruction: 0xf500fabd │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 12, cr3, [pc, #708] @ 0x9a564 │ │ │ │ @ instruction: 0xf64c7b43 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vrshr.s64 d16, d8, #64 │ │ │ │ @ instruction: 0xf8d3022d │ │ │ │ @ instruction: 0xf5007088 │ │ │ │ @ instruction: 0xf8c335b2 │ │ │ │ @ instruction: 0x462c21f4 │ │ │ │ @ instruction: 0xf8c3433e │ │ │ │ stc 0, cr6, [ip, #544] @ 0x220 │ │ │ │ @ instruction: 0xf44f7b70 │ │ │ │ @@ -141382,33 +141382,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ beq 0x9a43c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ - ldrhteq r7, [r3], -r0 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ + eorseq r7, r3, r0, ror r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x1e86660 │ │ │ │ @ instruction: 0xf649231b │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d3, d29 │ │ │ │ vmvn.i16 q8, #69 @ 0x0045 │ │ │ │ andls r1, r0, #131072 @ 0x20000 │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x1dd6704 │ │ │ │ + @ instruction: 0xf9ccf0a3 │ │ │ │ movscc pc, #0, 10 │ │ │ │ ldccc 5, cr15, [r1] │ │ │ │ blvc 0x1255b00 │ │ │ │ - rscne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrdvs pc, [ip], r3 │ │ │ │ ldrcc pc, [r2, #1280]! @ 0x500 │ │ │ │ ldrdvc pc, [r8], r3 │ │ │ │ cdpvc 6, 1, cr15, cr3, cr0, {2} │ │ │ │ cdpne 2, 1, cr15, cr1, cr0, {6} │ │ │ │ ldreq pc, [r0], -r6, asr #32 │ │ │ │ @@ -141506,29 +141506,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ - eorseq r7, r3, r0, ror r3 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ + eorseq r7, r3, r0, lsr r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x1f86858 │ │ │ │ @ instruction: 0xf649231b │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ vmlal.s8 q9, d1, d18 │ │ │ │ andls r0, r0, #1114112 @ 0x110000 │ │ │ │ - adcvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rsbvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf978f0a3 │ │ │ │ + @ instruction: 0xf8d0f0a3 │ │ │ │ adcscc pc, r0, #0, 10 │ │ │ │ ldrtcc pc, [r1], #1280 @ 0x500 @ │ │ │ │ blvc 0x1255cf8 │ │ │ │ ldc 6, cr4, [pc, #76] @ 0x9a6cc │ │ │ │ @ instruction: 0xf8d26b47 │ │ │ │ vhadd.s8 d21, d17, d12 │ │ │ │ vorr.i32 d17, #285212672 @ 0x11000000 │ │ │ │ @@ -141633,33 +141633,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbeq r0, {r0, r1} │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ - ldrsbteq r7, [r3], -r0 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ + mlaseq r3, r0, r2, r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #487424 @ 0x77000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbpl pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ strne pc, [pc], #-708 @ 0x9a868 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ - @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500f875 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ + @ instruction: 0xf0a2022d │ │ │ │ + @ instruction: 0xf500ffcd │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 12, cr3, [pc, #708] @ 0x9ab44 │ │ │ │ @ instruction: 0xf64c7b45 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vrshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf8d3022d │ │ │ │ @ instruction: 0xf500608c │ │ │ │ @ instruction: 0xf8d335b2 │ │ │ │ @ instruction: 0xf6407088 │ │ │ │ vmov.i8 d23, #3 @ 0x03 │ │ │ │ @ instruction: 0xf0461e11 │ │ │ │ @ instruction: 0xf8c30610 │ │ │ │ @@ -141756,16 +141756,16 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ - eorseq r7, r3, r0, ror r3 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ + eorseq r7, r3, r0, lsr r2 │ │ │ │ movscc pc, #0, 10 │ │ │ │ tstcs pc, r0, lsl r5 @ │ │ │ │ mvnseq pc, r0, asr #5 │ │ │ │ stcpl 4, cr15, [r9], {79} @ 0x4f │ │ │ │ stcne 2, cr15, [r1], {193} @ 0xc1 │ │ │ │ msrmi SPSR_, #13828096 @ 0xd30000 │ │ │ │ adcscc pc, r1, r0, lsl #10 │ │ │ │ @@ -141839,23 +141839,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #503808 @ 0x7b000 │ │ │ │ - @ instruction: 0x71b8f649 │ │ │ │ + cmnpvs r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf0a2022d │ │ │ │ - @ instruction: 0xf500fee5 │ │ │ │ + @ instruction: 0xf500fe3d │ │ │ │ ldc 4, cr3, [pc, #704] @ 0x9ae5c │ │ │ │ @ instruction: 0xf64c7b4a │ │ │ │ - vsubw.s8 q9, q0, d8 │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ subcs r0, r3, #-1275068416 @ 0xb4000000 │ │ │ │ ldrdne pc, [ip], r4 │ │ │ │ cdpcc 5, 11, cr15, cr2, cr0, {0} │ │ │ │ mvnscc pc, r4, asr #17 │ │ │ │ @ instruction: 0x33b1f500 │ │ │ │ ldrdpl pc, [r8], r4 │ │ │ │ tstpeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -141959,15 +141959,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r1, r1, r1, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrsmi r3, (UNDEF: 1) │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsvc lr, pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, lsr #28 │ │ │ │ + eorseq r6, r3, r4, ror #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf1f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @@ -147759,16 +147759,16 @@ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #720]! @ 0x2d0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - vadd.i8 d19, d8, d1 │ │ │ │ - vrsra.s64 d16, d0, #64 │ │ │ │ + @ instruction: 0xf6473801 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ addlt r0, r7, r3, lsr r3 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ eormi pc, r0, r3, asr r8 @ │ │ │ │ ldc2l 7, cr15, [ip, #700] @ 0x2bc │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r1, {r0, r2, ip, pc} │ │ │ │ @@ -147786,15 +147786,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - orrseq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + cmppvc r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18caa0 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdavs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [r6, #700]! @ 0x2bc │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -147813,15 +147813,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - orrseq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + cmppvc r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18cb0c │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [r0, #-700]! @ 0xfffffd44 │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -147840,15 +147840,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - orrseq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + cmppvc r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18cb78 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdbvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [sl, #-700]! @ 0xfffffd44 │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -147991,15 +147991,15 @@ │ │ │ │ strtmi r4, [r6], ip, lsr #13 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ @ instruction: 0xf8cd9b07 │ │ │ │ @ instruction: 0xf8cdc010 │ │ │ │ pop {r2, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c74070 │ │ │ │ svclt 0x0000b9c1 │ │ │ │ - ldrhteq r8, [r3], -r0 │ │ │ │ + eorseq r7, r3, r0, ror pc │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #26 │ │ │ │ addsmi r4, sp, #24117248 @ 0x1700000 │ │ │ │ b 0x14873f4 │ │ │ │ blls 0x23ff68 │ │ │ │ bl 0x1d87c00 │ │ │ │ ble 0x3e3c14 │ │ │ │ @@ -148010,15 +148010,15 @@ │ │ │ │ strls r4, [r7], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r2!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strls r4, [r5], #-1555 @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c840f0 │ │ │ │ svclt 0x0000ba29 │ │ │ │ - eorseq r8, r3, r0, lsr #2 │ │ │ │ + eorseq r7, r3, r0, ror #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3b2660 │ │ │ │ bls 0x2dfc24 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ adcsmi r9, r4, #9216 @ 0x2400 │ │ │ │ @@ -148032,15 +148032,15 @@ │ │ │ │ @ instruction: 0xf7c741f0 │ │ │ │ @ instruction: 0xed9fb979 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ pop {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf7c841f0 │ │ │ │ svclt 0x0000bc79 │ │ │ │ ... │ │ │ │ - mlaseq r3, r0, r1, r8 │ │ │ │ + eorseq r8, r3, r0, asr r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x2b0e88 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ svcls 0x000917dc │ │ │ │ svclt 0x000842b4 │ │ │ │ andle r4, sp, fp, lsr #5 │ │ │ │ @@ -148051,15 +148051,15 @@ │ │ │ │ strls lr, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt lr, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smladls r6, r3, r6, r4 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c841f0 │ │ │ │ svclt 0x0000b9d5 │ │ │ │ - eorseq r8, r3, r0, lsl #4 │ │ │ │ + eorseq r8, r3, r0, asr #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3c88ec │ │ │ │ ldmib sp, {sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0x1499cec │ │ │ │ adcmi r7, r3, #236, 6 @ 0xb0000003 │ │ │ │ ldrbmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ @@ -148073,35 +148073,35 @@ │ │ │ │ @ instruction: 0xf7c743f0 │ │ │ │ @ instruction: 0xf11eb925 │ │ │ │ movwls r3, #29695 @ 0x73ff │ │ │ │ ldrbtcc pc, [pc], #324 @ 0xa0d04 @ │ │ │ │ pop {r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf7c943f0 │ │ │ │ svclt 0x0000bcb5 │ │ │ │ - eorseq r8, r3, r0, ror r2 │ │ │ │ + eorseq r8, r3, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f4b06 │ │ │ │ blx 0x3a3d8e │ │ │ │ strmi r3, [r8], -r0, lsl #24 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf7c7c008 │ │ │ │ svclt 0x0000b90b │ │ │ │ - eorseq r8, r3, r0, ror #5 │ │ │ │ + eorseq r8, r3, r0, lsr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x120cfd0 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ strvs lr, [r8, #-2525]! @ 0xfffff623 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb r0, {r0, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm r8, {r0, r9, ip, sp, lr, pc} │ │ │ │ blmi 0x1029588 │ │ │ │ movwls r4, #37026 @ 0x90a2 │ │ │ │ tstls r0, #1610612745 @ 0x60000009 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ tsteq r1, r5, ror fp │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ @@ -148155,29 +148155,29 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stcls 6, cr4, [fp], #-128 @ 0xffffff80 │ │ │ │ ldrtmi r9, [sl], -sl, lsr #22 │ │ │ │ strls r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf906f7c8 │ │ │ │ vabd.s16 q7, q9, q10 │ │ │ │ - svclt 0x0000fc4f │ │ │ │ + svclt 0x0000fbaf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r8, r3, r0, asr r3 │ │ │ │ + eorseq r8, r3, r0, lsl r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x110d100 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ strtpl lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmia r8!, {r0, r9, ip, sp, lr, pc} │ │ │ │ + stmda r0, {r0, r9, ip, sp, lr, pc} │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -148227,72 +148227,72 @@ │ │ │ │ stcge 4, cr9, [r4], {1} │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ strmi pc, [r8], #-2818 @ 0xfffff4fe │ │ │ │ strls r9, [r2], #-2602 @ 0xfffff5d6 │ │ │ │ @ instruction: 0xffe8f7c6 │ │ │ │ vaba.s16 q7, q9, │ │ │ │ - svclt 0x0000fbbf │ │ │ │ + svclt 0x0000fb1f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r8, r3, r8, asr r3 │ │ │ │ + eorseq r8, r3, r8, lsl r2 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2802 │ │ │ │ blls 0x191fd4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xff6deec4 │ │ │ │ - eorseq r8, r3, r0, ror #6 │ │ │ │ + eorseq r8, r3, r0, lsr #4 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b282a │ │ │ │ blls 0x191ffc │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xff1deeec │ │ │ │ - ldrsbteq r8, [r3], -r0 │ │ │ │ + mlaseq r3, r0, r2, r8 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2852 │ │ │ │ blls 0x192024 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfecdef14 │ │ │ │ - eorseq r8, r3, r0, asr #8 │ │ │ │ + eorseq r8, r3, r0, lsl #6 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b287a │ │ │ │ blls 0x19204c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe7def3c │ │ │ │ - ldrhteq r8, [r3], -r0 │ │ │ │ + eorseq r8, r3, r0, ror r3 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b28a2 │ │ │ │ blls 0x192074 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe2def64 │ │ │ │ - eorseq r8, r3, r0, lsr #10 │ │ │ │ + eorseq r8, r3, r0, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldceq 2, cr15, [r0], {72} @ 0x48 │ │ │ │ + mrrcvc 6, 4, pc, r0, cr7 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd278 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4500 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148303,15 +148303,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf82a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldceq 2, cr15, [r0], {72} @ 0x48 │ │ │ │ + mrrcvc 6, 4, pc, r0, cr7 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd2c4 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4510 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148325,15 +148325,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf82ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x232940 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - orrseq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + cmppvc r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ @@ -148348,15 +148348,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x23299c │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - orrseq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + cmppvc r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ @@ -148371,15 +148371,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf83a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x2329f8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - orrseq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + cmppvc r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ @@ -148394,15 +148394,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x232a54 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - orrseq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + cmppvc r0, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ @@ -148411,42 +148411,42 @@ │ │ │ │ cdp2 7, 15, cr15, cr2, cr5, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ - vmin.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + @ instruction: 0xf6474611 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ cdplt 7, 12, cr15, cr12, cr5, {6} │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ - vmin.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + @ instruction: 0xf6474611 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ cdplt 7, 11, cr15, cr2, cr5, {6} │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ - vmin.s8 d20, d8, d1 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + @ instruction: 0xf6474611 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -148495,15 +148495,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0x1d5f2b6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r0, lsr #12 │ │ │ │ + eorseq r8, r3, r0, ror #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -148548,15 +148548,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0x2df38a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mlaseq r3, r0, r6, r8 │ │ │ │ + eorseq r8, r3, r0, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf8688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff6cf7ae │ │ │ │ @@ -148586,15 +148586,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0xfefdf420 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r0, lsl #14 │ │ │ │ + eorseq r8, r3, r0, asr #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -148639,60 +148639,60 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0x155f4f4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r0, ror r7 │ │ │ │ + eorseq r8, r3, r0, lsr r6 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2e6a │ │ │ │ blls 0x19263c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmialt r4!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorseq r8, r3, r0, ror #15 │ │ │ │ + eorseq r8, r3, r0, lsr #13 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2e92 │ │ │ │ blls 0x192664 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmlt r0, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorseq r8, r3, r0, asr r8 │ │ │ │ + eorseq r8, r3, r0, lsl r7 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2eba │ │ │ │ blls 0x19268c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt ip!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - eorseq r8, r3, r0, asr #17 │ │ │ │ + eorseq r8, r3, r0, lsl #15 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2ee2 │ │ │ │ blls 0x1926b4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmdalt r8!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - eorseq r8, r3, r0, lsr r9 │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldceq 2, cr15, [r0], {72} @ 0x48 │ │ │ │ + mrrcvc 6, 4, pc, r0, cr7 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd8b8 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4910 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148703,15 +148703,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf88e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldceq 2, cr15, [r0], {72} @ 0x48 │ │ │ │ + mrrcvc 6, 4, pc, r0, cr7 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd904 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4920 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148722,15 +148722,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf892c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldceq 2, cr15, [r0], {72} @ 0x48 │ │ │ │ + mrrcvc 6, 4, pc, r0, cr7 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd950 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4930 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148741,15 +148741,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldceq 2, cr15, [r0], {72} @ 0x48 │ │ │ │ + mrrcvc 6, 4, pc, r0, cr7 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd99c │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4940 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148760,15 +148760,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf89c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldceq 2, cr15, [r0], {72} @ 0x48 │ │ │ │ + mrrcvc 6, 4, pc, r0, cr7 @ │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd9e8 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4950 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148784,159 +148784,159 @@ │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b3086 │ │ │ │ blls 0x192858 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0096f7c6 │ │ │ │ - ldrshteq r8, [r3], -r0 │ │ │ │ + ldrhteq r8, [r3], -r0 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b30ae │ │ │ │ blls 0x192880 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0082f7c6 │ │ │ │ - eorseq r8, r3, r4, asr #20 │ │ │ │ + eorseq r8, r3, r4, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aa8f6 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0064f7c6 │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, ip, ip, asr #12 │ │ │ │ + adcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc025e │ │ │ │ - svclt 0x0000fbe1 │ │ │ │ - mlaseq r3, r8, sl, r8 │ │ │ │ - eorseq r8, r3, r8, lsr #21 │ │ │ │ + svclt 0x0000fb39 │ │ │ │ + eorseq r8, r3, r8, asr r9 │ │ │ │ + eorseq r8, r3, r8, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aa952 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0036f7c6 │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, ip, ip, asr #12 │ │ │ │ + adcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc02a6 │ │ │ │ - svclt 0x0000fbb3 │ │ │ │ - eorseq r8, r3, r8, lsl fp │ │ │ │ - eorseq r8, r3, r8, lsr #22 │ │ │ │ + svclt 0x0000fb0b │ │ │ │ + ldrsbteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aa9ae │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0008f7c6 │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, ip, ip, asr #12 │ │ │ │ + adcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc02ee │ │ │ │ - svclt 0x0000fb85 │ │ │ │ - mlaseq r3, r8, fp, r8 │ │ │ │ - eorseq r8, r3, r8, lsr #23 │ │ │ │ + svclt 0x0000fadd │ │ │ │ + eorseq r8, r3, r8, asr sl │ │ │ │ + eorseq r8, r3, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aaa0a │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 7, 13, cr15, cr10, cr6, {6} │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, ip, ip, asr #12 │ │ │ │ + adcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc1236 │ │ │ │ - svclt 0x0000fb57 │ │ │ │ - ldrshteq r8, [r3], -ip │ │ │ │ - eorseq r8, r3, ip, lsl #24 │ │ │ │ + svclt 0x0000faaf │ │ │ │ + ldrhteq r8, [r3], -ip │ │ │ │ + eorseq r8, r3, ip, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c85f6 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ blt 0xfe25f910 │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, ip, ip, asr #12 │ │ │ │ + adcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc1245 │ │ │ │ - svclt 0x0000fb2d │ │ │ │ - eorseq r8, r3, r0, ror #24 │ │ │ │ - eorseq r8, r3, r0, ror ip │ │ │ │ + svclt 0x0000fa85 │ │ │ │ + eorseq r8, r3, r0, lsr #22 │ │ │ │ + eorseq r8, r3, r0, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c864a │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ blt 0x17df964 │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, ip, ip, asr #12 │ │ │ │ + adcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc1259 │ │ │ │ - svclt 0x0000fb03 │ │ │ │ - eorseq r8, r3, r4, asr #25 │ │ │ │ - ldrsbteq r8, [r3], -r4 │ │ │ │ + svclt 0x0000fa5b │ │ │ │ + eorseq r8, r3, r4, lsl #23 │ │ │ │ + mlaseq r3, r4, fp, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf8c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -148946,22 +148946,22 @@ │ │ │ │ blls 0x1d1aac │ │ │ │ @ instruction: 0xf984f7c5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andpl pc, ip, ip, asr #12 │ │ │ │ + sbccc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1dc6216 │ │ │ │ - svclt 0x0000facf │ │ │ │ - eorseq r8, r3, r8, lsr #26 │ │ │ │ + svclt 0x0000fa27 │ │ │ │ + eorseq r8, r3, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf8cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -148971,22 +148971,22 @@ │ │ │ │ blls 0x1d1b10 │ │ │ │ @ instruction: 0xf952f7c5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andpl pc, ip, ip, asr #12 │ │ │ │ + sbccc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc1268 │ │ │ │ - svclt 0x0000fa9d │ │ │ │ - eorseq r8, r3, r8, lsr sp │ │ │ │ + svclt 0x0000f9f5 │ │ │ │ + ldrshteq r8, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r0, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @@ -148994,23 +148994,23 @@ │ │ │ │ @ instruction: 0xf7c87b00 │ │ │ │ andlt pc, r4, fp, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64cbd10 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ blmi 0x1a1c38 │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1cde2fc │ │ │ │ + @ instruction: 0xf9c8f1dc │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r8, asr #26 │ │ │ │ + eorseq r8, r3, r8, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blls 0x23361c │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ ldc 1, cr13, [pc, #116] @ 0xa1c28 │ │ │ │ @@ -149025,23 +149025,23 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46084614 │ │ │ │ stcmi 6, cr4, [fp], {33} @ 0x21 │ │ │ │ strls r4, [r6], #-1634 @ 0xfffff99e │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c64010 │ │ │ │ andcs fp, r0, fp, lsl #19 │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf920f1a5 │ │ │ │ + @ instruction: 0xf878f1a5 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r8, asr sp │ │ │ │ - eorseq r8, r3, r4, ror sp │ │ │ │ + eorseq r8, r3, r8, lsl ip │ │ │ │ + eorseq r8, r3, r4, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, lr, lsl #13 │ │ │ │ blls 0x22bc30 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -149059,107 +149059,107 @@ │ │ │ │ @ instruction: 0x46724611 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0x4c0cfb0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c64010 │ │ │ │ andcs fp, r0, r7, asr #18 │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8dcf1a5 │ │ │ │ + @ instruction: 0xf834f1a5 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r4, lsl #27 │ │ │ │ - ldrhteq r8, [r3], -ip │ │ │ │ + eorseq r8, r3, r4, asr #24 │ │ │ │ + eorseq r8, r3, ip, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c88ca │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt ip, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, ip, ip, asr #12 │ │ │ │ + adcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc12cf │ │ │ │ - svclt 0x0000f9c3 │ │ │ │ - eorseq r8, r3, ip, asr #27 │ │ │ │ - ldrsbteq r8, [r3], -ip │ │ │ │ + svclt 0x0000f91b │ │ │ │ + eorseq r8, r3, ip, lsl #25 │ │ │ │ + mlaseq r3, ip, ip, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c891e │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt r2!, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, ip, ip, asr #12 │ │ │ │ + adcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc220a │ │ │ │ - svclt 0x0000f999 │ │ │ │ - eorseq r8, r3, r0, lsr lr │ │ │ │ - eorseq r8, r3, r0, asr #28 │ │ │ │ + svclt 0x0000f8f1 │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ + eorseq r8, r3, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c8972 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r8, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, ip, ip, asr #12 │ │ │ │ + adcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc224e │ │ │ │ - svclt 0x0000f96f │ │ │ │ - mlaseq r3, r4, lr, r8 │ │ │ │ - eorseq r8, r3, r4, lsr #29 │ │ │ │ + svclt 0x0000f8c7 │ │ │ │ + eorseq r8, r3, r4, asr sp │ │ │ │ + eorseq r8, r3, r4, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c89c6 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt lr, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, ip, ip, asr #12 │ │ │ │ + adcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc2289 │ │ │ │ - svclt 0x0000f945 │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ - eorseq r8, r3, r8, lsl #30 │ │ │ │ + svclt 0x0000f89d │ │ │ │ + ldrhteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf8ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -149213,22 +149213,22 @@ │ │ │ │ blls 0x1a4eec │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xff6cf7c4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andspl pc, ip, ip, asr #12 │ │ │ │ + sbcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1dc229e │ │ │ │ - svclt 0x0000f8b9 │ │ │ │ - eorseq r8, r3, ip, asr pc │ │ │ │ + svclt 0x0000f811 │ │ │ │ + eorseq r8, r3, ip, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf9108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstle r7, r2, lsl #16 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ @@ -149238,22 +149238,22 @@ │ │ │ │ blls 0x1a4f50 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xff3af7c4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + asrcc pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andspl pc, ip, ip, asr #12 │ │ │ │ + sbcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ - @ instruction: 0xf1dc22a6 │ │ │ │ - svclt 0x0000f887 │ │ │ │ - eorseq r8, r3, ip, ror #30 │ │ │ │ + @ instruction: 0xf1db22a6 │ │ │ │ + svclt 0x0000ffdf │ │ │ │ + eorseq r8, r3, ip, lsr #28 │ │ │ │ svceq 0x0001f011 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ rscscs fp, pc, #20, 30 @ 0x50 │ │ │ │ streq r2, [fp, r0, lsl #4] │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ smlsldxeq r4, fp, pc, r2 @ │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @@ -149321,22 +149321,22 @@ │ │ │ │ stmibvs r2, {r2, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r8, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - tstpne r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bicsvc pc, r8, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrpl R12_fiq, ip │ │ │ │ + mvncc pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subpl pc, r8, ip, asr #12 │ │ │ │ + andmi pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffdef1db │ │ │ │ + @ instruction: 0xff36f1db │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebf92b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x4603c05c │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0x4608d017 │ │ │ │ @@ -149348,21 +149348,21 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andeq lr, ip, #164864 @ 0x28400 │ │ │ │ pop {r0, r3, r4, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf7b34008 │ │ │ │ pop {r0, r2, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7b34008 │ │ │ │ @ instruction: 0xf64cb94d │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ blmi 0x1221c0 │ │ │ │ andne pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xffacf1db │ │ │ │ - eorseq r9, r3, r0, lsr r1 │ │ │ │ + @ instruction: 0xff04f1db │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf9320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ umulllt r2, r5, r7, r3 │ │ │ │ tstls r3, ip, lsl r8 │ │ │ │ @@ -150628,15 +150628,15 @@ │ │ │ │ usada8vs r5, sp, pc, r0 @ │ │ │ │ strcc pc, [r0, #1294]! @ 0x50e │ │ │ │ @ instruction: 0xf8553590 │ │ │ │ strteq r5, [sp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf041bf48 │ │ │ │ @ instruction: 0xf1400180 │ │ │ │ @ instruction: 0xf647808d │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vshl.s64 q8, q0, #0 │ │ │ │ @ instruction: 0xf8c00532 │ │ │ │ @ instruction: 0xf855108c │ │ │ │ vaddl.u8 , d2, d17 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ vshr.u64 d21, d4, #62 │ │ │ │ @ instruction: 0xf0012580 │ │ │ │ @ instruction: 0xf8c00103 │ │ │ │ @@ -150968,19 +150968,19 @@ │ │ │ │ @ instruction: 0xf7b140f8 │ │ │ │ svclt 0x0000bc95 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfac40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ blmi 0x123f08 │ │ │ │ strdls r2, [r0], -fp │ │ │ │ - @ instruction: 0xf9f4f1a3 │ │ │ │ - eorseq r9, r3, r8, asr r1 │ │ │ │ + @ instruction: 0xf94cf1a3 │ │ │ │ + eorseq r9, r3, r8, lsl r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfac68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ ldmdale r2!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ @@ -151303,97 +151303,97 @@ │ │ │ │ strmi r0, [r3], #-0 │ │ │ │ ldcleq 8, cr15, [r0, #324]! @ 0x144 │ │ │ │ ldmiblt ip, {r0, r2, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq ip, r6, r8 │ │ │ │ beq 0xfe391380 │ │ │ │ cdpne 3, 8, cr15, cr1, cr1, {6} │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - stmib r0, {r0, r1, r9, lr}^ │ │ │ │ - vmull.u8 q9, d1, d2 │ │ │ │ - vsubl.u8 , d1, d1 │ │ │ │ - stmib r0, {r8, ip, lr}^ │ │ │ │ - andvs r3, r1, r4, lsl #4 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - vsubw.u8 q9, , d1 │ │ │ │ - vmlal.u q10, d1, d2[0] │ │ │ │ - vqdmulh.s q9, , d2[0] │ │ │ │ - addsmi r3, sl, r3, lsl #2 │ │ │ │ - bl 0x17c1d4 │ │ │ │ - stmib r0, {r2, r3, r6, r8, r9}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + vaddl.u8 q11, d17, d2 │ │ │ │ + mrsvs r5, R11_usr │ │ │ │ + movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + smlabtne r1, r1, r3, pc @ │ │ │ │ + subvs r6, r3, r2 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ + movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + bl 0x1303d8 │ │ │ │ + subseq r0, fp, ip, asr #4 │ │ │ │ + stmib r0, {r0, r7, sp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + bl 0x1748f8 │ │ │ │ + subvs r0, r3, ip, asr #6 │ │ │ │ vmlsl.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0031c81 │ │ │ │ - andcs r0, r1, #28, 6 @ 0x70000000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtcs pc, r2, r1, r3 @ │ │ │ │ - blx 0x3bc20c │ │ │ │ - andvs pc, r3, r2, lsl #6 │ │ │ │ - subeq lr, r1, #2048 @ 0x800 │ │ │ │ - andcs r6, r0, r2, asr #32 │ │ │ │ + @ instruction: 0xf0031181 │ │ │ │ + subseq r0, r2, ip, lsl r3 │ │ │ │ + andvs r4, r2, fp, lsl #6 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1866448 │ │ │ │ - bleq 0xff363224 │ │ │ │ + blx 0x1866444 │ │ │ │ + bleq 0xff363220 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ cmnpmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u , d17, d3[2] │ │ │ │ - vsubl.u8 q9, d1, d3 │ │ │ │ - cmpvs r2, r3, lsl #24 │ │ │ │ + vsubl.u8 q10, d1, d3 │ │ │ │ + sbcvs r5, r2, r0, asr #25 │ │ │ │ vshr.u64 d16, d11, #63 │ │ │ │ - @ instruction: 0xf8c052c0 │ │ │ │ - vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ - orrvs r4, r3, r3, lsl #2 │ │ │ │ - smlabtcs r2, r0, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - movwcs r3, #3075 @ 0xc03 │ │ │ │ - @ instruction: 0xf8c06082 │ │ │ │ - vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ - andvs r1, r2, r1, lsl #24 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - andsgt pc, r8, r0, asr #17 │ │ │ │ - tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ - smlalbtvs r6, r1, r2, r0 │ │ │ │ - bicvs r6, r3, r3, asr #32 │ │ │ │ + @ instruction: 0xf8c03203 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + orrvs r2, r3, r3, lsl #2 │ │ │ │ + smlabtcs r4, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - vsubw.u8 q9, , d1 │ │ │ │ - tstvs r2, r0, asr #24 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - vsubl.u8 q10, d1, d3 │ │ │ │ - stmib r0, {r7, r8, r9, sp}^ │ │ │ │ - sbclt ip, r9, #536870912 @ 0x20000000 │ │ │ │ - cmpvs r1, r3 │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + andsgt pc, r4, r0, asr #17 │ │ │ │ + vaddl.u8 q11, d17, d2 │ │ │ │ + bicvs r4, r3, r3, lsl #24 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + smlabtne r1, r1, r3, pc @ │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + andcs r6, r0, r1, lsl #3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + subcs pc, r0, #67108867 @ 0x4000003 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + movwcs lr, #10688 @ 0x29c0 │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + vmlal.u , d17, d2[2] │ │ │ │ + vsubw.u8 , , d3 │ │ │ │ + stmib r0, {r7, r8, sp}^ │ │ │ │ + andvs r3, r1, r4, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ @@ -151408,381 +151408,319 @@ │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ beq 0xfe39152c │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - andsgt pc, r4, r0, asr #17 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - orrne pc, r1, r1, asr #7 │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf8c0430b │ │ │ │ - stmib r0, {r2, sp, lr, pc}^ │ │ │ │ - tstvs r3, r2, lsl #4 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + @ instruction: 0xf04f2201 │ │ │ │ + b 0x1167944 │ │ │ │ + andvs r0, r2, ip, lsl #6 │ │ │ │ andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - andgt lr, r0, #192, 18 @ 0x300000 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - smlabtcs r3, r1, r3, pc @ │ │ │ │ - stmib r0, {r1, r8, sp, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #2 │ │ │ │ + and pc, r4, r0, asr #17 │ │ │ │ + smlabtne r1, r1, r3, pc @ │ │ │ │ + smlalbbvs r6, r1, r2, r0 │ │ │ │ + andcs r6, r0, r3, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ + andeq pc, pc, #1 │ │ │ │ stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - vqdmulh.s , , d0[0] │ │ │ │ - @ instruction: 0xf8c04203 │ │ │ │ - bicvs ip, r3, r8 │ │ │ │ - mcrrpl 3, 12, pc, r0, cr1 @ │ │ │ │ - @ instruction: 0xf0016183 │ │ │ │ - @ instruction: 0xf8c0010f │ │ │ │ - sbcvs ip, r2, r4 │ │ │ │ - andcs r6, r0, r1, asr #2 │ │ │ │ + stmib r0, {r1, r7, sp, lr}^ │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + vsubw.u8 , , d0 │ │ │ │ + stmib r0, {r0, r1, r8, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vsubw.u8 q9, , d0 │ │ │ │ - @ instruction: 0xf0013c03 │ │ │ │ - @ instruction: 0xf8c0020f │ │ │ │ - andvs ip, r3, r0, lsl r0 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ stclpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - movwcc lr, #27072 @ 0x69c0 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - @ instruction: 0x3c01e9c0 │ │ │ │ - smlalbtvs r6, r2, r1, r0 │ │ │ │ + mrsvs r2, SPSR_svc │ │ │ │ + vmla.f q11, , d3[0] │ │ │ │ + orrvs r4, r3, r3, lsl #4 │ │ │ │ + andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ + mcrrpl 3, 12, pc, r0, cr1 @ │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + stmib r0, {r0, r1, r8, ip, sp}^ │ │ │ │ + tstvs r1, r0, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + smlalbtvs r5, r2, r0, ip │ │ │ │ + movwcc lr, #2496 @ 0x9c0 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + movwcc lr, #27072 @ 0x69c0 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + stmib r0, {r1, r8, sp, lr}^ │ │ │ │ + andcs ip, r0, r2, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ mvnseq pc, #3 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - @ instruction: 0xf04f4313 │ │ │ │ - vmull.p8 q8, d1, d1 │ │ │ │ + sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + vaddl.u8 q11, d17, d2 │ │ │ │ @ instruction: 0xf8c04203 │ │ │ │ - @ instruction: 0xf8c0c010 │ │ │ │ - vaddl.u8 q15, d1, d0 │ │ │ │ - smlalbtvs r5, r3, r0, ip │ │ │ │ - smlalbtpl pc, r0, r1, r3 @ │ │ │ │ - stmib r0, {r1, r6, r7, sp, lr}^ │ │ │ │ - andcs r1, r0, r1, lsl #24 │ │ │ │ + sbcvs lr, r2, r0 │ │ │ │ + subpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + vmla.f q11, , d3[0] │ │ │ │ + subvs r3, r2, r3, lsl #2 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ mvnseq pc, #3 │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + cdppl 3, 12, cr15, cr0, cr1, {6} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ vsubl.u8 q9, d1, d0 │ │ │ │ @ instruction: 0xf8c04c03 │ │ │ │ - vmov.i32 d30, #144 @ 0x00000090 │ │ │ │ - stmib r0, {r6, r7, r8, ip, lr}^ │ │ │ │ - addvs r2, r1, r0, lsl #4 │ │ │ │ - @ instruction: 0xf8c06143 │ │ │ │ - andcs ip, r0, ip │ │ │ │ + vaddl.u8 q15, d1, d8 │ │ │ │ + cmpvs r3, r3, lsl #2 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + andcs lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x18666b4 │ │ │ │ - @ instruction: 0xf403fc81 │ │ │ │ - bleq 0xff33d210 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ - @ instruction: 0xf8c02c03 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf8c04c03 │ │ │ │ - @ instruction: 0xf412c004 │ │ │ │ - svclt 0x00186c40 │ │ │ │ - sbcslt r0, fp, #3440640 @ 0x348000 │ │ │ │ - tstvs r2, r8, lsl pc │ │ │ │ - @ instruction: 0xf043d00c │ │ │ │ - vsubw.u8 q8, , d0 │ │ │ │ - sbcvs r5, r3, r0, lsl #2 │ │ │ │ - andcs r6, r0, r1 │ │ │ │ + ldrlt r0, [r0, #-2315]! @ 0xfffff6f5 │ │ │ │ + mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ + bleq 0xff350db4 │ │ │ │ + vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ + subsmi r6, sl, r0, lsl #4 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vrshr.u64 , , #63 │ │ │ │ + b 0x147ba98 │ │ │ │ + @ instruction: 0xf1bc2c12 │ │ │ │ + stmdale r1!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + @ instruction: 0xf00ce8df │ │ │ │ + ldrne r0, [sl], #-516 @ 0xfffffdfc │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + vsubl.u8 q9, d1, d0 │ │ │ │ + subvs r2, r4, r3, lsl #2 │ │ │ │ + and pc, r0, r0, asr #17 │ │ │ │ + andcc lr, r3, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8c00a12 │ │ │ │ - bcs 0x19431c │ │ │ │ - vadd.i8 , , │ │ │ │ - @ instruction: 0xf85c0c08 │ │ │ │ - svclt 0x0000f022 │ │ │ │ - @ instruction: 0x000a42bb │ │ │ │ - andeq r4, sl, r1, lsr r3 │ │ │ │ - andeq r4, sl, r3, lsl r3 │ │ │ │ - strdeq r4, [sl], -r5 │ │ │ │ + ldclt 12, cr0, [r0, #-0] │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - blx 0x13c30a │ │ │ │ - sbcvs pc, r3, r3, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf04f4770 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - andvs r5, r1, r0, lsl #2 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - andvs r6, r1, r3, asr #1 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + strb r2, [sl, r0, lsl #4]! │ │ │ │ + andcs pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + strb r2, [r4, r0, lsl #4]! │ │ │ │ + orreq pc, r0, #67 @ 0x43 │ │ │ │ + ubfx r0, r2, #19, #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb558 │ │ │ │ + bl 0xfebfb4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r4, [r4], sp │ │ │ │ @ instruction: 0xf890b11c │ │ │ │ ldrdlt r2, [r2, #-14] │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbvs r3, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - blcs 0xf5b9c │ │ │ │ + blcs 0xf5b38 │ │ │ │ @ instruction: 0xf642d12a │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ mlacs r2, r7, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ ldmdavs sp, {r0, r1, r9, ip, pc} │ │ │ │ - ldc2l 7, cr15, [r4], #-688 @ 0xfffffd50 │ │ │ │ + stc2 7, cr15, [r6], #688 @ 0x2b0 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x174164 │ │ │ │ + bls 0x174100 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c585b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x1649f8 │ │ │ │ + bl 0x164994 │ │ │ │ strtmi r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff8cf7ac │ │ │ │ + @ instruction: 0xffbef7ac │ │ │ │ strtmi r2, [r0], -r2, lsl #6 │ │ │ │ strdlt r6, [r4], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - msrpl (UNDEF: 96), ip │ │ │ │ + msrmi R8_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, r0, ip, asr #12 │ │ │ │ + subsmi pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1d9124f │ │ │ │ - svclt 0x0000fe3b │ │ │ │ - addeq fp, r6, r0, asr #23 │ │ │ │ - eorseq r9, r3, r0, ror r1 │ │ │ │ + svclt 0x0000fdc5 │ │ │ │ + addeq fp, r6, r4, lsr #24 │ │ │ │ + eorseq r9, r3, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb608 │ │ │ │ + bl 0xfebfb5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ab9101 │ │ │ │ - stmdbls r1, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b19000 │ │ │ │ - bls 0xe2ba8 │ │ │ │ + bls 0xe2c0c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ - svclt 0x0000ba33 │ │ │ │ + svclt 0x0000ba65 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb63c │ │ │ │ + bl 0xfebfb5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r2], sp │ │ │ │ - bllt 0x1775c60 │ │ │ │ + bllt 0x1775bfc │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ smullseq pc, pc, r5, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs r6!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - stc2 7, cr15, [lr], {172} @ 0xac │ │ │ │ + mcrr2 7, 10, pc, r0, cr12 @ │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdane ip, {r9, sp} │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ strls r0, [r0], #-3436 @ 0xfffff294 │ │ │ │ - @ instruction: 0xff28f7ac │ │ │ │ + @ instruction: 0xff5af7ac │ │ │ │ rscvs r2, fp, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf7ab30de │ │ │ │ - @ instruction: 0xf44fff5f │ │ │ │ + @ instruction: 0xf44fff91 │ │ │ │ strmi r7, [r6], -r4, lsr #5 │ │ │ │ @ instruction: 0xf7b46821 │ │ │ │ - ldrtmi pc, [r1], -r9, lsl #18 @ │ │ │ │ + @ instruction: 0x4631f93b │ │ │ │ vld1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf04f1200 │ │ │ │ @ instruction: 0xf7b433ff │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b44630 │ │ │ │ - @ instruction: 0xe7b9f99b │ │ │ │ - strdeq fp, [r6], r6 │ │ │ │ + ldr pc, [r9, sp, asr #19]! │ │ │ │ + addeq fp, r6, sl, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfb6ec │ │ │ │ + bl 0xfebfb688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ - @ instruction: 0xf7b04604 │ │ │ │ - @ instruction: 0xf649ffd5 │ │ │ │ + @ instruction: 0xf7b14604 │ │ │ │ + @ instruction: 0xf649f807 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46212397 │ │ │ │ ldcvs 6, cr4, [sl], {32} │ │ │ │ - @ instruction: 0xff68f7b0 │ │ │ │ + @ instruction: 0xff9af7b0 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf7b14010 │ │ │ │ - svclt 0x0000b82b │ │ │ │ - strlt r0, [r0, #-2315] @ 0xfffff6f5 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - mcr2 10, 4, pc, cr1, cr15, {2} @ │ │ │ │ + svclt 0x0000b85d │ │ │ │ + blx 0x18668ec │ │ │ │ + bleq 0xff3636c8 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - b 0x1167458 │ │ │ │ - vst2.8 {d0-d3}, [r1], lr │ │ │ │ - andcs r6, r0, #0, 2 │ │ │ │ - addvs r4, r2, r9, asr r0 │ │ │ │ - subvs pc, r0, #285212672 @ 0x11000000 │ │ │ │ - svclt 0x0018b2db │ │ │ │ - @ instruction: 0xf8c009c9 │ │ │ │ - svclt 0x0018c004 │ │ │ │ - andle r6, fp, r1, lsl #2 │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - sbcvs r2, r3, r1, lsl #4 │ │ │ │ - andcs r6, r0, r2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - tstvs r2, r9, lsl #20 │ │ │ │ - stmiale pc!, {r0, r1, r8, fp, sp}^ @ │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f021 │ │ │ │ - andeq r4, sl, r5, asr r5 │ │ │ │ - andeq r4, sl, r1, asr #11 │ │ │ │ - andeq r4, sl, r5, lsr #11 │ │ │ │ - andeq r4, sl, r9, lsl #11 │ │ │ │ - andcc pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - sbcvs r2, r3, r1, lsl #4 │ │ │ │ - andcs r6, r0, r2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - andcs pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - sbcvs r2, r3, r1, lsl #4 │ │ │ │ - andcs r6, r0, r2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ + sbcslt r4, fp, #-1073741824 @ 0xc0000000 │ │ │ │ + b 0x14918dc │ │ │ │ + @ instruction: 0xf1bc2c12 │ │ │ │ + stmdale r3!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + @ instruction: 0xf00ce8df │ │ │ │ + ldrne r0, [ip], -r4, lsl #4 │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - sbcvs r2, r3, r1, lsl #4 │ │ │ │ - andcs r6, r0, r2 │ │ │ │ + @ instruction: 0xf04f2200 │ │ │ │ + stmib r0, {r0, sl, fp}^ │ │ │ │ + stmib r0, {r0, r1, r9, ip, sp}^ │ │ │ │ + mrscs ip, (UNDEF: 16) │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-2314] @ 0xfffff6f6 │ │ │ │ - vsubw.u8 q9, , d0 │ │ │ │ - blx 0x186f5f4 │ │ │ │ - stmib r0, {r0, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf4023c01 │ │ │ │ - bleq 0xff37d174 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - movwvs pc, #1027 @ 0x403 @ │ │ │ │ - blx 0x187474c │ │ │ │ - pldw [r3], #-3202 @ 0xfffff37e │ │ │ │ - svclt 0x001c6240 │ │ │ │ - ldrdvs r0, [r3, -fp] │ │ │ │ - @ instruction: 0xf04cd00d │ │ │ │ - vmull.u8 q8, d17, d0 │ │ │ │ - @ instruction: 0xf8c05100 │ │ │ │ - andvs ip, r1, ip │ │ │ │ + @ instruction: 0xf04f0c00 │ │ │ │ + stclt 14, cr0, [r0, #-0] │ │ │ │ + stccc 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + blx 0x3acd1e │ │ │ │ + strb pc, [r8, r3, lsl #6]! @ │ │ │ │ + stccs 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + blx 0x3acd2a │ │ │ │ + strb pc, [r2, r3, lsl #6]! @ │ │ │ │ + orreq pc, r0, #67 @ 0x43 │ │ │ │ + @ instruction: 0xe7de09d2 │ │ │ │ + blx 0x1866964 │ │ │ │ + @ instruction: 0xf403fc81 │ │ │ │ + bleq 0xff33d4c0 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + ldrlt r4, [r0, #-90] @ 0xffffffa6 │ │ │ │ + b 0x14910bc │ │ │ │ + vmov.i32 d18, #37631 @ 0x000092ff │ │ │ │ + @ instruction: 0xf1bc5e00 │ │ │ │ + stmdale r2!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + @ instruction: 0xf00ce8df │ │ │ │ + ldrne r0, [fp, #-516] @ 0xfffffdfc │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + vsubl.u8 q9, d1, d0 │ │ │ │ + stmib r0, {r0, r1, r8, sp}^ │ │ │ │ + @ instruction: 0xf8c03203 │ │ │ │ + movwcs lr, #0 │ │ │ │ + subvs r6, r3, r1, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - beq 0x793a2c │ │ │ │ - blcs 0x17ca38 │ │ │ │ - andge sp, r1, #15532032 @ 0xed0000 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - andeq r4, sl, pc, lsl #12 │ │ │ │ - andeq r4, sl, r5, lsl #13 │ │ │ │ - andeq r4, sl, r5, ror #12 │ │ │ │ - andeq r4, sl, r5, asr #12 │ │ │ │ - movwcc pc, #4175 @ 0x104f @ │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - blx 0x17c65a │ │ │ │ - @ instruction: 0xf8c0fc0c │ │ │ │ - andcs ip, r0, ip │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - movwcs pc, #4175 @ 0x104f @ │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - blx 0x17c67a │ │ │ │ - @ instruction: 0xf8c0fc0c │ │ │ │ - andcs ip, r0, ip │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x4c0ceb0c │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - andcs r6, r0, r1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + @ instruction: 0xf04fbd10 │ │ │ │ + blx 0x130d96 │ │ │ │ + andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf04fe7e9 │ │ │ │ + blx 0x12cda2 │ │ │ │ + andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf043e7e3 │ │ │ │ + ldmibeq r2, {r7, r8, r9}^ │ │ │ │ + svclt 0x0000e7df │ │ │ │ ldmdbvs r2, {r1, fp, sp, lr}^ │ │ │ │ strle r0, [r6, #-1043] @ 0xfffffbed │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 0, cr11, [r4, #520] @ 0x208 │ │ │ │ - blvs 0xff2fe8e0 │ │ │ │ + blvs 0xff2fe7e8 │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x123a80 │ │ │ │ - bls 0xac710 │ │ │ │ + blls 0x123b78 │ │ │ │ + bls 0xac618 │ │ │ │ smullsvs r6, r8, r9, sp │ │ │ │ ldrbvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -151794,148 +151732,148 @@ │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 0, cr11, [r4, #520] @ 0x208 │ │ │ │ - blvs 0xff2fe940 │ │ │ │ + blvs 0xff2fe848 │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x123a20 │ │ │ │ - bls 0xac764 │ │ │ │ + blls 0x123b18 │ │ │ │ + bls 0xac66c │ │ │ │ smullsvs r6, r8, r9, sp │ │ │ │ ldrbvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb96c │ │ │ │ + bl 0xfebfb874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, lsl #27 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - blx 0xff8626c6 │ │ │ │ + mrrc2 7, 13, pc, sl, cr1 @ │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - blx 0x8e2670 │ │ │ │ + blx 0xfe7e2578 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stcvs 12, cr15, [r3, #540]! @ 0x21c │ │ │ │ + stcvs 13, cr15, [r3, #12]! │ │ │ │ strbvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - blx 0x162690 │ │ │ │ + blx 0x2062598 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x462a2397 │ │ │ │ - blvs 0xff6f6054 │ │ │ │ - stc2l 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ + blvs 0xff6f5f5c │ │ │ │ + stc2l 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ strtmi r6, [fp], #-3491 @ 0xfffff25d │ │ │ │ @ instruction: 0xf7b865e3 │ │ │ │ - movwcs pc, #10749 @ 0x29fd @ │ │ │ │ + movwcs pc, #10873 @ 0x2a79 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stcvs 12, cr15, [r3, #332]! @ 0x14c │ │ │ │ + stcvs 12, cr15, [r3, #828]! @ 0x33c │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf7b865e3 │ │ │ │ - @ instruction: 0xe7c7f9dd │ │ │ │ + @ instruction: 0xe7c7fa59 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfba20 │ │ │ │ + bl 0xfebfb928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8904611 │ │ │ │ ldrdlt r2, [r4], sp │ │ │ │ - bllt 0x1136044 │ │ │ │ - bcs 0x1beb40 │ │ │ │ + bllt 0x1135f4c │ │ │ │ + bcs 0x1bea48 │ │ │ │ stmdale r6, {r0, r3, ip, lr, pc} │ │ │ │ eorsle r2, fp, r3, lsl #20 │ │ │ │ andlt r4, r4, sl, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bcs 0x41e67c │ │ │ │ + bcs 0x41e584 │ │ │ │ @ instruction: 0xf649d134 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0x461a2197 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7fd6bc9 │ │ │ │ - blls 0x1a3900 │ │ │ │ + blls 0x1a39f8 │ │ │ │ ldrmi r6, [sl], #-3490 @ 0xfffff25e │ │ │ │ @ instruction: 0xf7b865e2 │ │ │ │ - movwcs pc, #10679 @ 0x29b7 @ │ │ │ │ + movwcs pc, #10803 @ 0x2a33 @ │ │ │ │ andlt r6, r4, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd10 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0x461a2197 │ │ │ │ - blvs 0xff3094a0 │ │ │ │ - stc2 7, cr15, [ip], {253} @ 0xfd │ │ │ │ - blls 0x17ff24 │ │ │ │ + blvs 0xff3093a8 │ │ │ │ + stc2 7, cr15, [r8], {253} @ 0xfd │ │ │ │ + blls 0x17fe2c │ │ │ │ rscvs r2, r1, r3, lsl #2 │ │ │ │ strbvs r4, [r2, #1050]! @ 0x41a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ - blmi 0x164d78 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ + blmi 0x164c80 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1a25266 │ │ │ │ - svclt 0x0000fabb │ │ │ │ - eorseq r9, r3, r4, lsl #3 │ │ │ │ + svclt 0x0000fa8f │ │ │ │ + eorseq r9, r3, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfbadc │ │ │ │ + bl 0xfebfb9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0xa97ec │ │ │ │ + blcs 0xa96f4 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ @ instruction: 0xf1bcc0d9 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ ldreq r6, [r2, sl, lsl #16] │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ stmvs r3, {r0, r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stcvs 6, cr4, [r2, #16] │ │ │ │ - bne 0xfe736140 │ │ │ │ + bne 0xfe736048 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fbc9 │ │ │ │ + @ instruction: 0xf894fc45 │ │ │ │ @ instruction: 0xf08000d9 │ │ │ │ @ instruction: 0xf7ac0001 │ │ │ │ - @ instruction: 0xf642f9ad │ │ │ │ + @ instruction: 0xf642fa29 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vcge.s8 d18, d16, d7 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - mcrr2 7, 11, pc, lr, cr3 @ │ │ │ │ + stc2l 7, cr15, [sl], {179} @ 0xb3 │ │ │ │ @ instruction: 0xf8946da2 │ │ │ │ stmdavs fp!, {r0, r3, r4, r6, r7} │ │ │ │ tstpeq r3, r2 @ p-variant is OBSOLETE │ │ │ │ - bne 0x176d14c │ │ │ │ + bne 0x176d054 │ │ │ │ svclt 0x000c4290 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0x46204419 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -151946,336 +151884,336 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, lsl #16 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7ab4690 │ │ │ │ - mcrcs 12, 0, pc, cr15, cr11, {5} @ │ │ │ │ + mcrcs 13, 0, pc, cr15, cr7, {1} @ │ │ │ │ teqle lr, r5, lsl #12 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe0e29a6 │ │ │ │ + blx 0xfffe28ae │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt fp, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7b04628 │ │ │ │ - @ instruction: 0xf897fd35 │ │ │ │ + @ instruction: 0xf897fdb1 │ │ │ │ ldrhlt r3, [r3, -lr] │ │ │ │ - blcs 0x3fea58 │ │ │ │ + blcs 0x3fe960 │ │ │ │ strtmi sp, [r8], -lr, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ rscle r2, r4, r0, lsl #22 │ │ │ │ andeq pc, r1, #200, 2 @ 0x32 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b00092 │ │ │ │ - bfi pc, r3, #26, #3 @ │ │ │ │ + ldrb pc, [ip, pc, lsl #27] @ │ │ │ │ vmlsl.s8 , d8, d15 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - stc2 7, cr15, [sl, #-704] @ 0xfffffd40 │ │ │ │ + stc2 7, cr15, [r6, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf649e7d3 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b01026 │ │ │ │ - bfi pc, fp, (invalid: 25:1) @ │ │ │ │ - blcs 0xbeebc │ │ │ │ - bmi 0x3d8d68 │ │ │ │ + bfi pc, r7, (invalid: 26:1) @ │ │ │ │ + blcs 0xbedc4 │ │ │ │ + bmi 0x3d8c70 │ │ │ │ svceq 0x0070ee1d │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ stmpl r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svceq 0x0018f851 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - ldc2 7, cr15, [lr], #-688 @ 0xfffffd50 │ │ │ │ + ldc2 7, cr15, [sl], #688 @ 0x2b0 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq fp, r6, r4, lsr #10 │ │ │ │ + addeq fp, r6, ip, lsl r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdvs pc, [ip], r0 │ │ │ │ @ instruction: 0xf006b082 │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf8d0d86c │ │ │ │ strmi r5, [pc], -r8, lsl #1 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf7ab6504 │ │ │ │ - @ instruction: 0x4639fc39 │ │ │ │ + @ instruction: 0x4639fcb5 │ │ │ │ @ instruction: 0xf0454682 │ │ │ │ @ instruction: 0xf7b00503 │ │ │ │ - @ instruction: 0xf7abfc5d │ │ │ │ - @ instruction: 0xf1b8fc31 │ │ │ │ + @ instruction: 0xf7abfcd9 │ │ │ │ + @ instruction: 0xf1b8fcad │ │ │ │ strmi r0, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13f │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb633c │ │ │ │ + blcs 0xb6244 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf7abfaf5 │ │ │ │ - @ instruction: 0xf1b9fc21 │ │ │ │ + @ instruction: 0xf7abfb71 │ │ │ │ + @ instruction: 0xf1b9fc9d │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb635c │ │ │ │ + blcs 0xb6264 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf7abfae5 │ │ │ │ - @ instruction: 0xf8d4fc45 │ │ │ │ + @ instruction: 0xf7abfb61 │ │ │ │ + @ instruction: 0xf8d4fcc1 │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ svclt 0x00072b10 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ - mcr2 7, 4, pc, cr12, cr7, {5} @ │ │ │ │ + @ instruction: 0xff08f7b7 │ │ │ │ @ instruction: 0x462b4917 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strbmi r6, [r8], -r9, lsl #16 │ │ │ │ strcs r5, [r0], #-2145 @ 0xfffff79f │ │ │ │ ldrbmi r9, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xff5af7bb │ │ │ │ + @ instruction: 0xffd6f7bb │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b01028 │ │ │ │ - @ instruction: 0xf7abfc0f │ │ │ │ - @ instruction: 0xf1b9fbe3 │ │ │ │ + @ instruction: 0xf7abfc8b │ │ │ │ + @ instruction: 0xf1b9fc5f │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf649d0c1 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b01029 │ │ │ │ - strb pc, [r2, r1, lsl #24] @ │ │ │ │ - blx 0xff462912 │ │ │ │ - addeq fp, r6, sl, asr r4 │ │ │ │ + @ instruction: 0xe7c2fc7d │ │ │ │ + mcrr2 7, 6, pc, sl, cr11 @ │ │ │ │ + addeq fp, r6, r2, asr r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfbd88 │ │ │ │ + bl 0xfebfbc90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r5], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ab9201 │ │ │ │ - bls 0x123a80 │ │ │ │ - bcs 0x4763b0 │ │ │ │ + bls 0x123b78 │ │ │ │ + bcs 0x4762b8 │ │ │ │ @ instruction: 0xf895d131 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb644c │ │ │ │ + blcs 0xb6354 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf649fa7d │ │ │ │ + @ instruction: 0xf649faf9 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ - blvs 0xff6ada1c │ │ │ │ + blvs 0xff6ad924 │ │ │ │ @ instruction: 0xf06f2103 │ │ │ │ rscvs r0, r9, r1, lsl #4 │ │ │ │ @ instruction: 0xf7b24621 │ │ │ │ - @ instruction: 0x4621f9b5 │ │ │ │ + @ instruction: 0x4621fa31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf9b0f7b2 │ │ │ │ + blx 0xbe29a8 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - blx 0xffe62ab8 │ │ │ │ + blx 0x1d629c2 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbvs r2, [fp, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd30 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ movwls r2, #5015 @ 0x1397 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xfe9e2ada │ │ │ │ + stc2 7, cr15, [r0], #-704 @ 0xfffffd40 │ │ │ │ ldrb r9, [r0, r1, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfbe3c │ │ │ │ + bl 0xfebfbd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ab9201 │ │ │ │ - bls 0x1239cc │ │ │ │ - bcs 0x476468 │ │ │ │ + bls 0x123ac4 │ │ │ │ + bcs 0x476370 │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb64e0 │ │ │ │ + blcs 0xb63e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf649fa23 │ │ │ │ + @ instruction: 0xf649fa9f │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ stcvs 3, cr2, [r1, #604]! @ 0x25c │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0x1549880 │ │ │ │ + bne 0x1549788 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ - blvs 0xfe6f58ac │ │ │ │ - blx 0x5e2c7c │ │ │ │ + blvs 0xfe6f57b4 │ │ │ │ + blx 0xfe4e2b84 │ │ │ │ tstcs r3, r1, lsl #22 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ strtmi r6, [r9], -r1, ror #1 │ │ │ │ @ instruction: 0xf7b26bd8 │ │ │ │ - strtmi pc, [r9], -pc, asr #18 │ │ │ │ + strtmi pc, [r9], -fp, asr #19 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf94af7b2 │ │ │ │ + @ instruction: 0xf9c6f7b2 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - blx 0xfe4e2b84 │ │ │ │ + blx 0x3e2a8e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbvs r2, [r3, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd30 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ movwls r2, #5015 @ 0x1397 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0x1062ba6 │ │ │ │ + blx 0xfef62aae │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ svceq 0x001b30e0 │ │ │ │ @ instruction: 0xf8d0d04f │ │ │ │ vshr.u64 q9, q0, #62 │ │ │ │ - bcs 0xa97fc │ │ │ │ + bcs 0xa9704 │ │ │ │ ldrblt sp, [r0, #329]! @ 0x149 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ - blcs 0x4a5960 │ │ │ │ + blcs 0x4a5868 │ │ │ │ @ instruction: 0xf642d04b │ │ │ │ vabdl.s8 , d0, d4 │ │ │ │ stmdavs sl!, {r0, r1, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf7ab9203 │ │ │ │ - bls 0x1a38ec │ │ │ │ - bcs 0x476548 │ │ │ │ + bls 0x1a39e4 │ │ │ │ + bcs 0x476450 │ │ │ │ @ instruction: 0xf894d134 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb65c0 │ │ │ │ + blcs 0xb64c8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf649f9b3 │ │ │ │ + @ instruction: 0xf649fa2f │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ - blvs 0xff6adbb0 │ │ │ │ + blvs 0xff6adab8 │ │ │ │ andcs r4, r3, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf06f60e2 │ │ │ │ @ instruction: 0xf7b20201 │ │ │ │ - strtmi pc, [r9], -fp, ror #17 │ │ │ │ + strtmi pc, [r9], -r7, ror #18 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8e6f7b2 │ │ │ │ + @ instruction: 0xf962f7b2 │ │ │ │ ldmdavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ - blx 0xce2c44 │ │ │ │ + blx 0xfebe2b4c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbvs r2, [r3, #1]! │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8539303 │ │ │ │ @ instruction: 0xf7b01022 │ │ │ │ - blls 0x1a3910 │ │ │ │ + blls 0x1a3a08 │ │ │ │ @ instruction: 0xf8d0e7cd │ │ │ │ - blcs 0xf10dc │ │ │ │ + blcs 0xf0fe4 │ │ │ │ @ instruction: 0xf890dcaf │ │ │ │ - blcs 0xb1010 │ │ │ │ + blcs 0xb0f18 │ │ │ │ @ instruction: 0xf642d0ab │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ stmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andls r4, r3, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf7ab681e │ │ │ │ - stmdbmi sl, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi sl, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r9, [r9], #-2563 @ 0xfffff5fd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ @ instruction: 0xf8cd0f9c │ │ │ │ @ instruction: 0xf7acc000 │ │ │ │ - ldr pc, [r0, sp, ror #20] │ │ │ │ - addeq fp, r6, r2, lsl #3 │ │ │ │ + ldr pc, [r0, r9, ror #21] │ │ │ │ + addeq fp, r6, sl, ror r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc010 │ │ │ │ + bl 0xfebfbf18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs pc, {r3, r4, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0xf7ab4605 │ │ │ │ - svccs 0x000ffa75 │ │ │ │ + svccs 0x000ffaf1 │ │ │ │ tstle fp, r6, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf93af7fd │ │ │ │ + @ instruction: 0xf9b6f7fd │ │ │ │ umlalscc pc, lr, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ eorle r2, lr, sp, lsl #22 │ │ │ │ ldmiblt r3, {r0, r1, r5, fp, sp, lr} │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x1ee2d30 │ │ │ │ + blx 0xffde2c38 │ │ │ │ stmdbvs r3!, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ab9303 │ │ │ │ - blls 0x1a37a0 │ │ │ │ - blcs 0x47669c │ │ │ │ + blls 0x1a3898 │ │ │ │ + blcs 0x4765a4 │ │ │ │ @ instruction: 0xf895d12c │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ - blcs 0xb6770 │ │ │ │ + blcs 0xb6678 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r2, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x16dab4 │ │ │ │ + ldmib r4, {r0, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x16d9bc │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stclmi 0, cr15, [r6, #-12] │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r9, sl, sp}^ │ │ │ │ sbcle r2, sp, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @@ -152283,66 +152221,66 @@ │ │ │ │ @ instruction: 0xf851681b │ │ │ │ ldmpl r7, {r3, r4, r8, r9, sl, fp}^ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrtmi r4, [r7], #-1083 @ 0xfffffbc5 │ │ │ │ @ instruction: 0xf7ac9700 │ │ │ │ - ldr pc, [r5, r1, lsl #20]! │ │ │ │ + @ instruction: 0xe7b5fa7d │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xf62dac │ │ │ │ - bcs 0xdee3c │ │ │ │ + blx 0xfee62cb4 │ │ │ │ + bcs 0xded44 │ │ │ │ @ instruction: 0x4639d03b │ │ │ │ @ instruction: 0xf7b14638 │ │ │ │ - and pc, r7, r3, ror #30 │ │ │ │ + ldrd pc, [r7], -pc @ │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xff7cf7b0 │ │ │ │ + @ instruction: 0xfff8f7b0 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7b0b1c3 │ │ │ │ - ldrtmi pc, [r0], -r3, ror #20 @ │ │ │ │ + @ instruction: 0x4630fadf │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0xd46f0 │ │ │ │ + bcs 0xd45f8 │ │ │ │ ldrtmi sp, [r9], -ip, ror #1 │ │ │ │ @ instruction: 0xf7b04638 │ │ │ │ - strb pc, [r7, r3, lsr #25]! @ │ │ │ │ + @ instruction: 0xe7e7fd1f │ │ │ │ ldrmi fp, [r1], -r2, lsl #19 │ │ │ │ @ instruction: 0xf7b04638 │ │ │ │ - strb pc, [r1, r7, lsr #20]! @ │ │ │ │ - blx 0xfec62e0c │ │ │ │ + strb pc, [r1, r3, lsr #21]! @ │ │ │ │ + blx 0xb62d16 │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 7, cr15, [sl, #704]! @ 0x2c0 │ │ │ │ + mcr2 7, 3, pc, cr6, cr0, {5} @ │ │ │ │ @ instruction: 0xf7abe7d0 │ │ │ │ - @ instruction: 0xf649f9cf │ │ │ │ + @ instruction: 0xf649fa4b │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andscs r2, pc, #1543503874 @ 0x5c000002 │ │ │ │ ldcvs 6, cr4, [r9], {5} │ │ │ │ - stc2 7, cr15, [r0], {176} @ 0xb0 │ │ │ │ + ldc2l 7, cr15, [ip], #704 @ 0x2c0 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7b02201 │ │ │ │ - @ instruction: 0x462afdd9 │ │ │ │ + @ instruction: 0x462afe55 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x1ae2e56 │ │ │ │ + blx 0xff9e2d5e │ │ │ │ svclt 0x0000e7ba │ │ │ │ - addeq fp, r6, sl, lsr #1 │ │ │ │ + addeq fp, r6, r2, lsr #3 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x131bb4 │ │ │ │ + blcs 0x131abc │ │ │ │ ldrblt sp, [r0, #-2388]! @ 0xfffff6ac │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r2, fp, lsl #16 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr3, {1} │ │ │ │ svceq 0x000df1be │ │ │ │ @@ -152350,134 +152288,134 @@ │ │ │ │ strmi r6, [r5], -r9, asr #16 │ │ │ │ suble r2, r8, r4, lsl #18 │ │ │ │ ldrdcc pc, [r0], r2 @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf03dd030 │ │ │ │ - cmpplt r8, #14592 @ p-variant is OBSOLETE @ 0x3900 │ │ │ │ + cmpplt r8, #248832 @ p-variant is OBSOLETE @ 0x3cc00 │ │ │ │ movwls r6, #6179 @ 0x1823 │ │ │ │ - @ instruction: 0xf98ef7ab │ │ │ │ + blx 0x362da4 │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x476810 │ │ │ │ + blcs 0x476718 │ │ │ │ @ instruction: 0xf895d138 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf852f7fd │ │ │ │ + @ instruction: 0xf8cef7fd │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x46316b90 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xff8cf7b1 │ │ │ │ + @ instruction: 0xf808f7b2 │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7abd00c │ │ │ │ - @ instruction: 0xf642fe2d │ │ │ │ + @ instruction: 0xf642fea9 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r1, r3, r4, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xf916f7b3 │ │ │ │ + @ instruction: 0xf992f7b3 │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r4, #6000 @ 0x1770 │ │ │ │ - @ instruction: 0xf952f7ab │ │ │ │ + @ instruction: 0xf9cef7ab │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf970f7b0 │ │ │ │ + @ instruction: 0xf9ecf7b0 │ │ │ │ strb r9, [r7, r1, lsl #20] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf6424f31 │ │ │ │ vsubhn.i16 d17, q0, q2 │ │ │ │ ldcmi 6, cr2, [r0, #-604]! @ 0xfffffda4 │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf7aa6830 │ │ │ │ - strbmi pc, [r4, #-3821] @ 0xfffff113 @ │ │ │ │ + strbmi pc, [r4, #-3945] @ 0xfffff097 @ │ │ │ │ svceq 0x0004f845 │ │ │ │ @ instruction: 0xf649d1f5 │ │ │ │ vmov.i32 , #262144 @ 0x00040000 │ │ │ │ vst3.32 {d18-d20}, [pc :64], r7 │ │ │ │ ldmdavs r0!, {r1, r2, r8, ip, sp, lr} │ │ │ │ - adcpl pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + rsbmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 7, 13, cr15, cr12, cr10, {5} │ │ │ │ + @ instruction: 0xff58f7aa │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64c4603 │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vmlal.s q10, d0, d0[7] │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7aa64a3 │ │ │ │ - @ instruction: 0xf44ffed1 │ │ │ │ + @ instruction: 0xf44fff4d │ │ │ │ strmi r7, [r3], -r7, lsl #2 │ │ │ │ - eorcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ + rsceq pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - cdp2 7, 12, cr15, cr6, cr10, {5} │ │ │ │ + @ instruction: 0xff42f7aa │ │ │ │ tstpvc r9, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64c4603 │ │ │ │ - vrshr.s64 d21, d16, #64 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7aa64e3 │ │ │ │ - @ instruction: 0xf44ffebb │ │ │ │ + @ instruction: 0xf44fff37 │ │ │ │ strmi r5, [r3], -r6, asr #2 │ │ │ │ - adcspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsbsmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - @ instruction: 0xff0ef7aa │ │ │ │ - sbcpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + @ instruction: 0xff8af7aa │ │ │ │ + addmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d20, d3, d3 │ │ │ │ ldmdavs r0!, {r3, r7, r8, ip} │ │ │ │ @ instruction: 0xf7aa6523 │ │ │ │ - strbvs pc, [r0, #-3843]! @ 0xfffff0fd @ │ │ │ │ + strbvs pc, [r0, #-3967]! @ 0xfffff081 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - mlaseq r3, r0, r1, r9 │ │ │ │ + eorseq r9, r3, r0, asr r0 │ │ │ │ addseq r9, r7, #80, 26 @ 0x1400 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x147c230 │ │ │ │ + b 0x147c138 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0xa8584 │ │ │ │ + bcc 0xa848c │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe135ad8 │ │ │ │ + b 0xfe1359e0 │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x149f164 │ │ │ │ + b 0x149f06c │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x149f158 │ │ │ │ + b 0x149f060 │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x11821c0 │ │ │ │ + b 0x11820c8 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ldmdblt sl, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ andcs lr, ip, #270336 @ 0x42000 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andvs lr, ip, r2, asr #20 │ │ │ │ @@ -152485,40 +152423,40 @@ │ │ │ │ eorsle r2, r9, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ ldrlt sp, [r0, #-247]! @ 0xffffff09 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ @ instruction: 0xf1ae25ff │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ - blx 0x1e6284 │ │ │ │ - blx 0xa21a10 │ │ │ │ - blx 0x22221c │ │ │ │ + blx 0x1e618c │ │ │ │ + blx 0xa21918 │ │ │ │ + blx 0x222124 │ │ │ │ msrmi CPSR_x, #14, 28 @ 0xe0 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ movwcc r4, #4881 @ 0x1311 │ │ │ │ andsle r2, sl, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ @ instruction: 0xe7e5d0f7 │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x1493998 │ │ │ │ - b 0x147de64 │ │ │ │ + b 0x14938a0 │ │ │ │ + b 0x147dd6c │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ addsmi r4, r0, #0, 6 │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ andcs lr, r0, #41680896 @ 0x27c0000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1477028 │ │ │ │ + b 0x1476f30 │ │ │ │ @ instruction: 0xf01c410c │ │ │ │ @ instruction: 0xf4010f80 │ │ │ │ svclt 0x0018117c │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, r8, lsr r1 │ │ │ │ cmnppl pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -152532,167 +152470,167 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ - ldc2 7, cr15, [r8, #-672] @ 0xfffffd60 │ │ │ │ + ldc2 7, cr15, [r4, #672] @ 0x2a0 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ stmib r3, {r0, r3, r4, r6, r7, r8, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0x669a011b │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andle r2, r9, r1, lsl #20 │ │ │ │ tstle pc, r4, lsl #20 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x00b8f7b2 │ │ │ │ + ldmdalt r4!, {r0, r1, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x0068f7b2 │ │ │ │ + svclt 0x00e4f7b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebfc510 │ │ │ │ + bl 0xfebfc418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ - blmi 0x1257d8 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ + blmi 0x1256e0 │ │ │ │ @ instruction: 0x900022ba │ │ │ │ - stc2 1, cr15, [ip, #644] @ 0x284 │ │ │ │ - ldrsbteq r9, [r3], -r0 │ │ │ │ + stc2l 1, cr15, [r0, #-644]! @ 0xfffffd7c │ │ │ │ + mlaseq r3, r0, r0, r9 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr6, cr12, {7} │ │ │ │ + svclt 0x0032f7fc │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf7b01022 │ │ │ │ - svclt 0x0000b805 │ │ │ │ + svclt 0x0000b881 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc560 │ │ │ │ + bl 0xfebfc468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf7aa2100 │ │ │ │ - stmdbls r1, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xb6b8c │ │ │ │ + @ instruction: 0xf7ab2100 │ │ │ │ + stmdbls r1, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + bls 0xb6a94 │ │ │ │ tstle r9, pc, lsl #18 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ stcvs 6, cr4, [r3, #128]! @ 0x80 │ │ │ │ strtmi r2, [r9], -r0, lsl #18 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ andeq lr, r3, #165888 @ 0x28800 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - mcr2 7, 4, pc, cr10, cr12, {7} @ │ │ │ │ + @ instruction: 0xff06f7fc │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf836f7b0 │ │ │ │ + @ instruction: 0xf8b2f7b0 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc5dc │ │ │ │ + bl 0xfebfc4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ rsbmi fp, sp, #49152 @ 0xc000 │ │ │ │ umlalscs pc, lr, r6, r8 @ │ │ │ │ smlattlt sl, r1, r8, r6 │ │ │ │ andle r2, r9, sp, lsl #18 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #16 │ │ │ │ svclt 0x00182a00 │ │ │ │ andlt r4, r4, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00a4f7ff │ │ │ │ - bcs 0xbf59c │ │ │ │ - bllt 0xf997e0 │ │ │ │ + bcs 0xbf4a4 │ │ │ │ + bllt 0xf996e8 │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - @ instruction: 0xf649ff77 │ │ │ │ + @ instruction: 0xf649fff3 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ mulls r2, r7, r2 │ │ │ │ @ instruction: 0x462a6b51 │ │ │ │ - @ instruction: 0xfffef7af │ │ │ │ + @ instruction: 0xf87af7b0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r2, {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ svceq 0x0018f851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff3cf7ab │ │ │ │ + @ instruction: 0xffb8f7ab │ │ │ │ strb r6, [r9, r1, ror #17] │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - blvs 0x10a5ac8 │ │ │ │ + blvs 0x10a59d0 │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x0018f851 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - @ instruction: 0xff1ef7ab │ │ │ │ + @ instruction: 0xff9af7ab │ │ │ │ str r6, [fp, r1, ror #17]! │ │ │ │ - addeq sl, r6, ip, lsr #22 │ │ │ │ - addeq sl, r6, lr, ror #21 │ │ │ │ + addeq sl, r6, r4, lsr #24 │ │ │ │ + addeq sl, r6, r6, ror #23 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ svceq 0x000ff1bc │ │ │ │ @ instruction: 0xf1bcd01e │ │ │ │ svclt 0x00180f0d │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf649d007 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b1002c │ │ │ │ - @ instruction: 0xf8d0bd33 │ │ │ │ + @ instruction: 0xf8d0bdaf │ │ │ │ @ instruction: 0xf01330d0 │ │ │ │ @ instruction: 0xf6490f80 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ svclt 0x00142397 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ eoreq pc, ip, r3, asr r8 @ │ │ │ │ - stclt 7, cr15, [r2, #-708]! @ 0xfffffd3c │ │ │ │ + ldclt 7, cr15, [lr, #708] @ 0x2c4 │ │ │ │ smullscs pc, r9, r0, r8 @ │ │ │ │ sbcvs r2, r3, r3, lsl #6 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf64965c3 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ - bcs 0xae368 │ │ │ │ + bcs 0xae270 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf8530201 │ │ │ │ @ instruction: 0xf7b1002c │ │ │ │ - svclt 0x0000bd0d │ │ │ │ + svclt 0x0000bd89 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, fp, lsl #16 │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ orrslt r4, r3, r5, lsl r6 │ │ │ │ @@ -152703,62 +152641,62 @@ │ │ │ │ svclt 0x00aef7ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf7aa9301 │ │ │ │ - blls 0x1250b0 │ │ │ │ + blls 0x1251a8 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ tstle r0, pc, lsl #22 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ - blcs 0xb6e7c │ │ │ │ + blcs 0xb6d84 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - ldmib r4, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x16e1a4 │ │ │ │ + ldmib r4, {r0, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x16e0ac │ │ │ │ ldm pc, {r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ stmdacs r1!, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6490b11 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - ubfx pc, sp, #29, #15 │ │ │ │ + ubfx pc, r9, #30, #15 │ │ │ │ ldrtmi fp, [r1], -sl, asr #6 │ │ │ │ @ instruction: 0xf7b14630 │ │ │ │ - and pc, r7, r7, lsl #24 │ │ │ │ + and pc, r7, r3, lsl #25 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084631 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - stc2 7, cr15, [r0], #-704 @ 0xfffffd40 │ │ │ │ + ldc2 7, cr15, [ip], {176} @ 0xb0 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #17 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7afb17b │ │ │ │ - ldr pc, [r5, r7, lsl #30]! │ │ │ │ + ldr pc, [r5, r3, lsl #31]! │ │ │ │ rscsle r2, r5, r0, lsl #20 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf950f7b0 │ │ │ │ + @ instruction: 0xf9ccf7b0 │ │ │ │ ldmdblt sl!, {r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - cdp2 7, 13, cr15, cr4, cr15, {5} │ │ │ │ + @ instruction: 0xff50f7af │ │ │ │ @ instruction: 0xf7afe7ea │ │ │ │ - sbfx pc, fp, #30, #6 │ │ │ │ + sbfx pc, r7, #31, #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfe8e34bc │ │ │ │ + blx 0x7e33c6 │ │ │ │ @ instruction: 0xf7aae7e2 │ │ │ │ - @ instruction: 0xf649fe85 │ │ │ │ + @ instruction: 0xf649ff01 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andscs r2, pc, #1543503874 @ 0x5c000002 │ │ │ │ ldcvs 6, cr4, [r9], {7} │ │ │ │ - @ instruction: 0xf936f7b0 │ │ │ │ + @ instruction: 0xf9b2f7b0 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7b02201 │ │ │ │ - ldrtmi pc, [sl], -pc, lsl #21 @ │ │ │ │ + ldrtmi pc, [sl], -fp, lsl #22 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf81ef7b0 │ │ │ │ + @ instruction: 0xf89af7b0 │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d20, d2 │ │ │ │ @@ -152767,48 +152705,48 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x469881f0 │ │ │ │ movwls r6, #2187 @ 0x88b │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - blls 0xe4fb0 │ │ │ │ - blcs 0x476e84 │ │ │ │ + blls 0xe50a8 │ │ │ │ + blcs 0x476d8c │ │ │ │ @ instruction: 0xf896d136 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb6f20 │ │ │ │ + blcs 0xb6e28 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r2!, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b100d2 │ │ │ │ - @ instruction: 0x4629fb97 │ │ │ │ + @ instruction: 0x4629fc13 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ - blcs 0x47f828 │ │ │ │ + blcs 0x47f730 │ │ │ │ movwls sp, #4112 @ 0x1010 │ │ │ │ - cdp2 7, 3, cr15, cr4, cr10, {5} │ │ │ │ + cdp2 7, 11, cr15, cr0, cr10, {5} │ │ │ │ @ instruction: 0xf6499b01 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ mulls r0, r7, r1 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - cdp2 7, 5, cr15, cr4, cr15, {5} │ │ │ │ + cdp2 7, 13, cr15, cr0, cr15, {5} │ │ │ │ strtmi r9, [r9], -r0, lsl #20 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - cdp2 7, 3, cr15, cr8, cr15, {5} │ │ │ │ + cdp2 7, 11, cr15, cr4, cr15, {5} │ │ │ │ svclt 0x0000e7c9 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ smlalbblt r7, r3, r0, r3 │ │ │ │ teqpeq r5, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ @@ -152827,40 +152765,40 @@ │ │ │ │ subsvc pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0x4618e772 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc95c │ │ │ │ + bl 0xfebfc864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ ldmdblt r1!, {r0, r8, sp}^ │ │ │ │ @ instruction: 0x4601b1f2 │ │ │ │ andls r2, r1, r4, lsl #4 │ │ │ │ - cdp2 7, 5, cr15, cr8, cr15, {5} │ │ │ │ + cdp2 7, 13, cr15, cr4, cr15, {5} │ │ │ │ strmi r9, [r2], -r1, lsl #16 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ cdpne 14, 5, cr11, cr9, cr15, {4} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ @ instruction: 0xf1c3d0ef │ │ │ │ strmi r0, [r1], -r1, lsl #4 │ │ │ │ addseq r9, r2, r1 │ │ │ │ - cdp2 7, 4, cr15, cr0, cr15, {5} │ │ │ │ + cdp2 7, 11, cr15, cr12, cr15, {5} │ │ │ │ strb r9, [r6, r1, lsl #16]! │ │ │ │ @ instruction: 0x4601b21a │ │ │ │ addseq r9, r2, r1 │ │ │ │ @ instruction: 0xf7af4252 │ │ │ │ - stmdals r1, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7dd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d04691 │ │ │ │ addlt r2, r4, ip, lsl #1 │ │ │ │ @@ -152868,68 +152806,68 @@ │ │ │ │ ldmdale pc!, {r0, r2, r4, r9, fp, sp} @ │ │ │ │ @ instruction: 0xf8d0469a │ │ │ │ strmi r3, [sp], -r8, lsl #1 │ │ │ │ vst1.8 {d25-d28}, [r3], r3 │ │ │ │ strmi r6, [r4], -r4, lsl #6 │ │ │ │ movweq pc, #12355 @ 0x3043 @ │ │ │ │ @ instruction: 0xf7aa9302 │ │ │ │ - strtmi pc, [r9], -r7, lsl #27 │ │ │ │ + strtmi pc, [r9], -r3, lsl #28 │ │ │ │ @ instruction: 0xf7af4680 │ │ │ │ - @ instruction: 0xf7aafdad │ │ │ │ - @ instruction: 0x4607fdb5 │ │ │ │ - ldc2l 7, cr15, [lr, #-680]! @ 0xfffffd58 │ │ │ │ + @ instruction: 0xf7aafe29 │ │ │ │ + @ instruction: 0x4607fe31 │ │ │ │ + ldc2l 7, cr15, [sl, #680]! @ 0x2a8 │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - ldmdbmi r4, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r4, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ ldmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdapl r1, {r1, r9, ip, sp}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf8ccf7bb │ │ │ │ + @ instruction: 0xf948f7bb │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ - blcs 0x4b7124 │ │ │ │ + blcs 0x4b702c │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7b74630 │ │ │ │ - @ instruction: 0x4632f81d │ │ │ │ + @ instruction: 0x4632f899 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr12, cr15, {7} @ │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr4, cr15, {7} @ │ │ │ │ - stc2l 7, cr15, [ip, #-424] @ 0xfffffe58 │ │ │ │ - addeq sl, r6, r6, asr #14 │ │ │ │ + stc2l 7, cr15, [r8, #424] @ 0x1a8 │ │ │ │ + addeq sl, r6, lr, lsr r8 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfca80 │ │ │ │ + bl 0xfebfc988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7ff9301 │ │ │ │ - blls 0x124efc │ │ │ │ + blls 0x124e04 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs r3!, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7af9101 │ │ │ │ - bls 0x124f88 │ │ │ │ + bls 0x125080 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -152943,119 +152881,119 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt ip, r4, lsr r2 │ │ │ │ - b 0x1169798 │ │ │ │ + b 0x11696a0 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x1167ab8 │ │ │ │ + b 0x11679c0 │ │ │ │ bicsmi r7, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #17 │ │ │ │ strmi r4, [r7], -r5, lsl #12 │ │ │ │ stmdavs fp, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - blls 0x1a4cb0 │ │ │ │ + blls 0x1a4da8 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ teqle sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb721c │ │ │ │ + blcs 0xb7124 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r3!, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - blls 0x1a4c8c │ │ │ │ + blls 0x1a4d84 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ teqle r4, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ - blcs 0xb7280 │ │ │ │ + blcs 0xb7188 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmdbvs r3!, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b3a3 │ │ │ │ strtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4628221f │ │ │ │ - blx 0x963880 │ │ │ │ + blx 0xfe863788 │ │ │ │ @ instruction: 0x462a2310 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blx 0x7e3894 │ │ │ │ + blx 0xfe6e379c │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r9, ror #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r0], #700 @ 0x2bc │ │ │ │ + stc2 7, cr15, [ip, #-700]! @ 0xfffffd44 │ │ │ │ @ instruction: 0xf649e7c1 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ movwls r4, #13864 @ 0x3628 │ │ │ │ - @ instruction: 0xff2ef7af │ │ │ │ - blls 0x16e268 │ │ │ │ + @ instruction: 0xffaaf7af │ │ │ │ + blls 0x16e170 │ │ │ │ andls r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0x46324630 │ │ │ │ - @ instruction: 0xf9eaf7b1 │ │ │ │ + blx 0x1a63800 │ │ │ │ svclt 0x0000e7cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfcc58 │ │ │ │ + bl 0xfebfcb60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [ip], -fp, lsl #16 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ - mrrc2 7, 10, pc, r0, cr10 @ │ │ │ │ + stc2l 7, cr15, [ip], {170} @ 0xaa │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1222b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x5e3a7a │ │ │ │ + blx 0xfe4e3982 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf852f7b2 │ │ │ │ + @ instruction: 0xf8cef7b2 │ │ │ │ strtmi r6, [r9], -r2, ror #16 │ │ │ │ ldreq r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - cdp2 7, 0, cr15, cr10, cr15, {5} │ │ │ │ + cdp2 7, 8, cr15, cr6, cr15, {5} │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, r3, lsl #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - ldrb pc, [sp, fp, asr #24] @ │ │ │ │ + ldrb pc, [sp, r7, asr #25] @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -153063,50 +153001,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, fp, asr #17 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r9, [r6], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7aa4680 │ │ │ │ - blls 0x124b10 │ │ │ │ - blcs 0x477324 │ │ │ │ + blls 0x124c08 │ │ │ │ + blcs 0x47722c │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb73c0 │ │ │ │ + blcs 0xb72c8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmdbvs r3!, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000b383 │ │ │ │ svclt 0x00144629 │ │ │ │ andscs r4, pc, #60817408 @ 0x3a00000 │ │ │ │ @ instruction: 0xf7b04628 │ │ │ │ - @ instruction: 0xf642f965 │ │ │ │ + @ instruction: 0xf642f9e1 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ stmiavs r0!, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ tstls r1, r9, lsl r8 │ │ │ │ - @ instruction: 0xf89cf7ab │ │ │ │ + @ instruction: 0xf918f7ab │ │ │ │ strmi r9, [r3], -r1, lsl #18 │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ strbmi r4, [r0], -r8, asr #15 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ stc2 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64983f0 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7af4628 │ │ │ │ - @ instruction: 0xe7d0fe75 │ │ │ │ + @ instruction: 0xe7d0fef1 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ smlawblt r3, r0, r3, r7 │ │ │ │ eorvs pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrmi lr, [r8], -ip, lsl #15 │ │ │ │ @@ -153127,132 +153065,132 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1bc3434 │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - b 0x1169a78 │ │ │ │ + b 0x1169980 │ │ │ │ bicsmi r0, fp, #132, 6 @ 0x10000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - b 0x1167d98 │ │ │ │ + b 0x1167ca0 │ │ │ │ bicsmi r7, fp, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r1], r1, lsl #6 │ │ │ │ strmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0x1963af2 │ │ │ │ + blx 0xff8639fa │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x477468 │ │ │ │ + blcs 0x477370 │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xa63c54 │ │ │ │ + blx 0xfe963b5c │ │ │ │ movwls r6, #6307 @ 0x18a3 │ │ │ │ - blx 0x14e3b16 │ │ │ │ + blx 0xff3e3a1e │ │ │ │ strmi r9, [r0], r1, lsl #22 │ │ │ │ teqle r3, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x5e3c78 │ │ │ │ - blx 0xfeae3b36 │ │ │ │ + blx 0xfe4e3b80 │ │ │ │ + stc2 7, cr15, [r4], #-680 @ 0xfffffd58 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ andvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ stmdavs r9, {r0, ip, pc} │ │ │ │ - blx 0xff263b5e │ │ │ │ + mcrr2 7, 10, pc, r2, cr15 @ │ │ │ │ strbmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrtmi r4, [r8], -r8, asr #15 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ - blx 0xfffe3cb2 │ │ │ │ + blx 0xfffe3bba │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64983f0 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - strb pc, [r3, r3, asr #22] @ │ │ │ │ + @ instruction: 0xe7c3fbbf │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xf63baa │ │ │ │ + blx 0xfee63ab2 │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1bc3434 │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - b 0x1169b80 │ │ │ │ + b 0x1169a88 │ │ │ │ bicsmi r0, fp, #132, 6 @ 0x10000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x1167ea0 │ │ │ │ + b 0x1167da8 │ │ │ │ bicsmi r7, fp, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r0], r1, lsl #6 │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ - blx 0xff863bf8 │ │ │ │ + blx 0x1763b02 │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x477574 │ │ │ │ + blcs 0x47747c │ │ │ │ @ instruction: 0xf895d130 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9a2f7fc │ │ │ │ + blx 0x863c64 │ │ │ │ andls r6, r1, #10616832 @ 0xa20000 │ │ │ │ - blx 0xff3e3c1c │ │ │ │ + blx 0x12e3b26 │ │ │ │ strmi r9, [r3], -r1, lsl #20 │ │ │ │ @ instruction: 0xd1282a0f │ │ │ │ smullscs pc, r9, r6, r8 @ │ │ │ │ @ instruction: 0x46304619 │ │ │ │ - bcs 0xca98c │ │ │ │ + bcs 0xca894 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - blls 0x1243d0 │ │ │ │ + blls 0x1244c8 │ │ │ │ @ instruction: 0x4639461a │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r3, lsl #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xff363c88 │ │ │ │ + blx 0x1263b92 │ │ │ │ @ instruction: 0xf649e7ce │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ mulls r1, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - blx 0xff0e3c9c │ │ │ │ + blx 0xfe3ba6 │ │ │ │ ldrb r9, [r7, r1, lsl #22] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullsvs pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ @@ -153271,29 +153209,29 @@ │ │ │ │ vstmiami r5, {s29-s104} │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ strmi r6, [ip], -sp, lsl #17 │ │ │ │ @ instruction: 0x4693461e │ │ │ │ @ instruction: 0xf7aa4607 │ │ │ │ - vstrcs s30, [pc, #-388] @ 0xa5cc8 │ │ │ │ + vstrcs s30, [pc, #-884] @ 0xa59e0 │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf897d175 │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf926f7fc │ │ │ │ + @ instruction: 0xf9a2f7fc │ │ │ │ @ instruction: 0xf7aa6865 │ │ │ │ - pkhtbmi pc, r1, r1, asr #20 @ │ │ │ │ + strmi pc, [r1], sp, asr #21 │ │ │ │ cmple r0, pc, lsl #26 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf916f7fc │ │ │ │ + @ instruction: 0xf992f7fc │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ strne pc, [r4], -r2, asr #12 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldreq pc, [ip, #-1612]! @ 0xfffff9b4 │ │ │ │ ldreq pc, [r1, #704] @ 0x2c0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdavs r3!, {r2, r3, r5, r9, fp, lr} │ │ │ │ @@ -153301,163 +153239,163 @@ │ │ │ │ andcs pc, r2, sl, asr r8 @ │ │ │ │ andeq lr, r2, r9, lsl #22 │ │ │ │ andls r4, r1, r3, lsl r4 │ │ │ │ @ instruction: 0xf1bb4442 │ │ │ │ andsle r0, r5, r0, lsl #30 │ │ │ │ ldrdeq pc, [r0, -r5]! │ │ │ │ andls r4, r0, #606208 @ 0x94000 │ │ │ │ - blx 0xee3d70 │ │ │ │ + blx 0xfede3c78 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4642 │ │ │ │ andcs pc, r1, pc, ror #21 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdeq pc, [r4, r5]! │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ - blx 0x963d9c │ │ │ │ + blx 0xfe863ca4 │ │ │ │ @ instruction: 0xf649e7e8 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7af1025 │ │ │ │ - vmlacs.f32 s30, s0, s31 │ │ │ │ - blmi 0x61a208 │ │ │ │ + vmlacs.f32 s30, s1, s23 │ │ │ │ + blmi 0x61a110 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strne pc, [r4], -r2, asr #12 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c4692 │ │ │ │ vbic.i32 d16, #786432 @ 0x000c0000 │ │ │ │ ldmpl r3, {r0, r4, r7, r8, sl}^ │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d56831 │ │ │ │ strmi r0, [fp], #-288 @ 0xfffffee0 │ │ │ │ orrsvc pc, r0, r5, lsl #10 │ │ │ │ - @ instruction: 0xf9fcf7ab │ │ │ │ + blx 0x1ee3cf0 │ │ │ │ @ instruction: 0xf649e7ae │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7af1025 │ │ │ │ - str pc, [r9, r9, lsl #20] │ │ │ │ - addeq sl, r6, r4, asr #1 │ │ │ │ + str pc, [r9, r5, lsl #21] │ │ │ │ + @ instruction: 0x0086a1bc │ │ │ │ addseq ip, r1, ip, asr r9 │ │ │ │ addseq ip, r1, r0, ror #19 │ │ │ │ - addeq sl, r6, r0, asr r0 │ │ │ │ + addeq sl, r6, r8, asr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt ip, r4, lsr r2 │ │ │ │ - b 0x1169dec │ │ │ │ + b 0x1169cf4 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x116810c │ │ │ │ + b 0x1168014 │ │ │ │ bicsmi r7, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ strmi r9, [r5], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - blls 0x1a4660 │ │ │ │ + blls 0x1a4758 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ cmple sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb786c │ │ │ │ + blcs 0xb7774 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - blls 0x1a463c │ │ │ │ - blcs 0x4779e4 │ │ │ │ + blls 0x1a4734 │ │ │ │ + blcs 0x4778ec │ │ │ │ @ instruction: 0xf896d145 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb78b0 │ │ │ │ + blcs 0xb77b8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf7aaf85b │ │ │ │ - @ instruction: 0xf642f987 │ │ │ │ + @ instruction: 0xf7aaf8d7 │ │ │ │ + @ instruction: 0xf642fa03 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ andls r7, r3, fp, lsl #4 │ │ │ │ @ instruction: 0xf7b26819 │ │ │ │ - blmi 0x7e4310 │ │ │ │ + blmi 0x7e4408 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ ldmdane r3, {r0, r8, r9, ip, pc} │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ andls r4, r0, #973078528 @ 0x3a000000 │ │ │ │ tstpvc sl, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf97af7ab │ │ │ │ + @ instruction: 0xf9f6f7ab │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r1, lsr sl @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf978f7af │ │ │ │ + @ instruction: 0xf9f4f7af │ │ │ │ @ instruction: 0xf649e7b1 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - ldr pc, [sl, pc, ror #18]! │ │ │ │ - addeq r9, r6, sl, asr #30 │ │ │ │ + ldr pc, [sl, fp, ror #19]! │ │ │ │ + addeq sl, r6, r2, asr #32 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfd2a8 │ │ │ │ + bl 0xfebfd1b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7aa9301 │ │ │ │ - blls 0x12455c │ │ │ │ + blls 0x124654 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb7950 │ │ │ │ + blcs 0xb7858 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - strtmi pc, [r9], -fp, ror #31 │ │ │ │ + @ instruction: 0xf7fc2204 │ │ │ │ + strtmi pc, [r9], -r7, ror #16 │ │ │ │ eorcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf92af7b4 │ │ │ │ + @ instruction: 0xf9a6f7b4 │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ ldrdcs pc, [r1], -pc @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bdf0 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - strb pc, [r2, r7, lsr #18]! @ │ │ │ │ + strb pc, [r2, r3, lsr #19]! @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r4, lsl #26 │ │ │ │ ldrdmi pc, [r0, -r4] │ │ │ │ ldclcs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @@ -153466,383 +153404,383 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461f83f0 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r1], r3, lsl #6 │ │ │ │ strmi r4, [r0], r5, lsl #12 │ │ │ │ - @ instruction: 0xf8daf7aa │ │ │ │ + @ instruction: 0xf956f7aa │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x477978 │ │ │ │ + blcs 0x477880 │ │ │ │ @ instruction: 0xf895d161 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff9ef7fb │ │ │ │ + @ instruction: 0xf81af7fc │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - @ instruction: 0xf8c8f7aa │ │ │ │ + @ instruction: 0xf944f7aa │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x477998 │ │ │ │ + blcs 0x4778a0 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff8cf7fb │ │ │ │ + @ instruction: 0xf808f7fc │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - stc2l 7, cr15, [lr, #-680]! @ 0xfffffd58 │ │ │ │ + stc2l 7, cr15, [sl, #680]! @ 0x2a8 │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2282 @ 0xfffff716 │ │ │ │ stmib sp, {r0, r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x461a0091 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf500d015 │ │ │ │ @ instruction: 0xf8d0712b │ │ │ │ @ instruction: 0xf7ab02ac │ │ │ │ - strbmi pc, [r0], -sp, lsr #17 @ │ │ │ │ + strbmi pc, [r0], -r9, lsr #18 @ │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf964f7ff │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50083f0 │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ @ instruction: 0xf7ab0330 │ │ │ │ - @ instruction: 0xe7e8f897 │ │ │ │ + @ instruction: 0xe7e8f913 │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8a4f7af │ │ │ │ + @ instruction: 0xf920f7af │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2 7, cr15, [r8], {177} @ 0xb1 │ │ │ │ + stc2 7, cr15, [r4, #-708] @ 0xfffffd3c │ │ │ │ @ instruction: 0xf649e7bc │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - @ instruction: 0xe79df895 │ │ │ │ + @ instruction: 0xe79df911 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - mrrc2 7, 11, pc, r6, cr1 @ │ │ │ │ + ldc2l 7, cr15, [r2], {177} @ 0xb1 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - @ instruction: 0x00869db6 │ │ │ │ + addeq r9, r6, lr, lsr #29 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfd468 │ │ │ │ + bl 0xfebfd370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [sp], -fp, asr #16 │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ - @ instruction: 0xf848f7aa │ │ │ │ + @ instruction: 0xf8c4f7aa │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ cmple r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff0cf7fb │ │ │ │ + @ instruction: 0xff88f7fb │ │ │ │ andls r6, r1, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf836f7aa │ │ │ │ - bcs 0x48caa8 │ │ │ │ + @ instruction: 0xf8b2f7aa │ │ │ │ + bcs 0x48c9b0 │ │ │ │ @ instruction: 0xf894d14b │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 7, pc, cr10, cr11, {7} │ │ │ │ + @ instruction: 0xff76f7fb │ │ │ │ ldrmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffe0f7af │ │ │ │ + @ instruction: 0xf85cf7b0 │ │ │ │ andls r6, r1, #15335424 @ 0xea0000 │ │ │ │ - @ instruction: 0xf81ef7aa │ │ │ │ - bcs 0x48cad8 │ │ │ │ + @ instruction: 0xf89af7aa │ │ │ │ + bcs 0x48c9e0 │ │ │ │ @ instruction: 0xf894d128 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 7, pc, cr2, cr11, {7} @ │ │ │ │ + @ instruction: 0xff5ef7fb │ │ │ │ ldrmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - @ instruction: 0xf8d8f7af │ │ │ │ + @ instruction: 0xf954f7af │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - @ instruction: 0xe7b7f81d │ │ │ │ + @ instruction: 0xe7b7f899 │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519001 │ │ │ │ @ instruction: 0xf7af1022 │ │ │ │ - blls 0x124388 │ │ │ │ + blls 0x124480 │ │ │ │ @ instruction: 0xf649e7d7 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ mulls r1, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf808f7af │ │ │ │ + @ instruction: 0xf884f7af │ │ │ │ ldr r9, [r4, r1, lsl #22]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r2, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4690 │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ - @ instruction: 0xffcaf7a9 │ │ │ │ + @ instruction: 0xf846f7aa │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r8, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 4, pc, cr14, cr11, {7} @ │ │ │ │ + @ instruction: 0xff0af7fb │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - @ instruction: 0xffb8f7a9 │ │ │ │ + @ instruction: 0xf834f7aa │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89580cc │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb7c50 │ │ │ │ + blcs 0xb7b58 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1bafe7b │ │ │ │ + @ instruction: 0xf1bafef7 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf7af4620 │ │ │ │ - @ instruction: 0xf1b9fd1d │ │ │ │ + @ instruction: 0xf1b9fd99 │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7af4638 │ │ │ │ - @ instruction: 0x463afd15 │ │ │ │ + @ instruction: 0x463afd91 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff52f7af │ │ │ │ + @ instruction: 0xffcef7af │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, r9, asr r8 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x12642de │ │ │ │ + blx 0xff1641e6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf7b14638 │ │ │ │ - @ instruction: 0x463afb3f │ │ │ │ + @ instruction: 0x463afbbb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff2cf7af │ │ │ │ + @ instruction: 0xffa8f7af │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf7a9800c │ │ │ │ - strmi pc, [r7], -r7, ror #30 │ │ │ │ + strmi pc, [r7], -r3, ror #31 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 1, pc, cr10, cr11, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr6, cr11, {7} @ │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf500681b │ │ │ │ ldmpl r2, {r0, r2, r3, r5, r6, r8, ip, sp, lr}^ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x03b4f8d0 │ │ │ │ - @ instruction: 0xff52f7aa │ │ │ │ + @ instruction: 0xffcef7aa │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, r9, lsl #16 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf7a968f7 │ │ │ │ - strmi pc, [r0], fp, lsr #30 │ │ │ │ + strmi pc, [r0], r7, lsr #31 │ │ │ │ cmple r2, pc, lsl #30 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r0, #1004]! @ 0x3ec │ │ │ │ + mcr2 7, 3, pc, cr12, cr11, {7} @ │ │ │ │ movwls r6, #14387 @ 0x3833 │ │ │ │ - @ instruction: 0xff1af7a9 │ │ │ │ + @ instruction: 0xff96f7a9 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ cmple r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ - @ instruction: 0xff0af7a9 │ │ │ │ + mrc2 7, 2, pc, cr10, cr11, {7} │ │ │ │ + @ instruction: 0xff86f7a9 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf7af9003 │ │ │ │ - stmdals r3, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r4, [r0], -r0 │ │ │ │ - mrc2 7, 4, pc, cr10, cr0, {5} │ │ │ │ + @ instruction: 0xff16f7b0 │ │ │ │ @ instruction: 0x464268f1 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ strtmi pc, [r8], -r7, asr #31 │ │ │ │ @ instruction: 0x463a6831 │ │ │ │ @ instruction: 0xffc2f7fe │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - ldr pc, [r4, -r9, lsl #30]! │ │ │ │ + ldr pc, [r4, -r5, lsl #31]! │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff00f7ae │ │ │ │ + @ instruction: 0xff7cf7ae │ │ │ │ @ instruction: 0xf649e718 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1027 │ │ │ │ - @ instruction: 0xe7adfef7 │ │ │ │ + @ instruction: 0xe7adff73 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 7, 14, cr15, cr14, cr14, {5} │ │ │ │ + @ instruction: 0xff6af7ae │ │ │ │ @ instruction: 0xf649e76a │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - str pc, [sp, r5, ror #29]! │ │ │ │ - strdeq r9, [r6], sl │ │ │ │ + str pc, [sp, r1, ror #30]! │ │ │ │ + strdeq r9, [r6], r2 │ │ │ │ @ instruction: 0x461db530 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ mulmi ip, sp, r8 │ │ │ │ @ instruction: 0xce34e9d0 │ │ │ │ - b 0x1492b9c │ │ │ │ - b 0x13c5824 │ │ │ │ - b 0x1c697f0 │ │ │ │ + b 0x1492aa4 │ │ │ │ + b 0x13c572c │ │ │ │ + b 0x1c696f8 │ │ │ │ @ instruction: 0xf00c0c0c │ │ │ │ orrlt r0, r3, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1495a90 │ │ │ │ - b 0x13b5744 │ │ │ │ - b 0x1c79910 │ │ │ │ + b 0x1495998 │ │ │ │ + b 0x13b564c │ │ │ │ + b 0x1c79818 │ │ │ │ @ instruction: 0xf00c0c0c │ │ │ │ - blcs 0xa71e4 │ │ │ │ + blcs 0xa70ec │ │ │ │ strtmi sp, [fp], -lr, ror #3 │ │ │ │ pop {r0, r1, sl, ip, pc} │ │ │ │ @ instruction: 0xe6b34030 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - cdp2 7, 8, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 7, 15, cr15, cr12, cr9, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ rschi pc, r3, r0, asr #32 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ ldrdhi pc, [r8], -r6 │ │ │ │ - cdp2 7, 6, cr15, cr14, cr9, {5} │ │ │ │ + cdp2 7, 14, cr15, cr10, cr9, {5} │ │ │ │ @ instruction: 0xf1b84604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb7f24 │ │ │ │ + blcs 0xb7e2c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fd31 │ │ │ │ + @ instruction: 0xf1b9fdad │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf1baf9bb │ │ │ │ + @ instruction: 0xf1bafa37 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - cdp2 7, 8, cr15, cr2, cr9, {5} │ │ │ │ + cdp2 7, 15, cr15, cr14, cr9, {5} │ │ │ │ @ instruction: 0xf7a94680 │ │ │ │ - @ instruction: 0x4629fe7f │ │ │ │ + @ instruction: 0x4629fefb │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf894f7b6 │ │ │ │ + @ instruction: 0xf910f7b6 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf890f7b6 │ │ │ │ + @ instruction: 0xf90cf7b6 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7b24640 │ │ │ │ - ldmvs r3!, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a9 │ │ │ │ @ instruction: 0x462130d9 │ │ │ │ - blcs 0xb7f84 │ │ │ │ + blcs 0xb7e8c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r8], -r1, lsl #26 @ │ │ │ │ + @ instruction: 0x4648fd7d │ │ │ │ @ instruction: 0xf7b64621 │ │ │ │ - @ instruction: 0x464af879 │ │ │ │ + @ instruction: 0x464af8f5 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8def7b2 │ │ │ │ + @ instruction: 0xf95af7b2 │ │ │ │ @ instruction: 0xf6424642 │ │ │ │ vmlal.s8 , d0, d4 │ │ │ │ @ instruction: 0x46212897 │ │ │ │ @ instruction: 0xf7b64628 │ │ │ │ - @ instruction: 0xf7a9f8d9 │ │ │ │ - andscs pc, pc, #432 @ 0x1b0 │ │ │ │ + @ instruction: 0xf7a9f955 │ │ │ │ + andscs pc, pc, #2416 @ 0x970 │ │ │ │ andls r4, r3, r9, lsr #12 │ │ │ │ - blx 0xfe56459e │ │ │ │ - cdp2 7, 1, cr15, cr4, cr9, {5} │ │ │ │ + stc2 7, cr15, [lr], {175} @ 0xaf │ │ │ │ + cdp2 7, 9, cr15, cr0, cr9, {5} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b14681 │ │ │ │ - andcs pc, r1, pc, asr #26 │ │ │ │ - blx 0xff2645a0 │ │ │ │ + andcs pc, r1, fp, asr #27 │ │ │ │ + blx 0x11644aa │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ - blls 0x18a700 │ │ │ │ + blls 0x18a608 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf7b09004 │ │ │ │ - @ instruction: 0xf8d8fd49 │ │ │ │ + @ instruction: 0xf8d8fdc5 │ │ │ │ strbmi r1, [r8], -r0 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 7, cr15, [r8, #708]! @ 0x2c4 │ │ │ │ + mcr2 7, 1, pc, cr4, cr1, {5} @ │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ andcs pc, r1, r5, asr #29 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -153855,54 +153793,54 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ msrvc SPSR_fsc, r0, lsl #10 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ @ instruction: 0x03b4f8d0 │ │ │ │ - stc2l 7, cr15, [r4, #680]! @ 0x2a8 │ │ │ │ + cdp2 7, 6, cr15, cr0, cr10, {5} │ │ │ │ @ instruction: 0xf649e7d4 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1028 │ │ │ │ - @ instruction: 0xf1b9fdf1 │ │ │ │ + @ instruction: 0xf1b9fe6d │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x6e4652 │ │ │ │ + blx 0xfe5e455a │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf91ef7fd │ │ │ │ + @ instruction: 0xf99af7fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ae4628 │ │ │ │ - ldmvs r4!, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r4!, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ adcsle r2, r3, pc, lsl #24 │ │ │ │ - stc2 7, cr15, [ip, #676]! @ 0x2a4 │ │ │ │ + cdp2 7, 2, cr15, cr8, cr9, {5} │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8534680 │ │ │ │ @ instruction: 0xf7ae1024 │ │ │ │ - blmi 0x4a5efc │ │ │ │ + blmi 0x4a5ff4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x13cb1c │ │ │ │ + bl 0x13ca24 │ │ │ │ andls r0, r1, r8 │ │ │ │ @ instruction: 0xf649e7b6 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1024 │ │ │ │ - @ instruction: 0xe71dfdbb │ │ │ │ + @ instruction: 0xe71dfe37 │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xe756fdb1 │ │ │ │ - addeq r9, r6, r6, lsr #16 │ │ │ │ - umulleq r9, r6, r8, r7 │ │ │ │ + ldrb pc, [r6, -sp, lsr #28] @ │ │ │ │ + addeq r9, r6, lr, lsl r9 │ │ │ │ + umulleq r9, r6, r0, r8 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ mcrreq 3, 12, pc, r0, cr12 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -153917,94 +153855,94 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ @ instruction: 0x46904699 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r4, #-676] @ 0xfffffd5c │ │ │ │ + ldc2l 7, cr15, [r0, #676] @ 0x2a4 │ │ │ │ strmi r2, [r7], -pc, lsl #24 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r8], {251} @ 0xfb │ │ │ │ + ldc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - stc2l 7, cr15, [r2, #-676] @ 0xfffffd5c │ │ │ │ + ldc2 7, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ cmnle r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01f │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - blx 0x10e477a │ │ │ │ + blx 0xfefe4682 │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff5af7b0 │ │ │ │ + @ instruction: 0xffd6f7b0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x4628d11d │ │ │ │ @ instruction: 0x46226831 │ │ │ │ stc2l 7, cr15, [ip, #1016]! @ 0x3f8 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 6 @ 0xc0000003 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffc6f7ae │ │ │ │ + @ instruction: 0xf842f7af │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff3cf7b0 │ │ │ │ + @ instruction: 0xffb8f7b0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmvs r2!, {r0, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a99203 │ │ │ │ - bls 0x1a5d0c │ │ │ │ + bls 0x1a5e04 │ │ │ │ teqle r8, pc, lsl #20 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xb81c0 │ │ │ │ + bcs 0xb80c8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a5838 │ │ │ │ + blls 0x1a5930 │ │ │ │ @ instruction: 0xee1d4a1b │ │ │ │ @ instruction: 0xf64c1f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [sl], #-145 @ 0xffffff6f │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ msrvc SPSR_fsc, r0, lsl #10 │ │ │ │ movwls r4, #5139 @ 0x1413 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x03b4f8d0 │ │ │ │ - stc2l 7, cr15, [sl], #680 @ 0x2a8 │ │ │ │ + stc2l 7, cr15, [r6, #-680]! @ 0xfffffd58 │ │ │ │ @ instruction: 0xf649e7b3 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xe797fcf7 │ │ │ │ + @ instruction: 0xe797fd73 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - stc2l 7, cr15, [lr], #696 @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [sl, #-696]! @ 0xfffffd48 │ │ │ │ @ instruction: 0xf649e77c │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ mulls r3, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r4], #696 @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [r0, #-696]! @ 0xfffffd48 │ │ │ │ strb r9, [r7, r3, lsl #22] │ │ │ │ - addeq r9, r6, sl, lsr #12 │ │ │ │ + addeq r9, r6, r2, lsr #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullspl pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b084 │ │ │ │ @ instruction: 0xf8d060d0 │ │ │ │ @@ -154022,189 +153960,189 @@ │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrmi r6, [sl], lr, asr #16 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r4, [r0], r7, lsl #12 │ │ │ │ - stc2 7, cr15, [r2], {169} @ 0xa9 │ │ │ │ + ldc2l 7, cr15, [lr], #676 @ 0x2a4 │ │ │ │ strmi r2, [r4], -pc, lsl #28 │ │ │ │ @ instruction: 0xf897d15b │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ - blcs 0xb829c │ │ │ │ + blcs 0xb81a4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a5bf0 │ │ │ │ - blcs 0x478248 │ │ │ │ + blls 0x1a5ce8 │ │ │ │ + blcs 0x478150 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ - blcs 0xb8300 │ │ │ │ + blcs 0xb8208 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4633fb35 │ │ │ │ + @ instruction: 0x4633fbb1 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7b04630 │ │ │ │ - stmiavs fp!, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, sl, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a5bbc │ │ │ │ + blls 0x1a5cb4 │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524607 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xf1bafc77 │ │ │ │ + @ instruction: 0xf1bafcf3 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ @ instruction: 0xf7aa2000 │ │ │ │ - ldrtmi pc, [fp], -r3, lsl #18 @ │ │ │ │ + @ instruction: 0x463bf97f │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7b06400 │ │ │ │ - @ instruction: 0xf1b9fd47 │ │ │ │ + @ instruction: 0xf1b9fdc3 │ │ │ │ @ instruction: 0xd1290f00 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4622 │ │ │ │ andcs pc, r1, r7, lsl #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - mcrr2 7, 10, pc, lr, cr14 @ │ │ │ │ + stc2l 7, cr15, [sl], {174} @ 0xae │ │ │ │ @ instruction: 0xf649e7bf │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1026 │ │ │ │ - str pc, [r4, r5, asr #24]! │ │ │ │ + str pc, [r4, r1, asr #25]! │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0xf1b9fc7f │ │ │ │ + @ instruction: 0xf1b9fcfb │ │ │ │ sbcsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7af221f │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #16 @ │ │ │ │ + ldrtmi pc, [r2], -r1, lsr #17 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r2], #-696 @ 0xfffffd48 │ │ │ │ + stc2l 7, cr15, [lr], #696 @ 0x2b8 │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ movwls r4, #9735 @ 0x2607 │ │ │ │ - blx 0xffb649de │ │ │ │ + stc2l 7, cr15, [r6], #-676 @ 0xfffffd5c │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ - blcs 0x478358 │ │ │ │ + blcs 0x478260 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfec64b40 │ │ │ │ + blx 0xb64a4a │ │ │ │ movwls r6, #10403 @ 0x28a3 │ │ │ │ - blx 0xff6e4a02 │ │ │ │ + mrrc2 7, 10, pc, r4, cr9 @ │ │ │ │ strmi r9, [r0], r2, lsl #22 │ │ │ │ cmple r3, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe7e4b64 │ │ │ │ + blx 0x6e4a6e │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf500681b │ │ │ │ ldmpl r3, {r0, r1, r2, r7, r8, sp, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ ldrtmi r9, [r3], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8d0461a │ │ │ │ @ instruction: 0xf7aa0438 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a5a6c │ │ │ │ + blls 0x1a5b64 │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519002 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - bls 0x165b00 │ │ │ │ + bls 0x165bf8 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 7, cr15, [sl], {174} @ 0xae │ │ │ │ + stc2 7, cr15, [r6], {174} @ 0xae │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ andcs pc, r1, fp, ror #24 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xfed64ab6 │ │ │ │ + stc2 7, cr15, [lr], #-696 @ 0xfffffd48 │ │ │ │ @ instruction: 0xf649e7bc │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - str pc, [r1, r9, lsr #23]! │ │ │ │ - ldrdeq r9, [r6], lr │ │ │ │ + str pc, [r1, r5, lsr #24]! │ │ │ │ + ldrdeq r9, [r6], r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfde1c │ │ │ │ + bl 0xfebfdd24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fd8 │ │ │ │ ldrdlt r3, [r5], r9 │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ - blcs 0xb6f90 │ │ │ │ + blcs 0xb6e98 │ │ │ │ @ instruction: 0xf014d054 │ │ │ │ suble r6, r9, r0, ror r3 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7a94605 │ │ │ │ - blls 0x1a59d4 │ │ │ │ + blls 0x1a5acc │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ cmnle r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb84f8 │ │ │ │ + blcs 0xb8400 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs r2!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99203 │ │ │ │ - bls 0x1a59b0 │ │ │ │ - bcs 0x47847c │ │ │ │ + bls 0x1a5aa8 │ │ │ │ + bcs 0x478384 │ │ │ │ @ instruction: 0xf895d146 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13864 @ 0x3628 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x5e4c74 │ │ │ │ - bmi 0xa8d898 │ │ │ │ + blx 0xfe4e4b7c │ │ │ │ + bmi 0xa8d7a0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r0, {r1, r3, r7, fp, ip, lr}^ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xb1f70091 │ │ │ │ @ instruction: 0x41bcf200 │ │ │ │ ldrteq pc, [ip], #2256 @ 0x8d0 @ │ │ │ │ - blx 0xf64b6a │ │ │ │ + blx 0xfee64a72 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ movwcs pc, #7153 @ 0x1bf1 @ │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @@ -154212,132 +154150,132 @@ │ │ │ │ ldrmi sp, [r8], -sl, lsr #3 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf500bdf0 │ │ │ │ @ instruction: 0xf8d061a8 │ │ │ │ @ instruction: 0xf7aa0540 │ │ │ │ - bfi pc, fp, #22, #10 @ │ │ │ │ + bfi pc, r7, #23, #9 @ │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ae1022 │ │ │ │ - blls 0x1a59b0 │ │ │ │ + blls 0x1a5aa8 │ │ │ │ @ instruction: 0xf649e7b9 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xe79cfb1d │ │ │ │ - ldrdeq r9, [r6], r4 │ │ │ │ + @ instruction: 0xe79cfb99 │ │ │ │ + addeq r9, r6, ip, asr #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r1], r5, lsl #12 │ │ │ │ @ instruction: 0xf7a9469a │ │ │ │ - @ instruction: 0x2c0ffae1 │ │ │ │ + @ instruction: 0x2c0ffb5d │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808e │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb85fc │ │ │ │ + blcs 0xb8504 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldmvs r4!, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff4e4c10 │ │ │ │ + ldmvs r4!, {r0, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x13e4b1a │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf994f7fb │ │ │ │ + blx 0x4e4c7c │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - mrc2 7, 0, pc, cr14, cr12, {7} │ │ │ │ - blx 0xffbe4c40 │ │ │ │ + mrc2 7, 4, pc, cr10, cr12, {7} │ │ │ │ + blx 0x1ae4b4a │ │ │ │ @ instruction: 0xf7a94604 │ │ │ │ - strbmi pc, [r1], -r9, ror #21 @ │ │ │ │ + strbmi pc, [r1], -r5, ror #22 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - ldc2l 7, cr15, [lr], #724 @ 0x2d4 │ │ │ │ + ldc2l 7, cr15, [sl, #-724]! @ 0xfffffd2c │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - ldc2l 7, cr15, [sl], #724 @ 0x2d4 │ │ │ │ + ldc2l 7, cr15, [r6, #-724]! @ 0xfffffd2c │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf1ba4620 │ │ │ │ subsle r0, r3, r0, lsl #30 │ │ │ │ - ldc2l 7, cr15, [sl, #-708]! @ 0xfffffd3c │ │ │ │ + ldc2l 7, cr15, [r6, #708]! @ 0x2c4 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0xfe864c74 │ │ │ │ + blx 0x764b7e │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r4, r7, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf962f7fb │ │ │ │ - blx 0xfe464c94 │ │ │ │ + @ instruction: 0xf9def7fb │ │ │ │ + blx 0x364b9e │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple fp, r0, lsl #13 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf952f7fb │ │ │ │ - blx 0xfed64cb4 │ │ │ │ + @ instruction: 0xf9cef7fb │ │ │ │ + blx 0xc64bbe │ │ │ │ strmi r4, [r1], r2, asr #12 │ │ │ │ @ instruction: 0xf7b54639 │ │ │ │ - strbmi pc, [sl], -r1, lsl #26 @ │ │ │ │ + @ instruction: 0x464afd7d │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 7, cr15, [ip, #-708]! @ 0xfffffd3c │ │ │ │ + stc2 7, cr15, [r8, #708]! @ 0x2c4 │ │ │ │ ldmdavs r6!, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - blx 0x1ce4cd0 │ │ │ │ + blx 0xffbe4bd8 │ │ │ │ strmi r4, [r0], r1, lsr #12 │ │ │ │ - mcrr2 7, 11, pc, lr, cr5 @ │ │ │ │ + stc2l 7, cr15, [sl], {181} @ 0xb5 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0xf7a9fb37 │ │ │ │ - strtmi pc, [r1], -r5, ror #20 │ │ │ │ + strtmi pc, [r1], -r1, ror #21 │ │ │ │ @ instruction: 0xf7b54607 │ │ │ │ - @ instruction: 0x4628fc5d │ │ │ │ + @ instruction: 0x4628fcd9 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ - blx 0xbe4e4e │ │ │ │ + blx 0xbe4d56 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 7, cr15, [r8, #-708] @ 0xfffffd3c │ │ │ │ + stc2 7, cr15, [r4, #708] @ 0x2c4 │ │ │ │ @ instruction: 0xf649e7aa │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1024 │ │ │ │ - ldmvs r4!, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x11e4d28 │ │ │ │ + ldmvs r4!, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff0e4c30 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ svcge 0x0074f43f │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0x1964d54 │ │ │ │ + blx 0xff864c5c │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0076f43f │ │ │ │ @ instruction: 0x46392210 │ │ │ │ - @ instruction: 0xf7af4638 │ │ │ │ - strb pc, [pc, -r9, lsl #31]! @ │ │ │ │ + @ instruction: 0xf7b04638 │ │ │ │ + strb pc, [pc, -r5, lsl #16]! @ │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0x14e4d78 │ │ │ │ + blx 0xff3e4c80 │ │ │ │ @ instruction: 0xf649e7a4 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1028 │ │ │ │ - str pc, [fp, r7, asr #20] │ │ │ │ + str pc, [fp, r3, asr #21] │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ mcrreq 3, 12, pc, r0, cr12 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -154345,370 +154283,370 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt ip, r4, lsr r2 │ │ │ │ - b 0x116ad80 │ │ │ │ + b 0x116ac88 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x11690a0 │ │ │ │ + b 0x1168fa8 │ │ │ │ bicsmi r7, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [sp], -lr, lsl #17 │ │ │ │ @ instruction: 0xf7a94604 │ │ │ │ - @ instruction: 0x2e0ff9e1 │ │ │ │ + @ instruction: 0x2e0ffa5d │ │ │ │ cmnle r0, r7, lsl #12 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8a6f7fb │ │ │ │ + @ instruction: 0xf922f7fb │ │ │ │ movwls r6, #14443 @ 0x386b │ │ │ │ - @ instruction: 0xf9d0f7a9 │ │ │ │ + blx 0x13e4d18 │ │ │ │ strmi r9, [r6], -r3, lsl #22 │ │ │ │ cmnle sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf894f7fb │ │ │ │ + @ instruction: 0xf910f7fb │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x1d64e56 │ │ │ │ + blx 0xffc64d5e │ │ │ │ @ instruction: 0xf7a92000 │ │ │ │ - stmiavs sl!, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs sl!, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r9, [r0], r3, lsl #4 │ │ │ │ - @ instruction: 0xf9b4f7a9 │ │ │ │ - bcs 0x48d7b4 │ │ │ │ + blx 0xce4d50 │ │ │ │ + bcs 0x48d6bc │ │ │ │ @ instruction: 0xf894d157 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf878f7fb │ │ │ │ + @ instruction: 0xf8f4f7fb │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdacc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b04633 │ │ │ │ - stmdavs sl!, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sl!, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99203 │ │ │ │ - bls 0x1a5640 │ │ │ │ + bls 0x1a5738 │ │ │ │ teqle r1, pc, lsl #20 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xb886c │ │ │ │ + bcs 0xb8774 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a516c │ │ │ │ + blls 0x1a5264 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #16 │ │ │ │ - @ instruction: 0xf920f7b0 │ │ │ │ + @ instruction: 0xf99cf7b0 │ │ │ │ ldrtmi r6, [sl], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strtmi pc, [r0], -sp, asr #20 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ - blx 0x12e5014 │ │ │ │ + blx 0x12e4f1c │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64981f0 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1026 │ │ │ │ - str pc, [pc, pc, lsl #19] │ │ │ │ + str pc, [pc, fp, lsl #20] │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ae1022 │ │ │ │ - blls 0x1a566c │ │ │ │ + blls 0x1a5764 │ │ │ │ @ instruction: 0xf649e7ce │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ mulls r3, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf97af7ae │ │ │ │ + @ instruction: 0xf9f6f7ae │ │ │ │ str r9, [r8, r3, lsl #22]! │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf970f7ae │ │ │ │ + @ instruction: 0xf9ecf7ae │ │ │ │ svclt 0x0000e782 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe2a4 │ │ │ │ + bl 0xfebfe1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a99301 │ │ │ │ - blls 0x125560 │ │ │ │ + blls 0x125658 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb894c │ │ │ │ + blcs 0xb8854 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [r9], -sp, ror #31 │ │ │ │ + @ instruction: 0xf7fb2204 │ │ │ │ + strtmi pc, [r9], -r9, ror #16 │ │ │ │ @ instruction: 0xf7b04628 │ │ │ │ - @ instruction: 0x4630fe13 │ │ │ │ + ldrtmi pc, [r0], -pc, lsl #29 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ @ instruction: 0xf9e2f7fe │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf92af7ae │ │ │ │ + @ instruction: 0xf9a6f7ae │ │ │ │ svclt 0x0000e7e3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, lr, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ ldmdavs r3!, {r2, r9, sl, lr} │ │ │ │ streq lr, [r1, -r2, asr #20] │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a54e4 │ │ │ │ - blcs 0x478950 │ │ │ │ + blls 0x1a55dc │ │ │ │ + blcs 0x478858 │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb89c8 │ │ │ │ + blcs 0xb88d0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf7a9ffaf │ │ │ │ - @ instruction: 0x4629f8db │ │ │ │ + @ instruction: 0xf7fb2204 │ │ │ │ + @ instruction: 0xf7a9f82b │ │ │ │ + @ instruction: 0x4629f957 │ │ │ │ @ instruction: 0xf7ae4680 │ │ │ │ - ldmvs r3!, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r3!, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a54b4 │ │ │ │ - blcs 0x478980 │ │ │ │ + blls 0x1a55ac │ │ │ │ + blcs 0x478888 │ │ │ │ @ instruction: 0xf894d12e │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb89f8 │ │ │ │ + blcs 0xb8900 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4ff97 │ │ │ │ + @ instruction: 0xf7fb2204 │ │ │ │ + @ instruction: 0xf8d4f813 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x5e7e08 │ │ │ │ - bmi 0x61d22c │ │ │ │ + blcs 0x5e7d10 │ │ │ │ + bmi 0x61d134 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ stmpl r9, {r1, r4, fp, sp, lr} │ │ │ │ strls r2, [r0, -r0, lsl #4] │ │ │ │ andls r4, r1, #1090519040 @ 0x41000000 │ │ │ │ @ instruction: 0xf7bb462a │ │ │ │ - ldmdavs r1!, {r0, r2, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs r1!, {r0, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ @ instruction: 0xf649b979 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - strb pc, [r2, fp, asr #17] @ │ │ │ │ + strb pc, [r2, r7, asr #18] @ │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8c2f7ae │ │ │ │ + @ instruction: 0xf93ef7ae │ │ │ │ @ instruction: 0xf769e7d1 │ │ │ │ - svclt 0x0000f88f │ │ │ │ - addeq r8, r6, lr, asr #27 │ │ │ │ + svclt 0x0000f90b │ │ │ │ + addeq r8, r6, r6, asr #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ - @ instruction: 0xf882f7a9 │ │ │ │ + @ instruction: 0xf8fef7a9 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17c │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8ad8 │ │ │ │ + blcs 0xb89e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a53f0 │ │ │ │ - blcs 0x478a44 │ │ │ │ + blls 0x1a54e8 │ │ │ │ + blcs 0x47894c │ │ │ │ @ instruction: 0xf896d173 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8afc │ │ │ │ + blcs 0xb8a04 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - qasxmi pc, fp, r5 @ │ │ │ │ + @ instruction: 0x462bffb1 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - blx 0x4e5118 │ │ │ │ + blx 0xfe3e5020 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe43f0 │ │ │ │ @ instruction: 0xf7b0b917 │ │ │ │ - @ instruction: 0xf1b9fa7b │ │ │ │ + @ instruction: 0xf1b9faf7 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ movwls r6, #14627 @ 0x3923 │ │ │ │ - @ instruction: 0xf83ef7a9 │ │ │ │ + @ instruction: 0xf8baf7a9 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ cmple r9, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff02f7fa │ │ │ │ + @ instruction: 0xff7ef7fa │ │ │ │ andls r6, r3, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf82cf7a9 │ │ │ │ - bcs 0x48dac4 │ │ │ │ + @ instruction: 0xf8a8f7a9 │ │ │ │ + bcs 0x48d9cc │ │ │ │ @ instruction: 0xf896d141 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 7, pc, cr0, cr10, {7} │ │ │ │ + @ instruction: 0xff6cf7fa │ │ │ │ stmib sp, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrtmi r8, [sl], -r0, lsl #6 │ │ │ │ strtmi r4, [r9], -fp, lsr #12 │ │ │ │ - @ instruction: 0xf7af4638 │ │ │ │ - stmdavs r3!, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7b04638 │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #13865 @ 0x3629 │ │ │ │ @ instruction: 0xf7ae6c18 │ │ │ │ - blls 0x1a53c8 │ │ │ │ + blls 0x1a54c0 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ae6c58 │ │ │ │ - str pc, [sp, pc, lsr #19]! │ │ │ │ + str pc, [sp, fp, lsr #20]! │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf824f7ae │ │ │ │ + @ instruction: 0xf8a0f7ae │ │ │ │ @ instruction: 0xf649e783 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - usad8 ip, fp, r8 │ │ │ │ + @ instruction: 0xe78cf897 │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf812f7ae │ │ │ │ + @ instruction: 0xf88ef7ae │ │ │ │ @ instruction: 0xf649e7b6 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ mulls r3, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf808f7ae │ │ │ │ + @ instruction: 0xf884f7ae │ │ │ │ ldr r9, [lr, r3, lsl #22]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf7a84690 │ │ │ │ - svccs 0x000fffcd │ │ │ │ + @ instruction: 0xf7a94690 │ │ │ │ + svccs 0x000ff849 │ │ │ │ @ instruction: 0xd12e4604 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 4, pc, cr2, cr10, {7} │ │ │ │ + @ instruction: 0xff0ef7fa │ │ │ │ movwls r6, #6379 @ 0x18eb │ │ │ │ - @ instruction: 0xffbcf7a8 │ │ │ │ + @ instruction: 0xf838f7a9 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1252b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 4, pc, cr0, cr10, {7} @ │ │ │ │ + mrc2 7, 7, pc, cr12, cr10, {7} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0xf1b8ff67 │ │ │ │ + @ instruction: 0xf1b8ffe3 │ │ │ │ @ instruction: 0xd1230f00 │ │ │ │ - blcs 0xc1470 │ │ │ │ + blcs 0xc1378 │ │ │ │ stmdavs r9!, {r1, r3, r4, r5, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ @ instruction: 0xf649b86b │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ - @ instruction: 0xf7ad1027 │ │ │ │ - @ instruction: 0xe7d1ffbd │ │ │ │ + @ instruction: 0xf7ae1027 │ │ │ │ + @ instruction: 0xe7d1f839 │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xffb4f7ad │ │ │ │ + @ instruction: 0xf830f7ae │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0xf1b8ff43 │ │ │ │ + @ instruction: 0xf1b8ffbf │ │ │ │ sbcsle r0, fp, r0, lsl #30 │ │ │ │ movwls r6, #6443 @ 0x192b │ │ │ │ - @ instruction: 0xff7ef7a8 │ │ │ │ + @ instruction: 0xfffaf7a8 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ tstle lr, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 2, pc, cr2, cr10, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr14, cr10, {7} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ - @ instruction: 0xf7ad4620 │ │ │ │ - stmdavs fp!, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7ae4620 │ │ │ │ + stmdavs fp!, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ ldrbpl pc, [r4, -r9, asr #12] @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xff8af7ad │ │ │ │ + @ instruction: 0xf806f7ae │ │ │ │ @ instruction: 0x46216c78 │ │ │ │ - @ instruction: 0xff86f7ad │ │ │ │ + @ instruction: 0xf802f7ae │ │ │ │ @ instruction: 0xf649e7b7 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - @ instruction: 0xe7e1ff7d │ │ │ │ + @ instruction: 0xe7e1fff9 │ │ │ │ andsle r2, r9, r1, lsl #22 │ │ │ │ andle r2, r6, r2, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @ instruction: 0xf64900d0 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46112397 │ │ │ │ svceq 0x0080f010 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf06f32ff │ │ │ │ - blvs 0x16a7ca8 │ │ │ │ - stcllt 7, cr15, [ip, #-700] @ 0xfffffd44 │ │ │ │ + blvs 0x16a7bb0 │ │ │ │ + stcllt 7, cr15, [r8, #700] @ 0x2bc │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdbcs pc, {r1, r4, r8, ip, lr, pc} @ │ │ │ │ ldrlt sp, [r0, #-272]! @ 0xfffffef0 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -154719,24 +154657,24 @@ │ │ │ │ svclt 0x00eef7fd │ │ │ │ svclt 0x00ecf7fd │ │ │ │ @ instruction: 0xf649461d │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46112397 │ │ │ │ sbcvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4604 │ │ │ │ - blvs 0xff6a7cf0 │ │ │ │ + blvs 0xff6a7bf8 │ │ │ │ @ instruction: 0xf7af9101 │ │ │ │ - stmdbls r1, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - ldc2 7, cr15, [lr, #-700] @ 0xfffffd44 │ │ │ │ + ldc2 7, cr15, [sl, #700] @ 0x2bc │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vadd.i8 d25, d0, d1 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - mcr2 7, 3, pc, cr4, cr0, {5} @ │ │ │ │ + mcr2 7, 7, pc, cr0, cr0, {5} @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r3, r3, ror #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -154744,420 +154682,420 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 13, cr15, cr14, cr8, {5} │ │ │ │ + @ instruction: 0xff5af7a8 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8e20 │ │ │ │ + blcs 0xb8d28 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmiavs r3!, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x12709c │ │ │ │ - blcs 0x478d98 │ │ │ │ + blls 0x127194 │ │ │ │ + blcs 0x478ca0 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8e50 │ │ │ │ + blcs 0xb8d58 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldrtmi pc, [sl], -fp, lsl #27 @ │ │ │ │ + ldrtmi pc, [sl], -r7, lsl #28 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ smmlsr r7, r0, r7, r4 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - cdp2 7, 12, cr15, cr12, cr13, {5} │ │ │ │ + @ instruction: 0xff48f7ad │ │ │ │ @ instruction: 0xf649e7cf │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - ldrtmi pc, [sl], -r3, asr #29 @ │ │ │ │ + shasxmi pc, sl, pc @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbpl pc, [r4, -r9, asr #12] @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - cdp2 7, 11, cr15, cr4, cr13, {5} │ │ │ │ + @ instruction: 0xff30f7ad │ │ │ │ @ instruction: 0x46296c78 │ │ │ │ - cdp2 7, 11, cr15, cr0, cr13, {5} │ │ │ │ + @ instruction: 0xff2cf7ad │ │ │ │ svclt 0x0000e7d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r6, [sp], -fp, asr #17 │ │ │ │ ldrmi r4, [r1], r6, lsl #12 │ │ │ │ @ instruction: 0xf8dd9301 │ │ │ │ @ instruction: 0xf7a88028 │ │ │ │ - blls 0x126ff0 │ │ │ │ - blcs 0x478e40 │ │ │ │ + blls 0x1270e8 │ │ │ │ + blcs 0x478d48 │ │ │ │ @ instruction: 0xf896d11b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8efc │ │ │ │ + blcs 0xb8e04 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r5, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - strtmi pc, [r1], -r7, lsl #20 │ │ │ │ + strtmi pc, [r1], -r3, lsl #21 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmdavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf649e6fe │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - @ instruction: 0xe7e4fe73 │ │ │ │ + strb pc, [r4, pc, ror #29]! @ │ │ │ │ ldrbpl pc, [r4, -r9, asr #12] @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 7, 6, cr15, cr10, cr13, {5} │ │ │ │ + cdp2 7, 14, cr15, cr6, cr13, {5} │ │ │ │ @ instruction: 0x46216c78 │ │ │ │ - cdp2 7, 6, cr15, cr6, cr13, {5} │ │ │ │ + cdp2 7, 14, cr15, cr2, cr13, {5} │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 2, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 7, 10, cr15, cr4, cr8, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8f8c │ │ │ │ + blcs 0xb8e94 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126f3c │ │ │ │ - blcs 0x478f00 │ │ │ │ + blls 0x127034 │ │ │ │ + blcs 0x478e08 │ │ │ │ @ instruction: 0xf896d155 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8fb0 │ │ │ │ + blcs 0xb8eb8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462afcdb │ │ │ │ + @ instruction: 0x462afd57 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126f0c │ │ │ │ - blcs 0x478f28 │ │ │ │ + blls 0x127004 │ │ │ │ + blcs 0x478e30 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8fe0 │ │ │ │ + blcs 0xb8ee8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldrtmi pc, [sl], -r3, asr #25 @ │ │ │ │ + @ instruction: 0x463afd3f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe68f47f0 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - cdp2 7, 0, cr15, cr4, cr13, {5} │ │ │ │ + cdp2 7, 8, cr15, cr0, cr13, {5} │ │ │ │ @ instruction: 0xf649e7bd │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - @ instruction: 0x463afdfb │ │ │ │ + @ instruction: 0x463afe77 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbpl pc, [r4, -r9, asr #12] @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - stc2l 7, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ + cdp2 7, 6, cr15, cr8, cr13, {5} │ │ │ │ @ instruction: 0x46296c78 │ │ │ │ - stc2l 7, cr15, [r8, #692]! @ 0x2b4 │ │ │ │ + cdp2 7, 6, cr15, cr4, cr13, {5} │ │ │ │ @ instruction: 0xf649e7d2 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - sbfx pc, pc, #27, #11 │ │ │ │ + sbfx pc, fp, #28, #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r1, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - stc2 7, cr15, [r2, #672]! @ 0x2a0 │ │ │ │ + cdp2 7, 1, cr15, cr14, cr8, {5} │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb9098 │ │ │ │ + blcs 0xb8fa0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs fp!, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126e30 │ │ │ │ - blcs 0x479000 │ │ │ │ + blls 0x126f28 │ │ │ │ + blcs 0x478f08 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb90bc │ │ │ │ + blcs 0xb8fc4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - strtmi pc, [r1], -r1, ror #19 │ │ │ │ + @ instruction: 0x4621fa5d │ │ │ │ ldrbmi r4, [r0, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r2], -fp, asr #12 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf649e61e │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ad1024 │ │ │ │ - bfi pc, r3, (invalid: 27:18) @ │ │ │ │ + ldrb pc, [r2, pc, lsl #28] @ │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [sl, #692] @ 0x2b4 │ │ │ │ + cdp2 7, 0, cr15, cr6, cr13, {5} │ │ │ │ @ instruction: 0xf649e7db │ │ │ │ vorr.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x46212797 │ │ │ │ @ instruction: 0xf7ad6c38 │ │ │ │ - ldclvs 13, cr15, [r8], #-516 @ 0xfffffdfc │ │ │ │ + ldclvs 13, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - @ instruction: 0xe7d8fd7d │ │ │ │ + @ instruction: 0xe7d8fdf9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ umulllt r4, r1, r8, r6 │ │ │ │ movwvs lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4693 │ │ │ │ strmi sl, [sp], -r8, lsr #32 │ │ │ │ andseq pc, pc, #3 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ svclt 0x00180f00 │ │ │ │ - blx 0x1a32498 │ │ │ │ + blx 0x1a323a0 │ │ │ │ teqple r7, r2, lsl #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a8686e │ │ │ │ - @ instruction: 0x4604fd35 │ │ │ │ + @ instruction: 0x4604fdb1 │ │ │ │ tstle fp, pc, lsl #28 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfff658a6 │ │ │ │ + ldc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf7a94648 │ │ │ │ - strtmi pc, [r1], -r1, ror #19 │ │ │ │ + @ instruction: 0x4621fa5d │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1b847d8 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ ldrbmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ strb r4, [r3, #4080] @ 0xff0 │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r6, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r8, #-692]! @ 0xfffffd4c │ │ │ │ + ldc2 7, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xf649e7e4 │ │ │ │ vmov.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x46212697 │ │ │ │ @ instruction: 0xf7ad6c30 │ │ │ │ - ldclvs 13, cr15, [r0], #-188 @ 0xffffff44 │ │ │ │ + ldclvs 13, cr15, [r0], #-684 @ 0xfffffd54 │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - strb pc, [r1, fp, lsr #26]! @ │ │ │ │ + strb pc, [r1, r7, lsr #27]! @ │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ bicsvc lr, r9, pc, asr #20 │ │ │ │ @ instruction: 0xf7ad6c98 │ │ │ │ - @ instruction: 0xe7bdfd3b │ │ │ │ + @ instruction: 0xe7bdfdb7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfeb28 │ │ │ │ + bl 0xfebfea30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf0014607 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r4} │ │ │ │ - blcs 0xd75a0 │ │ │ │ + blcs 0xd74a8 │ │ │ │ cdpls 8, 0, cr6, cr8, cr12, {7} │ │ │ │ vst1.16 {d15-d16}, [r0 :128], r4 │ │ │ │ stmib sp, {r1, r2, r4, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a82300 │ │ │ │ - @ instruction: 0x4601fcdd │ │ │ │ + @ instruction: 0x4601fd59 │ │ │ │ strmi r4, [ip], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf994f7a9 │ │ │ │ + blx 0x4e5708 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ ldrmi r4, [r0, r0, lsr #12] │ │ │ │ - bllt 0x118e56c │ │ │ │ + bllt 0x118e474 │ │ │ │ ldrtmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrb r4, [r7, #-240]! @ 0xffffff10 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r0, #4065 @ 0xfe1 │ │ │ │ ldcvs 2, cr9, [r8], {1} │ │ │ │ - stc2 7, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ - ldc2 7, cr15, [lr], #672 @ 0x2a0 │ │ │ │ + stc2 7, cr15, [r0, #692] @ 0x2b4 │ │ │ │ + ldc2 7, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7a9460c │ │ │ │ - bls 0x125f70 │ │ │ │ + bls 0x126068 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blls 0xb97e4 │ │ │ │ + blls 0xb96ec │ │ │ │ @ instruction: 0x46216c18 │ │ │ │ @ instruction: 0xf7ad9300 │ │ │ │ - blls 0xe6d14 │ │ │ │ + blls 0xe6e0c │ │ │ │ mrrcvs 6, 2, r4, r8, cr1 │ │ │ │ - ldc2l 7, cr15, [r4], {173} @ 0xad │ │ │ │ + ldc2l 7, cr15, [r0, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf649e7d6 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xe7ef2397 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfebcc │ │ │ │ + bl 0xfebfead4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89201 │ │ │ │ - stcvs 12, cr15, [r3, #604]! @ 0x25c │ │ │ │ - bls 0xf91e8 │ │ │ │ + stcvs 13, cr15, [r3, #76]! @ 0x4c │ │ │ │ + bls 0xf90f0 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ strtmi r0, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf8941ad2 │ │ │ │ - blcs 0xb3d58 │ │ │ │ + blcs 0xb3c60 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - blx 0x16e59ea │ │ │ │ + blx 0xff5e58f2 │ │ │ │ tstle r3, pc, lsl #28 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ strle r0, [r7], #-1819 @ 0xfffff8e5 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff6a8234 │ │ │ │ - blx 0xfe1658f0 │ │ │ │ + blvs 0xff6a813c │ │ │ │ + blx 0x657f8 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7af2201 │ │ │ │ - @ instruction: 0xf642fa7d │ │ │ │ + @ instruction: 0xf642faf9 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46282397 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - @ instruction: 0xf04ffbc3 │ │ │ │ + @ instruction: 0xf04ffc3f │ │ │ │ strbvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfec8c │ │ │ │ + bl 0xfebfeb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126b78 │ │ │ │ + blls 0x126c70 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb9334 │ │ │ │ + blcs 0xb923c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x4629faf9 │ │ │ │ + @ instruction: 0x4629fb75 │ │ │ │ andcs r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf85af7b0 │ │ │ │ + @ instruction: 0xf8d6f7b0 │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, sp, ror #25 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bdf0 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - @ instruction: 0xe7e2fc35 │ │ │ │ + @ instruction: 0xe7e2fcb1 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfed18 │ │ │ │ + bl 0xfebfec20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126aec │ │ │ │ + blls 0x126be4 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xd1292b0f │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb93c0 │ │ │ │ + blcs 0xb92c8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x626618 │ │ │ │ + blmi 0x626710 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c58d3 │ │ │ │ vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strtmi r0, [fp], #-657 @ 0xfffffd6f │ │ │ │ bicpl pc, r4, r2, lsl #4 │ │ │ │ strbeq pc, [r4, #2258] @ 0x8d2 @ │ │ │ │ @ instruction: 0xf7a9461a │ │ │ │ - ldrtmi pc, [r0], -r1, lsr #23 @ │ │ │ │ + @ instruction: 0x4630fc1d │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ ldc2 7, cr15, [sl], {253} @ 0xfd │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xff965a52 │ │ │ │ + mrrc2 7, 10, pc, lr, cr13 @ │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - addeq r8, r6, r4, lsl r4 │ │ │ │ + addeq r8, r6, ip, lsl #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -155176,36 +155114,36 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xff36f7fc │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blmi 0x626c4c │ │ │ │ - blls 0x301c7c │ │ │ │ + blmi 0x626d44 │ │ │ │ + blls 0x301b84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x361bcc │ │ │ │ - blls 0x301ca8 │ │ │ │ + blmi 0x361ad4 │ │ │ │ + blls 0x301bb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q4, , q8 │ │ │ │ - svclt 0x0000fd4b │ │ │ │ + svclt 0x0000fd27 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -155225,389 +155163,389 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ stc2 7, cr15, [r2, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blmi 0x626b88 │ │ │ │ - blls 0x301d40 │ │ │ │ + blmi 0x626c80 │ │ │ │ + blls 0x301c48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff865ce4 │ │ │ │ + bllt 0xff865bec │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x361c90 │ │ │ │ - blls 0x301d6c │ │ │ │ + blmi 0x361b98 │ │ │ │ + blls 0x301c74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q4, , q8 │ │ │ │ - svclt 0x0000fce9 │ │ │ │ + svclt 0x0000fcc5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfef40 │ │ │ │ + bl 0xfebfee48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7fd9301 │ │ │ │ - blls 0x126a3c │ │ │ │ + blls 0x126944 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7ad9101 │ │ │ │ - bls 0x126ac8 │ │ │ │ + bls 0x126bc0 │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ - blx 0xfe2e5d92 │ │ │ │ + blx 0xfe2e5c9a │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r3!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ ldrmi r6, [r6], -r2, ror #18 │ │ │ │ bicsle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0xe7dd4256 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfefd4 │ │ │ │ + bl 0xfebfeedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7a8681c │ │ │ │ - bmi 0x4e7b1c │ │ │ │ + bmi 0x4e7c14 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c588b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ stmib sp, {r3, r5, r6, r7, fp, ip}^ │ │ │ │ strtmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ bicvs pc, r9, r1, lsl #10 │ │ │ │ @ instruction: 0xf7a96808 │ │ │ │ - andlt pc, r3, sp, lsl #21 │ │ │ │ + andlt pc, r3, r9, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r6, r0, ror r1 │ │ │ │ + addeq r8, r6, r8, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff03c │ │ │ │ + bl 0xfebfef44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @ instruction: 0xf1a03280 │ │ │ │ addlt r0, r2, r8, lsl #6 │ │ │ │ svclt 0x00882b01 │ │ │ │ stmdble r1, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xd1242810 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a8681c │ │ │ │ - bmi 0x627aa4 │ │ │ │ + bmi 0x627b9c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldceq 6, cr15, [ip], #-304 @ 0xfffffed0 │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ bicvs pc, ip, ip, lsl #4 │ │ │ │ vmlaeq.f64 d14, d0, d3 │ │ │ │ @ instruction: 0x06ccf8dc │ │ │ │ @ instruction: 0xf8cd4423 │ │ │ │ @ instruction: 0xf7a9e000 │ │ │ │ - andlt pc, r2, r5, lsr #20 │ │ │ │ + andlt pc, r2, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd10 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ - blmi 0x167f68 │ │ │ │ + vshr.s64 d20, d4, #64 │ │ │ │ + blmi 0x167e70 │ │ │ │ adcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8d8f1d6 │ │ │ │ - strdeq r8, [r6], r0 │ │ │ │ - eorseq r9, r3, r4, ror #3 │ │ │ │ + @ instruction: 0xf8acf1d6 │ │ │ │ + addeq r8, r6, r8, ror #3 │ │ │ │ + eorseq r9, r3, r4, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff0cc │ │ │ │ + bl 0xfebfefd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @ instruction: 0x460d20d0 │ │ │ │ smullsne pc, r9, r0, r8 @ │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbcs r0, {r1, r7, ip, sp, pc} │ │ │ │ svclt 0x00184604 │ │ │ │ ldreq r2, [r2], -fp, lsr #7 │ │ │ │ @ instruction: 0xf894d533 │ │ │ │ - blcs 0xb42b8 │ │ │ │ + blcs 0xb41c0 │ │ │ │ @ instruction: 0xf894d04f │ │ │ │ ldrdcs r2, [r2], -r9 │ │ │ │ @ instruction: 0xf082882b │ │ │ │ - b 0x116870c │ │ │ │ + b 0x1168614 │ │ │ │ @ instruction: 0xf0436342 │ │ │ │ @ instruction: 0xf7a84588 │ │ │ │ - @ instruction: 0xf894feb9 │ │ │ │ + @ instruction: 0xf894ff35 │ │ │ │ @ instruction: 0x460630d8 │ │ │ │ ldrtmi fp, [r2], -r3, lsl #3 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - blx 0x1e65f10 │ │ │ │ + blx 0xffd65e18 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blcs 0xc3ccc │ │ │ │ + blcs 0xc3bd4 │ │ │ │ @ instruction: 0xf649d14a │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff6f97d0 │ │ │ │ - @ instruction: 0xf8aef7fa │ │ │ │ + blvs 0xff6f96d8 │ │ │ │ + @ instruction: 0xf92af7fa │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ @ instruction: 0xf8d0e7df │ │ │ │ movwls r0, #4296 @ 0x10c8 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf79b0940 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs sl!, {r0, r6, r7, ip, lr, pc} │ │ │ │ addsmi r9, sl, #1024 @ 0x400 │ │ │ │ svcvs 0x0063d1bd │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7fa6bd9 │ │ │ │ - stcvs 8, cr15, [r3, #580]! @ 0x244 │ │ │ │ + @ instruction: 0x6da3f90d │ │ │ │ strbvs r2, [r3, #16]! │ │ │ │ @ instruction: 0xff4ef7ff │ │ │ │ @ instruction: 0xf649e7c4 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ stcvs 3, cr2, [r1, #604]! @ 0x25c │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - blvs 0xff6ee8f4 │ │ │ │ + blvs 0xff6ee7fc │ │ │ │ @ instruction: 0xf7fa9201 │ │ │ │ - bls 0x1261b0 │ │ │ │ + bls 0x1262a8 │ │ │ │ stcvs 3, cr2, [r1, #24]! │ │ │ │ strbvs r4, [r1, #1041]! @ 0x411 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ rscvs r2, r3, r4, asr #1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, lsr #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr8, {5} │ │ │ │ + cdp2 7, 12, cr15, cr12, cr8, {5} │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - @ instruction: 0xe7a4f939 │ │ │ │ + @ instruction: 0xe7a4f9b5 │ │ │ │ subsne r6, fp, r0, lsr #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 7, 4, cr15, cr0, cr8, {5} │ │ │ │ + cdp2 7, 11, cr15, cr12, cr8, {5} │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - ldr pc, [r1, r9, lsr #18]! │ │ │ │ + ldr pc, [r1, r5, lsr #19]! │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #962 @ 0x3c2 @ │ │ │ │ rsble r2, r9, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff22c │ │ │ │ + bl 0xfebff134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8160 @ 0x1fe0 │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ ldrtle r0, [sl], #-1555 @ 0xfffff9ed │ │ │ │ svcvs 0x0062680b │ │ │ │ @ instruction: 0xf043b29b │ │ │ │ - bcs 0xb95d4 │ │ │ │ + bcs 0xb94dc │ │ │ │ @ instruction: 0xf642d15b │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf6492397 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ andcs r2, r0, #-1073741787 @ 0xc0000025 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7fa6bc9 │ │ │ │ - blls 0x1a60f8 │ │ │ │ + blls 0x1a61f0 │ │ │ │ strtmi r6, [r8], -r2, lsr #27 │ │ │ │ ldmdavs sp, {r1, r5, r6, r7, r8, sl, sp, lr} │ │ │ │ - cdp2 7, 0, cr15, cr6, cr8, {5} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr8, {5} │ │ │ │ @ instruction: 0xee1d4a34 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ mvnvs pc, r1, lsl #10 │ │ │ │ @ instruction: 0xf7a96808 │ │ │ │ - movwcs pc, #10527 @ 0x291f @ │ │ │ │ + movwcs pc, #10651 @ 0x299b @ │ │ │ │ andcs r6, r1, r3, ror #1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd30 │ │ │ │ smlabtls r3, r8, r0, r0 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf79b0940 │ │ │ │ - stmdbls r3, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r3, fp, sp, lr} │ │ │ │ - blcs 0xfeb9c3b4 │ │ │ │ + blcs 0xfeb9c2bc │ │ │ │ svcvs 0x0063d1b7 │ │ │ │ @ instruction: 0xf649bb4b │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff6f9964 │ │ │ │ - @ instruction: 0xffe4f7f9 │ │ │ │ + blvs 0xff6f986c │ │ │ │ + @ instruction: 0xf860f7fa │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ @ instruction: 0xf7ff2010 │ │ │ │ movwcs pc, #11937 @ 0x2ea1 @ │ │ │ │ ldrb r6, [r4, r3, ror #1] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvs 0x00a04770 │ │ │ │ - b 0x112c254 │ │ │ │ + b 0x112c15c │ │ │ │ @ instruction: 0xf7a81000 │ │ │ │ - @ instruction: 0xf642fdb9 │ │ │ │ + @ instruction: 0xf642fe35 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ movwls r7, #12812 @ 0x320c │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - blls 0x1a63ac │ │ │ │ + blls 0x1a64a4 │ │ │ │ svcvs 0x00a0e795 │ │ │ │ - b 0x116c29c │ │ │ │ + b 0x116c1a4 │ │ │ │ @ instruction: 0xf7a81000 │ │ │ │ - @ instruction: 0xf642fda7 │ │ │ │ + @ instruction: 0xf642fe23 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf890f7b0 │ │ │ │ + @ instruction: 0xf90cf7b0 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - addeq r7, r6, r6, ror #29 │ │ │ │ + ldrdeq r7, [r6], lr │ │ │ │ ldmdblt r3!, {r0, r1, r6, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf7a82000 │ │ │ │ - @ instruction: 0xf642fd85 │ │ │ │ + @ instruction: 0xf642fe01 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ vst4.32 {d18,d20,d22,d24}, [pc :64], r7 │ │ │ │ stmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf86ef7b0 │ │ │ │ + @ instruction: 0xf8eaf7b0 │ │ │ │ andcs r9, r0, #1024 @ 0x400 │ │ │ │ ldrdlt r6, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff3b0 │ │ │ │ + bl 0xfebff2b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf7a84607 │ │ │ │ - strmi pc, [r5], -r7, lsr #17 │ │ │ │ + strmi pc, [r5], -r3, lsr #18 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - ldc2l 7, cr15, [lr, #-672] @ 0xfffffd60 │ │ │ │ + ldc2l 7, cr15, [sl, #672] @ 0x2a0 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - ldc2 7, cr15, [r4], #692 @ 0x2b4 │ │ │ │ + ldc2 7, cr15, [r0, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - @ instruction: 0x4632fa1d │ │ │ │ + @ instruction: 0x4632fa99 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x6e609c │ │ │ │ + blx 0xfe5e5fa4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ad2208 │ │ │ │ - strtmi pc, [sl], -r7, asr #22 │ │ │ │ + strtmi pc, [sl], -r3, asr #23 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xd660b4 │ │ │ │ + blt 0xfec65fbc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff420 │ │ │ │ + bl 0xfebff328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x1263e4 │ │ │ │ + blls 0x1264dc │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb9ac8 │ │ │ │ + blcs 0xb99d0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r9], -pc, lsr #30 │ │ │ │ + strtmi pc, [r9], -fp, lsr #31 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrtmi pc, [r0], -r7, lsr #31 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ @ instruction: 0xf924f7fd │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf86cf7ad │ │ │ │ + @ instruction: 0xf8e8f7ad │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff494 │ │ │ │ + bl 0xfebff39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -fp, lsl #12 │ │ │ │ ldmdale pc!, {r0, r1, r2, r3, r8, fp, sp}^ @ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcs 0xb6e30c │ │ │ │ + blcs 0xb6e214 │ │ │ │ ldmdbcc r9!, {r1, r4, r5, r9, ip, sp} │ │ │ │ ldrbpl r4, [r5, #-64] @ 0xffffffc0 │ │ │ │ stmdaeq r8, {r2, r5, r6, sl, sp, lr} │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ mrrcvs 3, 0, r2, r4, cr1 │ │ │ │ strcc lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ @@ -155631,415 +155569,415 @@ │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 2, cr2, [ip], {2} │ │ │ │ @ instruction: 0xf649e7e4 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ andcs r2, r2, #-1073741787 @ 0xc0000025 │ │ │ │ ldrb r6, [sp, ip, asr #25] │ │ │ │ - @ instruction: 0xf7a79101 │ │ │ │ - @ instruction: 0xf649ffef │ │ │ │ + @ instruction: 0xf7a89101 │ │ │ │ + @ instruction: 0xf649f86b │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46042297 │ │ │ │ ldcvs 2, cr9, [r1], {0} │ │ │ │ - @ instruction: 0xf958f7ad │ │ │ │ + @ instruction: 0xf9d4f7ad │ │ │ │ strtmi r9, [r1], -r0, lsl #20 │ │ │ │ mrrcvs 6, 2, r4, r2, cr0 │ │ │ │ - @ instruction: 0xf966f7ad │ │ │ │ + @ instruction: 0xf9e2f7ad │ │ │ │ andcs r9, r9, #1024 @ 0x400 │ │ │ │ smlabtls r0, r8, r7, lr │ │ │ │ - @ instruction: 0xffdaf7a7 │ │ │ │ + @ instruction: 0xf856f7a8 │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 6, cr4, [sl], {4} │ │ │ │ @ instruction: 0xf7ad6cc9 │ │ │ │ - blls 0xe6b48 │ │ │ │ + blls 0xe6c40 │ │ │ │ ldr r2, [r9, r3, lsl #4]! │ │ │ │ - @ instruction: 0xf7a79100 │ │ │ │ - @ instruction: 0xf649ffcb │ │ │ │ + @ instruction: 0xf7a89100 │ │ │ │ + @ instruction: 0xf649f847 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x461e2397 │ │ │ │ ldcvs 6, cr4, [sl], {4} │ │ │ │ @ instruction: 0xf7ad6cd9 │ │ │ │ - andscs pc, pc, #3784704 @ 0x39c000 │ │ │ │ + andscs pc, pc, #405504 @ 0x63000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [r8, #-692]! @ 0xfffffd4c │ │ │ │ + ldc2 7, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ ldclvs 6, cr4, [r1], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - blls 0xe6d1c │ │ │ │ + blls 0xe6e14 │ │ │ │ ldr r2, [pc, r9, lsl #4] │ │ │ │ andmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vsubl.s8 q10, d16, d28 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xffc6f20a │ │ │ │ - blx 0xfec66162 │ │ │ │ + @ instruction: 0xffa2f20a │ │ │ │ + stc2 7, cr15, [sl], #-416 @ 0xfffffe60 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d04605 │ │ │ │ - blmi 0x1228728 │ │ │ │ + blmi 0x1228630 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, q0, d0 │ │ │ │ cmnlt r8, r0, asr #1 │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3e9000 │ │ │ │ + blcs 0x3e8f08 │ │ │ │ stmdavs fp, {r0, r2, ip, lr, pc} │ │ │ │ andle r2, r2, sp, lsl #22 │ │ │ │ - blcs 0x402730 │ │ │ │ + blcs 0x402638 │ │ │ │ andcs sp, r0, pc, lsl #26 │ │ │ │ ldmdavs sl, {r0, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, pc, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7a781f0 │ │ │ │ - @ instruction: 0x4680ff71 │ │ │ │ - @ instruction: 0xff6ef7a7 │ │ │ │ + strmi pc, [r0], sp, ror #31 │ │ │ │ + @ instruction: 0xffeaf7a7 │ │ │ │ strmi r6, [r7], -r3, lsr #16 │ │ │ │ suble r2, r9, pc, lsl #22 │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524640 │ │ │ │ - @ instruction: 0xf7ac1023 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7ad1023 │ │ │ │ + stmdbvs r3!, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ eorsle r2, r8, pc, lsl #22 │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524638 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdale r8!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andcs r2, r2, r6, lsl #10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf9b6f7ad │ │ │ │ + blx 0xd66234 │ │ │ │ stmdage r5, {r0, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - bls 0x24fc98 │ │ │ │ + bls 0x24fba0 │ │ │ │ andls r2, r3, #0 │ │ │ │ - blx 0xfffe632e │ │ │ │ + ldc2l 7, cr15, [r8], #-672 @ 0xfffffd60 │ │ │ │ strmi r9, [r3], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf8cd9701 │ │ │ │ @ instruction: 0xf7ae8000 │ │ │ │ - @ instruction: 0x4628fe7f │ │ │ │ + @ instruction: 0x4628fefb │ │ │ │ strbmi r6, [r2], -r1, lsr #17 │ │ │ │ @ instruction: 0xf802f7fd │ │ │ │ str r2, [sp, r1]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf89ef7ad │ │ │ │ + @ instruction: 0xf91af7ad │ │ │ │ andcs lr, r1, #224, 14 @ 0x3800000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xffb6f7ac │ │ │ │ + @ instruction: 0xf832f7ad │ │ │ │ ldrdcs lr, [r0, -sl] │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - strb pc, [sl, r5, ror #30] @ │ │ │ │ + strb pc, [sl, r1, ror #31] @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff60f7ac │ │ │ │ + @ instruction: 0xffdcf7ac │ │ │ │ vaba.s8 d14, d27, d25 │ │ │ │ - andcs pc, r0, pc, lsl #18 │ │ │ │ - msrpl (UNDEF: 96), ip │ │ │ │ + andcs pc, r0, fp, ror #17 │ │ │ │ + msrmi R8_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0x900052bd │ │ │ │ - stc2 1, cr15, [sl], #632 @ 0x278 │ │ │ │ + ldc2l 1, cr15, [lr], #-632 @ 0xfffffd88 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r9, [r3], -ip │ │ │ │ + ldrhteq r9, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebff700 │ │ │ │ + bl 0xfebff608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x66c488 │ │ │ │ + blmi 0x66c390 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpvs 3, 8, cr0, cr3, cr0, {0} │ │ │ │ mcrvs 1, 6, fp, cr3, cr3, {5} │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ movwls sl, #2051 @ 0x803 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ - blls 0xbad64 │ │ │ │ - bls 0x202570 │ │ │ │ + blls 0xbac6c │ │ │ │ + bls 0x202478 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ tstle r4, r0, lsl #4 │ │ │ │ ldrdeq lr, [r3, -sp] │ │ │ │ andlt r2, r7, r0, lsl #4 │ │ │ │ - bl 0x1e66b4 │ │ │ │ - stcllt 7, cr15, [sl], #692 @ 0x2b4 │ │ │ │ + bl 0x1e65bc │ │ │ │ + stcllt 7, cr15, [r6, #-692]! @ 0xfffffd4c │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - blx 0xff5663e2 │ │ │ │ + mcrr2 7, 10, pc, lr, cr5 @ │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ ldclvs 0, cr2, [r1, #4] │ │ │ │ @ instruction: 0x66d36711 │ │ │ │ ldrvs r9, [r0], r1, lsl #18 │ │ │ │ vaba.s8 q7, , q6 │ │ │ │ - svclt 0x0000f8cb │ │ │ │ + svclt 0x0000f8a7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - ldcllt 7, cr15, [r2], {173} @ 0xad │ │ │ │ + stcllt 7, cr15, [lr, #-692] @ 0xfffffd4c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff77c │ │ │ │ + bl 0xfebff684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x42c524 │ │ │ │ + blmi 0x42c42c │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ stmdage r1, {r0, r9, sl, lr} │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrc2 7, 3, pc, cr10, cr15, {7} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r3, r8, ip, lr, pc}^ │ │ │ │ strtmi r0, [r3], -r1, lsl #2 │ │ │ │ andlt r2, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 7, cr15, [r0], #692 @ 0x2b4 │ │ │ │ - @ instruction: 0xf89ef20b │ │ │ │ + stclt 7, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ + @ instruction: 0xf87af20b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebff7c8 │ │ │ │ + bl 0xfebff6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00430ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, lsl #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x13e648e │ │ │ │ + blx 0xff2e6396 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7af4008 │ │ │ │ - svclt 0x0000be33 │ │ │ │ + svclt 0x0000beaf │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebff80c │ │ │ │ + bl 0xfebff714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ stmib sp, {r1, r3, r9, sl, lr}^ │ │ │ │ - blvs 0xff6ec624 │ │ │ │ - stc2l 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ - bls 0xce630 │ │ │ │ + blvs 0xff6ec52c │ │ │ │ + stc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ + bls 0xce538 │ │ │ │ ldrmi r6, [r3], #-3459 @ 0xfffff27d │ │ │ │ andlt r6, r3, r3, asr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - tstpne r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bicsvc pc, r8, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbteq pc, [ip], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebff870 │ │ │ │ + bl 0xfebff778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - andvs pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + sbcmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrpl (UNDEF: 96), ip │ │ │ │ + msrmi R8_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf19e3282 │ │ │ │ - svclt 0x0000fbd7 │ │ │ │ - eorseq r9, r3, r8, lsl #4 │ │ │ │ + svclt 0x0000fbab │ │ │ │ + eorseq r9, r3, r8, asr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff8a4 │ │ │ │ + bl 0xfebff7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - cdp2 7, 2, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 7, 10, cr15, cr6, cr7, {5} │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr12, {5} │ │ │ │ + cdp2 7, 12, cr15, cr12, cr12, {5} │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdblt lr!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - umulleq r7, r6, ip, r8 │ │ │ │ + stmiblt sl!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + umulleq r7, r6, r4, r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff8f4 │ │ │ │ + bl 0xfebff7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - cdp2 7, 0, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 7, 7, cr15, cr14, cr7, {5} │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - cdp2 7, 2, cr15, cr8, cr12, {5} │ │ │ │ + cdp2 7, 10, cr15, cr4, cr12, {5} │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdblt r8, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r7, r6, ip, asr #16 │ │ │ │ + stmiblt r4, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + addeq r7, r6, r4, asr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff944 │ │ │ │ + bl 0xfebff84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - ldc2l 7, cr15, [sl, #668] @ 0x29c │ │ │ │ + cdp2 7, 5, cr15, cr6, cr7, {5} │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - cdp2 7, 0, cr15, cr0, cr12, {5} │ │ │ │ + cdp2 7, 7, cr15, cr12, cr12, {5} │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdblt r2!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strdeq r7, [r6], ip │ │ │ │ + ldmiblt lr, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strdeq r7, [r6], r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff994 │ │ │ │ + bl 0xfebff89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - ldc2 7, cr15, [r2, #668]! @ 0x29c │ │ │ │ + cdp2 7, 2, cr15, cr14, cr7, {5} │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r8, #688] @ 0x2b0 │ │ │ │ + cdp2 7, 5, cr15, cr4, cr12, {5} │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmlt ip!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r7, r6, ip, lsr #15 │ │ │ │ + ldmdblt r8!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + addeq r7, r6, r4, lsr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff9e4 │ │ │ │ + bl 0xfebff8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb4ba4 │ │ │ │ + blcs 0xb4aac │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118d01c │ │ │ │ - b 0x1171620 │ │ │ │ + b 0x118cf24 │ │ │ │ + b 0x1171528 │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - ldc2l 7, cr15, [r4, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2l 7, cr15, [r0, #668]! @ 0x29c │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl, #688] @ 0x2b0 │ │ │ │ + cdp2 7, 1, cr15, cr6, cr12, {5} │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdc5f4 │ │ │ │ + blls 0xdc4fc │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt r8!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r7, r6, lr, lsr #14 │ │ │ │ + ldmdblt r4!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addeq r7, r6, r6, lsr #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffa60 │ │ │ │ + bl 0xfebff968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r6, [lr], -fp, asr #16 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a7da4 │ │ │ │ - blcs 0x47a08c │ │ │ │ + blls 0x1a7e9c │ │ │ │ + blcs 0x479f94 │ │ │ │ @ instruction: 0xf895d15a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba128 │ │ │ │ + blcs 0xba030 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - svccs 0x0000fc0f │ │ │ │ + svccs 0x0000fc8b │ │ │ │ ldmdavs r3!, {r3, r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a7d7c │ │ │ │ - blcs 0x47a0bc │ │ │ │ + blls 0x1a7e74 │ │ │ │ + blcs 0x479fc4 │ │ │ │ @ instruction: 0xf895d156 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba150 │ │ │ │ + blcs 0xba058 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4622fbfb │ │ │ │ + @ instruction: 0x4622fc77 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 7, cr15, [lr, #688] @ 0x2b0 │ │ │ │ + cdp2 7, 0, cr15, cr10, cr12, {5} │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale sl, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x46214632 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ @ instruction: 0xff80f7ff │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf895fd7d │ │ │ │ + @ instruction: 0xf895fdf9 │ │ │ │ @ instruction: 0x463130d9 │ │ │ │ - blcs 0xba190 │ │ │ │ + blcs 0xba098 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4632fbdb │ │ │ │ + @ instruction: 0x4632fc57 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [lr, #-688]! @ 0xfffffd50 │ │ │ │ + stc2l 7, cr15, [sl, #688]! @ 0x2b0 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, r9, r3, lsl #2 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ - blvs 0xff6b6518 │ │ │ │ + blvs 0xff6b6420 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ strtmi r0, [r1], -r1, lsl #4 │ │ │ │ andlt r6, r5, lr, ror #11 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x1667ec │ │ │ │ + bllt 0x20666f4 │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [lr, #-688] @ 0xfffffd50 │ │ │ │ + stc2 7, cr15, [sl, #688] @ 0x2b0 │ │ │ │ adcle r2, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - str pc, [r0, r7, asr #26]! │ │ │ │ + str pc, [r0, r3, asr #27]! │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [lr], #688 @ 0x2b0 │ │ │ │ + ldc2l 7, cr15, [sl, #-688]! @ 0xfffffd50 │ │ │ │ @ instruction: 0xf767e7a9 │ │ │ │ - svclt 0x0000fccb │ │ │ │ + svclt 0x0000fd47 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @@ -156051,181 +155989,181 @@ │ │ │ │ stmdbvs r2!, {r7, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9303 │ │ │ │ strmi pc, [r6], -pc, lsl #26 │ │ │ │ - stc2 7, cr15, [r8], #668 @ 0x29c │ │ │ │ + stc2 7, cr15, [r4, #-668]! @ 0xfffffd64 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strbmi pc, [sl], -r7, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x8669be │ │ │ │ + blx 0xfe7668c6 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf7ac4630 │ │ │ │ - stmiavs r1!, {r0, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2l 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #208 @ 0xd0 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ - blcs 0xc2ba0 │ │ │ │ + blcs 0xc2aa8 │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ @ instruction: 0xf649e7e1 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andcs r2, r3, #1543503874 @ 0x5c000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7ae6bd8 │ │ │ │ - ldrtmi pc, [r9], -r1, lsl #21 @ │ │ │ │ + @ instruction: 0x4639fafd │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0x1fe68f8 │ │ │ │ + blx 0xffee6800 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - blx 0xff166912 │ │ │ │ + ldc2 7, cr15, [lr], #-700 @ 0xfffffd44 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r5, fp, ror #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r5, -r2, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffc88 │ │ │ │ + bl 0xfebffb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fc37 │ │ │ │ + svclt 0x0000fcb3 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r3, -r0, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffcac │ │ │ │ + bl 0xfebffbb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fc25 │ │ │ │ + svclt 0x0000fca1 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffcd0 │ │ │ │ + bl 0xfebffbd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fc13 │ │ │ │ + svclt 0x0000fc8f │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f78f8 │ │ │ │ + blcs 0x1f7800 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a27d4 │ │ │ │ - blcc 0x8def3c │ │ │ │ + blcs 0x8a26dc │ │ │ │ + blcc 0x8dee44 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13bb44 │ │ │ │ - b 0x5a5720 │ │ │ │ + blx 0x13ba4c │ │ │ │ + b 0x5a5628 │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0xff82f7fa │ │ │ │ + @ instruction: 0xfffef7fa │ │ │ │ andcs r2, r1, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18200 @ 0x4718 │ │ │ │ ldr r2, [r5, -r1, lsl #4] │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ svclt 0x0000e712 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r9, -r8, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffd60 │ │ │ │ + bl 0xfebffc68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fbcb │ │ │ │ + svclt 0x0000fc47 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f7988 │ │ │ │ + blcs 0x1f7890 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a2744 │ │ │ │ - blcc 0x8defcc │ │ │ │ + blcs 0x8a264c │ │ │ │ + blcc 0x8deed4 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13bbd4 │ │ │ │ - b 0x5a57b0 │ │ │ │ + blx 0x13badc │ │ │ │ + b 0x5a56b8 │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0xff3af7fa │ │ │ │ + @ instruction: 0xffb6f7fa │ │ │ │ andcs r2, r8, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18128 @ 0x46d0 │ │ │ │ strb r2, [sp], r8, lsl #4 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ svclt 0x0000e6ca │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r1], r9, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffdf0 │ │ │ │ + bl 0xfebffcf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fb83 │ │ │ │ + svclt 0x0000fbff │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f7a18 │ │ │ │ + blcs 0x1f7920 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a26b4 │ │ │ │ - blcc 0x8df05c │ │ │ │ + blcs 0x8a25bc │ │ │ │ + blcc 0x8def64 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13bc64 │ │ │ │ - b 0x5a5840 │ │ │ │ + blx 0x13bb6c │ │ │ │ + b 0x5a5748 │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - mrc2 7, 7, pc, cr2, cr10, {7} │ │ │ │ + @ instruction: 0xff6ef7fa │ │ │ │ andcs r2, r9, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18056 @ 0x4688 │ │ │ │ str r2, [r5], r9, lsl #4 │ │ │ │ andcs r2, r9, #0, 6 │ │ │ │ svclt 0x0000e682 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -156242,421 +156180,421 @@ │ │ │ │ stmdbvs sl!, {r7, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fc9303 │ │ │ │ strmi pc, [r0], fp, lsr #17 │ │ │ │ - blx 0xb66b56 │ │ │ │ + blx 0xfea66a5e │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ strmi r4, [r6], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #14 │ │ │ │ stc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - strtmi pc, [r9], -r1, lsr #19 │ │ │ │ + @ instruction: 0x4629fa1d │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ stc2 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ stmdbcs pc, {r0, r3, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d4d103 │ │ │ │ ldreq r3, [fp], #208 @ 0xd0 │ │ │ │ ldrtmi sp, [r2], -r6, lsl #8 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff766ce8 │ │ │ │ + bllt 0xff766bf0 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4631 │ │ │ │ - blvs 0xff6a9510 │ │ │ │ - @ instruction: 0xf914f7ae │ │ │ │ + blvs 0xff6a9418 │ │ │ │ + @ instruction: 0xf990f7ae │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7ae2201 │ │ │ │ - @ instruction: 0xf642f90f │ │ │ │ + @ instruction: 0xf642f98b │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46302397 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf7af6819 │ │ │ │ - @ instruction: 0xf04ffa55 │ │ │ │ + @ instruction: 0xf04ffad1 │ │ │ │ strbvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r5, r2, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfff64 │ │ │ │ + bl 0xfebffe6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fac9 │ │ │ │ + svclt 0x0000fb45 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r3, -r0, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfff88 │ │ │ │ + bl 0xfebffe90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fab7 │ │ │ │ + svclt 0x0000fb33 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r1, -r1, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfffac │ │ │ │ + bl 0xfebffeb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000faa5 │ │ │ │ + svclt 0x0000fb21 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [pc, -r8, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfffd0 │ │ │ │ + bl 0xfebffed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fa93 │ │ │ │ + svclt 0x0000fb0f │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldr r2, [sp, -r9, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffff4 │ │ │ │ + bl 0xfebffefc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fa81 │ │ │ │ + svclt 0x0000fafd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00008 │ │ │ │ + bl 0xfebfff10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb51c8 │ │ │ │ + blcs 0xb50d0 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118d640 │ │ │ │ - b 0x1171c44 │ │ │ │ + b 0x118d548 │ │ │ │ + b 0x1171b4c │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - blx 0x1966ce4 │ │ │ │ + blx 0xff866bec │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - blx 0xfe2e6d00 │ │ │ │ + blx 0x1e6c0a │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdcc18 │ │ │ │ + blls 0xdcb20 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 7, cr15, [r8, #732]! @ 0x2dc │ │ │ │ - addeq r7, r6, sl, lsl #2 │ │ │ │ + mcrlt 7, 1, pc, cr4, cr7, {5} @ │ │ │ │ + addeq r7, r6, r2, lsl #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stcvs 8, cr6, [r6, #528] @ 0x210 │ │ │ │ - blne 0xfe9c32e0 │ │ │ │ + blne 0xfe9c31e8 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorle r2, sl, r0 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xff9af7fb │ │ │ │ stmdbvs fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a773c │ │ │ │ - blcs 0x47a8e8 │ │ │ │ + blls 0x1a7834 │ │ │ │ + blcs 0x47a7f0 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba770 │ │ │ │ + blcs 0xba678 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4653f8db │ │ │ │ + @ instruction: 0x4653f957 │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff7cf7ff │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - strtmi pc, [r0], -r1, lsl #17 │ │ │ │ + @ instruction: 0x4620f8fd │ │ │ │ @ instruction: 0x4629463a │ │ │ │ - blx 0x166f0e │ │ │ │ + blx 0x166e16 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - bfi pc, r1, #20, #9 @ │ │ │ │ + ldrb pc, [ip, sp, lsl #21] @ │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldr r2, [r5, r2, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00158 │ │ │ │ + bl 0xfec00060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f9cf │ │ │ │ + svclt 0x0000fa4b │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r3, r1, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0017c │ │ │ │ + bl 0xfec00084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f9bd │ │ │ │ + svclt 0x0000fa39 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r1, -r0, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec001a0 │ │ │ │ + bl 0xfec000a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f9ab │ │ │ │ + svclt 0x0000fa27 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stcvs 8, cr6, [r6, #528] @ 0x210 │ │ │ │ - blne 0xfe9c3410 │ │ │ │ + blne 0xfe9c3318 │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorsle r2, r4, r0 │ │ │ │ ldrmi r4, [sl], ip, lsl #12 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf9e8f7fc │ │ │ │ stmdbvs r3!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a760c │ │ │ │ - blcs 0x47aa18 │ │ │ │ + blls 0x1a7704 │ │ │ │ + blcs 0x47a920 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba8c0 │ │ │ │ + blcs 0xba7c8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - ldrbmi pc, [r3], -r3, asr #16 @ │ │ │ │ + @ instruction: 0x4653f8bf │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr4, cr15, {7} @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f94628 │ │ │ │ + stmdavs r3!, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46394252 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - blx 0xa67050 │ │ │ │ + blx 0xa66f58 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - ldrb pc, [r2, pc, ror #18] @ │ │ │ │ - blcs 0xc3214 │ │ │ │ + ldrb pc, [r2, fp, ror #19] @ │ │ │ │ + blcs 0xc311c │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r5, r0, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec002a8 │ │ │ │ + bl 0xfec001b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f927 │ │ │ │ + svclt 0x0000f9a3 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r3, -r1, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec002cc │ │ │ │ + bl 0xfec001d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f915 │ │ │ │ + svclt 0x0000f991 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r1, -r2, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec002f0 │ │ │ │ + bl 0xfec001f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f903 │ │ │ │ + svclt 0x0000f97f │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f7f18 │ │ │ │ + blcs 0x1f7e20 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a2e34 │ │ │ │ - blcc 0x8df55c │ │ │ │ + blcs 0x8a2d3c │ │ │ │ + blcc 0x8df464 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13c164 │ │ │ │ - b 0x5a5d40 │ │ │ │ + blx 0x13c06c │ │ │ │ + b 0x5a5c48 │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - ldc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ andcs r2, r1, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18216 @ 0x4728 │ │ │ │ str r2, [r5, -r1, lsl #4]! │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ svclt 0x0000e722 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00370 │ │ │ │ + bl 0xfec00278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb5530 │ │ │ │ + blcs 0xb5438 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118d9a8 │ │ │ │ - b 0x1171fac │ │ │ │ + b 0x118d8b0 │ │ │ │ + b 0x1171eb4 │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - @ instruction: 0xf8aef7a7 │ │ │ │ + @ instruction: 0xf92af7a7 │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - @ instruction: 0xf8d4f7ac │ │ │ │ + @ instruction: 0xf950f7ac │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdcf80 │ │ │ │ + blls 0xdce88 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xffe670bc │ │ │ │ - addeq r6, r6, r2, lsr #27 │ │ │ │ + ldcllt 7, cr15, [r2], #-732 @ 0xfffffd24 │ │ │ │ + umulleq r6, r6, sl, lr @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec003ec │ │ │ │ + bl 0xfec002f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb55ac │ │ │ │ + blcs 0xb54b4 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118da24 │ │ │ │ - b 0x1172028 │ │ │ │ + b 0x118d92c │ │ │ │ + b 0x1171f30 │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - @ instruction: 0xf870f7a7 │ │ │ │ + @ instruction: 0xf8ecf7a7 │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - @ instruction: 0xf896f7ac │ │ │ │ + @ instruction: 0xf912f7ac │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdcffc │ │ │ │ + blls 0xdcf04 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfef67138 │ │ │ │ - addeq r6, r6, r6, lsr #26 │ │ │ │ + ldclt 7, cr15, [r6], #-732 @ 0xfffffd24 │ │ │ │ + addeq r6, r6, lr, lsl lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00468 │ │ │ │ + bl 0xfec00370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7a79808 │ │ │ │ - strmi pc, [r3], -r3, lsl #26 │ │ │ │ + @ instruction: 0x4603fd7f │ │ │ │ smullseq pc, r8, r4, r8 @ │ │ │ │ ldrmi fp, [sl], -r0, lsl #3 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf8c0f7fa │ │ │ │ + @ instruction: 0xf93cf7fa │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldmdblt r0!, {r5, r6, r8, r9, sl, fp, sp, lr}^ │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - mrc2 7, 7, pc, cr8, cr8, {7} │ │ │ │ - blls 0x10494c │ │ │ │ + @ instruction: 0xff74f7f8 │ │ │ │ + blls 0x104854 │ │ │ │ strbvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x00a2e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - ldc2l 7, cr15, [r6], {167} @ 0xa7 │ │ │ │ + ldc2l 7, cr15, [r2, #-668] @ 0xfffffd64 │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ - @ instruction: 0xf7ae720c │ │ │ │ - blls 0x1291e8 │ │ │ │ + @ instruction: 0xf7af720c │ │ │ │ + blls 0x1272e0 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8dcb084 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x135f1c │ │ │ │ + blcs 0x135e24 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, sl, sp, lsl #22 │ │ │ │ ldrsbt pc, [r4], #-128 @ 0xffffff80 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ stmvs fp, {r0, r2, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @@ -156665,186 +156603,186 @@ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd06b │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xc094f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf7a4d173 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ strmi r6, [r0], r1, ror #27 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf7ac2008 │ │ │ │ - stmdavs sl!, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7a69203 │ │ │ │ - bls 0x1a92a0 │ │ │ │ - bcs 0x47ab8c │ │ │ │ + stmdavs sl!, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7a79203 │ │ │ │ + bls 0x1a7398 │ │ │ │ + bcs 0x47aa94 │ │ │ │ @ instruction: 0xf894d152 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 4, pc, cr12, cr8, {7} @ │ │ │ │ + @ instruction: 0xff08f7f8 │ │ │ │ ldrmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0xf04f6bb0 │ │ │ │ @ instruction: 0xf7ad32ff │ │ │ │ - stmiavs fp!, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andsle r2, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0394620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r8!, {r3, r6, ip, lr, pc} │ │ │ │ - stc2l 7, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ + stc2l 7, cr15, [r0], #668 @ 0x29c │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae6819 │ │ │ │ - stcvs 15, cr15, [r3, #308]! @ 0x134 │ │ │ │ + stcvs 15, cr15, [r3, #804]! @ 0x324 │ │ │ │ stmiavs r1!, {r0, r9, sp} │ │ │ │ - bne 0xff2fac58 │ │ │ │ - blx 0x8673c8 │ │ │ │ + bne 0xff2fab60 │ │ │ │ + blx 0x8672d0 │ │ │ │ @ instruction: 0xf7ab4640 │ │ │ │ - @ instruction: 0xf894ff49 │ │ │ │ + @ instruction: 0xf894ffc5 │ │ │ │ strbvs r3, [r7, #217]! @ 0xd9 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0x4673e8 │ │ │ │ + blx 0x4672f0 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xe7f54618 │ │ │ │ eorne pc, r2, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf7ab9003 │ │ │ │ - blls 0x1a9290 │ │ │ │ + @ instruction: 0xf7ac9003 │ │ │ │ + blls 0x1a7388 │ │ │ │ @ instruction: 0xf04fe7b1 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd4671 │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ ldrb pc, [r9, sp, lsl #30] @ │ │ │ │ - msrpl (UNDEF: 96), ip │ │ │ │ + msrmi R8_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eoreq pc, r0, r9, asr #4 │ │ │ │ + rscvs pc, r0, r8, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ @ instruction: 0xf1d45294 │ │ │ │ - svclt 0x0000fe05 │ │ │ │ - eorseq r9, r3, ip, lsr #4 │ │ │ │ + svclt 0x0000fdd9 │ │ │ │ + eorseq r9, r3, ip, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00670 │ │ │ │ + bl 0xfec00578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ smullseq pc, r8, r0, r8 @ │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4619b178 │ │ │ │ @ instruction: 0xf7f84630 │ │ │ │ - movwcs pc, #11847 @ 0x2e47 @ │ │ │ │ + movwcs pc, #11971 @ 0x2ec3 @ │ │ │ │ andlt r6, r2, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0060bd70 │ │ │ │ ldmdblt r0!, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - ldc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ - blls 0x104b48 │ │ │ │ + mrc2 7, 3, pc, cr6, cr8, {7} │ │ │ │ + blls 0x104a50 │ │ │ │ strbvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x00a2e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - blx 0xff6e7372 │ │ │ │ + mrrc2 7, 10, pc, r4, cr7 @ │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ @ instruction: 0xf7ae720c │ │ │ │ - blls 0x128fec │ │ │ │ + blls 0x1290e4 │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0070c │ │ │ │ + bl 0xfec00614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffa6f7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00738 │ │ │ │ + bl 0xfec00640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ - blx 0xfecbad7c │ │ │ │ + blx 0xfecbac84 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ - stc2l 7, cr15, [r8, #612]! @ 0x264 │ │ │ │ + mcr2 7, 3, pc, cr4, cr9, {4} @ │ │ │ │ @ instruction: 0xf894b140 │ │ │ │ - blcs 0xb58bc │ │ │ │ + blcs 0xb57c4 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ teqcs ip, #112, 6 @ 0xc0000001 │ │ │ │ andle r4, r8, fp, lsr #5 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ pop {r8, r9, ip, sp, lr} │ │ │ │ andcs r4, r1, #112 @ 0x70 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svcvs 0x0063bf79 │ │ │ │ @ instruction: 0xf649b9c3 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff6fae08 │ │ │ │ - ldc2 7, cr15, [r2, #992] @ 0x3e0 │ │ │ │ + blvs 0xff6fad10 │ │ │ │ + mcr2 7, 0, pc, cr14, cr8, {7} @ │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ @ instruction: 0xf7fe2010 │ │ │ │ movwcs pc, #11343 @ 0x2c4f @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, lsr #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x1a67456 │ │ │ │ + blx 0xff96735e │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae6819 │ │ │ │ - ldrb pc, [r6, pc, asr #28] @ │ │ │ │ + ldrb pc, [r6, fp, asr #29] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec007d4 │ │ │ │ + bl 0xfec006dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r2, r0 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0042dc15 │ │ │ │ stmiblt sl, {r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r5, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fe2000 │ │ │ │ - blls 0x1293f8 │ │ │ │ - bls 0xc3784 │ │ │ │ + blls 0x129300 │ │ │ │ + bls 0xc368c │ │ │ │ smullseq pc, r9, r3, r8 @ │ │ │ │ ldrmi r2, [r8], -r0, lsl #16 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf902f7fb │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -156857,218 +156795,218 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0xf8d04691 │ │ │ │ addlt r2, r9, r8, asr #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - bcs 0xfb0bc │ │ │ │ + bcs 0xfafc4 │ │ │ │ ldmdbcs pc, {r2, r3, r4, ip, lr, pc} @ │ │ │ │ movwcs sp, #6160 @ 0x1810 │ │ │ │ smlabbcs r0, fp, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ tstle r6, fp, lsl #4 │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ ldccs 1, cr8, [r6, #-56] @ 0xffffffc8 │ │ │ │ - bcs 0x19da84 │ │ │ │ + bcs 0x19d98c │ │ │ │ @ instruction: 0xf032d102 │ │ │ │ tstle ip, r2, lsl #6 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 7, pc, cr12, cr15, {7} @ │ │ │ │ umullscc pc, r3, r0, r8 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ svclt 0x00142916 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xaa2a8 │ │ │ │ + blcs 0xaa1b0 │ │ │ │ rscshi pc, fp, r0, asr #32 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf6c8408a │ │ │ │ andsmi r0, sl, #1006632962 @ 0x3c000002 │ │ │ │ @ instruction: 0xf7a6d0e2 │ │ │ │ - strmi pc, [r6], -r9, lsr #28 │ │ │ │ + strmi pc, [r6], -r5, lsr #29 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ - blne 0x1e6fd0 │ │ │ │ - blcs 0xfe6a61cc │ │ │ │ + blne 0x1e6ed8 │ │ │ │ + blcs 0xfe6a60d4 │ │ │ │ ldrbpl pc, [r4, -r9, asr #12] @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f86bf9 │ │ │ │ - stcvs 12, cr15, [r3, #932]! @ 0x3a4 │ │ │ │ + stcvs 13, cr15, [r3, #404]! @ 0x194 │ │ │ │ strtmi r6, [r8], -r3, ror #11 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - bmi 0x1e6821c │ │ │ │ + bmi 0x1e68314 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-2421 @ 0xfffff68b │ │ │ │ movwls r6, #10258 @ 0x2812 │ │ │ │ - blls 0x17f968 │ │ │ │ + blls 0x17f870 │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ andls r4, r6, r3, lsl r4 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf7a707d4 │ │ │ │ - @ instruction: 0xf1b9fde1 │ │ │ │ + @ instruction: 0xf1b9fe5d │ │ │ │ vmax.f32 d0, d0, d3 │ │ │ │ - vhadd.s8 q12, , q3 │ │ │ │ - vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf64880c6 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ movwls r0, #29491 @ 0x7333 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrdcs pc, [r0, -r3]! │ │ │ │ - cdp2 7, 7, cr15, cr8, cr11, {5} │ │ │ │ - stc2l 7, cr15, [r6, #664]! @ 0x298 │ │ │ │ + cdp2 7, 15, cr15, cr4, cr11, {5} │ │ │ │ + cdp2 7, 6, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0x90036bb9 │ │ │ │ - cdp2 7, 0, cr15, cr12, cr11, {5} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr11, {5} │ │ │ │ ldrdcs pc, [ip], r4 │ │ │ │ andseq pc, pc, #2 │ │ │ │ vpmin.s8 d2, d0, d5 │ │ │ │ @ instruction: 0xf89480b7 │ │ │ │ @ instruction: 0xf8d410da │ │ │ │ andls r3, r5, #136 @ 0x88 │ │ │ │ orrcs lr, r1, #274432 @ 0x43000 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf7a69304 │ │ │ │ - ldrtmi pc, [r1], -pc, asr #27 @ │ │ │ │ + ldrtmi pc, [r1], -fp, asr #28 @ │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - ldmdbmi r6, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi r6, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r9], #-3842 @ 0xfffff0fe │ │ │ │ stmdals r3, {r0, r3, fp, sp, lr} │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x46475879 │ │ │ │ ldrtmi r4, [r9], -pc, lsl #8 │ │ │ │ strls r2, [r0, -r0, lsl #14] │ │ │ │ - @ instruction: 0xf91af7b7 │ │ │ │ - ldc2 7, cr15, [sl, #664]! @ 0x298 │ │ │ │ + @ instruction: 0xf996f7b7 │ │ │ │ + cdp2 7, 3, cr15, cr6, cr6, {5} │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ adcsvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae4607 │ │ │ │ - andcs pc, r4, #62720 @ 0xf500 │ │ │ │ + andcs pc, r4, #7232 @ 0x1c40 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 3, cr15, cr14, cr11, {5} │ │ │ │ + cdp2 7, 11, cr15, cr10, cr11, {5} │ │ │ │ ldrdcs pc, [ip], r4 │ │ │ │ andseq pc, pc, #2 │ │ │ │ vpmin.s8 d2, d0, d5 │ │ │ │ @ instruction: 0xf8948083 │ │ │ │ @ instruction: 0xf8d410da │ │ │ │ - b 0x11759e8 │ │ │ │ + b 0x11758f0 │ │ │ │ @ instruction: 0xf0432381 │ │ │ │ stmib sp, {r1, r5, r6, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf7a63203 │ │ │ │ - @ instruction: 0x4631fd9b │ │ │ │ + @ instruction: 0x4631fe17 │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - ldmdbmi sp!, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi sp!, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcls 0x00024638 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc lr, r3, #3620864 @ 0x374000 │ │ │ │ smlsdxcs r0, r9, r8, r5 │ │ │ │ strbmi r9, [r7], -r0, lsl #14 │ │ │ │ ldrtmi r4, [r9], -pc, lsl #8 │ │ │ │ - @ instruction: 0xf8e6f7b7 │ │ │ │ + @ instruction: 0xf962f7b7 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf109d025 │ │ │ │ @ instruction: 0x463133ff │ │ │ │ ldrtmi r2, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - bls 0x26a030 │ │ │ │ + bls 0x269f38 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ teqpcs r8, r3 @ @ p-variant is OBSOLETE │ │ │ │ - cdp2 7, 0, cr15, cr6, cr11, {5} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr11, {5} │ │ │ │ @ instruction: 0xf8db4628 │ │ │ │ @ instruction: 0xf7a75000 │ │ │ │ - blls 0x2680e0 │ │ │ │ - bmi 0xb3b034 │ │ │ │ + blls 0x2681d8 │ │ │ │ + bmi 0xb3af3c │ │ │ │ ldmdaeq r8, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl fp, {r1, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ tstls r0, lr, lsl r4 │ │ │ │ stmdbmi r5!, {r0, r1, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf7a79601 │ │ │ │ - movwcs pc, #19827 @ 0x4d73 @ │ │ │ │ + movwcs pc, #19951 @ 0x4def @ │ │ │ │ andlt r6, r9, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ subne r6, r0, r3, lsr #31 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - blx 0x2e7710 │ │ │ │ + blx 0xfe1e7618 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r7, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r0], #696 @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [ip, #-696]! @ 0xfffffd48 │ │ │ │ @ instruction: 0xf8d4e720 │ │ │ │ ldrsbeq r3, [fp], #0 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr4, cr15, {3} │ │ │ │ movweq pc, #8242 @ 0x2032 @ │ │ │ │ mrcge 4, 7, APSR_nzcv, cr0, cr15, {1} │ │ │ │ strcs lr, [r3], #-1803 @ 0xfffff8f5 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strls r2, [r0], #-256 @ 0xffffff00 │ │ │ │ ldc2l 7, cr15, [sl], {255} @ 0xff │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ - msrpl (UNDEF: 96), ip │ │ │ │ + msrmi R8_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl #22 │ │ │ │ adceq pc, r7, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff0e5f38 │ │ │ │ - ldc2 7, cr15, [ip, #-408] @ 0xfffffe68 │ │ │ │ - addeq r6, r6, lr, ror #16 │ │ │ │ + blx 0xfe5e5e40 │ │ │ │ + ldc2 7, cr15, [r8, #408] @ 0x198 │ │ │ │ + addeq r6, r6, r6, ror #18 │ │ │ │ addseq sp, r1, r0, lsl r0 │ │ │ │ - addeq r6, r6, sl, ror #15 │ │ │ │ - addeq r6, r6, r0, lsl #15 │ │ │ │ - addeq r6, r6, r0, lsr r7 │ │ │ │ + addeq r6, r6, r2, ror #17 │ │ │ │ + addeq r6, r6, r8, ror r8 │ │ │ │ + addeq r6, r6, r8, lsr #16 │ │ │ │ umullseq sp, r1, r4, r0 │ │ │ │ - eorseq r9, r3, r8, asr #4 │ │ │ │ + eorseq r9, r3, r8, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec00aec │ │ │ │ + bl 0xfec009f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x12a704 │ │ │ │ + blcs 0x12a60c │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdavs r9, {r0, r9, ip, sp} │ │ │ │ svclt 0x00183b00 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, fp, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec00b38 │ │ │ │ + bl 0xfec00a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x12a750 │ │ │ │ + blcs 0x12a658 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r1, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00b80 │ │ │ │ + bl 0xfec00a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ biclt r0, fp, #192, 6 │ │ │ │ ldrmi r6, [r4], -r3, lsl #26 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ @@ -157084,15 +157022,15 @@ │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0004f01c │ │ │ │ stmdavs fp, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r4, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x419640 │ │ │ │ + bcs 0x419548 │ │ │ │ @ instruction: 0xf649d0dd │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf6422097 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ @ instruction: 0xf8502c97 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ @ instruction: 0xf8dc3021 │ │ │ │ @@ -157104,15 +157042,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d3 │ │ │ │ - blcs 0xaa930 │ │ │ │ + blcs 0xaa838 │ │ │ │ addhi pc, r8, r0 │ │ │ │ ldrd pc, [r4], -r1 │ │ │ │ svceq 0x000ff1be │ │ │ │ addhi pc, r2, r0 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ @@ -157124,78 +157062,78 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1c9de24 │ │ │ │ + b 0x1c9dd2c │ │ │ │ @ instruction: 0xf003039c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ ldrmi r0, [lr, #514] @ 0x202 │ │ │ │ - bcs 0x419700 │ │ │ │ + bcs 0x419608 │ │ │ │ stmdavs sl, {r0, r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ smullsle r4, r4, r3, r2 @ │ │ │ │ - stc2l 7, cr15, [r4], #-664 @ 0xfffffd68 │ │ │ │ + stc2l 7, cr15, [r0], #664 @ 0x298 │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf7a64606 │ │ │ │ - blls 0x128b64 │ │ │ │ - blcs 0x47b4bc │ │ │ │ + blls 0x128c5c │ │ │ │ + blcs 0x47b3c4 │ │ │ │ @ instruction: 0xf899d14b │ │ │ │ @ instruction: 0xf64930d9 │ │ │ │ vorr.i16 , #1024 @ 0x0400 │ │ │ │ @ instruction: 0x46012b97 │ │ │ │ strbmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69301 │ │ │ │ - blls 0x128b38 │ │ │ │ - blcs 0x47b304 │ │ │ │ + blls 0x128c30 │ │ │ │ + blcs 0x47b20c │ │ │ │ @ instruction: 0xf899d13f │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb414 │ │ │ │ + blcs 0xbb31c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - @ instruction: 0x463afad9 │ │ │ │ + @ instruction: 0x463afb55 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - mcr2 7, 4, pc, cr10, cr2, {5} @ │ │ │ │ + @ instruction: 0xff06f7b2 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ stmiavs fp!, {r0, r3, r4, fp, sp, lr} │ │ │ │ eorcc pc, r3, fp, asr r8 @ │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7b24640 │ │ │ │ - @ instruction: 0x4631fdd5 │ │ │ │ + @ instruction: 0x4631fe51 │ │ │ │ @ instruction: 0xf7b24638 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ ldc2 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7fb4648 │ │ │ │ @ instruction: 0xe78dfcb5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf6498ff0 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46932297 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xfffe7a16 │ │ │ │ + ldc2l 7, cr15, [r8], #-684 @ 0xfffffd54 │ │ │ │ @ instruction: 0xf85be7b7 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe7c4fbf7 │ │ │ │ + @ instruction: 0xe7c4fc73 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00d7c │ │ │ │ + bl 0xfec00c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ cmnlt fp, #192, 6 │ │ │ │ stcvs 6, cr4, [r2, #-76] @ 0xffffffb4 │ │ │ │ ldrdmi pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f414 │ │ │ │ @@ -157208,15 +157146,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0004f01c │ │ │ │ @ instruction: 0xf8d1d0e9 │ │ │ │ @ instruction: 0xf02cc000 │ │ │ │ - bcs 0x3ea3d8 │ │ │ │ + bcs 0x3ea2e0 │ │ │ │ stmdavs sl, {r0, r1, r5, r6, r7, ip, lr, pc}^ │ │ │ │ eorcs fp, r0, #163840 @ 0x28000 │ │ │ │ @ instruction: 0xf649604a │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8512197 │ │ │ │ strmi r1, [r8], -ip, lsr #32 │ │ │ │ bfi r4, r8, #15, #14 │ │ │ │ @@ -157226,15 +157164,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d2 │ │ │ │ - blcs 0xaab18 │ │ │ │ + blcs 0xaaa20 │ │ │ │ @ instruction: 0xf8d1d078 │ │ │ │ @ instruction: 0xf1bee004 │ │ │ │ rsbsle r0, r3, pc, lsl #30 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ @@ -157245,100 +157183,100 @@ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1c9e008 │ │ │ │ + b 0x1c9df10 │ │ │ │ @ instruction: 0xf003039c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ stmdblt fp, {r0, r1, r3, r7, fp, sp, lr} │ │ │ │ addvs r2, fp, r0, lsr #6 │ │ │ │ - blx 0x1ee7b1e │ │ │ │ + blx 0xffde7a26 │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf7a64606 │ │ │ │ - blls 0x12898c │ │ │ │ - blcs 0x47b694 │ │ │ │ + blls 0x128a84 │ │ │ │ + blcs 0x47b59c │ │ │ │ @ instruction: 0xf899d143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb5c0 │ │ │ │ + blcs 0xbb4c8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmdavs fp!, {r0, r1, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69301 │ │ │ │ - blls 0x128968 │ │ │ │ - blcs 0x47b4d4 │ │ │ │ + blls 0x128a60 │ │ │ │ + blcs 0x47b3dc │ │ │ │ @ instruction: 0xf899d13a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb5e4 │ │ │ │ + blcs 0xbb4ec │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - @ instruction: 0x463af9f1 │ │ │ │ + ldrtmi pc, [sl], -sp, ror #20 @ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - stc2 7, cr15, [r2, #712]! @ 0x2c8 │ │ │ │ + mrc2 7, 0, pc, cr14, cr2, {5} │ │ │ │ ldrtmi r6, [r1], -fp, lsr #17 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ ldrbne r9, [fp, r1, lsl #6] │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7b24640 │ │ │ │ - @ instruction: 0x4631fcf1 │ │ │ │ + ldrtmi pc, [r1], -sp, ror #26 @ │ │ │ │ @ instruction: 0xf7b24638 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xff667cee │ │ │ │ + blx 0xff667bf6 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7fb4648 │ │ │ │ @ instruction: 0xe79bfbd1 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xe7bcfb19 │ │ │ │ + @ instruction: 0xe7bcfb95 │ │ │ │ subspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x4e7bee │ │ │ │ + blx 0xfe3e7af6 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ suble r2, pc, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r6, [r7], -fp, asr #17 │ │ │ │ addlt r6, r2, sl, lsl #17 │ │ │ │ strmi r3, [ip], -r1, lsl #6 │ │ │ │ ldmne sl, {r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x8bb588 │ │ │ │ + bcs 0x8bb490 │ │ │ │ stmdavs sl, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ - blx 0xff267c18 │ │ │ │ + blx 0x1167b22 │ │ │ │ strmi r9, [r6], -r0, lsl #20 │ │ │ │ - bcs 0x49098c │ │ │ │ + bcs 0x490894 │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf988f7f8 │ │ │ │ + blx 0x1e7c88 │ │ │ │ strbmi r9, [r2], -r0, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7adb34f │ │ │ │ - strtmi pc, [r8], -fp, ror #16 │ │ │ │ + strtmi pc, [r8], -r7, ror #17 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ - blx 0x1f67da6 │ │ │ │ + blx 0x1f67cae │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -157349,53 +157287,53 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7ad4770 │ │ │ │ - @ instruction: 0xe7d4f93d │ │ │ │ + @ instruction: 0xe7d4f9b9 │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - blx 0xfea67cc0 │ │ │ │ + blx 0x967bca │ │ │ │ strb r9, [r4, r0, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ suble r2, fp, r0, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwpl lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ adcmi r4, fp, #6291456 @ 0x600000 │ │ │ │ stmdavs sl, {r0, r4, r6, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe976a4c │ │ │ │ - bcs 0x46be60 │ │ │ │ + bl 0xfe976954 │ │ │ │ + bcs 0x46bd68 │ │ │ │ andls sp, r3, #70 @ 0x46 │ │ │ │ - blx 0x17e7cec │ │ │ │ + blx 0xff6e7bf4 │ │ │ │ @ instruction: 0xf6499a03 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0x1fe7d14 │ │ │ │ + blx 0xffee7c1c │ │ │ │ movwls r6, #14371 @ 0x3823 │ │ │ │ - blx 0x1467d08 │ │ │ │ + blx 0xff367c10 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47b87c │ │ │ │ + blcs 0x47b784 │ │ │ │ @ instruction: 0xf896d127 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf912f7f8 │ │ │ │ + @ instruction: 0xf98ef7f8 │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffb6f7ac │ │ │ │ + @ instruction: 0xf832f7ad │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb464a │ │ │ │ andcs pc, r1, r3, lsl #22 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -157403,69 +157341,69 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6494770 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldrb pc, [r7, r3, asr #20] @ │ │ │ │ + @ instruction: 0xe7d7fabf │ │ │ │ @ instruction: 0xf7a62000 │ │ │ │ - @ instruction: 0x4607fed1 │ │ │ │ + strmi pc, [r7], -sp, asr #30 │ │ │ │ @ instruction: 0xf04fe7c0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0x2001fabb │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01110 │ │ │ │ + bl 0xfec01018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ @ instruction: 0xf1bc1cc0 │ │ │ │ teqle r2, r0, lsl #30 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ - bllt 0xf7b744 │ │ │ │ - @ instruction: 0xf9eef7a6 │ │ │ │ + bllt 0xf7b64c │ │ │ │ + blx 0x1b67cd0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46052f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ bicseq pc, ip, r0, lsl #12 │ │ │ │ ldmeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9a8f7a7 │ │ │ │ + blx 0x9e7d04 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ andcs pc, r1, r1, lsr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strbtmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0x1ce7f84 │ │ │ │ + blx 0x1ce7e8c │ │ │ │ andcs lr, r0, pc, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r6, ip, lsr #32 │ │ │ │ + addeq r6, r6, r4, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec011a4 │ │ │ │ + bl 0xfec010ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x2aadd4 │ │ │ │ + blcs 0x2aacdc │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @@ -157485,23 +157423,23 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ mrc2 7, 7, pc, cr14, cr10, {7} │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0x4628fbd5 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0x2068010 │ │ │ │ + blx 0x2067f18 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0x568040 │ │ │ │ + blx 0x567f48 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -157518,15 +157456,15 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ mrc2 7, 5, pc, cr12, cr10, {7} │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ strtmi pc, [r8], -r5, ror #25 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0xfe8094 │ │ │ │ + blx 0xfe7f9c │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -157548,156 +157486,156 @@ │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r5, ip, lsl #12 │ │ │ │ ldrdcs lr, [r1, -r1] │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ - stmdavs r3!, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [r6], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf8f2f7a6 │ │ │ │ + @ instruction: 0xf96ef7a6 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffb6f7f7 │ │ │ │ + @ instruction: 0xf832f7f8 │ │ │ │ bicslt r6, ip, r4, ror #16 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r9, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bdf0 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - stmdavs r4!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs lr, {r4, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [sl, #-664]! @ 0xfffffd68 │ │ │ │ + ldc2l 7, cr15, [r6, #664]! @ 0x298 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmne r9!, {r0, r4, r7}^ │ │ │ │ ldrtmi r9, [r3], #-256 @ 0xffffff00 │ │ │ │ bicvs pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0x0648f8d0 │ │ │ │ - @ instruction: 0xf8bcf7a7 │ │ │ │ + @ instruction: 0xf938f7a7 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stcvs 8, cr6, [sl, #688]! @ 0x2b0 │ │ │ │ - blvs 0xff6fba6c │ │ │ │ + blvs 0xff6fb974 │ │ │ │ @ instruction: 0xf7f71aa2 │ │ │ │ - movwcs pc, #53103 @ 0xcf6f @ │ │ │ │ + movwcs pc, #53227 @ 0xcfeb @ │ │ │ │ rscvs r2, fp, r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r5, r6, ip, asr #27 │ │ │ │ + addeq r5, r6, r4, asr #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ andcc lr, r2, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf003005b │ │ │ │ - blx 0x192ae90 │ │ │ │ + blx 0x192ad98 │ │ │ │ strtmi pc, [r2], -r3, lsl #12 │ │ │ │ - mcr2 7, 5, pc, cr4, cr7, {7} @ │ │ │ │ + @ instruction: 0xff20f7f7 │ │ │ │ @ instruction: 0xf7a64607 │ │ │ │ - @ instruction: 0x4631f875 │ │ │ │ + @ instruction: 0x4631f8f1 │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - strhlt pc, [ip, #-133] @ 0xffffff7b @ │ │ │ │ + cmpplt ip, r1, lsr r9 @ p-variant is OBSOLETE │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs lr, {r3, r4, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [sl, #-664] @ 0xfffffd68 │ │ │ │ + ldc2 7, cr15, [r6, #664] @ 0x298 │ │ │ │ @ instruction: 0xee1d4917 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x2aa4b0 │ │ │ │ + bl 0x2aa3b8 │ │ │ │ tstls r0, r3, lsl #2 │ │ │ │ @ instruction: 0xf5004433 │ │ │ │ @ instruction: 0xf8d061c9 │ │ │ │ @ instruction: 0xf7a70648 │ │ │ │ - @ instruction: 0xf649f85b │ │ │ │ + @ instruction: 0xf649f8d7 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ stmiavs ip!, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r6, [r8], -sl, lsr #27 │ │ │ │ - bne 0xfe9451f4 │ │ │ │ - @ instruction: 0xff0ef7f7 │ │ │ │ + bne 0xfe9450fc │ │ │ │ + @ instruction: 0xff8af7f7 │ │ │ │ rscvs r2, fp, ip, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ - addeq r5, r6, ip, lsl #26 │ │ │ │ + addeq r5, r6, r4, lsl #28 │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ push {r0, r1, r2, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec014c8 │ │ │ │ + bl 0xfec013d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46160fd8 │ │ │ │ addlt r6, r4, sl, lsl #16 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ suble r2, r6, pc, lsl #20 │ │ │ │ - blcs 0x48440c │ │ │ │ + blcs 0x484314 │ │ │ │ andls sp, r2, #67 @ 0x43 │ │ │ │ - @ instruction: 0xf812f7a6 │ │ │ │ + @ instruction: 0xf88ef7a6 │ │ │ │ @ instruction: 0xf6499a02 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ @ instruction: 0xf8539303 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - stmdavs sl!, {r0, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sl!, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69202 │ │ │ │ - bls 0x168314 │ │ │ │ - blls 0x17bd0c │ │ │ │ + bls 0x16840c │ │ │ │ + blls 0x17bc14 │ │ │ │ cmple r5, pc, lsl #20 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 6, pc, cr6, cr7, {7} @ │ │ │ │ - @ instruction: 0xf7aa202f │ │ │ │ - @ instruction: 0xf8d4ffdd │ │ │ │ + @ instruction: 0xff42f7f7 │ │ │ │ + @ instruction: 0xf7ab202f │ │ │ │ + @ instruction: 0xf8d4f859 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x5eafb0 │ │ │ │ + blcs 0x5eaeb8 │ │ │ │ @ instruction: 0x463ad837 │ │ │ │ @ instruction: 0xf0464641 │ │ │ │ andls r0, r0, r0, ror #1 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ stmdavs sl!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ sbceq pc, r0, #66 @ 0x42 │ │ │ │ - mcr2 7, 3, pc, cr0, cr7, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr12, cr7, {7} │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @@ -157709,51 +157647,51 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffdef7aa │ │ │ │ - @ instruction: 0xf765e7be │ │ │ │ - svclt 0x0000ffab │ │ │ │ + @ instruction: 0xf85af7ab │ │ │ │ + @ instruction: 0xf766e7be │ │ │ │ + svclt 0x0000f827 │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ ldrblt sp, [r0, #88]! @ 0x58 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r5, fp, lsl #16 │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ - blcs 0x47bbe0 │ │ │ │ + blcs 0x47bae8 │ │ │ │ stmdavs sl, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, r6, pc, lsl #20 │ │ │ │ - @ instruction: 0xf7a59303 │ │ │ │ - blls 0x1aa23c │ │ │ │ + @ instruction: 0xf7a69303 │ │ │ │ + blls 0x1a8334 │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519002 │ │ │ │ - @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xf7a5ffb7 │ │ │ │ - @ instruction: 0xf8d4ff8b │ │ │ │ - bls 0x13662c │ │ │ │ + @ instruction: 0xf7ab1023 │ │ │ │ + @ instruction: 0xf7a6f833 │ │ │ │ + @ instruction: 0xf8d4f807 │ │ │ │ + bls 0x136534 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ ldmdale r8!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ tstls r0, r7, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf9e4f7fe │ │ │ │ ldrtmi r6, [r1], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424620 │ │ │ │ @ instruction: 0xf7f70240 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf840f7fb │ │ │ │ @ instruction: 0xf7aa202f │ │ │ │ - andcs pc, r1, r9, asr pc @ │ │ │ │ + ldrdcs pc, [r1], -r5 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bdf0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -157763,75 +157701,75 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7654770 │ │ │ │ - svclt 0x0000ff43 │ │ │ │ + svclt 0x0000ffbf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r9, lr, asr #17 │ │ │ │ cmnle sl, r0, lsl #28 │ │ │ │ @ instruction: 0x9014f8d1 │ │ │ │ vshll.u8 , d15, #1 │ │ │ │ rsbsle r2, r4, r0, lsl #22 │ │ │ │ - bcs 0x4844cc │ │ │ │ + bcs 0x4843d4 │ │ │ │ @ instruction: 0x4605d071 │ │ │ │ ldrmi r4, [r8], -r8, lsl #13 │ │ │ │ - cdp2 1, 3, cr15, cr6, cr9, {6} │ │ │ │ + cdp2 1, 0, cr15, cr10, cr9, {6} │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8859003 │ │ │ │ strbmi r3, [r1], -r0, lsl #1 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ @ instruction: 0xf8d5fa5b │ │ │ │ strmi r3, [r2], ip, lsl #1 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x60f0e0 │ │ │ │ + blcs 0x60efe8 │ │ │ │ sbchi pc, r8, r0, lsl #4 │ │ │ │ mrc 6, 0, r4, cr13, cr4, {1} │ │ │ │ stmib sp, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ movwls r6, #22022 @ 0x5606 │ │ │ │ vpmax.u8 , q2, │ │ │ │ strble r0, [r4, #-2010]! @ 0xfffff826 │ │ │ │ - @ instruction: 0xff10f7a5 │ │ │ │ + @ instruction: 0xff8cf7a5 │ │ │ │ smullscs pc, sl, r5, r8 @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ strcc r4, [r1], -r7, lsl #12 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ - bleq 0xff96660c │ │ │ │ - @ instruction: 0xff04f7a5 │ │ │ │ + bleq 0xff966514 │ │ │ │ + @ instruction: 0xff80f7a5 │ │ │ │ andls r4, r2, r1, asr r6 │ │ │ │ - @ instruction: 0xff2af7aa │ │ │ │ + @ instruction: 0xffa6f7aa │ │ │ │ stmdbls r5, {r1, r2, r4, r6, r9, fp, lr} │ │ │ │ ldrbtmi r4, [sl], #-1627 @ 0xfffff9a5 │ │ │ │ stmdals r2, {r1, r4, fp, sp, lr} │ │ │ │ andcs r5, r0, #8978432 @ 0x890000 │ │ │ │ strmi r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #20 │ │ │ │ - blx 0x1468400 │ │ │ │ + blx 0xff368308 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorsle r4, r5, r3, lsr #5 │ │ │ │ cmple r2, pc, lsl #24 │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ - strble r0, [pc], #-1179 @ 0xaa53c │ │ │ │ + strble r0, [pc], #-1179 @ 0xaa444 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - blls 0x1aa414 │ │ │ │ + blls 0x1aa31c │ │ │ │ @ instruction: 0xd00442b3 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7aa4650 │ │ │ │ - @ instruction: 0xf8d8ff6b │ │ │ │ + @ instruction: 0xf8d8ffe7 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ ldrbmi r9, [r2], -r3, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf8f6f7fb │ │ │ │ - blcs 0xd1184 │ │ │ │ + blcs 0xd108c │ │ │ │ svcvs 0x00ebd158 │ │ │ │ cmple lr, r0, lsl #22 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -157839,76 +157777,76 @@ │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r9, r0, lsl #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0066f7fe │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xff40f7aa │ │ │ │ + @ instruction: 0xffbcf7aa │ │ │ │ strls r2, [r7, -r1, lsl #6] │ │ │ │ strcc r9, [r1], #-774 @ 0xfffffcfa │ │ │ │ orrsle r2, r3, r0, lsl ip │ │ │ │ strtmi lr, [r1], -sp, asr #15 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xff74f7fa │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #136 @ 0x88 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf7aa3401 │ │ │ │ - str pc, [r1, r9, lsr #30] │ │ │ │ + str pc, [r1, r5, lsr #31] │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4639 │ │ │ │ - blvs 0xff6aadf4 │ │ │ │ - stc2 7, cr15, [r2], #688 @ 0x2b0 │ │ │ │ + blvs 0xff6aacfc │ │ │ │ + ldc2 7, cr15, [lr, #-688] @ 0xfffffd50 │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - @ instruction: 0xf642fc9d │ │ │ │ + @ instruction: 0xf642fd19 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46382397 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xf04ffde3 │ │ │ │ + @ instruction: 0xf04ffe5f │ │ │ │ strbvs r3, [fp, #1023]! @ 0x3ff │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe795d09b │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - bls 0x27bec8 │ │ │ │ + bls 0x27bdd0 │ │ │ │ @ instruction: 0xff40f7fa │ │ │ │ - blcs 0xc65dc │ │ │ │ + blcs 0xc64e4 │ │ │ │ andcs sp, r0, r0, lsr #1 │ │ │ │ - blx 0xa684d2 │ │ │ │ + blx 0xfe9683da │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - movwcs pc, #3599 @ 0xe0f @ │ │ │ │ + movwcs pc, #3723 @ 0xe8b @ │ │ │ │ andlt r6, r9, fp, ror #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 7, 4, cr15, cr12, cr5, {3} │ │ │ │ - addeq r5, r6, r2, asr sl │ │ │ │ + cdp2 7, 12, cr15, cr8, cr5, {3} │ │ │ │ + addeq r5, r6, sl, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r9, pc, asr #17 │ │ │ │ cmnle sl, r0, lsl #30 │ │ │ │ @ instruction: 0xb014f8d1 │ │ │ │ vshll.s8 , d15, #3 │ │ │ │ rsble r2, r4, r0, lsl #20 │ │ │ │ stccs 8, cr6, [pc], {12} │ │ │ │ strmi sp, [r6], -r1, rrx │ │ │ │ ldrmi r4, [r0], -r8, lsl #13 │ │ │ │ - ldc2 1, cr15, [lr, #-804]! @ 0xfffffcdc │ │ │ │ + ldc2 1, cr15, [r2, #-804] @ 0xfffffcdc │ │ │ │ andls r2, r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf8864641 │ │ │ │ strmi r2, [r2], -r0, lsl #1 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf8d6f963 │ │ │ │ strmi r2, [r1], ip, lsl #1 │ │ │ │ andseq pc, pc, #2 │ │ │ │ @@ -157917,216 +157855,216 @@ │ │ │ │ @ instruction: 0xf6493f70 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0x463c2097 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdaeq r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf896e030 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbfa4 │ │ │ │ + blcs 0xbbeac │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - @ instruction: 0xf896fce1 │ │ │ │ + @ instruction: 0xf896fd5d │ │ │ │ @ instruction: 0x370120da │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ - beq 0xff96680c │ │ │ │ - cdp2 7, 0, cr15, cr4, cr5, {5} │ │ │ │ + beq 0xff966714 │ │ │ │ + cdp2 7, 8, cr15, cr0, cr5, {5} │ │ │ │ strmi r4, [r0], r9, asr #12 │ │ │ │ - cdp2 7, 2, cr15, cr10, cr10, {5} │ │ │ │ + cdp2 7, 10, cr15, cr6, cr10, {5} │ │ │ │ stmdbls r4, {r0, r4, r5, r9, fp, lr} │ │ │ │ ldrbtmi r4, [sl], #-1619 @ 0xfffff9ad │ │ │ │ @ instruction: 0x46286812 │ │ │ │ andcs r5, r0, #8978432 @ 0x890000 │ │ │ │ strbmi r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf7b69a05 │ │ │ │ - blls 0x1a8c6c │ │ │ │ + blls 0x1a8d64 │ │ │ │ @ instruction: 0xd00442bb │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7aa4648 │ │ │ │ - strcc pc, [r1], #-3707 @ 0xfffff185 │ │ │ │ + strcc pc, [r1], #-3831 @ 0xfffff109 │ │ │ │ andsle r2, r7, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ - stc2l 7, cr15, [r2, #660]! @ 0x294 │ │ │ │ + cdp2 7, 5, cr15, cr14, cr5, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ - blls 0x25ea64 │ │ │ │ + blls 0x25e96c │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - cdp2 7, 0, cr15, cr4, cr10, {5} │ │ │ │ + cdp2 7, 8, cr15, cr0, cr10, {5} │ │ │ │ @ instruction: 0xf04fe7c9 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r9, r0, lsl #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr14, {7} │ │ │ │ @ instruction: 0x801cf8dd │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ - blls 0x196c24 │ │ │ │ + blls 0x196b2c │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ svcvs 0x00f3ffe9 │ │ │ │ andlt fp, r9, r3, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7a62000 │ │ │ │ - @ instruction: 0xf642fa71 │ │ │ │ + @ instruction: 0xf642faed │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - ldc2l 7, cr15, [sl, #-692] @ 0xfffffd4c │ │ │ │ + ldc2l 7, cr15, [r6, #692] @ 0x2b4 │ │ │ │ ldrbvs r2, [r3, r0, lsl #6]! │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7658ff0 │ │ │ │ - svclt 0x0000fd97 │ │ │ │ - addeq r5, r6, r2, asr r8 │ │ │ │ + svclt 0x0000fe13 │ │ │ │ + addeq r5, r6, sl, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbpl pc, [r0], #128 @ 0x80 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stcne 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ - b 0x3c4828 │ │ │ │ + b 0x3c4730 │ │ │ │ addlt r0, r5, r5, lsl #24 │ │ │ │ svcvc 0x0080f1bc │ │ │ │ stccs 0, cr13, [pc], {108} @ 0x6c │ │ │ │ stmdavs ip, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ rsbsle r2, r3, pc, lsl #24 │ │ │ │ smullspl pc, r9, r0, r8 @ │ │ │ │ rsble r2, r8, r0, lsl #26 │ │ │ │ rsble r2, sp, sp, lsl #24 │ │ │ │ tstle r6, r3, lsl #20 │ │ │ │ adcmi r6, r5, #9240576 @ 0x8d0000 │ │ │ │ - stccs 15, cr11, [pc, #-96] @ 0xaa7c4 │ │ │ │ + stccs 15, cr11, [pc, #-96] @ 0xaa6cc │ │ │ │ stccs 0, cr13, [sp, #-408] @ 0xfffffe68 │ │ │ │ strmi sp, [sp], -r4, rrx │ │ │ │ @ instruction: 0x4617469a │ │ │ │ @ instruction: 0xf7a54604 │ │ │ │ - strmi pc, [r6], -fp, ror #26 │ │ │ │ - blcs 0x4848e8 │ │ │ │ + strmi pc, [r6], -r7, ror #27 │ │ │ │ + blcs 0x4847f0 │ │ │ │ @ instruction: 0xf894d163 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbc0c8 │ │ │ │ + blcs 0xbbfd0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - stmiavs sl!, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs sl!, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2l 7, cr15, [r8, #680]! @ 0x2a8 │ │ │ │ + cdp2 7, 6, cr15, cr4, cr10, {5} │ │ │ │ ldrmi r6, [r9], fp, ror #16 │ │ │ │ ldrmi r6, [fp], fp, lsr #17 │ │ │ │ - ldc2l 7, cr15, [r2, #-660] @ 0xfffffd6c │ │ │ │ + stc2l 7, cr15, [lr, #660] @ 0x294 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ svccs 0x00034605 │ │ │ │ movweq lr, #31299 @ 0x7a43 │ │ │ │ stmiaeq r0!, {r0, r1, r6, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ sbcscc pc, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf8d4d050 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x5eb508 │ │ │ │ + blcs 0x5eb410 │ │ │ │ addhi pc, r4, r0, lsl #4 │ │ │ │ ldrbpl pc, [r4, -r9, asr #12] @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf7fd8000 │ │ │ │ ldclvs 15, cr15, [r8, #-620]! @ 0xfffffd94 │ │ │ │ @ instruction: 0xf7b14629 │ │ │ │ - strbmi pc, [r9], -r5, asr #30 @ │ │ │ │ + strbmi pc, [r9], -r1, asr #31 @ │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ ldc2l 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x46316d38 │ │ │ │ - @ instruction: 0xff3cf7b1 │ │ │ │ + @ instruction: 0xffb8f7b1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ andlt sp, r5, r8, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andle r2, r9, pc, lsl #24 │ │ │ │ stccs 8, cr6, [pc], {76} @ 0x4c │ │ │ │ - bcs 0x19e900 │ │ │ │ + bcs 0x19e808 │ │ │ │ stmvs sp, {r0, r1, r2, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182d0f │ │ │ │ orrsle r4, sl, r5, lsr #5 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf649bdb1 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - ldr pc, [ip, r5, lsr #26] │ │ │ │ + ldr pc, [ip, r1, lsr #27] │ │ │ │ andlt r2, r5, pc, lsl r0 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stcllt 7, cr15, [r0], #680 @ 0x2a8 │ │ │ │ - ldc2l 7, cr15, [r2], #660 @ 0x294 │ │ │ │ + ldcllt 7, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ + stc2l 7, cr15, [lr, #-660]! @ 0xfffffd6c │ │ │ │ @ instruction: 0xf7a59002 │ │ │ │ - andls pc, r3, r3, lsr #26 │ │ │ │ - stc2l 7, cr15, [ip], #660 @ 0x294 │ │ │ │ + mulls r3, pc, sp @ │ │ │ │ + stc2l 7, cr15, [r8, #-660]! @ 0xfffffd6c │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - ldc2 7, cr15, [r2, #-680] @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [lr, #680] @ 0x2a8 │ │ │ │ ldrdne pc, [ip], r4 │ │ │ │ andseq pc, pc, #1 │ │ │ │ stmdale r7!, {r0, r2, r4, r9, fp, sp} │ │ │ │ @ instruction: 0xee1d4914 │ │ │ │ @ instruction: 0x46430f70 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, r1, asr #16 │ │ │ │ strbmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf6494439 │ │ │ │ vorr.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf7b62797 │ │ │ │ - strbmi pc, [r1], -pc, lsr #16 @ │ │ │ │ + strbmi pc, [r1], -fp, lsr #17 @ │ │ │ │ @ instruction: 0xf7ad6d78 │ │ │ │ - @ instruction: 0xf8d4fcc1 │ │ │ │ - bls 0x176b9c │ │ │ │ + @ instruction: 0xf8d4fd3d │ │ │ │ + bls 0x176aa4 │ │ │ │ svclt 0x000b2b10 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ stmdbls r2, {r1, fp, ip, pc} │ │ │ │ - @ instruction: 0xff7cf7b1 │ │ │ │ + @ instruction: 0xfff8f7b1 │ │ │ │ ldrbmi r9, [r9], -r2, lsl #20 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ str pc, [sl, fp, lsl #27] │ │ │ │ - ldc2 7, cr15, [r2], #404 @ 0x194 │ │ │ │ - addeq r5, r6, r0, lsl r6 │ │ │ │ + stc2 7, cr15, [lr, #-404]! @ 0xfffffe6c │ │ │ │ + addeq r5, r6, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01ba8 │ │ │ │ + bl 0xfec01ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116cd2c │ │ │ │ + b 0x116cc34 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116cc48 │ │ │ │ + b 0x116cb50 │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01c08 │ │ │ │ + bl 0xfec01b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158135,39 +158073,39 @@ │ │ │ │ mrc2 7, 6, pc, cr4, cr15, {7} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01c4c │ │ │ │ + bl 0xfec01b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116cdd0 │ │ │ │ + b 0x116ccd8 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116ccec │ │ │ │ + b 0x116cbf4 │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r3, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01cac │ │ │ │ + bl 0xfec01bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158176,15 +158114,15 @@ │ │ │ │ mcr2 7, 4, pc, cr2, cr15, {7} @ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01cf0 │ │ │ │ + bl 0xfec01bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -158192,15 +158130,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r1, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01d30 │ │ │ │ + bl 0xfec01c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158238,182 +158176,182 @@ │ │ │ │ svcvc 0x0080f1b4 │ │ │ │ adchi pc, fp, r0 │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf1bc80a6 │ │ │ │ svclt 0x00180f0d │ │ │ │ svceq 0x000df1be │ │ │ │ - bcs 0x19ef6c │ │ │ │ + bcs 0x19ee74 │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ pkhbtmi r4, r2, r3, lsl #13 │ │ │ │ - blcs 0xbc428 │ │ │ │ + blcs 0xbc330 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - blx 0xfe2e8a92 │ │ │ │ + stc2 7, cr15, [r4], {165} @ 0xa5 │ │ │ │ strmi r6, [r6], -fp, lsr #16 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89a809a │ │ │ │ @ instruction: 0xf64930d9 │ │ │ │ vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x46012497 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - stmdbvs sl!, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs sl!, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 7, cr15, [r0], {170} @ 0xaa │ │ │ │ + ldc2l 7, cr15, [ip], #-680 @ 0xfffffd58 │ │ │ │ ldrdcc pc, [r8], sl │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ stmdavs fp!, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ ldmib r5, {r2, r8, r9, ip, pc}^ │ │ │ │ movwls r7, #33538 @ 0x8302 │ │ │ │ - @ instruction: 0xf854f7a3 │ │ │ │ + @ instruction: 0xf8d0f7a3 │ │ │ │ andls r4, r5, r5, lsl #12 │ │ │ │ - @ instruction: 0xf850f7a3 │ │ │ │ + @ instruction: 0xf8ccf7a3 │ │ │ │ @ instruction: 0xf7a59006 │ │ │ │ - ldrtmi pc, [r1], -pc, lsl #23 @ │ │ │ │ + ldrtmi pc, [r1], -fp, lsl #24 @ │ │ │ │ @ instruction: 0xf7b14681 │ │ │ │ - strtmi pc, [fp], -sp, ror #26 │ │ │ │ + strtmi pc, [fp], -r9, ror #27 │ │ │ │ strbmi r6, [r9], -r2, lsr #26 │ │ │ │ @ instruction: 0xf7ae2009 │ │ │ │ - @ instruction: 0xf7a5fa41 │ │ │ │ - ldrtmi pc, [r1], -pc, asr #22 @ │ │ │ │ + @ instruction: 0xf7a5fabd │ │ │ │ + ldrtmi pc, [r1], -fp, asr #23 @ │ │ │ │ @ instruction: 0xf7aa4681 │ │ │ │ - @ instruction: 0xf7a5fb75 │ │ │ │ - strmi pc, [r0], r9, asr #22 │ │ │ │ - blx 0x1268b16 │ │ │ │ + @ instruction: 0xf7a5fbf1 │ │ │ │ + strmi pc, [r0], r5, asr #23 │ │ │ │ + blx 0xff168a1e │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf89ad166 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbc5d0 │ │ │ │ + blcs 0xbc4d8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - @ instruction: 0xf1bbfa0b │ │ │ │ + @ instruction: 0xf1bbfa87 │ │ │ │ subsle r0, lr, r3, lsl #30 │ │ │ │ - blx 0xde8b3a │ │ │ │ + blx 0xfece8a42 │ │ │ │ strmi r6, [r6], -r1, ror #26 │ │ │ │ - ldc2 7, cr15, [r2, #-708] @ 0xfffffd3c │ │ │ │ + stc2 7, cr15, [lr, #708] @ 0x2c4 │ │ │ │ ldrdcs pc, [ip], sl │ │ │ │ andseq pc, pc, #2 │ │ │ │ vpmin.s8 d2, d0, d5 │ │ │ │ ldmdbmi r6, {r1, r3, r5, r7, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stcls 6, cr4, [r7, #-172] @ 0xffffff54 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r5, [r0], -r1, asr #16 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ ldrtmi r9, [r2], -r2, lsl #4 │ │ │ │ - @ instruction: 0xf9b2f7b6 │ │ │ │ + blx 0xc68abc │ │ │ │ @ instruction: 0x46424633 │ │ │ │ andcs r4, r9, r1, asr #12 │ │ │ │ - @ instruction: 0xf96af7ab │ │ │ │ + @ instruction: 0xf9e6f7ab │ │ │ │ strbmi r9, [r1], -r4, lsl #26 │ │ │ │ eoreq pc, r5, r4, asr r8 @ │ │ │ │ - blx 0xe68b9e │ │ │ │ + blx 0xfed68aa6 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #28 │ │ │ │ - blx 0xff168ba4 │ │ │ │ + blx 0x1068aae │ │ │ │ @ instruction: 0xf7aa9805 │ │ │ │ - @ instruction: 0xf854fab9 │ │ │ │ + @ instruction: 0xf854fb35 │ │ │ │ tstcs r1, r5, lsr #32 │ │ │ │ - blx 0x11e8bb6 │ │ │ │ + blx 0xff0e8abe │ │ │ │ @ instruction: 0xf7aa4630 │ │ │ │ - vstmdbvs r0!, {s30-s206} │ │ │ │ + fstmdbxvs r0!, {d15-d36} @ Deprecated │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ad4ff0 │ │ │ │ - bcs 0x199a6c │ │ │ │ + bcs 0x199b64 │ │ │ │ svcge 0x0060f47f │ │ │ │ stccs 8, cr6, [pc], {204} @ 0xcc │ │ │ │ strmi fp, [r4, #3864]! @ 0xf18 │ │ │ │ svcge 0x005af47f │ │ │ │ @ instruction: 0xf649e737 │ │ │ │ vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8542497 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - strb pc, [sl, -fp, lsl #22]! @ │ │ │ │ + strb pc, [sl, -r7, lsl #23]! @ │ │ │ │ @ instruction: 0xf7aa202f │ │ │ │ - ldrb pc, [r1, -r9, asr #21] @ │ │ │ │ + ldrb pc, [r1, -r5, asr #22] @ │ │ │ │ eorne pc, r7, r4, asr r8 @ │ │ │ │ - blx 0x168c06 │ │ │ │ + blx 0x2068b0e │ │ │ │ @ instruction: 0xf7a5e79d │ │ │ │ - strmi pc, [r7], -r9, lsl #22 │ │ │ │ - blx 0x268bfe │ │ │ │ + strmi pc, [r7], -r5, lsl #23 │ │ │ │ + blx 0xfe168b06 │ │ │ │ @ instruction: 0xf7a54606 │ │ │ │ - bls 0x2e98ac │ │ │ │ - bcs 0x47c580 │ │ │ │ + bls 0x2e99a4 │ │ │ │ + bcs 0x47c488 │ │ │ │ @ instruction: 0xf89ad139 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #34384 @ 0x8650 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf992f7f7 │ │ │ │ + blx 0x468c70 │ │ │ │ @ instruction: 0xf8da9b08 │ │ │ │ ldrtmi r2, [r0], -r8, lsl #1 │ │ │ │ svclt 0x000b2a10 │ │ │ │ ldrmi r4, [sl], -sl, lsr #12 │ │ │ │ @ instruction: 0x46294619 │ │ │ │ - ldc2 7, cr15, [ip, #-708]! @ 0xfffffd3c │ │ │ │ + ldc2 7, cr15, [r8, #708]! @ 0x2c4 │ │ │ │ ldrdeq pc, [ip], sl │ │ │ │ @ instruction: 0xf0006d62 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ ldmdbmi r9, {r0, r2, r3, r5, fp, ip, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrtmi r9, [r3], -r7, lsl #26 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r2, [r9], #-0 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - @ instruction: 0xf93af7b6 │ │ │ │ + @ instruction: 0xf9b6f7b6 │ │ │ │ stclvs 6, cr4, [r3, #-228]! @ 0xffffff1c │ │ │ │ ldrtmi r2, [sl], -r9 │ │ │ │ - blx 0xfe8c98 │ │ │ │ + blx 0xfeee8ba0 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [r4], #-708 @ 0xfffffd3c │ │ │ │ - blls 0x2e4be4 │ │ │ │ + ldc2l 7, cr15, [r0], #708 @ 0x2c4 │ │ │ │ + blls 0x2e4aec │ │ │ │ @ instruction: 0xf8549009 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - blls 0x3298cc │ │ │ │ + blls 0x3299c4 │ │ │ │ stmiavs ip, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00182c0f │ │ │ │ @ instruction: 0xf43f45a4 │ │ │ │ stccs 14, cr10, [sp], {210} @ 0xd2 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr0, cr15, {3} │ │ │ │ @ instruction: 0xf765e6cd │ │ │ │ - svclt 0x0000fa77 │ │ │ │ + svclt 0x0000faf3 │ │ │ │ + umulleq r5, r6, r8, r3 │ │ │ │ addeq r5, r6, r0, lsr #5 │ │ │ │ - addeq r5, r6, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02024 │ │ │ │ + bl 0xfec01f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116d1a8 │ │ │ │ + b 0x116d0b0 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116d0c4 │ │ │ │ + b 0x116cfcc │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r1, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02084 │ │ │ │ + bl 0xfec01f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158422,39 +158360,39 @@ │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {7} @ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec020c8 │ │ │ │ + bl 0xfec01fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116d24c │ │ │ │ + b 0x116d154 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116d168 │ │ │ │ + b 0x116d070 │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, pc, lsr #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02128 │ │ │ │ + bl 0xfec02030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158463,15 +158401,15 @@ │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0216c │ │ │ │ + bl 0xfec02074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158480,15 +158418,15 @@ │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec021b0 │ │ │ │ + bl 0xfec020b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -158496,15 +158434,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, fp, asr #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec021f0 │ │ │ │ + bl 0xfec020f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -158513,19 +158451,19 @@ │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ andcs pc, r1, r7, lsr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02234 │ │ │ │ + bl 0xfec0213c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x1abe54 │ │ │ │ + blcs 0x1abd5c │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ @@ -158541,15 +158479,15 @@ │ │ │ │ @ instruction: 0xf7ffbc10 │ │ │ │ @ instruction: 0xf7ffbaf1 │ │ │ │ @ instruction: 0xbc10baef │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ stmiblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec022a4 │ │ │ │ + bl 0xfec021ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r3, r8 │ │ │ │ strmi r6, [r2], -fp, lsl #16 │ │ │ │ svceq 0x000ff1bc │ │ │ │ @ instruction: 0xf1bcd019 │ │ │ │ svclt 0x000c0f0d │ │ │ │ @@ -158561,49 +158499,49 @@ │ │ │ │ @ instruction: 0xf7fc0205 │ │ │ │ andlt pc, r3, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ - blcs 0xae0f8 │ │ │ │ + blcs 0xae000 │ │ │ │ @ instruction: 0xf04fd0e8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1e9278 │ │ │ │ + bl 0x1e9180 │ │ │ │ ldmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02310 │ │ │ │ + bl 0xfec02218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #24 │ │ │ │ @ instruction: 0xf1bc4602 │ │ │ │ andsle r0, r9, pc, lsl #30 │ │ │ │ svceq 0x000df1bc │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c02 │ │ │ │ ldrmi r0, [r0], -r1, lsl #24 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ subscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0x18e9134 │ │ │ │ + blx 0x18e903c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7feeb04 │ │ │ │ svclt 0x0000b97b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0237c │ │ │ │ + bl 0xfec02284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ strmi ip, [r3], -r0 │ │ │ │ eorle r2, r8, pc, lsl #20 │ │ │ │ svclt 0x00182a0d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @@ -158632,20 +158570,20 @@ │ │ │ │ sbcsle r0, lr, r0, lsl #30 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7feeb04 │ │ │ │ svclt 0x0000b931 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02410 │ │ │ │ + bl 0xfec02318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt ip, r3, r0, lsl #4 │ │ │ │ - bcs 0x47ca2c │ │ │ │ - bcs 0x41f2c4 │ │ │ │ + bcs 0x47c934 │ │ │ │ + bcs 0x41f1cc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ andsle r0, fp, r1, lsl #28 │ │ │ │ adcmi pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ addsvc pc, r9, r3, asr #4 │ │ │ │ andeq pc, sl, r0, asr #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -158654,108 +158592,108 @@ │ │ │ │ movwcs lr, #0 │ │ │ │ @ instruction: 0xf96ef7fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - bcs 0x405490 │ │ │ │ + bcs 0x405398 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldrb r0, [fp, r1, lsl #28] │ │ │ │ adcmi pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd0de │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1e9408 │ │ │ │ + bl 0x1e9310 │ │ │ │ stmialt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec024a0 │ │ │ │ + bl 0xfec023a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [lr], {224} @ 0xe0 │ │ │ │ mrc 6, 0, r4, cr13, cr7, {0} │ │ │ │ @ instruction: 0x46052f70 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldmib r0, {r4, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf1044100 │ │ │ │ addmi r0, sl, #40, 4 @ 0x80000002 │ │ │ │ mulvs r2, r8, pc @ │ │ │ │ eorcs sp, r4, #2293760 @ 0x230000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf1f69301 │ │ │ │ - stcvs 14, cr14, [sl, #544]! @ 0x220 │ │ │ │ - blls 0x103564 │ │ │ │ + stcvs 14, cr14, [sl, #368]! @ 0x170 │ │ │ │ + blls 0x10346c │ │ │ │ rscvs r6, r2, sl, ror #27 │ │ │ │ smullscs pc, r8, r5, r8 @ │ │ │ │ svcvs 0x00aab91a │ │ │ │ svcvs 0x006a6162 │ │ │ │ stmib r4, {r1, r5, r8, sp, lr}^ │ │ │ │ eorvs r6, r3, #1572864 @ 0x180000 │ │ │ │ eorvs r6, r3, fp, ror #26 │ │ │ │ @ instruction: 0xf7a2656c │ │ │ │ - strdvs pc, [r0], #-201 @ 0xffffff37 @ │ │ │ │ + rsbvs pc, r0, r5, ror sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r8, -r0]! │ │ │ │ @ instruction: 0xf7a29301 │ │ │ │ - blls 0x12a580 │ │ │ │ + blls 0x12a678 │ │ │ │ ldrb r4, [r4, r4, lsl #12] │ │ │ │ - @ instruction: 0x00864cb4 │ │ │ │ + addeq r4, r6, ip, lsr #27 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x137f3c │ │ │ │ + blcs 0x137e44 │ │ │ │ push {r0, r1, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec0253c │ │ │ │ + bl 0xfec02444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ - blcs 0xbcb80 │ │ │ │ + blcs 0xbca88 │ │ │ │ stmdavs r8, {r1, r2, r4, r5, ip, lr, pc}^ │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ - bllt 0x13870e4 │ │ │ │ + bllt 0x1386fec │ │ │ │ @ instruction: 0x2094f8d4 │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ - bcs 0xb7564 │ │ │ │ + bcs 0xb746c │ │ │ │ andcs sp, r0, #80 @ 0x50 │ │ │ │ ldmdblt fp!, {r0, r1, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d16d21 │ │ │ │ @ instruction: 0xf41000a0 │ │ │ │ andle r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf0026849 │ │ │ │ @ instruction: 0xf4110201 │ │ │ │ svclt 0x00086f70 │ │ │ │ - bcs 0xb3b88 │ │ │ │ + bcs 0xb3a90 │ │ │ │ adchi pc, pc, r0, asr #32 │ │ │ │ - blcs 0xc543c │ │ │ │ + blcs 0xc5344 │ │ │ │ @ instruction: 0xf894d043 │ │ │ │ andcs r1, r0, #217 @ 0xd9 │ │ │ │ strtmi r6, [r0], -fp, lsr #17 │ │ │ │ svclt 0x000c4291 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f91ac9 │ │ │ │ andcs pc, r1, r7, lsr sl @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r9, {r0, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - blcs 0xc5570 │ │ │ │ + blcs 0xc5478 │ │ │ │ @ instruction: 0xf8d2d0c8 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andle r6, fp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ andle r6, r7, r0, ror r3 │ │ │ │ - blx 0x10674b8 │ │ │ │ + @ instruction: 0xf9f8f037 │ │ │ │ @ instruction: 0xd1bb2800 │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ strb r3, [r0, r0, lsl #1]! │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -158764,107 +158702,107 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ smullcc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xd1ab2b00 │ │ │ │ smullcs pc, r0, r4, r8 @ │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ @ instruction: 0xf7a2e7a6 │ │ │ │ - stmdavs fp!, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r0], r2, ror #27 │ │ │ │ - bllt 0xfe17ce6c │ │ │ │ + bllt 0xfe17cd74 │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ andcs r4, r1, #3145728 @ 0x300000 │ │ │ │ - blvs 0xfe2f3474 │ │ │ │ - stc2l 7, cr15, [lr, #-680]! @ 0xfffffd58 │ │ │ │ + blvs 0xfe2f337c │ │ │ │ + stc2l 7, cr15, [sl, #680]! @ 0x2a8 │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strmi r6, [r8], -r9, lsl #23 │ │ │ │ - @ instruction: 0xffeef7a9 │ │ │ │ + @ instruction: 0xf86af7aa │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ stmiavs fp!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x000c0200 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f91ac9 │ │ │ │ @ instruction: 0x4640f9d7 │ │ │ │ - @ instruction: 0xff02f7a9 │ │ │ │ + @ instruction: 0xff7ef7a9 │ │ │ │ subsls pc, ip, r4, asr #17 │ │ │ │ - blcs 0xc5624 │ │ │ │ + blcs 0xc552c │ │ │ │ stmiavs r1!, {r0, r4, r6, r8, ip, lr, pc} │ │ │ │ stcvs 2, cr2, [r3, #4]! │ │ │ │ - bne 0xff2fcd04 │ │ │ │ + bne 0xff2fcc0c │ │ │ │ @ instruction: 0xf9c8f7f9 │ │ │ │ @ instruction: 0xf7a4e78f │ │ │ │ - @ instruction: 0x4607ff3f │ │ │ │ - @ instruction: 0xff3cf7a4 │ │ │ │ + @ instruction: 0x4607ffbb │ │ │ │ + @ instruction: 0xffb8f7a4 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ - cdp2 7, 7, cr15, cr4, cr12, {5} │ │ │ │ + cdp2 7, 15, cr15, cr0, cr12, {5} │ │ │ │ @ instruction: 0xf7a52004 │ │ │ │ - ldrtmi pc, [r2], -fp, ror #23 @ │ │ │ │ + ldrtmi pc, [r2], -r7, ror #24 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xfff8f7a9 │ │ │ │ + @ instruction: 0xf874f7aa │ │ │ │ @ instruction: 0xf7a52001 │ │ │ │ - ldrtmi pc, [sl], -r3, ror #23 @ │ │ │ │ + @ instruction: 0x463afc5f │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf9b6f7aa │ │ │ │ + blx 0xd69278 │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x460e463a │ │ │ │ andcs r4, pc, r3, asr #12 │ │ │ │ @ instruction: 0xf7aa6b89 │ │ │ │ - blvs 0xfed2a824 │ │ │ │ + blvs 0xfed2a91c │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - @ instruction: 0xffe0f7a9 │ │ │ │ + @ instruction: 0xf85cf7aa │ │ │ │ @ instruction: 0xf04fe7b2 │ │ │ │ tstcs r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrdls pc, [r1], -r1 │ │ │ │ - @ instruction: 0xff08f7a4 │ │ │ │ + @ instruction: 0xff84f7a4 │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r1, {r1, r2, r9, sl, lr} │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 7, 4, cr15, cr0, cr12, {5} │ │ │ │ + cdp2 7, 11, cr15, cr12, cr12, {5} │ │ │ │ andcs r9, r4, #1024 @ 0x400 │ │ │ │ andcs r4, r9, r1, lsr r6 │ │ │ │ - ldc2l 7, cr15, [lr], #680 @ 0x2a8 │ │ │ │ + ldc2l 7, cr15, [sl, #-680]! @ 0xfffffd58 │ │ │ │ andcs lr, r4, r6, lsr r7 │ │ │ │ - blx 0xfece93ba │ │ │ │ + stc2 7, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - @ instruction: 0xe7a0fe99 │ │ │ │ + @ instruction: 0xe7a0ff15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [sl], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904691 │ │ │ │ @ instruction: 0x46042093 │ │ │ │ ldrdeq pc, [ip], #128 @ 0x80 │ │ │ │ @ instruction: 0xf8dd991a │ │ │ │ ldcls 0, cr11, [r8, #-400] @ 0xfffffe70 │ │ │ │ - b 0x111017c │ │ │ │ - b 0x116c474 │ │ │ │ + b 0x1110084 │ │ │ │ + b 0x116c37c │ │ │ │ smlabtls fp, fp, r3, r1 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1190994 │ │ │ │ + b 0x119089c │ │ │ │ @ instruction: 0xf89d430a │ │ │ │ - b 0x118372c │ │ │ │ - b 0x11784a4 │ │ │ │ - blls 0x7c7a8c │ │ │ │ - blls 0x81019c │ │ │ │ + b 0x1183634 │ │ │ │ + b 0x11783ac │ │ │ │ + blls 0x7c7994 │ │ │ │ + blls 0x8100a4 │ │ │ │ movwls r9, #41223 @ 0xa107 │ │ │ │ - cdp2 7, 8, cr15, cr6, cr0, {7} │ │ │ │ + @ instruction: 0xff02f7e0 │ │ │ │ svceq 0x000ef1ba │ │ │ │ @ instruction: 0xf0004605 │ │ │ │ @ instruction: 0xf1ba810c │ │ │ │ @ instruction: 0xf0000f0f │ │ │ │ @ instruction: 0xf89480d3 │ │ │ │ @ instruction: 0x07d830d3 │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ @@ -158876,619 +158814,619 @@ │ │ │ │ subeq lr, r7, #6144 @ 0x1800 │ │ │ │ @ instruction: 0x07d940d3 │ │ │ │ rschi pc, r9, r0, asr #2 │ │ │ │ smlalcc pc, r7, r4, r8 @ │ │ │ │ svclt 0x00142f00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0xc678c │ │ │ │ + blcs 0xc6694 │ │ │ │ eorshi pc, r0, #0 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ andshi pc, fp, #64 @ 0x40 │ │ │ │ stmdane r4, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f66bd9 │ │ │ │ - stcvs 13, cr15, [r3, #340]! @ 0x154 │ │ │ │ + stcvs 13, cr15, [r3, #836]! @ 0x344 │ │ │ │ @ instruction: 0xf7a465e3 │ │ │ │ - strmi pc, [r3], r7, ror #29 │ │ │ │ + strmi pc, [r3], r3, ror #30 │ │ │ │ @ instruction: 0xf8d89807 │ │ │ │ @ instruction: 0xf7a5a000 │ │ │ │ - @ instruction: 0x4607fb35 │ │ │ │ + @ instruction: 0x4607fbb1 │ │ │ │ @ instruction: 0xf7a59809 │ │ │ │ - @ instruction: 0x4680fb31 │ │ │ │ + strmi pc, [r0], sp, lsr #23 │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - blmi 0xfebaa2e0 │ │ │ │ + blmi 0xfebaa3d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r7], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64c9700 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ ldrmi r0, [r0], #-1937 @ 0xfffff86f │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0xf6079002 │ │ │ │ movwls r2, #4456 @ 0x1168 │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ - beq 0x1ae99b4 │ │ │ │ + beq 0x1ae98bc │ │ │ │ @ instruction: 0xf7a5445a │ │ │ │ - stmdbvs fp!, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs fp!, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #3 │ │ │ │ rsble r2, r4, r1, lsl #20 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0xcb958 │ │ │ │ + bcs 0xcb860 │ │ │ │ strbhi pc, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ andvc pc, r0, #318767104 @ 0x13000000 │ │ │ │ ldrmi fp, [r2], r8, lsl #30 │ │ │ │ orrhi pc, sl, r0, asr #32 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf1b9812d │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - blcs 0xcbec8 │ │ │ │ + blcs 0xcbdd0 │ │ │ │ addshi pc, sp, #64 @ 0x40 │ │ │ │ - blcs 0xc6948 │ │ │ │ + blcs 0xc6850 │ │ │ │ cmnphi r7, #0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1bb │ │ │ │ mvnhi pc, #0 │ │ │ │ stmdane r4, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf7a49306 │ │ │ │ - bmi 0xfe26b028 │ │ │ │ + bmi 0xfe26b120 │ │ │ │ strmi r9, [r6], -r6, lsl #18 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ - bleq 0x1ce9a30 │ │ │ │ + bleq 0x1ce9938 │ │ │ │ stmibmi r2, {r1, r3, r7, fp, ip, lr} │ │ │ │ streq lr, [fp, #-2818] @ 0xfffff4fe │ │ │ │ strls r4, [r0, #-1043] @ 0xfffffbed │ │ │ │ @ instruction: 0xf7a54432 │ │ │ │ - @ instruction: 0xf7a4fdfb │ │ │ │ - @ instruction: 0x4631fe11 │ │ │ │ - @ instruction: 0xf7b04605 │ │ │ │ - strtmi pc, [sl], -pc, ror #31 │ │ │ │ + @ instruction: 0xf7a4fe77 │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #29 @ │ │ │ │ + @ instruction: 0xf7b14605 │ │ │ │ + strtmi pc, [sl], -fp, ror #16 │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ mrc2 7, 6, pc, cr8, cr9, {7} │ │ │ │ - cdp2 7, 0, cr15, cr6, cr4, {5} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr4, {5} │ │ │ │ @ instruction: 0x46054631 │ │ │ │ - @ instruction: 0xfffef7b0 │ │ │ │ + @ instruction: 0xf87af7b1 │ │ │ │ strtmi r9, [sl], -sl, lsl #18 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ @ instruction: 0xf1bafecd │ │ │ │ andle r0, ip, r0, lsl #30 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff706db0 │ │ │ │ + blvs 0xff706cb8 │ │ │ │ @ instruction: 0xf7f61aaa │ │ │ │ - movwcs pc, #52417 @ 0xccc1 @ │ │ │ │ + movwcs pc, #52541 @ 0xcd3d @ │ │ │ │ andlt r6, pc, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x1492360 │ │ │ │ + b 0x1492268 │ │ │ │ @ instruction: 0xf894014b │ │ │ │ cmpeq fp, r7, ror #1 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdals r8, {r2, r3, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ - b 0x119338c │ │ │ │ + b 0x1193294 │ │ │ │ teqmi r3, #128, 6 │ │ │ │ movtmi lr, #31299 @ 0x7a43 │ │ │ │ - b 0x1193384 │ │ │ │ + b 0x119328c │ │ │ │ movwmi r3, #45959 @ 0xb387 │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0xd039c │ │ │ │ + bcs 0xd02a4 │ │ │ │ tstphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #37280 @ 0x91a0 @ │ │ │ │ - blcs 0x1582f0 │ │ │ │ + blcs 0x1581f8 │ │ │ │ tstphi r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64baf16 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf1000558 │ │ │ │ @ instruction: 0xf04f8220 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ - blls 0x21b120 │ │ │ │ + blls 0x21b028 │ │ │ │ subeq lr, fp, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf1b9015b │ │ │ │ @ instruction: 0xd12e0f00 │ │ │ │ rscle r2, r4, r0, lsl #16 │ │ │ │ - b 0x1191be8 │ │ │ │ + b 0x1191af0 │ │ │ │ stmdbls fp, {r0, r7, r8, r9, sp} │ │ │ │ - b 0x117c49c │ │ │ │ + b 0x117c3a4 │ │ │ │ stmdbls r6, {r0, r6, r8, r9, lr} │ │ │ │ orrcc lr, r1, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #37823 @ 0x93bf │ │ │ │ cdpcs 6, 0, cr14, cr0, cr11, {7} │ │ │ │ stcvs 1, cr13, [r2, #876]! @ 0x36c │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6f22ac │ │ │ │ + blvs 0xff6f21b4 │ │ │ │ @ instruction: 0xf7f6462a │ │ │ │ - stcvs 12, cr15, [r3, #356]! @ 0x164 │ │ │ │ + stcvs 12, cr15, [r3, #852]! @ 0x354 │ │ │ │ rscvs r2, r2, r5, lsl #4 │ │ │ │ strbvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdbls sl, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ addcs lr, r1, #270336 @ 0x42000 │ │ │ │ - bls 0x23c474 │ │ │ │ - b 0x117c4f8 │ │ │ │ + bls 0x23c37c │ │ │ │ + b 0x117c400 │ │ │ │ @ instruction: 0xf0434302 │ │ │ │ vst2.16 {d21-d24}, [r3] │ │ │ │ movwls r1, #37632 @ 0x9300 │ │ │ │ smlalcc pc, r7, r4, r8 @ │ │ │ │ movwlt fp, #2547 @ 0x9f3 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ subeq lr, r3, #6144 @ 0x1800 │ │ │ │ sbcsmi r6, r3, r3, asr #18 │ │ │ │ @ instruction: 0xf53f07db │ │ │ │ str sl, [r4, r5, asr #29]! │ │ │ │ - b 0x1111880 │ │ │ │ + b 0x1111788 │ │ │ │ movwmi r2, #45440 @ 0xb180 │ │ │ │ teqmi r3, #98304 @ 0x18000 │ │ │ │ movwmi lr, #6723 @ 0x1a43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0xd0490 │ │ │ │ + bcs 0xd0398 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x312494 │ │ │ │ - blcs 0x1583e4 │ │ │ │ + blcc 0x31239c │ │ │ │ + blcs 0x1582ec │ │ │ │ addshi pc, sp, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64bae9c │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r6, #1369] @ 0x559 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - strne pc, [ip, #-582] @ 0xfffffdba │ │ │ │ - streq pc, [pc, #-704]! @ 0xab5dc │ │ │ │ - tstpne ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + strbvc pc, [ip, #1605] @ 0x645 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xab4e4 │ │ │ │ + bicsvc pc, ip, r5, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ umullsvc pc, r3, r4, r8 @ │ │ │ │ svclt 0x00082e00 │ │ │ │ @ instruction: 0xf64c4629 │ │ │ │ - vabal.s8 q11, d0, d24 │ │ │ │ + vmls.f d20, d16, d0[6] │ │ │ │ @ instruction: 0xf64c052d │ │ │ │ - vsubhn.i16 d22, q0, q10 │ │ │ │ - blls 0x22d174 │ │ │ │ + vmlsl.s q10, d16, d0[5] │ │ │ │ + blls 0x22d07c │ │ │ │ svclt 0x00182f00 │ │ │ │ @ instruction: 0x46524635 │ │ │ │ - subsvs pc, r4, ip, asr #12 │ │ │ │ + andspl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0b89501 │ │ │ │ - strb pc, [r2, -r9, lsl #21]! @ │ │ │ │ - addeq r4, r6, r4, lsr r9 │ │ │ │ - umulleq r4, r6, ip, r8 │ │ │ │ + @ instruction: 0xe762fa5d │ │ │ │ + addeq r4, r6, ip, lsr #20 │ │ │ │ + umulleq r4, r6, r4, r9 │ │ │ │ addseq sp, r1, ip, lsr #7 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf1b9af24 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf7a48125 │ │ │ │ - @ instruction: 0x4606fd3f │ │ │ │ - stc2 7, cr15, [r8, #-656] @ 0xfffffd70 │ │ │ │ + @ instruction: 0x4606fdbb │ │ │ │ + stc2 7, cr15, [r4, #656] @ 0x290 │ │ │ │ strmi r9, [r7], -r5, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481f5 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd190 │ │ │ │ + blcs 0xbd098 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f62204 │ │ │ │ - @ instruction: 0xf7a4fbcb │ │ │ │ - blls 0x36acfc │ │ │ │ - blcs 0x47d324 │ │ │ │ + @ instruction: 0xf7a4fc47 │ │ │ │ + blls 0x36adf4 │ │ │ │ + blcs 0x47d22c │ │ │ │ bicshi pc, sl, r0, asr #32 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfef69916 │ │ │ │ + ldc2 7, cr15, [r6], #-984 @ 0xfffffc28 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7b04630 │ │ │ │ - stclvs 15, cr15, [fp], #428 @ 0x1ac │ │ │ │ + stclvs 15, cr15, [fp], #924 @ 0x39c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1bb8243 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf642826b │ │ │ │ vmlal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf64c2897 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ movwls r3, #28528 @ 0x6f70 │ │ │ │ - blls 0x23e448 │ │ │ │ + blls 0x23e350 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ ldcleq 8, cr15, [r8], #-860 @ 0xfffffca4 │ │ │ │ - bl 0x181bec │ │ │ │ + bl 0x181af4 │ │ │ │ ldrmi r0, [lr], #-523 @ 0xfffffdf5 │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ ldmibmi r0!, {r9, sp} │ │ │ │ @ instruction: 0xf7a59601 │ │ │ │ - ldrd pc, [fp, -r1] │ │ │ │ + tstp fp, sp, asr #26 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ca4620 │ │ │ │ - stmdbvs fp!, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs fp!, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbt r4, [pc], -r2, lsl #13 │ │ │ │ ldrdvc pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ - blls 0x2cbee0 │ │ │ │ + blls 0x2cbde8 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ vqdmulh.s d2, d0, d2 │ │ │ │ @ instruction: 0xf89d8105 │ │ │ │ - vhadd.s8 d18, d9, d16 │ │ │ │ - vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ - bl 0x16c690 │ │ │ │ - blx 0x186c6d0 │ │ │ │ + @ instruction: 0xf6482020 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ + bl 0x16c598 │ │ │ │ + blx 0x186c5d8 │ │ │ │ @ instruction: 0xf8b3f28b │ │ │ │ tstmi r3, r2, asr #2 │ │ │ │ @ instruction: 0xf57f07da │ │ │ │ @ instruction: 0xf8d4adef │ │ │ │ svccs 0x000070c8 │ │ │ │ orrshi pc, ip, r0 │ │ │ │ @ instruction: 0xf47f2f01 │ │ │ │ @ instruction: 0xf642ade7 │ │ │ │ vmlal.s8 , d0, d4 │ │ │ │ stmdals r9, {r0, r1, r2, r4, r7, fp, sp} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf946f7a5 │ │ │ │ + @ instruction: 0xf9c2f7a5 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf64c443b │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ mulls r0, r1, r7 │ │ │ │ mvnne pc, r7, lsl #12 │ │ │ │ stmibeq r4!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - mrrc2 7, 10, pc, lr, cr5 @ │ │ │ │ + ldc2l 7, cr15, [sl], {165} @ 0xa5 │ │ │ │ svcvs 0x00a3e5c8 │ │ │ │ stmdane r4, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x10afb30 │ │ │ │ + b 0x10afa38 │ │ │ │ @ instruction: 0xf7a51003 │ │ │ │ - @ instruction: 0xf8d8f927 │ │ │ │ + @ instruction: 0xf8d8f9a3 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf7ac720c │ │ │ │ - ldrb pc, [r7, #3091] @ 0xc13 @ │ │ │ │ + ldrb pc, [r7, #3215] @ 0xc8f @ │ │ │ │ @ instruction: 0xb12369eb │ │ │ │ smlalcc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdbvs fp!, {r0, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ andvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ ldrmi fp, [r3], r8, lsl #30 │ │ │ │ mcrge 4, 0, pc, cr0, cr15, {1} @ │ │ │ │ - blcs 0xc77f0 │ │ │ │ + blcs 0xc76f8 │ │ │ │ orrhi pc, r2, r0, asr #32 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - bleq 0xe7bb4 │ │ │ │ + bleq 0xe7abc │ │ │ │ @ instruction: 0xf7f66bd9 │ │ │ │ - @ instruction: 0x6da3fb19 │ │ │ │ + @ instruction: 0x6da3fb95 │ │ │ │ stmdbvs fp!, {r0, r1, r5, r6, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5ec │ │ │ │ svccs 0x000170c8 │ │ │ │ sbchi pc, lr, r0 │ │ │ │ - blcc 0x3126b4 │ │ │ │ - blcs 0x158604 │ │ │ │ + blcc 0x3125bc │ │ │ │ + blcs 0x15850c │ │ │ │ @ instruction: 0x2d00d98d │ │ │ │ - stcge 4, cr15, [pc, #508] @ 0xabc9c │ │ │ │ + stcge 4, cr15, [pc, #508] @ 0xabba4 │ │ │ │ @ instruction: 0xf1b9e6ef │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ ldrbt sl, [r0], -ip, ror #29 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stcvs 0, cr8, [fp], #556 @ 0x22c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1bb8176 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf6428193 │ │ │ │ vmlal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf64c2897 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ movwls r3, #28528 @ 0x6f70 │ │ │ │ - ldc2 7, cr15, [r8], {164} @ 0xa4 │ │ │ │ + ldc2 7, cr15, [r4], {164} @ 0xa4 │ │ │ │ stmdbls r6, {r0, r2, r3, r4, r6, r9, fp, lr} │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf8d73000 │ │ │ │ stmpl sl, {r2, r4, r5, r6, r7, r8, r9, fp} │ │ │ │ - bl 0x13e058 │ │ │ │ + bl 0x13df60 │ │ │ │ ldrmi r0, [r3], #-1547 @ 0xfffff9f5 │ │ │ │ strtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ - blx 0xffc69996 │ │ │ │ - blcs 0x492718 │ │ │ │ + stc2l 7, cr15, [sl], #-660 @ 0xfffffd6c │ │ │ │ + blcs 0x492620 │ │ │ │ sbchi pc, sl, r0 │ │ │ │ - blcs 0x412720 │ │ │ │ + blcs 0x412628 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdle r3, [r8, -pc] │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ svceq 0x0080f013 │ │ │ │ @ instruction: 0xf06fbf14 │ │ │ │ @ instruction: 0xf04f0203 │ │ │ │ stmdals r5, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf7ab0020 │ │ │ │ - strb pc, [sl, #2559]! @ 0x9ff @ │ │ │ │ - blx 0xffa699d2 │ │ │ │ + strb pc, [sl, #2683]! @ 0xa7b @ │ │ │ │ + stc2l 7, cr15, [r2], #-656 @ 0xfffffd70 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480dd │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ strbmi r4, [fp, #-1568] @ 0xfffff9e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f62204 │ │ │ │ - vstmiavs fp!, {s31-s199} │ │ │ │ + fstmiaxvs fp!, {d31-d48} @ Deprecated │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1bb812d │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64281a3 │ │ │ │ vmlal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf64c2897 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0x46d90791 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - bmi 0xe107a0 │ │ │ │ + bmi 0xe106a8 │ │ │ │ ldrbtmi r9, [sl], #-2822 @ 0xfffff4fa │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf8d71000 │ │ │ │ ldmpl fp, {r2, r3, r4, r5, r6, r7, sl, fp} │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ andls r4, r0, #503316480 @ 0x1e000000 │ │ │ │ andcs r4, r0, #184549376 @ 0xb000000 │ │ │ │ strls r4, [r1], -lr, lsr #18 │ │ │ │ - blx 0xff1e9a42 │ │ │ │ + mcrr2 7, 10, pc, r0, cr5 @ │ │ │ │ strbeq r6, [sl], -r9, lsr #18 │ │ │ │ - stcge 5, cr15, [pc, #252]! @ 0xabcb0 │ │ │ │ + stcge 5, cr15, [pc, #252]! @ 0xabbb8 │ │ │ │ smlabtcc r0, r1, r3, pc @ │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ - str pc, [fp, #3405]! @ 0xd4d │ │ │ │ + str pc, [fp, #3529]! @ 0xdc9 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [r2, #3324]! @ 0xcfc │ │ │ │ @ instruction: 0xf7a56b28 │ │ │ │ - @ instruction: 0x4605f85b │ │ │ │ + @ instruction: 0x4605f8d7 │ │ │ │ ldmib r5, {r1, r2, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a5010c │ │ │ │ - strmi pc, [r6], -pc, ror #16 │ │ │ │ - blls 0x3a51ec │ │ │ │ - strne pc, [ip, #-582] @ 0xfffffdba │ │ │ │ - streq pc, [pc, #-704]! @ 0xab928 │ │ │ │ + strmi pc, [r6], -fp, ror #17 │ │ │ │ + blls 0x3a50f4 │ │ │ │ + strbvc pc, [ip, #1605] @ 0x645 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xab830 │ │ │ │ stmib sp, {r3, r8, fp, ip, pc}^ │ │ │ │ ldrbmi fp, [r2], -r1, lsl #6 │ │ │ │ - vrhadd.s8 d25, d6, d0 │ │ │ │ - vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ - blls 0x22c0b8 │ │ │ │ + @ instruction: 0xf6459100 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ + blls 0x22bfc0 │ │ │ │ umullsvc pc, r3, r4, r8 @ │ │ │ │ svclt 0x00082e00 │ │ │ │ @ instruction: 0xf64c4629 │ │ │ │ - vabal.s8 q11, d0, d24 │ │ │ │ + vmls.f d20, d16, d0[6] │ │ │ │ @ instruction: 0xf64c052d │ │ │ │ - vsubhn.i16 d22, q0, q10 │ │ │ │ + vmlsl.s q10, d16, d0[5] │ │ │ │ svccs 0x0000062d │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - adcvs pc, r8, ip, asr #12 │ │ │ │ + rsbpl pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0b89503 │ │ │ │ - ldr pc, [r8, #2271]! @ 0x8df │ │ │ │ + ldr pc, [r8, #2227]! @ 0x8b3 │ │ │ │ svccs 0x0004465f │ │ │ │ svccs 0x000ebf18 │ │ │ │ - blls 0x2e0090 │ │ │ │ + blls 0x2dff98 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf63f2b02 │ │ │ │ @ instruction: 0xe6b8acb9 │ │ │ │ ldrb r9, [r2, r8, lsl #30]! │ │ │ │ - strdeq r4, [r6], r4 @ │ │ │ │ + addeq r4, r6, ip, ror #13 │ │ │ │ @ instruction: 0x0091d4b4 │ │ │ │ - addeq r4, r6, r6, ror #10 │ │ │ │ - addeq r4, r6, r2, lsl #9 │ │ │ │ + addeq r4, r6, lr, asr r6 │ │ │ │ + addeq r4, r6, sl, ror r5 │ │ │ │ addseq sp, r1, r0, lsr r4 │ │ │ │ - ldrdeq r4, [r6], sl │ │ │ │ + ldrdeq r4, [r6], r2 │ │ │ │ addseq sp, r1, r8, lsr r5 │ │ │ │ stmdane r4, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movwcs r9, #10761 @ 0x2a09 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - blx 0x4e9c76 │ │ │ │ + blx 0x4e9b7e │ │ │ │ @ instruction: 0xf7a4900d │ │ │ │ - @ instruction: 0xf8d8fb47 │ │ │ │ + @ instruction: 0xf8d8fbc3 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ mulls ip, r5, r2 │ │ │ │ - blx 0xfe169b3c │ │ │ │ + blx 0x69a44 │ │ │ │ ldmib sp, {r0, r9, sp}^ │ │ │ │ adcsmi r1, sl, ip, lsl #6 │ │ │ │ @ instruction: 0xf7aa200d │ │ │ │ - @ instruction: 0xe7ccf93f │ │ │ │ + @ instruction: 0xe7ccf9bb │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf7a4681e │ │ │ │ - bmi 0xfe86bc5c │ │ │ │ + @ instruction: 0xf7a5681e │ │ │ │ + bmi 0xfe869d54 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ bicvs pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf7a50648 │ │ │ │ - ldr pc, [sl, #-2861] @ 0xfffff4d3 │ │ │ │ + ldr pc, [sl, #-2985] @ 0xfffff457 │ │ │ │ @ instruction: 0xf6499a0a │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a91022 │ │ │ │ - @ instruction: 0xe625fb39 │ │ │ │ + @ instruction: 0xe625fbb5 │ │ │ │ @ instruction: 0xf6499a05 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a91022 │ │ │ │ - str pc, [sl], -pc, lsr #22 │ │ │ │ + str pc, [sl], -fp, lsr #23 │ │ │ │ @ instruction: 0xf6499a05 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a91022 │ │ │ │ - str pc, [r2, -r5, lsr #22]! │ │ │ │ + str pc, [r2, -r1, lsr #23]! │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f019b │ │ │ │ stcvs 12, cr10, [r3, #-292]! @ 0xfffffedc │ │ │ │ ldrdcc pc, [r4], r3 │ │ │ │ svceq 0x0070f413 │ │ │ │ mcrrge 4, 3, pc, r2, cr15 @ │ │ │ │ stmdane r4, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d89809 │ │ │ │ - @ instruction: 0xf7a48000 │ │ │ │ - blmi 0x1f6bbc8 │ │ │ │ + @ instruction: 0xf7a58000 │ │ │ │ + blmi 0x1f69cc0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64c463a │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ ldrbtmi r0, [fp], #-1937 @ 0xfffff86f │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ tstpvs r6, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdbeq r0!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a54443 │ │ │ │ - strt pc, [r3], #-2745 @ 0xfffff547 │ │ │ │ + strt pc, [r3], #-2869 @ 0xfffff4cb │ │ │ │ @ instruction: 0xf6426fa0 │ │ │ │ vmlal.s8 , d0, d4 │ │ │ │ @ instruction: 0x105b2897 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xff82f7a4 │ │ │ │ + @ instruction: 0xfffef7a4 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1c69c3c │ │ │ │ + blx 0xffb69b44 │ │ │ │ @ instruction: 0xf7a4e66c │ │ │ │ - @ instruction: 0xf642faf1 │ │ │ │ + @ instruction: 0xf642fb6d │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ - blvs 0xfeb34bf8 │ │ │ │ + blvs 0xfeb34b00 │ │ │ │ ldmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r8], {172} @ 0xac │ │ │ │ - blvs 0xfec25024 │ │ │ │ - blx 0xfece9c3c │ │ │ │ + ldc2 7, cr15, [r4, #-688] @ 0xfffffd50 │ │ │ │ + blvs 0xfec24f2c │ │ │ │ + blx 0xbe9b46 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - ldr pc, [pc], r9, ror #19 │ │ │ │ + ldr pc, [pc], r5, ror #20 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrtmi r6, [r0], -sl, lsr #23 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - strbt pc, [fp], fp, asr #20 @ │ │ │ │ + strbt pc, [fp], r7, asr #21 @ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrtmi r6, [r0], -sl, lsr #23 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - usat pc, #1, r7, lsl #26 @ │ │ │ │ + usat pc, #1, r3, lsl #27 @ │ │ │ │ stmdane r4, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xffde9c84 │ │ │ │ + blx 0x1ce9b8e │ │ │ │ stmdals r7, {r0, r1, r7, r9, sl, lr} │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - @ instruction: 0xff3ef7a4 │ │ │ │ + @ instruction: 0xffbaf7a4 │ │ │ │ vnmla.f32 s8, s26, s18 │ │ │ │ @ instruction: 0xf6073f70 │ │ │ │ ldrbtmi r2, [sl], #-492 @ 0xfffffe14 │ │ │ │ movwls r6, #26642 @ 0x6812 │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ ldmdbne r3, {ip, pc}^ │ │ │ │ - beq 0xffbea180 │ │ │ │ + beq 0xffbea088 │ │ │ │ @ instruction: 0xf7a5445a │ │ │ │ - @ instruction: 0xe655fa59 │ │ │ │ + @ instruction: 0xe655fad5 │ │ │ │ stmdane r4, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff569cc8 │ │ │ │ + blx 0x1469bd2 │ │ │ │ stmdals r7, {r0, r1, r7, r9, sl, lr} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - @ instruction: 0xff20f7a4 │ │ │ │ + @ instruction: 0xff9cf7a4 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r6, #1769472 @ 0x1b0000 │ │ │ │ ldmibne r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ @ instruction: 0xf607445a │ │ │ │ @ instruction: 0xf8d721ec │ │ │ │ @ instruction: 0xf7a50aec │ │ │ │ - ldrb pc, [sp, #-2615]! @ 0xfffff5c9 @ │ │ │ │ + ldrb pc, [sp, #-2739]! @ 0xfffff54d @ │ │ │ │ stmdane r4, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfece9d0c │ │ │ │ + blx 0xbe9c16 │ │ │ │ stmdals r7, {r0, r1, r7, r9, sl, lr} │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ ldrdvs pc, [r0], -r8 │ │ │ │ - cdp2 7, 15, cr15, cr10, cr4, {5} │ │ │ │ + @ instruction: 0xff76f7a4 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ @ instruction: 0xf6072f70 │ │ │ │ ldrbtmi r2, [fp], #-492 @ 0xfffffe14 │ │ │ │ andls r6, r6, #1769472 @ 0x1b0000 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmibne r3, {ip, pc} │ │ │ │ - beq 0xffbea208 │ │ │ │ + beq 0xffbea110 │ │ │ │ @ instruction: 0xf7a5445a │ │ │ │ - str pc, [r4], #-2581 @ 0xfffff5eb │ │ │ │ + str pc, [r4], #-2705 @ 0xfffff56f │ │ │ │ stmdane r4, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe469d50 │ │ │ │ + blx 0x369c5a │ │ │ │ stmdals r7, {r0, r7, r9, sl, lr} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - cdp2 7, 13, cr15, cr12, cr4, {5} │ │ │ │ + @ instruction: 0xff58f7a4 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r6, #1769472 @ 0x1b0000 │ │ │ │ ldmibne r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ @ instruction: 0xf607444a │ │ │ │ @ instruction: 0xf8d721ec │ │ │ │ @ instruction: 0xf7a50aec │ │ │ │ - @ instruction: 0xe646f9f3 │ │ │ │ + strb pc, [r6], -pc, ror #20 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ - blmi 0x46c3b8 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ + blmi 0x46c2c0 │ │ │ │ rscvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf19a9000 │ │ │ │ - @ instruction: 0xf64cff9b │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + @ instruction: 0xf64cff6f │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ - blmi 0x2ebfd4 │ │ │ │ + vshr.s64 q10, q8, #64 │ │ │ │ + blmi 0x2ebedc │ │ │ │ rscvs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf8a2f1d2 │ │ │ │ - @ instruction: 0x008642b0 │ │ │ │ + @ instruction: 0xf876f1d2 │ │ │ │ + addeq r4, r6, r8, lsr #7 │ │ │ │ + addeq r4, r6, sl, lsl #6 │ │ │ │ + addeq r4, r6, sl, asr #4 │ │ │ │ addeq r4, r6, r2, lsl r2 │ │ │ │ - addeq r4, r6, r2, asr r1 │ │ │ │ - addeq r4, r6, sl, lsl r1 │ │ │ │ - addeq r4, r6, sl, asr #1 │ │ │ │ - umulleq r4, r6, r2, r0 │ │ │ │ - eorseq r9, r3, r4, ror r2 │ │ │ │ - eorseq r9, r3, ip, asr r2 │ │ │ │ + addeq r4, r6, r2, asr #3 │ │ │ │ + addeq r4, r6, sl, lsl #3 │ │ │ │ + eorseq r9, r3, r4, lsr r1 │ │ │ │ + eorseq r9, r3, ip, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec03150 │ │ │ │ + bl 0xfec03058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r4, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ eormi r6, r3, sl, lsl #16 │ │ │ │ @ instruction: 0xf1b3b086 │ │ │ │ andle r7, fp, r0, lsl #31 │ │ │ │ @@ -159511,24 +159449,24 @@ │ │ │ │ andcs pc, r1, r5, asr #21 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec031cc │ │ │ │ + bl 0xfec030d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r2, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ addlt r4, r6, r3, lsl r0 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ @ instruction: 0xf1aed00b │ │ │ │ - blcs 0x1ecc10 │ │ │ │ + blcs 0x1ecb18 │ │ │ │ andcs sp, r0, sl, lsl #16 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ ldclle 15, cr0, [r4, #52]! @ 0x34 │ │ │ │ strmi r6, [ip], fp, lsl #18 │ │ │ │ @@ -159542,15 +159480,15 @@ │ │ │ │ andcs pc, r1, r7, lsl #21 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec03248 │ │ │ │ + bl 0xfec03150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r4, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ eormi r6, r3, sl, lsl #16 │ │ │ │ @ instruction: 0xf1b3b086 │ │ │ │ andle r7, fp, r0, lsl #31 │ │ │ │ @@ -159566,22 +159504,22 @@ │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ @ instruction: 0x4611c014 │ │ │ │ stmib sp, {r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ strbtmi r2, [r2], -r2, lsl #24 │ │ │ │ strls r6, [r1], #-2268 @ 0xfffff724 │ │ │ │ @ instruction: 0x3c01e9d3 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x12ea0a4 │ │ │ │ + blx 0x12e9fac │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec032c4 │ │ │ │ + bl 0xfec031cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r4, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ eormi r6, r3, sl, lsl #16 │ │ │ │ @ instruction: 0xf1b3b086 │ │ │ │ andle r7, fp, r0, lsl #31 │ │ │ │ @@ -159597,3444 +159535,3442 @@ │ │ │ │ strcs r0, [r1], #-3072 @ 0xfffff400 │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ ldmdbvs ip, {r1, r5, r6, r9, sl, lr} │ │ │ │ ldmvs ip, {r1, sl, ip, pc}^ │ │ │ │ ldmvs ip, {r0, sl, ip, pc} │ │ │ │ ldmdavs fp, {sl, ip, pc}^ │ │ │ │ - blx 0x36a120 │ │ │ │ + blx 0x36a028 │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec03340 │ │ │ │ + bl 0xfec03248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xff130008 │ │ │ │ + blmi 0xfeceff10 │ │ │ │ strmi fp, [ip], -pc, lsl #1 │ │ │ │ eorcs r4, r0, #5242880 @ 0x500000 │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x0042f1f5 │ │ │ │ + svc 0x0016f1f5 │ │ │ │ mcrrvs 3, 12, pc, r2, cr4 @ │ │ │ │ mvnscc pc, #12, 2 │ │ │ │ vqdmulh.s d2, d1, d6 │ │ │ │ - ldm pc, {r0, r5, r9, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r2, r5, r9, sl, pc}^ @ │ │ │ │ eoreq pc, r7, r3, lsl r0 @ │ │ │ │ rsbeq r0, pc, lr, lsr r0 @ │ │ │ │ rsceq r0, r8, r0, asr #1 │ │ │ │ strdeq r0, [r7], -fp │ │ │ │ @ instruction: 0xf10001e3 │ │ │ │ - @ instruction: 0xf00483dc │ │ │ │ - vorr.i32 d17, #49152 @ 0x0000c000 │ │ │ │ - blcs 0x4b499c │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - subne pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r5, r5, #536870916 @ 0x20000004 │ │ │ │ + @ instruction: 0xf00483d8 │ │ │ │ + @ instruction: 0xf0041310 │ │ │ │ + blcs 0x4ac8d4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r2, r4, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xac1ac │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - bichi pc, r0, #0 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r5, r5, #536870916 @ 0x20000004 │ │ │ │ + subne pc, r2, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0x83bcf000 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ rscshi pc, r2, r0 │ │ │ │ adcs r2, r1, r0 │ │ │ │ movtpl pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x43adcc │ │ │ │ - ldrbhi pc, [r5, #513] @ 0x201 @ │ │ │ │ + blcs 0x43acd4 │ │ │ │ + ldrbhi pc, [r9, #513] @ 0x201 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - addseq r0, r3, #1879048202 @ 0x7000000a │ │ │ │ - subeq r0, r3, #-268435450 @ 0xf0000006 │ │ │ │ - mvnseq r0, pc, lsl r2 │ │ │ │ - cmpeq ip, r3, ror r1 │ │ │ │ - orrseq r0, r7, r9, lsr #3 │ │ │ │ - smlalbteq r0, r2, sp, r1 │ │ │ │ - rsceq r0, r0, #-1610612721 @ 0xa000000f │ │ │ │ - @ instruction: 0xf00402c1 │ │ │ │ + addeq r0, sp, #268435466 @ 0x1000000a │ │ │ │ + eorseq r0, pc, #-1610612730 @ 0xa0000006 │ │ │ │ + mvnseq r0, ip, lsl r2 │ │ │ │ + cmpeq fp, r2, ror r1 │ │ │ │ + orrseq r0, r5, r7, lsr #3 │ │ │ │ + smlalbteq r0, r1, fp, r1 │ │ │ │ + sbcseq r0, sl, #244, 4 @ 0x4000000f │ │ │ │ + @ instruction: 0xf00402bb │ │ │ │ @ instruction: 0xf1b373a8 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - vshl.s8 q4, q1, q0 │ │ │ │ - @ instruction: 0xf5b38307 │ │ │ │ + vshl.s8 q4, q0, q0 │ │ │ │ + @ instruction: 0xf5b38303 │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ - vrhadd.s8 d8, d0, d4 │ │ │ │ - blcs 0xcd094 │ │ │ │ - ldrhi pc, [r7], #-0 │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - movweq lr, #35277 @ 0x89cd │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vrhadd.s8 d8, d0, d5 │ │ │ │ + blcs 0xccf8c │ │ │ │ + ldrhi pc, [r3], #-0 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + sbcpl pc, r0, r4, asr #7 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + andls r4, r6, r3, lsl #2 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf8d502a7 │ │ │ │ - stmib sp, {r2, r3, r7, ip, sp}^ │ │ │ │ - @ instruction: 0xf1001206 │ │ │ │ - @ instruction: 0xf00385d4 │ │ │ │ + smlabbls r7, ip, r0, r3 │ │ │ │ + @ instruction: 0xf1009209 │ │ │ │ + @ instruction: 0xf00385d3 │ │ │ │ andcs r0, r0, pc, lsl r3 │ │ │ │ - blcs 0x5f463c │ │ │ │ + blcs 0x5f4544 │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ - ldrhi pc, [r1, #513] @ 0x201 │ │ │ │ + ldrhi pc, [r5, #513] @ 0x201 │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ rsb pc, r8, pc, lsl #23 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x1b0b58 │ │ │ │ + b 0x1b0a60 │ │ │ │ @ instruction: 0xf1b30302 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - vshl.s8 q4, q14, q0 │ │ │ │ - @ instruction: 0xf5b382fe │ │ │ │ + vshl.s8 q4, q13, q0 │ │ │ │ + @ instruction: 0xf5b382fa │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ vqadd.s8 d8, d16, d14 │ │ │ │ - blcs 0xcd0c0 │ │ │ │ - strhi pc, [r9], #0 │ │ │ │ + blcs 0xccfb8 │ │ │ │ + strhi pc, [r8], #0 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x1acd00 │ │ │ │ + b 0x1acc08 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ - vhsub.s8 q4, q0, q13 │ │ │ │ - @ instruction: 0xf5b38578 │ │ │ │ + vhsub.s8 q4, q0, q15 │ │ │ │ + @ instruction: 0xf5b38577 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - vqsub.s8 d8, d0, d23 │ │ │ │ - blcs 0xce084 │ │ │ │ - @ instruction: 0x81bcf001 │ │ │ │ + vqsub.s8 d8, d0, d27 │ │ │ │ + blcs 0xcdf9c │ │ │ │ + bichi pc, r0, r1 │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r4 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r6 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ addmi r4, fp, #3 │ │ │ │ - streq pc, [pc], #-4 @ 0xac2c4 │ │ │ │ - strls r9, [r6], #-5 │ │ │ │ - mvnhi pc, #1 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r4], #-5 │ │ │ │ + mvnshi pc, #1 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst2.32 {d24-d27}, [pc :256], r7 │ │ │ │ + vst2.32 {d24-d27}, [pc :256], fp │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ svcge 0x006ef47f │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbeq pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ vmov.i32 d30, #200 @ 0x000000c8 │ │ │ │ - vsubl.u8 , d20, d0 │ │ │ │ + vsubw.u8 , q10, d0 │ │ │ │ vmla.i , q10, d0[0] │ │ │ │ - @ instruction: 0xf3c45340 │ │ │ │ - stmib sp, {r0, r1, r8, lr}^ │ │ │ │ - vsubw.u8 q9, q2, d7 │ │ │ │ - andls r6, r5, r0, lsl #4 │ │ │ │ - andls r0, r6, #224, 4 │ │ │ │ - smlatbls r4, r2, r2, fp │ │ │ │ - @ instruction: 0xf1009209 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r7, r9, pc} │ │ │ │ + adclt r4, r2, #-1073741824 @ 0xc0000000 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + andls r5, r5, r0, asr #6 │ │ │ │ + andvs pc, r0, r4, asr #7 │ │ │ │ + andls r9, r6, r4, lsl #2 │ │ │ │ + andls r0, r9, #224, 4 │ │ │ │ + @ instruction: 0xf1009308 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, r9, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ andcs pc, r1, r5, lsr #19 │ │ │ │ - ldmdavs sl, {r1, r3, r6, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r0, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0x83b7f041 │ │ │ │ + @ instruction: 0x83bbf041 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmul.f32 , q10, q8 │ │ │ │ @ instruction: 0xf8950317 │ │ │ │ @ instruction: 0xf01410d9 │ │ │ │ - b 0x1488d50 │ │ │ │ + b 0x1488c58 │ │ │ │ @ instruction: 0xf0400383 │ │ │ │ - stmdbcs r0, {r4, r6, r7, r9, pc} │ │ │ │ + stmdbcs r0, {r2, r3, r6, r7, r9, pc} │ │ │ │ svclt 0x000c4628 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f84419 │ │ │ │ @ instruction: 0xe7dcfa59 │ │ │ │ movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r4, #4, 22 @ 0x1000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r1, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-518 @ 0xfffffdfa │ │ │ │ - sbchi pc, sp, #0 │ │ │ │ + andls r2, r6, #4, 22 @ 0x1000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + andne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-517 @ 0xfffffdfb │ │ │ │ + sbchi pc, r9, #0 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmdbge r4, {r0, r1, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ bfi pc, r3, (invalid: 28:1) @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ mcr2 7, 4, pc, cr10, cr15, {7} @ │ │ │ │ vqshl.u64 d30, d28, #4 │ │ │ │ vsubw.u8 , q2, d1 │ │ │ │ - vmla.i , q10, d0[1] │ │ │ │ - vmla.f , q2, d1[0] │ │ │ │ - vqdmulh.s , q10, d0[0] │ │ │ │ - @ instruction: 0xf0043e03 │ │ │ │ - blcs 0x12cc00 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - eor pc, r0, sp, asr #17 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - smlabteq sl, sp, r9, lr │ │ │ │ - ldrbhi pc, [r8, #0]! @ │ │ │ │ + vmla.f , q10, d0[1] │ │ │ │ + @ instruction: 0xf0045ec0 │ │ │ │ + vaddl.u8 q8, d4, d15 │ │ │ │ + vmull.u8 q10, d4, d3 │ │ │ │ + blcs 0x130bd0 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xec06e9cd │ │ │ │ + smlabteq r9, sp, r9, lr │ │ │ │ + strhi pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x10db20 │ │ │ │ + blcs 0x10da44 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - andls r9, r9, #117440512 @ 0x7000000 │ │ │ │ + strls r9, [r8], #-523 @ 0xfffffdf5 │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ - ldrhi pc, [r7, #0]! │ │ │ │ + ldrhi pc, [pc, #0]! @ 0xac300 │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ - andcs r8, r0, #-1308622848 @ 0xb2000000 │ │ │ │ + andcs r8, r0, #184, 8 @ 0xb8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ - vabdl.u8 q15, d20, d10 │ │ │ │ - vmull.u8 , d4, d3 │ │ │ │ - vsubw.u8 q8, q2, d11 │ │ │ │ - vmla.i , q10, d0[0] │ │ │ │ - @ instruction: 0xf4144103 │ │ │ │ - stmib sp, {r9, ip}^ │ │ │ │ - @ instruction: 0xf040c308 │ │ │ │ - @ instruction: 0xf8d584f9 │ │ │ │ - andls r3, r6, ip, lsl #1 │ │ │ │ - @ instruction: 0xf0032000 │ │ │ │ - tstls r7, pc, lsl r3 │ │ │ │ - @ instruction: 0xf04f2b15 │ │ │ │ - stmib sp, {r8}^ │ │ │ │ - vrhadd.s8 d0, d1, d4 │ │ │ │ - stmdbge r4, {r4, r7, sl, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - strb pc, [r9, -pc, lsr #27]! @ │ │ │ │ + ldc2 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ + svclt 0x0000e78c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vabal.u8 q9, d4, d3 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ - rsclt r9, r2, #1610612736 @ 0x60000000 │ │ │ │ - andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmlal.s q11, d0, d1[4] │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - rsbeq r4, sp, r3, lsl #8 │ │ │ │ - strls r9, [r5], #-772 @ 0xfffffcfc │ │ │ │ - @ instruction: 0xf7fb9508 │ │ │ │ - @ instruction: 0xe74cf9f1 │ │ │ │ - rsceq r0, r3, #8704 @ 0x2200 │ │ │ │ - ldrhi pc, [r5, #-256]! @ 0xffffff00 │ │ │ │ - ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ - @ instruction: 0xf57f06df │ │ │ │ - tsteq r3, #2320 @ 0x910 │ │ │ │ - andeq pc, fp, r4, asr #7 │ │ │ │ - tstmi r8, #-1342177271 @ 0xb0000009 │ │ │ │ - blx 0xffc6a33a │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xfffcf7f8 │ │ │ │ - vbic.i32 d30, #-989855744 @ 0xc5000000 │ │ │ │ + stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + smlabteq fp, r4, r3, pc @ │ │ │ │ + andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + ldrbthi pc, [r7], #64 @ 0x40 @ │ │ │ │ + movweq lr, #31181 @ 0x79cd │ │ │ │ + @ instruction: 0xf8d52000 │ │ │ │ + smlabbls r9, ip, r0, r3 │ │ │ │ + @ instruction: 0xf0032100 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r8, r9}^ │ │ │ │ + blcs 0x5ec75c │ │ │ │ + ldrhi pc, [r3], #513 @ 0x201 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + stc2 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf3c4e768 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ - vmull.u8 , d4, d0 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ - rsclt r0, r3, #82 @ 0x52 │ │ │ │ - vhsub.s8 d25, d4, d8 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - movwls r0, #29194 @ 0x720a │ │ │ │ - mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + strtmi r5, [r8], -r0, lsl #6 │ │ │ │ + rsclt sl, r5, #4, 18 @ 0x10000 │ │ │ │ + andls r0, r8, #82 @ 0x52 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r0, r2, sl, ip, pc} │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + vshl.s8 d19, d4, d5 │ │ │ │ + vmlal.s q11, d0, d1[4] │ │ │ │ + strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + strls r9, [r7, #-1024] @ 0xfffffc00 │ │ │ │ + @ instruction: 0xf9f2f7fb │ │ │ │ + stceq 7, cr14, [r3], #-308 @ 0xfffffecc │ │ │ │ + @ instruction: 0xf10002e2 │ │ │ │ + @ instruction: 0xf8d5853a │ │ │ │ + @ instruction: 0x06d720d0 │ │ │ │ + mrcge 5, 4, APSR_nzcv, cr2, cr15, {3} │ │ │ │ + vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ + addslt r0, fp, #11 │ │ │ │ + @ instruction: 0xf7a44318 │ │ │ │ + vqdmulh.s , q2, d3[6] │ │ │ │ + strmi r3, [r2], -r3, lsl #2 │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xe736fffd │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + andls fp, r7, #536870926 @ 0x2000000e │ │ │ │ + vqadd.s8 q8, q2, │ │ │ │ + vrshr.s64 d19, d9, #64 │ │ │ │ + movwls r0, #33290 @ 0x820a │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vcgt.s8 d25, d4, d6 │ │ │ │ + vbic.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + vsubw.u8 q8, q2, d10 │ │ │ │ + @ instruction: 0xf1bc4403 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ + stmdbge r4, {r2, sl, lr, pc} │ │ │ │ strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9b6f7fb │ │ │ │ - stceq 7, cr14, [r3], #-68 @ 0xffffffbc │ │ │ │ + @ instruction: 0xf9b8f7fb │ │ │ │ + stceq 7, cr14, [r3], #-76 @ 0xffffffb4 │ │ │ │ @ instruction: 0xf10002e6 │ │ │ │ - tsteq fp, #92274688 @ 0x5800000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf3c4a904 │ │ │ │ - strtmi r0, [r8], -fp, lsl #8 │ │ │ │ - @ instruction: 0x4323b29b │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xfe3ea504 │ │ │ │ - vst1.8 {d30}, [pc], r0 │ │ │ │ + tsteq fp, #125829120 @ 0x7800000 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + vrshr.u64 d27, d11, #60 │ │ │ │ + tstmi r3, #50331648 @ 0x3000000 │ │ │ │ + movwmi lr, #18893 @ 0x49cd │ │ │ │ + blx 0xfe46a408 │ │ │ │ + vst1.8 {d30}, [pc], r2 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r3] @ │ │ │ │ + ldrbhi pc, [r9] @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 2, pc, cr0, cr15, {3} @ │ │ │ │ - strtmi r2, [r8], -r1, lsl #6 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - andls r9, r6, #0, 4 │ │ │ │ - andls fp, r7, #536870926 @ 0x2000000e │ │ │ │ + mcrge 4, 2, pc, cr2, cr15, {3} @ │ │ │ │ + vsubw.u8 q9, q2, d1 │ │ │ │ + strtmi r2, [r8], -r3, lsl #4 │ │ │ │ + rsclt sl, r5, #4, 18 @ 0x10000 │ │ │ │ + vshr.u64 d20, d10, #60 │ │ │ │ + andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ + strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ subsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwls r4, #16541 @ 0x409d │ │ │ │ - strls r9, [r8, #-1029] @ 0xfffffbfb │ │ │ │ - @ instruction: 0xf980f7fb │ │ │ │ - vst1.64 {d30-d32}, [pc :64], fp │ │ │ │ + strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ + strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf982f7fb │ │ │ │ + vst1.64 {d30-d32}, [pc :64]! │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r9, #0]! @ │ │ │ │ + ldrbhi pc, [pc, #0]! @ 0xac480 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr12, cr15, {3} │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vmlal.u , d20, d3[4] │ │ │ │ subseq r4, r2, r3, lsl #8 │ │ │ │ @ instruction: 0xf602fa63 │ │ │ │ - cdp2 7, 11, cr15, cr10, cr3, {5} │ │ │ │ + @ instruction: 0xff38f7a3 │ │ │ │ strmi r2, [r7], -pc, lsl #24 │ │ │ │ - rscshi pc, r7, r1, asr #32 │ │ │ │ + rscshi pc, sp, r1, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [lr, #-980]! @ 0xfffffc2c │ │ │ │ + ldc2l 7, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ @ instruction: 0xf7a44630 │ │ │ │ - ldrtmi pc, [r9], -r5, ror #22 @ │ │ │ │ + ldrtmi pc, [r9], -r3, ror #23 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9d0f7f7 │ │ │ │ - vrsubhn.i16 d30, q10, │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - vmull.u8 , d4, d0 │ │ │ │ + blx 0x146a4a4 │ │ │ │ + vrsubhn.i16 d30, q10, │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + rsclt r5, r2, #0, 24 │ │ │ │ + subseq r9, fp, r7, lsl #4 │ │ │ │ + eorsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ movwls r3, #25347 @ 0x6303 │ │ │ │ - rsclt r0, r3, #82 @ 0x52 │ │ │ │ - @ instruction: 0xf6439208 │ │ │ │ - vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ - movwls r0, #29194 @ 0x720a │ │ │ │ mvnseq pc, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r0, r2, sl, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #8 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf92ef7fb │ │ │ │ - vrsubhn.i16 d30, q10, │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - vmull.u8 , d4, d0 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ - rsclt r0, r3, #82 @ 0x52 │ │ │ │ - @ instruction: 0xf6439208 │ │ │ │ + strgt lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strcs sl, [r1], #-2308 @ 0xfffff6fc │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + @ instruction: 0xf7fb9400 │ │ │ │ + @ instruction: 0xe68cf931 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + andls fp, r7, #536870926 @ 0x2000000e │ │ │ │ + @ instruction: 0xf643005b │ │ │ │ vrshr.s64 d16, d5, #64 │ │ │ │ - movwls r0, #29194 @ 0x720a │ │ │ │ - movweq pc, #38467 @ 0x9643 @ │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r0, r2, sl, ip, pc} │ │ │ │ + movwls r0, #33290 @ 0x820a │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf6439306 │ │ │ │ + vsubw.s8 q8, q0, d9 │ │ │ │ + vsubw.u8 q8, q2, d10 │ │ │ │ + @ instruction: 0xf1bc4403 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ + stmdbge r4, {r2, sl, lr, pc} │ │ │ │ strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf90af7fb │ │ │ │ - vmlsl.u q15, d4, d1[5] │ │ │ │ - vst1.8 {d2-d5}, [r4], r3 │ │ │ │ - vbic.i32 q9, #52992 @ 0x0000cf00 │ │ │ │ - @ instruction: 0xf5b35e00 │ │ │ │ - qsaxmi r2, r8, sp │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - ldrbcc pc, [sp, #581] @ 0x245 @ │ │ │ │ - streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf6439208 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ - svclt 0x0008020a │ │ │ │ + @ instruction: 0xf90ef7fb │ │ │ │ + vmlsl.u q15, d4, d1[6] │ │ │ │ + rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r4, #21251 @ 0x5303 │ │ │ │ + cmnpcs pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x005df5b3 │ │ │ │ + @ instruction: 0xf04f4628 │ │ │ │ + vsubw.u8 q8, q2, d0 │ │ │ │ + b 0x1481978 │ │ │ │ + vmlal.u q8, d4, d2[0] │ │ │ │ + andls r3, r8, #50331648 @ 0x3000000 │ │ │ │ + rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + vshl.s8 d25, d6, d5 │ │ │ │ + @ instruction: 0xf2c034dd │ │ │ │ + svclt 0x00080405 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - ldrmi sl, [lr, #2308] @ 0x904 │ │ │ │ - strtmi fp, [sl], -r8, lsl #30 │ │ │ │ + addsmi sl, sp, #4, 18 @ 0x10000 │ │ │ │ + strtmi fp, [r2], -r8, lsl #30 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - ands pc, r0, sp, asr #17 │ │ │ │ - rsclt r9, r5, #25165824 @ 0x1800000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf8def7fb │ │ │ │ - vmvn.i32 d30, #-922746880 @ 0xc9000000 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - vmull.u8 , d4, d0 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ - rsclt r0, r3, #82 @ 0x52 │ │ │ │ - @ instruction: 0xf6439208 │ │ │ │ + @ instruction: 0xf7fb9504 │ │ │ │ + ldrt pc, [lr], -r3, ror #17 @ │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + andls fp, r7, #536870926 @ 0x2000000e │ │ │ │ + @ instruction: 0xf643005b │ │ │ │ vsubl.s8 q8, d0, d1 │ │ │ │ - movwls r0, #29194 @ 0x720a │ │ │ │ - orrvc pc, sp, #805306372 @ 0x30000004 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r0, r2, sl, ip, pc} │ │ │ │ + movwls r0, #33290 @ 0x820a │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vcgt.s8 d25, d3, d6 │ │ │ │ + vsubw.s8 , q8, d13 │ │ │ │ + vsubw.u8 q8, q2, d10 │ │ │ │ + @ instruction: 0xf1bc4403 │ │ │ │ + svclt 0x00080f00 │ │ │ │ + stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ + stmdbge r4, {r2, sl, lr, pc} │ │ │ │ strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8baf7fb │ │ │ │ - vmov.i32 d30, #-989855744 @ 0xc5000000 │ │ │ │ + @ instruction: 0xf8c0f7fb │ │ │ │ + vmov.i32 d30, #-889192448 @ 0xcb000000 │ │ │ │ stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - subseq r5, fp, r0, lsl #4 │ │ │ │ - movwls r9, #33284 @ 0x8204 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls fp, #21220 @ 0x52e4 │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ - strtmi lr, [r8], -r1, lsl #12 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + rsclt r4, r2, #40, 12 @ 0x2800000 │ │ │ │ + andls r0, r7, #91 @ 0x5b │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + movwls r5, #25600 @ 0x6400 │ │ │ │ + andmi lr, r4, #3358720 @ 0x334000 │ │ │ │ + ldc2 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + vrsubhn.i16 d30, q2, │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + strtmi r5, [r8], -r0, lsl #6 │ │ │ │ + rsclt sl, r5, #4, 18 @ 0x10000 │ │ │ │ + andls r0, r8, #82 @ 0x52 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r6, #4, 18 @ 0x10000 │ │ │ │ - andls fp, r7, #536870926 @ 0x2000000e │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - subsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwls r0, #16493 @ 0x406d │ │ │ │ - strls r9, [r8, #-1029] @ 0xfffffbfb │ │ │ │ - @ instruction: 0xf88cf7fb │ │ │ │ - vmls.f q15, q10, d3[5] │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - andls fp, r7, #536870926 @ 0x2000000e │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + vshl.s8 d19, d4, d5 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ + strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + strls r9, [r7, #-1024] @ 0xfffffc00 │ │ │ │ + @ instruction: 0xf892f7fb │ │ │ │ + vmls.f q15, q10, d1[7] │ │ │ │ + rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ svccs 0x0070f414 │ │ │ │ - b 0x149137c │ │ │ │ - andls r0, r8, #536870916 @ 0x20000004 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf47f9205 │ │ │ │ - strcs sl, [r1], #-3361 @ 0xfffff2df │ │ │ │ + b 0x1491278 │ │ │ │ + @ instruction: 0xf04f0242 │ │ │ │ + andls r0, r8, #0, 6 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d5 │ │ │ │ + andls r5, r6, #0, 6 │ │ │ │ + @ instruction: 0xf47f9304 │ │ │ │ + strcs sl, [r1], #-3367 @ 0xfffff2d9 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7fb9400 │ │ │ │ - strb pc, [r8, #2249] @ 0x8c9 @ │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vabal.u8 q9, d4, d3 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ - rsclt r9, r2, #1610612736 @ 0x60000000 │ │ │ │ - andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xf6469200 │ │ │ │ - vmov.i32 q8, #2304 @ 0x00000900 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - rsbeq r4, sp, r3, lsl #8 │ │ │ │ - strls r9, [r5], #-772 @ 0xfffffcfc │ │ │ │ - @ instruction: 0xf7fb9508 │ │ │ │ - str pc, [lr, #2131]! @ 0x853 │ │ │ │ + strb pc, [lr, #2255] @ 0x8cf @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vmlal.u , d20, d1[4] │ │ │ │ - mrsls r5, SP_und │ │ │ │ - qaddcs r0, r2, r0 │ │ │ │ - @ instruction: 0xf4149208 │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - movwls r3, #16899 @ 0x4203 │ │ │ │ - tstls r5, r6, lsl #4 │ │ │ │ - stclge 4, cr15, [sl], #508 @ 0x1fc │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + subseq fp, r2, r5, ror #5 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r4, r6, #50331648 @ 0x3000000 │ │ │ │ + strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + subseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7fb9507 │ │ │ │ + ldr pc, [r4, #2137]! @ 0x859 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf414b2e3 │ │ │ │ + movwls r2, #32624 @ 0x7f70 │ │ │ │ + subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + movwls r3, #20995 @ 0x5203 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + movwls r9, #16902 @ 0x4206 │ │ │ │ + stclge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x40cc20 │ │ │ │ + bcs 0x40cb40 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ stmdbge r4, {r1, sl, fp} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ @ instruction: 0xf7fbc000 │ │ │ │ - str pc, [sl, #2187] @ 0x88b │ │ │ │ + str pc, [lr, #2191] @ 0x88f │ │ │ │ svcvc 0x00a0f1b3 │ │ │ │ - cmnphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ - cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ - stclge 4, cr15, [ip], {127} @ 0x7f │ │ │ │ + ldclge 4, cr15, [r0], {127} @ 0x7f │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf00352c0 │ │ │ │ - andls r0, r6, #2080374784 @ 0x7c000000 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf003020b │ │ │ │ + andls r0, r9, #2080374784 @ 0x7c000000 │ │ │ │ vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ - andls r5, r5, #64, 4 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-517 @ 0xfffffdfb │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - vsubl.u8 q8, d4, d11 │ │ │ │ - andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ - vshl.s8 d9, d7, d1 │ │ │ │ - andcs r8, r2, #136, 4 @ 0x80000008 │ │ │ │ + vhsub.s8 d9, d1, d4 │ │ │ │ + andcs r8, r2, #144, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf886f7fc │ │ │ │ - @ instruction: 0xf1b3e55f │ │ │ │ + @ instruction: 0xf88af7fc │ │ │ │ + @ instruction: 0xf1b3e563 │ │ │ │ @ instruction: 0xf0007fa0 │ │ │ │ - addsmi r8, r3, #-2147483588 @ 0x8000003c │ │ │ │ - @ instruction: 0x81bdf000 │ │ │ │ + addsmi r8, r3, #1073741885 @ 0x4000003d │ │ │ │ + bichi pc, r0, r0 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - stcge 4, cr15, [r0], #508 @ 0x1fc │ │ │ │ + stcge 4, cr15, [r4], #508 @ 0x1fc │ │ │ │ vqdmlal.s q9, d0, d0[4] │ │ │ │ eormi r0, r3, r0, lsr #7 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ - vmax.s8 d8, d16, d28 │ │ │ │ - blcs 0x8cd0b0 │ │ │ │ - strhi pc, [r8, #-0]! │ │ │ │ + vmin.s8 d8, d16, d20 │ │ │ │ + blcs 0x8ccfbc │ │ │ │ + ldrhi pc, [r0, #-0]! │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0xcdcc4 │ │ │ │ - stcge 4, cr15, [lr], {127} @ 0x7f │ │ │ │ + blcs 0xcdbe4 │ │ │ │ + ldcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0xf5b3803f │ │ │ │ + @ instruction: 0xf5b38047 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - @ instruction: 0xf404ac83 │ │ │ │ + @ instruction: 0xf404ac87 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf5b34203 │ │ │ │ - andls r4, r4, #112, 30 @ 0x1c0 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - ldclge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ + @ instruction: 0xf5b32203 │ │ │ │ + andls r4, r6, #112, 30 @ 0x1c0 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xac7cc │ │ │ │ + strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + ldclge 4, cr15, [r8], #-508 @ 0xfffffe04 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - str pc, [r1, #-2459]! @ 0xfffff665 │ │ │ │ + str pc, [r5, #-2463]! @ 0xfffff661 │ │ │ │ ldrsbeq pc, [r0], #133 @ 0x85 @ │ │ │ │ bicseq lr, r0, #77824 @ 0x13000 │ │ │ │ addshi pc, sp, r0, asr #32 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r4, #1012] @ 0x3f4 │ │ │ │ - stcvs 5, cr14, [r8, #84]! @ 0x54 │ │ │ │ + stc2l 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ + stcvs 5, cr14, [r8, #100]! @ 0x64 │ │ │ │ ldrbpl pc, [r4], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ movwls r6, #14506 @ 0x38aa │ │ │ │ @ instruction: 0x46281a12 │ │ │ │ - blvs 0xfe8fd534 │ │ │ │ - blx 0xff4ea8e6 │ │ │ │ + blvs 0xfe8fd434 │ │ │ │ + mrrc2 7, 15, pc, r0, cr5 @ │ │ │ │ smullsne pc, r9, r5, r8 @ │ │ │ │ andcs r9, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x000c4291 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ ldrmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xff78f7f7 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xff7cf7f7 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - ldrbt pc, [r7], #2827 @ 0xb0b @ │ │ │ │ + ldrbt pc, [fp], #2831 @ 0xb0f @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe16a93a │ │ │ │ - stmdbge r4, {r1, r4, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ + blx 0xfe26a83a │ │ │ │ + stmdbge r4, {r1, r2, r4, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf0244628 │ │ │ │ strls r4, [r4], #-1151 @ 0xfffffb81 │ │ │ │ - blx 0xfefea938 │ │ │ │ - @ instruction: 0xf5b3e4e9 │ │ │ │ + blx 0xff0ea838 │ │ │ │ + @ instruction: 0xf5b3e4ed │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ - vmvn.i32 d26, #50175 @ 0x0000c3ff │ │ │ │ - vmull.u8 , d4, d3 │ │ │ │ - vsubw.u8 q8, q2, d11 │ │ │ │ - vmla.i , q10, d0[0] │ │ │ │ - @ instruction: 0xf4144103 │ │ │ │ - stmib sp, {r9, ip}^ │ │ │ │ - @ instruction: 0xf040c308 │ │ │ │ - @ instruction: 0xf8d5829f │ │ │ │ - andls r3, r6, ip, lsl #1 │ │ │ │ - @ instruction: 0xf0032000 │ │ │ │ - tstls r7, pc, lsl r3 │ │ │ │ - @ instruction: 0xf04f2b15 │ │ │ │ - stmib sp, {r8}^ │ │ │ │ - vrhadd.s8 d0, d1, d4 │ │ │ │ - stmdbge r4, {r2, r3, r5, r6, r7, r8, pc} │ │ │ │ + vmvn.i32 d26, #51199 @ 0x0000c7ff │ │ │ │ + vqdmulh.s , q10, d0[0] │ │ │ │ + vaddl.u8 q10, d4, d3 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + @ instruction: 0xf414010b │ │ │ │ + @ instruction: 0xf8cd1200 │ │ │ │ + @ instruction: 0xf040c018 │ │ │ │ + stmib sp, {r0, r2, r5, r7, r9, pc}^ │ │ │ │ + andcs r0, r0, r7, lsl #6 │ │ │ │ + ldrdcc pc, [ip], r5 │ │ │ │ + tstcs r0, r9, lsl #2 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + vpadd.i8 d2, d1, d5 │ │ │ │ + stmdbge r4, {r2, r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - strb pc, [r4], #4075 @ 0xfeb @ │ │ │ │ + strb pc, [r8], #4079 @ 0xfef @ │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - stcge 4, cr15, [ip], {127} @ 0x7f │ │ │ │ + ldcge 4, cr15, [r0], {127} @ 0x7f │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x1ad42c │ │ │ │ + b 0x1ad32c │ │ │ │ @ instruction: 0xf1b30302 │ │ │ │ @ instruction: 0xf0001f20 │ │ │ │ - vqshl.s8 d8, d14, d0 │ │ │ │ - blcs 0x8cd02c │ │ │ │ - strbhi pc, [r0, #-0] @ │ │ │ │ + vshl.s8 d8, d22, d0 │ │ │ │ + blcs 0x8ccf38 │ │ │ │ + strbhi pc, [r8, #-0] @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - strhi pc, [sl, #-0] │ │ │ │ + ldrhi pc, [r2, #-0] │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf44fabf7 │ │ │ │ + @ instruction: 0xf44fabfb │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91044293 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x91064293 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0xac9f0 │ │ │ │ - strls r9, [r6], #-261 @ 0xfffffefb │ │ │ │ - rsbshi pc, pc, r1 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r4], #-261 @ 0xfffffefb │ │ │ │ + addhi pc, r7, r1 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.16 {d24-d27}, [pc :128], lr │ │ │ │ + vst4.16 {d24-d27}, [pc :256], r6 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - blge 0xff5e9c10 │ │ │ │ + blge 0xff6e9b10 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subcs pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8e2f7f9 │ │ │ │ - tstmi sl, lr, ror r4 │ │ │ │ + @ instruction: 0xf8e6f7f9 │ │ │ │ + smlabbmi sl, r2, r4, lr │ │ │ │ @ instruction: 0xf57f07d2 │ │ │ │ @ instruction: 0xf04faf5f │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ - vmvn.i32 q15, #12648448 @ 0x00c10000 │ │ │ │ - vaddl.u8 q8, d4, d11 │ │ │ │ - vmull.u8 , d4, d3 │ │ │ │ - stmib sp, {r6, r7, r9, ip, lr}^ │ │ │ │ - vaddl.u8 q14, d4, d8 │ │ │ │ - adceq r4, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - andhi pc, r7, #0, 2 │ │ │ │ + ldc2 7, cr15, [sl, #-1008] @ 0xfffffc10 │ │ │ │ + vmvn.i32 q15, #12910592 @ 0x00c50000 │ │ │ │ + vqdmulh.s , q10, d0[0] │ │ │ │ + vaddl.u8 q10, d4, d3 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf8cd010b │ │ │ │ + adceq ip, r4, #24 │ │ │ │ + andhi pc, ip, #0, 2 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - stmib sp, {sp}^ │ │ │ │ - tstcs r0, r6, lsl #2 │ │ │ │ + andcs r9, r0, r7 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabteq r4, sp, r9, lr │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - andcs r8, r2, #-2147483618 @ 0x8000001e │ │ │ │ + blcs 0x610d8c │ │ │ │ + tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ + stmib sp, {r3, r9, ip, pc}^ │ │ │ │ + vrhadd.s8 d0, d1, d4 │ │ │ │ + andcs r8, r2, #128, 2 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe6eaa6c │ │ │ │ - @ instruction: 0xf8d5e452 │ │ │ │ + blx 0xfe76a970 │ │ │ │ + @ instruction: 0xf8d5e454 │ │ │ │ vaddl.u8 , d20, d12 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r5, r6, #192, 4 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x6112ac │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf04f9205 │ │ │ │ + blcs 0x6111bc │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vmlal.u , d4, d0[0] │ │ │ │ + andls r3, r5, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0xf04f9408 │ │ │ │ andls r0, r4, #268435456 @ 0x10000000 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ - cmpphi fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + msrhi (UNDEF: 97), r1 │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - ldrt pc, [r3], #-2681 @ 0xfffff587 @ │ │ │ │ + ldrt pc, [r5], #-2683 @ 0xfffff585 @ │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf00352c0 │ │ │ │ - andls r0, r6, #2080374784 @ 0x7c000000 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf003020b │ │ │ │ + andls r0, r9, #2080374784 @ 0x7c000000 │ │ │ │ vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ - andls r5, r5, #64, 4 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-517 @ 0xfffffdfb │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - vsubl.u8 q8, d4, d11 │ │ │ │ - andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ - vshl.s8 d9, d7, d1 │ │ │ │ - andcs r8, r0, #60, 2 │ │ │ │ + vhsub.s8 d9, d1, d4 │ │ │ │ + andcs r8, r0, #-2147483632 @ 0x80000010 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff3af7fb │ │ │ │ - @ instruction: 0xf8d5e413 │ │ │ │ + @ instruction: 0xff3cf7fb │ │ │ │ + @ instruction: 0xf8d5e415 │ │ │ │ vaddl.u8 , d20, d12 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r5, r6, #192, 4 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x611328 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf04f9205 │ │ │ │ + blcs 0x611238 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vmlal.u , d4, d0[0] │ │ │ │ + andls r3, r5, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0xf04f9408 │ │ │ │ andls r0, r4, #268435456 @ 0x10000000 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ - tstphi sp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + msrhi R11_usr, r1 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fffa3b │ │ │ │ - @ instruction: 0xf8d5bbf5 │ │ │ │ + @ instruction: 0xf7fffa3d │ │ │ │ + @ instruction: 0xf8d5bbf7 │ │ │ │ vaddl.u8 , d20, d12 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r5, r5, #64, 4 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ + andls r5, r6, #192, 4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049207 │ │ │ │ - rsceq r0, r4, #-268435456 @ 0xf0000000 │ │ │ │ - @ instruction: 0xf1009209 │ │ │ │ - blcs 0x60d5f0 │ │ │ │ - rscshi pc, r5, r1, lsl #4 │ │ │ │ - stmdbge r4, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fff97b │ │ │ │ - @ instruction: 0xf3c4bbcd │ │ │ │ - vsubl.u8 , d4, d1 │ │ │ │ - vqdmulh.s , q10, d0[1] │ │ │ │ - vmla.i , q2, d1[0] │ │ │ │ - vqrdmlah.s , q10, d0[0] │ │ │ │ - @ instruction: 0xf0043603 │ │ │ │ - bcs 0x12cfe0 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf8cd9608 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf000c00a │ │ │ │ - @ instruction: 0xf8d5824f │ │ │ │ - bcs 0x178dec │ │ │ │ - tstls r9, r7, lsl #8 │ │ │ │ - eorhi pc, r7, #0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - stmib sp, {r0, r9, fp, sp}^ │ │ │ │ - @ instruction: 0xf0000104 │ │ │ │ - blcs 0x60d568 │ │ │ │ - sbchi pc, r5, r1, lsl #4 │ │ │ │ - stmdbge r4, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fff94b │ │ │ │ - rsbcs fp, r0, #160768 @ 0x27400 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - @ instruction: 0xf0002b60 │ │ │ │ - vcgt.s8 d8, d0, d26 │ │ │ │ - blcs 0x8cce84 │ │ │ │ - @ instruction: 0x83a8f000 │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - blcs 0xcda28 │ │ │ │ - bge 0xff669e0c │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r3, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b3864c │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #2751 @ 0xabf │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fffeab │ │ │ │ - @ instruction: 0xf8d5bb6b │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r5, r5, #64, 4 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - addne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - andshi pc, sp, #64 @ 0x40 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r5, r5, #64, 4 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + rsceq r3, r4, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf04f9208 │ │ │ │ + andls r0, r4, #268435456 @ 0x10000000 │ │ │ │ + adchi pc, r3, #0, 2 │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ - stmdbge r4, {r1, r3, r5, r6, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fff8f1 │ │ │ │ - @ instruction: 0xf5b3bb43 │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - subcs r8, r0, #167772160 @ 0xa000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b383f1 │ │ │ │ - @ instruction: 0xf47f1f00 │ │ │ │ - vpmax.s8 d26, d31, d1 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91044293 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-261 @ 0xfffffefb │ │ │ │ - bge 0x1be9ee0 │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7ffff93 │ │ │ │ - @ instruction: 0xf5b3bb19 │ │ │ │ - @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #1526726656 @ 0x5b000000 │ │ │ │ - strthi pc, [r8], #-0 │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - bge 0x16e9f08 │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - blcs 0x10b5720 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xacd2c │ │ │ │ - strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - bge 0x11e9f30 │ │ │ │ + andcs r8, r2, #250 @ 0xfa │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ - blt 0xffd6ad3c │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, fp, #160, 2 @ 0x28 │ │ │ │ - mvnhi pc, #0 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b383e0 │ │ │ │ - @ instruction: 0xf47f0f00 │ │ │ │ - stmdbge r4, {r0, r4, r5, r9, fp, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vmlal.u , d20, d0[1] │ │ │ │ - andls r3, r6, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf0049304 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r4, #21508 @ 0x5404 │ │ │ │ - @ instruction: 0xf7fd9407 │ │ │ │ - @ instruction: 0xf7fff84f │ │ │ │ - @ instruction: 0xf5b3bad3 │ │ │ │ - @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #-1509949440 @ 0xa6000000 │ │ │ │ - ldrbthi pc, [r3], #-0 @ │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - bge 0x569f94 │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + @ instruction: 0xf97cf7fc │ │ │ │ + bllt 0xff46aa8c │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + sbcne pc, r4, r4, asr #7 │ │ │ │ + strbpl pc, [r0], r4, asr #7 @ │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + smlalbtne pc, r1, r4, r3 @ │ │ │ │ + vmlsl.u8 q9, d4, d2 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + stmib sp, {r1, r2, r9, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf000c009 │ │ │ │ + @ instruction: 0xf8d58255 │ │ │ │ + andcs r3, r0, ip, lsl #1 │ │ │ │ + bcs 0x190ef0 │ │ │ │ + tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0009408 │ │ │ │ + @ instruction: 0xf003822c │ │ │ │ + bcs 0xed750 │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + rsbhi pc, r9, #0 │ │ │ │ + vpadd.i8 d2, d1, d5 │ │ │ │ + andcs r8, r2, #202 @ 0xca │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf94cf7fc │ │ │ │ + bllt 0xfe86aaec │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ + b 0x1ad578 │ │ │ │ + blcs 0x18ad704 │ │ │ │ + msrhi CPSR_fsxc, #0 │ │ │ │ + adchi pc, r1, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002b20 │ │ │ │ + blcs 0x10cd9c0 │ │ │ │ + orrhi pc, ip, #0 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + orrcs sl, r0, #880640 @ 0xd7000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x10bce30 │ │ │ │ - ldrthi pc, [r4], -r0 @ │ │ │ │ - svcvc 0x0060f5b3 │ │ │ │ - bge 0x269fac │ │ │ │ - movtvs pc, #1028 @ 0x404 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svcvs 0x0040f5b3 │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ + andls r4, r7, #35 @ 0x23 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf47f2405 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fff8c5 │ │ │ │ - andcs fp, r0, r5, lsr #21 │ │ │ │ - blcs 0xc751e0 │ │ │ │ - smlabteq r4, sp, r9, lr │ │ │ │ - rschi pc, r7, #64, 4 │ │ │ │ - addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0xfe14d764 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r5, r8, sl, pc}^ @ │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x370238 │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ - blt 0xfe2aae10 │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + blcs 0xb5b48 │ │ │ │ + ldrbhi pc, [r1], -r0 @ │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + bge 0xff0e9d40 │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + mcr2 7, 5, pc, cr12, cr9, {7} @ │ │ │ │ + bllt 0x1beab50 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + andls r0, r7, #2080374784 @ 0x7c000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ + @ instruction: 0xf4149204 │ │ │ │ + @ instruction: 0xf0401280 │ │ │ │ + blcs 0x60d41c │ │ │ │ + rsbhi pc, pc, r1, lsl #4 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf8f2f7fc │ │ │ │ + bllt 0x11eaba0 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + strhi pc, [pc], #-0 @ 0xacbac │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + mvnshi pc, #0 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + bge 0xfe169dbc │ │ │ │ + orreq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r2, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + @ instruction: 0xf0044103 │ │ │ │ + tstls r4, pc, lsl #8 │ │ │ │ + @ instruction: 0xf47f9405 │ │ │ │ + andcs sl, r1, #446464 @ 0x6d000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xff94f7f9 │ │ │ │ + bllt 0x76abf4 │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + strbthi pc, [r0], #-0 @ │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + eorcs r8, r0, #754974720 @ 0x2d000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + vst1.16 {d26-d27}, [pc :64], r9 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r2, r6, #64, 22 @ 0x10000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r2, r4, #-2130706432 @ 0x81000000 │ │ │ │ + @ instruction: 0xf47f9407 │ │ │ │ + stmdbge r4, {r0, r2, r6, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffcf5 │ │ │ │ + strdcs fp, [r0, #-163] @ 0xffffff5d │ │ │ │ + asreq pc, r0, #5 @ │ │ │ │ + @ instruction: 0xf000428b │ │ │ │ + addsmi r8, r3, #244, 6 @ 0xd0000003 │ │ │ │ + mvnhi pc, #0 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + bge 0xd69e5c │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + andmi pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwmi lr, #18893 @ 0x49cd │ │ │ │ + @ instruction: 0xf850f7fd │ │ │ │ + blt 0xff5eac80 │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + strthi pc, [fp], #0 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + eorcs r8, r0, #120, 8 @ 0x78000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + vst1.8 {d26-d27}, [pc :64], r3 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + @ instruction: 0xf5b38639 │ │ │ │ + @ instruction: 0xf47f7f60 │ │ │ │ + vst1.8 {d10-d11}, [r4], r7 │ │ │ │ + @ instruction: 0xf0046340 │ │ │ │ + @ instruction: 0xf5b3020f │ │ │ │ + andls r6, r6, #64, 30 @ 0x100 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r4, #3358720 @ 0x334000 │ │ │ │ + ldmibge r8!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf8c6f7f9 │ │ │ │ + blt 0xfea6acdc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d4 │ │ │ │ - @ instruction: 0xf1a3822b │ │ │ │ - bcs 0x26d838 │ │ │ │ - eorshi pc, r7, #0, 4 │ │ │ │ - blcs 0x1fbc48 │ │ │ │ - ldrbthi pc, [fp], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf1a382ec │ │ │ │ + bcs 0x26d6f4 │ │ │ │ + rsbhi pc, r1, #0, 4 │ │ │ │ + blcs 0x1fbb04 │ │ │ │ + strhi pc, [r8, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fff8a9 │ │ │ │ - movwcs fp, #27235 @ 0x6a63 │ │ │ │ + stmdbge r4, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fffdaf │ │ │ │ + movwcs fp, #27272 @ 0x6a88 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - andls lr, r6, #244, 14 @ 0x3d00000 │ │ │ │ + movwls lr, #34804 @ 0x87f4 │ │ │ │ + ldrdcc pc, [ip], r5 │ │ │ │ + andcs r9, r0, r7 │ │ │ │ + blcs 0xc91154 │ │ │ │ + tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + eorhi pc, lr, #64, 4 │ │ │ │ + addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0xfe14d630 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r1, r2, r3, r4, r5, r6, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x37018c │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf8a8f7fc │ │ │ │ + blt 0x196ad64 │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + andeq lr, r7, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d52000 │ │ │ │ - smlabbls r7, ip, r0, r2 │ │ │ │ - bcs 0xc75274 │ │ │ │ + smlabbls r9, ip, r0, r2 │ │ │ │ + bcs 0xc75180 │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ - teqphi r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + teqphi sl, #64, 4 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0xfe14d6d0 │ │ │ │ + bcc 0xfe14d5e4 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r1, r2, r3, r5, r6, r8, r9, sl, pc}^ @ │ │ │ │ + ldm pc, {r4, r5, r6, r8, r9, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x3702cc │ │ │ │ + bleq 0x3701d8 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf884f7fc │ │ │ │ - blt 0x106aea4 │ │ │ │ + @ instruction: 0xf882f7fc │ │ │ │ + blt 0xfeadb0 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcc pc, [ip], r5 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - stmib sp, {r0, r1, r2, r3, r5, r8, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf8d59308 │ │ │ │ + andls r3, r7, ip, lsl #1 │ │ │ │ + mrsls r2, (UNDEF: 9) │ │ │ │ + @ instruction: 0xf04f2b2f │ │ │ │ + stmib sp, {r8}^ │ │ │ │ vrhadd.s8 d16, d0, d4 │ │ │ │ @ instruction: 0xf1a38266 │ │ │ │ - bcs 0x26d8cc │ │ │ │ + bcs 0x26d7dc │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ - blcs 0x1fbcdc │ │ │ │ + blcs 0x1fbbec │ │ │ │ ldrthi pc, [r7], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffd3f │ │ │ │ - movwcs fp, #27160 @ 0x6a18 │ │ │ │ + @ instruction: 0xf7fffd3b │ │ │ │ + movwcs fp, #27156 @ 0x6a14 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - movwcs lr, #6132 @ 0x17f4 │ │ │ │ - andeq pc, pc, #2 │ │ │ │ - andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #154 @ 0x9a │ │ │ │ - andls r2, r6, #0, 4 │ │ │ │ - @ instruction: 0xf414b2e2 │ │ │ │ - andls r4, r7, #112, 8 @ 0x70000000 │ │ │ │ - ldmdbge r0, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + rsclt lr, r1, #244, 14 @ 0x3d00000 │ │ │ │ + andeq pc, pc, #3 │ │ │ │ + movwcs r9, #4359 @ 0x1107 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0xf4149205 │ │ │ │ + @ instruction: 0xf04f4470 │ │ │ │ + blx 0xed624 │ │ │ │ + movwls pc, #16643 @ 0x4103 @ │ │ │ │ + andls r9, r6, #8, 2 │ │ │ │ + stmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fffc9d │ │ │ │ - andcs fp, r1, #248, 18 @ 0x3e0000 │ │ │ │ + @ instruction: 0xf7fffc97 │ │ │ │ + rsclt fp, r2, #3964928 @ 0x3c8000 │ │ │ │ + andls r2, r7, #1073741824 @ 0x40000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - andcs r9, r0, #4, 4 @ 0x40000000 │ │ │ │ - andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andls fp, r7, #536870926 @ 0x2000000e │ │ │ │ - movwls r0, #32859 @ 0x805b │ │ │ │ + addmi r9, sl, r4, lsl #2 │ │ │ │ + andls r9, r8, #335544320 @ 0x14000000 │ │ │ │ + movwls r2, #25344 @ 0x6300 │ │ │ │ cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - ldmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addsvc pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7fa9300 │ │ │ │ - @ instruction: 0xf7fffc81 │ │ │ │ - blcs 0x61b6dc │ │ │ │ - ldrbthi pc, [fp], r0, lsl #4 @ │ │ │ │ + @ instruction: 0xf7fffc7b │ │ │ │ + blcs 0x61b5d8 │ │ │ │ + ldrbthi pc, [r9], r0, lsl #4 @ │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffe77 │ │ │ │ - @ instruction: 0xf8d5b9d2 │ │ │ │ + @ instruction: 0xf7fffe71 │ │ │ │ + @ instruction: 0xf8d5b9cc │ │ │ │ andcs r3, r0, ip, lsl #1 │ │ │ │ - strls r2, [r7], #-256 @ 0xffffff00 │ │ │ │ - andls r2, r9, #48128 @ 0xbc00 │ │ │ │ + andls r2, fp, #0, 2 │ │ │ │ + strls r2, [r8], #-2863 @ 0xfffff4d1 │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ - strhi pc, [r7], #-576 @ 0xfffffdc0 │ │ │ │ + strhi pc, [r5], #-576 @ 0xfffffdc0 │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0xfe14d5b8 │ │ │ │ + blcc 0xfe14d4c4 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r6, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r2, r6, r8, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x3703e4 │ │ │ │ + bleq 0x3702f8 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr6, cr11, {7} │ │ │ │ - ldmiblt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 2, pc, cr0, cr11, {7} │ │ │ │ + stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - blcs 0xc91ff0 │ │ │ │ - stmib sp, {r0, r3, r9, ip, pc}^ │ │ │ │ + blcs 0xc91714 │ │ │ │ + stmib sp, {r3, sl, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d4 │ │ │ │ - @ instruction: 0xf1a383f5 │ │ │ │ - bcs 0x26d9e4 │ │ │ │ - msrhi (UNDEF: 97), r0 │ │ │ │ - blcs 0x1fbdf4 │ │ │ │ - strhi pc, [r5, #-512]! @ 0xfffffe00 │ │ │ │ + @ instruction: 0xf1a383f3 │ │ │ │ + bcs 0x26d8f8 │ │ │ │ + cmpphi pc, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x1fbd08 │ │ │ │ + strhi pc, [r3, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7ffff3b │ │ │ │ - movwcs fp, #27021 @ 0x698d │ │ │ │ + @ instruction: 0xf7ffff35 │ │ │ │ + movwcs fp, #27015 @ 0x6987 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - strdcs lr, [r0], -r4 │ │ │ │ - blcs 0xc75418 │ │ │ │ + blcs 0xca6ef8 │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ mvnshi pc, #64, 4 │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0xfe14d52c │ │ │ │ + blcc 0xfe14d43c │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r5, r6, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x370470 │ │ │ │ + bleq 0x370380 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr0, cr11, {7} │ │ │ │ - stmdblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 0, pc, cr12, cr11, {7} @ │ │ │ │ + stmdblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcs pc, [ip], r5 │ │ │ │ - mrsls r2, (UNDEF: 9) │ │ │ │ - bcs 0xc75460 │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + mrsls r2, (UNDEF: 11) │ │ │ │ + bcs 0xc75370 │ │ │ │ + stmib sp, {r3, sl, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d4 │ │ │ │ @ instruction: 0xf1a283c2 │ │ │ │ - blcs 0x26de70 │ │ │ │ + blcs 0x26dd80 │ │ │ │ tstphi fp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x1fba80 │ │ │ │ + bcs 0x1fb990 │ │ │ │ ldrbthi pc, [sl], -r0, lsl #4 @ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffef5 │ │ │ │ - movwcs fp, #26951 @ 0x6947 │ │ │ │ + @ instruction: 0xf7fffef1 │ │ │ │ + movwcs fp, #26947 @ 0x6943 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - blcs 0x627070 │ │ │ │ + blcs 0x626f80 │ │ │ │ strbthi pc, [r1], -r0, lsl #4 @ │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffddd │ │ │ │ - blcs 0x61b594 │ │ │ │ + @ instruction: 0xf7fffdd9 │ │ │ │ + blcs 0x61b494 │ │ │ │ ldrbhi pc, [r7], -r0, lsl #4 @ │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffdd3 │ │ │ │ - blcs 0x61b580 │ │ │ │ + @ instruction: 0xf7fffdcf │ │ │ │ + blcs 0x61b480 │ │ │ │ strbhi pc, [sp], -r0, lsl #4 @ │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffdc9 │ │ │ │ - @ instruction: 0xf414b924 │ │ │ │ + @ instruction: 0xf7fffdc5 │ │ │ │ + @ instruction: 0xf414b920 │ │ │ │ @ instruction: 0xf0402f70 │ │ │ │ @ instruction: 0xf014847f │ │ │ │ @ instruction: 0xf47f0fec │ │ │ │ - @ instruction: 0xf004a91c │ │ │ │ - blcc 0xedd3c │ │ │ │ + @ instruction: 0xf004a918 │ │ │ │ + blcc 0xedc4c │ │ │ │ @ instruction: 0xf63f2b0f │ │ │ │ - andge sl, r1, #360448 @ 0x58000 │ │ │ │ + andge sl, r1, #294912 @ 0x48000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r1, ror #2 │ │ │ │ - andeq sp, sl, r7, asr r1 │ │ │ │ - andeq sp, sl, r3, asr #2 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq ip, sl, pc, lsl r3 │ │ │ │ - andeq sp, sl, r9, lsr r1 │ │ │ │ + andeq sp, sl, r1, ror r0 │ │ │ │ + andeq sp, sl, r7, rrx │ │ │ │ + andeq sp, sl, r3, asr r0 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq ip, sl, r7, lsr #4 │ │ │ │ + andeq sp, sl, r9, asr #32 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fffeef │ │ │ │ - stcvs 8, cr11, [fp, #952]! @ 0x3b8 │ │ │ │ + @ instruction: 0xf7ffff67 │ │ │ │ + stcvs 8, cr11, [fp, #936]! @ 0x3a8 │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb1ac9 │ │ │ │ - movwcs pc, #23129 @ 0x5a59 @ │ │ │ │ + movwcs pc, #23125 @ 0x5a55 @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - strtmi fp, [r8], -r4, ror #17 │ │ │ │ - blx 0xff56b13c │ │ │ │ - ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + strtmi fp, [r8], -r0, ror #17 │ │ │ │ + blx 0xff46b04c │ │ │ │ + ldmlt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fffa9d │ │ │ │ - stmdbge r4, {r1, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - rsclt r2, r4, #201326592 @ 0xc000000 │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - movwcs r9, #5127 @ 0x1407 │ │ │ │ + @ instruction: 0xf7fffa99 │ │ │ │ + stmdbge r4, {r1, r2, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r2, #40, 12 @ 0x2800000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + movwls r2, #21507 @ 0x5403 │ │ │ │ + strls r2, [r6], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf7fd9304 │ │ │ │ - @ instruction: 0xf7fff833 │ │ │ │ - @ instruction: 0xf1b3b8ca │ │ │ │ + @ instruction: 0xf7fff82f │ │ │ │ + @ instruction: 0xf1b3b8c6 │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ - vst2.8 {d26-d27}, [pc :64], r3 │ │ │ │ + vst2.8 {d26-d27}, [pc] │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1b95b0 │ │ │ │ - tstls r4, r2, lsl #6 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + b 0x1ad4f0 │ │ │ │ + tstls r6, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf004428b │ │ │ │ - andls r0, r5, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ + vsubl.u8 q10, d20, d11 │ │ │ │ + andls r3, r5, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009404 │ │ │ │ vqrshl.s8 d8, d30, d16 │ │ │ │ @ instruction: 0xf5b383e5 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b385ae │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ @ instruction: 0xf5b385a0 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fffd81 │ │ │ │ - vst2.32 {d27-d28}, [pc :64], r9 │ │ │ │ + @ instruction: 0xf7fffd7d │ │ │ │ + vst2.32 {d27-d28}, [pc :64], r5 │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1b960c │ │ │ │ - tstls r4, r2, lsl #6 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + b 0x1ad54c │ │ │ │ + tstls r6, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf004428b │ │ │ │ - andls r0, r5, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ + vsubl.u8 q10, d20, d11 │ │ │ │ + andls r3, r5, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009404 │ │ │ │ vrshl.s8 q4, q12, q0 │ │ │ │ @ instruction: 0xf5b383cb │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b38558 │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ @ instruction: 0xf5b3854a │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r0, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s , d0, d1[7] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fffd53 │ │ │ │ - orrcs fp, r0, #7012352 @ 0x6b0000 │ │ │ │ + @ instruction: 0xf7fffd4f │ │ │ │ + orrcs fp, r0, #6750208 @ 0x670000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ - andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - andsmi r2, ip, r3, lsl #4 │ │ │ │ - @ instruction: 0xf0009206 │ │ │ │ + andls r2, r6, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049204 │ │ │ │ + andsmi r0, ip, pc, lsl #4 │ │ │ │ + @ instruction: 0xf0009205 │ │ │ │ addsmi r8, ip, #939524096 @ 0x38000000 │ │ │ │ - svcge 0x00a2f47e │ │ │ │ + svcge 0x009ef47e │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0xfe46b26a │ │ │ │ - stmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe36b17a │ │ │ │ + stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdble lr, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf41382ce │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ - @ instruction: 0xf7f6add3 │ │ │ │ - orrcs pc, r0, #201728 @ 0x31400 │ │ │ │ + @ instruction: 0xf7f6add0 │ │ │ │ + orrcs pc, r0, #15616 @ 0x3d00 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r7, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - blcs 0xb62e4 │ │ │ │ - svcge 0x0074f47e │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + blcs 0xb61f0 │ │ │ │ + svcge 0x0070f47e │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe5eb2c4 │ │ │ │ - stmdalt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe4eb1d4 │ │ │ │ + ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ eormi r3, r3, r3, lsl #4 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ - andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + andls r2, r6, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xad210 │ │ │ │ + strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - andcs sl, r1, #356 @ 0x164 │ │ │ │ + andcs sl, r1, #340 @ 0x154 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x1f6b2f8 │ │ │ │ - stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1e6b208 │ │ │ │ + stmdalt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r7, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - b 0x5d1b50 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + b 0x5d1a5c │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ addsmi r8, sl, #-268435444 @ 0xf000000c │ │ │ │ - svcge 0x003cf47e │ │ │ │ + svcge 0x0038f47e │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xaeb336 │ │ │ │ - svclt 0x00e8f7fe │ │ │ │ + blx 0x9eb246 │ │ │ │ + svclt 0x00e4f7fe │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ eormi r3, r3, r3, lsl #4 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ - andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + andls r2, r6, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xad280 │ │ │ │ + strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b382ec │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - movwcs sl, #3869 @ 0xf1d │ │ │ │ + movwcs sl, #3865 @ 0xf19 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fefb09 │ │ │ │ - blcs 0x89d2b8 │ │ │ │ - blcc 0x8e39bc │ │ │ │ + @ instruction: 0xf7fefb05 │ │ │ │ + blcs 0x89d1b8 │ │ │ │ + blcc 0x8e38cc │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13d7d4 │ │ │ │ + blx 0x13d6e4 │ │ │ │ andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ subhi pc, pc, #64 @ 0x40 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldcge 4, cr15, [r8, #508] @ 0x1fc │ │ │ │ - blcs 0x8a719c │ │ │ │ + blcs 0x8a70ac │ │ │ │ svcge 0x0077f67f │ │ │ │ andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf4138239 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ - @ instruction: 0xe766ad16 │ │ │ │ + @ instruction: 0xe766ad11 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d4 │ │ │ │ - @ instruction: 0xf0044103 │ │ │ │ - tstls r5, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + tstls r5, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009404 │ │ │ │ vst3.8 {d24-d26}, [pc :128], r4 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ adchi pc, r6, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ strbhi pc, [fp], #-0 @ │ │ │ │ svcvs 0x0078f5b3 │ │ │ │ ldrthi pc, [sp], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - mcrge 4, 6, pc, cr8, cr14, {3} @ │ │ │ │ + mcrge 4, 6, pc, cr4, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbceq pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mrrc2 7, 15, pc, sl, cr8 @ │ │ │ │ - svclt 0x0072f7fe │ │ │ │ + mrrc2 7, 15, pc, r6, cr8 @ │ │ │ │ + svclt 0x006ef7fe │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r4 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r6 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ addmi r4, fp, #3 │ │ │ │ - streq pc, [pc], #-4 @ 0xad464 │ │ │ │ - strls r9, [r6], #-5 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r4], #-5 │ │ │ │ teqphi r1, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.8 {d24-d27}, [pc :128], r4 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr14, cr14, {3} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr10, cr14, {3} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adccs pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfebeb472 │ │ │ │ - svclt 0x0048f7fe │ │ │ │ + blx 0xfeaeb382 │ │ │ │ + svclt 0x0044f7fe │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ movwls r4, #29444 @ 0x7304 │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7fc3404 │ │ │ │ - @ instruction: 0xf7fefc47 │ │ │ │ - orrcs fp, r0, #53, 30 @ 0xd4 │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7fc4304 │ │ │ │ + @ instruction: 0xf7fefc43 │ │ │ │ + orrcs fp, r0, #49, 30 @ 0xc4 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r7, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - blcs 0xb64f0 │ │ │ │ - mcrge 4, 3, pc, cr14, cr14, {3} @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + blcs 0xb63fc │ │ │ │ + mcrge 4, 3, pc, cr10, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x3eb4ce │ │ │ │ - svclt 0x001cf7fe │ │ │ │ + blx 0x2eb3de │ │ │ │ + svclt 0x0018f7fe │ │ │ │ @ instruction: 0xf67f2a1f │ │ │ │ ldrdcs sl, [r1, -ip] │ │ │ │ - blx 0xfbd78 │ │ │ │ + blx 0xfbc88 │ │ │ │ vhsub.s8 d31, d0, d2 │ │ │ │ andmi r4, sl, #1073741827 @ 0x40000003 │ │ │ │ - stclge 4, cr15, [fp], {127} @ 0x7f │ │ │ │ + stclge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ svcmi 0x0050f412 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - stclge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ + stclge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ orrcs lr, r0, #212860928 @ 0xcb00000 │ │ │ │ tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ vsubl.s8 q9, d30, d0 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf7ffae4b │ │ │ │ - andcs fp, r1, #532480 @ 0x82000 │ │ │ │ + @ instruction: 0xf7ffae47 │ │ │ │ + andcs fp, r1, #499712 @ 0x7a000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #25540 @ 0x63c4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xad544 │ │ │ │ - strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfffeb53e │ │ │ │ - mcrlt 7, 7, pc, cr10, cr14, {7} @ │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwmi lr, #18893 @ 0x49cd │ │ │ │ + blx 0xffeeb44e │ │ │ │ + mcrlt 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #44, 6 @ 0xb0000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x10cdb28 │ │ │ │ + blcs 0x10cda38 │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr14, cr14, {3} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vst1.8 {d9-d12}, [r4], r4 │ │ │ │ - movwcs r6, #576 @ 0x240 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - svcvs 0x0040f5b2 │ │ │ │ - streq pc, [pc], #-4 @ 0xad598 │ │ │ │ - tstls r6, r8, lsl #6 │ │ │ │ - strls r9, [r5], #-775 @ 0xfffffcf9 │ │ │ │ - mcrge 4, 0, pc, cr12, cr14, {3} @ │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr10, cr14, {3} │ │ │ │ + @ instruction: 0xf0042300 │ │ │ │ + movwls r0, #29199 @ 0x720f │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + movwls r4, #33283 @ 0x8203 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + strbvs pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ + @ instruction: 0xf5b49206 │ │ │ │ + movwls r6, #20288 @ 0x4f40 │ │ │ │ + mcrge 4, 0, pc, cr8, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x36b58e │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr10, cr14, {7} │ │ │ │ + blx 0x26b49e │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr6, cr14, {7} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subvc pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - movwls r1, #33664 @ 0x8380 │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - @ instruction: 0xf0044304 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f84305 │ │ │ │ - @ instruction: 0xf7fefa77 │ │ │ │ - orrcs fp, r0, #2576 @ 0xa10 │ │ │ │ + @ instruction: 0xf0049307 │ │ │ │ + movwls r0, #21263 @ 0x530f │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + vsubw.u8 , q10, d0 │ │ │ │ + movwls r3, #33795 @ 0x8403 │ │ │ │ + @ instruction: 0xf7f89404 │ │ │ │ + @ instruction: 0xf7fefa73 │ │ │ │ + orrcs fp, r0, #2512 @ 0x9d0 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r7, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - blcs 0xb6618 │ │ │ │ - ldclge 4, cr15, [sl, #504] @ 0x1f8 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + blcs 0xb6524 │ │ │ │ + ldclge 4, cr15, [r6, #504] @ 0x1f8 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf8faf7f9 │ │ │ │ - mcrlt 7, 4, pc, cr6, cr14, {7} @ │ │ │ │ + @ instruction: 0xf8f6f7f9 │ │ │ │ + mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d4 │ │ │ │ - @ instruction: 0xf0044103 │ │ │ │ - tstls r5, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + tstls r5, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009404 │ │ │ │ vst1.8 {d24-d27}, [pc :64], r3 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ andhi pc, r2, #0 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 q8, d0, d13 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fefabd │ │ │ │ - @ instruction: 0xf44fbe59 │ │ │ │ + @ instruction: 0xf7fefab9 │ │ │ │ + @ instruction: 0xf44fbe55 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ addhi pc, r1, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ msrhi R11_fiq, r0 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ @ instruction: 0xf5b38238 │ │ │ │ @ instruction: 0xf47e7f40 │ │ │ │ - @ instruction: 0xf3c4ad8d │ │ │ │ - andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ - subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - @ instruction: 0xf5b24103 │ │ │ │ - @ instruction: 0xf0046f40 │ │ │ │ - movwls r0, #33807 @ 0x840f │ │ │ │ - movwls r9, #28934 @ 0x7106 │ │ │ │ - @ instruction: 0xf47e9405 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + movwcs sl, #3465 @ 0xd89 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r9, r5, #469762048 @ 0x1c000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + vst2.8 {d3-d6}, [r4], r3 │ │ │ │ + andls r6, r6, #64, 8 @ 0x40000000 │ │ │ │ + svcvs 0x0040f5b4 │ │ │ │ + @ instruction: 0xf47e9304 │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fefa65 │ │ │ │ - stmdbge r4, {r0, r3, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefa61 │ │ │ │ + stmdbge r4, {r0, r2, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d2, d24 │ │ │ │ vsubl.s8 q11, d16, d13 │ │ │ │ vsubl.u8 q8, d4, d10 │ │ │ │ - movwls r3, #17155 @ 0x4303 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ movwls r1, #29636 @ 0x73c4 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xad6f8 │ │ │ │ - movwmi lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf9e6f7f8 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr0, cr14, {7} │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d5 │ │ │ │ + movwls r4, #25348 @ 0x6304 │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r4], #-776 @ 0xfffffcf8 │ │ │ │ + @ instruction: 0xf9e2f7f8 │ │ │ │ + mcrlt 7, 0, pc, cr12, cr14, {7} @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d4 │ │ │ │ - @ instruction: 0xf0044103 │ │ │ │ - tstls r5, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + tstls r5, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009404 │ │ │ │ vhsub.s8 d8, d16, d30 │ │ │ │ @ instruction: 0xf5b380b6 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b3829e │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b38290 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fefacb │ │ │ │ - vqrdmulh.s , q10, d3[4] │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r1, r4, #196, 6 @ 0x10000003 │ │ │ │ - vmlal.u q8, d20, d2[5] │ │ │ │ - movwls r4, #29187 @ 0x7203 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - movwls r1, #33664 @ 0x8380 │ │ │ │ + @ instruction: 0xf7fefac7 │ │ │ │ + @ instruction: 0xf3c4bddf │ │ │ │ + vsubl.u8 , d20, d0 │ │ │ │ + rsceq r1, r6, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf53e9306 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf53e9304 │ │ │ │ + stmdbge r4, {r0, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fef8c1 │ │ │ │ - @ instruction: 0xf649bdcb │ │ │ │ + @ instruction: 0xf7fef8bd │ │ │ │ + @ instruction: 0xf649bdc7 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a71024 │ │ │ │ - @ instruction: 0xf7fefde1 │ │ │ │ - blcs 0x89d3c8 │ │ │ │ + @ instruction: 0xf7fefe59 │ │ │ │ + blcs 0x89d2c0 │ │ │ │ stcge 6, cr15, [r1, #508] @ 0x1fc │ │ │ │ andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf413813d │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ - ldrb sl, [r0, #-3062]! @ 0xfffff40a │ │ │ │ + ldrb sl, [r0, #-3064]! @ 0xfffff408 │ │ │ │ @ instruction: 0xf67f2b1f │ │ │ │ - blcc 0x8d8d88 │ │ │ │ + blcc 0x8d8c98 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13dc0c │ │ │ │ + blx 0x13db1c │ │ │ │ andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ msrhi CPSR_fsc, r0, asr #32 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ - bcs 0x8a6d64 │ │ │ │ + stcge 4, cr15, [sl], {127} @ 0x7f │ │ │ │ + bcs 0x8a6c74 │ │ │ │ ldclge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - bcc 0x8b5bfc │ │ │ │ + bcc 0x8b5b0c │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f420a │ │ │ │ @ instruction: 0xf412ac41 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ strb sl, [sl, #-3131] @ 0xfffff3c5 │ │ │ │ @ instruction: 0xf67f2b1f │ │ │ │ - blcc 0x8d8d3c │ │ │ │ + blcc 0x8d8c4c │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13dc58 │ │ │ │ + blx 0x13db68 │ │ │ │ andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ rschi pc, sl, r0, asr #32 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ stcge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ movwcs lr, #1335 @ 0x537 │ │ │ │ - bllt 0x2eb83c │ │ │ │ + bllt 0x22b74c │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2784 @ 0xae0 │ │ │ │ - bllt 0x13eb848 │ │ │ │ + movwcs fp, #2779 @ 0xadb │ │ │ │ + bllt 0x13eb758 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - stcge 4, cr15, [sl], #504 @ 0x1f8 │ │ │ │ + stcge 4, cr15, [r6], #504 @ 0x1f8 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x43a39204 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47e9205 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r7, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0x43a39205 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47e9204 │ │ │ │ + stmdbge r4, {r0, r3, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fef8f1 │ │ │ │ - movwcs fp, #7499 @ 0x1d4b │ │ │ │ + @ instruction: 0xf7fef8ed │ │ │ │ + movwcs fp, #7495 @ 0x1d47 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fefb1d │ │ │ │ - @ instruction: 0xf44fbd43 │ │ │ │ + @ instruction: 0xf7fefb19 │ │ │ │ + @ instruction: 0xf44fbd3f │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ bichi pc, r7, r0 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r4, {r0, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 q10, d16, d1 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fefa13 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefa0f │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0x6b8bc │ │ │ │ - stclt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0xfff6b7cc │ │ │ │ + stclt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fefaf7 │ │ │ │ - @ instruction: 0xf44fbd1d │ │ │ │ + @ instruction: 0xf7fefaf3 │ │ │ │ + @ instruction: 0xf44fbd19 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ teqphi r6, r0 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fac5b │ │ │ │ + @ instruction: 0xf44fac57 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf00443a3 │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ - mcrrge 4, 7, pc, lr, cr14 @ │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ + mcrrge 4, 7, pc, sl, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - ldcllt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ + stc2l 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ + ldcllt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r7, #4, 18 @ 0x10000 │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7f89406 │ │ │ │ - @ instruction: 0xf7feff5d │ │ │ │ - andcs fp, r1, #59648 @ 0xe900 │ │ │ │ + andls r2, r6, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldrmi r9, [sl], -r4, lsl #4 │ │ │ │ + streq pc, [pc], #-4 @ 0xad858 │ │ │ │ + @ instruction: 0xf7f89405 │ │ │ │ + @ instruction: 0xf7feff59 │ │ │ │ + andcs fp, r1, #58624 @ 0xe500 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfefeb940 │ │ │ │ - stcllt 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ + blx 0xfeeeb850 │ │ │ │ + ldcllt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4. {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - stcge 4, cr15, [r0], #-504 @ 0xfffffe08 │ │ │ │ + ldcge 4, cr15, [ip], {126} @ 0x7e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbseq pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf9b2f7f8 │ │ │ │ - stcllt 7, cr15, [sl], {254} @ 0xfe │ │ │ │ + @ instruction: 0xf9aef7f8 │ │ │ │ + stcllt 7, cr15, [r6], {254} @ 0xfe │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000428b │ │ │ │ addsmi r8, r3, #-2147483604 @ 0x8000002c │ │ │ │ - stcge 4, cr15, [ip], {126} @ 0x7e │ │ │ │ + stcge 4, cr15, [r8], {126} @ 0x7e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbsvs pc, r9, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf99ef7f8 │ │ │ │ - ldclt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xf99af7f8 │ │ │ │ + ldclt 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000428b │ │ │ │ addsmi r8, r3, #48, 2 │ │ │ │ - blge 0xffeeabc4 │ │ │ │ + blge 0xffdeaad4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcs pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf98af7f8 │ │ │ │ - stclt 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xf986f7f8 │ │ │ │ + ldclt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ - movwls r2, #17152 @ 0x4300 │ │ │ │ - blx 0xfff6b9ee │ │ │ │ - ldclt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + andls r4, r7, #201326592 @ 0xc000000 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs r9, #773 @ 0x305 │ │ │ │ + movwls r9, #17414 @ 0x4406 │ │ │ │ + blx 0xffe6b8fe │ │ │ │ + stclt 7, cr15, [sp], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - blcs 0xdc678 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr5, cr14, {1} │ │ │ │ - stmdalt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + blcs 0xdc588 │ │ │ │ + mcrge 4, 7, pc, cr13, cr14, {1} @ │ │ │ │ + stmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #16903 @ 0x4207 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xada28 │ │ │ │ - strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - mcr2 7, 3, pc, cr2, cr7, {7} @ │ │ │ │ - ldcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ + andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + strcs pc, [r1], #964 @ 0x3c4 │ │ │ │ + strls r9, [r7], #-772 @ 0xfffffcfc │ │ │ │ + mrc2 7, 2, pc, cr14, cr7, {7} │ │ │ │ + ldcllt 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2748 @ 0xabc │ │ │ │ - blt 0xff86ba3c │ │ │ │ + movwcs fp, #2750 @ 0xabe │ │ │ │ + blt 0xff8eb94c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbceq pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8ccf7f8 │ │ │ │ - stcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf8c8f7f8 │ │ │ │ + stcllt 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcvc pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8c2f7f8 │ │ │ │ - mrrclt 7, 15, pc, lr, cr14 @ │ │ │ │ + @ instruction: 0xf8bef7f8 │ │ │ │ + mrrclt 7, 15, pc, sl, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addne pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8b8f7f8 │ │ │ │ - mrrclt 7, 15, pc, r4, cr14 @ │ │ │ │ + @ instruction: 0xf8b4f7f8 │ │ │ │ + mrrclt 7, 15, pc, r0, cr14 @ │ │ │ │ movwvc pc, #63055 @ 0xf64f @ │ │ │ │ movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ vsubl.s8 q9, d0, d14 │ │ │ │ eormi r0, r3, r0, asr #4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - blmi 0xff2588e8 │ │ │ │ - blls 0x407b00 │ │ │ │ + blmi 0xff2587e8 │ │ │ │ + blls 0x407a10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0010300 │ │ │ │ - vshl.s8 q4, , │ │ │ │ - stmdbge r4, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vqshl.s8 d8, d30, d5 │ │ │ │ + stmdbge r4, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 , d0, d29 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef899 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef895 │ │ │ │ + stmdbge r4, {r0, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 , d0, d13 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef88f │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef88b │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmlal.s , d0, d1[7] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef885 │ │ │ │ - stmdbge r4, {r0, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef881 │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef87b │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef877 │ │ │ │ + stmdbge r4, {r0, r1, r4, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef871 │ │ │ │ - stmdbge r4, {r0, r2, r3, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef86d │ │ │ │ + stmdbge r4, {r0, r3, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f79406 │ │ │ │ - @ instruction: 0xf7fefd79 │ │ │ │ - @ instruction: 0xf44fbbf3 │ │ │ │ + @ instruction: 0xf0040205 │ │ │ │ + strls r0, [r6, #-1295] @ 0xfffffaf1 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d5 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r2, [r4, #-1153] @ 0xfffffb7f │ │ │ │ + @ instruction: 0xf7f79407 │ │ │ │ + @ instruction: 0xf7fefd75 │ │ │ │ + @ instruction: 0xf44fbbef │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf00443a3 │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ - blge 0xd6ad50 │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ + blge 0xc6ac60 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffccf7f9 │ │ │ │ - bllt 0xff8ebb5c │ │ │ │ + @ instruction: 0xffc8f7f9 │ │ │ │ + bllt 0xff7eba6c │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x43a39204 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47e9205 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0x43a39205 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47e9204 │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fefa7f │ │ │ │ - stmdbge r4, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefa7b │ │ │ │ + stmdbge r4, {r0, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vsubl.s8 q9, d16, d17 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f79406 │ │ │ │ - @ instruction: 0xf7fefd39 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0040205 │ │ │ │ + strls r0, [r6, #-1295] @ 0xfffffaf1 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d5 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r2, [r4, #-1153] @ 0xfffffb7f │ │ │ │ + @ instruction: 0xf7f79407 │ │ │ │ + @ instruction: 0xf7fefd35 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f79406 │ │ │ │ - @ instruction: 0xf7fefd1f │ │ │ │ - stmdbge r4, {r0, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0040205 │ │ │ │ + strls r0, [r6, #-1295] @ 0xfffffaf1 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d5 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r2, [r4, #-1153] @ 0xfffffb7f │ │ │ │ + @ instruction: 0xf7f79407 │ │ │ │ + @ instruction: 0xf7fefd1b │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vmlal.s q9, d16, d1[6] │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f79406 │ │ │ │ - @ instruction: 0xf7fefd05 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0040205 │ │ │ │ + strls r0, [r6, #-1295] @ 0xfffffaf1 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d5 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r2, [r4, #-1153] @ 0xfffffb7f │ │ │ │ + @ instruction: 0xf7f79407 │ │ │ │ + @ instruction: 0xf7fefd01 │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef85d │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef859 │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef853 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef84f │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmov.i32 d17, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef849 │ │ │ │ - stmdbge r4, {r0, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef845 │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 q10, d0, d29 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef83f │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef83b │ │ │ │ + stmdbge r4, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef835 │ │ │ │ - stmdbge r4, {r0, r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef831 │ │ │ │ + stmdbge r4, {r0, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 , d0, d25 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef82b │ │ │ │ - stmdbge r4, {r0, r1, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef827 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef821 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef81d │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s , d0, d1[5] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef817 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef813 │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmov.i32 d18, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef80d │ │ │ │ - stmdbge r4, {r0, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef809 │ │ │ │ + stmdbge r4, {r0, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 d18, d29, #64 │ │ │ │ - @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef803 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f7020a │ │ │ │ + @ instruction: 0xf7feffff │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ - @ instruction: 0xf7fefff9 │ │ │ │ - stmdbge r4, {r0, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefff5 │ │ │ │ + stmdbge r4, {r0, r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 , d0, d17 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ - @ instruction: 0xf7feffef │ │ │ │ - stmdbge r4, {r0, r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffeb │ │ │ │ + stmdbge r4, {r0, r1, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 q11, d0, d21 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ - @ instruction: 0xf7feffe5 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffe1 │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmlal.s q11, d16, d1[3] │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ - @ instruction: 0xf7feffdb │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffd7 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ - @ instruction: 0xf7feffd1 │ │ │ │ - stmdbge r4, {r0, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffcd │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ - @ instruction: 0xf7feffc7 │ │ │ │ - @ instruction: 0xf762badf │ │ │ │ - movwcs pc, #2763 @ 0xacb @ │ │ │ │ - ldmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7feffc3 │ │ │ │ + @ instruction: 0xf762badb │ │ │ │ + movwcs pc, #2883 @ 0xb43 @ │ │ │ │ + ldmlt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - strtmi fp, [r8], -r9, lsl #19 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf3c4b989 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + strtmi r5, [r8], -r0, lsl #6 │ │ │ │ + rsclt sl, r5, #4, 18 @ 0x10000 │ │ │ │ + andls r0, r8, #82 @ 0x52 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r6, #4, 18 @ 0x10000 │ │ │ │ - andls fp, r7, #536870926 @ 0x2000000e │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - andsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwls r0, #16493 @ 0x406d │ │ │ │ - strls r9, [r8, #-1029] @ 0xfffffbfb │ │ │ │ - stc2l 7, cr15, [r0, #-996]! @ 0xfffffc1c │ │ │ │ - blt 0xfefabda4 │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + vshl.s8 d19, d4, d5 │ │ │ │ + vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ + strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + strls r9, [r7, #-1024] @ 0xfffffc00 │ │ │ │ + ldc2l 7, cr15, [ip, #-996] @ 0xfffffc1c │ │ │ │ + blt 0xfeeabcb4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x1b29b8 │ │ │ │ + b 0x1b28c8 │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ eorsle r7, sp, r0, lsl #31 │ │ │ │ - bcs 0xe3f4c │ │ │ │ + bcs 0xe3e5c │ │ │ │ adchi pc, r1, r0 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x1ae750 │ │ │ │ + b 0x1ae660 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ - vand d8, d0, d2 │ │ │ │ - @ instruction: 0xf5b38157 │ │ │ │ + vand d8, d0, d3 │ │ │ │ + @ instruction: 0xf5b38158 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - vrhadd.s8 d8, d16, d2 │ │ │ │ - blcs 0xce5b8 │ │ │ │ - andhi pc, pc, #0 │ │ │ │ + vrhadd.s8 d8, d16, d3 │ │ │ │ + blcs 0xce4cc │ │ │ │ + andshi pc, r0, #0 │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x18e714 │ │ │ │ - subshi pc, sp, #0 │ │ │ │ + blcs 0x18e628 │ │ │ │ + subshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - @ instruction: 0xf414826f │ │ │ │ - @ instruction: 0xf0400300 │ │ │ │ - vrshr.u64 q12, , #60 │ │ │ │ - movwls r5, #33280 @ 0x8200 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r4, #25091 @ 0x6203 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - @ instruction: 0xf4142303 │ │ │ │ - movwls r4, #29296 @ 0x7270 │ │ │ │ - stmibge r6, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf4148270 │ │ │ │ + @ instruction: 0xf0400200 │ │ │ │ + vrshr.u64 q12, q11, #60 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0043207 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r5, r6, #0, 6 │ │ │ │ + rsbsmi pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + vsubw.u8 , q2, d4 │ │ │ │ + movwls r4, #21251 @ 0x5303 │ │ │ │ + stmibge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe46be1c │ │ │ │ - blt 0x1dabe34 │ │ │ │ + blx 0xfe36bd2c │ │ │ │ + blt 0x1cabd44 │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - adchi pc, ip, #0 │ │ │ │ + adchi pc, sp, #0 │ │ │ │ mvnshi pc, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stmdbeq r3!, {r2, r5, sl, pc}^ │ │ │ │ + stmdbeq r3!, {r0, r2, r5, sl, pc}^ │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf003817e │ │ │ │ - blcc 0xeea7c │ │ │ │ + @ instruction: 0xf0038175 │ │ │ │ + blcc 0xee98c │ │ │ │ vqdmulh.s d2, d1, d6 │ │ │ │ - andge r8, r1, #128, 4 │ │ │ │ + andge r8, r1, #1879048199 @ 0x70000007 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq pc, sl, r9, lsr r3 @ │ │ │ │ - ldrdeq pc, [sl], -r9 │ │ │ │ - andeq sp, sl, r9, ror sl │ │ │ │ - andeq pc, sl, fp, lsl #5 │ │ │ │ - andeq pc, sl, pc, lsl r2 @ │ │ │ │ - ldrdeq pc, [sl], -sp │ │ │ │ - muleq sl, pc, r1 @ │ │ │ │ + andeq pc, sl, r7, lsr r2 @ │ │ │ │ + ldrdeq pc, [sl], -r7 │ │ │ │ + andeq sp, sl, r9, lsl #19 │ │ │ │ + andeq pc, sl, r9, lsl #3 │ │ │ │ + andeq pc, sl, sp, lsl r1 @ │ │ │ │ + ldrdeq pc, [sl], -fp │ │ │ │ + muleq sl, sp, r0 │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #2473984 @ 0x25c000 │ │ │ │ + addcs sl, r0, #2408448 @ 0x24c000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - orrhi pc, ip, #0 │ │ │ │ - strhi pc, [r0, #-512]! @ 0xfffffe00 │ │ │ │ + orrhi pc, sp, #0 │ │ │ │ + strhi pc, [r3, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :256], ip │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :256] │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r5] @ │ │ │ │ - strhi pc, [r2], -r0, asr #4 │ │ │ │ + ldrbhi pc, [r8] @ │ │ │ │ + strhi pc, [r5], -r0, asr #4 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmax.s8 d8, d0, d22 │ │ │ │ - subcs r8, r0, #68157440 @ 0x4100000 │ │ │ │ + vmax.s8 d8, d0, d25 │ │ │ │ + subcs r8, r0, #70254592 @ 0x4300000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ rsbcs r8, r0, #168, 12 @ 0xa800000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ eorcs r8, r0, #261095424 @ 0xf900000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -r3, ror #18 │ │ │ │ + @ instruction: 0x4621a95f │ │ │ │ @ instruction: 0xf7f6a804 │ │ │ │ - stmdbge r4, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7feff47 │ │ │ │ - vmlsl.u8 , d4, d12 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - stmib sp, {sl, fp, ip, lr}^ │ │ │ │ - vsubw.u8 q14, q2, d4 │ │ │ │ - movwls r1, #37697 @ 0x9341 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ + @ instruction: 0xf7feff43 │ │ │ │ + @ instruction: 0xf004ba08 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + stmib sp, {r0, r1, r9, lr}^ │ │ │ │ + vsubw.u8 q9, q2, d6 │ │ │ │ movwls r1, #33732 @ 0x83c4 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - blcc 0x102c3c │ │ │ │ - vqdmulh.s d2, d0, d6 │ │ │ │ - ldm pc, {r2, r3, r5, r8, r9, pc}^ @ │ │ │ │ - tstpeq sp, #19 @ p-variant is OBSOLETE │ │ │ │ - mvneq r0, r7, lsr r3 │ │ │ │ - eorseq r0, r1, r6, asr #32 │ │ │ │ - andeq r0, r7, ip, lsl r0 │ │ │ │ - rscmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - mvnscc pc, #68, 4 @ 0x40000004 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - sadd16mi fp, sl, r8 │ │ │ │ - stmdbge r4, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fefadd │ │ │ │ - @ instruction: 0xf643b9d6 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - @ instruction: 0xf643020a │ │ │ │ - vbic.i32 d17, #256 @ 0x00000100 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r3, #21251 @ 0x5303 │ │ │ │ + movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + @ instruction: 0xf3c43b01 │ │ │ │ + @ instruction: 0xf8cd5c00 │ │ │ │ + blcs 0x25de88 │ │ │ │ + msrhi CPSR_fs, #0, 4 │ │ │ │ + @ instruction: 0xf013e8df │ │ │ │ + teqeq r7, #1946157056 @ 0x74000000 │ │ │ │ + subeq r0, r6, sp, ror #3 │ │ │ │ + andseq r0, ip, r1, lsr r0 │ │ │ │ + vhadd.s8 d16, d4, d7 │ │ │ │ + vmvn.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + vhsub.s8 d16, d4, d10 │ │ │ │ + vrsra.s64 d19, d9, #64 │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0xff2ebf80 │ │ │ │ - stmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andeq pc, r9, #70254592 @ 0x4300000 │ │ │ │ + blx 0xff6ebe68 │ │ │ │ + ldmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + rscseq pc, sp, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - orrseq pc, r5, #70254592 @ 0x4300000 │ │ │ │ + teqpne r1, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fefab3 │ │ │ │ - vst2.32 {d11,d13}, [r4 :128], ip │ │ │ │ - vqshl.s8 q9, , │ │ │ │ - @ instruction: 0xf2c03edd │ │ │ │ - @ instruction: 0xf5b40e05 │ │ │ │ - svclt 0x00142f5d │ │ │ │ - movwcs r2, #8961 @ 0x2301 │ │ │ │ - rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - movwcs r9, #768 @ 0x300 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - svclt 0x0008459c │ │ │ │ - @ instruction: 0xf7f94672 │ │ │ │ - @ instruction: 0xf7fefa99 │ │ │ │ - @ instruction: 0xf3c4b992 │ │ │ │ - vmla.f , q2, d1[0] │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - tstls r9, r3, lsl #4 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - andls r2, r6, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - tstls r5, r3, lsl #2 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - eoreq r9, r1, #-1073741823 @ 0xc0000001 │ │ │ │ - bcs 0x4a307c │ │ │ │ - vst4.8 {d13-d16}, [r4 :128], r7 │ │ │ │ - @ instruction: 0xf5b4247f │ │ │ │ - svclt 0x00142f5d │ │ │ │ - strcs r2, [r2], #-1025 @ 0xfffffbff │ │ │ │ - vcge.s8 d27, d3, d11 │ │ │ │ - vrshr.s64 d23, d9, #64 │ │ │ │ - movwcs r0, #522 @ 0x20a │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fefb25 │ │ │ │ - @ instruction: 0xf643b968 │ │ │ │ - vsra.s64 q8, , #64 │ │ │ │ - @ instruction: 0xf643010a │ │ │ │ - vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ - blcs 0xae88c │ │ │ │ - strmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fefb11 │ │ │ │ - blcs 0xdc5cc │ │ │ │ - ldclge 4, cr15, [r7], {126} @ 0x7e │ │ │ │ - vshl.s8 d18, d1, d5 │ │ │ │ - vsubl.s8 q10, d16, d21 │ │ │ │ - ldrb r0, [sl, r5, lsl #4] │ │ │ │ - svceq 0x00c0f5b3 │ │ │ │ - addsmi sp, r3, #95 @ 0x5f │ │ │ │ - cmpphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - stmge ip, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x18e8ac │ │ │ │ - subhi pc, r5, #1 │ │ │ │ - @ instruction: 0xf0012b01 │ │ │ │ - eoreq r8, r7, #805306373 @ 0x30000005 │ │ │ │ - rsbhi pc, r4, #1073741824 @ 0x40000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsceq r9, r6, #1879048192 @ 0x70000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf53e2305 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r6, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7feff07 │ │ │ │ - vorr.i16 d27, #205 @ 0x00cd │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r5, r6, #0, 6 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #4, 6 @ 0x10000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r0, r7, #36, 4 @ 0x40000002 │ │ │ │ - strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - subsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fefab9 │ │ │ │ - @ instruction: 0xf643b8fc │ │ │ │ - vaddw.s8 q8, q0, d9 │ │ │ │ - @ instruction: 0xf643010a │ │ │ │ - vrshr.s64 d16, d5, #64 │ │ │ │ - blcs 0xae964 │ │ │ │ - strmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fefaa5 │ │ │ │ - vmul.i , q10, d0[6] │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - movwls r5, #27648 @ 0x6c00 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r2, #33539 @ 0x8303 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049305 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - movweq pc, #1044 @ 0x414 @ │ │ │ │ - vand d29, d3, d3 │ │ │ │ - vmull.p8 , d16, d13 │ │ │ │ - @ instruction: 0xf6430e0a │ │ │ │ - vsubl.s8 q8, d0, d1 │ │ │ │ - strcs r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrbtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fefa7b │ │ │ │ - vtst.8 d27, d20, d30 │ │ │ │ - vmlal.s q10, d16, d1[4] │ │ │ │ - vhsub.s8 d16, d4, d10 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + @ instruction: 0xf7fefac3 │ │ │ │ + @ instruction: 0xf643b9bc │ │ │ │ + vsubl.s8 q8, d0, d9 │ │ │ │ + @ instruction: 0xf643020a │ │ │ │ + vrsra.s64 d16, d5, #64 │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0x1a6c1b0 │ │ │ │ - stmialt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ - addsmi r0, r3, #32, 4 │ │ │ │ - svcge 0x00f0f47d │ │ │ │ + blx 0xfec6bebc │ │ │ │ + stmiblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrbtcs pc, [pc], #-1028 @ 0xadee0 @ │ │ │ │ + cdpcc 2, 13, cr15, cr13, cr5, {2} │ │ │ │ + cdpeq 2, 0, cr15, cr5, cr0, {6} │ │ │ │ + svccs 0x005df5b4 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + @ instruction: 0xf6432302 │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + ldrmi r4, [ip, #1576] @ 0x628 │ │ │ │ + ldrbtmi fp, [r2], -r8, lsl #30 │ │ │ │ + blx 0xfe5ebef0 │ │ │ │ + stmiblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + eoreq r9, r1, #1342177280 @ 0x50000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r8, #469762048 @ 0x1c000000 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x18e63c │ │ │ │ - teqphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - stmdage r4, {r0, r2, r4, r6, r8, pc} │ │ │ │ - @ instruction: 0xf7f54621 │ │ │ │ - eoreq pc, r0, #740 @ 0x2e4 │ │ │ │ - strhi pc, [r3, r0, lsl #2]! │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fef8a5 │ │ │ │ - vmlal.u8 , d20, d10 │ │ │ │ + andls r9, r9, #4, 6 @ 0x10000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldrle r9, [r5], #-518 @ 0xfffffdfa │ │ │ │ + eorle r2, r7, pc, lsl #20 │ │ │ │ + ldrbtcs pc, [pc], #-1028 @ 0xadf40 @ │ │ │ │ + svccs 0x005df5b4 │ │ │ │ + strcs fp, [r1], #-3860 @ 0xfffff0ec │ │ │ │ + tstlt fp, #33554432 @ 0x2000000 │ │ │ │ + addsvc pc, r9, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + blx 0x8ebf46 │ │ │ │ + stmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mvnseq pc, r3, asr #12 │ │ │ │ + smlabteq sl, r0, r2, pc @ │ │ │ │ + eorsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + svclt 0x00082b00 │ │ │ │ + strcs r4, [r1], #-1546 @ 0xfffff9f6 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + blx 0x3ebf6e │ │ │ │ + stmdblt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + strcs sl, [r1], #-3278 @ 0xfffff332 │ │ │ │ + adcmi pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf5b3e7da │ │ │ │ + subsle r0, pc, r0, asr #31 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + addcs r8, r0, #1073741845 @ 0x40000015 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + vmlal.u8 q13, d20, d7 │ │ │ │ + blcs 0x132cc0 │ │ │ │ + mvnshi pc, r1 │ │ │ │ + @ instruction: 0xf0012b03 │ │ │ │ + blcs 0x10e8b8 │ │ │ │ + subhi pc, sl, #1 │ │ │ │ + setend be │ │ │ │ + vmov.i32 q12, #51968 @ 0x0000cb00 │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ - andls r5, r6, #0, 24 │ │ │ │ - vsubl.u8 q8, d4, d22 │ │ │ │ - @ instruction: 0xf8cd1241 │ │ │ │ - andls ip, r9, #16 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + rsceq r2, r7, #201326592 @ 0xc000000 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + stmdage sl!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xff02f7f8 │ │ │ │ + ldmdblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + movwls r2, #29187 @ 0x7203 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strle r9, [ip], #-519 @ 0xfffffdf9 │ │ │ │ - strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ + movwls r1, #16961 @ 0x4241 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + eoreq r3, r4, #805306368 @ 0x30000000 │ │ │ │ + strle r9, [fp], #-518 @ 0xfffffdfa │ │ │ │ + stmdbge r4, {r0, sl, sp} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + blx 0xfedec01c │ │ │ │ + ldmlt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + tstpeq r9, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + smlabteq sl, r0, r2, pc @ │ │ │ │ + addseq pc, r5, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + svclt 0x00082b00 │ │ │ │ + strcs r4, [r1], #-1546 @ 0xfffff9f6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fefa25 │ │ │ │ - vst2.16 {d11-d12}, [r4 :128], r8 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, sl, sp} │ │ │ │ - svccs 0x005df5b4 │ │ │ │ - ldrbcc pc, [sp], #581 @ 0x245 @ │ │ │ │ - streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ - andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ - rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + blx 0xfe8ec044 │ │ │ │ + stmialt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + andls r9, r5, #469762048 @ 0x1c000000 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andsgt pc, r0, sp, asr #17 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r1, #37697 @ 0x9341 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ + tstle r3, r0, lsl #6 │ │ │ │ + cdpvc 2, 8, cr15, cr13, cr3, {2} │ │ │ │ + cdpeq 2, 0, cr15, cr10, cr0, {6} │ │ │ │ + andeq pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ + stmdbge r4, {r0, sl, sp} │ │ │ │ @ instruction: 0xf1bc4628 │ │ │ │ svclt 0x00080f00 │ │ │ │ - @ instruction: 0xf7f94622 │ │ │ │ - @ instruction: 0xf7fefa0b │ │ │ │ - strtmi fp, [r1], -lr, asr #16 │ │ │ │ - @ instruction: 0xf7f5a804 │ │ │ │ - @ instruction: 0xf44fffa3 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - @ instruction: 0xf5b3d009 │ │ │ │ - @ instruction: 0xf47d1f80 │ │ │ │ - stmdbge r4, {r0, r2, r3, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fefd87 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fefe97 │ │ │ │ - @ instruction: 0x4621b835 │ │ │ │ - @ instruction: 0xf7f5a804 │ │ │ │ - @ instruction: 0xf44fff89 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - addhi pc, lr, r0 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - svcge 0x0072f47d │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ - ldmdalt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff74f7f5 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andle r4, r9, r3, lsr #32 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - svcge 0x005ef47d │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ - stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr8, cr10, {7} @ │ │ │ │ - stmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addvc pc, sp, #805306372 @ 0x30000004 │ │ │ │ + strls r4, [r0], #-1650 @ 0xfffff98e │ │ │ │ + blx 0x1e6c098 │ │ │ │ + ldmlt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + rsbsmi pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - movweq pc, #5699 @ 0x1643 @ │ │ │ │ + orrscc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fdf8f7 │ │ │ │ - @ instruction: 0xf3c4bff0 │ │ │ │ - blcs 0x13304c │ │ │ │ - blcs 0x1a23c0 │ │ │ │ - subhi pc, r0, r1 │ │ │ │ - @ instruction: 0xf0012b01 │ │ │ │ - eoreq r8, r7, #74 @ 0x4a │ │ │ │ - addhi pc, sl, r1, lsl #2 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsceq r9, r6, #1879048192 @ 0x70000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf53d2305 │ │ │ │ - stmdbge r4, {r0, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdff63 │ │ │ │ - strtmi fp, [r1], -pc, asr #31 │ │ │ │ - @ instruction: 0xf7f5a804 │ │ │ │ - rsceq pc, r4, #372 @ 0x174 │ │ │ │ - svcge 0x0014f57d │ │ │ │ + @ instruction: 0xf7fefa61 │ │ │ │ + addcs fp, r0, #164, 16 @ 0xa40000 │ │ │ │ + eoreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + vqrdmlsh.s q13, q10, d3[6] │ │ │ │ + bcs 0x1329f8 │ │ │ │ + tstphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0002a03 │ │ │ │ + bcs 0x10e5d4 │ │ │ │ + cmpphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ + strtmi sl, [r1], -r4, lsl #16 │ │ │ │ + @ instruction: 0xf82ef7f6 │ │ │ │ + @ instruction: 0xf1000220 │ │ │ │ + andcs r8, r1, #40108032 @ 0x2640000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xffaec386 │ │ │ │ - svclt 0x00c1f7fd │ │ │ │ - svceq 0x0080f414 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf8a0f7f9 │ │ │ │ + stmlt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + eoreq r9, r6, #1342177280 @ 0x50000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andsgt pc, r0, sp, asr #17 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r9} │ │ │ │ - @ instruction: 0xf04f9207 │ │ │ │ - svclt 0x000b0401 │ │ │ │ - rsbvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - subseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf8a2f7f9 │ │ │ │ - svclt 0x009bf7fd │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr10, cr11, {7} │ │ │ │ - svclt 0x0096f7fd │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + strcs sp, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ + stmdbge r4, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + blx 0x8ec144 │ │ │ │ + stmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrbtcs pc, [pc], #-1028 @ 0xae168 @ │ │ │ │ + @ instruction: 0xf5b4a904 │ │ │ │ + vrecps.f32 q9, , │ │ │ │ + @ instruction: 0xf2c034dd │ │ │ │ + svclt 0x00140405 │ │ │ │ + andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ + @ instruction: 0xf6439200 │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ + strtmi r0, [r8], -sl, lsl #4 │ │ │ │ + svceq 0x0000f1bc │ │ │ │ + strtmi fp, [r2], -r8, lsl #30 │ │ │ │ + blx 0x26c178 │ │ │ │ + stmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 5, pc, cr6, cr5, {7} │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ + @ instruction: 0xf816f7f6 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andle r4, r9, r3, lsr #32 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + svcge 0x0088f47d │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + stc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr14, cr8, {7} @ │ │ │ │ - svclt 0x0089f7fd │ │ │ │ + mrc2 7, 4, pc, cr2, cr11, {7} │ │ │ │ + ldmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 6, pc, cr14, cr5, {7} │ │ │ │ + @ instruction: 0xfffcf7f5 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0004023 │ │ │ │ + @ instruction: 0xf5b3808e │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5aec9 │ │ │ │ - blcs 0xc7a660 │ │ │ │ - strthi pc, [sl], -r0, asr #4 │ │ │ │ - addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0xfe15a118 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r3, r4, r5, r9, sl, pc}^ @ │ │ │ │ - @ instruction: 0x063bf013 │ │ │ │ - @ instruction: 0x0637063b │ │ │ │ - @ instruction: 0x063d0637 │ │ │ │ - @ instruction: 0x4621063d │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + @ instruction: 0xf7fefd79 │ │ │ │ + @ instruction: 0x4621b81a │ │ │ │ + @ instruction: 0xf7f5a804 │ │ │ │ + @ instruction: 0xf44fffe7 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf5b3d009 │ │ │ │ + @ instruction: 0xf47d1f80 │ │ │ │ + stmdbge r4, {r0, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + @ instruction: 0xf7fefd41 │ │ │ │ + stmdbge r4, {r1, r2, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + @ instruction: 0xf7fefe23 │ │ │ │ + vadd.i8 d27, d3, d1 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ + @ instruction: 0xf643020a │ │ │ │ + vsubw.s8 q8, q0, d1 │ │ │ │ + @ instruction: 0xf1bc030a │ │ │ │ + svclt 0x00180f00 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf8f2f7f9 │ │ │ │ + svclt 0x00ebf7fd │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + andsle r2, sp, r2, lsl #22 │ │ │ │ + @ instruction: 0xf0012b03 │ │ │ │ + blcs 0x10e33c │ │ │ │ + subhi pc, r0, r1 │ │ │ │ + setend be │ │ │ │ + vaddl.u8 q12, d20, d1 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0043206 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + stmib sp, {r0, r1, r9, lr}^ │ │ │ │ + rsceq r2, r3, #4, 6 @ 0x10000000 │ │ │ │ + svcge 0x001cf53d │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xff5ef7f7 │ │ │ │ + svclt 0x00caf7fd │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xffcef7f5 │ │ │ │ + @ instruction: 0xf57d02e6 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + @ instruction: 0xf7fdfbe3 │ │ │ │ + @ instruction: 0xf414bfbc │ │ │ │ + @ instruction: 0xf3c40f80 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + vsubw.u8 q9, q2, d6 │ │ │ │ + andls r1, r8, #196, 4 @ 0x4000000c │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r5, r5, #0, 6 │ │ │ │ + streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ + vmax.f32 d27, d5, d11 │ │ │ │ + @ instruction: 0xf6466261 │ │ │ │ + vmov.i32 q8, #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 q8, d0, d5 │ │ │ │ + stmdbge r4, {r0, r2, r9} │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf7f99304 │ │ │ │ + @ instruction: 0xf7fdf89d │ │ │ │ + stmdbge r4, {r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fdfe35 │ │ │ │ + qadd8mi fp, r1, r1 │ │ │ │ + @ instruction: 0xf7f5a804 │ │ │ │ + movwcs pc, #3883 @ 0xf2b @ │ │ │ │ + stmdbge r4, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fdfee9 │ │ │ │ + strtmi fp, [r1], -r4, lsl #31 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - @ instruction: 0xf44ffebb │ │ │ │ + @ instruction: 0xf44fff51 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 5, pc, cr6, cr13, {3} @ │ │ │ │ + mcrge 4, 6, pc, cr4, cr13, {3} @ │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ vqdmulh.s d18, d0, d31 │ │ │ │ - @ instruction: 0xf1a3879b │ │ │ │ - bcs 0x26ee80 │ │ │ │ - svcge 0x0013f63e │ │ │ │ - blcs 0x1fd290 │ │ │ │ - ldrhi pc, [lr, r0, lsl #4] │ │ │ │ + @ instruction: 0xf1a38621 │ │ │ │ + bcs 0x26ed4c │ │ │ │ + svcge 0x0035f63e │ │ │ │ + blcs 0x1fd15c │ │ │ │ + ldrthi pc, [r2], -r0, lsl #4 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - streq r0, [lr, lr, lsl #15] │ │ │ │ - streq r0, [r6, r6, lsl #15] │ │ │ │ - @ instruction: 0x079e079e │ │ │ │ + @ instruction: 0x06320632 │ │ │ │ + strteq r0, [lr], -lr, lsr #12 │ │ │ │ + @ instruction: 0x06340634 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f59203 │ │ │ │ - @ instruction: 0xf44ffe97 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - bls 0x16f0f0 │ │ │ │ - andsle r4, r4, r3, lsr #32 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 4, pc, cr0, cr13, {3} @ │ │ │ │ - ldrdcc pc, [ip], r5 │ │ │ │ - ldmdble fp!, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ + @ instruction: 0xff2ef7f5 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf47d1f80 │ │ │ │ + @ instruction: 0xf8d5aea1 │ │ │ │ + blcs 0xc7a5b8 │ │ │ │ + ldrhi pc, [r1, r0, asr #4] │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0xfe15a088 │ │ │ │ - stmdale fp, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - stmdami r8, {r2, r3, r6, sl, fp, lr}^ │ │ │ │ - @ instruction: 0xf8d54e4e │ │ │ │ - stmdbcs pc!, {r2, r3, r7, ip} @ │ │ │ │ - @ instruction: 0xf1a1d90c │ │ │ │ - blcs 0x26f2ec │ │ │ │ - mrcge 6, 6, APSR_nzcv, cr13, cr14, {1} │ │ │ │ - stmdbcs r5, {r1, r7, r8, fp, ip, sp} │ │ │ │ - ldm pc, {r1, r2, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x7aa500 │ │ │ │ - svcne 0x001f1919 │ │ │ │ - @ instruction: 0xf67e291f │ │ │ │ - stmdbcc r0!, {r1, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - vhadd.s8 d20, d16, d10 │ │ │ │ - andmi r4, sl, #1073741827 @ 0x40000003 │ │ │ │ - @ instruction: 0xf412d105 │ │ │ │ - svclt 0x00184f50 │ │ │ │ - @ instruction: 0xf43e230e │ │ │ │ - andcs sl, r1, #3168 @ 0xc60 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr12, cr13, {7} │ │ │ │ - ldrb r2, [r6, r4, lsl #6]! │ │ │ │ - ldrb r2, [r4, r2, lsl #6]! │ │ │ │ - ldrb r2, [r2, r0, lsl #6]! │ │ │ │ - ldrb r2, [r0, r6, lsl #6]! │ │ │ │ - @ instruction: 0xf67e2b1f │ │ │ │ - blcc 0x8da014 │ │ │ │ + blcc 0xfe159fe0 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r2, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ + usad8eq r4, r3, r0 │ │ │ │ + ldrbeq r0, [ip, -r4, lsl #15]! │ │ │ │ + @ instruction: 0x0794077c │ │ │ │ + @ instruction: 0x46210794 │ │ │ │ + andls sl, r3, #4, 16 @ 0x40000 │ │ │ │ + @ instruction: 0xff0af7f5 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + eormi r9, r3, r3, lsl #20 │ │ │ │ + @ instruction: 0xf5b3d014 │ │ │ │ + @ instruction: 0xf47d1f80 │ │ │ │ + @ instruction: 0xf8d5ae7b │ │ │ │ + blcs 0xc7a604 │ │ │ │ + @ instruction: 0xf1a3d93b │ │ │ │ + bcs 0x26eddc │ │ │ │ + mcrge 6, 7, pc, cr13, cr14, {1} @ │ │ │ │ + blcs 0x1fd1ec │ │ │ │ + ldm pc, {r0, r1, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ + mcrrmi 0, 0, pc, ip, cr3 @ │ │ │ │ + cdpmi 8, 4, cr4, cr14, cr8, {2} │ │ │ │ + ldrdne pc, [ip], r5 │ │ │ │ + stmdble ip, {r0, r1, r2, r3, r5, r8, fp, sp} │ │ │ │ + orreq pc, r0, #1073741864 @ 0x40000028 │ │ │ │ + @ instruction: 0xf63e2b07 │ │ │ │ + stmibcc r2, {r2, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + ldmdale lr, {r0, r2, r8, fp, sp} │ │ │ │ + @ instruction: 0xf001e8df │ │ │ │ + ldmdbne r9, {r0, r1, r3, r4, r8, r9, fp, ip} │ │ │ │ + ldmdbcs pc, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip} @ │ │ │ │ + mrcge 6, 6, APSR_nzcv, cr1, cr14, {3} │ │ │ │ + addmi r3, sl, r0, lsr #18 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - andmi r4, sl, #154 @ 0x9a │ │ │ │ - @ instruction: 0xf412d10e │ │ │ │ - svclt 0x00184f50 │ │ │ │ - @ instruction: 0xf43e230e │ │ │ │ - andcs sl, r1, #168, 28 @ 0xa80 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe16c54e │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr13, cr13, {7} │ │ │ │ - ldrb r2, [r6, r4, lsl #6]! │ │ │ │ - ldrb r2, [r4, r0, lsl #6]! │ │ │ │ - ldrb r2, [r2, r2, lsl #6]! │ │ │ │ - ldrb r2, [r0, r6, lsl #6]! │ │ │ │ + tstle r5, sl, lsl #4 │ │ │ │ + svcmi 0x0050f412 │ │ │ │ + movwcs fp, #61208 @ 0xef18 │ │ │ │ + mcrge 4, 6, pc, cr5, cr14, {1} @ │ │ │ │ + stmdbge r4, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + @ instruction: 0xf7fdfca5 │ │ │ │ + movwcs fp, #20215 @ 0x4ef7 │ │ │ │ + movwcs lr, #10230 @ 0x27f6 │ │ │ │ + movwcs lr, #2036 @ 0x7f4 │ │ │ │ + movwcs lr, #26610 @ 0x67f2 │ │ │ │ + blcs 0x8a8410 │ │ │ │ + mrcge 6, 5, APSR_nzcv, cr3, cr14, {3} │ │ │ │ + vqdmulh.s d19, d0, d16 │ │ │ │ + addsmi r4, sl, sp, lsl #2 │ │ │ │ + tstle lr, sl, lsl #4 │ │ │ │ + svcmi 0x0050f412 │ │ │ │ + movwcs fp, #61208 @ 0xef18 │ │ │ │ + mcrge 4, 5, pc, cr7, cr14, {1} @ │ │ │ │ + stmdbge r4, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + @ instruction: 0xf7fdfb7d │ │ │ │ + movwcs fp, #20184 @ 0x4ed8 │ │ │ │ + movwcs lr, #2038 @ 0x7f6 │ │ │ │ + movwcs lr, #10228 @ 0x27f4 │ │ │ │ + movwcs lr, #26610 @ 0x67f2 │ │ │ │ + strcs lr, [r1], #-2032 @ 0xfffff810 │ │ │ │ + stmdbge r4, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xffcaf7f8 │ │ │ │ + mcrlt 7, 6, pc, cr3, cr13, {7} @ │ │ │ │ strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - subsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdffcf │ │ │ │ - strcs fp, [r1], #-3784 @ 0xfffff138 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xffc2f7f8 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr11, cr13, {7} │ │ │ │ + @ instruction: 0xf7fdffbd │ │ │ │ + stmdbge r4, {r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fdfe25 │ │ │ │ + @ instruction: 0xf404beb0 │ │ │ │ + @ instruction: 0xf5b30320 │ │ │ │ + eorle r0, r4, r0, lsl #30 │ │ │ │ + ldrbhi pc, [r8, #-512]! @ 0xfffffe00 @ │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + rsceq r8, r1, #645922816 @ 0x26800000 │ │ │ │ + ldrhi pc, [r2, -r0, lsl #2] │ │ │ │ + cmnpvs r6, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + @ instruction: 0xf0002b60 │ │ │ │ + @ instruction: 0xf5b3872f │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + blcs 0x10d021c │ │ │ │ + stclge 4, cr15, [r4, #500]! @ 0x1f4 │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr10, cr12, {7} @ │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr5, cr13, {7} │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - vhadd.s8 d13, d0, d20 │ │ │ │ - blcs 0xcfbcc │ │ │ │ - strhi pc, [r4, #0]! │ │ │ │ - @ instruction: 0xf10002e2 │ │ │ │ - vst1.8 {d8}, [r4 :64], ip │ │ │ │ - blcs 0x18c73b0 │ │ │ │ - ldrhi pc, [r8, -r0]! │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r2, -r0] @ │ │ │ │ - @ instruction: 0xf47d2b40 │ │ │ │ - movwcs sl, #7657 @ 0x1de9 │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - strls r3, [r4, #-1283] @ 0xfffffafd │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xae600 │ │ │ │ - strls r9, [r6], #-1285 @ 0xfffffafb │ │ │ │ - blx 0xffc6c5e6 │ │ │ │ - mcrlt 7, 4, pc, cr12, cr13, {7} @ │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r6, #4, 18 @ 0x10000 │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r1, r9, #268435460 @ 0x10000004 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ + streq pc, [pc, #-4] @ 0xae504 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r3, [r5, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f79404 │ │ │ │ + @ instruction: 0xf7fdfbe9 │ │ │ │ + vmull.p8 , d20, d7 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + strtmi r4, [r8], -r3, lsl #4 │ │ │ │ + andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf004a904 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ subseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0xae63c │ │ │ │ - strls r9, [r7], #-772 @ 0xfffffcfc │ │ │ │ - @ instruction: 0xf82af7f9 │ │ │ │ - mcrlt 7, 3, pc, cr13, cr13, {7} @ │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - ldcge 4, cr15, [r6, #500]! @ 0x1f4 │ │ │ │ - smlalbtne pc, r1, r4, r3 @ │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + vmls.f , q2, d1[0] │ │ │ │ + strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f99406 │ │ │ │ + @ instruction: 0xf7fdf825 │ │ │ │ + @ instruction: 0xf5b3be68 │ │ │ │ + @ instruction: 0xf47d0f20 │ │ │ │ + @ instruction: 0xf004adb1 │ │ │ │ + movwcs r0, #527 @ 0x20f │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r0, r3, r8, ip, pc}^ │ │ │ │ - tstcs r0, r4, lsl #4 │ │ │ │ - vaddw.u8 , q2, d6 │ │ │ │ - smlabtls r8, r4, r1, r1 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [lr], #1044 @ 0x414 │ │ │ │ - @ instruction: 0xf0009107 │ │ │ │ - @ instruction: 0xf5b484f5 │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - strcs sl, [r1], #-3485 @ 0xfffff263 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdffb7 │ │ │ │ - stmdbeq r2!, {r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - ldrle r0, [r7], #-737 @ 0xfffffd1f │ │ │ │ - andeq pc, r7, #2 │ │ │ │ - @ instruction: 0xf63d2a07 │ │ │ │ - movwge sl, #7561 @ 0x1d89 │ │ │ │ - @ instruction: 0xf022f853 │ │ │ │ - andeq lr, sl, pc, asr #16 │ │ │ │ - @ instruction: 0x000ac1b9 │ │ │ │ - andeq lr, sl, pc, lsl #16 │ │ │ │ - @ instruction: 0x000ac1b9 │ │ │ │ - ldrdeq lr, [sl], -sp │ │ │ │ - andeq lr, sl, r3, lsr #15 │ │ │ │ - andeq lr, sl, r9, asr #14 │ │ │ │ - andeq lr, sl, r7, lsl r7 │ │ │ │ - andeq pc, r3, #2 │ │ │ │ + movwls r9, #16904 @ 0x4208 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - tstcs r0, r1 │ │ │ │ - stmib sp, {r2, r4, lr}^ │ │ │ │ - eorsle r0, lr, r4, lsl #2 │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ + andls r0, r5, #-1644167168 @ 0x9e000000 │ │ │ │ + strbthi pc, [ip], #0 @ │ │ │ │ svceq 0x0080f5b4 │ │ │ │ - ldclge 4, cr15, [ip, #-500] @ 0xfffffe0c │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addsvc pc, r9, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf7f89300 │ │ │ │ - @ instruction: 0xf7fdff0b │ │ │ │ - vmull.p8 , d4, d4 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r4, r7, #201326592 @ 0xc000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - movwcs r2, #4869 @ 0x1305 │ │ │ │ - strtmi r0, [r8], -r7, ror #4 │ │ │ │ - stmdbge r4, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - andcs r4, r2, #27262976 @ 0x1a00000 │ │ │ │ - movwls sl, #2308 @ 0x904 │ │ │ │ - @ instruction: 0xff2af7f7 │ │ │ │ - stcllt 7, cr15, [ip, #1012]! @ 0x3f4 │ │ │ │ + ldcge 4, cr15, [r8, #500] @ 0x1f4 │ │ │ │ + stmdbge r4, {r0, sl, sp} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xffb2f7f8 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr15, cr13, {7} │ │ │ │ + rsceq r0, r0, #1605632 @ 0x188000 │ │ │ │ + @ instruction: 0xf002d418 │ │ │ │ + bcs 0x26edd4 │ │ │ │ + stcge 6, cr15, [r4, #244] @ 0xf4 │ │ │ │ + @ instruction: 0xf853a301 │ │ │ │ + svclt 0x0000f022 │ │ │ │ + andeq lr, sl, r5, ror #14 │ │ │ │ + andeq ip, sl, r1, asr #1 │ │ │ │ + andeq lr, sl, r5, lsr #14 │ │ │ │ + andeq ip, sl, r1, asr #1 │ │ │ │ + strdeq lr, [sl], -r3 │ │ │ │ + @ instruction: 0x000ae6b9 │ │ │ │ + andeq lr, sl, pc, asr r6 │ │ │ │ + andeq lr, sl, sp, lsr #12 │ │ │ │ + andeq pc, r3, #2 │ │ │ │ + vst1.8 {d25-d28}, [pc], r9 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0040240 │ │ │ │ + andcs r0, r1, pc, lsl #2 │ │ │ │ + vaddw.u8 , q2, d7 │ │ │ │ + tstls r6, r3, lsl #2 │ │ │ │ + bicne pc, r4, r4, asr #7 │ │ │ │ + tstls r8, r4, lsl r0 │ │ │ │ + tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + @ instruction: 0xf5b4d03e │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d3, d24 │ │ │ │ + vrshr.s64 d23, d9, #64 │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + @ instruction: 0xff04f7f8 │ │ │ │ + ldcllt 7, cr15, [sp, #1012]! @ 0x3f4 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049207 │ │ │ │ - movwls r0, #16911 @ 0x420f │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - andcs sp, r1, #-1073741820 @ 0xc0000004 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f79200 │ │ │ │ - @ instruction: 0xf7fdff13 │ │ │ │ - movwcs fp, #7637 @ 0x1dd5 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdfecf │ │ │ │ - strcs fp, [r1], #-3528 @ 0xfffff238 │ │ │ │ - andcs r2, r2, #0, 6 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xf7fdfefd │ │ │ │ - @ instruction: 0xf3c4bdbf │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r4, r7, #201326592 @ 0xc000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - @ instruction: 0xf4142303 │ │ │ │ - stmib sp, {r7, sl}^ │ │ │ │ - svclt 0x00092305 │ │ │ │ - strcs r2, [r0], #-769 @ 0xfffffcff │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ + svclt 0x00594628 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - movwcs fp, #7966 @ 0x1f1e │ │ │ │ + stmdbge r4, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7f79300 │ │ │ │ + @ instruction: 0xf7fdff23 │ │ │ │ + vqrdmulh.s , q10, d1[5] │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0043206 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + stmib sp, {r0, r1, r9, lr}^ │ │ │ │ + @ instruction: 0xf4142304 │ │ │ │ + tstle r3, r0, lsl #7 │ │ │ │ + stmdbge r4, {r0, r9, sp} │ │ │ │ + andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xff0cf7f7 │ │ │ │ + stcllt 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + mcr2 7, 6, pc, cr8, cr8, {7} @ │ │ │ │ + stcllt 7, cr15, [r1, #1012] @ 0x3f4 │ │ │ │ + movwcs r2, #1025 @ 0x401 │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr2 7, 7, pc, cr0, cr7, {7} @ │ │ │ │ - stclt 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ + mrc2 7, 7, pc, cr6, cr7, {7} │ │ │ │ + ldclt 7, cr15, [r8, #1012]! @ 0x3f4 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049207 │ │ │ │ - movwls r0, #16911 @ 0x420f │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [r0], #1044 @ 0x414 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + movwcs fp, #7945 @ 0x1f09 │ │ │ │ + stmdbge r4, {sl, sp} │ │ │ │ + svclt 0x001e461a │ │ │ │ + andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7f79400 │ │ │ │ + @ instruction: 0xf7fdfed9 │ │ │ │ + @ instruction: 0xf3c4bd9b │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + @ instruction: 0xf4142304 │ │ │ │ + stmdbge r4, {r7, r8, r9} │ │ │ │ movwcs fp, #3862 @ 0xf16 │ │ │ │ andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ + movwls r4, #1576 @ 0x628 │ │ │ │ + mcr2 7, 6, pc, cr0, cr7, {7} @ │ │ │ │ + stclt 7, cr15, [r2, #1012] @ 0x3f4 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf0044023 │ │ │ │ + @ instruction: 0xf5b3020f │ │ │ │ + andls r0, r6, #128, 30 @ 0x200 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r4, #3358720 @ 0x334000 │ │ │ │ + stmdale r0, {r2, r5, ip, lr, pc}^ │ │ │ │ + suble r2, sp, r0, lsl #22 │ │ │ │ + svcvc 0x0000f5b3 │ │ │ │ + ldcge 4, cr15, [r6], #500 @ 0x1f4 │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f79300 │ │ │ │ - @ instruction: 0xf7fdfec7 │ │ │ │ - @ instruction: 0xf44fbd89 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, asr #6 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - eorle r2, r4, r5, lsl #8 │ │ │ │ - blcs 0xe4938 │ │ │ │ - @ instruction: 0xf5b3d04d │ │ │ │ - @ instruction: 0xf47d7f00 │ │ │ │ - movwcs sl, #3261 @ 0xcbd │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdfc63 │ │ │ │ - @ instruction: 0xf640bd69 │ │ │ │ - eormi r6, r3, pc, lsl #6 │ │ │ │ - @ instruction: 0xf5b3d019 │ │ │ │ - @ instruction: 0xf47d7f00 │ │ │ │ - blmi 0xfef99b18 │ │ │ │ - blls 0x4088d0 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47f0300 │ │ │ │ - @ instruction: 0x4628a918 │ │ │ │ - pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fa40f0 │ │ │ │ - movwcs fp, #11831 @ 0x2e37 │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdfc45 │ │ │ │ - @ instruction: 0xf44fbd4b │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ - eormi r0, r3, pc, lsl #6 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strpl pc, [r0], #964 @ 0x3c4 │ │ │ │ - strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - stcge 4, cr15, [r8], {125} @ 0x7d │ │ │ │ + mrrc2 7, 15, pc, ip, cr7 @ │ │ │ │ + stcllt 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ + movwvs pc, #63040 @ 0xf640 @ │ │ │ │ + andsle r4, r9, r3, lsr #32 │ │ │ │ + svcvc 0x0000f5b3 │ │ │ │ + stcge 4, cr15, [r6], #500 @ 0x1f4 │ │ │ │ + ldmdavs sl, {r1, r3, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, sp, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + ldmdbge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + andlt r4, pc, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr0, cr10, {7} │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xb6c8a2 │ │ │ │ - ldclt 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ - andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - movwcs sl, #11387 @ 0x2c7b │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdfc21 │ │ │ │ - ldrmi fp, [sl], -r7, lsr #26 │ │ │ │ + ldc2 7, cr15, [lr], #-988 @ 0xfffffc24 │ │ │ │ + stcllt 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ + orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + @ instruction: 0xf5b35280 │ │ │ │ + @ instruction: 0xf3c42f70 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf47d4204 │ │ │ │ + stmdbge r4, {r0, r7, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fdfb23 │ │ │ │ + @ instruction: 0xf44fbd2f │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + ldclge 4, cr15, [r4], #-500 @ 0xfffffe0c │ │ │ │ + andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [sl], {247} @ 0xf7 │ │ │ │ stclt 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - cmncs r0, #26880 @ 0x6900 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ - svcne 0x0080f5b2 │ │ │ │ - vqadd.s8 , q0, │ │ │ │ - bcs 0x10ceb48 │ │ │ │ - subhi pc, r5, #0 │ │ │ │ - rschi pc, r7, #0, 4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0x462182f1 │ │ │ │ - @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdfbcb │ │ │ │ - @ instruction: 0xf404bd01 │ │ │ │ - @ instruction: 0xf5b20220 │ │ │ │ - eorle r0, r2, r0, lsl #30 │ │ │ │ - andshi pc, r1, #0, 4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - vmlal.u q12, d4, d0[0] │ │ │ │ - @ instruction: 0xf0041341 │ │ │ │ - rsceq r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - addhi pc, r4, #0, 2 │ │ │ │ - @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x18f3c0 │ │ │ │ - adcshi pc, r8, #0 │ │ │ │ - andls r2, r4, #1024 @ 0x400 │ │ │ │ - cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - movwhi pc, #20480 @ 0x5000 @ │ │ │ │ - @ instruction: 0xf47d43a3 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdf8fd │ │ │ │ - @ instruction: 0xf3c4bcd9 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ - strtmi r9, [r8], -r6, lsl #4 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f74628 │ │ │ │ + @ instruction: 0xf7fdfc13 │ │ │ │ + addsmi fp, r3, #1600 @ 0x640 │ │ │ │ + stclge 4, cr15, [r2], #-500 @ 0xfffffe0c │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ + b 0x1af448 │ │ │ │ + @ instruction: 0xf5b20203 │ │ │ │ + subsle r1, r9, r0, lsl #31 │ │ │ │ + addshi pc, r2, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002a40 │ │ │ │ + vhsub.s8 q4, q0, q1 │ │ │ │ + bcs 0xcf398 │ │ │ │ + rschi pc, r8, #0 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + stc2l 7, cr15, [r8], #980 @ 0x3d4 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + blx 0xff1ec81e │ │ │ │ + ldcllt 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ + eoreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + svceq 0x0000f5b2 │ │ │ │ + vhadd.s8 d13, d0, d18 │ │ │ │ + bcs 0xcf080 │ │ │ │ + eorshi pc, sp, #0 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + blcs 0x14f260 │ │ │ │ + addshi pc, sl, #0 │ │ │ │ + @ instruction: 0xf0002b03 │ │ │ │ + blcs 0x10f324 │ │ │ │ + vst1.8 {d25-d28}, [pc], r4 │ │ │ │ + vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + @ instruction: 0xf000030f │ │ │ │ + @ instruction: 0x43a382fc │ │ │ │ + stcge 4, cr15, [r4], #-500 @ 0xfffffe0c │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf8f6f7f6 │ │ │ │ + ldcllt 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ + stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r4, {r2, r9, ip, sp} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ - @ instruction: 0xf0040205 │ │ │ │ - movwls r0, #17423 @ 0x440f │ │ │ │ - @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fdfe77 │ │ │ │ - @ instruction: 0xf3c4bcba │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - andcs r3, pc, #4, 4 @ 0x40000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf6402306 │ │ │ │ - vsubw.s8 , q0, d15 │ │ │ │ - eormi r0, r3, r0, lsr #7 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + strls r2, [r8, #-1283] @ 0xfffffafd │ │ │ │ + strbne pc, [r1, #-964] @ 0xfffffc3c @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-1289 @ 0xfffffaf7 │ │ │ │ + mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ + ldclt 7, cr15, [r3], #1012 @ 0x3f4 │ │ │ │ + movwcs r2, #527 @ 0x20f │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + movwvc pc, #63040 @ 0xf640 @ │ │ │ │ + moveq pc, #192, 4 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ - mulsle sp, r3, r2 │ │ │ │ - andvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0x81a2f200 │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r5], #-260 @ 0xfffffefc │ │ │ │ + @ instruction: 0xf640d01d │ │ │ │ + vhsub.s8 d6, d0, d15 │ │ │ │ + vsra.s64 d24, d15, #64 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + eorhi pc, r8, #0 │ │ │ │ + andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf640822b │ │ │ │ - vsubl.s8 , d0, d15 │ │ │ │ + @ instruction: 0xf6408255 │ │ │ │ + vsubl.s8 q10, d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - subshi pc, lr, #0 │ │ │ │ - andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r0, #224256 @ 0x36c00 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [lr], {251} @ 0xfb │ │ │ │ - stclt 7, cr15, [r8], {253} @ 0xfd │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ + blge 0xff5ebb10 │ │ │ │ + stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fdfcc7 │ │ │ │ - smlalbbcs fp, r0, r1, ip │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andsle r4, r2, sl, lsl #5 │ │ │ │ - @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x232081b8 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0x4621abbf │ │ │ │ - @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdf835 │ │ │ │ - strtmi fp, [r1], -r8, ror #24 │ │ │ │ - @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdf873 │ │ │ │ - vmov.i32 , #52991 @ 0x0000ceff │ │ │ │ - @ instruction: 0xf0043303 │ │ │ │ - andcs r0, pc, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0x3c05e9cd │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d7 │ │ │ │ - movwls r4, #17155 @ 0x4303 │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ + andcs fp, r1, #33024 @ 0x8100 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + stc2l 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + ldcllt 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #16, 2 │ │ │ │ + addsmi sp, sl, #18 │ │ │ │ + @ instruction: 0x81b5f000 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ + blge 0xfeeebb48 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + mrrc2 7, 15, pc, r0, cr5 @ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf82ef7fa │ │ │ │ + stcllt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + mcrr2 7, 15, pc, r6, cr5 @ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf86cf7fa │ │ │ │ + mrrclt 7, 15, pc, r7, cr13 @ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs r9, #62212 @ 0xf304 │ │ │ │ + b 0x1b7188 │ │ │ │ + stmib sp, {r0, r1, sl, fp}^ │ │ │ │ + vst2.8 {d12-d15}, [r4], r6 │ │ │ │ + andls r0, r8, #32, 6 @ 0x80000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - @ instruction: 0xf5b3d016 │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf8d5ab95 │ │ │ │ - smmlseq pc, r0, r0, r3 @ │ │ │ │ - blge 0xfe4ec090 │ │ │ │ - movweq pc, #4116 @ 0x1014 @ │ │ │ │ - svcge 0x00c5f47d │ │ │ │ - stmdbge r4, {r0, r1, r9, sp} │ │ │ │ - @ instruction: 0xf10c4628 │ │ │ │ - strls r0, [r7], #-1025 @ 0xfffffbff │ │ │ │ - @ instruction: 0xf85cf7fc │ │ │ │ - ldclt 7, cr15, [r5], #-1012 @ 0xfffffc0c │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andsle r9, r6, r5, lsl #4 │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + blge 0xfe46bb9c │ │ │ │ + ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ + @ instruction: 0xf57d075b │ │ │ │ + @ instruction: 0xf014ab89 │ │ │ │ + @ instruction: 0xf47d0301 │ │ │ │ + andcs sl, r3, #744 @ 0x2e8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x1decab0 │ │ │ │ - ldclt 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ - andsle r2, lr, r0, ror #22 │ │ │ │ - adcshi pc, fp, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x10cef10 │ │ │ │ - tstphi ip, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0xf3c4ab6f │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - @ instruction: 0xf4143203 │ │ │ │ - stmib sp, {r5, r8, r9, sl, fp}^ │ │ │ │ - @ instruction: 0xf0043204 │ │ │ │ - movwls r0, #25359 @ 0x630f │ │ │ │ - blge 0x196bcec │ │ │ │ - stmdbge r4, {r1, r5, r6, r7, r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fdfb07 │ │ │ │ - strtmi fp, [r1], -lr, lsl #24 │ │ │ │ - @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfaa9 │ │ │ │ - vmull.u8 , d4, d5 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - andcs r3, pc, #4, 4 @ 0x40000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwcs r2, #62214 @ 0xf306 │ │ │ │ - moveq pc, #192, 4 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ - blge 0x106bd34 │ │ │ │ - stmdbge r4, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfc31 │ │ │ │ - svclt 0x0000bbeb │ │ │ │ + streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ + @ instruction: 0xf7fc9407 │ │ │ │ + @ instruction: 0xf7fdf855 │ │ │ │ + stmdbge r4, {r1, r2, r3, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fdfa6d │ │ │ │ + blcs 0x18dda80 │ │ │ │ + vqadd.s8 d13, d0, d14 │ │ │ │ + blcs 0x8cecc4 │ │ │ │ + mrshi pc, (UNDEF: 12) @ │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + blcs 0xcee54 │ │ │ │ + blge 0x1aebbe8 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf4149304 │ │ │ │ + @ instruction: 0xf3c40f20 │ │ │ │ + andls r3, r6, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf47d9305 │ │ │ │ + rsccs sl, r2, #93184 @ 0x16c00 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + blx 0xec9fa │ │ │ │ + stclt 7, cr15, [r7], {253} @ 0xfd │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0xfeeec9fa │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + blx 0xfe96ca18 │ │ │ │ + bllt 0x6ca24 │ │ │ │ + movwcs r2, #527 @ 0x20f │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + vsubw.s8 q9, q0, d15 │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ + eormi r0, r3, r0, lsl #5 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + vrshr.u64 d20, d3, #60 │ │ │ │ + tstls r4, r3, lsl #8 │ │ │ │ + @ instruction: 0xf47d9405 │ │ │ │ + andcs sl, r2, #56320 @ 0xdc00 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + stc2 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + bllt 0xff9eca58 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - mlasle r0, r3, r2, r4 │ │ │ │ + mlale pc, r3, r2, r4 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - vldr d10, [pc, #156] @ 0xaec0c │ │ │ │ - andcs r7, pc, #211968 @ 0x33c00 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - vaddw.s8 q9, q0, d15 │ │ │ │ - stmib sp, {r7, r8}^ │ │ │ │ - bleq 0x97db9c │ │ │ │ - addmi r4, ip, #20 │ │ │ │ - blvc 0x26a1c8 │ │ │ │ - addsmi sp, r4, #69 @ 0x45 │ │ │ │ - blge 0x4ebd90 │ │ │ │ - ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ - @ instruction: 0xf57d0750 │ │ │ │ - @ instruction: 0xf013ab0b │ │ │ │ - @ instruction: 0xf47d0301 │ │ │ │ - andcs sl, r3, #64, 30 @ 0x100 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ - @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fdfe0d │ │ │ │ - vldr d11, [pc, #704] @ 0xaee84 │ │ │ │ - @ instruction: 0xf3c47bba │ │ │ │ + andcs sl, pc, #33792 @ 0x8400 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.s8 q9, q0, d6 │ │ │ │ + vsubl.u8 q8, d20, d16 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ - movwcs r3, #64516 @ 0xfc04 │ │ │ │ - moveq pc, #192, 4 │ │ │ │ - andcs r0, pc, #33792 @ 0x8400 │ │ │ │ + tstcs pc, r3, lsl #24 │ │ │ │ + orreq pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0x3c04e9cd │ │ │ │ + andsmi r0, r4, r3, lsr #22 │ │ │ │ + suble r4, r4, ip, lsl #5 │ │ │ │ + @ instruction: 0xf47d4294 │ │ │ │ + @ instruction: 0xf8d5ab0b │ │ │ │ + smmlseq r4, r0, r0, r2 │ │ │ │ + blge 0x26c0ac │ │ │ │ + movweq pc, #4115 @ 0x1013 @ │ │ │ │ + svcge 0x0037f47d │ │ │ │ + stmdbge r4, {r0, r1, r9, sp} │ │ │ │ + @ instruction: 0xf10c4628 │ │ │ │ + strls r0, [r6], #-1025 @ 0xfffffbff │ │ │ │ + mcr2 7, 0, pc, cr8, cr11, {7} @ │ │ │ │ + bllt 0xfebacac8 │ │ │ │ + movwcs r2, #527 @ 0x20f │ │ │ │ + stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0x3c04e9cd │ │ │ │ + vsubw.s8 q9, q0, d15 │ │ │ │ + bleq 0x8ef970 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r4, #28 │ │ │ │ - blvc 0x26a21c │ │ │ │ addsmi sp, ip, #21 │ │ │ │ - bge 0xffa6bde4 │ │ │ │ + bge 0xff96bcf4 │ │ │ │ smullscc pc, r3, r5, r8 @ │ │ │ │ - @ instruction: 0xf57d07de │ │ │ │ - strbeq sl, [ip, r1, ror #21] │ │ │ │ - svcge 0x0017f53d │ │ │ │ + @ instruction: 0xf57d07df │ │ │ │ + @ instruction: 0x07ceaadd │ │ │ │ + svcge 0x000ff53d │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fdfde3 │ │ │ │ - stmdbge r4, {r1, r2, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfddf │ │ │ │ + stmdbge r4, {r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdff85 │ │ │ │ - stmdbge r4, {r0, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdff81 │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdff5f │ │ │ │ - @ instruction: 0x4621bb7b │ │ │ │ + @ instruction: 0xf7fdff5b │ │ │ │ + @ instruction: 0x4621bb77 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdf8bd │ │ │ │ - @ instruction: 0xf5b3bb70 │ │ │ │ + @ instruction: 0xf7fdf8b9 │ │ │ │ + @ instruction: 0xf5b3bb6c │ │ │ │ eorle r6, ip, r0, asr #30 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - bge 0xfee6be44 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - stmib sp, {r0, r1, r2, r3, r9, sl, sp}^ │ │ │ │ - movwcs r3, #3077 @ 0xc05 │ │ │ │ - movwvs lr, #31181 @ 0x79cd │ │ │ │ + bge 0xfed6bd54 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vst2.8 {d9-d12}, [r4], r4 │ │ │ │ - @ instruction: 0xf5b30320 │ │ │ │ - suble r0, r7, r0, lsl #30 │ │ │ │ + movwcs r9, #62212 @ 0xf304 │ │ │ │ + b 0x1b736c │ │ │ │ + stmib sp, {r0, r1, sl, fp}^ │ │ │ │ + vst2.8 {d12-d15}, [r4], r6 │ │ │ │ + andls r0, r8, #32, 6 @ 0x80000000 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + suble r9, r7, r5, lsl #4 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - bge 0xfe8ebe70 │ │ │ │ + bge 0xfe7ebd80 │ │ │ │ smullscc pc, r3, r5, r8 @ │ │ │ │ - @ instruction: 0xf57d07d8 │ │ │ │ - @ instruction: 0x07e1aa9b │ │ │ │ - mrcge 5, 6, APSR_nzcv, cr1, cr13, {1} │ │ │ │ + @ instruction: 0xf57d07d9 │ │ │ │ + @ instruction: 0x07e2aa97 │ │ │ │ + mcrge 5, 6, pc, cr9, cr13, {1} @ │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ - @ instruction: 0xf7fdff67 │ │ │ │ - @ instruction: 0xf004bb40 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - andcs r3, pc, #4, 4 @ 0x40000000 │ │ │ │ + @ instruction: 0xf7fdff63 │ │ │ │ + andcs fp, pc, #60, 22 @ 0xf000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r6 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r2, #487424 @ 0x77000 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0xf0044293 │ │ │ │ + tstls r4, pc, lsl #8 │ │ │ │ + @ instruction: 0xf47d9405 │ │ │ │ + andcs sl, r2, #471040 @ 0x73000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xffc6ccc4 │ │ │ │ - bllt 0x9eccd0 │ │ │ │ + blx 0xffb6cbd4 │ │ │ │ + bllt 0x8ecbe0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x176ccb8 │ │ │ │ + blx 0xff4ecbc8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf878f7fa │ │ │ │ - bllt 0x72cce4 │ │ │ │ + @ instruction: 0xf874f7fa │ │ │ │ + bllt 0x62cbf4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x14ecccc │ │ │ │ + blx 0xff26cbdc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf932f7fa │ │ │ │ - bllt 0x4eccf8 │ │ │ │ + @ instruction: 0xf92ef7fa │ │ │ │ + bllt 0x3ecc08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf92cf7fc │ │ │ │ - bllt 0x36cd04 │ │ │ │ + @ instruction: 0xf928f7fc │ │ │ │ + bllt 0x26cc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x10eccec │ │ │ │ + blx 0xfee6cbfc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf962f7fb │ │ │ │ - bllt 0xecd18 │ │ │ │ + @ instruction: 0xf95ef7fb │ │ │ │ + blt 0xfffecc28 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ mulle ip, r3, r2 │ │ │ │ andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdbge r4, {r0, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfe2f │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfe2b │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfe59 │ │ │ │ - @ instruction: 0xf5b2bae9 │ │ │ │ + @ instruction: 0xf7fdfe55 │ │ │ │ + @ instruction: 0xf5b2bae5 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf004aa31 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - movwls r5, #20736 @ 0x5100 │ │ │ │ + @ instruction: 0xf004aa2d │ │ │ │ + movwls r0, #21007 @ 0x520f │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + movwls r2, #16899 @ 0x4203 │ │ │ │ svccs 0x0070f414 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r2, r8, ip, pc}^ │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf47d3208 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf47d9306 │ │ │ │ + stmdbge r4, {r0, r3, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf989 │ │ │ │ - strtmi fp, [r1], -sl, asr #21 │ │ │ │ + @ instruction: 0xf7fdf985 │ │ │ │ + strtmi fp, [r1], -r6, asr #21 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfd67 │ │ │ │ - strtmi fp, [r1], -r1, asr #21 │ │ │ │ + @ instruction: 0xf7fdfd63 │ │ │ │ + @ instruction: 0x4621babd │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fdff13 │ │ │ │ - @ instruction: 0xf3c4bab6 │ │ │ │ - rsceq r1, r2, #67108865 @ 0x4000001 │ │ │ │ - blcs 0x163dfc │ │ │ │ - blcs 0x1a2e6c │ │ │ │ - ldmibge sl!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fdff0f │ │ │ │ + @ instruction: 0xf3c4bab2 │ │ │ │ + rsceq r1, r6, #67108865 @ 0x4000001 │ │ │ │ + blcs 0x163d0c │ │ │ │ + blcs 0x1a2d7c │ │ │ │ + ldmibge r6!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0040a23 │ │ │ │ strtmi r0, [r8], -pc, lsl #2 │ │ │ │ addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ @ instruction: 0xf7fa4319 │ │ │ │ - @ instruction: 0xf7fdfbab │ │ │ │ - andcs fp, r0, #663552 @ 0xa2000 │ │ │ │ - andls r9, r6, #603979776 @ 0x24000000 │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - movwls r2, #16899 @ 0x4203 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - @ instruction: 0xf47d9207 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfba7 │ │ │ │ + @ instruction: 0xf004ba9e │ │ │ │ + movwls r0, #37391 @ 0x920f │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + movwls r2, #20995 @ 0x5203 │ │ │ │ + movwcs r9, #4616 @ 0x1208 │ │ │ │ + @ instruction: 0xf4142200 │ │ │ │ + movwls r4, #17520 @ 0x4470 │ │ │ │ + @ instruction: 0xf47d9206 │ │ │ │ + stmdbge r4, {r0, r3, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - mcrr2 7, 15, pc, r2, cr8 @ │ │ │ │ - blt 0xfe22ce0c │ │ │ │ + ldc2 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ + blt 0xfe12cd1c │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf4149306 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149304 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - andcs sl, r1, #3227648 @ 0x314000 │ │ │ │ + andcs sl, r1, #3162112 @ 0x304000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffd4f7f6 │ │ │ │ - blt 0x1d6ce34 │ │ │ │ + @ instruction: 0xffd0f7f6 │ │ │ │ + blt 0x1c6cd44 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr14, cr11, {7} @ │ │ │ │ - blt 0x1bece40 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d7 │ │ │ │ - andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf4149305 │ │ │ │ + mcr2 7, 1, pc, cr10, cr11, {7} @ │ │ │ │ + blt 0x1aecd50 │ │ │ │ + movwls r2, #37120 @ 0x9100 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, r9, sp}^ │ │ │ │ + @ instruction: 0xf4143105 │ │ │ │ @ instruction: 0xf04f4470 │ │ │ │ - andls r0, r6, #67108864 @ 0x4000000 │ │ │ │ + andls r0, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf47d9304 │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r7, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmov.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - stc2 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ - blt 0x14ace78 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #16902 @ 0x4206 │ │ │ │ + stc2 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ + blt 0x13acd88 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf4149305 │ │ │ │ + andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149304 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - @ instruction: 0x461aa991 │ │ │ │ + ldrmi sl, [sl], -sp, lsl #19 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffa0f7f6 │ │ │ │ - blt 0x106ce9c │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + @ instruction: 0xff9cf7f6 │ │ │ │ + blt 0xf6cdac │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ - blt 0xd6ceb4 │ │ │ │ + stc2l 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ + blt 0xdecdb8 │ │ │ │ stmdbge r4, {r0, r1, r5, r9, fp} │ │ │ │ tsteq fp, r8, lsr #12 │ │ │ │ tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf7f99304 │ │ │ │ - @ instruction: 0xf7fdf8a3 │ │ │ │ - bcs 0x18dd774 │ │ │ │ - ldmdbge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fdf8a5 │ │ │ │ + bcs 0x18dd680 │ │ │ │ + ldmdbge r2!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf992f7f5 │ │ │ │ + blx 0x36cdbc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff20f7f8 │ │ │ │ - blt 0x76cee4 │ │ │ │ + @ instruction: 0xff22f7f8 │ │ │ │ + blt 0x7ecde8 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ rsbsvs pc, r0, pc, asr #8 │ │ │ │ addeq pc, r0, r0, asr #5 │ │ │ │ movweq lr, #6660 @ 0x1a04 │ │ │ │ andsle r4, lr, r3, lsl #5 │ │ │ │ vst2.8 {d29-d30}, [pc :256], r8 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ - vst4.16 {d29-d32}, [pc :128], ip │ │ │ │ + vst4.16 {d29-d32}, [pc :128], sl │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ - blcs 0xe3114 │ │ │ │ - stmdbge sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xe3010 │ │ │ │ + stmdbge ip, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d5 │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ - movwls r0, #17423 @ 0x440f │ │ │ │ - @ instruction: 0xf7f89406 │ │ │ │ - @ instruction: 0xf7fdf8e7 │ │ │ │ - stmdbge r4, {r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f83404 │ │ │ │ + @ instruction: 0xf7fdf8e9 │ │ │ │ + andls fp, r8, #240, 18 @ 0x3c0000 │ │ │ │ + andcs sl, pc, #4, 18 @ 0x10000 │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ - andls r0, r8, #62914560 @ 0x3c00000 │ │ │ │ + movwls r4, #17155 @ 0x4303 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r2, [r6, #-527] @ 0xfffffdf1 │ │ │ │ - andls r9, r7, #83886080 @ 0x5000000 │ │ │ │ - @ instruction: 0xf7fb9304 │ │ │ │ - @ instruction: 0xf7fdffad │ │ │ │ - @ instruction: 0x43a3b9dd │ │ │ │ - stmdbge r6!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fb9405 │ │ │ │ + @ instruction: 0xf7fdffaf │ │ │ │ + @ instruction: 0x43a3b9df │ │ │ │ + stmdbge r8!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr2, cr5, {7} │ │ │ │ - ldmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr4, cr5, {7} │ │ │ │ + ldmiblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbvs pc, r0, pc, asr #8 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ - eorle r4, r1, r3, lsl #5 │ │ │ │ - subsle r4, r9, fp, lsl #5 │ │ │ │ + andsle r4, pc, r3, lsl #5 │ │ │ │ + subsle r4, r7, fp, lsl #5 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf004a911 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - vst2.8 {d4-d7}, [r4], r3 │ │ │ │ - stmib sp, {r4, r5, r6, sl, lr}^ │ │ │ │ - @ instruction: 0xf5b43204 │ │ │ │ - @ instruction: 0xf04f4f70 │ │ │ │ - @ instruction: 0xf04f020f │ │ │ │ - stmib sp, {r8, r9}^ │ │ │ │ - @ instruction: 0xf47d2306 │ │ │ │ - andcs sl, r1, #16711680 @ 0xff0000 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf976f7fb │ │ │ │ - stmiblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andcs sl, pc, #311296 @ 0x4c000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vst2.8 {d2-d5}, [r4], r6 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf5b34203 │ │ │ │ + @ instruction: 0xf0044f70 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf47d2404 │ │ │ │ + andcs sl, r1, #49152 @ 0xc000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf97af7fb │ │ │ │ + ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r3, r9, ip, pc} │ │ │ │ + strtmi r2, [r8], -pc, lsl #4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc, #-4] @ 0xaefd4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ - strls r9, [r5], #-1286 @ 0xfffffafa │ │ │ │ - movwls r9, #16903 @ 0x4207 │ │ │ │ - @ instruction: 0xff48f7fb │ │ │ │ - ldmiblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d5 │ │ │ │ - vst2.8 {d4-d7}, [r4], r3 │ │ │ │ - andcs r4, pc, r0, ror r4 @ │ │ │ │ - @ instruction: 0xf5b42100 │ │ │ │ - movwls r4, #20336 @ 0x4f70 │ │ │ │ + b 0x1d3aec │ │ │ │ + vsubw.u8 q8, q2, d2 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r3, [r5], #-518 @ 0xfffffdfa │ │ │ │ + @ instruction: 0xff4cf7fb │ │ │ │ + ldmiblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + andcs r2, pc, r0, lsl #2 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - ldmge r6, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf94ef7fb │ │ │ │ - stmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + streq pc, [pc], #-4 @ 0xaef08 │ │ │ │ + strls r9, [r5], #-260 @ 0xfffffefc │ │ │ │ + ldmge sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf952f7fb │ │ │ │ + stmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r3, r9, ip, pc} │ │ │ │ + strtmi r2, [r8], -pc, lsl #4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc, #-4] @ 0xaf024 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ - strls r9, [r5], #-1286 @ 0xfffffafa │ │ │ │ - movwls r9, #16903 @ 0x4207 │ │ │ │ - @ instruction: 0xff72f7fb │ │ │ │ - ldmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + b 0x1d3b3c │ │ │ │ + vsubw.u8 q8, q2, d2 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r3, [r5], #-518 @ 0xfffffdfa │ │ │ │ + @ instruction: 0xff76f7fb │ │ │ │ + ldmdblt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r4, {r3, r9, ip, pc} │ │ │ │ + strtmi r2, [r8], -pc, lsl #4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc, #-4] @ 0xaf048 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ - strls r9, [r5], #-1286 @ 0xfffffafa │ │ │ │ - movwls r9, #16903 @ 0x4207 │ │ │ │ - mrc2 7, 6, pc, cr14, cr11, {7} │ │ │ │ - stmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x1d3b60 │ │ │ │ + vsubw.u8 q8, q2, d2 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r3, [r5], #-518 @ 0xfffffdfa │ │ │ │ + mcr2 7, 7, pc, cr2, cr11, {7} @ │ │ │ │ + stmdblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002a0f │ │ │ │ - bcs 0x40fa44 │ │ │ │ + bcs 0x40f944 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xff0ed064 │ │ │ │ - stmdblt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff1ecf64 │ │ │ │ + ldmdblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf67e2b1f │ │ │ │ - blcc 0x8d94c8 │ │ │ │ + blcc 0x8d93e8 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13f4cc │ │ │ │ + blx 0x13f3cc │ │ │ │ andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf413d10e │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf43e230e │ │ │ │ - andcs sl, r8, #0, 18 │ │ │ │ + andcs sl, r8, #8, 18 @ 0x20000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ - ldmdblt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [lr, #996] @ 0x3e4 │ │ │ │ + ldmdblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r4, lsl #6]! │ │ │ │ ldrb r2, [r4, r0, lsl #6]! │ │ │ │ ldrb r2, [r2, r2, lsl #6]! │ │ │ │ ldrb r2, [r0, r6, lsl #6]! │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - ldmdage r6!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldmdage sl!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r2, r7, #0, 6 │ │ │ │ + svccs 0x0070f414 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r8, #335544320 @ 0x14000000 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf4149206 │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - movwls r1, #16961 @ 0x4241 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf0049205 │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - stmdage r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdbge r4, {r0, sl, sp} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0x136d0f2 │ │ │ │ - stmdblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf10002e1 │ │ │ │ - bcs 0x14f87c │ │ │ │ - mvnshi pc, r0 │ │ │ │ - @ instruction: 0xf47d2a03 │ │ │ │ - blmi 0xff299250 │ │ │ │ - blls 0x409198 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47e0300 │ │ │ │ - @ instruction: 0x4628acb4 │ │ │ │ - pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fa40f0 │ │ │ │ - movwcs fp, #7979 @ 0x1f2b │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fdf84b │ │ │ │ - @ instruction: 0xf003b8e6 │ │ │ │ - movwls r0, #37635 @ 0x9303 │ │ │ │ + andls r9, r9, #4, 6 @ 0x10000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47d9206 │ │ │ │ + strcs sl, [r1], #-2149 @ 0xfffff79b │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f89400 │ │ │ │ + @ instruction: 0xf7fdfb4f │ │ │ │ + @ instruction: 0xf3c4b90c │ │ │ │ + rsceq r1, r0, #268435460 @ 0x10000004 │ │ │ │ + bicshi pc, r8, r0, lsl #2 │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x18f808 │ │ │ │ + stmdage lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl, {r0, r1, r2, r6, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, sp, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + ldcge 4, cr15, [sp], #504 @ 0x1f8 │ │ │ │ + andlt r4, pc, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + svclt 0x0030f7fa │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + @ instruction: 0xf850f7f8 │ │ │ │ + stmialt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r1, #33732 @ 0x83c4 │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ tstcs r0, r1 │ │ │ │ - stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ vaddw.u8 q8, q2, d4 │ │ │ │ - andls r1, r8, #196, 4 @ 0x4000000c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r4, r7, #28 │ │ │ │ - @ instruction: 0xf5b4d06c │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #2073 @ 0x819 │ │ │ │ + andsmi r4, ip, r3, lsl #4 │ │ │ │ + rsble r9, ip, r6, lsl #4 │ │ │ │ + svceq 0x0080f5b4 │ │ │ │ + ldmdage lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0xf6434628 │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + @ instruction: 0xf9ccf7f8 │ │ │ │ + stmialt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + movwls r4, #17155 @ 0x4303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vst2.8 {d25-d28}, [pc], r5 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + b 0x5afdc0 │ │ │ │ + eorle r0, r6, r3, lsl #4 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + svcge 0x00fcf47c │ │ │ │ + strmi r2, [sl], -r1, lsl #6 │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f79300 │ │ │ │ + @ instruction: 0xf7fdf9e5 │ │ │ │ + vmlal.u8 , d20, d23 │ │ │ │ + @ instruction: 0xf0042303 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + movwls r4, #27651 @ 0x6c03 │ │ │ │ + strble r0, [r0, #-615] @ 0xfffffd99 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwls ip, #29188 @ 0x7204 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + svcge 0x00e2f47c │ │ │ │ + ldrmi r2, [sl], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf7f89300 │ │ │ │ - @ instruction: 0xf7fdf9c7 │ │ │ │ - vmul.i , q10, d0[0] │ │ │ │ + @ instruction: 0xf7f79400 │ │ │ │ + @ instruction: 0xf7fdf9cb │ │ │ │ + movwcs fp, #6285 @ 0x188d │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + blx 0x36d0fa │ │ │ │ + stmlt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stmib sp, {r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ movwls r4, #17155 @ 0x4303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d5 │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - b 0x5b75c0 │ │ │ │ - tstls r7, r3, lsl #4 │ │ │ │ - @ instruction: 0xf5b2d026 │ │ │ │ + vst2.8 {d25-d28}, [pc], r5 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + @ instruction: 0xf5b3d06e │ │ │ │ @ instruction: 0xf47c0f80 │ │ │ │ - movwcs sl, #8183 @ 0x1ff7 │ │ │ │ - strtmi r4, [r8], -sl, lsl #12 │ │ │ │ - movwls sl, #2308 @ 0x904 │ │ │ │ - @ instruction: 0xf9e0f7f7 │ │ │ │ - stmialt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs sl, #8125 @ 0x1fbd │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7f79200 │ │ │ │ + @ instruction: 0xf7fdf9a7 │ │ │ │ + movwcs fp, #6249 @ 0x1869 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + subsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f89400 │ │ │ │ + @ instruction: 0xf7fdf963 │ │ │ │ + movwcs fp, #6236 @ 0x185c │ │ │ │ + andgt lr, r4, #3358720 @ 0x334000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + strls r3, [r7], #-1027 @ 0xfffffbfd │ │ │ │ + blx 0xff5ed164 │ │ │ │ + ldmdalt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stceq 0, cr15, [pc], {4} │ │ │ │ - rsbeq r9, r1, #4, 6 @ 0x10000000 │ │ │ │ - movwcs sp, #1344 @ 0x540 │ │ │ │ - andgt lr, r5, #3358720 @ 0x334000 │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + andls r9, r4, #-2147483647 @ 0x80000001 │ │ │ │ + movwcs sp, #15 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf4149307 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - strcs sl, [r1], #-4061 @ 0xfffff023 │ │ │ │ - stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf9c6f7f7 │ │ │ │ - stmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdfb05 │ │ │ │ - vmlal.u8 , d20, d1 │ │ │ │ - movwls r4, #17155 @ 0x4303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d5 │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - eormi r2, r3, r0, lsl #4 │ │ │ │ - rsble r9, lr, r7, lsl #4 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - svcge 0x00b8f47c │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf9a2f7f7 │ │ │ │ - stmdalt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmov.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf95ef7f8 │ │ │ │ - ldmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - stmdbge r4, {r0, r2, r9, lr, pc} │ │ │ │ - ldrmi r4, [sl], -r8, lsr #12 │ │ │ │ + ldrmi sl, [sl], -r9, lsl #31 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7f79300 │ │ │ │ + @ instruction: 0xf7fdf973 │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, fp, ip, sp, pc} │ │ │ │ + andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7f79407 │ │ │ │ - @ instruction: 0xf7fdfacf │ │ │ │ - @ instruction: 0xf004b84b │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ - @ instruction: 0xf4142c03 │ │ │ │ - stmib sp, {r7, r8, r9}^ │ │ │ │ - andle r1, pc, r4, lsl #4 │ │ │ │ - @ instruction: 0xf8cd2300 │ │ │ │ - movwls ip, #28696 @ 0x7018 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - svcge 0x0084f47c │ │ │ │ - stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ - movwls r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf96ef7f7 │ │ │ │ - ldmdalt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - vsubl.u8 q9, d4, d1 │ │ │ │ - @ instruction: 0xf8cd3403 │ │ │ │ - strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0xfeaed2b4 │ │ │ │ - stmdalt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - b 0x5d3b10 │ │ │ │ - andle r0, fp, r3, lsl #4 │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - svcge 0x005cf47c │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xff02f7f6 │ │ │ │ - stmdalt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfefb │ │ │ │ - ldrmi fp, [sl], -r1, lsl #16 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x206d308 │ │ │ │ - svclt 0x00faf7fc │ │ │ │ - andlt r4, pc, r8, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr6, cr11, {7} │ │ │ │ - cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - @ instruction: 0xf004020f │ │ │ │ - addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ - @ instruction: 0xf47c9404 │ │ │ │ - stmdbge r4, {r0, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fcfcc3 │ │ │ │ - @ instruction: 0xf3c4bfdf │ │ │ │ - blcs 0x1eb8084 │ │ │ │ - blcs 0x1f23380 │ │ │ │ - bge 0x1eac470 │ │ │ │ - svclt 0x0022f7fc │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf7fdfaad │ │ │ │ + vst2.8 {d27-d28}, [pc :128], r9 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0040340 │ │ │ │ + andls r0, r6, #-268435456 @ 0xf0000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strbeq r9, [r0, #772]! @ 0x304 │ │ │ │ - orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwls r9, #20998 @ 0x5206 │ │ │ │ - svcge 0x0016f53c │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ + andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ + @ instruction: 0xf5b2d00b │ │ │ │ + @ instruction: 0xf47c7f00 │ │ │ │ + movwcs sl, #8033 @ 0x1f61 │ │ │ │ + ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdff07 │ │ │ │ + movwcs fp, #6157 @ 0x180d │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr10, cr10, {7} @ │ │ │ │ - svclt 0x00c4f7fc │ │ │ │ - andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ + @ instruction: 0xff00f7f6 │ │ │ │ + stmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f74628 │ │ │ │ + @ instruction: 0xf7fcfa83 │ │ │ │ + qsub8mi fp, r8, pc @ │ │ │ │ + pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb40f0 │ │ │ │ + @ instruction: 0xf44fbe5b │ │ │ │ + vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + eormi r0, r3, pc, asr #6 │ │ │ │ + rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ + andeq pc, pc, #192, 4 │ │ │ │ + streq pc, [pc], #-4 @ 0xaf250 │ │ │ │ + strls r4, [r4], #-659 @ 0xfffffd6d │ │ │ │ + svcge 0x0036f47c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ - svclt 0x00bbf7fc │ │ │ │ - ldrb r2, [r6, r2, lsl #6]! │ │ │ │ - @ instruction: 0xf67d2b1f │ │ │ │ - blcc 0x8db1a0 │ │ │ │ - vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13f7f4 │ │ │ │ - andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ - addshi pc, lr, r0 │ │ │ │ - strb r2, [r8, r0, lsl #6]! │ │ │ │ - strb r2, [r6, r6, lsl #6]! │ │ │ │ - strtmi sl, [r1], -r4, lsl #16 │ │ │ │ - @ instruction: 0xff38f7f4 │ │ │ │ - @ instruction: 0xf57c02e0 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stc2l 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ + svclt 0x00e4f7fc │ │ │ │ + movtcs pc, #25540 @ 0x63c4 @ │ │ │ │ + andle r2, r4, r8, ror fp │ │ │ │ + @ instruction: 0xf43f2b79 │ │ │ │ + @ instruction: 0xf7fcaa83 │ │ │ │ + @ instruction: 0xf004bf27 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + stmib sp, {r7, r9, ip, lr}^ │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + @ instruction: 0xf53c05e3 │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + @ instruction: 0xf7fcfeaf │ │ │ │ + movwcs fp, #20425 @ 0x4fc9 │ │ │ │ + stmdbge r4, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fcfc0b │ │ │ │ - qadd8mi fp, r1, ip │ │ │ │ + @ instruction: 0xf7fcfc65 │ │ │ │ + movwcs fp, #12224 @ 0x2fc0 │ │ │ │ + blcs 0x8a9288 │ │ │ │ + svcge 0x0083f67d │ │ │ │ + andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ + tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + @ instruction: 0xf000420b │ │ │ │ + movwcs r8, #159 @ 0x9f │ │ │ │ + movwcs lr, #26600 @ 0x67e8 │ │ │ │ + strtmi lr, [r1], -r6, ror #15 │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - strtmi pc, [r8], -fp, lsr #30 │ │ │ │ - rsceq sl, r5, #4, 18 @ 0x10000 │ │ │ │ - @ instruction: 0xf7f9d403 │ │ │ │ - @ instruction: 0xf7fcfe7f │ │ │ │ - @ instruction: 0xf7f9bf91 │ │ │ │ - @ instruction: 0xf7fcfb6b │ │ │ │ - andcs fp, r1, #140, 30 @ 0x230 │ │ │ │ - andls r2, r4, #0, 6 │ │ │ │ + rsceq pc, r4, #716 @ 0x2cc │ │ │ │ + mrcge 5, 7, APSR_nzcv, cr4, cr12, {3} │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + ldc2 7, cr15, [r0], {249} @ 0xf9 │ │ │ │ + svclt 0x00a1f7fc │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xffa6f7f4 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ + mcr2 7, 4, pc, cr4, cr9, {7} @ │ │ │ │ + svclt 0x0096f7fc │ │ │ │ + blx 0x1ced2ea │ │ │ │ + svclt 0x0091f7fc │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ + vsubw.u8 , q2, d5 │ │ │ │ + andls r2, r4, #201326592 @ 0xc000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf0043208 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r4, #29187 @ 0x7203 │ │ │ │ - @ instruction: 0xf4149205 │ │ │ │ - @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r4, {r0, r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6434628 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ - @ instruction: 0xf92af7f8 │ │ │ │ - svclt 0x006df7fc │ │ │ │ + movwcs r9, #776 @ 0x308 │ │ │ │ + movwls r9, #25097 @ 0x6209 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + mcrge 4, 6, pc, cr10, cr12, {3} @ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf7f89300 │ │ │ │ + @ instruction: 0xf7fcf92f │ │ │ │ + svclt 0x0000bf72 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svccs 0x007ff414 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr4, cr12, {3} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr8, cr12, {3} │ │ │ │ ldmdavs sl, {r1, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blge 0x8ac65c │ │ │ │ + blge 0xaac55c │ │ │ │ andlt r4, pc, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldcllt 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ + stcllt 7, cr15, [r2, #1004]! @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 3, pc, cr10, cr4, {7} │ │ │ │ + mrc2 7, 7, pc, cr8, cr4, {7} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 5, pc, cr2, cr7, {7} │ │ │ │ - svclt 0x004df7fc │ │ │ │ + mrc2 7, 5, pc, cr6, cr7, {7} │ │ │ │ + svclt 0x0051f7fc │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - streq pc, [pc], #-4 @ 0xaf498 │ │ │ │ - strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - mcrge 4, 4, pc, cr14, cr12, {3} @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r4, #3358720 @ 0x334000 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr2, cr12, {3} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ - svclt 0x003cf7fc │ │ │ │ + ldc2l 7, cr15, [r4, #984]! @ 0x3d8 │ │ │ │ + svclt 0x0040f7fc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr10, cr4, {7} @ │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - strle r0, [r3], #-738 @ 0xfffffd1e │ │ │ │ - @ instruction: 0xf9d6f7f6 │ │ │ │ - svclt 0x0030f7fc │ │ │ │ - blx 0x10ed4ae │ │ │ │ - svclt 0x002bf7fc │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf0043208 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r4, #29187 @ 0x7203 │ │ │ │ - movwcs r9, #4613 @ 0x1205 │ │ │ │ - @ instruction: 0xf4149304 │ │ │ │ + @ instruction: 0xff44f7f4 │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + strle r0, [r3], #-741 @ 0xfffffd1b │ │ │ │ + @ instruction: 0xf9daf7f6 │ │ │ │ + svclt 0x0034f7fc │ │ │ │ + blx 0x11ed3ae │ │ │ │ + svclt 0x002ff7fc │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + movwls r0, #25103 @ 0x620f │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ + vsubw.u8 , q2, d5 │ │ │ │ + andls r2, r4, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 d23, d9, #64 │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - @ instruction: 0xf8ccf7f8 │ │ │ │ - svclt 0x000ff7fc │ │ │ │ + @ instruction: 0xf8d0f7f8 │ │ │ │ + svclt 0x0013f7fc │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - svcge 0x0047f47f │ │ │ │ - mcrlt 7, 6, pc, cr11, cr13, {7} @ │ │ │ │ + svcge 0x0046f47f │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr3, cr13, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ svcvs 0x0070f414 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf47c9306 │ │ │ │ - movwcs sl, #7751 @ 0x1e47 │ │ │ │ + andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf47c9304 │ │ │ │ + movwcs sl, #7755 @ 0x1e4b │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fcfc55 │ │ │ │ - @ instruction: 0x4621bef3 │ │ │ │ + @ instruction: 0xf7fcfc59 │ │ │ │ + @ instruction: 0x4621bef7 │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - stmdbge r4, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsceq r4, r3, #40, 12 @ 0x2800000 │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsceq r4, r4, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf7f8d418 │ │ │ │ - @ instruction: 0xf7fcfbed │ │ │ │ - blcs 0xdf0f4 │ │ │ │ - bge 0x1b2c750 │ │ │ │ + @ instruction: 0xf7fcfbf1 │ │ │ │ + blcs 0xdf004 │ │ │ │ + bge 0x1b2c650 │ │ │ │ str r2, [r8, #1025] @ 0x401 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 3, pc, cr0, cr4, {7} │ │ │ │ + mcr2 7, 7, pc, cr10, cr4, {7} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - strle r0, [r3], #-740 @ 0xfffffd1c │ │ │ │ - stc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr6, cr12, {7} │ │ │ │ - blx 0xfe86d560 │ │ │ │ + strle r0, [r3], #-742 @ 0xfffffd1a │ │ │ │ + stc2 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr10, cr12, {7} │ │ │ │ + blx 0xfe96d460 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr5, cr12, {7} │ │ │ │ + blx 0xc6d46a │ │ │ │ mrclt 7, 6, APSR_nzcv, cr1, cr12, {7} │ │ │ │ - blx 0xb6d56a │ │ │ │ - mcrlt 7, 6, pc, cr13, cr12, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [lr, #976]! @ 0x3d0 │ │ │ │ + mcr2 7, 3, pc, cr12, cr4, {7} @ │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr6, cr7, {7} @ │ │ │ │ - mcrlt 7, 6, pc, cr1, cr12, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr10, cr7, {7} @ │ │ │ │ + mcrlt 7, 6, pc, cr5, cr12, {7} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r0, lsr #23 │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7f40300 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ movweq pc, #12309 @ 0x3015 @ │ │ │ │ @ instruction: 0xd14a4698 │ │ │ │ stcne 8, cr6, [lr, #-652]! @ 0xfffffd74 │ │ │ │ svcne 0x0001f113 │ │ │ │ addshi pc, r5, r0, lsl #4 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ eorspl pc, r6, r7, lsl #10 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ strvs r3, [r5, #2816]! @ 0xb00 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ tsteq fp, r0, lsr r0 │ │ │ │ - @ instruction: 0xff70f7c6 │ │ │ │ + @ instruction: 0xfff0f7c6 │ │ │ │ @ instruction: 0xf8d44605 │ │ │ │ @ instruction: 0x666500d0 │ │ │ │ vaddl.u8 q11, d16, d22 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ smlalcc pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svceq 0x00298087 │ │ │ │ rsble r2, r1, pc, lsl #18 │ │ │ │ andle r2, r2, lr, lsl #18 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ - strtmi pc, [r9], -r5, ror #30 │ │ │ │ + strtmi pc, [r9], -r9, ror #30 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - ldmdblt r8, {r0, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [lr, #204] @ 0xcc │ │ │ │ + stc2l 0, cr15, [r4, #-204]! @ 0xffffff34 │ │ │ │ @ instruction: 0x4601b930 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xff0cf7f9 │ │ │ │ + @ instruction: 0xff10f7f9 │ │ │ │ orrslt r6, fp, #2608 @ 0xa30 │ │ │ │ - blcs 0x1099e4 │ │ │ │ + blcs 0x1098e4 │ │ │ │ stclvs 8, cr13, [r5, #192]! @ 0xc0 │ │ │ │ addsmi r6, r5, #34, 30 @ 0x88 │ │ │ │ cdpvs 1, 14, cr13, cr0, cr11, {3} │ │ │ │ - cdp2 7, 0, cr15, cr6, cr5, {5} │ │ │ │ + cdp2 7, 8, cr15, cr6, cr5, {5} │ │ │ │ strtvs r2, [r3], r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ @ instruction: 0xf642819e │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ mulls r3, r7, r3 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf7a1681e │ │ │ │ - stmdbmi ip!, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi ip!, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0259a03 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf5004433 │ │ │ │ @ instruction: 0xf8d06158 │ │ │ │ @ instruction: 0xf7a10d80 │ │ │ │ - movwcs pc, #11795 @ 0x2e13 @ │ │ │ │ + movwcs pc, #11923 @ 0x2e93 @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrhi SPSR_c, r0, asr #32 │ │ │ │ andcs fp, r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -163044,63 +162980,63 @@ │ │ │ │ strcc r8, [r4, #-496] @ 0xfffffe10 │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ smlalbtcc pc, r0, r0, r3 @ │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blcc 0x1eb30ac │ │ │ │ + blcc 0x1eb2fac │ │ │ │ stmdale r3, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x81d6429c │ │ │ │ andcs r3, r9, pc, asr r3 │ │ │ │ - blx 0xfe4ed6f6 │ │ │ │ + blx 0xfe5ed5f6 │ │ │ │ stmib r4, {r1, r8, r9, sp}^ │ │ │ │ strb r6, [pc, r2, lsl #6] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46412212 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe791fe9f │ │ │ │ + ldr pc, [r1, r3, lsr #29] │ │ │ │ msrpl SPSR_f, #79 @ 0x4f │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mrc2 7, 4, pc, cr8, cr9, {7} │ │ │ │ + mrc2 7, 4, pc, cr12, cr9, {7} │ │ │ │ @ instruction: 0xf649e78a │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ - blne 0x15f7da0 │ │ │ │ + blne 0x15f7ca0 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f26bc9 │ │ │ │ - stcvs 12, cr15, [r3, #708]! @ 0x2c4 │ │ │ │ + stcvs 13, cr15, [r3, #196]! @ 0xc4 │ │ │ │ strbvs r4, [r3, #1067]! @ 0x42b │ │ │ │ @ instruction: 0xf015e785 │ │ │ │ tstle r7, pc, lsl r1 │ │ │ │ ldrle r0, [r5, #-1922] @ 0xfffff87e │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mrc2 7, 3, pc, cr14, cr9, {7} │ │ │ │ + mcr2 7, 4, pc, cr2, cr9, {7} @ │ │ │ │ vaba.u8 q15, , q8 │ │ │ │ vmov.i32 d16, #55040 @ 0x0000d700 │ │ │ │ stmdbge r5, {r8, r9, sp, lr} │ │ │ │ - b 0x1180ffc │ │ │ │ + b 0x1180efc │ │ │ │ subseq r0, fp, r2, asr #6 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0062f47f │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf86cf033 │ │ │ │ + @ instruction: 0xf82af033 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsaxmi sl, r9, fp │ │ │ │ @ instruction: 0xf0274620 │ │ │ │ - stmdacs r0, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0054f47f │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8dcf02d │ │ │ │ + @ instruction: 0xf8a0f02d │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ strtmi sl, [r9], -sp, asr #30 │ │ │ │ @ instruction: 0xf02d4620 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0046f47f │ │ │ │ @ instruction: 0xf64fe73d │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ vst2.16 {d16-d19}, [pc :64], r0 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ eormi r0, fp, r0, lsl r2 │ │ │ │ umlalsle r4, ip, r3, r2 │ │ │ │ @@ -163110,40 +163046,40 @@ │ │ │ │ cmnpcs r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svccs 0x0050f5b3 │ │ │ │ streq sp, [r3, ip, asr #3] │ │ │ │ vmls.f , , d2[2] │ │ │ │ @ instruction: 0xf3c55340 │ │ │ │ @ instruction: 0xf00552c1 │ │ │ │ @ instruction: 0x4620011f │ │ │ │ - @ instruction: 0xff16f7f9 │ │ │ │ + @ instruction: 0xff1af7f9 │ │ │ │ tstcs r0, #8912896 @ 0x880000 │ │ │ │ cmnpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ rsbsle r7, sl, r8, lsl #31 │ │ │ │ addhi pc, r3, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d07b │ │ │ │ @ instruction: 0xd1b10fa0 │ │ │ │ cmnpmi r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ streq sp, [r0, -ip, lsr #3] │ │ │ │ str sp, [fp, -sl, lsr #11] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - addeq r0, r6, lr, asr #17 │ │ │ │ + addeq r0, r6, lr, asr #19 │ │ │ │ msrmi CPSR_, #82837504 @ 0x4f00000 │ │ │ │ mvnsne pc, #192, 4 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ rsbsle r7, r6, r0, lsl #31 │ │ │ │ vsubl.s8 q9, d0, d0 │ │ │ │ addsmi r1, r3, #268435456 @ 0x10000000 │ │ │ │ vand d29, d16, d8 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ - b 0x5f049c │ │ │ │ + b 0x5f039c │ │ │ │ orrsle r0, r1, r3, lsl #4 │ │ │ │ - strle r0, [pc, #1920] @ 0xaffec │ │ │ │ + strle r0, [pc, #1920] @ 0xafeec │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strbcs pc, [r0, #-965] @ 0xfffffc3b @ │ │ │ │ tstpeq r0, r3, lsr #3 @ p-variant is OBSOLETE │ │ │ │ cmpmi fp, fp, asr #4 │ │ │ │ @ instruction: 0xf43f429d │ │ │ │ ldmdbmi r2, {r0, r1, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ @@ -163152,15 +163088,15 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf600440b │ │ │ │ @ instruction: 0xf8d06104 │ │ │ │ @ instruction: 0xf7a10e04 │ │ │ │ - movwcs pc, #19713 @ 0x4d01 @ │ │ │ │ + movwcs pc, #19841 @ 0x4d81 @ │ │ │ │ strb r6, [sp], r3, ror #1 │ │ │ │ @ instruction: 0x73b8f005 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ stmible sp!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ @ instruction: 0xf1b3d031 │ │ │ │ @ instruction: 0xf47f7fb8 │ │ │ │ @@ -163175,28 +163111,28 @@ │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ vhadd.s8 , , │ │ │ │ vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ svcge 0x0046f47f │ │ │ │ @ instruction: 0xf57f0703 │ │ │ │ eorscs sl, pc, r3, asr #30 │ │ │ │ - stc2l 7, cr15, [ip], #660 @ 0x294 │ │ │ │ + stc2l 7, cr15, [ip, #-660]! @ 0xfffffd6c │ │ │ │ vst1.32 {d14-d16}, [r5 :128], r0 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ strbeq sl, [r1, #-3897] @ 0xfffff0c7 │ │ │ │ svcge 0x0036f57f │ │ │ │ @ instruction: 0xf1b3e696 │ │ │ │ @ instruction: 0xf47f7fa8 │ │ │ │ @ instruction: 0xf405af31 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ stmdbcs r0, {r0, r1, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x0028f43f │ │ │ │ - streq lr, [pc, #1672]! @ 0xaffc8 │ │ │ │ + streq lr, [pc, #1672]! @ 0xafec8 │ │ │ │ svcge 0x0024f53f │ │ │ │ @ instruction: 0xf53f0786 │ │ │ │ ldr sl, [pc, -r3, lsl #29] │ │ │ │ rsbeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mlale r8, r3, r2, r4 │ │ │ │ rsbseq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ @@ -163204,1039 +163140,1032 @@ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0x072eaf13 │ │ │ │ svcge 0x0010f47f │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ @ instruction: 0xf43f4f70 │ │ │ │ eorscs sl, pc, r9, lsl #30 │ │ │ │ - ldc2 7, cr15, [r2], #660 @ 0x294 │ │ │ │ + ldc2 7, cr15, [r2, #-660]! @ 0xfffffd6c │ │ │ │ andcs r6, r1, #2608 @ 0xa30 │ │ │ │ - blcs 0xc7d10 │ │ │ │ + blcs 0xc7c10 │ │ │ │ mcrge 4, 3, pc, cr7, cr15, {3} @ │ │ │ │ vmin.s8 d14, d19, d6 │ │ │ │ - @ instruction: 0xf005feb3 │ │ │ │ - blcs 0x4705d4 │ │ │ │ + @ instruction: 0xf005fe93 │ │ │ │ + blcs 0x4704d4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr2, cr15, {1} │ │ │ │ smlsdeq r7, r2, r6, lr │ │ │ │ mcrge 5, 7, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf64ce7e6 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ - blmi 0x16fa78 │ │ │ │ + vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + blmi 0x16f978 │ │ │ │ rsbsne pc, r8, #68157440 @ 0x4100000 │ │ │ │ - blx 0x14ec106 │ │ │ │ + blx 0xaec006 │ │ │ │ ldrdeq r0, [r6], r4 │ │ │ │ - eorseq r9, r3, r4, lsl #5 │ │ │ │ + eorseq r9, r3, r4, asr #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xb08f4bba │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r0, #128, 12 @ 0x8000000 │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xffd6c1c8 │ │ │ │ + b 0xff36c0c8 │ │ │ │ strtmi r0, [lr], -r3, ror #29 │ │ │ │ - blcs 0x8412c4 │ │ │ │ - blcs 0x8a3a84 │ │ │ │ - blcs 0x823a58 │ │ │ │ + blcs 0x8411c4 │ │ │ │ + blcs 0x8a3984 │ │ │ │ + blcs 0x823958 │ │ │ │ andcs sp, r0, r6, asr #32 │ │ │ │ ldmdavs sl, {r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbhi pc, [sl, #67] @ 0x43 @ │ │ │ │ + strbhi pc, [lr, #67] @ 0x43 @ │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andvs pc, r2, #196, 6 @ 0x10000003 │ │ │ │ stmiale sl!, {r0, r1, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r3], #6 │ │ │ │ mlseq r3, r7, r0, r0 │ │ │ │ - ldrtle r0, [pc], #-1057 @ 0xafa4c │ │ │ │ + ldrtle r0, [pc], #-1059 @ 0xaf94c │ │ │ │ addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmibpl r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmle ip, {r0, r1, r2, r3, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andeq r0, fp, pc, asr r1 │ │ │ │ - andeq r0, fp, fp, lsr #2 │ │ │ │ - strdeq r0, [fp], -r1 │ │ │ │ - andeq pc, sl, pc, lsl #20 │ │ │ │ - muleq fp, r9, r0 │ │ │ │ - andeq r0, fp, sp, asr r0 │ │ │ │ - andeq r0, fp, r5, lsr r0 │ │ │ │ - andeq r0, fp, r1, lsr #4 │ │ │ │ - @ instruction: 0x000b01b9 │ │ │ │ - andeq r0, fp, r7 │ │ │ │ - @ instruction: 0x000affbf │ │ │ │ - muleq fp, r9, r1 │ │ │ │ - andeq pc, sl, pc, lsr #30 │ │ │ │ - andeq pc, sl, sp, ror #29 │ │ │ │ - muleq sl, r7, lr │ │ │ │ - andeq pc, sl, r5, lsl #31 │ │ │ │ + andeq r0, fp, r3, asr r0 │ │ │ │ + andeq r0, fp, r1, lsr #32 │ │ │ │ + andeq pc, sl, fp, ror #31 │ │ │ │ + andeq pc, sl, pc, lsl #18 │ │ │ │ + muleq sl, r5, pc @ │ │ │ │ + andeq pc, sl, fp, asr pc @ │ │ │ │ + andeq pc, sl, r5, lsr pc @ │ │ │ │ + andeq r0, fp, r1, lsl r1 │ │ │ │ + andeq r0, fp, r9, lsr #1 │ │ │ │ + andeq pc, sl, r7, lsl #30 │ │ │ │ + @ instruction: 0x000afebf │ │ │ │ + andeq r0, fp, r9, lsl #1 │ │ │ │ + andeq pc, sl, pc, lsr #28 │ │ │ │ + andeq pc, sl, sp, ror #27 │ │ │ │ + muleq sl, r7, sp │ │ │ │ + andeq pc, sl, r5, lsl #29 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r4!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq pc, sl, r3, asr #24 │ │ │ │ - andeq pc, sl, r5, lsl #25 │ │ │ │ + andeq pc, sl, r3, asr #22 │ │ │ │ + andeq pc, sl, r5, lsl #23 │ │ │ │ ldrdeq pc, [sl], -r1 │ │ │ │ strdeq pc, [sl], -sp │ │ │ │ - andeq pc, sl, r7, ror sp @ │ │ │ │ - andeq pc, sl, pc, lsl #20 │ │ │ │ - andeq pc, sl, pc, lsr #27 │ │ │ │ + andeq pc, sl, r7, ror ip @ │ │ │ │ + andeq pc, sl, pc, lsl #18 │ │ │ │ + andeq pc, sl, pc, lsr #25 │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - strhi pc, [r6, -r0] │ │ │ │ + ldrbthi pc, [r8], r0 @ │ │ │ │ orrhi pc, fp, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - strtmi r8, [r1], -r9, asr #14 │ │ │ │ + @ instruction: 0x4621873b │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - @ instruction: 0xf898fafd │ │ │ │ - blls 0x1b3e54 │ │ │ │ + @ instruction: 0xf898fb7d │ │ │ │ + blls 0x1b3d54 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ svclt 0x000c462a │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f44419 │ │ │ │ - andcs pc, r1, fp, lsl #29 │ │ │ │ + andcs pc, r1, pc, lsl #29 │ │ │ │ @ instruction: 0xf004e786 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vrshl.s8 q4, q9, q8 │ │ │ │ - @ instruction: 0xf5b3867b │ │ │ │ + vqrshl.s8 q4, q5, q8 │ │ │ │ + @ instruction: 0xf5b3866d │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vshl.s8 q4, , q8 │ │ │ │ - eorcs r8, r0, #57409536 @ 0x36c0000 │ │ │ │ + vqshl.s8 q4, q4, q8 │ │ │ │ + eorcs r8, r0, #53739520 @ 0x3340000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vqsub.s8 q4, , │ │ │ │ - @ instruction: 0xf5b38301 │ │ │ │ + vhsub.s8 q4, , q10 │ │ │ │ + @ instruction: 0xf5b382f3 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vqshl.s8 d8, d19, d18 │ │ │ │ - blcs 0xd04c8 │ │ │ │ - sbcshi pc, r1, #2 │ │ │ │ + vqshl.s8 d8, d15, d18 │ │ │ │ + blcs 0xd0380 │ │ │ │ + adcshi pc, lr, #2 │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r4, {r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #16899 @ 0x4203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ - blx 0x1c6db46 │ │ │ │ + blx 0x1d6da46 │ │ │ │ vaba.s8 q15, , q1 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcgt.s8 q4, q0, │ │ │ │ - @ instruction: 0xf5b38674 │ │ │ │ + vcgt.s8 q4, q0, q9 │ │ │ │ + @ instruction: 0xf5b38666 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vqadd.s8 q12, , q3 │ │ │ │ + vhadd.s8 q12, , │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003bf47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xafab0 │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r1, r2, r3, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x0615f013 │ │ │ │ - strbeq r0, [r5, #1537]! @ 0x601 │ │ │ │ - ldreq r0, [r5, #1481]! @ 0x5c9 │ │ │ │ - vabal.u8 q8, d20, d17 │ │ │ │ - blcs 0x1047d4 │ │ │ │ + @ instruction: 0x0608f013 │ │ │ │ + ldrbeq r0, [sl, #1525] @ 0x5f5 │ │ │ │ + streq r0, [ip, #1471]! @ 0x5bf │ │ │ │ + vsli.64 d16, d9, #4 │ │ │ │ + blcs 0x1046d4 │ │ │ │ teqphi r6, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af1e │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481b6 │ │ │ │ + @ instruction: 0xf41481a8 │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst1.8 {d8-d11}, [r4], r6 │ │ │ │ + vst4. {d8,d10,d12,d14}, [r4 :256], r8 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f0c38 │ │ │ │ - vshl.s8 d9, d9, d4 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d4 │ │ │ │ andls r8, r7, #225 @ 0xe1 │ │ │ │ andcs sl, r9, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84504 │ │ │ │ - strb pc, [sl, -r1, lsr #29]! @ │ │ │ │ + strb pc, [sl, -r5, lsr #29]! @ │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r1, r2, r3, r5, r6, r7, r9, sl, fp, sp, pc}^ @ │ │ │ │ - teqpeq lr, #19 @ p-variant is OBSOLETE │ │ │ │ - cmneq fp, #152, 6 @ 0x60000002 │ │ │ │ - biceq r0, r9, #-671088637 @ 0xd8000003 │ │ │ │ - vst3.8 {d0-d2}, [r4 :128], r5 │ │ │ │ + teqpeq r6, #19 @ p-variant is OBSOLETE │ │ │ │ + cmneq r3, #144, 6 @ 0x40000002 │ │ │ │ + biceq r0, r1, #-1207959549 @ 0xb8000003 │ │ │ │ + vst3.8 {d0-d2}, [r4 :64]! │ │ │ │ @ instruction: 0xf5b202a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vqadd.s8 d8, d16, d15 │ │ │ │ - bcs 0xd1a24 │ │ │ │ - rsbshi pc, sp, r1 │ │ │ │ + vqadd.s8 d8, d16, d1 │ │ │ │ + bcs 0xd18e8 │ │ │ │ + rsbhi pc, pc, r1 │ │ │ │ eoreq fp, r5, #805306378 @ 0x3000000a │ │ │ │ - strbhi pc, [fp], #-257 @ 0xfffffeff @ │ │ │ │ + ldrthi pc, [sl], #-257 @ 0xfffffeff @ │ │ │ │ svcmi 0x0040f5b3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strthi pc, [lr], #67 @ 0x43 │ │ │ │ + strthi pc, [r2], #67 @ 0x43 │ │ │ │ andlt r4, pc, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr4, cr9, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr8, cr9, {7} │ │ │ │ moveq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - eorhi pc, r8, r1 │ │ │ │ - ldrbhi pc, [r4, -r0, lsl #4]! @ │ │ │ │ + andshi pc, sl, r1 │ │ │ │ + strbhi pc, [r5, -r0, lsl #4]! @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - adclt r8, r3, #64 @ 0x40 │ │ │ │ - ldrble r0, [pc], #544 @ 0xafca4 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + adclt r8, r3, #50 @ 0x32 │ │ │ │ + ldrble r0, [pc], #544 @ 0xafba4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - tstlt sl, r3, lsl #8 │ │ │ │ - ldrbeq r4, [r9, r3, lsr #2] │ │ │ │ - teqphi pc, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ + tstlt ip, r0, asr #8 │ │ │ │ + bfieq r4, r3, #2, #24 │ │ │ │ + teqphi r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - andls r2, r8, #0, 6 │ │ │ │ - andcs r9, r1, #4, 8 @ 0x4000000 │ │ │ │ + andls r2, r4, #0, 6 │ │ │ │ + andcs r9, r1, #8, 8 @ 0x8000000 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa3205 │ │ │ │ - @ instruction: 0xe718fbd7 │ │ │ │ + @ instruction: 0xe718fbdb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf63f2b06 │ │ │ │ andge sl, r1, #2464 @ 0x9a0 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, fp, r9, ror r6 │ │ │ │ - ldrdeq r0, [fp], -r9 │ │ │ │ - andeq r0, fp, r3, lsr #12 │ │ │ │ - andeq r0, fp, r3, ror #9 │ │ │ │ - andeq r0, fp, pc, ror r5 │ │ │ │ - andeq pc, sl, pc, lsl #20 │ │ │ │ - andeq r0, fp, sp, lsr r5 │ │ │ │ + andeq r0, fp, r9, ror #10 │ │ │ │ + andeq r0, fp, r9, asr #9 │ │ │ │ + andeq r0, fp, r3, lsl r5 │ │ │ │ + ldrdeq r0, [fp], -r3 │ │ │ │ + andeq r0, fp, pc, ror #8 │ │ │ │ + andeq pc, sl, pc, lsl #18 │ │ │ │ + andeq r0, fp, sp, lsr #8 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vhadd.s8 d8, d16, d13 │ │ │ │ - blcs 0xd1674 │ │ │ │ - adcshi pc, r4, r1 │ │ │ │ + vqadd.s8 q4, q0, │ │ │ │ + blcs 0xd153c │ │ │ │ + adchi pc, r6, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {3} │ │ │ │ cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe9f8534 │ │ │ │ - @ instruction: 0xf6439305 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + beq 0xfe9f8434 │ │ │ │ + @ instruction: 0xf6439307 │ │ │ │ vmull.s8 q8, d0, d9 │ │ │ │ movwcs r0, #3082 @ 0xc0a │ │ │ │ vsubl.u8 , d4, d0 │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ addseq pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrmi sl, [lr, #2308] @ 0x904 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0051c81 │ │ │ │ - b 0x11f11d0 │ │ │ │ + b 0x11f10d0 │ │ │ │ srsia sp, #12 │ │ │ │ strls lr, [r8, #-16] │ │ │ │ - strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xafd70 │ │ │ │ - strls r9, [r7], #-1289 @ 0xfffffaf7 │ │ │ │ - blx 0xff76dd56 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1285 @ 0xfffffafb │ │ │ │ + blx 0xff86dc56 │ │ │ │ vmlsl.u q15, d20, d3[0] │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0042103 │ │ │ │ - blcs 0x1b2dcc │ │ │ │ - strne pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strbhi pc, [sl], -r0 @ │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + blcs 0x1b2ccc │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrthi pc, [ip], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r4, lsl #8 │ │ │ │ + strbmi r4, [r0], -r4, lsl #2 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ andls ip, r8, #25165824 @ 0x1800000 │ │ │ │ - @ instruction: 0xf90af7fc │ │ │ │ - vmvn.i32 d30, #-1073741824 @ 0xc0000000 │ │ │ │ - movwls r3, #37635 @ 0x9303 │ │ │ │ - tstpne r0, #4 @ p-variant is OBSOLETE │ │ │ │ - subne pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - streq pc, [pc, #-4] @ 0xafdc4 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0xf90ef7fc │ │ │ │ + @ instruction: 0xf004e630 │ │ │ │ + vorr.i32 d17, #49152 @ 0x0000c000 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + vmla.f , q2, d2[0] │ │ │ │ + @ instruction: 0xf0044c03 │ │ │ │ + andls r0, r9, #62914560 @ 0x3c00000 │ │ │ │ vorr.i16 d18, #49152 @ 0xc000 │ │ │ │ - @ instruction: 0xf0005442 │ │ │ │ - @ instruction: 0xf1b38636 │ │ │ │ + vmlal.u , d4, d2[0] │ │ │ │ + @ instruction: 0xf0002403 │ │ │ │ + @ instruction: 0xf1b38628 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, fp, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r4, lsl #8 │ │ │ │ + strbmi r4, [r0], -r4, lsl #2 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ andls ip, r8, #25165824 @ 0x1800000 │ │ │ │ - @ instruction: 0xf966f7fc │ │ │ │ + @ instruction: 0xf96af7fc │ │ │ │ @ instruction: 0xf5b3e610 │ │ │ │ @ instruction: 0xf47f4fa0 │ │ │ │ strtmi sl, [r1], -ip, lsl #28 │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - @ instruction: 0xf8d8f971 │ │ │ │ + @ instruction: 0xf8d8f9f1 │ │ │ │ @ instruction: 0xf8d80058 │ │ │ │ @ instruction: 0xf6491008 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8982397 │ │ │ │ - bne 0x2f817c │ │ │ │ + bne 0x2f807c │ │ │ │ movwmi r4, #42560 @ 0xa640 │ │ │ │ - blvs 0xfe716e30 │ │ │ │ - @ instruction: 0xf946f7f2 │ │ │ │ + blvs 0xfe716d30 │ │ │ │ + @ instruction: 0xf9c6f7f2 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f44421 │ │ │ │ - strbt pc, [r2], -pc, ror #25 @ │ │ │ │ + @ instruction: 0xe662fcf3 │ │ │ │ rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - subshi pc, ip, r1 │ │ │ │ + subhi pc, lr, r1 │ │ │ │ @ instruction: 0xf1410221 │ │ │ │ - vst4.32 {d8-d11}, [r4 :128], r3 │ │ │ │ + vst4.32 {d8-d11}, [r4 :64], r5 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53f071a │ │ │ │ @ instruction: 0xf8d8ae50 │ │ │ │ vaddl.u8 , d20, d12 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - strbmi r4, [r0], -r3, lsl #4 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ - strls r2, [r9], #-2837 @ 0xfffff4eb │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x600584 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strhi pc, [sl, r3, lsl #4]! │ │ │ │ stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ - strcs r2, [r1], #-520 @ 0xfffffdf8 │ │ │ │ - strcs r9, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ + strcs r2, [r0, #-520] @ 0xfffffdf8 │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strcs r9, [r1], #-1030 @ 0xfffffbfa │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0x2320e633 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ vmla.f32 d26, d23, d22 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ strcs pc, [r3, -r4, asr #7] │ │ │ │ strmi pc, [r3], -r4, asr #7 │ │ │ │ - ldreq pc, [pc, #-4] @ 0xafeb8 │ │ │ │ + ldreq pc, [pc, #-4] @ 0xafdb8 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - strhi pc, [r7, -r1]! │ │ │ │ + ldrhi pc, [r5, -r1] │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ subvc pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strls r9, [r5], -r4, lsl #14 │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f53407 │ │ │ │ - ldr pc, [r1, #3567] @ 0xdef │ │ │ │ + ldr pc, [r1, #3571] @ 0xdf3 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - b 0x5c0bb8 │ │ │ │ + b 0x5c0ab8 │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - @ instruction: 0xf5b281fb │ │ │ │ + @ instruction: 0xf5b281ec │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - beq 0xfe99b520 │ │ │ │ + beq 0xfe99b420 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ strls r0, [r8, #-796] @ 0xfffffce4 │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r5, #-1055] @ 0xfffffbe1 │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff74f7f9 │ │ │ │ + @ instruction: 0xff78f7f9 │ │ │ │ @ instruction: 0x2320e570 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ vadd.f32 q13, , q13 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ strcs pc, [r3, -r4, asr #7] │ │ │ │ strmi pc, [r3], -r4, asr #7 │ │ │ │ - ldreq pc, [pc, #-4] @ 0xaff50 │ │ │ │ + ldreq pc, [pc, #-4] @ 0xafe50 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldrbthi pc, [fp], r1 @ │ │ │ │ + strbthi pc, [r9], r1 @ │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ addvs pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strls r9, [r5], -r4, lsl #14 │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f53407 │ │ │ │ - strb pc, [r5, #-3491] @ 0xfffff25d @ │ │ │ │ + strb pc, [r5, #-3495] @ 0xfffff259 @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ - ldcge 4, cr15, [pc, #-508]! @ 0xafd98 │ │ │ │ + ldcge 4, cr15, [pc, #-508]! @ 0xafc98 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r4, #21251 @ 0x5303 │ │ │ │ strls r0, [r8, #-2723] @ 0xfffff55d │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmdbge r4, {r0, r7, r8, sl, ip} │ │ │ │ @ instruction: 0xf0034640 │ │ │ │ @ instruction: 0xf004031c │ │ │ │ @ instruction: 0x432b041f │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - mcr2 7, 6, pc, cr2, cr9, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr6, cr9, {7} @ │ │ │ │ vst3.8 {d14,d16,d18}, [r4 :128], r8 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ stmdbeq r3!, {r1, r5, r8, sl, fp, sp, pc} │ │ │ │ vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ @ instruction: 0xf3c463e0 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf4020be2 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strbthi pc, [r1], #2 @ │ │ │ │ + strbhi pc, [sp], #2 @ │ │ │ │ strbmi r9, [r0], -r6, lsl #2 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r5], #-519 @ 0xfffffdf9 │ │ │ │ movwls r9, #33540 @ 0x8304 │ │ │ │ - @ instruction: 0xf8b6f7fb │ │ │ │ + @ instruction: 0xf8baf7fb │ │ │ │ @ instruction: 0x4621e57b │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - pldw [r4], #-2051 @ 0xfffff7fd │ │ │ │ + pldw [r4], #-2177 @ 0xfffff77f │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ @ instruction: 0xf8d8acfc │ │ │ │ @ instruction: 0x06d830d0 │ │ │ │ ldclge 5, cr15, [r7], #508 @ 0x1fc │ │ │ │ ldrdmi lr, [r4], -sp │ │ │ │ - cdp2 7, 2, cr15, cr12, cr0, {5} │ │ │ │ + cdp2 7, 10, cr15, cr12, cr0, {5} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7f54621 │ │ │ │ - strb pc, [r4, #-2619]! @ 0xfffff5c5 @ │ │ │ │ - @ instruction: 0xf57f02a6 │ │ │ │ + strb pc, [r4, #-2623]! @ 0xfffff5c1 @ │ │ │ │ + @ instruction: 0xf57f02a5 │ │ │ │ @ instruction: 0xf44facea │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46210310 │ │ │ │ @ instruction: 0x43a3a804 │ │ │ │ - @ instruction: 0xf0019508 │ │ │ │ - @ instruction: 0xf7f48625 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4640 │ │ │ │ - ldrb pc, [r0, #-2187] @ 0xfffff775 @ │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf8ddf90d │ │ │ │ + ldrhi pc, [r4], -r1 │ │ │ │ + @ instruction: 0xf992f7f4 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf890f7fb │ │ │ │ + @ instruction: 0x4621e551 │ │ │ │ + @ instruction: 0xf7f4a804 │ │ │ │ + @ instruction: 0xf8ddf989 │ │ │ │ @ instruction: 0xf414c010 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - @ instruction: 0xf643812a │ │ │ │ + @ instruction: 0xf643811d │ │ │ │ vabal.s8 q8, d0, d9 │ │ │ │ @ instruction: 0xf643050a │ │ │ │ vrshr.s64 d16, d5, #64 │ │ │ │ strcs r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f79400 │ │ │ │ - ldr pc, [r2, #-3047]! @ 0xfffff419 │ │ │ │ - @ instruction: 0xf53f02a7 │ │ │ │ - @ instruction: 0xf44facb8 │ │ │ │ + ldr pc, [r4, #-3053]! @ 0xfffff413 │ │ │ │ + @ instruction: 0xf53f02a6 │ │ │ │ + @ instruction: 0xf44facba │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46210310 │ │ │ │ @ instruction: 0x43a3a804 │ │ │ │ - @ instruction: 0xf0019508 │ │ │ │ - @ instruction: 0xf7f485bf │ │ │ │ - blls 0x26e450 │ │ │ │ - blcs 0x4164d0 │ │ │ │ - movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blls 0x2244d8 │ │ │ │ - svclt 0x000c2b0d │ │ │ │ - movwcs r2, #4866 @ 0x1302 │ │ │ │ - @ instruction: 0xf6439300 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ - vhsub.s8 d16, d5, d10 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - strbmi r0, [r0], -r5, lsl #6 │ │ │ │ - svclt 0x00082900 │ │ │ │ - stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f72300 │ │ │ │ - str pc, [r6, #-3003] @ 0xfffff445 │ │ │ │ - movwne pc, #1044 @ 0x414 @ │ │ │ │ - @ instruction: 0xf47f461e │ │ │ │ - @ instruction: 0xf44fac8a │ │ │ │ + ldrhi pc, [r2, #1]! │ │ │ │ + @ instruction: 0xf962f7f4 │ │ │ │ + stmdbls r4, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ + svclt 0x00182b0d │ │ │ │ + tstle r4, r1, lsl #6 │ │ │ │ + blcs 0x416bd8 │ │ │ │ + movwcs fp, #12044 @ 0x2f0c │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ + rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + bicscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + movwcs sl, #2308 @ 0x904 │ │ │ │ + blx 0xff16dfca │ │ │ │ + @ instruction: 0xf414e509 │ │ │ │ + @ instruction: 0xf47f1500 │ │ │ │ + @ instruction: 0xf44fac8e │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - stmdage r4, {r0, r1, r2, r4, r5, r7, r8, sl, pc} │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - @ instruction: 0xf8b6f7f4 │ │ │ │ - stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vmov.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfe86e10a │ │ │ │ - vst3. {d14-d16}, [r4 :128], r9 │ │ │ │ - @ instruction: 0x46212370 │ │ │ │ + @ instruction: 0x43a3a804 │ │ │ │ + strhi pc, [sl, #1]! │ │ │ │ + @ instruction: 0xf936f7f4 │ │ │ │ + blls 0x1b9014 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + subsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f79400 │ │ │ │ + strbt pc, [lr], #2983 @ 0xba7 @ │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b380b3 │ │ │ │ + @ instruction: 0xf5b380aa │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - stmdage r4, {r3, r5, r9, pc} │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - @ instruction: 0xf89cf7f4 │ │ │ │ + @ instruction: 0xf7f4821b │ │ │ │ + strcs pc, [r1], #-2333 @ 0xfffff6e3 │ │ │ │ stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfe1ee13e │ │ │ │ - @ instruction: 0xf414e4cf │ │ │ │ - ldrmi r1, [lr], -r0, lsl #6 │ │ │ │ - strhi pc, [r5, #-66] @ 0xffffffbe │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x43a34621 │ │ │ │ - rschi pc, r6, r1 │ │ │ │ - strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf7f49508 │ │ │ │ - blls 0x1ee384 │ │ │ │ + blx 0xfe46e032 │ │ │ │ + @ instruction: 0xf414e4d5 │ │ │ │ + @ instruction: 0xf0421500 │ │ │ │ + vst3. {d24-d26}, [pc :256], r8 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0x43a3a804 │ │ │ │ + sbcshi pc, sp, r1 │ │ │ │ + @ instruction: 0xf902f7f4 │ │ │ │ + blls 0x1b907c │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f79400 │ │ │ │ - ldrt pc, [r2], #2919 @ 0xb67 @ │ │ │ │ + ldrt pc, [sl], #2931 @ 0xb73 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39508 │ │ │ │ - pldw [r4], #-3895 @ 0xfffff0c9 │ │ │ │ + pldw [r4], #-4029 @ 0xfffff043 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - stmdbge r4, {r4, r5, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r5, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - strt pc, [fp], #-3135 @ 0xfffff3c1 │ │ │ │ + ldrt pc, [r3], #-3147 @ 0xfffff3b5 @ │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - stcge 4, cr15, [r7], #-508 @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [pc], #-508 @ 0xafeb8 │ │ │ │ rsclt r0, r0, #557056 @ 0x88000 │ │ │ │ rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - bleq 0xff8c0ddc │ │ │ │ + bleq 0xff8c0ccc │ │ │ │ andvs pc, r0, r0, lsl #8 │ │ │ │ vst4.16 {d4-d7}, [r4], r2 │ │ │ │ @ instruction: 0xf5b02070 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - stmib sp, {r0, r4, r5, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r5, r7, r8, sl, pc}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r7 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ tstls r6, pc, lsl #4 │ │ │ │ streq lr, [r2, #-2564] @ 0xfffff5fc │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vst3.8 {d25-d27}, [pc], r5 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ stmdbge r4, {r0, r2, r3, sl} │ │ │ │ svclt 0x001442a5 │ │ │ │ strcs r2, [r2], #-1025 @ 0xfffffbff │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ @ instruction: 0xf7f79304 │ │ │ │ - strbt pc, [lr], #-2851 @ 0xfffff4dd @ │ │ │ │ + ldrbt pc, [r6], #-2863 @ 0xfffff4d1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f49508 │ │ │ │ - pldw [r4], #-2091 @ 0xfffff7d5 │ │ │ │ - @ instruction: 0xf47f1300 │ │ │ │ - vstrls d10, [r4, #-952] @ 0xfffffc48 │ │ │ │ - strvc pc, [sp], #579 @ 0x243 │ │ │ │ - streq pc, [sl], #-704 @ 0xfffffd40 │ │ │ │ - andeq pc, r1, #70254592 @ 0x4300000 │ │ │ │ + @ instruction: 0xf8aef7f4 │ │ │ │ + movwne pc, #1044 @ 0x414 @ │ │ │ │ + blge 0xffead320 │ │ │ │ + vadd.f32 d25, d3, d4 │ │ │ │ + vaddhn.i16 d23, q8, │ │ │ │ + @ instruction: 0xf643040a │ │ │ │ + vsubl.s8 q8, d0, d1 │ │ │ │ + stmdbge r4, {r1, r3, r9} │ │ │ │ + svclt 0x00082d00 │ │ │ │ + strbmi r4, [r0], -r2, lsr #12 │ │ │ │ + strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ + blx 0x5ee126 │ │ │ │ + eorscs lr, r0, #1526726656 @ 0x5b000000 │ │ │ │ + rsbseq pc, r0, #192, 4 │ │ │ │ + vaddl.u8 q10, d4, d18 │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + @ instruction: 0xf5b24c03 │ │ │ │ + @ instruction: 0xf0040f80 │ │ │ │ + @ instruction: 0xf003040f │ │ │ │ + vhadd.s8 q4, q0, │ │ │ │ + @ instruction: 0xf1b287be │ │ │ │ + @ instruction: 0xf0031f10 │ │ │ │ + vand q4, , │ │ │ │ + bcs 0x8d11a0 │ │ │ │ + eorshi pc, r4, r3 │ │ │ │ + ldrbhi pc, [r3, r2, lsl #4] @ │ │ │ │ + @ instruction: 0xf0032a00 │ │ │ │ + tstls r4, r9, lsr #2 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + eormi pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0x2d00a904 │ │ │ │ - strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - strcs r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - ldrb pc, [r2], #-2823 @ 0xfffff4f9 @ │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ - eormi r0, r2, r0, ror r2 │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - svceq 0x0080f5b2 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - rsbshi pc, r9, r3 │ │ │ │ - strbhi pc, [r3, r0, lsl #4] @ │ │ │ │ - svcne 0x0010f1b2 │ │ │ │ - bicshi pc, r9, r3 │ │ │ │ - ldrhi pc, [r3], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf0032a20 │ │ │ │ - vhadd.s8 q4, q1, │ │ │ │ - bcs 0xd2214 │ │ │ │ - msrhi CPSR_fsx, r3 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vsubl.s8 q10, d0, d29 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59508 │ │ │ │ - @ instruction: 0xf7fffd1f │ │ │ │ - @ instruction: 0xf414bbaf │ │ │ │ + @ instruction: 0xf7fffd2b │ │ │ │ + @ instruction: 0xf414bbb7 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst4.32 {d8,d10,d12,d14}, [r4 :256], r3 │ │ │ │ + vst4.32 {d8,d10,d12,d14}, [r4 :128], r5 │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b38178 │ │ │ │ + @ instruction: 0xf5b3816a │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0xd0c28 │ │ │ │ - blge 0xfe82d4d4 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - svcvs 0x00d8f414 │ │ │ │ - movwcs lr, #43469 @ 0xa9cd │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf47f9309 │ │ │ │ - stmdbge r4, {r1, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + blcs 0xd0ae4 │ │ │ │ + blge 0xfea2d3c4 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf414930b │ │ │ │ + @ instruction: 0xf3c46fd8 │ │ │ │ + stmib sp, {r0, r8, r9, ip}^ │ │ │ │ + @ instruction: 0xf47f2309 │ │ │ │ + stmdbge r4, {r1, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - mrc2 7, 1, pc, cr14, cr8, {7} │ │ │ │ - bllt 0xfe16e30c │ │ │ │ + mcr2 7, 2, pc, cr10, cr8, {7} @ │ │ │ │ + bllt 0xfe36e1fc │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - rscshi pc, ip, #66 @ 0x42 │ │ │ │ + rscshi pc, r0, #66 @ 0x42 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - sbcshi pc, r3, #2 │ │ │ │ + sbchi pc, r7, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - subhi pc, r5, #2 │ │ │ │ + eorshi pc, r8, #2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - vbic.i16 q13, #49152 @ 0xc000 │ │ │ │ - @ instruction: 0xf4141201 │ │ │ │ - stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf004230a │ │ │ │ - movwls r0, #37647 @ 0x930f │ │ │ │ - blge 0x1a2d544 │ │ │ │ + @ instruction: 0xf004ab78 │ │ │ │ + movwls r0, #45583 @ 0xb20f │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwcs lr, #39373 @ 0x99cd │ │ │ │ + blge 0x1c2d434 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fffdff │ │ │ │ - @ instruction: 0xf404bb55 │ │ │ │ + @ instruction: 0xf7fffe0b │ │ │ │ + @ instruction: 0xf404bb5d │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - @ instruction: 0xf41487f9 │ │ │ │ + @ instruction: 0xf41487f0 │ │ │ │ @ instruction: 0xf0010300 │ │ │ │ - vst4.16 {d8-d11}, [r4 :256], r4 │ │ │ │ + vst4.16 {d8-d11}, [r4 :128], fp │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53f049d │ │ │ │ - @ instruction: 0xf8d8abb8 │ │ │ │ + @ instruction: 0xf8d8abc0 │ │ │ │ vaddl.u8 , d20, d12 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - strbmi r4, [r0], -r3, lsl #4 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ - strls r2, [r9], #-2837 @ 0xfffff4eb │ │ │ │ - ldrhi pc, [r2, #-515] @ 0xfffffdfd │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x600aa4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrhi pc, [sl, #-515] @ 0xfffffdfd │ │ │ │ stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ - strcs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ - strcs r9, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ + strcs r2, [r0, #-512] @ 0xfffffe00 │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strcs r9, [r1], #-1030 @ 0xfffffbfa │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xff56e3a8 │ │ │ │ - bllt 0xfe7ae3c8 │ │ │ │ + blx 0xff86e298 │ │ │ │ + bllt 0xfe9ae2b8 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - cmnphi sl, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ + msrhi SPSR_fs, r2, asr #32 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - teqphi pc, r2 @ p-variant is OBSOLETE │ │ │ │ + teqphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - orrhi pc, sp, r2 │ │ │ │ + cmnphi pc, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - vorr.i16 d26, #49664 @ 0xc200 │ │ │ │ - @ instruction: 0xf4141201 │ │ │ │ - stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf004230a │ │ │ │ - movwls r0, #37647 @ 0x930f │ │ │ │ - blge 0x2ad600 │ │ │ │ + @ instruction: 0xf004ab1a │ │ │ │ + movwls r0, #45583 @ 0xb20f │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwcs lr, #39373 @ 0x99cd │ │ │ │ + blge 0x4ad4f0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fffd8f │ │ │ │ - vst1.64 {d11-d12}, [r4 :256], r7 │ │ │ │ + @ instruction: 0xf7fffd9b │ │ │ │ + vst1.64 {d11-d12}, [r4 :256] │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - eoreq r8, r3, #63700992 @ 0x3cc0000 │ │ │ │ - ldrhi pc, [pc, r0, asr #2]! │ │ │ │ + eoreq r8, r3, #61341696 @ 0x3a80000 │ │ │ │ + ldrhi pc, [r6, r0, asr #2]! │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ - ldrbeq r3, [pc, #-208] @ 0xb0378 │ │ │ │ - blge 0x17ad948 │ │ │ │ + ldrbeq r3, [pc, #-208] @ 0xb0268 │ │ │ │ + blge 0x19ad838 │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f1490 │ │ │ │ - vshl.s8 d9, d9, d3 │ │ │ │ - @ instruction: 0x910784b5 │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strcs r2, [r1], #-513 @ 0xfffffdff │ │ │ │ - andls r2, r6, #0, 10 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d3 │ │ │ │ + andls r8, r7, #-1124073472 @ 0xbd000000 │ │ │ │ + andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + andls r2, r6, #16777216 @ 0x1000000 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1e6e460 │ │ │ │ - bllt 0x10ae480 │ │ │ │ + blx 0xfe16e350 │ │ │ │ + bllt 0x12ae370 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strthi pc, [r6], #-2 │ │ │ │ + ldrhi pc, [r9], #-2 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - subshi pc, r8, #66 @ 0x42 │ │ │ │ + subhi pc, ip, #66 @ 0x42 │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - vst3. {d24-d26}, [pc :128], fp │ │ │ │ + vst3. {d24-d26}, [pc :64]! │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - strbhi pc, [r7, #-2]! @ │ │ │ │ + ldrbhi pc, [ip, #-2] @ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrbhi pc, [r8, #2] @ │ │ │ │ + strbhi pc, [sl, #2] @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ - strtmi sl, [r1], -r0, lsr #21 │ │ │ │ + strtmi sl, [r1], -r8, lsr #21 │ │ │ │ @ instruction: 0xf7f3a804 │ │ │ │ - stmdbge r4, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ - @ instruction: 0xf7fffc35 │ │ │ │ - @ instruction: 0xf414bb0e │ │ │ │ + @ instruction: 0xf7fffc41 │ │ │ │ + @ instruction: 0xf414bb16 │ │ │ │ @ instruction: 0xf47f4000 │ │ │ │ - beq 0xfe95af38 │ │ │ │ + beq 0xfe95ae48 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andseq pc, ip, #2 │ │ │ │ cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ - @ instruction: 0xf0042e03 │ │ │ │ + cdpcs 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ vmull.u8 q8, d4, d15 │ │ │ │ vabal.u8 , d4, d1 │ │ │ │ @ instruction: 0xf5b15300 │ │ │ │ @ instruction: 0xf8cd2f70 │ │ │ │ @ instruction: 0xf002e014 │ │ │ │ - stmib sp, {r0, r2, r3, r5, r6, r8, r9, pc}^ │ │ │ │ + stmib sp, {r5, r6, r8, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r1, r2, r9, lr, pc} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ vmlal.s q9, d0, d1[2] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ movwls r4, #17411 @ 0x4403 │ │ │ │ strls r9, [r9, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xfff8f7f6 │ │ │ │ - blt 0xff92e53c │ │ │ │ + @ instruction: 0xf804f7f7 │ │ │ │ + blt 0xffb2e42c │ │ │ │ tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xc05d8 │ │ │ │ - bge 0x192d74c │ │ │ │ + blcs 0xc04c8 │ │ │ │ + bge 0x1b2d63c │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031581 │ │ │ │ stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0x432b2203 │ │ │ │ movwls r9, #29188 @ 0x7204 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb0574 │ │ │ │ + streq pc, [pc], #-4 @ 0xb0464 │ │ │ │ stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f52405 │ │ │ │ - @ instruction: 0xf7fff9c7 │ │ │ │ - @ instruction: 0xf414ba49 │ │ │ │ + @ instruction: 0xf7fff9d3 │ │ │ │ + @ instruction: 0xf414ba51 │ │ │ │ @ instruction: 0xf47f4500 │ │ │ │ - vst1.16 {d26-d27}, [pc], r4 │ │ │ │ + vst1.16 {d26-d27}, [pc], ip │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - teqphi pc, #2 @ p-variant is OBSOLETE │ │ │ │ + teqphi r2, #2 @ p-variant is OBSOLETE │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - beq 0xfe954dc4 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ - strbmi r9, [r0], -r8, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r2, r5, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049206 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + vmlsl.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0025300 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ + andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ + andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ subsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r5, #-772] @ 0xfffffcfc │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb05d0 │ │ │ │ - strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ - @ instruction: 0xffaaf7f6 │ │ │ │ - blt 0xfe5ae5d8 │ │ │ │ + strls r9, [r8], #-772 @ 0xfffffcfc │ │ │ │ + @ instruction: 0xffb6f7f6 │ │ │ │ + blt 0xfe7ae4c8 │ │ │ │ movwne pc, #5060 @ 0x13c4 @ │ │ │ │ movwls r0, #37926 @ 0x9426 │ │ │ │ - bge 0x62dae4 │ │ │ │ + bge 0x82d9d4 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049206 │ │ │ │ andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf0020aa2 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ subseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f69408 │ │ │ │ - @ instruction: 0xf7ffff85 │ │ │ │ - vpmax.s8 , q0, q15 │ │ │ │ + @ instruction: 0xf7ffff91 │ │ │ │ + vpmin.s8 , q0, q11 │ │ │ │ vsubw.s8 , q0, d13 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - @ instruction: 0x83aaf001 │ │ │ │ + movhi pc, #1 │ │ │ │ cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrthi pc, [r8], #2 @ │ │ │ │ - @ instruction: 0xf1410420 │ │ │ │ - vst3.8 {d8-d10}, [r4 :64], r0 │ │ │ │ + strthi pc, [sp], #2 │ │ │ │ + @ instruction: 0xf1410422 │ │ │ │ + vst3.8 {d8-d10}, [r4], r6 │ │ │ │ @ instruction: 0xf5b31386 │ │ │ │ @ instruction: 0xf47f1f84 │ │ │ │ - stmdbge r4, {r5, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ @ instruction: 0xf0041303 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - mcr2 7, 5, pc, cr4, cr7, {7} @ │ │ │ │ - stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 5, pc, cr0, cr7, {7} │ │ │ │ + ldmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - stmibge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - vsubl.u8 q12, d20, d17 │ │ │ │ + vrshr.u64 d24, d4, #60 │ │ │ │ andls r1, r9, #268435456 @ 0x10000000 │ │ │ │ - vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0021581 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - @ instruction: 0x432a5300 │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + beq 0xfe954db8 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + strne pc, [r1], #964 @ 0x3c4 │ │ │ │ + stmdbge r4, {r2, r4, r8, r9, lr} │ │ │ │ + strbmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ - vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r2, #17667 @ 0x4503 │ │ │ │ - vabal.u8 , d4, d5 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r6, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f69407 │ │ │ │ - @ instruction: 0xf7ffff2d │ │ │ │ - stmdbge r4, {r1, r2, r4, r9, fp, ip, sp, pc} │ │ │ │ + movwls r0, #16901 @ 0x4205 │ │ │ │ + @ instruction: 0xf7f69408 │ │ │ │ + @ instruction: 0xf7ffff39 │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #16899 @ 0x4203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ - blx 0x1ee6d0 │ │ │ │ - stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + blx 0x4ee5c0 │ │ │ │ + ldmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ bicscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ rsccs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ands pc, r8, sp, asr #17 │ │ │ │ - strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff86f7f4 │ │ │ │ - ldmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - bicscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - subscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - ands pc, r8, sp, asr #17 │ │ │ │ + stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f4c507 │ │ │ │ + @ instruction: 0xf7ffff93 │ │ │ │ + stmib sp, {r0, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + strbmi r1, [r0], -r4, lsl #4 │ │ │ │ + vmla.i8 d26, d5, d4 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + @ instruction: 0xf6470305 │ │ │ │ + vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff72f7f4 │ │ │ │ - stmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff80f7f4 │ │ │ │ + stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf8d8b123 │ │ │ │ ldrsbeq r3, [r8], #-0 │ │ │ │ - ldmdbge fp, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + stmdbge r5!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ teqpeq r5, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ subsvc pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ands pc, r8, sp, asr #17 │ │ │ │ - strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff56f7f4 │ │ │ │ - stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - smullscc pc, r9, r8, r8 @ │ │ │ │ - @ instruction: 0xf8d8b123 │ │ │ │ - ldrsbeq r3, [lr], #-0 │ │ │ │ - ldmdbge pc!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} @ │ │ │ │ - strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - teqpeq r5, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - eorvc pc, sp, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - ands pc, r8, sp, asr #17 │ │ │ │ + stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f4c507 │ │ │ │ + @ instruction: 0xf7ffff65 │ │ │ │ + @ instruction: 0xf898b953 │ │ │ │ + ldrdlt r3, [r3, -r9]! │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf57f005e │ │ │ │ + stmib sp, {r1, r3, r6, r8, fp, sp, pc}^ │ │ │ │ + strbmi r1, [r0], -r4, lsl #4 │ │ │ │ + @ instruction: 0xf643a904 │ │ │ │ + vbic.i32 d16, #1280 @ 0x00000500 │ │ │ │ + vcgt.s8 d16, d3, d10 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ + strls r0, [r6], #-522 @ 0xfffffdf6 │ │ │ │ strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff3af7f4 │ │ │ │ - stmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + @ instruction: 0xff4af7f4 │ │ │ │ + ldmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ bicscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ eorscc pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ands pc, r8, sp, asr #17 │ │ │ │ - strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff26f7f4 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - bicscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - adccs pc, r1, #74448896 @ 0x4700000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - ands pc, r8, sp, asr #17 │ │ │ │ + stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f4c507 │ │ │ │ + @ instruction: 0xf7ffff37 │ │ │ │ + stmib sp, {r0, r2, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + strbmi r1, [r0], -r4, lsl #4 │ │ │ │ + vmla.i8 d26, d5, d4 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + @ instruction: 0xf6470305 │ │ │ │ + vsubl.s8 q9, d16, d17 │ │ │ │ + strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff12f7f4 │ │ │ │ - stmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff24f7f4 │ │ │ │ + ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - ldrbhi pc, [ip, #-1] @ │ │ │ │ + ldrbhi pc, [r6, #-1] @ │ │ │ │ tstphi lr, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ vrshr.s64 q9, q8, #64 │ │ │ │ addsmi r0, r3, #176, 4 │ │ │ │ - ldrhi pc, [r9], r1 │ │ │ │ + ldrhi pc, [r1], r1 │ │ │ │ ldrhi pc, [r2], #-512 @ 0xfffffe00 │ │ │ │ vrshr.s64 q9, q8, #64 │ │ │ │ addsmi r0, r3, #144, 4 │ │ │ │ - strthi pc, [r9], r1 │ │ │ │ + strthi pc, [r1], r1 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - ldrbthi pc, [r8], -r1 @ │ │ │ │ + ldrbthi pc, [r0], -r1 @ │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - stmiage r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ ldrmi r9, [sl], -r7, lsl #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f69408 │ │ │ │ - @ instruction: 0xf7fffcbd │ │ │ │ - vmla.i8 , , q4 │ │ │ │ + @ instruction: 0xf7fffccf │ │ │ │ + vmul.i8 , , q3 │ │ │ │ vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - andhi pc, r5, #0 │ │ │ │ + andhi pc, r4, #0 │ │ │ │ addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - teqcs r0, #12713984 @ 0xc20000 │ │ │ │ + teqcs r0, #208, 16 @ 0xd00000 │ │ │ │ cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0021f00 │ │ │ │ - vqshl.s8 q4, , q0 │ │ │ │ - @ instruction: 0xf5b384da │ │ │ │ + vqshl.s8 q4, q12, q0 │ │ │ │ + @ instruction: 0xf5b384db │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vcge.s8 d8, d1, d25 │ │ │ │ - blcs 0x8d18a4 │ │ │ │ - strbhi pc, [lr], #-2 @ │ │ │ │ - addshi pc, r6, #536870912 @ 0x20000000 │ │ │ │ + vcge.s8 d8, d1, d18 │ │ │ │ + blcs 0x8d1774 │ │ │ │ + strbhi pc, [r6], #-2 @ │ │ │ │ + addhi pc, lr, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - vraddhn.i16 d24, q10, q0 │ │ │ │ + vmvn.i32 q12, #13172736 @ 0x00c90000 │ │ │ │ movwls r2, #17155 @ 0x4303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf004461a │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - blx 0xfe16e8b4 │ │ │ │ - ldmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe5ee798 │ │ │ │ + stmialt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffeee8c2 │ │ │ │ + stc2 7, cr15, [r6], {243} @ 0xf3 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffecf7f3 │ │ │ │ + @ instruction: 0xfffef7f3 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - strbeq sl, [r0, r0, lsl #18]! │ │ │ │ - stmge r5, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + strbeq sl, [r0, lr, lsl #18]! │ │ │ │ + ldmge r3, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ sbcpl pc, r3, r4, asr #7 │ │ │ │ @ instruction: 0xf10104a1 │ │ │ │ - @ instruction: 0xf8d880ef │ │ │ │ + @ instruction: 0xf8d880ec │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x13d52c │ │ │ │ - eorhi pc, pc, r2, asr #4 │ │ │ │ + blcs 0x13d410 │ │ │ │ + eorhi pc, r9, r2, asr #4 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - vst2. {d26-d27}, [pc :128], ip │ │ │ │ + vst2. {d26-d27}, [pc :256], sl │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ eormi r0, r3, r0, asr #6 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - ldrbhi pc, [ip, -r2] @ │ │ │ │ + strbhi pc, [r8, -r2]! @ │ │ │ │ strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ mvnsvc pc, #64, 4 │ │ │ │ stceq 0, cr4, [r2, #-140]! @ 0xffffff74 │ │ │ │ vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ - b 0x147c714 │ │ │ │ + b 0x147c5f8 │ │ │ │ @ instruction: 0xf0030545 │ │ │ │ - stmdbge r4, {r0, r3, r4, r6, r7, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0024403 │ │ │ │ stmib sp, {r0, r1, r9}^ │ │ │ │ andls r4, r6, #4, 10 @ 0x1000000 │ │ │ │ - stc2l 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ - ldmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ + ldmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrvc SPSR_, #4 │ │ │ │ svcvc 0x0060f1b3 │ │ │ │ - teqphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ + teqphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ strcs lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ andeq pc, sl, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ vst4.8 {d0,d2,d4,d6}, [r2 :128], r2 │ │ │ │ @@ -164244,332 +164173,332 @@ │ │ │ │ mvneq r4, sl, asr r0 │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ vhsub.u8 d21, d20, d3 │ │ │ │ andls r6, r4, #128, 8 @ 0x80000000 │ │ │ │ bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ movwls r0, #20571 @ 0x505b │ │ │ │ - mcr2 7, 0, pc, cr6, cr8, {7} @ │ │ │ │ - stmdalt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 0, pc, cr8, cr8, {7} │ │ │ │ + ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0020f5b3 │ │ │ │ andhi pc, ip, #0 │ │ │ │ svceq 0x0040f5b3 │ │ │ │ - ldmdage pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + stmdage sp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe9f91e4 │ │ │ │ - vcgt.s8 d25, d3, d5 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + beq 0xfe9f90c8 │ │ │ │ + vcgt.s8 d25, d3, d7 │ │ │ │ vmull.s8 , d16, d13 │ │ │ │ movwcs r0, #3082 @ 0xc0a │ │ │ │ vsubl.u8 , d4, d0 │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andeq pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrmi sl, [lr, #2308] @ 0x904 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0051c81 │ │ │ │ - b 0x11f1e80 │ │ │ │ + b 0x11f1d64 │ │ │ │ srsia sp, #12 │ │ │ │ strls lr, [r8, #-16] │ │ │ │ - strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb0a20 │ │ │ │ - strls r9, [r7], #-1289 @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [r2, #984] @ 0x3d8 │ │ │ │ - stmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strne lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1285 @ 0xfffffafb │ │ │ │ + ldc2 7, cr15, [r4, #984] @ 0x3d8 │ │ │ │ + ldmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + smlabtmi r4, sp, r9, lr │ │ │ │ stmdbge r4, {r6, r9, sl, lr} │ │ │ │ strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fb9208 │ │ │ │ - @ instruction: 0xf7fefa85 │ │ │ │ - stmib sp, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - strbmi r1, [r0], -r4, lsl #8 │ │ │ │ + @ instruction: 0xf7fefa97 │ │ │ │ + stmib sp, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + strbmi r4, [r0], -r4, lsl #2 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ andls ip, r8, #25165824 @ 0x1800000 │ │ │ │ - blx 0xffe6ea40 │ │ │ │ - svclt 0x00def7fe │ │ │ │ + blx 0x2ee926 │ │ │ │ + svclt 0x00ecf7fe │ │ │ │ vmlal.s q9, d16, d0[0] │ │ │ │ addsmi r0, r3, #208, 4 │ │ │ │ - ldrhi pc, [ip], #-1 │ │ │ │ + ldrhi pc, [r6], #-1 │ │ │ │ tstphi r9, #0, 4 @ p-variant is OBSOLETE │ │ │ │ svcne 0x00c0f1b3 │ │ │ │ - ldrbhi pc, [r8], #-1 @ │ │ │ │ + ldrbhi pc, [r2], #-1 @ │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - cmnphi sp, #1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r7, #1 @ p-variant is OBSOLETE │ │ │ │ vrshr.s64 d18, d16, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - svcge 0x00c5f47e │ │ │ │ + svcge 0x00d3f47e │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0022900 │ │ │ │ - svceq 0x009b80f4 │ │ │ │ + svceq 0x009b80ed │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xb16ac │ │ │ │ - svcge 0x00b3f47e │ │ │ │ + blcs 0xb1590 │ │ │ │ + svcge 0x00c1f47e │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ strbmi r4, [r0], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ movwls r0, #527 @ 0x20f │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-514] @ 0xfffffdfe │ │ │ │ - mcrr2 7, 15, pc, r0, cr5 @ │ │ │ │ - ldmdalt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrrc2 7, 15, pc, r2, cr5 @ │ │ │ │ + stmdalt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ - strbhi pc, [fp], #1 @ │ │ │ │ + strbhi pc, [r5], #1 @ │ │ │ │ movwhi pc, #12800 @ 0x3200 @ │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - strbhi pc, [lr], #-1 @ │ │ │ │ + strbhi pc, [r8], #-1 @ │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - strthi pc, [lr], #-1 │ │ │ │ + strthi pc, [r8], #-1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - svcge 0x0087f47e │ │ │ │ + svcge 0x0095f47e │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - rsbshi pc, r6, #2 │ │ │ │ + rsbshi pc, r0, #2 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ - andsls pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 7, 3, pc, cr8, cr5, {7} │ │ │ │ - svclt 0x006cf7fe │ │ │ │ - svceq 0x00a0f5b2 │ │ │ │ - svcge 0x0067f47e │ │ │ │ - @ instruction: 0xf10202a2 │ │ │ │ - eoreq r8, r3, #182 @ 0xb6 │ │ │ │ - ldrhi pc, [sl, #-256]! @ 0xffffff00 │ │ │ │ - cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - svcge 0x005bf47e │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #4, 6 @ 0x10000000 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - addseq r2, fp, pc, lsl #4 │ │ │ │ - stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ - movwls r4, #29189 @ 0x7205 │ │ │ │ - @ instruction: 0xffb6f7f9 │ │ │ │ - svclt 0x004af7fe │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - svcge 0x0045f47e │ │ │ │ - @ instruction: 0xf14002a7 │ │ │ │ - @ instruction: 0xf024849d │ │ │ │ - @ instruction: 0xf64e437f │ │ │ │ - vmvn.i32 , #3840 @ 0x00000f00 │ │ │ │ - vld1.8 {d0-d3}, [r3] │ │ │ │ - addsmi r0, r3, #224, 6 @ 0x80000003 │ │ │ │ - @ instruction: 0xf8d8d108 │ │ │ │ - orrcs r1, r0, #208 @ 0xd0 │ │ │ │ - movwne pc, #704 @ 0x2c0 @ │ │ │ │ - orrmi r2, fp, #0, 4 │ │ │ │ - ldrbhi pc, [r3, r1]! @ │ │ │ │ + strls lr, [r4, -sp, asr #19] │ │ │ │ + stmib sp, {r1, r2, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f54507 │ │ │ │ + @ instruction: 0xf7fefe8b │ │ │ │ + @ instruction: 0xf5b2bf7b │ │ │ │ + @ instruction: 0xf47e0fa0 │ │ │ │ + adceq sl, r2, #472 @ 0x1d8 │ │ │ │ + adcshi pc, r0, r2, lsl #2 │ │ │ │ + @ instruction: 0xf1000223 │ │ │ │ + vst3.8 {d8,d10,d12}, [r4 :256], r6 │ │ │ │ + @ instruction: 0xf5b36370 │ │ │ │ + @ instruction: 0xf47e6f70 │ │ │ │ + vqrdmlsh.s q13, q2, d2[6] │ │ │ │ + movwls r4, #17155 @ 0x4303 │ │ │ │ stmdbge r4, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ - addseq r2, fp, r3, lsl #4 │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - movwcs r2, #4609 @ 0x1201 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf7f79408 │ │ │ │ - @ instruction: 0xf7fef843 │ │ │ │ - @ instruction: 0xf44fbf8e │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - b 0x1c1570 │ │ │ │ - @ instruction: 0xf5b30302 │ │ │ │ - @ instruction: 0xf0010fc0 │ │ │ │ - vmax.s8 q4, q8, q9 │ │ │ │ - @ instruction: 0xf5b38392 │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - @ instruction: 0xf5b38754 │ │ │ │ - @ instruction: 0xf0010f80 │ │ │ │ - blcs 0xd287c │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr6, cr15, {3} │ │ │ │ - rsceq pc, pc, #4 │ │ │ │ - @ instruction: 0xf0022a20 │ │ │ │ - @ instruction: 0xf014857f │ │ │ │ - b 0x1471820 │ │ │ │ - @ instruction: 0x46174614 │ │ │ │ - ldrhi pc, [lr], #2 │ │ │ │ - subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0024214 │ │ │ │ - andcs r8, r0, #675282944 @ 0x28400000 │ │ │ │ - vrsubhn.i16 d30, q10, q9 │ │ │ │ - @ instruction: 0xf0145341 │ │ │ │ - movwls r0, #40752 @ 0x9f30 │ │ │ │ - mcrge 4, 7, pc, cr3, cr14, {3} @ │ │ │ │ + andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r0, [r8, #-155] @ 0xffffff65 │ │ │ │ + andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7f99307 │ │ │ │ + @ instruction: 0xf7feffc9 │ │ │ │ + @ instruction: 0xf5b3bf59 │ │ │ │ + @ instruction: 0xf47e0fa0 │ │ │ │ + adceq sl, r7, #84, 30 @ 0x150 │ │ │ │ + ldrhi pc, [fp], #320 @ 0x140 │ │ │ │ + cmnpmi pc, #36 @ p-variant is OBSOLETE @ 0x24 │ │ │ │ + rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ + andeq pc, pc, #192, 4 │ │ │ │ + mvneq pc, #587202560 @ 0x23000000 │ │ │ │ + @ instruction: 0xd1084293 │ │ │ │ + ldrsbne pc, [r0], #136 @ 0x88 @ │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + andcs r1, r0, #0, 6 │ │ │ │ + @ instruction: 0xf001438b │ │ │ │ + rsclt r8, r3, #62128128 @ 0x3b40000 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ + andcs r2, r1, #603979776 @ 0x24000000 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + vmlal.u , d20, d0[0] │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xf856f7f7 │ │ │ │ + svclt 0x009df7fe │ │ │ │ + andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + rsbmi pc, r0, #192, 4 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + svceq 0x00c0f5b3 │ │ │ │ + ldrbhi pc, [sp], r1 @ │ │ │ │ + orrshi pc, r2, #0, 4 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + strbhi pc, [pc, -r1] @ │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + ldrhi pc, [r6, -r1] │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf004aeb7 │ │ │ │ + bcs 0x8b16b8 │ │ │ │ + strhi pc, [ip, #2] │ │ │ │ + rscseq pc, pc, #20 │ │ │ │ + ldrmi lr, [r4], -pc, asr #20 │ │ │ │ + @ instruction: 0xf0024617 │ │ │ │ + vst3.32 {d24-d26}, [pc :128], r1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + andsmi r0, r4, #16, 4 │ │ │ │ + strhi pc, [lr, #2]! │ │ │ │ + strt r2, [r3], r0, lsl #4 │ │ │ │ + movtpl pc, #5060 @ 0x13c4 @ │ │ │ │ + svceq 0x0030f014 │ │ │ │ + @ instruction: 0xf47e9309 │ │ │ │ + @ instruction: 0xf3c4aef2 │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + stmdbcs sp, {r8, r9, ip, lr} │ │ │ │ + andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ + @ instruction: 0xf002290f │ │ │ │ + andls r8, r0, #181 @ 0xb5 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + tstls r6, r3, lsl #4 │ │ │ │ + stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ + subscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + streq pc, [pc], #-4 @ 0xb0b5c │ │ │ │ + strls r9, [r8], #-772 @ 0xfffffcfc │ │ │ │ + strls r2, [r5], #-1024 @ 0xfffffc00 │ │ │ │ + stc2 7, cr15, [r2, #984]! @ 0x3d8 │ │ │ │ + svclt 0x004bf7fe │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, ror r2 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svclt 0x0018290d │ │ │ │ - stmdbcs pc, {r0, r9, sp} @ │ │ │ │ - adcshi pc, ip, r2 │ │ │ │ - strbmi r9, [r0], -r0, lsl #4 │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + streq pc, [pc], #-4 @ 0xb0b84 │ │ │ │ + movthi pc, #57346 @ 0xe002 @ │ │ │ │ + addhi pc, r2, #0, 4 │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + ldrthi pc, [fp], #-2 @ │ │ │ │ + ldrhi pc, [ip, r0, lsl #4] │ │ │ │ + @ instruction: 0xf0022a20 │ │ │ │ + vcge.s8 q4, q9, │ │ │ │ + bcs 0xd13a4 │ │ │ │ + strhi pc, [r8], #-2 │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + vmla.i8 d26, d3, d4 │ │ │ │ + vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + @ instruction: 0xf81af7f5 │ │ │ │ + mcrlt 7, 5, pc, cr6, cr14, {7} @ │ │ │ │ + vmlal.u , d20, d3[4] │ │ │ │ + strbmi r5, [r0], -r0, asr #3 │ │ │ │ + stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #-2147483647 @ 0x80000001 │ │ │ │ - vmla.i8 d26, d5, d4 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf0040205 │ │ │ │ - movwls r0, #17423 @ 0x440f │ │ │ │ - strcs r9, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf7f69405 │ │ │ │ - @ instruction: 0xf7fefd8f │ │ │ │ - eorscs fp, r0, #60, 30 @ 0xf0 │ │ │ │ - rsbseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0044022 │ │ │ │ - vmull.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b22103 │ │ │ │ - @ instruction: 0xf3c40f80 │ │ │ │ - @ instruction: 0xf0024403 │ │ │ │ - vcge.s8 q4, q0, │ │ │ │ - @ instruction: 0xf1b28282 │ │ │ │ - @ instruction: 0xf0021f10 │ │ │ │ - vqshl.s8 d8, d25, d0 │ │ │ │ - bcs 0x8d2b30 │ │ │ │ - mvnshi pc, #2 │ │ │ │ - andhi pc, r7, #536870912 @ 0x20000000 │ │ │ │ - @ instruction: 0xf0022a00 │ │ │ │ - tstls r4, r8, lsl #8 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - andseq pc, sp, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xf808f7f5 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr8, cr14, {7} │ │ │ │ + movwls r0, #41115 @ 0xa09b │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #603979776 @ 0x24000000 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - tstls r6, r0, asr #12 │ │ │ │ - @ instruction: 0xf3c4a904 │ │ │ │ - addseq r3, fp, r3, lsl #4 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - adceq r3, r3, #1879048192 @ 0x70000000 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ + adceq r2, r3, #469762048 @ 0x1c000000 │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ movwcs fp, #3924 @ 0xf54 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f62304 │ │ │ │ - @ instruction: 0xf7feff45 │ │ │ │ - @ instruction: 0xf3c4bef2 │ │ │ │ + @ instruction: 0xf7feff57 │ │ │ │ + @ instruction: 0xf3c4bf00 │ │ │ │ eoreq r5, r6, #64, 4 │ │ │ │ - ldrhi pc, [pc], #-320 @ 0xb0d28 │ │ │ │ + ldrhi pc, [ip], #-320 @ 0xfffffec0 │ │ │ │ mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e2f5c │ │ │ │ - stmdbge r4, {r2, r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ movwcs r0, #5151 @ 0x141f │ │ │ │ strls r9, [r4], #-517 @ 0xfffffdfb │ │ │ │ strcc lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89508 │ │ │ │ - @ instruction: 0xf7fefdc9 │ │ │ │ - stcleq 14, cr11, [r3, #-380]! @ 0xfffffe84 │ │ │ │ + @ instruction: 0xf7fefddb │ │ │ │ + stcleq 14, cr11, [r3, #-436]! @ 0xfffffe4c │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf64f879a │ │ │ │ + @ instruction: 0xf64f8793 │ │ │ │ vmlal.s , d16, d0[4] │ │ │ │ eormi r0, r2, pc, lsl #4 │ │ │ │ svccs 0x005cf5b2 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr1, cr14, {3} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr15, cr14, {3} │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ addeq pc, r2, #2 │ │ │ │ @ instruction: 0xf47e2a02 │ │ │ │ - @ instruction: 0xf003ae4a │ │ │ │ + @ instruction: 0xf003ae58 │ │ │ │ @ instruction: 0xf0040301 │ │ │ │ @ instruction: 0x4640011f │ │ │ │ - mrrc2 7, 15, pc, r4, cr8 @ │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr9, cr14, {7} │ │ │ │ + stc2l 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + mcrlt 7, 6, pc, cr7, cr14, {7} @ │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf4148750 │ │ │ │ + @ instruction: 0xf4148749 │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - beq 0x9122e0 │ │ │ │ + beq 0x9121b4 │ │ │ │ teqpeq pc, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ @ instruction: 0xf8d84023 │ │ │ │ @ instruction: 0xf00100d0 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ @ instruction: 0xf5b34203 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - usada8eq r0, fp, r5, r8 │ │ │ │ - mcrge 5, 1, pc, cr9, cr14, {3} @ │ │ │ │ + usada8eq r0, r4, r5, r8 │ │ │ │ + mrcge 5, 1, APSR_nzcv, cr7, cr14, {3} │ │ │ │ andls fp, r4, #805306382 @ 0x3000000e │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ strbmi r3, [r0], -r3, lsl #4 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ andcs r5, r2, #1342177280 @ 0x50000000 │ │ │ │ addseq r9, ip, r7, lsl #8 │ │ │ │ strls r2, [r8], #-768 @ 0xfffffd00 │ │ │ │ - mcr2 7, 6, pc, cr6, cr9, {7} @ │ │ │ │ - mcrlt 7, 4, pc, cr15, cr14, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr8, cr9, {7} │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr13, cr14, {7} │ │ │ │ vst1.32 {d16-d17}, [pc :128], r3 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0030110 │ │ │ │ vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ vsubl.u8 , d20, d1 │ │ │ │ @ instruction: 0xf0044003 │ │ │ │ tstmi sl, #3840 @ 0xf00 │ │ │ │ strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ andls r4, r6, r1, lsr #7 │ │ │ │ - strthi pc, [ip], -r0 │ │ │ │ + strthi pc, [r8], -r0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9f0f7fa │ │ │ │ - mcrlt 7, 3, pc, cr11, cr14, {7} @ │ │ │ │ + blx 0x16ecf4 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr9, cr14, {7} │ │ │ │ cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe9f963c │ │ │ │ - @ instruction: 0xf6439305 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + beq 0xfe9f9520 │ │ │ │ + @ instruction: 0xf6439307 │ │ │ │ @ instruction: 0xf2c00cfd │ │ │ │ movwcs r0, #3082 @ 0xc0a │ │ │ │ vsubl.u8 , d4, d0 │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ eorsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrmi sl, [lr, #2308] @ 0x904 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0051c81 │ │ │ │ - b 0x11f22d8 │ │ │ │ + b 0x11f21bc │ │ │ │ srsia sp, #12 │ │ │ │ strls lr, [r8, #-16] │ │ │ │ - strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb0e78 │ │ │ │ - strls r9, [r7], #-1289 @ 0xfffffaf7 │ │ │ │ - blx 0x166ee5a │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr15, cr14, {7} │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-1285 @ 0xfffffafb │ │ │ │ + blx 0x1aeed3e │ │ │ │ + mcrlt 7, 2, pc, cr13, cr14, {7} @ │ │ │ │ vst1.32 {d16-d17}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ vaddl.u8 , d20, d1 │ │ │ │ - b 0x1137ea0 │ │ │ │ + b 0x1137d84 │ │ │ │ @ instruction: 0x43a10500 │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ andeq pc, pc, #4 │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf0009006 │ │ │ │ - andls r8, r7, #994050048 @ 0x3b400000 │ │ │ │ + andls r8, r7, #977272832 @ 0x3a400000 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ eormi r9, r2, r8, lsl #10 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strpl lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ ldrbvs pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ @@ -164579,3038 +164508,3045 @@ │ │ │ │ ldrbcc pc, [sp], #581 @ 0x245 @ │ │ │ │ streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6439200 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ stccs 6, cr4, [r0, #-256] @ 0xffffff00 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - blx 0x6eeed6 │ │ │ │ - mcrlt 7, 0, pc, cr1, cr14, {7} @ │ │ │ │ + blx 0xb6edba │ │ │ │ + mcrlt 7, 0, pc, cr15, cr14, {7} @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ @ instruction: 0x071830d0 │ │ │ │ - ldclge 5, cr15, [r7, #248]! @ 0xf8 │ │ │ │ + mcrge 5, 0, pc, cr5, cr14, {1} @ │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f1f58 │ │ │ │ - vshl.s8 d9, d9, d2 │ │ │ │ - tstls r6, r1, asr r7 │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strcs r2, [pc], #-520 @ 0xb0f3c │ │ │ │ - strls r2, [r7], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d2 │ │ │ │ + andls r8, r6, #24903680 @ 0x17c0000 │ │ │ │ + andcs sl, r8, #4, 18 @ 0x10000 │ │ │ │ + strls r2, [r8], #-1295 @ 0xfffffaf1 │ │ │ │ + strls r2, [r7, #-1025] @ 0xfffffbff │ │ │ │ + stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f74504 │ │ │ │ - @ instruction: 0xf7fefd11 │ │ │ │ - @ instruction: 0xf404bdda │ │ │ │ + @ instruction: 0xf7fefd23 │ │ │ │ + @ instruction: 0xf404bde8 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43e4f70 │ │ │ │ - @ instruction: 0xf8d8add4 │ │ │ │ + @ instruction: 0xf8d8ade2 │ │ │ │ vaddl.u8 , d20, d12 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - strbmi r5, [r0], -r0, asr #3 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ - strls r2, [r9], #-2837 @ 0xfffff4eb │ │ │ │ - strhi pc, [lr, -r2, lsl #4]! │ │ │ │ - stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ - andcs r9, r9, #8, 4 @ 0x80000000 │ │ │ │ - strcs r2, [r0, #-1039] @ 0xfffffbf1 │ │ │ │ - strcs r9, [r1], #-1031 @ 0xfffffbf9 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x605954 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrhi pc, [ip, -r2, lsl #4]! │ │ │ │ + stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ + strcs r2, [pc, #-521] @ 0xb0c5b │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ + strcs r9, [r0, #-1287] @ 0xfffffaf9 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [lr], #988 @ 0x3dc │ │ │ │ - ldclt 7, cr15, [r7, #1016]! @ 0x3f8 │ │ │ │ + stc2 7, cr15, [r0, #-988] @ 0xfffffc24 │ │ │ │ + stcllt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - vst1.8 {d24}, [pc :256], r5 │ │ │ │ + vst1.8 {d24}, [pc :128]! │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, lsl #5 │ │ │ │ svcvs 0x0040f5b2 │ │ │ │ - ldrbhi pc, [pc, r0]! @ │ │ │ │ + ldrbhi pc, [fp, r0]! @ │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ - andshi pc, r8, #2 │ │ │ │ + andshi pc, r4, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad22 │ │ │ │ + @ instruction: 0xf404ad30 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e071f │ │ │ │ - @ instruction: 0x4621ad90 │ │ │ │ + @ instruction: 0x4621ad9e │ │ │ │ @ instruction: 0xf7f3a804 │ │ │ │ - stmdbge r4, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - @ instruction: 0xf7fefee3 │ │ │ │ - @ instruction: 0xf44fbd86 │ │ │ │ + @ instruction: 0xf7fefef5 │ │ │ │ + @ instruction: 0xf44fbd94 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrbhi pc, [lr], r1 @ │ │ │ │ + ldrbhi pc, [r6], r1 @ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b387b5 │ │ │ │ + @ instruction: 0xf5b387b1 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.32 {d24-d27}, [pc :64], r0 │ │ │ │ + vst1.32 {d24-d27}, [pc :64], r2 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - ldclge 4, cr15, [r1], #504 @ 0x1f8 │ │ │ │ + ldclge 4, cr15, [pc], #504 @ 0xb110c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - stclge 4, cr15, [r3, #-248]! @ 0xffffff08 │ │ │ │ + ldclge 4, cr15, [r1, #-248]! @ 0xffffff08 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf81cf7f3 │ │ │ │ + @ instruction: 0xf8a8f7f3 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 6, pc, cr8, cr7, {7} @ │ │ │ │ - ldcllt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ + mrc2 7, 6, pc, cr10, cr7, {7} │ │ │ │ + stcllt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - sbchi pc, pc, r1 │ │ │ │ + sbchi pc, r9, r1 │ │ │ │ vrshr.s64 d18, d0, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - adchi pc, r1, r1 │ │ │ │ + addshi pc, fp, r1 │ │ │ │ svceq 0x0040f5b3 │ │ │ │ - ldclge 4, cr15, [r1], {126} @ 0x7e │ │ │ │ + ldclge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f69408 │ │ │ │ - @ instruction: 0xf7fef8a9 │ │ │ │ - @ instruction: 0xf5b3bd34 │ │ │ │ + @ instruction: 0xf7fef8bb │ │ │ │ + @ instruction: 0xf5b3bd42 │ │ │ │ @ instruction: 0xf0010f60 │ │ │ │ - rsbcs r8, r0, #160, 2 @ 0x28 │ │ │ │ + rsbcs r8, r0, #-2147483610 @ 0x80000026 │ │ │ │ rsceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b38187 │ │ │ │ + @ instruction: 0xf1b38181 │ │ │ │ @ instruction: 0xf47e1fd0 │ │ │ │ - @ instruction: 0xf8d8acae │ │ │ │ + @ instruction: 0xf8d8acbc │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57e079b │ │ │ │ - movwcs sl, #7336 @ 0x1ca8 │ │ │ │ + movwcs sl, #7350 @ 0x1cb6 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f59508 │ │ │ │ - @ instruction: 0xf7fefe23 │ │ │ │ - @ instruction: 0xf5b3bd0c │ │ │ │ + @ instruction: 0xf7fefe35 │ │ │ │ + @ instruction: 0xf5b3bd1a │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - andscs r8, r0, #192 @ 0xc0 │ │ │ │ + andscs r8, r0, #186 @ 0xba │ │ │ │ rsbeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - andscs r8, r0, #165 @ 0xa5 │ │ │ │ + andscs r8, r0, #159 @ 0x9f │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vmull.u8 q13, d20, d4 │ │ │ │ + @ instruction: 0xf3c4ac92 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-513] @ 0xfffffdff │ │ │ │ - ldc2 7, cr15, [r8], #-980 @ 0xfffffc2c │ │ │ │ - ldcllt 7, cr15, [r0], #-1016 @ 0xfffffc08 │ │ │ │ + mcrr2 7, 15, pc, sl, cr5 @ │ │ │ │ + ldcllt 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - orrhi pc, r3, r1 │ │ │ │ + cmnphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - msrhi SPSR_xc, r1 │ │ │ │ + cmpphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - mrrcge 4, 7, pc, pc, cr14 @ │ │ │ │ + stclge 4, cr15, [sp], #-504 @ 0xfffffe08 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [pc, -r1] @ │ │ │ │ + ldrbhi pc, [r8, -r1] @ │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf0012900 │ │ │ │ - svceq 0x009b85ff │ │ │ │ + svceq 0x009b85f7 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xb1d8c │ │ │ │ - mcrrge 4, 7, pc, r3, cr14 @ │ │ │ │ + blcs 0xb1c70 │ │ │ │ + mrrcge 4, 7, pc, r1, cr14 @ │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd7604 │ │ │ │ - stmib sp, {r3, r4, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f54507 │ │ │ │ - @ instruction: 0xf7fef8d5 │ │ │ │ - @ instruction: 0x2320bcaa │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002429a │ │ │ │ - vqadd.s8 q4, , │ │ │ │ - @ instruction: 0xf5b28367 │ │ │ │ - @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f8106 │ │ │ │ - vcge.s8 d0, d1, d0 │ │ │ │ - vmlsl.s q12, d16, d2[2] │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - sbcshi pc, r8, r2 │ │ │ │ + strls r9, [r6], -r4, lsl #14 │ │ │ │ + strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf8e8f7f5 │ │ │ │ + ldclt 7, cr15, [r9], #1016 @ 0x3f8 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - ldcge 4, cr15, [r7], {126} @ 0x7e │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vmlal.s q9, d0, d1[6] │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + rscshi pc, r8, r2 │ │ │ │ + msrhi SPSR_c, #268435456 @ 0x10000000 │ │ │ │ + svceq 0x00a0f5b2 │ │ │ │ + tstphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ + strbhi pc, [r5], r1, lsl #4 @ │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf002429a │ │ │ │ + @ instruction: 0x232080d5 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47e429a │ │ │ │ + tstls r4, r6, lsr #24 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + rsbcs pc, r9, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fefd79 │ │ │ │ - @ instruction: 0x2320bc09 │ │ │ │ + @ instruction: 0xf7fefd8b │ │ │ │ + @ instruction: 0x2320bc17 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vhsub.s8 d8, d1, d5 │ │ │ │ - @ instruction: 0xf5b28296 │ │ │ │ + vhsub.s8 d8, d1, d9 │ │ │ │ + @ instruction: 0xf5b2828e │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f81f0 │ │ │ │ + @ instruction: 0xf04f81f3 │ │ │ │ vcge.s8 d0, d1, d0 │ │ │ │ - vsubhn.i16 d24, q8, q6 │ │ │ │ + vsubhn.i16 d24, q8, │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - bicshi pc, r8, r2 │ │ │ │ + bicshi pc, sl, r2 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xffc2e430 │ │ │ │ + blge 0xfffae314 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fefd4f │ │ │ │ - eorcs fp, r0, #228352 @ 0x37c00 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vabd.s8 q4, q0, q10 │ │ │ │ - @ instruction: 0xf5b386fe │ │ │ │ - @ instruction: 0xf0020f80 │ │ │ │ - andscs r8, r0, #62 @ 0x3e │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0024293 │ │ │ │ - @ instruction: 0xf5b38025 │ │ │ │ - @ instruction: 0xf47e1f40 │ │ │ │ - stmdbge r4, {r3, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf0045506 │ │ │ │ - strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ - strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 7, pc, cr6, cr4, {7} │ │ │ │ - bllt 0xfef6f298 │ │ │ │ - @ instruction: 0xf5b3a804 │ │ │ │ - strls r2, [r8, #-3952] @ 0xfffff090 │ │ │ │ - cmnphi r4, #1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffeaf7f2 │ │ │ │ - blls 0x1ba2b8 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + stc2l 7, cr15, [r0, #-976]! @ 0xfffffc30 │ │ │ │ + bllt 0xffbef134 │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + ldrbhi pc, [fp, -r1] @ │ │ │ │ + ldrbthi pc, [r8], r0, lsl #4 @ │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + eorshi pc, r5, r2 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + andshi pc, ip, r2 │ │ │ │ + svcne 0x0040f5b3 │ │ │ │ + blge 0xff62e360 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - subcs pc, r9, #73400320 @ 0x4600000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + streq pc, [pc], #-4 @ 0xb1178 │ │ │ │ + stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f43404 │ │ │ │ + @ instruction: 0xf7feff07 │ │ │ │ + @ instruction: 0xf5b3bbc7 │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + @ instruction: 0xf7f3836f │ │ │ │ + strcs pc, [r1], #-2163 @ 0xfffff78d │ │ │ │ + stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ + @ instruction: 0xf6464640 │ │ │ │ + vmlal.s q9, d0, d1[2] │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + blx 0xff9ef180 │ │ │ │ + stclt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ + mvnseq pc, #70254592 @ 0x4300000 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + eorsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + svceq 0x0000f1bc │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmdbge r4, {r0, sl, sp} │ │ │ │ + movwcs r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fefad1 │ │ │ │ - @ instruction: 0xf643bc1c │ │ │ │ - vrsra.s64 q8, , #64 │ │ │ │ - @ instruction: 0xf643030a │ │ │ │ - vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf1bc020a │ │ │ │ - svclt 0x00080f00 │ │ │ │ - strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0xfefef2c8 │ │ │ │ - stclt 7, cr15, [r7], {254} @ 0xfe │ │ │ │ - strls r0, [r8, #-2723] @ 0xfffff55d │ │ │ │ - @ instruction: 0xf3c4a904 │ │ │ │ - strbmi r1, [r0], -r1, lsl #11 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - movwls r4, #25387 @ 0x632b │ │ │ │ - tstpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf7f83404 │ │ │ │ - @ instruction: 0xf7fefd13 │ │ │ │ - @ instruction: 0xf1b3bb79 │ │ │ │ - @ instruction: 0xf0016f8c │ │ │ │ - addsmi r8, r3, #-603979774 @ 0xdc000002 │ │ │ │ - blge 0xaee52c │ │ │ │ - @ instruction: 0xf57f02e6 │ │ │ │ - @ instruction: 0xf04fab25 │ │ │ │ - andcs r7, r1, #0, 6 │ │ │ │ - strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf892f7f8 │ │ │ │ - bllt 0xff82f340 │ │ │ │ - strls sl, [r8, #-2052] @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf8e8f7f3 │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - vmax.s8 q10, , q0 │ │ │ │ - vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0], -r5, lsl #4 │ │ │ │ - blx 0xfe16f33c │ │ │ │ - bllt 0xff42f360 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldreq r3, [lr], #208 @ 0xd0 │ │ │ │ - blge 0xff1ae874 │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ + @ instruction: 0xf7fefacf │ │ │ │ + beq 0xfe9a0230 │ │ │ │ + stmdbge r4, {r3, r8, sl, ip, pc} │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ @ instruction: 0xf0034640 │ │ │ │ + @ instruction: 0x432b031c │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + movwls r0, #29471 @ 0x731f │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + stc2 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ + bllt 0xfe2ef1fc │ │ │ │ + svcvs 0x008cf1b3 │ │ │ │ + @ instruction: 0x83b2f001 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + rsceq sl, r6, #41984 @ 0xa400 │ │ │ │ + blge 0xa6e814 │ │ │ │ + movwvc pc, #79 @ 0x4f @ │ │ │ │ + tstcs r0, r1, lsl #4 │ │ │ │ + @ instruction: 0xf7f84640 │ │ │ │ + @ instruction: 0xf7fef8a5 │ │ │ │ + @ instruction: 0xf7f3bbec │ │ │ │ + movwcs pc, #6471 @ 0x1947 @ │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + andsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f69500 │ │ │ │ + @ instruction: 0xf7fefa97 │ │ │ │ + @ instruction: 0xf404bbde │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e049e │ │ │ │ + @ instruction: 0xf8d8abd4 │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f23c0 │ │ │ │ - vshl.s8 d9, d9, d2 │ │ │ │ - tstls r6, sp, lsl r5 │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strcs r2, [pc], #-512 @ 0xb13a4 │ │ │ │ - strls r2, [r7], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f74504 │ │ │ │ - @ instruction: 0xf7fefadd │ │ │ │ - @ instruction: 0xf44fbba6 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - @ instruction: 0x81b7f002 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + blcs 0x605d70 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strhi pc, [lr, #-514]! @ 0xfffffdfe │ │ │ │ + stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ + strcs r2, [pc, #-512] @ 0xb1080 │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ + strcs r9, [r0, #-1287] @ 0xfffffaf9 │ │ │ │ + strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xffd6f26c │ │ │ │ + bllt 0xfeeaf28c │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b3849e │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.8 {d24-d27}, [pc :128], r0 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - blge 0x52e5e8 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldrbeq r3, [sp, #-208] @ 0xffffff30 │ │ │ │ - blge 0x20ae8fc │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 1, pc, cr8, cr2, {7} │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r0], {247} @ 0xf7 │ │ │ │ - bllt 0x1e2f410 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldreq r3, [sl], #208 @ 0xd0 │ │ │ │ - blge 0x1bae924 │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], r6 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + ldrhi pc, [sl], #1 │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + eorhi pc, pc, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + @ instruction: 0xf404ab22 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e055d │ │ │ │ + @ instruction: 0x4621ab90 │ │ │ │ + @ instruction: 0xf7f2a804 │ │ │ │ + stmdbge r4, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f74640 │ │ │ │ + @ instruction: 0xf7fefcd5 │ │ │ │ + @ instruction: 0xf404bb86 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e049a │ │ │ │ + @ instruction: 0xf8d8ab7c │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + strbmi r0, [r0], -fp, lsl #4 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f2470 │ │ │ │ - vshl.s8 d9, d9, d2 │ │ │ │ - smlabtls r6, r5, r4, r8 │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strcs r2, [pc], #-513 @ 0xb1454 │ │ │ │ - strls r2, [r7], #-1280 @ 0xfffffb00 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f74504 │ │ │ │ - @ instruction: 0xf7fefa85 │ │ │ │ - @ instruction: 0xf44fbb4e │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r2, r0, lsl #5 │ │ │ │ - svcvs 0x0010f5b2 │ │ │ │ - cmpphi r8, r2 @ p-variant is OBSOLETE │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + blcs 0x605e20 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrbhi pc, [r6], #514 @ 0x202 @ │ │ │ │ + stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ + strcs r2, [pc, #-513] @ 0xb112f │ │ │ │ + strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ + strcs r9, [r0, #-1287] @ 0xfffffaf9 │ │ │ │ + strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xfe76f31c │ │ │ │ + bllt 0x18af33c │ │ │ │ + andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ - @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b2847f │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.8 {d24-d27}, [pc], r3 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - bge 0xfef2e698 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldreq r3, [r9], #208 @ 0xd0 │ │ │ │ - blge 0xaae9ac │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r0, #968]! @ 0x3c8 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, r6, cr7 @ │ │ │ │ - bllt 0x82f4c0 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - addseq r2, fp, r3, lsl #4 │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf7f69408 │ │ │ │ - @ instruction: 0xf7fefbb9 │ │ │ │ - @ instruction: 0xf404bb04 │ │ │ │ - @ instruction: 0xf5b2123c │ │ │ │ - @ instruction: 0xf0402f70 │ │ │ │ - @ instruction: 0xf8d883ef │ │ │ │ - @ instruction: 0xf8d22050 │ │ │ │ - vaddl.u8 q9, d18, d16 │ │ │ │ - bcs 0x135d20 │ │ │ │ - mvnhi pc, #64, 4 │ │ │ │ - @ instruction: 0xf10004a0 │ │ │ │ - blx 0xfed924ac │ │ │ │ - stmdbeq sp!, {r0, r1, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - andcs r8, r1, #1946157059 @ 0x74000003 │ │ │ │ - @ instruction: 0xf8884628 │ │ │ │ - @ instruction: 0xf6492080 │ │ │ │ - vorr.i32 , #67108864 @ 0x04000000 │ │ │ │ - movwls r2, #10135 @ 0x2797 │ │ │ │ - blx 0xfe96f3be │ │ │ │ - strmi r9, [r6], -r2, lsl #22 │ │ │ │ - strcc lr, [r1, #-3] │ │ │ │ - @ instruction: 0xf0022d0f │ │ │ │ - blx 0x991948 │ │ │ │ - ldrbeq pc, [r1, r5, lsl #4] @ │ │ │ │ - @ instruction: 0xf857d5f7 │ │ │ │ - ldrtmi r0, [r1], -r5, lsr #32 │ │ │ │ - @ instruction: 0xf7a39302 │ │ │ │ - blls 0x171160 │ │ │ │ - adclt lr, r3, #62652416 @ 0x3bc0000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstlt sl, r9, lsl #6 │ │ │ │ - ldrbeq r4, [sp, r3, lsr #2] │ │ │ │ - mrcge 5, 6, APSR_nzcv, cr15, cr15, {1} │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - andls r2, r8, #0, 6 │ │ │ │ - andcs r9, r1, #4, 8 @ 0x4000000 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f93205 │ │ │ │ - @ instruction: 0xf7fef86f │ │ │ │ - stmdage r4, {r3, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f39508 │ │ │ │ - bls 0x26f620 │ │ │ │ - bcs 0x4981b0 │ │ │ │ - orrshi pc, r7, #1 │ │ │ │ - svclt 0x00082a0d │ │ │ │ - stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0026f10 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64], r7 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, lsl #5 │ │ │ │ + svcvs 0x0040f5b2 │ │ │ │ + ldrbthi pc, [sl], #-1 @ │ │ │ │ + svcvs 0x0060f5b2 │ │ │ │ + andshi pc, r2, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + vst1.64 {d10-d11}, [r4], sl │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e0499 │ │ │ │ + @ instruction: 0x4621ab38 │ │ │ │ + @ instruction: 0xf7f2a804 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f74640 │ │ │ │ + @ instruction: 0xf7fefc6b │ │ │ │ + rsclt fp, r3, #47104 @ 0xb800 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - subscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9b0f7f6 │ │ │ │ - blt 0xfe8af5bc │ │ │ │ - movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf63e2b0f │ │ │ │ - andge sl, r1, #139264 @ 0x22000 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - andeq r1, fp, pc, lsl #16 │ │ │ │ - andeq r1, fp, r3, ror #15 │ │ │ │ - andeq pc, sl, pc, lsl #20 │ │ │ │ - andeq pc, sl, pc, lsl #20 │ │ │ │ - @ instruction: 0x000b17b7 │ │ │ │ - andeq r1, fp, fp, lsl #15 │ │ │ │ - andeq pc, sl, pc, lsl #20 │ │ │ │ - andeq r1, fp, fp, asr r7 │ │ │ │ - andeq r1, fp, sp, lsr #14 │ │ │ │ - strdeq r1, [fp], -pc @ │ │ │ │ - ldrdeq r1, [fp], -r1 @ │ │ │ │ - andeq pc, sl, pc, lsl #20 │ │ │ │ - andeq r1, fp, r5, lsr #13 │ │ │ │ - andeq r1, fp, r9, ror r6 │ │ │ │ - andeq r1, fp, sp, asr #12 │ │ │ │ - andeq r1, fp, r1, lsl r6 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ + andcs r2, r1, #603979776 @ 0x24000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + vmlal.u , d20, d0[0] │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ + blx 0xff46f3ae │ │ │ │ + bllt 0x62f3d0 │ │ │ │ + eorsne pc, ip, #4, 8 @ 0x4000000 │ │ │ │ + svccs 0x0070f5b2 │ │ │ │ + mvnhi pc, #64 @ 0x40 │ │ │ │ + ldrsbcs pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ + ldrdcs pc, [r0], r2 @ │ │ │ │ + andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ + vpmax.s8 d18, d0, d2 │ │ │ │ + strteq r8, [r0], #997 @ 0x3e5 │ │ │ │ + mvnhi pc, #0, 2 │ │ │ │ + @ instruction: 0xf583fab3 │ │ │ │ + blcs 0xb39b8 │ │ │ │ + bicshi pc, ip, #0 │ │ │ │ + strtmi r2, [r8], -r1, lsl #4 │ │ │ │ + addcs pc, r0, r8, lsl #17 │ │ │ │ + ldrbpl pc, [r4, -r9, asr #12] @ │ │ │ │ + ldrcs pc, [r7, r0, asr #5] │ │ │ │ + @ instruction: 0xf79f9302 │ │ │ │ + blls 0x1704ec │ │ │ │ + and r4, r3, r6, lsl #12 │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0xb1424 │ │ │ │ + tstphi sp, r2 @ p-variant is OBSOLETE │ │ │ │ + vpmax.s8 d15, d5, d19 │ │ │ │ + ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ + eoreq pc, r5, r7, asr r8 @ │ │ │ │ + movwls r4, #9777 @ 0x2631 │ │ │ │ + @ instruction: 0xff90f7a3 │ │ │ │ + strb r9, [pc, r2, lsl #22]! │ │ │ │ + vsubl.u8 , d20, d19 │ │ │ │ + movwls r4, #37891 @ 0x9403 │ │ │ │ + @ instruction: 0x4123b11a │ │ │ │ + @ instruction: 0xf53f07dd │ │ │ │ + stmdbge r4, {r0, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + movwcs r4, #1600 @ 0x640 │ │ │ │ + strls r9, [r4], #-520 @ 0xfffffdf8 │ │ │ │ + movwls r2, #29185 @ 0x7201 │ │ │ │ + andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf884f7f9 │ │ │ │ + blt 0xff32f468 │ │ │ │ + @ instruction: 0xf860f7f3 │ │ │ │ + blls 0x1d7c90 │ │ │ │ + @ instruction: 0xf0012a0f │ │ │ │ + bcs 0x4122d4 │ │ │ │ + @ instruction: 0xf04fbf08 │ │ │ │ + stmdbge r4, {r1, r8, fp} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf8cd0205 │ │ │ │ + @ instruction: 0xf7f69000 │ │ │ │ + @ instruction: 0xf7fef9c7 │ │ │ │ + @ instruction: 0xf3c4bab2 │ │ │ │ + blcs 0x4760b0 │ │ │ │ + bge 0xe2eda0 │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + andeq r1, fp, fp, ror #13 │ │ │ │ + @ instruction: 0x000b16bf │ │ │ │ + andeq pc, sl, pc, lsl #18 │ │ │ │ + andeq pc, sl, pc, lsl #18 │ │ │ │ + muleq fp, r3, r6 │ │ │ │ + andeq r1, fp, r7, ror #12 │ │ │ │ + andeq pc, sl, pc, lsl #18 │ │ │ │ + andeq r1, fp, r7, lsr r6 │ │ │ │ + andeq r1, fp, r9, lsl #12 │ │ │ │ + ldrdeq r1, [fp], -fp │ │ │ │ + andeq r1, fp, sp, lsr #11 │ │ │ │ + andeq pc, sl, pc, lsl #18 │ │ │ │ + andeq r1, fp, r1, lsl #11 │ │ │ │ + andeq r1, fp, r5, asr r5 │ │ │ │ + andeq r1, fp, r9, lsr #10 │ │ │ │ + andeq r1, fp, sp, ror #9 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf898a9fa │ │ │ │ + @ instruction: 0xf898aa0c │ │ │ │ @ instruction: 0x464030d3 │ │ │ │ @ instruction: 0xf57e07df │ │ │ │ - @ instruction: 0xf3c4a9f4 │ │ │ │ + vmlsl.u8 q13, d4, d6 │ │ │ │ stmdbge r4, {r0, r1, r9, lr} │ │ │ │ movwcs r9, #4612 @ 0x1204 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #1342177280 @ 0x50000000 │ │ │ │ andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ strls r2, [r8, #-515] @ 0xfffffdfd │ │ │ │ - @ instruction: 0xf8c6f7f9 │ │ │ │ - blt 0x172f648 │ │ │ │ + @ instruction: 0xf8dcf7f9 │ │ │ │ + blt 0x1baf524 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r4, {r2, r3, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8, #-772] @ 0xfffffcfc │ │ │ │ strls r2, [r5], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blx 0x16ef65c │ │ │ │ - stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1c6f538 │ │ │ │ + ldmiblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r4, {r1, r2, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8, #-772] @ 0xfffffcfc │ │ │ │ strls r2, [r5], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf9aef7f9 │ │ │ │ - ldmiblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9c4f7f9 │ │ │ │ + stmiblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r4, {r4, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r6, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8, #-772] @ 0xfffffcfc │ │ │ │ strls r2, [r5], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf9eaf7f9 │ │ │ │ - stmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xef590 │ │ │ │ + ldmiblt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #2523136 @ 0x268000 │ │ │ │ + andcs sl, r2, #172, 18 @ 0x2b0000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefe57 │ │ │ │ - @ instruction: 0xf640b989 │ │ │ │ + @ instruction: 0xf7fefe6d │ │ │ │ + @ instruction: 0xf640b99b │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmibge r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmibge r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [r8, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1028 @ 0xb1724 │ │ │ │ + strcs r3, [pc], #-1028 @ 0xb1600 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 2, pc, cr0, cr8, {7} @ │ │ │ │ - ldmdblt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr6, cr8, {7} │ │ │ │ + stmiblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #108, 18 @ 0x1b0000 │ │ │ │ + andcs sl, r0, #2064384 @ 0x1f8000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefe29 │ │ │ │ - @ instruction: 0xf004b95b │ │ │ │ - blcs 0x4723a0 │ │ │ │ - ldmdbge r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fefe3f │ │ │ │ + @ instruction: 0xf004b96d │ │ │ │ + blcs 0x47227c │ │ │ │ + stmdbge r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ andcs r4, r3, #64, 12 @ 0x4000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #29960 @ 0x7508 │ │ │ │ @ instruction: 0xf7f99406 │ │ │ │ - @ instruction: 0xf7fef827 │ │ │ │ - @ instruction: 0xf640b9ba │ │ │ │ + @ instruction: 0xf7fef83d │ │ │ │ + @ instruction: 0xf640b9cc │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #17411 @ 0x4403 │ │ │ │ movwcs r9, #1288 @ 0x508 │ │ │ │ stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92306 │ │ │ │ - @ instruction: 0xf7fef8f5 │ │ │ │ - @ instruction: 0xf640b92d │ │ │ │ + @ instruction: 0xf7fef90b │ │ │ │ + @ instruction: 0xf640b93f │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdbge r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #17411 @ 0x4403 │ │ │ │ movwcs r9, #1288 @ 0x508 │ │ │ │ stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92306 │ │ │ │ - @ instruction: 0xf7fef931 │ │ │ │ - vst2.8 {d11,d13}, [r4 :64], r7 │ │ │ │ + @ instruction: 0xf7fef947 │ │ │ │ + vst2.8 {d11,d13}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r4, {r4, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r5, r8, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb1804 │ │ │ │ + streq pc, [pc], #-4 @ 0xb16e0 │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f74505 │ │ │ │ - @ instruction: 0xf7fef825 │ │ │ │ - vst2.16 {d11,d13}, [r4 :256], r8 │ │ │ │ + @ instruction: 0xf7fef83b │ │ │ │ + vst2.32 {d11,d13}, [r4], sl │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r8, fp, sp, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb1830 │ │ │ │ + streq pc, [pc], #-4 @ 0xb170c │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f74505 │ │ │ │ - @ instruction: 0xf7fef80f │ │ │ │ - vmul.f , q2, d2[4] │ │ │ │ - blcc 0x1b6450 │ │ │ │ + @ instruction: 0xf7fef825 │ │ │ │ + vbic.i16 , #196 @ 0x00c4 │ │ │ │ + blcc 0x1b632c │ │ │ │ @ instruction: 0xf63e2b0b │ │ │ │ - andge sl, r1, #228, 16 @ 0xe40000 │ │ │ │ + andge sl, r1, #16121856 @ 0xf60000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, fp, pc, lsr #20 │ │ │ │ - strdeq r1, [fp], -sp │ │ │ │ - andeq pc, sl, pc, lsl #20 │ │ │ │ - ldrdeq r1, [fp], -r3 │ │ │ │ - andeq r1, fp, r5, lsr #19 │ │ │ │ - andeq r1, fp, r7, ror r9 │ │ │ │ - andeq r1, fp, r9, asr #18 │ │ │ │ - andeq pc, sl, pc, lsl #20 │ │ │ │ - andeq r1, fp, r7, lsl r9 │ │ │ │ - andeq r1, fp, r5, ror #17 │ │ │ │ - @ instruction: 0x000b18b3 │ │ │ │ - andeq r1, fp, sp, ror r8 │ │ │ │ + andeq r1, fp, fp, lsl #18 │ │ │ │ + ldrdeq r1, [fp], -r9 │ │ │ │ + andeq pc, sl, pc, lsl #18 │ │ │ │ + andeq r1, fp, pc, lsr #17 │ │ │ │ + andeq r1, fp, r1, lsl #17 │ │ │ │ + andeq r1, fp, r3, asr r8 │ │ │ │ + andeq r1, fp, r5, lsr #16 │ │ │ │ + andeq pc, sl, pc, lsl #18 │ │ │ │ + strdeq r1, [fp], -r3 │ │ │ │ + andeq r1, fp, r1, asr #15 │ │ │ │ + andeq r1, fp, pc, lsl #15 │ │ │ │ + andeq r1, fp, r9, asr r7 │ │ │ │ smullscc pc, r3, r8, r8 @ │ │ │ │ ldrbeq r4, [r9, r0, asr #12] │ │ │ │ - stmiage r3, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r5, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ strls r4, [r4, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb1898 │ │ │ │ + streq pc, [pc, #-4] @ 0xb1774 │ │ │ │ vabal.u8 , d4, d5 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [r6, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf7f99408 │ │ │ │ - @ instruction: 0xf7fef95d │ │ │ │ - vst2.8 {d11,d13}, [r4 :128], r6 │ │ │ │ + @ instruction: 0xf7fef973 │ │ │ │ + vst2.8 {d11,d13}, [r4 :256], r8 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r3, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r4, r5, r7, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #4, 6 @ 0x10000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #33286 @ 0x8206 │ │ │ │ - blx 0x10ef8ca │ │ │ │ - ldmlt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x166f7a6 │ │ │ │ + stmialt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + stmiage r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - @ instruction: 0xf7fefab3 │ │ │ │ - vst2.16 {d11-d12}, [r4 :256]! │ │ │ │ + @ instruction: 0xf7fefac9 │ │ │ │ + vst2.32 {d11-d12}, [r4] │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r1, r2, r4, r5, r6, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r7, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #4, 6 @ 0x10000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #33286 @ 0x8206 │ │ │ │ - blx 0xffbef92c │ │ │ │ - stmdalt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x16f80a │ │ │ │ + ldmdalt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #6160384 @ 0x5e0000 │ │ │ │ + andcs sl, r2, #112, 16 @ 0x700000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefc9f │ │ │ │ - @ instruction: 0xf640b84d │ │ │ │ + @ instruction: 0xf7fefcb5 │ │ │ │ + @ instruction: 0xf640b85f │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r7, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [r8, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1028 @ 0xb199c │ │ │ │ + strcs r3, [pc], #-1028 @ 0xb1878 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ - ldmdalt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + stmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #48, 16 @ 0x300000 │ │ │ │ + andcs sl, r0, #4325376 @ 0x420000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefc71 │ │ │ │ - vmov.i16 d27, #207 @ 0x00cf │ │ │ │ + @ instruction: 0xf7fefc87 │ │ │ │ + vmvn.i16 d27, #193 @ 0x00c1 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r4, {r2, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r5, #64, 12 @ 0x4000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #1610612736 @ 0x60000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r7], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf8b8f7f9 │ │ │ │ - stmlt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8cef7f9 │ │ │ │ + ldmlt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmdage r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - @ instruction: 0xf7fdf9f7 │ │ │ │ - @ instruction: 0xf404bff1 │ │ │ │ + @ instruction: 0xf7fefa0d │ │ │ │ + vst2.8 {d11-d12}, [r4], r3 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47d6f70 │ │ │ │ - stmdbge r4, {r1, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #4, 6 @ 0x10000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #33286 @ 0x8206 │ │ │ │ - blx 0xcefa44 │ │ │ │ - svclt 0x00d8f7fd │ │ │ │ + blx 0x126f920 │ │ │ │ + svclt 0x00eaf7fd │ │ │ │ strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ addsvc pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r2, #-980] @ 0xfffffc2c │ │ │ │ - ldmdalt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r8, #-980]! @ 0xfffffc2c │ │ │ │ + stmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f54504 │ │ │ │ - @ instruction: 0xf7fefd41 │ │ │ │ - tstcs r0, #2752512 @ 0x2a0000 │ │ │ │ + @ instruction: 0xf7fefd57 │ │ │ │ + tstcs r0, #60, 16 @ 0x3c0000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vshl.s8 d8, d30, d17 │ │ │ │ - @ instruction: 0x2320835c │ │ │ │ + @ instruction: 0x23208358 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b28432 │ │ │ │ + @ instruction: 0xf5b2842f │ │ │ │ @ instruction: 0xf47d1f00 │ │ │ │ - smlatbls r4, r0, pc, sl @ │ │ │ │ + @ instruction: 0x9104afb2 │ │ │ │ stmdbge r4, {r6, r9, sl, lr} │ │ │ │ rsbeq pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xf87ef7f4 │ │ │ │ - svclt 0x0092f7fd │ │ │ │ - setend be │ │ │ │ - @ instruction: 0xf8d88197 │ │ │ │ - @ instruction: 0xf8d33050 │ │ │ │ - vshr.u64 q9, q4, #62 │ │ │ │ - bcs 0x13e310 │ │ │ │ - strhi pc, [r5, #-577] @ 0xfffffdbf │ │ │ │ - @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf3c4affa │ │ │ │ - stmdbcs r0, {r1, r3, r6, r8} │ │ │ │ - ldrbhi pc, [sl, -r1] @ │ │ │ │ - svcvs 0x0080f5b1 │ │ │ │ - svcge 0x0079f47d │ │ │ │ - ldrdcs pc, [r0], r3 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - svcge 0x0073f43d │ │ │ │ - stceq 8, cr6, [r6], #-364 @ 0xfffffe94 │ │ │ │ - svcvs 0x0070f413 │ │ │ │ - svcge 0x006df43d │ │ │ │ - movweq pc, #53254 @ 0xd006 @ │ │ │ │ - stceq 1, cr15, [sp], {163} @ 0xa3 │ │ │ │ - @ instruction: 0x0700f1dc │ │ │ │ - streq lr, [ip, -r7, asr #22] │ │ │ │ - @ instruction: 0xf47d2f00 │ │ │ │ - strbmi sl, [r0], -r2, ror #30 │ │ │ │ - blx 0xfec6dbae │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0x4640afd4 │ │ │ │ - mrc2 0, 3, pc, cr12, cr0, {1} │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf79eafce │ │ │ │ - @ instruction: 0xf3c4fbd1 │ │ │ │ - strmi r5, [r1], r1, lsl #8 │ │ │ │ - blx 0xff3ef9ee │ │ │ │ - andeq pc, pc, #6 │ │ │ │ - strmi r4, [r1], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf7f34640 │ │ │ │ - @ instruction: 0x4622fbd7 │ │ │ │ - strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - cdp2 7, 7, cr15, cr10, cr3, {5} │ │ │ │ - streq pc, [r4], #-452 @ 0xfffffe3c │ │ │ │ - adcmi r2, r0, r1 │ │ │ │ - @ instruction: 0xf876f79f │ │ │ │ - andscs r4, r0, r4, lsl #12 │ │ │ │ - @ instruction: 0xf872f79f │ │ │ │ - strtmi r4, [sl], -r3, lsr #12 │ │ │ │ - stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ - andcs r9, pc, r0 │ │ │ │ - blx 0xffe6fa44 │ │ │ │ - vnmla.f64 d4, d29, d5 │ │ │ │ - @ instruction: 0xf6421f70 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ - ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ - @ instruction: 0x463a681b │ │ │ │ - ldrmi r5, [sp], #-2251 @ 0xfffff735 │ │ │ │ - stmdavs r1, {r8, sl, ip, pc} │ │ │ │ - eorsne pc, r4, sp, asr #12 │ │ │ │ - addseq pc, r1, r0, asr #5 │ │ │ │ - @ instruction: 0xf1a0440b │ │ │ │ - @ instruction: 0xf85001e4 │ │ │ │ - @ instruction: 0xf79f0ce4 │ │ │ │ - movwcs pc, #56189 @ 0xdb7d @ │ │ │ │ - @ instruction: 0xf8c84640 │ │ │ │ - @ instruction: 0xf016300c │ │ │ │ - @ instruction: 0xf7fdfb89 │ │ │ │ - tstcs r0, #136, 30 @ 0x220 │ │ │ │ - msreq CPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - vqrshl.s8 d8, d26, d1 │ │ │ │ - @ instruction: 0x23208167 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b28523 │ │ │ │ - @ instruction: 0xf47d1f00 │ │ │ │ - strdls sl, [r4, -lr] │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - adccs pc, sp, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xffdcf7f3 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr0, cr13, {7} │ │ │ │ - ldc2l 7, cr15, [r4], #-968 @ 0xfffffc38 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f49508 │ │ │ │ + @ instruction: 0xf7fdf893 │ │ │ │ + rsbeq fp, r2, #652 @ 0x28c │ │ │ │ + orrshi pc, r2, r1, lsl #2 │ │ │ │ + ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ + ldrsbcs pc, [r8], #131 @ 0x83 @ │ │ │ │ + andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ + vpmax.s8 d18, d1, d2 │ │ │ │ + stmdacs r0, {r0, r3, r8, sl, pc} │ │ │ │ + stmdage fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + smlalbteq pc, sl, r4, r3 @ │ │ │ │ + @ instruction: 0xf0012900 │ │ │ │ + @ instruction: 0xf5b18769 │ │ │ │ + @ instruction: 0xf47d6f80 │ │ │ │ + @ instruction: 0xf8d3af8a │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + @ instruction: 0xf43d6f70 │ │ │ │ + ldmdavs fp, {r2, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf4130c26 │ │ │ │ + @ instruction: 0xf43d6f70 │ │ │ │ + @ instruction: 0xf006af7e │ │ │ │ + @ instruction: 0xf1a3030d │ │ │ │ + @ instruction: 0xf1dc0c0d │ │ │ │ + bl 0x1273624 │ │ │ │ + svccs 0x0000070c │ │ │ │ + svcge 0x0073f47d │ │ │ │ + @ instruction: 0xf0164640 │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00e5f43d │ │ │ │ + @ instruction: 0xf0304640 │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00dff43d │ │ │ │ + stc2l 7, cr15, [r2], #-632 @ 0xfffffd88 │ │ │ │ + strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf79e4681 │ │ │ │ + @ instruction: 0xf006fc5d │ │ │ │ + strmi r0, [r5], -pc, lsl #4 │ │ │ │ + strbmi r4, [r0], -r1, lsl #12 │ │ │ │ + blx 0xffbefa2e │ │ │ │ + strtmi r4, [r9], -r2, lsr #12 │ │ │ │ + @ instruction: 0xf7a34648 │ │ │ │ + @ instruction: 0xf1c4ff0b │ │ │ │ + andcs r0, r1, r4, lsl #8 │ │ │ │ + @ instruction: 0xf79f40a0 │ │ │ │ + strmi pc, [r4], -r7, lsl #18 │ │ │ │ + @ instruction: 0xf79f2010 │ │ │ │ + strtmi pc, [r3], -r3, lsl #18 │ │ │ │ + strtmi r4, [r9], -sl, lsr #12 │ │ │ │ + andls lr, r0, sp, asr #19 │ │ │ │ + @ instruction: 0xf7a5200f │ │ │ │ + blmi 0xff2308ac │ │ │ │ + svcne 0x0070ee1d │ │ │ │ + andne pc, r4, r2, asr #12 │ │ │ │ + addscs pc, r7, r0, asr #5 │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ + strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ + @ instruction: 0xf64d6801 │ │ │ │ + vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ + mvneq pc, r0, lsr #3 │ │ │ │ + stcleq 8, cr15, [r4], #320 @ 0x140 │ │ │ │ + stc2 7, cr15, [lr], {159} @ 0x9f │ │ │ │ + strbmi r2, [r0], -sp, lsl #6 │ │ │ │ + andcc pc, ip, r8, asr #17 │ │ │ │ + blx 0xfec6db26 │ │ │ │ + svclt 0x0099f7fd │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ + strbhi pc, [r4, #-1] @ │ │ │ │ + msrhi (UNDEF: 98), r1 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ + strhi pc, [ip, #-1]! │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + svcge 0x000ff47d │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vsubl.s8 q9, d16, d29 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + @ instruction: 0xfff0f7f3 │ │ │ │ + svclt 0x0000f7fd │ │ │ │ + ldc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ ldmib sp, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ andls r4, r2, #469762048 @ 0x1c000000 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf79e41dc │ │ │ │ - bls 0x1709d0 │ │ │ │ - bcs 0x483464 │ │ │ │ - ldrhi pc, [r6, r0, asr #32]! │ │ │ │ + bls 0x170af0 │ │ │ │ + bcs 0x483344 │ │ │ │ + ldrhi pc, [r1, r0, asr #32]! │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x9efc28 │ │ │ │ + blx 0xfedefb08 │ │ │ │ @ instruction: 0xf79f4620 │ │ │ │ - strtmi pc, [r9], -fp, lsl #16 │ │ │ │ + @ instruction: 0x4629f89b │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrc2 7, 3, pc, cr6, cr1, {7} │ │ │ │ - svclt 0x0043f7fd │ │ │ │ - strls sl, [r8, #-2052] @ 0xfffff7fc │ │ │ │ - mcrr2 7, 15, pc, lr, cr2 @ │ │ │ │ + @ instruction: 0xff06f7f1 │ │ │ │ + svclt 0x0053f7fd │ │ │ │ + stc2 7, cr15, [lr], #968 @ 0x3c8 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmov.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0], -r5, lsl #4 │ │ │ │ - stc2l 7, cr15, [r8, #980]! @ 0x3d4 │ │ │ │ - svclt 0x0033f7fd │ │ │ │ - mcrr2 7, 15, pc, r0, cr2 @ │ │ │ │ + strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ + ldc2l 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ + svclt 0x0045f7fd │ │ │ │ + stc2 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ ldmib sp, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ andls r4, r2, #469762048 @ 0x1c000000 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf79e41dc │ │ │ │ - bls 0x170968 │ │ │ │ - bcs 0x4834cc │ │ │ │ - ldrbhi pc, [r8, -r0, asr #32]! @ │ │ │ │ + bls 0x170a8c │ │ │ │ + bcs 0x4833a8 │ │ │ │ + ldrbhi pc, [r5, -r0, asr #32]! @ │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9f0f7f0 │ │ │ │ - @ instruction: 0xf79e4620 │ │ │ │ - @ instruction: 0x4629ffd7 │ │ │ │ + blx 0xfe16fb6c │ │ │ │ + @ instruction: 0xf79f4620 │ │ │ │ + strtmi pc, [r9], -r9, ror #16 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ - svclt 0x000ff7fd │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + ldc2l 7, cr15, [r0, #964]! @ 0x3c4 │ │ │ │ + svclt 0x0021f7fd │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - tstlt sl, r3, lsl #8 │ │ │ │ - ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ - blge 0x8af1f4 │ │ │ │ + tstlt ip, r0, asr #8 │ │ │ │ + bfieq r4, r3, #2, #26 │ │ │ │ + blge 0x96f0d0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ - stmib sp, {r2, r8, sl, lr}^ │ │ │ │ + stmib sp, {r3, sl, ip, pc}^ │ │ │ │ + stmib sp, {r2, r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f83306 │ │ │ │ - @ instruction: 0xf7fdfbb7 │ │ │ │ - @ instruction: 0xf898bef8 │ │ │ │ + @ instruction: 0xf7fdfbcd │ │ │ │ + @ instruction: 0xf898bf0a │ │ │ │ ldrdlt r3, [r3, -r9]! │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf57e005a │ │ │ │ - vtst.8 q13, q9, │ │ │ │ + vadd.i8 q13, q9, │ │ │ │ vmlal.s q11, d16, d1[7] │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ strvc lr, [r4], -sp, asr #19 │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f33307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r0, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr13, cr13, {7} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmge r2, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mcrlt 7, 7, pc, cr15, cr13, {7} @ │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - @ instruction: 0xf7fdfe3b │ │ │ │ - @ instruction: 0xf898bed8 │ │ │ │ + @ instruction: 0xf7fdfe51 │ │ │ │ + @ instruction: 0xf898beea │ │ │ │ ldrdlt r3, [r3, -r9]! │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf57e0059 │ │ │ │ - vtst.8 q13, q9, │ │ │ │ + vmla.i8 d26, d2, d15 │ │ │ │ vsubl.s8 q11, d0, d29 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ strvc lr, [r4], -sp, asr #19 │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f33307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmiage ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr13, cr13, {7} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmge lr!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mcrlt 7, 6, pc, cr15, cr13, {7} @ │ │ │ │ teqpeq r2, #4 @ p-variant is OBSOLETE │ │ │ │ vqdmulh.s d2, d1, d18 │ │ │ │ - blcs 0x952d98 │ │ │ │ - mcrrge 6, 3, pc, lr, cr14 @ │ │ │ │ + blcs 0x952c8c │ │ │ │ + mrrcge 6, 3, pc, r8, cr14 @ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r1, fp, r5, lsl #30 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r1, fp, r3, asr #30 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r1, fp, r9, asr #29 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r1, fp, r5, lsl #29 │ │ │ │ - andeq r0, fp, r1, lsr r6 │ │ │ │ - andeq r1, fp, r9, lsr #28 │ │ │ │ - @ instruction: 0xf53e0421 │ │ │ │ - @ instruction: 0xf404ac0a │ │ │ │ + andeq r1, fp, r1, ror #27 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r1, fp, pc, lsl lr │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r1, fp, r5, lsr #27 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r1, fp, r1, ror #26 │ │ │ │ + andeq r0, fp, r1, lsr #10 │ │ │ │ + andeq r1, fp, r5, lsl #26 │ │ │ │ + @ instruction: 0xf53e0423 │ │ │ │ + @ instruction: 0xf404ac14 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x462186ff │ │ │ │ + strtmi r8, [r1], -pc, lsl #14 │ │ │ │ strls sl, [r7], -r4, lsl #16 │ │ │ │ - strls r0, [r8, -r2, ror #7] │ │ │ │ - strhi pc, [sp], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf8caf7f2 │ │ │ │ + strls r0, [r8, -r5, ror #7] │ │ │ │ + ldrhi pc, [sp], -r1, lsl #2 │ │ │ │ + @ instruction: 0xf95cf7f2 │ │ │ │ eoreq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 6, pc, cr14, cr7, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr4, cr7, {7} @ │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - strtmi sl, [r1], -lr, asr #28 │ │ │ │ + strtmi sl, [r1], -r0, ror #28 │ │ │ │ @ instruction: 0xf7f2a804 │ │ │ │ - strcs pc, [r1], #-2183 @ 0xfffff779 │ │ │ │ + strcs pc, [r1], #-2329 @ 0xfffff6e7 │ │ │ │ stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0x15efe5a │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr13, cr13, {7} │ │ │ │ + blx 0x1b6fd36 │ │ │ │ + mcrlt 7, 2, pc, cr15, cr13, {7} @ │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - ldrbhi pc, [r8, #1]! @ │ │ │ │ + strhi pc, [r8], -r1 │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - stmdage r4, {r0, r2, r3, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - strls r4, [r7, #-1569] @ 0xfffff9df │ │ │ │ + @ instruction: 0x4621abd7 │ │ │ │ + strls sl, [r7, #-2052] @ 0xfffff7fc │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - mvneq pc, #9109504 @ 0x8b0000 │ │ │ │ - blge 0xff36f4a4 │ │ │ │ + mvneq pc, #475136 @ 0x74000 │ │ │ │ + blge 0xff5ef380 │ │ │ │ rscsmi pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [ip, #988]! @ 0x3dc │ │ │ │ + stc2l 7, cr15, [r2, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdabb9 │ │ │ │ - svclt 0x0000be1e │ │ │ │ - addeq lr, r5, r6, lsr #7 │ │ │ │ + @ instruction: 0xf7fdabc3 │ │ │ │ + svclt 0x0000be30 │ │ │ │ + addeq lr, r5, r8, asr #9 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404abba │ │ │ │ + @ instruction: 0xf404abc4 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x96078693 │ │ │ │ + strls r8, [r7], -r3, lsr #13 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #8, 14 @ 0x200000 │ │ │ │ - strhi pc, [lr, #257]! @ 0x101 │ │ │ │ - @ instruction: 0xf87af7f2 │ │ │ │ + ldrhi pc, [lr, #257]! @ 0x101 │ │ │ │ + @ instruction: 0xf90cf7f2 │ │ │ │ subsvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 3, pc, cr14, cr7, {7} │ │ │ │ + mrc2 7, 4, pc, cr4, cr7, {7} │ │ │ │ adcsle r2, r0, r0, lsl #16 │ │ │ │ - ldcllt 7, cr15, [sp, #1012]! @ 0x3f4 │ │ │ │ + mcrlt 7, 0, pc, cr15, cr13, {7} @ │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - ldrbhi pc, [r4, #1] @ │ │ │ │ + strbhi pc, [r4, #1]! @ │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - stmdage r4, {r0, r2, r3, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r1, r2, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ strls r4, [r7, #-1569] @ 0xfffff9df │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - mvneq pc, #4915200 @ 0x4b0000 │ │ │ │ - blge 0xfe36f524 │ │ │ │ + mvneq pc, #14483456 @ 0xdd0000 │ │ │ │ + blge 0xfe5ef400 │ │ │ │ addscs pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [ip, #-988]! @ 0xfffffc24 │ │ │ │ + stc2 7, cr15, [r2, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdab79 │ │ │ │ - strteq fp, [r1], #-3550 @ 0xfffff222 │ │ │ │ - blge 0x202f444 │ │ │ │ + @ instruction: 0xf7fdab83 │ │ │ │ + strteq fp, [r1], #-3568 @ 0xfffff210 │ │ │ │ + blge 0xfe2af320 │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrhi pc, [r8], -r1 │ │ │ │ + strthi pc, [r8], -r1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1019708 │ │ │ │ - @ instruction: 0xf7f28524 │ │ │ │ - @ instruction: 0xf648f83d │ │ │ │ + @ instruction: 0xf7f28534 │ │ │ │ + @ instruction: 0xf648f8cf │ │ │ │ vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - stmdacs r0, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0073f43f │ │ │ │ - ldclt 7, cr15, [pc, #1012]! @ 0xb2378 │ │ │ │ + ldcllt 7, cr15, [r1, #1012] @ 0x3f4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldcge 4, cr15, [r9, #244]! @ 0xf4 │ │ │ │ + stclge 4, cr15, [fp, #244] @ 0xf4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andls fp, r6, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #603979776 @ 0x24000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f63407 │ │ │ │ - @ instruction: 0xf7fdfe13 │ │ │ │ - @ instruction: 0xf404bda6 │ │ │ │ + @ instruction: 0xf7fdfe29 │ │ │ │ + @ instruction: 0xf404bdb8 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53d071b │ │ │ │ - @ instruction: 0xf8d8ad9c │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - strbmi r4, [r0], -r3, lsl #4 │ │ │ │ + @ instruction: 0xf8d8adae │ │ │ │ + rsclt r3, r2, #140 @ 0x8c │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x61eb70 │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - andls r8, r7, #258998272 @ 0xf700000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d1 │ │ │ │ + andls r8, r7, #2359296 @ 0x240000 │ │ │ │ andcs sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8, #-1024] @ 0xfffffc00 │ │ │ │ - strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r6], #-1024 @ 0xfffffc00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f64504 │ │ │ │ - @ instruction: 0xf7fdfcb7 │ │ │ │ - @ instruction: 0xf1b3bd80 │ │ │ │ + @ instruction: 0xf7fdfccd │ │ │ │ + @ instruction: 0xf1b3bd92 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404ad04 │ │ │ │ - @ instruction: 0xf0044370 │ │ │ │ - @ instruction: 0xf3c4090f │ │ │ │ - vabdl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf5b34603 │ │ │ │ + @ instruction: 0xf404ad16 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf0044703 │ │ │ │ + @ instruction: 0xf5b3060f │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - @ instruction: 0xf898813e │ │ │ │ + @ instruction: 0xf898813b │ │ │ │ ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - strbthi pc, [fp], -r0 @ │ │ │ │ - b 0x1175ea0 │ │ │ │ + strbthi pc, [r8], -r0 @ │ │ │ │ + b 0x1175d7c │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #232, 24 @ 0xe800 │ │ │ │ + andcs sl, r1, #64000 @ 0xfa00 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ vsubl.u8 , d4, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd7604 │ │ │ │ - strls r9, [r8, #-24] @ 0xffffffe8 │ │ │ │ - @ instruction: 0xf7f49407 │ │ │ │ - @ instruction: 0xf7fdf97b │ │ │ │ - andscs fp, r0, #80, 26 @ 0x1400 │ │ │ │ - subseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - eorcs r8, r0, #205 @ 0xcd │ │ │ │ - subseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b380b4 │ │ │ │ - @ instruction: 0xf47d0fa0 │ │ │ │ - vqdmulh.s q13, q10, d0[2] │ │ │ │ - stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ - strbmi r9, [r0], -r4, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r2, #20993 @ 0x5201 │ │ │ │ - @ instruction: 0xf0042300 │ │ │ │ - strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ - strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xf838f7f4 │ │ │ │ - ldclt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + strls r9, [r6], -r4, lsl #14 │ │ │ │ + strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf992f7f4 │ │ │ │ + stcllt 7, cr15, [r3, #-1012]! @ 0xfffffc0c │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #80, 4 │ │ │ │ + sbchi pc, fp, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - ldrbthi pc, [pc], r0 @ │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - strbthi pc, [sl], r0 @ │ │ │ │ - svcne 0x0010f1b3 │ │ │ │ - stcge 4, cr15, [r5], #500 @ 0x1f4 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + addsmi r0, r3, #80, 4 │ │ │ │ + adcshi pc, r2, r1 │ │ │ │ + svceq 0x00a0f5b3 │ │ │ │ + ldclge 4, cr15, [fp], {125} @ 0x7d │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb20d8 │ │ │ │ - stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f63404 │ │ │ │ - @ instruction: 0xf7fdf88f │ │ │ │ - @ instruction: 0xf404bc97 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0042103 │ │ │ │ - tstls r5, pc, lsl #10 │ │ │ │ + movwls sl, #18692 @ 0x4904 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #773 @ 0x305 │ │ │ │ + streq pc, [pc], #-4 @ 0xb1f74 │ │ │ │ + strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf7f49508 │ │ │ │ + @ instruction: 0xf7fdf84f │ │ │ │ + eorcs fp, r0, #51456 @ 0xc900 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + eorscs r8, r0, #252, 12 @ 0xfc00000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + @ instruction: 0xf1b386e7 │ │ │ │ + @ instruction: 0xf47d1f10 │ │ │ │ + stmdbge r4, {r3, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0045506 │ │ │ │ + strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ + strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf8a6f7f6 │ │ │ │ + stclt 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r8, r0]! @ │ │ │ │ - andcs r9, r1, #1610612736 @ 0x60000000 │ │ │ │ + @ instruction: 0xf0049105 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r8, sl} │ │ │ │ + @ instruction: 0xf5b34640 │ │ │ │ + @ instruction: 0xf0004f70 │ │ │ │ + andls r8, r6, #64487424 @ 0x3d80000 │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ + movwcs r3, #1027 @ 0x403 │ │ │ │ + strpl lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f59304 │ │ │ │ + @ instruction: 0xf7fdf935 │ │ │ │ + @ instruction: 0xf404bd06 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf0044703 │ │ │ │ + @ instruction: 0xf5b3060f │ │ │ │ + @ instruction: 0xf0004f70 │ │ │ │ + @ instruction: 0xf89887e7 │ │ │ │ + ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ + stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ + ldrhi pc, [r0], -r0 │ │ │ │ + b 0x1175e8c │ │ │ │ + bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + @ instruction: 0xf47d2b00 │ │ │ │ + movwls sl, #3186 @ 0xc72 │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwls r5, #17415 @ 0x4407 │ │ │ │ - @ instruction: 0xf91ef7f5 │ │ │ │ - ldcllt 7, cr15, [r3], #1012 @ 0x3f4 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - strbhi pc, [r9, r0]! @ │ │ │ │ - smullsne pc, r9, r8, r8 @ │ │ │ │ - eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ - @ instruction: 0xf0002900 │ │ │ │ - svceq 0x009b8613 │ │ │ │ - orreq lr, r2, #274432 @ 0x43000 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - blcs 0xb2d54 │ │ │ │ - mrrcge 4, 7, pc, pc, cr13 @ │ │ │ │ - movwcs r9, #4864 @ 0x1300 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf8cd7604 │ │ │ │ - stmib sp, {r3, r4, ip, pc}^ │ │ │ │ + strls lr, [r4, -sp, asr #19] │ │ │ │ + stmib sp, {r1, r2, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f44507 │ │ │ │ - @ instruction: 0xf7fdf8f1 │ │ │ │ - @ instruction: 0xf8d8bcc6 │ │ │ │ + @ instruction: 0xf7fdf909 │ │ │ │ + @ instruction: 0xf8d8bcda │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57d0799 │ │ │ │ - vqdmulh.s q13, q2, d0[2] │ │ │ │ + vmov.i32 q13, #52479 @ 0x0000ccff │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ movwcs r9, #516 @ 0x204 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #100663296 @ 0x6000000 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdfdc3 │ │ │ │ - @ instruction: 0xf898bcac │ │ │ │ + @ instruction: 0xf7fdfddb │ │ │ │ + @ instruction: 0xf898bcc0 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - ldrbhi pc, [fp, #-0] @ │ │ │ │ - b 0x117602c │ │ │ │ + ldrbhi pc, [sl, #-0] @ │ │ │ │ + b 0x1175f04 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #8704 @ 0x2200 │ │ │ │ + andcs sl, r1, #13824 @ 0x3600 │ │ │ │ andls sl, r0, #4, 18 @ 0x10000 │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r2, [r4, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049505 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r6, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f49407 │ │ │ │ - @ instruction: 0xf7fdf8af │ │ │ │ - @ instruction: 0xf898bc84 │ │ │ │ + @ instruction: 0xf7fdf8c7 │ │ │ │ + @ instruction: 0xf898bc98 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - strhi pc, [fp, #-0]! │ │ │ │ - b 0x117607c │ │ │ │ + strhi pc, [sl, #-0]! │ │ │ │ + b 0x1175f54 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, sl, fp, sp, pc} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r9, [r8, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strls r4, [r5, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb2234 │ │ │ │ + streq pc, [pc, #-4] @ 0xb210c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ - @ instruction: 0xf888f7f4 │ │ │ │ - mrrclt 7, 15, pc, sp, cr13 @ │ │ │ │ + @ instruction: 0xf8a0f7f4 │ │ │ │ + ldcllt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdfb99 │ │ │ │ - @ instruction: 0xf3c4bbd1 │ │ │ │ + @ instruction: 0xf7fdfbb1 │ │ │ │ + @ instruction: 0xf3c4bbe5 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r5, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-512] @ 0xfffffe00 │ │ │ │ - blx 0xfe1f026a │ │ │ │ - bllt 0xfeff0290 │ │ │ │ + blx 0xfe7f0142 │ │ │ │ + bllt 0xff4f0168 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [sl, r0, asr #12] │ │ │ │ - blge 0xfee2f89c │ │ │ │ + blge 0xff32f774 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-512] @ 0xfffffe00 │ │ │ │ - ldc2 7, cr15, [r0, #-976]! @ 0xfffffc30 │ │ │ │ - ldclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ + stc2l 7, cr15, [r8, #-976] @ 0xfffffc30 │ │ │ │ + stclt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - svceq 0x009b84b8 │ │ │ │ + svceq 0x009b84b7 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xb2ef4 │ │ │ │ - blge 0xfe4af4e8 │ │ │ │ + blcs 0xb2dcc │ │ │ │ + blge 0xfe9af3c0 │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ strls r4, [r8, #-1600] @ 0xfffff9c0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strls r4, [r5, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb230c │ │ │ │ + streq pc, [pc, #-4] @ 0xb21e4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ - @ instruction: 0xf81cf7f4 │ │ │ │ - bllt 0xffd30314 │ │ │ │ + @ instruction: 0xf834f7f4 │ │ │ │ + stclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [lr, r0, asr #12] │ │ │ │ - blge 0x1daf920 │ │ │ │ + blge 0xfe2af7f8 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [r8, #-1562] @ 0xfffff9e6 │ │ │ │ - stc2l 7, cr15, [lr], #976 @ 0x3d0 │ │ │ │ - bllt 0xff6b0348 │ │ │ │ + stc2 7, cr15, [r6, #-976] @ 0xfffffc30 │ │ │ │ + bllt 0xffbb0220 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [pc, r0, asr #12] │ │ │ │ - blge 0x172f954 │ │ │ │ + blge 0x1c2f82c │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [r8, #-1562] @ 0xfffff9e6 │ │ │ │ - @ instruction: 0xf934f7f4 │ │ │ │ - bllt 0xff03037c │ │ │ │ + @ instruction: 0xf94cf7f4 │ │ │ │ + bllt 0xff530254 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [fp, r0, asr #12] │ │ │ │ - blge 0x10af988 │ │ │ │ + blge 0x15af860 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf91af7f4 │ │ │ │ - bllt 0xfe9b03b0 │ │ │ │ + @ instruction: 0xf932f7f4 │ │ │ │ + bllt 0xfeeb0288 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049304 │ │ │ │ strls r0, [r8, #-783] @ 0xfffffcf1 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf7f49407 │ │ │ │ - @ instruction: 0xf7fdfd8b │ │ │ │ - movwcs fp, #6937 @ 0x1b19 │ │ │ │ + @ instruction: 0xf7fdfda3 │ │ │ │ + movwcs fp, #6957 @ 0x1b2d │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ strcs r4, [r0, #-1600] @ 0xfffff9c0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strls r2, [r5, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049506 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fdfeef │ │ │ │ - @ instruction: 0xf8d8bb7a │ │ │ │ + @ instruction: 0xf7fdff07 │ │ │ │ + @ instruction: 0xf8d8bb8e │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57d079a │ │ │ │ - @ instruction: 0xf3c4aafc │ │ │ │ + vorr.i16 d26, #49152 @ 0xc000 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ movwcs r9, #516 @ 0x204 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #100663296 @ 0x6000000 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdf8d7 │ │ │ │ - @ instruction: 0xf8d8bb60 │ │ │ │ + @ instruction: 0xf7fdf8ef │ │ │ │ + @ instruction: 0xf8d8bb74 │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57d0799 │ │ │ │ - movwcs sl, #2786 @ 0xae2 │ │ │ │ + movwcs sl, #2806 @ 0xaf6 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdf8bd │ │ │ │ - movwcs fp, #2886 @ 0xb46 │ │ │ │ + @ instruction: 0xf7fdf8d5 │ │ │ │ + movwcs fp, #2906 @ 0xb5a │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [r8, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0xfe17046c │ │ │ │ - blt 0xfef70494 │ │ │ │ + blx 0xfe770344 │ │ │ │ + blt 0xff47036c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrthi pc, [fp], r0 @ │ │ │ │ + ldrthi pc, [sl], r0 @ │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - svceq 0x009b8446 │ │ │ │ + svceq 0x009b8445 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xb30d8 │ │ │ │ - bge 0xfe82f6cc │ │ │ │ + blcs 0xb2fb0 │ │ │ │ + bge 0xfed2f5a4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #513 @ 0x201 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ - andsls pc, r8, sp, asr #17 │ │ │ │ - strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xff30f7f3 │ │ │ │ - bllt 0x2304ec │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - strbhi pc, [fp, #-0]! @ │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ - andsls pc, r8, sp, asr #17 │ │ │ │ + strls lr, [r4, -sp, asr #19] │ │ │ │ + strls r9, [r8, #-1542] @ 0xfffff9fa │ │ │ │ + @ instruction: 0xf7f39407 │ │ │ │ + @ instruction: 0xf7fdff49 │ │ │ │ + @ instruction: 0xf404bb1a │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf0044703 │ │ │ │ + @ instruction: 0xf5b3060f │ │ │ │ + @ instruction: 0xf0004f70 │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r6, r8, sl, pc} │ │ │ │ + movwcs r4, #1600 @ 0x640 │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r9, [r6], -r4, lsl #14 │ │ │ │ strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf97ef7f4 │ │ │ │ - blt 0x1d70524 │ │ │ │ + @ instruction: 0xf998f7f4 │ │ │ │ + blt 0xfe2f03f8 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fdfe49 │ │ │ │ - vst1.64 {d11-d12}, [r4 :64], r4 │ │ │ │ + @ instruction: 0xf7fdfe63 │ │ │ │ + vst1.64 {d11-d12}, [r4 :128], sl │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r4, {r1, r2, r4, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #17671 @ 0x4507 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf0049508 │ │ │ │ movwls r0, #21519 @ 0x540f │ │ │ │ @ instruction: 0xf7f49406 │ │ │ │ - @ instruction: 0xf7fdfb47 │ │ │ │ - vst1.16 {d11-d12}, [r4], r5 │ │ │ │ + @ instruction: 0xf7fdfb61 │ │ │ │ + vst1.16 {d11-d12}, [r4 :64], fp │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r4, r6, r9, fp, sp, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #17671 @ 0x4507 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf0049508 │ │ │ │ movwls r0, #21519 @ 0x540f │ │ │ │ @ instruction: 0xf7f49406 │ │ │ │ - @ instruction: 0xf7fdfb2f │ │ │ │ - vmlsl.u8 , d4, d29 │ │ │ │ - blcs 0x13b2c4 │ │ │ │ + @ instruction: 0xf7fdfb49 │ │ │ │ + vmull.u , d4, d3[0] │ │ │ │ + blcs 0x13b198 │ │ │ │ strbhi pc, [r5, #-0] @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - rsclt sl, r3, #36, 20 @ 0x24000 │ │ │ │ + rsclt sl, r3, #237568 @ 0x3a000 │ │ │ │ @ instruction: 0xf8d89309 │ │ │ │ - blcs 0xc7e804 │ │ │ │ - rscshi pc, ip, r1, asr #4 │ │ │ │ + blcs 0xc7e6d8 │ │ │ │ + tstphi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0xfe1529b8 │ │ │ │ + blcc 0xfe1528dc │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r1, r2, r3, r7, r9, pc}^ @ │ │ │ │ + ldm pc, {r1, r5, r7, r9, pc}^ @ │ │ │ │ ldrne pc, [r7, -r3] │ │ │ │ ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb2608 │ │ │ │ - stmdbge r4, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb24dc │ │ │ │ + stmdbge r4, {r2, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x1edc3c │ │ │ │ + blvc 0x1edb10 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ - stc2l 7, cr15, [sl], {246} @ 0xf6 │ │ │ │ - ldmiblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ + blt 0x5704e4 │ │ │ │ strb r2, [sl, r2, lsl #6]! │ │ │ │ strb r2, [r8, r6, lsl #6]! │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f3668 │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - andls r8, r7, #603979779 @ 0x24000003 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d1 │ │ │ │ + andls r8, r7, #2080374787 @ 0x7c000003 │ │ │ │ andcs sl, r0, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f64504 │ │ │ │ - @ instruction: 0xf7fdfca9 │ │ │ │ - @ instruction: 0xf3c4b9db │ │ │ │ - blcs 0x13b368 │ │ │ │ - strbhi pc, [r7], #-0 @ │ │ │ │ + @ instruction: 0xf7fdfcc3 │ │ │ │ + @ instruction: 0xf3c4b9f1 │ │ │ │ + blcs 0x13b23c │ │ │ │ + strbhi pc, [r8], #-0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - rsclt sl, r3, #3440640 @ 0x348000 │ │ │ │ + rsclt sl, r3, #232, 18 @ 0x3a0000 │ │ │ │ @ instruction: 0xf8d89309 │ │ │ │ - blcs 0xc7e8a8 │ │ │ │ - rscshi pc, ip, r1, asr #4 │ │ │ │ + blcs 0xc7e77c │ │ │ │ + tstphi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0xfe152914 │ │ │ │ + blcc 0xfe152838 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r1, r3, r4, r5, r7, r8, pc}^ @ │ │ │ │ + ldm pc, {r1, r2, r3, r6, r7, r8, pc}^ @ │ │ │ │ ldrne pc, [r7, -r3] │ │ │ │ ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb26ac │ │ │ │ - stmdbge r4, {r1, r3, r4, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb2580 │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x1edce0 │ │ │ │ + blvc 0x1edbb4 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ - ldc2l 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ - stmiblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ + stmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r2, lsl #6]! │ │ │ │ strb r2, [r8, r6, lsl #6]! │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f370c │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - andls r8, r7, #-603979775 @ 0xdc000001 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d1 │ │ │ │ + andls r8, r7, #872415234 @ 0x34000002 │ │ │ │ andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f64504 │ │ │ │ - @ instruction: 0xf7fdfc57 │ │ │ │ - @ instruction: 0xf8d8b989 │ │ │ │ - rsclt r3, r2, #140 @ 0x8c │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7fdfc71 │ │ │ │ + @ instruction: 0xf8d8b99f │ │ │ │ + rsclt r3, r0, #140 @ 0x8c │ │ │ │ smlalbtcs pc, r0, r4, r3 @ │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - strbmi r9, [r0], -r9, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ - vshl.s8 d2, d0, d17 │ │ │ │ - tstls r6, r7, asr r3 │ │ │ │ - andls sl, r7, #4, 18 @ 0x10000 │ │ │ │ + andls r2, r9, r0, lsl #9 │ │ │ │ + msrhi SPSR_fsx, #268435456 @ 0x10000000 │ │ │ │ + strbmi r9, [r0], -r6, lsl #2 │ │ │ │ + stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ strls r2, [r4], #-514 @ 0xfffffdfe │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ + strcs r9, [r1], #-1288 @ 0xfffffaf8 │ │ │ │ @ instruction: 0xf7f69405 │ │ │ │ - @ instruction: 0xf7fdfc39 │ │ │ │ - tstcs r0, #1753088 @ 0x1ac000 │ │ │ │ + @ instruction: 0xf7fdfc53 │ │ │ │ + tstcs r0, #2113536 @ 0x204000 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x232087b2 │ │ │ │ + @ instruction: 0x232087c3 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0xf5b2879d │ │ │ │ + @ instruction: 0xf5b287ad │ │ │ │ @ instruction: 0xf47d0fc0 │ │ │ │ - tstls r4, sl, asr r9 │ │ │ │ + tstls r4, r0, ror r9 │ │ │ │ stmdbge r4, {r6, r9, sl, lr} │ │ │ │ addne pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xef0744 │ │ │ │ - stmdblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ - vmlal.u , d20, d1[4] │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - @ instruction: 0xf0032040 │ │ │ │ - tstls r9, pc, lsl r3 │ │ │ │ - vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ - vshl.s8 d2, d0, d17 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r8, r9, pc}^ │ │ │ │ - stmdbge r4, {r1, r2, r8} │ │ │ │ - strls r4, [r4], #-1600 @ 0xfffff9c0 │ │ │ │ - strcs r9, [r1], #-1288 @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf7f69405 │ │ │ │ - @ instruction: 0xf7fdfbfd │ │ │ │ - @ instruction: 0xf8d8b92f │ │ │ │ - rsclt r3, r0, #140 @ 0x8c │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - smlalbtcs pc, r0, r4, r3 @ │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f39508 │ │ │ │ + @ instruction: 0xf7fdfa51 │ │ │ │ + @ instruction: 0xf8d8b961 │ │ │ │ + rsclt r3, r1, #140 @ 0x8c │ │ │ │ + subcs pc, r0, r4, asr #7 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ - andls r2, r9, r0, lsl #9 │ │ │ │ - rscshi pc, lr, #268435456 @ 0x10000000 │ │ │ │ - strbmi r9, [r0], -r6, lsl #2 │ │ │ │ + blcs 0x616a8c │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + strcs pc, [r0], #964 @ 0x3c4 │ │ │ │ + teqphi r0, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + strls r9, [r8, #-1028] @ 0xfffffbfc │ │ │ │ + strls r2, [r5], #-1025 @ 0xfffffbff │ │ │ │ + ldc2 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ + stmdblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [ip], r8 │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + vmla.f q9, q2, d0[0] │ │ │ │ + @ instruction: 0xf0034503 │ │ │ │ + andls r0, r9, #2080374784 @ 0x7c000000 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + blcs 0x5feeb4 │ │ │ │ + strcs pc, [r0], #964 @ 0x3c4 │ │ │ │ + tstphi r2, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ andpl lr, r7, #3358720 @ 0x334000 │ │ │ │ - andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ - andls r9, r5, #4, 8 @ 0x4000000 │ │ │ │ - blx 0xff8f07c6 │ │ │ │ - ldmdblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - orrmi r1, r3, #0, 6 │ │ │ │ - bge 0xff8af9f4 │ │ │ │ - tstpeq sp, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf43e290d │ │ │ │ - bcs 0x49de68 │ │ │ │ - ldcge 4, cr15, [r5, #248] @ 0xf8 │ │ │ │ - bicne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - strle r0, [r4, #-1574] @ 0xfffff9da │ │ │ │ - umlalsne pc, sp, r8, r8 @ │ │ │ │ - @ instruction: 0xf43e2900 │ │ │ │ - stmib sp, {r2, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf79d2302 │ │ │ │ - bls 0x171df4 │ │ │ │ - andls r4, r2, r1, lsl #12 │ │ │ │ + strls r2, [r4], #-513 @ 0xfffffdff │ │ │ │ + @ instruction: 0xf7f69205 │ │ │ │ + @ instruction: 0xf7fdfbf9 │ │ │ │ + orrcs fp, r0, #638976 @ 0x9c000 │ │ │ │ + movwne pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47e4383 │ │ │ │ + @ instruction: 0xf001aae6 │ │ │ │ + stmdbcs sp, {r0, r2, r3, r8} │ │ │ │ + ldcge 4, cr15, [lr, #248] @ 0xf8 │ │ │ │ + @ instruction: 0xf43e2a0f │ │ │ │ + @ instruction: 0xf3c4ad9b │ │ │ │ + strteq r1, [r6], -r0, asr #7 │ │ │ │ + @ instruction: 0xf898d504 │ │ │ │ + stmdbcs r0, {r0, r2, r3, r4, r5, r7, ip} │ │ │ │ + ldcge 4, cr15, [r2, #248] @ 0xf8 │ │ │ │ + movwcs lr, #10701 @ 0x29cd │ │ │ │ + mcr2 7, 0, pc, cr8, cr13, {4} @ │ │ │ │ + strmi r9, [r1], -r2, lsl #20 │ │ │ │ + strbmi r9, [r0], -r2 │ │ │ │ + ldc2 7, cr15, [r8, #968] @ 0x3c8 │ │ │ │ + mcr2 7, 0, pc, cr0, cr13, {4} @ │ │ │ │ + strmi r9, [r7], -r3, lsl #22 │ │ │ │ + addne pc, r0, r4, asr #7 │ │ │ │ + subeq lr, r3, r0, asr #20 │ │ │ │ + movwne pc, #17986 @ 0x4642 @ │ │ │ │ + orrscs pc, r7, #192, 4 │ │ │ │ + @ instruction: 0xf79e681c │ │ │ │ + bmi 0xcb11e4 │ │ │ │ + svccc 0x0070ee1d │ │ │ │ + ldrbtmi r9, [sl], #-2306 @ 0xfffff6fe │ │ │ │ + ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ + andls r4, r1, r0, lsl r4 │ │ │ │ + eorseq pc, ip, ip, asr #12 │ │ │ │ + addseq pc, r1, r0, asr #5 │ │ │ │ + tstls r0, r1, lsl r4 │ │ │ │ + @ instruction: 0xf6001913 │ │ │ │ + ldrtmi r7, [sl], #-268 @ 0xfffffef4 │ │ │ │ + svceq 0x000cf8d0 │ │ │ │ + ldc2l 7, cr15, [r0, #632]! @ 0x278 │ │ │ │ + @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7f24640 │ │ │ │ - pldw [sp, pc, ror sp] │ │ │ │ - blls 0x1b1de4 │ │ │ │ - vrsubhn.i16 d20, q2, │ │ │ │ - b 0x10b6a40 │ │ │ │ - @ instruction: 0xf6420043 │ │ │ │ - vsubw.s8 , q0, d4 │ │ │ │ - ldmdavs ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blx 0x7706c8 │ │ │ │ - vnmls.f32 s8, s26, s29 │ │ │ │ - stmdbls r2, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ - ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ - @ instruction: 0xf64c9001 │ │ │ │ - vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ - ldrmi r0, [r1], #-145 @ 0xffffff6f │ │ │ │ - ldmdbne r3, {r8, ip, pc} │ │ │ │ - tstpvc ip, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8d0443a │ │ │ │ - @ instruction: 0xf79e0f0c │ │ │ │ - @ instruction: 0x463afd5b │ │ │ │ - strbmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 7, 0, pc, cr2, cr2, {7} │ │ │ │ - ldmdblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - strhi pc, [r9, -r0]! │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - ldrhi pc, [r4, -r0] │ │ │ │ - svceq 0x00c0f5b2 │ │ │ │ - ldmge r3!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fdfe2b │ │ │ │ + tstcs r0, #80, 18 @ 0x140000 │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf000429a │ │ │ │ + @ instruction: 0x2320873b │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf000429a │ │ │ │ + @ instruction: 0xf5b28725 │ │ │ │ + @ instruction: 0xf47d0fc0 │ │ │ │ + smlabtls r4, r8, r8, sl │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + sbccc pc, sp, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39508 │ │ │ │ - @ instruction: 0xf7fdf991 │ │ │ │ - vmlal.u8 , d20, d21 │ │ │ │ - blcs 0x13b5d4 │ │ │ │ - ldrbhi pc, [r2], #0 @ │ │ │ │ + @ instruction: 0xf7fdf9a9 │ │ │ │ + @ instruction: 0xf3c4b8b9 │ │ │ │ + blcs 0x13b4ac │ │ │ │ + ldrbhi pc, [r1], #0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - stmdbge r4, {r2, r3, r4, r7, fp, sp, pc} │ │ │ │ + stmdbge r4, {r4, r5, r7, fp, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - stc2 7, cr15, [r0], {246} @ 0xf6 │ │ │ │ - stmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ + ldmlt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq sp, r5, ip, lsl #14 │ │ │ │ + addeq sp, r5, r6, lsr r8 │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f3954 │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - tstls r7, r3, asr r2 │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strcs r2, [r1], #-513 @ 0xfffffdff │ │ │ │ - andls r2, r6, #0, 10 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d1 │ │ │ │ + andls r8, r7, #1879048198 @ 0x70000006 │ │ │ │ + andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + andls r2, r6, #16777216 @ 0x1000000 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xdf091e │ │ │ │ - stmdalt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x13f07f6 │ │ │ │ + ldmdalt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #64, 12 @ 0x4000000 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x5f398c │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - andls r8, r7, #1879048195 @ 0x70000003 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vshl.s8 d3, d3, d1 │ │ │ │ + andls r8, r7, #-1342177276 @ 0xb0000004 │ │ │ │ andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ - strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f54504 │ │ │ │ - @ instruction: 0xf7fdfff7 │ │ │ │ - movwcs fp, #6336 @ 0x18c0 │ │ │ │ + @ instruction: 0xf7f64504 │ │ │ │ + @ instruction: 0xf7fdf80f │ │ │ │ + movwcs fp, #6356 @ 0x18d4 │ │ │ │ orrvc pc, r0, #192, 4 │ │ │ │ - blcs 0x102a18 │ │ │ │ - stmdage r1, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x00cbf7fd │ │ │ │ - mcr2 7, 1, pc, cr2, cr1, {7} @ │ │ │ │ - blls 0x1bb9a0 │ │ │ │ + blcs 0x1028f0 │ │ │ │ + ldmdage r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00d1f7fd │ │ │ │ + mcr2 7, 3, pc, cr2, cr1, {7} @ │ │ │ │ + blls 0x1bb878 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdffb9 │ │ │ │ - subsmi fp, r2, #168, 16 @ 0xa80000 │ │ │ │ + @ instruction: 0xf7fdffd1 │ │ │ │ + subsmi fp, r2, #188, 16 @ 0xbc0000 │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - @ instruction: 0xf7fdf805 │ │ │ │ - @ instruction: 0xf004b8a2 │ │ │ │ - blcs 0x8b3980 │ │ │ │ + @ instruction: 0xf7fdf81d │ │ │ │ + @ instruction: 0xf004b8b6 │ │ │ │ + blcs 0x8b3858 │ │ │ │ qadd16mi fp, fp, r8 │ │ │ │ - strbthi pc, [r2], r0 @ │ │ │ │ + ldrbthi pc, [r4], r0 @ │ │ │ │ rscsne pc, pc, #4 │ │ │ │ rsbseq pc, r0, #570425344 @ 0x22000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - strhi pc, [r8, r0] │ │ │ │ + ldrhi pc, [sl, r0] │ │ │ │ rscsne pc, r8, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - stmdbge r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge lr!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf1410611 │ │ │ │ - @ instruction: 0xf79d809f │ │ │ │ - @ instruction: 0xf642fc8b │ │ │ │ + @ instruction: 0xf79d80b1 │ │ │ │ + @ instruction: 0xf642fd1f │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldmdavs fp, {r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf79e9302 │ │ │ │ - bmi 0xff670f00 │ │ │ │ + bmi 0xff631028 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf5004413 │ │ │ │ strtmi r6, [sl], #-377 @ 0xfffffe87 │ │ │ │ svceq 0x0090f8d0 │ │ │ │ - mrrc2 7, 9, pc, r4, cr14 @ │ │ │ │ + stc2l 7, cr15, [r8], #632 @ 0x278 │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ strbmi r2, [r0], -r3, lsl #2 │ │ │ │ - ldc2 7, cr15, [r6, #-968]! @ 0xfffffc38 │ │ │ │ - ldmdalt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stc2l 7, cr15, [lr, #-968] @ 0xfffffc38 │ │ │ │ + ldmdalt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ - ldrhi pc, [ip, #-0] │ │ │ │ + strhi pc, [r0, #-0]! │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0xf404af91 │ │ │ │ + @ instruction: 0xf404af97 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf47d2f60 │ │ │ │ - rsclt sl, r4, #556 @ 0x22c │ │ │ │ + rsclt sl, r4, #580 @ 0x244 │ │ │ │ strbmi fp, [r0], -ip, lsr #18 │ │ │ │ - blx 0xfef70a54 │ │ │ │ + blx 0xff57092c │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf898a844 │ │ │ │ - blcs 0xbede0 │ │ │ │ - msrhi SPSR_fs, r1 │ │ │ │ + @ instruction: 0xf898a858 │ │ │ │ + blcs 0xbecb8 │ │ │ │ + orrhi pc, r0, r1 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ef2001 │ │ │ │ - movwcs pc, #11077 @ 0x2b45 @ │ │ │ │ + movwcs pc, #11225 @ 0x2bd9 @ │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - ldmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf10002e7 │ │ │ │ - strbmi r8, [r0], -r4, ror #3 │ │ │ │ - blx 0x1ff0a80 │ │ │ │ + strbmi r8, [r0], -r2, ror #3 │ │ │ │ + blx 0xfe5f0958 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf6b │ │ │ │ - vst2.8 {d27-d28}, [pc :128], sl │ │ │ │ + @ instruction: 0xf7fdaf71 │ │ │ │ + vst2.8 {d27-d28}, [pc :256], lr │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ eormi r0, r3, pc, lsl r3 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrthi pc, [sl], #0 @ │ │ │ │ + ldrthi pc, [sp], #0 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - vmov.f32 q13, #-0.1953125 @ 0xbe480000 │ │ │ │ - blcc 0x1d376ec │ │ │ │ + vmov.f32 q13, #-0.2421875 @ 0xbe780000 │ │ │ │ + blcc 0x1d375c4 │ │ │ │ @ instruction: 0xf63d2b05 │ │ │ │ - andge sl, r1, #332 @ 0x14c │ │ │ │ + andge sl, r1, #356 @ 0x164 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r2, fp, r9, asr fp │ │ │ │ - andeq r0, fp, sp, ror r9 │ │ │ │ - andeq r2, fp, r7, asr #22 │ │ │ │ - andeq r2, fp, r5, lsr fp │ │ │ │ - andeq r2, fp, fp, lsl fp │ │ │ │ - strdeq r2, [fp], -r5 │ │ │ │ + andeq r2, fp, r1, lsr sl │ │ │ │ + andeq r0, fp, r1, ror #16 │ │ │ │ + andeq r2, fp, pc, lsl sl │ │ │ │ + andeq r2, fp, sp, lsl #20 │ │ │ │ + strdeq r2, [fp], -r3 │ │ │ │ + andeq r2, fp, sp, asr #19 │ │ │ │ @ instruction: 0xf47d0720 │ │ │ │ - @ instruction: 0xf8d8af41 │ │ │ │ + @ instruction: 0xf8d8af47 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, r9, lsr pc @ │ │ │ │ - blx 0xffaf099e │ │ │ │ + eorscs sl, pc, pc, lsr pc @ │ │ │ │ + ldc2l 7, cr15, [ip], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ - @ instruction: 0xf7fc300c │ │ │ │ - @ instruction: 0xf8d8bff2 │ │ │ │ + @ instruction: 0xf7fd300c │ │ │ │ + @ instruction: 0xf8d8b806 │ │ │ │ ldmibeq r3, {r4, r6, r7, sp}^ │ │ │ │ bicseq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf57d07de │ │ │ │ - movwcs sl, #7977 @ 0x1f29 │ │ │ │ + movwcs sl, #7983 @ 0x1f2f │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - svclt 0x00e5f7fc │ │ │ │ + svclt 0x00f9f7fc │ │ │ │ teqeq r4, r8 @ │ │ │ │ - @ instruction: 0xf9b2f7f1 │ │ │ │ + blx 0x12709dc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf1d │ │ │ │ - ldmib r8, {r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaf23 │ │ │ │ + ldmib r8, {r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7f10134 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0014f43d │ │ │ │ - svclt 0x00d3f7fc │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x001af43d │ │ │ │ + svclt 0x00e7f7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - strbmi sl, [r0], -sp, lsl #30 │ │ │ │ - @ instruction: 0xf9b2f7f1 │ │ │ │ + @ instruction: 0x4640af13 │ │ │ │ + blx 0x1270a08 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf07 │ │ │ │ - strtmi fp, [r1], -r6, asr #31 │ │ │ │ - strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf7f19508 │ │ │ │ - blls 0x1f1988 │ │ │ │ + @ instruction: 0xf7fcaf0d │ │ │ │ + @ instruction: 0x4621bfda │ │ │ │ + @ instruction: 0xf7f1a804 │ │ │ │ + strcs pc, [r1], #-3089 @ 0xfffff3ef │ │ │ │ + stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ + @ instruction: 0xf6464640 │ │ │ │ + vmov.i32 q8, #2304 @ 0x00000900 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + mcr2 7, 4, pc, cr2, cr4, {7} @ │ │ │ │ + svclt 0x00c9f7fc │ │ │ │ + umlalscc pc, sp, r8, r8 @ │ │ │ │ + @ instruction: 0xf43c2b00 │ │ │ │ + stmib r8, {r2, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fc221d │ │ │ │ + @ instruction: 0xf649bfc0 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf8532397 │ │ │ │ + @ instruction: 0xf7a21022 │ │ │ │ + @ instruction: 0xf7fffc67 │ │ │ │ + @ instruction: 0xf649b88b │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf8532397 │ │ │ │ + @ instruction: 0xf7a21022 │ │ │ │ + @ instruction: 0xf7fffc5d │ │ │ │ + strtmi fp, [r1], -pc, asr #16 │ │ │ │ + @ instruction: 0xf7f1a804 │ │ │ │ + movwcs pc, #6971 @ 0x1b3b @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - subseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ + andsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fcfe69 │ │ │ │ - @ instruction: 0xf898bfb4 │ │ │ │ - blcs 0xbee94 │ │ │ │ - svcge 0x00aff43c │ │ │ │ - andscs lr, sp, #200, 18 @ 0x320000 │ │ │ │ - svclt 0x00abf7fc │ │ │ │ - cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ - orrscs pc, r7, #192, 4 │ │ │ │ - eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xff570a46 │ │ │ │ - stmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ - orrscs pc, r7, #192, 4 │ │ │ │ - eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xff2f0a5a │ │ │ │ - stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f49500 │ │ │ │ + @ instruction: 0xf7fcfcb7 │ │ │ │ + stmib sp, {r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r4, {r1, r2, sl, fp} │ │ │ │ + strbmi r9, [r0], -r8, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strls r9, [r9, #-772] @ 0xfffffcfc │ │ │ │ + ldc2 7, cr15, [r2, #-976] @ 0xfffffc30 │ │ │ │ + svclt 0x008bf7fc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfea70ba0 │ │ │ │ + blx 0x770aba │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - ldc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ - svclt 0x0087f7fc │ │ │ │ - @ instruction: 0x0c06e9cd │ │ │ │ - andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ - movwls r0, #16901 @ 0x4205 │ │ │ │ - @ instruction: 0xf7f49509 │ │ │ │ - @ instruction: 0xf7fcfcf9 │ │ │ │ - qsub16mi fp, r1, r6 │ │ │ │ - @ instruction: 0xf7f1a804 │ │ │ │ - movwcs pc, #6789 @ 0x1a85 @ │ │ │ │ + ldc2 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ + svclt 0x007bf7fc │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0xfe770ad8 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - subsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f49500 │ │ │ │ - @ instruction: 0xf7fcfc7d │ │ │ │ - strtmi fp, [r1], -r6, ror #30 │ │ │ │ - @ instruction: 0xf7f1a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ - andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f42304 │ │ │ │ - @ instruction: 0xf7fcffab │ │ │ │ - bleq 0x17a29b4 │ │ │ │ - bicmi lr, r2, #274432 @ 0x43000 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - @ instruction: 0xf7ff0301 │ │ │ │ - bleq 0x17a197c │ │ │ │ - bicmi lr, r2, #274432 @ 0x43000 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - @ instruction: 0xf7ff0301 │ │ │ │ - bleq 0x17a17c0 │ │ │ │ - bicmi lr, r2, #274432 @ 0x43000 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - @ instruction: 0xf7ff0301 │ │ │ │ - bleq 0x17a1710 │ │ │ │ - bicmi lr, r2, #274432 @ 0x43000 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - @ instruction: 0xf7fd0301 │ │ │ │ - stmdbge r4, {r1, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - stmib sp, {r0, r8, r9}^ │ │ │ │ - movwls r2, #33286 @ 0x8206 │ │ │ │ - movwcs fp, #4770 @ 0x12a2 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmib sp, {r0, r3, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f84304 │ │ │ │ - @ instruction: 0xf7fcf9e1 │ │ │ │ - strtmi fp, [r1], -r6, lsr #30 │ │ │ │ - @ instruction: 0xf7f1a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f42304 │ │ │ │ - @ instruction: 0xf7fcffcd │ │ │ │ - blcs 0xe2934 │ │ │ │ - stclge 4, cr15, [sl], #-248 @ 0xffffff08 │ │ │ │ - bllt 0xc30cd4 │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + @ instruction: 0xffc4f7f4 │ │ │ │ + svclt 0x006df7fc │ │ │ │ + b 0x1175898 │ │ │ │ + bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + bllt 0x12b0b34 │ │ │ │ + b 0x11758a8 │ │ │ │ + bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + blt 0xff5f0b44 │ │ │ │ + b 0x11758b8 │ │ │ │ + bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + blt 0xfe9f0b54 │ │ │ │ + b 0x11758c8 │ │ │ │ + bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + svclt 0x0011f7fd │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - movwls r2, #37377 @ 0x9201 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d4 │ │ │ │ - movwcs r5, #62144 @ 0xf2c0 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf7f59408 │ │ │ │ - @ instruction: 0xf7fcfeb7 │ │ │ │ - bleq 0x17a2900 │ │ │ │ - bicmi lr, r2, #274432 @ 0x43000 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - @ instruction: 0xf7ff0301 │ │ │ │ - vst2.32 {d11,d13}, [r4 :64], r3 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf53c055e │ │ │ │ - stmdbge r4, {r2, r3, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ - movwls r2, #37377 @ 0x9201 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d4 │ │ │ │ - andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf7f59408 │ │ │ │ - @ instruction: 0xf7fcfeb5 │ │ │ │ - bleq 0x17a28b4 │ │ │ │ - bicmi lr, r2, #274432 @ 0x43000 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - @ instruction: 0xf7ff0301 │ │ │ │ - svclt 0x0000bbb8 │ │ │ │ - addeq sp, r5, r2, asr r5 │ │ │ │ - b 0x1175ad8 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + andcs lr, r6, #3358720 @ 0x334000 │ │ │ │ + adclt r9, r2, #8, 6 @ 0x20000000 │ │ │ │ + vsubw.u8 q9, q2, d1 │ │ │ │ + andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ + movwmi lr, #18893 @ 0x49cd │ │ │ │ + @ instruction: 0xf9faf7f8 │ │ │ │ + svclt 0x003bf7fc │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0x1770b58 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + @ instruction: 0xffe6f7f4 │ │ │ │ + svclt 0x002df7fc │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + @ instruction: 0xf7feac6c │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andcs r0, r1, #738197504 @ 0x2c000000 │ │ │ │ + movwcs r9, #777 @ 0x309 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 q9, q2, d15 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ + mrc2 7, 6, pc, cr0, cr5, {7} │ │ │ │ + svclt 0x0013f7fc │ │ │ │ + b 0x117594c │ │ │ │ + bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + @ instruction: 0xf8d8d104 │ │ │ │ + ldrbeq r3, [lr, #-208] @ 0xffffff30 │ │ │ │ + svcge 0x0001f53c │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ + movwcs r9, #777 @ 0x309 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 q9, d4, d0 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ + mcr2 7, 6, pc, cr14, cr5, {7} @ │ │ │ │ + mcrlt 7, 7, pc, cr13, cr12, {7} @ │ │ │ │ + b 0x1175998 │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - b 0x1175ae8 │ │ │ │ + bllt 0xfef30c34 │ │ │ │ + addeq sp, r5, sl, ror r6 │ │ │ │ + b 0x11759ac │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - ldmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x11759bc │ │ │ │ + bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + blt 0x2b0c54 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [r8], #208 @ 0xd0 │ │ │ │ - mrcge 5, 5, APSR_nzcv, cr3, cr12, {1} │ │ │ │ + mcrge 5, 6, pc, cr9, cr12, {1} @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #777 @ 0x309 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - mcr2 7, 3, pc, cr10, cr5, {7} @ │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr15, cr12, {7} │ │ │ │ + mcr2 7, 4, pc, cr4, cr5, {7} @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr5, cr12, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf974f7f1 │ │ │ │ + blx 0x2f0c64 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff02f7f5 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr5, cr12, {7} │ │ │ │ + @ instruction: 0xff1cf7f5 │ │ │ │ + mcrlt 7, 5, pc, cr11, cr12, {7} @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - andcs sl, r1, #172, 20 @ 0xac000 │ │ │ │ - svclt 0x003ef7fd │ │ │ │ + andcs sl, r1, #733184 @ 0xb3000 │ │ │ │ + svclt 0x0045f7fd │ │ │ │ @ instruction: 0xf47c2b30 │ │ │ │ - vmov.i8 d26, #196 @ 0xc4 │ │ │ │ + vmull.p8 q13, d4, d26 │ │ │ │ stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xffecf7f2 │ │ │ │ - mcrlt 7, 0, pc, cr2, cr12, {7} @ │ │ │ │ + @ instruction: 0xf806f7f3 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr8, cr12, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf94ef7f1 │ │ │ │ + @ instruction: 0xf9e2f7f1 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 4, pc, cr4, cr5, {7} │ │ │ │ - mcrlt 7, 3, pc, cr15, cr12, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr14, cr5, {7} @ │ │ │ │ + mcrlt 7, 4, pc, cr5, cr12, {7} @ │ │ │ │ @ instruction: 0xf10002a3 │ │ │ │ - @ instruction: 0xf8d8854e │ │ │ │ + @ instruction: 0xf8d88562 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x13fa44 │ │ │ │ - ldrbhi pc, [ip], -r0, asr #4 @ │ │ │ │ + blcs 0x13f918 │ │ │ │ + ldrbthi pc, [r0], -r0, asr #4 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf640ae60 │ │ │ │ + @ instruction: 0xf640ae76 │ │ │ │ vrsra.s64 , q15, #64 │ │ │ │ andsmi r0, ip, #48, 6 @ 0xc0000000 │ │ │ │ - stclge 4, cr15, [r1, #496]! @ 0x1f0 │ │ │ │ + ldclge 4, cr15, [r7, #496]! @ 0x1f0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f24304 │ │ │ │ - @ instruction: 0xf7fcf89d │ │ │ │ - @ instruction: 0xf3c4bdd7 │ │ │ │ - blcs 0xb3a98 │ │ │ │ - stcge 4, cr15, [r8, #500] @ 0x1f4 │ │ │ │ + @ instruction: 0xf7fcf8b7 │ │ │ │ + vqrdmulh.s , q10, d1[7] │ │ │ │ + blcs 0xb396c │ │ │ │ + ldcge 4, cr15, [r0, #500] @ 0x1f4 │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r2, #244] @ 0xf4 │ │ │ │ - mcrlt 7, 2, pc, cr1, cr12, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [sl, #244] @ 0xf4 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr7, cr12, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf916f7f1 │ │ │ │ + @ instruction: 0xf9aaf7f1 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r0, #980]! @ 0x3d4 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + mcr2 7, 0, pc, cr10, cr5, {7} @ │ │ │ │ + mcrlt 7, 2, pc, cr13, cr12, {7} @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb2ea4 │ │ │ │ + streq pc, [pc], #-4 @ 0xb2d78 │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f43404 │ │ │ │ - @ instruction: 0xf7fcfddf │ │ │ │ - stmdbge r4, {r0, r4, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfdf9 │ │ │ │ + stmdbge r4, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045506 │ │ │ │ strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 0, pc, cr6, cr4, {7} │ │ │ │ - stclt 7, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ + mrc2 7, 1, pc, cr0, cr4, {7} │ │ │ │ + ldclt 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ svcne 0x0020f1b2 │ │ │ │ - ldcge 4, cr15, [sp, #496] @ 0x1f0 │ │ │ │ + ldcge 4, cr15, [r3, #496]! @ 0x1f0 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vmlal.s , d16, d1[0] │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfeff │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ - movwls r9, #37382 @ 0x9206 │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8e0f7f6 │ │ │ │ - ldcllt 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + @ instruction: 0xff18f7f2 │ │ │ │ + stclt 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb2f2c │ │ │ │ - stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f43404 │ │ │ │ - @ instruction: 0xf7fcf8a7 │ │ │ │ + andls fp, r6, #805306382 @ 0x3000000e │ │ │ │ + andcs r9, r1, #603979776 @ 0x24000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f63407 │ │ │ │ + @ instruction: 0xf7fcf8f9 │ │ │ │ + stmdbge r4, {r0, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0045506 │ │ │ │ + strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ + strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf8c0f7f4 │ │ │ │ + stclt 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ + cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47c429a │ │ │ │ + tstls r4, ip, ror sp │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + sbcvs pc, sp, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfee1 │ │ │ │ vqrdmulh.s d27, d0, d1[7] │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ stclge 4, cr15, [r7, #-496]! @ 0xfffffe10 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vmlal.s q11, d16, d1[3] │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfec9 │ │ │ │ - vmov.i32 , #655359 @ 0x0009ffff │ │ │ │ - addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - ldclge 4, cr15, [r3, #-496] @ 0xfffffe10 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vrshr.s64 d18, d29, #64 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfeb5 │ │ │ │ - stmdbge r4, {r0, r2, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ - movwls r9, #37382 @ 0x9206 │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r2, #-980]! @ 0xfffffc2c │ │ │ │ - stclt 7, cr15, [r9, #1008]! @ 0x3f0 │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031581 │ │ │ │ - stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0x432b1201 │ │ │ │ - movwls r9, #33289 @ 0x8209 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r4, #0, 6 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xb2fd8 │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fcf893 │ │ │ │ - movwcs fp, #3470 @ 0xd8e │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf8cd7604 │ │ │ │ - strls r9, [r8, #-24] @ 0xffffffe8 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + mcr2 7, 6, pc, cr12, cr2, {7} @ │ │ │ │ + ldcllt 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + andls fp, r6, #805306382 @ 0x3000000e │ │ │ │ + andcs r9, r1, #603979776 @ 0x24000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f53407 │ │ │ │ + @ instruction: 0xf7fcfd79 │ │ │ │ + beq 0xfe9a257c │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #-1409286144 @ 0xac000000 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwcs r5, #512 @ 0x200 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ + @ instruction: 0xf8aaf7f8 │ │ │ │ + stclt 7, cr15, [r1, #1008]! @ 0x3f0 │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4640461a │ │ │ │ + strls lr, [r4, -sp, asr #19] │ │ │ │ + strls r9, [r8, #-1542] @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f39307 │ │ │ │ - stmdacs r0, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe270100 │ │ │ │ - ldcllt 7, cr15, [sp, #-1008]! @ 0xfffffc10 │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe22ffd8 │ │ │ │ + ldclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ - andsls pc, r8, sp, asr #17 │ │ │ │ - andls r9, r7, #8, 10 @ 0x2000000 │ │ │ │ - stc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ - @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcad7b │ │ │ │ - andcs fp, r0, #108, 26 @ 0x1b00 │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - movwls r4, #1600 @ 0x640 │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ - andsls pc, r8, sp, asr #17 │ │ │ │ + strls lr, [r4, -sp, asr #19] │ │ │ │ + strls r9, [r8, #-1542] @ 0xfffff9fa │ │ │ │ + @ instruction: 0xf7f39207 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r2, #244] @ 0xf4 │ │ │ │ + stclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + stmib sp, {r8, r9, ip, pc}^ │ │ │ │ + strls r9, [r6], -r4, lsl #14 │ │ │ │ andls r9, r7, #8, 10 @ 0x2000000 │ │ │ │ - blx 0xfebf1010 │ │ │ │ + blx 0xff270ee4 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fca891 │ │ │ │ - stmdbge r4, {r1, r3, r4, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fca899 │ │ │ │ + stmdbge r4, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r9, #37382 @ 0x9206 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf810f7f6 │ │ │ │ - ldcllt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + @ instruction: 0xf82af7f6 │ │ │ │ + stcllt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ movwls fp, #37603 @ 0x92e3 │ │ │ │ ldrdcc pc, [ip], r8 │ │ │ │ vqdmulh.s d18, d0, d31 │ │ │ │ - @ instruction: 0xf1a38394 │ │ │ │ - bcs 0x273a88 │ │ │ │ - movhi pc, #0, 4 │ │ │ │ - blcs 0x201e98 │ │ │ │ - strhi pc, [sl], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf1a383a8 │ │ │ │ + bcs 0x27395c │ │ │ │ + @ instruction: 0x83b4f200 │ │ │ │ + blcs 0x201d6c │ │ │ │ + ldrhi pc, [lr], #512 @ 0x200 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ movweq r1, #14103 @ 0x3717 │ │ │ │ movwcs r1, #18713 @ 0x4919 │ │ │ │ - blvc 0xff16e720 │ │ │ │ + blvc 0xff1ae5f4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ stc 5, cr9, [sp, #24] │ │ │ │ @ instruction: 0xf3c47b04 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f59408 │ │ │ │ - @ instruction: 0xf7fcfc55 │ │ │ │ - movwcs fp, #11550 @ 0x2d1e │ │ │ │ + @ instruction: 0xf7fcfc6f │ │ │ │ + movwcs fp, #11572 @ 0x2d34 │ │ │ │ movwcs lr, #26602 @ 0x67ea │ │ │ │ @ instruction: 0xf5b2e7e8 │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - @ instruction: 0x9104ac9e │ │ │ │ + @ instruction: 0x9104acb4 │ │ │ │ stmdbge r4, {r6, r9, sl, lr} │ │ │ │ subcs pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - ldc2l 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ - ldclt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ - strcs lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - andls r2, r4, #0, 4 │ │ │ │ - @ instruction: 0xf7f49208 │ │ │ │ - @ instruction: 0xf7fcf929 │ │ │ │ - andcs fp, r0, #65024 @ 0xfe00 │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ - andsls pc, r8, sp, asr #17 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfd95 │ │ │ │ + stmib sp, {r0, r2, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + andcs r2, r0, #25165824 @ 0x1800000 │ │ │ │ + andls r9, r8, #4, 4 @ 0x40000000 │ │ │ │ + @ instruction: 0xf942f7f4 │ │ │ │ + ldclt 7, cr15, [r3, #-1008] @ 0xfffffc10 │ │ │ │ + movwcs r2, #4608 @ 0x1200 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + stmib sp, {r9, ip, pc}^ │ │ │ │ + strls r9, [r6], -r4, lsl #14 │ │ │ │ andls r9, r7, #8, 10 @ 0x2000000 │ │ │ │ - blx 0x10710ec │ │ │ │ + blx 0x16f0fc0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca807 │ │ │ │ - vqdmulh.s , q10, d0[7] │ │ │ │ + @ instruction: 0xf7fca80a │ │ │ │ + @ instruction: 0xf3c4bd02 │ │ │ │ stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xffe4f7f2 │ │ │ │ - stcllt 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ + @ instruction: 0xfffef7f2 │ │ │ │ + ldcllt 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r4, #21251 @ 0x5303 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb3168 │ │ │ │ + streq pc, [pc], #-4 @ 0xb303c │ │ │ │ strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfe39 │ │ │ │ - @ instruction: 0xf1b2bc4f │ │ │ │ + @ instruction: 0xf7fcfe53 │ │ │ │ + @ instruction: 0xf1b2bc65 │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - tstls r4, sl, asr #24 │ │ │ │ + tstls r4, r0, ror #24 │ │ │ │ stmdbge r4, {r6, r9, sl, lr} │ │ │ │ sbcspl pc, r1, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - stc2 7, cr15, [ip, #968]! @ 0x3c8 │ │ │ │ - ldclt 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfdc5 │ │ │ │ + stmdbge r4, {r0, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + strls r2, [r7, #-771] @ 0xfffffcfd │ │ │ │ + vsubw.u8 , q2, d4 │ │ │ │ + strls r4, [r8, #-771] @ 0xfffffcfd │ │ │ │ + streq pc, [pc], #-4 @ 0xb3088 │ │ │ │ + strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + mcr2 7, 7, pc, cr12, cr2, {7} @ │ │ │ │ + mcrrlt 7, 15, pc, r0, cr12 @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ + strls r2, [r4, #-1283] @ 0xfffffafd │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0xb30ac │ │ │ │ + strls r9, [r6], #-1285 @ 0xfffffafb │ │ │ │ + mrc2 7, 0, pc, cr12, cr2, {7} │ │ │ │ + stclt 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #17671 @ 0x4507 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049508 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f23405 │ │ │ │ - @ instruction: 0xf7fcfed3 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, sl, fp, ip, sp, pc} │ │ │ │ - andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ - strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0044503 │ │ │ │ - strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f29406 │ │ │ │ - @ instruction: 0xf7fcfe03 │ │ │ │ - vmov.i32 d27, #51711 @ 0x0000c9ff │ │ │ │ - stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ - strbmi r9, [r0], -r4, lsl #6 │ │ │ │ + movwls sl, #18692 @ 0x4904 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #8965 @ 0x2305 │ │ │ │ + streq pc, [pc], #-4 @ 0xb30d0 │ │ │ │ + strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcffa1 │ │ │ │ + vmov.i32 d27, #52223 @ 0x0000cbff │ │ │ │ + movwls r2, #17155 @ 0x4303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r2, #20993 @ 0x5201 │ │ │ │ - @ instruction: 0xf0042302 │ │ │ │ + movwcs r9, #4869 @ 0x1305 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf004461a │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xff88f7f2 │ │ │ │ - stclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - movwls r4, #21251 @ 0x5303 │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb3220 │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcff75 │ │ │ │ - movwcs fp, #3059 @ 0xbf3 │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - movwls r4, #1600 @ 0x640 │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ - andsls pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xff8ef7f2 │ │ │ │ + stclt 7, cr15, [r8], {252} @ 0xfc │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4640461a │ │ │ │ + stmib sp, {r8, r9, ip, pc}^ │ │ │ │ + strls r9, [r6], -r4, lsl #14 │ │ │ │ movwls r9, #29960 @ 0x7508 │ │ │ │ - @ instruction: 0xf9aaf7f3 │ │ │ │ + @ instruction: 0xf9c4f7f3 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca935 │ │ │ │ - @ instruction: 0xf5b2bc58 │ │ │ │ + @ instruction: 0xf7fca937 │ │ │ │ + @ instruction: 0xf5b2bc6e │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - ldrdls sl, [r4, -ip] │ │ │ │ + strdls sl, [r4, -r2] │ │ │ │ stmdbge r4, {r6, r9, sl, lr} │ │ │ │ andeq pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - ldc2 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ - bllt 0xff471268 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - andls fp, r6, #805306382 @ 0x3000000e │ │ │ │ - andcs r9, r1, #603979776 @ 0x24000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d4 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f53407 │ │ │ │ - @ instruction: 0xf7fcff0d │ │ │ │ - movwcs fp, #3003 @ 0xbbb │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - strbmi r9, [r0], -r0, lsl #4 │ │ │ │ - stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf8cd7604 │ │ │ │ - strls r9, [r8, #-24] @ 0xffffffe8 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfcd3 │ │ │ │ + stmdbge r4, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ + movwls r9, #37382 @ 0x9206 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xff26f7f5 │ │ │ │ + bllt 0xff4f1164 │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ + andls sl, r0, #4, 18 @ 0x10000 │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ + strls lr, [r4, -sp, asr #19] │ │ │ │ + strls r9, [r8, #-1542] @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f39307 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr1, cr14, {1} │ │ │ │ - ldclt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr5, cr14, {1} │ │ │ │ + ldclt 7, cr15, [r5], #-1008 @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ - streq pc, [pc], #-4 @ 0xb32dc │ │ │ │ + streq pc, [pc], #-4 @ 0xb31b0 │ │ │ │ strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcff17 │ │ │ │ - @ instruction: 0xf3c4bb95 │ │ │ │ + @ instruction: 0xf7fcff31 │ │ │ │ + @ instruction: 0xf3c4bbab │ │ │ │ movwls r2, #17155 @ 0x4303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf004461a │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xff04f7f2 │ │ │ │ - bllt 0xfe171300 │ │ │ │ + @ instruction: 0xff1ef7f2 │ │ │ │ + bllt 0xfe6f11d4 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vsubl.s8 q10, d16, d1 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfce3 │ │ │ │ - tstls r4, r3, ror fp │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - eorpl pc, r9, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - ldc2l 7, cr15, [r4], {242} @ 0xf2 │ │ │ │ - bllt 0x19f133c │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + ldc2l 7, cr15, [ip], #968 @ 0x3c8 │ │ │ │ + bllt 0xfe2f11f4 │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + stc2l 7, cr15, [ip], #968 @ 0x3c8 │ │ │ │ + bllt 0x1ef1214 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vsubl.s8 , d0, d13 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfc41 │ │ │ │ - tstls r4, r5, asr fp │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - sbceq pc, sp, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - ldc2 7, cr15, [r2], #-968 @ 0xfffffc38 │ │ │ │ - bllt 0x1271378 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + mrrc2 7, 15, pc, r8, cr2 @ │ │ │ │ + bllt 0x1af1234 │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vmlal.s q8, d16, d1[3] │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + mcrr2 7, 15, pc, r8, cr2 @ │ │ │ │ + bllt 0x16f1254 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vmov.i32 d18, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfca7 │ │ │ │ - svclt 0x0000bb37 │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + ldc2 7, cr15, [ip], #968 @ 0x3c8 │ │ │ │ + bllt 0x12f1274 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfc91 │ │ │ │ - tstls r4, r1, lsr #22 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - rsbcc pc, sp, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x713b6 │ │ │ │ - bllt 0x5713e0 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + stc2 7, cr15, [r8], #968 @ 0x3c8 │ │ │ │ + bllt 0xdf129c │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + ldc2 7, cr15, [r4], {242} @ 0xf2 │ │ │ │ + bllt 0x9f12bc │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25089 @ 0x6201 │ │ │ │ movwls fp, #37603 @ 0x92e3 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f53407 │ │ │ │ - @ instruction: 0xf7fcfbad │ │ │ │ - tstls r4, r6, ror fp │ │ │ │ + @ instruction: 0xf7fcfbc3 │ │ │ │ + smlabbls r4, r8, fp, fp │ │ │ │ stmdbge r4, {r6, r9, sl, lr} │ │ │ │ rsbspl pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - stc2l 7, cr15, [r0], #-968 @ 0xfffffc38 │ │ │ │ - blt 0xffcf1424 │ │ │ │ - mvnvc pc, #64, 4 │ │ │ │ - @ instruction: 0xf040421c │ │ │ │ - @ instruction: 0xf0048205 │ │ │ │ - blcc 0xf4090 │ │ │ │ - @ instruction: 0xf63c2b0f │ │ │ │ - andge sl, r1, #92, 22 @ 0x17000 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - andeq r3, fp, sp, ror sp │ │ │ │ - andeq r3, fp, r3, asr #27 │ │ │ │ - andeq r3, fp, r9, lsr #27 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfc75 │ │ │ │ + vqdmulh.s d27, d0, d1 │ │ │ │ + andsmi r7, ip, #236, 6 @ 0xb0000003 │ │ │ │ + andshi pc, r4, #64 @ 0x40 │ │ │ │ + tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x481f28 │ │ │ │ + blge 0x1c30c18 │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + andeq r3, fp, sp, ror ip │ │ │ │ + andeq r3, fp, r3, asr #25 │ │ │ │ + andeq r3, fp, r9, lsr #25 │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ strdeq pc, [sl], -pc @ │ │ │ │ - andeq r3, fp, r5, lsl #26 │ │ │ │ - blcs 0xe0020 │ │ │ │ - bge 0x1df068c │ │ │ │ + andeq r3, fp, r5, lsl #24 │ │ │ │ + blcs 0xdff00 │ │ │ │ + bge 0x1e7056c │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f19508 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1a705a8 │ │ │ │ - bllt 0xa314a8 │ │ │ │ + stmdacs r0, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x1af0488 │ │ │ │ + bllt 0xe31388 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfc0f │ │ │ │ - @ instruction: 0x9104ba9f │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - rscne pc, sp, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x1ff14ba │ │ │ │ - blt 0xfe4f14e4 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + stc2 7, cr15, [r2], #-968 @ 0xfffffc38 │ │ │ │ + blt 0xfec713a8 │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xfe47139e │ │ │ │ + blt 0xfe8713c8 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d2, d4 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfb6d │ │ │ │ - smlabbcs r1, r1, sl, fp │ │ │ │ - orrvc pc, r0, r0, asr #5 │ │ │ │ - stmdbcs r1, {r0, r5, lr} │ │ │ │ - bge 0x1f30710 │ │ │ │ - blt 0xffe3151c │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vmlal.s q8, d16, d1[1] │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x20713be │ │ │ │ + blt 0xfe4713e8 │ │ │ │ + vaddw.s8 q9, q0, d1 │ │ │ │ + eormi r7, r1, r0, lsl #3 │ │ │ │ + @ instruction: 0xf47c2901 │ │ │ │ + @ instruction: 0xf7feaa86 │ │ │ │ + strdls fp, [r4, -r1] │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + sbceq pc, r5, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfbd9 │ │ │ │ - stmdbge r4, {r0, r3, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfbe9 │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - blx 0x13f153a │ │ │ │ - blt 0xff431558 │ │ │ │ + blx 0x17f1422 │ │ │ │ + blt 0xff731440 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ movwls r9, #8966 @ 0x2306 │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ stmib sp, {r9, ip, lr}^ │ │ │ │ andls r5, r5, #29360128 @ 0x1c00000 │ │ │ │ - ldc2 7, cr15, [r2, #984]! @ 0x3d8 │ │ │ │ + stc2l 7, cr15, [r2, #984] @ 0x3d8 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x1470684 │ │ │ │ - blt 0xfeeb1584 │ │ │ │ + blge 0x13b056c │ │ │ │ + blt 0xff1b146c │ │ │ │ @ instruction: 0xf47d2b32 │ │ │ │ - strteq sl, [r3], #-2125 @ 0xfffff7b3 │ │ │ │ - ldmdage r3, {r0, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + strteq sl, [r0], #-2129 @ 0xfffff7af │ │ │ │ + ldmdage r7, {r0, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - msrhi SPSR_fs, #0 │ │ │ │ - @ instruction: 0xf57e03e5 │ │ │ │ - @ instruction: 0x4621ac5a │ │ │ │ + cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf57e03e1 │ │ │ │ + @ instruction: 0x4621ac54 │ │ │ │ strls sl, [r7], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7f09708 │ │ │ │ - vmla.f32 d31, d2, d3 │ │ │ │ + vmla.f32 d31, d18, d15 │ │ │ │ vmlal.s , d16, d1[0] │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r0!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xfe6315c8 │ │ │ │ - @ instruction: 0xf88ef200 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0xfe9314b0 │ │ │ │ + @ instruction: 0xf87af200 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vsubl.s8 q11, d0, d21 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfb7d │ │ │ │ - tstls r4, sp, lsl #20 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - eorne pc, sp, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xffb715dc │ │ │ │ - ldmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xfe3f14aa │ │ │ │ + blt 0x6f14d4 │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xffef14c8 │ │ │ │ + blt 0x2f14f4 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vsubl.s8 , d0, d17 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfb5f │ │ │ │ - smlattls r4, pc, r9, fp │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - sbcsmi pc, r5, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x14f161a │ │ │ │ - stmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x1bf14ea │ │ │ │ + ldmiblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x17f150a │ │ │ │ + stmiblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vmov.i32 d17, #2304 @ 0x00000900 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfb41 │ │ │ │ - ldrdls fp, [r4, -r1] │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - rsbne pc, sp, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xd71656 │ │ │ │ - stmiblt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x13f152a │ │ │ │ + ldmiblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + vmla.i8 d26, d3, d4 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xff154a │ │ │ │ + stmiblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfb23 │ │ │ │ - @ instruction: 0x9104b9b3 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - rsbsvc pc, r5, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x5f1692 │ │ │ │ - stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xbf156a │ │ │ │ + ldmiblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x7f158a │ │ │ │ + stmiblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ - strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ - strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfb05 │ │ │ │ - @ instruction: 0x9104b995 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - rsbcc pc, r5, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ - strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xffe716cc │ │ │ │ - stmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x3f15aa │ │ │ │ + ldmiblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + vmla.i8 d26, d3, d4 │ │ │ │ + vmlal.s , d0, d1[5] │ │ │ │ + @ instruction: 0xf8cd020a │ │ │ │ + stmib sp, {r2, r4, lr, pc}^ │ │ │ │ + strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xffff15c8 │ │ │ │ + stmiblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r2], {240} @ 0xf0 │ │ │ │ + ldc2l 7, cr15, [r2, #-960] @ 0xfffffc40 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9bef7f5 │ │ │ │ - ldmiblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9c4f7f5 │ │ │ │ + ldmiblt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge sp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmibge pc!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andseq pc, r0, #4 │ │ │ │ @ instruction: 0xf7fd4313 │ │ │ │ - @ instruction: 0x4621ba74 │ │ │ │ + strtmi fp, [r1], -r7, ror #20 │ │ │ │ @ instruction: 0xf7f0a804 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - @ instruction: 0xf7fcf9b9 │ │ │ │ - strteq fp, [r2], #-2524 @ 0xfffff624 │ │ │ │ + @ instruction: 0xf7fcf9bf │ │ │ │ + strteq fp, [r2], #-2526 @ 0xfffff622 │ │ │ │ cmpphi ip, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrsbtcc pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ - ldrdcs sl, [r0], -r4 │ │ │ │ - blx 0xfe5715d4 │ │ │ │ + ldrdcs sl, [r0], -r6 │ │ │ │ + blx 0x5f14d2 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a46819 │ │ │ │ - movwcs pc, #3451 @ 0xd7b @ │ │ │ │ + movwcs pc, #3581 @ 0xdfd @ │ │ │ │ rsbscc pc, ip, r8, asr #17 │ │ │ │ - stmiblt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf1000613 │ │ │ │ ldrtmi r8, [fp], -r7, asr #1 │ │ │ │ sbcne pc, r0, #134217731 @ 0x8000003 │ │ │ │ - ldmlt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r3!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r5!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andseq pc, r0, #4 │ │ │ │ @ instruction: 0xf7ff4313 │ │ │ │ - blcs 0x8a1bf0 │ │ │ │ + blcs 0x8a1aa4 │ │ │ │ tstcs r1, lr, lsl #18 │ │ │ │ - blx 0x102434 │ │ │ │ + blx 0x102330 │ │ │ │ vcgt.s8 d31, d0, d3 │ │ │ │ andmi r4, fp, #1073741827 @ 0x40000003 │ │ │ │ rscshi pc, r4, r0, asr #32 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - stclge 4, cr15, [sl], #-508 @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf934f7f0 │ │ │ │ + mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ + @ instruction: 0xf9b6f7f0 │ │ │ │ ldmible fp!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - blcc 0x8bbbdc │ │ │ │ + blcc 0x8bbad8 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf4138190 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47e230e │ │ │ │ - strb sl, [fp, r2, lsl #30]! │ │ │ │ + strb sl, [fp, lr, ror #29]! │ │ │ │ svcne 0x0040f414 │ │ │ │ - stmdbge fp, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge sp, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ biccs pc, r0, #196, 6 @ 0x10000003 │ │ │ │ rscsvc pc, lr, #64, 4 │ │ │ │ stmdbge r4, {r1, r5, lr} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ subseq r2, fp, r4, lsl #4 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f54304 │ │ │ │ - @ instruction: 0xf7fcfd69 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfd6f │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - @ instruction: 0xf94cf7f5 │ │ │ │ - ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf952f7f5 │ │ │ │ + ldmdblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - ldmdbge r9, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge fp, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0039209 │ │ │ │ - blcs 0x134668 │ │ │ │ - stmdbge pc, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - strne pc, [r0, #964] @ 0x3c4 │ │ │ │ + blcs 0x134564 │ │ │ │ + ldmdbge r1, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ sbcne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + strne pc, [r0, #964] @ 0x3c4 │ │ │ │ movwcs pc, #964 @ 0x3c4 @ │ │ │ │ - stmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmible r9!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ - blcc 0x8bbc80 │ │ │ │ + blcc 0x8bbb7c │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf41380bc │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47e230e │ │ │ │ - ldr sl, [r9, r2, lsl #30] │ │ │ │ + ldr sl, [r9, lr, ror #29] │ │ │ │ andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ ldrdcs pc, [ip], r8 │ │ │ │ vpmax.s8 d18, d0, d31 │ │ │ │ @ instruction: 0xf1a28149 │ │ │ │ - blcs 0x2746ac │ │ │ │ - bcc 0xfe169ae8 │ │ │ │ + blcs 0x2745a8 │ │ │ │ + bcc 0xfe1699e4 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r0, r2, r3, r7, r9, pc}^ @ │ │ │ │ + ldm pc, {r0, r1, r2, r3, r7, r9, pc}^ @ │ │ │ │ msreq SPSR_sc, r2, lsl r0 │ │ │ │ - eoreq r0, r5, #1073741849 @ 0x40000019 │ │ │ │ - cmneq r3, r5, lsr #4 │ │ │ │ + eoreq r0, r7, #1073741849 @ 0x40000019 │ │ │ │ + cmneq r3, r7, lsr #4 │ │ │ │ @ instruction: 0xf6400163 │ │ │ │ andsmi r7, ip, #-134217725 @ 0xf8000003 │ │ │ │ - stmiage r1!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r3!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ ldrsbcc pc, [r8], #131 @ 0x83 @ │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ @ instruction: 0xf67c2b02 │ │ │ │ - stmdacc r0, {r3, r4, r7, fp, sp, pc} │ │ │ │ + stmdacc r0, {r1, r3, r4, r7, fp, sp, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - ldmlt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwls r9, #8966 @ 0x2306 │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ stmib sp, {r9, ip, lr}^ │ │ │ │ andls r5, r5, #29360128 @ 0x1c00000 │ │ │ │ - blx 0xf18e2 │ │ │ │ + blx 0x2717de │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - stmdage r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmlt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r4, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscsmi pc, pc, r0, asr #12 │ │ │ │ @ instruction: 0xf0064020 │ │ │ │ movwls r0, #8975 @ 0x230f │ │ │ │ - @ instruction: 0xf9b0f79d │ │ │ │ + blx 0xd71694 │ │ │ │ @ instruction: 0xf79c4606 │ │ │ │ - blls 0x172cf0 │ │ │ │ - blcs 0x485144 │ │ │ │ + blls 0x172df4 │ │ │ │ + blcs 0x485040 │ │ │ │ @ instruction: 0xf898d15e │ │ │ │ @ instruction: 0xf64930d9 │ │ │ │ vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x46402497 │ │ │ │ strtmi r2, [r9], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ee2204 │ │ │ │ - blmi 0xff3b2814 │ │ │ │ + blmi 0xff3f2918 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ strdls r1, [r0, -r1] │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ orrvs pc, r8, r0, lsl #12 │ │ │ │ mcreq 8, 4, pc, cr8, cr0, {6} @ │ │ │ │ - ldc2l 7, cr15, [r8], {157} @ 0x9d │ │ │ │ + ldc2l 7, cr15, [sl, #-628] @ 0xfffffd8c │ │ │ │ strbmi r2, [r0], -r1, lsl #2 │ │ │ │ - cdp2 7, 6, cr15, cr6, cr15, {7} │ │ │ │ + cdp2 7, 14, cr15, cr8, cr15, {7} │ │ │ │ ldrsbcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ - blvs 0xff905298 │ │ │ │ + blvs 0xff905194 │ │ │ │ @ instruction: 0xf7ee1ad2 │ │ │ │ - movwcs pc, #52105 @ 0xcb89 @ │ │ │ │ + movwcs pc, #52235 @ 0xcc0b @ │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - stmialt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf7f0bb79 │ │ │ │ - vpadd.i8 d31, d2, d9 │ │ │ │ + @ instruction: 0xf7f0bb65 │ │ │ │ + vpadd.i8 d31, d18, d11 │ │ │ │ vmlal.s , d0, d1[6] │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr6, cr12, {1} │ │ │ │ - ldmlt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr0, cr12, {1} │ │ │ │ + ldmlt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpne ip, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0070f5b1 │ │ │ │ rscshi pc, r4, r0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff6f19b0 │ │ │ │ - ldmdalt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff8718ac │ │ │ │ + ldmdalt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbpl pc, [r4], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r0], #644 @ 0x284 │ │ │ │ + ldc2 7, cr15, [r2, #-644]! @ 0xfffffd7c │ │ │ │ movwcs lr, #1957 @ 0x7a5 │ │ │ │ - mcrlt 7, 2, pc, cr9, cr14, {7} @ │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr5, cr14, {7} │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subvs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf79d681c │ │ │ │ - bmi 0xfe731ef0 │ │ │ │ + bmi 0xfe771ff4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ @ instruction: 0xf64c9000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmne r2!, {r0, r4, r7}^ │ │ │ │ @ instruction: 0xf6009201 │ │ │ │ strtmi r6, [r3], #-392 @ 0xfffffe78 │ │ │ │ mcreq 8, 4, pc, cr8, cr0, {6} @ │ │ │ │ @ instruction: 0xf79d2200 │ │ │ │ - sxtab16 pc, r3, r7, ror #24 @ │ │ │ │ - blx 0xff3f1a0c │ │ │ │ + @ instruction: 0xe683fcf9 │ │ │ │ + blx 0x147190a │ │ │ │ rscscs pc, r5, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8d0f7f6 │ │ │ │ + @ instruction: 0xf8d6f7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcade9 │ │ │ │ - @ instruction: 0xf7f0b84e │ │ │ │ - @ instruction: 0xf64cfabd │ │ │ │ + @ instruction: 0xf7fcade3 │ │ │ │ + @ instruction: 0xf7f0b850 │ │ │ │ + @ instruction: 0xf64cfb3f │ │ │ │ vrshr.s64 d18, d17, #64 │ │ │ │ stmdbge r4, {r0, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [sl, #240] @ 0xf0 │ │ │ │ - ldmdalt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r4, #240] @ 0xf0 │ │ │ │ + stmdalt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1009708 │ │ │ │ - @ instruction: 0xf7f0813a │ │ │ │ - vpmax.s8 d31, d18, d13 │ │ │ │ + @ instruction: 0xf7f0813c │ │ │ │ + vqdmulh.s d31, d2, d15 │ │ │ │ vmvn.i32 d20, #1280 @ 0x00000500 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r4, #240] @ 0xf0 │ │ │ │ - stmdalt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [lr, #240]! @ 0xf0 │ │ │ │ + stmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - mrshi pc, (UNDEF: 8) @ │ │ │ │ + mrshi pc, (UNDEF: 10) @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1009708 │ │ │ │ - @ instruction: 0xf7f080f2 │ │ │ │ - vpmin.s8 , q1, │ │ │ │ + @ instruction: 0xf7f080f4 │ │ │ │ + vpmin.s8 , q9, │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r8, #240]! @ 0xf0 │ │ │ │ - stmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r2, #240]! @ 0xf0 │ │ │ │ + stmdalt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf88 │ │ │ │ - movwcs fp, #2462 @ 0x99e │ │ │ │ - ldcllt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf7ffaf8a │ │ │ │ + movwcs fp, #2442 @ 0x98a │ │ │ │ + stcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #16898 @ 0x4202 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ movwls r9, #21766 @ 0x5506 │ │ │ │ - stc2 7, cr15, [r0], {247} @ 0xf7 │ │ │ │ + stc2 7, cr15, [r6], {247} @ 0xf7 │ │ │ │ stmdacs r0, {r1, r9, fp, ip, pc} │ │ │ │ - svcge 0x0017f43c │ │ │ │ - svclt 0x00e9f7fb │ │ │ │ + svcge 0x000bf43c │ │ │ │ + svclt 0x00ebf7fb │ │ │ │ sbcne pc, r0, #134217731 @ 0x8000003 │ │ │ │ - svclt 0x0026f7fc │ │ │ │ + svclt 0x001af7fc │ │ │ │ @ instruction: 0xf67f2a1f │ │ │ │ tstcs r1, r7, asr #28 │ │ │ │ - blx 0x1023c4 │ │ │ │ + blx 0x1022c0 │ │ │ │ vhsub.s8 d31, d0, d2 │ │ │ │ andmi r4, sl, #1073741827 @ 0x40000003 │ │ │ │ @ instruction: 0xf412d105 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf43f230e │ │ │ │ - ldc 14, cr10, [pc, #228] @ 0xb3c40 │ │ │ │ - stmdbge r4, {r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ + ldc 14, cr10, [pc, #228] @ 0xb3b3c │ │ │ │ + stmdbge r4, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x1ef1a0 │ │ │ │ + blvc 0x1ef09c │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ - mrc2 7, 7, pc, cr8, cr4, {7} │ │ │ │ - svclt 0x00c1f7fb │ │ │ │ + mrc2 7, 7, pc, cr14, cr4, {7} │ │ │ │ + svclt 0x00c3f7fb │ │ │ │ strb r2, [sl, r6, lsl #6]! │ │ │ │ strb r2, [r8, r2, lsl #6]! │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe9987a0 │ │ │ │ + beq 0xfe99869c │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rscscs pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00a5f47b │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00a7f47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ @ instruction: 0xf8d3af09 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr14, cr15, {1} │ │ │ │ @ instruction: 0xf02e4640 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x008df43b │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x008ff43b │ │ │ │ @ instruction: 0xf79d2004 │ │ │ │ - @ instruction: 0xf642f84b │ │ │ │ + @ instruction: 0xf642f8cd │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r1, r3, r4, r6, r9, sp, lr} │ │ │ │ - blx 0xdf1a92 │ │ │ │ - svclt 0x007ff7fb │ │ │ │ + blx 0xfee7198e │ │ │ │ + svclt 0x0081f7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99881c │ │ │ │ + beq 0xfe998718 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbcs pc, r5, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0067f47b │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0069f47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - ldmdblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe998854 │ │ │ │ + beq 0xfe998750 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rscne pc, r9, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x004bf47b │ │ │ │ + stmdacs r0, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x004df47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - stmialt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq ip, r5, r8, lsl #12 │ │ │ │ - addeq ip, r5, r4, asr #10 │ │ │ │ + addeq ip, r5, ip, lsl #14 │ │ │ │ + addeq ip, r5, r8, asr #12 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe99889c │ │ │ │ + beq 0xfe99879c │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ subspl pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0027f47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - @ instruction: 0xf7f0e478 │ │ │ │ - vmul.i8 , q1, │ │ │ │ + @ instruction: 0xf7f0e46c │ │ │ │ + vmul.i8 , q9, │ │ │ │ vmvn.i32 d18, #3328 @ 0x00000d00 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r0], #240 @ 0xf0 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r8], #240 @ 0xf0 │ │ │ │ svclt 0x0015f7fb │ │ │ │ rsbsne pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ strls r3, [r8, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ + stmdacs r0, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 7, pc, cr2, cr15, {1} @ │ │ │ │ mrclt 7, 7, APSR_nzcv, cr15, cr11, {7} │ │ │ │ - str r2, [r8, -r4, lsl #6]! │ │ │ │ + str r2, [r6, -r4, lsl #6]! │ │ │ │ @ instruction: 0xf7f04640 │ │ │ │ - @ instruction: 0xf7fbf909 │ │ │ │ + @ instruction: 0xf7fbf989 │ │ │ │ @ instruction: 0xf7f0bef8 │ │ │ │ - vmul.i8 , q1, │ │ │ │ + vmul.i8 , q9, │ │ │ │ vrshr.s64 d20, d5, #64 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r4], {60} @ 0x3c │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [ip], #-240 @ 0xffffff10 │ │ │ │ mcrlt 7, 7, pc, cr9, cr11, {7} @ │ │ │ │ sbcscc pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ strls r3, [r8, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr10, cr15, {1} │ │ │ │ mrclt 7, 6, APSR_nzcv, cr3, cr11, {7} │ │ │ │ ldrsbtcc pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf649b99b │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff705670 │ │ │ │ - @ instruction: 0xf99ef7ee │ │ │ │ + blvs 0xff705570 │ │ │ │ + blx 0x871c2c │ │ │ │ ldrsbcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ subscc pc, ip, r8, asr #17 │ │ │ │ - mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr14, cr14, {7} @ │ │ │ │ @ instruction: 0xf7f04640 │ │ │ │ - @ instruction: 0xf7fbfc8f │ │ │ │ + @ instruction: 0xf7fbfc93 │ │ │ │ @ instruction: 0xf8d8bebc │ │ │ │ subsne r0, fp, r8, ror r0 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xff76f79c │ │ │ │ + @ instruction: 0xfff6f79c │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a46819 │ │ │ │ - @ instruction: 0xe7dafa5f │ │ │ │ + @ instruction: 0xe7dafadf │ │ │ │ ldrsbcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d84640 │ │ │ │ - bne 0xff2f7dd8 │ │ │ │ - stc2 7, cr15, [r4], #-976 @ 0xfffffc30 │ │ │ │ + bne 0xff2f7cd8 │ │ │ │ + stc2 7, cr15, [r8], #-976 @ 0xfffffc30 │ │ │ │ @ instruction: 0xf8c82305 │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ @ instruction: 0x4640be9e │ │ │ │ - ldc2 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ + stc2 7, cr15, [r0], #960 @ 0x3c0 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr9, cr11, {7} │ │ │ │ - strb r2, [r2], r0, lsl #6 │ │ │ │ - blx 0xfe5f1b48 │ │ │ │ + strb r2, [r0], r0, lsl #6 │ │ │ │ + blx 0x5f1a4a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r6, pc, r6, lsl #17 │ │ │ │ ldrbeq r4, [r4, r4, lsr #23]! │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cmpphi lr, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe9f1dc8 │ │ │ │ + blx 0xffd71cc8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d480c8 │ │ │ │ @ instruction: 0xf5073084 │ │ │ │ @ instruction: 0x37305736 │ │ │ │ - bne 0x7856f0 │ │ │ │ + bne 0x7855f0 │ │ │ │ svclt 0x00184621 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #6 │ │ │ │ tsteq fp, r6, lsr #11 │ │ │ │ - blx 0x271d42 │ │ │ │ + blx 0xfe271c42 │ │ │ │ strmi r4, [r1], r3, lsl #12 │ │ │ │ svcmi 0x0068f5b3 │ │ │ │ sbcscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ ldmibeq r1, {r4, r6, r7, sp}^ │ │ │ │ andsne lr, r2, #266240 @ 0x41000 │ │ │ │ @ instruction: 0xf10007d2 │ │ │ │ @@ -167618,15 +167554,15 @@ │ │ │ │ rschi pc, r1, r0 │ │ │ │ smlalcs pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ strbtvs r8, [r3], -r8 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ svcvs 0x00e680f7 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - bmi 0xfe1a0430 │ │ │ │ + bmi 0xfe1a0330 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf502588a │ │ │ │ @ instruction: 0xf8d242a0 │ │ │ │ ldmdavs r2, {r2, r3, r4, r9, sp}^ │ │ │ │ stclvs 8, cr6, [r2, #88]! @ 0x58 │ │ │ │ svcvs 0x00624691 │ │ │ │ @@ -167644,25 +167580,25 @@ │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ stccs 3, cr8, [r0, #-976] @ 0xfffffc30 │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0x06154611 │ │ │ │ sbcshi pc, sl, r0, asr #2 │ │ │ │ @ instruction: 0xf1000710 │ │ │ │ - bmi 0x1b54574 │ │ │ │ + bmi 0x1b54474 │ │ │ │ ldreq pc, [r8, #-258] @ 0xfffffefe │ │ │ │ ldmdavs r1, {r2, r3, r5, r7, r9, sl, lr} │ │ │ │ andsmi r6, r9, r8, lsr #16 │ │ │ │ @ instruction: 0xf0004281 │ │ │ │ andcc r8, r4, #-2147483606 @ 0x8000002a │ │ │ │ strbmi r3, [r2, #-1284]! @ 0xfffffafc │ │ │ │ @ instruction: 0xf04fd1f5 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xfecf1edc │ │ │ │ + blx 0xfedf1ddc │ │ │ │ cmnlt fp, r3, ror #30 │ │ │ │ subseq r6, r9, r2, lsr #31 │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andeq pc, lr, #2 │ │ │ │ stmdbcs r0, {r1, r3, r4, r8, r9, lr} │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ @@ -167672,94 +167608,94 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ mcrvs 0, 5, r8, cr3, cr12, {7} │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldmdale fp!, {r0, r8, r9, fp, sp} │ │ │ │ svcvs 0x00226de5 │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 1, 7, r8, cr0, cr13, {4} │ │ │ │ - @ instruction: 0xf992f7a1 │ │ │ │ + blx 0x571cd4 │ │ │ │ strtvs r2, [r3], r0, lsl #6 │ │ │ │ - bllt 0x1f8e2e4 │ │ │ │ + bllt 0x1f8e1e4 │ │ │ │ cdpvs 8, 2, cr6, cr3, cr2, {5} │ │ │ │ @ instruction: 0xf5b31ad3 │ │ │ │ andsle r5, pc, #128, 30 @ 0x200 │ │ │ │ ldrbvc pc, [ip, #1600]! @ 0x640 @ │ │ │ │ stmdble r5!, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ svclt 0x00183b00 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - blx 0x1971e88 │ │ │ │ + blx 0xff971d88 │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r7, #104, 30 @ 0x1a0 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - b 0x11766dc │ │ │ │ + b 0x11765dc │ │ │ │ bfieq r1, r2, #6, #25 │ │ │ │ ldmdbcs lr, {r1, r2, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r1, r2, r3, r8, ip, lr, pc} │ │ │ │ - bne 0xfe78f828 │ │ │ │ + bne 0xfe78f728 │ │ │ │ stmdale r9, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xff42f7f3 │ │ │ │ + @ instruction: 0xff46f7f3 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andhi pc, r8, r4, asr #17 │ │ │ │ ldmdavs sl, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strhi pc, [lr], r0, asr #32 │ │ │ │ + ldrhi pc, [r4], r0, asr #32 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ addslt r8, sp, #240, 30 @ 0x3c0 │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ movwls r4, #9792 @ 0x2640 │ │ │ │ - svc 0x00faf1ed │ │ │ │ - bcc 0xf6c9c │ │ │ │ - bcs 0x45ac00 │ │ │ │ - subshi pc, fp, r1, lsl #4 │ │ │ │ + svc 0x00d2f1ed │ │ │ │ + bcc 0xf6b9c │ │ │ │ + bcs 0x45ab00 │ │ │ │ + rsbhi pc, r1, r1, lsl #4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ addseq r0, r4, #-268435446 @ 0xf000000a │ │ │ │ mvnseq r0, r6, asr r2 │ │ │ │ cmneq ip, r3, lsr #4 │ │ │ │ biceq r0, lr, r3, lsl #4 │ │ │ │ lsreq r0, ip, #3 │ │ │ │ smulbteq r8, r0, r0 │ │ │ │ tsteq r2, r0, asr r1 │ │ │ │ mcrvs 2, 1, r0, cr1, cr9, {3} │ │ │ │ - bne 0x154e2ac │ │ │ │ + bne 0x154e1ac │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ @ instruction: 0xf63f428a │ │ │ │ @ instruction: 0xf8d4af17 │ │ │ │ strbmi r3, [r2], -r4, lsl #1 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1063b00 │ │ │ │ svclt 0x00180804 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - @ instruction: 0xf9fef7c2 │ │ │ │ + blx 0x2071e50 │ │ │ │ smlalcs pc, r9, r4, r8 @ │ │ │ │ movwmi lr, #39488 @ 0x9a40 │ │ │ │ andhi pc, r8, r4, asr #17 │ │ │ │ - bcs 0xcd9e4 │ │ │ │ + bcs 0xcd8e4 │ │ │ │ svcge 0x0009f43f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrthi pc, [ip], -r0, asr #32 @ │ │ │ │ + strbhi pc, [r2], -r0, asr #32 @ │ │ │ │ msrpl SPSR_f, #79 @ 0x4f │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmiblt r4!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - addeq ip, r5, r8, ror #1 │ │ │ │ - ldrshteq r9, [r3], -r0 │ │ │ │ + addeq ip, r5, r8, ror #3 │ │ │ │ + ldrhteq r9, [r3], -r0 │ │ │ │ msrmi SPSR_f, pc, asr #8 │ │ │ │ smlabteq r0, pc, r6, pc @ │ │ │ │ vst4.8 {d20-d23}, [pc :64], r9 │ │ │ │ vmla.i d20, d15, d0[6] │ │ │ │ addmi r0, r1, #0 │ │ │ │ @ instruction: 0x06d2d01b │ │ │ │ svcge 0x0029f57f │ │ │ │ @@ -167769,215 +167705,215 @@ │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ andsmi r7, sl, r0, lsl r2 │ │ │ │ svcmi 0x0079f1b2 │ │ │ │ @ instruction: 0xf023d10b │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0289302 │ │ │ │ - blls 0x173200 │ │ │ │ + blls 0x173010 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ sadd16mi sl, r9, r7 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ ldc2l 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbls r2, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf02e4620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0008f47f │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - @ instruction: 0xff44f028 │ │ │ │ + @ instruction: 0xff08f028 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbls r2, {r0, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0144620 │ │ │ │ - stmdacs r0, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ svceq 0x001a9b02 │ │ │ │ @ instruction: 0xf47f2a0e │ │ │ │ ldrmi sl, [r9], -lr, ror #29 │ │ │ │ - @ instruction: 0xf02f4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf02e4620 │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {1} @ │ │ │ │ ldrtmi lr, [r0], -ip, ror #13 │ │ │ │ - stc2l 7, cr15, [r0, #632] @ 0x278 │ │ │ │ + mcr2 7, 2, pc, cr0, cr14, {4} @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ andscs r4, r2, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ ssatvs r9, #6, ip, asr #0 │ │ │ │ - @ instruction: 0xf990f7f5 │ │ │ │ + @ instruction: 0xf994f7f5 │ │ │ │ @ instruction: 0xf8d4e6f5 │ │ │ │ ldrdcs r2, [r0, r0] │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14011 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ svcvs 0x00a18237 │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ stccs 2, cr8, [r0, #-656] @ 0xfffffd70 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ addslt r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf1ed9302 │ │ │ │ - blls 0x16fe50 │ │ │ │ + blls 0x16fcb0 │ │ │ │ @ instruction: 0xf1000569 │ │ │ │ - @ instruction: 0xf4158686 │ │ │ │ + @ instruction: 0xf415868c │ │ │ │ @ instruction: 0xf0407080 │ │ │ │ - vst3.16 {d8,d10,d12}, [r5 :128], r5 │ │ │ │ + vst3.16 {d8,d10,d12}, [r5 :128], fp │ │ │ │ @ instruction: 0xf5b26228 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ - vqrshl.s8 d8, d31, d0 │ │ │ │ - bcs 0xfe0d5534 │ │ │ │ - strhi pc, [fp, #-0]! │ │ │ │ + vrshl.s8 q4, , q0 │ │ │ │ + bcs 0xfe0d544c │ │ │ │ + ldrhi pc, [r1, #-0]! │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ - strhi pc, [r7, #-0] │ │ │ │ + strhi pc, [sp, #-0] │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf005aea4 │ │ │ │ @ instruction: 0x4613057f │ │ │ │ strbmi r9, [r1], -r8, lsl #4 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ sbcscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r0, [r7, #-173] @ 0xffffff53 │ │ │ │ - blvc 0xfed2f84c │ │ │ │ + blvc 0xfed2f74c │ │ │ │ strcs r4, [sp, #-1568] @ 0xfffff9e0 │ │ │ │ stc 5, cr9, [sp, #24] │ │ │ │ @ instruction: 0xf7f37b04 │ │ │ │ - ldr pc, [r3], r5, asr #22 │ │ │ │ + ldr pc, [r3], r9, asr #22 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ strmi r1, [sl], -r0 │ │ │ │ @ instruction: 0xf0004388 │ │ │ │ svcvs 0x00a1821a │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ stccs 2, cr8, [r0, #-360] @ 0xfffffe98 │ │ │ │ mcrge 4, 3, pc, cr8, cr15, {1} @ │ │ │ │ - ldrbne pc, [pc, #-1614]! @ 0xb3bb6 @ │ │ │ │ + ldrbne pc, [pc, #-1614]! @ 0xb3ab6 @ │ │ │ │ andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ strthi pc, [r9], #-64 @ 0xffffffc0 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ movweq pc, #41795 @ 0xa343 @ │ │ │ │ stmdbcs r0, {r5, r9, sl, lr} │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bl 0xfc630 │ │ │ │ + bl 0xfc530 │ │ │ │ @ instruction: 0xf7f00143 │ │ │ │ - @ instruction: 0xe66ffaf9 │ │ │ │ + @ instruction: 0xe66ffafd │ │ │ │ rsbmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #217055232 @ 0xcf00000 │ │ │ │ vst4.8 {d20-d23}, [pc :64], sl │ │ │ │ vmla.i d20, d15, d0[6] │ │ │ │ addmi r0, r2, #0 │ │ │ │ orrshi pc, r7, #0 │ │ │ │ @ instruction: 0xf57f06c9 │ │ │ │ @ instruction: 0x4619ae5a │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - blx 0x1670258 │ │ │ │ + blx 0x1870158 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0028f43f │ │ │ │ stccs 6, cr14, [r0, #-344] @ 0xfffffea8 │ │ │ │ cmnphi lr, #0 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ ldrmi r4, [sp], -r0, asr #12 │ │ │ │ - cdp 1, 11, cr15, cr10, cr13, {7} │ │ │ │ + cdp 1, 9, cr15, cr2, cr13, {7} │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ - mcr2 7, 6, pc, cr14, cr3, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr2, cr3, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe641ae3c │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff305b3c │ │ │ │ - @ instruction: 0xff0cf7ed │ │ │ │ + blvs 0xff305a3c │ │ │ │ + @ instruction: 0xff8cf7ed │ │ │ │ strtmi r6, [fp], #-3491 @ 0xfffff25d │ │ │ │ ldrb r6, [r4], -r3, ror #11 │ │ │ │ rsbsvs pc, r0, #83886080 @ 0x5000000 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {1} @ │ │ │ │ @ instruction: 0xf5b24641 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - subslt r8, sl, #24, 8 @ 0x18000000 │ │ │ │ + subslt r8, sl, #419430400 @ 0x19000000 │ │ │ │ vrsubhn.i16 d20, , q8 │ │ │ │ movwls r2, #17155 @ 0x4303 │ │ │ │ andls r0, r5, #82 @ 0x52 │ │ │ │ - @ instruction: 0xf982f7f5 │ │ │ │ + @ instruction: 0xf986f7f5 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe61bae16 │ │ │ │ vsubl.u8 q9, d3, d1 │ │ │ │ andls r2, r8, #134217728 @ 0x8000000 │ │ │ │ andls r0, r5, #171966464 @ 0xa400000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ rsclt r2, sl, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf1009209 │ │ │ │ strbmi r8, [r1], -ip, lsr #7 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - @ instruction: 0xe607f9bb │ │ │ │ + @ instruction: 0xe607f9bf │ │ │ │ addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ ldrdne pc, [ip], r4 │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ addseq r9, r2, r7, lsl #6 │ │ │ │ andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ movwls r2, #25089 @ 0x6201 │ │ │ │ movweq pc, #28677 @ 0x7005 @ │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ @ instruction: 0xf100052a │ │ │ │ - ldmdbcs r5, {r0, r4, r6, r7, r8, r9, pc} │ │ │ │ - strthi pc, [r1], r0, lsl #4 │ │ │ │ + ldmdbcs r5, {r1, r4, r6, r7, r8, r9, pc} │ │ │ │ + strthi pc, [r7], r0, lsl #4 │ │ │ │ andcs r4, r2, #11534336 @ 0xb00000 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - mrc2 7, 1, pc, cr10, cr4, {7} │ │ │ │ + mrc2 7, 1, pc, cr14, cr4, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ strb sl, [r3, #3550]! @ 0xdde │ │ │ │ vmlal.u , d19, d2[6] │ │ │ │ streq r2, [r8, #-258]! @ 0xfffffefe │ │ │ │ addeq lr, r2, #323584 @ 0x4f000 │ │ │ │ movthi pc, #41216 @ 0xa100 @ │ │ │ │ @ instruction: 0xf7f34620 │ │ │ │ - ldrb pc, [r7, #2871] @ 0xb37 @ │ │ │ │ + ldrb pc, [r7, #2875] @ 0xb3b @ │ │ │ │ movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ movwls fp, #33514 @ 0x82ea │ │ │ │ @ instruction: 0xf8d42001 │ │ │ │ addseq r3, r2, ip, lsl #1 │ │ │ │ andls r2, r9, #0, 2 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ streq r0, [sp, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0xf04f9206 │ │ │ │ andls r0, r7, #-805306368 @ 0xd0000000 │ │ │ │ orrhi pc, r3, #0, 2 │ │ │ │ vpadd.i8 d2, d0, d5 │ │ │ │ - @ instruction: 0x46418672 │ │ │ │ + @ instruction: 0x46418678 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - mcr2 7, 0, pc, cr12, cr4, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr0, cr4, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldr sl, [r5, #3504]! @ 0xdb0 │ │ │ │ - blvc 0x10afa1c │ │ │ │ + blvc 0x10af91c │ │ │ │ addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ ldrdne pc, [ip], r4 │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ movwls r0, #28754 @ 0x7052 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ andcs r0, r1, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf0019308 │ │ │ │ andls r0, r6, #-1073741817 @ 0xc0000007 │ │ │ │ stc 5, cr0, [sp, #172] @ 0xac │ │ │ │ @ instruction: 0xf1007b04 │ │ │ │ - ldmdbcs r5, {r2, r7, r8, r9, pc} │ │ │ │ - strbhi pc, [pc], -r0, lsl #4 @ │ │ │ │ + ldmdbcs r5, {r0, r2, r7, r8, r9, pc} │ │ │ │ + ldrbhi pc, [r5], -r0, lsl #4 @ │ │ │ │ strtmi r4, [r0], -fp, lsl #12 │ │ │ │ @ instruction: 0xf7f44641 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ streq lr, [sl, #-1426]! @ 0xfffffa6e │ │ │ │ movthi pc, #256 @ 0x100 @ │ │ │ │ andcs pc, r2, #335544323 @ 0x14000003 │ │ │ │ - bcs 0x242bf4 │ │ │ │ - ldrhi pc, [r5], -r0, lsl #4 │ │ │ │ + bcs 0x242af4 │ │ │ │ + ldrhi pc, [fp], -r0, lsl #4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eorseq r0, ip, #536870918 @ 0x20000006 │ │ │ │ mvnseq r0, r4, lsl r2 │ │ │ │ @ instruction: 0x01b401d5 │ │ │ │ @ instruction: 0xf8d4028a │ │ │ │ vaddl.u8 , d19, d12 │ │ │ │ vmlal.u q8, d19, d2[0] │ │ │ │ @@ -167986,33 +167922,33 @@ │ │ │ │ @ instruction: 0xf0012301 │ │ │ │ movwls r0, #24863 @ 0x611f │ │ │ │ movweq pc, #28677 @ 0x7005 @ │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ ldmdbcs r5, {r0, r1, r3, r6, r7, ip, lr, pc} │ │ │ │ - ldrhi pc, [fp], -r0, lsl #4 │ │ │ │ + strthi pc, [r1], -r0, lsl #4 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe5f2414 │ │ │ │ - ldc 5, cr14, [pc, #384] @ 0xb45c8 │ │ │ │ + blx 0xfe6f2314 │ │ │ │ + ldc 5, cr14, [pc, #384] @ 0xb44c8 │ │ │ │ vorr.i16 d23, #54528 @ 0xd500 │ │ │ │ @ instruction: 0xf8d42242 │ │ │ │ - bcc 0xf4684 │ │ │ │ + bcc 0xf4584 │ │ │ │ @ instruction: 0xf0052100 │ │ │ │ stmib sp, {r0, r1, r2, r8, sl}^ │ │ │ │ @ instruction: 0xf000110a │ │ │ │ vmov.i32 d16, #191 @ 0x000000bf │ │ │ │ strls r0, [r8, #-450] @ 0xfffffe3e │ │ │ │ orrne pc, r2, #201326595 @ 0xc000003 │ │ │ │ movwls r9, #37127 @ 0x9107 │ │ │ │ stc 3, cr2, [sp, #4] │ │ │ │ movwls r7, #27396 @ 0x6b04 │ │ │ │ vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r1, r2, r4, r5, r6, r7, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r2, r3, r4, r5, r6, r7, r8, sl, pc}^ @ │ │ │ │ msreq SPSR_c, r2, lsl r0 │ │ │ │ cmpeq r8, r3, asr r1 │ │ │ │ teqeq r3, sp, lsr r1 │ │ │ │ tsteq pc, r9, lsr #2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, sp │ │ │ │ @@ -168030,1209 +167966,1212 @@ │ │ │ │ ldrbcc pc, [sp, #581] @ 0x245 @ │ │ │ │ streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ andcs r4, r1, sl, lsr #12 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - @ instruction: 0xf9bcf7f3 │ │ │ │ + @ instruction: 0xf9c0f7f3 │ │ │ │ streq lr, [r9, #-1290]! @ 0xfffffaf6 │ │ │ │ subhi pc, sl, #0, 2 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ movweq pc, #41795 @ 0xa343 @ │ │ │ │ @ instruction: 0xf10006d2 │ │ │ │ - @ instruction: 0xf894857f │ │ │ │ + @ instruction: 0xf8948585 │ │ │ │ @ instruction: 0xf64920d9 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0x46202197 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - bl 0x14f344 │ │ │ │ + bl 0x14f244 │ │ │ │ @ instruction: 0xf7ed3203 │ │ │ │ - strbt pc, [pc], #3525 @ 0xb4528 @ │ │ │ │ + strbt pc, [pc], #3653 @ 0xb4428 @ │ │ │ │ vsubl.u8 q9, d3, d0 │ │ │ │ andls r2, r8, #134217728 @ 0x8000000 │ │ │ │ rsclt r0, sl, #171966464 @ 0xa400000 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf1009207 │ │ │ │ svcvs 0x0063826c │ │ │ │ strbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfed98d48 │ │ │ │ + blx 0xfed98c48 │ │ │ │ strtmi pc, [r0], -r3, lsl #7 │ │ │ │ subscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ movwls r0, #18779 @ 0x495b │ │ │ │ - @ instruction: 0xf9e2f7f3 │ │ │ │ + @ instruction: 0xf9e6f7f3 │ │ │ │ svcvs 0x0060e4d4 │ │ │ │ biceq pc, r2, r3, asr #7 │ │ │ │ addne pc, r9, #201326595 @ 0xc000003 │ │ │ │ stceq 0, cr15, [r7], {5} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ svcvs 0x0000f415 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addshi pc, r1, #0 │ │ │ │ strbcs pc, [r1, #-965] @ 0xfffffc3b @ │ │ │ │ andeq pc, r7, #2 │ │ │ │ - @ instruction: 0xf0002d02 │ │ │ │ - stccs 2, cr8, [r3, #-772] @ 0xfffffcfc │ │ │ │ - rschi pc, r0, #0 │ │ │ │ - andne lr, r6, #3358720 @ 0x334000 │ │ │ │ - strbmi r2, [r1], -r1, lsl #26 │ │ │ │ - @ instruction: 0x3c04e9cd │ │ │ │ - sbchi pc, pc, #0 │ │ │ │ + movwls r2, #19714 @ 0x4d02 │ │ │ │ + adcshi pc, r5, #0 │ │ │ │ + @ instruction: 0xf0002d03 │ │ │ │ + stmib sp, {r1, r2, r5, r6, r7, r9, pc}^ │ │ │ │ + stccs 1, cr12, [r1, #-20] @ 0xffffffec │ │ │ │ + andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ + sbcshi pc, r6, #0 │ │ │ │ bicscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ - ldc 3, cr9, [pc, #-0] @ 0xb45bc │ │ │ │ + ldc 3, cr9, [pc, #-0] @ 0xb44bc │ │ │ │ movwcs r7, #2886 @ 0xb46 │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ @ instruction: 0xf7f27b08 │ │ │ │ - ldr pc, [sp], #4017 @ 0xfb1 │ │ │ │ + ldr pc, [sp], #4021 @ 0xfb5 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrmi r8, [sp], -r5, asr #3 │ │ │ │ ldrdeq pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf78e0940 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ - ldreq pc, [pc, #-5]! @ 0xb45e7 │ │ │ │ + ldreq pc, [pc, #-5]! @ 0xb44e7 │ │ │ │ @ instruction: 0xf47f2d3c │ │ │ │ @ instruction: 0xf894ac84 │ │ │ │ - blcs 0xc095c │ │ │ │ - ldclge 4, cr15, [pc], #-252 @ 0xb4500 │ │ │ │ - blcs 0xd038c │ │ │ │ - ldrthi pc, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ + blcs 0xc085c │ │ │ │ + ldclge 4, cr15, [pc], #-252 @ 0xb4400 │ │ │ │ + blcs 0xd028c │ │ │ │ + ldrthi pc, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ed6bd9 │ │ │ │ - stcvs 13, cr15, [r3, #308]! @ 0x134 │ │ │ │ + stcvs 13, cr15, [r3, #820]! @ 0x334 │ │ │ │ andscs r6, r0, r3, ror #11 │ │ │ │ - stc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ + stc2 7, cr15, [lr], {243} @ 0xf3 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ stccs 4, cr14, [r0, #-448] @ 0xfffffe40 │ │ │ │ @ instruction: 0x81acf000 │ │ │ │ ldmdane pc!, {r6, r9, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf10006cd │ │ │ │ - streq r8, [r8], #1242 @ 0x4da │ │ │ │ + streq r8, [r8], #1248 @ 0x4e0 │ │ │ │ mrrcge 5, 7, pc, pc, cr15 @ │ │ │ │ - mcr2 7, 3, pc, cr6, cr11, {4} @ │ │ │ │ + mcr2 7, 7, pc, cr6, cr11, {4} @ │ │ │ │ subeq lr, r8, #323584 @ 0x4f000 │ │ │ │ ldmdapl r4, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf7a01038 │ │ │ │ - @ instruction: 0xf06ffeeb │ │ │ │ + @ instruction: 0xf06fff6b │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7a24628 │ │ │ │ - stcvs 12, cr15, [r1, #428]! @ 0x1ac │ │ │ │ + stcvs 12, cr15, [r1, #940]! @ 0x3ac │ │ │ │ strtmi r6, [r0], -r2, lsr #17 │ │ │ │ @ instruction: 0xf8d81a52 │ │ │ │ @ instruction: 0xf0421038 │ │ │ │ @ instruction: 0xf7ed0201 │ │ │ │ - andcs pc, r3, #1856 @ 0x740 │ │ │ │ + andcs pc, r3, #10048 @ 0x2740 │ │ │ │ strtmi r6, [r9], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ ldrsbteq pc, [ip], -r8 @ │ │ │ │ - mrrc2 7, 10, pc, r8, cr2 @ │ │ │ │ + ldc2l 7, cr15, [r8], {162} @ 0xa2 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf7a24629 │ │ │ │ - @ instruction: 0x4628fc53 │ │ │ │ + @ instruction: 0x4628fcd3 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf7a36819 │ │ │ │ - @ instruction: 0xf04ffd99 │ │ │ │ + @ instruction: 0xf04ffe19 │ │ │ │ strbvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ strtmi lr, [r0], -ip, lsr #8 │ │ │ │ @ instruction: 0xf7f39302 │ │ │ │ - blls 0x17433c │ │ │ │ + blls 0x17424c │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ str sl, [r5], #-3216 @ 0xfffff370 │ │ │ │ vtst.8 d2, d0, d5 │ │ │ │ - @ instruction: 0x460384d4 │ │ │ │ + @ instruction: 0x460384da │ │ │ │ andcs r4, r9, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - ldr pc, [r9], #-2763 @ 0xfffff535 │ │ │ │ + ldr pc, [r9], #-2767 @ 0xfffff531 │ │ │ │ vtst.8 d2, d0, d5 │ │ │ │ - strmi r8, [r3], -sl, asr #9 │ │ │ │ + @ instruction: 0x460384d0 │ │ │ │ andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - str pc, [pc], #-2753 @ 0xb46e8 │ │ │ │ + str pc, [pc], #-2757 @ 0xb45e8 │ │ │ │ vtst.8 d2, d0, d5 │ │ │ │ - strmi r8, [r3], -r0, asr #9 │ │ │ │ + strmi r8, [r3], -r6, asr #9 │ │ │ │ andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - str pc, [r5], #-2743 @ 0xfffff549 │ │ │ │ + str pc, [r5], #-2747 @ 0xfffff545 │ │ │ │ vtst.8 d2, d0, d5 │ │ │ │ - @ instruction: 0x460384b6 │ │ │ │ + @ instruction: 0x460384bc │ │ │ │ andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - @ instruction: 0xf7fffaad │ │ │ │ + @ instruction: 0xf7fffab1 │ │ │ │ ldmdacs r5, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - strthi pc, [fp], #512 @ 0x200 │ │ │ │ + ldrthi pc, [r1], #512 @ 0x200 @ │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r8, lsl #4 │ │ │ │ - blx 0xfe9726f4 │ │ │ │ - bllt 0xffcf2724 │ │ │ │ + blx 0xfea725f4 │ │ │ │ + bllt 0xffcf2624 │ │ │ │ vtst.8 d2, d0, d5 │ │ │ │ - strmi r8, [r3], -r0, lsr #9 │ │ │ │ + strmi r8, [r3], -r6, lsr #9 │ │ │ │ andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff83183c │ │ │ │ - bllt 0xff972740 │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff83173c │ │ │ │ + bllt 0xff972640 │ │ │ │ vtst.8 d2, d0, d5 │ │ │ │ - @ instruction: 0x46038492 │ │ │ │ + @ instruction: 0x46038498 │ │ │ │ andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff4b1858 │ │ │ │ - bllt 0xff5f275c │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff4b1758 │ │ │ │ + bllt 0xff5f265c │ │ │ │ @ instruction: 0xf005b298 │ │ │ │ - ldc 5, cr0, [pc, #-28] @ 0xb474c │ │ │ │ + ldc 5, cr0, [pc, #-28] @ 0xb464c │ │ │ │ movwcs r7, #2993 @ 0xbb1 │ │ │ │ strbmi r0, [r1], -r2, lsl #18 │ │ │ │ andeq pc, r8, #2 │ │ │ │ sbceq pc, r3, r0, asr #7 │ │ │ │ andls r4, r7, sl, rrx │ │ │ │ - andls r2, r6, #53248 @ 0xd000 │ │ │ │ - strtmi r9, [r0], -r5, lsl #4 │ │ │ │ + andls r2, r5, #53248 @ 0xd000 │ │ │ │ + strtmi r9, [r0], -r6, lsl #4 │ │ │ │ andcs fp, r2, #12, 30 @ 0x30 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ subscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7ffff33 │ │ │ │ + @ instruction: 0xf7ffff37 │ │ │ │ addslt fp, r8, #183296 @ 0x2cc00 │ │ │ │ - blvc 0xff12fc24 │ │ │ │ + blvc 0xff12fb24 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ stmdbeq r2, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0024641 │ │ │ │ vsubl.u8 q8, d0, d8 │ │ │ │ rsbmi r0, sl, r3, asr #1 │ │ │ │ stmib sp, {r0, r1, r2, ip, pc}^ │ │ │ │ strtmi r2, [r0], -r5, lsl #4 │ │ │ │ vcgt.s8 d25, d3, d0 │ │ │ │ vrshr.s64 d23, d9, #64 │ │ │ │ strcs r0, [r1, #-522] @ 0xfffffdf6 │ │ │ │ - blvc 0x2efe08 │ │ │ │ + blvc 0x2efd08 │ │ │ │ @ instruction: 0xf7f29504 │ │ │ │ - @ instruction: 0xf7fffea9 │ │ │ │ + @ instruction: 0xf7fffead │ │ │ │ addslt fp, r8, #152576 @ 0x25400 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ - blvc 0xff2afe64 │ │ │ │ + blvc 0xff52fd64 │ │ │ │ stmdbeq r2, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0024641 │ │ │ │ vsubl.u8 q8, d0, d8 │ │ │ │ rsbmi r0, sl, r3, asr #1 │ │ │ │ - bcs 0x418818 │ │ │ │ - andls r9, r5, #1610612736 @ 0x60000000 │ │ │ │ + bcs 0x418718 │ │ │ │ + andls r9, r6, #1342177280 @ 0x50000000 │ │ │ │ svclt 0x00144620 │ │ │ │ andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ movwls r0, #16901 @ 0x4205 │ │ │ │ - blvc 0x2efe4c │ │ │ │ - mcr2 7, 4, pc, cr8, cr2, {7} @ │ │ │ │ - bllt 0x1df281c │ │ │ │ + blvc 0x2efd4c │ │ │ │ + mcr2 7, 4, pc, cr12, cr2, {7} @ │ │ │ │ + bllt 0x1df271c │ │ │ │ sbceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ vqrdmlsh.s q11, , d3[4] │ │ │ │ @ instruction: 0xf0051181 │ │ │ │ - blx 0xfed75c4c │ │ │ │ + blx 0xfed75b4c │ │ │ │ stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ - sbcshi pc, pc, #0 │ │ │ │ + rschi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002903 │ │ │ │ - stmdbcs r1, {r3, r6, r7, r9, pc} │ │ │ │ - addhi pc, r8, #0 │ │ │ │ - blvc 0xfec6fec8 │ │ │ │ + stmdbcs r1, {r1, r2, r3, r6, r7, r9, pc} │ │ │ │ + addhi pc, lr, #0 │ │ │ │ + blvc 0xfeeefdc8 │ │ │ │ andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17669 @ 0x4505 │ │ │ │ - blvc 0x2efe9c │ │ │ │ - mcr2 7, 3, pc, cr0, cr2, {7} @ │ │ │ │ - bllt 0x13f286c │ │ │ │ + strls r3, [r6, #-1284] @ 0xfffffafc │ │ │ │ + blvc 0x2efd9c │ │ │ │ + mcr2 7, 3, pc, cr4, cr2, {7} @ │ │ │ │ + bllt 0x13f276c │ │ │ │ addne pc, r1, #335544323 @ 0x14000003 │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x1952fc │ │ │ │ - addshi pc, r1, #0 │ │ │ │ + bcs 0x195214 │ │ │ │ + addshi pc, r7, #0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - stmib sp, {r0, r4, r5, r6, r9, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r4, r5, r6, r9, pc}^ │ │ │ │ vcgt.s8 d21, d5, d6 │ │ │ │ vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ movwls r4, #1601 @ 0x641 │ │ │ │ - ldc 3, cr2, [pc, #4] @ 0xb48a8 │ │ │ │ - @ instruction: 0x46207b98 │ │ │ │ - blvc 0x2efee0 │ │ │ │ - blvc 0xfe52ff2c │ │ │ │ - blvc 0x1efee8 │ │ │ │ - mrc2 7, 1, pc, cr10, cr2, {7} │ │ │ │ - bllt 0xa728b8 │ │ │ │ + ldc 3, cr2, [pc, #4] @ 0xb47a8 │ │ │ │ + strtmi r7, [r0], -r4, lsr #23 │ │ │ │ + blvc 0x1efde0 │ │ │ │ + blvc 0xfe8afe2c │ │ │ │ + blvc 0x2efde8 │ │ │ │ + mrc2 7, 1, pc, cr14, cr2, {7} │ │ │ │ + bllt 0xa727b8 │ │ │ │ vqrdmlsh.s q11, , d0[4] │ │ │ │ vmla.f q8, , d2[0] │ │ │ │ @ instruction: 0xf0051281 │ │ │ │ - blx 0xfecb5ce8 │ │ │ │ - bcs 0x1716d0 │ │ │ │ + blx 0xfecb5be8 │ │ │ │ + bcs 0x1715d0 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ - eorhi pc, sp, #0 │ │ │ │ + eorshi pc, r3, #0 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x11513c │ │ │ │ - andhi pc, r2, #0 │ │ │ │ + bcs 0x115054 │ │ │ │ + andhi pc, r8, #0 │ │ │ │ tstls r8, r1, lsl #4 │ │ │ │ strbmi r9, [r1], -r0, lsl #4 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ stmib sp, {r0, r2, r9}^ │ │ │ │ movwls r5, #17670 @ 0x4506 │ │ │ │ strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ strls r2, [r9, #-1282] @ 0xfffffafe │ │ │ │ - @ instruction: 0xff4ef7f2 │ │ │ │ - blt 0x72908 │ │ │ │ + @ instruction: 0xff52f7f2 │ │ │ │ + blt 0x72808 │ │ │ │ streq pc, [r7, #5] │ │ │ │ biceq pc, r3, #201326595 @ 0xc000003 │ │ │ │ movwls r2, #19840 @ 0x4d80 │ │ │ │ - adchi pc, r1, #0 │ │ │ │ - bge 0xffc3221c │ │ │ │ + adchi pc, r7, #0 │ │ │ │ + bge 0xffc3211c │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbmi sl, [r1], -sl, ror #21 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff9b1a30 │ │ │ │ - blt 0xffaf2934 │ │ │ │ + stmdacs r0, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff9b1930 │ │ │ │ + blt 0xffaf2834 │ │ │ │ @ instruction: 0xf0230919 │ │ │ │ @ instruction: 0xf00152e8 │ │ │ │ strtmi r7, [r0], -r0, lsl #3 │ │ │ │ movwls r4, #8977 @ 0x2311 │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ - blx 0x1f709d8 │ │ │ │ + blx 0xfe3708d8 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xff131a54 │ │ │ │ - blt 0xff672958 │ │ │ │ + blge 0xff131954 │ │ │ │ + blt 0xff672858 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ - strle r0, [pc], #-1549 @ 0xb4964 │ │ │ │ + strle r0, [pc], #-1549 @ 0xb4864 │ │ │ │ @ instruction: 0xf53f06ca │ │ │ │ @ instruction: 0xf7ffabb8 │ │ │ │ ldrmi fp, [r9], -r6, asr #21 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - cdp2 0, 12, cr15, cr2, cr1, {0} │ │ │ │ + cdp2 0, 12, cr15, cr10, cr1, {0} │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xfec31a7c │ │ │ │ - blt 0xff172980 │ │ │ │ + blge 0xfec3197c │ │ │ │ + blt 0xff172880 │ │ │ │ @ instruction: 0xf57f0708 │ │ │ │ ldrb sl, [r9], #-2730 @ 0xfffff556 │ │ │ │ - ldc2 7, cr15, [lr], #620 @ 0x26c │ │ │ │ + ldc2 7, cr15, [lr, #-620]! @ 0xfffffd94 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ streq pc, [sl, #-965] @ 0xfffffc3b │ │ │ │ ldrbeq r4, [fp], r0, lsl #13 │ │ │ │ - @ instruction: 0x83abf100 │ │ │ │ + @ instruction: 0x83b1f100 │ │ │ │ @ instruction: 0xf045006d │ │ │ │ @ instruction: 0xf6490201 │ │ │ │ vorr.i32 , #262144 @ 0x00040000 │ │ │ │ - blvs 0xfeafe00c │ │ │ │ - ldc2 7, cr15, [ip, #-640]! @ 0xfffffd80 │ │ │ │ + blvs 0xfeafdf0c │ │ │ │ + ldc2 7, cr15, [ip, #640]! @ 0x280 │ │ │ │ stcvs 8, cr6, [r2, #652]! @ 0x28c │ │ │ │ - blvs 0xfeb0623c │ │ │ │ + blvs 0xfeb0613c │ │ │ │ @ instruction: 0xf0421a9a │ │ │ │ @ instruction: 0xf7ed0201 │ │ │ │ - movwcs pc, #15221 @ 0x3b75 @ │ │ │ │ + movwcs pc, #15349 @ 0x3bf5 @ │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ strbmi r0, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7a26be8 │ │ │ │ - @ instruction: 0x4640fab1 │ │ │ │ + @ instruction: 0x4640fb31 │ │ │ │ strbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfebf2868 │ │ │ │ + blx 0xbf276a │ │ │ │ ldrb r4, [r7], -r0, asr #12 │ │ │ │ - blvc 0x1230064 │ │ │ │ + blvc 0x162ff64 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strtmi r1, [r0], -r6, lsl #4 │ │ │ │ strbmi r2, [r1], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ movwls r0, #33285 @ 0x8205 │ │ │ │ - blvc 0x1f0038 │ │ │ │ - @ instruction: 0xff30f7f2 │ │ │ │ - blt 0x2072a08 │ │ │ │ + blvc 0x1eff38 │ │ │ │ + @ instruction: 0xff34f7f2 │ │ │ │ + blt 0x2072908 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - @ instruction: 0xf7fffbb1 │ │ │ │ + @ instruction: 0xf7fffbb5 │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf79b3202 │ │ │ │ - blls 0x173bfc │ │ │ │ + blls 0x173cfc │ │ │ │ cmpppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8514605 │ │ │ │ @ instruction: 0xf7a01023 │ │ │ │ - stmdals r3, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf926f79c │ │ │ │ + stmdals r3, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9a6f79c │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - @ instruction: 0xf7fffead │ │ │ │ - blx 0x11633cc │ │ │ │ + @ instruction: 0xf7ffff2d │ │ │ │ + blx 0x11632cc │ │ │ │ strbmi pc, [r1], -r3, lsl #6 @ │ │ │ │ @ instruction: 0x462043db │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fffd11 │ │ │ │ + @ instruction: 0xf7fffd15 │ │ │ │ @ instruction: 0xf8d4ba55 │ │ │ │ vshr.u64 , q0, #59 │ │ │ │ strb r0, [r3, #2058]! @ 0x80a │ │ │ │ movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ @ instruction: 0xf8d49308 │ │ │ │ rsclt r3, sp, #140 @ 0x8c │ │ │ │ - andls r2, r4, #268435456 @ 0x10000000 │ │ │ │ + andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - andls r0, r6, #173 @ 0xad │ │ │ │ + andls r0, r4, #173 @ 0xad │ │ │ │ strls r2, [r9, #-512] @ 0xfffffe00 │ │ │ │ andcs r9, pc, #1342177280 @ 0x50000000 │ │ │ │ - blcs 0x6192a8 │ │ │ │ - rschi pc, pc, #0, 4 │ │ │ │ + blcs 0x6191a8 │ │ │ │ + rscshi pc, r5, #0, 4 │ │ │ │ andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f34620 │ │ │ │ - @ instruction: 0xf7ffff69 │ │ │ │ + @ instruction: 0xf7ffff6d │ │ │ │ @ instruction: 0xf002ba35 │ │ │ │ tstls r7, pc, lsl r2 │ │ │ │ strbmi r9, [r1], -r8, lsl #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ - @ instruction: 0xcc05e9cd │ │ │ │ - strls r9, [r9, #-772] @ 0xfffffcfc │ │ │ │ - stc2 7, cr15, [r0, #968]! @ 0x3c8 │ │ │ │ - blt 0x8f2ac4 │ │ │ │ + @ instruction: 0x3c04e9cd │ │ │ │ + andsgt pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf7f29509 │ │ │ │ + @ instruction: 0xf7fffda3 │ │ │ │ + ldmdbcs r5, {r0, r1, r2, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ + sbcshi pc, r5, #0, 4 │ │ │ │ + ldrb r4, [sp, fp, lsl #12] │ │ │ │ vmul.i8 d2, d0, d5 │ │ │ │ @ instruction: 0x460b82d0 │ │ │ │ - ldmdbcs r5, {r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - sbchi pc, fp, #0, 4 │ │ │ │ - strtmi r4, [r0], -fp, lsl #12 │ │ │ │ - @ instruction: 0xf7f34641 │ │ │ │ - @ instruction: 0xf7ffff45 │ │ │ │ - @ instruction: 0x4620ba11 │ │ │ │ - strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ - @ instruction: 0xf9eaf7f3 │ │ │ │ - blt 0x372af0 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - ... │ │ │ │ - andeq r0, r0, sp │ │ │ │ - ... │ │ │ │ - vcgt.s8 d25, d5, d4 │ │ │ │ + strbmi r4, [r1], -r0, lsr #12 │ │ │ │ + @ instruction: 0xff48f7f3 │ │ │ │ + blt 0x4f29e4 │ │ │ │ + rsclt r4, sp, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xf7f39504 │ │ │ │ + @ instruction: 0xf7fff9ed │ │ │ │ + movwcs fp, #2569 @ 0xa09 │ │ │ │ + vhsub.s8 d25, d5, d7 │ │ │ │ vshl.s64 , , #0 │ │ │ │ - movwcs r0, #1285 @ 0x505 │ │ │ │ - @ instruction: 0xf6439207 │ │ │ │ + @ instruction: 0xf6430505 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ - stmib sp, {r1, r3, r9}^ │ │ │ │ - addsmi r1, r8, #1280 @ 0x500 │ │ │ │ + addsmi r0, r8, #-1610612736 @ 0xa0000000 │ │ │ │ qadd16mi fp, sl, r8 │ │ │ │ - andcs r4, r1, r1, asr #12 │ │ │ │ + @ instruction: 0x1c05e9cd │ │ │ │ + strbmi r2, [r1], -r1 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf7f29308 │ │ │ │ - @ instruction: 0xf7fffe97 │ │ │ │ - strtmi fp, [r0], -r5, ror #19 │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - blx 0x1872b26 │ │ │ │ - ldmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x1c05e9cd │ │ │ │ - strbmi r4, [r1], -r0, lsr #12 │ │ │ │ - andls r9, r7, #4, 6 @ 0x10000000 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - blx 0x2f2b3e │ │ │ │ - ldmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fffea7 │ │ │ │ + svclt 0x0000b9f1 │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ + ... │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + ... │ │ │ │ + andeq r0, r0, sp │ │ │ │ + ... │ │ │ │ + andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7f62308 │ │ │ │ + @ instruction: 0xf7fffb5b │ │ │ │ + stmib sp, {r0, r2, r4, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + strtmi r1, [r0], -r5, lsl #24 │ │ │ │ + movwcs r4, #1601 @ 0x641 │ │ │ │ + movwls r9, #33287 @ 0x8207 │ │ │ │ + blx 0x272a4a │ │ │ │ + stmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ adchi pc, r4, r0, asr #32 │ │ │ │ stmiaeq r2, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ andeq pc, r7, #5 │ │ │ │ andls r0, r2, #110100480 @ 0x6900000 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ mrshi pc, (UNDEF: 93) @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf79ba9b6 │ │ │ │ - @ instruction: 0xf649fbbd │ │ │ │ + @ instruction: 0xf79ba9b0 │ │ │ │ + @ instruction: 0xf649fc37 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xff872a26 │ │ │ │ + mrrc2 7, 10, pc, r8, cr0 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8acf7a3 │ │ │ │ + @ instruction: 0xf926f7a3 │ │ │ │ strtmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - @ instruction: 0xf7fffc7b │ │ │ │ - strbteq fp, [sl], -r7, lsr #19 │ │ │ │ + @ instruction: 0xf7fffc79 │ │ │ │ + strbteq fp, [sl], -r1, lsr #19 │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf647bf55 │ │ │ │ @ instruction: 0xf64722a1 │ │ │ │ vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ vsubl.s8 q8, d0, d5 │ │ │ │ andls r0, r7, r5, lsl #4 │ │ │ │ movwls r4, #26177 @ 0x6641 │ │ │ │ - movwcs r4, #63008 @ 0xf620 │ │ │ │ - @ instruction: 0xf0059305 │ │ │ │ + @ instruction: 0xf0054620 │ │ │ │ movwls r0, #17159 @ 0x4307 │ │ │ │ + movwls r2, #21263 @ 0x530f │ │ │ │ bicscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - ldc2 7, cr15, [lr, #-960] @ 0xfffffc40 │ │ │ │ + ldc2 7, cr15, [ip, #-960] @ 0xfffffc40 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa982 │ │ │ │ - @ instruction: 0xf005b987 │ │ │ │ + @ instruction: 0xf7ffa97c │ │ │ │ + @ instruction: 0xf005b981 │ │ │ │ andcs r0, r2, #532676608 @ 0x1fc00000 │ │ │ │ andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ vhadd.s8 d16, d21, d29 │ │ │ │ vsubl.s8 q10, d16, d21 │ │ │ │ strmi r0, [r3], -r5, lsl #4 │ │ │ │ strls r9, [r7, #-8] │ │ │ │ - blt 0xff772c14 │ │ │ │ + blt 0xff5f2b20 │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - movwcs r9, #62214 @ 0xf306 │ │ │ │ - @ instruction: 0xf0059305 │ │ │ │ + @ instruction: 0xf0059306 │ │ │ │ strbteq r0, [sp], -r7, lsl #6 │ │ │ │ @ instruction: 0xf647bf55 │ │ │ │ @ instruction: 0xf6473231 │ │ │ │ vmlal.s q9, d16, d1[6] │ │ │ │ vsubl.s8 q8, d0, d5 │ │ │ │ andls r0, r7, r5, lsl #4 │ │ │ │ movwls r4, #17985 @ 0x4641 │ │ │ │ - vmax.s8 d20, d5, d16 │ │ │ │ + movwcs r4, #63008 @ 0xf620 │ │ │ │ + vcgt.s8 d25, d5, d5 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf7f00305 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge r3, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vrshr.u64 d27, d10, #61 │ │ │ │ @ instruction: 0xf0052ac0 │ │ │ │ ldmdbeq r3, {r0, r1, r2, r8, sl} │ │ │ │ sbceq pc, r4, #134217731 @ 0x8000003 │ │ │ │ wfieq │ │ │ │ - b 0x14858bc │ │ │ │ + b 0x14857c8 │ │ │ │ @ instruction: 0xf79b0843 │ │ │ │ - @ instruction: 0xf649fb4b │ │ │ │ + @ instruction: 0xf649fbc5 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ pkhbtmi r2, r3, r7, lsl #7 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - blx 0x1bf2b0a │ │ │ │ - blcs 0xd0718 │ │ │ │ + blx 0xffa72a16 │ │ │ │ + blcs 0xd0624 │ │ │ │ sbcshi pc, pc, r0 │ │ │ │ mcrvs 6, 7, r4, cr3, cr9, {2} │ │ │ │ andeq pc, r9, sl, asr #3 │ │ │ │ @ instruction: 0xf7a12200 │ │ │ │ - @ instruction: 0xf894f93d │ │ │ │ + @ instruction: 0xf894f9b7 │ │ │ │ andcs r3, r0, #217 @ 0xd9 │ │ │ │ - blcs 0xc6528 │ │ │ │ + blcs 0xc6434 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strbmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - ldc2 7, cr15, [r2, #956]! @ 0x3bc │ │ │ │ - stmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r0, #956]! @ 0x3bc │ │ │ │ + stmdblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x0028f5b2 │ │ │ │ - ldmdbge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf57f066a │ │ │ │ - strbmi sl, [r1], -r7, lsl #25 │ │ │ │ + strbmi sl, [r1], -r1, lsl #25 │ │ │ │ @ instruction: 0xf0054620 │ │ │ │ vabal.u8 q8, d3, d7 │ │ │ │ strls r0, [r4, #-962] @ 0xfffffc3e │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r7, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 1, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf6439200 │ │ │ │ vsubl.s8 q8, d0, d9 │ │ │ │ movwls r0, #16906 @ 0x420a │ │ │ │ orrseq pc, r5, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ stmdacs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ stmib sp, {r0, r6, r9, sl, lr}^ │ │ │ │ - ldrb r5, [r6], #-1285 @ 0xfffffafb │ │ │ │ + ldrb r5, [r0], #-1285 @ 0xfffffafb │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ andls r5, r0, #25165824 @ 0x1800000 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ @ instruction: 0xf7f29505 │ │ │ │ - @ instruction: 0xf7fffd3b │ │ │ │ - movwls fp, #18667 @ 0x48eb │ │ │ │ + @ instruction: 0xf7fffd39 │ │ │ │ + movwls fp, #18661 @ 0x48e5 │ │ │ │ rscseq pc, sp, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ teqpne r1, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ stmdacs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ movwcs r4, #5697 @ 0x1641 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - ldrt r9, [r0], #-768 @ 0xfffffd00 │ │ │ │ + strt r9, [sl], #-768 @ 0xfffffd00 │ │ │ │ strbmi r9, [r1], -r6, lsl #4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ strls r9, [r5, #-772] @ 0xfffffcfc │ │ │ │ andls r9, r8, #29360128 @ 0x1c00000 │ │ │ │ - blx 0xffdf2d34 │ │ │ │ - stmialt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xffd72c40 │ │ │ │ + stmialt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vhsub.s8 d25, d3, d0 │ │ │ │ vaddl.s8 , d16, d13 │ │ │ │ stmib sp, {r1, r3}^ │ │ │ │ svcvs 0x00633505 │ │ │ │ @ instruction: 0xf6434641 │ │ │ │ vsubl.s8 q8, d0, d1 │ │ │ │ - blcs 0xb55b4 │ │ │ │ + blcs 0xb54c0 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4602bf18 │ │ │ │ svclt 0x000c4620 │ │ │ │ ldrmi r2, [sp], -r1, lsl #10 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ @ instruction: 0xf7f29504 │ │ │ │ - @ instruction: 0xf7fffd61 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r5, r7, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fffd5f │ │ │ │ + stmib sp, {r0, r3, r5, r7, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6435306 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ movwcs r0, #522 @ 0x20a │ │ │ │ movwls r4, #1601 @ 0x641 │ │ │ │ - stmib sp, {r0, r4, r5, r6, r8, sl, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r3, r5, r6, r8, sl, sp, lr, pc}^ │ │ │ │ vcgt.s8 d21, d3, d6 │ │ │ │ vrshr.s64 d23, d9, #64 │ │ │ │ movwcs r0, #522 @ 0x20a │ │ │ │ movwls r4, #1601 @ 0x641 │ │ │ │ - ldc 5, cr14, [pc, #-412] @ 0xb4c38 │ │ │ │ - @ instruction: 0x46417bb4 │ │ │ │ + ldc 5, cr14, [pc, #-388] @ 0xb4b5c │ │ │ │ + strbmi r7, [r1], -r7, lsr #23 │ │ │ │ strtmi r9, [r0], -r7, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - stc 3, cr9, [sp, #16] │ │ │ │ + strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + stc 5, cr9, [sp, #24] │ │ │ │ @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7fffc07 │ │ │ │ - ldc 8, cr11, [pc, #-540] @ 0xb4be0 │ │ │ │ - @ instruction: 0x46417bbe │ │ │ │ + @ instruction: 0xf7fffc05 │ │ │ │ + ldc 8, cr11, [pc, #-516] @ 0xb4b04 │ │ │ │ + @ instruction: 0x46417bb1 │ │ │ │ strtmi r9, [r0], -r7, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ subseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - stc 3, cr9, [sp, #16] │ │ │ │ + strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + stc 5, cr9, [sp, #24] │ │ │ │ @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7fffb87 │ │ │ │ - blcs 0xe2ff0 │ │ │ │ - stmdage r9!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1cf2c98 │ │ │ │ + @ instruction: 0xf7fffb85 │ │ │ │ + blcs 0xe2ee4 │ │ │ │ + stmdage r3!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xffb72ba4 │ │ │ │ strmi r4, [r5], -r2, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1ff2df8 │ │ │ │ + blx 0x1f72d04 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9b4f7f3 │ │ │ │ + @ instruction: 0xf9b2f7f3 │ │ │ │ strtmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - @ instruction: 0xf7fffb31 │ │ │ │ - @ instruction: 0xf798b85d │ │ │ │ - stclvs 15, cr15, [r3, #316]! @ 0x13c │ │ │ │ + @ instruction: 0xf7fffb2f │ │ │ │ + @ instruction: 0xf798b857 │ │ │ │ + stclvs 15, cr15, [r3, #804]! @ 0x324 │ │ │ │ movwcs r6, #5923 @ 0x1723 │ │ │ │ strtvs r6, [r3], r0, ror #13 │ │ │ │ @ instruction: 0x4641e718 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r7, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r1, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subsne r6, fp, r0, lsr #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xff04f79b │ │ │ │ + @ instruction: 0xff7ef79b │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a36819 │ │ │ │ - @ instruction: 0xf7fff9ed │ │ │ │ - @ instruction: 0xf405bbb9 │ │ │ │ + @ instruction: 0xf7fffa67 │ │ │ │ + @ instruction: 0xf405bbb3 │ │ │ │ @ instruction: 0xf5b26220 │ │ │ │ andsle r7, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf5b2d931 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ strbmi r0, [r1], -fp, ror #3 │ │ │ │ vst1.64 {d11-d14}, [r3 :128]! │ │ │ │ strtmi r4, [r0], -r0, lsl #6 │ │ │ │ movwls r4, #37675 @ 0x932b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwcs r3, #4870 @ 0x1306 │ │ │ │ movwls r9, #33541 @ 0x8305 │ │ │ │ movwls r2, #17165 @ 0x430d │ │ │ │ - blx 0xff772e9c │ │ │ │ - ldmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff6f2da8 │ │ │ │ + ldmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subne pc, r3, #335544323 @ 0x14000003 │ │ │ │ eorle r2, sl, r2, lsl #20 │ │ │ │ @ instruction: 0xf47f2a03 │ │ │ │ - @ instruction: 0x0729a810 │ │ │ │ - stmdage sp, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + streq sl, [r9, -sl, lsl #16]! │ │ │ │ + stmdage r7, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrsbeq pc, [r0], #132 @ 0x84 @ │ │ │ │ orreq pc, r2, #0 │ │ │ │ @ instruction: 0xf43f2b02 │ │ │ │ - strbeq sl, [sl, -sp, lsl #16]! │ │ │ │ - stmdage r3, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + strbeq sl, [sl, -r7, lsl #16]! │ │ │ │ + svcge 0x00fdf53e │ │ │ │ sbcne pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7ffaffe │ │ │ │ - @ instruction: 0x01abb803 │ │ │ │ + @ instruction: 0xf7feaff8 │ │ │ │ + strdeq fp, [fp, sp]! │ │ │ │ rsclt r4, sp, #68157440 @ 0x4100000 │ │ │ │ orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x432b4620 │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ movwls r9, #25352 @ 0x6308 │ │ │ │ movwls r2, #29440 @ 0x7300 │ │ │ │ movwcs r9, #54021 @ 0xd305 │ │ │ │ @ instruction: 0xf7f59304 │ │ │ │ - @ instruction: 0xf7fefba3 │ │ │ │ - @ instruction: 0xf005bfef │ │ │ │ + @ instruction: 0xf7fefba1 │ │ │ │ + @ instruction: 0xf005bfe9 │ │ │ │ ldccs 5, cr0, [r0, #-92] @ 0xffffffa4 │ │ │ │ - svcge 0x00e3f47e │ │ │ │ + svcge 0x00ddf47e │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57e0795 │ │ │ │ - @ instruction: 0xf8d4afde │ │ │ │ + @ instruction: 0xf8d4afd8 │ │ │ │ vaddl.u8 q9, d19, d8 │ │ │ │ @ instruction: 0xf1a203c0 │ │ │ │ submi r0, r2, #16 │ │ │ │ addsmi r4, r3, #-2147483632 @ 0x80000010 │ │ │ │ - svcge 0x00daf43e │ │ │ │ - vnmls.f64 d4, d29, d9 │ │ │ │ + svcge 0x00d4f43e │ │ │ │ + vnmls.f64 d4, d29, d10 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ andcs r6, r0, #1245184 @ 0x130000 │ │ │ │ @ instruction: 0xf600440b │ │ │ │ @ instruction: 0xf8d06104 │ │ │ │ @ instruction: 0xf79c0e04 │ │ │ │ - movwcs pc, #18839 @ 0x4997 @ │ │ │ │ + movwcs pc, #18961 @ 0x4a11 @ │ │ │ │ @ instruction: 0xf7fe60e3 │ │ │ │ - @ instruction: 0xf5b2bfbf │ │ │ │ + @ instruction: 0xf5b2bfb9 │ │ │ │ @ instruction: 0xf47e6f20 │ │ │ │ - strbeq sl, [fp, #4020]! @ 0xfb4 │ │ │ │ - stmdbge ip!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + strbeq sl, [fp, #4014]! @ 0xfae │ │ │ │ + stmdbge r6!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ tstle r2, r8, lsr #14 │ │ │ │ ldrbeq pc, [r0, #5]! @ │ │ │ │ andsle r2, sp, r0, lsl sp │ │ │ │ andsle r2, r6, r0, lsr #26 │ │ │ │ @ instruction: 0xf47e2d30 │ │ │ │ - stcvs 15, cr10, [r3, #692]! @ 0x2b4 │ │ │ │ + stcvs 15, cr10, [r3, #668]! @ 0x29c │ │ │ │ stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f31ac9 │ │ │ │ - movwcs pc, #23333 @ 0x5b25 @ │ │ │ │ + movwcs pc, #23331 @ 0x5b23 @ │ │ │ │ @ instruction: 0xf7fe60e3 │ │ │ │ - @ instruction: 0xf3c5bfa3 │ │ │ │ + @ instruction: 0xf3c5bf9d │ │ │ │ @ instruction: 0xf0051303 │ │ │ │ @ instruction: 0xf003051f │ │ │ │ strbvs r0, [r5, -lr, lsl #6]! │ │ │ │ @ instruction: 0xf7fe67a3 │ │ │ │ - qadd8mi fp, r0, r9 │ │ │ │ - blx 0xfe5f2f9a │ │ │ │ - svclt 0x0094f7fe │ │ │ │ + qadd8mi fp, r0, r3 │ │ │ │ + blx 0xfe572ea6 │ │ │ │ + svclt 0x008ef7fe │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - @ instruction: 0xf7fefb5f │ │ │ │ - @ instruction: 0xf64cbf8f │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + @ instruction: 0xf7fefb5d │ │ │ │ + @ instruction: 0xf64cbf89 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ - blmi 0x18f50b0 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ + blmi 0x1934fbc │ │ │ │ andspl pc, r4, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf834f1c9 │ │ │ │ - msrpl (UNDEF: 96), ip │ │ │ │ + @ instruction: 0xf806f1c9 │ │ │ │ + msrmi R8_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorvc pc, r0, ip, asr #12 │ │ │ │ + rscpl pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf44f4b5b │ │ │ │ - @ instruction: 0xf1c952a8 │ │ │ │ - vmlal.u8 , d3, d23 │ │ │ │ + @ instruction: 0xf44f4b5c │ │ │ │ + @ instruction: 0xf1c852a8 │ │ │ │ + @ instruction: 0xf3c3fff9 │ │ │ │ svcvs 0x006302c2 │ │ │ │ orrne pc, r1, r5, asr #7 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x147f43c │ │ │ │ + b 0x147f348 │ │ │ │ andsle r1, ip, r3, asr r3 │ │ │ │ rsble r2, r9, r3, lsl #18 │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ - ldc 0, cr8, [pc, #536] @ 0xb525c │ │ │ │ - strbmi r7, [r1], -ip, asr #22 │ │ │ │ + ldc 0, cr8, [pc, #536] @ 0xb5168 │ │ │ │ + strbmi r7, [r1], -sp, asr #22 │ │ │ │ strtmi r9, [r0], -r7, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ andsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - stc 3, cr9, [sp, #16] │ │ │ │ + strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + stc 5, cr9, [sp, #24] │ │ │ │ @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7fefa63 │ │ │ │ - ldmdacs r5, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefa61 │ │ │ │ + ldmdacs r5, {r0, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf75bd964 │ │ │ │ - andls pc, r8, #1163264 @ 0x11c000 │ │ │ │ + andls pc, r8, #3162112 @ 0x304000 │ │ │ │ andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ subscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strcs r9, [r0, #-772] @ 0xfffffcfc │ │ │ │ strls r9, [r9, #-1285] @ 0xfffffafb │ │ │ │ - blx 0xfe2f305e │ │ │ │ - svclt 0x0038f7fe │ │ │ │ - msrpl (UNDEF: 96), ip │ │ │ │ + blx 0xfe272f6a │ │ │ │ + svclt 0x0032f7fe │ │ │ │ + msrmi R8_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvc pc, r4, ip, asr #12 │ │ │ │ + sbcpl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b37 │ │ │ │ + @ instruction: 0xf6414b38 │ │ │ │ @ instruction: 0xf1c812ca │ │ │ │ - svcvs 0x0062ffdd │ │ │ │ + svcvs 0x0062ffaf │ │ │ │ vmull.u q8, d19, d0[6] │ │ │ │ - @ instruction: 0xf00501c2 │ │ │ │ - blx 0xfed364dc │ │ │ │ + @ instruction: 0xf0051184 │ │ │ │ + blx 0xfed363e8 │ │ │ │ vsubl.u8 , d19, d2 │ │ │ │ - smlabbls r7, r4, r3, r1 │ │ │ │ - b 0x147f0d0 │ │ │ │ - movwls r1, #33362 @ 0x8252 │ │ │ │ + smlabtls r8, r2, r3, r0 │ │ │ │ + b 0x147efdc │ │ │ │ + movwls r1, #29266 @ 0x7252 │ │ │ │ ldrmi r4, [r3], -r1, asr #12 │ │ │ │ stmib sp, {r2, r9, ip, pc}^ │ │ │ │ eorle r5, r2, r5, lsl #10 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ @ instruction: 0xf7f29509 │ │ │ │ - @ instruction: 0xf7fefa89 │ │ │ │ - @ instruction: 0xf64cbf09 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + @ instruction: 0xf7fefa87 │ │ │ │ + @ instruction: 0xf64cbf03 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ - blmi 0x8f51bc │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ + blmi 0x9350c8 │ │ │ │ andpl pc, r9, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xffaef1c8 │ │ │ │ + @ instruction: 0xff80f1c8 │ │ │ │ strbmi r9, [r1], -r8, lsl #4 │ │ │ │ movwls r2, #16897 @ 0x4201 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ andls r9, r9, #0, 4 │ │ │ │ strdls lr, [r0], -ip │ │ │ │ subscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi r9, [r0], -r9 │ │ │ │ - blx 0x1af30fc │ │ │ │ - mcrlt 7, 7, pc, cr8, cr14, {7} @ │ │ │ │ + blx 0x1a73008 │ │ │ │ + mcrlt 7, 7, pc, cr2, cr14, {7} @ │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - mrc2 7, 4, pc, cr12, cr3, {7} │ │ │ │ + mrc2 7, 4, pc, cr10, cr3, {7} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7feaed8 │ │ │ │ - ldc 14, cr11, [pc, #884] @ 0xb54c4 │ │ │ │ - strtmi r7, [r0], -r9, lsl #22 │ │ │ │ + @ instruction: 0xf7feaed2 │ │ │ │ + ldc 14, cr11, [pc, #860] @ 0xb53b8 │ │ │ │ + strtmi r7, [r0], -sl, lsl #22 │ │ │ │ strbmi r9, [r1], -r0, lsl #2 │ │ │ │ vhsub.s8 d25, d5, d7 │ │ │ │ vmov.i32 , #1280 @ 0x00000500 │ │ │ │ stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17669 @ 0x4505 │ │ │ │ - blvc 0x2f07a0 │ │ │ │ - @ instruction: 0xf9def7f2 │ │ │ │ - mcrlt 7, 6, pc, cr10, cr14, {7} @ │ │ │ │ + strls r3, [r6, #-1284] @ 0xfffffafc │ │ │ │ + blvc 0x2f06ac │ │ │ │ + @ instruction: 0xf9dcf7f2 │ │ │ │ + mcrlt 7, 6, pc, cr4, cr14, {7} @ │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - addeq fp, r5, r2 │ │ │ │ - ldrhteq r9, [r3], -r4 │ │ │ │ - eorseq r9, r3, r8, asr #5 │ │ │ │ - mlaseq r3, ip, r2, r9 │ │ │ │ - ldrsbteq r9, [r3], -ip │ │ │ │ + strdeq fp, [r5], r6 │ │ │ │ + eorseq r9, r3, r4, ror r1 │ │ │ │ + eorseq r9, r3, r8, lsl #3 │ │ │ │ + eorseq r9, r3, ip, asr r1 │ │ │ │ + mlaseq r3, ip, r1, r9 │ │ │ │ @ instruction: 0xf7f62300 │ │ │ │ - svclt 0x0000b881 │ │ │ │ + svclt 0x0000b87d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stccs 13, cr6, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0xf649d032 │ │ │ │ vorr.i16 , #4 @ 0x0004 │ │ │ │ @ instruction: 0x46052997 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79be00e │ │ │ │ - @ instruction: 0xf895fd61 │ │ │ │ + @ instruction: 0xf895fdd9 │ │ │ │ pkhtbmi r3, r2, r8, asr #1 │ │ │ │ ldrbmi fp, [r2], -r3, ror #6 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf91ef7ee │ │ │ │ + @ instruction: 0xf996f7ee │ │ │ │ andhi pc, ip, r5, asr #17 │ │ │ │ bicslt r6, ip, r4, lsr #16 │ │ │ │ @ instruction: 0xf7a06860 │ │ │ │ - stmiavs r3!, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r3, r5, r7, r8, sl, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r3, r5, r6, r7, r8, sl, sp, lr}^ │ │ │ │ stmdbvs r3!, {r1, r3, r5, r7, r8, r9, sl, sp, lr} │ │ │ │ - bvs 0x8cefa0 │ │ │ │ + bvs 0x8ceeb0 │ │ │ │ @ instruction: 0x6706e9d4 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ smullsne pc, r8, r5, r8 @ │ │ │ │ @ instruction: 0x4639b1d9 │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf8c5ff87 │ │ │ │ + @ instruction: 0xf8c5ffff │ │ │ │ stmdavs r4!, {r2, r3, pc} │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmiblt r0, {r3, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ ldrsbtne pc, [ip], -r9 @ │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - @ instruction: 0xff3ef7ec │ │ │ │ + @ instruction: 0xffb6f7ec │ │ │ │ strbvs r6, [fp, #3499]! @ 0xdab │ │ │ │ stmiblt r3, {r0, r1, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldrsbtne pc, [ip], -r9 @ │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - @ instruction: 0xff34f7ec │ │ │ │ + @ instruction: 0xffacf7ec │ │ │ │ strbvs r6, [fp, #3499]! @ 0xdab │ │ │ │ svcvs 0x00abe7d9 │ │ │ │ - b 0x10b9354 │ │ │ │ + b 0x10b9264 │ │ │ │ @ instruction: 0xf79b1003 │ │ │ │ - @ instruction: 0xf642fd15 │ │ │ │ + @ instruction: 0xf642fd8d │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xfffef7a2 │ │ │ │ + @ instruction: 0xf876f7a3 │ │ │ │ ldrsbne lr, [fp], #-124 @ 0xffffff84 │ │ │ │ andne lr, r2, r3, asr #20 │ │ │ │ - stc2 7, cr15, [r6, #-620] @ 0xfffffd94 │ │ │ │ + ldc2l 7, cr15, [lr, #-620]! @ 0xfffffd94 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf7a26819 │ │ │ │ - ldrb pc, [r7, pc, ror #31] @ │ │ │ │ + @ instruction: 0xf7a36819 │ │ │ │ + ldrb pc, [r7, r7, ror #16] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c494 │ │ │ │ + bl 0xfec0c3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00430fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle ip, r0, lsl #22 │ │ │ │ - blcs 0x38f634 │ │ │ │ + blcs 0x38f544 │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - bcs 0xbd624 │ │ │ │ + bcs 0xbd534 │ │ │ │ orrhi pc, r1, r0, asr #32 │ │ │ │ vqdmulh.s d2, d0, d13 │ │ │ │ ldm pc, {r2, r3, r4, r7, pc}^ @ │ │ │ │ rsbseq pc, r0, r3, lsl r0 @ │ │ │ │ eorseq r0, fp, r0, ror r0 │ │ │ │ smlaltbeq r0, r5, pc, r0 @ │ │ │ │ rscseq r0, r6, ip, ror r0 │ │ │ │ @ instruction: 0x0121012f │ │ │ │ cmpeq r6, pc, asr #1 │ │ │ │ umullseq r0, sl, sl, r0 │ │ │ │ movwls r0, #12447 @ 0x309f │ │ │ │ - stc2 7, cr15, [r8, #-608] @ 0xfffffda0 │ │ │ │ + stc2 7, cr15, [r0, #608] @ 0x260 │ │ │ │ ldrsbne pc, [r4], #132 @ 0x84 @ │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf0114605 │ │ │ │ stclvs 15, cr0, [r1, #8]! │ │ │ │ @ instruction: 0xf64f9803 │ │ │ │ @ instruction: 0xf6cf72fe │ │ │ │ @ instruction: 0x460e62ff │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ - blvs 0xff705d04 │ │ │ │ + blvs 0xff705c14 │ │ │ │ @ instruction: 0xf7a0462b │ │ │ │ - @ instruction: 0xf894fe05 │ │ │ │ + @ instruction: 0xf894fe7d │ │ │ │ stmdbcs r0, {r0, r2, r3, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -fp, asr #2 │ │ │ │ - mcrr2 7, 10, pc, ip, cr7 @ │ │ │ │ - @ instruction: 0xf79f4628 │ │ │ │ - @ instruction: 0xf894ffa9 │ │ │ │ + stc2l 7, cr15, [r4], {167} @ 0xa7 │ │ │ │ + @ instruction: 0xf7a04628 │ │ │ │ + @ instruction: 0xf894f821 │ │ │ │ strbvs r3, [r6, #221]! @ 0xdd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, r5, ror #2 │ │ │ │ - stc2 7, cr15, [r0, #968] @ 0x3c8 │ │ │ │ + ldc2l 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ stmdblt fp!, {r0, r1, r5, r7, r9, sl, fp, sp, lr} │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x002af7ff │ │ │ │ andseq lr, fp, #212, 18 @ 0x350000 │ │ │ │ - @ instruction: 0xf79f9203 │ │ │ │ - svcvs 0x0063ff93 │ │ │ │ + @ instruction: 0xf7a09203 │ │ │ │ + svcvs 0x0063f80b │ │ │ │ strbvs r9, [r2, #2563]! @ 0xa03 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf894811e │ │ │ │ stmiavs r2!, {r0, r2, r3, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x15509e8 │ │ │ │ + bne 0x15508f8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46208179 │ │ │ │ @ instruction: 0xf7ef2101 │ │ │ │ - @ instruction: 0x4620f9f9 │ │ │ │ + @ instruction: 0x4620f9f5 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ svcvs 0x0080bf0d │ │ │ │ - b 0x11794f0 │ │ │ │ + b 0x1179400 │ │ │ │ @ instruction: 0xf79b1000 │ │ │ │ - @ instruction: 0xf642fc7d │ │ │ │ + @ instruction: 0xf642fcf5 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xff66f7a2 │ │ │ │ + @ instruction: 0xffdef7a2 │ │ │ │ stmiavs r2!, {r1, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stcvs 1, cr2, [r3, #4]! │ │ │ │ - bne 0xff546c28 │ │ │ │ - @ instruction: 0xf9dcf7ef │ │ │ │ + bne 0xff546b38 │ │ │ │ + @ instruction: 0xf9d8f7ef │ │ │ │ strtmi lr, [r0], -r2, asr #15 │ │ │ │ - @ instruction: 0xf840f7ef │ │ │ │ + @ instruction: 0xf886f7ef │ │ │ │ stcvs 7, cr14, [r2, #712]! @ 0x2c8 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bne 0xfe0cf644 │ │ │ │ + bne 0xfe0cf554 │ │ │ │ @ instruction: 0xf79b681d │ │ │ │ - bmi 0xfec34540 │ │ │ │ + bmi 0xfec34630 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64d588b │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ @ instruction: 0xf851442b │ │ │ │ @ instruction: 0xf8cd0d60 │ │ │ │ @ instruction: 0xf79bc000 │ │ │ │ - tstpcs r0, r5, ror pc @ p-variant is OBSOLETE │ │ │ │ + smlattcs r0, sp, pc, pc @ │ │ │ │ @ instruction: 0xf7a74608 │ │ │ │ - @ instruction: 0xe79bfbdd │ │ │ │ + @ instruction: 0xe79bfc55 │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, lsr #27 │ │ │ │ - bne 0x154f694 │ │ │ │ + bne 0x154f5a4 │ │ │ │ andls r6, r3, #222208 @ 0x36400 │ │ │ │ - cdp2 7, 4, cr15, cr14, cr12, {7} │ │ │ │ - bls 0x190aa4 │ │ │ │ + cdp2 7, 12, cr15, cr6, cr12, {7} │ │ │ │ + bls 0x1909b4 │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - blx 0xff8732be │ │ │ │ + mrrc2 7, 10, pc, r6, cr7 @ │ │ │ │ @ instruction: 0xf642e788 │ │ │ │ vabal.s8 , d0, d4 │ │ │ │ movwcs r2, #1431 @ 0x597 │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xffa0f79a │ │ │ │ + @ instruction: 0xf818f79b │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ - @ instruction: 0xf94af7a3 │ │ │ │ + @ instruction: 0xf9c2f7a3 │ │ │ │ vld2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf04f1200 │ │ │ │ @ instruction: 0x460133ff │ │ │ │ - ldc2 7, cr15, [lr], {163} @ 0xa3 │ │ │ │ + ldc2 7, cr15, [r6, #-652] @ 0xfffffd74 │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9dcf7a3 │ │ │ │ + blx 0x15f31f8 │ │ │ │ @ instruction: 0xf79b2003 │ │ │ │ - @ instruction: 0xf04ffc11 │ │ │ │ + @ instruction: 0xf04ffc89 │ │ │ │ @ instruction: 0x4602419c │ │ │ │ - @ instruction: 0xf7ed200d │ │ │ │ - @ instruction: 0xe761ffd1 │ │ │ │ + @ instruction: 0xf7ee200d │ │ │ │ + strb pc, [r1, -r9, asr #16]! @ │ │ │ │ strne pc, [r4, #-1602] @ 0xfffff9be │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf79a30de │ │ │ │ - @ instruction: 0xf44fff79 │ │ │ │ + @ instruction: 0xf44ffff1 │ │ │ │ stmdavs r9!, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7a39003 │ │ │ │ - stmdals r3, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7a34601 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7a372a4 │ │ │ │ - @ instruction: 0xf894f9b5 │ │ │ │ + @ instruction: 0xf894fa2d │ │ │ │ ldrdcs r3, [r2], -r9 │ │ │ │ strhne pc, [r4], #132 @ 0x84 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ cmpvs r3, r1, asr #20 │ │ │ │ orrmi pc, r8, r1, asr #32 │ │ │ │ - cdp2 7, 2, cr15, cr10, cr12, {7} │ │ │ │ + cdp2 7, 10, cr15, cr2, cr12, {7} │ │ │ │ @ instruction: 0xf642e736 │ │ │ │ vabal.s8 , d0, d4 │ │ │ │ movwcs r2, #1431 @ 0x597 │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xff4ef79a │ │ │ │ + @ instruction: 0xffc6f79a │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ - @ instruction: 0xf8f8f7a3 │ │ │ │ + @ instruction: 0xf970f7a3 │ │ │ │ vld2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf04f1200 │ │ │ │ @ instruction: 0x460133ff │ │ │ │ - mcrr2 7, 10, pc, ip, cr3 @ │ │ │ │ + stc2l 7, cr15, [r4], {163} @ 0xa3 │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf98af7a3 │ │ │ │ + blx 0x17329c │ │ │ │ strhne pc, [r4], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf0412002 │ │ │ │ @ instruction: 0x91034194 │ │ │ │ - blx 0xfef7337e │ │ │ │ + ldc2 7, cr15, [r2], #-620 @ 0xfffffd94 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7ed200b │ │ │ │ - smusdx fp, fp, pc @ │ │ │ │ + @ instruction: 0xe70bfff3 │ │ │ │ @ instruction: 0xee1d4a59 │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf64d6812 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8} │ │ │ │ @ instruction: 0xf8515882 │ │ │ │ ldrmi r0, [r3], #-3876 @ 0xfffff0dc │ │ │ │ @ instruction: 0xf79b2200 │ │ │ │ - @ instruction: 0xe6f5feb5 │ │ │ │ + ldrbt pc, [r5], sp, lsr #30 @ │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, lsr #27 │ │ │ │ - bne 0x154f7e0 │ │ │ │ + bne 0x154f6f0 │ │ │ │ andls r6, r3, #222208 @ 0x36400 │ │ │ │ - stc2 7, cr15, [r8, #944]! @ 0x3b0 │ │ │ │ - bls 0x190bf0 │ │ │ │ + cdp2 7, 2, cr15, cr0, cr12, {7} │ │ │ │ + bls 0x190b00 │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - bmi 0x12af278 │ │ │ │ + bmi 0x12af188 │ │ │ │ svceq 0x0070ee1d │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ stmpl r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svceq 0x00a8f851 │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - mcr2 7, 4, pc, cr14, cr11, {4} @ │ │ │ │ + @ instruction: 0xff06f79b │ │ │ │ svcvs 0x00a0e6ce │ │ │ │ - b 0x1179708 │ │ │ │ + b 0x1179618 │ │ │ │ @ instruction: 0xf79b1000 │ │ │ │ - @ instruction: 0xf642fb71 │ │ │ │ + @ instruction: 0xf642fbe9 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - cdp2 7, 5, cr15, cr10, cr2, {5} │ │ │ │ - blcs 0x42f0fc │ │ │ │ + cdp2 7, 13, cr15, cr2, cr2, {5} │ │ │ │ + blcs 0x42f00c │ │ │ │ andge sp, r1, #76, 16 @ 0x4c0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r5, fp, r1, lsr r6 │ │ │ │ - andeq r5, fp, r1, lsr r6 │ │ │ │ - andeq r5, fp, r1, lsr r3 │ │ │ │ - andeq r5, fp, r1, asr r6 │ │ │ │ - andeq r5, fp, r1, lsr r6 │ │ │ │ - andeq r5, fp, r1, asr r6 │ │ │ │ - andeq r5, fp, sp, ror #8 │ │ │ │ - andeq r5, fp, r1, asr r6 │ │ │ │ - andeq r5, fp, r3, asr #9 │ │ │ │ - andeq r5, fp, pc, lsl r4 │ │ │ │ - andeq r5, fp, r1, asr r6 │ │ │ │ - andeq r5, fp, r1, asr r6 │ │ │ │ - andeq r5, fp, r1, asr r6 │ │ │ │ - andeq r5, fp, r1, lsr r6 │ │ │ │ + andeq r5, fp, r1, asr #10 │ │ │ │ + andeq r5, fp, r1, asr #10 │ │ │ │ + andeq r5, fp, r1, asr #4 │ │ │ │ + andeq r5, fp, r1, ror #10 │ │ │ │ + andeq r5, fp, r1, asr #10 │ │ │ │ + andeq r5, fp, r1, ror #10 │ │ │ │ + andeq r5, fp, sp, ror r3 │ │ │ │ + andeq r5, fp, r1, ror #10 │ │ │ │ + ldrdeq r5, [fp], -r3 │ │ │ │ + andeq r5, fp, pc, lsr #6 │ │ │ │ + andeq r5, fp, r1, ror #10 │ │ │ │ + andeq r5, fp, r1, ror #10 │ │ │ │ + andeq r5, fp, r1, ror #10 │ │ │ │ + andeq r5, fp, r1, asr #10 │ │ │ │ strne pc, [r4, #-1602] @ 0xfffff9be │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf79a30de │ │ │ │ - @ instruction: 0xf44ffeb5 │ │ │ │ + @ instruction: 0xf44fff2d │ │ │ │ stmdavs r9!, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7a39003 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7a34601 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7a372a4 │ │ │ │ - @ instruction: 0xe67cf8f1 │ │ │ │ + ldrbt pc, [ip], -r9, ror #18 @ │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, lsr #27 │ │ │ │ - bne 0x154f8cc │ │ │ │ + bne 0x154f7dc │ │ │ │ andls r6, r3, #222208 @ 0x36400 │ │ │ │ - ldc2 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ - bls 0x190cdc │ │ │ │ + stc2 7, cr15, [sl, #944]! @ 0x3b0 │ │ │ │ + bls 0x190bec │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ - strbt pc, [fp], -sp, ror #29 @ │ │ │ │ + uqasx pc, fp, r3 @ │ │ │ │ cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andls r4, r3, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7ec6bd9 │ │ │ │ - stcvs 13, cr15, [r3, #132]! @ 0x84 │ │ │ │ + stcvs 13, cr15, [r3, #612]! @ 0x264 │ │ │ │ strtmi r9, [r0], -r3, lsl #20 │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - cdp2 7, 13, cr15, cr12, cr14, {7} │ │ │ │ + @ instruction: 0xff22f7ee │ │ │ │ svclt 0x0000e65c │ │ │ │ - umulleq sl, r5, r4, fp │ │ │ │ - addeq sl, r5, sl, lsr sl │ │ │ │ - addeq sl, r5, ip, ror #19 │ │ │ │ + addeq sl, r5, r4, lsl #25 │ │ │ │ + addeq sl, r5, sl, lsr #22 │ │ │ │ + ldrdeq sl, [r5], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0c894 │ │ │ │ + bl 0xfec0c7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d8 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r6, #-944]! @ 0xfffffc50 │ │ │ │ + stc2 7, cr15, [lr, #944]! @ 0x3b0 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0043bd10 │ │ │ │ @ instruction: 0xf649b95b │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff706f54 │ │ │ │ - stc2l 7, cr15, [ip], #944 @ 0x3b0 │ │ │ │ + blvs 0xff706e64 │ │ │ │ + stc2l 7, cr15, [r4, #-944]! @ 0xfffffc50 │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ svcvs 0x0080e7e1 │ │ │ │ - b 0x1179850 │ │ │ │ + b 0x1179760 │ │ │ │ @ instruction: 0xf79b1000 │ │ │ │ - @ instruction: 0xf642facd │ │ │ │ + @ instruction: 0xf642fb45 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - ldc2 7, cr15, [r6, #648]! @ 0x288 │ │ │ │ + cdp2 7, 2, cr15, cr14, cr2, {5} │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0c908 │ │ │ │ + bl 0xfec0c818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ - blvs 0xff710d24 │ │ │ │ + blvs 0xff710c34 │ │ │ │ andls r6, r1, r3, lsl #17 │ │ │ │ @ instruction: 0xf7ec1a9a │ │ │ │ - stmdals r1, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ - bl 0x1926c4 │ │ │ │ + bl 0x1925d4 │ │ │ │ sbceq r1, r0, r0, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ @ instruction: 0xf00273de │ │ │ │ - bl 0x175f80 │ │ │ │ + bl 0x175e90 │ │ │ │ addsmi r1, r1, r0, asr #32 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r0, fp, asr #16 │ │ │ │ andeq pc, r1, r1 │ │ │ │ sbcsvc pc, lr, r0, lsl #10 │ │ │ │ subne lr, r3, r0, lsl #22 │ │ │ │ smlabtcs r0, r0, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmeq sl, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bl 0x1759b8 │ │ │ │ + bl 0x1758c8 │ │ │ │ @ instruction: 0xf0001342 │ │ │ │ @ instruction: 0xf5030004 │ │ │ │ - bl 0xd271c │ │ │ │ + bl 0xd262c │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ cmpne ip, r1, lsl #22 │ │ │ │ @@ -169243,195 +169182,195 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bcd1 │ │ │ │ + @ instruction: 0xf642bd49 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldclt 7, cr15, [sl], #-648 @ 0xfffffd78 │ │ │ │ + ldclt 7, cr15, [r2], #648 @ 0x288 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bc9f │ │ │ │ + @ instruction: 0xf642bd17 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldcllt 7, cr15, [r4], #-648 @ 0xfffffd78 │ │ │ │ + stcllt 7, cr15, [ip], #648 @ 0x288 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - strlt fp, [r0, #-3145] @ 0xfffff3b7 │ │ │ │ + strlt fp, [r0, #-3265] @ 0xfffff33f │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrpl (UNDEF: 96), ip │ │ │ │ + msrmi R8_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, r1, ror #5 │ │ │ │ - blx 0xffff1e90 │ │ │ │ - eorseq r9, r3, r0, lsr #6 │ │ │ │ + blx 0xff3f1da0 │ │ │ │ + eorseq r9, r3, r0, ror #3 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ - bl 0x10046c │ │ │ │ + bl 0x10037c │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x138884 │ │ │ │ - bl 0x17209c │ │ │ │ + blx 0x138794 │ │ │ │ + bl 0x171fac │ │ │ │ andsle r0, r1, r1, asr #5 │ │ │ │ andle r2, r8, sl, lsl #22 │ │ │ │ tstle r4, r2, lsl #22 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642beb9 │ │ │ │ + @ instruction: 0xf642bf31 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - cdplt 7, 14, cr15, cr10, cr2, {5} │ │ │ │ + svclt 0x0062f7a2 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - strlt fp, [r0, #-3865] @ 0xfffff0e7 │ │ │ │ + strlt fp, [r0, #-3985] @ 0xfffff06f │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrpl (UNDEF: 96), ip │ │ │ │ + msrmi R8_usr, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ strdls r4, [r0], -r4 @ │ │ │ │ - blx 0xff071f0c │ │ │ │ - eorseq r9, r3, r4, lsr r3 │ │ │ │ + blx 0xfe471e1c │ │ │ │ + ldrshteq r9, [r3], -r4 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ - bl 0x1004e0 │ │ │ │ + bl 0x1003f0 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x138900 │ │ │ │ - bl 0x172118 │ │ │ │ + blx 0x138810 │ │ │ │ + bl 0x172028 │ │ │ │ andsle r0, r0, r1, asr #5 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ @ instruction: 0xf642b9a3 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - stcllt 7, cr15, [ip], #-648 @ 0xfffffd78 │ │ │ │ + stcllt 7, cr15, [r4], #648 @ 0x288 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bcad │ │ │ │ + @ instruction: 0xf642bd25 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - stclt 7, cr15, [r2], {162} @ 0xa2 │ │ │ │ + ldcllt 7, cr15, [sl], #648 @ 0x288 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0cb24 │ │ │ │ + bl 0xfec0ca34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ - blmi 0x175dec │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ + blmi 0x175cfc │ │ │ │ andpl pc, r7, #64, 4 │ │ │ │ @ instruction: 0xf1919000 │ │ │ │ - svclt 0x0000fa81 │ │ │ │ - eorseq r9, r3, r8, asr #6 │ │ │ │ + svclt 0x0000fa51 │ │ │ │ + eorseq r9, r3, r8, lsl #4 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ - bl 0x100560 │ │ │ │ + bl 0x100470 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x13897c │ │ │ │ - bl 0x172194 │ │ │ │ + blx 0x13888c │ │ │ │ + bl 0x1720a4 │ │ │ │ andle r0, r8, r1, asr #5 │ │ │ │ tstle sp, r3, lsl #22 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bf4d │ │ │ │ + @ instruction: 0xf642bfc5 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x0022f7a2 │ │ │ │ + svclt 0x009af7a2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0cb90 │ │ │ │ + bl 0xfec0caa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ - blmi 0x175e58 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ + blmi 0x175d68 │ │ │ │ andspl pc, r7, #64, 4 │ │ │ │ @ instruction: 0xf1919000 │ │ │ │ - svclt 0x0000fa4b │ │ │ │ - eorseq r9, r3, r0, ror #6 │ │ │ │ + svclt 0x0000fa1b │ │ │ │ + eorseq r9, r3, r0, lsr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r8, asr #1 │ │ │ │ @ instruction: 0x460c4b19 │ │ │ │ ldrmi r4, [r7], -r0, lsl #13 │ │ │ │ @ instruction: 0xf44f9d4e │ │ │ │ smlabbcs r0, r4, r2, r7 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9347 │ │ │ │ @ instruction: 0xf1ec0300 │ │ │ │ - strls lr, [r0, #-2816] @ 0xfffff500 │ │ │ │ + strls lr, [r0, #-2768] @ 0xfffff530 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ stmiavs r4!, {r6, r9, sl, lr} │ │ │ │ svceq 0x0000f414 │ │ │ │ @ instruction: 0xf1a44c0e │ │ │ │ svclt 0x00080c18 │ │ │ │ strls r4, [r1], #-1636 @ 0xfffff99c │ │ │ │ - blx 0xfed73908 │ │ │ │ + blx 0xb7381a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r8, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcr2 1, 3, pc, cr4, cr13, {7} @ │ │ │ │ + mrc2 1, 1, pc, cr12, cr13, {7} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r3, r0, r3, r9 │ │ │ │ + eorseq r9, r3, r0, asr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrlt fp, [r0, #-482] @ 0xfffffe1e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmvs sl, {r1, r7, ip, sp, pc} │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ - mrrc2 7, 9, pc, sl, cr10 @ │ │ │ │ + ldc2l 7, cr15, [r2], {154} @ 0x9a │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ tstls r1, r0, lsr #12 │ │ │ │ - stc2l 7, cr15, [r6], #-956 @ 0xfffffc44 │ │ │ │ + stc2l 7, cr15, [r2], #-956 @ 0xfffffc44 │ │ │ │ strmi r9, [r8], -r1, lsl #18 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0cc8c │ │ │ │ + bl 0xfec0cb9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf0133000 │ │ │ │ @ instruction: 0xd11a02f0 │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd01c │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ andsle r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xdc6f290f │ │ │ │ @ instruction: 0xdd712900 │ │ │ │ - blcs 0x43d3ec │ │ │ │ + blcs 0x43d2fc │ │ │ │ ldm pc, {r0, r1, r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ stclcc 0, cr15, [r3, #-12] │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ svcmi 0x0043430e │ │ │ │ stmdbcs pc, {r0, r1, r2, r3, r6} @ │ │ │ │ @ instruction: 0xf64fdd0b │ │ │ │ @@ -169441,33 +169380,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr5, {7} │ │ │ │ ldmle r2!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r5, fp, r9, asr #22 │ │ │ │ - andeq r5, fp, sp, lsr fp │ │ │ │ - ldrdeq r5, [fp], -pc @ │ │ │ │ - ldrdeq r5, [fp], -pc @ │ │ │ │ - ldrdeq r5, [fp], -pc @ │ │ │ │ - ldrdeq r5, [fp], -pc @ │ │ │ │ - ldrdeq r5, [fp], -pc @ │ │ │ │ - ldrdeq r5, [fp], -pc @ │ │ │ │ - ldrdeq r5, [fp], -pc @ │ │ │ │ - ldrdeq r5, [fp], -pc @ │ │ │ │ - ldrdeq r5, [fp], -pc @ │ │ │ │ - andeq r5, fp, pc, ror fp │ │ │ │ - andeq r5, fp, pc, ror fp │ │ │ │ - andeq r5, fp, r1, ror #22 │ │ │ │ - andeq r5, fp, r1, ror #22 │ │ │ │ + andeq r5, fp, r9, asr sl │ │ │ │ + andeq r5, fp, sp, asr #20 │ │ │ │ + andeq r5, fp, pc, ror #19 │ │ │ │ + andeq r5, fp, pc, ror #19 │ │ │ │ + andeq r5, fp, pc, ror #19 │ │ │ │ + andeq r5, fp, pc, ror #19 │ │ │ │ + andeq r5, fp, pc, ror #19 │ │ │ │ + andeq r5, fp, pc, ror #19 │ │ │ │ + andeq r5, fp, pc, ror #19 │ │ │ │ + andeq r5, fp, pc, ror #19 │ │ │ │ + andeq r5, fp, pc, ror #19 │ │ │ │ + andeq r5, fp, pc, lsl #21 │ │ │ │ + andeq r5, fp, pc, lsl #21 │ │ │ │ + andeq r5, fp, r1, ror sl │ │ │ │ + andeq r5, fp, r1, ror sl │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ - cdp2 0, 8, cr15, cr4, cr12, {1} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr12, {1} │ │ │ │ ldrmi r1, [r8], -r3, asr #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @@ -169492,227 +169431,227 @@ │ │ │ │ strvc lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ stmdblt r4, {r0, r2, r7, ip, sp, pc} │ │ │ │ stmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r9, lr} │ │ │ │ cmplt r4, #12, 18 @ 0x30000 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdavs sl, {r0, r4, r7, r9, sl, lr} │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ - blx 0xfe7f3a3e │ │ │ │ + ldc2 7, cr15, [r4], {154} @ 0x9a │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xfeaf3b9e │ │ │ │ - blcs 0xd0170 │ │ │ │ + blx 0xfe9f3aae │ │ │ │ + blcs 0xd0080 │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ ldrhlt r3, [r3, -lr] │ │ │ │ - blcs 0x40fc7c │ │ │ │ + blcs 0x40fb8c │ │ │ │ @ instruction: 0xf1b8d00e │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ cmnlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - mcrrlt 7, 14, pc, lr, cr15 @ │ │ │ │ - bllt 0x17900a0 │ │ │ │ + mcrrlt 7, 14, pc, sl, cr15 @ │ │ │ │ + bllt 0x178ffb0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ andlt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ ldmdale r3!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8daf7f3 │ │ │ │ - blcs 0xd00dc │ │ │ │ + @ instruction: 0xf8d6f7f3 │ │ │ │ + blcs 0xcffec │ │ │ │ ubfx sp, r4, #3, #3 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - strb pc, [r2, r7, ror #23] @ │ │ │ │ + @ instruction: 0xe7c2fc5f │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - strb pc, [r9, r1, ror #23] @ │ │ │ │ + @ instruction: 0xe7c9fc59 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x973b06 │ │ │ │ + blx 0xfe773a16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strb sp, [r5, ip, lsr #1] │ │ │ │ - @ instruction: 0x33a8f249 │ │ │ │ + msrcs SPSR_f, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - biccc pc, r0, sl, asr #12 │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r8, ip, asr #4 │ │ │ │ + rsccs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf9d6f1c8 │ │ │ │ - addeq sl, r5, sl, ror #5 │ │ │ │ + @ instruction: 0xf9a6f1c8 │ │ │ │ + ldrdeq sl, [r5], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0cecc │ │ │ │ + bl 0xfec0cddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r4, lsr r2 │ │ │ │ ldrle r0, [r7, #-1563]! @ 0xfffff9e5 │ │ │ │ - blcs 0x38fd0c │ │ │ │ + blcs 0x38fc1c │ │ │ │ ldreq sp, [r2, -sl] │ │ │ │ @ instruction: 0xf1a3d517 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ @ instruction: 0xf1bc0c0e │ │ │ │ svclt 0x00880f01 │ │ │ │ stmdale lr, {r0, r9, fp, sp} │ │ │ │ andvs r2, fp, sl, lsl #6 │ │ │ │ @ instruction: 0xc094f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0x4660d119 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x365118 │ │ │ │ + blcs 0x365028 │ │ │ │ @ instruction: 0xf04fd0f0 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ - andcs pc, r1, r1, lsr #23 │ │ │ │ + mulcs r1, sp, fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7f3c000 │ │ │ │ - strb pc, [ip, fp, lsl #21]! @ │ │ │ │ - orrvc pc, r0, r2, asr #4 │ │ │ │ + strb pc, [ip, r7, lsl #21]! @ │ │ │ │ + cmppvs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcvc pc, r4, r2, asr #4 │ │ │ │ + rsbvs pc, r4, r2, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1c822de │ │ │ │ - svclt 0x0000f983 │ │ │ │ - ldrhteq r9, [r3], -ip │ │ │ │ + svclt 0x0000f953 │ │ │ │ + eorseq r9, r3, ip, ror r2 │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - bllt 0xfe773d34 │ │ │ │ + bllt 0xfe673c44 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f24610 │ │ │ │ - andcs fp, r0, r5, lsr #16 │ │ │ │ + andcs fp, r0, r1, lsr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ stmdblt fp, {r2, r7, ip, sp, pc} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs fp, {r1, r3, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x460cb353 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ andls r6, r3, #655360 @ 0xa0000 │ │ │ │ - blx 0xfea73c28 │ │ │ │ + blx 0x873b3a │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xfed73d88 │ │ │ │ - bllt 0xfe39035c │ │ │ │ + blx 0xfec73c98 │ │ │ │ + bllt 0xfe39026c │ │ │ │ umlalscc pc, lr, r5, r8 @ │ │ │ │ stmiblt pc, {r0, r1, r4, r7, r8, fp, ip, sp, pc}^ @ │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ - ldrtmi pc, [r8], -r1, ror #22 @ │ │ │ │ + @ instruction: 0x4638fb5d │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x40fe8c │ │ │ │ + blcs 0x40fd9c │ │ │ │ stmdbvs r3!, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt pc, {r0, r1, r4, r8, r9, fp, ip, sp, pc} @ │ │ │ │ strb r2, [lr, r0, lsl #14]! │ │ │ │ - blx 0x2073c78 │ │ │ │ + blx 0xffe73b88 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ @ instruction: 0xf0034607 │ │ │ │ - blcs 0x5f6a98 │ │ │ │ + blcs 0x5f69a8 │ │ │ │ @ instruction: 0xf8d5d82d │ │ │ │ strmi r2, [r1], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0424628 │ │ │ │ andls r0, r0, #536870926 @ 0x2000000e │ │ │ │ @ instruction: 0xf7f24632 │ │ │ │ - @ instruction: 0xe7d1fcd5 │ │ │ │ + @ instruction: 0xe7d1fcd1 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - @ instruction: 0xe7c7faf7 │ │ │ │ + strb pc, [r7, pc, ror #22] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - @ instruction: 0xe7c9faf1 │ │ │ │ + strb pc, [r9, r9, ror #22] @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xd73ce4 │ │ │ │ + blx 0xfeb73bf4 │ │ │ │ vabd.s8 d30, d25, d29 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf64a0333 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf1c832cd │ │ │ │ - svclt 0x0000f8e9 │ │ │ │ - addeq sl, r5, sl, lsl #2 │ │ │ │ + svclt 0x0000f8b9 │ │ │ │ + strdeq sl, [r5], sl @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0d0a8 │ │ │ │ + bl 0xfec0cfb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vsubhn.i16 d17, q0, q2 │ │ │ │ umulllt r2, r2, r7, r6 @ │ │ │ │ @ instruction: 0xf79a9001 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addpl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a24605 │ │ │ │ - pldw [sl, r3, ror #18] │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + pldw [sl, fp @ ] │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a24604 │ │ │ │ - @ instruction: 0x4629f95b │ │ │ │ + @ instruction: 0x4629f9d3 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7a14200 │ │ │ │ - strtmi pc, [r9], -r9, lsr #16 │ │ │ │ + strtmi pc, [r9], -r1, lsr #17 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf79f4200 │ │ │ │ - @ instruction: 0x4621fc59 │ │ │ │ + @ instruction: 0x4621fcd1 │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf81ef7a1 │ │ │ │ + @ instruction: 0xf896f7a1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf79f4620 │ │ │ │ - blls 0x134dc4 │ │ │ │ + blls 0x134eb4 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ andlt r2, r2, r9 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdalt r0, {r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r8!, {r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vaddl.u8 , d19, d16 │ │ │ │ - blcs 0x13ab30 │ │ │ │ + blcs 0x13aa40 │ │ │ │ adcshi pc, r8, r0, asr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ addlt r4, r4, r4, lsl #12 │ │ │ │ @@ -169720,77 +169659,77 @@ │ │ │ │ addshi pc, sl, r0, asr #2 │ │ │ │ umlalscc pc, sp, r4, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4245 @ 0x1095 │ │ │ │ addcc pc, r0, r4, lsl #17 │ │ │ │ @ instruction: 0x07196813 │ │ │ │ @ instruction: 0xf79ad07b │ │ │ │ - @ instruction: 0xf642f9d5 │ │ │ │ + @ instruction: 0xf642fa4d │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf6402397 │ │ │ │ strmi r5, [r6], -r8, lsl #5 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf90cf7a2 │ │ │ │ - @ instruction: 0xf9c8f79a │ │ │ │ + @ instruction: 0xf984f7a2 │ │ │ │ + blx 0x10f3cf4 │ │ │ │ @ instruction: 0xf6409b03 │ │ │ │ strmi r5, [r5], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf04ff903 │ │ │ │ + @ instruction: 0xf04ff97b │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf7a04630 │ │ │ │ - @ instruction: 0xf04fffd1 │ │ │ │ + @ instruction: 0xf7a14630 │ │ │ │ + @ instruction: 0xf04ff849 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - strtmi pc, [r9], -r1, lsl #24 │ │ │ │ + @ instruction: 0x4629fc79 │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xffc6f7a0 │ │ │ │ + @ instruction: 0xf83ef7a1 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf79f4628 │ │ │ │ - @ instruction: 0x4620fb57 │ │ │ │ - @ instruction: 0xf96ef7ef │ │ │ │ + strtmi pc, [r0], -pc, asr #23 │ │ │ │ + @ instruction: 0xf96af7ef │ │ │ │ cdpvs 6, 14, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - @ instruction: 0xffa8f79f │ │ │ │ + @ instruction: 0xf820f7a0 │ │ │ │ @ instruction: 0x5094f8d4 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ ldmib r7, {r1, r2, r7, pc}^ │ │ │ │ ldmvs sl!, {r8, sl, ip, sp} │ │ │ │ - blcc 0x107088 │ │ │ │ + blcc 0x106f98 │ │ │ │ ldrmi r2, [lr], -r3, lsl #20 │ │ │ │ - blcs 0x10aa100 │ │ │ │ - blcs 0x8ad110 │ │ │ │ + blcs 0x10aa010 │ │ │ │ + blcs 0x8ad020 │ │ │ │ ldrbeq sp, [sl, r7, lsl #26] │ │ │ │ stcvs 5, cr13, [r3, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - stc2 0, cr15, [ip], #-176 @ 0xffffff50 │ │ │ │ + blx 0xff971fc2 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - mrc2 7, 2, pc, cr6, cr10, {4} │ │ │ │ + mcr2 7, 6, pc, cr14, cr10, {4} @ │ │ │ │ strmi r0, [r7], -fp, ror #15 │ │ │ │ andcs sp, r1, #25165824 @ 0x1800000 │ │ │ │ - blx 0x11fec20 │ │ │ │ + blx 0x11feb30 │ │ │ │ strcc pc, [r1, #-258] @ 0xfffffefe │ │ │ │ ldc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ ldrmi r1, [r8], fp, ror #24 │ │ │ │ - ble 0x1446aa0 │ │ │ │ + ble 0x14469b0 │ │ │ │ strhtle r4, [r1], #-37 @ 0xffffffdb │ │ │ │ adcmi r1, fp, #29440 @ 0x7300 │ │ │ │ stcvs 1, cr13, [r3, #-408]! @ 0xfffffe68 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ andcs sp, r0, r7 │ │ │ │ - mrc2 7, 0, pc, cr12, cr10, {4} │ │ │ │ + mrc2 7, 4, pc, cr4, cr10, {4} │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ef51a4 │ │ │ │ - strtmi pc, [r0], -r5, asr #18 │ │ │ │ - @ instruction: 0xf87af7f2 │ │ │ │ + strtmi pc, [r0], -r1, asr #18 │ │ │ │ + @ instruction: 0xf876f7f2 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldrsheq r8, [fp], #-16 │ │ │ │ ldrmi r3, [lr], -r1, lsl #6 │ │ │ │ @@ -169804,41 +169743,41 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbeq r4, sp, r0, ror r7 │ │ │ │ fstmiaxle r0!, {d2-d16} @ Deprecated │ │ │ │ @ instruction: 0xf02c4620 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r5, ror #1 │ │ │ │ @ instruction: 0xf79a2100 │ │ │ │ - stclne 13, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ + stclne 14, cr15, [fp], #-468 @ 0xfffffe2c │ │ │ │ addsmi r4, lr, #7340032 @ 0x700000 │ │ │ │ movwcs sp, #15282 @ 0x3bb2 │ │ │ │ andcs r1, r0, #105 @ 0x69 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stclne 12, cr15, [fp], #236 @ 0xec │ │ │ │ strcc r4, [r2, #-1688] @ 0xfffff968 │ │ │ │ ldclle 2, cr4, [r4, #716]! @ 0x2cc │ │ │ │ @ instruction: 0xf04fe7a4 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - @ instruction: 0xe7c8f8b9 │ │ │ │ + @ instruction: 0xe7c8f8b5 │ │ │ │ ldrtmi r1, [r8], -r9, rrx │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7ff4645 │ │ │ │ ldr pc, [r5, r5, lsr #24] │ │ │ │ - orrvc pc, r0, r2, asr #4 │ │ │ │ + cmppvs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcvc pc, r8, r2, asr #4 │ │ │ │ + addvs pc, r8, r2, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcscs r4, r9, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xffaaf1c7 │ │ │ │ - eorseq r9, r3, r8, asr #7 │ │ │ │ + @ instruction: 0xff7af1c7 │ │ │ │ + eorseq r9, r3, r8, lsl #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r4, lsl #1 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -169856,365 +169795,365 @@ │ │ │ │ rscseq r0, lr, r9, asr r0 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ eorseq r0, r2, r4, asr r0 │ │ │ │ adcseq r0, ip, pc │ │ │ │ - ldc2 7, cr15, [r6, #604]! @ 0x25c │ │ │ │ + mcr2 7, 1, pc, cr14, cr7, {4} @ │ │ │ │ @ instruction: 0xf7974605 │ │ │ │ - @ instruction: 0x4606fdb3 │ │ │ │ + strmi pc, [r6], -fp, lsr #28 │ │ │ │ strtmi r4, [r8], -r2, lsl #13 │ │ │ │ mcr2 7, 4, pc, cr6, cr15, {7} @ │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - strtmi pc, [r8], -pc, ror #16 │ │ │ │ - @ instruction: 0xf866f79f │ │ │ │ + strtmi pc, [r8], -r7, ror #17 │ │ │ │ + @ instruction: 0xf8def79f │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - cdp2 0, 1, cr15, cr10, cr8, {1} │ │ │ │ + ldc2l 0, cr15, [r0, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ smlalsvs r8, r8, r4, r0 @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r0], -r0, asr #1 │ │ │ │ - @ instruction: 0xf858f79f │ │ │ │ + @ instruction: 0xf8d0f79f │ │ │ │ andcs lr, r1, #188, 14 @ 0x2f00000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - @ instruction: 0xf89cf79a │ │ │ │ + @ instruction: 0xf914f79a │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ adcpl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xffd4f7a1 │ │ │ │ + @ instruction: 0xf84cf7a2 │ │ │ │ movwcs r9, #2051 @ 0x803 │ │ │ │ @ instruction: 0x462a2110 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ - cdp2 7, 0, cr15, cr8, cr0, {5} │ │ │ │ + cdp2 7, 8, cr15, cr0, cr0, {5} │ │ │ │ andcs r9, r4, #196608 @ 0x30000 │ │ │ │ @ instruction: 0x51a4f640 │ │ │ │ - @ instruction: 0xf86ef7ef │ │ │ │ + @ instruction: 0xf86af7ef │ │ │ │ rscsvs r2, fp, sp, lsl #6 │ │ │ │ andcs lr, r0, #40370176 @ 0x2680000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ ldr r4, [r5, r0, asr #15] │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0x46056d3b │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf79ad010 │ │ │ │ - @ instruction: 0xf04ff86b │ │ │ │ + @ instruction: 0xf04ff8e3 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a09003 │ │ │ │ - stmdals r3, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ msreq R8_usr, r3 │ │ │ │ - @ instruction: 0xff56f7b2 │ │ │ │ + @ instruction: 0xffcef7b2 │ │ │ │ @ instruction: 0xf04f4629 │ │ │ │ @ instruction: 0x46284270 │ │ │ │ - cdp2 7, 6, cr15, cr12, cr0, {5} │ │ │ │ - @ instruction: 0xf854f79a │ │ │ │ + cdp2 7, 14, cr15, cr4, cr0, {5} │ │ │ │ + @ instruction: 0xf8ccf79a │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9} │ │ │ │ - @ instruction: 0xff8cf7a1 │ │ │ │ + @ instruction: 0xf804f7a2 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ - cdp2 7, 5, cr15, cr10, cr0, {5} │ │ │ │ + cdp2 7, 13, cr15, cr2, cr0, {5} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf79f4620 │ │ │ │ - andcs pc, r4, #3850240 @ 0x3ac000 │ │ │ │ + andcs pc, r4, #405504 @ 0x63000 │ │ │ │ vmax.s8 d20, d3, d16 │ │ │ │ @ instruction: 0xf7ef0138 │ │ │ │ - ldrb pc, [r1, -r3, lsr #16] @ │ │ │ │ + smmul r1, pc, r8 @ │ │ │ │ andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xee1d4a33 │ │ │ │ @ instruction: 0xf6421f70 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf8d36812 │ │ │ │ stmpl fp, {lr, pc} │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strbtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf79b6808 │ │ │ │ - ldrtmi pc, [r8], -r5, lsl #16 @ │ │ │ │ - blx 0x5f42d4 │ │ │ │ + @ instruction: 0x4638f87d │ │ │ │ + blx 0x5f41e4 │ │ │ │ @ instruction: 0xf04fe732 │ │ │ │ andcs r0, r1, #0, 20 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - @ instruction: 0xf80cf79a │ │ │ │ + @ instruction: 0xf884f79a │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf79f4606 │ │ │ │ - pldw [sl, pc, lsl ip] │ │ │ │ - stmdavs r1!, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ + pldw [sl, r7 @ ] │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a19003 │ │ │ │ - stmdals r3, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5682 @ 0x1632 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ @ instruction: 0xf7a02303 │ │ │ │ - stmdals r3, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ee5108 │ │ │ │ - @ instruction: 0xf06fffdb │ │ │ │ + @ instruction: 0xf06fffd7 │ │ │ │ @ instruction: 0x46294270 │ │ │ │ @ instruction: 0xf7a04628 │ │ │ │ - bmi 0x4f5b3c │ │ │ │ + bmi 0x4f5c2c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - @ instruction: 0xf79a6808 │ │ │ │ - andcs pc, sp, r1, asr #31 │ │ │ │ + @ instruction: 0xf79b6808 │ │ │ │ + andcs pc, sp, r9, lsr r8 @ │ │ │ │ andcs lr, r0, fp, lsr #14 │ │ │ │ - orrvc pc, r0, r2, asr #4 │ │ │ │ + cmppvs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - stc2l 1, cr15, [r8, #-576]! @ 0xfffffdc0 │ │ │ │ - @ instruction: 0x00859cb2 │ │ │ │ - addeq r9, r5, r6, lsr #24 │ │ │ │ - ldrsbteq r9, [r3], -r8 │ │ │ │ + ldc2 1, cr15, [r8, #-576]! @ 0xfffffdc0 │ │ │ │ + addeq r9, r5, r2, lsr #27 │ │ │ │ + addeq r9, r5, r6, lsl sp │ │ │ │ + mlaseq r3, r8, r2, r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ @ instruction: 0xb3b8fb73 │ │ │ │ eorsle r2, r4, r1, lsl #16 │ │ │ │ eorsle r2, sp, r2, lsl #24 │ │ │ │ ldcle 12, cr2, [r5], {15} │ │ │ │ stclle 12, cr2, [r2, #-0] │ │ │ │ - blcs 0x43dd40 │ │ │ │ + blcs 0x43dc50 │ │ │ │ ldm pc, {r0, r1, r2, r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq r6, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ rscseq r0, sp, r0, lsl r1 │ │ │ │ rsbeq r0, r9, pc, asr #1 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd14a429c │ │ │ │ - @ instruction: 0xff94f799 │ │ │ │ + @ instruction: 0xf80cf79a │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9} │ │ │ │ - cdp2 7, 12, cr15, cr12, cr1, {5} │ │ │ │ + @ instruction: 0xff44f7a1 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [sl, #640] @ 0x280 │ │ │ │ + cdp2 7, 1, cr15, cr2, cr0, {5} │ │ │ │ movwcs r9, #6402 @ 0x1902 │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ ldrdcs r4, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r4, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf799d0d2 │ │ │ │ - blmi 0xfeaf61dc │ │ │ │ + blmi 0xfeaf62cc │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xff24f79a │ │ │ │ + @ instruction: 0xff9cf79a │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [r2, #-640]! @ 0xfffffd80 │ │ │ │ + ldc2l 7, cr15, [sl, #640] @ 0x280 │ │ │ │ andcs lr, r0, r6, asr #15 │ │ │ │ - orrvc pc, r0, r2, asr #4 │ │ │ │ + cmppvs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mulls r0, r8, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - ldc2l 1, cr15, [ip], {144} @ 0x90 │ │ │ │ - @ instruction: 0xff3ef799 │ │ │ │ + stc2 1, cr15, [ip], #576 @ 0x240 │ │ │ │ + @ instruction: 0xffb6f799 │ │ │ │ @ instruction: 0xf7994606 │ │ │ │ - blmi 0xfe5f6184 │ │ │ │ + blmi 0xfe5f6274 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiapl fp!, {r7, r9, sl, lr}^ │ │ │ │ stmdavs r8, {r0, r1, r2, r5, fp, sp, lr} │ │ │ │ ldrtmi r1, [fp], #-2458 @ 0xfffff666 │ │ │ │ - mrc2 7, 7, pc, cr8, cr10, {4} │ │ │ │ + @ instruction: 0xff70f79a │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 7, cr15, [r6, #-640]! @ 0xfffffd80 │ │ │ │ - @ instruction: 0xff1ef799 │ │ │ │ + stc2 7, cr15, [lr, #640]! @ 0x280 │ │ │ │ + @ instruction: 0xff96f799 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 7, 5, cr15, cr10, cr1, {5} │ │ │ │ + cdp2 7, 13, cr15, cr2, cr1, {5} │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - andscs pc, ip, #2624 @ 0xa40 │ │ │ │ + andscs pc, ip, #10304 @ 0x2840 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9c8f79f │ │ │ │ + blx 0x10f427c │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - movwcs pc, #6325 @ 0x18b5 @ │ │ │ │ + movwcs pc, #6445 @ 0x192d @ │ │ │ │ ldrtmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ andeq pc, r8, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 7, cr15, [r4, #-640] @ 0xfffffd80 │ │ │ │ + stc2 7, cr15, [ip, #640] @ 0x280 │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ ldrtmi r5, [r8], -r8, lsl #2 │ │ │ │ - cdp2 7, 14, cr15, cr2, cr14, {7} │ │ │ │ - mrc2 7, 7, pc, cr6, cr9, {4} │ │ │ │ + cdp2 7, 13, cr15, cr14, cr14, {7} │ │ │ │ + @ instruction: 0xff6ef799 │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ andls r5, r2, ip, lsl #5 │ │ │ │ - cdp2 7, 3, cr15, cr2, cr1, {5} │ │ │ │ + cdp2 7, 10, cr15, cr10, cr1, {5} │ │ │ │ stmdals r2, {r0, r1, r2, r3, r5, r6, r9, fp, lr} │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ andcs r5, r0, #11206656 @ 0xab0000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr6, cr10, {4} @ │ │ │ │ + @ instruction: 0xff3ef79a │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ smmls sl, r5, r8, pc @ │ │ │ │ - blx 0xff3743ba │ │ │ │ + mcrr2 7, 9, pc, r2, cr7 @ │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ pldw [r9, pc @ ] │ │ │ │ - @ instruction: 0xf642fed3 │ │ │ │ + @ instruction: 0xf642ff4b │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46042397 │ │ │ │ addpl pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - cdp2 7, 0, cr15, cr10, cr1, {5} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr1, {5} │ │ │ │ strtmi r9, [r2], -r2, lsl #18 │ │ │ │ ldrbmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xf79747d8 │ │ │ │ - @ instruction: 0x9003fbb3 │ │ │ │ - mrc2 7, 3, pc, cr8, cr14, {4} │ │ │ │ + andls pc, r3, fp, lsr #24 │ │ │ │ + mrc2 7, 7, pc, cr0, cr14, {4} │ │ │ │ @ instruction: 0xf79e4630 │ │ │ │ - tstpcs r1, pc, ror #28 @ p-variant is OBSOLETE │ │ │ │ + smlattcs r1, r7, lr, pc @ │ │ │ │ @ instruction: 0xf0284650 │ │ │ │ - stmdacs r0, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cad139 │ │ │ │ - blls 0x1765d8 │ │ │ │ + blls 0x1764e8 │ │ │ │ sbcsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf79e4618 │ │ │ │ - strb pc, [sp, r1, ror #28] @ │ │ │ │ - mcr2 7, 5, pc, cr10, cr9, {4} @ │ │ │ │ + @ instruction: 0xe7cdfed9 │ │ │ │ + @ instruction: 0xff22f799 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, ip, lr} │ │ │ │ - stc2l 7, cr15, [r2, #644]! @ 0x284 │ │ │ │ + cdp2 7, 5, cr15, cr10, cr1, {5} │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mrrc2 7, 10, pc, r6, cr0 @ │ │ │ │ + stc2l 7, cr15, [lr], {160} @ 0xa0 │ │ │ │ movwcs lr, #1812 @ 0x714 │ │ │ │ ldrmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ @ instruction: 0xf799e713 │ │ │ │ - blmi 0x1136030 │ │ │ │ + blmi 0x1136120 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - mcr2 7, 2, pc, cr14, cr10, {4} @ │ │ │ │ + mcr2 7, 6, pc, cr6, cr10, {4} @ │ │ │ │ @ instruction: 0xf799e6f6 │ │ │ │ - @ instruction: 0x4680fe79 │ │ │ │ - mrc2 7, 3, pc, cr6, cr9, {4} │ │ │ │ + @ instruction: 0x4680fef1 │ │ │ │ + mcr2 7, 7, pc, cr14, cr9, {4} @ │ │ │ │ @ instruction: 0xf7994607 │ │ │ │ - blmi 0xdb5ff4 │ │ │ │ + blmi 0xdb60e4 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r6], -ip, asr #12 │ │ │ │ @ instruction: 0xf8d958ea │ │ │ │ strmi r3, [r1], r0 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf79a6808 │ │ │ │ - @ instruction: 0x4649fe31 │ │ │ │ + strbmi pc, [r9], -r9, lsr #29 @ │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - pldw [r9, pc, ror #24] │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r9, r7, ror #25] │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ @ instruction: 0xf7a15208 │ │ │ │ - @ instruction: 0x4641fd93 │ │ │ │ + strbmi pc, [r1], -fp, lsl #28 @ │ │ │ │ andcs r4, r8, #56, 12 @ 0x3800000 │ │ │ │ - stc2l 7, cr15, [r2], #-640 @ 0xfffffd80 │ │ │ │ + ldc2l 7, cr15, [sl], {160} @ 0xa0 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf79f221c │ │ │ │ - ldrtmi pc, [sl], -r1, lsl #18 @ │ │ │ │ + @ instruction: 0x463af979 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffeef79e │ │ │ │ + @ instruction: 0xf866f79f │ │ │ │ stmdbls r2, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf79947d8 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addpl pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a14606 │ │ │ │ - andcs pc, r0, r7, ror sp @ │ │ │ │ - blx 0xffc74510 │ │ │ │ + andcs pc, r0, pc, ror #27 │ │ │ │ + blx 0x1a74422 │ │ │ │ @ instruction: 0x4603463a │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf7a09004 │ │ │ │ - bmi 0x4b5c80 │ │ │ │ + bmi 0x4b5d70 │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ stmiapl fp!, {r1, r4, fp, sp, lr} │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ vshl.s8 d20, d11, d10 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ andls r0, r0, #148, 2 @ 0x25 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 7, 0, pc, cr0, cr10, {4} @ │ │ │ │ + mrc2 7, 3, pc, cr8, cr10, {4} │ │ │ │ svclt 0x0000e763 │ │ │ │ - addeq r9, r5, r8, lsl fp │ │ │ │ - ldrshteq r9, [r3], -r0 │ │ │ │ - addeq r9, r5, r0, asr #21 │ │ │ │ - addeq r9, r5, ip, lsr #20 │ │ │ │ - addeq r9, r5, ip, ror #18 │ │ │ │ - addeq r9, r5, r0, lsr r9 │ │ │ │ - addeq r9, r5, r6, lsr #17 │ │ │ │ + addeq r9, r5, r8, lsl #24 │ │ │ │ + ldrhteq r9, [r3], -r0 │ │ │ │ + @ instruction: 0x00859bb0 │ │ │ │ + addeq r9, r5, ip, lsl fp │ │ │ │ + addeq r9, r5, ip, asr sl │ │ │ │ + addeq r9, r5, r0, lsr #20 │ │ │ │ + umulleq r9, r5, r6, r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf001b08c │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2467 @ 0x9a3 │ │ │ │ @@ -170224,15001 +170163,15002 @@ │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r7, #64 @ 0x40 │ │ │ │ + addshi pc, r9, #64 @ 0x40 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #-536870900 @ 0xe000000c │ │ │ │ - strmi r4, [r6], -r3, lsr #32 │ │ │ │ + strmi r4, [r5], -r3, lsr #32 │ │ │ │ mlsle r7, r3, r2, r4 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - adchi pc, fp, r0 │ │ │ │ + adchi pc, sl, r0 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - sbchi pc, sl, r0 │ │ │ │ + sbchi pc, r9, r0 │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ mvncc pc, #192, 4 │ │ │ │ eorvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ rsccs pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - sbcshi pc, r1, r0 │ │ │ │ + sbcshi pc, r0, r0 │ │ │ │ mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andsne pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ rscshi pc, r0, r0 │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ addmi r0, sl, #48, 2 │ │ │ │ - stceq 15, cr11, [r5], #-32 @ 0xffffffe0 │ │ │ │ - bicshi pc, r5, r0 │ │ │ │ + stceq 15, cr11, [r6], #-32 @ 0xffffffe0 │ │ │ │ + bicshi pc, r6, r0 │ │ │ │ cmnpvs r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - @ instruction: 0x46158156 │ │ │ │ + @ instruction: 0x46168157 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf000429d │ │ │ │ - @ instruction: 0xf0048179 │ │ │ │ + @ instruction: 0xf000429e │ │ │ │ + @ instruction: 0xf004817a │ │ │ │ @ instruction: 0xf1b34363 │ │ │ │ @ instruction: 0xf0004f62 │ │ │ │ - @ instruction: 0xf00481d6 │ │ │ │ + @ instruction: 0xf00481d7 │ │ │ │ @ instruction: 0xf1b24262 │ │ │ │ @ instruction: 0xf0004f60 │ │ │ │ - @ instruction: 0xf1b381eb │ │ │ │ + @ instruction: 0xf1b381ec │ │ │ │ orrle r4, r6, r3, ror #30 │ │ │ │ - ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ - ldrtmi r2, [r0], -sl, lsl #4 │ │ │ │ + ldrsbcc pc, [r4], #133 @ 0x85 @ │ │ │ │ + strtmi r2, [r8], -sl, lsl #4 │ │ │ │ ldreq r9, [fp, -r4, lsl #4] │ │ │ │ svcge 0x007ff57f │ │ │ │ @ instruction: 0xf7ffa904 │ │ │ │ ldrb pc, [fp, -r5, asr #20]! @ │ │ │ │ - ldrsbpl pc, [r0], #128 @ 0x80 @ │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - orrcs r9, r0, #4, 6 @ 0x10000000 │ │ │ │ - movwne pc, #704 @ 0x2c0 @ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + ldrsbeq pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r4, asr #7 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - ldrsbeq pc, [r4], #128 @ 0x80 @ │ │ │ │ - smlatbls r6, fp, r3, r4 │ │ │ │ - orrle r9, r5, r5, lsl #4 │ │ │ │ - @ instruction: 0xf0002900 │ │ │ │ - @ instruction: 0x070181f0 │ │ │ │ - @ instruction: 0xf896d54b │ │ │ │ - @ instruction: 0x463030bd │ │ │ │ + stmib sp, {r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ + orrcs r3, r0, #1073741825 @ 0x40000001 │ │ │ │ + movwne pc, #704 @ 0x2c0 @ │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + orrmi r9, r3, #4, 4 @ 0x40000000 │ │ │ │ + ldrsbcs pc, [r4], #133 @ 0x85 @ │ │ │ │ + stmdbcs r0, {r2, r7, r8, ip, lr, pc} │ │ │ │ + mvnshi pc, r0 │ │ │ │ + strble r0, [r9, #-1810] @ 0xfffff8ee │ │ │ │ + umlalscc pc, sp, r5, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - ldcvs 1, cr8, [r3, #-952]! @ 0xfffffc48 │ │ │ │ - @ instruction: 0xf8862101 │ │ │ │ - ldmdavs fp, {r7, ip} │ │ │ │ + stcvs 1, cr8, [fp, #-956]! @ 0xfffffc44 │ │ │ │ + @ instruction: 0xf8852201 │ │ │ │ + ldmdavs fp, {r7, sp} │ │ │ │ svcvs 0x007ff413 │ │ │ │ mvnshi pc, r0 │ │ │ │ - @ instruction: 0xf7999203 │ │ │ │ - bls 0x1b5d8c │ │ │ │ - strmi r4, [r1], -r4, lsl #12 │ │ │ │ - @ instruction: 0xf7ee4630 │ │ │ │ - blmi 0x11b5dc8 │ │ │ │ - svccs 0x0070ee1d │ │ │ │ - andne pc, r4, r2, asr #12 │ │ │ │ - addscs pc, r7, r0, asr #5 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldmpl r2, {fp, sp, lr}^ │ │ │ │ - ldrmi r1, [r4], #-2067 @ 0xfffff7ed │ │ │ │ - bcs 0xdd0c8 │ │ │ │ - bichi pc, pc, r0 │ │ │ │ - @ instruction: 0x21b4f64a │ │ │ │ - orrseq pc, r4, r0, asr #5 │ │ │ │ - andcs r9, r0, #0, 8 │ │ │ │ - @ instruction: 0xf79a6808 │ │ │ │ - ldrtmi pc, [r0], -r7, lsl #26 @ │ │ │ │ - ldc2 7, cr15, [lr], #-964 @ 0xfffffc3c │ │ │ │ - rscsvs r2, r3, r4, lsl #6 │ │ │ │ - stceq 0, cr14, [r3], #900 @ 0x384 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - smlalbteq pc, r6, r4, r3 @ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi r9, [r0], -r4, lsl #2 │ │ │ │ - tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - movwls r2, #20995 @ 0x5203 │ │ │ │ - @ instruction: 0xf7ff9206 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0042f43f │ │ │ │ - @ instruction: 0xf640e0cd │ │ │ │ - vsubw.s8 , , d1 │ │ │ │ - vst2.32 {d19-d22}, [pc :256] │ │ │ │ - vrshr.s8 d22, d16, #2 │ │ │ │ - mlami r3, pc, r2, r0 @ │ │ │ │ - smlalle r4, r0, r3, r2 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + ldc2 7, cr15, [r8, #612]! @ 0x264 │ │ │ │ + @ instruction: 0x46044632 │ │ │ │ + strtmi r4, [r8], -r1, lsl #12 │ │ │ │ + stc2l 7, cr15, [r8, #-952] @ 0xfffffc48 │ │ │ │ + vnmla.f64 d4, d13, d3 │ │ │ │ + @ instruction: 0xf6422f70 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ + ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ + ldmdane r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ + bls 0x1c7814 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + @ instruction: 0xf64a81d1 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ + strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ + stmdavs r8, {r9, sp} │ │ │ │ + stc2 7, cr15, [r0, #616] @ 0x268 │ │ │ │ + @ instruction: 0xf7f14628 │ │ │ │ + movwcs pc, #19515 @ 0x4c3b @ │ │ │ │ + rsc r6, r3, fp, ror #1 │ │ │ │ + vmull.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi r3, #-2147483631 @ 0x80000011 │ │ │ │ + stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r4, {r2, r8, r9, ip} │ │ │ │ + movwls r2, #25347 @ 0x6303 │ │ │ │ + blx 0x4f4806 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + sbc sl, pc, r3, asr #30 │ │ │ │ + movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ - eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - svcge 0x0042f47f │ │ │ │ - vmull.u q8, d20, d3[4] │ │ │ │ - rsclt r5, r1, #128, 4 │ │ │ │ + vst4. {d29-d32}, [pc :128], r0 │ │ │ │ + vrsra.s8 q11, q8, #1 │ │ │ │ + vst2.32 {d19-d22}, [pc :256] │ │ │ │ + vsubl.s8 q11, d14, d16 │ │ │ │ + mlami r3, pc, r2, r0 @ │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + beq 0xff9a254c │ │ │ │ + addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi r9, [r0], -r4, lsl #2 │ │ │ │ - tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - movwls r2, #20994 @ 0x5202 │ │ │ │ - @ instruction: 0xf7ff9206 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0024f43f │ │ │ │ - stceq 0, cr14, [r3], #-652 @ 0xfffffd74 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - vmov.i32 d20, #-855638016 @ 0xcd000000 │ │ │ │ - tstls r5, r3, lsl #6 │ │ │ │ - movwls r2, #27407 @ 0x6b0f │ │ │ │ - @ instruction: 0xf0009204 │ │ │ │ - blge 0x1d6c2c │ │ │ │ - bcs 0xc8238 │ │ │ │ - rschi pc, fp, r0, asr #32 │ │ │ │ - eorscs pc, r9, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, fp, #192, 4 │ │ │ │ - blx 0xff374986 │ │ │ │ - @ instruction: 0xf0402800 │ │ │ │ - vst4.32 {d24-d27}, [pc], r8 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ - vst2.8 {d19-d22}, [pc :64], r0 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - eormi r3, r3, r0, lsr r2 │ │ │ │ - str r4, [r1, -r2, lsr #32]! │ │ │ │ - addseq lr, r0, r8, lsr r5 │ │ │ │ - @ instruction: 0x008596bc │ │ │ │ - @ instruction: 0xf0040c25 │ │ │ │ - @ instruction: 0xf005037f │ │ │ │ + tstmi r3, #268435470 @ 0x1000000e │ │ │ │ + stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r4, {r2, r8, r9, ip} │ │ │ │ + movwls r2, #25346 @ 0x6302 │ │ │ │ + blx 0xffa74858 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + adc sl, r5, r5, lsr #30 │ │ │ │ + vmull.u8 q8, d4, d18 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + ldrmi r0, [r6], -pc, lsl #2 │ │ │ │ + @ instruction: 0xf3c42b0f │ │ │ │ + movwls r5, #25088 @ 0x6200 │ │ │ │ + andls r9, r4, #1073741825 @ 0x40000001 │ │ │ │ + adcshi pc, r0, r0 │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ + @ instruction: 0xf0402a00 │ │ │ │ + @ instruction: 0xf64580ed │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ + @ instruction: 0xf7ff020b │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + addhi pc, sl, r0, asr #32 │ │ │ │ + mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ + tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ + eorscc pc, r0, #192, 4 │ │ │ │ + eormi r4, r2, r3, lsr #32 │ │ │ │ + svclt 0x0000e722 │ │ │ │ + addseq lr, r0, r8, lsr r5 │ │ │ │ + addeq r9, r5, lr, lsr #15 │ │ │ │ + @ instruction: 0xf0040c26 │ │ │ │ + @ instruction: 0xf006037f │ │ │ │ strmi r0, [r0], pc │ │ │ │ addseq r9, fp, r4 │ │ │ │ ldrmi r9, [pc], -r6, lsl #6 │ │ │ │ - ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ + ldrsbcc pc, [r4], #133 @ 0x85 @ │ │ │ │ andeq pc, pc, r0, lsr #3 │ │ │ │ - blx 0xfecb9d50 │ │ │ │ + blx 0xfecb9c60 │ │ │ │ vaddl.u8 , d20, d0 │ │ │ │ - b 0x1c832dc │ │ │ │ + b 0x1c831ec │ │ │ │ @ instruction: 0xf00103d3 │ │ │ │ tstmi r1, #8, 2 │ │ │ │ vmul.f q8, q2, d0[0] │ │ │ │ @ instruction: 0xf00352c0 │ │ │ │ ldrmi r0, [r2], r1, lsl #6 │ │ │ │ strmi r9, [r1], r7, lsl #4 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ andls r0, r9, #268435456 @ 0x10000000 │ │ │ │ - mrshi pc, (UNDEF: 7) @ │ │ │ │ + mrshi pc, (UNDEF: 8) @ │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, sl, #48, 6 @ 0xc0000000 │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {3} @ │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8d6461d │ │ │ │ - ldc 0, cr3, [pc, #848] @ 0xb6d78 │ │ │ │ - stmib sp, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - b 0x1c7c644 │ │ │ │ - @ instruction: 0xf8cd03d3 │ │ │ │ - @ instruction: 0xf003a01c │ │ │ │ - @ instruction: 0xf8cd0301 │ │ │ │ - b 0x1596a80 │ │ │ │ - stc 3, cr0, [sp, #36] @ 0x24 │ │ │ │ - @ instruction: 0xf0007b08 │ │ │ │ - vst4. {d24-d27}, [pc :256], r0 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r1, sp, #0, 6 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr7, cr15, {3} │ │ │ │ + @ instruction: 0xf8d5461e │ │ │ │ + ldc 0, cr3, [pc, #848] @ 0xb6c88 │ │ │ │ + @ instruction: 0x97067b95 │ │ │ │ + bicseq lr, r3, #454656 @ 0x6f000 │ │ │ │ + smlabthi r4, sp, r9, lr │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + andsge pc, ip, sp, asr #17 │ │ │ │ + movweq lr, #39507 @ 0x9a53 │ │ │ │ + blvc 0x2f1f88 │ │ │ │ + rscshi pc, r2, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8d6461d │ │ │ │ - vshr.u64 , q2, #60 │ │ │ │ - ldrtmi r5, [r0], -r0, asr #4 │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ - andcs r7, r1, #24576 @ 0x6000 │ │ │ │ + movwne pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47f429e │ │ │ │ + @ instruction: 0xf44faed8 │ │ │ │ + vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0x461e0330 │ │ │ │ + ldrsbcc pc, [r4], #133 @ 0x85 @ │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ + andcs r9, r1, #1572864 @ 0x180000 │ │ │ │ bicseq lr, r3, #454656 @ 0x6f000 │ │ │ │ @ instruction: 0xf0039209 │ │ │ │ - stmib sp, {r0, r8, r9}^ │ │ │ │ - b 0x1716e94 │ │ │ │ - @ instruction: 0xf47f0203 │ │ │ │ - @ instruction: 0xf645aeb7 │ │ │ │ - vsubl.s8 , d16, d17 │ │ │ │ - blge 0x1b72c0 │ │ │ │ - ldc2l 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - andcs sl, r1, sp, lsr #29 │ │ │ │ - vmlsl.u q15, d4, d0[2] │ │ │ │ - ldrmi r4, [r5], -r3, lsl #6 │ │ │ │ - stmdbeq pc, {r0, r1, r5, r7, r8, ip, sp, lr, pc} @ │ │ │ │ - rsbseq pc, pc, #4 │ │ │ │ - blx 0xfeef9e38 │ │ │ │ - addseq pc, r7, r9, lsl #19 │ │ │ │ + @ instruction: 0xf8cd0301 │ │ │ │ + b 0x17169d0 │ │ │ │ + @ instruction: 0xf8cd0203 │ │ │ │ + tstls r5, ip, lsl r0 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr6, cr15, {3} │ │ │ │ + adcscs pc, r1, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + @ instruction: 0xf7ffab04 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ + strb r2, [r7], -r1 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf1a34616 │ │ │ │ + @ instruction: 0xf004090f │ │ │ │ + stcleq 2, cr0, [r1], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf989fab9 │ │ │ │ + @ instruction: 0xf0010097 │ │ │ │ + vaddw.u8 q8, q2, d8 │ │ │ │ + b 0x14832dc │ │ │ │ + tstmi r1, #1458176 @ 0x164000 │ │ │ │ + vqshlu.s64 d20, d8, #4 │ │ │ │ + strb r5, [r7, r0, asr #21] │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + stmdbcs r1, {r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr5, cr15, {3} │ │ │ │ + mvnsvc pc, pc, asr #12 │ │ │ │ + rsbsmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ + @ instruction: 0xf7ff9105 │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 4, pc, cr7, cr15, {1} @ │ │ │ │ + @ instruction: 0xf004e7d2 │ │ │ │ + ldc 3, cr0, [pc, #508] @ 0xb6c0c │ │ │ │ + vorr.i16 , #52992 @ 0xcf00 │ │ │ │ + stcleq 2, cr4, [r1], #12 │ │ │ │ + movwls r0, #24731 @ 0x609b │ │ │ │ + ldrsbcc pc, [r4], #133 @ 0x85 @ │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + strtmi r9, [r8], -r4, lsl #4 │ │ │ │ + blvc 0x2f2060 │ │ │ │ + bicseq lr, r3, #454656 @ 0x6f000 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + svclt 0x00082a0f │ │ │ │ + movweq pc, #4163 @ 0x1043 @ │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x46984311 │ │ │ │ - bpl 0xff0f39dc │ │ │ │ - bcs 0xf09f4 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - @ instruction: 0xf47f2901 │ │ │ │ - @ instruction: 0xf64fae96 │ │ │ │ - @ instruction: 0xf64571ff │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ - blge 0x1b7314 │ │ │ │ - tstls r5, r0, lsr r6 │ │ │ │ - mcrr2 7, 15, pc, r8, cr15 @ │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - ldrb sl, [r2, r8, lsl #29] │ │ │ │ - cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ - blvc 0x18b217c │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - addseq r0, fp, r1, ror #25 │ │ │ │ - @ instruction: 0xf8d69306 │ │ │ │ - @ instruction: 0xf00130d4 │ │ │ │ - andls r0, r4, #8, 2 │ │ │ │ - stc 6, cr4, [sp, #192] @ 0xc0 │ │ │ │ - b 0x1c9573c │ │ │ │ - @ instruction: 0xf00303d3 │ │ │ │ - bcs 0x477728 │ │ │ │ - @ instruction: 0xf043bf08 │ │ │ │ - vsubw.u8 q8, q2, d1 │ │ │ │ - tstmi r1, #536870916 @ 0x20000004 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #1073741825 @ 0x40000001 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf645ae64 │ │ │ │ - vsubl.s8 , d16, d17 │ │ │ │ - blge 0x1b7374 │ │ │ │ - ldc2 7, cr15, [sl], {255} @ 0xff │ │ │ │ - @ instruction: 0xd1a62800 │ │ │ │ - @ instruction: 0xf645e659 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ - @ instruction: 0xf7ff020b │ │ │ │ - stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - vst4.32 {d29,d31,d33,d35}, [pc :64]! │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ - eormi r3, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - andsne pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf43f4293 │ │ │ │ - @ instruction: 0xf44faf1a │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ - eormi r3, r2, r0, lsr r2 │ │ │ │ - cmnpvs r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - @ instruction: 0xf005ae32 │ │ │ │ - ldrmi r0, [sp], -pc, lsl #4 │ │ │ │ - stmdbeq pc, {r1, r5, r7, r8, ip, sp, lr, pc} @ │ │ │ │ - cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfeef9f28 │ │ │ │ - addseq pc, pc, r9, lsl #19 │ │ │ │ - tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ - ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x46904319 │ │ │ │ - bpl 0xff0f3acc │ │ │ │ - stmdbge r4, {r0, r4, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7ff3303 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0065f47f │ │ │ │ - strbtmi pc, [r2], #-4 @ │ │ │ │ - @ instruction: 0xf1b49b03 │ │ │ │ - @ instruction: 0xf47f4f60 │ │ │ │ - stmdbge r4, {r3, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ - movwls r4, #17968 @ 0x4630 │ │ │ │ - @ instruction: 0xf86cf7ff │ │ │ │ + vorr.i32 d20, #49408 @ 0x0000c100 │ │ │ │ + smlabtls r5, r0, r2, r5 │ │ │ │ + blcs 0xdb268 │ │ │ │ + mcrge 4, 3, pc, cr3, cr15, {3} @ │ │ │ │ + adcscs pc, r1, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + @ instruction: 0xf7ffab04 │ │ │ │ + stmdacs r0, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldrb sp, [r8], -r6, lsr #3 │ │ │ │ + rsbsmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + ldc2 7, cr15, [r0], {255} @ 0xff │ │ │ │ + orrsle r2, sp, r0, lsl #16 │ │ │ │ + mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ + tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ + addsmi r1, r3, #16, 4 │ │ │ │ + svcge 0x0019f43f │ │ │ │ + rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ + eorscc pc, r0, #192, 4 │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + addmi r0, sl, #48, 2 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr1, cr15, {3} │ │ │ │ + andeq pc, pc, #6 │ │ │ │ + @ instruction: 0xf1a2461e │ │ │ │ + @ instruction: 0xf004090f │ │ │ │ + stcleq 3, cr0, [r1], #508 @ 0x1fc │ │ │ │ + @ instruction: 0xf989fab9 │ │ │ │ + @ instruction: 0xf001009f │ │ │ │ + vaddw.u8 q8, q2, d8 │ │ │ │ + b 0x14837cc │ │ │ │ + tstmi r9, #1458176 @ 0x164000 │ │ │ │ + vqshlu.s64 d20, d0, #4 │ │ │ │ + ldr r5, [r0, -r0, asr #21]! │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcc lr, #14797 @ 0x39cd │ │ │ │ + @ instruction: 0xf87af7ff │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0xf004af65 │ │ │ │ + blls 0x187c74 │ │ │ │ + svcmi 0x0060f1b4 │ │ │ │ + stcge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7ff9304 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [pc, #252] @ 0xb6c00 │ │ │ │ + stmdbge r4, {r2, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + movwls r4, #13864 @ 0x3628 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7ff9404 │ │ │ │ + blls 0x1b4c94 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - ldrb sl, [r4, -r0, lsr #27] │ │ │ │ - ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - strls r2, [r4], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf860f7ff │ │ │ │ - stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ - mcrge 4, 0, pc, cr9, cr15, {1} @ │ │ │ │ - blge 0x1f092c │ │ │ │ - @ instruction: 0xf6454630 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - tstls r3, fp, lsl #4 │ │ │ │ - blx 0x2074c1c │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x003bf47f │ │ │ │ - blge 0x1f07d4 │ │ │ │ - @ instruction: 0xf6454630 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ - tstls r3, fp, lsl #4 │ │ │ │ - blx 0x1cf4c38 │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x002df47f │ │ │ │ - ldcvs 7, cr14, [r3, #-4]! │ │ │ │ - @ instruction: 0xf013681b │ │ │ │ - @ instruction: 0xf43f0f0e │ │ │ │ - ldrtmi sl, [r0], -ip, lsl #28 │ │ │ │ - ldc2 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ - @ instruction: 0xf64ae721 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ - strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ - @ instruction: 0xf79a6808 │ │ │ │ - @ instruction: 0xe630fb39 │ │ │ │ - blx 0x1cf4c34 │ │ │ │ - @ instruction: 0xf1fce715 │ │ │ │ - svclt 0x0000fd41 │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + strb sl, [r7, -r8, lsl #28] │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ + addsmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + usat16 sl, #9, fp │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ + addsmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + ldrbt sl, [pc], sp, lsr #30 │ │ │ │ + ldmdavs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x000ef013 │ │ │ │ + mcrge 4, 0, pc, cr12, cr15, {1} @ │ │ │ │ + @ instruction: 0xf7fe4628 │ │ │ │ + @ instruction: 0xe721fd19 │ │ │ │ + teqpcc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r4, r0, asr #5 │ │ │ │ + stmdavs r8, {sl, ip, pc} │ │ │ │ + blx 0xfecf49e6 │ │ │ │ + strtmi lr, [r8], -lr, lsr #12 │ │ │ │ + blx 0x1b74b48 │ │ │ │ + @ instruction: 0xf1fce714 │ │ │ │ + svclt 0x0000fd17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0de8c │ │ │ │ + bl 0xfec0dd9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf7994604 │ │ │ │ - @ instruction: 0xf642fba1 │ │ │ │ + @ instruction: 0xf642fc19 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ eoreq r2, r2, #1543503874 @ 0x5c000002 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ ldmdavs r9, {r0, ip, pc} │ │ │ │ - blx 0xff074b2a │ │ │ │ + ldc2 7, cr15, [r6], #-632 @ 0xfffffd88 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0decc │ │ │ │ + bl 0xfec0dddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6d18 │ │ │ │ + bl 0x3e6c28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21bcf647 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf500 │ │ │ │ + bl 0x3bf410 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x11f4b72 │ │ │ │ + blx 0xfeff4a82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl #5 │ │ │ │ + addeq r9, r5, r8, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0df24 │ │ │ │ + bl 0xfec0de34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6d70 │ │ │ │ + bl 0x3e6c80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf558 │ │ │ │ + bl 0x3bf468 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x6f4bca │ │ │ │ + blx 0xfe4f4ada │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr r2 │ │ │ │ + addeq r9, r5, r0, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0df7c │ │ │ │ + bl 0xfec0de8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6dc8 │ │ │ │ + bl 0x3e6cd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf5b0 │ │ │ │ + bl 0x3bf4c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffbf4c20 │ │ │ │ + blx 0x19f4b32 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r8 │ │ │ │ + addeq r9, r5, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0dfd4 │ │ │ │ + bl 0xfec0dee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6e20 │ │ │ │ + bl 0x3e6d30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r0, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf608 │ │ │ │ + bl 0x3bf518 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff0f4c78 │ │ │ │ + blx 0xef4b8a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsl #3 │ │ │ │ + addeq r9, r5, r0, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e02c │ │ │ │ + bl 0xfec0df3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6e78 │ │ │ │ + bl 0x3e6d88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11b4f647 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf660 │ │ │ │ + bl 0x3bf570 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe5f4cd0 │ │ │ │ + blx 0x3f4be2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr #2 │ │ │ │ + addeq r9, r5, r8, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e084 │ │ │ │ + bl 0xfec0df94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6ed0 │ │ │ │ + bl 0x3e6de0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf6b8 │ │ │ │ + bl 0x3bf5c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1af4d28 │ │ │ │ + blx 0xff8f4c38 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r5], r0 │ │ │ │ + addeq r9, r5, r0, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e0dc │ │ │ │ + bl 0xfec0dfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6f28 │ │ │ │ + bl 0x3e6e38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf710 │ │ │ │ + bl 0x3bf620 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff4d80 │ │ │ │ + blx 0xfedf4c90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror r0 │ │ │ │ + addeq r9, r5, r8, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e134 │ │ │ │ + bl 0xfec0e044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6f80 │ │ │ │ + bl 0x3e6e90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf768 │ │ │ │ + bl 0x3bf678 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x4f4dd8 │ │ │ │ + blx 0xfe2f4ce8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr #32 │ │ │ │ + addeq r9, r5, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e18c │ │ │ │ + bl 0xfec0e09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6fd8 │ │ │ │ + bl 0x3e6ee8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf7c0 │ │ │ │ + bl 0x3bf6d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e4f79a │ │ │ │ + blx 0x17f4d40 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr #31 │ │ │ │ + strheq r9, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e1e4 │ │ │ │ + bl 0xfec0e0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7030 │ │ │ │ + bl 0x3e6f40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf818 │ │ │ │ + bl 0x3bf728 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b8f79a │ │ │ │ + blx 0xcf4d98 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror pc │ │ │ │ + addeq r9, r5, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e23c │ │ │ │ + bl 0xfec0e14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7088 │ │ │ │ + bl 0x3e6f98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b4f641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf870 │ │ │ │ + bl 0x3bf780 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf98cf79a │ │ │ │ + blx 0x1f4df0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl pc │ │ │ │ + addeq r9, r5, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e294 │ │ │ │ + bl 0xfec0e1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e70e0 │ │ │ │ + bl 0x3e6ff0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf8c8 │ │ │ │ + bl 0x3bf7d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf960f79a │ │ │ │ + @ instruction: 0xf9d8f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr #29 │ │ │ │ + @ instruction: 0x00858fb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e2ec │ │ │ │ + bl 0xfec0e1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7138 │ │ │ │ + bl 0x3e7048 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71bcf641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf920 │ │ │ │ + bl 0x3bf830 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf934f79a │ │ │ │ + @ instruction: 0xf9acf79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror #28 │ │ │ │ + addeq r8, r5, r8, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e344 │ │ │ │ + bl 0xfec0e254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7190 │ │ │ │ + bl 0x3e70a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf978 │ │ │ │ + bl 0x3bf888 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf908f79a │ │ │ │ + @ instruction: 0xf980f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl lr │ │ │ │ + addeq r8, r5, r0, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e39c │ │ │ │ + bl 0xfec0e2ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e71e8 │ │ │ │ + bl 0x3e70f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf9d0 │ │ │ │ + bl 0x3bf8e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8dcf79a │ │ │ │ + @ instruction: 0xf954f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00858db8 │ │ │ │ + addeq r8, r5, r8, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e3f4 │ │ │ │ + bl 0xfec0e304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7240 │ │ │ │ + bl 0x3e7150 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfa28 │ │ │ │ + bl 0x3bf938 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b0f79a │ │ │ │ + @ instruction: 0xf928f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror #26 │ │ │ │ + addeq r8, r5, r0, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e44c │ │ │ │ + bl 0xfec0e35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7298 │ │ │ │ + bl 0x3e71a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, ip, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfa80 │ │ │ │ + bl 0x3bf990 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf884f79a │ │ │ │ + @ instruction: 0xf8fcf79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl #26 │ │ │ │ + strdeq r8, [r5], r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e4a4 │ │ │ │ + bl 0xfec0e3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e72f0 │ │ │ │ + bl 0x3e7200 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfad8 │ │ │ │ + bl 0x3bf9e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf858f79a │ │ │ │ + @ instruction: 0xf8d0f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00858cb0 │ │ │ │ + addeq r8, r5, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e4fc │ │ │ │ + bl 0xfec0e40c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7348 │ │ │ │ + bl 0x3e7258 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfb30 │ │ │ │ + bl 0x3bfa40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf82cf79a │ │ │ │ + @ instruction: 0xf8a4f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr ip │ │ │ │ + addeq r8, r5, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e554 │ │ │ │ + bl 0xfec0e464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e73a0 │ │ │ │ + bl 0x3e72b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfb88 │ │ │ │ + bl 0x3bfa98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf800f79a │ │ │ │ + @ instruction: 0xf878f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl #24 │ │ │ │ + strdeq r8, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e5ac │ │ │ │ + bl 0xfec0e4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e73f8 │ │ │ │ + bl 0x3e7308 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfbe0 │ │ │ │ + bl 0x3bfaf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd4f799 │ │ │ │ + @ instruction: 0xf84cf79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr #23 │ │ │ │ + umulleq r8, r5, r8, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e604 │ │ │ │ + bl 0xfec0e514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7450 │ │ │ │ + bl 0x3e7360 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfc38 │ │ │ │ + bl 0x3bfb48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa8f799 │ │ │ │ + @ instruction: 0xf820f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr fp │ │ │ │ + addeq r8, r5, r0, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e65c │ │ │ │ + bl 0xfec0e56c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e74a8 │ │ │ │ + bl 0x3e73b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a4f641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfc90 │ │ │ │ + bl 0x3bfba0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff7cf799 │ │ │ │ + @ instruction: 0xfff4f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r8, [r5], r8 @ │ │ │ │ + addeq r8, r5, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e6b4 │ │ │ │ + bl 0xfec0e5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7500 │ │ │ │ + bl 0x3e7410 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfce8 │ │ │ │ + bl 0x3bfbf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff50f799 │ │ │ │ + @ instruction: 0xffc8f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsr #21 │ │ │ │ + umulleq r8, r5, r0, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e70c │ │ │ │ + bl 0xfec0e61c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7558 │ │ │ │ + bl 0x3e7468 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51acf641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfd40 │ │ │ │ + bl 0x3bfc50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff24f799 │ │ │ │ + @ instruction: 0xff9cf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr #20 │ │ │ │ + addeq r8, r5, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e764 │ │ │ │ + bl 0xfec0e674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e75b0 │ │ │ │ + bl 0x3e74c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfd98 │ │ │ │ + bl 0x3bfca8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr8, cr9, {4} │ │ │ │ + @ instruction: 0xff70f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r8, [r5], r0 │ │ │ │ + addeq r8, r5, r0, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e7bc │ │ │ │ + bl 0xfec0e6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7608 │ │ │ │ + bl 0x3e7518 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfdf0 │ │ │ │ + bl 0x3bfd00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr12, cr9, {4} @ │ │ │ │ + @ instruction: 0xff44f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r8, r5, r8, r9 │ │ │ │ + addeq r8, r5, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e814 │ │ │ │ + bl 0xfec0e724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7660 │ │ │ │ + bl 0x3e7570 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfe48 │ │ │ │ + bl 0x3bfd58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr0, cr9, {4} @ │ │ │ │ + @ instruction: 0xff18f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr #18 │ │ │ │ + addeq r8, r5, r0, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e86c │ │ │ │ + bl 0xfec0e77c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e76b8 │ │ │ │ + bl 0x3e75c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, ip, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfea0 │ │ │ │ + bl 0x3bfdb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr4, cr9, {4} │ │ │ │ + mcr2 7, 7, pc, cr12, cr9, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror #17 │ │ │ │ + ldrdeq r8, [r5], r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e8c4 │ │ │ │ + bl 0xfec0e7d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7710 │ │ │ │ + bl 0x3e7620 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 96), r2 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfef8 │ │ │ │ + bl 0x3bfe08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr8, cr9, {4} @ │ │ │ │ + mcr2 7, 6, pc, cr0, cr9, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r8, r5, r0, r8 │ │ │ │ + addeq r8, r5, r0, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e91c │ │ │ │ + bl 0xfec0e82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7768 │ │ │ │ + bl 0x3e7678 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bff50 │ │ │ │ + bl 0x3bfe60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr12, cr9, {4} │ │ │ │ + mrc2 7, 4, pc, cr4, cr9, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr r8 │ │ │ │ + addeq r8, r5, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e974 │ │ │ │ + bl 0xfec0e884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e77c0 │ │ │ │ + bl 0x3e76d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 104), r2 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bffa8 │ │ │ │ + bl 0x3bfeb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #612]! @ 0x264 │ │ │ │ + mcr2 7, 3, pc, cr8, cr9, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror #15 │ │ │ │ + ldrdeq r8, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e9cc │ │ │ │ + bl 0xfec0e8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7818 │ │ │ │ + bl 0x3e7728 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01acf647 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0000 │ │ │ │ + bl 0x3bff10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #612] @ 0x264 │ │ │ │ + mrc2 7, 1, pc, cr12, cr9, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl #15 │ │ │ │ + addeq r8, r5, r8, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ea24 │ │ │ │ + bl 0xfec0e934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7870 │ │ │ │ + bl 0x3e7780 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0058 │ │ │ │ + bl 0x3bff68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #612] @ 0x264 │ │ │ │ + mrc2 7, 0, pc, cr0, cr9, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsr r7 │ │ │ │ + addeq r8, r5, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ea7c │ │ │ │ + bl 0xfec0e98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e78c8 │ │ │ │ + bl 0x3e77d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c00b0 │ │ │ │ + bl 0x3bffc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #-612]! @ 0xfffffd9c │ │ │ │ + stc2l 7, cr15, [r4, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r8, [r5], r8 @ │ │ │ │ + addeq r8, r5, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ead4 │ │ │ │ + bl 0xfec0e9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7920 │ │ │ │ + bl 0x3e7830 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0108 │ │ │ │ + bl 0x3c0018 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #-612] @ 0xfffffd9c │ │ │ │ + ldc2 7, cr15, [r8, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl #13 │ │ │ │ + addeq r8, r5, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0eb2c │ │ │ │ + bl 0xfec0ea3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7978 │ │ │ │ + bl 0x3e7888 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71a4f247 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0160 │ │ │ │ + bl 0x3c0070 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-612] @ 0xfffffd9c │ │ │ │ + stc2 7, cr15, [ip, #612] @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr #12 │ │ │ │ + addeq r8, r5, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0eb84 │ │ │ │ + bl 0xfec0ea94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e79d0 │ │ │ │ + bl 0x3e78e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_fiq, r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c01b8 │ │ │ │ + bl 0x3c00c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #612 @ 0x264 │ │ │ │ + stc2l 7, cr15, [r0, #-612]! @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r8, [r5], r0 │ │ │ │ + addeq r8, r5, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ebdc │ │ │ │ + bl 0xfec0eaec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7a28 │ │ │ │ + bl 0x3e7938 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0210 │ │ │ │ + bl 0x3c0120 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #612 @ 0x264 │ │ │ │ + ldc2 7, cr15, [r4, #-612]! @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror r5 │ │ │ │ + addeq r8, r5, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ec34 │ │ │ │ + bl 0xfec0eb44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7a80 │ │ │ │ + bl 0x3e7990 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0268 │ │ │ │ + bl 0x3c0178 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {153} @ 0x99 │ │ │ │ + stc2 7, cr15, [r8, #-612] @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsr #10 │ │ │ │ + addeq r8, r5, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ec8c │ │ │ │ + bl 0xfec0eb9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7ad8 │ │ │ │ + bl 0x3e79e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c02c0 │ │ │ │ + bl 0x3c01d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], #-612 @ 0xfffffd9c │ │ │ │ + ldc2l 7, cr15, [ip], {153} @ 0x99 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr #9 │ │ │ │ + @ instruction: 0x008585b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ece4 │ │ │ │ + bl 0xfec0ebf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7b30 │ │ │ │ + bl 0x3e7a40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0318 │ │ │ │ + bl 0x3c0228 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #-612 @ 0xfffffd9c │ │ │ │ + ldc2 7, cr15, [r0], #612 @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror r4 │ │ │ │ + addeq r8, r5, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ed3c │ │ │ │ + bl 0xfec0ec4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7b88 │ │ │ │ + bl 0x3e7a98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0370 │ │ │ │ + bl 0x3c0280 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {153} @ 0x99 │ │ │ │ + stc2 7, cr15, [r4], {153} @ 0x99 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl r4 │ │ │ │ + addeq r8, r5, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ed94 │ │ │ │ + bl 0xfec0eca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7be0 │ │ │ │ + bl 0x3e7af0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 96), r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c03c8 │ │ │ │ + bl 0x3c02d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff8f5a36 │ │ │ │ + mrrc2 7, 9, pc, r8, cr9 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr #7 │ │ │ │ + @ instruction: 0x008584b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0edec │ │ │ │ + bl 0xfec0ecfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7c38 │ │ │ │ + bl 0x3e7b48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0420 │ │ │ │ + bl 0x3c0330 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfedf5a8e │ │ │ │ + stc2 7, cr15, [ip], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror #6 │ │ │ │ + addeq r8, r5, r8, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ee44 │ │ │ │ + bl 0xfec0ed54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7c90 │ │ │ │ + bl 0x3e7ba0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0478 │ │ │ │ + bl 0x3c0388 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe2f5ae6 │ │ │ │ + stc2 7, cr15, [r0], {153} @ 0x99 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl r3 │ │ │ │ + addeq r8, r5, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ee9c │ │ │ │ + bl 0xfec0edac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7ce8 │ │ │ │ + bl 0x3e7bf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c04d0 │ │ │ │ + bl 0x3c03e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x17f5b3e │ │ │ │ + blx 0xff5f5a4e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008582b8 │ │ │ │ + addeq r8, r5, r8, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0eef4 │ │ │ │ + bl 0xfec0ee04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7d40 │ │ │ │ + bl 0x3e7c50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0528 │ │ │ │ + bl 0x3c0438 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xcf5b96 │ │ │ │ + blx 0xfeaf5aa6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror #4 │ │ │ │ + addeq r8, r5, r0, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ef4c │ │ │ │ + bl 0xfec0ee5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7d98 │ │ │ │ + bl 0x3e7ca8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0580 │ │ │ │ + bl 0x3c0490 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1f5bee │ │ │ │ + blx 0x1ff5afe │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl #4 │ │ │ │ + strdeq r8, [r5], r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0efa4 │ │ │ │ + bl 0xfec0eeb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7df0 │ │ │ │ + bl 0x3e7d00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c05d8 │ │ │ │ + bl 0x3c04e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff6f5c44 │ │ │ │ + blx 0x14f5b56 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008581b0 │ │ │ │ + addeq r8, r5, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0effc │ │ │ │ + bl 0xfec0ef0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7e48 │ │ │ │ + bl 0x3e7d58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0630 │ │ │ │ + bl 0x3c0540 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfebf5c9c │ │ │ │ + blx 0x9f5bae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr r1 │ │ │ │ + addeq r8, r5, r8, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f054 │ │ │ │ + bl 0xfec0ef64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7ea0 │ │ │ │ + bl 0x3e7db0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0688 │ │ │ │ + bl 0x3c0598 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe0f5cf4 │ │ │ │ + blx 0xffef5c04 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl #2 │ │ │ │ + strdeq r8, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f0ac │ │ │ │ + bl 0xfec0efbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7ef8 │ │ │ │ + bl 0x3e7e08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 104), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c06e0 │ │ │ │ + bl 0x3c05f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x15f5d4c │ │ │ │ + blx 0xff3f5c5c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr #1 │ │ │ │ + umulleq r8, r5, r8, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f104 │ │ │ │ + bl 0xfec0f014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7f50 │ │ │ │ + bl 0x3e7e60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0738 │ │ │ │ + bl 0x3c0648 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xaf5da4 │ │ │ │ + blx 0xfe8f5cb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr r0 │ │ │ │ + addeq r8, r5, r0, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f15c │ │ │ │ + bl 0xfec0f06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7fa8 │ │ │ │ + bl 0x3e7eb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0790 │ │ │ │ + bl 0x3c06a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9fcf799 │ │ │ │ + blx 0x1df5d0c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r8 │ │ │ │ + addeq r8, r5, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f1b4 │ │ │ │ + bl 0xfec0f0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8000 │ │ │ │ + bl 0x3e7f10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c07e8 │ │ │ │ + bl 0x3c06f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d0f799 │ │ │ │ + blx 0x12f5d64 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr #31 │ │ │ │ + umulleq r8, r5, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f20c │ │ │ │ + bl 0xfec0f11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8058 │ │ │ │ + bl 0x3e7f68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31bcf649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0840 │ │ │ │ + bl 0x3c0750 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a4f799 │ │ │ │ + blx 0x7f5dbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr #30 │ │ │ │ + addeq r8, r5, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f264 │ │ │ │ + bl 0xfec0f174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e80b0 │ │ │ │ + bl 0x3e7fc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0898 │ │ │ │ + bl 0x3c07a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf978f799 │ │ │ │ + @ instruction: 0xf9f0f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r0 │ │ │ │ + addeq r7, r5, r0, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f2bc │ │ │ │ + bl 0xfec0f1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8108 │ │ │ │ + bl 0x3e8018 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c08f0 │ │ │ │ + bl 0x3c0800 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf94cf799 │ │ │ │ + @ instruction: 0xf9c4f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r8, lr │ │ │ │ + addeq r7, r5, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f314 │ │ │ │ + bl 0xfec0f224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8160 │ │ │ │ + bl 0x3e8070 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0948 │ │ │ │ + bl 0x3c0858 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf920f799 │ │ │ │ + @ instruction: 0xf998f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr #28 │ │ │ │ + addeq r7, r5, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f36c │ │ │ │ + bl 0xfec0f27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e81b8 │ │ │ │ + bl 0x3e80c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c09a0 │ │ │ │ + bl 0x3c08b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f4f799 │ │ │ │ + @ instruction: 0xf96cf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror #27 │ │ │ │ + ldrdeq r7, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f3c4 │ │ │ │ + bl 0xfec0f2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8210 │ │ │ │ + bl 0x3e8120 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c09f8 │ │ │ │ + bl 0x3c0908 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c8f799 │ │ │ │ + @ instruction: 0xf940f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r0, sp │ │ │ │ + addeq r7, r5, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f41c │ │ │ │ + bl 0xfec0f32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8268 │ │ │ │ + bl 0x3e8178 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0a50 │ │ │ │ + bl 0x3c0960 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf89cf799 │ │ │ │ + @ instruction: 0xf914f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr sp │ │ │ │ + addeq r7, r5, r8, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f474 │ │ │ │ + bl 0xfec0f384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e82c0 │ │ │ │ + bl 0x3e81d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0aa8 │ │ │ │ + bl 0x3c09b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf870f799 │ │ │ │ + @ instruction: 0xf8e8f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, ror #25 │ │ │ │ + ldrdeq r7, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f4cc │ │ │ │ + bl 0xfec0f3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8318 │ │ │ │ + bl 0x3e8228 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0b00 │ │ │ │ + bl 0x3c0a10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf844f799 │ │ │ │ + @ instruction: 0xf8bcf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsl #25 │ │ │ │ + addeq r7, r5, r8, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f524 │ │ │ │ + bl 0xfec0f434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8370 │ │ │ │ + bl 0x3e8280 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0b58 │ │ │ │ + bl 0x3c0a68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf818f799 │ │ │ │ + @ instruction: 0xf890f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr ip │ │ │ │ + addeq r7, r5, r0, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f57c │ │ │ │ + bl 0xfec0f48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e83c8 │ │ │ │ + bl 0x3e82d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0bb0 │ │ │ │ + bl 0x3c0ac0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffecf798 │ │ │ │ + @ instruction: 0xf864f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r5], r8 │ │ │ │ + addeq r7, r5, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f5d4 │ │ │ │ + bl 0xfec0f4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8420 │ │ │ │ + bl 0x3e8330 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0c08 │ │ │ │ + bl 0x3c0b18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc0f798 │ │ │ │ + @ instruction: 0xf838f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl #23 │ │ │ │ + addeq r7, r5, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f62c │ │ │ │ + bl 0xfec0f53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8478 │ │ │ │ + bl 0x3e8388 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0c60 │ │ │ │ + bl 0x3c0b70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff94f798 │ │ │ │ + @ instruction: 0xf80cf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr #22 │ │ │ │ + addeq r7, r5, r8, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f684 │ │ │ │ + bl 0xfec0f594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e84d0 │ │ │ │ + bl 0x3e83e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 96), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0cb8 │ │ │ │ + bl 0x3c0bc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff68f798 │ │ │ │ + @ instruction: 0xffe0f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r5], r0 │ │ │ │ + addeq r7, r5, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f6dc │ │ │ │ + bl 0xfec0f5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8528 │ │ │ │ + bl 0x3e8438 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0d10 │ │ │ │ + bl 0x3c0c20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff3cf798 │ │ │ │ + @ instruction: 0xffb4f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror sl │ │ │ │ + addeq r7, r5, r8, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f734 │ │ │ │ + bl 0xfec0f644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8580 │ │ │ │ + bl 0x3e8490 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11acf649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0d68 │ │ │ │ + bl 0x3c0c78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff10f798 │ │ │ │ + @ instruction: 0xff88f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr #20 │ │ │ │ + addeq r7, r5, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f78c │ │ │ │ + bl 0xfec0f69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e85d8 │ │ │ │ + bl 0x3e84e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0dc0 │ │ │ │ + bl 0x3c0cd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr4, cr8, {4} @ │ │ │ │ + @ instruction: 0xff5cf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr #19 │ │ │ │ + @ instruction: 0x00857ab8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f7e4 │ │ │ │ + bl 0xfec0f6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8630 │ │ │ │ + bl 0x3e8540 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21b4f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0e18 │ │ │ │ + bl 0x3c0d28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr8, cr8, {4} │ │ │ │ + @ instruction: 0xff30f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, ror r9 │ │ │ │ + addeq r7, r5, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f83c │ │ │ │ + bl 0xfec0f74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8688 │ │ │ │ + bl 0x3e8598 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0e70 │ │ │ │ + bl 0x3c0d80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr12, cr8, {4} @ │ │ │ │ + @ instruction: 0xff04f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsl r9 │ │ │ │ + addeq r7, r5, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f894 │ │ │ │ + bl 0xfec0f7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e86e0 │ │ │ │ + bl 0x3e85f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0ec8 │ │ │ │ + bl 0x3c0dd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr0, cr8, {4} @ │ │ │ │ + mrc2 7, 6, pc, cr8, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr #17 │ │ │ │ + @ instruction: 0x008579b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f8ec │ │ │ │ + bl 0xfec0f7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8738 │ │ │ │ + bl 0x3e8648 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 104), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0f20 │ │ │ │ + bl 0x3c0e30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr4, cr8, {4} │ │ │ │ + mcr2 7, 5, pc, cr12, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror #16 │ │ │ │ + addeq r7, r5, r8, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f944 │ │ │ │ + bl 0xfec0f854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8790 │ │ │ │ + bl 0x3e86a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0f78 │ │ │ │ + bl 0x3c0e88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr8, cr8, {4} @ │ │ │ │ + mcr2 7, 4, pc, cr0, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl r8 │ │ │ │ + addeq r7, r5, r0, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f99c │ │ │ │ + bl 0xfec0f8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e87e8 │ │ │ │ + bl 0x3e86f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0fd0 │ │ │ │ + bl 0x3c0ee0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #608] @ 0x260 │ │ │ │ + mrc2 7, 2, pc, cr4, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008577b8 │ │ │ │ + addeq r7, r5, r8, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f9f4 │ │ │ │ + bl 0xfec0f904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8840 │ │ │ │ + bl 0x3e8750 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, ip, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1028 │ │ │ │ + bl 0x3c0f38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #608]! @ 0x260 │ │ │ │ + mcr2 7, 1, pc, cr8, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, ror #14 │ │ │ │ + addeq r7, r5, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fa4c │ │ │ │ + bl 0xfec0f95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8898 │ │ │ │ + bl 0x3e87a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 96), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1080 │ │ │ │ + bl 0x3c0f90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #608] @ 0x260 │ │ │ │ + ldc2l 7, cr15, [ip, #608]! @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsl #14 │ │ │ │ + strdeq r7, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0faa4 │ │ │ │ + bl 0xfec0f9b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e88f0 │ │ │ │ + bl 0x3e8800 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c10d8 │ │ │ │ + bl 0x3c0fe8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-608] @ 0xfffffda0 │ │ │ │ + ldc2l 7, cr15, [r0, #608] @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008576b0 │ │ │ │ + addeq r7, r5, r0, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fafc │ │ │ │ + bl 0xfec0fa0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8948 │ │ │ │ + bl 0x3e8858 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1130 │ │ │ │ + bl 0x3c1040 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-608]! @ 0xfffffda0 │ │ │ │ + stc2 7, cr15, [r4, #608]! @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr r6 │ │ │ │ + addeq r7, r5, r8, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fb54 │ │ │ │ + bl 0xfec0fa64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e89a0 │ │ │ │ + bl 0x3e88b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1188 │ │ │ │ + bl 0x3c1098 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-608] @ 0xfffffda0 │ │ │ │ + ldc2l 7, cr15, [r8, #-608]! @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl #12 │ │ │ │ + strdeq r7, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fbac │ │ │ │ + bl 0xfec0fabc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e89f8 │ │ │ │ + bl 0x3e8908 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c11e0 │ │ │ │ + bl 0x3c10f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], {152} @ 0x98 │ │ │ │ + stc2l 7, cr15, [ip, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr #11 │ │ │ │ + umulleq r7, r5, r8, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fc04 │ │ │ │ + bl 0xfec0fb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8a50 │ │ │ │ + bl 0x3e8960 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1238 │ │ │ │ + bl 0x3c1148 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #608 @ 0x260 │ │ │ │ + stc2 7, cr15, [r0, #-608]! @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr r5 │ │ │ │ + addeq r7, r5, r0, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fc5c │ │ │ │ + bl 0xfec0fb6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8aa8 │ │ │ │ + bl 0x3e89b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r0, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1290 │ │ │ │ + bl 0x3c11a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ + ldc2l 7, cr15, [r4], #608 @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r8 │ │ │ │ + addeq r7, r5, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fcb4 │ │ │ │ + bl 0xfec0fbc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8b00 │ │ │ │ + bl 0x3e8a10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c12e8 │ │ │ │ + bl 0x3c11f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r0, cr8 @ │ │ │ │ + stc2l 7, cr15, [r8], {152} @ 0x98 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr #9 │ │ │ │ + umulleq r7, r5, r0, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fd0c │ │ │ │ + bl 0xfec0fc1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8b58 │ │ │ │ + bl 0x3e8a68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1340 │ │ │ │ + bl 0x3c1250 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #-608 @ 0xfffffda0 │ │ │ │ + ldc2 7, cr15, [ip], {152} @ 0x98 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr #8 │ │ │ │ + addeq r7, r5, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fd64 │ │ │ │ + bl 0xfec0fc74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8bb0 │ │ │ │ + bl 0x3e8ac0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1398 │ │ │ │ + bl 0x3c12a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffef6a02 │ │ │ │ + ldc2l 7, cr15, [r0], #-608 @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r0 │ │ │ │ + addeq r7, r5, r0, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fdbc │ │ │ │ + bl 0xfec0fccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8c08 │ │ │ │ + bl 0x3e8b18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b4f64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c13f0 │ │ │ │ + bl 0x3c1300 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3f6a5a │ │ │ │ + mcrr2 7, 9, pc, r4, cr8 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r8, r3 │ │ │ │ + addeq r7, r5, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fe14 │ │ │ │ + bl 0xfec0fd24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8c60 │ │ │ │ + bl 0x3e8b70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41bcf64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1448 │ │ │ │ + bl 0x3c1358 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8f6ab2 │ │ │ │ + ldc2 7, cr15, [r8], {152} @ 0x98 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr #6 │ │ │ │ + addeq r7, r5, r0, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fe6c │ │ │ │ + bl 0xfec0fd7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8cb8 │ │ │ │ + bl 0x3e8bc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c14a0 │ │ │ │ + bl 0x3c13b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1df6b0a │ │ │ │ + blx 0xffbf6a1a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror #5 │ │ │ │ + ldrdeq r7, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fec4 │ │ │ │ + bl 0xfec0fdd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8d10 │ │ │ │ + bl 0x3e8c20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c14f8 │ │ │ │ + bl 0x3c1408 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12f6b62 │ │ │ │ + blx 0xff0f6a72 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r0, r2 │ │ │ │ + addeq r7, r5, r0, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ff1c │ │ │ │ + bl 0xfec0fe2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8d68 │ │ │ │ + bl 0x3e8c78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1550 │ │ │ │ + bl 0x3c1460 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x7f6bba │ │ │ │ + blx 0xfe5f6aca │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr r2 │ │ │ │ + addeq r7, r5, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ff74 │ │ │ │ + bl 0xfec0fe84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8dc0 │ │ │ │ + bl 0x3e8cd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c15a8 │ │ │ │ + bl 0x3c14b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffcf6c10 │ │ │ │ + blx 0x1af6b22 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, ror #3 │ │ │ │ + ldrdeq r7, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ffcc │ │ │ │ + bl 0xfec0fedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8e18 │ │ │ │ + bl 0x3e8d28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1600 │ │ │ │ + bl 0x3c1510 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff1f6c68 │ │ │ │ + blx 0xff6b7a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsl #3 │ │ │ │ + addeq r7, r5, r8, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10024 │ │ │ │ + bl 0xfec0ff34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8e70 │ │ │ │ + bl 0x3e8d80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1658 │ │ │ │ + bl 0x3c1568 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe6f6cc0 │ │ │ │ + blx 0x4f6bd2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr r1 │ │ │ │ + addeq r7, r5, r0, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1007c │ │ │ │ + bl 0xfec0ff8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8ec8 │ │ │ │ + bl 0x3e8dd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c16b0 │ │ │ │ + bl 0x3c15c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1bf6d18 │ │ │ │ + blx 0xff9f6c28 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r5], r8 │ │ │ │ + addeq r7, r5, r8, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec100d4 │ │ │ │ + bl 0xfec0ffe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8f20 │ │ │ │ + bl 0x3e8e30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1708 │ │ │ │ + bl 0x3c1618 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x10f6d70 │ │ │ │ + blx 0xfeef6c80 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl #1 │ │ │ │ + addeq r7, r5, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1012c │ │ │ │ + bl 0xfec1003c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8f78 │ │ │ │ + bl 0x3e8e88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1760 │ │ │ │ + bl 0x3c1670 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x5f6dc8 │ │ │ │ + blx 0xfe3f6cd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr #32 │ │ │ │ + addeq r7, r5, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10184 │ │ │ │ + bl 0xfec10094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8fd0 │ │ │ │ + bl 0x3e8ee0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c17b8 │ │ │ │ + bl 0x3c16c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e8f798 │ │ │ │ + blx 0x18f6d30 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r5], r0 │ │ │ │ + addeq r7, r5, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec101dc │ │ │ │ + bl 0xfec100ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9028 │ │ │ │ + bl 0x3e8f38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r8, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1810 │ │ │ │ + bl 0x3c1720 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9bcf798 │ │ │ │ + blx 0xdf6d88 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror pc │ │ │ │ + addeq r7, r5, r8, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10234 │ │ │ │ + bl 0xfec10144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9080 │ │ │ │ + bl 0x3e8f90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 108), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1868 │ │ │ │ + bl 0x3c1778 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf990f798 │ │ │ │ + blx 0x2f6de0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr #30 │ │ │ │ + addeq r7, r5, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1028c │ │ │ │ + bl 0xfec1019c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e90d8 │ │ │ │ + bl 0x3e8fe8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c18c0 │ │ │ │ + bl 0x3c17d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf964f798 │ │ │ │ + @ instruction: 0xf9dcf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr #29 │ │ │ │ + @ instruction: 0x00856fb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec102e4 │ │ │ │ + bl 0xfec101f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9130 │ │ │ │ + bl 0x3e9040 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1918 │ │ │ │ + bl 0x3c1828 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf938f798 │ │ │ │ + @ instruction: 0xf9b0f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror lr │ │ │ │ + addeq r6, r5, r0, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1033c │ │ │ │ + bl 0xfec1024c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9188 │ │ │ │ + bl 0x3e9098 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11bcf645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1970 │ │ │ │ + bl 0x3c1880 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf90cf798 │ │ │ │ + @ instruction: 0xf984f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl lr │ │ │ │ + addeq r6, r5, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10394 │ │ │ │ + bl 0xfec102a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e91e0 │ │ │ │ + bl 0x3e90f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c19c8 │ │ │ │ + bl 0x3c18d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e0f798 │ │ │ │ + @ instruction: 0xf958f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr #27 │ │ │ │ + @ instruction: 0x00856eb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec103ec │ │ │ │ + bl 0xfec102fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9238 │ │ │ │ + bl 0x3e9148 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1a20 │ │ │ │ + bl 0x3c1930 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b4f798 │ │ │ │ + @ instruction: 0xf92cf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror #26 │ │ │ │ + addeq r6, r5, r8, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10444 │ │ │ │ + bl 0xfec10354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9290 │ │ │ │ + bl 0x3e91a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1a78 │ │ │ │ + bl 0x3c1988 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf888f798 │ │ │ │ + @ instruction: 0xf900f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl sp │ │ │ │ + addeq r6, r5, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1049c │ │ │ │ + bl 0xfec103ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e92e8 │ │ │ │ + bl 0x3e91f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1ad0 │ │ │ │ + bl 0x3c19e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf85cf798 │ │ │ │ + @ instruction: 0xf8d4f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00856cb8 │ │ │ │ + addeq r6, r5, r8, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec104f4 │ │ │ │ + bl 0xfec10404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9340 │ │ │ │ + bl 0x3e9250 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1b28 │ │ │ │ + bl 0x3c1a38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf830f798 │ │ │ │ + @ instruction: 0xf8a8f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror #24 │ │ │ │ + addeq r6, r5, r0, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1054c │ │ │ │ + bl 0xfec1045c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9398 │ │ │ │ + bl 0x3e92a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a4f245 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1b80 │ │ │ │ + bl 0x3c1a90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf804f798 │ │ │ │ + @ instruction: 0xf87cf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl #24 │ │ │ │ + strdeq r6, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec105a4 │ │ │ │ + bl 0xfec104b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e93f0 │ │ │ │ + bl 0x3e9300 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R8_fiq, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1bd8 │ │ │ │ + bl 0x3c1ae8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd8f797 │ │ │ │ + @ instruction: 0xf850f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00856bb0 │ │ │ │ + addeq r6, r5, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec105fc │ │ │ │ + bl 0xfec1050c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9448 │ │ │ │ + bl 0x3e9358 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71acf245 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1c30 │ │ │ │ + bl 0x3c1b40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffacf797 │ │ │ │ + @ instruction: 0xf824f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr fp │ │ │ │ + addeq r6, r5, r8, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10654 │ │ │ │ + bl 0xfec10564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e94a0 │ │ │ │ + bl 0x3e93b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1c88 │ │ │ │ + bl 0x3c1b98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff80f797 │ │ │ │ + @ instruction: 0xfff8f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl #22 │ │ │ │ + strdeq r6, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec106ac │ │ │ │ + bl 0xfec105bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e94f8 │ │ │ │ + bl 0x3e9408 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b4f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1ce0 │ │ │ │ + bl 0x3c1bf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff54f797 │ │ │ │ + @ instruction: 0xffccf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsr #21 │ │ │ │ + umulleq r6, r5, r8, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10704 │ │ │ │ + bl 0xfec10614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9550 │ │ │ │ + bl 0x3e9460 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1d38 │ │ │ │ + bl 0x3c1c48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff28f797 │ │ │ │ + @ instruction: 0xffa0f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr sl │ │ │ │ + addeq r6, r5, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1075c │ │ │ │ + bl 0xfec1066c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e95a8 │ │ │ │ + bl 0x3e94b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1d90 │ │ │ │ + bl 0x3c1ca0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr12, cr7, {4} │ │ │ │ + @ instruction: 0xff74f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r5], r8 │ │ │ │ + addeq r6, r5, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec107b4 │ │ │ │ + bl 0xfec106c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9600 │ │ │ │ + bl 0x3e9510 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1de8 │ │ │ │ + bl 0x3c1cf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr0, cr7, {4} │ │ │ │ + @ instruction: 0xff48f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr #19 │ │ │ │ + umulleq r6, r5, r0, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1080c │ │ │ │ + bl 0xfec1071c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9658 │ │ │ │ + bl 0x3e9568 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 96), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1e40 │ │ │ │ + bl 0x3c1d50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr4, cr7, {4} @ │ │ │ │ + @ instruction: 0xff1cf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr #18 │ │ │ │ + addeq r6, r5, r8, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10864 │ │ │ │ + bl 0xfec10774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e96b0 │ │ │ │ + bl 0x3e95c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1e98 │ │ │ │ + bl 0x3c1da8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr8, cr7, {4} │ │ │ │ + mrc2 7, 7, pc, cr0, cr7, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r5], r0 │ │ │ │ + addeq r6, r5, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec108bc │ │ │ │ + bl 0xfec107cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9708 │ │ │ │ + bl 0x3e9618 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 104), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1ef0 │ │ │ │ + bl 0x3c1e00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr12, cr7, {4} @ │ │ │ │ + mcr2 7, 6, pc, cr4, cr7, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r5, r8, r8 │ │ │ │ + addeq r6, r5, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10914 │ │ │ │ + bl 0xfec10824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9760 │ │ │ │ + bl 0x3e9670 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrcs pc, lr, #4 @ │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1f48 │ │ │ │ + bl 0x3c1e58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr0, cr7, {4} @ │ │ │ │ + mrc2 7, 4, pc, cr8, cr7, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr #16 │ │ │ │ + addeq r6, r5, r0, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1096c │ │ │ │ + bl 0xfec1087c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e97b8 │ │ │ │ + bl 0x3e96c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_usr, lr │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1fa0 │ │ │ │ + bl 0x3c1eb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #604]! @ 0x25c │ │ │ │ + mcr2 7, 3, pc, cr12, cr7, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror #15 │ │ │ │ + ldrdeq r6, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec109c4 │ │ │ │ + bl 0xfec108d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9810 │ │ │ │ + bl 0x3e9720 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1ff8 │ │ │ │ + bl 0x3c1f08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #604] @ 0x25c │ │ │ │ + mcr2 7, 2, pc, cr0, cr7, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r5, r0, r7 │ │ │ │ + addeq r6, r5, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10a1c │ │ │ │ + bl 0xfec1092c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9868 │ │ │ │ + bl 0x3e9778 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2050 │ │ │ │ + bl 0x3c1f60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #604] @ 0x25c │ │ │ │ + mrc2 7, 0, pc, cr4, cr7, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsr r7 │ │ │ │ + addeq r6, r5, r8, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10a74 │ │ │ │ + bl 0xfec10984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e98c0 │ │ │ │ + bl 0x3e97d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c20a8 │ │ │ │ + bl 0x3c1fb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-604]! @ 0xfffffda4 │ │ │ │ + stc2l 7, cr15, [r8, #604]! @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror #13 │ │ │ │ + ldrdeq r6, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10acc │ │ │ │ + bl 0xfec109dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9918 │ │ │ │ + bl 0x3e9828 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2100 │ │ │ │ + bl 0x3c2010 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-604] @ 0xfffffda4 │ │ │ │ + ldc2 7, cr15, [ip, #604]! @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl #13 │ │ │ │ + addeq r6, r5, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10b24 │ │ │ │ + bl 0xfec10a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9970 │ │ │ │ + bl 0x3e9880 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2158 │ │ │ │ + bl 0x3c2068 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-604] @ 0xfffffda4 │ │ │ │ + ldc2 7, cr15, [r0, #604] @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr r6 │ │ │ │ + addeq r6, r5, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10b7c │ │ │ │ + bl 0xfec10a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e99c8 │ │ │ │ + bl 0x3e98d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c21b0 │ │ │ │ + bl 0x3c20c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #604 @ 0x25c │ │ │ │ + stc2l 7, cr15, [r4, #-604]! @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r5], r8 │ │ │ │ + addeq r6, r5, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10bd4 │ │ │ │ + bl 0xfec10ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9a20 │ │ │ │ + bl 0x3e9930 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2208 │ │ │ │ + bl 0x3c2118 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], {151} @ 0x97 │ │ │ │ + ldc2 7, cr15, [r8, #-604]! @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl #11 │ │ │ │ + addeq r6, r5, r0, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10c2c │ │ │ │ + bl 0xfec10b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9a78 │ │ │ │ + bl 0x3e9988 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2260 │ │ │ │ + bl 0x3c2170 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {151} @ 0x97 │ │ │ │ + stc2 7, cr15, [ip, #-604] @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsr #10 │ │ │ │ + addeq r6, r5, r8, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10c84 │ │ │ │ + bl 0xfec10b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9ad0 │ │ │ │ + bl 0x3e99e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c22b8 │ │ │ │ + bl 0x3c21c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #-604 @ 0xfffffda4 │ │ │ │ + stc2l 7, cr15, [r0], #604 @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r5], r0 │ │ │ │ + addeq r6, r5, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10cdc │ │ │ │ + bl 0xfec10bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9b28 │ │ │ │ + bl 0x3e9a38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2310 │ │ │ │ + bl 0x3c2220 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #-604 @ 0xfffffda4 │ │ │ │ + ldc2 7, cr15, [r4], #604 @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror r4 │ │ │ │ + addeq r6, r5, r8, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10d34 │ │ │ │ + bl 0xfec10c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9b80 │ │ │ │ + bl 0x3e9a90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2368 │ │ │ │ + bl 0x3c2278 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {151} @ 0x97 │ │ │ │ + stc2 7, cr15, [r8], {151} @ 0x97 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr #8 │ │ │ │ + addeq r6, r5, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10d8c │ │ │ │ + bl 0xfec10c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9bd8 │ │ │ │ + bl 0x3e9ae8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c23c0 │ │ │ │ + bl 0x3c22d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff9f7a26 │ │ │ │ + mrrc2 7, 9, pc, ip, cr7 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr #7 │ │ │ │ + @ instruction: 0x008564b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10de4 │ │ │ │ + bl 0xfec10cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9c30 │ │ │ │ + bl 0x3e9b40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2418 │ │ │ │ + bl 0x3c2328 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeef7a7e │ │ │ │ + ldc2 7, cr15, [r0], #-604 @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror r3 │ │ │ │ + addeq r6, r5, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10e3c │ │ │ │ + bl 0xfec10d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9c88 │ │ │ │ + bl 0x3e9b98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2470 │ │ │ │ + bl 0x3c2380 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe3f7ad6 │ │ │ │ + stc2 7, cr15, [r4], {151} @ 0x97 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl r3 │ │ │ │ + addeq r6, r5, r8, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10e94 │ │ │ │ + bl 0xfec10da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9ce0 │ │ │ │ + bl 0x3e9bf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71b8f242 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c24c8 │ │ │ │ + bl 0x3c23d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x18f7b2e │ │ │ │ + blx 0xff6f7a3e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr #5 │ │ │ │ + @ instruction: 0x008563b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10eec │ │ │ │ + bl 0xfec10dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9d38 │ │ │ │ + bl 0x3e9c48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2520 │ │ │ │ + bl 0x3c2430 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xdf7b86 │ │ │ │ + blx 0xfebf7a96 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror #4 │ │ │ │ + addeq r6, r5, r8, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10f44 │ │ │ │ + bl 0xfec10e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9d90 │ │ │ │ + bl 0x3e9ca0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r0, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2578 │ │ │ │ + bl 0x3c2488 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2f7bde │ │ │ │ + blx 0xfe0f7aee │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl r2 │ │ │ │ + addeq r6, r5, r0, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10f9c │ │ │ │ + bl 0xfec10eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9de8 │ │ │ │ + bl 0x3e9cf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c25d0 │ │ │ │ + bl 0x3c24e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff7f7c34 │ │ │ │ + blx 0x15f7b46 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008561b8 │ │ │ │ + addeq r6, r5, r8, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10ff4 │ │ │ │ + bl 0xfec10f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9e40 │ │ │ │ + bl 0x3e9d50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2628 │ │ │ │ + bl 0x3c2538 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfecf7c8c │ │ │ │ + blx 0xaf7b9e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror #2 │ │ │ │ + addeq r6, r5, r0, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1104c │ │ │ │ + bl 0xfec10f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9e98 │ │ │ │ + bl 0x3e9da8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 100), r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2680 │ │ │ │ + bl 0x3c2590 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe1f7ce4 │ │ │ │ + blx 0xffff7bf4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl #2 │ │ │ │ + strdeq r6, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec110a4 │ │ │ │ + bl 0xfec10fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9ef0 │ │ │ │ + bl 0x3e9e00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrmi pc, r2, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c26d8 │ │ │ │ + bl 0x3c25e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x16f7d3c │ │ │ │ + blx 0xff4f7c4c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq r6, [r5], r0 │ │ │ │ + addeq r6, r5, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec110fc │ │ │ │ + bl 0xfec1100c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9f48 │ │ │ │ + bl 0x3e9e58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R12_usr, r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2730 │ │ │ │ + bl 0x3c2640 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xbf7d94 │ │ │ │ + blx 0xfe9f7ca4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr r0 │ │ │ │ + addeq r6, r5, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11154 │ │ │ │ + bl 0xfec11064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9fa0 │ │ │ │ + bl 0x3e9eb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51a8f242 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2788 │ │ │ │ + bl 0x3c2698 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xf7dec │ │ │ │ + blx 0x1ef7cfc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0 │ │ │ │ + strdeq r6, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec111ac │ │ │ │ + bl 0xfec110bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9ff8 │ │ │ │ + bl 0x3e9f08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c27e0 │ │ │ │ + bl 0x3c26f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d4f797 │ │ │ │ + blx 0x13f7d54 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr #31 │ │ │ │ + umulleq r6, r5, r8, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11204 │ │ │ │ + bl 0xfec11114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea050 │ │ │ │ + bl 0x3e9f60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r4, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2838 │ │ │ │ + bl 0x3c2748 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a8f797 │ │ │ │ + blx 0x8f7dac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr pc │ │ │ │ + addeq r6, r5, r0, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1125c │ │ │ │ + bl 0xfec1116c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea0a8 │ │ │ │ + bl 0x3e9fb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2890 │ │ │ │ + bl 0x3c27a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf97cf797 │ │ │ │ + @ instruction: 0xf9f4f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r8 │ │ │ │ + addeq r5, r5, r8, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec112b4 │ │ │ │ + bl 0xfec111c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea100 │ │ │ │ + bl 0x3ea010 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c28e8 │ │ │ │ + bl 0x3c27f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf950f797 │ │ │ │ + @ instruction: 0xf9c8f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr #29 │ │ │ │ + umulleq r5, r5, r0, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1130c │ │ │ │ + bl 0xfec1121c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea158 │ │ │ │ + bl 0x3ea068 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 108), r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2940 │ │ │ │ + bl 0x3c2850 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf924f797 │ │ │ │ + @ instruction: 0xf99cf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr #28 │ │ │ │ + addeq r5, r5, r8, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11364 │ │ │ │ + bl 0xfec11274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea1b0 │ │ │ │ + bl 0x3ea0c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2998 │ │ │ │ + bl 0x3c28a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f8f797 │ │ │ │ + @ instruction: 0xf970f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r0 │ │ │ │ + addeq r5, r5, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec113bc │ │ │ │ + bl 0xfec112cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea208 │ │ │ │ + bl 0x3ea118 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_fiq, r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c29f0 │ │ │ │ + bl 0x3c2900 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ccf797 │ │ │ │ + @ instruction: 0xf944f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r8, sp @ │ │ │ │ + addeq r5, r5, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11414 │ │ │ │ + bl 0xfec11324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea260 │ │ │ │ + bl 0x3ea170 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvs pc, r2, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2a48 │ │ │ │ + bl 0x3c2958 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a0f797 │ │ │ │ + @ instruction: 0xf918f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr #26 │ │ │ │ + addeq r5, r5, r0, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1146c │ │ │ │ + bl 0xfec1137c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea2b8 │ │ │ │ + bl 0x3ea1c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2aa0 │ │ │ │ + bl 0x3c29b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf874f797 │ │ │ │ + @ instruction: 0xf8ecf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, ror #25 │ │ │ │ + ldrdeq r5, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec114c4 │ │ │ │ + bl 0xfec113d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea310 │ │ │ │ + bl 0x3ea220 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r0, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2af8 │ │ │ │ + bl 0x3c2a08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf848f797 │ │ │ │ + @ instruction: 0xf8c0f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r0, ip @ │ │ │ │ + addeq r5, r5, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1151c │ │ │ │ + bl 0xfec1142c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea368 │ │ │ │ + bl 0x3ea278 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2b50 │ │ │ │ + bl 0x3c2a60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf81cf797 │ │ │ │ + @ instruction: 0xf894f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr ip │ │ │ │ + addeq r5, r5, r8, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11574 │ │ │ │ + bl 0xfec11484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea3c0 │ │ │ │ + bl 0x3ea2d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2ba8 │ │ │ │ + bl 0x3c2ab8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff0f796 │ │ │ │ + @ instruction: 0xf868f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror #23 │ │ │ │ + ldrdeq r5, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec115cc │ │ │ │ + bl 0xfec114dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea418 │ │ │ │ + bl 0x3ea328 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2c00 │ │ │ │ + bl 0x3c2b10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc4f796 │ │ │ │ + @ instruction: 0xf83cf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl #23 │ │ │ │ + addeq r5, r5, r8, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11624 │ │ │ │ + bl 0xfec11534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea470 │ │ │ │ + bl 0x3ea380 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, r8, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2c58 │ │ │ │ + bl 0x3c2b68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff98f796 │ │ │ │ + @ instruction: 0xf810f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr fp │ │ │ │ + addeq r5, r5, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1167c │ │ │ │ + bl 0xfec1158c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea4c8 │ │ │ │ + bl 0x3ea3d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2cb0 │ │ │ │ + bl 0x3c2bc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff6cf796 │ │ │ │ + @ instruction: 0xffe4f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], r8 │ │ │ │ + addeq r5, r5, r8, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec116d4 │ │ │ │ + bl 0xfec115e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea520 │ │ │ │ + bl 0x3ea430 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2d08 │ │ │ │ + bl 0x3c2c18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff40f796 │ │ │ │ + @ instruction: 0xffb8f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsl #21 │ │ │ │ + addeq r5, r5, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1172c │ │ │ │ + bl 0xfec1163c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea578 │ │ │ │ + bl 0x3ea488 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2d60 │ │ │ │ + bl 0x3c2c70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff14f796 │ │ │ │ + @ instruction: 0xff8cf796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr #20 │ │ │ │ + addeq r5, r5, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11784 │ │ │ │ + bl 0xfec11694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea5d0 │ │ │ │ + bl 0x3ea4e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2db8 │ │ │ │ + bl 0x3c2cc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr8, cr6, {4} @ │ │ │ │ + @ instruction: 0xff60f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], r0 │ │ │ │ + addeq r5, r5, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec117dc │ │ │ │ + bl 0xfec116ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea628 │ │ │ │ + bl 0x3ea538 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2e10 │ │ │ │ + bl 0x3c2d20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr12, cr6, {4} │ │ │ │ + @ instruction: 0xff34f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, ror r9 │ │ │ │ + addeq r5, r5, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11834 │ │ │ │ + bl 0xfec11744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea680 │ │ │ │ + bl 0x3ea590 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2e68 │ │ │ │ + bl 0x3c2d78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr0, cr6, {4} │ │ │ │ + @ instruction: 0xff08f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr #18 │ │ │ │ + addeq r5, r5, r0, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1188c │ │ │ │ + bl 0xfec1179c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea6d8 │ │ │ │ + bl 0x3ea5e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2ec0 │ │ │ │ + bl 0x3c2dd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr4, cr6, {4} @ │ │ │ │ + mrc2 7, 6, pc, cr12, cr6, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr #17 │ │ │ │ + @ instruction: 0x008559b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec118e4 │ │ │ │ + bl 0xfec117f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea730 │ │ │ │ + bl 0x3ea640 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2f18 │ │ │ │ + bl 0x3c2e28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr8, cr6, {4} │ │ │ │ + mrc2 7, 5, pc, cr0, cr6, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror r8 │ │ │ │ + addeq r5, r5, r0, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1193c │ │ │ │ + bl 0xfec1184c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea788 │ │ │ │ + bl 0x3ea698 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2f70 │ │ │ │ + bl 0x3c2e80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr12, cr6, {4} @ │ │ │ │ + mcr2 7, 4, pc, cr4, cr6, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl r8 │ │ │ │ + addeq r5, r5, r8, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11994 │ │ │ │ + bl 0xfec118a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea7e0 │ │ │ │ + bl 0x3ea6f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2fc8 │ │ │ │ + bl 0x3c2ed8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #600]! @ 0x258 │ │ │ │ + mrc2 7, 2, pc, cr8, cr6, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr #15 │ │ │ │ + @ instruction: 0x008558b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec119ec │ │ │ │ + bl 0xfec118fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea838 │ │ │ │ + bl 0x3ea748 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3020 │ │ │ │ + bl 0x3c2f30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #600]! @ 0x258 │ │ │ │ + mcr2 7, 1, pc, cr12, cr6, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, ror #14 │ │ │ │ + addeq r5, r5, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11a44 │ │ │ │ + bl 0xfec11954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea890 │ │ │ │ + bl 0x3ea7a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3078 │ │ │ │ + bl 0x3c2f88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #600] @ 0x258 │ │ │ │ + mcr2 7, 0, pc, cr0, cr6, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsl r7 │ │ │ │ + addeq r5, r5, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11a9c │ │ │ │ + bl 0xfec119ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea8e8 │ │ │ │ + bl 0x3ea7f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c30d0 │ │ │ │ + bl 0x3c2fe0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-600] @ 0xfffffda8 │ │ │ │ + ldc2l 7, cr15, [r4, #600] @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008556b8 │ │ │ │ + addeq r5, r5, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11af4 │ │ │ │ + bl 0xfec11a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea940 │ │ │ │ + bl 0x3ea850 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3128 │ │ │ │ + bl 0x3c3038 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #-600]! @ 0xfffffda8 │ │ │ │ + stc2 7, cr15, [r8, #600]! @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror #12 │ │ │ │ + addeq r5, r5, r0, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11b4c │ │ │ │ + bl 0xfec11a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea998 │ │ │ │ + bl 0x3ea8a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3180 │ │ │ │ + bl 0x3c3090 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ + ldc2l 7, cr15, [ip, #-600]! @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl #12 │ │ │ │ + strdeq r5, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11ba4 │ │ │ │ + bl 0xfec11ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea9f0 │ │ │ │ + bl 0x3ea900 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 108), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c31d8 │ │ │ │ + bl 0x3c30e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], {150} @ 0x96 │ │ │ │ + ldc2l 7, cr15, [r0, #-600] @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008555b0 │ │ │ │ + addeq r5, r5, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11bfc │ │ │ │ + bl 0xfec11b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaa48 │ │ │ │ + bl 0x3ea958 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3230 │ │ │ │ + bl 0x3c3140 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #600 @ 0x258 │ │ │ │ + stc2 7, cr15, [r4, #-600]! @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr r5 │ │ │ │ + addeq r5, r5, r8, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11c54 │ │ │ │ + bl 0xfec11b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaaa0 │ │ │ │ + bl 0x3ea9b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3288 │ │ │ │ + bl 0x3c3198 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {150} @ 0x96 │ │ │ │ + ldc2l 7, cr15, [r8], #600 @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsl #10 │ │ │ │ + strdeq r5, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11cac │ │ │ │ + bl 0xfec11bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaaf8 │ │ │ │ + bl 0x3eaa08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c32e0 │ │ │ │ + bl 0x3c31f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r4, cr6 @ │ │ │ │ + stc2l 7, cr15, [ip], {150} @ 0x96 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr #9 │ │ │ │ + umulleq r5, r5, r8, r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11d04 │ │ │ │ + bl 0xfec11c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eab50 │ │ │ │ + bl 0x3eaa60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 100), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3338 │ │ │ │ + bl 0x3c3248 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #-600 @ 0xfffffda8 │ │ │ │ + stc2 7, cr15, [r0], #600 @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr r4 │ │ │ │ + addeq r5, r5, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11d5c │ │ │ │ + bl 0xfec11c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaba8 │ │ │ │ + bl 0x3eaab8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01a4f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3390 │ │ │ │ + bl 0x3c32a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffff89f2 │ │ │ │ + ldc2l 7, cr15, [r4], #-600 @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r8 │ │ │ │ + addeq r5, r5, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11db4 │ │ │ │ + bl 0xfec11cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eac00 │ │ │ │ + bl 0x3eab10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_fiq, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c33e8 │ │ │ │ + bl 0x3c32f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff4f8a4a │ │ │ │ + mcrr2 7, 9, pc, r8, cr6 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr #7 │ │ │ │ + umulleq r5, r5, r0, r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11e0c │ │ │ │ + bl 0xfec11d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eac58 │ │ │ │ + bl 0x3eab68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3440 │ │ │ │ + bl 0x3c3350 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe9f8aa2 │ │ │ │ + ldc2 7, cr15, [ip], {150} @ 0x96 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr #6 │ │ │ │ + addeq r5, r5, r8, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11e64 │ │ │ │ + bl 0xfec11d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eacb0 │ │ │ │ + bl 0x3eabc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_usr, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3498 │ │ │ │ + bl 0x3c33a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1ef8afa │ │ │ │ + blx 0xffcf8a0a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r0 │ │ │ │ + addeq r5, r5, r0, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11ebc │ │ │ │ + bl 0xfec11dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ead08 │ │ │ │ + bl 0x3eac18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c34f0 │ │ │ │ + bl 0x3c3400 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x13f8b52 │ │ │ │ + blx 0xff1f8a62 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r8, r2 @ │ │ │ │ + addeq r5, r5, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11f14 │ │ │ │ + bl 0xfec11e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ead60 │ │ │ │ + bl 0x3eac70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsmi pc, lr, #4 @ │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3548 │ │ │ │ + bl 0x3c3458 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x8f8baa │ │ │ │ + blx 0xfe6f8aba │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr #4 │ │ │ │ + addeq r5, r5, r0, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11f6c │ │ │ │ + bl 0xfec11e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eadb8 │ │ │ │ + bl 0x3eacc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c35a0 │ │ │ │ + bl 0x3c34b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffdf8c00 │ │ │ │ + blx 0x1bf8b12 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, ror #3 │ │ │ │ + ldrdeq r5, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11fc4 │ │ │ │ + bl 0xfec11ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eae10 │ │ │ │ + bl 0x3ead20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c35f8 │ │ │ │ + bl 0x3c3508 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff2f8c58 │ │ │ │ + blx 0x10f8b6a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r0, r1 @ │ │ │ │ + addeq r5, r5, r0, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1201c │ │ │ │ + bl 0xfec11f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eae68 │ │ │ │ + bl 0x3ead78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3650 │ │ │ │ + bl 0x3c3560 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe7f8cb0 │ │ │ │ + blx 0x5f8bc2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr r1 │ │ │ │ + addeq r5, r5, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12074 │ │ │ │ + bl 0xfec11f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaec0 │ │ │ │ + bl 0x3eadd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c36a8 │ │ │ │ + bl 0x3c35b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1cf8d08 │ │ │ │ + blx 0xffaf8c18 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror #1 │ │ │ │ + ldrdeq r5, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec120cc │ │ │ │ + bl 0xfec11fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaf18 │ │ │ │ + bl 0x3eae28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3700 │ │ │ │ + bl 0x3c3610 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x11f8d60 │ │ │ │ + blx 0xfeff8c70 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl #1 │ │ │ │ + addeq r5, r5, r8, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12124 │ │ │ │ + bl 0xfec12034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaf70 │ │ │ │ + bl 0x3eae80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 108), r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3758 │ │ │ │ + bl 0x3c3668 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x6f8db8 │ │ │ │ + blx 0xfe4f8cc8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr r0 │ │ │ │ + addeq r5, r5, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1217c │ │ │ │ + bl 0xfec1208c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eafc8 │ │ │ │ + bl 0x3eaed8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c37b0 │ │ │ │ + bl 0x3c36c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9ecf796 │ │ │ │ + blx 0x19f8d20 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r5], r8 │ │ │ │ + addeq r5, r5, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec121d4 │ │ │ │ + bl 0xfec120e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb020 │ │ │ │ + bl 0x3eaf30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3808 │ │ │ │ + bl 0x3c3718 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c0f796 │ │ │ │ + blx 0xef8d78 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsl #31 │ │ │ │ + addeq r5, r5, r0, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1222c │ │ │ │ + bl 0xfec1213c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb078 │ │ │ │ + bl 0x3eaf88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3860 │ │ │ │ + bl 0x3c3770 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf994f796 │ │ │ │ + blx 0x3f8dd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsr #30 │ │ │ │ + addeq r5, r5, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12284 │ │ │ │ + bl 0xfec12194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb0d0 │ │ │ │ + bl 0x3eafe0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c38b8 │ │ │ │ + bl 0x3c37c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf968f796 │ │ │ │ + @ instruction: 0xf9e0f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r5], r0 │ │ │ │ + addeq r4, r5, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec122dc │ │ │ │ + bl 0xfec121ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb128 │ │ │ │ + bl 0x3eb038 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11b8f646 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3910 │ │ │ │ + bl 0x3c3820 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf93cf796 │ │ │ │ + @ instruction: 0xf9b4f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, ror lr │ │ │ │ + addeq r4, r5, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12334 │ │ │ │ + bl 0xfec12244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb180 │ │ │ │ + bl 0x3eb090 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3968 │ │ │ │ + bl 0x3c3878 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf910f796 │ │ │ │ + @ instruction: 0xf988f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsr #28 │ │ │ │ + addeq r4, r5, r0, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1238c │ │ │ │ + bl 0xfec1229c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb1d8 │ │ │ │ + bl 0x3eb0e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c39c0 │ │ │ │ + bl 0x3c38d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e4f796 │ │ │ │ + @ instruction: 0xf95cf796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, asr #27 │ │ │ │ + @ instruction: 0x00854eb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec123e4 │ │ │ │ + bl 0xfec122f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb230 │ │ │ │ + bl 0x3eb140 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3a18 │ │ │ │ + bl 0x3c3928 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b8f796 │ │ │ │ + @ instruction: 0xf930f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, ror sp │ │ │ │ + addeq r4, r5, r0, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1243c │ │ │ │ + bl 0xfec1234c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb288 │ │ │ │ + bl 0x3eb198 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3a70 │ │ │ │ + bl 0x3c3980 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf88cf796 │ │ │ │ + @ instruction: 0xf904f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsl sp │ │ │ │ + addeq r4, r5, r8, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12494 │ │ │ │ + bl 0xfec123a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb2e0 │ │ │ │ + bl 0x3eb1f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a8f24e │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3ac8 │ │ │ │ + bl 0x3c39d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf860f796 │ │ │ │ + @ instruction: 0xf8d8f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, asr #25 │ │ │ │ + @ instruction: 0x00854db0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec124ec │ │ │ │ + bl 0xfec123fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb338 │ │ │ │ + bl 0x3eb248 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_fiq, lr │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3b20 │ │ │ │ + bl 0x3c3a30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf834f796 │ │ │ │ + @ instruction: 0xf8acf796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, ror #24 │ │ │ │ + addeq r4, r5, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12544 │ │ │ │ + bl 0xfec12454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb390 │ │ │ │ + bl 0x3eb2a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3b78 │ │ │ │ + bl 0x3c3a88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf808f796 │ │ │ │ + @ instruction: 0xf880f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsl ip │ │ │ │ + addeq r4, r5, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1259c │ │ │ │ + bl 0xfec124ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb3e8 │ │ │ │ + bl 0x3eb2f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3bd0 │ │ │ │ + bl 0x3c3ae0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffdcf795 │ │ │ │ + @ instruction: 0xf854f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00854bb8 │ │ │ │ + addeq r4, r5, r8, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec125f4 │ │ │ │ + bl 0xfec12504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb440 │ │ │ │ + bl 0x3eb350 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 100), r6 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3c28 │ │ │ │ + bl 0x3c3b38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb0f795 │ │ │ │ + @ instruction: 0xf828f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, ror #22 │ │ │ │ + addeq r4, r5, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1264c │ │ │ │ + bl 0xfec1255c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb498 │ │ │ │ + bl 0x3eb3a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3c80 │ │ │ │ + bl 0x3c3b90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff84f795 │ │ │ │ + @ instruction: 0xfffcf795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsl #22 │ │ │ │ + strdeq r4, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec126a4 │ │ │ │ + bl 0xfec125b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb4f0 │ │ │ │ + bl 0x3eb400 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3cd8 │ │ │ │ + bl 0x3c3be8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff58f795 │ │ │ │ + @ instruction: 0xffd0f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00854ab0 │ │ │ │ + addeq r4, r5, r0, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec126fc │ │ │ │ + bl 0xfec1260c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb548 │ │ │ │ + bl 0x3eb458 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3d30 │ │ │ │ + bl 0x3c3c40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff2cf795 │ │ │ │ + @ instruction: 0xffa4f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, asr sl │ │ │ │ + addeq r4, r5, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12754 │ │ │ │ + bl 0xfec12664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb5a0 │ │ │ │ + bl 0x3eb4b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R12_fiq, r6 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3d88 │ │ │ │ + bl 0x3c3c98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff00f795 │ │ │ │ + @ instruction: 0xff78f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsl #20 │ │ │ │ + strdeq r4, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec127ac │ │ │ │ + bl 0xfec126bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb5f8 │ │ │ │ + bl 0x3eb508 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrseq pc, r6, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3de0 │ │ │ │ + bl 0x3c3cf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr4, cr5, {4} │ │ │ │ + @ instruction: 0xff4cf795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsr #19 │ │ │ │ + umulleq r4, r5, r8, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12804 │ │ │ │ + bl 0xfec12714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb650 │ │ │ │ + bl 0x3eb560 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3e38 │ │ │ │ + bl 0x3c3d48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr8, cr5, {4} @ │ │ │ │ + @ instruction: 0xff20f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, asr r9 │ │ │ │ + addeq r4, r5, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1285c │ │ │ │ + bl 0xfec1276c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb6a8 │ │ │ │ + bl 0x3eb5b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrvs pc, r6, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3e90 │ │ │ │ + bl 0x3c3da0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr12, cr5, {4} │ │ │ │ + mrc2 7, 7, pc, cr4, cr5, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r5], r8 │ │ │ │ + addeq r4, r5, r8, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec128b4 │ │ │ │ + bl 0xfec127c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb700 │ │ │ │ + bl 0x3eb610 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R12_usr, r6 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3ee8 │ │ │ │ + bl 0x3c3df8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr0, cr5, {4} │ │ │ │ + mcr2 7, 6, pc, cr8, cr5, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsr #17 │ │ │ │ + umulleq r4, r5, r0, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1290c │ │ │ │ + bl 0xfec1281c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb758 │ │ │ │ + bl 0x3eb668 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71a8f246 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3f40 │ │ │ │ + bl 0x3c3e50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr4, cr5, {4} @ │ │ │ │ + mrc2 7, 4, pc, cr12, cr5, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, asr #16 │ │ │ │ + addeq r4, r5, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12964 │ │ │ │ + bl 0xfec12874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb7b0 │ │ │ │ + bl 0x3eb6c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3f98 │ │ │ │ + bl 0x3c3ea8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #596]! @ 0x254 │ │ │ │ + mrc2 7, 3, pc, cr0, cr5, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r5], r0 │ │ │ │ + addeq r4, r5, r0, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec129bc │ │ │ │ + bl 0xfec128cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb808 │ │ │ │ + bl 0x3eb718 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3ff0 │ │ │ │ + bl 0x3c3f00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #596] @ 0x254 │ │ │ │ + mcr2 7, 2, pc, cr4, cr5, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r5, r8, r7 │ │ │ │ + addeq r4, r5, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12a14 │ │ │ │ + bl 0xfec12924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb860 │ │ │ │ + bl 0x3eb770 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c4048 │ │ │ │ + bl 0x3c3f58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #596]! @ 0x254 │ │ │ │ + mrc2 7, 0, pc, cr8, cr5, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, asr #14 │ │ │ │ + addeq r4, r5, r0, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12a6c │ │ │ │ + bl 0xfec1297c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb8b8 │ │ │ │ + bl 0x3eb7c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, ip, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c40a0 │ │ │ │ + bl 0x3c3fb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-596]! @ 0xfffffdac │ │ │ │ + stc2l 7, cr15, [ip, #596]! @ 0x254 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, ror #13 │ │ │ │ + ldrdeq r4, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12ac4 │ │ │ │ + bl 0xfec129d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb910 │ │ │ │ + bl 0x3eb820 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R8_usr, r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c40f8 │ │ │ │ + bl 0x3c4008 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-596] @ 0xfffffdac │ │ │ │ + stc2l 7, cr15, [r0, #596] @ 0x254 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r5, r0, r6 │ │ │ │ + addeq r4, r5, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12b1c │ │ │ │ + bl 0xfec12a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1d54 │ │ │ │ - bl 0x3bf148 │ │ │ │ + bl 0x3e1c64 │ │ │ │ + bl 0x3bf058 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dfd50 │ │ │ │ + bl 0x3dfc60 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d19, d0, d0[4] │ │ │ │ - bl 0x1bbfa4 │ │ │ │ + bl 0x1bbeb4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-596] @ 0xfffffdac │ │ │ │ + ldc2 7, cr15, [r0, #596] @ 0x254 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r6, lsr r6 │ │ │ │ + addeq r4, r5, r6, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12b7c │ │ │ │ + bl 0xfec12a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1db4 │ │ │ │ - bl 0x3bf1a8 │ │ │ │ + bl 0x3e1cc4 │ │ │ │ + bl 0x3bf0b8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dfdb0 │ │ │ │ + bl 0x3dfcc0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d19, d16, d0[5] │ │ │ │ - bl 0x1bc004 │ │ │ │ + bl 0x1bbf14 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #596 @ 0x254 │ │ │ │ + stc2l 7, cr15, [r0, #-596]! @ 0xfffffdac │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r5], r6 │ │ │ │ + addeq r4, r5, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12bdc │ │ │ │ + bl 0xfec12aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1e14 │ │ │ │ - bl 0x3bf208 │ │ │ │ + bl 0x3e1d24 │ │ │ │ + bl 0x3bf118 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dfe10 │ │ │ │ + bl 0x3dfd20 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d20, d0, d0[6] │ │ │ │ - bl 0x1bc064 │ │ │ │ + bl 0x1bbf74 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], #596 @ 0x254 │ │ │ │ + ldc2 7, cr15, [r0, #-596]! @ 0xfffffdac │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r6, ror r5 │ │ │ │ + addeq r4, r5, r6, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12c3c │ │ │ │ + bl 0xfec12b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eba88 │ │ │ │ + bl 0x3eb998 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, ip, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c4270 │ │ │ │ + bl 0x3c4180 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], {149} @ 0x95 │ │ │ │ + stc2 7, cr15, [r4, #-596] @ 0xfffffdac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsl r5 │ │ │ │ + addeq r4, r5, r8, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12c94 │ │ │ │ + bl 0xfec12ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ebae0 │ │ │ │ + bl 0x3eb9f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c42c8 │ │ │ │ + bl 0x3c41d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], #-596 @ 0xfffffdac │ │ │ │ + ldc2l 7, cr15, [r8], {149} @ 0x95 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, asr #9 │ │ │ │ + @ instruction: 0x008545b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12cec │ │ │ │ + bl 0xfec12bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ebb38 │ │ │ │ + bl 0x3eba48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r4, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c4320 │ │ │ │ + bl 0x3c4230 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #-596 @ 0xfffffdac │ │ │ │ + stc2 7, cr15, [ip], #596 @ 0x254 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, ror #8 │ │ │ │ + addeq r4, r5, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12d44 │ │ │ │ + bl 0xfec12c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1f7c │ │ │ │ - bl 0x3bf370 │ │ │ │ + bl 0x3e1e8c │ │ │ │ + bl 0x3bf280 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dff78 │ │ │ │ + bl 0x3dfe88 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vsra.s64 d20, d4, #64 │ │ │ │ - bl 0x1bc1c8 │ │ │ │ + bl 0x1bc0d8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {149} @ 0x95 │ │ │ │ + ldc2l 7, cr15, [ip], #-596 @ 0xfffffdac │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsl #8 │ │ │ │ + strdeq r4, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12da4 │ │ │ │ + bl 0xfec12cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1fdc │ │ │ │ - bl 0x3bf3d0 │ │ │ │ + bl 0x3e1eec │ │ │ │ + bl 0x3bf2e0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dffd8 │ │ │ │ + bl 0x3dfee8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ - bl 0x1bc228 │ │ │ │ + bl 0x1bc138 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xff5f9a3e │ │ │ │ + mcrr2 7, 9, pc, ip, cr5 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsr #7 │ │ │ │ + umulleq r4, r5, lr, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12e04 │ │ │ │ + bl 0xfec12d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e203c │ │ │ │ - bl 0x3bf430 │ │ │ │ + bl 0x3e1f4c │ │ │ │ + bl 0x3bf340 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0038 │ │ │ │ + bl 0x3dff48 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ - bl 0x1bc288 │ │ │ │ + bl 0x1bc198 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfe9f9a9e │ │ │ │ + ldc2 7, cr15, [ip], {149} @ 0x95 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, asr #6 │ │ │ │ + addeq r4, r5, lr, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12e64 │ │ │ │ + bl 0xfec12d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e209c │ │ │ │ - bl 0x3bf490 │ │ │ │ + bl 0x3e1fac │ │ │ │ + bl 0x3bf3a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0098 │ │ │ │ + bl 0x3dffa8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vaddw.s8 q11, q0, d16 │ │ │ │ - bl 0x1bc2e8 │ │ │ │ + bl 0x1bc1f8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x1df9afe │ │ │ │ + blx 0xffbf9a0e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, ror #5 │ │ │ │ + ldrdeq r4, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12ec4 │ │ │ │ + bl 0xfec12dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e20fc │ │ │ │ - bl 0x3bf4f0 │ │ │ │ + bl 0x3e200c │ │ │ │ + bl 0x3bf400 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e00f8 │ │ │ │ + bl 0x3e0008 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ - bl 0x1bc348 │ │ │ │ + bl 0x1bc258 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x11f9b5e │ │ │ │ + blx 0xfeff9a6e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsl #5 │ │ │ │ + addeq r4, r5, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12f24 │ │ │ │ + bl 0xfec12e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e215c │ │ │ │ - bl 0x3bf550 │ │ │ │ + bl 0x3e206c │ │ │ │ + bl 0x3bf460 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0158 │ │ │ │ + bl 0x3e0068 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vaddw.s8 q9, q8, d4 │ │ │ │ - bl 0x1bc3a8 │ │ │ │ + bl 0x1bc2b8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x5f9bbe │ │ │ │ + blx 0xfe3f9ace │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsr #4 │ │ │ │ + addeq r4, r5, lr, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12f84 │ │ │ │ + bl 0xfec12e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e21bc │ │ │ │ - bl 0x3bf5b0 │ │ │ │ + bl 0x3e20cc │ │ │ │ + bl 0x3bf4c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e01b8 │ │ │ │ + bl 0x3e00c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vaddw.s8 q9, q0, d0 │ │ │ │ - bl 0x1bc408 │ │ │ │ + bl 0x1bc318 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xff9f9c1c │ │ │ │ + blx 0x17f9b2e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, asr #3 │ │ │ │ + @ instruction: 0x008542be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12fe4 │ │ │ │ + bl 0xfec12ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e221c │ │ │ │ - bl 0x3bf610 │ │ │ │ + bl 0x3e212c │ │ │ │ + bl 0x3bf520 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0218 │ │ │ │ + bl 0x3e0128 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ - bl 0x1bc468 │ │ │ │ + bl 0x1bc378 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfedf9c7c │ │ │ │ + blx 0xbf9b8e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, ror #2 │ │ │ │ + addeq r4, r5, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13044 │ │ │ │ + bl 0xfec12f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e227c │ │ │ │ - bl 0x3bf670 │ │ │ │ + bl 0x3e218c │ │ │ │ + bl 0x3bf580 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0278 │ │ │ │ + bl 0x3e0188 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ - bl 0x1bc4c8 │ │ │ │ + bl 0x1bc3d8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfe1f9cdc │ │ │ │ + blx 0xffff9bec │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsl #2 │ │ │ │ + strdeq r4, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec130a4 │ │ │ │ + bl 0xfec12fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e22dc │ │ │ │ - bl 0x3bf6d0 │ │ │ │ + bl 0x3e21ec │ │ │ │ + bl 0x3bf5e0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e02d8 │ │ │ │ + bl 0x3e01e8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ - bl 0x1bc528 │ │ │ │ + bl 0x1bc438 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x15f9d3c │ │ │ │ + blx 0xff3f9c4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsr #1 │ │ │ │ + umulleq r4, r5, lr, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13104 │ │ │ │ + bl 0xfec13014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e233c │ │ │ │ - bl 0x3bf730 │ │ │ │ + bl 0x3e224c │ │ │ │ + bl 0x3bf640 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0338 │ │ │ │ + bl 0x3e0248 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d4, d0 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x1bc588 │ │ │ │ + bl 0x1bc498 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x9f9d9c │ │ │ │ + blx 0xfe7f9cac │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, asr #32 │ │ │ │ + addeq r4, r5, lr, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13164 │ │ │ │ + bl 0xfec13074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e239c │ │ │ │ - bl 0x3bf790 │ │ │ │ + bl 0x3e22ac │ │ │ │ + bl 0x3bf6a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0398 │ │ │ │ + bl 0x3e02a8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ - bl 0x1bc5e8 │ │ │ │ + bl 0x1bc4f8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9f4f795 │ │ │ │ + blx 0x1bf9d0c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #31 │ │ │ │ + ldrdeq r4, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec131c4 │ │ │ │ + bl 0xfec130d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e23fc │ │ │ │ - bl 0x3bf7f0 │ │ │ │ + bl 0x3e230c │ │ │ │ + bl 0x3bf700 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e03f8 │ │ │ │ + bl 0x3e0308 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d4, d0 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ - bl 0x1bc648 │ │ │ │ + bl 0x1bc558 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9c4f795 │ │ │ │ + blx 0xff9d6c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #31 │ │ │ │ + addeq r4, r5, lr, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13224 │ │ │ │ + bl 0xfec13134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e245c │ │ │ │ - bl 0x3bf850 │ │ │ │ + bl 0x3e236c │ │ │ │ + bl 0x3bf760 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0458 │ │ │ │ + bl 0x3e0368 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ - bl 0x1bc6a8 │ │ │ │ + bl 0x1bc5b8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf994f795 │ │ │ │ + blx 0x3f9dcc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #30 │ │ │ │ + addeq r4, r5, lr, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13284 │ │ │ │ + bl 0xfec13194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e24bc │ │ │ │ - bl 0x3bf8b0 │ │ │ │ + bl 0x3e23cc │ │ │ │ + bl 0x3bf7c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e04b8 │ │ │ │ + bl 0x3e03c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0x1bc708 │ │ │ │ + bl 0x1bc618 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf964f795 │ │ │ │ + @ instruction: 0xf9dcf795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, asr #29 │ │ │ │ + @ instruction: 0x00853fbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec132e4 │ │ │ │ + bl 0xfec131f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e251c │ │ │ │ - bl 0x3bf910 │ │ │ │ + bl 0x3e242c │ │ │ │ + bl 0x3bf820 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0518 │ │ │ │ + bl 0x3e0428 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ - bl 0x1bc768 │ │ │ │ + bl 0x1bc678 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf934f795 │ │ │ │ + @ instruction: 0xf9acf795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #28 │ │ │ │ + addeq r3, r5, lr, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13344 │ │ │ │ + bl 0xfec13254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e257c │ │ │ │ - bl 0x3bf970 │ │ │ │ + bl 0x3e248c │ │ │ │ + bl 0x3bf880 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0578 │ │ │ │ + bl 0x3e0488 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ - bl 0x1bc7c8 │ │ │ │ + bl 0x1bc6d8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf904f795 │ │ │ │ + @ instruction: 0xf97cf795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #28 │ │ │ │ + strdeq r3, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec133a4 │ │ │ │ + bl 0xfec132b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e25dc │ │ │ │ - bl 0x3bf9d0 │ │ │ │ + bl 0x3e24ec │ │ │ │ + bl 0x3bf8e0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e05d8 │ │ │ │ + bl 0x3e04e8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ - bl 0x1bc828 │ │ │ │ + bl 0x1bc738 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8d4f795 │ │ │ │ + @ instruction: 0xf94cf795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #27 │ │ │ │ + umulleq r3, r5, lr, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13404 │ │ │ │ + bl 0xfec13314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e263c │ │ │ │ - bl 0x3bfa30 │ │ │ │ + bl 0x3e254c │ │ │ │ + bl 0x3bf940 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0638 │ │ │ │ + bl 0x3e0548 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ - bl 0x1bc888 │ │ │ │ + bl 0x1bc798 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8a4f795 │ │ │ │ + @ instruction: 0xf91cf795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, asr #26 │ │ │ │ + addeq r3, r5, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13464 │ │ │ │ + bl 0xfec13374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e269c │ │ │ │ - bl 0x3bfa90 │ │ │ │ + bl 0x3e25ac │ │ │ │ + bl 0x3bf9a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0698 │ │ │ │ + bl 0x3e05a8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vsra.s64 q8, q12, #64 │ │ │ │ - bl 0x1bc8e8 │ │ │ │ + bl 0x1bc7f8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf874f795 │ │ │ │ + @ instruction: 0xf8ecf795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #25 │ │ │ │ + ldrdeq r3, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec134c4 │ │ │ │ + bl 0xfec133d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e26fc │ │ │ │ - bl 0x3bfaf0 │ │ │ │ + bl 0x3e260c │ │ │ │ + bl 0x3bfa00 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e06f8 │ │ │ │ + bl 0x3e0608 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ - bl 0x1bc948 │ │ │ │ + bl 0x1bc858 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf844f795 │ │ │ │ + @ instruction: 0xf8bcf795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #25 │ │ │ │ + addeq r3, r5, lr, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13524 │ │ │ │ + bl 0xfec13434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e275c │ │ │ │ - bl 0x3bfb50 │ │ │ │ + bl 0x3e266c │ │ │ │ + bl 0x3bfa60 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0758 │ │ │ │ + bl 0x3e0668 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ - bl 0x1bc9a8 │ │ │ │ + bl 0x1bc8b8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf814f795 │ │ │ │ + @ instruction: 0xf88cf795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #24 │ │ │ │ + addeq r3, r5, lr, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13584 │ │ │ │ + bl 0xfec13494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e27bc │ │ │ │ - bl 0x3bfbb0 │ │ │ │ + bl 0x3e26cc │ │ │ │ + bl 0x3bfac0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e07b8 │ │ │ │ + bl 0x3e06c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ - bl 0x1bca08 │ │ │ │ + bl 0x1bc918 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xffe4f794 │ │ │ │ + @ instruction: 0xf85cf795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, asr #23 │ │ │ │ + @ instruction: 0x00853cbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec135e4 │ │ │ │ + bl 0xfec134f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e281c │ │ │ │ - bl 0x3bfc10 │ │ │ │ + bl 0x3e272c │ │ │ │ + bl 0x3bfb20 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0818 │ │ │ │ + bl 0x3e0728 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ - bl 0x1bca68 │ │ │ │ + bl 0x1bc978 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xffb4f794 │ │ │ │ + @ instruction: 0xf82cf795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #22 │ │ │ │ + addeq r3, r5, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13644 │ │ │ │ + bl 0xfec13554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e287c │ │ │ │ - bl 0x3bfc70 │ │ │ │ + bl 0x3e278c │ │ │ │ + bl 0x3bfb80 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0878 │ │ │ │ + bl 0x3e0788 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ - bl 0x1bcac8 │ │ │ │ + bl 0x1bc9d8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff84f794 │ │ │ │ + @ instruction: 0xfffcf794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #22 │ │ │ │ + strdeq r3, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec136a4 │ │ │ │ + bl 0xfec135b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e28dc │ │ │ │ - bl 0x3bfcd0 │ │ │ │ + bl 0x3e27ec │ │ │ │ + bl 0x3bfbe0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e08d8 │ │ │ │ + bl 0x3e07e8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ - bl 0x1bcb28 │ │ │ │ + bl 0x1bca38 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff54f794 │ │ │ │ + @ instruction: 0xffccf794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #21 │ │ │ │ + umulleq r3, r5, lr, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13704 │ │ │ │ + bl 0xfec13614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e293c │ │ │ │ - bl 0x3bfd30 │ │ │ │ + bl 0x3e284c │ │ │ │ + bl 0x3bfc40 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0938 │ │ │ │ + bl 0x3e0848 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0x1bcb88 │ │ │ │ + bl 0x1bca98 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff24f794 │ │ │ │ + @ instruction: 0xff9cf794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, asr #20 │ │ │ │ + addeq r3, r5, lr, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13764 │ │ │ │ + bl 0xfec13674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e299c │ │ │ │ - bl 0x3bfd90 │ │ │ │ + bl 0x3e28ac │ │ │ │ + bl 0x3bfca0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0998 │ │ │ │ + bl 0x3e08a8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ - bl 0x1bcbe8 │ │ │ │ + bl 0x1bcaf8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr4, cr4, {4} │ │ │ │ + @ instruction: 0xff6cf794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #19 │ │ │ │ + ldrdeq r3, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec137c4 │ │ │ │ + bl 0xfec136d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e29fc │ │ │ │ - bl 0x3bfdf0 │ │ │ │ + bl 0x3e290c │ │ │ │ + bl 0x3bfd00 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e09f8 │ │ │ │ + bl 0x3e0908 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ - bl 0x1bcc48 │ │ │ │ + bl 0x1bcb58 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr4, cr4, {4} @ │ │ │ │ + @ instruction: 0xff3cf794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #19 │ │ │ │ + addeq r3, r5, lr, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13824 │ │ │ │ + bl 0xfec13734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2a5c │ │ │ │ - bl 0x3bfe50 │ │ │ │ + bl 0x3e296c │ │ │ │ + bl 0x3bfd60 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0a58 │ │ │ │ + bl 0x3e0968 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ - bl 0x1bcca8 │ │ │ │ + bl 0x1bcbb8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr4, cr4, {4} │ │ │ │ + @ instruction: 0xff0cf794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #18 │ │ │ │ + addeq r3, r5, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13884 │ │ │ │ + bl 0xfec13794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2abc │ │ │ │ - bl 0x3bfeb0 │ │ │ │ + bl 0x3e29cc │ │ │ │ + bl 0x3bfdc0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0ab8 │ │ │ │ + bl 0x3e09c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ - bl 0x1bcd08 │ │ │ │ + bl 0x1bcc18 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr4, cr4, {4} @ │ │ │ │ + mrc2 7, 6, pc, cr12, cr4, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, asr #17 │ │ │ │ + @ instruction: 0x008539be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec138e4 │ │ │ │ + bl 0xfec137f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2b1c │ │ │ │ - bl 0x3bff10 │ │ │ │ + bl 0x3e2a2c │ │ │ │ + bl 0x3bfe20 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0b18 │ │ │ │ + bl 0x3e0a28 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ - bl 0x1bcd68 │ │ │ │ + bl 0x1bcc78 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr4, cr4, {4} │ │ │ │ + mcr2 7, 5, pc, cr12, cr4, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #16 │ │ │ │ + addeq r3, r5, lr, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13944 │ │ │ │ + bl 0xfec13854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2b7c │ │ │ │ - bl 0x3bff70 │ │ │ │ + bl 0x3e2a8c │ │ │ │ + bl 0x3bfe80 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0b78 │ │ │ │ + bl 0x3e0a88 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 d19, d4, #64 │ │ │ │ - bl 0x1bcdc8 │ │ │ │ + bl 0x1bccd8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr4, cr4, {4} @ │ │ │ │ + mrc2 7, 3, pc, cr12, cr4, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #16 │ │ │ │ + strdeq r3, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec139a4 │ │ │ │ + bl 0xfec138b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2bdc │ │ │ │ - bl 0x3bffd0 │ │ │ │ + bl 0x3e2aec │ │ │ │ + bl 0x3bfee0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0bd8 │ │ │ │ + bl 0x3e0ae8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ - bl 0x1bce28 │ │ │ │ + bl 0x1bcd38 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #592] @ 0x250 │ │ │ │ + mcr2 7, 2, pc, cr12, cr4, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #15 │ │ │ │ + umulleq r3, r5, lr, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13a04 │ │ │ │ + bl 0xfec13914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2c3c │ │ │ │ - bl 0x3c0030 │ │ │ │ + bl 0x3e2b4c │ │ │ │ + bl 0x3bff40 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0c38 │ │ │ │ + bl 0x3e0b48 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ - bl 0x1bce88 │ │ │ │ + bl 0x1bcd98 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #592]! @ 0x250 │ │ │ │ + mrc2 7, 0, pc, cr12, cr4, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, asr #14 │ │ │ │ + addeq r3, r5, lr, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13a64 │ │ │ │ + bl 0xfec13974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2c9c │ │ │ │ - bl 0x3c0090 │ │ │ │ + bl 0x3e2bac │ │ │ │ + bl 0x3bffa0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0c98 │ │ │ │ + bl 0x3e0ba8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ - bl 0x1bcee8 │ │ │ │ + bl 0x1bcdf8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-592]! @ 0xfffffdb0 │ │ │ │ + stc2l 7, cr15, [ip, #592]! @ 0x250 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #13 │ │ │ │ + ldrdeq r3, [r5], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13ac4 │ │ │ │ + bl 0xfec139d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ec910 │ │ │ │ + bl 0x3ec820 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b4f241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c50f8 │ │ │ │ + bl 0x3c5008 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-592] @ 0xfffffdb0 │ │ │ │ + stc2l 7, cr15, [r0, #592] @ 0x250 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r5, r0, r6 │ │ │ │ + addeq r3, r5, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13b1c │ │ │ │ + bl 0xfec13a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ec968 │ │ │ │ + bl 0x3ec878 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5150 │ │ │ │ + bl 0x3c5060 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #-592] @ 0xfffffdb0 │ │ │ │ + ldc2 7, cr15, [r4, #592] @ 0x250 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsr r6 │ │ │ │ + addeq r3, r5, r8, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13b74 │ │ │ │ + bl 0xfec13a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ec9c0 │ │ │ │ + bl 0x3ec8d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c51a8 │ │ │ │ + bl 0x3c50b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #592 @ 0x250 │ │ │ │ + stc2l 7, cr15, [r8, #-592]! @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, ror #11 │ │ │ │ + ldrdeq r3, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13bcc │ │ │ │ + bl 0xfec13adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eca18 │ │ │ │ + bl 0x3ec928 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5200 │ │ │ │ + bl 0x3c5110 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], {148} @ 0x94 │ │ │ │ + ldc2 7, cr15, [ip, #-592]! @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsl #11 │ │ │ │ + addeq r3, r5, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13c24 │ │ │ │ + bl 0xfec13b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eca70 │ │ │ │ + bl 0x3ec980 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5258 │ │ │ │ + bl 0x3c5168 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {148} @ 0x94 │ │ │ │ + ldc2 7, cr15, [r0, #-592] @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsr r5 │ │ │ │ + addeq r3, r5, r0, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13c7c │ │ │ │ + bl 0xfec13b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecac8 │ │ │ │ + bl 0x3ec9d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c52b0 │ │ │ │ + bl 0x3c51c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #-592 @ 0xfffffdb0 │ │ │ │ + stc2l 7, cr15, [r4], #592 @ 0x250 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], r8 │ │ │ │ + addeq r3, r5, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13cd4 │ │ │ │ + bl 0xfec13be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecb20 │ │ │ │ + bl 0x3eca30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5308 │ │ │ │ + bl 0x3c5218 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r0, cr4 @ │ │ │ │ + ldc2 7, cr15, [r8], #592 @ 0x250 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsl #9 │ │ │ │ + addeq r3, r5, r0, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13d2c │ │ │ │ + bl 0xfec13c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecb78 │ │ │ │ + bl 0x3eca88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5360 │ │ │ │ + bl 0x3c5270 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {148} @ 0x94 │ │ │ │ + stc2 7, cr15, [ip], {148} @ 0x94 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsr #8 │ │ │ │ + addeq r3, r5, r8, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13d84 │ │ │ │ + bl 0xfec13c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecbd0 │ │ │ │ + bl 0x3ecae0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51acf241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c53b8 │ │ │ │ + bl 0x3c52c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffafaa12 │ │ │ │ + stc2l 7, cr15, [r0], #-592 @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], r0 │ │ │ │ + addeq r3, r5, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13ddc │ │ │ │ + bl 0xfec13cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecc28 │ │ │ │ + bl 0x3ecb38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5410 │ │ │ │ + bl 0x3c5320 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeffaa6a │ │ │ │ + ldc2 7, cr15, [r4], #-592 @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, ror r3 │ │ │ │ + addeq r3, r5, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13e34 │ │ │ │ + bl 0xfec13d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecc80 │ │ │ │ + bl 0x3ecb90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5468 │ │ │ │ + bl 0x3c5378 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe4faac2 │ │ │ │ + stc2 7, cr15, [r8], {148} @ 0x94 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsr #6 │ │ │ │ + addeq r3, r5, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13e8c │ │ │ │ + bl 0xfec13d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eccd8 │ │ │ │ + bl 0x3ecbe8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c54c0 │ │ │ │ + bl 0x3c53d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x19fab1a │ │ │ │ + blx 0xff7faa2a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, asr #5 │ │ │ │ + @ instruction: 0x008533b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13ee4 │ │ │ │ + bl 0xfec13df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecd30 │ │ │ │ + bl 0x3ecc40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5518 │ │ │ │ + bl 0x3c5428 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xefab72 │ │ │ │ + blx 0xfecfaa82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, ror r2 │ │ │ │ + addeq r3, r5, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13f3c │ │ │ │ + bl 0xfec13e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecd88 │ │ │ │ + bl 0x3ecc98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5570 │ │ │ │ + bl 0x3c5480 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x3fabca │ │ │ │ + blx 0xfe1faada │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsl r2 │ │ │ │ + addeq r3, r5, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13f94 │ │ │ │ + bl 0xfec13ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecde0 │ │ │ │ + bl 0x3eccf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c55c8 │ │ │ │ + bl 0x3c54d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff8fac20 │ │ │ │ + blx 0x16fab32 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, asr #3 │ │ │ │ + @ instruction: 0x008532b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13fec │ │ │ │ + bl 0xfec13efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ece38 │ │ │ │ + bl 0x3ecd48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5620 │ │ │ │ + bl 0x3c5530 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfedfac78 │ │ │ │ + blx 0xbfab8a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, ror #2 │ │ │ │ + addeq r3, r5, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14044 │ │ │ │ + bl 0xfec13f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ece90 │ │ │ │ + bl 0x3ecda0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5678 │ │ │ │ + bl 0x3c5588 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe2facd0 │ │ │ │ + blx 0xfabe2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsl r1 │ │ │ │ + addeq r3, r5, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1409c │ │ │ │ + bl 0xfec13fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecee8 │ │ │ │ + bl 0x3ecdf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c56d0 │ │ │ │ + bl 0x3c55e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x17fad28 │ │ │ │ + blx 0xff5fac38 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq r3, [r5], r8 │ │ │ │ + addeq r3, r5, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec140f4 │ │ │ │ + bl 0xfec14004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecf40 │ │ │ │ + bl 0x3ece50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5728 │ │ │ │ + bl 0x3c5638 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xcfad80 │ │ │ │ + blx 0xfeafac90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, rrx │ │ │ │ + addeq r3, r5, r0, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1414c │ │ │ │ + bl 0xfec1405c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecf98 │ │ │ │ + bl 0x3ecea8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5780 │ │ │ │ + bl 0x3c5690 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1fadd8 │ │ │ │ + blx 0x1fface8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8 │ │ │ │ + strdeq r3, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec141a4 │ │ │ │ + bl 0xfec140b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecff0 │ │ │ │ + bl 0x3ecf00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a4f241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c57d8 │ │ │ │ + bl 0x3c56e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d8f794 │ │ │ │ + blx 0x14fad40 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00852fb0 │ │ │ │ + addeq r3, r5, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec141fc │ │ │ │ + bl 0xfec1410c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed048 │ │ │ │ + bl 0x3ecf58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R8_fiq, r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5830 │ │ │ │ + bl 0x3c5740 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9acf794 │ │ │ │ + blx 0x9fad98 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr pc │ │ │ │ + addeq r3, r5, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14254 │ │ │ │ + bl 0xfec14164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed0a0 │ │ │ │ + bl 0x3ecfb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5888 │ │ │ │ + bl 0x3c5798 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf980f794 │ │ │ │ + @ instruction: 0xf9f8f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl #30 │ │ │ │ + strdeq r2, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec142ac │ │ │ │ + bl 0xfec141bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed0f8 │ │ │ │ + bl 0x3ed008 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c58e0 │ │ │ │ + bl 0x3c57f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf954f794 │ │ │ │ + @ instruction: 0xf9ccf794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr #29 │ │ │ │ + umulleq r2, r5, r8, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14304 │ │ │ │ + bl 0xfec14214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed150 │ │ │ │ + bl 0x3ed060 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 100), r0 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5938 │ │ │ │ + bl 0x3c5848 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf928f794 │ │ │ │ + @ instruction: 0xf9a0f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr lr │ │ │ │ + addeq r2, r5, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1435c │ │ │ │ + bl 0xfec1426c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed1a8 │ │ │ │ + bl 0x3ed0b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5990 │ │ │ │ + bl 0x3c58a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8fcf794 │ │ │ │ + @ instruction: 0xf974f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r5], r8 │ │ │ │ + addeq r2, r5, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec143b4 │ │ │ │ + bl 0xfec142c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed200 │ │ │ │ + bl 0x3ed110 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c59e8 │ │ │ │ + bl 0x3c58f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d0f794 │ │ │ │ + @ instruction: 0xf948f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr #27 │ │ │ │ + umulleq r2, r5, r0, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1440c │ │ │ │ + bl 0xfec1431c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed258 │ │ │ │ + bl 0x3ed168 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a40 │ │ │ │ + bl 0x3c5950 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a4f794 │ │ │ │ + @ instruction: 0xf91cf794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr #26 │ │ │ │ + addeq r2, r5, r8, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14464 │ │ │ │ + bl 0xfec14374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed2b0 │ │ │ │ + bl 0x3ed1c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a98 │ │ │ │ + bl 0x3c59a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf878f794 │ │ │ │ + @ instruction: 0xf8f0f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r5], r0 │ │ │ │ + addeq r2, r5, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec144bc │ │ │ │ + bl 0xfec143cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed308 │ │ │ │ + bl 0x3ed218 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_usr, r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5af0 │ │ │ │ + bl 0x3c5a00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf84cf794 │ │ │ │ + @ instruction: 0xf8c4f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r5, r8, ip │ │ │ │ + addeq r2, r5, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14514 │ │ │ │ + bl 0xfec14424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed360 │ │ │ │ + bl 0x3ed270 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 108), r0 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5b48 │ │ │ │ + bl 0x3c5a58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf820f794 │ │ │ │ + @ instruction: 0xf898f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr #24 │ │ │ │ + addeq r2, r5, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1456c │ │ │ │ + bl 0xfec1447c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed3b8 │ │ │ │ + bl 0x3ed2c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ba0 │ │ │ │ + bl 0x3c5ab0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff4f793 │ │ │ │ + @ instruction: 0xf86cf794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror #23 │ │ │ │ + ldrdeq r2, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec145c4 │ │ │ │ + bl 0xfec144d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed410 │ │ │ │ + bl 0x3ed320 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5bf8 │ │ │ │ + bl 0x3c5b08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc8f793 │ │ │ │ + @ instruction: 0xf840f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r5, r0, fp │ │ │ │ + addeq r2, r5, r0, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1461c │ │ │ │ + bl 0xfec1452c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed468 │ │ │ │ + bl 0x3ed378 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5c50 │ │ │ │ + bl 0x3c5b60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff9cf793 │ │ │ │ + @ instruction: 0xf814f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr fp │ │ │ │ + addeq r2, r5, r8, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14674 │ │ │ │ + bl 0xfec14584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed4c0 │ │ │ │ + bl 0x3ed3d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71bcf241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ca8 │ │ │ │ + bl 0x3c5bb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff70f793 │ │ │ │ + @ instruction: 0xffe8f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, ror #21 │ │ │ │ + ldrdeq r2, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec146cc │ │ │ │ + bl 0xfec145dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed518 │ │ │ │ + bl 0x3ed428 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d00 │ │ │ │ + bl 0x3c5c10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff44f793 │ │ │ │ + @ instruction: 0xffbcf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsl #21 │ │ │ │ + addeq r2, r5, r8, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14724 │ │ │ │ + bl 0xfec14634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed570 │ │ │ │ + bl 0x3ed480 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d58 │ │ │ │ + bl 0x3c5c68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff18f793 │ │ │ │ + @ instruction: 0xff90f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr sl │ │ │ │ + addeq r2, r5, r0, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1477c │ │ │ │ + bl 0xfec1468c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed5c8 │ │ │ │ + bl 0x3ed4d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, r8, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5db0 │ │ │ │ + bl 0x3c5cc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr12, cr3, {4} @ │ │ │ │ + @ instruction: 0xff64f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r5], r8 │ │ │ │ + addeq r2, r5, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec147d4 │ │ │ │ + bl 0xfec146e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed620 │ │ │ │ + bl 0x3ed530 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e08 │ │ │ │ + bl 0x3c5d18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr0, cr3, {4} @ │ │ │ │ + @ instruction: 0xff38f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl #19 │ │ │ │ + addeq r2, r5, r0, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1482c │ │ │ │ + bl 0xfec1473c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed678 │ │ │ │ + bl 0x3ed588 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e60 │ │ │ │ + bl 0x3c5d70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr4, cr3, {4} │ │ │ │ + @ instruction: 0xff0cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr #18 │ │ │ │ + addeq r2, r5, r8, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14884 │ │ │ │ + bl 0xfec14794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed6d0 │ │ │ │ + bl 0x3ed5e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5eb8 │ │ │ │ + bl 0x3c5dc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr8, cr3, {4} @ │ │ │ │ + mcr2 7, 7, pc, cr0, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r5], r0 │ │ │ │ + addeq r2, r5, r0, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec148dc │ │ │ │ + bl 0xfec147ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed728 │ │ │ │ + bl 0x3ed638 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f10 │ │ │ │ + bl 0x3c5e20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr12, cr3, {4} │ │ │ │ + mrc2 7, 5, pc, cr4, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror r8 │ │ │ │ + addeq r2, r5, r8, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14934 │ │ │ │ + bl 0xfec14844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed780 │ │ │ │ + bl 0x3ed690 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrne pc, ip, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f68 │ │ │ │ + bl 0x3c5e78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr0, cr3, {4} │ │ │ │ + mcr2 7, 4, pc, cr8, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr #16 │ │ │ │ + addeq r2, r5, r0, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1498c │ │ │ │ + bl 0xfec1489c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed7d8 │ │ │ │ + bl 0x3ed6e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5fc0 │ │ │ │ + bl 0x3c5ed0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #588]! @ 0x24c │ │ │ │ + mrc2 7, 2, pc, cr12, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr #15 │ │ │ │ + @ instruction: 0x008528b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec149e4 │ │ │ │ + bl 0xfec148f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed830 │ │ │ │ + bl 0x3ed740 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6018 │ │ │ │ + bl 0x3c5f28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #588]! @ 0x24c │ │ │ │ + mrc2 7, 1, pc, cr0, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, ror r7 │ │ │ │ + addeq r2, r5, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a3c │ │ │ │ + bl 0xfec1494c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed888 │ │ │ │ + bl 0x3ed798 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6070 │ │ │ │ + bl 0x3c5f80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #588] @ 0x24c │ │ │ │ + mcr2 7, 0, pc, cr4, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsl r7 │ │ │ │ + addeq r2, r5, r8, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a94 │ │ │ │ + bl 0xfec149a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed8e0 │ │ │ │ + bl 0x3ed7f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c60c8 │ │ │ │ + bl 0x3c5fd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ + ldc2l 7, cr15, [r8, #588] @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr #13 │ │ │ │ + @ instruction: 0x008527b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14aec │ │ │ │ + bl 0xfec149fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed938 │ │ │ │ + bl 0x3ed848 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6120 │ │ │ │ + bl 0x3c6030 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [ip, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror #12 │ │ │ │ + addeq r2, r5, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b44 │ │ │ │ + bl 0xfec14a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed990 │ │ │ │ + bl 0x3ed8a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6178 │ │ │ │ + bl 0x3c6088 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [r0, #588] @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl r6 │ │ │ │ + addeq r2, r5, r0, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b9c │ │ │ │ + bl 0xfec14aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed9e8 │ │ │ │ + bl 0x3ed8f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c61d0 │ │ │ │ + bl 0x3c60e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], {147} @ 0x93 │ │ │ │ + ldc2l 7, cr15, [r4, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008525b8 │ │ │ │ + addeq r2, r5, r8, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14bf4 │ │ │ │ + bl 0xfec14b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda40 │ │ │ │ + bl 0x3ed950 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 100), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6228 │ │ │ │ + bl 0x3c6138 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], #588 @ 0x24c │ │ │ │ + stc2 7, cr15, [r8, #-588]! @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, ror #10 │ │ │ │ + addeq r2, r5, r0, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14c4c │ │ │ │ + bl 0xfec14b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda98 │ │ │ │ + bl 0x3ed9a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6280 │ │ │ │ + bl 0x3c6190 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {147} @ 0x93 │ │ │ │ + ldc2l 7, cr15, [ip], #588 @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsl #10 │ │ │ │ + strdeq r2, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14ca4 │ │ │ │ + bl 0xfec14bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edaf0 │ │ │ │ + bl 0x3eda00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c62d8 │ │ │ │ + bl 0x3c61e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r8, cr3 @ │ │ │ │ + ldc2l 7, cr15, [r0], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008524b0 │ │ │ │ + addeq r2, r5, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14cfc │ │ │ │ + bl 0xfec14c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edb48 │ │ │ │ + bl 0x3eda58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6330 │ │ │ │ + bl 0x3c6240 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [r4], #588 @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr r4 │ │ │ │ + addeq r2, r5, r8, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14d54 │ │ │ │ + bl 0xfec14c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edba0 │ │ │ │ + bl 0x3edab0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6388 │ │ │ │ + bl 0x3c6298 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {147} @ 0x93 │ │ │ │ + ldc2l 7, cr15, [r8], #-588 @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl #8 │ │ │ │ + strdeq r2, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14dac │ │ │ │ + bl 0xfec14cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edbf8 │ │ │ │ + bl 0x3edb08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c63e0 │ │ │ │ + bl 0x3c62f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff5fba36 │ │ │ │ + mcrr2 7, 9, pc, ip, cr3 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr #7 │ │ │ │ + umulleq r2, r5, r8, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e04 │ │ │ │ + bl 0xfec14d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edc50 │ │ │ │ + bl 0x3edb60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 100), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6438 │ │ │ │ + bl 0x3c6348 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeafba8e │ │ │ │ + stc2 7, cr15, [r0], #-588 @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr r3 │ │ │ │ + addeq r2, r5, r0, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e5c │ │ │ │ + bl 0xfec14d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edca8 │ │ │ │ + bl 0x3edbb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6490 │ │ │ │ + bl 0x3c63a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1ffbae6 │ │ │ │ + blx 0xffdfb9f6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r5], r8 │ │ │ │ + addeq r2, r5, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14eb4 │ │ │ │ + bl 0xfec14dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd00 │ │ │ │ + bl 0x3edc10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscc pc, ip, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c64e8 │ │ │ │ + bl 0x3c63f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x14fbb3e │ │ │ │ + blx 0xff2fba4e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr #5 │ │ │ │ + umulleq r2, r5, r0, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f0c │ │ │ │ + bl 0xfec14e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd58 │ │ │ │ + bl 0x3edc68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6540 │ │ │ │ + bl 0x3c6450 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x9fbb96 │ │ │ │ + blx 0xfe7fbaa6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr #4 │ │ │ │ + addeq r2, r5, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f64 │ │ │ │ + bl 0xfec14e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eddb0 │ │ │ │ + bl 0x3edcc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b8f64c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6598 │ │ │ │ + bl 0x3c64a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffefbbec │ │ │ │ + blx 0x1cfbafe │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r5], r0 │ │ │ │ + addeq r2, r5, r0, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14fbc │ │ │ │ + bl 0xfec14ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede08 │ │ │ │ + bl 0x3edd18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b4f64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c65f0 │ │ │ │ + bl 0x3c6500 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3fbc44 │ │ │ │ + blx 0x11fbb56 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r5, r8, r1 │ │ │ │ + addeq r2, r5, r8, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15014 │ │ │ │ + bl 0xfec14f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede60 │ │ │ │ + bl 0x3edd70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6648 │ │ │ │ + bl 0x3c6558 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8fbc9c │ │ │ │ + blx 0x6fbbae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr #2 │ │ │ │ + addeq r2, r5, r0, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1506c │ │ │ │ + bl 0xfec14f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edeb8 │ │ │ │ + bl 0x3eddc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51bcf64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c66a0 │ │ │ │ + bl 0x3c65b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1dfbcf4 │ │ │ │ + blx 0xffbfbc04 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror #1 │ │ │ │ + ldrdeq r2, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec150c4 │ │ │ │ + bl 0xfec14fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf10 │ │ │ │ + bl 0x3ede20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_fiq, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c66f8 │ │ │ │ + bl 0x3c6608 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12fbd4c │ │ │ │ + blx 0xff0fbc5c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r5, r0, r0 │ │ │ │ + addeq r2, r5, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1511c │ │ │ │ + bl 0xfec1502c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf68 │ │ │ │ + bl 0x3ede78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21acf64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6750 │ │ │ │ + bl 0x3c6660 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x7fbda4 │ │ │ │ + blx 0xfe5fbcb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr r0 │ │ │ │ + addeq r2, r5, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15174 │ │ │ │ + bl 0xfec15084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edfc0 │ │ │ │ + bl 0x3eded0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c67a8 │ │ │ │ + bl 0x3c66b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f0f793 │ │ │ │ + blx 0x1afbd0c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror #31 │ │ │ │ + ldrdeq r2, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec151cc │ │ │ │ + bl 0xfec150dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee018 │ │ │ │ + bl 0x3edf28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6800 │ │ │ │ + bl 0x3c6710 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c4f793 │ │ │ │ + blx 0xffbd64 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl #31 │ │ │ │ + addeq r2, r5, r8, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15224 │ │ │ │ + bl 0xfec15134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee070 │ │ │ │ + bl 0x3edf80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6858 │ │ │ │ + bl 0x3c6768 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf998f793 │ │ │ │ + blx 0x4fbdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr pc │ │ │ │ + addeq r2, r5, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1527c │ │ │ │ + bl 0xfec1518c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee0c8 │ │ │ │ + bl 0x3edfd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c68b0 │ │ │ │ + bl 0x3c67c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf96cf793 │ │ │ │ + @ instruction: 0xf9e4f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r8 │ │ │ │ + addeq r1, r5, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec152d4 │ │ │ │ + bl 0xfec151e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee120 │ │ │ │ + bl 0x3ee030 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21b8f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6908 │ │ │ │ + bl 0x3c6818 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf940f793 │ │ │ │ + @ instruction: 0xf9b8f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl #29 │ │ │ │ + addeq r1, r5, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1532c │ │ │ │ + bl 0xfec1523c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee178 │ │ │ │ + bl 0x3ee088 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6960 │ │ │ │ + bl 0x3c6870 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf914f793 │ │ │ │ + @ instruction: 0xf98cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr #28 │ │ │ │ + addeq r1, r5, r8, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15384 │ │ │ │ + bl 0xfec15294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee1d0 │ │ │ │ + bl 0x3ee0e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c69b8 │ │ │ │ + bl 0x3c68c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e8f793 │ │ │ │ + @ instruction: 0xf960f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r0 │ │ │ │ + addeq r1, r5, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec153dc │ │ │ │ + bl 0xfec152ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee228 │ │ │ │ + bl 0x3ee138 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a10 │ │ │ │ + bl 0x3c6920 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8bcf793 │ │ │ │ + @ instruction: 0xf934f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror sp │ │ │ │ + addeq r1, r5, r8, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15434 │ │ │ │ + bl 0xfec15344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee280 │ │ │ │ + bl 0x3ee190 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a68 │ │ │ │ + bl 0x3c6978 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf890f793 │ │ │ │ + @ instruction: 0xf908f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr #26 │ │ │ │ + addeq r1, r5, r0, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1548c │ │ │ │ + bl 0xfec1539c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee2d8 │ │ │ │ + bl 0x3ee1e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ac0 │ │ │ │ + bl 0x3c69d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf864f793 │ │ │ │ + @ instruction: 0xf8dcf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, asr #25 │ │ │ │ + @ instruction: 0x00851db8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec154e4 │ │ │ │ + bl 0xfec153f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee330 │ │ │ │ + bl 0x3ee240 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b18 │ │ │ │ + bl 0x3c6a28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf838f793 │ │ │ │ + @ instruction: 0xf8b0f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror ip │ │ │ │ + addeq r1, r5, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1553c │ │ │ │ + bl 0xfec1544c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee388 │ │ │ │ + bl 0x3ee298 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b70 │ │ │ │ + bl 0x3c6a80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf80cf793 │ │ │ │ + @ instruction: 0xf884f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl ip │ │ │ │ + addeq r1, r5, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15594 │ │ │ │ + bl 0xfec154a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee3e0 │ │ │ │ + bl 0x3ee2f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6bc8 │ │ │ │ + bl 0x3c6ad8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe0f792 │ │ │ │ + @ instruction: 0xf858f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr #23 │ │ │ │ + @ instruction: 0x00851cb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec155ec │ │ │ │ + bl 0xfec154fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee438 │ │ │ │ + bl 0x3ee348 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c20 │ │ │ │ + bl 0x3c6b30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb4f792 │ │ │ │ + @ instruction: 0xf82cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror #22 │ │ │ │ + addeq r1, r5, r8, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15644 │ │ │ │ + bl 0xfec15554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee490 │ │ │ │ + bl 0x3ee3a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c78 │ │ │ │ + bl 0x3c6b88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff88f792 │ │ │ │ + @ instruction: 0xf800f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl fp │ │ │ │ + addeq r1, r5, r0, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1569c │ │ │ │ + bl 0xfec155ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee4e8 │ │ │ │ + bl 0x3ee3f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6cd0 │ │ │ │ + bl 0x3c6be0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff5cf792 │ │ │ │ + @ instruction: 0xffd4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00851ab8 │ │ │ │ + addeq r1, r5, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec156f4 │ │ │ │ + bl 0xfec15604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee540 │ │ │ │ + bl 0x3ee450 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d28 │ │ │ │ + bl 0x3c6c38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff30f792 │ │ │ │ + @ instruction: 0xffa8f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror #20 │ │ │ │ + addeq r1, r5, r0, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1574c │ │ │ │ + bl 0xfec1565c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee598 │ │ │ │ + bl 0x3ee4a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d80 │ │ │ │ + bl 0x3c6c90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff04f792 │ │ │ │ + @ instruction: 0xff7cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl #20 │ │ │ │ + strdeq r1, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec157a4 │ │ │ │ + bl 0xfec156b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee5f0 │ │ │ │ + bl 0x3ee500 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6dd8 │ │ │ │ + bl 0x3c6ce8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr8, cr2, {4} │ │ │ │ + @ instruction: 0xff50f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008519b0 │ │ │ │ + addeq r1, r5, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec157fc │ │ │ │ + bl 0xfec1570c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee648 │ │ │ │ + bl 0x3ee558 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e30 │ │ │ │ + bl 0x3c6d40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr12, cr2, {4} @ │ │ │ │ + @ instruction: 0xff24f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, asr r9 │ │ │ │ + addeq r1, r5, r8, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15854 │ │ │ │ + bl 0xfec15764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee6a0 │ │ │ │ + bl 0x3ee5b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e88 │ │ │ │ + bl 0x3c6d98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr0, cr2, {4} @ │ │ │ │ + mrc2 7, 7, pc, cr8, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl #18 │ │ │ │ + strdeq r1, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec158ac │ │ │ │ + bl 0xfec157bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee6f8 │ │ │ │ + bl 0x3ee608 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r8, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ee0 │ │ │ │ + bl 0x3c6df0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr4, cr2, {4} │ │ │ │ + mcr2 7, 6, pc, cr12, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr #17 │ │ │ │ + umulleq r1, r5, r8, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15904 │ │ │ │ + bl 0xfec15814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee750 │ │ │ │ + bl 0x3ee660 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f38 │ │ │ │ + bl 0x3c6e48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr8, cr2, {4} @ │ │ │ │ + mcr2 7, 5, pc, cr0, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr r8 │ │ │ │ + addeq r1, r5, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1595c │ │ │ │ + bl 0xfec1586c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee7a8 │ │ │ │ + bl 0x3ee6b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_usr, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f90 │ │ │ │ + bl 0x3c6ea0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #584]! @ 0x248 │ │ │ │ + mrc2 7, 3, pc, cr4, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r5], r8 │ │ │ │ + addeq r1, r5, r8, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec159b4 │ │ │ │ + bl 0xfec158c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee800 │ │ │ │ + bl 0x3ee710 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a8f64c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6fe8 │ │ │ │ + bl 0x3c6ef8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #584] @ 0x248 │ │ │ │ + mcr2 7, 2, pc, cr8, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr #15 │ │ │ │ + umulleq r1, r5, r0, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a0c │ │ │ │ + bl 0xfec1591c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee858 │ │ │ │ + bl 0x3ee768 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_fiq, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7040 │ │ │ │ + bl 0x3c6f50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #584]! @ 0x248 │ │ │ │ + mrc2 7, 0, pc, cr12, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, asr #14 │ │ │ │ + addeq r1, r5, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a64 │ │ │ │ + bl 0xfec15974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee8b0 │ │ │ │ + bl 0x3ee7c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_fiq, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7098 │ │ │ │ + bl 0x3c6fa8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2l 7, cr15, [r0, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r5], r0 │ │ │ │ + addeq r1, r5, r0, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15abc │ │ │ │ + bl 0xfec159cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee908 │ │ │ │ + bl 0x3ee818 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31acf64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c70f0 │ │ │ │ + bl 0x3c7000 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + stc2l 7, cr15, [r4, #584] @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r5, r8, r6 │ │ │ │ + addeq r1, r5, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b14 │ │ │ │ + bl 0xfec15a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee960 │ │ │ │ + bl 0x3ee870 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7148 │ │ │ │ + bl 0x3c7058 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2 7, cr15, [r8, #584] @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr #12 │ │ │ │ + addeq r1, r5, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b6c │ │ │ │ + bl 0xfec15a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee9b8 │ │ │ │ + bl 0x3ee8c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c71a0 │ │ │ │ + bl 0x3c70b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #584 @ 0x248 │ │ │ │ + stc2l 7, cr15, [ip, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror #11 │ │ │ │ + ldrdeq r1, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15bc4 │ │ │ │ + bl 0xfec15ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea10 │ │ │ │ + bl 0x3ee920 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_usr, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c71f8 │ │ │ │ + bl 0x3c7108 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], {146} @ 0x92 │ │ │ │ + stc2l 7, cr15, [r0, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r5, r0, r5 │ │ │ │ + addeq r1, r5, r0, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c1c │ │ │ │ + bl 0xfec15b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea68 │ │ │ │ + bl 0x3ee978 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a4f64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7250 │ │ │ │ + bl 0x3c7160 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {146} @ 0x92 │ │ │ │ + ldc2 7, cr15, [r4, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr r5 │ │ │ │ + addeq r1, r5, r8, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c74 │ │ │ │ + bl 0xfec15b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeac0 │ │ │ │ + bl 0x3ee9d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R12_usr, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c72a8 │ │ │ │ + bl 0x3c71b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + stc2l 7, cr15, [r8], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror #9 │ │ │ │ + ldrdeq r1, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15ccc │ │ │ │ + bl 0xfec15bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb18 │ │ │ │ + bl 0x3eea28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01a8f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7300 │ │ │ │ + bl 0x3c7210 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r4, cr2 @ │ │ │ │ + ldc2 7, cr15, [ip], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl #9 │ │ │ │ + addeq r1, r5, r8, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d24 │ │ │ │ + bl 0xfec15c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb70 │ │ │ │ + bl 0x3eea80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7358 │ │ │ │ + bl 0x3c7268 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {146} @ 0x92 │ │ │ │ + ldc2 7, cr15, [r0], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr r4 │ │ │ │ + addeq r1, r5, r0, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d7c │ │ │ │ + bl 0xfec15c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eebc8 │ │ │ │ + bl 0x3eead8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c73b0 │ │ │ │ + bl 0x3c72c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffbfca02 │ │ │ │ + stc2l 7, cr15, [r4], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r8 │ │ │ │ + addeq r1, r5, r8, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15dd4 │ │ │ │ + bl 0xfec15ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec20 │ │ │ │ + bl 0x3eeb30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7408 │ │ │ │ + bl 0x3c7318 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff0fca5a │ │ │ │ + ldc2 7, cr15, [r8], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl #7 │ │ │ │ + addeq r1, r5, r0, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e2c │ │ │ │ + bl 0xfec15d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec78 │ │ │ │ + bl 0x3eeb88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7460 │ │ │ │ + bl 0x3c7370 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe5fcab2 │ │ │ │ + stc2 7, cr15, [ip], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr #6 │ │ │ │ + addeq r1, r5, r8, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e84 │ │ │ │ + bl 0xfec15d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eecd0 │ │ │ │ + bl 0x3eebe0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c74b8 │ │ │ │ + bl 0x3c73c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1afcb0a │ │ │ │ + blx 0xff8fca1a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r0 │ │ │ │ + addeq r1, r5, r0, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15edc │ │ │ │ + bl 0xfec15dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed28 │ │ │ │ + bl 0x3eec38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7510 │ │ │ │ + bl 0x3c7420 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffcb62 │ │ │ │ + blx 0xfedfca72 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror r2 │ │ │ │ + addeq r1, r5, r8, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f34 │ │ │ │ + bl 0xfec15e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed80 │ │ │ │ + bl 0x3eec90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7568 │ │ │ │ + bl 0x3c7478 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x4fcbba │ │ │ │ + blx 0xfe2fcaca │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr #4 │ │ │ │ + addeq r1, r5, r0, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f8c │ │ │ │ + bl 0xfec15e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eedd8 │ │ │ │ + bl 0x3eece8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c75c0 │ │ │ │ + bl 0x3c74d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff9fcc10 │ │ │ │ + blx 0x17fcb22 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, asr #3 │ │ │ │ + @ instruction: 0x008512b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15fe4 │ │ │ │ + bl 0xfec15ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee30 │ │ │ │ + bl 0x3eed40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7618 │ │ │ │ + bl 0x3c7528 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeefcc68 │ │ │ │ + blx 0xcfcb7a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror r1 │ │ │ │ + addeq r1, r5, r0, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1603c │ │ │ │ + bl 0xfec15f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee88 │ │ │ │ + bl 0x3eed98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7670 │ │ │ │ + bl 0x3c7580 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe3fccc0 │ │ │ │ + blx 0x1fcbd2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl r1 │ │ │ │ + addeq r1, r5, r8, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16094 │ │ │ │ + bl 0xfec15fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeee0 │ │ │ │ + bl 0x3eedf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscs pc, sl, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c76c8 │ │ │ │ + bl 0x3c75d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x18fcd18 │ │ │ │ + blx 0xff6fcc28 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr #1 │ │ │ │ + @ instruction: 0x008511b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec160ec │ │ │ │ + bl 0xfec15ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef38 │ │ │ │ + bl 0x3eee48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7720 │ │ │ │ + bl 0x3c7630 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xdfcd70 │ │ │ │ + blx 0xfebfcc80 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, rrx │ │ │ │ + addeq r1, r5, r8, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16144 │ │ │ │ + bl 0xfec16054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef90 │ │ │ │ + bl 0x3eeea0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b8f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7778 │ │ │ │ + bl 0x3c7688 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2fcdc8 │ │ │ │ + blx 0xfe0fccd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl r0 │ │ │ │ + addeq r1, r5, r0, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1619c │ │ │ │ + bl 0xfec160ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eefe8 │ │ │ │ + bl 0x3eeef8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c77d0 │ │ │ │ + bl 0x3c76e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9dcf792 │ │ │ │ + blx 0x15fcd30 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00850fb8 │ │ │ │ + addeq r1, r5, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec161f4 │ │ │ │ + bl 0xfec16104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef040 │ │ │ │ + bl 0x3eef50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7828 │ │ │ │ + bl 0x3c7738 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b0f792 │ │ │ │ + blx 0xafcd88 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror #30 │ │ │ │ + addeq r1, r5, r0, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1624c │ │ │ │ + bl 0xfec1615c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef098 │ │ │ │ + bl 0x3eefa8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asreq pc, sl, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7880 │ │ │ │ + bl 0x3c7790 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf984f792 │ │ │ │ + @ instruction: 0xf9fcf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl #30 │ │ │ │ + strdeq r0, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec162a4 │ │ │ │ + bl 0xfec161b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef0f0 │ │ │ │ + bl 0x3ef000 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c78d8 │ │ │ │ + bl 0x3c77e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf958f792 │ │ │ │ + @ instruction: 0xf9d0f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00850eb0 │ │ │ │ + addeq r0, r5, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec162fc │ │ │ │ + bl 0xfec1620c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef148 │ │ │ │ + bl 0x3ef058 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7930 │ │ │ │ + bl 0x3c7840 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf92cf792 │ │ │ │ + @ instruction: 0xf9a4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr lr │ │ │ │ + addeq r0, r5, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16354 │ │ │ │ + bl 0xfec16264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef1a0 │ │ │ │ + bl 0x3ef0b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7988 │ │ │ │ + bl 0x3c7898 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf900f792 │ │ │ │ + @ instruction: 0xf978f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl #28 │ │ │ │ + strdeq r0, [r5], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec163ac │ │ │ │ + bl 0xfec162bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef1f8 │ │ │ │ + bl 0x3ef108 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c79e0 │ │ │ │ + bl 0x3c78f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d4f792 │ │ │ │ + @ instruction: 0xf94cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr #27 │ │ │ │ + umulleq r0, r5, r8, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16404 │ │ │ │ + bl 0xfec16314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef250 │ │ │ │ + bl 0x3ef160 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_usr, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a38 │ │ │ │ + bl 0x3c7948 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a8f792 │ │ │ │ + @ instruction: 0xf920f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr sp │ │ │ │ + addeq r0, r5, r0, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1645c │ │ │ │ + bl 0xfec1636c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef2a8 │ │ │ │ + bl 0x3ef1b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a4f64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a90 │ │ │ │ + bl 0x3c79a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf87cf792 │ │ │ │ + @ instruction: 0xf8f4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r5], r8 │ │ │ │ + addeq r0, r5, r8, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec164b4 │ │ │ │ + bl 0xfec163c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef300 │ │ │ │ + bl 0x3ef210 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ae8 │ │ │ │ + bl 0x3c79f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf850f792 │ │ │ │ + @ instruction: 0xf8c8f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsr #25 │ │ │ │ + umulleq r0, r5, r0, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1650c │ │ │ │ + bl 0xfec1641c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef358 │ │ │ │ + bl 0x3ef268 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b40 │ │ │ │ + bl 0x3c7a50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf824f792 │ │ │ │ + @ instruction: 0xf89cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr #24 │ │ │ │ + addeq r0, r5, r8, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16564 │ │ │ │ + bl 0xfec16474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef3b0 │ │ │ │ + bl 0x3ef2c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b98 │ │ │ │ + bl 0x3c7aa8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff8f791 │ │ │ │ + @ instruction: 0xf870f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r5], r0 @ │ │ │ │ + addeq r0, r5, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec165bc │ │ │ │ + bl 0xfec164cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef408 │ │ │ │ + bl 0x3ef318 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 104), r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7bf0 │ │ │ │ + bl 0x3c7b00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffccf791 │ │ │ │ + @ instruction: 0xf844f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r5, r8, fp │ │ │ │ + addeq r0, r5, r8, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16614 │ │ │ │ + bl 0xfec16524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef460 │ │ │ │ + bl 0x3ef370 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7c48 │ │ │ │ + bl 0x3c7b58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa0f791 │ │ │ │ + @ instruction: 0xf818f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr #22 │ │ │ │ + addeq r0, r5, r0, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1666c │ │ │ │ + bl 0xfec1657c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef4b8 │ │ │ │ + bl 0x3ef3c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ca0 │ │ │ │ + bl 0x3c7bb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff74f791 │ │ │ │ + @ instruction: 0xffecf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, ror #21 │ │ │ │ + ldrdeq r0, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec166c4 │ │ │ │ + bl 0xfec165d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef510 │ │ │ │ + bl 0x3ef420 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7cf8 │ │ │ │ + bl 0x3c7c08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff48f791 │ │ │ │ + @ instruction: 0xffc0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r5, r0, sl │ │ │ │ + addeq r0, r5, r0, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1671c │ │ │ │ + bl 0xfec1662c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef568 │ │ │ │ + bl 0x3ef478 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7d50 │ │ │ │ + bl 0x3c7c60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff1cf791 │ │ │ │ + @ instruction: 0xff94f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr sl │ │ │ │ + addeq r0, r5, r8, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16774 │ │ │ │ + bl 0xfec16684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef5c0 │ │ │ │ + bl 0x3ef4d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 108), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7da8 │ │ │ │ + bl 0x3c7cb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr0, cr1, {4} │ │ │ │ + @ instruction: 0xff68f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror #19 │ │ │ │ + ldrdeq r0, [r5], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec167cc │ │ │ │ + bl 0xfec166dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef618 │ │ │ │ + bl 0x3ef528 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e00 │ │ │ │ + bl 0x3c7d10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr4, cr1, {4} @ │ │ │ │ + @ instruction: 0xff3cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl #19 │ │ │ │ + addeq r0, r5, r8, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16824 │ │ │ │ + bl 0xfec16734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef670 │ │ │ │ + bl 0x3ef580 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e58 │ │ │ │ + bl 0x3c7d68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr8, cr1, {4} │ │ │ │ + @ instruction: 0xff10f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsr r9 │ │ │ │ + addeq r0, r5, r0, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1687c │ │ │ │ + bl 0xfec1678c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef6c8 │ │ │ │ + bl 0x3ef5d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R12_usr, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7eb0 │ │ │ │ + bl 0x3c7dc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr12, cr1, {4} @ │ │ │ │ + mcr2 7, 7, pc, cr4, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r5], r8 │ │ │ │ + addeq r0, r5, r8, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec168d4 │ │ │ │ + bl 0xfec167e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef720 │ │ │ │ + bl 0x3ef630 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a8f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f08 │ │ │ │ + bl 0x3c7e18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr0, cr1, {4} @ │ │ │ │ + mrc2 7, 5, pc, cr8, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl #17 │ │ │ │ + addeq r0, r5, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1692c │ │ │ │ + bl 0xfec1683c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef778 │ │ │ │ + bl 0x3ef688 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_fiq, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f60 │ │ │ │ + bl 0x3c7e70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr4, cr1, {4} │ │ │ │ + mcr2 7, 4, pc, cr12, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr #16 │ │ │ │ + addeq r0, r5, r8, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16984 │ │ │ │ + bl 0xfec16894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef7d0 │ │ │ │ + bl 0x3ef6e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7fb8 │ │ │ │ + bl 0x3c7ec8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #580]! @ 0x244 │ │ │ │ + mcr2 7, 3, pc, cr0, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r5], r0 @ │ │ │ │ + addeq r0, r5, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec169dc │ │ │ │ + bl 0xfec168ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef828 │ │ │ │ + bl 0x3ef738 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8010 │ │ │ │ + bl 0x3c7f20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #580]! @ 0x244 │ │ │ │ + mrc2 7, 1, pc, cr4, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, ror r7 │ │ │ │ + addeq r0, r5, r8, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a34 │ │ │ │ + bl 0xfec16944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef880 │ │ │ │ + bl 0x3ef790 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8068 │ │ │ │ + bl 0x3c7f78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #580] @ 0x244 │ │ │ │ + mcr2 7, 0, pc, cr8, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsr #14 │ │ │ │ + addeq r0, r5, r0, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a8c │ │ │ │ + bl 0xfec1699c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef8d8 │ │ │ │ + bl 0x3ef7e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c80c0 │ │ │ │ + bl 0x3c7fd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ + ldc2l 7, cr15, [ip, #580] @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr #13 │ │ │ │ + @ instruction: 0x008507b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ae4 │ │ │ │ + bl 0xfec169f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef930 │ │ │ │ + bl 0x3ef840 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8118 │ │ │ │ + bl 0x3c8028 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ + ldc2 7, cr15, [r0, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror r6 │ │ │ │ + addeq r0, r5, r0, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b3c │ │ │ │ + bl 0xfec16a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef988 │ │ │ │ + bl 0x3ef898 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8170 │ │ │ │ + bl 0x3c8080 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-580] @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [r4, #580] @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl r6 │ │ │ │ + addeq r0, r5, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b94 │ │ │ │ + bl 0xfec16aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef9e0 │ │ │ │ + bl 0x3ef8f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R12_fiq, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c81c8 │ │ │ │ + bl 0x3c80d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], #580 @ 0x244 │ │ │ │ + ldc2l 7, cr15, [r8, #-580] @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr #11 │ │ │ │ + @ instruction: 0x008506b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16bec │ │ │ │ + bl 0xfec16afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa38 │ │ │ │ + bl 0x3ef948 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsne pc, r8, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8220 │ │ │ │ + bl 0x3c8130 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #580 @ 0x244 │ │ │ │ + stc2 7, cr15, [ip, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, ror #10 │ │ │ │ + addeq r0, r5, r8, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c44 │ │ │ │ + bl 0xfec16b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa90 │ │ │ │ + bl 0x3ef9a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8278 │ │ │ │ + bl 0x3c8188 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], {145} @ 0x91 │ │ │ │ + stc2 7, cr15, [r0, #-580] @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl r5 │ │ │ │ + addeq r0, r5, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c9c │ │ │ │ + bl 0xfec16bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efae8 │ │ │ │ + bl 0x3ef9f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrvc pc, r8, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c82d0 │ │ │ │ + bl 0x3c81e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, ip, cr1 @ │ │ │ │ + ldc2l 7, cr15, [r4], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008504b8 │ │ │ │ + addeq r0, r5, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16cf4 │ │ │ │ + bl 0xfec16c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb40 │ │ │ │ + bl 0x3efa50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8328 │ │ │ │ + bl 0x3c8238 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [r8], #580 @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror #8 │ │ │ │ + addeq r0, r5, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16d4c │ │ │ │ + bl 0xfec16c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb98 │ │ │ │ + bl 0x3efaa8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r8, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8380 │ │ │ │ + bl 0x3c8290 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {145} @ 0x91 │ │ │ │ + ldc2l 7, cr15, [ip], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl #8 │ │ │ │ + strdeq r0, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16da4 │ │ │ │ + bl 0xfec16cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efbf0 │ │ │ │ + bl 0x3efb00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c83d8 │ │ │ │ + bl 0x3c82e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff6fda26 │ │ │ │ + mrrc2 7, 9, pc, r0, cr1 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008503b0 │ │ │ │ + addeq r0, r5, r0, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16dfc │ │ │ │ + bl 0xfec16d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efc48 │ │ │ │ + bl 0x3efb58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsmi pc, lr, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8430 │ │ │ │ + bl 0x3c8340 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfebfda7e │ │ │ │ + stc2 7, cr15, [r4], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr r3 │ │ │ │ + addeq r0, r5, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16e54 │ │ │ │ + bl 0xfec16d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efca0 │ │ │ │ + bl 0x3efbb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8488 │ │ │ │ + bl 0x3c8398 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe0fdad6 │ │ │ │ + blx 0xffefd9e6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl #6 │ │ │ │ + strdeq r0, [r5], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16eac │ │ │ │ + bl 0xfec16dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efcf8 │ │ │ │ + bl 0x3efc08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b8f64e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c84e0 │ │ │ │ + bl 0x3c83f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x15fdb2e │ │ │ │ + blx 0xff3fda3e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr #5 │ │ │ │ + umulleq r0, r5, r8, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f04 │ │ │ │ + bl 0xfec16e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efd50 │ │ │ │ + bl 0x3efc60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8538 │ │ │ │ + bl 0x3c8448 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xafdb86 │ │ │ │ + blx 0xfe8fda96 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr r2 │ │ │ │ + addeq r0, r5, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f5c │ │ │ │ + bl 0xfec16e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efda8 │ │ │ │ + bl 0x3efcb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8590 │ │ │ │ + bl 0x3c84a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffffdbdc │ │ │ │ + blx 0x1dfdaee │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r5], r8 │ │ │ │ + addeq r0, r5, r8, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16fb4 │ │ │ │ + bl 0xfec16ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe00 │ │ │ │ + bl 0x3efd10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c85e8 │ │ │ │ + bl 0x3c84f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff4fdc34 │ │ │ │ + blx 0x12fdb46 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsr #3 │ │ │ │ + umulleq r0, r5, r0, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1700c │ │ │ │ + bl 0xfec16f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe58 │ │ │ │ + bl 0x3efd68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8640 │ │ │ │ + bl 0x3c8550 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe9fdc8c │ │ │ │ + blx 0x7fdb9e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr #2 │ │ │ │ + addeq r0, r5, r8, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17064 │ │ │ │ + bl 0xfec16f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efeb0 │ │ │ │ + bl 0x3efdc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8698 │ │ │ │ + bl 0x3c85a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1efdce4 │ │ │ │ + blx 0xffcfdbf4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r5], r0 @ │ │ │ │ + addeq r0, r5, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec170bc │ │ │ │ + bl 0xfec16fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff08 │ │ │ │ + bl 0x3efe18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c86f0 │ │ │ │ + bl 0x3c8600 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x13fdd3c │ │ │ │ + blx 0xff1fdc4c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r5, r8, r0 │ │ │ │ + addeq r0, r5, r8, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17114 │ │ │ │ + bl 0xfec17024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff60 │ │ │ │ + bl 0x3efe70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8748 │ │ │ │ + bl 0x3c8658 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x8fdd94 │ │ │ │ + blx 0xfe6fdca4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr #32 │ │ │ │ + addeq r0, r5, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1716c │ │ │ │ + bl 0xfec1707c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3effb8 │ │ │ │ + bl 0x3efec8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c87a0 │ │ │ │ + bl 0x3c86b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f4f791 │ │ │ │ + blx 0x1bfdcfc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r8, ror #31 │ │ │ │ + ldrdeq r0, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec171c4 │ │ │ │ + bl 0xfec170d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0010 │ │ │ │ + bl 0x3eff20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 104), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c87f8 │ │ │ │ + bl 0x3c8708 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c8f791 │ │ │ │ + blx 0x10fdd54 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r4, r0, pc @ │ │ │ │ + addeq r0, r5, r0, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1721c │ │ │ │ + bl 0xfec1712c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0068 │ │ │ │ + bl 0x3eff78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8850 │ │ │ │ + bl 0x3c8760 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf99cf791 │ │ │ │ + blx 0x5fddac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r8, lsr pc @ │ │ │ │ + addeq r0, r5, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17274 │ │ │ │ + bl 0xfec17184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f00c0 │ │ │ │ + bl 0x3effd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c88a8 │ │ │ │ + bl 0x3c87b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf970f791 │ │ │ │ + @ instruction: 0xf9e8f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r0, ror #29 │ │ │ │ + ldrdeq pc, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec172cc │ │ │ │ + bl 0xfec171dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0118 │ │ │ │ + bl 0x3f0028 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8900 │ │ │ │ + bl 0x3c8810 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf944f791 │ │ │ │ + @ instruction: 0xf9bcf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r8, lsl #29 │ │ │ │ + addeq pc, r4, r8, ror pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17324 │ │ │ │ + bl 0xfec17234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0170 │ │ │ │ + bl 0x3f0080 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 96), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8958 │ │ │ │ + bl 0x3c8868 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf918f791 │ │ │ │ + @ instruction: 0xf990f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r0, lsr lr @ │ │ │ │ + addeq pc, r4, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1737c │ │ │ │ + bl 0xfec1728c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f01c8 │ │ │ │ + bl 0x3f00d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c89b0 │ │ │ │ + bl 0x3c88c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ecf791 │ │ │ │ + @ instruction: 0xf964f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r4], r8 │ │ │ │ + addeq pc, r4, r8, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec173d4 │ │ │ │ + bl 0xfec172e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0220 │ │ │ │ + bl 0x3f0130 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a08 │ │ │ │ + bl 0x3c8918 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c0f791 │ │ │ │ + @ instruction: 0xf938f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r0, lsl #27 │ │ │ │ + addeq pc, r4, r0, ror lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1742c │ │ │ │ + bl 0xfec1733c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0278 │ │ │ │ + bl 0x3f0188 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8a60 │ │ │ │ + bl 0x3c8970 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf894f791 │ │ │ │ + @ instruction: 0xf90cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r8, lsr #26 │ │ │ │ + addeq pc, r4, r8, lsl lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17484 │ │ │ │ + bl 0xfec17394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f02d0 │ │ │ │ + bl 0x3f01e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8ab8 │ │ │ │ + bl 0x3c89c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf868f791 │ │ │ │ + @ instruction: 0xf8e0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq pc, [r4], r0 │ │ │ │ + addeq pc, r4, r0, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec174dc │ │ │ │ + bl 0xfec173ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q11, q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6450fe0 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2l 7, cr15, [r6], {144} @ 0x90 │ │ │ │ + ldc2 7, cr15, [lr, #-576]! @ 0xfffffdc0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f40c0 │ │ │ │ + bls 0x1f3fd0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf834f791 │ │ │ │ + @ instruction: 0xf8acf791 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r4, ror #24 │ │ │ │ + addeq pc, r4, r4, asr sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec17548 │ │ │ │ + bl 0xfec17458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q11, q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6450fe0 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2 7, cr15, [r0], {144} @ 0x90 │ │ │ │ + stc2 7, cr15, [r8, #-576] @ 0xfffffdc0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f412c │ │ │ │ + bls 0x1f403c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfffef790 │ │ │ │ + @ instruction: 0xf876f791 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r4], r8 │ │ │ │ + addeq pc, r4, r8, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec175b4 │ │ │ │ + bl 0xfec174c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c437c │ │ │ │ + blmi 0x4c428c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ - bl 0x183620 │ │ │ │ + bl 0x183530 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, lsr #31 │ │ │ │ + @ instruction: 0xf7910000 │ │ │ │ + andlt pc, r3, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsr #23 │ │ │ │ + umulleq pc, r4, r2, ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17608 │ │ │ │ + bl 0xfec17518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c43d0 │ │ │ │ + blmi 0x4c42e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ - bl 0x183674 │ │ │ │ + bl 0x183584 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, ror pc @ │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, asr #22 │ │ │ │ + addeq pc, r4, lr, lsr ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1765c │ │ │ │ + bl 0xfec1756c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4424 │ │ │ │ + blmi 0x4c4334 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ - bl 0x1836c8 │ │ │ │ + bl 0x1835d8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, asr pc @ │ │ │ │ + andlt pc, r3, r9, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq pc, [r4], sl │ │ │ │ + addeq pc, r4, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec176b0 │ │ │ │ + bl 0xfec175c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4478 │ │ │ │ + blmi 0x4c4388 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ - bl 0x18371c │ │ │ │ + bl 0x18362c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, lsr #30 │ │ │ │ + mullt r3, pc, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, lsr #21 │ │ │ │ + umulleq pc, r4, r6, fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17704 │ │ │ │ + bl 0xfec17614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c44cc │ │ │ │ + blmi 0x4c43dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ - bl 0x183770 │ │ │ │ + bl 0x183680 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r5, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, asr sl @ │ │ │ │ + addeq pc, r4, r2, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17758 │ │ │ │ + bl 0xfec17668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4520 │ │ │ │ + blmi 0x4c4430 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ - bl 0x1837c4 │ │ │ │ + bl 0x1836d4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, fp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq pc, [r4], lr │ │ │ │ + addeq pc, r4, lr, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec177ac │ │ │ │ + bl 0xfec176bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4574 │ │ │ │ + blmi 0x4c4484 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x183818 │ │ │ │ + bl 0x183728 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, lsr #29 │ │ │ │ + andlt pc, r3, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, lsr #19 │ │ │ │ + umulleq pc, r4, sl, sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17800 │ │ │ │ + bl 0xfec17710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c45c8 │ │ │ │ + blmi 0x4c44d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ - bl 0x18386c │ │ │ │ + bl 0x18377c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, ror lr @ │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, asr r9 @ │ │ │ │ + addeq pc, r4, r6, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17854 │ │ │ │ + bl 0xfec17764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c461c │ │ │ │ + blmi 0x4c452c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ - bl 0x1838c0 │ │ │ │ + bl 0x1837d0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, asr lr @ │ │ │ │ + andlt pc, r3, sp, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsl #18 │ │ │ │ + strdeq pc, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec178a8 │ │ │ │ + bl 0xfec177b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4670 │ │ │ │ + blmi 0x4c4580 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ - bl 0x183914 │ │ │ │ + bl 0x183824 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, lsr #28 │ │ │ │ + andlt pc, r3, r3, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, lsr #17 │ │ │ │ + umulleq pc, r4, lr, r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec178fc │ │ │ │ + bl 0xfec1780c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c46c4 │ │ │ │ + blmi 0x4c45d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ - bl 0x183968 │ │ │ │ + bl 0x183878 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, lsl #28 │ │ │ │ + andlt pc, r3, r9, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, asr r8 @ │ │ │ │ + addeq pc, r4, sl, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17950 │ │ │ │ + bl 0xfec17860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4718 │ │ │ │ + blmi 0x4c4628 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ - bl 0x1839bc │ │ │ │ + bl 0x1838cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, pc, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, lsl #16 │ │ │ │ + strdeq pc, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec179a4 │ │ │ │ + bl 0xfec178b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c476c │ │ │ │ + blmi 0x4c467c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ - bl 0x183a10 │ │ │ │ + bl 0x183920 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, lsr #27 │ │ │ │ + andlt pc, r3, r5, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084f7b2 │ │ │ │ + addeq pc, r4, r2, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec179f8 │ │ │ │ + bl 0xfec17908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c47c0 │ │ │ │ + blmi 0x4c46d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ - bl 0x183a64 │ │ │ │ + bl 0x183974 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, lsl #27 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, asr r7 @ │ │ │ │ + addeq pc, r4, lr, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17a4c │ │ │ │ + bl 0xfec1795c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4814 │ │ │ │ + blmi 0x4c4724 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ - bl 0x183ab8 │ │ │ │ + bl 0x1839c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, asr sp @ │ │ │ │ + ldrdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, lsl #14 │ │ │ │ + strdeq pc, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17aa0 │ │ │ │ + bl 0xfec179b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4868 │ │ │ │ + blmi 0x4c4778 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ - bl 0x183b0c │ │ │ │ + bl 0x183a1c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, lsr #26 │ │ │ │ + andlt pc, r3, r7, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084f6b6 │ │ │ │ + addeq pc, r4, r6, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17af4 │ │ │ │ + bl 0xfec17a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c48bc │ │ │ │ + blmi 0x4c47cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ - bl 0x183b60 │ │ │ │ + bl 0x183a70 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, lsl #26 │ │ │ │ + andlt pc, r3, sp, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, ror #12 │ │ │ │ + addeq pc, r4, r2, asr r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b48 │ │ │ │ + bl 0xfec17a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4910 │ │ │ │ + blmi 0x4c4820 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ - bl 0x183bb4 │ │ │ │ + bl 0x183ac4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, r3, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, lsl #12 │ │ │ │ + strdeq pc, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b9c │ │ │ │ + bl 0xfec17aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4964 │ │ │ │ + blmi 0x4c4874 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d20, d16, d0[6] │ │ │ │ - bl 0x183c08 │ │ │ │ + bl 0x183b18 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - @ instruction: 0xb003fcb1 │ │ │ │ + andlt pc, r3, r9, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084f5ba │ │ │ │ + addeq pc, r4, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17bf0 │ │ │ │ + bl 0xfec17b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c49b8 │ │ │ │ + blmi 0x4c48c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d21, d0, d0[7] │ │ │ │ - bl 0x183c5c │ │ │ │ + bl 0x183b6c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, lsl #25 │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, ror #10 │ │ │ │ + addeq pc, r4, r6, asr r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c44 │ │ │ │ + bl 0xfec17b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4a0c │ │ │ │ + blmi 0x4c491c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c05cf0 │ │ │ │ - bl 0x183cb0 │ │ │ │ + bl 0x183bc0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, asr ip @ │ │ │ │ + ldrdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsl r5 @ │ │ │ │ + addeq pc, r4, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c98 │ │ │ │ + bl 0xfec17ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4a60 │ │ │ │ + blmi 0x4c4970 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmvn.i32 q11, #1279 @ 0x000004ff │ │ │ │ - bl 0x183d04 │ │ │ │ + bl 0x183c14 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, lsr ip @ │ │ │ │ + andlt pc, r3, fp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084f4be │ │ │ │ + addeq pc, r4, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17cec │ │ │ │ + bl 0xfec17bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4ab4 │ │ │ │ + blmi 0x4c49c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c06cf8 │ │ │ │ - bl 0x183d58 │ │ │ │ + bl 0x183c68 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, lsl #24 │ │ │ │ + andlt pc, r3, r1, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, ror #8 │ │ │ │ + addeq pc, r4, sl, asr r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d40 │ │ │ │ + bl 0xfec17c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4b08 │ │ │ │ + blmi 0x4c4a18 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ - bl 0x183dac │ │ │ │ + bl 0x183cbc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, r7, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, lsl r4 @ │ │ │ │ + addeq pc, r4, r6, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d94 │ │ │ │ + bl 0xfec17ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4b5c │ │ │ │ + blmi 0x4c4a6c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ - bl 0x183e00 │ │ │ │ + bl 0x183d10 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - @ instruction: 0xb003fbb5 │ │ │ │ + andlt pc, r3, sp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, asr #7 │ │ │ │ + @ instruction: 0x0084f4b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17de8 │ │ │ │ + bl 0xfec17cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4bb0 │ │ │ │ + blmi 0x4c4ac0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - bl 0x183e54 │ │ │ │ + bl 0x183d64 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, lsl #23 │ │ │ │ + andlt pc, r3, r3, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, ror #6 │ │ │ │ + addeq pc, r4, lr, asr r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e3c │ │ │ │ + bl 0xfec17d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4c04 │ │ │ │ + blmi 0x4c4b14 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ - bl 0x183ea8 │ │ │ │ + bl 0x183db8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, ror #22 │ │ │ │ + ldrdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, lsl r3 @ │ │ │ │ + addeq pc, r4, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e90 │ │ │ │ + bl 0xfec17da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4c58 │ │ │ │ + blmi 0x4c4b68 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ - bl 0x183efc │ │ │ │ + bl 0x183e0c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, lsr fp @ │ │ │ │ + andlt pc, r3, pc, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, asr #5 │ │ │ │ + @ instruction: 0x0084f3b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ee4 │ │ │ │ + bl 0xfec17df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4cac │ │ │ │ + blmi 0x4c4bbc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ - bl 0x183f50 │ │ │ │ + bl 0x183e60 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, lsl #22 │ │ │ │ + andlt pc, r3, r5, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, ror r2 @ │ │ │ │ + addeq pc, r4, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f38 │ │ │ │ + bl 0xfec17e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4d00 │ │ │ │ + blmi 0x4c4c10 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ - bl 0x183fa4 │ │ │ │ + bl 0x183eb4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, ror #21 │ │ │ │ + andlt pc, r3, fp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, lsl r2 @ │ │ │ │ + addeq pc, r4, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f8c │ │ │ │ + bl 0xfec17e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4d54 │ │ │ │ + blmi 0x4c4c64 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ - bl 0x183ff8 │ │ │ │ + bl 0x183f08 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - @ instruction: 0xb003fab9 │ │ │ │ + andlt pc, r3, r1, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, asr #3 │ │ │ │ + @ instruction: 0x0084f2ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17fe0 │ │ │ │ + bl 0xfec17ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4da8 │ │ │ │ + blmi 0x4c4cb8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ - bl 0x18404c │ │ │ │ + bl 0x183f5c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, lsl #21 │ │ │ │ + andlt pc, r3, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, ror r1 @ │ │ │ │ + addeq pc, r4, r6, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18034 │ │ │ │ + bl 0xfec17f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4dfc │ │ │ │ + blmi 0x4c4d0c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c02cd8 │ │ │ │ - bl 0x1840a0 │ │ │ │ + bl 0x183fb0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, ror #20 │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsr #2 │ │ │ │ + addeq pc, r4, r2, lsl r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18088 │ │ │ │ + bl 0xfec17f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4e50 │ │ │ │ + blmi 0x4c4d60 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmov.i32 , #3327 @ 0x00000cff │ │ │ │ - bl 0x1840f4 │ │ │ │ + bl 0x184004 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, lsr sl @ │ │ │ │ + @ instruction: 0xb003fab3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, asr #1 │ │ │ │ + @ instruction: 0x0084f1be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec180dc │ │ │ │ + bl 0xfec17fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4ea4 │ │ │ │ + blmi 0x4c4db4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d19, d16, d0[4] │ │ │ │ - bl 0x184148 │ │ │ │ + bl 0x184058 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, lsl sl @ │ │ │ │ + andlt pc, r3, r9, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, ror r0 @ │ │ │ │ + addeq pc, r4, sl, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18130 │ │ │ │ + bl 0xfec18040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4ef8 │ │ │ │ + blmi 0x4c4e08 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d20, d0, d0[5] │ │ │ │ - bl 0x18419c │ │ │ │ + bl 0x1840ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, ror #19 │ │ │ │ + andlt pc, r3, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, lsr #32 │ │ │ │ + addeq pc, r4, r6, lsl r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18184 │ │ │ │ + bl 0xfec18094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4f4c │ │ │ │ + blmi 0x4c4e5c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ - bl 0x1841f0 │ │ │ │ + bl 0x184100 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - @ instruction: 0xb003f9bd │ │ │ │ + andlt pc, r3, r5, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq lr, [r4], r2 │ │ │ │ + addeq pc, r4, r2, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec181d8 │ │ │ │ + bl 0xfec180e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4fa0 │ │ │ │ + blmi 0x4c4eb0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c03c98 │ │ │ │ - bl 0x184244 │ │ │ │ + bl 0x184154 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - mullt r3, r3, r9 │ │ │ │ + andlt pc, r3, fp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, ror pc │ │ │ │ + addeq pc, r4, lr, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1822c │ │ │ │ + bl 0xfec1813c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4ff4 │ │ │ │ + blmi 0x4c4f04 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ - bl 0x184298 │ │ │ │ + bl 0x1841a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, ror #18 │ │ │ │ + andlt pc, r3, r1, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsr #30 │ │ │ │ + addeq pc, r4, sl, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18280 │ │ │ │ + bl 0xfec18190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5048 │ │ │ │ + blmi 0x4c4f58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ - bl 0x1842ec │ │ │ │ + bl 0x1841fc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, lsr r9 @ │ │ │ │ + @ instruction: 0xb003f9b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq lr, [r4], r6 │ │ │ │ + addeq lr, r4, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec182d4 │ │ │ │ + bl 0xfec181e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c509c │ │ │ │ + blmi 0x4c4fac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ - bl 0x184340 │ │ │ │ + bl 0x184250 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, lsl r9 @ │ │ │ │ + andlt pc, r3, sp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsl #29 │ │ │ │ + addeq lr, r4, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18328 │ │ │ │ + bl 0xfec18238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c50f0 │ │ │ │ + blmi 0x4c5000 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ - bl 0x184394 │ │ │ │ + bl 0x1842a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, ror #17 │ │ │ │ + andlt pc, r3, r3, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsr #28 │ │ │ │ + addeq lr, r4, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1837c │ │ │ │ + bl 0xfec1828c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5144 │ │ │ │ + blmi 0x4c5054 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x1843e8 │ │ │ │ + bl 0x1842f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, asr #17 │ │ │ │ + andlt pc, r3, r9, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq lr, [r4], sl │ │ │ │ + addeq lr, r4, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec183d0 │ │ │ │ + bl 0xfec182e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5198 │ │ │ │ + blmi 0x4c50a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x18443c │ │ │ │ + bl 0x18434c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - mullt r3, r7, r8 │ │ │ │ + andlt pc, r3, pc, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsl #27 │ │ │ │ + addeq lr, r4, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18424 │ │ │ │ + bl 0xfec18334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c51ec │ │ │ │ + blmi 0x4c50fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x184490 │ │ │ │ + bl 0x1843a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, ror #16 │ │ │ │ + andlt pc, r3, r5, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsr sp │ │ │ │ + addeq lr, r4, r2, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18478 │ │ │ │ + bl 0xfec18388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5240 │ │ │ │ + blmi 0x4c5150 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x1844e4 │ │ │ │ + bl 0x1843f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, asr #16 │ │ │ │ + @ instruction: 0xb003f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq lr, [r4], lr @ │ │ │ │ + addeq lr, r4, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec184cc │ │ │ │ + bl 0xfec183dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5294 │ │ │ │ + blmi 0x4c51a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d20, #3327 @ 0x00000cff │ │ │ │ - bl 0x184538 │ │ │ │ + bl 0x184448 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, lsl r8 @ │ │ │ │ + mullt r3, r1, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsl #25 │ │ │ │ + addeq lr, r4, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18520 │ │ │ │ + bl 0xfec18430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c52e8 │ │ │ │ + blmi 0x4c51f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q11, d0, d28 │ │ │ │ - bl 0x18458c │ │ │ │ + bl 0x18449c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, ror #31 │ │ │ │ + @ instruction: 0xf7900000 │ │ │ │ + andlt pc, r3, r7, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsr ip │ │ │ │ + addeq lr, r4, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18574 │ │ │ │ + bl 0xfec18484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c533c │ │ │ │ + blmi 0x4c524c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q10, d16, d16 │ │ │ │ - bl 0x1845e0 │ │ │ │ + bl 0x1844f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, asr #31 │ │ │ │ + @ instruction: 0xf7900000 │ │ │ │ + andlt pc, r3, sp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, ror #23 │ │ │ │ + ldrdeq lr, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec185c8 │ │ │ │ + bl 0xfec184d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5390 │ │ │ │ + blmi 0x4c52a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x184634 │ │ │ │ + bl 0x184544 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78f0000 │ │ │ │ - mullt r3, fp, pc @ │ │ │ │ + @ instruction: 0xf7900000 │ │ │ │ + andlt pc, r3, r3, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsl #23 │ │ │ │ + addeq lr, r4, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1861c │ │ │ │ + bl 0xfec1852c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c53e4 │ │ │ │ + blmi 0x4c52f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x184688 │ │ │ │ + bl 0x184598 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, ror pc @ │ │ │ │ + andlt pc, r3, r9, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsr fp │ │ │ │ + addeq lr, r4, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18670 │ │ │ │ + bl 0xfec18580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5438 │ │ │ │ + blmi 0x4c5348 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x1846d8 │ │ │ │ + bl 0x1845e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, asr #30 │ │ │ │ + @ instruction: 0xb003ffbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, ror #21 │ │ │ │ + ldrdeq lr, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec186c4 │ │ │ │ + bl 0xfec185d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c548c │ │ │ │ + blmi 0x4c539c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x18472c │ │ │ │ + bl 0x18463c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, lsl pc @ │ │ │ │ + mullt r3, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq lr, r4, r2, sl │ │ │ │ + addeq lr, r4, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18718 │ │ │ │ + bl 0xfec18628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c54e0 │ │ │ │ + blmi 0x4c53f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x184780 │ │ │ │ + bl 0x184690 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, fp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsr sl │ │ │ │ + addeq lr, r4, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1876c │ │ │ │ + bl 0xfec1867c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5534 │ │ │ │ + blmi 0x4c5444 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ - bl 0x1847d4 │ │ │ │ + bl 0x1846e4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, asr #29 │ │ │ │ + andlt pc, r3, r1, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, ror #19 │ │ │ │ + ldrdeq lr, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec187c0 │ │ │ │ + bl 0xfec186d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5588 │ │ │ │ + blmi 0x4c5498 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x184828 │ │ │ │ + bl 0x184738 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - mullt r3, pc, lr @ │ │ │ │ + andlt pc, r3, r7, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq lr, r4, r6, r9 │ │ │ │ + addeq lr, r4, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18814 │ │ │ │ + bl 0xfec18724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c55dc │ │ │ │ + blmi 0x4c54ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ - bl 0x18487c │ │ │ │ + bl 0x18478c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, ror lr @ │ │ │ │ + andlt pc, r3, sp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, asr #18 │ │ │ │ + addeq lr, r4, r2, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18868 │ │ │ │ + bl 0xfec18778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5630 │ │ │ │ + blmi 0x4c5540 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ - bl 0x1848d0 │ │ │ │ + bl 0x1847e0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, asr #28 │ │ │ │ + andlt pc, r3, r3, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, ror #17 │ │ │ │ + ldrdeq lr, [r4], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec188bc │ │ │ │ + bl 0xfec187cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5684 │ │ │ │ + blmi 0x4c5594 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ - bl 0x184924 │ │ │ │ + bl 0x184834 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, lsr #28 │ │ │ │ + mullt r3, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq lr, r4, sl, r8 │ │ │ │ + addeq lr, r4, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18910 │ │ │ │ + bl 0xfec18820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c56d8 │ │ │ │ + blmi 0x4c55e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ - bl 0x184978 │ │ │ │ + bl 0x184888 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, asr #16 │ │ │ │ + addeq lr, r4, r6, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18964 │ │ │ │ + bl 0xfec18874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c572c │ │ │ │ + blmi 0x4c563c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ - bl 0x1849cc │ │ │ │ + bl 0x1848dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, asr #27 │ │ │ │ + andlt pc, r3, r5, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], r2 │ │ │ │ + addeq lr, r4, r2, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec189b8 │ │ │ │ + bl 0xfec188c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5780 │ │ │ │ + blmi 0x4c5690 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ - bl 0x184a20 │ │ │ │ + bl 0x184930 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, lsr #27 │ │ │ │ + andlt pc, r3, fp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq lr, r4, lr, r7 │ │ │ │ + addeq lr, r4, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a0c │ │ │ │ + bl 0xfec1891c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c57d4 │ │ │ │ + blmi 0x4c56e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ - bl 0x184a74 │ │ │ │ + bl 0x184984 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, ror sp @ │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, asr #14 │ │ │ │ + addeq lr, r4, sl, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a60 │ │ │ │ + bl 0xfec18970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5828 │ │ │ │ + blmi 0x4c5738 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d19, d0, d0[6] │ │ │ │ - bl 0x184ac8 │ │ │ │ + bl 0x1849d8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, asr #26 │ │ │ │ + andlt pc, r3, r7, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], r6 │ │ │ │ + addeq lr, r4, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ab4 │ │ │ │ + bl 0xfec189c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c587c │ │ │ │ + blmi 0x4c578c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x184b1c │ │ │ │ + bl 0x184a2c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, lsr #26 │ │ │ │ + mullt r3, sp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsr #13 │ │ │ │ + umulleq lr, r4, r2, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b08 │ │ │ │ + bl 0xfec18a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c58d0 │ │ │ │ + blmi 0x4c57e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c05cfc │ │ │ │ - bl 0x184b70 │ │ │ │ + bl 0x184a80 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, r3, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, asr #12 │ │ │ │ + addeq lr, r4, lr, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b5c │ │ │ │ + bl 0xfec18a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5924 │ │ │ │ + blmi 0x4c5834 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ - bl 0x184bc4 │ │ │ │ + bl 0x184ad4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r9, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], sl │ │ │ │ + addeq lr, r4, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18bb0 │ │ │ │ + bl 0xfec18ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5978 │ │ │ │ + blmi 0x4c5888 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d19, d16, d0[7] │ │ │ │ - bl 0x184c18 │ │ │ │ + bl 0x184b28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, lsr #25 │ │ │ │ + andlt pc, r3, pc, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsr #11 │ │ │ │ + umulleq lr, r4, r6, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c04 │ │ │ │ + bl 0xfec18b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c59cc │ │ │ │ + blmi 0x4c58dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ - bl 0x184c6c │ │ │ │ + bl 0x184b7c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, ror ip @ │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, asr r5 │ │ │ │ + addeq lr, r4, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c58 │ │ │ │ + bl 0xfec18b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5a20 │ │ │ │ + blmi 0x4c5930 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ - bl 0x184cc0 │ │ │ │ + bl 0x184bd0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, asr ip @ │ │ │ │ + andlt pc, r3, fp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], lr @ │ │ │ │ + addeq lr, r4, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18cac │ │ │ │ + bl 0xfec18bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5a74 │ │ │ │ + blmi 0x4c5984 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ - bl 0x184d14 │ │ │ │ + bl 0x184c24 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, lsr #24 │ │ │ │ + andlt pc, r3, r1, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsr #9 │ │ │ │ + umulleq lr, r4, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d00 │ │ │ │ + bl 0xfec18c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5ac8 │ │ │ │ + blmi 0x4c59d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ - bl 0x184d68 │ │ │ │ + bl 0x184c78 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, r7, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, asr r4 │ │ │ │ + addeq lr, r4, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d54 │ │ │ │ + bl 0xfec18c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5b1c │ │ │ │ + blmi 0x4c5a2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - bl 0x184dbc │ │ │ │ + bl 0x184ccc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - ldrdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, sp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsl #8 │ │ │ │ + strdeq lr, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18da8 │ │ │ │ + bl 0xfec18cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5b70 │ │ │ │ + blmi 0x4c5a80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 q8, d0, d12 │ │ │ │ - bl 0x184e10 │ │ │ │ + bl 0x184d20 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, lsr #23 │ │ │ │ + andlt pc, r3, r3, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsr #7 │ │ │ │ + umulleq lr, r4, lr, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18dfc │ │ │ │ + bl 0xfec18d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5bc4 │ │ │ │ + blmi 0x4c5ad4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ - bl 0x184e64 │ │ │ │ + bl 0x184d74 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, lsl #23 │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, asr r3 │ │ │ │ + addeq lr, r4, sl, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18e50 │ │ │ │ + bl 0xfec18d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5c18 │ │ │ │ + blmi 0x4c5b28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ - bl 0x184eb8 │ │ │ │ + bl 0x184dc8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, asr fp @ │ │ │ │ + andlt pc, r3, pc, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsl #6 │ │ │ │ + strdeq lr, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ea4 │ │ │ │ + bl 0xfec18db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5c6c │ │ │ │ + blmi 0x4c5b7c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ - bl 0x184f0c │ │ │ │ + bl 0x184e1c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, lsr #22 │ │ │ │ + andlt pc, r3, r5, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084e2b2 │ │ │ │ + addeq lr, r4, r2, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ef8 │ │ │ │ + bl 0xfec18e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5cc0 │ │ │ │ + blmi 0x4c5bd0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ - bl 0x184f5c │ │ │ │ + bl 0x184e6c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, lsl #22 │ │ │ │ + andlt pc, r3, fp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, asr r2 │ │ │ │ + addeq lr, r4, lr, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18f4c │ │ │ │ + bl 0xfec18e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5d14 │ │ │ │ + blmi 0x4c5c24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ - bl 0x184fb0 │ │ │ │ + bl 0x184ec0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r1, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsl #4 │ │ │ │ + strdeq lr, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18fa0 │ │ │ │ + bl 0xfec18eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5d68 │ │ │ │ + blmi 0x4c5c78 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ - bl 0x185008 │ │ │ │ + bl 0x184f18 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, lsr #21 │ │ │ │ + andlt pc, r3, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084e1b6 │ │ │ │ + addeq lr, r4, r6, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ff4 │ │ │ │ + bl 0xfec18f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5dbc │ │ │ │ + blmi 0x4c5ccc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ - bl 0x18505c │ │ │ │ + bl 0x184f6c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, lsl #21 │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, ror #2 │ │ │ │ + addeq lr, r4, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19048 │ │ │ │ + bl 0xfec18f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5e10 │ │ │ │ + blmi 0x4c5d20 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ - bl 0x1850b0 │ │ │ │ + bl 0x184fc0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, asr sl @ │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsl #2 │ │ │ │ + strdeq lr, [r4], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1909c │ │ │ │ + bl 0xfec18fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5e64 │ │ │ │ + blmi 0x4c5d74 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ - bl 0x185100 │ │ │ │ + bl 0x185010 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, lsr sl @ │ │ │ │ + andlt pc, r3, r9, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strheq lr, [r4], sl │ │ │ │ + addeq lr, r4, sl, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec190f0 │ │ │ │ + bl 0xfec19000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5eb8 │ │ │ │ + blmi 0x4c5dc8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ - bl 0x185154 │ │ │ │ + bl 0x185064 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, lsl #20 │ │ │ │ + andlt pc, r3, pc, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, rrx │ │ │ │ + addeq lr, r4, r6, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19144 │ │ │ │ + bl 0xfec19054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5f0c │ │ │ │ + blmi 0x4c5e1c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ - bl 0x1851ac │ │ │ │ + bl 0x1850bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r5, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsl r0 │ │ │ │ + addeq lr, r4, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19198 │ │ │ │ + bl 0xfec190a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5f60 │ │ │ │ + blmi 0x4c5e70 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ - bl 0x185200 │ │ │ │ + bl 0x185110 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - @ instruction: 0xb003f9b3 │ │ │ │ + andlt pc, r3, fp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084dfbe │ │ │ │ + addeq lr, r4, lr, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec191ec │ │ │ │ + bl 0xfec190fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5fb4 │ │ │ │ + blmi 0x4c5ec4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ - bl 0x185254 │ │ │ │ + bl 0x185164 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, lsl #19 │ │ │ │ + andlt pc, r3, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, ror #30 │ │ │ │ + addeq lr, r4, sl, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19240 │ │ │ │ + bl 0xfec19150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6008 │ │ │ │ + blmi 0x4c5f18 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x1852a4 │ │ │ │ + bl 0x1851b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, asr r9 @ │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsl pc │ │ │ │ + addeq lr, r4, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19294 │ │ │ │ + bl 0xfec191a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c605c │ │ │ │ + blmi 0x4c5f6c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x1852f8 │ │ │ │ + bl 0x185208 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, lsr r9 @ │ │ │ │ + andlt pc, r3, sp, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, asr #29 │ │ │ │ + @ instruction: 0x0084dfb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec192e8 │ │ │ │ + bl 0xfec191f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c60b0 │ │ │ │ + blmi 0x4c5fc0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ - bl 0x185350 │ │ │ │ + bl 0x185260 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, lsl #18 │ │ │ │ + andlt pc, r3, r3, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, ror #28 │ │ │ │ + addeq sp, r4, lr, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1933c │ │ │ │ + bl 0xfec1924c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6104 │ │ │ │ + blmi 0x4c6014 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ - bl 0x1853a4 │ │ │ │ + bl 0x1852b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, ror #17 │ │ │ │ + andlt pc, r3, r9, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsl lr │ │ │ │ + addeq sp, r4, sl, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19390 │ │ │ │ + bl 0xfec192a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6158 │ │ │ │ + blmi 0x4c6068 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ - bl 0x1853f8 │ │ │ │ + bl 0x185308 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - @ instruction: 0xb003f8b7 │ │ │ │ + andlt pc, r3, pc, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, asr #27 │ │ │ │ + @ instruction: 0x0084deb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec193e4 │ │ │ │ + bl 0xfec192f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c61ac │ │ │ │ + blmi 0x4c60bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ - bl 0x185448 │ │ │ │ + bl 0x185358 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, lsl #17 │ │ │ │ + andlt pc, r3, r5, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, ror sp │ │ │ │ + addeq sp, r4, r2, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19438 │ │ │ │ + bl 0xfec19348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6200 │ │ │ │ + blmi 0x4c6110 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ - bl 0x18549c │ │ │ │ + bl 0x1853ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, ror #16 │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsl sp │ │ │ │ + addeq sp, r4, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1948c │ │ │ │ + bl 0xfec1939c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6254 │ │ │ │ + blmi 0x4c6164 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ - bl 0x1854f4 │ │ │ │ + bl 0x185404 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, lsr r8 @ │ │ │ │ + @ instruction: 0xb003f8b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, asr #25 │ │ │ │ + @ instruction: 0x0084ddba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec194e0 │ │ │ │ + bl 0xfec193f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c62a8 │ │ │ │ + blmi 0x4c61b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ - bl 0x185548 │ │ │ │ + bl 0x185458 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, lsl #16 │ │ │ │ + andlt pc, r3, r7, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, ror ip │ │ │ │ + addeq sp, r4, r6, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19534 │ │ │ │ + bl 0xfec19444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c62fc │ │ │ │ + blmi 0x4c620c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ - bl 0x18559c │ │ │ │ + bl 0x1854ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, ror #31 │ │ │ │ + @ instruction: 0xf78f0000 │ │ │ │ + andlt pc, r3, sp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsr #24 │ │ │ │ + addeq sp, r4, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19588 │ │ │ │ + bl 0xfec19498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6350 │ │ │ │ + blmi 0x4c6260 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ - bl 0x1855f0 │ │ │ │ + bl 0x185500 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78e0000 │ │ │ │ - @ instruction: 0xb003ffbb │ │ │ │ + @ instruction: 0xf78f0000 │ │ │ │ + andlt pc, r3, r3, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, asr #23 │ │ │ │ + @ instruction: 0x0084dcbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec195dc │ │ │ │ + bl 0xfec194ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c63a4 │ │ │ │ + blmi 0x4c62b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ - bl 0x185644 │ │ │ │ + bl 0x185554 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78e0000 │ │ │ │ - mullt r3, r1, pc @ │ │ │ │ + @ instruction: 0xf78f0000 │ │ │ │ + andlt pc, r3, r9, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, ror fp │ │ │ │ + addeq sp, r4, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19630 │ │ │ │ + bl 0xfec19540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c63f8 │ │ │ │ + blmi 0x4c6308 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - bl 0x185698 │ │ │ │ + bl 0x1855a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, ror #30 │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsr #22 │ │ │ │ + addeq sp, r4, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19684 │ │ │ │ + bl 0xfec19594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c644c │ │ │ │ + blmi 0x4c635c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ - bl 0x1856ec │ │ │ │ + bl 0x1855fc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, lsr pc @ │ │ │ │ + @ instruction: 0xb003ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r4], r2 │ │ │ │ + addeq sp, r4, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec196d8 │ │ │ │ + bl 0xfec195e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c64a0 │ │ │ │ + blmi 0x4c63b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ - bl 0x185740 │ │ │ │ + bl 0x185650 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, lsl pc @ │ │ │ │ + andlt pc, r3, fp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, ror sl │ │ │ │ + addeq sp, r4, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1972c │ │ │ │ + bl 0xfec1963c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c64f4 │ │ │ │ + blmi 0x4c6404 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ - bl 0x185794 │ │ │ │ + bl 0x1856a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, ror #29 │ │ │ │ + andlt pc, r3, r1, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsr #20 │ │ │ │ + addeq sp, r4, sl, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19780 │ │ │ │ + bl 0xfec19690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6548 │ │ │ │ + blmi 0x4c6458 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ - bl 0x1857e4 │ │ │ │ + bl 0x1856f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - @ instruction: 0xb003febf │ │ │ │ + andlt pc, r3, r7, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r4], r6 │ │ │ │ + addeq sp, r4, r6, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec197d4 │ │ │ │ + bl 0xfec196e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c659c │ │ │ │ + blmi 0x4c64ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x185838 │ │ │ │ + bl 0x185748 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - mullt r3, r5, lr │ │ │ │ + andlt pc, r3, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsl #19 │ │ │ │ + addeq sp, r4, r2, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19828 │ │ │ │ + bl 0xfec19738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c65f0 │ │ │ │ + blmi 0x4c6500 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ - bl 0x185890 │ │ │ │ + bl 0x1857a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, ror #28 │ │ │ │ + andlt pc, r3, r3, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsr #18 │ │ │ │ + addeq sp, r4, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1987c │ │ │ │ + bl 0xfec1978c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6644 │ │ │ │ + blmi 0x4c6554 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ - bl 0x1858e4 │ │ │ │ + bl 0x1857f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, asr #28 │ │ │ │ + @ instruction: 0xb003feb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r4], sl │ │ │ │ + addeq sp, r4, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec198d0 │ │ │ │ + bl 0xfec197e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6698 │ │ │ │ + blmi 0x4c65a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ - bl 0x185938 │ │ │ │ + bl 0x185848 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, lsl lr @ │ │ │ │ + andlt pc, r3, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsl #17 │ │ │ │ + addeq sp, r4, r6, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19924 │ │ │ │ + bl 0xfec19834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c66ec │ │ │ │ + blmi 0x4c65fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ - bl 0x185988 │ │ │ │ + bl 0x185898 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, ror #27 │ │ │ │ + andlt pc, r3, r5, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsr r8 │ │ │ │ + addeq sp, r4, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19978 │ │ │ │ + bl 0xfec19888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6740 │ │ │ │ + blmi 0x4c6650 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ - bl 0x1859dc │ │ │ │ + bl 0x1858ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, asr #27 │ │ │ │ + andlt pc, r3, fp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r4], lr │ │ │ │ + addeq sp, r4, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec199cc │ │ │ │ + bl 0xfec198dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6794 │ │ │ │ + blmi 0x4c66a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ - bl 0x185a30 │ │ │ │ + bl 0x185940 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - mullt r3, r9, sp │ │ │ │ + andlt pc, r3, r1, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsl #15 │ │ │ │ + addeq sp, r4, sl, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19a20 │ │ │ │ + bl 0xfec19930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c67e8 │ │ │ │ + blmi 0x4c66f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ - bl 0x185a84 │ │ │ │ + bl 0x185994 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, ror #26 │ │ │ │ + andlt pc, r3, r7, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsr r7 │ │ │ │ + addeq sp, r4, r6, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19a74 │ │ │ │ + bl 0xfec19984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c683c │ │ │ │ + blmi 0x4c674c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ - bl 0x185ad8 │ │ │ │ + bl 0x1859e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, asr #26 │ │ │ │ + @ instruction: 0xb003fdbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, ror #13 │ │ │ │ + ldrdeq sp, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19ac8 │ │ │ │ + bl 0xfec199d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6890 │ │ │ │ + blmi 0x4c67a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ - bl 0x185b2c │ │ │ │ + bl 0x185a3c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, lsl sp @ │ │ │ │ + mullt r3, r3, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsl #13 │ │ │ │ + addeq sp, r4, lr, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19b1c │ │ │ │ + bl 0xfec19a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c68e4 │ │ │ │ + blmi 0x4c67f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ - bl 0x185b80 │ │ │ │ + bl 0x185a90 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r9, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsr r6 │ │ │ │ + addeq sp, r4, sl, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19b70 │ │ │ │ + bl 0xfec19a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6938 │ │ │ │ + blmi 0x4c6848 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ - bl 0x185bd4 │ │ │ │ + bl 0x185ae4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, asr #25 │ │ │ │ + andlt pc, r3, pc, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, ror #11 │ │ │ │ + ldrdeq sp, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19bc4 │ │ │ │ + bl 0xfec19ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c698c │ │ │ │ + blmi 0x4c689c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x185c28 │ │ │ │ + bl 0x185b38 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - mullt r3, sp, ip │ │ │ │ + andlt pc, r3, r5, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, r2, r5 │ │ │ │ + addeq sp, r4, r2, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19c18 │ │ │ │ + bl 0xfec19b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c69e0 │ │ │ │ + blmi 0x4c68f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ - bl 0x185c7c │ │ │ │ + bl 0x185b8c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, ror ip @ │ │ │ │ + andlt pc, r3, fp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsr r5 │ │ │ │ + addeq sp, r4, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19c6c │ │ │ │ + bl 0xfec19b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6a34 │ │ │ │ + blmi 0x4c6944 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ - bl 0x185cd0 │ │ │ │ + bl 0x185be0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, asr #24 │ │ │ │ + andlt pc, r3, r1, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, ror #9 │ │ │ │ + ldrdeq sp, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19cc0 │ │ │ │ + bl 0xfec19bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6a88 │ │ │ │ + blmi 0x4c6998 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ - bl 0x185d24 │ │ │ │ + bl 0x185c34 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, lsl ip @ │ │ │ │ + mullt r3, r7, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, r6, r4 │ │ │ │ + addeq sp, r4, r6, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19d14 │ │ │ │ + bl 0xfec19c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6adc │ │ │ │ + blmi 0x4c69ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ - bl 0x185d78 │ │ │ │ + bl 0x185c88 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, sp, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, asr #8 │ │ │ │ + addeq sp, r4, r2, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19d68 │ │ │ │ + bl 0xfec19c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6b30 │ │ │ │ + blmi 0x4c6a40 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ - bl 0x185dcc │ │ │ │ + bl 0x185cdc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, asr #23 │ │ │ │ + andlt pc, r3, r3, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, ror #7 │ │ │ │ + ldrdeq sp, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19dbc │ │ │ │ + bl 0xfec19ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6b84 │ │ │ │ + blmi 0x4c6a94 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ - bl 0x185e20 │ │ │ │ + bl 0x185d30 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, lsr #23 │ │ │ │ + andlt pc, r3, r9, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, sl, r3 │ │ │ │ + addeq sp, r4, sl, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19e10 │ │ │ │ + bl 0xfec19d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6bd8 │ │ │ │ + blmi 0x4c6ae8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ - bl 0x185e74 │ │ │ │ + bl 0x185d84 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, ror fp @ │ │ │ │ + andlt pc, r3, pc, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, asr #6 │ │ │ │ + addeq sp, r4, r6, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19e64 │ │ │ │ + bl 0xfec19d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6c2c │ │ │ │ + blmi 0x4c6b3c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ - bl 0x185ec8 │ │ │ │ + bl 0x185dd8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, asr #22 │ │ │ │ + andlt pc, r3, r5, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq sp, [r4], r2 │ │ │ │ + addeq sp, r4, r2, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19eb8 │ │ │ │ + bl 0xfec19dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6c80 │ │ │ │ + blmi 0x4c6b90 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ - bl 0x185f1c │ │ │ │ + bl 0x185e2c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, lsr #22 │ │ │ │ + mullt r3, fp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, lr, r2 │ │ │ │ + addeq sp, r4, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f0c │ │ │ │ + bl 0xfec19e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6cd4 │ │ │ │ + blmi 0x4c6be4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ - bl 0x185f70 │ │ │ │ + bl 0x185e80 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r1, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, asr #4 │ │ │ │ + addeq sp, r4, sl, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f60 │ │ │ │ + bl 0xfec19e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6d28 │ │ │ │ + blmi 0x4c6c38 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ - bl 0x185fc4 │ │ │ │ + bl 0x185ed4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, asr #21 │ │ │ │ + andlt pc, r3, r7, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq sp, [r4], r6 │ │ │ │ + addeq sp, r4, r6, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19fb4 │ │ │ │ + bl 0xfec19ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6d7c │ │ │ │ + blmi 0x4c6c8c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x186018 │ │ │ │ + bl 0x185f28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, lsr #21 │ │ │ │ + andlt pc, r3, sp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsr #3 │ │ │ │ + umulleq sp, r4, r2, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a008 │ │ │ │ + bl 0xfec19f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6dd0 │ │ │ │ + blmi 0x4c6ce0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ - bl 0x18606c │ │ │ │ + bl 0x185f7c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, ror sl @ │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, asr #2 │ │ │ │ + addeq sp, r4, lr, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a05c │ │ │ │ + bl 0xfec19f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6e24 │ │ │ │ + blmi 0x4c6d34 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x1860c0 │ │ │ │ + bl 0x185fd0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, asr sl @ │ │ │ │ + andlt pc, r3, r9, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq sp, [r4], sl │ │ │ │ + addeq sp, r4, sl, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a0b0 │ │ │ │ + bl 0xfec19fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6e78 │ │ │ │ + blmi 0x4c6d88 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ - bl 0x186114 │ │ │ │ + bl 0x186024 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, lsr #20 │ │ │ │ + mullt r3, pc, sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsr #1 │ │ │ │ + umulleq sp, r4, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a104 │ │ │ │ + bl 0xfec1a014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6ecc │ │ │ │ + blmi 0x4c6ddc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ - bl 0x186168 │ │ │ │ + bl 0x186078 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r5, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, asr r0 │ │ │ │ + addeq sp, r4, r2, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a158 │ │ │ │ + bl 0xfec1a068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6f20 │ │ │ │ + blmi 0x4c6e30 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ - bl 0x1861bc │ │ │ │ + bl 0x1860cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, fp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq ip, [r4], lr │ │ │ │ + addeq sp, r4, lr, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a1ac │ │ │ │ + bl 0xfec1a0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6f74 │ │ │ │ + blmi 0x4c6e84 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ - bl 0x186210 │ │ │ │ + bl 0x186120 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, lsr #19 │ │ │ │ + andlt pc, r3, r1, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, sl, lsr #31 │ │ │ │ + umulleq sp, r4, sl, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a200 │ │ │ │ + bl 0xfec1a110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6fc8 │ │ │ │ + blmi 0x4c6ed8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ - bl 0x186264 │ │ │ │ + bl 0x186174 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, ror r9 @ │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r6, asr pc │ │ │ │ + addeq sp, r4, r6, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a254 │ │ │ │ + bl 0xfec1a164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c701c │ │ │ │ + blmi 0x4c6f2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ - bl 0x1862b8 │ │ │ │ + bl 0x1861c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, asr r9 @ │ │ │ │ + andlt pc, r3, sp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r2, lsl #30 │ │ │ │ + strdeq ip, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a2a8 │ │ │ │ + bl 0xfec1a1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7070 │ │ │ │ + blmi 0x4c6f80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ - bl 0x18630c │ │ │ │ + bl 0x18621c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, lsr #18 │ │ │ │ + andlt pc, r3, r3, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, lr, lsr #29 │ │ │ │ + umulleq ip, r4, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a2fc │ │ │ │ + bl 0xfec1a20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c70c4 │ │ │ │ + blmi 0x4c6fd4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ - bl 0x186360 │ │ │ │ + bl 0x186270 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, lsl #18 │ │ │ │ + andlt pc, r3, r9, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, sl, asr lr │ │ │ │ + addeq ip, r4, sl, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a350 │ │ │ │ + bl 0xfec1a260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7118 │ │ │ │ + blmi 0x4c7028 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ - bl 0x1863b4 │ │ │ │ + bl 0x1862c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, pc, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r6, lsl #28 │ │ │ │ + strdeq ip, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a3a4 │ │ │ │ + bl 0xfec1a2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c716c │ │ │ │ + blmi 0x4c707c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ - bl 0x186408 │ │ │ │ + bl 0x186318 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, lsr #17 │ │ │ │ + andlt pc, r3, r5, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084cdb2 │ │ │ │ + addeq ip, r4, r2, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a3f8 │ │ │ │ + bl 0xfec1a308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c71c0 │ │ │ │ + blmi 0x4c70d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x18645c │ │ │ │ + bl 0x18636c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, lsl #17 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, lr, asr sp │ │ │ │ + addeq ip, r4, lr, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a44c │ │ │ │ + bl 0xfec1a35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7214 │ │ │ │ + blmi 0x4c7124 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ - bl 0x1864b0 │ │ │ │ + bl 0x1863c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, asr r8 @ │ │ │ │ + ldrdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, sl, lsl #26 │ │ │ │ + strdeq ip, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a4a0 │ │ │ │ + bl 0xfec1a3b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7268 │ │ │ │ + blmi 0x4c7178 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ - bl 0x186504 │ │ │ │ + bl 0x186414 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, lsr #16 │ │ │ │ + andlt pc, r3, r7, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084ccb6 │ │ │ │ + addeq ip, r4, r6, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a4f4 │ │ │ │ + bl 0xfec1a404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c72bc │ │ │ │ + blmi 0x4c71cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ - bl 0x186558 │ │ │ │ + bl 0x186468 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, lsl #16 │ │ │ │ + andlt pc, r3, sp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r2, ror #24 │ │ │ │ + addeq ip, r4, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a548 │ │ │ │ + bl 0xfec1a458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7310 │ │ │ │ + blmi 0x4c7220 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ - bl 0x1865ac │ │ │ │ + bl 0x1864bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78d0000 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + @ instruction: 0xf78e0000 │ │ │ │ + andlt pc, r3, r3, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, lr, lsl #24 │ │ │ │ + strdeq ip, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a59c │ │ │ │ + bl 0xfec1a4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7364 │ │ │ │ + blmi 0x4c7274 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ - bl 0x186600 │ │ │ │ + bl 0x186510 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78d0000 │ │ │ │ - @ instruction: 0xb003ffb1 │ │ │ │ + @ instruction: 0xf78e0000 │ │ │ │ + andlt pc, r3, r9, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084cbba │ │ │ │ + addeq ip, r4, sl, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a5f0 │ │ │ │ + bl 0xfec1a500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c73b8 │ │ │ │ + blmi 0x4c72c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ - bl 0x186654 │ │ │ │ + bl 0x186564 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r7, lsl #31 │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r6, ror #22 │ │ │ │ + addeq ip, r4, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a644 │ │ │ │ + bl 0xfec1a554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c740c │ │ │ │ + blmi 0x4c731c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x1866a8 │ │ │ │ + bl 0x1865b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, sp, asr pc @ │ │ │ │ + ldrdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r2, lsl fp │ │ │ │ + addeq ip, r4, r2, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a698 │ │ │ │ + bl 0xfec1a5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e80bc │ │ │ │ + bl 0x3e7fcc │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x3c3b0c │ │ │ │ + bl 0x3c3a1c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb4cc │ │ │ │ + bl 0x3fb3dc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff30f78d │ │ │ │ + @ instruction: 0xffa8f78d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084cabc │ │ │ │ + addeq ip, r4, ip, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a6f0 │ │ │ │ + bl 0xfec1a600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8114 │ │ │ │ + bl 0x3e8024 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - bl 0x3c3b64 │ │ │ │ + bl 0x3c3a74 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb524 │ │ │ │ + bl 0x3fb434 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff04f78d │ │ │ │ + @ instruction: 0xff7cf78d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, ror #20 │ │ │ │ + addeq ip, r4, r4, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a748 │ │ │ │ + bl 0xfec1a658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e816c │ │ │ │ + bl 0x3e807c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ - bl 0x3c3bbc │ │ │ │ + bl 0x3c3acc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb57c │ │ │ │ + bl 0x3fb48c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 13, cr15, cr8, cr13, {4} │ │ │ │ + @ instruction: 0xff50f78d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsl #20 │ │ │ │ + strdeq ip, [r4], ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a7a0 │ │ │ │ + bl 0xfec1a6b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e81c4 │ │ │ │ + bl 0x3e80d4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ - bl 0x3c3c14 │ │ │ │ + bl 0x3c3b24 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb5d4 │ │ │ │ + bl 0x3fb4e4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 10, cr15, cr12, cr13, {4} │ │ │ │ + @ instruction: 0xff24f78d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084c9b4 │ │ │ │ + addeq ip, r4, r4, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a7f8 │ │ │ │ + bl 0xfec1a708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e821c │ │ │ │ + bl 0x3e812c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x3c3c6c │ │ │ │ + bl 0x3c3b7c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb62c │ │ │ │ + bl 0x3fb53c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 8, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 7, 15, cr15, cr8, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, asr r9 │ │ │ │ + addeq ip, r4, ip, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a850 │ │ │ │ + bl 0xfec1a760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8274 │ │ │ │ + bl 0x3e8184 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x3c3cc4 │ │ │ │ + bl 0x3c3bd4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb684 │ │ │ │ + bl 0x3fb594 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 5, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 7, 12, cr15, cr12, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsl #18 │ │ │ │ + strdeq ip, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a8a8 │ │ │ │ + bl 0xfec1a7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e82cc │ │ │ │ + bl 0x3e81dc │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ - bl 0x3c3d1c │ │ │ │ + bl 0x3c3c2c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb6dc │ │ │ │ + bl 0x3fb5ec │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 2, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 7, 10, cr15, cr0, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsr #17 │ │ │ │ + umulleq ip, r4, ip, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a900 │ │ │ │ + bl 0xfec1a810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8324 │ │ │ │ + bl 0x3e8234 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x3c3d74 │ │ │ │ + bl 0x3c3c84 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb734 │ │ │ │ + bl 0x3fb644 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [ip, #564]! @ 0x234 │ │ │ │ + cdp2 7, 7, cr15, cr4, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, asr r8 │ │ │ │ + addeq ip, r4, r4, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a958 │ │ │ │ + bl 0xfec1a868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e837c │ │ │ │ + bl 0x3e828c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ - bl 0x3c3dcc │ │ │ │ + bl 0x3c3cdc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb78c │ │ │ │ + bl 0x3fb69c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r0, #564] @ 0x234 │ │ │ │ + cdp2 7, 4, cr15, cr8, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r4], ip @ │ │ │ │ + addeq ip, r4, ip, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a9b0 │ │ │ │ + bl 0xfec1a8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e83d4 │ │ │ │ + bl 0x3e82e4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ - bl 0x3c3e24 │ │ │ │ + bl 0x3c3d34 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb7e4 │ │ │ │ + bl 0x3fb6f4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r4, #564]! @ 0x234 │ │ │ │ + cdp2 7, 1, cr15, cr12, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsr #15 │ │ │ │ + umulleq ip, r4, r4, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aa08 │ │ │ │ + bl 0xfec1a918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e842c │ │ │ │ + bl 0x3e833c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ - bl 0x3c3e7c │ │ │ │ + bl 0x3c3d8c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb83c │ │ │ │ + bl 0x3fb74c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-564]! @ 0xfffffdcc │ │ │ │ + ldc2l 7, cr15, [r0, #564]! @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, asr #14 │ │ │ │ + addeq ip, r4, ip, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aa60 │ │ │ │ + bl 0xfec1a970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8484 │ │ │ │ + bl 0x3e8394 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ - bl 0x3c3ed4 │ │ │ │ + bl 0x3c3de4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb894 │ │ │ │ + bl 0x3fb7a4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [ip, #-564] @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [r4, #564] @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r4], r4 │ │ │ │ + addeq ip, r4, r4, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aab8 │ │ │ │ + bl 0xfec1a9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e84dc │ │ │ │ + bl 0x3e83ec │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ - bl 0x3c3f2c │ │ │ │ + bl 0x3c3e3c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb8ec │ │ │ │ + bl 0x3fb7fc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r0, #-564]! @ 0xfffffdcc │ │ │ │ + ldc2 7, cr15, [r8, #564] @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r4, ip, r6 │ │ │ │ + addeq ip, r4, ip, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab10 │ │ │ │ + bl 0xfec1aa20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8534 │ │ │ │ + bl 0x3e8444 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ - bl 0x3c3f84 │ │ │ │ + bl 0x3c3e94 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb944 │ │ │ │ + bl 0x3fb854 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r4], #564 @ 0x234 │ │ │ │ + stc2l 7, cr15, [ip, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, asr #12 │ │ │ │ + addeq ip, r4, r4, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab68 │ │ │ │ + bl 0xfec1aa78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e858c │ │ │ │ + bl 0x3e849c │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ - bl 0x3c3fdc │ │ │ │ + bl 0x3c3eec │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb99c │ │ │ │ + bl 0x3fb8ac │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r8], {141} @ 0x8d │ │ │ │ + stc2l 7, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, ror #11 │ │ │ │ + ldrdeq ip, [r4], ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1abc0 │ │ │ │ + bl 0xfec1aad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e85e4 │ │ │ │ + bl 0x3e84f4 │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x3c4034 │ │ │ │ + bl 0x3c3f44 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb9f4 │ │ │ │ + bl 0x3fb904 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [ip], {141} @ 0x8d │ │ │ │ + ldc2 7, cr15, [r4, #-564] @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r4, r4, r5 │ │ │ │ + addeq ip, r4, r4, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac18 │ │ │ │ + bl 0xfec1ab28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e863c │ │ │ │ + bl 0x3e854c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ - bl 0x3c408c │ │ │ │ + bl 0x3c3f9c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fba4c │ │ │ │ + bl 0x3fb95c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r0], #-564 @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [r8], #564 @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsr r5 │ │ │ │ + addeq ip, r4, ip, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac70 │ │ │ │ + bl 0xfec1ab80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8694 │ │ │ │ + bl 0x3e85a4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ - bl 0x3c40e4 │ │ │ │ + bl 0x3c3ff4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbaa4 │ │ │ │ + bl 0x3fb9b4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - mcrr2 7, 8, pc, r4, cr13 @ │ │ │ │ + ldc2 7, cr15, [ip], #564 @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, ror #9 │ │ │ │ + ldrdeq ip, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1acc8 │ │ │ │ + bl 0xfec1abd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e86ec │ │ │ │ + bl 0x3e85fc │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ - bl 0x3c413c │ │ │ │ + bl 0x3c404c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbafc │ │ │ │ + bl 0x3fba0c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r8], {141} @ 0x8d │ │ │ │ + ldc2 7, cr15, [r0], {141} @ 0x8d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsl #9 │ │ │ │ + addeq ip, r4, ip, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad20 │ │ │ │ + bl 0xfec1ac30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8744 │ │ │ │ + bl 0x3e8654 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ - bl 0x3c4194 │ │ │ │ + bl 0x3c40a4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbb54 │ │ │ │ + bl 0x3fba64 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xffc01992 │ │ │ │ + stc2l 7, cr15, [r4], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsr r4 │ │ │ │ + addeq ip, r4, r4, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad78 │ │ │ │ + bl 0xfec1ac88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e879c │ │ │ │ + bl 0x3e86ac │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ - bl 0x3c41ec │ │ │ │ + bl 0x3c40fc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbbac │ │ │ │ + bl 0x3fbabc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xff1019ea │ │ │ │ + ldc2 7, cr15, [r8], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r4], ip @ │ │ │ │ + addeq ip, r4, ip, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1add0 │ │ │ │ + bl 0xfec1ace0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e87f4 │ │ │ │ + bl 0x3e8704 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ - bl 0x3c4244 │ │ │ │ + bl 0x3c4154 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbc04 │ │ │ │ + bl 0x3fbb14 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfe601a42 │ │ │ │ + stc2 7, cr15, [ip], {141} @ 0x8d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsl #7 │ │ │ │ + addeq ip, r4, r4, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae28 │ │ │ │ + bl 0xfec1ad38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e884c │ │ │ │ + bl 0x3e875c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q9, q0, d4 │ │ │ │ - bl 0x3c429c │ │ │ │ + bl 0x3c41ac │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbc5c │ │ │ │ + bl 0x3fbb6c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1b01a9a │ │ │ │ + blx 0xff9019aa │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsr #6 │ │ │ │ + addeq ip, r4, ip, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae80 │ │ │ │ + bl 0xfec1ad90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e88a4 │ │ │ │ + bl 0x3e87b4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ - bl 0x3c42f4 │ │ │ │ + bl 0x3c4204 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbcb4 │ │ │ │ + bl 0x3fbbc4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1001af2 │ │ │ │ + blx 0xfee01a02 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r4], r4 │ │ │ │ + addeq ip, r4, r4, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aed8 │ │ │ │ + bl 0xfec1ade8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e88fc │ │ │ │ + bl 0x3e880c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ - bl 0x3c434c │ │ │ │ + bl 0x3c425c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbd0c │ │ │ │ + bl 0x3fbc1c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x501b4a │ │ │ │ + blx 0xfe301a5a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, ror r2 │ │ │ │ + addeq ip, r4, ip, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af30 │ │ │ │ + bl 0xfec1ae40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8954 │ │ │ │ + bl 0x3e8864 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ - bl 0x3c43a4 │ │ │ │ + bl 0x3c42b4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbd64 │ │ │ │ + bl 0x3fbc74 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xffa01ba0 │ │ │ │ + blx 0x1801ab2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsr #4 │ │ │ │ + addeq ip, r4, r4, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af88 │ │ │ │ + bl 0xfec1ae98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e89ac │ │ │ │ + bl 0x3e88bc │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ - bl 0x3c43fc │ │ │ │ + bl 0x3c430c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbdbc │ │ │ │ + bl 0x3fbccc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfef01bf8 │ │ │ │ + blx 0xd01b0a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, asr #3 │ │ │ │ + @ instruction: 0x0084c2bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1afe0 │ │ │ │ + bl 0xfec1aef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8a04 │ │ │ │ + bl 0x3e8914 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ - bl 0x3c4454 │ │ │ │ + bl 0x3c4364 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbe14 │ │ │ │ + bl 0x3fbd24 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfe401c50 │ │ │ │ + blx 0x201b62 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, ror r1 │ │ │ │ + addeq ip, r4, r4, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b038 │ │ │ │ + bl 0xfec1af48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8a5c │ │ │ │ + bl 0x3e896c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ - bl 0x3c44ac │ │ │ │ + bl 0x3c43bc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbe6c │ │ │ │ + bl 0x3fbd7c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1901ca8 │ │ │ │ + blx 0xff701bb8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsl r1 │ │ │ │ + addeq ip, r4, ip, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b090 │ │ │ │ + bl 0xfec1afa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8ab4 │ │ │ │ + bl 0x3e89c4 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x3c4504 │ │ │ │ + bl 0x3c4414 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbec4 │ │ │ │ + bl 0x3fbdd4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xe01d00 │ │ │ │ + blx 0xfec01c10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, asr #1 │ │ │ │ + @ instruction: 0x0084c1b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b0e8 │ │ │ │ + bl 0xfec1aff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8b0c │ │ │ │ + bl 0x3e8a1c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ - bl 0x3c455c │ │ │ │ + bl 0x3c446c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbf1c │ │ │ │ + bl 0x3fbe2c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x301d58 │ │ │ │ + blx 0xfe101c68 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, rrx │ │ │ │ + addeq ip, r4, ip, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b140 │ │ │ │ + bl 0xfec1b050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8b64 │ │ │ │ + bl 0x3e8a74 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ - bl 0x3c45b4 │ │ │ │ + bl 0x3c44c4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbf74 │ │ │ │ + bl 0x3fbe84 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xf9dcf78d │ │ │ │ + blx 0x1601cc0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsl r0 │ │ │ │ + addeq ip, r4, r4, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b198 │ │ │ │ + bl 0xfec1b0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7f60 │ │ │ │ + blmi 0x4c7e70 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ - bl 0x187200 │ │ │ │ + bl 0x187110 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - @ instruction: 0xb003f9b3 │ │ │ │ + andlt pc, r3, fp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084bfbe │ │ │ │ + addeq ip, r4, lr, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b1ec │ │ │ │ + bl 0xfec1b0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7fb4 │ │ │ │ + blmi 0x4c7ec4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ - bl 0x187254 │ │ │ │ + bl 0x187164 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r9, lsl #19 │ │ │ │ + andlt pc, r3, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, ror #30 │ │ │ │ + addeq ip, r4, sl, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b240 │ │ │ │ + bl 0xfec1b150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8008 │ │ │ │ + blmi 0x4c7f18 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x1872a8 │ │ │ │ + bl 0x1871b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, pc, asr r9 @ │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, lsl pc │ │ │ │ + addeq ip, r4, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b294 │ │ │ │ + bl 0xfec1b1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c805c │ │ │ │ + blmi 0x4c7f6c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x1872fc │ │ │ │ + bl 0x18720c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r5, lsr r9 @ │ │ │ │ + andlt pc, r3, sp, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, asr #29 │ │ │ │ + @ instruction: 0x0084bfb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b2e8 │ │ │ │ + bl 0xfec1b1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c80b0 │ │ │ │ + blmi 0x4c7fc0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ - bl 0x187350 │ │ │ │ + bl 0x187260 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, fp, lsl #18 │ │ │ │ + andlt pc, r3, r3, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, ror #28 │ │ │ │ + addeq fp, r4, lr, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b33c │ │ │ │ + bl 0xfec1b24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8104 │ │ │ │ + blmi 0x4c8014 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ - bl 0x1873a4 │ │ │ │ + bl 0x1872b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r1, ror #17 │ │ │ │ + andlt pc, r3, r9, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, lsl lr │ │ │ │ + addeq fp, r4, sl, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b390 │ │ │ │ + bl 0xfec1b2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8158 │ │ │ │ + blmi 0x4c8068 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ - bl 0x1873f8 │ │ │ │ + bl 0x187308 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - @ instruction: 0xb003f8b7 │ │ │ │ + andlt pc, r3, pc, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, asr #27 │ │ │ │ + @ instruction: 0x0084beb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b3e4 │ │ │ │ + bl 0xfec1b2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c81ac │ │ │ │ + blmi 0x4c80bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ - bl 0x18744c │ │ │ │ + bl 0x18735c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, sp, lsl #17 │ │ │ │ + andlt pc, r3, r5, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, ror sp │ │ │ │ + addeq fp, r4, r2, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b438 │ │ │ │ + bl 0xfec1b348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8200 │ │ │ │ + blmi 0x4c8110 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ - bl 0x1874a0 │ │ │ │ + bl 0x1873b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r3, ror #16 │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, lsl sp │ │ │ │ + addeq fp, r4, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b48c │ │ │ │ + bl 0xfec1b39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8254 │ │ │ │ + blmi 0x4c8164 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ - bl 0x1874f4 │ │ │ │ + bl 0x187404 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r9, lsr r8 @ │ │ │ │ + @ instruction: 0xb003f8b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, asr #25 │ │ │ │ + @ instruction: 0x0084bdba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b4e0 │ │ │ │ + bl 0xfec1b3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c82a8 │ │ │ │ + blmi 0x4c81b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ - bl 0x187548 │ │ │ │ + bl 0x187458 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, pc, lsl #16 │ │ │ │ + andlt pc, r3, r7, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, ror ip │ │ │ │ + addeq fp, r4, r6, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b534 │ │ │ │ + bl 0xfec1b444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c82fc │ │ │ │ + blmi 0x4c820c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ - bl 0x18759c │ │ │ │ + bl 0x1874ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r5, ror #31 │ │ │ │ + @ instruction: 0xf78d0000 │ │ │ │ + andlt pc, r3, sp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, lsr #24 │ │ │ │ + addeq fp, r4, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b588 │ │ │ │ + bl 0xfec1b498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8350 │ │ │ │ + blmi 0x4c8260 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ - bl 0x1875f0 │ │ │ │ + bl 0x187500 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78c0000 │ │ │ │ - @ instruction: 0xb003ffbb │ │ │ │ + @ instruction: 0xf78d0000 │ │ │ │ + andlt pc, r3, r3, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, asr #23 │ │ │ │ + @ instruction: 0x0084bcbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b5dc │ │ │ │ + bl 0xfec1b4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c83a4 │ │ │ │ + blmi 0x4c82b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ - bl 0x187644 │ │ │ │ + bl 0x187554 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78c0000 │ │ │ │ - mullt r3, r1, pc @ │ │ │ │ + @ instruction: 0xf78d0000 │ │ │ │ + andlt pc, r3, r9, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, ror fp │ │ │ │ + addeq fp, r4, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b630 │ │ │ │ + bl 0xfec1b540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c83f8 │ │ │ │ + blmi 0x4c8308 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ - bl 0x187698 │ │ │ │ + bl 0x1875a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r7, ror #30 │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, lsr #22 │ │ │ │ + addeq fp, r4, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b684 │ │ │ │ + bl 0xfec1b594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c844c │ │ │ │ + blmi 0x4c835c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ - bl 0x1876ec │ │ │ │ + bl 0x1875fc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, sp, lsr pc @ │ │ │ │ + @ instruction: 0xb003ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [r4], r2 │ │ │ │ + addeq fp, r4, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b6d8 │ │ │ │ + bl 0xfec1b5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c84a0 │ │ │ │ + blmi 0x4c83b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x187740 │ │ │ │ + bl 0x187650 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r3, lsl pc @ │ │ │ │ + andlt pc, r3, fp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, ror sl │ │ │ │ + addeq fp, r4, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b72c │ │ │ │ + bl 0xfec1b63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c84f4 │ │ │ │ + blmi 0x4c8404 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ - bl 0x187794 │ │ │ │ + bl 0x1876a4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r9, ror #29 │ │ │ │ + andlt pc, r3, r1, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, lsr #20 │ │ │ │ + addeq fp, r4, sl, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b780 │ │ │ │ + bl 0xfec1b690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8548 │ │ │ │ + blmi 0x4c8458 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ - bl 0x1877e8 │ │ │ │ + bl 0x1876f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - @ instruction: 0xb003febf │ │ │ │ + andlt pc, r3, r7, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [r4], r6 │ │ │ │ + addeq fp, r4, r6, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b7d4 │ │ │ │ + bl 0xfec1b6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c859c │ │ │ │ + blmi 0x4c84ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ - bl 0x18783c │ │ │ │ + bl 0x18774c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - mullt r3, r5, lr │ │ │ │ + andlt pc, r3, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, lsl #19 │ │ │ │ + addeq fp, r4, r2, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b828 │ │ │ │ + bl 0xfec1b738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c85f0 │ │ │ │ + blmi 0x4c8500 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ - bl 0x187890 │ │ │ │ + bl 0x1877a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, fp, ror #28 │ │ │ │ + andlt pc, r3, r3, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, lsr #18 │ │ │ │ + addeq fp, r4, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b87c │ │ │ │ + bl 0xfec1b78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8644 │ │ │ │ + blmi 0x4c8554 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ - bl 0x1878e4 │ │ │ │ + bl 0x1877f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r1, asr #28 │ │ │ │ + @ instruction: 0xb003feb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [r4], sl │ │ │ │ + addeq fp, r4, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b8d0 │ │ │ │ + bl 0xfec1b7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8698 │ │ │ │ + blmi 0x4c85a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x187938 │ │ │ │ + bl 0x187848 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r7, lsl lr @ │ │ │ │ + andlt pc, r3, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, lsl #17 │ │ │ │ + addeq fp, r4, r6, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b924 │ │ │ │ + bl 0xfec1b834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c86ec │ │ │ │ + blmi 0x4c85fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ - bl 0x18798c │ │ │ │ + bl 0x18789c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, sp, ror #27 │ │ │ │ + andlt pc, r3, r5, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, lsr r8 │ │ │ │ + addeq fp, r4, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b978 │ │ │ │ + bl 0xfec1b888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8740 │ │ │ │ + blmi 0x4c8650 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ - bl 0x1879e0 │ │ │ │ + bl 0x1878f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r3, asr #27 │ │ │ │ + andlt pc, r3, fp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [r4], lr │ │ │ │ + addeq fp, r4, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b9cc │ │ │ │ + bl 0xfec1b8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8794 │ │ │ │ + blmi 0x4c86a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x187a34 │ │ │ │ + bl 0x187944 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - mullt r3, r9, sp │ │ │ │ + andlt pc, r3, r1, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, lsl #15 │ │ │ │ + addeq fp, r4, sl, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba20 │ │ │ │ + bl 0xfec1b930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c87e8 │ │ │ │ + blmi 0x4c86f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x187a88 │ │ │ │ + bl 0x187998 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, pc, ror #26 │ │ │ │ + andlt pc, r3, r7, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, lsr r7 │ │ │ │ + addeq fp, r4, r6, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba74 │ │ │ │ + bl 0xfec1b984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c883c │ │ │ │ + blmi 0x4c874c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ - bl 0x187adc │ │ │ │ + bl 0x1879ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r5, asr #26 │ │ │ │ + @ instruction: 0xb003fdbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, ror #13 │ │ │ │ + ldrdeq fp, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bac8 │ │ │ │ + bl 0xfec1b9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8890 │ │ │ │ + blmi 0x4c87a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ - bl 0x187b30 │ │ │ │ + bl 0x187a40 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, fp, lsl sp @ │ │ │ │ + mullt r3, r3, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, lsl #13 │ │ │ │ + addeq fp, r4, lr, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb1c │ │ │ │ + bl 0xfec1ba2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c88e4 │ │ │ │ + blmi 0x4c87f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64d3003 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ - bl 0x187b80 │ │ │ │ + bl 0x187a90 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r9, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, lsr r6 │ │ │ │ + addeq fp, r4, sl, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb70 │ │ │ │ + bl 0xfec1ba80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8938 │ │ │ │ + blmi 0x4c8848 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64d3003 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ - bl 0x187bd4 │ │ │ │ + bl 0x187ae4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r7, asr #25 │ │ │ │ + andlt pc, r3, pc, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, ror #11 │ │ │ │ + ldrdeq fp, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bbc4 │ │ │ │ + bl 0xfec1bad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c898c │ │ │ │ + blmi 0x4c889c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q9, d0, d8 │ │ │ │ - bl 0x187c2c │ │ │ │ + bl 0x187b3c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - mullt r3, sp, ip │ │ │ │ + andlt pc, r3, r5, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq fp, r4, r2, r5 │ │ │ │ + addeq fp, r4, r2, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bc18 │ │ │ │ + bl 0xfec1bb28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c89e0 │ │ │ │ + blmi 0x4c88f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x187c80 │ │ │ │ + bl 0x187b90 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r3, ror ip @ │ │ │ │ + andlt pc, r3, fp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, lsr r5 │ │ │ │ + addeq fp, r4, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bc6c │ │ │ │ + bl 0xfec1bb7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8a34 │ │ │ │ + blmi 0x4c8944 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x187cd4 │ │ │ │ + bl 0x187be4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r9, asr #24 │ │ │ │ + andlt pc, r3, r1, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, ror #9 │ │ │ │ + ldrdeq fp, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bcc0 │ │ │ │ + bl 0xfec1bbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eaef8 │ │ │ │ - bl 0x3c82ec │ │ │ │ + bl 0x3eae08 │ │ │ │ + bl 0x3c81fc │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e8ef4 │ │ │ │ + bl 0x3e8e04 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x1c5148 │ │ │ │ + bl 0x1c5058 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r2], #-560 @ 0xfffffdd0 │ │ │ │ + stc2l 7, cr15, [sl], #560 @ 0x230 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r4, r2, r4 │ │ │ │ + addeq fp, r4, r2, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bd28 │ │ │ │ + bl 0xfec1bc38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eaf60 │ │ │ │ - bl 0x3c8354 │ │ │ │ + bl 0x3eae70 │ │ │ │ + bl 0x3c8264 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e8f5c │ │ │ │ + bl 0x3e8e6c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ - bl 0x1c51b0 │ │ │ │ + bl 0x1c50c0 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [lr], #-560 @ 0xfffffdd0 │ │ │ │ + ldc2 7, cr15, [r6], #560 @ 0x230 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, sl, lsr #8 │ │ │ │ + addeq fp, r4, sl, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bd90 │ │ │ │ + bl 0xfec1bca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eafc8 │ │ │ │ - bl 0x3c83bc │ │ │ │ + bl 0x3eaed8 │ │ │ │ + bl 0x3c82cc │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e8fc4 │ │ │ │ + bl 0x3e8ed4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vsra.s64 q9, q6, #64 │ │ │ │ - bl 0x1c5218 │ │ │ │ + bl 0x1c5128 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - stc2 7, cr15, [sl], {140} @ 0x8c │ │ │ │ + stc2 7, cr15, [r2], {140} @ 0x8c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r2, asr #7 │ │ │ │ + @ instruction: 0x0084b4b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bdf8 │ │ │ │ + bl 0xfec1bd08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eb030 │ │ │ │ - bl 0x3c8424 │ │ │ │ + bl 0x3eaf40 │ │ │ │ + bl 0x3c8334 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e902c │ │ │ │ + bl 0x3e8f3c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d16, d0, d0[2] │ │ │ │ - bl 0x1c5280 │ │ │ │ + bl 0x1c5190 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - blx 0xff682a76 │ │ │ │ + mcrr2 7, 8, pc, lr, cr12 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, sl, asr r3 │ │ │ │ + addeq fp, r4, sl, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1be60 │ │ │ │ + bl 0xfec1bd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eb098 │ │ │ │ - bl 0x3c848c │ │ │ │ + bl 0x3eafa8 │ │ │ │ + bl 0x3c839c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e9094 │ │ │ │ + bl 0x3e8fa4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d16, d16, d0[3] │ │ │ │ - bl 0x1c52e8 │ │ │ │ + bl 0x1c51f8 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - blx 0xfe982ade │ │ │ │ + ldc2 7, cr15, [sl], {140} @ 0x8c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq fp, [r4], r2 │ │ │ │ + addeq fp, r4, r2, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bec8 │ │ │ │ + bl 0xfec1bdd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eb100 │ │ │ │ - bl 0x3c84f4 │ │ │ │ + bl 0x3eb010 │ │ │ │ + bl 0x3c8404 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e90fc │ │ │ │ + bl 0x3e900c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1c5350 │ │ │ │ + bl 0x1c5260 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - blx 0x1c82b46 │ │ │ │ + blx 0xffa82a56 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, sl, lsl #5 │ │ │ │ + addeq fp, r4, sl, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r1, r2, r7, ip, sp, pc} │ │ │ │ ldrcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcs fp, [r8], #-3848 @ 0xfffff0f8 │ │ │ │ - blls 0x3d676c │ │ │ │ + blls 0x3d667c │ │ │ │ svcls 0x000f9e0e │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ movwls r9, #5120 @ 0x1400 │ │ │ │ strls r9, [r3, -r2, lsl #12] │ │ │ │ andls r9, r5, sp, lsl #26 │ │ │ │ - stc2 7, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ + stc2 7, cr15, [r4], #660 @ 0x294 │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ strls r1, [pc, -r4, ror #21] │ │ │ │ - bl 0x1a2a5ac │ │ │ │ + bl 0x1a2a4bc │ │ │ │ stmib sp, {r0, r2, r6, r8, sl}^ │ │ │ │ andlt r4, r6, ip, lsl #10 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 7, cr15, [r0, #-660] @ 0xfffffd6c │ │ │ │ + stclt 7, cr15, [r8, #660] @ 0x294 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r4, r3, r6, lsl #10 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ mcreq 1, 0, pc, cr0, cr4, {6} @ │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ mcrreq 11, 6, lr, r5, cr5 │ │ │ │ svclt 0x000845e0 │ │ │ │ svclt 0x00044573 │ │ │ │ vmlseq.f32 s28, s8, s31 │ │ │ │ @ instruction: 0x0c05ea6f │ │ │ │ @ instruction: 0xec06e9cd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 7, cr15, [r2], #660 @ 0x294 │ │ │ │ + stcllt 7, cr15, [sl, #-660]! @ 0xfffffd6c │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1bfc8 │ │ │ │ + bl 0xfec1bed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15f8dfc │ │ │ │ + b 0x15f8d0c │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xc4e2c │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xc4d3c │ │ │ │ and r7, r8, r8, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xc4e18 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xc4d28 │ │ │ │ andsle r7, sp, r7, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xc4e20 │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xc4d30 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - blx 0xfee82ca8 │ │ │ │ - blne 0xfeba34 │ │ │ │ + blx 0xc82bba │ │ │ │ + blne 0xfeb944 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldclt 7, cr15, [r8], #660 @ 0x294 │ │ │ │ - blvc 0x3c04b4 │ │ │ │ + ldclt 7, cr15, [r0, #-660]! @ 0xfffffd6c │ │ │ │ + blvc 0x3c03c4 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x480474 │ │ │ │ + blvc 0x480384 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a540f0 │ │ │ │ - svclt 0x0000bcad │ │ │ │ + svclt 0x0000bd25 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1c074 │ │ │ │ + bl 0xfec1bf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - ldc 6, cr4, [pc, #12] @ 0xc4e8c │ │ │ │ + ldc 6, cr4, [pc, #12] @ 0xc4d9c │ │ │ │ andcc r7, r1, pc, lsl #22 │ │ │ │ @ instruction: 0x670ce9dd │ │ │ │ strmi lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ - ldc 1, cr11, [pc, #44] @ 0xc4ebc │ │ │ │ + ldc 1, cr11, [pc, #44] @ 0xc4dcc │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 5, cr4, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf7a50104 │ │ │ │ - stmdbls r5, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [sl], -r4, lsl #16 │ │ │ │ strls r9, [lr], #-1295 @ 0xfffffaf1 │ │ │ │ strvs lr, [ip, -sp, asr #19] │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a540f0 │ │ │ │ - svclt 0x0000bb81 │ │ │ │ + svclt 0x0000bbf9 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1c0d4 │ │ │ │ + bl 0xfec1bfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15f8f08 │ │ │ │ + b 0x15f8e18 │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xc4f38 │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xc4e48 │ │ │ │ and r7, r8, r9, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xc4f24 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xc4e34 │ │ │ │ andsle r7, sp, r8, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xc4f2c │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xc4e3c │ │ │ │ stmib sp, {r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - blx 0xd02db4 │ │ │ │ - blne 0xfebb40 │ │ │ │ + blx 0xfeb02cc4 │ │ │ │ + blne 0xfeba50 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xfe802dd4 │ │ │ │ - blvc 0x4005c0 │ │ │ │ + ldclt 7, cr15, [r4], {165} @ 0xa5 │ │ │ │ + blvc 0x4004d0 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x480580 │ │ │ │ + blvc 0x480490 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a540f0 │ │ │ │ - svclt 0x0000bb91 │ │ │ │ + svclt 0x0000bc09 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - blt 0xffb02e14 │ │ │ │ + bllt 0x1902d24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c18c │ │ │ │ + bl 0xfec1c09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d9, d0 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ vcge.s8 d16, d2, d19 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ addcs r0, ip, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1819000 │ │ │ │ - svclt 0x0000ff4b │ │ │ │ + svclt 0x0000ff1b │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x1c7fd8 │ │ │ │ - blx 0x3ebfd0 │ │ │ │ + blls 0x1c7ee8 │ │ │ │ + blx 0x3ebee0 │ │ │ │ subsmi pc, fp, #0, 24 │ │ │ │ vmlseq.f64 d30, d4, d20 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ svclt 0x00084574 │ │ │ │ mulle r5, ip, r5 │ │ │ │ @ instruction: 0x3e04e9cd │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x1482e70 │ │ │ │ - blvc 0x24065c │ │ │ │ + bllt 0xff282d80 │ │ │ │ + blvc 0x24056c │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blvc 0x20061c │ │ │ │ + blvc 0x20052c │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfed82e80 │ │ │ │ + bllt 0xb82d90 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1c204 │ │ │ │ + bl 0xfec1c114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf97cf78b │ │ │ │ + @ instruction: 0xf9f4f78b │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ adcpl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8b4f793 │ │ │ │ - blcs 0x160ff8 │ │ │ │ + @ instruction: 0xf92cf793 │ │ │ │ + blcs 0x160f08 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf78b2508 │ │ │ │ - tstpcs r0, #560 @ p-variant is OBSOLETE @ 0x230 │ │ │ │ + tstpcs r0, #2480 @ p-variant is OBSOLETE @ 0x9b0 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mrc2 7, 6, pc, cr14, cr1, {4} │ │ │ │ + @ instruction: 0xff56f791 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x51a4f640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e04070 │ │ │ │ - blcc 0x1f3564 │ │ │ │ + blcc 0x1f3464 │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - cdp2 7, 0, cr15, cr12, cr11, {4} │ │ │ │ + cdp2 7, 8, cr15, cr4, cr11, {4} │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7919500 │ │ │ │ - strb pc, [r7, r7, asr #29]! @ │ │ │ │ + @ instruction: 0xe7e7ff3f │ │ │ │ vhadd.s8 d18, d2, d0 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ - blmi 0x185540 │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ + blmi 0x185450 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1815243 │ │ │ │ - svclt 0x0000fed9 │ │ │ │ - eorseq r9, r3, ip, lsl r4 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - @ instruction: 0xf04f3342 │ │ │ │ - @ instruction: 0xf8c00c00 │ │ │ │ - addsmi ip, r3, r8 │ │ │ │ - stccc 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - @ instruction: 0xf8c01340 │ │ │ │ - vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ - orrvs r0, r3, r2, asr #24 │ │ │ │ - @ instruction: 0xf8c0090b │ │ │ │ - vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ - @ instruction: 0xf0035c02 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - movwmi r4, #45378 @ 0xb142 │ │ │ │ - subeq lr, ip, #2048 @ 0x800 │ │ │ │ - andvs r6, r2, r3, asr #1 │ │ │ │ + svclt 0x0000fea9 │ │ │ │ + ldrsbteq r9, [r3], -ip │ │ │ │ + andpl pc, r2, #67108867 @ 0x4000003 │ │ │ │ + strlt r2, [r0, #-769] @ 0xfffffcff │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + movteq lr, #11011 @ 0x2b03 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + stmdbeq fp, {r0, r1, sp, lr} │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + mcrrne 3, 12, pc, r0, cr1 @ │ │ │ │ + andsgt pc, r8, r0, asr #17 │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ + vmov.i32 q8, #146 @ 0x00000092 │ │ │ │ + b 0x11913e0 │ │ │ │ + @ instruction: 0xf8c0030c │ │ │ │ + subvs lr, r2, r8 │ │ │ │ + sbcvs r6, r3, r1, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - strlt r3, [r0, #-3138] @ 0xfffff3be │ │ │ │ - blx 0x3c7520 │ │ │ │ - @ instruction: 0xf8c0fc02 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0035c02 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - bl 0x14ca08 │ │ │ │ - vmlal.u q8, d1, d0[3] │ │ │ │ - andvs r4, r2, r2, asr #24 │ │ │ │ - andmi pc, r0, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - sbcvs r3, r3, r1, lsl #4 │ │ │ │ - movwcc pc, #961 @ 0x3c1 @ │ │ │ │ - ands pc, r8, r0, asr #17 │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - stmib r0, {r1, r7, sp, lr}^ │ │ │ │ - andcs r1, r0, r4, lsl #6 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + movwpl pc, #9153 @ 0x23c1 @ │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + bl 0x3f244c │ │ │ │ + stmdbeq fp, {r0, r1, r6, sl, fp} │ │ │ │ + cdpmi 3, 0, cr15, cr0, cr1, {6} │ │ │ │ + @ instruction: 0xf0030052 │ │ │ │ + stmib r0, {r3, r8, r9}^ │ │ │ │ + vsubl.u8 q14, d1, d0 │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + tstmi r3, #1107296256 @ 0x42000000 │ │ │ │ + vaddw.u8 q11, , d4 │ │ │ │ + sbcvs r3, r3, r0, lsl #8 │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + @ instruction: 0xf10e6144 │ │ │ │ + orrvs r0, r1, r1, lsl #8 │ │ │ │ + andcs r6, r0, r4, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-2315] @ 0xfffff6f5 │ │ │ │ + ldclt 12, cr0, [r0, #-0] │ │ │ │ + vabal.u8 , d1, d0 │ │ │ │ + stmdbeq fp, {r1, r6, r9, ip, sp} │ │ │ │ + cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ + and pc, r4, r0, asr #17 │ │ │ │ cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + b 0x11851b4 │ │ │ │ + @ instruction: 0xf8c0030e │ │ │ │ + andvs ip, r2, ip │ │ │ │ + mcrrne 3, 12, pc, r0, cr1 @ │ │ │ │ vaddl.u8 q11, d17, d3 │ │ │ │ - @ instruction: 0xf04f3342 │ │ │ │ - cmpvs r2, r0, lsl #24 │ │ │ │ - andcc pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vmov.i32 q8, #155 @ 0x0000009b │ │ │ │ - @ instruction: 0xf8c00142 │ │ │ │ - stmib r0, {r2, lr, pc}^ │ │ │ │ - andvs r1, r3, r3, lsl #4 │ │ │ │ + @ instruction: 0xf8c03100 │ │ │ │ + tstvs r1, r4, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ stmeq sl, {r0, r1, r3, r6, r7, sl, fp} │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ @@ -185227,88 +185167,90 @@ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs r4, r3, sl, lsl #6 │ │ │ │ movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - strlt r0, [r0, #-520] @ 0xfffffdf8 │ │ │ │ - stmdbeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - cdpne 3, 0, cr15, cr0, cr1, {6} │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - stceq 0, cr15, [r1], {1} │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andsgt pc, r4, r0, asr #17 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - stclne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - movwgt lr, #14784 @ 0x39c0 │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0030142 │ │ │ │ - andvs r0, r2, r8, lsl #6 │ │ │ │ - subvs r4, r3, fp, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf001098b │ │ │ │ - @ instruction: 0xf0030201 │ │ │ │ - @ instruction: 0xf04f0302 │ │ │ │ - tstmi r3, #256 @ 0x100 │ │ │ │ - @ instruction: 0xf0020cca │ │ │ │ - blx 0x3c5a3c │ │ │ │ - tstpvs r3, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ - movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ - vpmax.u8 d15, d12, d3 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - bl 0x3c5f38 │ │ │ │ - @ instruction: 0xf3c10343 │ │ │ │ - vmull.u8 , d1, d1 │ │ │ │ - addvs r3, r3, r2, asr #2 │ │ │ │ - @ instruction: 0xf8c0430a │ │ │ │ - andvs ip, r2, ip │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001098a │ │ │ │ - @ instruction: 0xf0020301 │ │ │ │ - @ instruction: 0xf04f0202 │ │ │ │ - tstmi sl, #256 @ 0x100 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ - blx 0x3c5e8c │ │ │ │ - sbcvs pc, r2, r2, lsl #4 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf001088b │ │ │ │ + vsubl.u8 q8, d1, d1 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + cmpvs r2, r8, lsl #6 │ │ │ │ + b 0x1187600 │ │ │ │ + @ instruction: 0xf002030c │ │ │ │ + vsubl.u8 q8, d1, d2 │ │ │ │ + stmib r0, {r0, r1, sl, fp, lr}^ │ │ │ │ + vmull.u8 , d1, d1 │ │ │ │ + stcleq 12, cr1, [fp], {0} │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + bicne pc, r1, r1, asr #7 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - addvs r0, r1, r2, asr r0 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + andne lr, r3, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + b 0x1198230 │ │ │ │ + vsubw.u8 q8, , d14 │ │ │ │ + blx 0x3d4a38 │ │ │ │ + @ instruction: 0xf8c0fc02 │ │ │ │ + blx 0x175148 │ │ │ │ + vsubw.u8 , , d3 │ │ │ │ + tstvs r3, r1, lsl #24 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033242 │ │ │ │ - @ instruction: 0xf0010308 │ │ │ │ - tstmi r3, #3840 @ 0xf00 │ │ │ │ - andgt pc, r4, r0, asr #17 │ │ │ │ + @ instruction: 0xf0030142 │ │ │ │ + b 0x1185d6c │ │ │ │ + @ instruction: 0xf8c0030e │ │ │ │ + bl 0x175184 │ │ │ │ + andvs r0, r3, r1, asr #4 │ │ │ │ + andcs r6, r0, r2, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - andvs r5, r2, r1, lsl #2 │ │ │ │ - andcs r6, r0, r1, lsl #1 │ │ │ │ + cdppl 3, 0, cr15, cr1, cr1, {6} │ │ │ │ + and pc, r8, r0, asr #17 │ │ │ │ + vpmax.u8 d15, d3, d12 │ │ │ │ + stcleq 0, cr6, [fp], {195} @ 0xc3 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vpmax.s8 d15, d12, d2 │ │ │ │ + subvs r4, r2, fp, lsl #6 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + stcleq 5, cr11, [fp], {0} │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + sbcvs r6, r3, r2, asr #32 │ │ │ │ + andcs r6, r0, r1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x1185b14 │ │ │ │ + b 0x1185a30 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ subvs r4, r2, r2, asr #2 │ │ │ │ andvs r6, r1, r3, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -185324,930 +185266,933 @@ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ stmib r0, {r1, r6, r7, sp, lr}^ │ │ │ │ andcs r3, r0, r0, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - b 0x119d358 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - sbcvs r4, r3, r2, asr #4 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - smlabtcs r1, r0, r9, lr │ │ │ │ + strlt r0, [r0, #-3274] @ 0xfffff336 │ │ │ │ + vmlal.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0023e42 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + b 0x115c268 │ │ │ │ + @ instruction: 0xf003020e │ │ │ │ + stmib r0, {r3, r8, r9}^ │ │ │ │ + vsubl.u8 q14, d1, d2 │ │ │ │ + vmlal.u q8, d1, d2[0] │ │ │ │ + tstmi r3, #-2147483632 @ 0x80000010 │ │ │ │ + smlabtcc r0, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x1185bbc │ │ │ │ + b 0x1185ad8 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ stmib r0, {r0, r7, r8, lr}^ │ │ │ │ addvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - addvs r0, r3, sl, asr #25 │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0034142 │ │ │ │ - b 0x1145fd8 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf0010208 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf003090b │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r4, #45378 @ 0xb142 │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf0010cca │ │ │ │ - vsubw.u8 q8, , d15 │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - addvs r0, r3, r8, lsl #4 │ │ │ │ - b 0x1147810 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - andvs r0, r2, r8, lsl #6 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - subvs r5, r3, r1, lsl #2 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0x14b280c │ │ │ │ + strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + stmdbeq fp, {r0, r1, sp, lr} │ │ │ │ + stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + subvs r2, r3, r2, lsl #24 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + b 0x14b272c │ │ │ │ @ instruction: 0xf3c14cd1 │ │ │ │ stmdbeq sl, {r9, sl, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf10e088b │ │ │ │ @ instruction: 0xf00c0e01 │ │ │ │ @ instruction: 0xf8c00c08 │ │ │ │ vaddl.u8 q15, d1, d12 │ │ │ │ - b 0x13d4d30 │ │ │ │ + b 0x13d4c50 │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d0 │ │ │ │ vqdmulh.s q10, , d2[0] │ │ │ │ - b 0x1145948 │ │ │ │ + b 0x1145868 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13c7698 │ │ │ │ - @ instruction: 0xf0020c0e │ │ │ │ - @ instruction: 0xf8c00208 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x11460a0 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x1188590 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r5, r2, r1, lsl #2 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + vldmiami r1, {s29-s107} │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + @ instruction: 0xf00c090b │ │ │ │ + @ instruction: 0xf0020c08 │ │ │ │ + b 0x13c5bb0 │ │ │ │ + @ instruction: 0xf0030c0e │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + @ instruction: 0xf8c05e01 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + b 0x11558b0 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + and pc, ip, r0, asr #17 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vldmiami r1, {s29-s107} │ │ │ │ movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ @ instruction: 0xf00c2200 │ │ │ │ sbcvs r0, r2, r8, lsl #24 │ │ │ │ - b 0x13c78e0 │ │ │ │ + b 0x13c7800 │ │ │ │ @ instruction: 0xf0020c03 │ │ │ │ vsubl.u8 q8, d1, d8 │ │ │ │ @ instruction: 0xf8c04342 │ │ │ │ tstmi sl, #0 │ │ │ │ @ instruction: 0xf003088b │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ movwmi r0, #45378 @ 0xb142 │ │ │ │ andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x14b28ec │ │ │ │ + b 0x14b280c │ │ │ │ @ instruction: 0xf3c14cd1 │ │ │ │ stmdbeq sl, {r9, sl, fp, ip, lr} │ │ │ │ @ instruction: 0xf10e088b │ │ │ │ @ instruction: 0xf00c0e01 │ │ │ │ @ instruction: 0xf8c00c08 │ │ │ │ vaddl.u8 q15, d1, d12 │ │ │ │ - b 0x13d4e10 │ │ │ │ + b 0x13d4d30 │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d0 │ │ │ │ vqdmulh.s q10, , d2[0] │ │ │ │ - b 0x1145a28 │ │ │ │ + b 0x1145948 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf0010cca │ │ │ │ - vsubw.u8 q8, , d15 │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - addvs r0, r3, r8, lsl #4 │ │ │ │ - b 0x1147978 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - andvs r0, r2, r8, lsl #6 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - smlabtvc r0, r1, r3, pc @ │ │ │ │ - @ instruction: 0xf1c14313 │ │ │ │ - subvs r0, r3, r2, lsl #2 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0x14b2978 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf0010208 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf003090b │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x11a187c │ │ │ │ + @ instruction: 0xf1c1030c │ │ │ │ + stmib r0, {r1, r8}^ │ │ │ │ + sbcvs r2, r1, r0, lsl #6 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + b 0x14b289c │ │ │ │ @ instruction: 0xf3c14cd1 │ │ │ │ stmdbeq sl, {r9, sl, fp, ip, lr} │ │ │ │ @ instruction: 0xf1ce088b │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ @ instruction: 0xf8c00c08 │ │ │ │ vaddl.u8 q15, d1, d12 │ │ │ │ - b 0x13d4e9c │ │ │ │ + b 0x13d4dc0 │ │ │ │ @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ vaddl.u8 q14, d1, d0 │ │ │ │ vqdmulh.s q10, , d2[0] │ │ │ │ - b 0x1145ab4 │ │ │ │ + b 0x11459d8 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - vldmiaeq r1, {s28-s106} │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stceq 0, cr15, [r8], {12} │ │ │ │ - b 0x13c7a04 │ │ │ │ - @ instruction: 0xf0020c0e │ │ │ │ - @ instruction: 0xf8c00208 │ │ │ │ - vaddl.u8 q14, d1, d4 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - b 0x114620c │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x11986fc │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r5, r2, r1, lsl #2 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + vldmiami r1, {s29-s107} │ │ │ │ + stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + @ instruction: 0xf00c088b │ │ │ │ + @ instruction: 0xf0020c08 │ │ │ │ + b 0x13c5d20 │ │ │ │ + @ instruction: 0xf0030c0e │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + @ instruction: 0xf8c05e01 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x1145a20 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + and pc, ip, r0, asr #17 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - stcleq 3, cr2, [sl], {2} │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + tstmi sl, #8, 4 @ 0x80000000 │ │ │ │ + vpmax.u8 d15, d12, d17 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ - blx 0x91d928 │ │ │ │ - @ instruction: 0xf1ccf303 │ │ │ │ - @ instruction: 0xf0020c20 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + stceq 1, cr15, [r0], #-816 @ 0xfffffcd0 │ │ │ │ + stm r0, {r0, r1, r3, r8, r9, lr} │ │ │ │ + andcs r1, r0, ip │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #256 @ 0x100 │ │ │ │ + @ instruction: 0xf003088b │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x1145b40 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + @ instruction: 0xf1cc0142 │ │ │ │ + movwmi r0, #48144 @ 0xbc10 │ │ │ │ + andne lr, ip, r0, lsl #17 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf003088b │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vmull.u8 q10, d1, d2 │ │ │ │ + @ instruction: 0xf1cc0142 │ │ │ │ + movwmi r0, #48136 @ 0xbc08 │ │ │ │ + andne lr, ip, r0, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 3, cr2, [sl], {1} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stmeq fp, {r0, r1, r6, r7, sp, lr} │ │ │ │ - ldceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 3, cr2, [sl], {0} │ │ │ │ - stcmi 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ - stmeq fp, {r0, r1, r6, r7, sp, lr} │ │ │ │ - stceq 1, cr15, [r8], {204} @ 0xcc │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcleq 2, cr2, [fp], {16} │ │ │ │ stmeq sl, {r1, r7, sp, lr} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ andgt pc, ip, r0, asr #17 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - b 0x1196314 │ │ │ │ + b 0x1196234 │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcleq 2, cr2, [fp], {8} │ │ │ │ stmeq sl, {r1, r7, sp, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ andgt pc, ip, r0, asr #17 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - b 0x119634c │ │ │ │ + b 0x119626c │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 2, cr2, [fp], {2} │ │ │ │ - @ instruction: 0xf003b500 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x1195050 │ │ │ │ - andvs r0, r3, lr, lsl #6 │ │ │ │ - vpmax.u8 d15, d2, d17 │ │ │ │ - stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + tstmi sl, #8, 4 @ 0x80000000 │ │ │ │ + vpmax.u8 d15, d12, d17 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - @ instruction: 0xf8c0430b │ │ │ │ - sbcvs ip, r2, r8 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + smlabtmi r4, r1, r3, pc @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r7, sp, lr}^ │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r2, #45569 @ 0xb201 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #256 @ 0x100 │ │ │ │ + @ instruction: 0xf003088b │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + b 0x1195ac4 │ │ │ │ + addvs r0, r1, ip, lsl #6 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf003088b │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + b 0x1195afc │ │ │ │ + addvs r0, r1, ip, lsl #6 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf003088b │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r0, #45378 @ 0xb142 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - subvs r6, r3, r2, asr #1 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stcmi 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r2, #45568 @ 0xb200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + stcleq 5, cr11, [sl], {0} │ │ │ │ + vmlal.u8 q8, d17, d11 │ │ │ │ + vqrdmlah.s , , d2[0] │ │ │ │ + @ instruction: 0xf0024c81 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + b 0x1145c64 │ │ │ │ + movwmi r0, #45582 @ 0xb20e │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - subvs r6, r3, r2, asr #1 │ │ │ │ + subvs r6, r3, r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - stcleq 3, cr2, [sl], {0} │ │ │ │ - stmeq fp, {r0, r1, r7, sp, lr} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - orrmi pc, r1, r1, asr #7 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1ca58 │ │ │ │ + bl 0xfec1c980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x403698 │ │ │ │ + blx 0x1f035c0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9634 │ │ │ │ + bls 0x1f955c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vsra.s64 , q14, #64 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 7, cr15, [sl, #-556]! @ 0xfffffdd4 │ │ │ │ + stc2l 7, cr15, [r6, #556]! @ 0x22c │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r0 │ │ │ │ + addeq sl, r4, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cabc │ │ │ │ + bl 0xfec1c9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf9daf78b │ │ │ │ + blx 0x1283624 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9698 │ │ │ │ + bls 0x1f95c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d14, d0 │ │ │ │ vaddw.s8 q8, q0, d12 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [r8, #-556] @ 0xfffffdd4 │ │ │ │ + ldc2 7, cr15, [r4, #556]! @ 0x22c │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, lsl #13 │ │ │ │ + addeq sl, r4, r4, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cb20 │ │ │ │ + bl 0xfec1ca48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf9a8f78b │ │ │ │ + blx 0x603688 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f96fc │ │ │ │ + bls 0x1f9624 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [r6, #-556] @ 0xfffffdd4 │ │ │ │ + stc2 7, cr15, [r2, #556] @ 0x22c │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsr #12 │ │ │ │ + addeq sl, r4, r0, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cb84 │ │ │ │ + bl 0xfec1caac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf976f78b │ │ │ │ + @ instruction: 0xf9e2f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9760 │ │ │ │ + bls 0x1f9688 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vaddw.s8 , q8, d8 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [r4], #556 @ 0x22c │ │ │ │ + ldc2l 7, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, asr #11 │ │ │ │ + umulleq sl, r4, ip, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cbe8 │ │ │ │ + bl 0xfec1cb10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf944f78b │ │ │ │ + @ instruction: 0xf9b0f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f97c4 │ │ │ │ + bls 0x1f96ec │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vsra.s64 q10, q10, #64 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [r2], #556 @ 0x22c │ │ │ │ + ldc2 7, cr15, [lr, #-556] @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror #10 │ │ │ │ + addeq sl, r4, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cc4c │ │ │ │ + bl 0xfec1cb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf912f78b │ │ │ │ + @ instruction: 0xf97ef78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9828 │ │ │ │ + bls 0x1f9750 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 7, cr15, [r0], {139} @ 0x8b │ │ │ │ + stc2l 7, cr15, [ip], #556 @ 0x22c │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], ip │ │ │ │ + ldrdeq sl, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1ccb0 │ │ │ │ + bl 0xfec1cbd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf8e0f78b │ │ │ │ + @ instruction: 0xf94cf78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f988c │ │ │ │ + bls 0x1f97b4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcrr2 7, 8, pc, lr, cr11 @ │ │ │ │ + ldc2 7, cr15, [sl], #556 @ 0x22c │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, r8, r4 │ │ │ │ + addeq sl, r4, r0, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cd14 │ │ │ │ + bl 0xfec1cc3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf8aef78b │ │ │ │ + @ instruction: 0xf91af78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f98f0 │ │ │ │ + bls 0x1f9818 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [ip], {139} @ 0x8b │ │ │ │ + stc2 7, cr15, [r8], {139} @ 0x8b │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsr r4 │ │ │ │ + addeq sl, r4, ip, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cd78 │ │ │ │ + bl 0xfec1cca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q11, q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6450fe0 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf878f78b │ │ │ │ + @ instruction: 0xf8e4f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f995c │ │ │ │ + bls 0x1f9884 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffa839f2 │ │ │ │ + mrrc2 7, 8, pc, r2, cr11 @ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, asr #7 │ │ │ │ + addeq sl, r4, r0, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cde4 │ │ │ │ + bl 0xfec1cd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q11, q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6450fe0 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf842f78b │ │ │ │ + @ instruction: 0xf8aef78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f99c8 │ │ │ │ + bls 0x1f98f0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfed03a5e │ │ │ │ + ldc2 7, cr15, [ip], {139} @ 0x8b │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, asr r3 │ │ │ │ + addeq sl, r4, r4, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1ce50 │ │ │ │ + bl 0xfec1cd78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q11, q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6450fe0 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf80cf78b │ │ │ │ + @ instruction: 0xf878f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9a34 │ │ │ │ + bls 0x1f995c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1f83aca │ │ │ │ + blx 0xffa839f2 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r0 │ │ │ │ + addeq sl, r4, r8, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cebc │ │ │ │ + bl 0xfec1cde4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q11, q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6450fe0 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xffd6f78a │ │ │ │ + @ instruction: 0xf842f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9aa0 │ │ │ │ + bls 0x1f99c8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1203b36 │ │ │ │ + blx 0xfed03a5e │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsl #5 │ │ │ │ + addeq sl, r4, ip, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cf28 │ │ │ │ + bl 0xfec1ce50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q11, q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6450fe0 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xffa0f78a │ │ │ │ + @ instruction: 0xf80cf78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9b0c │ │ │ │ + bls 0x1f9a34 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x483ba2 │ │ │ │ + blx 0x1f83aca │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl r2 │ │ │ │ + strdeq sl, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cf94 │ │ │ │ + bl 0xfec1cebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q11, q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6450fe0 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xff6af78a │ │ │ │ + @ instruction: 0xffd6f78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9b78 │ │ │ │ + bls 0x1f9aa0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff703c0c │ │ │ │ + blx 0x1203b36 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, lsr #3 │ │ │ │ + addeq sl, r4, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d000 │ │ │ │ + bl 0xfec1cf28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q11, q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6450fe0 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xff34f78a │ │ │ │ + @ instruction: 0xffa0f78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9be4 │ │ │ │ + bls 0x1f9b0c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe983c78 │ │ │ │ + blx 0x483ba2 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, asr #2 │ │ │ │ + addeq sl, r4, r8, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1d06c │ │ │ │ + bl 0xfec1cf94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q11, q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6450fe0 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - cdp2 7, 15, cr15, cr14, cr10, {4} │ │ │ │ + @ instruction: 0xff6af78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9c50 │ │ │ │ + bls 0x1f9b78 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1c03ce4 │ │ │ │ + blx 0xff703c0c │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r4], r4 │ │ │ │ + addeq sl, r4, ip, lsr #3 │ │ │ │ stmvs fp, {r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorle r2, r2, sp, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, asr #31 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {128} @ 0x80 │ │ │ │ - blle 0x6d0b04 │ │ │ │ + blle 0x6d0a2c │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - bllt 0xd051a8 │ │ │ │ + bllt 0xd04f78 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x114b44 │ │ │ │ + blcs 0x114a6c │ │ │ │ strtmi sp, [r0], -r6, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - blx 0xfe583ed0 │ │ │ │ + blx 0xfe183df8 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavs sl!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @ instruction: 0xf78a9202 │ │ │ │ - bls 0x184858 │ │ │ │ + bls 0x184930 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #13952 @ 0x3680 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - blx 0x1703db8 │ │ │ │ + blx 0xff203ce0 │ │ │ │ andls r6, r2, #6946816 @ 0x6a0000 │ │ │ │ - @ instruction: 0xf9c4f78a │ │ │ │ + blx 0xd03cd4 │ │ │ │ strmi r9, [r7], -r2, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf9d0f7df │ │ │ │ + @ instruction: 0xf9c0f7df │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf9baf78a │ │ │ │ + blx 0xa83ce8 │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ strtmi r9, [r0], -r2 │ │ │ │ - @ instruction: 0xf9c6f7df │ │ │ │ + @ instruction: 0xf9b6f7df │ │ │ │ stmdbvs r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf78a681e │ │ │ │ - stmdbls r2, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r1, [r2], -r0 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdavs r9!, {r3, r6, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0x1d83f44 │ │ │ │ - blcs 0xe1f58 │ │ │ │ + blx 0x1983e6c │ │ │ │ + blcs 0xe1e80 │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed86be8 │ │ │ │ + blx 0xfed86b10 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, ror #15] │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x406bec │ │ │ │ + blcs 0x406b14 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, asr #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {128} @ 0x80 │ │ │ │ - blle 0x510c1c │ │ │ │ + blle 0x510b44 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - ldmiblt r8!, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1e9ffc │ │ │ │ + blcc 0x1e9f24 │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e32100 │ │ │ │ - andcs pc, r1, sp, lsl #20 │ │ │ │ + strdcs pc, [r1], -sp │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ strne pc, [r4, #-1602] @ 0xfffff9be │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf78a9203 │ │ │ │ - bls 0x1c4744 │ │ │ │ + bls 0x1c481c │ │ │ │ strtmi r4, [sl], r3, lsl #13 │ │ │ │ andseq r6, r2, #2686976 @ 0x290000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf9d2f78f │ │ │ │ + blx 0x1083dec │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf78a9204 │ │ │ │ - bls 0x204728 │ │ │ │ + bls 0x204800 │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf78f625e │ │ │ │ - @ instruction: 0xf78af9c5 │ │ │ │ - @ instruction: 0xf8d8f967 │ │ │ │ + @ instruction: 0xf78afa31 │ │ │ │ + @ instruction: 0xf8d8f9d3 │ │ │ │ pkhbtmi r3, r1, r8 │ │ │ │ svcvs 0x00e3b953 │ │ │ │ mcrrle 11, 0, r2, pc, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, pc, asr #2 │ │ │ │ @ instruction: 0xf78a2000 │ │ │ │ - @ instruction: 0xe01bfdfb │ │ │ │ + ands pc, fp, r7, ror #28 │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf78a9204 │ │ │ │ - bls 0x20454c │ │ │ │ + bls 0x204624 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ - @ instruction: 0xf8d8f92b │ │ │ │ + @ instruction: 0xf8d8f91b │ │ │ │ andls r2, r4, #0 │ │ │ │ - @ instruction: 0xf914f78a │ │ │ │ + @ instruction: 0xf980f78a │ │ │ │ strmi r9, [r1], -r4, lsl #20 │ │ │ │ strtmi r9, [r0], -r4 │ │ │ │ - @ instruction: 0xf920f7df │ │ │ │ + @ instruction: 0xf910f7df │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7962104 │ │ │ │ - @ instruction: 0x4648fb91 │ │ │ │ + @ instruction: 0x4648fbfd │ │ │ │ ldrbmi r9, [sl], -r0 │ │ │ │ strbmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0xf78a47b8 │ │ │ │ - @ instruction: 0x4607f8ff │ │ │ │ - @ instruction: 0xf8fcf78a │ │ │ │ + strmi pc, [r7], -fp, ror #18 │ │ │ │ + @ instruction: 0xf968f78a │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf7964638 │ │ │ │ - @ instruction: 0x4649fad9 │ │ │ │ + strbmi pc, [r9], -r5, asr #22 @ │ │ │ │ @ instruction: 0xf7964630 │ │ │ │ - @ instruction: 0xf8d8faef │ │ │ │ + @ instruction: 0xf8d8fb5b │ │ │ │ ldrtmi r1, [sl], -r4 │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ - @ instruction: 0xf8d8f9bd │ │ │ │ + @ instruction: 0xf8d8f9ad │ │ │ │ ldrtmi r1, [r2], -r0 │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ - svcvs 0x00e3f9b7 │ │ │ │ + svcvs 0x00e3f9a7 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf1a3af6f │ │ │ │ - blx 0xfed86d60 │ │ │ │ + blx 0xfed86c88 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strb r6, [r7, -r3, ror #15]! │ │ │ │ - blcs 0x114d68 │ │ │ │ + blcs 0x114c90 │ │ │ │ @ instruction: 0xf7fed9b4 │ │ │ │ - svclt 0x0000ff13 │ │ │ │ + svclt 0x0000ff07 │ │ │ │ @ instruction: 0xf8d0b510 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf41440a0 │ │ │ │ andsle r6, r4, r0, ror pc │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ svcvs 0x0070f41c │ │ │ │ ldmib r1, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ - blx 0xfed7998c │ │ │ │ - b 0x1402f8c │ │ │ │ + blx 0xfed798b4 │ │ │ │ + b 0x1402eb4 │ │ │ │ ldmdbeq fp, {r1, r2, r3, sl, fp}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ ldmdblt r3, {r0, r8, r9} │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs lr, r0, r0, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -186263,69 +186208,69 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed681a4 │ │ │ │ + blx 0xfed680cc │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc004 │ │ │ │ eorsle r0, ip, sp, lsl #30 │ │ │ │ svceq 0x000ff1bc │ │ │ │ ldrmi sp, [sl], r3, ror #1 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ ldrmi r3, [r1], r0, lsl #1 │ │ │ │ strmi r6, [r8], fp, ror #31 │ │ │ │ - blcs 0x157ad8 │ │ │ │ - blcc 0x1fd6b4 │ │ │ │ + blcs 0x157a00 │ │ │ │ + blcc 0x1fd5dc │ │ │ │ stmdale r4!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - mvnlt pc, r7, lsl fp @ │ │ │ │ + mvnlt pc, r1, asr #21 │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf78a9201 │ │ │ │ - bls 0x1443e4 │ │ │ │ + bls 0x1444bc │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7df4638 │ │ │ │ - @ instruction: 0xf642f877 │ │ │ │ + @ instruction: 0xf642f867 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf8d82397 │ │ │ │ ldmdavs sp, {} @ │ │ │ │ - ldc2 7, cr15, [r8, #-552] @ 0xfffffdd8 │ │ │ │ + stc2 7, cr15, [r4, #552] @ 0x228 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strbmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ svcvs 0x00fbbb03 │ │ │ │ andcs fp, r1, fp, ror r9 │ │ │ │ - blcs 0x100138 │ │ │ │ + blcs 0x100060 │ │ │ │ @ instruction: 0xf04fdada │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8f6f7e3 │ │ │ │ + @ instruction: 0xf8e6f7e3 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcle r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf1a3e7a5 │ │ │ │ - blx 0xfed86ea0 │ │ │ │ + blx 0xfed86dc8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867fb │ │ │ │ - ldc2l 7, cr15, [r6], #552 @ 0x228 │ │ │ │ + stc2l 7, cr15, [r2, #-552]! @ 0xfffffdd8 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7df710c │ │ │ │ - @ instruction: 0xe7e0f81f │ │ │ │ + strb pc, [r0, pc, lsl #16]! @ │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf78f4630 │ │ │ │ - @ instruction: 0xf8d8f8bf │ │ │ │ + @ instruction: 0xf8d8f92b │ │ │ │ ldrtmi r1, [r2], -r4 │ │ │ │ @ instruction: 0xf7df4638 │ │ │ │ - @ instruction: 0xe7d2f8f9 │ │ │ │ + ldrb pc, [r2, r9, ror #17] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb083 │ │ │ │ @ instruction: 0xf41440a0 │ │ │ │ @@ -186346,194 +186291,194 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ svcvs 0x00c34690 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ mcrrle 11, 0, r2, r0, cr2 │ │ │ │ - blle 0x11178bc │ │ │ │ + blle 0x11177e4 │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - stmdacs r0, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #17 │ │ │ │ eorsle r2, sp, r0, lsl #22 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - @ instruction: 0xf846f78a │ │ │ │ + @ instruction: 0xf8b2f78a │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46062397 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78f625e │ │ │ │ - stmdavs r2!, {r0, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf78a9200 │ │ │ │ - bls 0x104448 │ │ │ │ - blls 0x117b8c │ │ │ │ + bls 0x104520 │ │ │ │ + blls 0x117ab4 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78f625e │ │ │ │ - blls 0x1044d4 │ │ │ │ + blls 0x1045ac │ │ │ │ ldmdavs ip, {r3, r6, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [sl], #-552 @ 0xfffffdd8 │ │ │ │ + stc2l 7, cr15, [r6], #552 @ 0x228 │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ svcvs 0x00fb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed86fb8 │ │ │ │ + blx 0xfed86ee0 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -fp │ │ │ │ - blcc 0x200220 │ │ │ │ + blcc 0x200148 │ │ │ │ ldmible sp!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - ubfx pc, r3, #16, #19 │ │ │ │ + ldrb pc, [r2, r3, asr #16]! @ │ │ │ │ stmdbeq r0, {r0, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd00b │ │ │ │ vst4.8 {d3-d6}, [r3], r4 │ │ │ │ - blcs 0xdf1a4 │ │ │ │ - bcs 0xf6048 │ │ │ │ + blcs 0xdf0cc │ │ │ │ + bcs 0xf5f70 │ │ │ │ movwcs fp, #7946 @ 0x1f0a │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1d608 │ │ │ │ + bl 0xfec1d530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stccs 0, cr11, [sp], {131} @ 0x83 │ │ │ │ svcvs 0x00c3d00f │ │ │ │ @ instruction: 0x460c4616 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [lr], {128} @ 0x80 │ │ │ │ - blle 0x49102c │ │ │ │ + blle 0x490f54 │ │ │ │ @ instruction: 0xf01c4628 │ │ │ │ - ldmiblt r8, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcc 0x1f5c08 │ │ │ │ + blcc 0x1f5b30 │ │ │ │ stmible pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - @ instruction: 0xf7e34628 │ │ │ │ - strb pc, [fp, r7, lsl #16]! @ │ │ │ │ + @ instruction: 0xf7e24628 │ │ │ │ + @ instruction: 0xe7ebfff7 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - @ instruction: 0xffbcf789 │ │ │ │ + @ instruction: 0xf828f78a │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ - @ instruction: 0xf78e625e │ │ │ │ - stmdavs r2!, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x4ad084 │ │ │ │ + @ instruction: 0xf78f625e │ │ │ │ + stmdavs r2!, {r0, r1, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x4acfac │ │ │ │ stmib sp, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7892300 │ │ │ │ - bls 0x10618c │ │ │ │ + bls 0x106264 │ │ │ │ andls r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf7de4628 │ │ │ │ - ldmib sp, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46396818 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00ebb989 │ │ │ │ rscvs r2, sl, sp, lsl #4 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0x2000e7b8 │ │ │ │ - blx 0xff8842f2 │ │ │ │ + mcrr2 7, 8, pc, sl, cr10 @ │ │ │ │ strmi r9, [r1], -r0, lsl #22 │ │ │ │ strtmi lr, [r8], -r7, ror #15 │ │ │ │ - ldc2 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ + stc2 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x1871c4 │ │ │ │ - bvs 0x747304 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x1870ec │ │ │ │ + bvs 0x74722c │ │ │ │ andcs lr, r0, r6, ror #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x1871f8 │ │ │ │ - blvs 0x747338 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x187120 │ │ │ │ + blvs 0x747260 │ │ │ │ andcs lr, r0, ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x18722c │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x187154 │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x187260 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x187188 │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x187294 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x1871bc │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x1872c8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x1871f0 │ │ │ │ svcvs 0x001a0382 │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ @@ -186556,111 +186501,111 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r0], r3, asr #31 │ │ │ │ andcs r4, r1, #12, 12 @ 0xc00000 │ │ │ │ - blcs 0x157e94 │ │ │ │ + blcs 0x157dbc │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcs 0xfd69c │ │ │ │ + blcs 0xfd5c4 │ │ │ │ ldrtmi sp, [r8], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf8e8f01c │ │ │ │ + @ instruction: 0xf892f01c │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x20060c │ │ │ │ + blcc 0x200534 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24638 │ │ │ │ - ldrb pc, [r2, r3, ror #29]! @ │ │ │ │ + ubfx pc, r3, #29, #19 │ │ │ │ andls r6, r0, #6422528 @ 0x620000 │ │ │ │ - cdp2 7, 9, cr15, cr8, cr9, {4} │ │ │ │ + @ instruction: 0xff04f789 │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46062397 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - stmdavs r2!, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7899200 │ │ │ │ - bls 0x1060ec │ │ │ │ - blls 0x117ee8 │ │ │ │ + bls 0x1061c4 │ │ │ │ + blls 0x117e10 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - blls 0x106178 │ │ │ │ + blls 0x106250 │ │ │ │ @ instruction: 0x462a4631 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ ldmdblt r9, {r0, r5, r6, r7, fp, sp, lr}^ │ │ │ │ andcs r6, sp, #1004 @ 0x3ec │ │ │ │ - blcs 0xdeae0 │ │ │ │ + blcs 0xdea08 │ │ │ │ @ instruction: 0xf1a3d0c7 │ │ │ │ - blx 0xfed87314 │ │ │ │ + blx 0xfed8723c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xe7c067fb │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xe7effc77 │ │ │ │ + strb pc, [pc, fp, ror #24]! @ │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd02d │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ eorle r6, r8, r0, ror r3 │ │ │ │ - blcs 0x2a0758 │ │ │ │ + blcs 0x2a0680 │ │ │ │ stmvs fp, {r0, r2, r5, sl, fp, ip, lr, pc} │ │ │ │ eorle r2, r2, r3, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, asr #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {128} @ 0x80 │ │ │ │ - blle 0x6d135c │ │ │ │ + blle 0x6d1284 │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - stmiblt r0!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0!, {r0, r2, r5, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x11539c │ │ │ │ + blcs 0x1152c4 │ │ │ │ @ instruction: 0xf04fd9e6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 6, cr15, cr6, cr2, {7} │ │ │ │ + cdp2 7, 5, cr15, cr6, cr2, {7} │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7899202 │ │ │ │ - bls 0x186014 │ │ │ │ + bls 0x1860ec │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #13830 @ 0x3606 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 3, cr15, cr6, cr14, {4} │ │ │ │ + cdp2 7, 10, cr15, cr2, cr14, {4} │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - stc2 7, cr15, [r2, #548]! @ 0x224 │ │ │ │ + cdp2 7, 0, cr15, cr14, cr9, {4} │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - stc2 7, cr15, [lr, #888]! @ 0x378 │ │ │ │ + ldc2 7, cr15, [lr, #888] @ 0x378 │ │ │ │ stmiavs r0!, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ tstls r2, r9, lsl r8 │ │ │ │ - blx 0x1584608 │ │ │ │ + blx 0xff084530 │ │ │ │ stmdbls r2, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ andls r4, r0, r2, lsr r6 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ strtmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - svcvs 0x00fbfe5b │ │ │ │ + svcvs 0x00fbfe4b │ │ │ │ adcsle r2, r3, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ svclt 0x0000e7ac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -186686,51 +186631,51 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5660 @ 0x161c │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ svcvs 0x00c34690 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x997e0c │ │ │ │ + blle 0x997d34 │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - bicslt pc, r0, r9, ror #31 │ │ │ │ + @ instruction: 0xb1d0ff93 │ │ │ │ andseq r6, fp, #3866624 @ 0x3b0000 │ │ │ │ subsvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ svcvs 0x00f3b314 │ │ │ │ @ instruction: 0xf896bb03 │ │ │ │ mvnlt r3, lr, ror #1 │ │ │ │ ldrdcc lr, [r1], -r7 │ │ │ │ andseq r4, fp, #17825792 @ 0x1100000 │ │ │ │ subsvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00f347a0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed874cc │ │ │ │ + blx 0xfed873f4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -r3 │ │ │ │ - blcc 0x2007ac │ │ │ │ + blcc 0x2006d4 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r2, r9, asr #27]! @ │ │ │ │ + @ instruction: 0xe7f2fdb9 │ │ │ │ @ instruction: 0xf7899202 │ │ │ │ - @ instruction: 0xf642fd7f │ │ │ │ + @ instruction: 0xf642fdeb │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ - bls 0x14f744 │ │ │ │ + bls 0x14f66c │ │ │ │ movwls r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0xf78e6819 │ │ │ │ - ldmdavs sl!, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl!, {r0, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7899202 │ │ │ │ - bls 0x185ec0 │ │ │ │ - blls 0x198110 │ │ │ │ + bls 0x185f98 │ │ │ │ + blls 0x198038 │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - blls 0x185f4c │ │ │ │ + blls 0x186024 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ svclt 0x0000e7c9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -186742,66 +186687,66 @@ │ │ │ │ stclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vadd.i8 d22, d25, d12 │ │ │ │ - vmull.s8 q10, d0, d8 │ │ │ │ + vqdmulh.s d18, d16, d0[2] │ │ │ │ stmdavs sp, {r0, r1, r4, r5, sl, fp}^ │ │ │ │ movteq lr, #19203 @ 0x4b03 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ @ instruction: 0xf8dc680b │ │ │ │ - b 0x1196b74 │ │ │ │ - blx 0xfedc998c │ │ │ │ + b 0x1196a9c │ │ │ │ + blx 0xfedc98b4 │ │ │ │ strtmi pc, [r0], r4, lsl #7 │ │ │ │ @ instruction: 0xf1bc095b │ │ │ │ svclt 0x00c80f07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ svcvs 0x00c33080 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - blcs 0x1583a0 │ │ │ │ - blcs 0xfd9bc │ │ │ │ + blcs 0x1582c8 │ │ │ │ + blcs 0xfd8e4 │ │ │ │ strbmi sp, [r8], -r8, lsl #22 │ │ │ │ - @ instruction: 0xff58f01b │ │ │ │ + @ instruction: 0xff02f01b │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x2008e0 │ │ │ │ + blcc 0x200808 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24648 │ │ │ │ - ubfx pc, r3, #26, #19 │ │ │ │ + ldrb pc, [r2, r3, asr #26]! @ │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - stc2 7, cr15, [r8, #-548] @ 0xfffffddc │ │ │ │ + ldc2l 7, cr15, [r4, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - stmdavs r2!, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7899200 │ │ │ │ - bls 0x105dcc │ │ │ │ - blls 0x11820c │ │ │ │ + bls 0x105ea4 │ │ │ │ + blls 0x118134 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - blls 0x105e58 │ │ │ │ - vtst.8 d22, d6, d12 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + blls 0x105f30 │ │ │ │ + @ instruction: 0xf645681c │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ ldclpl 3, cr0, [r8, #-204] @ 0xffffff34 │ │ │ │ - @ instruction: 0xf938f78a │ │ │ │ + @ instruction: 0xf9a4f78a │ │ │ │ @ instruction: 0x46034632 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf8d947c0 │ │ │ │ - blcs 0xd2c14 │ │ │ │ + blcs 0xd2b3c │ │ │ │ @ instruction: 0xf1a3d0c1 │ │ │ │ - blx 0xfed87640 │ │ │ │ + blx 0xfed87568 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, ip, r9, asr #17 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -186811,15 +186756,15 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed67a34 │ │ │ │ + blx 0xfed6795c │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ @@ -186827,129 +186772,129 @@ │ │ │ │ svceq 0x000df1bc │ │ │ │ stmdbvs ip, {r1, r8, ip, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ addcc pc, r0, lr, lsl #17 │ │ │ │ @ instruction: 0xf8de4617 │ │ │ │ @ instruction: 0x460c307c │ │ │ │ - blcs 0x15848c │ │ │ │ - blcc 0x1fdfc8 │ │ │ │ + blcs 0x1583b4 │ │ │ │ + blcc 0x1fdef0 │ │ │ │ stmdale r3, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r1, r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #18 │ │ │ │ @ instruction: 0xf1c1b90b │ │ │ │ stmdavs r2!, {r8, fp} │ │ │ │ @ instruction: 0xf7899201 │ │ │ │ - bls 0x145b3c │ │ │ │ + bls 0x145c14 │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf7de4630 │ │ │ │ - stmiavs r3!, {r0, r1, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r1, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r2!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7899201 │ │ │ │ - bls 0x145cc4 │ │ │ │ + bls 0x145d9c │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #5637 @ 0x1605 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - stc2 7, cr15, [lr], {142} @ 0x8e │ │ │ │ + ldc2l 7, cr15, [sl], #568 @ 0x238 │ │ │ │ strbmi r9, [r2], -r1, lsl #22 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - stc2l 7, cr15, [r0], {222} @ 0xde │ │ │ │ + ldc2 7, cr15, [r0], #888 @ 0x378 │ │ │ │ strdlt r6, [fp, -r3]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #20 │ │ │ │ ldr r2, [r0, r1] │ │ │ │ - ble 0xfef91744 │ │ │ │ + ble 0xfef9166c │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ldrb pc, [r3, fp, lsl #25]! @ │ │ │ │ + @ instruction: 0xe7f3fc7b │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf78e4640 │ │ │ │ - strb pc, [r6, r7, ror #24] @ │ │ │ │ + @ instruction: 0xe7c6fcd3 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf78e4640 │ │ │ │ - ldrb pc, [sl, r1, ror #24] @ │ │ │ │ + ldrb pc, [sl, sp, asr #25] @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec1dd74 │ │ │ │ + bl 0xfec1dc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ ldrdcc pc, [r0], r2 @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xdc0c2b07 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - bcs 0x4073a4 │ │ │ │ + bcs 0x4072cc │ │ │ │ stmdavs sl, {r0, r1, r2, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {34} @ 0x22 │ │ │ │ svclt 0x00184293 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ andcs r6, r1, #780 @ 0x30c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r1], #-512 @ 0xfffffe00 │ │ │ │ - blle 0x9517d0 │ │ │ │ + blle 0x9516f8 │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - orrslt pc, r0, r1, asr #28 │ │ │ │ + orrslt pc, r0, fp, ror #27 │ │ │ │ movwcs r6, #10465 @ 0x28e1 │ │ │ │ ldrtmi r6, [r0], -r2, ror #16 │ │ │ │ strmi r0, [pc], -r9, asr #32 │ │ │ │ - @ instruction: 0xf974f01c │ │ │ │ + @ instruction: 0xf936f01c │ │ │ │ ldclne 3, cr11, [r9], #-832 @ 0xfffffcc0 │ │ │ │ movwcs r6, #10338 @ 0x2862 │ │ │ │ @ instruction: 0x460f4630 │ │ │ │ - @ instruction: 0xf96cf01c │ │ │ │ + @ instruction: 0xf92ef01c │ │ │ │ svcvs 0x00f3b320 │ │ │ │ mulcs r1, fp, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blcs 0x115824 │ │ │ │ + blcs 0x11574c │ │ │ │ @ instruction: 0xf04fd9dc │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r2], #-904 @ 0xfffffc78 │ │ │ │ + ldc2 7, cr15, [r2], {226} @ 0xe2 │ │ │ │ @ instruction: 0xf1a3e7eb │ │ │ │ - blx 0xfed87840 │ │ │ │ + blx 0xfed87768 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867f3 │ │ │ │ - @ instruction: 0xf826f78a │ │ │ │ + @ instruction: 0xf892f78a │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7de710c │ │ │ │ - ldrb pc, [ip, pc, asr #22] @ │ │ │ │ - blx 0x1984a6e │ │ │ │ + @ instruction: 0xe7dcfb3f │ │ │ │ + blx 0xff484996 │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - stc2 7, cr15, [lr, #952]! @ 0x3b8 │ │ │ │ + stc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7de4630 │ │ │ │ - strb pc, [ip, r7, lsr #24] @ │ │ │ │ - blx 0x1604a8a │ │ │ │ + bfi pc, r7, (invalid: 24:12) @ │ │ │ │ + blx 0xff1049b2 │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - stc2 7, cr15, [r0, #952]! @ 0x3b8 │ │ │ │ + ldc2 7, cr15, [r4, #952] @ 0x3b8 │ │ │ │ strtmi r6, [sl], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7de4630 │ │ │ │ - @ instruction: 0xe7b6fc19 │ │ │ │ + ldr pc, [r6, r9, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb086 │ │ │ │ @ instruction: 0xf41440a0 │ │ │ │ @@ -186971,20 +186916,20 @@ │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ stmvs fp, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ svcvs 0x00c3461c │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r9], #-512 @ 0xfffffe00 │ │ │ │ - blle 0xb58280 │ │ │ │ + blle 0xb581a8 │ │ │ │ @ instruction: 0xf01b4638 │ │ │ │ - movwlt pc, #36271 @ 0x8daf @ │ │ │ │ + movwlt pc, #36185 @ 0x8d59 @ │ │ │ │ stmdavs fp!, {r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - blls 0x3df680 │ │ │ │ + blls 0x3df5a8 │ │ │ │ svcvs 0x00fbb34b │ │ │ │ @ instruction: 0xf897bb3b │ │ │ │ @ instruction: 0xb32330ee │ │ │ │ ldrmi r6, [r1], -fp, ror #16 │ │ │ │ strbne r6, [r2, r8, ror #17]! │ │ │ │ andseq r9, fp, #0, 8 │ │ │ │ @ instruction: 0xf5039201 │ │ │ │ @@ -186992,532 +186937,532 @@ │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ ldrmi r9, [r8, ip, lsl #22] │ │ │ │ strdlt r6, [fp, -fp]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ ldr r2, [r1, r1]! │ │ │ │ - blcs 0x115958 │ │ │ │ + blcs 0x115880 │ │ │ │ @ instruction: 0xf04fd9d4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xfe304ce2 │ │ │ │ + blx 0x1f04c0a │ │ │ │ rsbmi lr, r4, #63438848 @ 0x3c80000 │ │ │ │ andls lr, r4, #54263808 @ 0x33c0000 │ │ │ │ - blx 0x1004b8a │ │ │ │ + blx 0xfeb04ab2 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r9, [r6], -r4, lsl #20 │ │ │ │ ldmdavs r9, {r0, r2, r8, r9, ip, pc} │ │ │ │ - blx 0x1784bb2 │ │ │ │ + blx 0xff284ada │ │ │ │ andls r6, r4, #6946816 @ 0x6a0000 │ │ │ │ - blx 0xc84ba6 │ │ │ │ + blx 0xfe784ace │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ movwls r9, #19205 @ 0x4b05 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - blx 0x1404bce │ │ │ │ + blx 0xfef04af6 │ │ │ │ strtmi r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf789681c │ │ │ │ - qsub16mi pc, sl, r3 @ │ │ │ │ + @ instruction: 0x462affdf │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ strbmi r4, [r0, r0, lsr #12] │ │ │ │ svclt 0x0000e7c2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dfb4 │ │ │ │ + bl 0xfec1dedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14f9cc │ │ │ │ + bl 0x14f8f4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dff4 │ │ │ │ + bl 0xfec1df1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fa0c │ │ │ │ + bl 0x14f934 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e034 │ │ │ │ + bl 0xfec1df5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fa4c │ │ │ │ + bl 0x14f974 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff12f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e074 │ │ │ │ + bl 0xfec1df9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fa8c │ │ │ │ + bl 0x14f9b4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], r2 @ │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e0b4 │ │ │ │ + bl 0xfec1dfdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14facc │ │ │ │ + bl 0x14f9f4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 │ │ │ │ mrc2 7, 6, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e0f4 │ │ │ │ + bl 0xfec1e01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fb0c │ │ │ │ + bl 0x14fa34 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e134 │ │ │ │ + bl 0xfec1e05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fb4c │ │ │ │ + bl 0x14fa74 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 4, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e174 │ │ │ │ + bl 0xfec1e09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fb8c │ │ │ │ + bl 0x14fab4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 3, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e1b4 │ │ │ │ + bl 0xfec1e0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fbcc │ │ │ │ + bl 0x14faf4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 2, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e1f4 │ │ │ │ + bl 0xfec1e11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fc0c │ │ │ │ + bl 0x14fb34 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e234 │ │ │ │ + bl 0xfec1e15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fc4c │ │ │ │ + bl 0x14fb74 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e274 │ │ │ │ + bl 0xfec1e19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fc8c │ │ │ │ + bl 0x14fbb4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ ldc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e2b4 │ │ │ │ + bl 0xfec1e1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fccc │ │ │ │ + bl 0x14fbf4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ ldc2l 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e2f4 │ │ │ │ + bl 0xfec1e21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fd0c │ │ │ │ + bl 0x14fc34 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8, -r2] │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e334 │ │ │ │ + bl 0xfec1e25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fd4c │ │ │ │ + bl 0x14fc74 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2110f8d2 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e374 │ │ │ │ + bl 0xfec1e29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fd8c │ │ │ │ + bl 0x14fcb4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2118f8d2 │ │ │ │ ldc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e3b4 │ │ │ │ + bl 0xfec1e2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - msrpl CPSR_sc, #68, 12 @ 0x4400000 │ │ │ │ + teqpmi r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, -r2]! │ │ │ │ stc2l 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e3fc │ │ │ │ + bl 0xfec1e324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - @ instruction: 0x53bdf644 │ │ │ │ + bicmi pc, sp, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r8, -r2]! │ │ │ │ stc2 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e444 │ │ │ │ + bl 0xfec1e36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - msrvs SPSR_fc, #68, 12 @ 0x4400000 │ │ │ │ + cmnppl r9, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r0, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e48c │ │ │ │ + bl 0xfec1e3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bicvs pc, r9, #68, 12 @ 0x4400000 │ │ │ │ + bicspl pc, r9, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r8, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e4d4 │ │ │ │ + bl 0xfec1e3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - orrpl pc, r1, #68, 12 @ 0x4400000 │ │ │ │ + orrsmi pc, r1, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, #-130] @ 0xffffff7e │ │ │ │ ldc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e51c │ │ │ │ + bl 0xfec1e444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14ff34 │ │ │ │ + bl 0x14fe5c │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2150 │ │ │ │ mullt r3, sp, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e55c │ │ │ │ + bl 0xfec1e484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ @ instruction: 0x53b9f24a │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, #-130]! @ 0xffffff7e │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5a4 │ │ │ │ + bl 0xfec1e4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14ffbc │ │ │ │ + bl 0x14fee4 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0, #-130]! @ 0xffffff7e @ │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5e4 │ │ │ │ + bl 0xfec1e50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vsubl.s8 q10, d0, d24 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - @ instruction: 0x73adf644 │ │ │ │ + @ instruction: 0x63bdf644 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldc2 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e628 │ │ │ │ + bl 0xfec1e550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x150040 │ │ │ │ + bl 0x14ff68 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2180 │ │ │ │ andlt pc, r3, r7, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e668 │ │ │ │ + bl 0xfec1e590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ teqppl r1, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0x2190f8d2 │ │ │ │ - blx 0xffe05492 │ │ │ │ + blx 0xffe053ba │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e6b0 │ │ │ │ + bl 0xfec1e5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ msrvs SPSR_c, #64, 12 @ 0x4000000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, r2]! │ │ │ │ - blx 0xff5054da │ │ │ │ + blx 0xff505402 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e6f8 │ │ │ │ + bl 0xfec1e620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x150110 │ │ │ │ + bl 0x150038 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ asrscs pc, r2 @ @ │ │ │ │ - blx 0xfed0551a │ │ │ │ + blx 0xfed05442 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e738 │ │ │ │ + bl 0xfec1e660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ vhadd.s8 d28, d9, d12 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x150150 │ │ │ │ + bl 0x150078 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, #130] @ 0x82 │ │ │ │ - blx 0xfe50555a │ │ │ │ + blx 0xfe505482 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ @@ -187540,72 +187485,72 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461883f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r7], -r3, asr #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x158df0 │ │ │ │ + blcs 0x158d18 │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcs 0xfe5fc │ │ │ │ + blcs 0xfe524 │ │ │ │ ldrtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf938f01b │ │ │ │ + @ instruction: 0xf8e2f01b │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x20156c │ │ │ │ + blcc 0x201494 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - @ instruction: 0xe7f2ff33 │ │ │ │ + ldrb pc, [r2, r3, lsr #30]! @ │ │ │ │ @ instruction: 0xf64268aa │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ andls r2, r3, #-1761607680 @ 0x97000000 │ │ │ │ - cdp2 7, 14, cr15, cr4, cr8, {4} │ │ │ │ + @ instruction: 0xff50f788 │ │ │ │ strmi r9, [r0], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xff04f78d │ │ │ │ + @ instruction: 0xff70f78d │ │ │ │ andls r6, r3, #15335424 @ 0xea0000 │ │ │ │ - cdp2 7, 13, cr15, cr8, cr8, {4} │ │ │ │ + @ instruction: 0xff44f788 │ │ │ │ strmi r9, [r1], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 15, cr15, cr8, cr13, {4} │ │ │ │ - bllt 0x1a1bec │ │ │ │ + @ instruction: 0xff64f78d │ │ │ │ + bllt 0x1a1b14 │ │ │ │ stmdacs r2, {r4, r5, r6, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ stmdacs r0, {r1, r3, r5, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xd12adc1b │ │ │ │ - blx 0x785476 │ │ │ │ + blx 0xfe28539e │ │ │ │ @ instruction: 0xf7889003 │ │ │ │ - stmdbls r3, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r9, [fp], -r0, lsl #2 │ │ │ │ andls r4, r3, r2, asr #12 │ │ │ │ ldrmi r6, [r8, r1, lsr #16]! │ │ │ │ stmdavs r9!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7dd4630 │ │ │ │ - svcvs 0x00f3ff1f │ │ │ │ + svcvs 0x00f3ff0f │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #20 │ │ │ │ stmdavs sl!, {r0, r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7889203 │ │ │ │ - bls 0x1c6f90 │ │ │ │ + bls 0x1c7068 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd9103 │ │ │ │ - stmdbls r3, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb r4, [sp, r8, lsl #12] │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ @ instruction: 0xf7fdd9ef │ │ │ │ - svclt 0x0000fc6f │ │ │ │ + svclt 0x0000fc63 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x161ae0 │ │ │ │ - bl 0x187fec │ │ │ │ + bl 0x161a08 │ │ │ │ + bl 0x187f14 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ smmls r5, r0, r1, r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -187615,31 +187560,31 @@ │ │ │ │ ldrdgt pc, [r4], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xfed61734 │ │ │ │ + blx 0xfed6165c │ │ │ │ stmvs sp, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ - b 0x1461844 │ │ │ │ + b 0x146176c │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x00c80f07 │ │ │ │ stceq 0, cr15, [r1], {76} @ 0x4c │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi sp, [ip], -r3, ror #3 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ ldrmi r3, [r1], r0, lsl #1 │ │ │ │ strmi r6, [sp], -r3, asr #31 │ │ │ │ - blcs 0x159138 │ │ │ │ + blcs 0x159060 │ │ │ │ strbmi sp, [r3, #-3115]! @ 0xfffff3d5 │ │ │ │ strbmi sp, [r0], -ip, lsr #22 │ │ │ │ - @ instruction: 0xf88af01b │ │ │ │ + @ instruction: 0xf834f01b │ │ │ │ stmdavs fp!, {r3, r4, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ cmplt ip, #-536870907 @ 0xe0000005 │ │ │ │ ldrsbtcc pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf898bb43 │ │ │ │ @ instruction: 0xb32b30ee │ │ │ │ stmdavs fp!, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -187651,65 +187596,65 @@ │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d847a0 │ │ │ │ teqlt r3, ip, ror r0 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8c8095b │ │ │ │ andcs r3, r1, ip, ror r0 │ │ │ │ - blcc 0x20164c │ │ │ │ + blcc 0x201574 │ │ │ │ ldmible r2, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14640 │ │ │ │ - ldrb pc, [r2, r1, ror #28]! @ │ │ │ │ + ubfx pc, r1, #28, #19 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf7889202 │ │ │ │ - bls 0x187004 │ │ │ │ + bls 0x1870dc │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 7, 3, cr15, cr6, cr13, {4} │ │ │ │ + cdp2 7, 10, cr15, cr2, cr13, {4} │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - cdp2 7, 0, cr15, cr10, cr8, {4} │ │ │ │ + cdp2 7, 7, cr15, cr6, cr8, {4} │ │ │ │ strmi r9, [r6], -r2, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 2, cr15, cr10, cr13, {4} │ │ │ │ + cdp2 7, 9, cr15, cr6, cr13, {4} │ │ │ │ andls r6, r3, #6946816 @ 0x6a0000 │ │ │ │ - ldc2l 7, cr15, [lr, #544]! @ 0x220 │ │ │ │ + cdp2 7, 6, cr15, cr10, cr8, {4} │ │ │ │ stmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ andseq r9, r2, #2 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 1, cr15, cr14, cr13, {4} │ │ │ │ + cdp2 7, 8, cr15, cr10, cr13, {4} │ │ │ │ stmdavs r0!, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldr r4, [lr, r8, asr #15]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x150420 │ │ │ │ + bl 0x150348 │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ @ instruction: 0xe74d21f0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x15045c │ │ │ │ + bl 0x150384 │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ str r2, [pc, -r0, lsl #4]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -187719,128 +187664,128 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r0, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11b3aac │ │ │ │ - blx 0xfed4a8b8 │ │ │ │ + b 0x11b39d4 │ │ │ │ + blx 0xfed4a7e0 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc84bc │ │ │ │ + blcs 0xc83e4 │ │ │ │ stmvs ip, {r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #24 │ │ │ │ ldrmi r6, [r0], r3, asr #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x1590dc │ │ │ │ + blcs 0x159004 │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcc 0x1fee0c │ │ │ │ + blcc 0x1fed34 │ │ │ │ stmdale sp, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01a4620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ andls r4, r0, #39845888 @ 0x2600000 │ │ │ │ - ldc2 7, cr15, [r0, #-544] @ 0xfffffde0 │ │ │ │ + ldc2l 7, cr15, [ip, #-544]! @ 0xfffffde0 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ - ldc2 7, cr15, [ip, #-884] @ 0xfffffc8c │ │ │ │ + stc2 7, cr15, [ip, #-884] @ 0xfffffc8c │ │ │ │ andls r6, r0, #2752512 @ 0x2a0000 │ │ │ │ - stc2l 7, cr15, [lr, #-544]! @ 0xfffffde0 │ │ │ │ + ldc2l 7, cr15, [sl, #544] @ 0x220 │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0x46072497 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - stc2 7, cr15, [sl, #564] @ 0x234 │ │ │ │ + ldc2l 7, cr15, [r6, #564]! @ 0x234 │ │ │ │ andls r6, r0, #6946816 @ 0x6a0000 │ │ │ │ - ldc2l 7, cr15, [lr, #-544] @ 0xfffffde0 │ │ │ │ + stc2l 7, cr15, [sl, #544] @ 0x220 │ │ │ │ strmi r9, [r5], -r0, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - ldc2l 7, cr15, [lr, #-564]! @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [sl, #564]! @ 0x234 │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ svcvs 0x00f347c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed88558 │ │ │ │ + blx 0xfed88480 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6131 @ 0x17f3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfed12574 │ │ │ │ + ble 0xfed1249c │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14620 │ │ │ │ - @ instruction: 0xe7e2fd73 │ │ │ │ + strb pc, [r2, r3, ror #26]! @ │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05a │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ - blcs 0x2a19cc │ │ │ │ + blcs 0x2a18f4 │ │ │ │ stmdavs fp, {r1, r4, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ suble r2, fp, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, asr #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r0, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x1165e8 │ │ │ │ + blcs 0x116510 │ │ │ │ @ instruction: 0x4638d83f │ │ │ │ - @ instruction: 0xff3cf01a │ │ │ │ + mcr2 0, 7, pc, cr6, cr10, {0} @ │ │ │ │ stmdavs r2!, {r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ andls r4, r1, #38797312 @ 0x2500000 │ │ │ │ - ldc2l 7, cr15, [r8], #544 @ 0x220 │ │ │ │ + stc2l 7, cr15, [r4, #-544]! @ 0xfffffde0 │ │ │ │ @ instruction: 0xf6429a01 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0x46062497 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - ldc2 7, cr15, [r4, #-564] @ 0xfffffdcc │ │ │ │ + stc2 7, cr15, [r0, #564] @ 0x234 │ │ │ │ andls r6, r1, #6946816 @ 0x6a0000 │ │ │ │ - stc2 7, cr15, [r0], {136} @ 0x88 │ │ │ │ + stc2l 7, cr15, [ip], #544 @ 0x220 │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r1 │ │ │ │ - stc2 7, cr15, [ip], {221} @ 0xdd │ │ │ │ + ldc2l 7, cr15, [ip], #-884 @ 0xfffffc8c │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ svcvs 0x00fb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed88640 │ │ │ │ + blx 0xfed88568 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -fp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xd9818 │ │ │ │ + blcs 0xd9740 │ │ │ │ @ instruction: 0xf04fdabf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r0, #-900] @ 0xfffffc7c │ │ │ │ + ldc2l 7, cr15, [r0], #900 @ 0x384 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05b │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r6, r0, ror r3 │ │ │ │ @@ -187848,303 +187793,303 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ addlt r6, r2, ip, lsl #16 │ │ │ │ @ instruction: 0x2c07095b │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc86ac │ │ │ │ + blcs 0xc85d4 │ │ │ │ stmdavs ip, {r1, r3, r6, r8, ip, lr, pc}^ │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x00c3d045 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r5, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x1166dc │ │ │ │ + blcs 0x116604 │ │ │ │ ldrtmi sp, [r0], -r4, asr #16 │ │ │ │ - mcr2 0, 6, pc, cr2, cr10, {0} @ │ │ │ │ + mcr2 0, 3, pc, cr12, cr10, {0} @ │ │ │ │ stmdavs r2!, {r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ strne pc, [r4, #-1602] @ 0xfffff9be │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7889201 │ │ │ │ - bls 0x146cd4 │ │ │ │ + bls 0x146dac │ │ │ │ stmdavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - stmdavs r2!, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7889201 │ │ │ │ - bls 0x146b1c │ │ │ │ + bls 0x146bf4 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd4630 │ │ │ │ - blls 0x146b58 │ │ │ │ + blls 0x146a40 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ bfimi r4, r8, (invalid: 12:0) │ │ │ │ stmdavs r1!, {r0, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7dd4630 │ │ │ │ - svcvs 0x00f3fcc7 │ │ │ │ + svcvs 0x00f3fcb7 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed8873c │ │ │ │ + blx 0xfed88664 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6131 @ 0x17f3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfef52758 │ │ │ │ + ble 0xfef52680 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - strb pc, [r2, r1, lsl #25]! @ │ │ │ │ + @ instruction: 0xe7e2fc71 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x188854 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x18877c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76d2210 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x18888c │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x1887b4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x1888c4 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x1887ec │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7352230 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x1888fc │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x188824 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r9, -r0, asr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ andle r6, r4, r0, ror r3 │ │ │ │ @ instruction: 0xf02368cb │ │ │ │ - blcs 0x40886c │ │ │ │ + blcs 0x408794 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, asr #31 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ - blcs 0x1594ac │ │ │ │ + blcs 0x1593d4 │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcs 0xfecd8 │ │ │ │ + blcs 0xfec00 │ │ │ │ @ instruction: 0x4638db11 │ │ │ │ - ldc2l 0, cr15, [ip, #104] @ 0x68 │ │ │ │ + stc2 0, cr15, [r6, #104] @ 0x68 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x1168cc │ │ │ │ + blcs 0x1167f4 │ │ │ │ @ instruction: 0xf04fd9ed │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xff485c52 │ │ │ │ + blx 0xff085b7a │ │ │ │ @ instruction: 0xf788e7e9 │ │ │ │ - @ instruction: 0xf8d8fb51 │ │ │ │ + @ instruction: 0xf8d8fbbd │ │ │ │ strmi r3, [r1], r4 │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ - blcs 0x163ccc │ │ │ │ - blcs 0xfeed4 │ │ │ │ + blcs 0x163bf4 │ │ │ │ + blcs 0xfedfc │ │ │ │ cmnle ip, r5, asr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - @ instruction: 0xffe4f788 │ │ │ │ + @ instruction: 0xf850f789 │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ andls r2, r2, #8 │ │ │ │ - blx 0x1d05b1e │ │ │ │ + blx 0xff805a46 │ │ │ │ @ instruction: 0xf6429a02 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ mulls r3, r7, r3 │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - bmi 0xe06b44 │ │ │ │ + bmi 0xe06c1c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmdals r3, {lr} │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmiane r9!, {r4, sl, lr} │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ strbmi r0, [sl], #-256 @ 0xffffff00 │ │ │ │ suble r2, r7, r0, lsl #24 │ │ │ │ @ instruction: 0x51a4f243 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf7896808 │ │ │ │ - @ instruction: 0xf788faf5 │ │ │ │ - @ instruction: 0x4604fadf │ │ │ │ - blx 0xff805b74 │ │ │ │ + @ instruction: 0xf788fb61 │ │ │ │ + strmi pc, [r4], -fp, asr #22 │ │ │ │ + blx 0x1305a9e │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf7944620 │ │ │ │ - @ instruction: 0x4649fcb9 │ │ │ │ + strbmi pc, [r9], -r5, lsr #26 @ │ │ │ │ @ instruction: 0xf7944630 │ │ │ │ - @ instruction: 0xf8d8fccf │ │ │ │ + @ instruction: 0xf8d8fd3b │ │ │ │ @ instruction: 0x46221010 │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ - @ instruction: 0xf8d8fb9d │ │ │ │ + @ instruction: 0xf8d8fb8d │ │ │ │ ldrtmi r1, [r2], -ip │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ - svcvs 0x00fbfb97 │ │ │ │ + svcvs 0x00fbfb87 │ │ │ │ addle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ @ instruction: 0xf8d8e787 │ │ │ │ @ instruction: 0x464d2010 │ │ │ │ @ instruction: 0xf7889202 │ │ │ │ - bls 0x18687c │ │ │ │ + bls 0x186954 │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ - @ instruction: 0xf8d8fac3 │ │ │ │ + @ instruction: 0xf8d8fab3 │ │ │ │ andls r2, r2, #12 │ │ │ │ - blx 0xfec05bd4 │ │ │ │ + blx 0x705afe │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - blx 0xfef05d34 │ │ │ │ + blx 0xfeb05c5c │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7942102 │ │ │ │ - ldr pc, [r2, r9, lsr #26] │ │ │ │ + @ instruction: 0xe792fd95 │ │ │ │ msrvs R8_fiq, r3 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf7896808 │ │ │ │ - ldr pc, [r6, sp, lsr #21]! │ │ │ │ - blcs 0x1169f0 │ │ │ │ + @ instruction: 0xe7b6fb19 │ │ │ │ + blcs 0x116918 │ │ │ │ @ instruction: 0xf7fdd9d7 │ │ │ │ - svclt 0x0000f8cf │ │ │ │ - addeq r8, r4, r6, asr #4 │ │ │ │ - blmi 0xffd022a4 │ │ │ │ + svclt 0x0000f8c3 │ │ │ │ + addeq r8, r4, lr, lsl r3 │ │ │ │ + blmi 0xffd021cc │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r6, fp, lsl #17 │ │ │ │ - strble r0, [pc, #-2010]! @ 0xc762a │ │ │ │ + strble r0, [pc, #-2010]! @ 0xc7552 │ │ │ │ @ instruction: 0xdc682b0b │ │ │ │ vadd.i8 q11, q13, q5 │ │ │ │ vbic.i32 , #3328 @ 0x00000d00 │ │ │ │ vcgt.s8 d16, d10, d6 │ │ │ │ vabal.s8 , d0, d13 │ │ │ │ - bcs 0xc9234 │ │ │ │ + bcs 0xc915c │ │ │ │ svclt 0x00186d02 │ │ │ │ @ instruction: 0xf644461d │ │ │ │ - vqdmlal.s q9, d0, d1[4] │ │ │ │ + vbic.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf644030c │ │ │ │ - vaddhn.i16 d18, q0, │ │ │ │ + vmov.i32 d17, #851968 @ 0x000d0000 │ │ │ │ svclt 0x0018040c │ │ │ │ @ instruction: 0xf8d2461c │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x2a1e78 │ │ │ │ + blcs 0x2a1da0 │ │ │ │ movwcs sp, #7256 @ 0x1c58 │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ strmi r6, [r7], -r3, asr #31 │ │ │ │ - blcs 0x159694 │ │ │ │ - blcs 0xfefc4 │ │ │ │ + blcs 0x1595bc │ │ │ │ + blcs 0xfeeec │ │ │ │ @ instruction: 0x4638db5a │ │ │ │ - ldc2l 0, cr15, [r8], #104 @ 0x68 │ │ │ │ + stc2 0, cr15, [r2], #104 @ 0x68 │ │ │ │ ldmib r6, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdavs r0!, {r1, r9, ip}^ │ │ │ │ - @ instruction: 0xf978f7dd │ │ │ │ + @ instruction: 0xf968f7dd │ │ │ │ svcvs 0x00fb6832 │ │ │ │ strmi r4, [ip], r3, lsl #13 │ │ │ │ andseq r4, r2, #128, 12 @ 0x8000000 │ │ │ │ @ instruction: 0xf5024689 │ │ │ │ - blcs 0xe0800 │ │ │ │ + blcs 0xe0728 │ │ │ │ @ instruction: 0xf642d04e │ │ │ │ vabal.s8 , d0, d4 │ │ │ │ andls r2, r5, #633339904 @ 0x25c00000 │ │ │ │ - blx 0xfe985cb8 │ │ │ │ + blx 0x485be2 │ │ │ │ strmi r9, [r6], -r5, lsl #20 │ │ │ │ @ instruction: 0xf78d6829 │ │ │ │ - stmdavs sp!, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sp!, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xff06f788 │ │ │ │ + @ instruction: 0xff72f788 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ strdlt r6, [fp, -fp]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x4aae9c │ │ │ │ + blcs 0x4aadc4 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #22 │ │ │ │ @ instruction: 0xf6446d02 │ │ │ │ - vbic.i32 , #589824 @ 0x00090000 │ │ │ │ + vabal.s8 q11, d16, d9 │ │ │ │ @ instruction: 0xf644050c │ │ │ │ - @ instruction: 0xf2c014b9 │ │ │ │ + vmls.i d16, d16, d1[2] │ │ │ │ @ instruction: 0xf8d2040c │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ orrsle r6, pc, r0, ror r3 @ │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1eaed4 │ │ │ │ + blcc 0x1eadfc │ │ │ │ stmible r4!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14638 │ │ │ │ - strb pc, [sp, r1, lsr #21] @ │ │ │ │ + bfi pc, r1, (invalid: 21:13) @ │ │ │ │ smlalcc pc, lr, r7, r8 @ │ │ │ │ adcle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0x46112310 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ stmib sp, {sl, fp, ip, sp, pc}^ │ │ │ │ strmi r3, [r8, r2, lsl #6]! │ │ │ │ svclt 0x0000e7b8 │ │ │ │ @@ -188155,284 +188100,284 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r5, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11b4180 │ │ │ │ - blx 0xfed4af88 │ │ │ │ + b 0x11b40a8 │ │ │ │ + blx 0xfed4aeb0 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc8b8c │ │ │ │ + blcs 0xc8ab4 │ │ │ │ stmvs ip, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x00c3d050 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r0], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r0, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x116bbc │ │ │ │ + blcs 0x116ae4 │ │ │ │ strbmi sp, [r0], -pc, asr #16 │ │ │ │ - mrrc2 0, 1, pc, r2, cr10 @ │ │ │ │ + blx 0x3f46 │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ strtmi r6, [r5], -r3, lsr #16 │ │ │ │ @ instruction: 0xf7889301 │ │ │ │ - blls 0x1467f8 │ │ │ │ + blls 0x1468d0 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ andseq r4, fp, #7340032 @ 0x700000 │ │ │ │ subsvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf78d6821 │ │ │ │ - stmdavs fp!, {r0, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7889301 │ │ │ │ - blls 0x1467d8 │ │ │ │ + blls 0x1468b0 │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - stmiavs sl!, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7889201 │ │ │ │ - bls 0x146620 │ │ │ │ + bls 0x1466f8 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd4640 │ │ │ │ - blls 0x14665c │ │ │ │ + blls 0x146544 │ │ │ │ ldrtmi r6, [r2], -r0, lsr #16 │ │ │ │ @ instruction: 0x47c84639 │ │ │ │ ldrsbtcc pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf1a3b133 │ │ │ │ - blx 0xfed88c30 │ │ │ │ + blx 0xfed88b58 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, ip, r8, asr #17 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xe900c │ │ │ │ + blcs 0xe8f34 │ │ │ │ @ instruction: 0xf04fdaaf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x285fe0 │ │ │ │ + @ instruction: 0xf9f6f7e1 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd070 │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, fp, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwmi lr, #2513 @ 0x9d1 │ │ │ │ - b 0x11b42a4 │ │ │ │ - blx 0xfed4b0a4 │ │ │ │ + b 0x11b41cc │ │ │ │ + blx 0xfed4afcc │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc8ca8 │ │ │ │ + blcs 0xc8bd0 │ │ │ │ stmvs ip, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x00c3d056 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r6, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x116cd8 │ │ │ │ + blcs 0x116c00 │ │ │ │ @ instruction: 0x4630d855 │ │ │ │ - blx 0xff20413a │ │ │ │ + blx 0x1c84062 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf980f788 │ │ │ │ + @ instruction: 0xf9ecf788 │ │ │ │ @ instruction: 0xf6429a02 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ pkhbtmi r2, r0, r7, lsl #7 │ │ │ │ andseq r9, r2, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - stmdavs r2!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7889202 │ │ │ │ - bls 0x1866bc │ │ │ │ - blls 0x199920 │ │ │ │ + bls 0x186794 │ │ │ │ + blls 0x199848 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xf98ef78d │ │ │ │ + @ instruction: 0xf9faf78d │ │ │ │ andls r6, r2, #10616832 @ 0xa20000 │ │ │ │ - @ instruction: 0xf8faf788 │ │ │ │ + @ instruction: 0xf966f788 │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf906f7dd │ │ │ │ + @ instruction: 0xf8f6f7dd │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ strls r4, [r0, #-1603] @ 0xfffff9bd │ │ │ │ stmiavs r1!, {r3, r6, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf9b8f7dd │ │ │ │ + @ instruction: 0xf9a8f7dd │ │ │ │ strdlt r6, [fp, -r3]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #20 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xe9134 │ │ │ │ + blcs 0xe905c │ │ │ │ @ instruction: 0xf04fdaa9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf972f7e1 │ │ │ │ + @ instruction: 0xf962f7e1 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ - blcs 0x2a21cc │ │ │ │ + blcs 0x2a20f4 │ │ │ │ stmdavs fp, {r1, r3, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ suble r2, r5, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, asr #31 │ │ │ │ strmi r2, [pc], -r1, lsl #4 │ │ │ │ - blcs 0x1599e0 │ │ │ │ + blcs 0x159908 │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcc 0x1ff6bc │ │ │ │ + blcc 0x1ff5e4 │ │ │ │ ldmdale sl!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - tstplt r0, #64512 @ p-variant is OBSOLETE @ 0xfc00 │ │ │ │ + tstplt r0, #954368 @ p-variant is OBSOLETE @ 0xe9000 │ │ │ │ andls r6, r3, #7995392 @ 0x7a0000 │ │ │ │ - @ instruction: 0xf894f788 │ │ │ │ + @ instruction: 0xf900f788 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf8a0f7dd │ │ │ │ + @ instruction: 0xf890f7dd │ │ │ │ svcvs 0x00f1683b │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - bllt 0x1d20b74 │ │ │ │ + bllt 0x1d20a9c │ │ │ │ smlalcc pc, lr, r6, r8 @ │ │ │ │ tstcs r0, #1811939329 @ 0x6c000001 │ │ │ │ @ instruction: 0x461168b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7a0461a │ │ │ │ - svcvs 0x00f3ff77 │ │ │ │ + svcvs 0x00f3ffe3 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed88e30 │ │ │ │ + blx 0xfed88d58 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -r3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xda008 │ │ │ │ + blcs 0xd9f30 │ │ │ │ @ instruction: 0xf04fdac4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf908f7e1 │ │ │ │ + @ instruction: 0xf8f8f7e1 │ │ │ │ andls lr, r3, #59506688 @ 0x38c0000 │ │ │ │ - @ instruction: 0xf8bef788 │ │ │ │ + @ instruction: 0xf92af788 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8dcf78d │ │ │ │ + @ instruction: 0xf948f78d │ │ │ │ @ instruction: 0x464268b8 │ │ │ │ @ instruction: 0xf79f4641 │ │ │ │ - blls 0x1c635c │ │ │ │ + blls 0x1c6434 │ │ │ │ ldmdavs r8, {r1, r3, r9, fp, lr} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmiane r9!, {r0, r1, r3, r4, r7, fp, ip, lr}^ │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ vmla.f d20, d16, d0[7] │ │ │ │ - bl 0x2c88e8 │ │ │ │ + bl 0x2c8810 │ │ │ │ andls r0, r1, #805306368 @ 0x30000000 │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf7896808 │ │ │ │ - ldr pc, [r2, r5, asr #16]! │ │ │ │ - addeq r7, r4, r0, ror #25 │ │ │ │ + @ instruction: 0xe7b2f8b1 │ │ │ │ + @ instruction: 0x00847db8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec1f4b8 │ │ │ │ + bl 0xfec1f3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00c20ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x1544c8 │ │ │ │ - bcs 0xff2ec │ │ │ │ + bcs 0x1543f0 │ │ │ │ + bcs 0xff214 │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0x116af0 │ │ │ │ + bcs 0x116a18 │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e12100 │ │ │ │ - @ instruction: 0x2000f8bd │ │ │ │ + andcs pc, r0, sp, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawtlt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x67c3095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec1f520 │ │ │ │ + bl 0xfec1f448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00c30ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x67c3095b │ │ │ │ @ instruction: 0xf7880118 │ │ │ │ - andcs pc, r4, #40192 @ 0x9d00 │ │ │ │ + andcs pc, r4, #576 @ 0x240 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x00c4f7dc │ │ │ │ + svclt 0x00b4f7dc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addslt r4, r1, r7, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc 1, 1, APSR_nzcv, cr0, cr9, {6} │ │ │ │ + ldcl 1, cr15, [r4, #868]! @ 0x364 │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ addshi pc, r0, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ @ instruction: 0xf1b380e1 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ vaddw.u8 q12, q2, d17 │ │ │ │ - blcc 0x2d0fb8 │ │ │ │ + blcc 0x2d0ee0 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ ldm pc, {r0, r1, r3, r4, r8, pc}^ @ │ │ │ │ orrseq pc, r2, #19 │ │ │ │ tsteq r9, r9, lsl r1 │ │ │ │ tsteq r9, r9, lsl r1 │ │ │ │ strteq r0, [sp], #-281 @ 0xfffffee7 │ │ │ │ tsteq r9, r9, asr #7 │ │ │ │ @@ -188449,15 +188394,15 @@ │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ andshi pc, r9, #0 │ │ │ │ rschi pc, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14e9618 │ │ │ │ + blcs 0x14e9540 │ │ │ │ rschi pc, sl, r0, asr #32 │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqsub.s8 d8, d0, d30 │ │ │ │ @ instruction: 0xf5b58600 │ │ │ │ @@ -188488,15 +188433,15 @@ │ │ │ │ stccs 1, cr8, [r3], {106} @ 0x6a │ │ │ │ cmnphi r5, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0042c01 │ │ │ │ andls r8, r9, #-2147483627 @ 0x80000015 │ │ │ │ bicvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0xf64e920b │ │ │ │ - vsubl.s8 q10, d0, d17 │ │ │ │ + vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7ff020b │ │ │ │ adds pc, sl, fp, lsl #18 │ │ │ │ cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ @@ -188519,37 +188464,37 @@ │ │ │ │ ldrbhi pc, [r2, #513] @ 0x201 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ rsceq r8, r3, r4, lsl #13 │ │ │ │ vmls.i , q2, d0[6] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ vcgt.s8 d25, d9, d11 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ vbic.i32 d16, #49920 @ 0x0000c300 │ │ │ │ - bl 0x197634 │ │ │ │ + bl 0x19755c │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x1232950 │ │ │ │ + b 0x1232878 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ sbfxcs pc, r3, #17, #17 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xc8550 │ │ │ │ + streq pc, [pc], #-4 @ 0xc8478 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7ff3407 │ │ │ │ strd pc, [r4], #-197 @ 0xffffff3b │ │ │ │ movtcs pc, #13252 @ 0x33c4 @ │ │ │ │ subsle r2, r3, r7, lsl #22 │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blcs 0x1e8918 │ │ │ │ + blcs 0x1e8840 │ │ │ │ @ instruction: 0x4621d13a │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc550a │ │ │ │ - vrecps.f32 d31, d16, d23 │ │ │ │ + vrecps.f32 d31, d16, d19 │ │ │ │ vorr.i32 , #4352 @ 0x00001100 │ │ │ │ eormi r0, r3, r1, lsr #7 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ stmdbls r9, {r7, r9} │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #108, 6 @ 0xb0000001 │ │ │ │ adceq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @@ -188559,25 +188504,25 @@ │ │ │ │ @ instruction: 0xd11d4293 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ vqadd.s8 d29, d9, d2 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x189294 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x1891bc │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7ff2250 │ │ │ │ and pc, r6, r7, ror r8 @ │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ rschi pc, pc, r0 │ │ │ │ - blmi 0x2d05e8 │ │ │ │ - blls 0x4a2654 │ │ │ │ + blmi 0x2d0510 │ │ │ │ + blls 0x4a257c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ @ instruction: 0xb01182ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -188602,32 +188547,32 @@ │ │ │ │ rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00182a00 │ │ │ │ @ instruction: 0xf0052b0d │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ svclt 0x000c3242 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf0044315 │ │ │ │ - bcs 0x408ea4 │ │ │ │ + bcs 0x408dcc │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0xc927c │ │ │ │ + blcs 0xc91a4 │ │ │ │ stccs 1, cr13, [r7, #-720] @ 0xfffffd30 │ │ │ │ @ instruction: 0x4630d8b2 │ │ │ │ mrc2 7, 0, pc, cr6, cr15, {7} │ │ │ │ @ instruction: 0x4630b1d8 │ │ │ │ - @ instruction: 0xf8e6f01a │ │ │ │ + @ instruction: 0xf890f01a │ │ │ │ strhteq fp, [sp], #-24 @ 0xffffffe8 │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strtmi r2, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0x46174630 │ │ │ │ - ldc2 0, cr15, [r8], {26} │ │ │ │ + blx 0xff784632 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ movwcs r8, #8839 @ 0x2287 │ │ │ │ stclne 6, cr4, [r9], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbhi pc, sp, #5 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ andcs pc, r1, sp, lsr #28 │ │ │ │ vst1.32 {d30}, [pc :64], r1 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ movshi pc, #0 │ │ │ │ @@ -188635,38 +188580,38 @@ │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x007cf47f │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - b 0x1c92f4 │ │ │ │ + b 0x1c921c │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ addsmi r8, sl, #56, 4 @ 0x80000003 │ │ │ │ andshi pc, r9, #1 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ @ instruction: 0xf5b381fa │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vqrshl.s8 q12, q1, │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - bls 0x307aac │ │ │ │ + bls 0x3079ac │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x199ff0 │ │ │ │ - bl 0x20943c │ │ │ │ + bl 0x199f18 │ │ │ │ + bl 0x209364 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2bc0 │ │ │ │ smmul r2, r1, sp │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ - b 0x119b75c │ │ │ │ + b 0x119b684 │ │ │ │ @ instruction: 0xf0140102 │ │ │ │ @ instruction: 0xf0405380 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ eormi r0, r2, r0, lsr #4 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d16 │ │ │ │ @@ -188677,27 +188622,27 @@ │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ @ instruction: 0xf5b286ef │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ andcs sl, r1, #41, 30 @ 0xa4 │ │ │ │ vhsub.s8 d25, d9, d11 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ - bl 0x14906c │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x148f94 │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ @ instruction: 0xf8cd54c0 │ │ │ │ @ instruction: 0xf8d2e020 │ │ │ │ movwls r2, #50224 @ 0xc430 │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf93cf7fe │ │ │ │ orrcs lr, r0, #4456448 @ 0x440000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ - blcs 0xd8858 │ │ │ │ + blcs 0xd8780 │ │ │ │ strthi pc, [r2], #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ svcge 0x0006f47f │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ @@ -188712,15 +188657,15 @@ │ │ │ │ mvnshi pc, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0xf5b386ab │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ strtmi sl, [r1], -r5, ror #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 7, pc, cr4, cr12, {7} │ │ │ │ + mrc2 7, 7, pc, cr2, cr12, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf640e6d9 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r3, lsr r3 │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @@ -188743,17 +188688,17 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ sbchi pc, sp, r3 │ │ │ │ vsubl.s8 q9, d1, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {3} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ - bl 0x149174 │ │ │ │ - b 0x14892c0 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x14909c │ │ │ │ + b 0x14891e8 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0008f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ @@ -188761,34 +188706,34 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xff96f7fd │ │ │ │ vmax.s8 d30, d17, d1 │ │ │ │ vsubl.s8 q8, d0, d1 │ │ │ │ - b 0x1c90f0 │ │ │ │ + b 0x1c9018 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ vrshl.s8 q4, q14, q0 │ │ │ │ @ instruction: 0xf5b3853c │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ vmax.s8 d8, d17, d16 │ │ │ │ - blcs 0xe97b8 │ │ │ │ + blcs 0xe96e0 │ │ │ │ ldrthi pc, [r0], #1 @ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ adchi pc, r4, r4 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ @ instruction: 0x81bef043 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - mcr2 7, 2, pc, cr6, cr12, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr4, cr12, {7} @ │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ mrc2 7, 5, pc, cr12, cr14, {7} │ │ │ │ vst1.16 {d30-d32}, [pc], fp │ │ │ │ vsubw.s8 , , d4 │ │ │ │ @@ -188796,34 +188741,34 @@ │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vqsub.s8 q4, q8, q12 │ │ │ │ @ instruction: 0xf5b38486 │ │ │ │ @ instruction: 0xf0025f84 │ │ │ │ vcge.s8 q4, , q2 │ │ │ │ - blcs 0xfe0e9398 │ │ │ │ + blcs 0xfe0e92c0 │ │ │ │ cmnphi r2, #2 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ tstphi r8, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ andcs sl, r1, #720 @ 0x2d0 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ rsbshi pc, r1, #4 │ │ │ │ @ instruction: 0xf0044293 │ │ │ │ - blcs 0xe9328 │ │ │ │ + blcs 0xe9250 │ │ │ │ addshi pc, r2, #4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - msreq CPSR_sxc, #1712 @ 0x6b0 │ │ │ │ + msreq CPSR_sxc, #1648 @ 0x670 │ │ │ │ mrcge 5, 0, APSR_nzcv, cr4, cr15, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x6069bc │ │ │ │ + blx 0x6068e4 │ │ │ │ stmdbeq r2!, {r0, r1, r2, r3, r9, sl, sp, lr, pc} │ │ │ │ vsubw.s8 q9, , d31 │ │ │ │ vbic.i32 q8, #49408 @ 0x0000c100 │ │ │ │ eormi r4, r3, r2, asr #2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf1b33403 │ │ │ │ @@ -188833,69 +188778,69 @@ │ │ │ │ @ instruction: 0xf5b3876f │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xff086a0a │ │ │ │ + blx 0xff086932 │ │ │ │ tstcs pc, #985661440 @ 0x3ac00000 │ │ │ │ orrseq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vqrdmlah.s , q2, d1[0] │ │ │ │ - @ instruction: 0xf5b312c1 │ │ │ │ + vmlal.u , d20, d1[0] │ │ │ │ + @ instruction: 0xf5b31e41 │ │ │ │ vmov.f32 d16, #-0.125 @ 0xbe000000 │ │ │ │ @ instruction: 0xf0015440 │ │ │ │ vqsub.s8 d8, d16, d24 │ │ │ │ @ instruction: 0xf5b387c9 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ mulcs r1, r7, r2 │ │ │ │ addeq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf47f4283 │ │ │ │ stmdbcs r4, {r0, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ stclge 6, cr15, [lr, #252] @ 0xfc │ │ │ │ - bl 0x16d26c │ │ │ │ + bl 0x16d194 │ │ │ │ strls r0, [sl], #-654 @ 0xfffffd72 │ │ │ │ - strmi pc, [r8], #-585 @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8], #585 @ 0x249 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x1c06e9cd │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8cd2340 │ │ │ │ @ instruction: 0xf8d4e024 │ │ │ │ strls r2, [fp, #-1168] @ 0xfffffb70 │ │ │ │ - blx 0xfe786a6a │ │ │ │ + blx 0xfe786992 │ │ │ │ stcleq 5, cr14, [r3], #732 @ 0x2dc │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0xc8a74 │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0xc899c │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ @ instruction: 0xf0405280 │ │ │ │ andls r8, lr, #-1275068414 @ 0xb4000002 │ │ │ │ vrsubhn.i16 d16, q2, │ │ │ │ andls r5, sp, #0, 4 │ │ │ │ stcge 5, cr15, [r4, #252]! @ 0xfc │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #41920 @ 0xa3c0 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ vcgt.s8 d25, d9, d11 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8cd4403 │ │ │ │ strls ip, [r6], #-32 @ 0xffffffe0 │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ @ instruction: 0xffb2f7fd │ │ │ │ strtmi lr, [r1], -r7, lsl #11 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc550a │ │ │ │ - cmppcs r1, #3, 26 @ p-variant is OBSOLETE @ 0xc0 │ │ │ │ + cmppcs r1, #65280 @ p-variant is OBSOLETE @ 0xff00 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ ldrhi pc, [sp, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ @@ -188906,34 +188851,34 @@ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ vmla.f32 q13, , │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x189800 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x189728 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2550 │ │ │ │ ldrb pc, [r0, #-3521] @ 0xfffff23f @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf3c40348 │ │ │ │ - vsubl.u8 , d4, d0 │ │ │ │ - @ instruction: 0xf0047100 │ │ │ │ - vbic.i32 q8, #13565952 @ 0x00cf0000 │ │ │ │ - eormi r4, r3, r2, lsl #24 │ │ │ │ + vaddw.u8 , q2, d0 │ │ │ │ + eormi r5, r3, r0, lsl #4 │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0xc8a7c @ │ │ │ │ + stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ subcc pc, r2, r4, asr #7 │ │ │ │ - tstls lr, sp, lsl #4 │ │ │ │ + smlabtcs sp, sp, r9, lr │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b38369 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ - bl 0x174058 │ │ │ │ + bl 0x173f80 │ │ │ │ strls r0, [r8, #-577] @ 0xfffffdbf │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r2, #2821] @ 0xb05 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r1, r2, lr, pc} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ strtcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ strls r2, [ip, #-1282] @ 0xfffffafe │ │ │ │ @@ -188952,82 +188897,82 @@ │ │ │ │ rschi pc, r6, #64 @ 0x40 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930e │ │ │ │ strls r0, [sp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ ldrbhi pc, [lr, #64] @ 0x40 @ │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmdbge r6, {r3, ip, pc} │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ strbt pc, [ip], #3863 @ 0xf17 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r7, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf47f210d │ │ │ │ - bl 0x173fa4 │ │ │ │ + bl 0x173ecc │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwls r4, #25346 @ 0x6302 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf0049307 │ │ │ │ movwls r0, #33663 @ 0x837f │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ vshl.s8 d25, d11, d9 │ │ │ │ - vaddhn.i16 d20, q0, q4 │ │ │ │ - bl 0x1c9d1c │ │ │ │ + vmls.i d18, d16, d0[2] │ │ │ │ + bl 0x1c9c44 │ │ │ │ movwls r0, #42114 @ 0xa482 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8d42300 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ strls r9, [r9], #-1036 @ 0xfffffbf4 │ │ │ │ mcr2 7, 7, pc, cr8, cr13, {7} @ │ │ │ │ ldcvs 4, cr14, [r3, #-756]! @ 0xfffffd0c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r0, r2, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldcge 4, cr15, [r0], #252 @ 0xfc │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ ldc2 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ vst3.32 {d30-d32}, [pc :128], r3 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0xc8cb0 @ │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0xc8bd8 @ │ │ │ │ cdpmi 3, 0, cr15, cr2, cr4, {6} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - tstls lr, sp, lsl #4 │ │ │ │ + andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ tstphi r0, #1 @ p-variant is OBSOLETE │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0e988c │ │ │ │ + blcs 0xfe0e97b4 │ │ │ │ stcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vshl.s8 d19, d9, d9 │ │ │ │ - vaddhn.i16 d20, q0, q4 │ │ │ │ - bl 0x1c9dc0 │ │ │ │ + vmls.i d18, d16, d0[2] │ │ │ │ + bl 0x1c9ce8 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd440b │ │ │ │ strbt pc, [sl], #-3733 @ 0xfffff16b @ │ │ │ │ @@ -189045,16 +188990,16 @@ │ │ │ │ stccs 0, cr8, [r0, #-20] @ 0xffffffec │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ mcrrge 4, 7, pc, ip, cr15 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ ldrt pc, [r6], #-3239 @ 0xfffff359 @ │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ @@ -189071,90 +189016,90 @@ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ stmdbeq r3!, {r0, r1, r2, r8, sl, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r6, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ strhi pc, [pc], r2, lsl #2 │ │ │ │ - bcs 0x107134 │ │ │ │ + bcs 0x10705c │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a6f7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac60 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ strtmi sl, [r1], -sp, ror #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff186e08 │ │ │ │ - bl 0x211a20 │ │ │ │ + blx 0xff006d30 │ │ │ │ + bl 0x211948 │ │ │ │ stmdbge r6, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ - bcs 0x90717c │ │ │ │ + bcs 0x9070a4 │ │ │ │ @ instruction: 0xf88cf7ff │ │ │ │ - bllt 0xff7c6e2c │ │ │ │ + bllt 0xff7c6d54 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b38582 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xea388 │ │ │ │ - blge 0xff486044 │ │ │ │ + blcs 0xea2b0 │ │ │ │ + blge 0xff485f6c │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b3878d │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ vst1.8 {d8-d10}, [r4 :256], r2 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ @ instruction: 0xf5b38289 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vabd.s8 q12, , q11 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - blls 0x3c72b4 │ │ │ │ + blls 0x3c71ac │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ @ instruction: 0xf968f7fd │ │ │ │ - bllt 0xfeb46e90 │ │ │ │ + bllt 0xfeb46db8 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strthi pc, [r8], r0 │ │ │ │ svcne 0x0001f1b3 │ │ │ │ ldrbthi pc, [pc], -r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x462185ff │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfea86eac │ │ │ │ + blx 0xfe986dd4 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41506 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020208 │ │ │ │ addsmi r8, ip, #-1073741770 @ 0xc0000036 │ │ │ │ - blge 0xfe2060d8 │ │ │ │ + blge 0xfe206000 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ addmi sl, r1, #130048 @ 0x1fc00 │ │ │ │ - blge 0x2005fe8 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + blge 0x2005f10 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ @ instruction: 0xf7fffbdf │ │ │ │ @ instruction: 0xf44fbb6e │ │ │ │ @@ -189171,24 +189116,24 @@ │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ andcs r8, r0, #1778384896 @ 0x6a000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.16 {d24-d26}, [pc], r7 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0x1306150 │ │ │ │ + blge 0x1306078 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x1106060 │ │ │ │ + blge 0x1105f88 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ strls sl, [r9, #-2875] @ 0xfffff4c5 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ @@ -189196,15 +189141,15 @@ │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - bllt 0x6c6fb4 │ │ │ │ + bllt 0x6c6edc │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vmin.s8 q4, q0, │ │ │ │ vst2.16 {d24-d27}, [pc :128], r5 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ @@ -189212,20 +189157,20 @@ │ │ │ │ strhi pc, [ip, #513]! @ 0x201 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst1.16 {d24-d26}, [pc :128], r5 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xffe861f4 │ │ │ │ + bge 0xffe8611c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ @ instruction: 0xf7fffb51 │ │ │ │ vst1.64 {d27-d28}, [pc :128], r0 │ │ │ │ @@ -189241,61 +189186,61 @@ │ │ │ │ mvnshi pc, #1 │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst2. {d24-d27}, [pc :64], fp │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff006268 │ │ │ │ + bge 0xff006190 │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfef06270 │ │ │ │ + bge 0xfef06198 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf00c0922 │ │ │ │ - b 0x13cc0a4 │ │ │ │ + b 0x13cbfcc │ │ │ │ stmiaeq r5!, {r1, r2, r3, sl, fp} │ │ │ │ andeq pc, r8, #2 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ mcrreq 3, 12, pc, r2, cr4 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #37652 @ 0x9314 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf6490508 │ │ │ │ vqdmlal.s , d16, d1[0] │ │ │ │ vcgt.s8 d16, d15, d6 │ │ │ │ - vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ - b 0x12098e8 │ │ │ │ + vsubl.s8 q10, d0, d17 │ │ │ │ + b 0x1209810 │ │ │ │ strls r0, [r8], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fe9507 │ │ │ │ @ instruction: 0xf7fffaff │ │ │ │ @ instruction: 0xf5b2ba8e │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ addsmi r8, sl, #-939524094 @ 0xc8000002 │ │ │ │ - bge 0xfe2862d4 │ │ │ │ + bge 0xfe2861fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf868f7fc │ │ │ │ + @ instruction: 0xf85ef7fc │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, r9, fp, sp, pc}^ │ │ │ │ vhadd.s8 d17, d9, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bls 0x309dc4 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bls 0x309cec │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfed8710a │ │ │ │ - blt 0x1b47110 │ │ │ │ + blx 0xfed87032 │ │ │ │ + blt 0x1b47038 │ │ │ │ @ instruction: 0xf10002e5 │ │ │ │ @ instruction: 0xf41484a1 │ │ │ │ @ instruction: 0xf0402300 │ │ │ │ - bleq 0xa2a2e4 │ │ │ │ + bleq 0xa2a20c │ │ │ │ stmib sp, {r1, r5, r6, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf0040570 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi sp, #128, 4 │ │ │ │ rsbmi r0, sl, r3, ror #25 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @@ -189309,35 +189254,35 @@ │ │ │ │ @ instruction: 0xf7fffe47 │ │ │ │ vldmdbvs r3!, {s22-s87} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r0, r3, r4, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xe06278 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bge 0xe061a0 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe70718c │ │ │ │ - blt 0xac7194 │ │ │ │ + blx 0xfe7070b4 │ │ │ │ + blt 0xac70bc │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x118e3c8 │ │ │ │ + b 0x118e2f0 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b48633 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ addsmi sl, r3, #94208 @ 0x17000 │ │ │ │ - bge 0x6062b8 │ │ │ │ + bge 0x6061e0 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x1735e4 │ │ │ │ + bl 0x17350c │ │ │ │ ldrtmi r0, [r0], -ip, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d2c709 │ │ │ │ strls r2, [fp, #-1416] @ 0xfffffa78 │ │ │ │ @ instruction: 0xf86cf7fd │ │ │ │ ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @@ -189349,27 +189294,27 @@ │ │ │ │ strne pc, [r8], #1044 @ 0x414 │ │ │ │ ldrbhi pc, [r3, #0]! @ │ │ │ │ svcne 0x0080f5b4 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, r8, fp, sp, pc}^ │ │ │ │ vhsub.s8 d19, d9, d6 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ tstls r8, r3, lsr r2 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2ec09 │ │ │ │ strls r2, [fp, #-1432] @ 0xfffffa68 │ │ │ │ @ instruction: 0xf842f7fd │ │ │ │ ldmiblt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ vrshl.s8 d25, d8, d9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ - bl 0x20a718 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ + bl 0x20a640 │ │ │ │ stmib sp, {r1, r7, r8, sl}^ │ │ │ │ stmdbge r6, {r1, r2, lr, pc} │ │ │ │ @ instruction: 0xf8d54630 │ │ │ │ strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ strcs r9, [r1, #-1292] @ 0xfffffaf4 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ @@ -189385,24 +189330,24 @@ │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strhi pc, [r4, -r1]! │ │ │ │ svccs 0x0010f1b3 │ │ │ │ strbhi pc, [r3], r1 @ │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ stmibge r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1c9aec │ │ │ │ + b 0x1c9a14 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0041f80 │ │ │ │ addsmi r8, r3, #13 │ │ │ │ ldrthi pc, [r3], r3 @ │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0x462186fc │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9def7fc │ │ │ │ + @ instruction: 0xf9daf7fc │ │ │ │ @ instruction: 0xf57f0322 │ │ │ │ stmdbge r6, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fffe87 │ │ │ │ vst2.32 {d27,d29}, [pc], r2 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ @@ -189416,66 +189361,66 @@ │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ strls sl, [r9, #-2403] @ 0xfffff69d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ @ instruction: 0xf8d2330a │ │ │ │ stmdbge r6, {r3, r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6490442 │ │ │ │ vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ - b 0x13c9f78 │ │ │ │ + b 0x13c9ea0 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9407 │ │ │ │ @ instruction: 0xf7fffa4f │ │ │ │ @ instruction: 0xf5b3b93a │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ addsmi r8, r3, #200, 2 @ 0x32 │ │ │ │ orrhi pc, r3, r1 │ │ │ │ svcne 0x0001f1b3 │ │ │ │ stmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x1c9888 │ │ │ │ + b 0x1c97b0 │ │ │ │ @ instruction: 0xf0140201 │ │ │ │ @ instruction: 0xf0425380 │ │ │ │ @ instruction: 0xf5b286a2 │ │ │ │ @ instruction: 0xf0031f78 │ │ │ │ addmi r8, sl, #19136512 @ 0x1240000 │ │ │ │ strbthi pc, [r9], #-3 @ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [sl, -r3] │ │ │ │ svcne 0x0050f5b2 │ │ │ │ ldrbthi pc, [r3], r3 @ │ │ │ │ addcs r2, r0, #0, 6 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ - b 0x1c9488 │ │ │ │ + b 0x1c93b0 │ │ │ │ addmi r0, r1, #-2147483648 @ 0x80000000 │ │ │ │ sbcshi pc, r3, r4 │ │ │ │ svcne 0x0048f5b1 │ │ │ │ adcshi pc, sp, r4 │ │ │ │ @ instruction: 0xf0034291 │ │ │ │ vqshl.s8 q12, , │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ @ instruction: 0x46210533 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8e8f7fc │ │ │ │ + @ instruction: 0xf8e6f7fc │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26c0f8d2 │ │ │ │ @ instruction: 0xf95ef7fe │ │ │ │ stmialt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0088f5b3 │ │ │ │ @@ -189486,15 +189431,15 @@ │ │ │ │ eorcs r8, r0, #145 @ 0x91 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ vst2. {d10-d11}, [r4 :64], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ vhsub.s8 d24, d9, d8 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ @@ -189514,77 +189459,77 @@ │ │ │ │ addsmi r8, r3, #-2147483625 @ 0x80000017 │ │ │ │ andshi pc, lr, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ stmiage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10300e7 │ │ │ │ @ instruction: 0xf004833c │ │ │ │ - blcs 0x44a0e8 │ │ │ │ + blcs 0x44a010 │ │ │ │ subhi pc, r1, r3 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7fb950b │ │ │ │ - ldcvs 14, cr15, [r3, #-652]! @ 0xfffffd74 │ │ │ │ + ldcvs 14, cr15, [r3, #-604]! @ 0xfffffda4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ stmge r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x2b00f4 │ │ │ │ + blcs 0x2b001c │ │ │ │ stmge r2, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vpmax.s8 d25, d9, d9 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xff507840 │ │ │ │ + bcs 0xff507768 │ │ │ │ stc2l 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ ldmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ vadd.i8 q13, , │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x18a1ec │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x18a114 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2570 │ │ │ │ @ instruction: 0xf7fff8cb │ │ │ │ ldcvs 8, cr11, [r3, #-360]! @ 0xfffffe98 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r0, r4, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage ip, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ @ instruction: 0xf8b0f7fe │ │ │ │ ldmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ movwmi lr, #43469 @ 0xa9cd │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ smlabtgt r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0x150758c │ │ │ │ + blx 0x15074b4 │ │ │ │ stmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ smlabtgt r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @@ -189596,19 +189541,19 @@ │ │ │ │ @ instruction: 0xf5b58282 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf5b58452 │ │ │ │ @ instruction: 0xf47e6f00 │ │ │ │ qsub8mi sl, r1, sp │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xffe6f7fb │ │ │ │ + @ instruction: 0xffe4f7fb │ │ │ │ vpmax.s8 d25, d9, d9 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19aec8 │ │ │ │ + bl 0x19adf0 │ │ │ │ vhsub.s8 d16, d25, d2 │ │ │ │ vrsra.s64 d23, d5, #64 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fe2d28 │ │ │ │ @ instruction: 0xf7fef855 │ │ │ │ @ instruction: 0xf44fbfe4 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ @@ -189650,19 +189595,19 @@ │ │ │ │ sbchi pc, pc, #1 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ qadd8mi sl, r1, r1 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff7af7fb │ │ │ │ + @ instruction: 0xff78f7fb │ │ │ │ vpmax.s8 d25, d9, d9 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19afa0 │ │ │ │ + bl 0x19aec8 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vsubw.s8 q9, q0, d13 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fd2dd8 │ │ │ │ @ instruction: 0xf7feffe9 │ │ │ │ @ instruction: 0xf44fbf78 │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ @@ -189674,16 +189619,16 @@ │ │ │ │ vst4. {d24-d27}, [pc :64]! │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ svcge 0x0062f47e │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x34945c │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x34937c │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ bicmi pc, sp, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xffbaf7fd │ │ │ │ @@ -189693,73 +189638,73 @@ │ │ │ │ svcvs 0x0040f5b5 │ │ │ │ cmpphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00c0f5b5 │ │ │ │ svcge 0x003cf47e │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x349410 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x349330 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ cmnpmi r9, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xff94f7fd │ │ │ │ svclt 0x0023f7fe │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r3, ip, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d3ec0a │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwls r9, #37644 @ 0x930c │ │ │ │ @ instruction: 0xf93af7fd │ │ │ │ svclt 0x000ff7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ vhadd.s8 d17, d9, d10 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x10a4ac │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x10a3d4 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x15b0a8 │ │ │ │ - bl 0x18a1fc │ │ │ │ + bl 0x15afd0 │ │ │ │ + bl 0x18a124 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2280 │ │ │ │ @ instruction: 0xf7fef83f │ │ │ │ @ instruction: 0xf404bef6 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ @ instruction: 0xf47e7f80 │ │ │ │ vqrdmlah.s q13, q10, d3[7] │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ stmdbge r6, {r1, r6, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ stmib sp, {r3, r8, r9}^ │ │ │ │ @ instruction: 0x432b220a │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xc9828 │ │ │ │ + streq pc, [pc], #-4 @ 0xc9750 │ │ │ │ stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fd4308 │ │ │ │ @ instruction: 0xf7fef99d │ │ │ │ @ instruction: 0x4621bed8 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - ldmib sp, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #1610612736 @ 0x60000000 │ │ │ │ mcrge 4, 6, pc, cr14, cr14, {1} @ │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x13007c │ │ │ │ + bl 0x12ffa4 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x15b120 │ │ │ │ - bl 0x18a274 │ │ │ │ + bl 0x15b048 │ │ │ │ + bl 0x18a19c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ @ instruction: 0xf7fef803 │ │ │ │ @ instruction: 0xf44fbeba │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strbhi pc, [lr, #2]! @ │ │ │ │ @@ -189774,15 +189719,15 @@ │ │ │ │ strbhi pc, [ip, #-2] @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ @ instruction: 0x4621ae99 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff3cf7fb │ │ │ │ + @ instruction: 0xff38f7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ mcrlt 7, 4, pc, cr13, cr14, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @@ -189801,32 +189746,32 @@ │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [fp, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x14aa34 │ │ │ │ + bl 0x14a95c │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2309 │ │ │ │ @ instruction: 0xf7fef987 │ │ │ │ @ instruction: 0xf004be54 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vand q4, , │ │ │ │ - blcs 0xea4ac │ │ │ │ + blcs 0xea3d4 │ │ │ │ orrhi pc, r3, r2 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ mcrge 4, 2, pc, cr2, cr14, {3} @ │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1ae198 │ │ │ │ + bl 0x1ae0c0 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ @@ -189837,26 +189782,26 @@ │ │ │ │ @ instruction: 0xf7fd3408 │ │ │ │ @ instruction: 0xf7fefde7 │ │ │ │ stmdbge r6, {r5, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xffa879b6 │ │ │ │ + blx 0xffa878de │ │ │ │ mrclt 7, 0, APSR_nzcv, cr3, cr14, {7} │ │ │ │ vaddl.s8 q9, d0, d1 │ │ │ │ addmi r0, r3, #144 @ 0x90 │ │ │ │ mcrge 4, 0, pc, cr12, cr14, {3} @ │ │ │ │ @ instruction: 0xf63e2904 │ │ │ │ andls sl, r8, #9, 28 @ 0x90 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ vshl.s8 d25, d10, d9 │ │ │ │ - vaddhn.i16 d20, q0, q4 │ │ │ │ + vmls.i d18, d16, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x1d0a00 │ │ │ │ + bl 0x1d0928 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ eor pc, r4, sp, asr #17 │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf7fc950b │ │ │ │ @ instruction: 0xf7fefbd5 │ │ │ │ @ instruction: 0xf640bdf2 │ │ │ │ @@ -189874,15 +189819,15 @@ │ │ │ │ andshi pc, r7, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0xf5b38171 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ @ instruction: 0x4621add1 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 0, pc, cr14, cr11, {7} │ │ │ │ + mrc2 7, 0, pc, cr10, cr11, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mrrc2 7, 15, pc, lr, cr13 @ │ │ │ │ stcllt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ @@ -189894,15 +189839,15 @@ │ │ │ │ andhi pc, r4, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ @ instruction: 0xf5b28179 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ strtmi sl, [r1], -r9, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ ldclt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ @@ -189911,76 +189856,76 @@ │ │ │ │ addsmi r8, sl, #1069547520 @ 0x3fc00000 │ │ │ │ strhi pc, [r3, -r1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ ldrhi pc, [sl, -r1, asr #32]! │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ @ instruction: 0xf7fefde3 │ │ │ │ @ instruction: 0xf5b3bd72 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ vcgt.s8 d24, d9, d23 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x3086b8 │ │ │ │ + bls 0x3085b8 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x19b3e4 │ │ │ │ - bl 0x20a830 │ │ │ │ + bl 0x19b30c │ │ │ │ + bl 0x20a758 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2b80 │ │ │ │ @ instruction: 0xf7fefb17 │ │ │ │ mvneq fp, #88, 26 @ 0x1600 │ │ │ │ ldclge 5, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ tstphi r3, #2 @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe907b44 │ │ │ │ + blx 0xfe607a6c │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x21b420 │ │ │ │ + bl 0x21b348 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2c00 │ │ │ │ @ instruction: 0xf7fefafb │ │ │ │ @ instruction: 0xf404bd3c │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ vcge.s8 d24, d9, d10 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x308648 │ │ │ │ + bls 0x308548 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x19b454 │ │ │ │ - bl 0x20a8a0 │ │ │ │ + bl 0x19b37c │ │ │ │ + bl 0x20a7c8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2be0 │ │ │ │ @ instruction: 0xf7fefadf │ │ │ │ strbteq fp, [r7], #3360 @ 0xd20 │ │ │ │ msrhi CPSR_fs, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ @ instruction: 0xf404ad19 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ movwcs r8, #966 @ 0x3c6 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ @ instruction: 0xf7fb83c4 │ │ │ │ - bls 0x308a98 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x3089a8 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ ldcllt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ @@ -189992,46 +189937,46 @@ │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ rsceq r8, r1, r6, asr #11 │ │ │ │ stclge 5, cr15, [r6], #504 @ 0x1f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x308a44 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x308954 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ ldcllt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24-d26}, [pc :256], ip │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - strbhi pc, [pc], #1 @ 0xc9c60 @ │ │ │ │ + strbhi pc, [pc], #1 @ 0xc9b88 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ strls sl, [r9, #-3259] @ 0xfffff345 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cadac │ │ │ │ + b 0x13cacd4 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9407 │ │ │ │ @ instruction: 0xf7fefdab │ │ │ │ @ instruction: 0xf44fbc96 │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ @@ -190048,15 +189993,15 @@ │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r8], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ strls sl, [r9, #-3187] @ 0xfffff38d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ @@ -190072,16 +190017,16 @@ │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ subhi pc, r6, r1 │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ mcrrge 4, 7, pc, r6, cr14 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ @ instruction: 0xf7fefca1 │ │ │ │ @ instruction: 0xf44fbc30 │ │ │ │ @@ -190107,126 +190052,126 @@ │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fc9408 │ │ │ │ @ instruction: 0xf7fefd9b │ │ │ │ stmib sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d9, d6 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ tstls r8, r3, lsr r2 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2ec09 │ │ │ │ strls r2, [fp, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0x1687e00 │ │ │ │ - bllt 0xffb47e0c │ │ │ │ + blx 0x1687d28 │ │ │ │ + bllt 0xffb47d34 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17423c │ │ │ │ + bl 0x174164 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d2c709 │ │ │ │ strls r2, [fp, #-1408] @ 0xfffffa80 │ │ │ │ - blx 0x1107e2c │ │ │ │ - bllt 0xff5c7e38 │ │ │ │ + blx 0x1107d54 │ │ │ │ + bllt 0xff5c7d60 │ │ │ │ svcpl 0x0081f1b3 │ │ │ │ addshi pc, lr, r1 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ movwcs sl, #7111 @ 0x1bc7 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xd9eec │ │ │ │ + blcs 0xd9e14 │ │ │ │ strbhi pc, [r0, #2]! @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0xff007064 │ │ │ │ + blge 0xff006f8c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fefa01 │ │ │ │ @ instruction: 0xf5b3bbb0 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ addcs r8, r0, #178 @ 0xb2 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ strteq sl, [r5], r5, lsr #23 │ │ │ │ - blge 0xfe987398 │ │ │ │ + blge 0xfe9872c0 │ │ │ │ @ instruction: 0x46376d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfe786fa8 │ │ │ │ + blge 0xfe786ed0 │ │ │ │ stcleq 8, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ vstrcs d10, [r7, #-572] @ 0xfffffdc4 │ │ │ │ - blge 0xfe4077c4 │ │ │ │ + blge 0xfe4076ec │ │ │ │ movweq pc, #53252 @ 0xd004 @ │ │ │ │ @ instruction: 0xf43e2b0d │ │ │ │ ldrtmi sl, [r0], -r7, lsl #23 │ │ │ │ @ instruction: 0xf9eaf7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldrtmi sl, [r0], -lr, ror #23 │ │ │ │ - ldc2 0, cr15, [r8], #96 @ 0x60 │ │ │ │ + stc2l 0, cr15, [r2], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf004abe8 │ │ │ │ strtmi r0, [r8], -pc, lsl #12 │ │ │ │ - cdp2 7, 12, cr15, cr6, cr12, {7} │ │ │ │ + cdp2 7, 11, cr15, cr10, cr12, {7} │ │ │ │ @ instruction: 0xf7864681 │ │ │ │ - ldrtmi pc, [r2], -r7, lsl #20 @ │ │ │ │ + @ instruction: 0x4632fa73 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - @ instruction: 0xf642fa13 │ │ │ │ + @ instruction: 0xf642fa03 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vrsra.u64 d18, d7, #60 │ │ │ │ ldmdavs ip, {r2, lr} │ │ │ │ - cdp2 7, 11, cr15, cr4, cr6, {4} │ │ │ │ + @ instruction: 0xff20f786 │ │ │ │ @ instruction: 0xee1d4ad2 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ tsteq r2, r9, lsl #22 │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 q9, q4, #64 │ │ │ │ ldmdbne r3, {r1, r4, r7, r8} │ │ │ │ strtmi r4, [sl], #-1040 @ 0xfffffbf0 │ │ │ │ andls r9, r1, #2 │ │ │ │ @ instruction: 0xf7876808 │ │ │ │ - strtmi pc, [sl], -r5, lsr #20 │ │ │ │ + @ instruction: 0x462afa91 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0xfec87ebc │ │ │ │ - blcs 0xe5f40 │ │ │ │ - blge 0xfedc7050 │ │ │ │ + blx 0xfe887de4 │ │ │ │ + blcs 0xe5e68 │ │ │ │ + blge 0xfedc6f78 │ │ │ │ rsbmi r1, r3, #92, 30 @ 0x170 │ │ │ │ ldrbvs r4, [fp, r3, ror #2]! │ │ │ │ - bllt 0xfec47f5c │ │ │ │ + bllt 0xfec47e84 │ │ │ │ @ instruction: 0xf63e2906 │ │ │ │ andls sl, r8, #62464 @ 0xf400 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ vshl.s8 d25, d10, d9 │ │ │ │ - vaddhn.i16 d20, q0, q4 │ │ │ │ + vmls.i d18, d16, d0[2] │ │ │ │ stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x1d0f98 │ │ │ │ + bl 0x1d0ec0 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ @ instruction: 0x23204630 │ │ │ │ eor pc, r4, sp, asr #17 │ │ │ │ ldrbcs pc, [r0], #-2260 @ 0xfffff72c @ │ │ │ │ @ instruction: 0xf7fc950b │ │ │ │ @ instruction: 0xf7fef909 │ │ │ │ stmdbcs r6, {r1, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - blge 0x987898 │ │ │ │ - bl 0x16e7c4 │ │ │ │ + blge 0x9877c0 │ │ │ │ + bl 0x16e6ec │ │ │ │ strls r0, [sl], #-654 @ 0xfffffd72 │ │ │ │ strls r2, [fp], #-1024 @ 0xfffffc00 │ │ │ │ - strmi pc, [r8], #-585 @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8], #585 @ 0x249 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x1c06e9cd │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8cd2320 │ │ │ │ @ instruction: 0xf8d4e024 │ │ │ │ @ instruction: 0xf7fc24d0 │ │ │ │ @@ -190235,157 +190180,157 @@ │ │ │ │ @ instruction: 0xf47e5f81 │ │ │ │ stmdbeq r3!, {r0, r2, r8, r9, fp, sp, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ movwcs r2, #774 @ 0x306 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ setend le │ │ │ │ @ instruction: 0xf8d18596 │ │ │ │ ldrtmi r2, [r0], -r0, ror #20 │ │ │ │ @ instruction: 0xf7fda906 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1347224 │ │ │ │ + blge 0x134714c │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - bge 0xff687230 │ │ │ │ + bge 0xff687158 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - movwcs pc, #6571 @ 0x19ab @ │ │ │ │ + movwcs pc, #6565 @ 0x19a5 @ │ │ │ │ streq lr, [r3, #2821] @ 0xb05 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8d59309 │ │ │ │ @ instruction: 0xf7fd2a80 │ │ │ │ @ instruction: 0xf7feff75 │ │ │ │ vpmax.s8 , , q2 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - bge 0xff087260 │ │ │ │ + bge 0xff087188 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r2], #-2 @ │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strbhi pc, [r5, #65] @ 0x41 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - blx 0xfe708080 │ │ │ │ + blx 0xfe687fa8 │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2640f8d2 │ │ │ │ - blx 0x48809e │ │ │ │ - blt 0xfe8480a4 │ │ │ │ + blx 0x487fc6 │ │ │ │ + blt 0xfe847fcc │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0xfe7072ac │ │ │ │ + bge 0xfe7071d4 │ │ │ │ @ instruction: 0xf53e00e5 │ │ │ │ @ instruction: 0xf3c4aa95 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ vcgt.s8 d25, d9, d11 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ vbic.i32 d16, #49920 @ 0x0000c300 │ │ │ │ - bl 0x1991dc │ │ │ │ + bl 0x199104 │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x12344f8 │ │ │ │ + b 0x1234420 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ @ instruction: 0x27d0f8d3 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca0f8 │ │ │ │ + streq pc, [pc], #-4 @ 0xca020 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7feff21 │ │ │ │ @ instruction: 0xf5b3ba70 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ vrhadd.s8 d8, d17, d8 │ │ │ │ @ instruction: 0xf5b3878b │ │ │ │ @ instruction: 0xf0026f50 │ │ │ │ @ instruction: 0xf5b38160 │ │ │ │ @ instruction: 0xf47e6f60 │ │ │ │ stmdage r6, {r0, r5, r6, r9, fp, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x1d0811c │ │ │ │ + blx 0x1c88044 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0x1587238 │ │ │ │ + bge 0x1587160 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ movwcs sl, #2637 @ 0xa4d │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - rscsmi pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + andmi pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ ldc2 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ - blt 0x11c8158 │ │ │ │ + blt 0x11c8080 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r5 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - bge 0xe07374 │ │ │ │ + bge 0xe0729c │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xc07284 │ │ │ │ + bge 0xc071ac │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ strls sl, [r9, #-2599] @ 0xfffff5d9 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andpl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + sbccc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r6, {r4, r5, r7, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x7081ce │ │ │ │ - blt 0x1c81d8 │ │ │ │ + blx 0x7080f6 │ │ │ │ + blt 0x1c8100 │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ ldmibge lr!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2e28 │ │ │ │ @ instruction: 0xf7fefa59 │ │ │ │ rsceq fp, r2, r8, ror #19 │ │ │ │ stmibge r4!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @@ -190393,154 +190338,154 @@ │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ mrc2 7, 3, pc, cr0, cr13, {7} │ │ │ │ ldmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - addeq r6, r4, r2, asr #32 │ │ │ │ + addeq r6, r4, sl, lsl r1 │ │ │ │ subne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [lr], #-2 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strhi pc, [r1, #-65]! @ 0xffffffbf │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf996f7fb │ │ │ │ + @ instruction: 0xf994f7fb │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - blx 0x4082a0 │ │ │ │ + blx 0x4081c8 │ │ │ │ ldmiblt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s8 d20, d9, d10 │ │ │ │ - vaddhn.i16 d20, q0, q4 │ │ │ │ - bl 0x1cb398 │ │ │ │ + vmls.i d18, d16, d0[2] │ │ │ │ + bl 0x1cb2c0 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strtcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfeb882d6 │ │ │ │ + blx 0xfeb881fe │ │ │ │ ldmdblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strcs r3, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ vshl.s8 d25, d11, d9 │ │ │ │ - vaddhn.i16 d20, q0, q4 │ │ │ │ - bl 0x1cb3d0 │ │ │ │ + vmls.i d18, d16, d0[2] │ │ │ │ + bl 0x1cb2f8 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ ldrcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfe48830e │ │ │ │ + blx 0xfe488236 │ │ │ │ stmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf53e00e7 │ │ │ │ vorr.i16 q13, #207 @ 0x00cf │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ vcgt.s8 d25, d9, d11 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ vbic.i32 d16, #49920 @ 0x0000c300 │ │ │ │ - bl 0x199448 │ │ │ │ + bl 0x199370 │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x1234764 │ │ │ │ + b 0x123468c │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ @ instruction: 0x27c0f8d3 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca364 │ │ │ │ + streq pc, [pc], #-4 @ 0xca28c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fefdeb │ │ │ │ vst2.8 {d11,d13}, [r4 :256], sl │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vcgt.s8 q12, , q14 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ rsceq r5, r4, r1, lsl #2 │ │ │ │ mvnhi pc, #1073741824 @ 0x40000000 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ - bcs 0x1108714 │ │ │ │ + bcs 0x110863c │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fd930b │ │ │ │ @ instruction: 0xf7fefdbd │ │ │ │ vst2.8 {d11,d13}, [r4], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vand q12, , q9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ @ instruction: 0xf0140533 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -pc, asr #9 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fb220a │ │ │ │ - bls 0x348790 │ │ │ │ - blls 0x234818 │ │ │ │ - bl 0x21bcc4 │ │ │ │ + bls 0x3486b0 │ │ │ │ + blls 0x234740 │ │ │ │ + bl 0x21bbec │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ @ instruction: 0xf7fef95b │ │ │ │ vst2. {d11-d12}, [r4 :128], sl │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 q12, , q4 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x219540 │ │ │ │ + bl 0x219468 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123485c │ │ │ │ + b 0x1234784 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ubfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca45c │ │ │ │ + streq pc, [pc], #-4 @ 0xca384 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fefd6f │ │ │ │ strhteq fp, [r2], #142 @ 0x8e │ │ │ │ ldrbthi pc, [r3], r1, lsl #2 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1cb138 │ │ │ │ + b 0x1cb060 │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #679477248 @ 0x28800000 │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @@ -190556,111 +190501,111 @@ │ │ │ │ orrcs r8, r0, #952107008 @ 0x38c00000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [r8, #-2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ @ instruction: 0xf00484a7 │ │ │ │ - blcs 0x44b130 │ │ │ │ + blcs 0x44b058 │ │ │ │ rsbhi pc, r8, #2 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - ldcvs 14, cr15, [r3, #-508]! @ 0xfffffe04 │ │ │ │ + ldcvs 14, cr15, [r3, #-460]! @ 0xfffffe34 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ stmdage r2!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x2b113c │ │ │ │ + blcs 0x2b1064 │ │ │ │ ldmdage lr, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d9, d9 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xd08888 │ │ │ │ + blcs 0xd087b0 │ │ │ │ stc2l 7, cr15, [r8], {251} @ 0xfb │ │ │ │ ldmdalt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x1cae14 │ │ │ │ + b 0x1cad3c │ │ │ │ rsceq r0, r7, r2, lsl #6 │ │ │ │ ldrthi pc, [r1], #257 @ 0x101 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strthi pc, [r9], #-1 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ strthi pc, [r8], r2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ ldrhi pc, [r4], r2 │ │ │ │ @ instruction: 0xf0414293 │ │ │ │ @ instruction: 0x46218432 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa3309 │ │ │ │ - blls 0x30a15c │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + blls 0x30a06c │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9f2f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ movwcs sl, #2188 @ 0x88c │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x2196c0 │ │ │ │ + bl 0x2195e8 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x12349dc │ │ │ │ + b 0x1234904 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca5dc │ │ │ │ + streq pc, [pc], #-4 @ 0xca504 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fdfcaf │ │ │ │ @ instruction: 0xf404bffe │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vshl.s8 q12, , │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x219718 │ │ │ │ + bl 0x219640 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x1234a34 │ │ │ │ + b 0x123495c │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca634 │ │ │ │ + streq pc, [pc], #-4 @ 0xca55c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fdfc83 │ │ │ │ @ instruction: 0xf404bfd2 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vand q12, , │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ @ instruction: 0xf0140533 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -fp, ror #5 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x34a51c │ │ │ │ - blls 0x234a8c │ │ │ │ - bl 0x21bf38 │ │ │ │ + bls 0x34a43c │ │ │ │ + blls 0x2349b4 │ │ │ │ + bl 0x21be60 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2610 │ │ │ │ @ instruction: 0xf7fdf821 │ │ │ │ @ instruction: 0x2180bfb0 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ @@ -190678,235 +190623,235 @@ │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ tsteq r2, r4, lsl #20 │ │ │ │ @ instruction: 0xf0034281 │ │ │ │ @ instruction: 0xf5b1801f │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ addsmi r8, r1, #9 │ │ │ │ msrhi SPSR_fsc, #2 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x34a498 │ │ │ │ + bls 0x34a3b8 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21bfbc │ │ │ │ + bl 0x21bee4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2760 │ │ │ │ @ instruction: 0xf7fdffdf │ │ │ │ @ instruction: 0xf404bf6e │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vhadd.s8 d24, d25, d0 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ @ instruction: 0xf0140533 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ @ instruction: 0x4621823f │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x34a454 │ │ │ │ - blls 0x234b54 │ │ │ │ - bl 0x21c000 │ │ │ │ + bls 0x34a374 │ │ │ │ + blls 0x234a7c │ │ │ │ + bl 0x21bf28 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2710 │ │ │ │ @ instruction: 0xf7fdffbd │ │ │ │ rsceq fp, r5, ip, asr #30 │ │ │ │ strbhi pc, [r2, #-257]! @ 0xfffffeff @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1cb41c │ │ │ │ + b 0x1cb344 │ │ │ │ @ instruction: 0x43a30203 │ │ │ │ - ldrhi pc, [pc], #-2 @ 0xca764 │ │ │ │ + ldrhi pc, [pc], #-2 @ 0xca68c │ │ │ │ svcne 0x0040f5b2 │ │ │ │ cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff3087aa │ │ │ │ + blx 0xff3086d2 │ │ │ │ svclt 0x0017f7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ rsbshi pc, r5, r2 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x22afe8 │ │ │ │ + bl 0x22af10 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe788806 │ │ │ │ + blx 0xfe78872e │ │ │ │ mcrlt 7, 7, pc, cr9, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ea8 │ │ │ │ @ instruction: 0xf7fdff43 │ │ │ │ @ instruction: 0x4621bed2 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 5, pc, cr10, cr10, {7} │ │ │ │ + mrc2 7, 5, pc, cr8, cr10, {7} │ │ │ │ vadd.i8 d25, d9, d9 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174c78 │ │ │ │ + bl 0x174ba0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 4, APSR_nzcv, cr8, cr2, {6} │ │ │ │ @ instruction: 0xff2cf7fc │ │ │ │ mrclt 7, 5, APSR_nzcv, cr11, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e38 │ │ │ │ @ instruction: 0xf7fdff15 │ │ │ │ strtmi fp, [r1], -r4, lsr #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 4, pc, cr12, cr10, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr10, {7} @ │ │ │ │ vadd.i8 d25, d9, d9 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174cd4 │ │ │ │ + bl 0x174bfc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ mrc2 7, 7, pc, cr14, cr12, {7} │ │ │ │ mcrlt 7, 4, pc, cr13, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - ldcvs 14, cr15, [r1, #-308]! @ 0xfffffecc │ │ │ │ + ldcvs 14, cr15, [r1, #-300]! @ 0xfffffed4 │ │ │ │ @ instruction: 0xf8d19809 │ │ │ │ vst4.32 {d3-d6}, [r3 :128], r0 │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xeba54 │ │ │ │ + bcs 0xeb97c │ │ │ │ mrcge 4, 3, APSR_nzcv, cr8, cr13, {1} │ │ │ │ @ instruction: 0xf412684a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ @ instruction: 0xf249ae73 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ - bl 0x14b1d4 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x14b0fc │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ee8 │ │ │ │ @ instruction: 0xf7fdfed7 │ │ │ │ strtmi fp, [r1], -r6, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 1, pc, cr6, cr10, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr10, {7} @ │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ mrcge 4, 2, APSR_nzcv, cr10, cr13, {3} │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr2, cr13, {1} │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ stcls 14, cr10, [r9], {77} @ 0x4d │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x174d70 │ │ │ │ + bl 0x174c98 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ @ instruction: 0xf7fdfeb1 │ │ │ │ strtmi fp, [r1], -r0, asr #28 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e08 │ │ │ │ @ instruction: 0xf7fdfe9b │ │ │ │ strtmi fp, [r1], -sl, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 0, pc, cr2, cr10, {7} │ │ │ │ + mrc2 7, 0, pc, cr0, cr10, {7} │ │ │ │ vadd.i8 d25, d9, d9 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174dc8 │ │ │ │ + bl 0x174cf0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 0, APSR_nzcv, cr8, cr2, {6} │ │ │ │ mcr2 7, 4, pc, cr4, cr12, {7} @ │ │ │ │ mrclt 7, 0, APSR_nzcv, cr3, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ @ instruction: 0xf7fdfe6d │ │ │ │ @ instruction: 0x4621bdfc │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ stmdals r9, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ ldrdcc pc, [r0], r1 @ │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ tstphi sp, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ stmdavs sl, {r0, r1, r2, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ stclge 4, cr15, [r2, #244]! @ 0xf4 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcrcs 8, 3, pc, cr8, cr2, {6} @ │ │ │ │ mcr2 7, 2, pc, cr6, cr12, {7} @ │ │ │ │ ldcllt 7, cr15, [r5, #1012] @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x34a140 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x34a060 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ msrcs SPSR_c, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mrccs 8, 2, APSR_nzcv, cr8, cr2, {6} │ │ │ │ mcr2 7, 1, pc, cr12, cr12, {7} @ │ │ │ │ @@ -190920,225 +190865,225 @@ │ │ │ │ strhi pc, [sl, #-1] │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ strtmi sl, [r1], -r5, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf57d02e3 │ │ │ │ ldcvs 13, cr10, [r3, #-620]! @ 0xfffffd94 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r1, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stcge 4, cr15, [lr, #244] @ 0xf4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7fc020b │ │ │ │ @ instruction: 0xf7fdf8d1 │ │ │ │ @ instruction: 0xf5b5bd84 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ @ instruction: 0x4621ad7f │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r9, {r8, r9, ip} │ │ │ │ ldrdcs pc, [r0], r1 @ │ │ │ │ rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ strbhi pc, [r7, #65] @ 0x41 @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ stmdavs sl, {r0, r1, r3, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ stclge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ stc2l 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ ldcllt 7, cr15, [r9, #-1012] @ 0xfffffc0c │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ @ instruction: 0x4621ad51 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r4], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ vadd.i8 d25, d9, d9 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174f78 │ │ │ │ + bl 0x174ea0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ stc2 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ ldclt 7, cr15, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ cmppvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ @ instruction: 0x4621ad33 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf57d02a7 │ │ │ │ ldcvs 13, cr10, [r3, #-164]! @ 0xffffff5c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r5, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldcge 4, cr15, [ip, #-244] @ 0xffffff0c │ │ │ │ @ instruction: 0xf2499c09 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174fd4 │ │ │ │ + bl 0x174efc │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ @ instruction: 0xf7fdfd7f │ │ │ │ strtmi fp, [r1], -lr, lsl #26 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ @ instruction: 0xf7fdfd69 │ │ │ │ @ instruction: 0x4621bcf8 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [lr], {250} @ 0xfa │ │ │ │ vadd.i8 d25, d9, d9 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x17502c │ │ │ │ + bl 0x174f54 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ stcllt 7, cr15, [r1], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ @ instruction: 0xf7fdfd3b │ │ │ │ strtmi fp, [r1], -sl, asr #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ vadd.i8 d25, d9, d9 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x175088 │ │ │ │ + bl 0x174fb0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ stc2 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ ldclt 7, cr15, [r3], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa330a │ │ │ │ - bls 0x349efc │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x349e1c │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ cmnppl r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ stc2 7, cr15, [sl, #-1008] @ 0xfffffc10 │ │ │ │ ldclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ @ instruction: 0xf7fdfcf3 │ │ │ │ strtmi fp, [r1], -r2, lsl #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d9, d9 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x175118 │ │ │ │ + bl 0x175040 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [ip], {252} @ 0xfc │ │ │ │ stcllt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cd8 │ │ │ │ @ instruction: 0xf7fdfcc5 │ │ │ │ @ instruction: 0x4621bc54 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe288d36 │ │ │ │ + blx 0xfe188c5e │ │ │ │ vadd.i8 d25, d9, d9 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x175174 │ │ │ │ + bl 0x17509c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ stc2 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ ldclt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ svceq 0x00d8f5b3 │ │ │ │ ldrthi pc, [sp], #1 @ │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ cmpphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ strhi pc, [r4, #1] │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - @ instruction: 0xf982f7fa │ │ │ │ + @ instruction: 0xf976f7fa │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stcge 4, cr15, [r0], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - bls 0x3b5e1c │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x3b5d44 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b11e0 │ │ │ │ + bl 0x1b1108 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x355f84 │ │ │ │ + blls 0x355eac │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ stcge 7, cr15, [ip], {61} @ 0x3d │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ stmdbge r6, {r0, r3, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf902f7fb │ │ │ │ stclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ce8 │ │ │ │ @ instruction: 0xf7fdfc5f │ │ │ │ @ instruction: 0xf44fbbee │ │ │ │ @@ -191148,73 +191093,73 @@ │ │ │ │ ldrthi pc, [sp], #513 @ 0x201 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.64 {d24-d26}, [pc :128], r7 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - blge 0xff68802c │ │ │ │ + blge 0xff687f54 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdfb2d │ │ │ │ strtmi fp, [r1], -sl, asr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfed88e4a │ │ │ │ + blx 0xfed08d72 │ │ │ │ vpmax.s8 d25, d9, d9 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19c730 │ │ │ │ + bl 0x19c658 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vsubw.s8 , q0, d17 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fc2d08 │ │ │ │ @ instruction: 0xf7fdfc21 │ │ │ │ @ instruction: 0x4621bbb0 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe708e7e │ │ │ │ + blx 0xfe688da6 │ │ │ │ vadd.i8 d25, d9, d9 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x1752bc │ │ │ │ + bl 0x1751e4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ stc2 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - bllt 0xfe748ea8 │ │ │ │ + bllt 0xfe748dd0 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmax.s8 d8, d17, d12 │ │ │ │ vst3. {d24,d26,d28}, [pc :256], r3 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [r7, -r1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ strtmi sl, [r1], -r1, lsl #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + mrrc2 7, 15, pc, ip, cr10 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff708ee8 │ │ │ │ - bllt 0x1e48ef0 │ │ │ │ + blx 0xff708e10 │ │ │ │ + bllt 0x1e48e18 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x1d080f8 │ │ │ │ + blge 0x1d08020 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - blge 0x1b88104 │ │ │ │ + blge 0x1b8802c │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1af748 │ │ │ │ + bl 0x1af670 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ @@ -191222,145 +191167,145 @@ │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3408 │ │ │ │ @ instruction: 0xf7fdfb0f │ │ │ │ movwcs fp, #6984 @ 0x1b48 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xdafec │ │ │ │ - strbhi pc, [pc, #-1]! @ 0xcaf63 @ │ │ │ │ + blcs 0xdaf14 │ │ │ │ + strbhi pc, [pc, #-1]! @ 0xcae8b @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0x1008160 │ │ │ │ + blge 0x1008088 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x88f62 │ │ │ │ + blx 0xfff88e8a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf93af7fc │ │ │ │ - bllt 0xd48f78 │ │ │ │ + bllt 0xd48ea0 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf5b384ff │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ strtmi sl, [r1], -r5, lsr #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffa88f92 │ │ │ │ + blx 0xff988eba │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf946f7fc │ │ │ │ - bllt 0x748fa8 │ │ │ │ + bllt 0x748ed0 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1cb7fc │ │ │ │ + b 0x1cb724 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #45613056 @ 0x2b80000 │ │ │ │ ldrhi pc, [lr, r1] │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ strtmi r8, [r1], -ip, lsl #15 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x1688fca │ │ │ │ + blx 0x1588ef2 │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdff7f │ │ │ │ movwcs fp, #6906 @ 0x1afa │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xdb088 │ │ │ │ + blcs 0xdafb0 │ │ │ │ ldrbhi pc, [r7], #1 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xffc881fc │ │ │ │ + bge 0xffc88124 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf8c7 │ │ │ │ andcs fp, r1, #925696 @ 0xe2000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ bicshi pc, sp, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xeb770 │ │ │ │ + blcs 0xeb698 │ │ │ │ mvnhi pc, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_s, #31744 @ 0x7c00 │ │ │ │ - bge 0xff308648 │ │ │ │ + msreq CPSR_s, #27648 @ 0x6c00 │ │ │ │ + bge 0xff308570 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf848f7fc │ │ │ │ - blt 0xff1c9054 │ │ │ │ + blt 0xff1c8f7c │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1cb8a8 │ │ │ │ + b 0x1cb7d0 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #32, 14 @ 0x800000 │ │ │ │ ldrhi pc, [r0, -r1] │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ strtmi r8, [r1], -sp, lsr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x109076 │ │ │ │ + blx 0x8f9c │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ stmdbge r6, {r0, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdfee9 │ │ │ │ andcs fp, r1, #164, 20 @ 0xa4000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ cmnphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xeb63c │ │ │ │ + blcs 0xeb564 │ │ │ │ ldrthi pc, [r3], r1 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_c, #921600 @ 0xe1000 │ │ │ │ - bge 0xfe3886c4 │ │ │ │ + msreq CPSR_c, #905216 @ 0xdd000 │ │ │ │ + bge 0xfe3885ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf84af7fc │ │ │ │ - blt 0xfe2490d0 │ │ │ │ + blt 0xfe248ff8 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1cb924 │ │ │ │ + b 0x1cb84c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ addsmi r8, r3, #32 │ │ │ │ andshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x462187fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff1890f0 │ │ │ │ + blx 0xff089018 │ │ │ │ @ instruction: 0xf57d0327 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdffab │ │ │ │ andcs fp, r1, #417792 @ 0x66000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ rsbhi pc, r1, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xeb278 │ │ │ │ + blcs 0xeb1a0 │ │ │ │ adchi pc, r1, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_xc, #667648 @ 0xa3000 │ │ │ │ - bge 0x1408740 │ │ │ │ + msreq CPSR_xc, #651264 @ 0x9f000 │ │ │ │ + bge 0x1408668 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff0cf7fb │ │ │ │ - blt 0x12c914c │ │ │ │ + blt 0x12c9074 │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #41473 @ 0xa201 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ stmdbeq r1!, {r1, r6, r9, ip, sp} │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ andls r0, r6, #82 @ 0x52 │ │ │ │ @@ -191374,158 +191319,158 @@ │ │ │ │ @ instruction: 0xf9e6f7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fdacb4 │ │ │ │ vmlsl.u8 , d20, d8 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ vcgt.s8 d25, d9, d10 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ - bl 0x18c690 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ + bl 0x18c5b8 │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x20d654 │ │ │ │ + bl 0x20d57c │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r1], {62} @ 0x3e │ │ │ │ - blt 0x18491f8 │ │ │ │ + blt 0x1849120 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010622 │ │ │ │ @ instruction: 0xf5b384c9 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ smlaleq r8, r7, pc, r2 @ │ │ │ │ stmibge r4!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x309440 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x309350 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9e6f7fb │ │ │ │ stmiblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ adchi pc, sp, r2 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf4148034 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9acf7fa │ │ │ │ + @ instruction: 0xf9aaf7fa │ │ │ │ vadd.i8 d25, d9, d9 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ @ instruction: 0x462b0233 │ │ │ │ - bl 0x175694 │ │ │ │ + bl 0x1755bc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x889278 │ │ │ │ + blx 0x8891a0 │ │ │ │ stmiblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43d42a9 │ │ │ │ addmi sl, r1, #2736128 @ 0x29c000 │ │ │ │ stmibge r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28d0 │ │ │ │ @ instruction: 0xf7fdfa07 │ │ │ │ @ instruction: 0xf3c4b996 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ vcgt.s8 d25, d9, d10 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ - bl 0x18c79c │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ + bl 0x18c6c4 │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x20d760 │ │ │ │ + bl 0x20d688 │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ - blcs 0xfe909638 │ │ │ │ + blcs 0xfe909560 │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x348400 │ │ │ │ + bge 0x348328 │ │ │ │ ldmiblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdbge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ vorr.i16 q13, #205 @ 0x00cd │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ - b 0x148bc04 │ │ │ │ - bl 0x15e68c │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ + b 0x148bb2c │ │ │ │ + bl 0x15e5b4 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc464 │ │ │ │ + b 0x13cc38c │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf8cd930b │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x148935c │ │ │ │ + blx 0x1489284 │ │ │ │ ldmdblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdbge r0!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ strls sl, [r9, #-2347] @ 0xfffff6d5 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x8093c0 │ │ │ │ + blx 0x8092e8 │ │ │ │ stmdblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmge lr!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ strls sl, [r9, #-2297] @ 0xfffff707 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andpl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + sbccc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ @@ -191543,27 +191488,27 @@ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ adchi pc, r5, r2 │ │ │ │ @ instruction: 0xf57d00e3 │ │ │ │ strtmi sl, [r1], -r7, asr #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff68f7f9 │ │ │ │ + @ instruction: 0xff62f7f9 │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19cd34 │ │ │ │ + bl 0x19cc5c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2960 │ │ │ │ @ instruction: 0xf7fdf8c9 │ │ │ │ @ instruction: 0xf3c4b8b2 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ - b 0x148bd5c │ │ │ │ - bl 0x15e7e4 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ + b 0x148bc84 │ │ │ │ + bl 0x15e70c │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0038f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ @@ -191588,15 +191533,15 @@ │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ @ instruction: 0xf7fdfa0b │ │ │ │ stcleq 8, cr11, [r5], #440 @ 0x1b8 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ - b 0x120c938 │ │ │ │ + b 0x120c860 │ │ │ │ @ instruction: 0xf002050c │ │ │ │ strls r0, [r6, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ movwls sl, #47366 @ 0xb906 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ @@ -191609,65 +191554,65 @@ │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage r2, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ - bl 0x14be3c │ │ │ │ - b 0x148bf88 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x14bd64 │ │ │ │ + b 0x148beb0 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc69c │ │ │ │ + b 0x13cc5c4 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fdf933 │ │ │ │ strls fp, [r9, #-2078] @ 0xfffff7e2 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ @ instruction: 0xf8d2330a │ │ │ │ stmdbge r6, {r3, r7, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6490442 │ │ │ │ vsubw.s8 q11, q0, d25 │ │ │ │ - b 0x13cc204 │ │ │ │ + b 0x13cc12c │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf909 │ │ │ │ strls fp, [r9, #-4084] @ 0xfffff00c │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc73c │ │ │ │ + b 0x13cc664 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf8e3 │ │ │ │ @ instruction: 0xf414bfce │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ @@ -191679,64 +191624,64 @@ │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vrshl.s8 d16, d8, d9 │ │ │ │ vqdmlal.s , d16, d1[1] │ │ │ │ vcgt.s8 d16, d4, d6 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - b 0x120beb8 │ │ │ │ + vsubl.s8 q9, d16, d13 │ │ │ │ + b 0x120bde0 │ │ │ │ strls r0, [r7], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fb9506 │ │ │ │ @ instruction: 0xf7fcf8bd │ │ │ │ ldcvs 15, cr11, [r3, #-672]! @ 0xfffffd60 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x009af43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ - bl 0x14bf8c │ │ │ │ - b 0x148c0d8 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x14beb4 │ │ │ │ + b 0x148c000 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc7ec │ │ │ │ + b 0x13cc714 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf88b │ │ │ │ ldcvs 15, cr11, [r3, #-472]! @ 0xfffffe28 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0068f43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ - bl 0x14bff0 │ │ │ │ - b 0x148c13c │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x14bf18 │ │ │ │ + b 0x148c064 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc850 │ │ │ │ + b 0x13cc778 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf859 │ │ │ │ strls fp, [r9, #-3908] @ 0xfffff0bc │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @@ -191753,30 +191698,30 @@ │ │ │ │ strls r3, [r8], #-778 @ 0xfffffcf6 │ │ │ │ @ instruction: 0xf8c4f7fb │ │ │ │ svclt 0x0027f7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x120bfcc │ │ │ │ + b 0x120bef4 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ strls r4, [r8], #-1153 @ 0xfffffb7f │ │ │ │ @ instruction: 0xf8a6f7fb │ │ │ │ svclt 0x0009f7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x120c008 │ │ │ │ + b 0x120bf30 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @@ -191787,50 +191732,50 @@ │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr14, cr12, {1} │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d26 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - bl 0x14c104 │ │ │ │ - b 0x148c250 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ + bl 0x14c02c │ │ │ │ + b 0x148c178 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc964 │ │ │ │ + b 0x13cc88c │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcffcf │ │ │ │ ldcvs 14, cr11, [r3, #-744]! @ 0xfffffd18 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrge 4, 5, pc, cr12, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d26 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - bl 0x14c168 │ │ │ │ - b 0x148c2b4 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ + bl 0x14c090 │ │ │ │ + b 0x148c1dc │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc9c8 │ │ │ │ + b 0x13cc8f0 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcff9d │ │ │ │ strls fp, [r9, #-3720] @ 0xfffff178 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @@ -191846,30 +191791,30 @@ │ │ │ │ andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ @ instruction: 0xf7fcf807 │ │ │ │ strtmi fp, [r1], -sl, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ - blcs 0x1678f0 │ │ │ │ + ldc2 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ + blcs 0x167818 │ │ │ │ eorhi pc, r0, r2, lsl #6 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf042832c │ │ │ │ vqadd.s8 d24, d10, d15 │ │ │ │ - vsubl.s8 q11, d0, d25 │ │ │ │ + vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr12, {3} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28a0 │ │ │ │ @ instruction: 0xf7fcfea9 │ │ │ │ ldcvs 14, cr11, [r3, #-224]! @ 0xffffff20 │ │ │ │ @@ -191877,35 +191822,35 @@ │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrge 4, 1, pc, cr10, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vrshl.s8 d20, d1, d26 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - bl 0x14c26c │ │ │ │ - b 0x148c3b8 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ + bl 0x14c194 │ │ │ │ + b 0x148c2e0 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], {82} @ 0x52 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13ccacc │ │ │ │ + b 0x13cc9f4 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcff1b │ │ │ │ vmull.p8 , d4, d6 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vsubl.s8 q10, d0, d8 │ │ │ │ - b 0x148c2b4 │ │ │ │ - bl 0x15ed3c │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ + b 0x148c1dc │ │ │ │ + bl 0x15ec64 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ @@ -191914,60 +191859,60 @@ │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcfef5 │ │ │ │ strls fp, [r9, #-3552] @ 0xfffff220 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13ccb64 │ │ │ │ + b 0x13cca8c │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcfecf │ │ │ │ strls fp, [r9, #-3514] @ 0xfffff246 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13ccbb0 │ │ │ │ + b 0x13ccad8 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcfea9 │ │ │ │ stmiaeq r3!, {r2, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ vsubl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0030142 │ │ │ │ eormi r0, r2, r8, lsl #6 │ │ │ │ @ instruction: 0xf5b2430b │ │ │ │ @ instruction: 0xf3c43f00 │ │ │ │ @ instruction: 0xf0013103 │ │ │ │ vrshl.s8 q4, , │ │ │ │ - bcs 0xebf88 │ │ │ │ + bcs 0xebeb0 │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf850f7fc │ │ │ │ @@ -191980,52 +191925,52 @@ │ │ │ │ ldclge 4, cr15, [r1, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldclge 4, cr15, [lr, #-496] @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ ldclge 4, cr15, [r2, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ @ instruction: 0xf8d1b96a │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r3, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ stclge 4, cr15, [r0, #-496] @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r2, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ ldcge 4, cr15, [r4, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ - bl 0x23a510 │ │ │ │ + bl 0x23a438 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2640 @ 0xa50 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf9d2f7fc │ │ │ │ stclt 7, cr15, [r1, #-1008]! @ 0xfffffc10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34afd8 │ │ │ │ + bls 0x34aef8 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d47c │ │ │ │ + bl 0x21d3a4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ @ instruction: 0xf7fcfd7f │ │ │ │ - bl 0x23b004 │ │ │ │ + bl 0x23af2c │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2080 @ 0x820 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf9aef7fc │ │ │ │ @@ -192037,36 +191982,36 @@ │ │ │ │ ldmibcs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ @ instruction: 0xf7fcf99d │ │ │ │ strtmi fp, [r1], -ip, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ + ldc2l 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ stc2l 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ ldcllt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34af48 │ │ │ │ + bls 0x34ae68 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d50c │ │ │ │ + bl 0x21d434 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2620 │ │ │ │ @ instruction: 0xf7fcfd37 │ │ │ │ vqdmulh.s , q10, d2[1] │ │ │ │ movwls r5, #45569 @ 0xb201 │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x18e104 │ │ │ │ + bl 0x18e02c │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ @ instruction: 0xf0054c42 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmiaeq r3!, {r3, r4, r5, r6, sl, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ @@ -192075,32 +192020,32 @@ │ │ │ │ @ instruction: 0x432b3403 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf9e0f7fc │ │ │ │ stclt 7, cr15, [r1], #1008 @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34aed8 │ │ │ │ + bls 0x34adf8 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d57c │ │ │ │ + bl 0x21d4a4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25f0 │ │ │ │ @ instruction: 0xf7fcfcff │ │ │ │ strtmi fp, [r1], -lr, lsl #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r6], #-996 @ 0xfffffc1c │ │ │ │ + ldc2l 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258] @ 0x8d2 @ │ │ │ │ stc2l 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ ldcllt 7, cr15, [fp], #-1008 @ 0xfffffc10 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbeq r5!, {r0, r1, r3, r8, sl, ip, pc} │ │ │ │ mcrrmi 3, 12, pc, r2, cr4 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ @ instruction: 0xf8d3a906 │ │ │ │ @@ -192111,15 +192056,15 @@ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3407 │ │ │ │ @ instruction: 0xf7fcf995 │ │ │ │ vmov.i32 , #50943 @ 0x0000c6ff │ │ │ │ vcgt.s8 d19, d9, d0 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ movwls r0, #42291 @ 0xa533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ subseq r3, fp, r2, asr #6 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ @@ -192132,116 +192077,116 @@ │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r9!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34adf4 │ │ │ │ + bls 0x34ad14 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d660 │ │ │ │ + bl 0x21d588 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2680 │ │ │ │ @ instruction: 0xf7fcfc8d │ │ │ │ @ instruction: 0x4621bc1c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93309 │ │ │ │ - vpmin.s8 , , │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bls 0x2cca94 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vsubw.s8 q10, q0, d8 │ │ │ │ + bls 0x2cc9bc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ ldc2l 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ vfma.f32 q13, , q9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf404bbe0 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strdeq r8, [r2], #75 @ 0x4b @ │ │ │ │ - blge 0xffe893e8 │ │ │ │ + blge 0xffe89310 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x30a864 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x30a774 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfff09e0a │ │ │ │ - bllt 0xff949e14 │ │ │ │ + blx 0xfff09d32 │ │ │ │ + bllt 0xff949d3c │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrthi pc, [r7], #-1 @ │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ @ instruction: 0x4621abd7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x1f09e28 │ │ │ │ + blx 0x1d89d50 │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19d714 │ │ │ │ + bl 0x19d63c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ @ instruction: 0xf7fcfbd9 │ │ │ │ @ instruction: 0xf5b3bbc2 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf1b386e1 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ @ instruction: 0x4621abb9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfeb89e74 │ │ │ │ - bllt 0xfec49e7c │ │ │ │ + blx 0xfeb89d9c │ │ │ │ + bllt 0xfec49da4 │ │ │ │ svcvs 0x00e0f5b2 │ │ │ │ strbthi pc, [r6], r0 @ │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ - blge 0xfea0908c │ │ │ │ + blge 0xfea08fb4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcfa95 │ │ │ │ @ instruction: 0xf5b3bb98 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b383d1 │ │ │ │ @ instruction: 0xf0001f48 │ │ │ │ @ instruction: 0x21808792 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #255852544 @ 0xf400000 │ │ │ │ ldrhi pc, [pc, r0, asr #32] │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x1209ecc │ │ │ │ + blx 0x1089df4 │ │ │ │ vqdmulh.s d25, d9, d8 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21d7b8 │ │ │ │ + bl 0x21d6e0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2870 │ │ │ │ stmdacs r0, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff7c90f8 │ │ │ │ + blge 0xff7c9020 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - blls 0x34a88c │ │ │ │ + blls 0x34a79c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf80ef7fc │ │ │ │ - bllt 0x1849f1c │ │ │ │ + bllt 0x1849e44 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ addhi pc, fp, #1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf5b281d8 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b285c7 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ @@ -192251,102 +192196,102 @@ │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b385c1 │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ @ instruction: 0x462181d2 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrrc2 7, 15, pc, r4, cr9 @ │ │ │ │ + mrrc2 7, 15, pc, r2, cr9 @ │ │ │ │ vqdmulh.s d25, d9, d8 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ - bl 0x20d44c │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ + bl 0x20d374 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1920 @ 0x780 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0x4621ab94 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x509f8a │ │ │ │ + blx 0x489eb2 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2790f8d2 │ │ │ │ - blx 0xfe289fa6 │ │ │ │ - bllt 0x649fac │ │ │ │ + blx 0xfe289ece │ │ │ │ + bllt 0x649ed4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - vldmdbvs r3!, {s30-s212} │ │ │ │ + vldmdbvs r3!, {s30-s208} │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x4c90d0 │ │ │ │ + blge 0x4c8ff8 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x336c0c │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + blls 0x336b34 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xffa4f7fb │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feab5e │ │ │ │ @ instruction: 0xf5b3bafc │ │ │ │ @ instruction: 0xf47c6fe0 │ │ │ │ strtmi sl, [r1], -fp, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe48a002 │ │ │ │ + blx 0xfe389f2a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf9bcf7fb │ │ │ │ - blt 0xff8ca018 │ │ │ │ + blt 0xff8c9f40 │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - bge 0xff789220 │ │ │ │ + bge 0xff789148 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf9cb │ │ │ │ - bcs 0xfab84 │ │ │ │ - bge 0xff389140 │ │ │ │ + bcs 0xfaaac │ │ │ │ + bge 0xff389068 │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ vpmax.s8 q13, , │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x18cd30 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x18cc58 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 3, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0xb0a062 │ │ │ │ - blt 0xfeeca068 │ │ │ │ + blx 0xb09f8a │ │ │ │ + blt 0xfeec9f90 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ strtmi sl, [r1], -pc, lsr #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x158a07a │ │ │ │ + blx 0x1489fa2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x138a088 │ │ │ │ - blt 0xfe9ca090 │ │ │ │ + blx 0x1389fb0 │ │ │ │ + blt 0xfe9c9fb8 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1000622 │ │ │ │ @ instruction: 0xf5b387ee │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x46218299 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8ecf7f9 │ │ │ │ + @ instruction: 0xf8e4f7f9 │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19d990 │ │ │ │ + bl 0x19d8b8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b40 │ │ │ │ @ instruction: 0xf7fcf979 │ │ │ │ @ instruction: 0xf5b2ba84 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ addmi r8, sl, #20, 4 @ 0x40000001 │ │ │ │ addhi pc, lr, r1 │ │ │ │ @@ -192360,87 +192305,87 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strhi pc, [fp, #-1] │ │ │ │ svcne 0x0048f5b3 │ │ │ │ addhi pc, r8, r1, asr #32 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f9950b │ │ │ │ - blls 0x30af14 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + blls 0x30ae34 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ usatcs pc, #0, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfefc9338 │ │ │ │ + bge 0xfefc9260 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34aa34 │ │ │ │ + bls 0x34a954 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21da20 │ │ │ │ + bl 0x21d948 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb26f0 │ │ │ │ @ instruction: 0xf7fcfaad │ │ │ │ @ instruction: 0x4621ba3c │ │ │ │ @ instruction: 0xf7f8a806 │ │ │ │ - bls 0x2cc104 │ │ │ │ + bls 0x2cbffc │ │ │ │ vqdmulh.s d25, d9, d10 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x19da48 │ │ │ │ - bl 0x20ce94 │ │ │ │ + bl 0x19d970 │ │ │ │ + bl 0x20cdbc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2ba0 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [sl], {61} @ 0x3d │ │ │ │ - blt 0xfe4ca190 │ │ │ │ + blt 0xfe4ca0b8 │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x7892a0 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bge 0x7891c8 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2ef8 │ │ │ │ @ instruction: 0xf7fcfa7d │ │ │ │ strtmi fp, [r1], -ip, lsl #20 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf9aef7f9 │ │ │ │ + @ instruction: 0xf9aaf7f9 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdbge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d25, d9, d9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21dac4 │ │ │ │ + bl 0x21d9ec │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb27f0 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1649404 │ │ │ │ + bge 0x164932c │ │ │ │ stmdblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010620 │ │ │ │ @ instruction: 0xf5b3807a │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x462180fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf830f7f9 │ │ │ │ + @ instruction: 0xf828f7f9 │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19db08 │ │ │ │ + bl 0x19da30 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b10 │ │ │ │ @ instruction: 0xf7fcf8bd │ │ │ │ strteq fp, [r3], -r8, asr #19 │ │ │ │ strbhi pc, [r7], r0, lsl #2 @ │ │ │ │ movweq pc, #62030 @ 0xf24e @ │ │ │ │ cmnpeq lr, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @@ -192454,63 +192399,63 @@ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d8-d11}, [r4 :256], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strtmi r8, [r1], -pc, asr #4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xfffcf7f8 │ │ │ │ + @ instruction: 0xfff4f7f8 │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19db70 │ │ │ │ + bl 0x19da98 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2aa0 │ │ │ │ @ instruction: 0xf7fcf889 │ │ │ │ @ instruction: 0x4621b994 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8ecf7f9 │ │ │ │ - blcs 0x16829c │ │ │ │ + @ instruction: 0xf8e8f7f9 │ │ │ │ + blcs 0x1681c4 │ │ │ │ orrhi pc, lr, #67108864 @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf041838e │ │ │ │ - @ instruction: 0xf64a8349 │ │ │ │ - vmlal.s q8, d16, d1[6] │ │ │ │ + vcgt.s8 q12, q5, │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmibge r5!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - andmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ @ instruction: 0xf7fcf9d3 │ │ │ │ strtmi fp, [r1], -r2, ror #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x20a314 │ │ │ │ + blx 0x10a23c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8dcf7fb │ │ │ │ ldmdblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf887 │ │ │ │ @ instruction: 0xf7f8b948 │ │ │ │ - bls 0x30c310 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x30c220 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf94ef7fa │ │ │ │ ldmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addcs r0, r0, r2, lsr #17 │ │ │ │ @@ -192522,152 +192467,152 @@ │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @ instruction: 0xf5bc4381 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vqsub.s8 d8, d17, d31 │ │ │ │ @ instruction: 0xf1bc8144 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ strls r8, [r9, #-673] @ 0xfffffd5f │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0x230fd8 │ │ │ │ + bl 0x230f00 │ │ │ │ stmib sp, {r0, r1, r7, r8, r9}^ │ │ │ │ ldrtmi r2, [r0], -r6, lsl #2 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ ldccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ - blx 0x148a3be │ │ │ │ + blx 0x148a2e6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fcad50 │ │ │ │ @ instruction: 0x4621b972 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf934f7f9 │ │ │ │ + @ instruction: 0xf930f7f9 │ │ │ │ @ instruction: 0xf57c02e1 │ │ │ │ ldcvs 8, cr10, [r3, #-1004]! @ 0xfffffc14 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmiage lr!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vrshr.s64 d22, d17, #64 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fcfc31 │ │ │ │ stmdage r6, {r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8f2f7f9 │ │ │ │ + @ instruction: 0xf8f0f7f9 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmge r4, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ movwcs sl, #2255 @ 0x8cf │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - subsvs pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + rsbpl pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ ldc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ stmialt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - rsceq pc, r2, #15925248 @ 0xf30000 │ │ │ │ + rsceq pc, r2, #15663104 @ 0xef0000 │ │ │ │ ldmge sl!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmge r2!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ movwcs sl, #2221 @ 0x8ad │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - andvs pc, r1, #82837504 @ 0x4f00000 │ │ │ │ + andspl pc, r1, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - blx 0xffd0a486 │ │ │ │ + blx 0xffd0a3ae │ │ │ │ stmialt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldcvs 8, cr15, [r3, #-708]! @ 0xfffffd3c │ │ │ │ + ldcvs 8, cr15, [r3, #-700]! @ 0xfffffd44 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r1, r4, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmge lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vmov.i32 d22, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fcfbd1 │ │ │ │ stmdage r6, {r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf892f7f9 │ │ │ │ + @ instruction: 0xf890f7f9 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdage r4!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ movwcs sl, #2159 @ 0x86f │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - adcpl pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + adcsmi pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - blx 0xfed8a502 │ │ │ │ + blx 0xfed8a42a │ │ │ │ stmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fcff11 │ │ │ │ @ instruction: 0x4621b858 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 4, pc, cr8, cr8, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr14, cr8, {7} │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19de14 │ │ │ │ + bl 0x19dd3c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2ac0 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00a8f43c │ │ │ │ stmialt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf84ef7f9 │ │ │ │ + @ instruction: 0xf84cf7f9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcr2 7, 5, pc, cr8, cr10, {7} @ │ │ │ │ ldmdalt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - stmdbge r6, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fcff45 │ │ │ │ stmdage r6, {r1, r2, r5, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf854f7f9 │ │ │ │ + @ instruction: 0xf850f7f9 │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ ldcvs 8, cr10, [r3, #-108]! @ 0xffffff94 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r1, r4, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ + vmlal.s q10, d0, d1[4] │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fcfb51 │ │ │ │ ldcvs 8, cr11, [r3, #-16]! │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge r9, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @@ -192675,470 +192620,470 @@ │ │ │ │ @ instruction: 0xf3c4a984 │ │ │ │ ldrmi r4, [r9], r1, lsl #7 │ │ │ │ @ instruction: 0xf43b2b03 │ │ │ │ shsub8mi sl, r0, r1 │ │ │ │ mrc2 7, 2, pc, cr4, cr11, {7} │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0x4630a858 │ │ │ │ - @ instruction: 0xf922f016 │ │ │ │ + @ instruction: 0xf8ccf016 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ vmov.i16 q13, #194 @ 0x00c2 │ │ │ │ strteq r3, [r1], r2, asr #6 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcshi pc, lr, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r6, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ sbcshi pc, r6, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ @ instruction: 0xf04182d7 │ │ │ │ @ instruction: 0xf784819b │ │ │ │ - strmi pc, [r5], -r3, lsr #22 │ │ │ │ - cdp2 7, 6, cr15, cr4, cr3, {4} │ │ │ │ + strmi pc, [r5], -pc, lsl #23 │ │ │ │ + cdp2 7, 13, cr15, cr0, cr3, {4} │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1e9650 │ │ │ │ + bl 0x1e9578 │ │ │ │ @ instruction: 0xf7ea0449 │ │ │ │ - vpadd.i8 d31, d9, d7 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ - bl 0x10cb2c │ │ │ │ + vqdmulh.s d31, d9, d11 │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ + bl 0x10ca54 │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ ldrtmi r4, [r8], -fp, lsr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7d84630 │ │ │ │ - svcvs 0x00f3ff15 │ │ │ │ + svcvs 0x00f3ff05 │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ svcne 0x005aa81a │ │ │ │ cmpmi r3, r3, asr r2 │ │ │ │ @ instruction: 0xf7fc67f3 │ │ │ │ - bcs 0xfa6e8 │ │ │ │ + bcs 0xfa610 │ │ │ │ svcge 0x00a4f43b │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ vrecps.f32 d26, d25, d15 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ - bl 0x18d37c │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ + bl 0x18d2a4 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf802f7fb │ │ │ │ svclt 0x0091f7fb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - vceq.f32 , q13, │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vceq.f32 , q13, │ │ │ │ + vmlal.s q10, d16, d1[4] │ │ │ │ movwcs r0, #523 @ 0x20b │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xfff0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fba9f1 │ │ │ │ stmdbeq r3!, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ sbcseq r0, sl, r2, asr #32 │ │ │ │ @ instruction: 0xf0024021 │ │ │ │ stmdaeq r7!, {r3, r9}^ │ │ │ │ - b 0x149d310 │ │ │ │ + b 0x149d238 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf5b13003 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vand q4, q8, │ │ │ │ stmdbcs r0, {r1, r3, r4, r5, r7, r9, sl, pc} │ │ │ │ orrshi pc, r2, r1 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - blx 0xe0a724 │ │ │ │ + blx 0xe0a64c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbab1b │ │ │ │ andls fp, r9, #760 @ 0x2f8 │ │ │ │ cmppeq r5, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0xf64e920b │ │ │ │ - vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fbffb5 │ │ │ │ andls fp, r9, #68, 30 @ 0x110 │ │ │ │ movtvc pc, #5705 @ 0x1649 @ │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0xf64e920b │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fbffa7 │ │ │ │ andls fp, r9, #54, 30 @ 0xd8 │ │ │ │ mvneq pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0xf64e920b │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fbff99 │ │ │ │ @ instruction: 0xf44fbf28 │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ svcge 0x0020f47b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfebb │ │ │ │ qadd16mi fp, r1, r4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 0, pc, cr14, cr8, {7} │ │ │ │ + mrc2 7, 0, pc, cr10, cr8, {7} │ │ │ │ vqdmulh.s d25, d9, d9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e09c │ │ │ │ + bl 0x21dfc4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ @ instruction: 0xff6ef7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbadfa │ │ │ │ strtmi fp, [r1], -r6, ror #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [r4, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ mcr2 7, 4, pc, cr0, cr9, {7} @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae3b │ │ │ │ qsaxmi fp, r1, r4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ vqdmulh.s d25, d9, d9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e0f4 │ │ │ │ + bl 0x21e01c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1792 @ 0x700 │ │ │ │ @ instruction: 0xff42f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaf6c │ │ │ │ qasxmi fp, r1, sl │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ + mcr2 7, 3, pc, cr12, cr8, {7} @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r1, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [r5, #240]! @ 0xf0 │ │ │ │ vqdmulh.s d25, d9, d9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e140 │ │ │ │ + bl 0x21e068 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0017f47b │ │ │ │ ldcllt 7, cr15, [r7, #1008] @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mrrc2 7, 15, pc, r0, cr8 @ │ │ │ │ + mcrr2 7, 15, pc, r4, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff02f7fa │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaa71 │ │ │ │ strtmi fp, [r1], -r8, lsl #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 1, pc, cr14, cr8, {7} │ │ │ │ + mrc2 7, 1, pc, cr10, cr8, {7} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0078f43d │ │ │ │ vqdmulh.s d25, d9, d9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e1a4 │ │ │ │ + bl 0x21e0cc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb29d0 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr5, cr11, {3} @ │ │ │ │ svclt 0x006af7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-516]! @ 0xfffffdfc │ │ │ │ + ldcvs 13, cr15, [r3, #-500]! @ 0xfffffe0c │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfed09a08 │ │ │ │ + blge 0xfed09930 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x3377cc │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + blls 0x3376f4 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr15, cr11, {3} │ │ │ │ - bllt 0xfe80a938 │ │ │ │ + bllt 0xfe80a860 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-364]! @ 0xfffffe94 │ │ │ │ + ldcvs 13, cr15, [r3, #-348]! @ 0xfffffea4 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr13, {1} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x338334 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + blls 0x33825c │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2600f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr9, cr11, {3} │ │ │ │ mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff0af7f8 │ │ │ │ + @ instruction: 0xff06f7f8 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ stmdbge r6, {r0, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc49 │ │ │ │ @ instruction: 0x4621be1c │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_sxc, #4016 @ 0xfb0 │ │ │ │ + msreq CPSR_sxc, #3952 @ 0xf70 │ │ │ │ mrcge 5, 0, APSR_nzcv, cr2, cr11, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffd8a9b2 │ │ │ │ + blx 0xffd8a8da │ │ │ │ mcrlt 7, 0, pc, cr13, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - bls 0x30bad0 │ │ │ │ - bicvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ + bls 0x30b9d0 │ │ │ │ + orrpl pc, r8, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #244] @ 0xf4 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr15, cr11, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr6, cr13, {1} @ │ │ │ │ mcrlt 7, 2, pc, cr13, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 6, pc, cr0, cr8, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr12, cr8, {7} │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ stmdbge r6, {r0, r1, r2, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc23 │ │ │ │ stmdage r6, {r1, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - msreq CPSR_, #2832 @ 0xb10 │ │ │ │ + msreq CPSR_, #2768 @ 0xad0 │ │ │ │ stclge 5, cr15, [r8, #492] @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff40aa46 │ │ │ │ + blx 0xff40a96e │ │ │ │ stcllt 7, cr15, [r3, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 12, cr15, [r3, #-820]! @ 0xfffffccc │ │ │ │ + ldcvs 12, cr15, [r3, #-804]! @ 0xfffffcdc │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x004ef43b │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - blls 0x3387ac │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + blls 0x3386d4 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2259] @ 0x8d3 @ │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 0, pc, cr11, cr11, {3} @ │ │ │ │ svclt 0x003af7fb │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ @ instruction: 0x4621ad95 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ stclt 7, cr15, [r9, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ - blls 0x227fb0 │ │ │ │ + stc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + blls 0x227ed8 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff189be8 │ │ │ │ + blge 0xff189b10 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x3379f4 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + bls 0x33791c │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ ldc2l 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdadd0 │ │ │ │ strtmi fp, [r1], -pc, lsr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfee0ab12 │ │ │ │ + blx 0xfec0aa3a │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ @ instruction: 0x46300333 │ │ │ │ stmdbge r6, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ @ instruction: 0xf7fbfc3d │ │ │ │ strtmi fp, [r1], -r8, asr #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r2, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stcge 4, cr15, [r1], {61} @ 0x3d │ │ │ │ vqdmulh.s d25, d9, d9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e44c │ │ │ │ + bl 0x21e374 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r1, #492] @ 0x1ec │ │ │ │ - bllt 0xffdcab94 │ │ │ │ + bllt 0xffdcaabc │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r5], -r0 @ │ │ │ │ @ instruction: 0xf57b00e5 │ │ │ │ @ instruction: 0x4621ad1b │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff00ab9e │ │ │ │ + blx 0xfee8aac6 │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19e48c │ │ │ │ + bl 0x19e3b4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f929c0 │ │ │ │ @ instruction: 0xf7fbfd1d │ │ │ │ strtmi fp, [r1], -r6, lsl #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ ldcllt 7, cr15, [r9], #1004 @ 0x3ec │ │ │ │ - stc2 1, cr15, [r0, #920] @ 0x398 │ │ │ │ + stc2l 1, cr15, [ip, #-920] @ 0xfffffc68 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc29 │ │ │ │ strtmi fp, [r1], -sl, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ + stc2 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe68ac12 │ │ │ │ + blx 0xfe68ab3a │ │ │ │ ldcllt 7, cr15, [sp], {251} @ 0xfb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfbad │ │ │ │ @ instruction: 0x4621bcd0 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r8, #-992] @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff98ac46 │ │ │ │ + blx 0xff98ab6e │ │ │ │ stcllt 7, cr15, [r3], {251} @ 0xfb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb93 │ │ │ │ @ instruction: 0x4621bcb6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0x200ac68 │ │ │ │ + blx 0x1d8ab90 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37634 @ 0x9302 │ │ │ │ ldc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ movwcs sl, #11538 @ 0x2d12 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x30c390 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + blls 0x30c2b0 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ssatcs pc, #17, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe449dbc │ │ │ │ + blge 0xfe449ce4 │ │ │ │ ldcllt 7, cr15, [r7], #1004 @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc05 │ │ │ │ @ instruction: 0x4621bc7e │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb91 │ │ │ │ @ instruction: 0x4621bc72 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfea0ad02 │ │ │ │ + blx 0xfea0ac2a │ │ │ │ stcllt 7, cr15, [r5], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ + stc2 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff48ad18 │ │ │ │ + blx 0xff48ac40 │ │ │ │ mrrclt 7, 15, pc, r9, cr11 @ │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ addmi r0, r2, #2 │ │ │ │ stmge sp, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ @@ -193146,465 +193091,465 @@ │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xff5cf7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fba87e │ │ │ │ strtmi fp, [r1], -lr, lsr #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffc8ad60 │ │ │ │ + blx 0xffc8ac88 │ │ │ │ ldclt 7, cr15, [r5], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ - stc2l 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe88ad78 │ │ │ │ + blx 0xfe88aca0 │ │ │ │ stclt 7, cr15, [r9], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdacs r0, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r5], {123} @ 0x7b │ │ │ │ strtmi r2, [r1], -r2, lsl #6 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ vqdmulh.s d25, d9, d8 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ - bl 0x20e29c │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ + bl 0x20e1c4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1872 @ 0x750 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [r6, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac7f │ │ │ │ strtmi fp, [r1], -sl, ror #24 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - vpmin.s8 d31, d25, d27 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ - bls 0x2cdad0 │ │ │ │ + vpmin.s8 d31, d25, d21 │ │ │ │ + vqdmlal.s q10, d0, d0[2] │ │ │ │ + bls 0x2cd9f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ ldc2 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vfma.f32 q13, , q2 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ @ instruction: 0xf7ff0533 │ │ │ │ stmdage r6, {r0, r1, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_, #12032 @ 0x2f00 │ │ │ │ - blge 0xff70a420 │ │ │ │ + msreq CPSR_, #11008 @ 0x2b00 │ │ │ │ + blge 0xff70a348 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf978f7fa │ │ │ │ - bllt 0xff5cae2c │ │ │ │ + bllt 0xff5cad54 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ stmdacs r0, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1349f54 │ │ │ │ + blge 0x1349e7c │ │ │ │ stclt 7, cr15, [sp], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffb9 │ │ │ │ @ instruction: 0x4621bbb4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff98ae6e │ │ │ │ + blx 0xff88ad96 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff8cf7f9 │ │ │ │ - bllt 0xfeacae84 │ │ │ │ + bllt 0xfeacadac │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffdf │ │ │ │ @ instruction: 0x4621bb9a │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff30aea2 │ │ │ │ + blx 0xff20adca │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffb2f7f9 │ │ │ │ - bllt 0xfe44aeb8 │ │ │ │ + bllt 0xfe44ade0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff78aeba │ │ │ │ + blx 0xff68ade2 │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ stmdbge r6, {r0, r1, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbff63 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_, #207872 @ 0x32c00 │ │ │ │ - blge 0x1e0a4e8 │ │ │ │ + msreq CPSR_, #203776 @ 0x31c00 │ │ │ │ + blge 0x1e0a410 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffd4f7f9 │ │ │ │ - bllt 0x1ccaef4 │ │ │ │ + bllt 0x1ccae1c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffe7 │ │ │ │ strtmi fp, [r1], -r2, ror #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe50af12 │ │ │ │ + blx 0xfe40ae3a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffbaf7f9 │ │ │ │ - bllt 0x164af28 │ │ │ │ + bllt 0x164ae50 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ stmdacs r0, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff3ca050 │ │ │ │ - bllt 0xfeccaf4c │ │ │ │ + bge 0xff3c9f78 │ │ │ │ + bllt 0xfeccae74 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - blls 0x34be24 │ │ │ │ + blls 0x34bd3c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x24b470 │ │ │ │ + blls 0x24b398 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab9b │ │ │ │ vpadd.i8 d27, d26, d12 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s q10, d16, d1[4] │ │ │ │ movwcs r0, #523 @ 0x20b │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe68af82 │ │ │ │ + blx 0xfe68aeaa │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbacd5 │ │ │ │ strtmi fp, [r1], -lr, lsl #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf98cf7f8 │ │ │ │ + @ instruction: 0xf986f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xff80afa0 │ │ │ │ + blx 0xff80aec8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbabd5 │ │ │ │ @ instruction: 0x4621bb7c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf97af7f8 │ │ │ │ + @ instruction: 0xf974f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0x200afc4 │ │ │ │ + blx 0x200aeec │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaa51 │ │ │ │ @ instruction: 0xf404bb6a │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -sl, lsr #11 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf94af7f8 │ │ │ │ + @ instruction: 0xf942f7f8 │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19e8d4 │ │ │ │ + bl 0x19e7fc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92ab0 │ │ │ │ @ instruction: 0xf7fbf9d7 │ │ │ │ strtmi fp, [r1], -r2, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x50b012 │ │ │ │ + blx 0x40af3a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffdaf7f9 │ │ │ │ - blt 0xff64b028 │ │ │ │ + blt 0xff64af50 │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r2, r6, r9, pc}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d9, d11 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ andls r0, r8, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ ldc2l 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae7f │ │ │ │ @ instruction: 0xf5b3bb1c │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -ip, ror #9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8fef7f8 │ │ │ │ + @ instruction: 0xf8f6f7f8 │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19e96c │ │ │ │ + bl 0x19e894 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b50 │ │ │ │ @ instruction: 0xf7fbf98b │ │ │ │ @ instruction: 0x4621ba96 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_c, #929792 @ 0xe3000 │ │ │ │ - bge 0xfe40a6b8 │ │ │ │ + msreq CPSR_c, #913408 @ 0xdf000 │ │ │ │ + bge 0xfe40a5e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff6cf7f9 │ │ │ │ - blt 0xfe2cb0c4 │ │ │ │ + blt 0xfe2cafec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff60b0c4 │ │ │ │ + blx 0xff50afec │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe9d │ │ │ │ @ instruction: 0x4621ba78 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_xc, #806912 @ 0xc5000 │ │ │ │ - bge 0x1c8a6f4 │ │ │ │ + msreq CPSR_xc, #790528 @ 0xc1000 │ │ │ │ + bge 0x1c8a61c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff8ef7f9 │ │ │ │ - blt 0x1b4b100 │ │ │ │ + blt 0x1b4b028 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffa1 │ │ │ │ @ instruction: 0x4621ba5c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe38b11c │ │ │ │ + blx 0xfe28b044 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff74f7f9 │ │ │ │ - blt 0x14cb134 │ │ │ │ + blt 0x14cb05c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - fldmdbxvs r2!, {d15-d50} @ Deprecated │ │ │ │ + fldmdbxvs r2!, {d15-d48} @ Deprecated │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs r2, {r1, r2, r5, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - bge 0xfe94a268 │ │ │ │ - adceq pc, r9, #68157440 @ 0x4100000 │ │ │ │ + bge 0xfe94a190 │ │ │ │ + adcsvc pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0x120b16a │ │ │ │ + blx 0x120b092 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdaa9a │ │ │ │ @ instruction: 0x4621ba94 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfed8b17c │ │ │ │ + blx 0xfec8b0a4 │ │ │ │ strtmi lr, [r1], -r7, ror #13 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfe48b18c │ │ │ │ + blx 0xfe38b0b4 │ │ │ │ stmdbge r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ movwls r4, #22064 @ 0x5630 │ │ │ │ @ instruction: 0xfffaf7f9 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldmge sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0x204b1b0 │ │ │ │ + blt 0x204b0d8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - @ instruction: 0xe7ebfa97 │ │ │ │ + @ instruction: 0xe7ebfa93 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfec1 │ │ │ │ @ instruction: 0x4621b9fc │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xb8b1dc │ │ │ │ + blx 0xa8b104 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mrc2 7, 4, pc, cr4, cr9, {7} │ │ │ │ stmiblt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x13ca414 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + bge 0x13ca33c │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ svclt 0x008af7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - vldmdbvs r2!, {s30-s240} │ │ │ │ + vldmdbvs r2!, {s30-s236} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs r2, {r0, r4, r5, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ stmiage ip!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - rsbmi pc, r5, #268435460 @ 0x10000004 │ │ │ │ + rsbscc pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0xff48b254 │ │ │ │ + blx 0xff48b17c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fcaa24 │ │ │ │ @ instruction: 0x4621b89f │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_x, #12288 @ 0x3000 │ │ │ │ + msreq CPSR_x, #4177920 @ 0x3fc000 │ │ │ │ stmibge ip!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcr2 7, 2, pc, cr12, cr9, {7} @ │ │ │ │ stmiblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf864f7f8 │ │ │ │ - cmnppl r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + @ instruction: 0xf85ef7f8 │ │ │ │ + teqpmi r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf856f7f8 │ │ │ │ - cmpppl r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + @ instruction: 0xf850f7f8 │ │ │ │ + tstpmi r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldcllt 7, cr15, [fp, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe63 │ │ │ │ @ instruction: 0x4621b97e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff44f7f7 │ │ │ │ + @ instruction: 0xff3af7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37633 @ 0x9301 │ │ │ │ - blx 0xfe78b2ec │ │ │ │ + blx 0xfe78b214 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vmul.i8 q13, , q5 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf5b3be40 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ @ instruction: 0x462183b6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xffb6f7f7 │ │ │ │ + @ instruction: 0xffaef7f7 │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19ebfc │ │ │ │ + bl 0x19eb24 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ @ instruction: 0xf7fbf843 │ │ │ │ strtmi fp, [r1], -lr, asr #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8a6f7f8 │ │ │ │ + @ instruction: 0xf8a2f7f8 │ │ │ │ @ instruction: 0xf64a230d │ │ │ │ - vrshr.s64 d20, d17, #64 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ rscsvs r0, r3, fp, lsl #4 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7faa906 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r5], #-240 @ 0xffffff10 │ │ │ │ stmiblt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfeef │ │ │ │ strtmi fp, [r1], -sl, lsr #18 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8550a │ │ │ │ - stmdbge r6, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfec3 │ │ │ │ @ instruction: 0x4621b91e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf876f7f8 │ │ │ │ - addseq pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0xf872f7f8 │ │ │ │ + adcvc pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0043f43d │ │ │ │ ldmdblt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe81 │ │ │ │ @ instruction: 0x4621b8fc │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf92af7f8 │ │ │ │ + @ instruction: 0xf926f7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ stmialt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf93cf7f8 │ │ │ │ + @ instruction: 0xf938f7f8 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ stmdbge r6, {r0, r2, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe45 │ │ │ │ strtmi fp, [r1], -r0, ror #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff4af7f7 │ │ │ │ + @ instruction: 0xff44f7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0xf880f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaef2 │ │ │ │ stmdage r6, {r1, r3, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - @ instruction: 0x6d33f9c9 │ │ │ │ + @ instruction: 0x6d33f9c5 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [fp, #-248]! @ 0xffffff08 │ │ │ │ - subcc pc, r9, #68157440 @ 0x4100000 │ │ │ │ + subscs pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf9c4f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea91a │ │ │ │ @ instruction: 0xf04fbd5e │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ @@ -193612,515 +193557,515 @@ │ │ │ │ stclge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r6, {r0, r1, r2, ip, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r3, [r9, #-517] @ 0xfffffdfb │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fa9208 │ │ │ │ - blls 0x24c36c │ │ │ │ + blls 0x24c294 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vst2.8 {d10,d12}, [r4], r0 │ │ │ │ @ instruction: 0xf5b202e4 │ │ │ │ @ instruction: 0xf47d0fc4 │ │ │ │ sbcseq sl, fp, fp, asr ip │ │ │ │ andeq pc, r7, #7 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d9, d11 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ andls r0, r8, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - blx 0xfee0b4ec │ │ │ │ + blx 0xfee0b414 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac3b │ │ │ │ stmdage r6, {r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - @ instruction: 0x6d33f967 │ │ │ │ + @ instruction: 0x6d33f963 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [r2, #248]! @ 0xf8 │ │ │ │ - andvc pc, r5, #268435460 @ 0x10000004 │ │ │ │ + andsvs pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf962f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea8b8 │ │ │ │ @ instruction: 0x4621bdd5 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf95ef7f8 │ │ │ │ + @ instruction: 0xf95cf7f8 │ │ │ │ vqdmulh.s d25, d9, d8 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ - bl 0x20ea38 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ + bl 0x20e960 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ strtmi fp, [r1], -r3, lsr #23 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf94cf7f8 │ │ │ │ + @ instruction: 0xf94af7f8 │ │ │ │ vqdmulh.s d25, d9, d8 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ - bl 0x20ea5c │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ + bl 0x20e984 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2690 │ │ │ │ stmdage r6, {r0, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 5, pc, cr6, cr7, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr0, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x004cf43d │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x2f92e0 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x2f9208 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b79e8 │ │ │ │ + bl 0x1b7910 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92950 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ stmdage pc!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ svclt 0x0036f7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ ldmdalt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfea0b608 │ │ │ │ + blx 0xfea0b530 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbac1a │ │ │ │ strmi fp, [r4, #2122] @ 0x84a │ │ │ │ ldcge 4, cr15, [pc], {123} @ 0x7b │ │ │ │ vrshl.s8 d25, d9, d9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ movwls r0, #34099 @ 0x8533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sp], {59} @ 0x3b │ │ │ │ stmdalt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - mcr2 7, 4, pc, cr0, cr7, {7} @ │ │ │ │ - msrpl SPSR_f, #-1879048188 @ 0x90000004 │ │ │ │ + mrc2 7, 3, pc, cr10, cr7, {7} │ │ │ │ + msrmi CPSR_f, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bllt 0xff1cb678 │ │ │ │ + bllt 0xff1cb5a0 │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfe98b67c │ │ │ │ + blx 0xfe98b5a4 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbabe0 │ │ │ │ stmdage r6, {r4, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 1, pc, cr4, cr7, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr14, cr7, {7} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfef8a7b4 │ │ │ │ + blge 0xfef8a6dc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2f859c │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x2f84c4 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7aec │ │ │ │ + bl 0x1b7a14 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f828f0 │ │ │ │ stmdacs r0, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00edf47a │ │ │ │ - bllt 0xfea0b6e0 │ │ │ │ + bllt 0xfea0b608 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x30b944 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + blls 0x30b864 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2740f8d3 │ │ │ │ - bllt 0x1a4b708 │ │ │ │ + bllt 0x1a4b630 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x30b920 │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + blls 0x30b840 │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2730f8d3 │ │ │ │ - bllt 0x15cb72c │ │ │ │ + bllt 0x15cb654 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #248]! @ 0xf8 │ │ │ │ svclt 0x00b5f7fa │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - ldcvs 13, cr15, [r3, #-804]! @ 0xfffffcdc │ │ │ │ + ldcvs 13, cr15, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [sp, #-244] @ 0xffffff0c │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff3ef7f8 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7fdaf92 │ │ │ │ stmdage r6, {r2, r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ + ldc2 7, cr15, [lr, #988] @ 0x3dc │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xbca8ac │ │ │ │ + bge 0xbca7d4 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x2f8060 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x2f7f88 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7bec │ │ │ │ + bl 0x1b7b14 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82910 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x006df47a │ │ │ │ - blt 0x64b7d8 │ │ │ │ + blt 0x64b700 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - ldcvs 13, cr15, [r3, #-508]! @ 0xfffffe04 │ │ │ │ + ldcvs 13, cr15, [r3, #-484]! @ 0xfffffe1c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r6, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xffd4a908 │ │ │ │ + bge 0xffd4a830 │ │ │ │ vpmax.s8 d25, d9, d8 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 7, pc, cr4, cr8, {7} │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7feaf48 │ │ │ │ stmdage r6, {r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ + ldc2l 7, cr15, [r4, #-988] @ 0xfffffc24 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - bls 0x2f7ef8 │ │ │ │ - movwmi pc, #33353 @ 0x8249 @ │ │ │ │ + bls 0x2f7e20 │ │ │ │ + biccs pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7c80 │ │ │ │ + bl 0x1b7ba8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0023f47a │ │ │ │ ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ andcs r6, r1, #972 @ 0x3cc │ │ │ │ addcs pc, r0, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xede70 │ │ │ │ + blcs 0xedd98 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0005f43a │ │ │ │ vnmla.f32 s8, s27, s16 │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf64d6812 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldmdavs fp, {r1, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - stc2l 7, cr15, [sl], #524 @ 0x20c │ │ │ │ + ldc2l 7, cr15, [r6, #-524] @ 0xfffffdf4 │ │ │ │ andcs r6, sp, #972 @ 0x3cc │ │ │ │ - blcs 0xe5cac │ │ │ │ + blcs 0xe5bd4 │ │ │ │ mcrge 4, 7, pc, cr11, cr10, {1} @ │ │ │ │ mcrlt 7, 6, pc, cr15, cr14, {7} @ │ │ │ │ vrshl.s8 d25, d9, d9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ movwls r0, #34099 @ 0x8533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c08 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfeccaa04 │ │ │ │ + bge 0xfecca92c │ │ │ │ mrclt 7, 6, APSR_nzcv, cr1, cr10, {7} │ │ │ │ vrshl.s8 d25, d9, d9 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ movwls r0, #34099 @ 0x8533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c28 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe6caa34 │ │ │ │ + bge 0xfe6ca95c │ │ │ │ mrclt 7, 5, APSR_nzcv, cr9, cr10, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ - bicpl pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ + stc2 7, cr15, [r4, #-988] @ 0xfffffc24 │ │ │ │ + orrmi pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0x144b964 │ │ │ │ - blcs 0x11c57c │ │ │ │ - blge 0x3cb36c │ │ │ │ - blx 0x30b952 │ │ │ │ + blt 0x144b88c │ │ │ │ + blcs 0x11c4a4 │ │ │ │ + blge 0x3cb294 │ │ │ │ + blx 0xb878 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r7, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0050ce5 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ tstmi r5, #536870916 @ 0x20000004 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r7], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf43e2d00 │ │ │ │ svcvs 0x00f3ac74 │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ - blcs 0x155ba8 │ │ │ │ + blcs 0x155ad0 │ │ │ │ rschi pc, r1, r0, lsl #6 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ ldrtmi r8, [r0], -r2, ror #1 │ │ │ │ - @ instruction: 0xff50f014 │ │ │ │ + mrc2 0, 7, pc, cr10, cr4, {0} │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ ldrtmi sl, [r0], -r0, lsl #29 │ │ │ │ @ instruction: 0xf7f74629 │ │ │ │ - svcvs 0x00f0fb1b │ │ │ │ + svcvs 0x00f0fb0f │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ @ instruction: 0xf1a0ae78 │ │ │ │ @ instruction: 0xf1dc0c05 │ │ │ │ - bl 0x10cd9d8 │ │ │ │ + bl 0x10cd900 │ │ │ │ ldrbvs r0, [r0, ip]! │ │ │ │ @ instruction: 0xf7830100 │ │ │ │ - andcs pc, r4, #1327104 @ 0x144000 │ │ │ │ + andcs pc, r4, #3096576 @ 0x2f4000 │ │ │ │ tstpvc ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [sl], #-860 @ 0xfffffca4 │ │ │ │ + stc2l 7, cr15, [sl], #-860 @ 0xfffffca4 │ │ │ │ mcrlt 7, 3, pc, cr7, cr10, {7} @ │ │ │ │ - blcs 0x11c604 │ │ │ │ - @ instruction: 0xf64ad8bc │ │ │ │ - vrshr.s64 d16, d1, #64 │ │ │ │ + blcs 0x11c52c │ │ │ │ + vtst.8 d29, d26, d28 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ movwcs r0, #523 @ 0x20b │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mrc2 7, 2, pc, cr14, cr9, {7} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faac73 │ │ │ │ @ instruction: 0x4621be56 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 2, pc, cr4, cr7, {7} │ │ │ │ + mrc2 7, 2, pc, cr0, cr7, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ stmdacs r0, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1a8ab28 │ │ │ │ + blge 0x1a8aa50 │ │ │ │ mcrlt 7, 2, pc, cr5, cr10, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - ubfx pc, pc, #28, #14 │ │ │ │ + ubfx pc, fp, #28, #14 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0xf886f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa98f │ │ │ │ strtmi fp, [r1], -ip, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2 7, cr15, [sl], #-988 @ 0xfffffc24 │ │ │ │ + stc2 7, cr15, [r4], #-988 @ 0xfffffc24 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ stc2 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab04 │ │ │ │ @ instruction: 0x4621be1a │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [r8], {247} @ 0xf7 │ │ │ │ + ldc2 7, cr15, [r2], {247} @ 0xf7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ stc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faac3a │ │ │ │ strtmi fp, [r1], -r8, lsl #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 0, pc, cr6, cr7, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr2, cr7, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10cabc4 │ │ │ │ + bge 0x10caaec │ │ │ │ ldcllt 7, cr15, [r7, #1000]! @ 0x3e8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - @ instruction: 0xe7edfe11 │ │ │ │ + strb pc, [sp, sp, lsl #28]! @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f7950b │ │ │ │ - blls 0x30d54c │ │ │ │ - strmi pc, [r8, #-585] @ 0xfffffdb7 │ │ │ │ + blls 0x30d46c │ │ │ │ + strbcs pc, [r8, #585] @ 0x249 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2770f8d3 │ │ │ │ - blt 0x114bafc │ │ │ │ + blt 0x114ba24 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0xf85ef7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa929 │ │ │ │ strtmi fp, [r1], -ip, asr #27 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - mrc2 7, 3, pc, cr4, cr7, {7} │ │ │ │ + mrc2 7, 3, pc, cr2, cr7, {7} │ │ │ │ vqdmulh.s d25, d9, d8 │ │ │ │ - vabal.s8 q10, d0, d8 │ │ │ │ - bl 0x20f00c │ │ │ │ + vmls.f d18, d16, d0[2] │ │ │ │ + bl 0x20ef34 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe26d0 │ │ │ │ @ instruction: 0x4621baf7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfef0bb36 │ │ │ │ + blx 0xfed8ba5e │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ ldc2l 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faaa46 │ │ │ │ - blcc 0x1fd210 │ │ │ │ + blcc 0x1fd138 │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf1e │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r2], #-876 @ 0xfffffc94 │ │ │ │ + stc2l 7, cr15, [r2], #-876 @ 0xfffffc94 │ │ │ │ ldclt 7, cr15, [fp, #1000] @ 0x3e8 │ │ │ │ - blcs 0x11c79c │ │ │ │ + blcs 0x11c6c4 │ │ │ │ mcrge 6, 4, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf782e7f1 │ │ │ │ - @ instruction: 0xf008fbbb │ │ │ │ + @ instruction: 0xf008fc27 │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xff28bb02 │ │ │ │ + blx 0xfee8ba2a │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ strtmi r1, [r0], -r9, ror #24 │ │ │ │ - cdp2 7, 8, cr15, cr14, cr7, {7} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr7, {7} │ │ │ │ stclt 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ - blx 0xfeb8b9c2 │ │ │ │ + ldc2 7, cr15, [r6], {130} @ 0x82 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d74630 │ │ │ │ - stmdals r5, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e74629 │ │ │ │ - @ instruction: 0xf7fafe7d │ │ │ │ + @ instruction: 0xf7fafe71 │ │ │ │ svclt 0x0000bd68 │ │ │ │ - addeq r2, r4, r2, lsr #13 │ │ │ │ + addeq r2, r4, sl, ror r7 │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ mcrge 6, 6, pc, cr6, cr15, {1} @ │ │ │ │ - blx 0xfe58b9f2 │ │ │ │ + blx 0x8b91a │ │ │ │ strmi r4, [r5], -r2, asr #12 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d7462f │ │ │ │ - @ instruction: 0xf7fefb9d │ │ │ │ + @ instruction: 0xf7fefb8d │ │ │ │ svclt 0x0000bd26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - stc2 7, cr15, [lr, #924] @ 0x39c │ │ │ │ + stc2 7, cr15, [r2, #924] @ 0x39c │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - stc2 7, cr15, [sl, #924] @ 0x39c │ │ │ │ + ldc2l 7, cr15, [lr, #-924]! @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r6, #924] @ 0x39c │ │ │ │ + ldc2l 7, cr15, [sl, #-924]! @ 0xfffffc64 │ │ │ │ @ instruction: 0xf8d54603 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ lsllt r1, r0, #1 │ │ │ │ stmdavs r1!, {r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmib r4, {r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf010c201 │ │ │ │ - b 0x114dc88 │ │ │ │ + b 0x114dbb0 │ │ │ │ tstle r4, ip, lsl #4 │ │ │ │ @ instruction: 0x0c01ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ movwmi sp, #41221 @ 0xa105 │ │ │ │ andmi r6, sl, #14745600 @ 0xe10000 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r5, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462883f0 │ │ │ │ @ instruction: 0xf0149303 │ │ │ │ - blls 0x1cd42c │ │ │ │ + blls 0x1cd1fc │ │ │ │ stmdbvs r0!, {r3, r5, r8, ip, sp, pc} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ strvs lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -194131,32 +194076,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r4, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [r6, #-924]! @ 0xfffffc64 │ │ │ │ + stc2 7, cr15, [sl, #-924]! @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - ldc2 7, cr15, [r2, #-924]! @ 0xfffffc64 │ │ │ │ + stc2 7, cr15, [r6, #-924]! @ 0xfffffc64 │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ mvnslt r1, r0, lsl #1 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ ldrle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ - blcs 0x1a808c │ │ │ │ + blcs 0x1a7fb4 │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ andmi r6, fp, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ @ instruction: 0xf0149203 │ │ │ │ - bls 0x1cd39c │ │ │ │ + bls 0x1cd16c │ │ │ │ stmiavs r0!, {r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r3], -r1, asr #12 │ │ │ │ ldrmi r9, [r8, r0, lsl #12]! │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -194172,17 +194117,17 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r6, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [r4], #924 @ 0x39c │ │ │ │ + ldc2l 7, cr15, [r8], {231} @ 0xe7 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r0], #924 @ 0x39c │ │ │ │ + ldc2l 7, cr15, [r4], {231} @ 0xe7 │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ cmnlt r8, r0, lsl #1 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ @@ -194192,3611 +194137,3611 @@ │ │ │ │ andle r2, r9, r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andls r4, r5, #40, 12 @ 0x2800000 │ │ │ │ - stc2l 0, cr15, [r8, #-80] @ 0xffffffb0 │ │ │ │ + ldc2l 0, cr15, [r2], #80 @ 0x50 │ │ │ │ cmplt r0, r5, lsl #20 │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ ldmib r4, {r0, r6, r9, sl, lr}^ │ │ │ │ movwls r3, #3 │ │ │ │ movwls r1, #6107 @ 0x17db │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec24ffc │ │ │ │ + bl 0xfec24f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-6 │ │ │ │ - mcr2 7, 6, pc, cr2, cr12, {4} @ │ │ │ │ + @ instruction: 0xff2ef79c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec25034 │ │ │ │ + bl 0xfec24f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-14 │ │ │ │ - mcr2 7, 5, pc, cr6, cr12, {4} @ │ │ │ │ + @ instruction: 0xff12f79c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2506c │ │ │ │ + bl 0xfec24f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-3 │ │ │ │ - mcr2 7, 4, pc, cr10, cr12, {4} @ │ │ │ │ + mrc2 7, 7, pc, cr6, cr12, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec250a4 │ │ │ │ + bl 0xfec24fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-11 │ │ │ │ - mcr2 7, 3, pc, cr14, cr12, {4} @ │ │ │ │ + mrc2 7, 6, pc, cr10, cr12, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec250dc │ │ │ │ + bl 0xfec25004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-8 │ │ │ │ - mrc2 7, 2, pc, cr2, cr12, {4} │ │ │ │ + mrc2 7, 5, pc, cr14, cr12, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25114 │ │ │ │ + bl 0xfec2503c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - @ instruction: 0xf2c01cd1 │ │ │ │ - blls 0x290f5c │ │ │ │ + @ instruction: 0xf2c00cf9 │ │ │ │ + blls 0x290e84 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27df4c │ │ │ │ - @ instruction: 0xff8ef798 │ │ │ │ + blls 0x27de74 │ │ │ │ + @ instruction: 0xfffaf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2515c │ │ │ │ + bl 0xfec25084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmull.s8 q9, d0, d25 │ │ │ │ - blls 0x290fa4 │ │ │ │ + vmov.i32 , #511 @ 0x000001ff │ │ │ │ + blls 0x290ecc │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27df94 │ │ │ │ - @ instruction: 0xff6af798 │ │ │ │ + blls 0x27debc │ │ │ │ + @ instruction: 0xffd6f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec251a4 │ │ │ │ + bl 0xfec250cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmull.s8 q9, d16, d1 │ │ │ │ - blls 0x290fec │ │ │ │ + vmull.s8 , d16, d25 │ │ │ │ + blls 0x290f14 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27dfdc │ │ │ │ - @ instruction: 0xff46f798 │ │ │ │ + blls 0x27df04 │ │ │ │ + @ instruction: 0xffb2f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec251ec │ │ │ │ + bl 0xfec25114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - @ instruction: 0xf2c02cd9 │ │ │ │ - blls 0x291034 │ │ │ │ + vmull.s8 q9, d0, d1 │ │ │ │ + blls 0x290f5c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e024 │ │ │ │ - @ instruction: 0xff22f798 │ │ │ │ + blls 0x27df4c │ │ │ │ + @ instruction: 0xff8ef798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25234 │ │ │ │ + bl 0xfec2515c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmvn.i32 d19, #511 @ 0x000001ff │ │ │ │ - blls 0x29107c │ │ │ │ + vmov.i32 q9, #2559 @ 0x000009ff │ │ │ │ + blls 0x290fa4 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e06c │ │ │ │ - mrc2 7, 7, pc, cr14, cr8, {4} │ │ │ │ + blls 0x27df94 │ │ │ │ + @ instruction: 0xff6af798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2527c │ │ │ │ + bl 0xfec251a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmull.s8 , d16, d9 │ │ │ │ - blls 0x2910c4 │ │ │ │ + @ instruction: 0xf2c02cb1 │ │ │ │ + blls 0x290fec │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e0b4 │ │ │ │ - mrc2 7, 6, pc, cr10, cr8, {4} │ │ │ │ + blls 0x27dfdc │ │ │ │ + @ instruction: 0xff46f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec252c4 │ │ │ │ + bl 0xfec251ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vqdmulh.s d19, d16, d1[4] │ │ │ │ - blls 0x29110c │ │ │ │ + vmull.s8 , d0, d9 │ │ │ │ + blls 0x291034 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e0fc │ │ │ │ - mrc2 7, 5, pc, cr6, cr8, {4} │ │ │ │ + blls 0x27e024 │ │ │ │ + @ instruction: 0xff22f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2530c │ │ │ │ + bl 0xfec25234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmvn.i32 d20, #2559 @ 0x000009ff │ │ │ │ - blls 0x291154 │ │ │ │ + vqdmulh.s d19, d0, d1[4] │ │ │ │ + blls 0x29107c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e144 │ │ │ │ - mrc2 7, 4, pc, cr2, cr8, {4} │ │ │ │ + blls 0x27e06c │ │ │ │ + mrc2 7, 7, pc, cr14, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec25354 │ │ │ │ + bl 0xfec2527c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcmi 2, cr15, [r1], {78} @ 0x4e │ │ │ │ + ldccc 2, cr15, [r9], #312 @ 0x138 │ │ │ │ stceq 2, cr15, [ip], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf798c008 │ │ │ │ - andlt pc, r4, r1, ror lr @ │ │ │ │ + ldrdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec25398 │ │ │ │ + bl 0xfec252c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclmi 2, cr15, [r9], #312 @ 0x138 │ │ │ │ + ldcmi 2, cr15, [r1], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [ip], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf798c008 │ │ │ │ - andlt pc, r4, pc, asr #28 │ │ │ │ + @ instruction: 0xb004febb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec253dc │ │ │ │ + bl 0xfec25304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe228 │ │ │ │ + bl 0x3fe150 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_fiq, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6a10 │ │ │ │ + bl 0x3d6938 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8bcf783 │ │ │ │ + @ instruction: 0xf928f783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, ror sp │ │ │ │ + addeq r1, r4, r0, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25434 │ │ │ │ + bl 0xfec2535c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe280 │ │ │ │ + bl 0x3fe1a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a4f240 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6a68 │ │ │ │ + bl 0x3d6990 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf890f783 │ │ │ │ + @ instruction: 0xf8fcf783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsr #26 │ │ │ │ + strdeq r1, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2548c │ │ │ │ + bl 0xfec253b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe2d8 │ │ │ │ + bl 0x3fe200 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_usr, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6ac0 │ │ │ │ + bl 0x3d69e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf864f783 │ │ │ │ + @ instruction: 0xf8d0f783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, asr #25 │ │ │ │ + addeq r1, r4, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec254e4 │ │ │ │ + bl 0xfec2540c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe330 │ │ │ │ + bl 0x3fe258 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41acf240 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6b18 │ │ │ │ + bl 0x3d6a40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf838f783 │ │ │ │ + @ instruction: 0xf8a4f783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, ror ip │ │ │ │ + addeq r1, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2553c │ │ │ │ + bl 0xfec25464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe388 │ │ │ │ + bl 0x3fe2b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r4, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6b70 │ │ │ │ + bl 0x3d6a98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf80cf783 │ │ │ │ + @ instruction: 0xf878f783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsl ip │ │ │ │ + strdeq r1, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25594 │ │ │ │ + bl 0xfec254bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe3e0 │ │ │ │ + bl 0x3fe308 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6bc8 │ │ │ │ + bl 0x3d6af0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe0f782 │ │ │ │ + @ instruction: 0xf84cf783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, asr #23 │ │ │ │ + umulleq r1, r4, r8, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec255ec │ │ │ │ + bl 0xfec25514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe438 │ │ │ │ + bl 0x3fe360 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6c20 │ │ │ │ + bl 0x3d6b48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb4f782 │ │ │ │ + @ instruction: 0xf820f783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, ror #22 │ │ │ │ + addeq r1, r4, r0, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25644 │ │ │ │ + bl 0xfec2556c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe490 │ │ │ │ + bl 0x3fe3b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6c78 │ │ │ │ + bl 0x3d6ba0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff88f782 │ │ │ │ + @ instruction: 0xfff4f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsl fp │ │ │ │ + addeq r1, r4, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2569c │ │ │ │ + bl 0xfec255c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe4e8 │ │ │ │ + bl 0x3fe410 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61bcf240 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6cd0 │ │ │ │ + bl 0x3d6bf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff5cf782 │ │ │ │ + @ instruction: 0xffc8f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00841ab8 │ │ │ │ + umulleq r1, r4, r0, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec256f4 │ │ │ │ + bl 0xfec2561c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe540 │ │ │ │ + bl 0x3fe468 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6d28 │ │ │ │ + bl 0x3d6c50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff30f782 │ │ │ │ + @ instruction: 0xff9cf782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, ror #20 │ │ │ │ + addeq r1, r4, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2574c │ │ │ │ + bl 0xfec25674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe598 │ │ │ │ + bl 0x3fe4c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 108), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6d80 │ │ │ │ + bl 0x3d6ca8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff04f782 │ │ │ │ + @ instruction: 0xff70f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsl #20 │ │ │ │ + addeq r1, r4, r0, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec257a4 │ │ │ │ + bl 0xfec256cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe5f0 │ │ │ │ + bl 0x3fe518 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 100), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6dd8 │ │ │ │ + bl 0x3d6d00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 13, cr15, cr8, cr2, {4} │ │ │ │ + @ instruction: 0xff44f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008419b0 │ │ │ │ + addeq r1, r4, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec257fc │ │ │ │ + bl 0xfec25724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe648 │ │ │ │ + bl 0x3fe570 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6e30 │ │ │ │ + bl 0x3d6d58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 10, cr15, cr12, cr2, {4} │ │ │ │ + @ instruction: 0xff18f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, asr r9 │ │ │ │ + addeq r1, r4, r0, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25854 │ │ │ │ + bl 0xfec2577c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe6a0 │ │ │ │ + bl 0x3fe5c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6e88 │ │ │ │ + bl 0x3d6db0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 8, cr15, cr0, cr2, {4} │ │ │ │ + cdp2 7, 14, cr15, cr12, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsl #18 │ │ │ │ + ldrdeq r1, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec258ac │ │ │ │ + bl 0xfec257d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe6f8 │ │ │ │ + bl 0x3fe620 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a8f24d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6ee0 │ │ │ │ + bl 0x3d6e08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 5, cr15, cr4, cr2, {4} │ │ │ │ + cdp2 7, 12, cr15, cr0, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsr #17 │ │ │ │ + addeq r1, r4, r0, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25904 │ │ │ │ + bl 0xfec2582c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe750 │ │ │ │ + bl 0x3fe678 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_fiq, sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6f38 │ │ │ │ + bl 0x3d6e60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 2, cr15, cr8, cr2, {4} │ │ │ │ + cdp2 7, 9, cr15, cr4, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, asr r8 │ │ │ │ + addeq r1, r4, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2595c │ │ │ │ + bl 0xfec25884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe7a8 │ │ │ │ + bl 0x3fe6d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6f90 │ │ │ │ + bl 0x3d6eb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #520]! @ 0x208 │ │ │ │ + cdp2 7, 6, cr15, cr8, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r4], r8 │ │ │ │ + ldrdeq r1, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec259b4 │ │ │ │ + bl 0xfec258dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe800 │ │ │ │ + bl 0x3fe728 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrne pc, sp, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6fe8 │ │ │ │ + bl 0x3d6f10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #520] @ 0x208 │ │ │ │ + cdp2 7, 3, cr15, cr12, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsr #15 │ │ │ │ + addeq r1, r4, r8, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25a0c │ │ │ │ + bl 0xfec25934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe858 │ │ │ │ + bl 0x3fe780 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7040 │ │ │ │ + bl 0x3d6f68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #520]! @ 0x208 │ │ │ │ + cdp2 7, 1, cr15, cr0, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, asr #14 │ │ │ │ + addeq r1, r4, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25a64 │ │ │ │ + bl 0xfec2598c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe8b0 │ │ │ │ + bl 0x3fe7d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7098 │ │ │ │ + bl 0x3d6fc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-520]! @ 0xfffffdf8 │ │ │ │ + stc2l 7, cr15, [r4, #520]! @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r4], r0 │ │ │ │ + addeq r1, r4, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25abc │ │ │ │ + bl 0xfec259e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe908 │ │ │ │ + bl 0x3fe830 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d70f0 │ │ │ │ + bl 0x3d7018 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #-520] @ 0xfffffdf8 │ │ │ │ + ldc2 7, cr15, [r8, #520]! @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r4, r8, r6 │ │ │ │ + addeq r1, r4, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25b14 │ │ │ │ + bl 0xfec25a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe960 │ │ │ │ + bl 0x3fe888 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7148 │ │ │ │ + bl 0x3d7070 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-520]! @ 0xfffffdf8 │ │ │ │ + stc2 7, cr15, [ip, #520] @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, asr #12 │ │ │ │ + addeq r1, r4, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25b6c │ │ │ │ + bl 0xfec25a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe9b8 │ │ │ │ + bl 0x3fe8e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d71a0 │ │ │ │ + bl 0x3d70c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #520 @ 0x208 │ │ │ │ + stc2l 7, cr15, [r0, #-520]! @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, ror #11 │ │ │ │ + addeq r1, r4, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25bc4 │ │ │ │ + bl 0xfec25aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fea10 │ │ │ │ + bl 0x3fe938 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d71f8 │ │ │ │ + bl 0x3d7120 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], {130} @ 0x82 │ │ │ │ + ldc2 7, cr15, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r4, r0, r5 │ │ │ │ + addeq r1, r4, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25c1c │ │ │ │ + bl 0xfec25b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fea68 │ │ │ │ + bl 0x3fe990 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7250 │ │ │ │ + bl 0x3d7178 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {130} @ 0x82 │ │ │ │ + stc2 7, cr15, [r8, #-520] @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsr r5 │ │ │ │ + addeq r1, r4, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25c74 │ │ │ │ + bl 0xfec25b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feac0 │ │ │ │ + bl 0x3fe9e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d72a8 │ │ │ │ + bl 0x3d71d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + ldc2l 7, cr15, [ip], {130} @ 0x82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, ror #9 │ │ │ │ + @ instruction: 0x008415b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25ccc │ │ │ │ + bl 0xfec25bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feb18 │ │ │ │ + bl 0x3fea40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r0, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7300 │ │ │ │ + bl 0x3d7228 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 8, pc, r4, cr2 @ │ │ │ │ + ldc2 7, cr15, [r0], #520 @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsl #9 │ │ │ │ + addeq r1, r4, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25d24 │ │ │ │ + bl 0xfec25c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feb70 │ │ │ │ + bl 0x3fea98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7358 │ │ │ │ + bl 0x3d7280 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {130} @ 0x82 │ │ │ │ + stc2 7, cr15, [r4], {130} @ 0x82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsr r4 │ │ │ │ + addeq r1, r4, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25d7c │ │ │ │ + bl 0xfec25ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3febc8 │ │ │ │ + bl 0x3feaf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r8, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d73b0 │ │ │ │ + bl 0x3d72d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffc0c9c2 │ │ │ │ + mrrc2 7, 8, pc, r8, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r4], r8 │ │ │ │ + @ instruction: 0x008414b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25dd4 │ │ │ │ + bl 0xfec25cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fec20 │ │ │ │ + bl 0x3feb48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7408 │ │ │ │ + bl 0x3d7330 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff10ca1a │ │ │ │ + stc2 7, cr15, [ip], #-520 @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsl #7 │ │ │ │ + addeq r1, r4, r8, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25e2c │ │ │ │ + bl 0xfec25d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fec78 │ │ │ │ + bl 0x3feba0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b8f24d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7460 │ │ │ │ + bl 0x3d7388 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe60ca72 │ │ │ │ + stc2 7, cr15, [r0], {130} @ 0x82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsr #6 │ │ │ │ + addeq r1, r4, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25e84 │ │ │ │ + bl 0xfec25dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fecd0 │ │ │ │ + bl 0x3febf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d74b8 │ │ │ │ + bl 0x3d73e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1b0caca │ │ │ │ + blx 0xff60c9f2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r4], r0 │ │ │ │ + addeq r1, r4, r8, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25edc │ │ │ │ + bl 0xfec25e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fed28 │ │ │ │ + bl 0x3fec50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7510 │ │ │ │ + bl 0x3d7438 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x100cb22 │ │ │ │ + blx 0xfeb0ca4a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, ror r2 │ │ │ │ + addeq r1, r4, r0, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25f34 │ │ │ │ + bl 0xfec25e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fed80 │ │ │ │ + bl 0x3feca8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7568 │ │ │ │ + bl 0x3d7490 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x50cb7a │ │ │ │ + blx 0x200caa2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsr #4 │ │ │ │ + strdeq r1, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25f8c │ │ │ │ + bl 0xfec25eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fedd8 │ │ │ │ + bl 0x3fed00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d75c0 │ │ │ │ + bl 0x3d74e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffa0cbd0 │ │ │ │ + blx 0x150cafa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, asr #3 │ │ │ │ + addeq r1, r4, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25fe4 │ │ │ │ + bl 0xfec25f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fee30 │ │ │ │ + bl 0x3fed58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51bcf24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7618 │ │ │ │ + bl 0x3d7540 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfef0cc28 │ │ │ │ + blx 0xa0cb52 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, ror r1 │ │ │ │ + addeq r1, r4, r8, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2603c │ │ │ │ + bl 0xfec25f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fee88 │ │ │ │ + bl 0x3fedb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7670 │ │ │ │ + bl 0x3d7598 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe40cc80 │ │ │ │ + blx 0xfff0cba8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, lsl r1 │ │ │ │ + strdeq r1, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26094 │ │ │ │ + bl 0xfec25fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feee0 │ │ │ │ + bl 0x3fee08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b4f24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d76c8 │ │ │ │ + bl 0x3d75f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x190ccd8 │ │ │ │ + blx 0xff40cc00 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, asr #1 │ │ │ │ + umulleq r1, r4, r8, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec260ec │ │ │ │ + bl 0xfec26014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fef38 │ │ │ │ + bl 0x3fee60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_fiq, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7720 │ │ │ │ + bl 0x3d7648 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xe0cd30 │ │ │ │ + blx 0xfe90cc58 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r8, rrx │ │ │ │ + addeq r1, r4, r0, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26144 │ │ │ │ + bl 0xfec2606c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fef90 │ │ │ │ + bl 0x3feeb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31acf24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7778 │ │ │ │ + bl 0x3d76a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x30cd88 │ │ │ │ + blx 0x1e0ccb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r0, lsl r0 │ │ │ │ + addeq r1, r4, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2619c │ │ │ │ + bl 0xfec260c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fefe8 │ │ │ │ + bl 0x3fef10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01acf248 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d77d0 │ │ │ │ + bl 0x3d76f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9dcf782 │ │ │ │ + blx 0x130cd08 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00840fb8 │ │ │ │ + umulleq r1, r4, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec261f4 │ │ │ │ + bl 0xfec2611c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff040 │ │ │ │ + bl 0x3fef68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_fiq, r8 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7828 │ │ │ │ + bl 0x3d7750 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b0f782 │ │ │ │ + blx 0x80cd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r0, ror #30 │ │ │ │ + addeq r1, r4, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2624c │ │ │ │ + bl 0xfec26174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f5484 │ │ │ │ - bl 0x3d2878 │ │ │ │ + bl 0x3f53ac │ │ │ │ + bl 0x3d27a0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f3480 │ │ │ │ + bl 0x3f33a8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d2, d0 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ - bl 0x1cf6d8 │ │ │ │ + bl 0x1cf600 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf980f782 │ │ │ │ + @ instruction: 0xf9ecf782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r6, lsl #30 │ │ │ │ + ldrdeq r0, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec262ac │ │ │ │ + bl 0xfec261d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f54e4 │ │ │ │ - bl 0x3d28d8 │ │ │ │ + bl 0x3f540c │ │ │ │ + bl 0x3d2800 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f34e0 │ │ │ │ + bl 0x3f3408 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf642e100 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ - bl 0x1cf738 │ │ │ │ + bl 0x1cf660 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf950f782 │ │ │ │ + @ instruction: 0xf9bcf782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r6, lsr #29 │ │ │ │ + addeq r0, r4, lr, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2630c │ │ │ │ + bl 0xfec26234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f5544 │ │ │ │ - bl 0x3d2938 │ │ │ │ + bl 0x3f546c │ │ │ │ + bl 0x3d2860 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f3540 │ │ │ │ + bl 0x3f3468 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d2, d0 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ - bl 0x1cf798 │ │ │ │ + bl 0x1cf6c0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf920f782 │ │ │ │ + @ instruction: 0xf98cf782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r6, asr #28 │ │ │ │ + addeq r0, r4, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2636c │ │ │ │ + bl 0xfec26294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f55a4 │ │ │ │ - bl 0x3d2998 │ │ │ │ + bl 0x3f54cc │ │ │ │ + bl 0x3d28c0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f35a0 │ │ │ │ + bl 0x3f34c8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf642e100 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ - bl 0x1cf7f8 │ │ │ │ + bl 0x1cf720 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8f0f782 │ │ │ │ + @ instruction: 0xf95cf782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r6, ror #27 │ │ │ │ + @ instruction: 0x00840ebe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec263cc │ │ │ │ + bl 0xfec262f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff218 │ │ │ │ + bl 0x3ff140 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7a00 │ │ │ │ + bl 0x3d7928 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c4f782 │ │ │ │ + @ instruction: 0xf930f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r8, lsl #27 │ │ │ │ + addeq r0, r4, r0, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26424 │ │ │ │ + bl 0xfec2634c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff270 │ │ │ │ + bl 0x3ff198 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7a58 │ │ │ │ + bl 0x3d7980 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf898f782 │ │ │ │ + @ instruction: 0xf904f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r0, lsr sp │ │ │ │ + addeq r0, r4, r8, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2647c │ │ │ │ + bl 0xfec263a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff2c8 │ │ │ │ + bl 0x3ff1f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a4f24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7ab0 │ │ │ │ + bl 0x3d79d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf86cf782 │ │ │ │ + @ instruction: 0xf8d8f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r4], r8 │ │ │ │ + @ instruction: 0x00840db0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec264d4 │ │ │ │ + bl 0xfec263fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff320 │ │ │ │ + bl 0x3ff248 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, ip, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7b08 │ │ │ │ + bl 0x3d7a30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf840f782 │ │ │ │ + @ instruction: 0xf8acf782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r0, lsl #25 │ │ │ │ + addeq r0, r4, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2652c │ │ │ │ + bl 0xfec26454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff378 │ │ │ │ + bl 0x3ff2a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7b60 │ │ │ │ + bl 0x3d7a88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf814f782 │ │ │ │ + @ instruction: 0xf880f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r8, lsr #24 │ │ │ │ + addeq r0, r4, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26584 │ │ │ │ + bl 0xfec264ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff3d0 │ │ │ │ + bl 0x3ff2f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7bb8 │ │ │ │ + bl 0x3d7ae0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe8f781 │ │ │ │ + @ instruction: 0xf854f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r4], r0 @ │ │ │ │ + addeq r0, r4, r8, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec265dc │ │ │ │ + bl 0xfec26504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff428 │ │ │ │ + bl 0x3ff350 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_usr, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7c10 │ │ │ │ + bl 0x3d7b38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffbcf781 │ │ │ │ + @ instruction: 0xf828f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r8, ror fp │ │ │ │ + addeq r0, r4, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26634 │ │ │ │ + bl 0xfec2655c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff480 │ │ │ │ + bl 0x3ff3a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7c68 │ │ │ │ + bl 0x3d7b90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff90f781 │ │ │ │ + @ instruction: 0xfffcf781 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r0, lsr #22 │ │ │ │ + strdeq r0, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2668c │ │ │ │ + bl 0xfec265b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d18, d0, d0[6] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f34cc │ │ │ │ + bl 0x3f33f4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2074cc │ │ │ │ + bl 0x2073f4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, pc, lsl #31 │ │ │ │ + strdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r6, asr #21 │ │ │ │ + umulleq r0, r4, lr, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec266f0 │ │ │ │ + bl 0xfec26618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d18, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3530 │ │ │ │ + bl 0x3f3458 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207530 │ │ │ │ + bl 0x207458 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, sp, asr pc @ │ │ │ │ + andlt pc, r4, r9, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r2, ror #20 │ │ │ │ + addeq r0, r4, sl, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26754 │ │ │ │ + bl 0xfec2667c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3594 │ │ │ │ + bl 0x3f34bc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207594 │ │ │ │ + bl 0x2074bc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, fp, lsr #30 │ │ │ │ + mullt r4, r7, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r0, [r4], lr │ │ │ │ + ldrdeq r0, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec267b8 │ │ │ │ + bl 0xfec266e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f35f8 │ │ │ │ + bl 0x3f3520 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2075f8 │ │ │ │ + bl 0x207520 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - strdlt pc, [r4], -r9 │ │ │ │ + andlt pc, r4, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r0, r4, sl, r9 │ │ │ │ + addeq r0, r4, r2, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2681c │ │ │ │ + bl 0xfec26744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 d16, d12, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f365c │ │ │ │ + bl 0x3f3584 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20765c │ │ │ │ + bl 0x207584 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r7, asr #29 │ │ │ │ + andlt pc, r4, r3, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r6, lsr r9 │ │ │ │ + addeq r0, r4, lr, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26880 │ │ │ │ + bl 0xfec267a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f36c0 │ │ │ │ + bl 0x3f35e8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2076c0 │ │ │ │ + bl 0x2075e8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - mullt r4, r5, lr │ │ │ │ + andlt pc, r4, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r0, [r4], r2 │ │ │ │ + addeq r0, r4, sl, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec268e4 │ │ │ │ + bl 0xfec2680c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d16, d16, d0[4] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3724 │ │ │ │ + bl 0x3f364c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207724 │ │ │ │ + bl 0x20764c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r3, ror #28 │ │ │ │ + andlt pc, r4, pc, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, lr, ror #16 │ │ │ │ + addeq r0, r4, r6, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26948 │ │ │ │ + bl 0xfec26870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d17, d0, d0[5] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3788 │ │ │ │ + bl 0x3f36b0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207788 │ │ │ │ + bl 0x2076b0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r1, lsr lr @ │ │ │ │ + mullt r4, sp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, lsl #16 │ │ │ │ + addeq r0, r4, r2, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec269ac │ │ │ │ + bl 0xfec268d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f37ec │ │ │ │ + bl 0x3f3714 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2077ec │ │ │ │ + bl 0x207714 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - strdlt pc, [r4], -pc @ │ │ │ │ + andlt pc, r4, fp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r6, lsr #15 │ │ │ │ + addeq r0, r4, lr, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26a10 │ │ │ │ + bl 0xfec26938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3850 │ │ │ │ + bl 0x3f3778 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207850 │ │ │ │ + bl 0x207778 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, sp, asr #27 │ │ │ │ + andlt pc, r4, r9, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r2, asr #14 │ │ │ │ + addeq r0, r4, sl, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26a74 │ │ │ │ + bl 0xfec2699c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f38b4 │ │ │ │ + bl 0x3f37dc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2078b4 │ │ │ │ + bl 0x2077dc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - mullt r4, fp, sp │ │ │ │ + andlt pc, r4, r7, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r0, [r4], lr │ │ │ │ + @ instruction: 0x008407b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26ad8 │ │ │ │ + bl 0xfec26a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3918 │ │ │ │ + bl 0x3f3840 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207918 │ │ │ │ + bl 0x207840 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r9, ror #26 │ │ │ │ + ldrdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, ror r6 │ │ │ │ + addeq r0, r4, r2, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26b3c │ │ │ │ + bl 0xfec26a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 d19, d20, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f397c │ │ │ │ + bl 0x3f38a4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20797c │ │ │ │ + bl 0x2078a4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r7, lsr sp @ │ │ │ │ + andlt pc, r4, r3, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r6, lsl r6 │ │ │ │ + addeq r0, r4, lr, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26ba0 │ │ │ │ + bl 0xfec26ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f39e0 │ │ │ │ + bl 0x3f3908 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2079e0 │ │ │ │ + bl 0x207908 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r5, lsl #26 │ │ │ │ + andlt pc, r4, r1, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x008405b2 │ │ │ │ + addeq r0, r4, sl, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26c04 │ │ │ │ + bl 0xfec26b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3a44 │ │ │ │ + bl 0x3f396c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207a44 │ │ │ │ + bl 0x20796c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - ldrdlt pc, [r4], -r3 │ │ │ │ + andlt pc, r4, pc, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, lr, asr #10 │ │ │ │ + addeq r0, r4, r6, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26c68 │ │ │ │ + bl 0xfec26b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 d23, d4, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3aa8 │ │ │ │ + bl 0x3f39d0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207aa8 │ │ │ │ + bl 0x2079d0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r1, lsr #25 │ │ │ │ + andlt pc, r4, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, ror #9 │ │ │ │ + addeq r0, r4, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26ccc │ │ │ │ + bl 0xfec26bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3b0c │ │ │ │ + bl 0x3f3a34 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207b0c │ │ │ │ + bl 0x207a34 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, pc, ror #24 │ │ │ │ + ldrdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r6, lsl #9 │ │ │ │ + addeq r0, r4, lr, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26d30 │ │ │ │ + bl 0xfec26c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vaddw.s8 q11, q0, d8 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3b70 │ │ │ │ + bl 0x3f3a98 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207b70 │ │ │ │ + bl 0x207a98 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, sp, lsr ip @ │ │ │ │ + andlt pc, r4, r9, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r2, lsr #8 │ │ │ │ + strdeq r0, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26d94 │ │ │ │ + bl 0xfec26cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3bd4 │ │ │ │ + bl 0x3f3afc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207bd4 │ │ │ │ + bl 0x207afc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, fp, lsl #24 │ │ │ │ + andlt pc, r4, r7, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x008403be │ │ │ │ + umulleq r0, r4, r6, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26df8 │ │ │ │ + bl 0xfec26d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3c38 │ │ │ │ + bl 0x3f3b60 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207c38 │ │ │ │ + bl 0x207b60 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - ldrdlt pc, [r4], -r9 │ │ │ │ + andlt pc, r4, r5, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, asr r3 │ │ │ │ + addeq r0, r4, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26e5c │ │ │ │ + bl 0xfec26d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3c9c │ │ │ │ + bl 0x3f3bc4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207c9c │ │ │ │ + bl 0x207bc4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r7, lsr #23 │ │ │ │ + andlt pc, r4, r3, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r0, [r4], r6 │ │ │ │ + addeq r0, r4, lr, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26ec0 │ │ │ │ + bl 0xfec26de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3d00 │ │ │ │ + bl 0x3f3c28 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207d00 │ │ │ │ + bl 0x207c28 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r5, ror fp @ │ │ │ │ + andlt pc, r4, r1, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r0, r4, r2, r2 │ │ │ │ + addeq r0, r4, sl, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26f24 │ │ │ │ + bl 0xfec26e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ vsra.s64 d22, d0, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3d64 │ │ │ │ + bl 0x3f3c8c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207d64 │ │ │ │ + bl 0x207c8c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r3, asr #22 │ │ │ │ + andlt pc, r4, pc, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, lr, lsr #4 │ │ │ │ + addeq r0, r4, r6, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26f88 │ │ │ │ + bl 0xfec26eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3dc8 │ │ │ │ + bl 0x3f3cf0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207dc8 │ │ │ │ + bl 0x207cf0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r1, lsl fp @ │ │ │ │ + andlt pc, r4, sp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, asr #3 │ │ │ │ + addeq r0, r4, r2, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26fec │ │ │ │ + bl 0xfec26f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ vaddw.s8 q10, q8, d0 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3e2c │ │ │ │ + bl 0x3f3d54 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207e2c │ │ │ │ + bl 0x207d54 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - ldrdlt pc, [r4], -pc @ │ │ │ │ + andlt pc, r4, fp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r6, ror #2 │ │ │ │ + addeq r0, r4, lr, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27050 │ │ │ │ + bl 0xfec26f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3e90 │ │ │ │ + bl 0x3f3db8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207e90 │ │ │ │ + bl 0x207db8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, sp, lsr #21 │ │ │ │ + andlt pc, r4, r9, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r2, lsl #2 │ │ │ │ + ldrdeq r0, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec270b4 │ │ │ │ + bl 0xfec26fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 q8, q8, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3ef4 │ │ │ │ + bl 0x3f3e1c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207ef4 │ │ │ │ + bl 0x207e1c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, fp, ror sl @ │ │ │ │ + andlt pc, r4, r7, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r0, r4, lr, r0 │ │ │ │ + addeq r0, r4, r6, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27118 │ │ │ │ + bl 0xfec27040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3f58 │ │ │ │ + bl 0x3f3e80 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207f58 │ │ │ │ + bl 0x207e80 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r9, asr #20 │ │ │ │ + @ instruction: 0xb004fab5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, lsr r0 │ │ │ │ + addeq r0, r4, r2, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2717c │ │ │ │ + bl 0xfec270a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3fbc │ │ │ │ + bl 0x3f3ee4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207fbc │ │ │ │ + bl 0x207ee4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r7, lsl sl @ │ │ │ │ + andlt pc, r4, r3, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq pc, [r3], r6 │ │ │ │ + addeq r0, r4, lr, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec271e0 │ │ │ │ + bl 0xfec27108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4020 │ │ │ │ + bl 0x3f3f48 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208020 │ │ │ │ + bl 0x207f48 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r5, ror #19 │ │ │ │ + andlt pc, r4, r1, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, ror pc @ │ │ │ │ + addeq r0, r4, sl, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27244 │ │ │ │ + bl 0xfec2716c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vsra.s64 d18, d16, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4084 │ │ │ │ + bl 0x3f3fac │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208084 │ │ │ │ + bl 0x207fac │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - @ instruction: 0xb004f9b3 │ │ │ │ + andlt pc, r4, pc, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, lsl #30 │ │ │ │ + addeq pc, r3, r6, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec272a8 │ │ │ │ + bl 0xfec271d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f40e8 │ │ │ │ + bl 0x3f4010 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2080e8 │ │ │ │ + bl 0x208010 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r1, lsl #19 │ │ │ │ + andlt pc, r4, sp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, lsr #29 │ │ │ │ + addeq pc, r3, r2, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2730c │ │ │ │ + bl 0xfec27234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f414c │ │ │ │ + bl 0x3f4074 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20814c │ │ │ │ + bl 0x208074 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, pc, asr #18 │ │ │ │ + @ instruction: 0xb004f9bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, asr #28 │ │ │ │ + addeq pc, r3, lr, lsl pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27370 │ │ │ │ + bl 0xfec27298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f41b0 │ │ │ │ + bl 0x3f40d8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2081b0 │ │ │ │ + bl 0x2080d8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, sp, lsl r9 @ │ │ │ │ + andlt pc, r4, r9, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, ror #27 │ │ │ │ + @ instruction: 0x0083feba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec273d4 │ │ │ │ + bl 0xfec272fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d21, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4214 │ │ │ │ + bl 0x3f413c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208214 │ │ │ │ + bl 0x20813c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, fp, ror #17 │ │ │ │ + andlt pc, r4, r7, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, ror sp @ │ │ │ │ + addeq pc, r3, r6, asr lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27438 │ │ │ │ + bl 0xfec27360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d21, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4278 │ │ │ │ + bl 0x3f41a0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208278 │ │ │ │ + bl 0x2081a0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - @ instruction: 0xb004f8b9 │ │ │ │ + andlt pc, r4, r5, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, lsl sp @ │ │ │ │ + strdeq pc, [r3], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2749c │ │ │ │ + bl 0xfec273c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f42dc │ │ │ │ + bl 0x3f4204 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2082dc │ │ │ │ + bl 0x208204 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r7, lsl #17 │ │ │ │ + strdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0083fcb6 │ │ │ │ + addeq pc, r3, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27500 │ │ │ │ + bl 0xfec27428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vbic.i32 q10, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4340 │ │ │ │ + bl 0x3f4268 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208340 │ │ │ │ + bl 0x208268 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r5, asr r8 @ │ │ │ │ + andlt pc, r4, r1, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, asr ip @ │ │ │ │ + addeq pc, r3, sl, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27564 │ │ │ │ + bl 0xfec2748c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d18, d0, d0[7] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f43a4 │ │ │ │ + bl 0x3f42cc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2083a4 │ │ │ │ + bl 0x2082cc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r3, lsr #16 │ │ │ │ + andlt pc, r4, pc, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, ror #23 │ │ │ │ + addeq pc, r3, r6, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec275c8 │ │ │ │ + bl 0xfec274f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 q9, q8, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4408 │ │ │ │ + bl 0x3f4330 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208408 │ │ │ │ + bl 0x208330 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf7806808 │ │ │ │ - strdlt pc, [r4], -r1 │ │ │ │ + @ instruction: 0xf7816808 │ │ │ │ + andlt pc, r4, sp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, lsl #23 │ │ │ │ + addeq pc, r3, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2762c │ │ │ │ + bl 0xfec27554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vmla.f d21, d16, d0[2] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f446c │ │ │ │ + bl 0x3f4394 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20846c │ │ │ │ + bl 0x208394 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf7806808 │ │ │ │ - @ instruction: 0xb004ffbf │ │ │ │ + @ instruction: 0xf7816808 │ │ │ │ + andlt pc, r4, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, lsr #22 │ │ │ │ + strdeq pc, [r3], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27690 │ │ │ │ + bl 0xfec275b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vmla.f d22, d0, d0[3] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f44d0 │ │ │ │ + bl 0x3f43f8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2084d0 │ │ │ │ + bl 0x2083f8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, sp, lsl #31 │ │ │ │ + strdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, asr #21 │ │ │ │ + umulleq pc, r3, sl, fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec276f4 │ │ │ │ + bl 0xfec2761c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4534 │ │ │ │ + bl 0x3f445c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208534 │ │ │ │ + bl 0x20845c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, fp, asr pc @ │ │ │ │ + andlt pc, r4, r7, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, asr sl @ │ │ │ │ + addeq pc, r3, r6, lsr fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27758 │ │ │ │ + bl 0xfec27680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4598 │ │ │ │ + bl 0x3f44c0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208598 │ │ │ │ + bl 0x2084c0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r9, lsr #30 │ │ │ │ + mullt r4, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq pc, [r3], sl │ │ │ │ + ldrdeq pc, [r3], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec277bc │ │ │ │ + bl 0xfec276e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f45fc │ │ │ │ + bl 0x3f4524 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2085fc │ │ │ │ + bl 0x208524 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - strdlt pc, [r4], -r7 │ │ │ │ + andlt pc, r4, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq pc, r3, r6, r9 @ │ │ │ │ + addeq pc, r3, lr, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27820 │ │ │ │ + bl 0xfec27748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vmla.f d21, d0, d0[2] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4660 │ │ │ │ + bl 0x3f4588 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208660 │ │ │ │ + bl 0x208588 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r5, asr #29 │ │ │ │ + andlt pc, r4, r1, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, lsr r9 @ │ │ │ │ + addeq pc, r3, sl, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27884 │ │ │ │ + bl 0xfec277ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vsra.s64 d19, d28, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f46c4 │ │ │ │ + bl 0x3f45ec │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2086c4 │ │ │ │ + bl 0x2085ec │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - mullt r4, r3, lr │ │ │ │ + strdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, asr #17 │ │ │ │ + addeq pc, r3, r6, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec278e8 │ │ │ │ + bl 0xfec27810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vmla.f d20, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4728 │ │ │ │ + bl 0x3f4650 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208728 │ │ │ │ + bl 0x208650 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r1, ror #28 │ │ │ │ + andlt pc, r4, sp, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, ror #16 │ │ │ │ + addeq pc, r3, r2, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2794c │ │ │ │ + bl 0xfec27874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f478c │ │ │ │ + bl 0x3f46b4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20878c │ │ │ │ + bl 0x2086b4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, pc, lsr #28 │ │ │ │ + mullt r4, fp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, lsl #16 │ │ │ │ + ldrdeq pc, [r3], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec279b0 │ │ │ │ + bl 0xfec278d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vsra.s64 q11, q2, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f47f0 │ │ │ │ + bl 0x3f4718 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2087f0 │ │ │ │ + bl 0x208718 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - strdlt pc, [r4], -sp │ │ │ │ + andlt pc, r4, r9, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, lsr #15 │ │ │ │ + addeq pc, r3, sl, ror r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27a14 │ │ │ │ + bl 0xfec2793c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4854 │ │ │ │ + bl 0x3f477c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208854 │ │ │ │ + bl 0x20877c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, fp, asr #27 │ │ │ │ + andlt pc, r4, r7, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, lsr r7 @ │ │ │ │ + addeq pc, r3, r6, lsl r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27a78 │ │ │ │ + bl 0xfec279a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f48b8 │ │ │ │ + bl 0x3f47e0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2088b8 │ │ │ │ + bl 0x2087e0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - mullt r4, r9, sp │ │ │ │ + andlt pc, r4, r5, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq pc, [r3], sl │ │ │ │ + @ instruction: 0x0083f7b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27adc │ │ │ │ + bl 0xfec27a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d9, d0 │ │ │ │ vaddw.s8 q8, q8, d24 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f491c │ │ │ │ + bl 0x3f4844 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20891c │ │ │ │ + bl 0x208844 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r7, ror #26 │ │ │ │ + ldrdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, ror r6 @ │ │ │ │ + addeq pc, r3, lr, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27b40 │ │ │ │ + bl 0xfec27a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d5, d0 │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4980 │ │ │ │ + bl 0x3f48a8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208980 │ │ │ │ + bl 0x2088a8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r5, lsr sp @ │ │ │ │ + andlt pc, r4, r1, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, lsl r6 @ │ │ │ │ + addeq pc, r3, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27ba4 │ │ │ │ + bl 0xfec27acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d5, d0 │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f49e4 │ │ │ │ + bl 0x3f490c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2089e4 │ │ │ │ + bl 0x20890c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r3, lsl #26 │ │ │ │ + andlt pc, r4, pc, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, lsr #11 │ │ │ │ + addeq pc, r3, r6, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27c08 │ │ │ │ + bl 0xfec27b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d5, d0 │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4a48 │ │ │ │ + bl 0x3f4970 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208a48 │ │ │ │ + bl 0x208970 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - ldrdlt pc, [r4], -r1 │ │ │ │ + andlt pc, r4, sp, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, asr #10 │ │ │ │ + addeq pc, r3, r2, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27c6c │ │ │ │ + bl 0xfec27b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 q9, q8, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4aac │ │ │ │ + bl 0x3f49d4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208aac │ │ │ │ + bl 0x2089d4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - mullt r4, pc, ip @ │ │ │ │ + andlt pc, r4, fp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, ror #9 │ │ │ │ + @ instruction: 0x0083f5be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27cd0 │ │ │ │ + bl 0xfec27bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vsra.s64 d16, d0, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4b10 │ │ │ │ + bl 0x3f4a38 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208b10 │ │ │ │ + bl 0x208a38 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, sp, ror #24 │ │ │ │ + ldrdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, lsl #9 │ │ │ │ + addeq pc, r3, sl, asr r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27d34 │ │ │ │ + bl 0xfec27c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4b74 │ │ │ │ + bl 0x3f4a9c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208b74 │ │ │ │ + bl 0x208a9c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, fp, lsr ip @ │ │ │ │ + andlt pc, r4, r7, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, lsl r4 @ │ │ │ │ + strdeq pc, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27d98 │ │ │ │ + bl 0xfec27cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4bd8 │ │ │ │ + bl 0x3f4b00 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208bd8 │ │ │ │ + bl 0x208b00 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r9, lsl #24 │ │ │ │ + andlt pc, r4, r5, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0083f3ba │ │ │ │ + umulleq pc, r3, r2, r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27dfc │ │ │ │ + bl 0xfec27d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4c3c │ │ │ │ + bl 0x3f4b64 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208c3c │ │ │ │ + bl 0x208b64 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - ldrdlt pc, [r4], -r7 │ │ │ │ + andlt pc, r4, r3, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, asr r3 @ │ │ │ │ + addeq pc, r3, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27e60 │ │ │ │ + bl 0xfec27d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4ca0 │ │ │ │ + bl 0x3f4bc8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208ca0 │ │ │ │ + bl 0x208bc8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r5, lsr #23 │ │ │ │ + andlt pc, r4, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq pc, [r3], r2 │ │ │ │ + addeq pc, r3, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27ec4 │ │ │ │ + bl 0xfec27dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4d04 │ │ │ │ + bl 0x3f4c2c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208d04 │ │ │ │ + bl 0x208c2c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r3, ror fp @ │ │ │ │ + ldrdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, lsl #5 │ │ │ │ + addeq pc, r3, r6, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27f28 │ │ │ │ + bl 0xfec27e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 q10, q10, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4d68 │ │ │ │ + bl 0x3f4c90 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208d68 │ │ │ │ + bl 0x208c90 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r1, asr #22 │ │ │ │ + andlt pc, r4, sp, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, lsr #4 │ │ │ │ + addeq pc, r3, r2, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27f8c │ │ │ │ + bl 0xfec27eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf79a460a │ │ │ │ - strdlt pc, [r4], -r5 │ │ │ │ + andlt pc, r4, r1, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27fc4 │ │ │ │ + bl 0xfec27eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - @ instruction: 0xf9d8f79a │ │ │ │ + blx 0x120eb70 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27ffc │ │ │ │ + bl 0xfec27f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - @ instruction: 0xf9bcf79a │ │ │ │ + blx 0xb0eba8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ ldmib r1, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ ldmdavs fp, {r0, r1, r9, lr, pc} │ │ │ │ - b 0x116b084 │ │ │ │ + b 0x116afac │ │ │ │ @ instruction: 0xf013020c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ @ instruction: 0xf8d1d143 │ │ │ │ - b 0x1180e7c │ │ │ │ - b 0x591a80 │ │ │ │ + b 0x1180da4 │ │ │ │ + b 0x5919a8 │ │ │ │ svclt 0x0018030c │ │ │ │ teqle r3, r0 │ │ │ │ - bcs 0x2aaea4 │ │ │ │ + bcs 0x2aadcc │ │ │ │ strcs fp, [r0], #-4052 @ 0xfffff02c │ │ │ │ @ instruction: 0xf1bc2401 │ │ │ │ svclt 0x00180f00 │ │ │ │ strtmi r2, [r2], r0, lsl #8 │ │ │ │ @ instruction: 0x460cbb7c │ │ │ │ - stc2l 0, cr15, [r2], #68 @ 0x44 │ │ │ │ + stc2 0, cr15, [ip], {17} │ │ │ │ stmdavs r5!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf77fbb8d │ │ │ │ - strmi pc, [r7], -fp, ror #20 │ │ │ │ - blx 0x1b0eca0 │ │ │ │ + @ instruction: 0x4607fad7 │ │ │ │ + blx 0xff60ebc8 │ │ │ │ @ instruction: 0xf77f4680 │ │ │ │ - stmiavs r1!, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13830 @ 0x3606 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - stc2l 7, cr15, [ip], {228} @ 0xe4 │ │ │ │ + stc2l 7, cr15, [r0], {228} @ 0xe4 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - stc2l 7, cr15, [r6], {228} @ 0xe4 │ │ │ │ + ldc2 7, cr15, [sl], #912 @ 0x390 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf78a00db │ │ │ │ - stmdbvs r1!, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - andcs pc, r1, r5, lsr sp @ │ │ │ │ + andcs pc, r1, r9, lsr #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf77f8ff8 │ │ │ │ - @ instruction: 0x4606fa39 │ │ │ │ - blx 0xe8ed04 │ │ │ │ + strmi pc, [r6], -r5, lsr #21 │ │ │ │ + blx 0xfe98ec2c │ │ │ │ @ instruction: 0xf77f4605 │ │ │ │ - @ instruction: 0x4607fa33 │ │ │ │ - blx 0xd0ed10 │ │ │ │ + @ instruction: 0x4607fa9f │ │ │ │ + blx 0xfe80ec38 │ │ │ │ @ instruction: 0xf77f4681 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ stcle 3, cr0, [ip, #-12]! │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [r0], {228} @ 0xe4 │ │ │ │ + stc2 7, cr15, [r4], {228} @ 0xe4 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ strtmi r2, [r8], -r3, lsl #6 │ │ │ │ - stc2 7, cr15, [sl], {228} @ 0xe4 │ │ │ │ + ldc2l 7, cr15, [lr], #-912 @ 0xfffffc70 │ │ │ │ ldrtmi r6, [r9], -r3, lsr #16 │ │ │ │ - blcc 0x2e27ec │ │ │ │ + blcc 0x2e2714 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - blx 0xff90ed76 │ │ │ │ + mcrr2 7, 8, pc, ip, cr10 @ │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [ip], #-912 @ 0xfffffc70 │ │ │ │ + ldc2l 7, cr15, [r0], #-912 @ 0xfffffc70 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ - blcc 0x2e2804 │ │ │ │ + blcc 0x2e272c │ │ │ │ sbcseq r4, fp, r8, asr #12 │ │ │ │ - blx 0xff58ed92 │ │ │ │ + ldc2 7, cr15, [lr], #-552 @ 0xfffffdd8 │ │ │ │ strbmi r6, [r0], -r1, lsr #18 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - stc2l 7, cr15, [sl], #912 @ 0x390 │ │ │ │ + ldc2l 7, cr15, [lr], {228} @ 0xe4 │ │ │ │ movwcs r6, #14625 @ 0x3921 │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [r4], #912 @ 0x390 │ │ │ │ + ldc2l 7, cr15, [r8], {228} @ 0xe4 │ │ │ │ ldrbmi lr, [r2], -sp, lsr #15 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs r1!, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ @ instruction: 0xf7e42201 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462a4639 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - blx 0xfee0edce │ │ │ │ + stc2 7, cr15, [r0], #-552 @ 0xfffffdd8 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - mrrc2 7, 14, pc, r0, cr4 @ │ │ │ │ + mcrr2 7, 14, pc, r4, cr4 @ │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78a00db │ │ │ │ - ldrb pc, [r3, r7, lsr #23] @ │ │ │ │ + bfi pc, r3, (invalid: 24:19) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec281c8 │ │ │ │ + bl 0xfec280f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldcleq 2, cr15, [sp], #260 @ 0x104 │ │ │ │ + stceq 2, cr15, [r5], #-260 @ 0xfffffefc │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x200ff8 │ │ │ │ + blls 0x200f20 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 6, pc, cr12, cr5, {4} │ │ │ │ + @ instruction: 0xff48f795 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28208 │ │ │ │ + bl 0xfec28130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - mrrcne 2, 4, pc, r1, cr1 @ │ │ │ │ + ldcleq 2, cr15, [r9], #-260 @ 0xfffffefc │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x201038 │ │ │ │ + blls 0x200f60 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 5, pc, cr12, cr5, {4} │ │ │ │ + @ instruction: 0xff28f795 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28248 │ │ │ │ + bl 0xfec28170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stcne 2, cr15, [r5], #260 @ 0x104 │ │ │ │ + stcleq 2, cr15, [sp], {65} @ 0x41 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x201078 │ │ │ │ + blls 0x200fa0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 4, pc, cr12, cr5, {4} │ │ │ │ + @ instruction: 0xff08f795 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28288 │ │ │ │ + bl 0xfec281b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldclne 2, cr15, [r9], #260 @ 0x104 │ │ │ │ + stcne 2, cr15, [r1], #-260 @ 0xfffffefc │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x2010b8 │ │ │ │ + blls 0x200fe0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 3, pc, cr12, cr5, {4} │ │ │ │ + mcr2 7, 7, pc, cr8, cr5, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec282c8 │ │ │ │ + bl 0xfec281f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - mcrrcs 2, 4, pc, sp, cr1 @ │ │ │ │ + ldclne 2, cr15, [r5], #-260 @ 0xfffffefc │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x2010f8 │ │ │ │ + blls 0x201020 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 2, pc, cr12, cr5, {4} │ │ │ │ + mcr2 7, 6, pc, cr8, cr5, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28308 │ │ │ │ + bl 0xfec28230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d50d0 │ │ │ │ + blmi 0x4d4ff8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ - bl 0x194378 │ │ │ │ + bl 0x1942a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, r7, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, lr, asr #28 │ │ │ │ + addeq lr, r3, r6, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2835c │ │ │ │ + bl 0xfec28284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d5124 │ │ │ │ + blmi 0x4d504c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ - bl 0x1943cc │ │ │ │ + bl 0x1942f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, sp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r3], sl │ │ │ │ + ldrdeq lr, [r3], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec283b0 │ │ │ │ + bl 0xfec282d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d5178 │ │ │ │ + blmi 0x4d50a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ - bl 0x194420 │ │ │ │ + bl 0x194348 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - andlt pc, r3, r7, lsr #17 │ │ │ │ + andlt pc, r3, r3, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, r6, lsr #27 │ │ │ │ + addeq lr, r3, lr, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28404 │ │ │ │ + bl 0xfec2832c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d51cc │ │ │ │ + blmi 0x4d50f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ - bl 0x194474 │ │ │ │ + bl 0x19439c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - andlt pc, r3, sp, ror r8 @ │ │ │ │ + andlt pc, r3, r9, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, r2, asr sp │ │ │ │ + addeq lr, r3, sl, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28458 │ │ │ │ + bl 0xfec28380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d5220 │ │ │ │ + blmi 0x4d5148 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ - bl 0x1944c8 │ │ │ │ + bl 0x1943f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - andlt pc, r3, r3, asr r8 @ │ │ │ │ + @ instruction: 0xb003f8bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r3], lr @ │ │ │ │ + ldrdeq lr, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec284ac │ │ │ │ + bl 0xfec283d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x555274 │ │ │ │ + blmi 0x55519c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ @ instruction: 0x71bcf242 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf826f780 │ │ │ │ + @ instruction: 0xf892f780 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, lsr #25 │ │ │ │ + addeq lr, r3, r2, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28508 │ │ │ │ + bl 0xfec28430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5552d0 │ │ │ │ + blmi 0x5551f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ bicne pc, ip, r2, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xfff8f77f │ │ │ │ + @ instruction: 0xf864f780 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, asr #24 │ │ │ │ + addeq lr, r3, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28564 │ │ │ │ + bl 0xfec2848c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55532c │ │ │ │ + blmi 0x555254 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ teqpvc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xffcaf77f │ │ │ │ + @ instruction: 0xf836f780 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r3], r2 │ │ │ │ + addeq lr, r3, sl, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec285c0 │ │ │ │ + bl 0xfec284e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x555388 │ │ │ │ + blmi 0x5552b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmppne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xff9cf77f │ │ │ │ + @ instruction: 0xf808f780 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r3, r6, fp │ │ │ │ + addeq lr, r3, lr, ror #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ stcvs 1, cr11, [r4, #-944] @ 0xfffffc50 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi r3, #36, 16 @ 0x240000 │ │ │ │ streq pc, [lr], #-20 @ 0xffffffec │ │ │ │ ldrbeq sp, [sl], r1, lsl #2 │ │ │ │ stmvs ip, {r0, r1, r4, sl, ip, lr, pc} │ │ │ │ svclt 0x0018401c │ │ │ │ mrsle r2, (UNDEF: 7) │ │ │ │ - blcs 0x1ab77c │ │ │ │ + blcs 0x1ab6a4 │ │ │ │ strmi sp, [sp], -fp │ │ │ │ - blx 0x10d49c │ │ │ │ + @ instruction: 0xf9aaf011 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf77e87f0 │ │ │ │ - strmi pc, [r7], -r7, asr #30 │ │ │ │ - @ instruction: 0xff44f77e │ │ │ │ + @ instruction: 0x4607ffb3 │ │ │ │ + @ instruction: 0xffb0f77e │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ movwcs r8, #159 @ 0x9f │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ umaal r4, r2, sl, r6 │ │ │ │ - @ instruction: 0xff38f77e │ │ │ │ + @ instruction: 0xffa4f77e │ │ │ │ @ instruction: 0xf77e4680 │ │ │ │ - andcs pc, r8, #53, 30 @ 0xd4 │ │ │ │ + andcs pc, r8, #644 @ 0x284 │ │ │ │ ldrtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7844640 │ │ │ │ - @ instruction: 0xf04ff9e9 │ │ │ │ + @ instruction: 0xf04ffa55 │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf7854640 │ │ │ │ - @ instruction: 0xf04ffd3f │ │ │ │ + @ instruction: 0xf04ffdab │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf7854648 │ │ │ │ - @ instruction: 0x464afd39 │ │ │ │ + strbmi pc, [sl], -r5, lsr #27 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8caf784 │ │ │ │ + @ instruction: 0xf936f784 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7844630 │ │ │ │ - @ instruction: 0xf04ffb31 │ │ │ │ + @ instruction: 0xf04ffb9d │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf7854630 │ │ │ │ - @ instruction: 0xf04ffd29 │ │ │ │ + @ instruction: 0xf04ffd95 │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf7854648 │ │ │ │ - ldrtmi pc, [r1], -r3, lsr #26 @ │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #27 @ │ │ │ │ @ instruction: 0x464a4630 │ │ │ │ - @ instruction: 0xf8b4f784 │ │ │ │ + @ instruction: 0xf920f784 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xff2ef783 │ │ │ │ + @ instruction: 0xff9af783 │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf9def7e4 │ │ │ │ + @ instruction: 0xf9d2f7e4 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs sl!, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0xf93cf7e4 │ │ │ │ + @ instruction: 0xf930f7e4 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf936f7e4 │ │ │ │ - blcs 0xeb8f4 │ │ │ │ + @ instruction: 0xf92af7e4 │ │ │ │ + blcs 0xeb81c │ │ │ │ @ instruction: 0xf77ed0a6 │ │ │ │ - pkhtbmi pc, r1, pc, asr #29 @ │ │ │ │ - mrc2 7, 6, pc, cr12, cr14, {3} │ │ │ │ + strmi pc, [r1], fp, asr #30 │ │ │ │ + @ instruction: 0xff48f77e │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0x46482210 │ │ │ │ - @ instruction: 0xf990f784 │ │ │ │ + @ instruction: 0xf9fcf784 │ │ │ │ @ instruction: 0x46404631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - stc2l 7, cr15, [r6], #532 @ 0x214 │ │ │ │ + ldc2l 7, cr15, [r2, #-532] @ 0xfffffdec │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7844648 │ │ │ │ - @ instruction: 0x4631f877 │ │ │ │ + ldrtmi pc, [r1], -r3, ror #17 @ │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xff88f390 │ │ │ │ + blx 0x138f2ba │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf7854640 │ │ │ │ - @ instruction: 0x4631fcd7 │ │ │ │ + ldrtmi pc, [r1], -r3, asr #26 @ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ - @ instruction: 0xf868f784 │ │ │ │ + @ instruction: 0xf8d4f784 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - cdp2 7, 14, cr15, cr2, cr3, {4} │ │ │ │ + @ instruction: 0xff4ef783 │ │ │ │ stmdavs r9!, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf906f7e4 │ │ │ │ + @ instruction: 0xf8faf7e4 │ │ │ │ stmdavs r9!, {r1, r5, r6, sl, fp, ip} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e44690 │ │ │ │ - @ instruction: 0x4622f8ff │ │ │ │ + @ instruction: 0x4622f8f3 │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf986f7e4 │ │ │ │ + @ instruction: 0xf97af7e4 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xf980f7e4 │ │ │ │ + @ instruction: 0xf974f7e4 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff862010 │ │ │ │ + blle 0xff861f38 │ │ │ │ svclt 0x0000e73b │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ eorsle r6, r0, r0, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec287f8 │ │ │ │ + bl 0xfec28720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, r2, r7, ip, sp, pc} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdbvs fp, {r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andsmi sp, r3, #9 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ @@ -197805,1198 +197750,1198 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bd70 │ │ │ │ mvnsle r0, r0, lsl ip │ │ │ │ tstlt fp, fp, asr #18 │ │ │ │ strbteq r6, [r4], ip, asr #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ @ instruction: 0xf0119105 │ │ │ │ - blls 0x24fa78 │ │ │ │ + blls 0x24f848 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bd70 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andne lr, r4, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf882f7e4 │ │ │ │ + @ instruction: 0xf876f7e4 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e42001 │ │ │ │ - blls 0x24f868 │ │ │ │ + blls 0x24f760 │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stmdacc r0, {r0, r3, r4, r7, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf870f7e4 │ │ │ │ + @ instruction: 0xf864f7e4 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ strmi r4, [r2], -r0, lsl #8 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x3c00e9d3 │ │ │ │ orreq lr, ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf6429302 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf6402397 │ │ │ │ - vmull.s8 , d16, d13 │ │ │ │ + @ instruction: 0xf2c02cb5 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ ldmdavs fp, {r2, r3, lr, pc} │ │ │ │ - ldc2 7, cr15, [r0], #596 @ 0x254 │ │ │ │ + ldc2 7, cr15, [ip, #-596] @ 0xfffffdac │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec288d0 │ │ │ │ + bl 0xfec287f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455698 │ │ │ │ + bmi 0x4555c0 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 7, cr15, [lr, #508]! @ 0x1fc │ │ │ │ + mrc2 7, 2, pc, cr10, cr15, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, ror r8 │ │ │ │ + addeq lr, r3, r6, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2891c │ │ │ │ + bl 0xfec28844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4556e4 │ │ │ │ + bmi 0x45560c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 7, cr15, [r8, #508] @ 0x1fc │ │ │ │ + mrc2 7, 1, pc, cr4, cr15, {3} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r2, lsr r8 │ │ │ │ + addeq lr, r3, sl, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28968 │ │ │ │ + bl 0xfec28890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455730 │ │ │ │ + bmi 0x455658 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 7, cr15, [r2, #508]! @ 0x1fc │ │ │ │ + mcr2 7, 0, pc, cr14, cr15, {3} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, ror #15 │ │ │ │ + @ instruction: 0x0083e8be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec289b4 │ │ │ │ + bl 0xfec288dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45577c │ │ │ │ + bmi 0x4556a4 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 7, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ + stc2l 7, cr15, [r8, #508]! @ 0x1fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r3, sl, r7 │ │ │ │ + addeq lr, r3, r2, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28a00 │ │ │ │ + bl 0xfec28928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4557c8 │ │ │ │ + bmi 0x4556f0 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 7, cr15, [r6, #-508] @ 0xfffffe04 │ │ │ │ + stc2l 7, cr15, [r2, #508] @ 0x1fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, asr #14 │ │ │ │ + addeq lr, r3, r6, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28a4c │ │ │ │ + bl 0xfec28974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455814 │ │ │ │ + bmi 0x45573c │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d16, d3 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 7, cr15, [r0, #-508]! @ 0xfffffe04 │ │ │ │ + ldc2 7, cr15, [ip, #508] @ 0x1fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r2, lsl #14 │ │ │ │ + ldrdeq lr, [r3], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28a98 │ │ │ │ + bl 0xfec289c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455860 │ │ │ │ + bmi 0x455788 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d16, d3 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 7, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ + ldc2l 7, cr15, [r6, #-508]! @ 0xfffffe04 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083e6b6 │ │ │ │ + addeq lr, r3, lr, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28ae4 │ │ │ │ + bl 0xfec28a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4558ac │ │ │ │ + bmi 0x4557d4 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 7, cr15, [r4], #508 @ 0x1fc │ │ │ │ + ldc2l 7, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, ror #12 │ │ │ │ + addeq lr, r3, r2, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28b30 │ │ │ │ + bl 0xfec28a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4558f8 │ │ │ │ + bmi 0x455820 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 7, cr15, [lr], #508 @ 0x1fc │ │ │ │ + stc2 7, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, lsl r6 │ │ │ │ + strdeq lr, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28b7c │ │ │ │ + bl 0xfec28aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455944 │ │ │ │ + bmi 0x45586c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 7, cr15, [r8], {127} @ 0x7f │ │ │ │ + stc2 7, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r3], r2 │ │ │ │ + addeq lr, r3, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28bc8 │ │ │ │ + bl 0xfec28af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495990 │ │ │ │ + blmi 0x4958b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4899ec │ │ │ │ + bl 0x489914 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ - bl 0x45203c │ │ │ │ - bl 0x4549f8 │ │ │ │ + bl 0x451f64 │ │ │ │ + bl 0x454920 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ + ldc2l 7, cr15, [ip], {127} @ 0x7f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, lsl #11 │ │ │ │ + addeq lr, r3, r6, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28c18 │ │ │ │ + bl 0xfec28b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4959e0 │ │ │ │ + blmi 0x495908 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489a3c │ │ │ │ + bl 0x489964 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ - bl 0x45208c │ │ │ │ - bl 0x454a48 │ │ │ │ + bl 0x451fb4 │ │ │ │ + bl 0x454970 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 7, pc, r8, cr15 @ │ │ │ │ + ldc2 7, cr15, [r4], #508 @ 0x1fc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, lsr r5 │ │ │ │ + addeq lr, r3, r6, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28c68 │ │ │ │ + bl 0xfec28b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495a30 │ │ │ │ + blmi 0x495958 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489a8c │ │ │ │ + bl 0x4899b4 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ - bl 0x4520dc │ │ │ │ - bl 0x454a98 │ │ │ │ + bl 0x452004 │ │ │ │ + bl 0x4549c0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ + stc2 7, cr15, [ip], {127} @ 0x7f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, ror #9 │ │ │ │ + addeq lr, r3, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28cb8 │ │ │ │ + bl 0xfec28be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495a80 │ │ │ │ + blmi 0x4959a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489adc │ │ │ │ + bl 0x489a04 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 q8, q8, d4 │ │ │ │ - bl 0x45212c │ │ │ │ - bl 0x454ae8 │ │ │ │ + bl 0x452054 │ │ │ │ + bl 0x454a10 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfff0f8ea │ │ │ │ + stc2l 7, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r3, lr, r4 │ │ │ │ + addeq lr, r3, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28d08 │ │ │ │ + bl 0xfec28c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495ad0 │ │ │ │ + blmi 0x4959f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489b2c │ │ │ │ + bl 0x489a54 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - bl 0x45217c │ │ │ │ - bl 0x454b38 │ │ │ │ + bl 0x4520a4 │ │ │ │ + bl 0x454a60 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff50f93a │ │ │ │ + ldc2 7, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, asr #8 │ │ │ │ + addeq lr, r3, r6, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28d58 │ │ │ │ + bl 0xfec28c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495b20 │ │ │ │ + blmi 0x495a48 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489b7c │ │ │ │ + bl 0x489aa4 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vsra.s64 d19, d12, #64 │ │ │ │ - bl 0x4521cc │ │ │ │ - bl 0x454b88 │ │ │ │ + bl 0x4520f4 │ │ │ │ + bl 0x454ab0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfeb0f98a │ │ │ │ + ldc2 7, cr15, [r4], {127} @ 0x7f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r3], lr @ │ │ │ │ + ldrdeq lr, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28da8 │ │ │ │ + bl 0xfec28cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495b70 │ │ │ │ + blmi 0x495a98 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489bcc │ │ │ │ + bl 0x489af4 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ - bl 0x45221c │ │ │ │ - bl 0x454bd8 │ │ │ │ + bl 0x452144 │ │ │ │ + bl 0x454b00 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe10f9da │ │ │ │ + blx 0xffc0f902 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, lsr #7 │ │ │ │ + addeq lr, r3, r6, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28df8 │ │ │ │ + bl 0xfec28d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495bc0 │ │ │ │ + blmi 0x495ae8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489c1c │ │ │ │ + bl 0x489b44 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vsra.s64 d18, d4, #64 │ │ │ │ - bl 0x45226c │ │ │ │ - bl 0x454c28 │ │ │ │ + bl 0x452194 │ │ │ │ + bl 0x454b50 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x170fa2a │ │ │ │ + blx 0xff20f952 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, asr r3 │ │ │ │ + addeq lr, r3, r6, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28e48 │ │ │ │ + bl 0xfec28d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495c10 │ │ │ │ + blmi 0x495b38 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489c6c │ │ │ │ + bl 0x489b94 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ - bl 0x4522bc │ │ │ │ - bl 0x454c78 │ │ │ │ + bl 0x4521e4 │ │ │ │ + bl 0x454ba0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xd0fa7a │ │ │ │ + blx 0xfe80f9a2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, lsl #6 │ │ │ │ + addeq lr, r3, r6, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28e98 │ │ │ │ + bl 0xfec28dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515c60 │ │ │ │ + blmi 0x515b88 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d0, d4 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vsra.s64 d18, d8, #64 │ │ │ │ - bl 0x152318 │ │ │ │ + bl 0x152240 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, r5, lsl #22 │ │ │ │ + andlt pc, r3, r1, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0083e2b6 │ │ │ │ + addeq lr, r3, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28ef0 │ │ │ │ + bl 0xfec28e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515cb8 │ │ │ │ + blmi 0x515be0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d0, d4 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ - bl 0x152370 │ │ │ │ + bl 0x152298 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r5, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, lr, asr r2 │ │ │ │ + addeq lr, r3, r6, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28f48 │ │ │ │ + bl 0xfec28e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515d10 │ │ │ │ + blmi 0x515c38 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d0, d4 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x1523c8 │ │ │ │ + bl 0x1522f0 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, sp, lsr #21 │ │ │ │ + andlt pc, r3, r9, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, r6, lsl #4 │ │ │ │ + ldrdeq lr, [r3], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28fa0 │ │ │ │ + bl 0xfec28ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515d68 │ │ │ │ + blmi 0x515c90 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d0, d4 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 q8, q8, d8 │ │ │ │ - bl 0x152420 │ │ │ │ + bl 0x152348 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, r1, lsl #21 │ │ │ │ + andlt pc, r3, sp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, lr, lsr #3 │ │ │ │ + addeq lr, r3, r6, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28ff8 │ │ │ │ + bl 0xfec28f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515dc0 │ │ │ │ + blmi 0x515ce8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d0, d4 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x152478 │ │ │ │ + bl 0x1523a0 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, r5, asr sl @ │ │ │ │ + andlt pc, r3, r1, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, r6, asr r1 │ │ │ │ + addeq lr, r3, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec29050 │ │ │ │ + bl 0xfec28f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515e18 │ │ │ │ + blmi 0x515d40 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d0, d4 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vsra.s64 d17, d0, #64 │ │ │ │ - bl 0x1524d0 │ │ │ │ + bl 0x1523f8 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, r9, lsr #20 │ │ │ │ + mullt r3, r5, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r3], lr @ │ │ │ │ + ldrdeq lr, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec290a8 │ │ │ │ + bl 0xfec28fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495e70 │ │ │ │ + blmi 0x495d98 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489ecc │ │ │ │ + bl 0x489df4 │ │ │ │ @ instruction: 0xf6420301 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ - bl 0x45251c │ │ │ │ - bl 0x454ed8 │ │ │ │ + bl 0x452444 │ │ │ │ + bl 0x454e00 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x10fcd8 │ │ │ │ + blx 0x1c0fc00 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, lsr #1 │ │ │ │ + addeq lr, r3, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec290f8 │ │ │ │ + bl 0xfec29020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495ec0 │ │ │ │ + blmi 0x495de8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489f1c │ │ │ │ + bl 0x489e44 │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vaddw.s8 , q8, d8 │ │ │ │ - bl 0x45256c │ │ │ │ - bl 0x454f28 │ │ │ │ + bl 0x452494 │ │ │ │ + bl 0x454e50 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9d8f77f │ │ │ │ + blx 0x120fc50 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, asr r0 │ │ │ │ + addeq lr, r3, r6, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29148 │ │ │ │ + bl 0xfec29070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495f10 │ │ │ │ + blmi 0x495e38 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489f6c │ │ │ │ + bl 0x489e94 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x4525bc │ │ │ │ - bl 0x454f78 │ │ │ │ + bl 0x4524e4 │ │ │ │ + bl 0x454ea0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9b0f77f │ │ │ │ + blx 0x80fca0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr │ │ │ │ + addeq lr, r3, r6, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29198 │ │ │ │ + bl 0xfec290c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495f60 │ │ │ │ + blmi 0x495e88 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489fbc │ │ │ │ + bl 0x489ee4 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vsra.s64 d21, d16, #64 │ │ │ │ - bl 0x45260c │ │ │ │ - bl 0x454fc8 │ │ │ │ + bl 0x452534 │ │ │ │ + bl 0x454ef0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf988f77f │ │ │ │ + @ instruction: 0xf9f4f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083dfbe │ │ │ │ + umulleq lr, r3, r6, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec291e8 │ │ │ │ + bl 0xfec29110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495fb0 │ │ │ │ + blmi 0x495ed8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a00c │ │ │ │ + bl 0x489f34 │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vaddw.s8 q8, q8, d0 │ │ │ │ - bl 0x45265c │ │ │ │ - bl 0x455018 │ │ │ │ + bl 0x452584 │ │ │ │ + bl 0x454f40 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf960f77f │ │ │ │ + @ instruction: 0xf9ccf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, ror #30 │ │ │ │ + addeq lr, r3, r6, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29238 │ │ │ │ + bl 0xfec29160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496000 │ │ │ │ + blmi 0x495f28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a05c │ │ │ │ + bl 0x489f84 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ - bl 0x4526ac │ │ │ │ - bl 0x455068 │ │ │ │ + bl 0x4525d4 │ │ │ │ + bl 0x454f90 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf938f77f │ │ │ │ + @ instruction: 0xf9a4f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, lsl pc │ │ │ │ + strdeq sp, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29288 │ │ │ │ + bl 0xfec291b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496050 │ │ │ │ + blmi 0x495f78 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a0ac │ │ │ │ + bl 0x489fd4 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vmla.f d16, d0, d0[1] │ │ │ │ - bl 0x4526fc │ │ │ │ - bl 0x4550b8 │ │ │ │ + bl 0x452624 │ │ │ │ + bl 0x454fe0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf910f77f │ │ │ │ + @ instruction: 0xf97cf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, asr #29 │ │ │ │ + addeq sp, r3, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec292d8 │ │ │ │ + bl 0xfec29200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4960a0 │ │ │ │ + blmi 0x495fc8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a0fc │ │ │ │ + bl 0x48a024 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vmla.f d17, d0, d0[3] │ │ │ │ - bl 0x45274c │ │ │ │ - bl 0x455108 │ │ │ │ + bl 0x452674 │ │ │ │ + bl 0x455030 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8e8f77f │ │ │ │ + @ instruction: 0xf954f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, ror lr │ │ │ │ + addeq sp, r3, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29328 │ │ │ │ + bl 0xfec29250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4960f0 │ │ │ │ + blmi 0x496018 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a14c │ │ │ │ + bl 0x48a074 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vmla.f d23, d16, d0[0] │ │ │ │ - bl 0x45279c │ │ │ │ - bl 0x455158 │ │ │ │ + bl 0x4526c4 │ │ │ │ + bl 0x455080 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8c0f77f │ │ │ │ + @ instruction: 0xf92cf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, lsr #28 │ │ │ │ + addeq sp, r3, r6, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29378 │ │ │ │ + bl 0xfec292a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496140 │ │ │ │ + blmi 0x496068 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a19c │ │ │ │ + bl 0x48a0c4 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vmla.f d16, d16, d0[2] │ │ │ │ - bl 0x4527ec │ │ │ │ - bl 0x4551a8 │ │ │ │ + bl 0x452714 │ │ │ │ + bl 0x4550d0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf898f77f │ │ │ │ + @ instruction: 0xf904f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r3], lr │ │ │ │ + @ instruction: 0x0083deb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec293c8 │ │ │ │ + bl 0xfec292f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496190 │ │ │ │ + blmi 0x4960b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a1ec │ │ │ │ + bl 0x48a114 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ - bl 0x45283c │ │ │ │ - bl 0x4551f8 │ │ │ │ + bl 0x452764 │ │ │ │ + bl 0x455120 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf870f77f │ │ │ │ + @ instruction: 0xf8dcf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, lsl #27 │ │ │ │ + addeq sp, r3, r6, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29418 │ │ │ │ + bl 0xfec29340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4961e0 │ │ │ │ + blmi 0x496108 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a23c │ │ │ │ + bl 0x48a164 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ - bl 0x45288c │ │ │ │ - bl 0x455248 │ │ │ │ + bl 0x4527b4 │ │ │ │ + bl 0x455170 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf848f77f │ │ │ │ + @ instruction: 0xf8b4f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, lsr sp │ │ │ │ + addeq sp, r3, r6, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29468 │ │ │ │ + bl 0xfec29390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496230 │ │ │ │ + blmi 0x496158 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a28c │ │ │ │ + bl 0x48a1b4 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vsra.s64 d22, d24, #64 │ │ │ │ - bl 0x4528dc │ │ │ │ - bl 0x455298 │ │ │ │ + bl 0x452804 │ │ │ │ + bl 0x4551c0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf820f77f │ │ │ │ + @ instruction: 0xf88cf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, ror #25 │ │ │ │ + addeq sp, r3, r6, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec294b8 │ │ │ │ + bl 0xfec293e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496280 │ │ │ │ + blmi 0x4961a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a2dc │ │ │ │ + bl 0x48a204 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x45292c │ │ │ │ - bl 0x4552e8 │ │ │ │ + bl 0x452854 │ │ │ │ + bl 0x455210 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xfff8f77e │ │ │ │ + @ instruction: 0xf864f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r3, lr, ip │ │ │ │ + addeq sp, r3, r6, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29508 │ │ │ │ + bl 0xfec29430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4962d0 │ │ │ │ + blmi 0x4961f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a32c │ │ │ │ + bl 0x48a254 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ - bl 0x45297c │ │ │ │ - bl 0x455338 │ │ │ │ + bl 0x4528a4 │ │ │ │ + bl 0x455260 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffd0f77e │ │ │ │ + @ instruction: 0xf83cf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, asr #24 │ │ │ │ + addeq sp, r3, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29558 │ │ │ │ + bl 0xfec29480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496320 │ │ │ │ + blmi 0x496248 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a37c │ │ │ │ + bl 0x48a2a4 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ - bl 0x4529cc │ │ │ │ - bl 0x455388 │ │ │ │ + bl 0x4528f4 │ │ │ │ + bl 0x4552b0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffa8f77e │ │ │ │ + @ instruction: 0xf814f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r3], lr │ │ │ │ + ldrdeq sp, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec295a8 │ │ │ │ + bl 0xfec294d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496370 │ │ │ │ + blmi 0x496298 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a3cc │ │ │ │ + bl 0x48a2f4 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ - bl 0x452a1c │ │ │ │ - bl 0x4553d8 │ │ │ │ + bl 0x452944 │ │ │ │ + bl 0x455300 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff80f77e │ │ │ │ + @ instruction: 0xffecf77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, lsr #23 │ │ │ │ + addeq sp, r3, r6, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec295f8 │ │ │ │ + bl 0xfec29520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4963c0 │ │ │ │ + blmi 0x4962e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a41c │ │ │ │ + bl 0x48a344 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ - bl 0x452a6c │ │ │ │ - bl 0x455428 │ │ │ │ + bl 0x452994 │ │ │ │ + bl 0x455350 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff58f77e │ │ │ │ + @ instruction: 0xffc4f77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, asr fp │ │ │ │ + addeq sp, r3, r6, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29648 │ │ │ │ + bl 0xfec29570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496410 │ │ │ │ + blmi 0x496338 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a46c │ │ │ │ + bl 0x48a394 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ - bl 0x452abc │ │ │ │ - bl 0x455478 │ │ │ │ + bl 0x4529e4 │ │ │ │ + bl 0x4553a0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff30f77e │ │ │ │ + @ instruction: 0xff9cf77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, lsl #22 │ │ │ │ + addeq sp, r3, r6, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29698 │ │ │ │ + bl 0xfec295c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496460 │ │ │ │ + blmi 0x496388 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a4bc │ │ │ │ + bl 0x48a3e4 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x452b0c │ │ │ │ - bl 0x4554c8 │ │ │ │ + bl 0x452a34 │ │ │ │ + bl 0x4553f0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff08f77e │ │ │ │ + @ instruction: 0xff74f77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083dabe │ │ │ │ + umulleq sp, r3, r6, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec296e8 │ │ │ │ + bl 0xfec29610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4964b0 │ │ │ │ + blmi 0x4963d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a50c │ │ │ │ + bl 0x48a434 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ - bl 0x452b5c │ │ │ │ - bl 0x455518 │ │ │ │ + bl 0x452a84 │ │ │ │ + bl 0x455440 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 7, pc, cr0, cr14, {3} @ │ │ │ │ + @ instruction: 0xff4cf77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, lr, ror #20 │ │ │ │ + addeq sp, r3, r6, asr #22 │ │ │ │ @ instruction: 0xf7884611 │ │ │ │ - svclt 0x0000bf2f │ │ │ │ + svclt 0x0000bf9b │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ vrecps.f32 q14, q1, q8 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x40255c │ │ │ │ - bl 0x3d315c │ │ │ │ + bl 0x402484 │ │ │ │ + bl 0x3d3084 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - mcrlt 7, 5, pc, cr10, cr14, {3} @ │ │ │ │ - addeq sp, r3, lr, lsl sl │ │ │ │ + svclt 0x0016f77e │ │ │ │ + strdeq sp, [r3], r6 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ vrecps.f32 q14, q1, q8 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x402584 │ │ │ │ - bl 0x3d3184 │ │ │ │ + bl 0x4024ac │ │ │ │ + bl 0x3d30ac │ │ │ │ stmdavs r8, {r9} │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr6, cr14, {3} │ │ │ │ - strdeq sp, [r3], r6 │ │ │ │ + svclt 0x0002f77e │ │ │ │ + addeq sp, r3, lr, asr #21 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e350 │ │ │ │ + blmi 0x34e278 │ │ │ │ stclmi 6, cr15, [r8], #260 @ 0x104 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x210718 │ │ │ │ + bl 0x210640 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be7f │ │ │ │ - addeq sp, r3, ip, asr #19 │ │ │ │ + svclt 0x0000beeb │ │ │ │ + addeq sp, r3, r4, lsr #21 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e380 │ │ │ │ + blmi 0x34e2a8 │ │ │ │ ldclpl 6, cr15, [r0], #260 @ 0x104 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x210748 │ │ │ │ + bl 0x210670 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be67 │ │ │ │ - umulleq sp, r3, ip, r9 │ │ │ │ + svclt 0x0000bed3 │ │ │ │ + addeq sp, r3, r4, ror sl │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e3b0 │ │ │ │ + blmi 0x34e2d8 │ │ │ │ stclmi 6, cr15, [r4], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x210778 │ │ │ │ + bl 0x2106a0 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be4f │ │ │ │ - addeq sp, r3, ip, ror #18 │ │ │ │ + svclt 0x0000bebb │ │ │ │ + addeq sp, r3, r4, asr #20 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e3e0 │ │ │ │ + blmi 0x34e308 │ │ │ │ stclpl 6, cr15, [ip], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x2107a8 │ │ │ │ + bl 0x2106d0 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be37 │ │ │ │ - addeq sp, r3, ip, lsr r9 │ │ │ │ + svclt 0x0000bea3 │ │ │ │ + addeq sp, r3, r4, lsl sl │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e410 │ │ │ │ + blmi 0x34e338 │ │ │ │ ldclvc 6, cr15, [ip], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x2107d8 │ │ │ │ + bl 0x210700 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be1f │ │ │ │ - addeq sp, r3, ip, lsl #18 │ │ │ │ + svclt 0x0000be8b │ │ │ │ + addeq sp, r3, r4, ror #19 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e440 │ │ │ │ + blmi 0x34e368 │ │ │ │ stceq 2, cr15, [r0], {66} @ 0x42 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x210808 │ │ │ │ + bl 0x210730 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be07 │ │ │ │ - ldrdeq sp, [r3], ip │ │ │ │ + svclt 0x0000be73 │ │ │ │ + @ instruction: 0x0083d9b4 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e470 │ │ │ │ + blmi 0x34e398 │ │ │ │ ldclvs 6, cr15, [r4], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x210838 │ │ │ │ + bl 0x210760 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000bdef │ │ │ │ - addeq sp, r3, ip, lsr #17 │ │ │ │ + svclt 0x0000be5b │ │ │ │ + addeq sp, r3, r4, lsl #19 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e4a0 │ │ │ │ + blmi 0x34e3c8 │ │ │ │ ldclvs 6, cr15, [r8], #260 @ 0x104 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x210868 │ │ │ │ + bl 0x210790 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000bdd7 │ │ │ │ - addeq sp, r3, ip, ror r8 │ │ │ │ + svclt 0x0000be43 │ │ │ │ + addeq sp, r3, r4, asr r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 1, cr11, [r3, #-876] @ 0xfffffc94 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs ip, {r0, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ stmiavs ip, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ - msrmi SPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + msrcc CPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #2 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ svclt 0x00082b00 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0x4691461f │ │ │ │ andcs fp, r0, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460c83f8 │ │ │ │ - @ instruction: 0xf874f010 │ │ │ │ + @ instruction: 0xf81ef010 │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf77d83f8 │ │ │ │ - @ instruction: 0x4606fdf5 │ │ │ │ - ldc2 7, cr15, [lr, #500]! @ 0x1f4 │ │ │ │ + strmi pc, [r6], -r1, ror #28 │ │ │ │ + mcr2 7, 1, pc, cr10, cr13, {3} @ │ │ │ │ @ instruction: 0xf77d4605 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9856 @ 0x2680 │ │ │ │ strbmi r4, [sl], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf806f7e3 │ │ │ │ + @ instruction: 0xfffaf7e2 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r0], -r1, ror #16 │ │ │ │ - @ instruction: 0xf800f7e3 │ │ │ │ + @ instruction: 0xfff4f7e2 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47b8463d │ │ │ │ strcs r6, [r8, -r2, ror #17] │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ @ instruction: 0xf78617d3 │ │ │ │ - @ instruction: 0x464afb55 │ │ │ │ + strbmi pc, [sl], -r1, asr #23 @ │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e34630 │ │ │ │ - @ instruction: 0x4641f8b9 │ │ │ │ + strbmi pc, [r1], -sp, lsr #17 @ │ │ │ │ @ instruction: 0x47a84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x2a40a4 │ │ │ │ + blx 0x2a3fcc │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - blx 0x1210606 │ │ │ │ + blx 0xfed1052e │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf8a8f7e3 │ │ │ │ + @ instruction: 0xf89cf7e3 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29a04 │ │ │ │ + bl 0xfec2992c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf77d2100 │ │ │ │ - @ instruction: 0x4604fd7b │ │ │ │ - ldc2l 7, cr15, [r8, #-500]! @ 0xfffffe0c │ │ │ │ + strmi pc, [r4], -r7, ror #27 │ │ │ │ + stc2l 7, cr15, [r4, #500]! @ 0x1f4 │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf7844620 │ │ │ │ - strtmi pc, [sl], -r7, lsr #31 │ │ │ │ + @ instruction: 0xf7854620 │ │ │ │ + @ instruction: 0x462af813 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7894070 │ │ │ │ - svclt 0x0000bff1 │ │ │ │ + @ instruction: 0xf78a4070 │ │ │ │ + svclt 0x0000b85d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29a44 │ │ │ │ + bl 0xfec2996c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf77d2100 │ │ │ │ - @ instruction: 0x4604fd5b │ │ │ │ - ldc2l 7, cr15, [r8, #-500] @ 0xfffffe0c │ │ │ │ + strmi pc, [r4], -r7, asr #27 │ │ │ │ + stc2l 7, cr15, [r4, #500] @ 0x1f4 │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7844620 │ │ │ │ - strtmi pc, [sl], -r7, lsl #30 │ │ │ │ + qsub16mi pc, sl, r3 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7894070 │ │ │ │ - svclt 0x0000bfd1 │ │ │ │ + @ instruction: 0xf78a4070 │ │ │ │ + svclt 0x0000b83d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29a84 │ │ │ │ + bl 0xfec299ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strmi r4, [r8], -r0, lsl #4 │ │ │ │ mrsls r2, SP_irq │ │ │ │ - @ instruction: 0xf9b6f786 │ │ │ │ + blx 0x9905dc │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7894010 │ │ │ │ - svclt 0x0000bf2d │ │ │ │ + svclt 0x0000bf99 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf7962003 │ │ │ │ - svclt 0x0000be4f │ │ │ │ + svclt 0x0000bebb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ cmnlt r3, r0, lsl #7 │ │ │ │ @@ -199009,768 +198954,768 @@ │ │ │ │ svceq 0x0001f01e │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46908ff8 │ │ │ │ @ instruction: 0xf00f460f │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r1, r2, r3, r4, r6, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldmdbvs r8!, {r0, r7, pc} │ │ │ │ svclt 0x00cc2801 │ │ │ │ @ instruction: 0xf0444622 │ │ │ │ - bcs 0xd3128 │ │ │ │ + bcs 0xd3050 │ │ │ │ andcs sp, r8, #123 @ 0x7b │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd2a68 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd2990 │ │ │ │ andcc r4, r1, r2, lsl #1 │ │ │ │ strbeq pc, [r0], #-450 @ 0xfffffe3e @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ @ instruction: 0xf1c21ad3 │ │ │ │ - blx 0x3d31c0 │ │ │ │ - blx 0xc1217c │ │ │ │ - blx 0xc0ed58 │ │ │ │ - b 0x114f154 │ │ │ │ - blx 0xbd2d88 │ │ │ │ + blx 0x3d30e8 │ │ │ │ + blx 0xc120a4 │ │ │ │ + blx 0xc0ec80 │ │ │ │ + b 0x114f07c │ │ │ │ + blx 0xbd2cb0 │ │ │ │ tstpmi r1, #4, 24 @ p-variant is OBSOLETE @ 0x400 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x3e2cc0 │ │ │ │ + blx 0x3e2be8 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0xf794430a │ │ │ │ - strmi pc, [r2], r9, ror #24 │ │ │ │ + pkhtbmi pc, r2, r5, asr #25 @ │ │ │ │ @ instruction: 0xf77d468b │ │ │ │ - strmi pc, [r5], -r9, asr #25 │ │ │ │ - stc2l 7, cr15, [r6], {125} @ 0x7d │ │ │ │ + @ instruction: 0x4605fd35 │ │ │ │ + ldc2 7, cr15, [r2, #-500]! @ 0xfffffe0c │ │ │ │ @ instruction: 0x46066839 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xff10f7e2 │ │ │ │ + @ instruction: 0xff04f7e2 │ │ │ │ ldmdavs r9!, {r0, r9, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xff0af7e2 │ │ │ │ - stc2l 7, cr15, [sl], #500 @ 0x1f4 │ │ │ │ + cdp2 7, 15, cr15, cr14, cr2, {7} │ │ │ │ + ldc2l 7, cr15, [r6, #-500] @ 0xfffffe0c │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ ldmvs sl!, {r6, r7, r8, r9, sl, lr}^ │ │ │ │ andcs fp, r0, #67584 @ 0x10800 │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - strbmi pc, [r9], -r9, asr #31 @ │ │ │ │ + @ instruction: 0x4649ffbd │ │ │ │ @ instruction: 0x47c04630 │ │ │ │ ldmdblt sl!, {r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xffbef7e2 │ │ │ │ + @ instruction: 0xffb2f7e2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - b 0x1cd1300 │ │ │ │ - b 0x1c93218 │ │ │ │ + b 0x1cd13d8 │ │ │ │ + b 0x1c93140 │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - strb pc, [r1, r9, asr #19]! @ │ │ │ │ + @ instruction: 0xe7e1fa35 │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - b 0x1cd12e4 │ │ │ │ - b 0x1c93234 │ │ │ │ + b 0x1cd13bc │ │ │ │ + b 0x1c9315c │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - @ instruction: 0xe7c8f9bb │ │ │ │ + strb pc, [r8, r7, lsr #20] @ │ │ │ │ @ instruction: 0x469b469a │ │ │ │ ldrmi lr, [r2], fp, lsr #15 │ │ │ │ @ instruction: 0xe7a84693 │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - rsbmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + eorcc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x15b634 │ │ │ │ + bl 0x15b55c │ │ │ │ ldmdbvs r2, {r2, r3, r7, r9} │ │ │ │ svclt 0x0000e73e │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - rsbmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + eorcc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x15b650 │ │ │ │ + bl 0x15b578 │ │ │ │ ldmibvs r2, {r2, r3, r7, r9}^ │ │ │ │ svclt 0x0000e732 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29c5c │ │ │ │ + bl 0xfec29b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8a9c │ │ │ │ + bl 0x3f89c4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - ldrdlt pc, [r6], -r5 │ │ │ │ + andlt pc, r6, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq sp, [r3], r6 │ │ │ │ + addeq sp, r3, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29cc8 │ │ │ │ + bl 0xfec29bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8b08 │ │ │ │ + bl 0x3f8a30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - mullt r6, pc, ip @ │ │ │ │ + andlt pc, r6, fp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, sl, lsl #9 │ │ │ │ + addeq sp, r3, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29d34 │ │ │ │ + bl 0xfec29c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8b74 │ │ │ │ + bl 0x3f8a9c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvc pc, r4, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r9, ror #24 │ │ │ │ + ldrdlt pc, [r6], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, lr, lsl r4 │ │ │ │ + strdeq sp, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29da0 │ │ │ │ + bl 0xfec29cc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8be0 │ │ │ │ + bl 0x3f8b08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r3, lsr ip @ │ │ │ │ + mullt r6, pc, ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0083d3b2 │ │ │ │ + addeq sp, r3, sl, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e0c │ │ │ │ + bl 0xfec29d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8c4c │ │ │ │ + bl 0x3f8b74 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - strdlt pc, [r6], -sp │ │ │ │ + andlt pc, r6, r9, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, r6, asr #6 │ │ │ │ + addeq sp, r3, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e78 │ │ │ │ + bl 0xfec29da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8cb8 │ │ │ │ + bl 0x3f8be0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, ip, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r7, asr #23 │ │ │ │ + andlt pc, r6, r3, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq sp, [r3], sl │ │ │ │ + @ instruction: 0x0083d3b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29ee4 │ │ │ │ + bl 0xfec29e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8d24 │ │ │ │ + bl 0x3f8c4c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - mullt r6, r1, fp │ │ │ │ + strdlt pc, [r6], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, lr, ror #4 │ │ │ │ + addeq sp, r3, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29f50 │ │ │ │ + bl 0xfec29e78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8d90 │ │ │ │ + bl 0x3f8cb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_usr, r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, fp, asr fp @ │ │ │ │ + andlt pc, r6, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, r2, lsl #4 │ │ │ │ + ldrdeq sp, [r3], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29fbc │ │ │ │ + bl 0xfec29ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8dfc │ │ │ │ + bl 0x3f8d24 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r5, lsr #22 │ │ │ │ + mullt r6, r1, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq sp, r3, r6, r1 │ │ │ │ + addeq sp, r3, lr, ror #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a028 │ │ │ │ + bl 0xfec29f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - b 0x11b9e6c │ │ │ │ - b 0x13d5e48 │ │ │ │ + b 0x11b9d94 │ │ │ │ + b 0x13d5d70 │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0e │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13d5e5c │ │ │ │ + b 0x13d5d84 │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13d6664 │ │ │ │ - b 0x7d609c │ │ │ │ + b 0x13d658c │ │ │ │ + b 0x7d5fc4 │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r9, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - cmpplt r8, #60160 @ p-variant is OBSOLETE @ 0xeb00 │ │ │ │ + cmpplt r8, #38144 @ p-variant is OBSOLETE @ 0x9500 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 7, cr15, [lr], #-904 @ 0xfffffc78 │ │ │ │ + stc2l 7, cr15, [r2], #-904 @ 0xfffffc78 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls lr, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls lr, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - stc2l 7, cr15, [r4], #-904 @ 0xfffffc78 │ │ │ │ + mrrc2 7, 14, pc, r8, cr2 @ │ │ │ │ andls r4, r7, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - ldcls 12, cr15, [r0, #-380] @ 0xfffffe84 │ │ │ │ + ldcls 12, cr15, [r0, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf6429504 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - stcls 12, cr2, [pc, #-604] @ 0xd2c68 │ │ │ │ + stcls 12, cr2, [pc, #-604] @ 0xd2b90 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strls r4, [r1], #-1539 @ 0xfffff9fd │ │ │ │ - bls 0x2a4794 │ │ │ │ + bls 0x2a46bc │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r0], #-0 │ │ │ │ - @ instruction: 0xf8ecf794 │ │ │ │ + @ instruction: 0xf958f794 │ │ │ │ andlt r2, r9, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a0f8 │ │ │ │ + bl 0xfec2a020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - b 0x11b9f34 │ │ │ │ - b 0x13d5f18 │ │ │ │ + b 0x11b9e5c │ │ │ │ + b 0x13d5e40 │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0c │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13d5f2c │ │ │ │ + b 0x13d5e54 │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13d6734 │ │ │ │ - b 0x7d616c │ │ │ │ + b 0x13d665c │ │ │ │ + b 0x7d6094 │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - msrlt CPSR_, #33536 @ 0x8300 │ │ │ │ + msrlt CPSR_, #11520 @ 0x2d00 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 7, cr15, [r6], {226} @ 0xe2 │ │ │ │ + blx 0xfff90e1a │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls ip, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls ip, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - blx 0x10f06 │ │ │ │ + blx 0xffd10e2e │ │ │ │ andls r4, r5, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - vstrls d15, [lr, #-988] @ 0xfffffc24 │ │ │ │ + vstrls d15, [lr, #-940] @ 0xfffffc54 │ │ │ │ strmi r9, [r3], -r3, lsl #10 │ │ │ │ ldrtmi r9, [r1], -sp, lsl #26 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #20 │ │ │ │ strmi lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7939400 │ │ │ │ - andcs pc, r1, r3, lsl #31 │ │ │ │ + andcs pc, r1, pc, ror #31 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfec2a1c8 │ │ │ │ + bl 0xfec2a0f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x13ed010 │ │ │ │ + b 0x13ecf38 │ │ │ │ @ instruction: 0xf01e0e04 │ │ │ │ tstle r6, r0, lsl pc │ │ │ │ streq pc, [r1], #-12 │ │ │ │ svclt 0x00082a00 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ andcs fp, r0, ip, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461687f0 │ │ │ │ @ instruction: 0xf00f460d │ │ │ │ - stmiblt r0, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf77d4770 │ │ │ │ - @ instruction: 0x4607f99f │ │ │ │ - @ instruction: 0xf99cf77d │ │ │ │ + strmi pc, [r7], -fp, lsl #20 │ │ │ │ + blx 0x310d58 │ │ │ │ @ instruction: 0xf77d4681 │ │ │ │ - @ instruction: 0x4622f999 │ │ │ │ + strtmi pc, [r2], -r5, lsl #20 │ │ │ │ stmdavs r9!, {r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - stc2 7, cr15, [r0], {226} @ 0xe2 │ │ │ │ + blx 0xffe10f02 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r4, [ip], -r2, lsr #13 │ │ │ │ @ instruction: 0x4648463a │ │ │ │ @ instruction: 0x47b06819 │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xffd10ffa │ │ │ │ + blx 0xffa10f22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0x46484652 │ │ │ │ - stc2l 7, cr15, [r2], #-904 @ 0xfffffc78 │ │ │ │ + mrrc2 7, 14, pc, r6, cr2 @ │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - mrrc2 7, 14, pc, ip, cr2 @ │ │ │ │ + mrrc2 7, 14, pc, r0, cr2 @ │ │ │ │ ldr r2, [lr, r1]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r4!, {r2, r8, sl, fp, sp, lr} │ │ │ │ stceq 0, cr15, [lr], {20} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x12244b8 │ │ │ │ + b 0x12243e0 │ │ │ │ stmdavs ip, {r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x107624 │ │ │ │ + blcs 0x10754c │ │ │ │ stmvs ip, {r1, r2, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ cmple r1, r7, lsr #12 │ │ │ │ - blls 0x364b34 │ │ │ │ + blls 0x364a5c │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [sp, fp, asr #16] │ │ │ │ @ instruction: 0xf00fd448 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf77dd03a │ │ │ │ - strmi pc, [r2], r3, asr #18 │ │ │ │ - @ instruction: 0xf940f77d │ │ │ │ + strmi pc, [r2], pc, lsr #19 │ │ │ │ + @ instruction: 0xf9acf77d │ │ │ │ @ instruction: 0xf77d4683 │ │ │ │ - @ instruction: 0x4606f93d │ │ │ │ + strmi pc, [r6], -r9, lsr #19 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ ldrbmi r9, [r0], -sl, lsl #22 │ │ │ │ - blx 0xfea11092 │ │ │ │ + blx 0xfe710fba │ │ │ │ mrrcne 11, 0, r9, r8, cr11 │ │ │ │ stmdavs r1!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xfe8110a2 │ │ │ │ + blx 0xfe510fca │ │ │ │ @ instruction: 0x46324651 │ │ │ │ @ instruction: 0x47c04650 │ │ │ │ mrrcne 11, 0, r9, r9, cr10 @ │ │ │ │ stmdavs r1!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xfe5110ba │ │ │ │ + blx 0xfe210fe2 │ │ │ │ mrrcne 11, 0, r9, sl, cr11 │ │ │ │ stmdavs r1!, {r1, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfe3110ca │ │ │ │ + blx 0x2010ff2 │ │ │ │ stmiavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ - blx 0x910d6 │ │ │ │ + blx 0xffd90ffe │ │ │ │ @ instruction: 0x46594632 │ │ │ │ @ instruction: 0x47c04658 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xffe110ea │ │ │ │ + blx 0xffb11012 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - blx 0x1b0f1c6 │ │ │ │ + blx 0x58f0ee │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - @ instruction: 0xf8f2f77d │ │ │ │ + @ instruction: 0xf95ef77d │ │ │ │ @ instruction: 0xf77d4682 │ │ │ │ - strmi pc, [r3], pc, ror #17 │ │ │ │ - @ instruction: 0xf8ecf77d │ │ │ │ + pkhtbmi pc, r3, fp, asr #18 @ │ │ │ │ + @ instruction: 0xf958f77d │ │ │ │ strmi r9, [r6], -sl, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - @ instruction: 0xf8b2f77d │ │ │ │ + @ instruction: 0xf91ef77d │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ movwcs r4, #9786 @ 0x263a │ │ │ │ - blx 0x9113c │ │ │ │ + blx 0xffd91064 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r5, r8, asr #15]! │ │ │ │ - @ instruction: 0xf8a6f77d │ │ │ │ + @ instruction: 0xf912f77d │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0xffd91154 │ │ │ │ + blx 0xffa9107c │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldr r4, [r5, r8, asr #15]! │ │ │ │ - @ instruction: 0xf89af77d │ │ │ │ + @ instruction: 0xf906f77d │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0xffa9116c │ │ │ │ + blx 0xff791094 │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ str r4, [r1, r8, asr #15]! │ │ │ │ - @ instruction: 0xf88ef77d │ │ │ │ + @ instruction: 0xf8faf77d │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0xff791184 │ │ │ │ + blx 0xff4910ac │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r9, r8, asr #15] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11e822c │ │ │ │ + b 0x11e8154 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xb122d105 │ │ │ │ @ instruction: 0xf014688c │ │ │ │ strtmi r0, [r5], -r1, lsl #8 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf00f9301 │ │ │ │ - ldmdblt r0, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf77d8ff0 │ │ │ │ - sxtab16mi pc, r1, sp, ror #16 @ │ │ │ │ - @ instruction: 0xf87af77d │ │ │ │ + strmi pc, [r1], r9, ror #17 │ │ │ │ + @ instruction: 0xf8e6f77d │ │ │ │ @ instruction: 0xf77d4680 │ │ │ │ - strmi pc, [r7], -r3, asr #16 │ │ │ │ - @ instruction: 0xf840f77d │ │ │ │ + strmi pc, [r7], -pc, lsr #17 │ │ │ │ + @ instruction: 0xf8acf77d │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e24638 │ │ │ │ - movwcs pc, #10891 @ 0x2a8b @ │ │ │ │ + movwcs pc, #10879 @ 0x2a7f @ │ │ │ │ stmdavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x46aa4630 │ │ │ │ - blx 0xfe211230 │ │ │ │ + blx 0x1f11158 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r8, asr #12] │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0x1f91244 │ │ │ │ + blx 0x1c9116c │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0x1e11250 │ │ │ │ + blx 0x1b11178 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0xb1ad9d01 │ │ │ │ - @ instruction: 0xf84ef77d │ │ │ │ + @ instruction: 0xf8baf77d │ │ │ │ strmi r2, [r6], -r3, lsl #6 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ - blx 0xfee9126c │ │ │ │ + blx 0xfeb91194 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - blx 0xfec11280 │ │ │ │ + blx 0xfe9111a8 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0x891296 │ │ │ │ + blx 0x5911be │ │ │ │ stmiavs r1!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0x7112a2 │ │ │ │ + blx 0x4111ca │ │ │ │ str r2, [r2, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a524 │ │ │ │ + bl 0xfec2a44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ mvnslt r1, r0, lsl #7 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c4500 │ │ │ │ ldrle r0, [r4], #-1763 @ 0xfffff91d │ │ │ │ ldmib r1, {r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi ip, #0, 6 │ │ │ │ andsmi r6, ip, fp, lsl #17 │ │ │ │ ldrmi sp, [r7], -sp, lsl #2 │ │ │ │ @ instruction: 0xf00f460e │ │ │ │ - ldmdblt r8!, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - @ instruction: 0xffc4f77c │ │ │ │ + @ instruction: 0xf830f77d │ │ │ │ and r4, ip, r5, lsl #12 │ │ │ │ @ instruction: 0xf7e26871 │ │ │ │ - @ instruction: 0x4629fa11 │ │ │ │ + strtmi pc, [r9], -r5, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10289 @ 0x2831 │ │ │ │ @ instruction: 0xf7e24628 │ │ │ │ - ldmvs r1!, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11e83e4 │ │ │ │ + b 0x11e830c │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x107838 │ │ │ │ - bcs 0x103054 │ │ │ │ + blcs 0x107760 │ │ │ │ + bcs 0x102f7c │ │ │ │ @ instruction: 0xf04fbf0a │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ andle r0, r7, r0, lsl #24 │ │ │ │ strpl lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ streq pc, [r1], #-30 @ 0xffffffe2 │ │ │ │ andle r4, r8, r5, lsr #12 │ │ │ │ andlt r4, r3, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r6, r0 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - blx 0x60f46c │ │ │ │ + @ instruction: 0xf9bef00f │ │ │ │ @ instruction: 0xf04fb960 │ │ │ │ strbtmi r0, [r0], -r1, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff92f77c │ │ │ │ + @ instruction: 0xfffef77c │ │ │ │ @ instruction: 0xf77c4607 │ │ │ │ - strmi pc, [r0], pc, lsl #31 │ │ │ │ - @ instruction: 0xff58f77c │ │ │ │ + @ instruction: 0x4680fffb │ │ │ │ + @ instruction: 0xffc4f77c │ │ │ │ @ instruction: 0xf77c4683 │ │ │ │ - qsaxmi pc, sl, r5 @ │ │ │ │ + strtmi pc, [sl], -r1, asr #31 │ │ │ │ stmdavs r1!, {r1, r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf9f0f7e2 │ │ │ │ + @ instruction: 0xf9e4f7e2 │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ strbmi r6, [r0], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e246a9 │ │ │ │ - strbmi pc, [r2], -r9, ror #19 @ │ │ │ │ + @ instruction: 0x4642f9dd │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x463547b0 │ │ │ │ mcrls 6, 0, r4, cr1, cr9, {1} │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf9daf7e2 │ │ │ │ + @ instruction: 0xf9cef7e2 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf9d4f7e2 │ │ │ │ + @ instruction: 0xf9c8f7e2 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ @ instruction: 0x46504639 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e24658 │ │ │ │ - stmiavs r1!, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e24650 │ │ │ │ - @ instruction: 0xf04ff9ff │ │ │ │ + @ instruction: 0xf04ff9f3 │ │ │ │ ldr r0, [r0, r1, lsl #24]! │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ stmiavs sl, {r0, r1, r4, fp, sp, lr}^ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ @@ -199780,145 +199725,145 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smlabbls r5, r6, r0, fp │ │ │ │ - @ instruction: 0xf9a0f00f │ │ │ │ + @ instruction: 0xf94af00f │ │ │ │ stmdblt r8, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andne lr, r3, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf91af7e2 │ │ │ │ + @ instruction: 0xf90ef7e2 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r8, fp, sp, lr} │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - blls 0x251998 │ │ │ │ + blls 0x251890 │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr} │ │ │ │ stmdacc r0, {r0, r3, r4, r6, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf908f7e2 │ │ │ │ - @ instruction: 0xf6409b05 │ │ │ │ - @ instruction: 0xf2c00cd1 │ │ │ │ + @ instruction: 0xf8fcf7e2 │ │ │ │ + vqdmulh.s d25, d0, d5 │ │ │ │ + @ instruction: 0xf2c07cf9 │ │ │ │ strmi r0, [r2], -sp, lsl #24 │ │ │ │ ldmdavs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf793681b │ │ │ │ - andcs pc, r1, fp, asr #26 │ │ │ │ + @ instruction: 0x2001fdb7 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11e85cc │ │ │ │ + b 0x11e84f4 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ tstlt r2, r3, lsl #2 │ │ │ │ strbeq r6, [r4, ip, lsl #17]! │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x4617469b │ │ │ │ @ instruction: 0xf00f468a │ │ │ │ - ldmdblt r0, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da8ff0 │ │ │ │ movwls r3, #4108 @ 0x100c │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf77c461c │ │ │ │ - blls 0x152ff8 │ │ │ │ + blls 0x1530d0 │ │ │ │ smlawbne r2, r1, r6, r4 │ │ │ │ suble r2, ip, r1, lsl #22 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e22302 │ │ │ │ - @ instruction: 0xf77cf8bd │ │ │ │ - movwcs pc, #11881 @ 0x2e69 @ │ │ │ │ + @ instruction: 0xf77cf8b1 │ │ │ │ + movwcs pc, #11989 @ 0x2ed5 @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #4 │ │ │ │ @ instruction: 0xf7e2463d │ │ │ │ - @ instruction: 0xf77cf8b3 │ │ │ │ - @ instruction: 0x464afe93 │ │ │ │ + @ instruction: 0xf77cf8a7 │ │ │ │ + @ instruction: 0x464afeff │ │ │ │ @ instruction: 0x46804631 │ │ │ │ @ instruction: 0xf8da47b8 │ │ │ │ andcs r1, r1, #4 │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf8a6f7e2 │ │ │ │ - mcr2 7, 4, pc, cr6, cr12, {3} @ │ │ │ │ + @ instruction: 0xf89af7e2 │ │ │ │ + mrc2 7, 7, pc, cr2, cr12, {3} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r7, lsl #12]! │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf77cd017 │ │ │ │ - movwcs pc, #15997 @ 0x3e7d @ │ │ │ │ + movwcs pc, #16105 @ 0x3ee9 @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #8 │ │ │ │ - @ instruction: 0xf8e4f7e2 │ │ │ │ + @ instruction: 0xf8d8f7e2 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e22303 │ │ │ │ - @ instruction: 0x463af8d9 │ │ │ │ + ldrtmi pc, [sl], -sp, asr #17 @ │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8da47d8 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf94af7e2 │ │ │ │ + @ instruction: 0xf93ef7e2 │ │ │ │ @ instruction: 0xf8da4638 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ @ instruction: 0xf7e22201 │ │ │ │ - andcs pc, r1, r3, asr #18 │ │ │ │ + andcs pc, r1, r7, lsr r9 @ │ │ │ │ movwcs lr, #10139 @ 0x279b │ │ │ │ tstpeq r7, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf870f7e2 │ │ │ │ + @ instruction: 0xf864f7e2 │ │ │ │ ldrle r0, [r4, #-1827] @ 0xfffff8dd │ │ │ │ - mrc2 7, 0, pc, cr10, cr12, {3} │ │ │ │ + mcr2 7, 4, pc, cr6, cr12, {3} @ │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - stc2 7, cr15, [r8], #-524 @ 0xfffffdf4 │ │ │ │ + ldc2 7, cr15, [r4], {131} @ 0x83 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7822210 │ │ │ │ - strtmi pc, [sl], -r5, lsr #20 │ │ │ │ + @ instruction: 0x462afa91 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xffb4f781 │ │ │ │ + @ instruction: 0xf820f782 │ │ │ │ @ instruction: 0xf77ce79b │ │ │ │ - strbmi pc, [r9], -r5, lsl #28 @ │ │ │ │ + @ instruction: 0x4649fe71 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x61151c │ │ │ │ + blx 0xfe111444 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7822210 │ │ │ │ - @ instruction: 0x462af8b5 │ │ │ │ + strtmi pc, [sl], -r1, lsr #18 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xffa2f781 │ │ │ │ + @ instruction: 0xf80ef782 │ │ │ │ svclt 0x0000e789 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ ldrblt fp, [r0, #-867]! @ 0xfffffc9d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -199931,109 +199876,109 @@ │ │ │ │ stmdavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf00f460c │ │ │ │ - stmiblt r0, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e10503 │ │ │ │ - stmdbvs r2!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e168a0 │ │ │ │ - stmdavs r3!, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - ldc2l 7, cr15, [r2], #596 @ 0x254 │ │ │ │ + ldc2l 7, cr15, [lr, #-596] @ 0xfffffdac │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 1, cr11, [r3, #-460] @ 0xfffffe34 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x146d920 │ │ │ │ + b 0x146d848 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed402 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strls r8, [r1], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - @ instruction: 0xf81ef00f │ │ │ │ + @ instruction: 0xffc8f00e │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0x124128 │ │ │ │ + blcs 0x124050 │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - blx 0xb11628 │ │ │ │ + blx 0xfe611550 │ │ │ │ @ instruction: 0xf77c4683 │ │ │ │ - strmi pc, [r0], r9, ror #26 │ │ │ │ - stc2l 7, cr15, [r6, #-496]! @ 0xfffffe10 │ │ │ │ + pkhtbmi pc, r0, r5, asr #27 @ │ │ │ │ + ldc2l 7, cr15, [r2, #496] @ 0x1f0 │ │ │ │ @ instruction: 0xf77c4607 │ │ │ │ - strmi pc, [r2], r3, ror #26 │ │ │ │ - stc2l 7, cr15, [r0, #-496]! @ 0xfffffe10 │ │ │ │ + strmi pc, [r2], pc, asr #27 │ │ │ │ + stc2l 7, cr15, [ip, #496] @ 0x1f0 │ │ │ │ strmi r6, [r1], r1, lsr #16 │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e12200 │ │ │ │ - ldrtmi pc, [r8], -fp, lsr #31 @ │ │ │ │ + shadd8mi pc, r8, pc @ │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - movwcs pc, #12197 @ 0x2fa5 @ │ │ │ │ + movwcs pc, #12185 @ 0x2f99 @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e14650 │ │ │ │ - movwcs pc, #12191 @ 0x2f9f @ │ │ │ │ + movwcs pc, #12179 @ 0x2f93 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ @ instruction: 0xf7e14648 │ │ │ │ - @ instruction: 0xf77cff99 │ │ │ │ - @ instruction: 0x4641fd79 │ │ │ │ + @ instruction: 0xf77cff8d │ │ │ │ + strbmi pc, [r1], -r5, ror #27 @ │ │ │ │ ldrbmi r4, [sl], -r6, lsl #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r4, sl, #12, #9 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf64246b0 │ │ │ │ vsubhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0x463a2697 │ │ │ │ - @ instruction: 0xffbaf788 │ │ │ │ + @ instruction: 0xf826f789 │ │ │ │ ldmdavs r1!, {r0, r8, r9, sl, fp, ip, pc} │ │ │ │ strbmi r4, [r0], -r2, asr #12 │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e24640 │ │ │ │ - ldrbmi pc, [sl], -r5, asr #16 @ │ │ │ │ + @ instruction: 0x465af839 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ ldrbmi r4, [sl], -r8, lsr #15 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - @ instruction: 0xffa2f788 │ │ │ │ + @ instruction: 0xf80ef789 │ │ │ │ @ instruction: 0x46426831 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf82ef7e2 │ │ │ │ + @ instruction: 0xf822f7e2 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -200043,577 +199988,575 @@ │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 1, cr11, [r3, #-492] @ 0xfffffe14 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x146da60 │ │ │ │ + b 0x146d988 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed403 │ │ │ │ ldrmi r0, [lr], -r1, lsl #6 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r9, [r7], -r1, lsl #8 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - ldmdblt r0, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r0!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ submi r4, r0, #187695104 @ 0xb300000 │ │ │ │ @ instruction: 0xf77d17c1 │ │ │ │ - pkhbtmi pc, r2, fp, lsl #19 @ │ │ │ │ - ldc2l 7, cr15, [r6], #496 @ 0x1f0 │ │ │ │ + strmi pc, [r2], r7, lsl #20 │ │ │ │ + stc2l 7, cr15, [r2, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf77c4605 │ │ │ │ - @ instruction: 0x4681fcf3 │ │ │ │ - ldc2l 7, cr15, [r0], #496 @ 0x1f0 │ │ │ │ + pkhtbmi pc, r1, pc, asr #26 @ │ │ │ │ + ldc2l 7, cr15, [ip, #-496] @ 0xfffffe10 │ │ │ │ @ instruction: 0x46804632 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e12303 │ │ │ │ - movwcs pc, #16215 @ 0x3f57 @ │ │ │ │ + movwcs pc, #16203 @ 0x3f4b @ │ │ │ │ andcs r6, r1, #2162688 @ 0x210000 │ │ │ │ ldrtmi r4, [lr], -r8, asr #12 │ │ │ │ - @ instruction: 0xff50f7e1 │ │ │ │ + @ instruction: 0xff44f7e1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ sbfxmi r4, r2, #12, #25 │ │ │ │ @ instruction: 0xf642462a │ │ │ │ vabal.s8 , d0, d4 │ │ │ │ svcls 0x00012597 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ ldrbmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e14640 │ │ │ │ - @ instruction: 0x4652ffb9 │ │ │ │ + ldrbmi pc, [r2], -sp, lsr #31 @ │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b8 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - andcs pc, r1, fp, lsr #31 │ │ │ │ + mulcs r1, pc, pc @ │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0xf77c4698 │ │ │ │ - @ instruction: 0x4632fc7b │ │ │ │ + ldrtmi pc, [r2], -r7, ror #25 @ │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d14628 │ │ │ │ - svccs 0x000dfc87 │ │ │ │ + svccs 0x000dfc77 │ │ │ │ @ instruction: 0xf77cd014 │ │ │ │ - @ instruction: 0x463afc71 │ │ │ │ + @ instruction: 0x463afcdd │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d14628 │ │ │ │ - bls 0x152c2c │ │ │ │ + bls 0x152b14 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r0], {129} @ 0x81 │ │ │ │ + ldc2 7, cr15, [ip, #-516]! @ 0xfffffdfc │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stclt 7, cr15, [lr, #-836]! @ 0xfffffcbc │ │ │ │ + ldclt 7, cr15, [lr, #-836] @ 0xfffffcbc │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7814620 │ │ │ │ - ldrb pc, [r1, r9, ror #25]! @ │ │ │ │ + ubfx pc, r5, #26, #18 │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ @ instruction: 0xf0010310 │ │ │ │ tstmi r3, #3840 @ 0xf00 │ │ │ │ @ instruction: 0xf002084a │ │ │ │ sbcvs r0, r3, r0, lsl r2 │ │ │ │ - b 0x1155da4 │ │ │ │ + b 0x1155ccc │ │ │ │ @ instruction: 0xf003020c │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11a6a90 │ │ │ │ + b 0x11a69b8 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - stmib r0, {r7, r8, ip}^ │ │ │ │ - andvs r2, r1, r1, lsl #6 │ │ │ │ + addvs r1, r3, r0, lsl #3 │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-3211] @ 0xfffff375 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ - @ instruction: 0xf0010210 │ │ │ │ - tstmi sl, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0xf003084b │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11a7ed8 │ │ │ │ - andvs r0, r2, ip, lsl #6 │ │ │ │ - subvs r6, r3, r1, lsl #2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf04fb500 │ │ │ │ - @ instruction: 0xf0010c00 │ │ │ │ - @ instruction: 0xf8c0020f │ │ │ │ - b 0x14c3b2c │ │ │ │ - @ instruction: 0xf00c0c51 │ │ │ │ - stceq 12, cr0, [fp], {16} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0035e01 │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - @ instruction: 0xf8c00210 │ │ │ │ - vaddl.u8 q14, d1, d0 │ │ │ │ - vmull.u8 , d1, d3 │ │ │ │ - movwmi r4, #41219 @ 0xa103 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - ands pc, r0, r0, asr #17 │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + @ instruction: 0xf8c06043 │ │ │ │ + stceq 0, cr12, [fp], {12} │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + addvs r6, r3, r2 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + mrrceq 10, 4, lr, r1, cr15 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf00c08ca │ │ │ │ + b 0x13d6a6c │ │ │ │ + @ instruction: 0xf0020c03 │ │ │ │ + stceq 2, cr0, [fp], {16} │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vsubl.u8 , d1, d3 │ │ │ │ + tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ + addvs r6, r3, r1, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf04fb500 │ │ │ │ - @ instruction: 0xf0010c00 │ │ │ │ - @ instruction: 0xf8c0020f │ │ │ │ - b 0x14c3b90 │ │ │ │ - @ instruction: 0xf00c0c51 │ │ │ │ - stceq 12, cr0, [fp], {16} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0031e80 │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - @ instruction: 0xf8c00210 │ │ │ │ - vaddl.u8 q14, d1, d0 │ │ │ │ - vmull.u8 , d1, d3 │ │ │ │ - movwmi r4, #41219 @ 0xa103 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - and pc, ip, r0, asr #17 │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ + svclt 0x00004770 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + mrrceq 10, 4, lr, r1, cr15 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf00c08ca │ │ │ │ + b 0x13d6abc │ │ │ │ + @ instruction: 0xf0020c03 │ │ │ │ + stceq 2, cr0, [fp], {16} │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movwmi r6, #45122 @ 0xb042 │ │ │ │ + @ instruction: 0x3c02e9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, ip, r0, asr #17 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf00c0c8a │ │ │ │ - b 0x13d6bec │ │ │ │ + @ instruction: 0xf00c08ca │ │ │ │ + b 0x13d6b0c │ │ │ │ @ instruction: 0xf0020c03 │ │ │ │ - stmiaeq fp, {r4, r9}^ │ │ │ │ + stceq 2, cr0, [fp], {16} │ │ │ │ andgt pc, r0, r0, asr #17 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - movwmi r6, #45186 @ 0xb082 │ │ │ │ - smlabteq r2, ip, r1, pc @ │ │ │ │ - tstvs r1, r3, asr #32 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vsubl.u8 , d1, d3 │ │ │ │ + tstmi r3, #0, 2 │ │ │ │ + smlabteq r2, r1, r1, pc @ │ │ │ │ + smlabbvs r1, r3, r0, r6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033c03 │ │ │ │ - strlt r0, [r0, #-784] @ 0xfffffcf0 │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ - stmiaeq fp, {r1, r3, r6, fp}^ │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0024303 │ │ │ │ + strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ + stmdaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - stceq 1, cr15, [r2], {204} @ 0xcc │ │ │ │ - @ instruction: 0xf8c0430b │ │ │ │ - stmib r0, {r4, lr, pc}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-3211] @ 0xfffff375 │ │ │ │ + stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #0, 2 │ │ │ │ + smlabteq r2, r1, r1, pc @ │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + smlabbvs r1, r3, r0, r6 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0024303 │ │ │ │ + strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ + stmdaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - stmiaeq fp, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + addvs r6, r3, r1, lsl #2 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + stceq 0, cr6, [fp], {3} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - andvs r4, r2, fp, lsl #6 │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ - @ instruction: 0xf0010210 │ │ │ │ - tstmi sl, #3840 @ 0xf00 │ │ │ │ - stmdaeq sl, {r1, r6, sp, lr}^ │ │ │ │ - @ instruction: 0xf0020c8b │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - b 0x11548e4 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 , d1, d1 │ │ │ │ - andvs r3, r2, r3, lsl #2 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #24 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + stmib r0, {r1, r6, sp, lr}^ │ │ │ │ + andcs r3, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf04fb500 │ │ │ │ - @ instruction: 0xf0010c00 │ │ │ │ - @ instruction: 0xf8c0020f │ │ │ │ - b 0x14c3d14 │ │ │ │ - @ instruction: 0xf00c0c51 │ │ │ │ - stceq 12, cr0, [fp], {16} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0035e01 │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - @ instruction: 0xf8c00210 │ │ │ │ - vaddl.u8 q14, d1, d0 │ │ │ │ - vmull.u8 , d1, d3 │ │ │ │ - movwmi r4, #41219 @ 0xa103 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - and pc, ip, r0, asr #17 │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + mrrceq 10, 4, lr, r1, cr15 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + @ instruction: 0xf00c08ca │ │ │ │ + b 0x13d6c40 │ │ │ │ + @ instruction: 0xf0020c03 │ │ │ │ + stceq 2, cr0, [fp], {16} │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vsubl.u8 , d1, d3 │ │ │ │ + tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ + smlabtcc r2, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-3211] @ 0xfffff375 │ │ │ │ - andvs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0024303 │ │ │ │ + strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ + stmdaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stmdaeq sl, {r1, r8, sp, lr}^ │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + stcvs 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + smlabtcc r2, r0, r9, lr │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + vpmax.s8 d15, d12, d17 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stmiaeq fp, {r0, r1, r7, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stceq 3, cr4, [fp], {26} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - movwmi r6, #45058 @ 0xb002 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + orrmi pc, r1, r1, asr #7 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r6, r7, sp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - addvs r2, r2, r1, lsl #4 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - blx 0x916f9c │ │ │ │ - @ instruction: 0xf003f202 │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - b 0x11545bc │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - vmull.u8 q10, d17, d1 │ │ │ │ - @ instruction: 0xf8c03103 │ │ │ │ - movwmi ip, #45068 @ 0xb00c │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf001084a │ │ │ │ + @ instruction: 0xf002030f │ │ │ │ + @ instruction: 0xf04f0210 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf0030c8b │ │ │ │ + @ instruction: 0xf8c00310 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + b 0x11a42e8 │ │ │ │ + sbcvs r0, r1, ip, lsl #6 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addvs r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf001084a │ │ │ │ stceq 12, cr0, [fp], {15} │ │ │ │ andseq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - @ instruction: 0xf8c0430b │ │ │ │ - stmib r0, {r2, r3, lr, pc}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ - stmdaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ + @ instruction: 0x2c01e9c0 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ orrmi pc, r1, r1, asr #7 │ │ │ │ - andgt pc, r8, r0, asr #17 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + sbcvs r4, r1, r3, lsl r3 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorsle r2, r5, r0, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b028 │ │ │ │ + bl 0xfec2af48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ @ instruction: 0xf01cd102 │ │ │ │ tstle sl, r0, lsl pc │ │ │ │ - b 0x7ee078 │ │ │ │ + b 0x7edf98 │ │ │ │ svclt 0x00140f03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00082a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4616bdf0 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - stmiblt r0, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf77c9100 │ │ │ │ - @ instruction: 0xf642fa9d │ │ │ │ + @ instruction: 0xf642fb0d │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ andcs r9, r1, r0, lsl #18 │ │ │ │ ldmdavs sp, {r0, r8, r9, ip, pc} │ │ │ │ - mrrc2 7, 14, pc, lr, cr1 @ │ │ │ │ + mrrc2 7, 14, pc, r6, cr1 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7814629 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf77c9100 │ │ │ │ - ldmib sp, {r0, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [r5], -r0, lsl #6 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - mcrr2 7, 14, pc, lr, cr1 @ │ │ │ │ + mcrr2 7, 14, pc, r6, cr1 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7814621 │ │ │ │ - ldrtmi pc, [r8], -r5, lsr #21 @ │ │ │ │ + @ instruction: 0x4638fb15 │ │ │ │ ldrmi r4, [r0, r9, lsr #12]! │ │ │ │ strb r2, [r6, r1] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b0f4 │ │ │ │ + bl 0xfec2b014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6d7e9c │ │ │ │ + blmi 0x6d7dbc │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ msrpl R12_fiq, r1 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - @ instruction: 0xf9def77d │ │ │ │ + blx 0x1491c34 │ │ │ │ @ instruction: 0xf6424a0f │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf6416812 │ │ │ │ vsra.s64 q9, q4, #64 │ │ │ │ ldmdavs r8, {r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf9f6f77d │ │ │ │ + blx 0x1a91c5c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq ip, r3, r0, rrx │ │ │ │ - addeq ip, r3, sl, lsr r0 │ │ │ │ + addeq ip, r3, r0, asr #2 │ │ │ │ + addeq ip, r3, sl, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b16c │ │ │ │ + bl 0xfec2b08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x557f34 │ │ │ │ + blmi 0x557e54 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf9c6f77d │ │ │ │ + blx 0xe91cbc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, sl, ror #31 │ │ │ │ + addeq ip, r3, sl, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b1c8 │ │ │ │ + bl 0xfec2b0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x557f90 │ │ │ │ + blmi 0x557eb0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ bicscs pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf998f77d │ │ │ │ + blx 0x311d18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, lr, lsl #31 │ │ │ │ + addeq ip, r3, lr, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b224 │ │ │ │ + bl 0xfec2b144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf7849203 │ │ │ │ - blmi 0x553a50 │ │ │ │ + blmi 0x553b30 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf6429a03 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ stmiane sl!, {r0, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf964f77d │ │ │ │ + @ instruction: 0xf9d4f77d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, sl, lsl pc │ │ │ │ + strdeq fp, [r3], sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b28c │ │ │ │ + bl 0xfec2b1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x718014 │ │ │ │ + blmi 0x717f34 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vmax.s8 d20, d1, d14 │ │ │ │ vaddw.s8 q10, q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - @ instruction: 0xf8fcf77d │ │ │ │ + @ instruction: 0xf96cf77d │ │ │ │ @ instruction: 0xf6424b10 │ │ │ │ vaddl.s8 , d0, d4 │ │ │ │ ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmne sl!, {r0, r4, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ bicscs pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf928f77d │ │ │ │ + @ instruction: 0xf998f77d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq fp, r3, r2, asr #29 │ │ │ │ - addeq fp, r3, r2, lsr #29 │ │ │ │ + addeq fp, r3, r2, lsr #31 │ │ │ │ + addeq fp, r3, r2, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b308 │ │ │ │ + bl 0xfec2b228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf77c2102 │ │ │ │ - @ instruction: 0x4605f8f9 │ │ │ │ - @ instruction: 0xf8f6f77c │ │ │ │ + strmi pc, [r5], -r9, ror #18 │ │ │ │ + @ instruction: 0xf966f77c │ │ │ │ andcc lr, r2, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7834628 │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #22 @ │ │ │ │ + @ instruction: 0x4632fb95 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x1d91f5a │ │ │ │ + blx 0xff991e7a │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ ldrbtmi r2, [fp], #-663 @ 0xfffffd69 │ │ │ │ @ instruction: 0xf641681b │ │ │ │ vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ stmiapl r3, {r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf8e8f77d │ │ │ │ + @ instruction: 0xf958f77d │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, lr, lsl lr │ │ │ │ + strdeq fp, [r3], lr │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec2b390 │ │ │ │ + bl 0xfec2b2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-768] @ 0xfffffd00 │ │ │ │ stmibvs lr, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ strle r0, [sp], #-1780 @ 0xfffff90c │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ @ instruction: 0xf1034605 │ │ │ │ - blcs 0x196db8 │ │ │ │ + blcs 0x196cd8 │ │ │ │ msrhi R9_usr, r0 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strne r6, [r2], #-337 @ 0xfffffeaf │ │ │ │ orrslt r6, sl, sl, lsl #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bcs 0x16e910 │ │ │ │ + bcs 0x16e830 │ │ │ │ rschi pc, sl, r0 │ │ │ │ - blx 0x16ea7a │ │ │ │ - blcs 0x8ace00 │ │ │ │ + blx 0x16e99a │ │ │ │ + blcs 0x8acd20 │ │ │ │ strtmi sp, [r8], -r6, ror #25 │ │ │ │ - blx 0xc90236 │ │ │ │ + blx 0xff810154 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmibvs r0!, {r0, r2, r3, r4, r6, r7, pc}^ │ │ │ │ smullscs pc, sl, r5, r8 @ │ │ │ │ @ instruction: 0xf0104603 │ │ │ │ smlattle r7, r0, pc, r0 @ │ │ │ │ smlalcc pc, r8, r5, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ @@ -200625,2101 +200568,2101 @@ │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ svceq 0x0002f1bb │ │ │ │ sbchi pc, r9, r0 │ │ │ │ svceq 0x0004f1bb │ │ │ │ @ instruction: 0xf1bbd026 │ │ │ │ svclt 0x00080f01 │ │ │ │ eorle r2, r7, r0, ror #1 │ │ │ │ - @ instruction: 0xf6422000 │ │ │ │ - vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ - blmi 0x1e5470c │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vsra.s64 q11, q10, #64 │ │ │ │ + blmi 0x1e5462c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17222ee │ │ │ │ - bvs 0x393a2c │ │ │ │ + bvs 0x39386c │ │ │ │ @ instruction: 0xd1af2a01 │ │ │ │ stmibvs r9, {r0, r1, r2, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf001fa47 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ stmdbcs r2, {r3, r5, r7, r8, ip, lr, pc} │ │ │ │ svccc 0x0001d1bb │ │ │ │ ldmle r8!, {r0, r8, r9, sl, fp, sp} │ │ │ │ stmibvs sl, {r0, r1, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1b32a02 │ │ │ │ ldreq r6, [r2, sl, lsl #18] │ │ │ │ @ instruction: 0xe79bd5b0 │ │ │ │ svclt 0x000c2802 │ │ │ │ mulcc r2, r8, ip │ │ │ │ - @ instruction: 0xf9d8f7d4 │ │ │ │ + @ instruction: 0xf9ccf7d4 │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ @ instruction: 0xf77c4307 │ │ │ │ - @ instruction: 0x4682f835 │ │ │ │ - @ instruction: 0xf832f77c │ │ │ │ + strmi pc, [r2], r5, lsr #17 │ │ │ │ + @ instruction: 0xf8a2f77c │ │ │ │ strmi r6, [r1], -r2, ror #16 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf83cf7d1 │ │ │ │ + @ instruction: 0xf830f7d1 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ eor r9, pc, r3, lsl #2 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d0, d5 │ │ │ │ @ instruction: 0x4642809f │ │ │ │ @ instruction: 0x46284651 │ │ │ │ @ instruction: 0xf7d49700 │ │ │ │ - stmibvs r2!, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ @ instruction: 0xf7e19204 │ │ │ │ - bls 0x212bc0 │ │ │ │ + bls 0x212ac0 │ │ │ │ suble r2, r6, r1, lsl #20 │ │ │ │ eorsle r2, sp, r2, lsl #20 │ │ │ │ cmnle r6, r0, lsl #20 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff6af783 │ │ │ │ + @ instruction: 0xffdaf783 │ │ │ │ movwcs r6, #6626 @ 0x19e2 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ ldrmi r6, [lr], #-2595 @ 0xfffff5dd │ │ │ │ - @ instruction: 0xf886f781 │ │ │ │ + @ instruction: 0xf8f6f781 │ │ │ │ stclle 5, cr4, [r1, #-812] @ 0xfffffcd4 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ bicle r2, fp, r0, lsl #22 │ │ │ │ ldrtmi r6, [r0], -r3, ror #19 │ │ │ │ @ instruction: 0xf00368e1 │ │ │ │ movwls r0, #20999 @ 0x5207 │ │ │ │ - blx 0x4122c0 │ │ │ │ - blcs 0x13af54 │ │ │ │ - blcs 0x1883f0 │ │ │ │ - blcs 0x1083d0 │ │ │ │ - blls 0x1c8858 │ │ │ │ + blx 0x2121e0 │ │ │ │ + blcs 0x13ae74 │ │ │ │ + blcs 0x188310 │ │ │ │ + blcs 0x1082f0 │ │ │ │ + blls 0x1c8778 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7836819 │ │ │ │ - @ instruction: 0xf8d5fe8d │ │ │ │ + @ instruction: 0xf8d5fefd │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x614fdc │ │ │ │ + blcs 0x614efc │ │ │ │ @ instruction: 0x4642d856 │ │ │ │ @ instruction: 0x46284651 │ │ │ │ @ instruction: 0xf7d49700 │ │ │ │ - @ instruction: 0xe7c9f9bf │ │ │ │ + @ instruction: 0xe7c9f9b3 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff76f783 │ │ │ │ - blls 0x1ce288 │ │ │ │ + @ instruction: 0xffe6f783 │ │ │ │ + blls 0x1ce1a8 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7836819 │ │ │ │ - ldr pc, [fp, fp, asr #30]! │ │ │ │ + @ instruction: 0xe7bbffbb │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - cdp2 7, 15, cr15, cr12, cr3, {4} │ │ │ │ - blls 0x1ce310 │ │ │ │ + @ instruction: 0xff6cf783 │ │ │ │ + blls 0x1ce230 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7836819 │ │ │ │ - ldrb pc, [r6, sp, lsr #29] @ │ │ │ │ + bfi pc, sp, (invalid: 30:22) @ │ │ │ │ stmdbcs pc, {r0, r5, r6, r8, fp, sp, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - blx 0x8923ba │ │ │ │ + blx 0x9922da │ │ │ │ str r2, [r2, -r1] │ │ │ │ - bcs 0x1ae7ec │ │ │ │ + bcs 0x1ae70c │ │ │ │ svcge 0x0012f47f │ │ │ │ strdcc lr, [r1], -ip │ │ │ │ - @ instruction: 0xf93cf7d4 │ │ │ │ + @ instruction: 0xf930f7d4 │ │ │ │ stmdals r4, {r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - teqpeq r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvs pc, r2, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r6, #20, 22 @ 0x5000 │ │ │ │ @ instruction: 0xf1729000 │ │ │ │ - andcs pc, r0, pc, lsr #26 │ │ │ │ - teqpeq r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0], -r7 │ │ │ │ + mvnsvs pc, r2, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subscs r4, pc, #16, 22 @ 0x4000 │ │ │ │ @ instruction: 0xf1729000 │ │ │ │ - andcs pc, r0, r5, lsr #26 │ │ │ │ - teqpeq r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, sp, ror #25 │ │ │ │ + mvnsvs pc, r2, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl #22 │ │ │ │ sbccs pc, r2, #64, 4 │ │ │ │ - ldc2 1, cr15, [sl, #-456] @ 0xfffffe38 │ │ │ │ - biccc pc, r0, sl, asr #12 │ │ │ │ + stc2l 1, cr15, [r2], #456 @ 0x1c8 │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r8, ip, asr #4 │ │ │ │ + rsccs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf1a932cd │ │ │ │ - svclt 0x0000fe21 │ │ │ │ - mlaseq r3, r4, r4, sl │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ - ldrhteq sl, [r3], -ip │ │ │ │ - eorseq sl, r3, r8, lsr #9 │ │ │ │ + svclt 0x0000fde9 │ │ │ │ + eorseq sl, r3, r4, asr r3 │ │ │ │ + mlaseq r3, r0, r3, sl │ │ │ │ + eorseq sl, r3, ip, ror r3 │ │ │ │ + eorseq sl, r3, r8, ror #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b644 │ │ │ │ + bl 0xfec2b564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ffc3 │ │ │ │ + @ instruction: 0xf77c4615 │ │ │ │ + @ instruction: 0xf642f833 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d43f0 │ │ │ │ + @ instruction: 0xf7811218 │ │ │ │ + blls 0x3d24d0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmull.s8 q10, d16, d1 │ │ │ │ + vmull.s8 , d16, d25 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r9, asr #27 │ │ │ │ + andlt pc, r6, r9, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b6b0 │ │ │ │ + bl 0xfec2b5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ff8d │ │ │ │ + @ instruction: 0xf642fffd │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf780122a │ │ │ │ - blls 0x3d4384 │ │ │ │ + @ instruction: 0xf781122a │ │ │ │ + blls 0x3d2464 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vqdmulh.s d20, d16, d1[5] │ │ │ │ + vmull.s8 q10, d0, d13 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - mullt r6, r3, sp │ │ │ │ + andlt pc, r6, r3, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b71c │ │ │ │ + bl 0xfec2b63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ff57 │ │ │ │ + @ instruction: 0xf642ffc7 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d4318 │ │ │ │ + blls 0x3d43f8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vqdmulh.s d21, d0, d1[2] │ │ │ │ + vmvn.i32 q10, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, sp, asr sp @ │ │ │ │ + andlt pc, r6, sp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b788 │ │ │ │ + bl 0xfec2b6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ff21 │ │ │ │ + @ instruction: 0xf642ff91 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d42ac │ │ │ │ + blls 0x3d438c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmull.s8 , d16, d29 │ │ │ │ + @ instruction: 0xf2c04cd5 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r7, lsr #26 │ │ │ │ + mullt r6, r7, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b7f4 │ │ │ │ + bl 0xfec2b714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642feeb │ │ │ │ + @ instruction: 0xf642ff5b │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d4240 │ │ │ │ + blls 0x3d4320 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmov.i32 d22, #511 @ 0x000001ff │ │ │ │ + vmvn.i32 d21, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - strdlt pc, [r6], -r1 │ │ │ │ + andlt pc, r6, r1, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b860 │ │ │ │ + bl 0xfec2b780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642feb5 │ │ │ │ + @ instruction: 0xf642ff25 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d41d4 │ │ │ │ + blls 0x3d42b4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmvn.i32 q11, #1535 @ 0x000005ff │ │ │ │ + @ instruction: 0xf2c05c9d │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - @ instruction: 0xb006fcbb │ │ │ │ + andlt pc, r6, fp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b8cc │ │ │ │ + bl 0xfec2b7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fe7f │ │ │ │ + @ instruction: 0xf642feef │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d4168 │ │ │ │ + blls 0x3d4248 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - @ instruction: 0xf2c06cd9 │ │ │ │ + vmull.s8 q11, d0, d1 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r5, lsl #25 │ │ │ │ + strdlt pc, [r6], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b938 │ │ │ │ + bl 0xfec2b858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fe49 │ │ │ │ + @ instruction: 0xf642feb9 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d40fc │ │ │ │ + blls 0x3d41dc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmvn.i32 d23, #3583 @ 0x00000dff │ │ │ │ + vqdmulh.s d22, d0, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, pc, asr #24 │ │ │ │ + @ instruction: 0xb006fcbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b9a4 │ │ │ │ + bl 0xfec2b8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fe13 │ │ │ │ + @ instruction: 0xf642fe83 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d4090 │ │ │ │ + blls 0x3d4170 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmull.s8 , d16, d17 │ │ │ │ + vqdmulh.s d22, d16, d1[2] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r9, lsl ip @ │ │ │ │ + andlt pc, r6, r9, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ba10 │ │ │ │ + bl 0xfec2b930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fddd │ │ │ │ + @ instruction: 0xf642fe4d │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d4024 │ │ │ │ + blls 0x3d4104 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 q8, d0, d5 │ │ │ │ + vhadd.s8 d28, d15, d8 │ │ │ │ + vmull.s8 , d0, d29 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r3, ror #23 │ │ │ │ + andlt pc, r6, r3, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ba7c │ │ │ │ + bl 0xfec2b99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fda7 │ │ │ │ + @ instruction: 0xf642fe17 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3fb8 │ │ │ │ + blls 0x3d4098 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d16, d0, d1[6] │ │ │ │ + vhadd.s8 d28, d15, d8 │ │ │ │ + @ instruction: 0xf2c07c91 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, sp, lsr #23 │ │ │ │ + andlt pc, r6, sp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bae8 │ │ │ │ + bl 0xfec2ba08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fd71 │ │ │ │ + @ instruction: 0xf642fde1 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3f4c │ │ │ │ + blls 0x3d402c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d16, d16, d1[3] │ │ │ │ + vhadd.s8 d28, d15, d8 │ │ │ │ + @ instruction: 0xf2c07cf5 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r7, ror fp @ │ │ │ │ + andlt pc, r6, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bb54 │ │ │ │ + bl 0xfec2ba74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fd3b │ │ │ │ + @ instruction: 0xf642fdab │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3ee0 │ │ │ │ + blls 0x3d3fc0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmvn.i32 d17, #511 @ 0x000001ff │ │ │ │ + vmov.i32 q8, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r1, asr #22 │ │ │ │ + @ instruction: 0xb006fbb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bbc0 │ │ │ │ + bl 0xfec2bae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fd05 │ │ │ │ + @ instruction: 0xf642fd75 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3e74 │ │ │ │ + blls 0x3d3f54 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c01c95 │ │ │ │ + @ instruction: 0xf2c00cbd │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, fp, lsl #22 │ │ │ │ + andlt pc, r6, fp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bc2c │ │ │ │ + bl 0xfec2bb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fccf │ │ │ │ + @ instruction: 0xf642fd3f │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3e08 │ │ │ │ + blls 0x3d3ee8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c01cf9 │ │ │ │ + vmull.s8 , d0, d17 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - ldrdlt pc, [r6], -r5 │ │ │ │ + andlt pc, r6, r5, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bc98 │ │ │ │ + bl 0xfec2bbb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fc99 │ │ │ │ + @ instruction: 0xf642fd09 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3d9c │ │ │ │ + blls 0x3d3e7c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmov.i32 q9, #3583 @ 0x00000dff │ │ │ │ + vmull.s8 , d16, d5 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - mullt r6, pc, sl @ │ │ │ │ + andlt pc, r6, pc, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bd04 │ │ │ │ + bl 0xfec2bc24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fc63 │ │ │ │ + @ instruction: 0xf642fcd3 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3d30 │ │ │ │ + blls 0x3d3e10 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d18, d16, d1[0] │ │ │ │ + vqdmulh.s d17, d16, d1[6] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r9, ror #20 │ │ │ │ + ldrdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bd70 │ │ │ │ + bl 0xfec2bc90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fc2d │ │ │ │ + @ instruction: 0xf642fc9d │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3cc4 │ │ │ │ + blls 0x3d3da4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 , d0, d21 │ │ │ │ + vqdmulh.s d18, d0, d1[3] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r3, lsr sl @ │ │ │ │ + andlt pc, r6, r3, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bddc │ │ │ │ + bl 0xfec2bcfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fbf7 │ │ │ │ + @ instruction: 0xf642fc67 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3c58 │ │ │ │ + blls 0x3d3d38 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 , d16, d9 │ │ │ │ + @ instruction: 0xf2c02cb1 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - strdlt pc, [r6], -sp │ │ │ │ + andlt pc, r6, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2be48 │ │ │ │ + bl 0xfec2bd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fbc1 │ │ │ │ + @ instruction: 0xf642fc31 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3bec │ │ │ │ + blls 0x3d3ccc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d19, d16, d1[7] │ │ │ │ + vmov.i32 d19, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r7, asr #19 │ │ │ │ + andlt pc, r6, r7, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2beb4 │ │ │ │ + bl 0xfec2bdd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fb8b │ │ │ │ + @ instruction: 0xf642fbfb │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3b80 │ │ │ │ + blls 0x3d3c60 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmov.i32 q10, #511 @ 0x000001ff │ │ │ │ + vmvn.i32 , #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - mullt r6, r1, r9 │ │ │ │ + andlt pc, r6, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bf20 │ │ │ │ + bl 0xfec2be40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fb55 │ │ │ │ + @ instruction: 0xf642fbc5 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3b14 │ │ │ │ + blls 0x3d3bf4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c04cb5 │ │ │ │ + @ instruction: 0xf2c03cdd │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, fp, asr r9 @ │ │ │ │ + andlt pc, r6, fp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bf8c │ │ │ │ + bl 0xfec2beac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fb1f │ │ │ │ + @ instruction: 0xf642fb8f │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3aa8 │ │ │ │ + blls 0x3d3b88 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmov.i32 d21, #2559 @ 0x000009ff │ │ │ │ + vqdmulh.s d20, d0, d1[0] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r5, lsr #18 │ │ │ │ + mullt r6, r5, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bff8 │ │ │ │ + bl 0xfec2bf18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fae9 │ │ │ │ + @ instruction: 0xf642fb59 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3a3c │ │ │ │ + blls 0x3d3b1c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmvn.i32 , #3583 @ 0x00000dff │ │ │ │ + vmull.s8 q10, d16, d21 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, pc, ror #17 │ │ │ │ + andlt pc, r6, pc, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c064 │ │ │ │ + bl 0xfec2bf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fab3 │ │ │ │ + @ instruction: 0xf642fb23 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d39d0 │ │ │ │ + blls 0x3d3ab0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d21, d16, d1[4] │ │ │ │ + vmull.s8 , d0, d9 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - @ instruction: 0xb006f8b9 │ │ │ │ + andlt pc, r6, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c0d0 │ │ │ │ + bl 0xfec2bff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fa7d │ │ │ │ + @ instruction: 0xf642faed │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3964 │ │ │ │ + blls 0x3d3a44 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d22, d0, d1[1] │ │ │ │ + vqdmulh.s d21, d0, d1[7] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r3, lsl #17 │ │ │ │ + strdlt pc, [r6], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c13c │ │ │ │ + bl 0xfec2c05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fa47 │ │ │ │ + @ instruction: 0xf642fab7 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d38f8 │ │ │ │ + blls 0x3d39d8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 q11, d16, d25 │ │ │ │ + @ instruction: 0xf2c05cd1 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, sp, asr #16 │ │ │ │ + @ instruction: 0xb006f8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c1a8 │ │ │ │ + bl 0xfec2c0c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fa11 │ │ │ │ + @ instruction: 0xf642fa81 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d388c │ │ │ │ + blls 0x3d396c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 , d0, d13 │ │ │ │ + vmvn.i32 d22, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r7, lsl r8 @ │ │ │ │ + andlt pc, r6, r7, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c214 │ │ │ │ + bl 0xfec2c134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f9db │ │ │ │ + @ instruction: 0xf642fa4b │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3820 │ │ │ │ + blls 0x3d3900 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmvn.i32 , #511 @ 0x000001ff │ │ │ │ + @ instruction: 0xf2c06c99 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ - @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r1, ror #31 │ │ │ │ + @ instruction: 0xf792c00c │ │ │ │ + andlt pc, r6, r1, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c280 │ │ │ │ + bl 0xfec2c1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f9a5 │ │ │ │ + @ instruction: 0xf642fa15 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d37b4 │ │ │ │ + blls 0x3d3894 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c07cd5 │ │ │ │ + @ instruction: 0xf2c06cfd │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ - @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, fp, lsr #31 │ │ │ │ + @ instruction: 0xf792c00c │ │ │ │ + andlt pc, r6, fp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c2ec │ │ │ │ + bl 0xfec2c20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f96f │ │ │ │ + @ instruction: 0xf642f9df │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3748 │ │ │ │ + blls 0x3d3828 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d0, d8 │ │ │ │ - vmvn.i32 d16, #2559 @ 0x000009ff │ │ │ │ - @ instruction: 0xf8cd0c0d │ │ │ │ + @ instruction: 0xf64fc008 │ │ │ │ + vqdmulh.s d23, d0, d1[4] │ │ │ │ + @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r5, ror pc @ │ │ │ │ + andlt pc, r6, r5, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c358 │ │ │ │ + bl 0xfec2c278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f939 │ │ │ │ + @ instruction: 0xf642f9a9 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d36dc │ │ │ │ + blls 0x3d37bc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d0, d8 │ │ │ │ - @ instruction: 0xf2c00c9d │ │ │ │ - @ instruction: 0xf8cd0c0d │ │ │ │ + @ instruction: 0xf64fc008 │ │ │ │ + vqdmulh.s d23, d16, d1[1] │ │ │ │ + @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, pc, lsr pc @ │ │ │ │ + andlt pc, r6, pc, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c3c4 │ │ │ │ + bl 0xfec2c2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f903 │ │ │ │ + @ instruction: 0xf642f973 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3670 │ │ │ │ + blls 0x3d3750 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmull.s8 , d0, d1 │ │ │ │ + vmull.s8 q8, d0, d25 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r9, lsl #30 │ │ │ │ + andlt pc, r6, r9, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c430 │ │ │ │ + bl 0xfec2c350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f8cd │ │ │ │ + @ instruction: 0xf642f93d │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3604 │ │ │ │ + blls 0x3d36e4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vqdmulh.s d17, d0, d1[5] │ │ │ │ + vmull.s8 q8, d16, d13 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - ldrdlt pc, [r6], -r3 │ │ │ │ + andlt pc, r6, r3, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c49c │ │ │ │ + bl 0xfec2c3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f897 │ │ │ │ + @ instruction: 0xf642f907 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3598 │ │ │ │ + blls 0x3d3678 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vqdmulh.s d17, d16, d1[2] │ │ │ │ + @ instruction: 0xf2c00cf1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - mullt r6, sp, lr │ │ │ │ + andlt pc, r6, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c508 │ │ │ │ + bl 0xfec2c428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f861 │ │ │ │ + @ instruction: 0xf642f8d1 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d352c │ │ │ │ + blls 0x3d360c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmull.s8 q9, d0, d29 │ │ │ │ + vmov.i32 , #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r7, ror #28 │ │ │ │ + ldrdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c574 │ │ │ │ + bl 0xfec2c494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f82b │ │ │ │ + @ instruction: 0xf642f89b │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d34c0 │ │ │ │ + blls 0x3d35a0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - @ instruction: 0xf2c02c91 │ │ │ │ + @ instruction: 0xf2c01cb9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r1, lsr lr @ │ │ │ │ + andlt pc, r6, r1, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c5e0 │ │ │ │ + bl 0xfec2c500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642fff5 │ │ │ │ + @ instruction: 0xf77b4615 │ │ │ │ + @ instruction: 0xf642f865 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3454 │ │ │ │ + blls 0x3d3534 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - @ instruction: 0xf2c02cf5 │ │ │ │ + vmov.i32 d18, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - strdlt pc, [r6], -fp │ │ │ │ + andlt pc, r6, fp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c64c │ │ │ │ + bl 0xfec2c56c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ffbf │ │ │ │ + @ instruction: 0xf77b4615 │ │ │ │ + @ instruction: 0xf642f82f │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77f1218 │ │ │ │ - blls 0x3d53e8 │ │ │ │ + @ instruction: 0xf7801218 │ │ │ │ + blls 0x3d34c8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmov.i32 , #2559 @ 0x000009ff │ │ │ │ + vmull.s8 q9, d16, d1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r5, asr #27 │ │ │ │ + andlt pc, r6, r5, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c6b8 │ │ │ │ + bl 0xfec2c5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ff89 │ │ │ │ + @ instruction: 0xf642fff9 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf77f122a │ │ │ │ - blls 0x3d537c │ │ │ │ + @ instruction: 0xf780122a │ │ │ │ + blls 0x3d345c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - @ instruction: 0xf2c03cbd │ │ │ │ + vqdmulh.s d18, d16, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, pc, lsl #27 │ │ │ │ + strdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c724 │ │ │ │ + bl 0xfec2c644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ff53 │ │ │ │ + @ instruction: 0xf642ffc3 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f1218 │ │ │ │ - blls 0x3d5310 │ │ │ │ + blls 0x3d53f0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmull.s8 q10, d0, d17 │ │ │ │ + vqdmulh.s d19, d0, d1[2] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r9, asr sp @ │ │ │ │ + andlt pc, r6, r9, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c790 │ │ │ │ + bl 0xfec2c6b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ff1d │ │ │ │ + @ instruction: 0xf642ff8d │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f122a │ │ │ │ - blls 0x3d52a4 │ │ │ │ + blls 0x3d5384 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmull.s8 q10, d16, d5 │ │ │ │ + vmull.s8 , d16, d29 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r3, lsr #26 │ │ │ │ + mullt r6, r3, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c7fc │ │ │ │ + bl 0xfec2c71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642fee7 │ │ │ │ + @ instruction: 0xf642ff57 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f1218 │ │ │ │ - blls 0x3d5238 │ │ │ │ + blls 0x3d5318 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vqdmulh.s d20, d16, d1[6] │ │ │ │ + vmov.i32 d20, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, sp, ror #25 │ │ │ │ + andlt pc, r6, sp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c868 │ │ │ │ + bl 0xfec2c788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642feb1 │ │ │ │ + @ instruction: 0xf642ff21 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f122a │ │ │ │ - blls 0x3d51cc │ │ │ │ + blls 0x3d52ac │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vqdmulh.s d21, d0, d1[3] │ │ │ │ + vmvn.i32 q10, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - @ instruction: 0xb006fcb7 │ │ │ │ + andlt pc, r6, r7, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c8d4 │ │ │ │ + bl 0xfec2c7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mrc2 7, 3, pc, cr2, cr10, {3} │ │ │ │ + mcr2 7, 7, pc, cr2, cr10, {3} @ │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf24afe91 │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d87e0 │ │ │ │ + vmax.f32 d31, d10, d1 │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d8700 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-132 @ 0xffffff7c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2l 7, cr15, [r8], #-580 @ 0xfffffdbc │ │ │ │ + stc2l 7, cr15, [r8], #580 @ 0x244 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c94c │ │ │ │ + bl 0xfec2c86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mrc2 7, 1, pc, cr6, cr10, {3} │ │ │ │ + mcr2 7, 5, pc, cr6, cr10, {3} @ │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf24afe55 │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d8858 │ │ │ │ + vceq.f32 , q13, │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d8778 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-148 @ 0xffffff6c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2 7, cr15, [ip], #-580 @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [ip], #580 @ 0x244 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c9c4 │ │ │ │ + bl 0xfec2c8e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2l 7, cr15, [sl, #488]! @ 0x1e8 │ │ │ │ + mcr2 7, 3, pc, cr10, cr10, {3} @ │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf24afe19 │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d88d0 │ │ │ │ + vceq.f32 d31, d26, d9 │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d87f0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-164 @ 0xffffff5c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2 7, cr15, [r0], {145} @ 0x91 │ │ │ │ + ldc2l 7, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ca3c │ │ │ │ + bl 0xfec2c95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2 7, cr15, [lr, #488]! @ 0x1e8 │ │ │ │ + mcr2 7, 1, pc, cr14, cr10, {3} @ │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vmla.f32 , q13, │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d8948 │ │ │ │ + vceq.f32 , q5, │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d8868 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-180 @ 0xffffff4c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xff2136de │ │ │ │ + ldc2 7, cr15, [r4], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cab4 │ │ │ │ + bl 0xfec2c9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r2, #488] @ 0x1e8 │ │ │ │ + ldc2l 7, cr15, [r2, #488]! @ 0x1e8 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vadd.f32 d31, d26, d17 │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d89c0 │ │ │ │ + @ instruction: 0xf24afe11 │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d88e0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-196 @ 0xffffff3c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfe313756 │ │ │ │ + blx 0xfff13676 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cb2c │ │ │ │ + bl 0xfec2ca4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [r6, #-488] @ 0xfffffe18 │ │ │ │ + ldc2 7, cr15, [r6, #488]! @ 0x1e8 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vadd.f32 , q5, │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d8a38 │ │ │ │ + vmla.f32 , q13, │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d8958 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-212 @ 0xffffff2c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x14137ce │ │ │ │ + blx 0xff0136ee │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cba4 │ │ │ │ + bl 0xfec2cac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [sl, #-488] @ 0xfffffe18 │ │ │ │ + ldc2l 7, cr15, [sl, #-488]! @ 0xfffffe18 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vadd.f32 d31, d10, d25 │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d8ab0 │ │ │ │ + vmla.f32 d31, d26, d9 │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d89d0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-228 @ 0xffffff1c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x513846 │ │ │ │ + blx 0xfe113766 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cc1c │ │ │ │ + bl 0xfec2cb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [lr], {122} @ 0x7a │ │ │ │ + ldc2 7, cr15, [lr, #-488]! @ 0xfffffe18 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - sha1c.32 , q13, │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d8b28 │ │ │ │ + vmla.f32 , q5, │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d8a48 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-244 @ 0xffffff0c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xff6138bc │ │ │ │ + blx 0x12137de │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cc94 │ │ │ │ + bl 0xfec2cbb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2 7, cr15, [r2], {122} @ 0x7a │ │ │ │ + stc2 7, cr15, [r2, #-488] @ 0xfffffe18 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vfma.f32 d31, d26, d17 │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d8ba0 │ │ │ │ + vadd.f32 d31, d10, d17 │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d8ac0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-260 @ 0xfffffefc │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfe713934 │ │ │ │ + blx 0x313856 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cd0c │ │ │ │ + bl 0xfec2cc2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mrrc2 7, 7, pc, r6, cr10 @ │ │ │ │ + stc2l 7, cr15, [r6], {122} @ 0x7a │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vfma.f32 , q5, │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d8c18 │ │ │ │ + sha1c.32 , q13, │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d8b38 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-276 @ 0xfffffeec │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x18139ac │ │ │ │ + blx 0xff4138cc │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cd84 │ │ │ │ + bl 0xfec2cca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2 7, cr15, [sl], {122} @ 0x7a │ │ │ │ + stc2 7, cr15, [sl], {122} @ 0x7a │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vfma.f32 d31, d10, d25 │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d8c90 │ │ │ │ + @ instruction: 0xf24afca9 │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d8bb0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-292 @ 0xfffffedc │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x913a24 │ │ │ │ + blx 0xfe513944 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cdfc │ │ │ │ + bl 0xfec2cd1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xff893a0a │ │ │ │ + mcrr2 7, 7, pc, lr, cr10 @ │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vpadd.i8 , q13, │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d8d08 │ │ │ │ + sha1c.32 , q5, │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d8c28 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-308 @ 0xfffffecc │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9e4f791 │ │ │ │ + blx 0x16139bc │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ce74 │ │ │ │ + bl 0xfec2cd94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xfe993a82 │ │ │ │ + ldc2 7, cr15, [r2], {122} @ 0x7a │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vqdmulh.s , q13, │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d8d80 │ │ │ │ + vfma.f32 d31, d10, d17 │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d8ca0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ - vrhadd.s8 q10, q3, q2 │ │ │ │ - vmov.i32 d16, #3327 @ 0x00000cff │ │ │ │ + @ instruction: 0xf6454144 │ │ │ │ + @ instruction: 0xf2c06cdc │ │ │ │ strls r0, [r2], #-3123 @ 0xfffff3cd │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r3, lsr #19 │ │ │ │ + andlt pc, r7, r3, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cef8 │ │ │ │ + bl 0xfec2ce18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x1913b06 │ │ │ │ + blx 0xff513a26 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vpadd.i8 , q5, │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d8e04 │ │ │ │ + vqdmulh.s , q13, │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d8d24 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ - vand q10, q3, q2 │ │ │ │ - vmov.i32 d16, #3327 @ 0x00000cff │ │ │ │ + @ instruction: 0xf6454154 │ │ │ │ + @ instruction: 0xf2c06cdc │ │ │ │ strls r0, [r2], #-3123 @ 0xfffff3cd │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r1, ror #18 │ │ │ │ + ldrdlt pc, [r7], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cf7c │ │ │ │ + bl 0xfec2ce9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x893b8a │ │ │ │ + blx 0xfe493aaa │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vpadd.i8 d31, d10, d29 │ │ │ │ - vmull.s8 , d16, d20 │ │ │ │ - blls 0x3d8e88 │ │ │ │ + vqdmulh.s d31, d26, d29 │ │ │ │ + vqdmulh.s d20, d0, d0[5] │ │ │ │ + blls 0x3d8da8 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldceq 2, cr15, [ip], {70} @ 0x46 │ │ │ │ + ldclvs 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r1, lsr #18 │ │ │ │ + mullt r7, r1, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cffc │ │ │ │ + bl 0xfec2cf1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xff893c08 │ │ │ │ + blx 0x1493b2a │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vpmin.s8 , q13, │ │ │ │ - @ instruction: 0xf2c05cb4 │ │ │ │ - blls 0x3d8f08 │ │ │ │ + vqdmulh.s , q5, │ │ │ │ + vmvn.i32 q10, #1279 @ 0x000004ff │ │ │ │ + blls 0x3d8e28 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldceq 2, cr15, [ip], {70} @ 0x46 │ │ │ │ + ldclvs 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r1, ror #17 │ │ │ │ + andlt pc, r7, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d07c │ │ │ │ + bl 0xfec2cf9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xfe893c88 │ │ │ │ + blx 0x493baa │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vpmin.s8 d31, d26, d29 │ │ │ │ - vmull.s8 , d16, d20 │ │ │ │ - blls 0x3d8f88 │ │ │ │ + vqdmulh.s d31, d10, d29 │ │ │ │ + vqdmulh.s d20, d0, d0[5] │ │ │ │ + blls 0x3d8ea8 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldceq 2, cr15, [ip], {70} @ 0x46 │ │ │ │ + ldclvs 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r1, lsr #17 │ │ │ │ + andlt pc, r7, r1, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d0fc │ │ │ │ + bl 0xfec2d01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x1893d08 │ │ │ │ + blx 0xff493c28 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vpmin.s8 , q5, │ │ │ │ - @ instruction: 0xf2c05cb4 │ │ │ │ - blls 0x3d9008 │ │ │ │ + vpmax.s8 , q13, │ │ │ │ + vmvn.i32 q10, #1279 @ 0x000004ff │ │ │ │ + blls 0x3d8f28 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldceq 2, cr15, [ip], {70} @ 0x46 │ │ │ │ + ldclvs 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r1, ror #16 │ │ │ │ + ldrdlt pc, [r7], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d17c │ │ │ │ + bl 0xfec2d09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x893d88 │ │ │ │ + blx 0xfe493ca8 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vpmin.s8 d31, d10, d29 │ │ │ │ - vmull.s8 , d16, d20 │ │ │ │ - blls 0x3d9088 │ │ │ │ + vpmax.s8 d31, d26, d29 │ │ │ │ + vqdmulh.s d20, d0, d0[5] │ │ │ │ + blls 0x3d8fa8 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldceq 2, cr15, [ip], {70} @ 0x46 │ │ │ │ + ldclvs 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r1, lsr #16 │ │ │ │ + mullt r7, r1, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d1fc │ │ │ │ + bl 0xfec2d11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf9def77a │ │ │ │ + blx 0x1493d28 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vmul.i8 , q13, │ │ │ │ - @ instruction: 0xf2c05cb4 │ │ │ │ - blls 0x3d9108 │ │ │ │ + vpmax.s8 , q5, │ │ │ │ + vmvn.i32 q10, #1279 @ 0x000004ff │ │ │ │ + blls 0x3d9028 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldceq 2, cr15, [ip], {70} @ 0x46 │ │ │ │ + ldclvs 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ - @ instruction: 0xf7909401 │ │ │ │ - andlt pc, r7, r1, ror #31 │ │ │ │ + @ instruction: 0xf7919401 │ │ │ │ + andlt pc, r7, r1, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d27c │ │ │ │ + bl 0xfec2d19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf99ef77a │ │ │ │ + blx 0x493da8 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vmul.i8 d31, d26, d29 │ │ │ │ - vqdmulh.s d20, d0, d0[4] │ │ │ │ - blls 0x3d9188 │ │ │ │ + vpmax.s8 d31, d10, d29 │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + blls 0x3d90a8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ - vrhadd.s8 q10, q3, q10 │ │ │ │ - vmov.i32 d16, #3327 @ 0x00000cff │ │ │ │ + @ instruction: 0xf6454164 │ │ │ │ + @ instruction: 0xf2c06cdc │ │ │ │ strls r0, [r2], #-3123 @ 0xfffff3cd │ │ │ │ mulmi r0, ip, r8 │ │ │ │ - @ instruction: 0xf7909401 │ │ │ │ - mullt r7, pc, pc @ │ │ │ │ + @ instruction: 0xf7919401 │ │ │ │ + andlt pc, r7, pc, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d300 │ │ │ │ + bl 0xfec2d220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf95cf77a │ │ │ │ + @ instruction: 0xf9ccf77a │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vmul.i8 , q5, │ │ │ │ - vqdmulh.s d21, d16, d0[1] │ │ │ │ - blls 0x3d920c │ │ │ │ + vmla.i8 , q13, │ │ │ │ + vmull.s8 q10, d16, d4 │ │ │ │ + blls 0x3d912c │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldceq 2, cr15, [ip], {70} @ 0x46 │ │ │ │ + ldclvs 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - andlt pc, r7, pc, asr pc @ │ │ │ │ + andlt pc, r7, pc, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d380 │ │ │ │ + bl 0xfec2d2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf91cf77a │ │ │ │ + @ instruction: 0xf98cf77a │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vmul.i8 d31, d10, d27 │ │ │ │ - vqdmulh.s d21, d16, d0[1] │ │ │ │ - blls 0x3d928c │ │ │ │ + vmla.i8 d31, d26, d27 │ │ │ │ + vmull.s8 q10, d16, d4 │ │ │ │ + blls 0x3d91ac │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldceq 2, cr15, [ip], {70} @ 0x46 │ │ │ │ + ldclvs 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - andlt pc, r7, pc, lsl pc @ │ │ │ │ + andlt pc, r7, pc, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d400 │ │ │ │ + bl 0xfec2d320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf8dcf77a │ │ │ │ + @ instruction: 0xf94cf77a │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vtst.8 , q13, │ │ │ │ - vqdmulh.s d21, d16, d0[1] │ │ │ │ - blls 0x3d930c │ │ │ │ + vmla.i8 , q5, │ │ │ │ + vmull.s8 q10, d16, d4 │ │ │ │ + blls 0x3d922c │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldceq 2, cr15, [ip], {70} @ 0x46 │ │ │ │ + ldclvs 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - ldrdlt pc, [r7], -pc @ │ │ │ │ + andlt pc, r7, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d480 │ │ │ │ + bl 0xfec2d3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf89cf77a │ │ │ │ + @ instruction: 0xf90cf77a │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - vtst.8 d31, d26, d27 │ │ │ │ - vqdmulh.s d21, d16, d0[1] │ │ │ │ - blls 0x3d938c │ │ │ │ + vmla.i8 d31, d10, d27 │ │ │ │ + vmull.s8 q10, d16, d4 │ │ │ │ + blls 0x3d92ac │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - ldceq 2, cr15, [ip], {70} @ 0x46 │ │ │ │ + ldclvs 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - mullt r7, pc, lr @ │ │ │ │ + andlt pc, r7, pc, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -202733,80 +202676,80 @@ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c5401 │ │ │ │ @ instruction: 0x432c680d │ │ │ │ ldrle r0, [r7], #-1765 @ 0xfffff91b │ │ │ │ stmdbvs fp, {r1, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r1, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x43234301 │ │ │ │ - strle r0, [pc], #-2012 @ 0xd633c │ │ │ │ + strle r0, [pc], #-2012 @ 0xd625c │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ - blx 0xfe392374 │ │ │ │ + blx 0xf12294 │ │ │ │ mulcs r1, r8, r9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - @ instruction: 0xf77968e6 │ │ │ │ - strmi pc, [r1], fp, asr #31 │ │ │ │ + @ instruction: 0xf77a68e6 │ │ │ │ + @ instruction: 0x4681f83b │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d033 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0x614304 │ │ │ │ - @ instruction: 0xffc0f779 │ │ │ │ - bne 0x213c98 │ │ │ │ - bcs 0xfe6d2e94 │ │ │ │ + blx 0x414224 │ │ │ │ + @ instruction: 0xf830f77a │ │ │ │ + bne 0x213bb8 │ │ │ │ + bcs 0xfe6d2db4 │ │ │ │ strcs r4, [r0, #-1664] @ 0xfffff980 │ │ │ │ - @ instruction: 0xffb8f779 │ │ │ │ + @ instruction: 0xf828f77a │ │ │ │ ands r4, r6, r6, lsl #12 │ │ │ │ @ instruction: 0xf7df6861 │ │ │ │ - strtmi pc, [sl], -r5, lsl #20 │ │ │ │ + @ instruction: 0x462af9fd │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - @ instruction: 0x9600f9ff │ │ │ │ + @ instruction: 0x9600f9f7 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ movwcs lr, #10160 @ 0x27b0 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9e0f7df │ │ │ │ + @ instruction: 0xf9d8f7df │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - @ instruction: 0xff8af779 │ │ │ │ + @ instruction: 0xfffaf779 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - ldc2 7, cr15, [r8, #512] @ 0x200 │ │ │ │ + cdp2 7, 0, cr15, cr8, cr0, {4} │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77f2210 │ │ │ │ - @ instruction: 0x462afb95 │ │ │ │ + strtmi pc, [sl], -r5, lsl #24 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf924f77f │ │ │ │ + @ instruction: 0xf994f77f │ │ │ │ @ instruction: 0xf779e7b4 │ │ │ │ - @ instruction: 0x4649ff75 │ │ │ │ + strbmi pc, [r9], -r5, ror #31 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xfe214232 │ │ │ │ + blx 0xffe14152 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77f2210 │ │ │ │ - strtmi pc, [sl], -r5, lsr #20 │ │ │ │ + @ instruction: 0x462afa95 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf912f77f │ │ │ │ + @ instruction: 0xf982f77f │ │ │ │ svclt 0x0000e7a2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ @@ -202818,76 +202761,76 @@ │ │ │ │ strbteq r4, [r5], ip, lsr #6 │ │ │ │ @ instruction: 0xb1b2d417 │ │ │ │ @ instruction: 0xb124690c │ │ │ │ strpl lr, [r1], #-2513 @ 0xfffff62f │ │ │ │ strbeq r4, [r4, ip, lsr #6]! │ │ │ │ ldrmi sp, [pc], -pc, lsl #8 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ - @ instruction: 0xf9e4f00c │ │ │ │ + @ instruction: 0xf992f00c │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77968e6 │ │ │ │ - strmi pc, [r2], r7, lsr #30 │ │ │ │ + pkhbtmi pc, r2, r7, lsl #31 @ │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d030 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - @ instruction: 0xf970f7df │ │ │ │ - @ instruction: 0xff1cf779 │ │ │ │ + @ instruction: 0xf968f7df │ │ │ │ + @ instruction: 0xff8cf779 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - ldrbmi pc, [r2], -r7, ror #18 @ │ │ │ │ + @ instruction: 0x4652f95f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ cmplt pc, r8, asr #15 │ │ │ │ - @ instruction: 0xff0ef779 │ │ │ │ + @ instruction: 0xff7ef779 │ │ │ │ strmi r6, [r0], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - @ instruction: 0xf95af7df │ │ │ │ + @ instruction: 0xf952f7df │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff766f58 │ │ │ │ + blle 0xff766e78 │ │ │ │ ldr r2, [r5, r1]! │ │ │ │ @ instruction: 0xf0052302 │ │ │ │ @ instruction: 0xf7df0107 │ │ │ │ - @ instruction: 0x072bf93f │ │ │ │ + @ instruction: 0x072bf937 │ │ │ │ @ instruction: 0xf779d514 │ │ │ │ - ldrbmi pc, [r1], -r9, ror #29 @ │ │ │ │ + usaxmi pc, r1, r9 @ │ │ │ │ andcs r4, r0, #5242880 @ 0x500000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf7804650 │ │ │ │ - @ instruction: 0x4651fcf7 │ │ │ │ + ldrbmi pc, [r1], -r7, ror #26 @ │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xffe14350 │ │ │ │ + blx 0x1a14272 │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf77f4650 │ │ │ │ - ldr pc, [r7, r3, lsl #17]! │ │ │ │ - mrc2 7, 6, pc, cr4, cr9, {3} │ │ │ │ + @ instruction: 0xe7b7f8f3 │ │ │ │ + @ instruction: 0xff44f779 │ │ │ │ @ instruction: 0x46054651 │ │ │ │ @ instruction: 0xf7814650 │ │ │ │ - ldrbmi pc, [r1], -r3, ror #21 @ │ │ │ │ + @ instruction: 0x4651fb53 │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf984f77f │ │ │ │ + @ instruction: 0xf9f4f77f │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf77f4650 │ │ │ │ - @ instruction: 0xe7a5f871 │ │ │ │ + str pc, [r5, r1, ror #17]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcls 0, cr11, [lr], {136} @ 0x88 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @@ -202905,77 +202848,77 @@ │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf00c461e │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {54} @ 0x36 │ │ │ │ ldreq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ strcs fp, [r8], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf7792410 │ │ │ │ - @ instruction: 0xf642feef │ │ │ │ + @ instruction: 0xf642ff5f │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vcge.s8 d18, d19, d7 │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ - blls 0x4f0674 │ │ │ │ + blls 0x4f0594 │ │ │ │ andcs pc, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf77e463d │ │ │ │ - ldrtmi pc, [r9], -r9, lsl #30 @ │ │ │ │ + shsub16mi pc, r9, r9 @ │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - ldrtmi pc, [r1], -r9, lsr #17 @ │ │ │ │ + ldrtmi pc, [r1], -r1, lsr #17 @ │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xf8a4f7df │ │ │ │ + @ instruction: 0xf89cf7df │ │ │ │ strmi r9, [r6], -lr, lsl #18 │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - @ instruction: 0x4629f89f │ │ │ │ + @ instruction: 0x4629f897 │ │ │ │ andcs r9, r1, r7 │ │ │ │ - @ instruction: 0xf89af7df │ │ │ │ + @ instruction: 0xf892f7df │ │ │ │ strls r9, [r4, #-3345] @ 0xfffff2ef │ │ │ │ - stcls 6, cr4, [pc, #-12] @ 0xd663c │ │ │ │ - bls 0x2a7f10 │ │ │ │ + stcls 6, cr4, [pc, #-12] @ 0xd655c │ │ │ │ + bls 0x2a7e30 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ stmib sp, {pc}^ │ │ │ │ strls r4, [r1], #-1282 @ 0xfffffafe │ │ │ │ - stc2 7, cr15, [ip, #-576]! @ 0xfffffdc0 │ │ │ │ + ldc2 7, cr15, [ip, #576] @ 0x240 │ │ │ │ andlt r2, r8, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d87c │ │ │ │ + bl 0xfec2d79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt ip, r4, r0, asr r0 │ │ │ │ ldrdcc pc, [r0, -ip] │ │ │ │ eorsle r0, fp, fp, lsl pc │ │ │ │ stmvs r9, {r1, r3, r9, sl, lr} │ │ │ │ - b 0x11b06e4 │ │ │ │ + b 0x11b0604 │ │ │ │ ldmibvs r3, {r0, r7, r8} │ │ │ │ tstle r7, r1, lsl #22 │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ @ instruction: 0xf4134686 │ │ │ │ eorsle r6, r5, r0, ror r0 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ tstls r1, r8, lsr #32 │ │ │ │ ldrbtmi r2, [r0], -r6, lsl #2 │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ - blx 0x1b0812 │ │ │ │ + blx 0x1b0732 │ │ │ │ @ instruction: 0xf642f101 │ │ │ │ - vrsra.s64 q10, , #64 │ │ │ │ + vsubw.s8 q10, q0, d1 │ │ │ │ and r0, sl, sp, lsl #6 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ - blx 0x1b082a │ │ │ │ + blx 0x1b074a │ │ │ │ @ instruction: 0xf642f101 │ │ │ │ - vqdmlal.s q10, d0, d1[7] │ │ │ │ + vrsra.s64 d19, d5, #64 │ │ │ │ ldmvs r4, {r0, r2, r3, r8, r9}^ │ │ │ │ stmib sp, {sl, ip, pc}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff3204 │ │ │ │ andlt pc, r4, r7, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -202997,139 +202940,139 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r0], r4, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0, -r8, lsl #14] │ │ │ │ - @ instruction: 0xfff2f7de │ │ │ │ + @ instruction: 0xffeaf7de │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xffeef7de │ │ │ │ + @ instruction: 0xffe6f7de │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {r7, ip} │ │ │ │ stmdbvs r2!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ - bcs 0x131c24 │ │ │ │ + bcs 0x131b44 │ │ │ │ ldmdavs r8, {r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ stmiavs r2!, {r0, r4, r5, ip, lr, pc} │ │ │ │ svclt 0x00184213 │ │ │ │ @ instruction: 0xd1222000 │ │ │ │ @ instruction: 0xf00c4628 │ │ │ │ - mvnlt pc, pc, asr r8 @ │ │ │ │ + mvnlt pc, sp, lsl #16 │ │ │ │ vmla.i8 d22, d3, d19 │ │ │ │ vhsub.s8 d17, d3, d26 │ │ │ │ - blcs 0x11bc08 │ │ │ │ + blcs 0x11bb28 │ │ │ │ ldrmi fp, [r5], -r8, lsl #30 │ │ │ │ - mrc2 7, 0, pc, cr6, cr9, {3} │ │ │ │ + mcr2 7, 4, pc, cr6, cr9, {3} @ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf77e6819 │ │ │ │ - @ instruction: 0xf8cdfe35 │ │ │ │ + @ instruction: 0xf8cdfea5 │ │ │ │ ldrtmi r8, [r2], -r8 │ │ │ │ stmiavs r3!, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ movwls r4, #5704 @ 0x1648 │ │ │ │ smladxls r0, fp, r6, r4 │ │ │ │ - stc2 7, cr15, [r4], #-576 @ 0xfffffdc0 │ │ │ │ + ldc2 7, cr15, [r4], {144} @ 0x90 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06da87f0 │ │ │ │ @ instruction: 0xe7cad4f3 │ │ │ │ ldrdeq pc, [r0], r3 @ │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ ldmdavs r8, {r2, ip, lr, pc}^ │ │ │ │ rsbseq pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0xe7e8d1b9 │ │ │ │ @ instruction: 0xf00279da │ │ │ │ - bcs 0x15704c │ │ │ │ + bcs 0x156f6c │ │ │ │ ldr sp, [r2, r3, ror #19]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r6, r5, lsl #12 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff80f7de │ │ │ │ + @ instruction: 0xff78f7de │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xff7cf7de │ │ │ │ + @ instruction: 0xff74f7de │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ biclt r1, r0, r0, lsl #1 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ stmdavs r3!, {r0, r9, ip} │ │ │ │ tstmi sl, #671088640 @ 0x28000000 │ │ │ │ strle r0, [ip], #-1746 @ 0xfffff92e │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [lr], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - stmiblt r8!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8!, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrtle r1, [r0], #-3219 @ 0xfffff36d │ │ │ │ andcc r3, r2, #126976 @ 0x1f000 │ │ │ │ - blx 0x94d174 │ │ │ │ + blx 0x94d094 │ │ │ │ @ instruction: 0xf005f503 │ │ │ │ movtlt r0, #13571 @ 0x3503 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrdmi r4, [r8], -r8 │ │ │ │ @ instruction: 0xf7de6020 │ │ │ │ - stmiavs r2!, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ msrne CPSR_fx, #805306372 @ 0x30000004 │ │ │ │ vmax.s8 d20, d3, d6 │ │ │ │ - bcs 0x11b948 │ │ │ │ + bcs 0x11b868 │ │ │ │ ldrmi fp, [ip], -r8, lsl #30 │ │ │ │ - ldc2l 7, cr15, [r6, #-484]! @ 0xfffffe1c │ │ │ │ + stc2l 7, cr15, [r6, #484]! @ 0x1e4 │ │ │ │ tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ andls r4, r5, r2, lsr #12 │ │ │ │ @ instruction: 0xf77e6809 │ │ │ │ - @ instruction: 0x4648fd95 │ │ │ │ + strbmi pc, [r8], -r5, lsl #28 @ │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf7908800 │ │ │ │ - andcs pc, r1, r7, lsl #23 │ │ │ │ + strdcs pc, [r1], -r7 │ │ │ │ @ instruction: 0xf739e7b5 │ │ │ │ - svclt 0x0000fd07 │ │ │ │ + svclt 0x0000fd77 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ eorle r0, lr, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x117097c │ │ │ │ + b 0x117089c │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle r1, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sp, sp, lsl r6 │ │ │ │ movwls r6, #10443 @ 0x28cb │ │ │ │ svclt 0x00182b01 │ │ │ │ andsle r4, r7, r8, lsr #12 │ │ │ │ @@ -203142,378 +203085,378 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00b460c │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf779d050 │ │ │ │ - @ instruction: 0xf642fd1b │ │ │ │ + @ instruction: 0xf642fd8b │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vcge.s8 d18, d19, d7 │ │ │ │ @ instruction: 0x46061218 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r8, #-504]! @ 0xfffffe08 │ │ │ │ - ldc2l 7, cr15, [sl], {121} @ 0x79 │ │ │ │ + stc2 7, cr15, [r8, #504]! @ 0x1f8 │ │ │ │ + stc2l 7, cr15, [sl, #-484] @ 0xfffffe1c │ │ │ │ @ instruction: 0xf7794607 │ │ │ │ - strmi pc, [r0], r3, lsr #25 │ │ │ │ - stc2 7, cr15, [r0], #484 @ 0x1e4 │ │ │ │ + pkhbtmi pc, r0, r3, lsl #26 @ │ │ │ │ + ldc2 7, cr15, [r0, #-484] @ 0xfffffe1c │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x7d66c8 │ │ │ │ + blmi 0x7d65c8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ orrcc pc, r0, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8cd4689 │ │ │ │ stmiapl sl!, {r2, r3, pc}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ strbmi r1, [r2], #-2515 @ 0xfffff62d │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xf8ddfc6d │ │ │ │ + @ instruction: 0xf8ddfcdd │ │ │ │ stmdavs r1!, {r3, pc}^ │ │ │ │ strbmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x496690 │ │ │ │ + blmi 0x496590 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ ldrbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - mrrc2 7, 7, pc, r8, cr10 @ │ │ │ │ + stc2l 7, cr15, [r8], {122} @ 0x7a │ │ │ │ stmdavs r1!, {r0, r1, fp, ip, pc} │ │ │ │ movwcs r4, #9810 @ 0x2652 │ │ │ │ - @ instruction: 0xff4af7de │ │ │ │ + @ instruction: 0xff42f7de │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrbmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xff44f7de │ │ │ │ + @ instruction: 0xff3cf7de │ │ │ │ str r2, [pc, r1] │ │ │ │ - addeq r9, r3, ip, ror r5 │ │ │ │ - addeq r9, r3, lr, asr #10 │ │ │ │ + addeq r9, r3, ip, asr r6 │ │ │ │ + addeq r9, r3, lr, lsr #12 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013680a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1170bb4 │ │ │ │ + b 0x1170ad4 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x130dc4 │ │ │ │ + blcs 0x130ce4 │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - cdp2 0, 12, cr15, cr10, cr11, {0} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr11, {0} │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 7, cr15, [lr], #-484 @ 0xfffffe1c │ │ │ │ + stc2l 7, cr15, [lr], #484 @ 0x1e4 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r0, r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [sl], {126} @ 0x7e │ │ │ │ - stc2 7, cr15, [r8], {121} @ 0x79 │ │ │ │ + stc2 7, cr15, [sl, #-504] @ 0xfffffe08 │ │ │ │ + ldc2l 7, cr15, [r8], #-484 @ 0xfffffe1c │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7816819 │ │ │ │ - strtmi pc, [fp], -r3, asr #22 │ │ │ │ + @ instruction: 0x462bfbb3 │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf7804630 │ │ │ │ - @ instruction: 0xf779f9b7 │ │ │ │ - @ instruction: 0x4682fbf9 │ │ │ │ - blx 0xffe94906 │ │ │ │ + @ instruction: 0xf779fa27 │ │ │ │ + strmi pc, [r2], r9, ror #24 │ │ │ │ + stc2l 7, cr15, [r6], #-484 @ 0xfffffe1c │ │ │ │ @ instruction: 0xf7794680 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4681 │ │ │ │ - @ instruction: 0x462afe3f │ │ │ │ + @ instruction: 0x462afe37 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7de4640 │ │ │ │ - @ instruction: 0x4649fe39 │ │ │ │ + @ instruction: 0x4649fe31 │ │ │ │ mrc 6, 0, r4, cr13, cr0, {2} │ │ │ │ - @ instruction: 0xf7805f70 │ │ │ │ - blmi 0xfd6b20 │ │ │ │ + @ instruction: 0xf7815f70 │ │ │ │ + blmi 0xfd4c00 │ │ │ │ eorsne pc, r8, r6, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - bl 0x16cf08 │ │ │ │ + bl 0x16ce28 │ │ │ │ ldmibne r1, {r1, r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ tstls r4, sl, lsl r6 │ │ │ │ @ instruction: 0xf77a6800 │ │ │ │ - @ instruction: 0xf8ddfbdf │ │ │ │ - bls 0x1bebcc │ │ │ │ + @ instruction: 0xf8ddfc4f │ │ │ │ + bls 0x1beaec │ │ │ │ stmdavs r1!, {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7de4650 │ │ │ │ - strbmi pc, [r9], -r3, lsr #29 @ │ │ │ │ + @ instruction: 0x4649fe9b │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xffd6f77e │ │ │ │ + @ instruction: 0xf846f77f │ │ │ │ stmdbls r4, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ stmiapl sl!, {r3, fp, sp, lr}^ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf77a461a │ │ │ │ - @ instruction: 0x465afbbf │ │ │ │ + ldrbmi pc, [sl], -pc, lsr #24 @ │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7de6821 │ │ │ │ - strbmi pc, [r1], -r5, lsl #29 @ │ │ │ │ - @ instruction: 0xf7804650 │ │ │ │ - blmi 0x856aa0 │ │ │ │ + @ instruction: 0x4641fe7d │ │ │ │ + @ instruction: 0xf7814650 │ │ │ │ + blmi 0x854b80 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - blls 0x1ecf80 │ │ │ │ + blls 0x1ecea0 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0x46194699 │ │ │ │ - bl 0x170c44 │ │ │ │ + bl 0x170b64 │ │ │ │ @ instruction: 0xf8cd030a │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0xfe9149de │ │ │ │ + ldc2 7, cr15, [r0], {122} @ 0x7a │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdavs r1!, {r0, r2, fp, ip, pc} │ │ │ │ - mcr2 7, 3, pc, cr6, cr14, {6} @ │ │ │ │ + mrc2 7, 2, pc, cr14, cr14, {6} │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf77e2210 │ │ │ │ - blmi 0x496a70 │ │ │ │ + @ instruction: 0xf77f2210 │ │ │ │ + blmi 0x494b50 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r1, #2523136 @ 0x268000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ @ instruction: 0xf8d94443 │ │ │ │ ldrmi r0, [sl], -r0 │ │ │ │ - blx 0xfe294a12 │ │ │ │ + blx 0xffe94932 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ strbmi r2, [r0], -r3, lsl #4 │ │ │ │ - mcr2 7, 2, pc, cr12, cr14, {6} @ │ │ │ │ + mcr2 7, 2, pc, cr4, cr14, {6} @ │ │ │ │ svclt 0x0000e747 │ │ │ │ - addeq r9, r3, r0, lsl r4 │ │ │ │ - ldrdeq r9, [r3], r0 │ │ │ │ - umulleq r9, r3, r8, r3 │ │ │ │ - addeq r9, r3, r6, asr r3 │ │ │ │ + strdeq r9, [r3], r0 │ │ │ │ + @ instruction: 0x008394b0 │ │ │ │ + addeq r9, r3, r8, ror r4 │ │ │ │ + addeq r9, r3, r6, lsr r4 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1170cac │ │ │ │ + b 0x1170bcc │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x130fbc │ │ │ │ + blcs 0x130edc │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - stc2l 0, cr15, [lr, #44] @ 0x2c │ │ │ │ + ldc2l 0, cr15, [ip, #-44]! @ 0xffffffd4 │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe194abe │ │ │ │ + blx 0xffd949de │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - blx 0xfe894aea │ │ │ │ - blx 0x414ada │ │ │ │ + stc2 7, cr15, [lr], {126} @ 0x7e │ │ │ │ + blx 0x20149fa │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7816819 │ │ │ │ - strtmi pc, [fp], -r7, asr #20 │ │ │ │ + @ instruction: 0x462bfab7 │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ mrc 6, 0, r4, cr13, cr0, {1} │ │ │ │ @ instruction: 0xf7805f70 │ │ │ │ - @ instruction: 0xf779f8b9 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf779f929 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4680 │ │ │ │ - blmi 0x1216240 │ │ │ │ + blmi 0x1216140 │ │ │ │ adcseq pc, r4, r6, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x16d0e0 │ │ │ │ + bl 0x16d000 │ │ │ │ ldmibne r1, {r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ pkhbtmi r4, r8, sl, lsl #12 │ │ │ │ strbmi r6, [r3], r0, lsl #16 │ │ │ │ - blx 0xffd94b38 │ │ │ │ - blx 0xff814b38 │ │ │ │ + blx 0x1994a5a │ │ │ │ + blx 0x1414a5a │ │ │ │ ldrbmi r6, [r2], -r1, ror #16 │ │ │ │ strmi r2, [r1], r2, lsl #6 │ │ │ │ - stc2 7, cr15, [r8, #-888]! @ 0xfffffc88 │ │ │ │ + stc2 7, cr15, [r0, #-888]! @ 0xfffffc88 │ │ │ │ @ instruction: 0x46414b35 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ - bl 0x16d11c │ │ │ │ - bl 0x15799c │ │ │ │ + bl 0x16d03c │ │ │ │ + bl 0x1578bc │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0xff694b70 │ │ │ │ + blx 0x1294a92 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0x46412210 │ │ │ │ @ instruction: 0xf77e4640 │ │ │ │ - @ instruction: 0xf8ddfd75 │ │ │ │ + @ instruction: 0xf8ddfde5 │ │ │ │ @ instruction: 0x46419010 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ - stc2l 7, cr15, [r0], #-504 @ 0xfffffe08 │ │ │ │ + ldc2l 7, cr15, [r0], {126} @ 0x7e │ │ │ │ stmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4648461a │ │ │ │ - stc2 7, cr15, [r0, #-888] @ 0xfffffc88 │ │ │ │ + ldc2l 7, cr15, [r8], #888 @ 0x378 │ │ │ │ @ instruction: 0xf8db4b22 │ │ │ │ ldrbmi r0, [r9], -r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - bl 0x16d16c │ │ │ │ - bl 0x1579ec │ │ │ │ + bl 0x16d08c │ │ │ │ + bl 0x15790c │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0xfec94bc0 │ │ │ │ - blx 0xfe714bc0 │ │ │ │ + blx 0x894ae2 │ │ │ │ + blx 0x314ae2 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strmi r2, [r1], r3, lsl #4 │ │ │ │ - stc2l 7, cr15, [r4], #888 @ 0x378 │ │ │ │ + ldc2l 7, cr15, [ip], {222} @ 0xde │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ - stc2l 7, cr15, [ip, #-888]! @ 0xfffffc88 │ │ │ │ + stc2l 7, cr15, [r4, #-888]! @ 0xfffffc88 │ │ │ │ @ instruction: 0x46594b12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmibne sl, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldmibne sl, {r0, r9, ip, pc}^ │ │ │ │ strbmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8db461a │ │ │ │ @ instruction: 0xf77a0000 │ │ │ │ - @ instruction: 0x4649fa91 │ │ │ │ + strbmi pc, [r9], -r1, lsl #22 @ │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - ldc2 7, cr15, [r2, #-504]! @ 0xfffffe08 │ │ │ │ + stc2 7, cr15, [r2, #504]! @ 0x1f8 │ │ │ │ strbmi r9, [r9], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77e4648 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7de4648 │ │ │ │ - strb pc, [r4, -sp, asr #26] @ │ │ │ │ - addeq r9, r3, r8, lsr r2 │ │ │ │ - strdeq r9, [r3], ip │ │ │ │ - addeq r9, r3, ip, lsr #3 │ │ │ │ - addeq r9, r3, ip, ror #2 │ │ │ │ + strb pc, [r4, -r5, asr #26] @ │ │ │ │ + addeq r9, r3, r8, lsl r3 │ │ │ │ + ldrdeq r9, [r3], ip │ │ │ │ + addeq r9, r3, ip, lsl #5 │ │ │ │ + addeq r9, r3, ip, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - strbtgt pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ + ldrbgt pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf6cf2210 │ │ │ │ addlt r6, pc, r0, lsl #5 │ │ │ │ strmi r4, [fp], -sl │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf1124607 │ │ │ │ + @ instruction: 0xf1124606 │ │ │ │ @ instruction: 0xf0006f58 │ │ │ │ ldmdale sl!, {r3, r5, r7, pc} │ │ │ │ svcmi 0x0072f1b2 │ │ │ │ - rschi pc, pc, r0 │ │ │ │ + rschi pc, sp, r0 │ │ │ │ vshr.s8 d18, d0, #1 │ │ │ │ addmi r2, r2, #0 │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2400a │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - vqshl.s8 d8, d11, d0 │ │ │ │ - @ instruction: 0xf5b28192 │ │ │ │ + vqshl.s8 d8, d4, d0 │ │ │ │ + @ instruction: 0xf5b2818f │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - vcge.s8 q12, q0, q9 │ │ │ │ - @ instruction: 0xf5b28273 │ │ │ │ + vcgt.s8 q12, q0, q10 │ │ │ │ + @ instruction: 0xf5b2826e │ │ │ │ @ instruction: 0xf0016f30 │ │ │ │ - vcgt.s8 d8, d0, d21 │ │ │ │ - @ instruction: 0xf5b2856c │ │ │ │ + vcge.s8 d8, d0, d7 │ │ │ │ + @ instruction: 0xf5b28564 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - @ instruction: 0xf5b2838d │ │ │ │ + @ instruction: 0xf5b2837f │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ - @ instruction: 0xf5b28373 │ │ │ │ + @ instruction: 0xf5b28365 │ │ │ │ cmnle r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x416998 │ │ │ │ + blls 0x4168b8 │ │ │ │ rsble r2, r3, r3, lsl #22 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ sbcsvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mcr2 7, 4, pc, cr6, cr6, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr6, {7} @ │ │ │ │ tstcs r0, fp, asr r0 │ │ │ │ orrcs pc, r0, pc, asr #5 │ │ │ │ cmple r5, sl, lsl #5 │ │ │ │ stceq 0, cr15, [r0], {19} │ │ │ │ - msrhi CPSR_xc, r0, asr #32 │ │ │ │ - @ instruction: 0xf1000299 │ │ │ │ - @ instruction: 0xf413840f │ │ │ │ + msrhi CPSR_, r0, asr #32 │ │ │ │ + @ instruction: 0xf100029d │ │ │ │ + @ instruction: 0xf4138408 │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ - tsteq sl, #1962934272 @ 0x75000000 │ │ │ │ - orrhi pc, r2, #64, 2 │ │ │ │ + tsteq ip, #1828716544 @ 0x6d000000 │ │ │ │ + cmnphi fp, #64, 2 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vmin.s8 d8, d0, d5 │ │ │ │ - @ instruction: 0xf5b287c4 │ │ │ │ + vqrshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b287b9 │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vaba.s8 q4, , q15 │ │ │ │ - @ instruction: 0xf5b2864e │ │ │ │ + vabd.s8 q4, , q11 │ │ │ │ + @ instruction: 0xf5b28642 │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vqshl.s8 d8, d23, d18 │ │ │ │ - bcs 0xf8040 │ │ │ │ - ldrbhi pc, [r7], #3 @ │ │ │ │ + vqshl.s8 d8, d15, d18 │ │ │ │ + bcs 0xf7f0c │ │ │ │ + ldrthi pc, [pc], #3 @ 0xd6e6c @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -203523,566 +203466,562 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - ldrd pc, [sl], -pc @ │ │ │ │ + and pc, sl, r3, ror #29 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - mrc2 7, 4, pc, cr2, cr12, {7} │ │ │ │ - bicseq r9, fp, r5, lsl #22 │ │ │ │ - rschi pc, r0, #64, 2 │ │ │ │ - blmi 0xff19efac │ │ │ │ - blls 0x431018 │ │ │ │ + mrc2 7, 4, pc, cr4, cr12, {7} │ │ │ │ + bicseq r9, sl, r5, lsl #22 │ │ │ │ + sbcshi pc, r9, #64, 2 │ │ │ │ + blmi 0xff11eecc │ │ │ │ + blls 0x430f38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ - andlt r8, pc, r7, lsl r4 @ │ │ │ │ + strdlt r8, [pc], -r8 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf4018ff0 │ │ │ │ - @ instruction: 0xf04f1240 │ │ │ │ - @ instruction: 0xf5b20800 │ │ │ │ - rsbsle r1, r4, r0, asr #30 │ │ │ │ - rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ + strcs r1, [r0, -r0, asr #4] │ │ │ │ + svcne 0x0040f5b2 │ │ │ │ + vst4.16 {d13-d16}, [r3 :256], r3 │ │ │ │ + @ instruction: 0xf5b26274 │ │ │ │ + sbcsle r6, r9, r8, ror #31 │ │ │ │ svcvs 0x00e8f5b2 │ │ │ │ - @ instruction: 0xf5b2d0d8 │ │ │ │ - vmax.f32 q3, q8, q12 │ │ │ │ - @ instruction: 0xf5b28169 │ │ │ │ - @ instruction: 0xf0017f50 │ │ │ │ - vabd.s8 d8, d0, d14 │ │ │ │ - @ instruction: 0xf5b2821d │ │ │ │ - @ instruction: 0xf0027fa0 │ │ │ │ - vqadd.s8 q4, q8, │ │ │ │ - bcs 0x10f89f0 │ │ │ │ - ldrbhi pc, [r2, -r1] @ │ │ │ │ - svcvc 0x0080f5b2 │ │ │ │ - strhi pc, [r1, -r1]! │ │ │ │ - bicle r2, r9, r0, lsl #20 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fc8030 │ │ │ │ - blls 0x2568e8 │ │ │ │ - bicseq r9, r9, fp, lsl #20 │ │ │ │ - ldrhi pc, [lr, -r2, lsl #2] │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ + msrhi (UNDEF: 102), r0 │ │ │ │ + svcvc 0x0050f5b2 │ │ │ │ + strhi pc, [r2, -r1] │ │ │ │ + andshi pc, r9, #0, 4 │ │ │ │ + svcvc 0x00a0f5b2 │ │ │ │ + rschi pc, r7, r2 │ │ │ │ + ldrbthi pc, [r3], -r0, lsl #4 @ │ │ │ │ + @ instruction: 0xf0012a40 │ │ │ │ + @ instruction: 0xf5b28745 │ │ │ │ + @ instruction: 0xf0017f80 │ │ │ │ + bcs 0xf8b84 │ │ │ │ + ldrmi sp, [r9], -sl, asr #3 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fc970c │ │ │ │ + blls 0x25680c │ │ │ │ + bicseq r9, fp, fp, lsl #20 │ │ │ │ + strhi pc, [r7, -r2, lsl #2] │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd7174 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd7090 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ - ldrle r0, [r3, #1627]! @ 0x65b │ │ │ │ - msrmi SPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + ldrle r0, [r5, #1631]! @ 0x65f │ │ │ │ + msrcc CPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xcc00e9cd │ │ │ │ andscc pc, r4, #13762560 @ 0xd20000 │ │ │ │ eorcs pc, r4, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf81af7fc │ │ │ │ - vst1.32 {d30}, [pc :128], r3 │ │ │ │ + @ instruction: 0xf820f7fc │ │ │ │ + vst1.32 {d30}, [pc :128], r5 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, sl, r0, lsl #4 │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ - movthi pc, #40960 @ 0xa000 @ │ │ │ │ - rschi pc, sl, r0, lsl #4 │ │ │ │ + movthi pc, #20480 @ 0x5000 @ │ │ │ │ + rschi pc, r9, r0, lsl #4 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - mvnhi pc, #1 │ │ │ │ - orrshi pc, r9, #0, 4 │ │ │ │ + bicshi pc, pc, #1 │ │ │ │ + orrshi pc, r3, #0, 4 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ - teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ - ldrbhi pc, [r5, #-512] @ 0xfffffe00 @ │ │ │ │ + msrhi CPSR_fsc, #0 │ │ │ │ + strbhi pc, [pc, #-512] @ 0xd6dac @ │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ - ldrthi pc, [sl], #-1 @ │ │ │ │ - rschi pc, r1, r1, lsl #4 │ │ │ │ + strthi pc, [lr], #-1 │ │ │ │ + sbcshi pc, r6, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - stmdage r8, {r3, r7, sl, pc} │ │ │ │ - stc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ - blcs 0x1bdcdc │ │ │ │ - svcge 0x007cf43f │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stmdage r8, {r0, r2, r3, r4, r5, r6, sl, pc} │ │ │ │ + stc2l 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ + blcs 0x1bdbf8 │ │ │ │ + svcge 0x007ef43f │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ andne pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldc2 7, cr15, [lr, #984] @ 0x3d8 │ │ │ │ - biceq lr, lr, r3, ror r7 │ │ │ │ - eorhi pc, r0, #64, 2 │ │ │ │ + stc2 7, cr15, [r4, #984]! @ 0x3d8 │ │ │ │ + biceq lr, sl, r5, ror r7 │ │ │ │ + andshi pc, fp, #64, 2 │ │ │ │ addcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0012a02 │ │ │ │ - bcs 0x1b71f0 │ │ │ │ - andshi pc, r2, r1 │ │ │ │ + bcs 0x1b70e0 │ │ │ │ + andhi pc, r8, r1 │ │ │ │ vst1.8 {d18-d19}, [pc], r1 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ - b 0x1578f0 │ │ │ │ + b 0x15780c │ │ │ │ @ instruction: 0xf0000201 │ │ │ │ - @ instruction: 0xf5b287e1 │ │ │ │ + @ instruction: 0xf5b287d8 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ - vcgt.s8 d8, d18, d16 │ │ │ │ - @ instruction: 0xf5b28299 │ │ │ │ + vcgt.s8 d8, d18, d2 │ │ │ │ + @ instruction: 0xf5b28287 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ - vqshl.s8 q4, q7, q9 │ │ │ │ - @ instruction: 0xf5b28534 │ │ │ │ + vqshl.s8 d8, d23, d18 │ │ │ │ + @ instruction: 0xf5b28520 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ - vshl.s8 d8, d14, d20 │ │ │ │ - bcs 0xfe0f7408 │ │ │ │ - strhi pc, [r4, #-4] │ │ │ │ - svcvc 0x0080f5b2 │ │ │ │ - ldrbhi pc, [r6], -r4 @ │ │ │ │ - @ instruction: 0xf47f2a00 │ │ │ │ - stmdage r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7fc8030 │ │ │ │ - @ instruction: 0xf641fe55 │ │ │ │ - vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ - stmdbge r8, {r1, r3, r9} │ │ │ │ - @ instruction: 0xf7f64638 │ │ │ │ - blls 0x25681c │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - andcs sl, r1, r9, asr #30 │ │ │ │ - vst1.8 {d30}, [pc :128] │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - andsmi r1, sl, r0, lsl #4 │ │ │ │ - svccs 0x0001f1b2 │ │ │ │ - msrhi CPSR_c, r2 │ │ │ │ - andshi pc, ip, #0, 4 │ │ │ │ - svcvc 0x0040f5b2 │ │ │ │ - rscshi pc, r6, r2 │ │ │ │ - ldrthi pc, [r1], -r0, lsl #4 @ │ │ │ │ + vshl.s8 q4, q13, q2 │ │ │ │ + bcs 0xfe0f72cc │ │ │ │ + ldrbhi pc, [sl], #4 @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ - sbchi pc, fp, r2 │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - adchi pc, r2, r2 │ │ │ │ + strthi pc, [r0], -r4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - ldmdaeq r9, {r0, r1, r4, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x11175d0 │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x115eba0 │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - andscc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + stmdage r8, {r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + mrc2 7, 2, pc, cr10, cr12, {7} │ │ │ │ + andsmi pc, r1, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - movteq pc, #460 @ 0x1cc @ │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r4, #984] @ 0x3d8 │ │ │ │ - vst1.64 {d30-d32}, [pc :128] │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ - addmi r1, r2, #0 │ │ │ │ - msrhi CPSR_xc, r1 │ │ │ │ - adchi pc, pc, r0, lsl #4 │ │ │ │ - addvs pc, r0, pc, asr #8 │ │ │ │ - andne pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf0014282 │ │ │ │ - vhadd.s8 q4, q0, │ │ │ │ - vst3.8 {d24-d26}, [pc :128], r0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - andshi pc, r5, #1 │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - @ instruction: 0xf1b281fc │ │ │ │ - @ instruction: 0xf47f2f01 │ │ │ │ - ldrmi sl, [r9], -fp, asr #29 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - ldc2 7, cr15, [r2], {252} @ 0xfc │ │ │ │ - stmdbge r8, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ - blcs 0x16be2c │ │ │ │ - strhi pc, [ip, r2] │ │ │ │ - @ instruction: 0xf0022b03 │ │ │ │ - blcs 0x139038 │ │ │ │ - @ instruction: 0xf649bf15 │ │ │ │ - @ instruction: 0xf64072c1 │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ - vsubl.s8 q8, d0, d6 │ │ │ │ - @ instruction: 0xf7f6020d │ │ │ │ - ssat pc, #15, r9, asr #25 @ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldc2 7, cr15, [lr, #984]! @ 0x3d8 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + svcge 0x004bf43f │ │ │ │ + ldr r2, [r2, -r1]! │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andne pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf1b2401a │ │ │ │ + @ instruction: 0xf0022f01 │ │ │ │ + vand d8, d0, d1 │ │ │ │ + @ instruction: 0xf5b28218 │ │ │ │ + @ instruction: 0xf0027f40 │ │ │ │ + vhadd.s8 q4, q8, q11 │ │ │ │ + @ instruction: 0xf5b28629 │ │ │ │ + @ instruction: 0xf0027f80 │ │ │ │ + @ instruction: 0xf5b280bb │ │ │ │ + @ instruction: 0xf0027f00 │ │ │ │ + bcs 0xf72e0 │ │ │ │ + svcge 0x0016f47f │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + ldceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf640a908 │ │ │ │ + vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf1cc020a │ │ │ │ + @ instruction: 0xf04f0340 │ │ │ │ + stmib sp, {r0, r1, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cde30a │ │ │ │ + @ instruction: 0xf7f6c030 │ │ │ │ + ldrbt pc, [r2], fp, asr #27 @ │ │ │ │ andvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0014282 │ │ │ │ - vqshl.s8 d8, d18, d0 │ │ │ │ - vst4.32 {d24-d27}, [pc :256], sl │ │ │ │ + vand d8, d0, d9 │ │ │ │ + vst4.32 {d24-d27}, [pc :128]! │ │ │ │ vaddl.s8 q11, d16, d0 │ │ │ │ addmi r1, r2, #0 │ │ │ │ - ldrhi pc, [ip], #-1 │ │ │ │ - strhi pc, [r2], #-512 @ 0xfffffe00 │ │ │ │ + subhi pc, r5, r1 │ │ │ │ + ldrhi pc, [fp], #-512 @ 0xfffffe00 │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.32 {d24-d27}, [pc], ip │ │ │ │ + vst1.8 {d24-d27}, [pc], sl │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - rsbshi pc, r3, #1 │ │ │ │ + mvnshi pc, r1 │ │ │ │ svccs 0x0001f1b2 │ │ │ │ - mcrge 4, 4, pc, cr10, cr15, {3} @ │ │ │ │ + mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - blcs 0x1bded0 │ │ │ │ - mcrge 4, 4, pc, cr2, cr15, {1} @ │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbne pc, r9, #68157440 @ 0x4100000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - stc2 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ - svclt 0x0000e679 │ │ │ │ + @ instruction: 0xf7fc9305 │ │ │ │ + blls 0x256394 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwpl pc, #5059 @ 0x13c3 @ │ │ │ │ + @ instruction: 0xf0022b02 │ │ │ │ + blcs 0x1b8f24 │ │ │ │ + strbhi pc, [ip, -r2]! @ │ │ │ │ + svclt 0x00152b01 │ │ │ │ + sbcvc pc, r1, #76546048 @ 0x4900000 │ │ │ │ + adcmi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + stc2l 7, cr15, [r0], #984 @ 0x3d8 │ │ │ │ + vst1.32 {d30-d32}, [pc :256], r1 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ + addmi r1, r2, #0 │ │ │ │ + strthi pc, [r9], #-1 │ │ │ │ + adcshi pc, r8, r0, lsl #4 │ │ │ │ + addvs pc, r0, pc, asr #8 │ │ │ │ + andne pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf0014282 │ │ │ │ + vqshl.s8 d8, d3, d0 │ │ │ │ + vst2. {d24-d27}, [pc :256]! │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + addhi pc, r1, #1 │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + @ instruction: 0xf1b28268 │ │ │ │ + @ instruction: 0xf47f2f01 │ │ │ │ + ldrmi sl, [r9], -sp, lsl #29 │ │ │ │ + @ instruction: 0xf7fca808 │ │ │ │ + blls 0x4164fc │ │ │ │ + @ instruction: 0xf43f2b03 │ │ │ │ + stmdbge r8, {r0, r2, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6414630 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ + @ instruction: 0xf7f6020a │ │ │ │ + ldrbt pc, [ip], -fp, lsr #25 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ - ldrthi pc, [r2], r1 @ │ │ │ │ + strthi pc, [r6], r1 │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ - rschi pc, fp, r0, lsl #4 │ │ │ │ + rschi pc, r9, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b2 │ │ │ │ - ldrbhi pc, [r8, #-1]! @ │ │ │ │ - ldrbthi pc, [sp], #-512 @ 0xfffffe00 @ │ │ │ │ + strbhi pc, [pc, #-1]! @ 0xd71eb @ │ │ │ │ + ldrbthi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0004f5b2 │ │ │ │ - strhi pc, [sp, r1]! │ │ │ │ + ldrhi pc, [lr, r1] │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - strhi pc, [r4, -r1] │ │ │ │ + ldrbthi pc, [r7], r1 @ │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ + mcrge 4, 3, pc, cr0, cr15, {3} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fc8030 │ │ │ │ - @ instruction: 0xf8d7fcc3 │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ - @ instruction: 0xf8dd9b05 │ │ │ │ - vaddl.u8 q14, d2, d28 │ │ │ │ - bicseq r1, lr, r0, lsl #5 │ │ │ │ - strhi pc, [ip, #-258] @ 0xfffffefe │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - vceq.f32 q13, q5, │ │ │ │ - vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ - vcge.s8 d16, d10, d19 │ │ │ │ - vrshr.s64 d23, d20, #64 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ - eorcc pc, ip, r3, asr r8 @ │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff66f7fb │ │ │ │ - vst1.8 {d30-d32}, [pc :256], r7 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ - addmi r1, r2, #0 │ │ │ │ - subshi pc, r2, r1 │ │ │ │ - rschi pc, r8, #0, 4 │ │ │ │ - msrvs CPSR_, pc, asr #8 │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + stc2l 7, cr15, [r8], {252} @ 0xfc │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + blls 0x228adc │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ + addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ + cps #31 │ │ │ │ + bcs 0xf860c │ │ │ │ + mcrge 4, 2, pc, cr12, cr15, {1} @ │ │ │ │ + teqppl r4, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + rsbsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + @ instruction: 0xf853a908 │ │ │ │ + @ instruction: 0xf852302c │ │ │ │ + @ instruction: 0xf7fb202c │ │ │ │ + ldrt pc, [ip], -pc, ror #30 @ │ │ │ │ + subvs pc, r0, pc, asr #8 │ │ │ │ + andne pc, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xf0014282 │ │ │ │ + vhadd.s8 q4, q0, q5 │ │ │ │ + vst1.64 {d24-d27}, [pc :128], r5 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + rscshi pc, ip, r1 │ │ │ │ + teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc], r5 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vst4. {d24-d27}, [pc :64], fp │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - rschi pc, r4, r1 │ │ │ │ - tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - @ instruction: 0x4619ae19 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + stc2l 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ + blcs 0xfdec8 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eoreq pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + andeq pc, ip, #192, 4 │ │ │ │ + ldc2 7, cr15, [ip], #-984 @ 0xfffffc28 │ │ │ │ + @ instruction: 0xf5b2e60d │ │ │ │ + @ instruction: 0xf0017f40 │ │ │ │ + vhadd.s8 q4, q0, q14 │ │ │ │ + @ instruction: 0xf5b28329 │ │ │ │ + @ instruction: 0xf0017f80 │ │ │ │ + @ instruction: 0xf5b28084 │ │ │ │ + @ instruction: 0xf0017f00 │ │ │ │ + bcs 0xf7498 │ │ │ │ + ldclge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x4164f4 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - stmdbge r8, {r0, r4, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d14, d24 │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ - @ instruction: 0xf7f6020c │ │ │ │ - @ instruction: 0xe608fc33 │ │ │ │ - svcvc 0x0040f5b2 │ │ │ │ - rsbshi pc, r4, r1 │ │ │ │ - msrhi CPSR_fs, #0, 4 │ │ │ │ - svcvc 0x0080f5b2 │ │ │ │ - addhi pc, ip, r1 │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - rsbshi pc, fp, r1 │ │ │ │ - @ instruction: 0xf47f2a00 │ │ │ │ - stmdage r8, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - ldc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - eorsmi pc, r9, #268435460 @ 0x10000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - ldc2 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ - vst3. {d30,d32,d34}, [pc :128], fp │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - msrhi CPSR_x, #1 │ │ │ │ - msrhi SPSR_fxc, #0, 4 │ │ │ │ - msrvs CPSR_, pc, asr #8 │ │ │ │ + stmdbge r8, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ + vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f6020a │ │ │ │ + ldrb pc, [r0, #3103]! @ 0xc1f @ │ │ │ │ + cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc :256], r7 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vcge.s8 d8, d0, d10 │ │ │ │ + vst2.16 {d24-d27}, [pc :128], r8 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bicshi pc, sp, r1 │ │ │ │ - tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + mvnhi pc, r1 │ │ │ │ + teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - ldrmi sl, [r9], -sp, asr #27 │ │ │ │ - @ instruction: 0xf7fca808 │ │ │ │ - blls 0x41645c │ │ │ │ - @ instruction: 0xf43f2b03 │ │ │ │ - stmdbge r8, {r0, r2, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6404638 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ - @ instruction: 0xf7f6020a │ │ │ │ - ldr pc, [ip, #3047]! @ 0xbe7 │ │ │ │ - svcvs 0x00a8f5b2 │ │ │ │ - strbhi pc, [lr], #-1 @ │ │ │ │ - ldrhi pc, [r7], #512 @ 0x200 │ │ │ │ - svcvs 0x0088f5b2 │ │ │ │ - ldrbhi pc, [r8, #1] @ │ │ │ │ - svcvs 0x00a0f5b2 │ │ │ │ - strhi pc, [lr, #1]! │ │ │ │ - svcvs 0x0080f5b2 │ │ │ │ - stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + ldclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fc8030 │ │ │ │ - @ instruction: 0xf8d7fc11 │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ + ldc2 7, cr15, [r6], {252} @ 0xfc │ │ │ │ + blcs 0x1bdf60 │ │ │ │ + stclge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + adcvc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blx 0xffd1531e │ │ │ │ + @ instruction: 0xf5b2e5c1 │ │ │ │ + @ instruction: 0xf0016fa8 │ │ │ │ + vshl.s8 q4, , q0 │ │ │ │ + @ instruction: 0xf5b28492 │ │ │ │ + @ instruction: 0xf0016f88 │ │ │ │ + @ instruction: 0xf5b285cd │ │ │ │ + @ instruction: 0xf0016fa0 │ │ │ │ + @ instruction: 0xf5b285a4 │ │ │ │ + @ instruction: 0xf47f6f80 │ │ │ │ + ldrmi sl, [r9], -pc, lsr #27 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fc970c │ │ │ │ + @ instruction: 0xf8d6fc17 │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ - bicseq r1, lr, r0, lsl #5 │ │ │ │ - strhi pc, [r7, #258] @ 0x102 │ │ │ │ + bicseq r1, pc, r0, lsl #5 │ │ │ │ + ldrbhi pc, [r4, #-258]! @ 0xfffffefe @ │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ - vmla.f32 d26, d26, d5 │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x198154 │ │ │ │ + vmla.f32 d26, d26, d11 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x198068 │ │ │ │ vcgt.s8 d16, d26, d12 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addcc pc, r4, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff8ef7fb │ │ │ │ - @ instruction: 0xf5b2e583 │ │ │ │ + @ instruction: 0xff98f7fb │ │ │ │ + @ instruction: 0xf5b2e589 │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ - vmax.s8 q4, q0, │ │ │ │ - @ instruction: 0xf5b283c4 │ │ │ │ + vmin.s8 d8, d0, d29 │ │ │ │ + @ instruction: 0xf5b283c1 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ - @ instruction: 0xf5b28565 │ │ │ │ + @ instruction: 0xf5b2855c │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ - @ instruction: 0xf5b28541 │ │ │ │ + @ instruction: 0xf5b28539 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ - @ instruction: 0x4619ad71 │ │ │ │ + @ instruction: 0x4619ad77 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xff7154c6 │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x228dbc │ │ │ │ - @ instruction: 0xf3c2990b │ │ │ │ - @ instruction: 0xf0131280 │ │ │ │ - @ instruction: 0xf0427380 │ │ │ │ - bcs 0xf886c │ │ │ │ - ldclge 4, cr15, [ip, #-252] @ 0xffffff04 │ │ │ │ - rsbmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - addeq lr, r1, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d2a908 │ │ │ │ - @ instruction: 0xf7fb2354 │ │ │ │ - ldrb pc, [r0, #-3711] @ 0xfffff181 @ │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023103 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - tstmi r1, #3840 @ 0xf00 │ │ │ │ - strmi r9, [r8], ip, lsl #2 │ │ │ │ - vmov.i16 q8, #185 @ 0x00b9 │ │ │ │ - @ instruction: 0xf0012203 │ │ │ │ - andls r0, r8, #16, 2 │ │ │ │ - addne pc, r0, #201326595 @ 0xc000003 │ │ │ │ - ldmeq sl, {r0, r3, r9, ip, pc}^ │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ + @ instruction: 0xf7fc970c │ │ │ │ + @ instruction: 0xf8d6fbdf │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ + stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ + orrvc pc, r0, #19 │ │ │ │ + strbhi pc, [lr], #66 @ 0x42 @ │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + vadd.f32 q13, q5, │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ + bl 0x157cd8 │ │ │ │ + stmdbge r8, {r0, r7, r9} │ │ │ │ + cmppcs r4, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ + mcr2 7, 4, pc, cr10, cr11, {7} @ │ │ │ │ + stceq 5, cr14, [sl], {87} @ 0x57 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stcge 1, cr9, [r8], {10} │ │ │ │ - smlabtmi r3, r3, r3, pc @ │ │ │ │ - movwmi r9, #41733 @ 0xa305 │ │ │ │ - andls r4, fp, #34603008 @ 0x2100000 │ │ │ │ - ldc2l 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldclge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ - rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ - svcvs 0x00e8f5b2 │ │ │ │ - stclge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0x46204619 │ │ │ │ - blx 0xfec9555a │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0x065f4638 │ │ │ │ - ldcge 5, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ - @ instruction: 0x73a4f24a │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscvc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xf8534621 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7fc202c │ │ │ │ - str pc, [r8, #-2055] @ 0xfffff7f9 │ │ │ │ - asrvs pc, pc, #8 @ │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - vaba.s8 d8, d16, d19 │ │ │ │ - vst3. {d24-d26}, [pc :64], r0 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + tstls ip, r1, lsl r3 │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ + andcs pc, r3, #201326595 @ 0xc000003 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + vsubl.u8 , d3, d8 │ │ │ │ + andls r1, r9, #128, 4 │ │ │ │ + b 0x11197ac │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + tstls sl, r0, lsl r2 │ │ │ │ + vmull.u8 q13, d3, d8 │ │ │ │ + movwls r4, #20739 @ 0x5103 │ │ │ │ + strtmi r4, [r1], -sl, lsl #6 │ │ │ │ + @ instruction: 0xf7f9920b │ │ │ │ + blls 0x25664c │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0xf403adfd │ │ │ │ + @ instruction: 0xf5b26274 │ │ │ │ + @ instruction: 0xf47f6fe8 │ │ │ │ + ldrmi sl, [r9], -r7, asr #26 │ │ │ │ + @ instruction: 0xf7fc4620 │ │ │ │ + @ instruction: 0xf8d6fbb7 │ │ │ │ + @ instruction: 0x463030d0 │ │ │ │ + @ instruction: 0xf57f065b │ │ │ │ + @ instruction: 0xf8ddad21 │ │ │ │ + vhadd.s8 d28, d10, d28 │ │ │ │ + vqdmlal.s q11, d0, d0[5] │ │ │ │ + vcge.s8 d16, d10, d19 │ │ │ │ + vsubl.s8 q11, d16, d20 │ │ │ │ + @ instruction: 0x46210233 │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + @ instruction: 0xf812f7fc │ │ │ │ + vst3.8 {d30,d32,d34}, [pc] │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r5, r1] │ │ │ │ - orrvs pc, r0, pc, asr #8 │ │ │ │ + strhi pc, [r7, r1]! │ │ │ │ + strbhi pc, [ip], #512 @ 0x200 @ │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.16 {d24}, [pc :64], r9 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vst1.16 {d24}, [pc :256], r9 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - stclge 4, cr15, [sl], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vrshr.s64 d20, d25, #64 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0340 │ │ │ │ - stmib sp, {r0, r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f6c030 │ │ │ │ - strb pc, [r6], #2971 @ 0xb9b @ │ │ │ │ - vmov.i16 d16, #47104 @ 0xb800 │ │ │ │ - @ instruction: 0xf0001840 │ │ │ │ - stmdbcs fp, {r0, r1, r2, r3, r8} │ │ │ │ - andcs fp, r0, ip, lsl #31 │ │ │ │ - andeq pc, r1, r0 │ │ │ │ - @ instruction: 0xf0402800 │ │ │ │ - vst1.8 {d8-d10}, [r3], r5 │ │ │ │ - @ instruction: 0xf5b26272 │ │ │ │ - @ instruction: 0xf43f6f72 │ │ │ │ - @ instruction: 0xf642acb3 │ │ │ │ - vqdmlal.s q8, d16, d25 │ │ │ │ - @ instruction: 0xf8d7090d │ │ │ │ - @ instruction: 0x065620d0 │ │ │ │ - stcge 5, cr15, [sl], #508 @ 0x1fc │ │ │ │ - ldceq 13, cr6, [r8], {58} @ 0x3a │ │ │ │ - andseq pc, r0, r0 │ │ │ │ - ldrdgt pc, [r0], -r2 │ │ │ │ - andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf01c4302 │ │ │ │ - tstle r2, lr, lsl #30 │ │ │ │ - @ instruction: 0xf53f06d5 │ │ │ │ - @ instruction: 0xf3c3ac9b │ │ │ │ - andsmi r1, r4, #128, 8 @ 0x80000000 │ │ │ │ - ldcge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ - stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - tstls r7, r5, lsl #6 │ │ │ │ - @ instruction: 0xf8e8f00b │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - ldmib sp, {r2, r3, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf0030305 │ │ │ │ - bleq 0x75a6d4 │ │ │ │ - @ instruction: 0xf0020c5b │ │ │ │ - @ instruction: 0xf0030270 │ │ │ │ - b 0x11584a4 │ │ │ │ - b 0xfe197ed8 │ │ │ │ - @ instruction: 0xf7de0502 │ │ │ │ - stccs 8, cr15, [r0], {73} @ 0x49 │ │ │ │ - strbmi r4, [r2], -r6, lsl #12 │ │ │ │ - strtmi r9, [r8], -r7, lsl #18 │ │ │ │ - movwcs fp, #36620 @ 0x8f0c │ │ │ │ - movwls r2, #21264 @ 0x5310 │ │ │ │ - ldc2l 7, cr15, [r0, #-820] @ 0xfffffccc │ │ │ │ - stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ - ldrtmi r0, [r2], -r0, lsl #2 │ │ │ │ - andcs r4, r3, r1, lsr r6 │ │ │ │ - movwcc lr, #10701 @ 0x29cd │ │ │ │ - ldr r4, [r6, #-1992]! @ 0xfffff838 │ │ │ │ - @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ - @ instruction: 0xf7f6020a │ │ │ │ - ldrb pc, [ip], #-2695 @ 0xfffff579 @ │ │ │ │ - @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ - vsubl.s8 q8, d0, d17 │ │ │ │ - @ instruction: 0xf7f6020a │ │ │ │ - ldrb pc, [r0], #-2683 @ 0xfffff585 @ │ │ │ │ - @ instruction: 0xf7fca808 │ │ │ │ - blls 0x416164 │ │ │ │ - @ instruction: 0xf43f2b03 │ │ │ │ - stmdbge r8, {r0, r3, r6, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6414638 │ │ │ │ - vsubl.s8 q8, d0, d29 │ │ │ │ - @ instruction: 0xf7f6020a │ │ │ │ - strb pc, [r0], #-2667 @ 0xfffff595 @ │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andne pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf1b2401a │ │ │ │ - @ instruction: 0xf0022f01 │ │ │ │ - vaba.s8 q4, q0, q11 │ │ │ │ - @ instruction: 0xf5b2809e │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - vmax.s8 d8, d0, d30 │ │ │ │ - @ instruction: 0xf5b28431 │ │ │ │ - @ instruction: 0xf0027f40 │ │ │ │ - vmax.s8 d8, d1, d3 │ │ │ │ - @ instruction: 0xf5b28586 │ │ │ │ - @ instruction: 0xf0027f80 │ │ │ │ - @ instruction: 0xf5b287f6 │ │ │ │ - @ instruction: 0xf0027f00 │ │ │ │ - bcs 0xf969c │ │ │ │ - ldcge 4, cr15, [lr], {127} @ 0x7f │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + strbhi pc, [sp, -r1] @ │ │ │ │ + tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + ldmdaeq r9, {r0, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x1117934 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x115ef04 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + adcsmi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movteq pc, #460 @ 0x1cc @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + blx 0xfea95506 │ │ │ │ + beq 0x710864 │ │ │ │ + strbne pc, [r0, -r3, asr #7] @ │ │ │ │ + mrseq pc, CPSR @ │ │ │ │ + svclt 0x008c290b │ │ │ │ + @ instruction: 0xf0002000 │ │ │ │ + stmdacs r0, {r0} │ │ │ │ + strhi pc, [r0], -r0, asr #32 │ │ │ │ + rsbsvs pc, r2, #50331648 @ 0x3000000 │ │ │ │ + svcvs 0x0072f5b2 │ │ │ │ + ldcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ + ldmvc r1, {r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdaeq sp, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0xf57f0652 │ │ │ │ + ldcvs 12, cr10, [r2, #-708]! @ 0xfffffd3c │ │ │ │ + @ instruction: 0xf0000c98 │ │ │ │ + @ instruction: 0xf8d20010 │ │ │ │ + vaddl.u8 q14, d3, d0 │ │ │ │ + movwmi r3, #8707 @ 0x2203 │ │ │ │ + svceq 0x000ef01c │ │ │ │ + ldrbeq sp, [r5], r2, lsl #2 │ │ │ │ + stcge 5, cr15, [r2], #252 @ 0xfc │ │ │ │ + strne pc, [r0], #963 @ 0x3c3 │ │ │ │ + @ instruction: 0xf47f4214 │ │ │ │ + @ instruction: 0x4630ac9d │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + @ instruction: 0xf00b9107 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r0, #-252]! @ 0xffffff04 │ │ │ │ + movweq lr, #23005 @ 0x59dd │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + vmoveq r0, fp, d10 │ │ │ │ + rsbseq pc, r0, #2 │ │ │ │ + orreq pc, r0, #3 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0320 │ │ │ │ - stmib sp, {r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f6c030 │ │ │ │ - @ instruction: 0xf7fffacf │ │ │ │ - @ instruction: 0xf5b2bbfa │ │ │ │ + streq lr, [r2, #-2691] @ 0xfffff57d │ │ │ │ + @ instruction: 0xf848f7de │ │ │ │ + strmi r2, [r6], -r0, lsl #24 │ │ │ │ + stmdbls r7, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ + svclt 0x000c4628 │ │ │ │ + tstcs r0, #8, 6 @ 0x20000000 │ │ │ │ + @ instruction: 0xf7cd9305 │ │ │ │ + blls 0x256b04 │ │ │ │ + smlabteq r0, sp, r9, lr │ │ │ │ + @ instruction: 0x46314632 │ │ │ │ + stmib sp, {r0, r1, sp}^ │ │ │ │ + strbmi r3, [r0, r2, lsl #6] │ │ │ │ + stmdage r8, {r1, r3, r4, r5, r8, sl, sp, lr, pc} │ │ │ │ + blx 0xfee155e0 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + rsbcc pc, r5, #268435460 @ 0x10000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blx 0xfe5955d8 │ │ │ │ + stmdage r8, {r0, r1, r5, r6, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9e0f7fc │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eoreq pc, r1, #268435460 @ 0x10000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blx 0xfe2955f0 │ │ │ │ + stmdage r8, {r0, r1, r2, r4, r6, sl, sp, lr, pc} │ │ │ │ + blx 0xfe815610 │ │ │ │ + blcs 0x1be254 │ │ │ │ + mrrcge 4, 3, pc, r0, cr15 @ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eoreq pc, sp, #68157440 @ 0x4100000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blx 0x1e95610 │ │ │ │ + vst3.16 {d30-d32}, [pc], r7 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + andsmi r1, sl, r0, lsl #4 │ │ │ │ + svccs 0x0001f1b2 │ │ │ │ + strbhi pc, [r5, -r2]! @ │ │ │ │ + addshi pc, sp, r0, lsl #4 │ │ │ │ + svcvs 0x0010f5b2 │ │ │ │ + ldrhi pc, [ip], -r2 │ │ │ │ + strthi pc, [sp], #-512 @ 0xfffffe00 │ │ │ │ + svcvc 0x0040f5b2 │ │ │ │ + ldrbhi pc, [r1, #2]! @ │ │ │ │ + ldrbhi pc, [sl, #-513]! @ 0xfffffdff @ │ │ │ │ + svcvc 0x0080f5b2 │ │ │ │ + strbhi pc, [r5, r2]! @ │ │ │ │ + svcvc 0x0000f5b2 │ │ │ │ + ldrhi pc, [ip, r2]! │ │ │ │ + @ instruction: 0xf47f2a00 │ │ │ │ + ldmdaeq r9, {r0, r2, r5, sl, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x1117acc │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x115f09c │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + andscc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + blx 0xff79569c │ │ │ │ + @ instruction: 0xf5b2e401 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - vqadd.s8 d8, d16, d24 │ │ │ │ + vqadd.s8 d8, d16, d18 │ │ │ │ @ instruction: 0xf5b281d5 │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ - @ instruction: 0xf5b2879c │ │ │ │ + @ instruction: 0xf5b28796 │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ - @ instruction: 0xf5b28786 │ │ │ │ + @ instruction: 0xf5b28780 │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ - stmdage r8, {r0, r1, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blx 0xc157d0 │ │ │ │ - blcs 0x1be414 │ │ │ │ - blge 0xff9148e4 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stmdage r8, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + blx 0xe156e0 │ │ │ │ + blcs 0x1be324 │ │ │ │ + blge 0xffb147f4 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1957d0 │ │ │ │ - bllt 0xff6d57f8 │ │ │ │ + blx 0x4956e0 │ │ │ │ + bllt 0xff8d5708 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vhsub.s8 q4, q0, q10 │ │ │ │ - @ instruction: 0xf5b2830d │ │ │ │ + vqsub.s8 q4, q0, q2 │ │ │ │ + @ instruction: 0xf5b2830a │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vhsub.s8 d8, d17, d22 │ │ │ │ - @ instruction: 0xf5b281a1 │ │ │ │ + vqsub.s8 d8, d17, d6 │ │ │ │ + @ instruction: 0xf5b2819d │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vqadd.s8 q4, , │ │ │ │ - bcs 0xf9808 │ │ │ │ - andshi pc, fp, r3 │ │ │ │ + vhadd.s8 q4, , │ │ │ │ + bcs 0xf96e4 │ │ │ │ + andhi pc, fp, r3 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -204092,2562 +204031,2554 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ - @ instruction: 0xf7fffa6d │ │ │ │ - @ instruction: 0xf44fbb98 │ │ │ │ + @ instruction: 0xf7fffa79 │ │ │ │ + @ instruction: 0xf44fbba0 │ │ │ │ vaddw.s8 q11, q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [r5, #-2] │ │ │ │ - bichi pc, r0, #0, 4 │ │ │ │ + strhi pc, [r5, #-2] │ │ │ │ + @ instruction: 0x83bdf200 │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.8 {d24}, [pc :64], r0 │ │ │ │ + vst1.8 {d24}, [pc], r0 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbthi pc, [ip], r1, lsl #4 @ │ │ │ │ + strbthi pc, [pc], r1, lsl #4 @ │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst3. {d24,d26,d28}, [pc], r6 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc :256], r4 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [sl, #2] │ │ │ │ + strhi pc, [r8, #2] │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - ldmdaeq r9, {r0, r1, r3, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1117d20 │ │ │ │ + b 0x1117c30 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x115f2f0 │ │ │ │ + b 0x115f200 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ adcsmi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x8158f0 │ │ │ │ - bllt 0x12d5918 │ │ │ │ + blx 0xb15800 │ │ │ │ + bllt 0x14d5828 │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :256], r9 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :256], r4 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r3, #-0] │ │ │ │ + ldrbthi pc, [lr], #0 @ │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - stmdage r8, {r0, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0x46044619 │ │ │ │ - @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x255e80 │ │ │ │ - @ instruction: 0xf53f0298 │ │ │ │ - blls 0x4025f8 │ │ │ │ + stmdage r8, {r0, r3, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf7fc4604 │ │ │ │ + blls 0x255db0 │ │ │ │ + @ instruction: 0xf53f029f │ │ │ │ + blls 0x402528 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 3, cr8, [fp, #-488]! @ 0xfffffe18 │ │ │ │ + ldcvs 3, cr8, [r3, #-432]! @ 0xfffffe50 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [r7], -r3 @ │ │ │ │ + strbhi pc, [r0], -r3 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0x4621ab13 │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + @ instruction: 0x4621ab1b │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff935 │ │ │ │ - @ instruction: 0xf5b2bb0a │ │ │ │ + @ instruction: 0xf7fff941 │ │ │ │ + @ instruction: 0xf5b2bb12 │ │ │ │ @ instruction: 0xf0006f50 │ │ │ │ - @ instruction: 0xf5b284a9 │ │ │ │ + @ instruction: 0xf5b284a4 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - @ instruction: 0xf5b2847e │ │ │ │ + @ instruction: 0xf5b28479 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ - stmdage r8, {r0, r2, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + stmdage r8, {r0, r2, r8, r9, fp, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf918f7fc │ │ │ │ - bls 0x3fe5d0 │ │ │ │ - @ instruction: 0xf102029b │ │ │ │ - bcs 0x137ad0 │ │ │ │ - rsbshi pc, sl, r2, asr #32 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf920f7fc │ │ │ │ + bls 0x3fe4e0 │ │ │ │ + @ instruction: 0xf102029d │ │ │ │ + bcs 0x1379ac │ │ │ │ + rsbhi pc, sp, r2, asr #32 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - ldmdavs fp, {r2, r3, r4, r8, r9, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r3, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe05e4 │ │ │ │ - bge 0xff914ae4 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscpl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ + blcs 0xe04f4 │ │ │ │ + bge 0xffb149f4 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + andpl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf902f7f6 │ │ │ │ - blt 0xff6d59f8 │ │ │ │ + @ instruction: 0xf90ef7f6 │ │ │ │ + blt 0xff8d5908 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - ldrthi pc, [r0], -r0 @ │ │ │ │ + strthi pc, [sl], -r0 │ │ │ │ svcvs 0x00c0f5b2 │ │ │ │ - ldrhi pc, [fp], -r0 │ │ │ │ + ldrhi pc, [r5], -r0 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ - bge 0xff394c10 │ │ │ │ + bge 0xff594b20 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ vmlal.s q8, d16, d1[4] │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff8e9 │ │ │ │ - vst1.32 {d27-d28}, [pc :256], lr │ │ │ │ + @ instruction: 0xf7fff8f5 │ │ │ │ + vst1.64 {d27-d28}, [pc], r6 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [r4, #-0] │ │ │ │ + strhi pc, [pc, #-0] @ 0xd794c │ │ │ │ mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3. {d24-d26}, [pc :256], fp │ │ │ │ + vst3. {d24-d26}, [pc :256], r6 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0xfeb14c54 │ │ │ │ + bge 0xfed14b64 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf820f7fc │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf82cf7fc │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rscsne pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8c6f7f6 │ │ │ │ - blt 0xfe7d5a70 │ │ │ │ + @ instruction: 0xf8d2f7f6 │ │ │ │ + blt 0xfe9d5980 │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.64 {d24-d26}, [pc :64], r8 │ │ │ │ + vst1.64 {d24-d26}, [pc :64], r2 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrthi pc, [pc], r0 @ │ │ │ │ + ldrthi pc, [r9], r0 @ │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ - ldrmi sl, [r9], -r5, lsl #21 │ │ │ │ - @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ + ldrmi sl, [r9], -sp, lsl #21 │ │ │ │ + @ instruction: 0xf7fca808 │ │ │ │ + stmdbge r8, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ vrshr.s64 d16, d5, #64 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ - @ instruction: 0xf7fff8a3 │ │ │ │ - vst1.16 {d27-d28}, [pc :256], r8 │ │ │ │ + @ instruction: 0xf7fff8af │ │ │ │ + vst1.32 {d27-d28}, [pc], r0 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r6, r0] │ │ │ │ + strhi pc, [r1, r0] │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3. {d24,d26,d28}, [pc :64], r4 │ │ │ │ + vst3. {d24,d26,d28}, [pc], lr │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0x1994ce0 │ │ │ │ + bge 0x1b94bf0 │ │ │ │ setend be │ │ │ │ - stmdage r8, {r0, r2, r4, r5, r8, r9, sl, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x255c34 │ │ │ │ - @ instruction: 0xf53f065d │ │ │ │ - blls 0x402454 │ │ │ │ + stmdage r8, {r3, r5, r8, r9, sl, pc} │ │ │ │ + @ instruction: 0x46044619 │ │ │ │ + @ instruction: 0xf7fc9305 │ │ │ │ + blls 0x255b64 │ │ │ │ + @ instruction: 0xf53f0658 │ │ │ │ + blls 0x402384 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 4, cr8, [fp, #-960]! @ 0xfffffc40 │ │ │ │ + ldcvs 4, cr8, [r3, #-868]! @ 0xfffffc9c │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - addhi pc, fp, #4 │ │ │ │ + subshi pc, r0, #4 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - strtmi sl, [r1], -r1, asr #20 │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + strtmi sl, [r1], -r9, asr #20 │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff863 │ │ │ │ - @ instruction: 0xf5b2ba38 │ │ │ │ + @ instruction: 0xf7fff86f │ │ │ │ + @ instruction: 0xf5b2ba40 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ - @ instruction: 0xf5b28607 │ │ │ │ + @ instruction: 0xf5b28601 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf5b285f2 │ │ │ │ + @ instruction: 0xf5b285ec │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ - stmdage r8, {r0, r1, r3, r5, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xffa4f7fb │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + stmdage r8, {r0, r1, r4, r5, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xffb0f7fb │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subeq pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf84af7f6 │ │ │ │ - blt 0x8d5b68 │ │ │ │ + @ instruction: 0xf856f7f6 │ │ │ │ + blt 0xad5a78 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ - strthi pc, [r5], r0 │ │ │ │ + ldrhi pc, [pc], r0 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ - ldrbthi pc, [sl], -r0 @ │ │ │ │ + ldrbthi pc, [r4], -r0 @ │ │ │ │ svcvs 0x0050f5b2 │ │ │ │ - bge 0x594d80 │ │ │ │ + bge 0x794c90 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x255c44 │ │ │ │ - addseq r9, sp, #12, 20 @ 0xc000 │ │ │ │ - strhi pc, [r1, -r1, lsl #2] │ │ │ │ + blls 0x255b74 │ │ │ │ + addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ + ldrbthi pc, [r4], r1, lsl #2 @ │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 7, cr8, [fp, #-652]! @ 0xfffffd74 │ │ │ │ + ldcvs 7, cr8, [r3, #-600]! @ 0xfffffda8 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - adchi pc, r5, #3 │ │ │ │ + addshi pc, r7, #3 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0x4621a9f5 │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vsubl.s8 q10, d16, d21 │ │ │ │ + @ instruction: 0x4621a9fd │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ - @ instruction: 0xf7fff817 │ │ │ │ - @ instruction: 0xf5b2b9ec │ │ │ │ + @ instruction: 0xf7fff823 │ │ │ │ + @ instruction: 0xf5b2b9f4 │ │ │ │ @ instruction: 0xf0016f24 │ │ │ │ - @ instruction: 0xf5b282eb │ │ │ │ + @ instruction: 0xf5b282e0 │ │ │ │ @ instruction: 0xf0016f30 │ │ │ │ - @ instruction: 0xf5b282c1 │ │ │ │ + @ instruction: 0xf5b282b7 │ │ │ │ @ instruction: 0xf47f6f20 │ │ │ │ - @ instruction: 0x4619a9df │ │ │ │ + ldrmi sl, [r9], -r7, ror #19 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf846f7fc │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x2294e0 │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ - addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ - cps #25 │ │ │ │ - bcs 0xf7fa8 │ │ │ │ - stmibge sl, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bicvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adcsvc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7fb202c │ │ │ │ - @ instruction: 0xf7fffae9 │ │ │ │ - @ instruction: 0xf5b2b9ba │ │ │ │ - @ instruction: 0xf0016f64 │ │ │ │ - @ instruction: 0xf5b28169 │ │ │ │ - @ instruction: 0xf0016f74 │ │ │ │ - @ instruction: 0xf5b2814d │ │ │ │ - @ instruction: 0xf47f6f60 │ │ │ │ - ldrmi sl, [r9], -sp, lsr #19 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf816f7fc │ │ │ │ - bicseq r9, sp, r5, lsl #22 │ │ │ │ - stmibge r4!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0xf57f065c │ │ │ │ - @ instruction: 0x6d39a99f │ │ │ │ - stcls 8, cr9, [r9], {8} │ │ │ │ - strmi r6, [r5], -fp, lsl #16 │ │ │ │ - strtmi r9, [r6], -sl, lsl #20 │ │ │ │ - svceq 0x000ef013 │ │ │ │ - b 0x110c094 │ │ │ │ - tstmi r3, #4, 6 @ 0x10000000 │ │ │ │ - @ instruction: 0xf53f06d8 │ │ │ │ - ldrbeq sl, [r3, pc, lsl #19] │ │ │ │ - stmibge ip, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xfe8c0 │ │ │ │ - sbchi pc, r7, #4 │ │ │ │ - @ instruction: 0xf47f2b02 │ │ │ │ - @ instruction: 0xf8d1a985 │ │ │ │ - @ instruction: 0xf0133100 │ │ │ │ - @ instruction: 0xf43f0fe0 │ │ │ │ - @ instruction: 0xf64ea97f │ │ │ │ - vrsra.s64 d23, d1, #64 │ │ │ │ - ldrtmi r0, [r8], -ip, lsl #6 │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - stc2l 0, cr15, [lr, #40] @ 0x28 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - stmdals r5, {r1, r6, r9, fp, sp, pc} │ │ │ │ - ldc2 7, cr15, [ip, #-884]! @ 0xfffffc8c │ │ │ │ - ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [r8, #-884]! @ 0xfffffc8c │ │ │ │ - strtmi r9, [r8], -r5 │ │ │ │ - ldc2 7, cr15, [r4, #-884]! @ 0xfffffc8c │ │ │ │ - @ instruction: 0xf04f9b06 │ │ │ │ - @ instruction: 0x46020c10 │ │ │ │ - andcs r9, r0, r2, lsl #6 │ │ │ │ - strbtmi r9, [r3], -r5, lsl #18 │ │ │ │ - strtmi r9, [r0], -r1 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8b4f78f │ │ │ │ - blt 0xad5cf4 │ │ │ │ - svcvc 0x0010f5b2 │ │ │ │ - eorshi pc, ip, r1 │ │ │ │ - svcvc 0x0040f5b2 │ │ │ │ - andhi pc, fp, r1 │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - stmdbge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fc970c │ │ │ │ + @ instruction: 0xf8d6f84f │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ + @ instruction: 0xf8dd9b05 │ │ │ │ + vaddl.u8 q14, d2, d28 │ │ │ │ + bicseq r1, r9, r0, lsl #5 │ │ │ │ + sbcshi pc, r6, r2, lsl #2 │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + vmul.i8 q13, q13, │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + vcge.s8 d16, d10, d19 │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + blx 0xffe95b2c │ │ │ │ + stmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svcvs 0x0064f5b2 │ │ │ │ + msrhi SPSR_s, r1 │ │ │ │ + svcvs 0x0074f5b2 │ │ │ │ + cmpphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ + svcvs 0x0060f5b2 │ │ │ │ + ldmibge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fb8030 │ │ │ │ - blls 0x257bec │ │ │ │ - bicseq r9, r9, fp, lsl #20 │ │ │ │ - addhi pc, r1, r2, lsl #2 │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ + @ instruction: 0xf7fc9305 │ │ │ │ + blls 0x255be4 │ │ │ │ + @ instruction: 0xf53f01dd │ │ │ │ + @ instruction: 0xf8d6a9ad │ │ │ │ + @ instruction: 0x065c30d0 │ │ │ │ + stmibge r8!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + stmdavs fp, {r0, r3, sl, fp, ip, pc} │ │ │ │ + bls 0x369398 │ │ │ │ + @ instruction: 0xf0134627 │ │ │ │ + tstle r5, lr, lsl #30 │ │ │ │ + movweq lr, #19008 @ 0x4a40 │ │ │ │ + @ instruction: 0x06d84313 │ │ │ │ + ldmibge r8, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf53f07d3 │ │ │ │ + blls 0x3c21f4 │ │ │ │ + @ instruction: 0xf0042b00 │ │ │ │ + blcs 0x1785b8 │ │ │ │ + stmibge lr, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrdcc pc, [r0, -r1] │ │ │ │ + svceq 0x00e0f013 │ │ │ │ + stmibge r8, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x63b9f64e │ │ │ │ + movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf00a2305 │ │ │ │ + stmdacs r0, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x1314ccc │ │ │ │ + @ instruction: 0xf7dd9805 │ │ │ │ + @ instruction: 0x4604fd3d │ │ │ │ + @ instruction: 0xf7dd4638 │ │ │ │ + andls pc, r5, r9, lsr sp @ │ │ │ │ + @ instruction: 0xf7dd4628 │ │ │ │ + blls 0x2970bc │ │ │ │ + ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movwls r4, #9730 @ 0x2602 │ │ │ │ + stmdbls r5, {sp} │ │ │ │ + andls r4, r1, r3, ror #12 │ │ │ │ + @ instruction: 0xf8cd4620 │ │ │ │ + @ instruction: 0xf78fc000 │ │ │ │ + @ instruction: 0xf7fff92d │ │ │ │ + @ instruction: 0xf5b2ba2d │ │ │ │ + @ instruction: 0xf0017f10 │ │ │ │ + @ instruction: 0xf5b28038 │ │ │ │ + @ instruction: 0xf0017f40 │ │ │ │ + @ instruction: 0xf5b28008 │ │ │ │ + @ instruction: 0xf47f7f00 │ │ │ │ + @ instruction: 0x4619a955 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fb970c │ │ │ │ + blls 0x257b20 │ │ │ │ + bicseq r9, fp, fp, lsl #20 │ │ │ │ + rsbshi pc, r2, r2, lsl #2 │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd7e70 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd7d7c │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf57f065b │ │ │ │ - vmul.i8 d26, d10, d21 │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x198a14 │ │ │ │ + @ instruction: 0xf57f065f │ │ │ │ + vmul.i8 d26, d10, d31 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x198920 │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf24acc00 │ │ │ │ - vmull.s8 q11, d16, d4 │ │ │ │ + vqdmulh.s d21, d0, d0[1] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, sl, fp} │ │ │ │ - @ instruction: 0xf8d34638 │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf85c3264 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fff997 │ │ │ │ - @ instruction: 0xf5b2b920 │ │ │ │ + @ instruction: 0xf7fff9a5 │ │ │ │ + @ instruction: 0xf5b2b92a │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ - @ instruction: 0xf5b28199 │ │ │ │ + @ instruction: 0xf5b28192 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b28173 │ │ │ │ + @ instruction: 0xf5b2816d │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ - @ instruction: 0x4619a913 │ │ │ │ + @ instruction: 0x4619a91d │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff7af7fb │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - blls 0x229678 │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ - addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ - cps #28 │ │ │ │ - bcs 0xf8118 │ │ │ │ - ldmge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7fb202c │ │ │ │ - @ instruction: 0xf7fffaf9 │ │ │ │ - @ instruction: 0xf5b2b8ee │ │ │ │ - @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf1b2832e │ │ │ │ - @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b28305 │ │ │ │ - @ instruction: 0xf47f6fa0 │ │ │ │ - b 0x14c216c │ │ │ │ - @ instruction: 0xf0030e53 │ │ │ │ - b 0x149862c │ │ │ │ - @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145b638 │ │ │ │ - @ instruction: 0xf00c0e02 │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - adcspl pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ - movwls r9, #46090 @ 0xb40a │ │ │ │ - movwls r2, #49923 @ 0xc303 │ │ │ │ - @ instruction: 0xff94f7f5 │ │ │ │ - ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - bicvs pc, r0, pc, asr #8 │ │ │ │ + @ instruction: 0xf7fb970c │ │ │ │ + @ instruction: 0xf8d6ff85 │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ + @ instruction: 0xf8dd9b05 │ │ │ │ + vaddl.u8 q14, d2, d28 │ │ │ │ + bicseq r1, ip, r0, lsl #5 │ │ │ │ + sbchi pc, lr, r2, lsl #2 │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + vmla.i8 d26, d10, d9 │ │ │ │ + vsubw.s8 , q8, d20 │ │ │ │ + vcge.s8 d16, d10, d19 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + blx 0x315cc2 │ │ │ │ + ldmlt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svcvs 0x00e0f5b2 │ │ │ │ + msrhi CPSR_sx, #1 │ │ │ │ + svcvc 0x0080f1b2 │ │ │ │ + rscshi pc, sp, #1 │ │ │ │ + svcvs 0x00a0f5b2 │ │ │ │ + stmiage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vnmlaeq.f32 s29, s6, s30 │ │ │ │ + andeq pc, pc, #3 │ │ │ │ + vldmiami r3, {s28-s106} │ │ │ │ + cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ + vmlseq.f32 s28, s4, s28 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ + b 0x1402130 │ │ │ │ + @ instruction: 0xf24a0c02 │ │ │ │ + vrshr.s64 d21, d25, #64 │ │ │ │ + vsubl.u8 q8, d3, d6 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + vmull.u8 q15, d3, d8 │ │ │ │ + strls r4, [sl], #-773 @ 0xfffffcfb │ │ │ │ + movwcs r9, #13067 @ 0x330b │ │ │ │ + @ instruction: 0xf7f5930c │ │ │ │ + @ instruction: 0xf7ffffa3 │ │ │ │ + vst2. {d27-d28}, [pc], sl │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + strbhi pc, [r6, -r2]! @ │ │ │ │ + strbhi pc, [ip], -r0, lsl #4 @ │ │ │ │ + orrvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vaba.s8 q4, q0, │ │ │ │ - vst1.16 {d24-d26}, [pc]! │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ + vaba.s8 d8, d2, d3 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r0, -r2]! │ │ │ │ - @ instruction: 0x81b7f202 │ │ │ │ - tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + ldrhi pc, [r2], r2 │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + ldmdaeq r9, {r0, r3, r5, r7, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x11181c4 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x115f794 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + andspl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xff5ef7f5 │ │ │ │ + stmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.32 {d24-d26}, [pc :64] │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - ldmge lr, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0310 │ │ │ │ - stmib sp, {r0, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f5c030 │ │ │ │ - @ instruction: 0xf7ffff4f │ │ │ │ - vst2.16 {d27-d28}, [pc :256], sl │ │ │ │ + vst1.64 {d24}, [pc]! │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbhi pc, [sl, r2] @ │ │ │ │ - bicvs pc, r0, pc, asr #8 │ │ │ │ + ldrthi pc, [ip], r0, lsl #4 @ │ │ │ │ + orrvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - vhsub.s8 d4, d16, d10 │ │ │ │ - vst1.32 {d24-d26}, [pc :256]! │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ + @ instruction: 0xf002428a │ │ │ │ + vaba.s8 q4, q1, │ │ │ │ + vst4. {d24-d27}, [pc], r8 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r4, r2] │ │ │ │ - sbcshi pc, r5, r2, lsl #4 │ │ │ │ - tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + ldrhi pc, [fp], r2 │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - vst1.32 {d24-d26}, [pc :128], r8 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r3, r4, r6, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x1118258 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x115f828 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r1, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + andspl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movweq pc, #33228 @ 0x81cc @ │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xff14f7f5 │ │ │ │ + ldmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bicvs pc, r0, pc, asr #8 │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + vst1.64 {d24-d27}, [pc :256], r5 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldmdage r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ + stmdage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + vnmlaeq.f32 s29, s6, s30 │ │ │ │ + andeq pc, pc, #3 │ │ │ │ + vldmiami r3, {s28-s106} │ │ │ │ + cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ + vmlseq.f32 s28, s4, s28 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ + b 0x14022b0 │ │ │ │ + @ instruction: 0xf2410c02 │ │ │ │ + vsubl.s8 q9, d16, d5 │ │ │ │ + vsubl.u8 q8, d3, d10 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + vmull.u8 q15, d3, d8 │ │ │ │ + strls r4, [sl], #-773 @ 0xfffffcfb │ │ │ │ + movwcs r9, #13067 @ 0x330b │ │ │ │ + @ instruction: 0xf7f5930c │ │ │ │ + @ instruction: 0xf7fffee3 │ │ │ │ + @ instruction: 0xf5b2b80a │ │ │ │ + @ instruction: 0xf0026f60 │ │ │ │ + vhsub.s8 d8, d17, d30 │ │ │ │ + @ instruction: 0xf5b283ce │ │ │ │ + @ instruction: 0xf0026f40 │ │ │ │ + @ instruction: 0xf5b28280 │ │ │ │ + @ instruction: 0xf0026f50 │ │ │ │ + @ instruction: 0xf5b28253 │ │ │ │ + @ instruction: 0xf47e6f20 │ │ │ │ + @ instruction: 0xf013aff7 │ │ │ │ + @ instruction: 0xf47e0c40 │ │ │ │ + ldmdaeq r9, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + ldceq 3, cr4, [sl], {17} │ │ │ │ + stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r2], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0308 │ │ │ │ - stmib sp, {sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f5c030 │ │ │ │ - @ instruction: 0xf7ffff05 │ │ │ │ - vst2.8 {d27-d28}, [pc :256], r0 │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ + stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + stmdbge r8, {r3, r8, r9, ip} │ │ │ │ + stmib sp, {r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7fac30b │ │ │ │ + @ instruction: 0xf7fefd1d │ │ │ │ + @ instruction: 0xf44fbfda │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - rscshi pc, sp, #1 │ │ │ │ - mvnvs pc, pc, asr #8 │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47f428a │ │ │ │ - b 0x14c1fec │ │ │ │ - @ instruction: 0xf0030e53 │ │ │ │ - b 0x14987ac │ │ │ │ - @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145b7b8 │ │ │ │ - @ instruction: 0xf00c0e02 │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - addcs pc, r5, #268435460 @ 0x10000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ - movwls r9, #46090 @ 0xb40a │ │ │ │ - movwls r2, #49923 @ 0xc303 │ │ │ │ - mrc2 7, 6, pc, cr4, cr5, {7} │ │ │ │ - svclt 0x00fff7fe │ │ │ │ - svcvs 0x0060f5b2 │ │ │ │ - adcshi pc, sp, #2 │ │ │ │ - bicshi pc, r8, #268435456 @ 0x10000000 │ │ │ │ - svcvs 0x0040f5b2 │ │ │ │ - addhi pc, pc, #2 │ │ │ │ - svcvs 0x0050f5b2 │ │ │ │ - rsbhi pc, r2, #2 │ │ │ │ - svcvs 0x0020f5b2 │ │ │ │ - svcge 0x00ecf47e │ │ │ │ - mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ - svcge 0x00e8f47e │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - @ instruction: 0xf001020f │ │ │ │ - @ instruction: 0xf8cd0110 │ │ │ │ - tstmi r1, #40 @ 0x28 │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - @ instruction: 0xf0024c04 │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - tstmi r3, #201326592 @ 0xc000000 │ │ │ │ - movwne lr, #35277 @ 0x89cd │ │ │ │ - movwcs sl, #10504 @ 0x2908 │ │ │ │ - movwgt lr, #47565 @ 0xb9cd │ │ │ │ - stc2 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ - svclt 0x00cff7fe │ │ │ │ + movshi pc, #2 │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - vst2.32 {d24-d27}, [pc :256]! │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + vhsub.s8 d4, d17, d10 │ │ │ │ + vst2.16 {d24-d27}, [pc :128], r3 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - msrhi SPSR_fsc, #268435456 @ 0x10000000 │ │ │ │ - msrvs CPSR_, pc, asr #8 │ │ │ │ + mvnhi pc, #2 │ │ │ │ + cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst2. {d24-d27}, [pc :256], sl │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - msrhi SPSR_x, r2 │ │ │ │ - tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47e428a │ │ │ │ - ldceq 15, cr10, [sl], {171} @ 0xab │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ + svcge 0x00b6f47e │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e04 │ │ │ │ - b 0x13d84ac │ │ │ │ - @ instruction: 0xf1ce0c01 │ │ │ │ - @ instruction: 0xf0130e20 │ │ │ │ - @ instruction: 0xf0430440 │ │ │ │ - stmib sp, {r4, r6, r8, r9, pc}^ │ │ │ │ - stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - orrscc pc, sp, #68157440 @ 0x4100000 │ │ │ │ - movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rsbmi pc, r5, #80740352 @ 0x4d00000 │ │ │ │ - andeq pc, r9, #192, 4 │ │ │ │ - eorgt pc, r0, sp, asr #17 │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ - svclt 0x007ff7fe │ │ │ │ - svccc 0x0000f5b2 │ │ │ │ - orrshi pc, ip, #3 │ │ │ │ - rsbshi pc, r0, #268435456 @ 0x10000000 │ │ │ │ - svcvc 0x0060f5b2 │ │ │ │ - ldrhi pc, [sl], #3 │ │ │ │ - ldrhi pc, [sl, #-513] @ 0xfffffdff │ │ │ │ - svcvc 0x00c0f5b2 │ │ │ │ - andhi pc, r1, r4 │ │ │ │ - msrhi (UNDEF: 99), r3 │ │ │ │ - @ instruction: 0xf0042a80 │ │ │ │ - @ instruction: 0xf5b2802e │ │ │ │ - @ instruction: 0xf0047f80 │ │ │ │ - bcs 0xf8124 │ │ │ │ - svcge 0x007af47e │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 3, pc, cr4, cr11, {7} │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + @ instruction: 0xf0024e04 │ │ │ │ + b 0x13d87b4 │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44576 @ 0xae20 │ │ │ │ + strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ + teqphi ip, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ + strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf641a908 │ │ │ │ + vqdmlal.s q9, d16, d1[1] │ │ │ │ + @ instruction: 0xf64d030d │ │ │ │ + vmlal.s q10, d0, d1[5] │ │ │ │ + @ instruction: 0xf8cd0209 │ │ │ │ + @ instruction: 0xf04fc020 │ │ │ │ + @ instruction: 0xf8cd0c03 │ │ │ │ + @ instruction: 0xf8cde02c │ │ │ │ + @ instruction: 0xf7fbc030 │ │ │ │ + @ instruction: 0xf7fefc3d │ │ │ │ + @ instruction: 0xf5b2bf8a │ │ │ │ + @ instruction: 0xf0033f00 │ │ │ │ + vcgt.s8 d8, d17, d8 │ │ │ │ + @ instruction: 0xf5b28268 │ │ │ │ + @ instruction: 0xf0037f60 │ │ │ │ + vshl.s8 d8, d0, d17 │ │ │ │ + @ instruction: 0xf5b28510 │ │ │ │ + @ instruction: 0xf0037fc0 │ │ │ │ + vabd.s8 q4, , │ │ │ │ + bcs 0xfe0f8528 │ │ │ │ + ldrbhi pc, [r2, r3]! @ │ │ │ │ + svcvc 0x0080f5b2 │ │ │ │ + ldrbhi pc, [r6, r3] @ │ │ │ │ + @ instruction: 0xf47e2a00 │ │ │ │ + stmdage r8, {r2, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + mcr2 7, 4, pc, cr2, cr11, {7} @ │ │ │ │ sbcne pc, r5, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - ldmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf001400a │ │ │ │ - @ instruction: 0xf5b283b2 │ │ │ │ + @ instruction: 0xf5b283a9 │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ - vqrdmlsh.s q13, , d3[4] │ │ │ │ + vqrdmlsh.s q13, , d2[7] │ │ │ │ andls r4, r8, #536870916 @ 0x20000004 │ │ │ │ addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0030849 │ │ │ │ andls r0, r9, #3840 @ 0xf00 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - b 0x111b394 │ │ │ │ + b 0x111b29c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ tstls sl, r0, lsl r2 │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - andls r8, fp, #48 @ 0x30 │ │ │ │ - blx 0xffc96134 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x00fbf47e │ │ │ │ - rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ - svcvs 0x00e8f5b2 │ │ │ │ - ldmge r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0045f7fe │ │ │ │ - @ instruction: 0xf8d00c8a │ │ │ │ - @ instruction: 0xf00210d0 │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x116417c │ │ │ │ - strtmi r0, [r8], r0, lsl #10 │ │ │ │ - @ instruction: 0xf1410648 │ │ │ │ - ldmdaeq sl, {r0, r1, r3, r7, r9, pc}^ │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xf7fb920b │ │ │ │ + blls 0x256c4c │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + vst2.8 {d10-d11}, [r3], r5 │ │ │ │ + @ instruction: 0xf5b26274 │ │ │ │ + @ instruction: 0xf63f6fe8 │ │ │ │ + @ instruction: 0xf7fea8bd │ │ │ │ + stceq 15, cr11, [sl], {81} @ 0x51 │ │ │ │ + ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - andmi pc, r3, r3, asr #7 │ │ │ │ - streq lr, [r1], -r2, asr #20 │ │ │ │ - ldmeq sl, {r0, r3, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ + andcc pc, r3, r3, asr #7 │ │ │ │ + streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ + strbeq r4, [r8], -pc, lsr #12 │ │ │ │ + addhi pc, r3, #1073741840 @ 0x40000010 │ │ │ │ + ldmeq sl, {r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ + smlabtmi r3, r3, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - movwmi r6, #10249 @ 0x2809 │ │ │ │ - svceq 0x000ef011 │ │ │ │ - b 0x124c5b4 │ │ │ │ - tstmi r1, #-2147483647 @ 0x80000001 │ │ │ │ + ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf0016800 │ │ │ │ + @ instruction: 0xf0030110 │ │ │ │ + b 0x111b0d8 │ │ │ │ + @ instruction: 0xf010040c │ │ │ │ + strtmi r0, [r0], lr, lsl #30 │ │ │ │ + b 0x118c4bc │ │ │ │ + @ instruction: 0x43210105 │ │ │ │ @ instruction: 0xf10106c9 │ │ │ │ - vmvn.i32 q12, #45824 @ 0x0000b300 │ │ │ │ + vmlal.u q12, d3, d2[6] │ │ │ │ strmi r2, [ip], -r1, lsl #2 │ │ │ │ ldrmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ vmls.i8 d2, d1, d16 │ │ │ │ - ldrtmi r8, [r8], -fp, ror #4 │ │ │ │ + ldrtmi r8, [r0], -r2, ror #4 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blx 0x13941ee │ │ │ │ + blx 0x2140f6 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - bls 0x2440c4 │ │ │ │ + bls 0x243ff0 │ │ │ │ addeq lr, r2, r4, asr #20 │ │ │ │ - ldc2l 7, cr15, [r8, #-480] @ 0xfffffe20 │ │ │ │ + ldc2l 7, cr15, [r4, #480] @ 0x1e0 │ │ │ │ @ instruction: 0xf7784605 │ │ │ │ - blls 0x296510 │ │ │ │ - ldrbeq r4, [fp], -r7, lsl #12 │ │ │ │ - cmnphi fp, r3, asr #2 @ p-variant is OBSOLETE │ │ │ │ + blls 0x296608 │ │ │ │ + ldrbeq r4, [fp], -r6, lsl #12 │ │ │ │ + msrhi SPSR_f, r3, asr #2 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf7dd4641 │ │ │ │ - @ instruction: 0xf778fb31 │ │ │ │ - ldrtmi pc, [r1], -r1, asr #17 @ │ │ │ │ + @ instruction: 0xf7dd4639 │ │ │ │ + @ instruction: 0xf778fb35 │ │ │ │ + @ instruction: 0x4641f93d │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7dd4604 │ │ │ │ - blmi 0xff116ea4 │ │ │ │ + blmi 0xff0d6dbc │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ + ldmne r3!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ stmiane fp!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6429300 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8b0f779 │ │ │ │ + @ instruction: 0xf92cf779 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe2961b2 │ │ │ │ - svclt 0x0083f7fe │ │ │ │ + @ instruction: 0x46204639 │ │ │ │ + blx 0xfe3960ba │ │ │ │ + svclt 0x008cf7fe │ │ │ │ andpl pc, sp, sl, asr #4 │ │ │ │ andeq pc, r6, r0, asr #5 │ │ │ │ rsbscc pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - svceq 0x0000f1b8 │ │ │ │ - strmi fp, [r1], ip, lsl #30 │ │ │ │ - @ instruction: 0xf7ff4691 │ │ │ │ - @ instruction: 0xf5b2b9f6 │ │ │ │ - @ instruction: 0xf47e7f40 │ │ │ │ - stmdage r8, {r0, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - stc2l 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ - blcs 0x1beea0 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr10, cr14, {1} │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rscspl pc, r1, #80740352 @ 0x4d00000 │ │ │ │ - andeq pc, ip, #192, 4 │ │ │ │ - ldc2 7, cr15, [ip], #980 @ 0x3d4 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr1, cr14, {7} │ │ │ │ + svclt 0x000c2f00 │ │ │ │ + ldrmi r4, [r0], r0, lsl #13 │ │ │ │ + ldmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svcvc 0x0040f5b2 │ │ │ │ + mcrge 4, 5, pc, cr14, cr14, {3} @ │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ - vmvn.i32 d17, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefcaf │ │ │ │ - stmdage r8, {r2, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - strmi r9, [r4], -r5, lsl #2 │ │ │ │ - ldc2 7, cr15, [lr], {251} @ 0xfb │ │ │ │ - bls 0x3feec4 │ │ │ │ - setend be │ │ │ │ - bcs 0x139168 │ │ │ │ - strhi pc, [sl], #-65 @ 0xffffffbf │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ - @ instruction: 0xf41220a0 │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r5, r7, r9, sl, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe0ed8 │ │ │ │ - mcrge 4, 3, pc, cr6, cr14, {1} @ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr13, cr14, {7} │ │ │ │ + blls 0x417540 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf64d4630 │ │ │ │ + vmov.i32 d21, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f5020c │ │ │ │ + @ instruction: 0xf7fefccd │ │ │ │ + stmdage r8, {r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + ldc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorsne pc, sp, #268435460 @ 0x10000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stc2l 7, cr15, [r0], {245} @ 0xf5 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr1, cr14, {7} │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x2574d8 │ │ │ │ - addseq r9, lr, #12, 20 @ 0xc000 │ │ │ │ - msrhi SPSR_f, #1073741824 @ 0x40000000 │ │ │ │ + blls 0x257460 │ │ │ │ + addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ + @ instruction: 0x83a4f101 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [fp, #-544]! @ 0xfffffde0 │ │ │ │ + ldcvs 4, cr8, [r3, #-8]! │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrhi pc, [r6], r2 │ │ │ │ + strthi pc, [r2], r2 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4621ae3f │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vrshr.s64 d23, d13, #64 │ │ │ │ + @ instruction: 0x4621ae73 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vmlal.s q8, d0, d1[7] │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefc61 │ │ │ │ - @ instruction: 0x4619be36 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x257488 │ │ │ │ - smullscs pc, r3, r7, r8 @ │ │ │ │ - @ instruction: 0xf002990c │ │ │ │ - addseq r0, fp, #268435456 @ 0x10000000 │ │ │ │ - sbcshi pc, ip, #1073741824 @ 0x40000000 │ │ │ │ - @ instruction: 0xf43e2a00 │ │ │ │ - stmdbcs r1, {r0, r1, r5, r9, sl, fp, sp, pc} │ │ │ │ - ldrhi pc, [r7], -r2, asr #32 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ - @ instruction: 0xf41220a0 │ │ │ │ - @ instruction: 0xf0036f70 │ │ │ │ - ldmdavs fp, {r1, r2, r4, r7, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe0f84 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr0, cr14, {1} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addpl pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - ldc2 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ - mcrlt 7, 0, pc, cr7, cr14, {7} @ │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - stc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ - bls 0x3fefc0 │ │ │ │ + @ instruction: 0xf7fefc99 │ │ │ │ + stmdage r8, {r1, r3, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + strmi r9, [r4], -r5, lsl #2 │ │ │ │ + stc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + bls 0x3fee18 │ │ │ │ setend be │ │ │ │ - bcs 0x138d90 │ │ │ │ - strthi pc, [r7], #-65 @ 0xffffffbf │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + bcs 0x138f8c │ │ │ │ + ldrbthi pc, [lr], #-65 @ 0xffffffbf @ │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r1, r2, r4, r5, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r3, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe0fd4 │ │ │ │ - stclge 4, cr15, [r8, #248]! @ 0xf8 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcscc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + blcs 0xe0e2c │ │ │ │ + mcrge 4, 2, pc, cr12, cr14, {1} @ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + adcsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ - ldcllt 7, cr15, [pc, #1016] @ 0xd87e4 │ │ │ │ + ldc2l 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ + mcrlt 7, 2, pc, cr3, cr14, {7} @ │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + movwls r4, #22020 @ 0x5604 │ │ │ │ + mrrc2 7, 15, pc, ip, cr11 @ │ │ │ │ + @ instruction: 0xf8969b05 │ │ │ │ + stmdbls ip, {r0, r1, r4, r6, r7, sp} │ │ │ │ + andeq pc, r1, #2 │ │ │ │ + setend be │ │ │ │ + bcs 0xf8db4 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr0, cr14, {1} │ │ │ │ + @ instruction: 0xf0422901 │ │ │ │ + ldcvs 6, cr8, [r3, #-48]! @ 0xffffffd0 │ │ │ │ + ldrdcs pc, [r0], r3 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + addhi pc, r5, r3 │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + @ instruction: 0x4621ae1d │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vsubl.s8 q10, d16, d21 │ │ │ │ + @ instruction: 0xf7f5020d │ │ │ │ + @ instruction: 0xf7fefc43 │ │ │ │ + stmdage r8, {r2, r4, r9, sl, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + @ instruction: 0xf7fb4604 │ │ │ │ + blls 0x257364 │ │ │ │ + addseq r9, sp, #12, 20 @ 0xc000 │ │ │ │ + rsbhi pc, pc, #1073741824 @ 0x40000000 │ │ │ │ + @ instruction: 0xf0412a01 │ │ │ │ + ldcvs 4, cr8, [r3, #-116]! @ 0xffffff8c │ │ │ │ + ldrdcs pc, [r0], r3 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + strthi pc, [sp], -r2 │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + @ instruction: 0x4621adf5 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ + @ instruction: 0xf7f5020d │ │ │ │ + @ instruction: 0xf7fefc1b │ │ │ │ + stmdage r8, {r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf0133100 │ │ │ │ + @ instruction: 0xf43e6f70 │ │ │ │ + blls 0x403a8c │ │ │ │ + blcs 0x126f10 │ │ │ │ + ldclge 6, cr15, [ip, #248] @ 0xf8 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorsne pc, sp, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ + ldcllt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - ldcvs 12, cr15, [fp, #-140]! @ 0xffffff74 │ │ │ │ - ldrdcc pc, [r0, -r3] │ │ │ │ - svcvs 0x0070f013 │ │ │ │ - ldclge 4, cr15, [r4, #248] @ 0xf8 │ │ │ │ - blcc 0x13f034 │ │ │ │ - @ instruction: 0xf63e2b01 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6404638 │ │ │ │ - vmvn.i32 d17, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f5020a │ │ │ │ + blls 0x417388 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + stmdbge r8, {r0, r1, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf64d4630 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7f5020c │ │ │ │ @ instruction: 0xf7fefbf1 │ │ │ │ - stmdage r8, {r1, r2, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ - blcs 0x1bf058 │ │ │ │ - ldcge 4, cr15, [lr, #248]! @ 0xf8 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - sbcsvs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ - andeq pc, ip, #192, 4 │ │ │ │ - blx 0xff916412 │ │ │ │ - ldclt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfff16436 │ │ │ │ - blcs 0x1bf07c │ │ │ │ - stcge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbvs pc, r1, #268435460 @ 0x10000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xff496436 │ │ │ │ - stclt 7, cr15, [r3, #1016]! @ 0x3f8 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xffa9645a │ │ │ │ - blcs 0x1bf0a0 │ │ │ │ - ldcge 4, cr15, [sl, #248] @ 0xf8 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - sbcmi pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - blx 0xff01645a │ │ │ │ - ldclt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ + ldrmi fp, [r9], -r2, asr #27 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x4173e4 │ │ │ │ + blls 0x417364 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf64d4638 │ │ │ │ + stmdbge r8, {r0, r3, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ - @ instruction: 0xf7f5020c │ │ │ │ - @ instruction: 0xf7fefbab │ │ │ │ - stmdage r8, {r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff21649e │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - adcpl pc, r5, #268435460 @ 0x10000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe896496 │ │ │ │ - ldcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - blx 0xf964ba │ │ │ │ - stmdbge r8, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ - blcs 0x16d0dc │ │ │ │ - strbhi pc, [r4], -r1 @ │ │ │ │ - @ instruction: 0xf0012b03 │ │ │ │ - blcs 0x139dc8 │ │ │ │ - @ instruction: 0xf649bf15 │ │ │ │ - vhsub.s8 q11, q13, │ │ │ │ - vmov.i32 q8, #1280 @ 0x00000500 │ │ │ │ - vsubl.s8 q8, d0, d6 │ │ │ │ + @ instruction: 0xf7f5020a │ │ │ │ + @ instruction: 0xf7fefbdf │ │ │ │ + @ instruction: 0x4619bdb0 │ │ │ │ + @ instruction: 0xf7fba808 │ │ │ │ + blls 0x417340 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vmlal.s q10, d16, d1[3] │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefb81 │ │ │ │ - svclt 0x0000bd56 │ │ │ │ - addeq r7, r3, r8, asr sp │ │ │ │ + @ instruction: 0xf7fefbcd │ │ │ │ + stmdage r8, {r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xff996382 │ │ │ │ + blcs 0x1befc8 │ │ │ │ + ldcge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + addpl pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + andeq pc, ip, #192, 4 │ │ │ │ + blx 0xff016382 │ │ │ │ + stclt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf7fba808 │ │ │ │ + stmdbge r8, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ + @ instruction: 0xf7f5020a │ │ │ │ + @ instruction: 0xf7fefbaf │ │ │ │ + stmdage r8, {r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb9105 │ │ │ │ + blls 0x2570f8 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + movwpl pc, #5059 @ 0x13c3 @ │ │ │ │ + @ instruction: 0xf0012b02 │ │ │ │ + blcs 0x1b9cc8 │ │ │ │ + strthi pc, [lr], -r1 │ │ │ │ + svclt 0x00152b01 │ │ │ │ + sbcvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + subseq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + blx 0xfe5963d6 │ │ │ │ + stcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ + addeq r7, r3, r0, asr lr │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0xffd164f8 │ │ │ │ - ldrbeq r9, [sl], -r5, lsl #22 │ │ │ │ - stclge 5, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1bf148 │ │ │ │ - stclge 4, cr15, [r6, #-248] @ 0xffffff08 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0x1963fe │ │ │ │ + ldrbeq r9, [pc], -r5, lsl #22 │ │ │ │ + ldclge 5, cr15, [r8, #-248] @ 0xffffff08 │ │ │ │ + blcs 0x1bf04c │ │ │ │ + ldclge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addvs pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1b16502 │ │ │ │ - ldclt 7, cr15, [sp, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0x1f96406 │ │ │ │ + stcllt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe116526 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + blx 0xfe49642a │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf0133100 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x403a0c │ │ │ │ - blcs 0x127150 │ │ │ │ - stcge 6, cr15, [ip, #-248]! @ 0xffffff08 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blls 0x403948 │ │ │ │ + blcs 0x127054 │ │ │ │ + ldcge 6, cr15, [sl, #-248]! @ 0xffffff08 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ sbcseq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1496536 │ │ │ │ - stclt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0x191643a │ │ │ │ + ldclt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x25706c │ │ │ │ - @ instruction: 0xf53e065c │ │ │ │ - blls 0x4039dc │ │ │ │ + blls 0x256fb8 │ │ │ │ + @ instruction: 0xf53e065b │ │ │ │ + blls 0x403918 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r2, r4, r8, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ + stmdbge r8, {r0, r1, r5, r8, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ vrshr.s64 d23, d25, #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefb37 │ │ │ │ - stmdage r8, {r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x1516586 │ │ │ │ - blcs 0x1bf1cc │ │ │ │ - stcge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fefb49 │ │ │ │ + stmdage r8, {r1, r3, r4, r8, sl, fp, ip, sp, pc} │ │ │ │ + blx 0x189648a │ │ │ │ + blcs 0x1bf0d0 │ │ │ │ + ldcge 4, cr15, [r2, #-248] @ 0xffffff08 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorsvs pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xa96586 │ │ │ │ - ldcllt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ + blx 0xf1648a │ │ │ │ + stclt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0xfe7165a8 │ │ │ │ - ldrbeq r9, [r9], -r5, lsl #22 │ │ │ │ - ldclge 5, cr15, [r2], #248 @ 0xf8 │ │ │ │ - blcs 0x1bf1f8 │ │ │ │ - stclge 4, cr15, [lr], #248 @ 0xf8 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blx 0xfeb964ac │ │ │ │ + ldrbeq r9, [fp], -r5, lsl #22 │ │ │ │ + stcge 5, cr15, [r0, #-248] @ 0xffffff08 │ │ │ │ + blcs 0x1bf0fc │ │ │ │ + ldclge 4, cr15, [ip], #248 @ 0xf8 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorvc pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x5165b2 │ │ │ │ - stcllt 7, cr15, [r5], #1016 @ 0x3f8 │ │ │ │ + blx 0x9964b6 │ │ │ │ + ldcllt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41728c │ │ │ │ + blls 0x4171c8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494638 │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ vmlal.s q9, d0, d1[4] │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefaff │ │ │ │ - @ instruction: 0x4619bcd4 │ │ │ │ + @ instruction: 0xf7fefb11 │ │ │ │ + ldrmi fp, [r9], -r2, ror #25 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417268 │ │ │ │ + blls 0x4171a4 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf64d4638 │ │ │ │ - vrshr.s64 d22, d9, #64 │ │ │ │ + stmdbge r8, {r0, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf64d4630 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7f5020c │ │ │ │ - @ instruction: 0xf7fefaed │ │ │ │ - ldrmi fp, [r9], -r2, asr #25 │ │ │ │ + @ instruction: 0xf7fefaff │ │ │ │ + @ instruction: 0x4619bcd0 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ + stmdbge r8, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefadf │ │ │ │ - stmdage r8, {r2, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfff16634 │ │ │ │ - blcs 0x1bf27c │ │ │ │ - stcge 4, cr15, [ip], #248 @ 0xf8 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fefaf1 │ │ │ │ + stmdage r8, {r1, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + blx 0x29653a │ │ │ │ + blcs 0x1bf180 │ │ │ │ + ldcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbsmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xff496634 │ │ │ │ - stclt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ + blx 0xff916538 │ │ │ │ + ldclt 7, cr15, [r1], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ + stmdbge r8, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ vrshr.s64 d17, d9, #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefac1 │ │ │ │ - @ instruction: 0x4619bc96 │ │ │ │ + @ instruction: 0xf7fefad3 │ │ │ │ + ldrmi fp, [r9], -r4, lsr #25 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x2570a0 │ │ │ │ + blls 0x256fdc │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ stmdbls ip, {r5, r9} │ │ │ │ - bcs 0xe8700 │ │ │ │ - addshi pc, r8, #1 │ │ │ │ + bcs 0xe8604 │ │ │ │ + addhi pc, pc, #1 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - stcge 4, cr15, [r2], {126} @ 0x7e │ │ │ │ + ldcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ @ instruction: 0xf0422901 │ │ │ │ - ldcvs 5, cr8, [fp, #-32]! @ 0xffffffe0 │ │ │ │ + ldcvs 5, cr8, [r3, #-0] │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [r8, -r2] @ │ │ │ │ + strbhi pc, [r7, -r2] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - strtmi sl, [r1], -pc, ror #24 │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vmov.i32 d21, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0x4621ac7d │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vmvn.i32 d20, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fefa91 │ │ │ │ - stmdage r8, {r1, r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfeb966d0 │ │ │ │ - blcc 0x13f318 │ │ │ │ + @ instruction: 0xf7fefaa3 │ │ │ │ + stmdage r8, {r2, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfef165d4 │ │ │ │ + blcc 0x13f21c │ │ │ │ @ instruction: 0xf63e2b01 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r6, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d0, d24 │ │ │ │ + stmdbge r8, {r0, r1, r3, r5, r6, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d0, d16 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa7f │ │ │ │ - stmdage r8, {r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefa91 │ │ │ │ + stmdage r8, {r1, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb9105 │ │ │ │ - blls 0x256ed0 │ │ │ │ - @ instruction: 0xf53e065e │ │ │ │ - blls 0x403840 │ │ │ │ + blls 0x256e1c │ │ │ │ + @ instruction: 0xf53e0658 │ │ │ │ + blls 0x40377c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r2, r6, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ + stmdbge r8, {r0, r2, r4, r6, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa69 │ │ │ │ - stmdage r8, {r1, r2, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe196720 │ │ │ │ - blcs 0x1bf368 │ │ │ │ - ldcge 4, cr15, [r6], #-248 @ 0xffffff08 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fefa7b │ │ │ │ + stmdage r8, {r2, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfe516624 │ │ │ │ + blcs 0x1bf26c │ │ │ │ + mcrrge 4, 3, pc, r4, cr14 @ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rscpl pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1716720 │ │ │ │ - stclt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ + blx 0x1b96624 │ │ │ │ + ldclt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41711c │ │ │ │ + blls 0x417058 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r2, r5, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494638 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ vsubl.s8 , d0, d17 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fefa47 │ │ │ │ - @ instruction: 0x4619bc1c │ │ │ │ + @ instruction: 0xf7fefa59 │ │ │ │ + ldrmi fp, [r9], -sl, lsr #24 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x4170f8 │ │ │ │ + blls 0x417034 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r4, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf64d4638 │ │ │ │ - vsubl.s8 q11, d0, d25 │ │ │ │ + stmdbge r8, {r0, r5, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf64d4630 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f5020c │ │ │ │ - @ instruction: 0xf7fefa35 │ │ │ │ - ldrmi fp, [r9], -sl, lsl #24 │ │ │ │ + @ instruction: 0xf7fefa47 │ │ │ │ + @ instruction: 0x4619bc18 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x4170d4 │ │ │ │ + blls 0x417010 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6414638 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6414630 │ │ │ │ vrshr.s64 d16, d17, #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fefa23 │ │ │ │ - @ instruction: 0x4619bbf8 │ │ │ │ + @ instruction: 0xf7fefa35 │ │ │ │ + ldrmi fp, [r9], -r6, lsl #24 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x4170b0 │ │ │ │ - blcs 0x1273cc │ │ │ │ - blge 0xffc960c4 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + blls 0x416fec │ │ │ │ + blcs 0x1272d0 │ │ │ │ + blge 0x15fc8 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbeq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x5167b0 │ │ │ │ - bllt 0xffa567d8 │ │ │ │ + blx 0x9966b4 │ │ │ │ + bllt 0xffdd66dc │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x256df0 │ │ │ │ - @ instruction: 0xf53e065b │ │ │ │ - blls 0x403760 │ │ │ │ + blls 0x256d3c │ │ │ │ + @ instruction: 0xf53e065d │ │ │ │ + blls 0x40369c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ + stmdbge r8, {r0, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ vmlal.s , d0, d1[7] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef9f9 │ │ │ │ - ldrmi fp, [r9], -lr, asr #23 │ │ │ │ + @ instruction: 0xf7fefa0b │ │ │ │ + @ instruction: 0x4619bbdc │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41705c │ │ │ │ + blls 0x416f98 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r2, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ + stmdbge r8, {r0, r1, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ vmov.i32 d22, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef9e7 │ │ │ │ - @ instruction: 0x4619bbbc │ │ │ │ + @ instruction: 0xf7fef9f9 │ │ │ │ + ldrmi fp, [r9], -sl, asr #23 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417038 │ │ │ │ + blls 0x416f74 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494638 │ │ │ │ + stmdbge r8, {r0, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ - @ instruction: 0xf7fef9d5 │ │ │ │ - stmdage r8, {r1, r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf9eef7fb │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fef9e7 │ │ │ │ + stmdage r8, {r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf9fcf7fb │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addsvc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf9c8f7f5 │ │ │ │ - bllt 0xfe856868 │ │ │ │ + @ instruction: 0xf9daf7f5 │ │ │ │ + bllt 0xfebd676c │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x256f58 │ │ │ │ - addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ - eorhi pc, fp, r1, lsl #2 │ │ │ │ + blls 0x256e94 │ │ │ │ + addseq r9, pc, #12, 20 @ 0xc000 │ │ │ │ + eorhi pc, r4, r1, lsl #2 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 2, cr8, [fp, #-284]! @ 0xfffffee4 │ │ │ │ + ldcvs 2, cr8, [r3, #-240]! @ 0xffffff10 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbthi pc, [sp], #-2 @ │ │ │ │ + ldrbthi pc, [r5], #-2 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4621ab7f │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ + strtmi sl, [r1], -sp, lsl #23 │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vmlal.s q11, d0, d1[3] │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fef9a1 │ │ │ │ - stmdage r8, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef9b3 │ │ │ │ + stmdage r8, {r2, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ - @ instruction: 0xf990f7fb │ │ │ │ - addseq r9, r8, #5120 @ 0x1400 │ │ │ │ - blge 0x1c15dc8 │ │ │ │ - blcs 0x13f504 │ │ │ │ - ldrbhi pc, [r3], #-66 @ 0xffffffbe @ │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf99ef7fb │ │ │ │ + addseq r9, fp, #5120 @ 0x1400 │ │ │ │ + blge 0x1f95ccc │ │ │ │ + blcs 0x13f408 │ │ │ │ + strbhi pc, [fp], #-66 @ 0xffffffbe @ │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r3, r4, r5, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r5, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe14f4 │ │ │ │ - blge 0x17159f0 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subsvs pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + blcs 0xe13f8 │ │ │ │ + blge 0x1a958f4 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rsbspl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf97af7f5 │ │ │ │ - bllt 0x14d6904 │ │ │ │ + @ instruction: 0xf98cf7f5 │ │ │ │ + bllt 0x1856808 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x416f60 │ │ │ │ + blls 0x416e9c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r1, r2, r6, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6414638 │ │ │ │ + stmdbge r8, {r0, r2, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6414630 │ │ │ │ vmov.i32 q8, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef969 │ │ │ │ - vstmiaeq sl, {d11-} │ │ │ │ - @ instruction: 0xf0020848 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x1164d48 │ │ │ │ - ldmeq r9, {r0, r9, sl, fp}^ │ │ │ │ + @ instruction: 0xf7fef97b │ │ │ │ + stmdaeq sl, {r2, r3, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf00208c8 │ │ │ │ + @ instruction: 0xf0010210 │ │ │ │ + b 0x1158c7c │ │ │ │ + ldceq 14, cr0, [r9], {1} │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0010230 │ │ │ │ andsmi r0, sl, r0, lsl r1 │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ + stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ andseq pc, r0, r0 │ │ │ │ cmpcs r0, fp, lsl #6 │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ @ instruction: 0x0c0cea40 │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vcgt.s8 d8, d1, d16 │ │ │ │ - bcs 0x10f95f8 │ │ │ │ - teqphi r4, #2 @ p-variant is OBSOLETE │ │ │ │ + vcge.s8 d8, d1, d6 │ │ │ │ + bcs 0x10f94d0 │ │ │ │ + msrhi CPSR_fxc, #2 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #16, 2 │ │ │ │ - blge 0x615b78 │ │ │ │ - @ instruction: 0x46386d3a │ │ │ │ + blge 0x995a7c │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x415a88 │ │ │ │ + blge 0x79598c │ │ │ │ @ instruction: 0xf64da908 │ │ │ │ - vmov.i32 , #256 @ 0x00000100 │ │ │ │ + vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - movwgt lr, #35277 @ 0x89cd │ │ │ │ - strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f5930c │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movwls r9, #41995 @ 0xa40b │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf938f7f5 │ │ │ │ + bllt 0x3568b0 │ │ │ │ + @ instruction: 0xf7fba808 │ │ │ │ + blls 0x416df4 │ │ │ │ + @ instruction: 0xf43e2b03 │ │ │ │ + stmdbge r8, {r0, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6414630 │ │ │ │ + vsubl.s8 q8, d0, d5 │ │ │ │ + @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fef927 │ │ │ │ - stmdage r8, {r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf940f7fb │ │ │ │ - blcs 0x1bf5ec │ │ │ │ - bge 0xffe15ab8 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - andeq pc, r5, #68157440 @ 0x4100000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf916f7f5 │ │ │ │ - blt 0xffbd69cc │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - movwls r4, #22020 @ 0x5604 │ │ │ │ - @ instruction: 0xf904f7fb │ │ │ │ - bls 0x3ff5f8 │ │ │ │ - setend be │ │ │ │ - bcs 0x138b1c │ │ │ │ - rschi pc, r4, r1, asr #32 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ - @ instruction: 0xf41220a0 │ │ │ │ - @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r2, r3, r5, r7, r8, r9, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe160c │ │ │ │ - bge 0xff415b08 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addcs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8eef7f5 │ │ │ │ - blt 0xff1d6a1c │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - @ instruction: 0xf0023103 │ │ │ │ - ldmdaeq r8, {r4, r9}^ │ │ │ │ - vmlseq.f32 s28, s2, s4 │ │ │ │ - subcs r0, r0, #14221312 @ 0xd90000 │ │ │ │ - eorseq pc, r0, #192, 4 │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf003401a │ │ │ │ - vmull.u8 q8, d3, d15 │ │ │ │ - @ instruction: 0xf0004303 │ │ │ │ - movwmi r0, #45072 @ 0xb010 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - b 0x10d8e98 │ │ │ │ - addmi r0, sl, #12, 24 @ 0xc00 │ │ │ │ - strbhi pc, [sl, #1] @ │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, sl, #32, 2 │ │ │ │ - strhi pc, [fp, #1]! │ │ │ │ - @ instruction: 0xf47e2a40 │ │ │ │ - vldmdbvs sl!, {s20-s174} │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ - @ instruction: 0xf4122100 │ │ │ │ - @ instruction: 0xf43e4f70 │ │ │ │ - stmdbge r8, {r0, r1, r4, r7, r9, fp, sp, pc} │ │ │ │ - eoreq pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ - andeq pc, ip, #192, 4 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - @ instruction: 0xf8aef7f5 │ │ │ │ - blt 0xfe1d6a9c │ │ │ │ - @ instruction: 0xf7faa808 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6404638 │ │ │ │ + @ instruction: 0x4619baf8 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fb4604 │ │ │ │ + blls 0x256d2c │ │ │ │ + addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ + subhi pc, r4, r1, lsl #2 │ │ │ │ + @ instruction: 0xf0412a01 │ │ │ │ + ldcvs 0, cr8, [r3, #-872]! @ 0xfffffc98 │ │ │ │ + ldrdcs pc, [r0], r3 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + @ instruction: 0x83a4f002 │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43e2b00 │ │ │ │ + @ instruction: 0x4621aad9 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + @ instruction: 0xf7f5020d │ │ │ │ + @ instruction: 0xf7fef8ff │ │ │ │ + ldmdaeq sl, {r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + b 0x115ac98 │ │ │ │ + ldceq 14, cr0, [r9], {1} │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + @ instruction: 0xf0010230 │ │ │ │ + andsmi r0, sl, r0, lsl r1 │ │ │ │ + stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ + andseq pc, r0, r0 │ │ │ │ + cmpcs r0, fp, lsl #6 │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0c0cea40 │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + strhcs r8, [r0, #-94] @ 0xffffffa2 │ │ │ │ + smlawteq r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + bcs 0x10f9fec │ │ │ │ + bge 0xfeb15b70 │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ + ldrdcs pc, [r0, -r2] │ │ │ │ + svcmi 0x0070f412 │ │ │ │ + bge 0xfe915a80 │ │ │ │ + @ instruction: 0xf64da908 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ + strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movwls r9, #41995 @ 0xa40b │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8bef7f5 │ │ │ │ + blt 0xfe4d69a4 │ │ │ │ + @ instruction: 0xf7fba808 │ │ │ │ + stmdbge r8, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6404630 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef8a1 │ │ │ │ - stmdage r8, {r1, r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8baf7fb │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7fef8b1 │ │ │ │ + stmdage r8, {r1, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8c6f7fb │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ andcs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf894f7f5 │ │ │ │ - blt 0x1b56ad0 │ │ │ │ + @ instruction: 0xf8a4f7f5 │ │ │ │ + blt 0x1e569d8 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vabd.s8 q4, , │ │ │ │ - vst2.16 {d24-d27}, [pc], r5 │ │ │ │ + vabd.s8 q4, , │ │ │ │ + vst2.8 {d24-d27}, [pc :256], r9 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbhi pc, [r1, -r1]! @ │ │ │ │ + strbhi pc, [r5, -r1]! @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - vldmiaeq sl, {s20-s100} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + b 0x14c3384 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e03 │ │ │ │ - b 0x13d8f60 │ │ │ │ - @ instruction: 0xf1ce0c01 │ │ │ │ - @ instruction: 0xf0130e10 │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r3, r6, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r0, r2, r4, r5, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - movwcs pc, #54849 @ 0xd641 @ │ │ │ │ + teqpne r5, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ eorcs pc, r9, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 1, pc, cr4, cr10, {7} │ │ │ │ - blt 0xa56b58 │ │ │ │ + mcr2 7, 2, pc, cr4, cr10, {7} @ │ │ │ │ + blt 0xd56a60 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ - msrhi CPSR_x, r2 │ │ │ │ - rsbhi pc, r8, #268435456 @ 0x10000000 │ │ │ │ + tstphi r6, r2 @ p-variant is OBSOLETE │ │ │ │ + subshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - @ instruction: 0x81a5f002 │ │ │ │ + orrshi pc, r9, r2 │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - bge 0x695d74 │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14a4f90 │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + bge 0x995c7c │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ - cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + @ instruction: 0xf0024e03 │ │ │ │ + b 0x13d92dc │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44560 @ 0xae10 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - strbhi pc, [r0], #66 @ 0x42 @ │ │ │ │ + strthi pc, [sp], #66 @ 0x42 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vrsra.s64 q9, , #64 │ │ │ │ + vsubw.s8 q9, q0, d21 │ │ │ │ vcgt.s8 d16, d15, d13 │ │ │ │ vsubl.s8 q9, d0, d25 │ │ │ │ @ instruction: 0xf8cd0209 │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7fac030 │ │ │ │ - @ instruction: 0xf7fefdf9 │ │ │ │ - @ instruction: 0xf5b2b9ea │ │ │ │ + @ instruction: 0xf7fefe09 │ │ │ │ + @ instruction: 0xf5b2b9f6 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ - vmin.s8 d8, d17, d18 │ │ │ │ - @ instruction: 0xf5b28280 │ │ │ │ + vmax.s8 d8, d17, d22 │ │ │ │ + @ instruction: 0xf5b28274 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b28197 │ │ │ │ + @ instruction: 0xf5b2818b │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - @ instruction: 0x0c9aa9db │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + b 0x14c3298 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e02 │ │ │ │ - b 0x13d904c │ │ │ │ - @ instruction: 0xf1ce0c01 │ │ │ │ - @ instruction: 0xf0130e08 │ │ │ │ + cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r0, r2, r5, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r1, r4, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - movtcc pc, #54849 @ 0xd641 @ │ │ │ │ + cmnpcs r5, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - subcc pc, sp, #536870916 @ 0x20000004 │ │ │ │ + rsbscs pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ - stmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + stc2l 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ + ldmiblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vabd.s8 d8, d1, d29 │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], r9 │ │ │ │ + vabd.s8 d8, d1, d17 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :256]! │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrbhi pc, [r1, -r1] @ │ │ │ │ + strbhi pc, [r5, -r1] @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - @ instruction: 0x0c9aa997 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + b 0x14c3210 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e02 │ │ │ │ - b 0x13d90d4 │ │ │ │ - @ instruction: 0xf1ce0c01 │ │ │ │ - @ instruction: 0xf0130e08 │ │ │ │ + cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r2, r3, r4, r5, r6, sl, pc}^ │ │ │ │ + stmib sp, {r0, r3, r5, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - cmppcs sp, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + orrne pc, r5, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - subcc pc, sp, #536870916 @ 0x20000004 │ │ │ │ + rsbscs pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ - stmdblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + ldmdblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf81ef7fb │ │ │ │ - bcs 0x13f50c │ │ │ │ - ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ + @ instruction: 0xf82af7fb │ │ │ │ + bcs 0x13f414 │ │ │ │ + ldcvs 1, cr13, [r3, #-60]! @ 0xffffffc4 │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ - cmpphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ + teqphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - vmul.i8 q13, q5, │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x1999d8 │ │ │ │ + vmul.i8 q13, q5, │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x1998e0 │ │ │ │ stmdbge r8, {r1, r7, r8, r9} │ │ │ │ - @ instruction: 0xf8d34638 │ │ │ │ + @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf7fd22b4 │ │ │ │ - @ instruction: 0xf7fefd7d │ │ │ │ - ldrmi fp, [r9], -r6, asr #18 │ │ │ │ + @ instruction: 0xf7fefd89 │ │ │ │ + @ instruction: 0x4619b952 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffacf7fa │ │ │ │ - bls 0x3bf944 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + blls 0x258b18 │ │ │ │ + bicseq r9, ip, fp, lsl #20 │ │ │ │ + andhi pc, r3, r1, lsl #2 │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + svclt 0x00142a02 │ │ │ │ + mvnscc pc, pc, asr #32 │ │ │ │ + ldrbeq r2, [r8], -sl, lsl #2 │ │ │ │ + ldmdbge ip!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + orrpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + mcrrpl 2, 4, pc, r4, cr10 @ │ │ │ │ + ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ + ldrtmi r9, [r0], -r1, lsl #2 │ │ │ │ + eorcc pc, r2, r3, asr r8 @ │ │ │ │ + @ instruction: 0xf85ca908 │ │ │ │ + @ instruction: 0xf04f2022 │ │ │ │ + @ instruction: 0xf8cd0c03 │ │ │ │ + @ instruction: 0xf7fac000 │ │ │ │ + @ instruction: 0xf7fef9a1 │ │ │ │ + ldrmi fp, [r9], -r6, lsr #18 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xffb0f7fa │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + blls 0x22a550 │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ + addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf8d7800f │ │ │ │ - bcs 0x16507c │ │ │ │ - @ instruction: 0xf04fbf14 │ │ │ │ - strdcs r3, [sl, -pc] │ │ │ │ - @ instruction: 0xf57e0658 │ │ │ │ - vmla.i8 d26, d10, d31 │ │ │ │ - vqdmlal.s q11, d16, d0[1] │ │ │ │ - vcge.s8 d16, d10, d19 │ │ │ │ - vmull.s8 q11, d16, d4 │ │ │ │ - tstls r1, r3, lsr ip │ │ │ │ - @ instruction: 0xf8534638 │ │ │ │ - stmdbge r8, {r1, r5, ip, sp} │ │ │ │ - eorcs pc, r2, ip, asr r8 @ │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf990f7fa │ │ │ │ - ldmdblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0xf8f28 │ │ │ │ + ldmdbge r2, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + msrcc CPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orreq lr, ip, #3072 @ 0xc00 │ │ │ │ + subvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + @ instruction: 0xf8d3a908 │ │ │ │ + @ instruction: 0xf8523274 │ │ │ │ + @ instruction: 0xf7fa202c │ │ │ │ + @ instruction: 0xf7fefc03 │ │ │ │ + ldrmi fp, [r9], -r0, lsl #18 │ │ │ │ + @ instruction: 0xf7faa808 │ │ │ │ + bls 0x3d8ba0 │ │ │ │ + tstle pc, r1, lsl #20 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf41110a0 │ │ │ │ + @ instruction: 0xf0016f70 │ │ │ │ + ldmdavs fp, {r0, r2, r3, r4, r8, r9, sl, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe18f4 │ │ │ │ + stmiage r8!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + msrcc CPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + tstpcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ + ldc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ + ldmlt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7ffa1 │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ - @ instruction: 0xf8dd9b05 │ │ │ │ - vaddl.u8 q14, d2, d28 │ │ │ │ - bicseq r1, sp, r0, lsl #5 │ │ │ │ - adchi pc, lr, r1, lsl #2 │ │ │ │ - @ instruction: 0xf43e2a00 │ │ │ │ - vmla.i8 d26, d10, d5 │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x199a74 │ │ │ │ - vcgt.s8 d16, d26, d12 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + blls 0x258ab4 │ │ │ │ + @ instruction: 0xf53e01da │ │ │ │ + @ instruction: 0xf8d6a8d1 │ │ │ │ + @ instruction: 0x463030d0 │ │ │ │ + @ instruction: 0xf57e065b │ │ │ │ + @ instruction: 0xf8dda8cb │ │ │ │ + vhadd.s8 d28, d10, d28 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ + vcge.s8 d16, d10, d19 │ │ │ │ + vsubl.s8 q11, d16, d20 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ - rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xffd96daa │ │ │ │ - ldmlt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff016d3e │ │ │ │ + ldmlt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffa6f7fa │ │ │ │ - bcs 0x13f5fc │ │ │ │ - ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ - ldrdne pc, [r0], r3 @ │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - strhi pc, [r8, -r1]! │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - svclt 0x00140f70 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - vtst.8 q13, q13, │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x199ac8 │ │ │ │ - stmdbge r8, {r1, r7, r8, r9} │ │ │ │ - @ instruction: 0xf8d34638 │ │ │ │ - @ instruction: 0xf7fd2314 │ │ │ │ - @ instruction: 0xf7fefd05 │ │ │ │ - ldrmi fp, [r9], -lr, asr #17 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xff56f7fa │ │ │ │ - bicseq r9, fp, r5, lsl #22 │ │ │ │ - stmiage r4, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0x065f4638 │ │ │ │ - ldmge lr!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - ldrdgt pc, [ip], -sp @ │ │ │ │ - msrvc SPSR_s, #-1610612732 @ 0xa0000004 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscvc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7fa202c │ │ │ │ - @ instruction: 0xf7fefbab │ │ │ │ - ldrmi fp, [r9], -ip, lsr #17 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff12f7fa │ │ │ │ - bls 0x3bfa78 │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xff20f7fa │ │ │ │ + bls 0x3bf97c │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf8d78059 │ │ │ │ - bcs 0x1651b0 │ │ │ │ + @ instruction: 0xf8d6804e │ │ │ │ + bcs 0x1650b4 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strdcs r3, [sl, -pc] │ │ │ │ - @ instruction: 0xf57e065d │ │ │ │ - vtst.8 d26, d26, d5 │ │ │ │ - vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf57e0658 │ │ │ │ + vadd.i8 d26, d26, d19 │ │ │ │ + vbic.i32 d21, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmull.s8 q11, d16, d4 │ │ │ │ + vqdmulh.s d21, d0, d0[1] │ │ │ │ tstls r1, r3, lsr ip │ │ │ │ - @ instruction: 0xf8534638 │ │ │ │ + @ instruction: 0xf8534630 │ │ │ │ stmdbge r8, {r1, r5, ip, sp} │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8f6f7fa │ │ │ │ - ldmdalt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf908f7fa │ │ │ │ + stmlt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff32f7fa │ │ │ │ + @ instruction: 0xff40f7fa │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - msrmi SPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + msrcc CPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subsvc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + andsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ subcc pc, r4, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfee16ed0 │ │ │ │ - stmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff196dd4 │ │ │ │ + ldmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff18f7fa │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0x065c4638 │ │ │ │ - ldmdage sl, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff26f7fa │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0x065e4630 │ │ │ │ + stmdage r8!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d10, d11 │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x23b4f8d3 │ │ │ │ - @ instruction: 0xf9f6f7fd │ │ │ │ - stmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x216e04 │ │ │ │ + ldmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff00f7fa │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0x065d4638 │ │ │ │ - stmdage r2, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff0ef7fa │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0x065f4630 │ │ │ │ + ldmdage r0, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d10, d11 │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x23a4f8d3 │ │ │ │ - @ instruction: 0xf9def7fd │ │ │ │ - ldmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x2589bc │ │ │ │ - orrvc pc, r0, #19 │ │ │ │ - stmdage r8!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0x06564638 │ │ │ │ - stmdage r2!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf24a9c0b │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - orrcs pc, r4, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf944f7fa │ │ │ │ - ldmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr8, cr10, {7} @ │ │ │ │ - vadd.i8 d25, d10, d11 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ - movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x1833b8 │ │ │ │ - ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ - cmnpcs r4, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0x1516f98 │ │ │ │ - stmdalt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9ecf7fd │ │ │ │ + stmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - @ instruction: 0xf8d7fe67 │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + mcr2 7, 5, pc, cr10, cr10, {7} @ │ │ │ │ + @ instruction: 0xf0139b05 │ │ │ │ + @ instruction: 0xf47e7380 │ │ │ │ + @ instruction: 0xf8d6a837 │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ + @ instruction: 0xf57e0656 │ │ │ │ + stcls 8, cr10, [fp], {49} @ 0x31 │ │ │ │ + eorcc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + bl 0x183294 │ │ │ │ + @ instruction: 0xf8d20284 │ │ │ │ + @ instruction: 0xf7fa2384 │ │ │ │ + @ instruction: 0xf7fef957 │ │ │ │ + ldrmi fp, [r9], -r4, lsr #16 │ │ │ │ + @ instruction: 0xf7faa808 │ │ │ │ + stmdals fp, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorcc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + addeq lr, r0, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf7fd2374 │ │ │ │ + @ instruction: 0xf7fefa5f │ │ │ │ + @ instruction: 0x4619b810 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + @ instruction: 0xf8d6fe77 │ │ │ │ + @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r1, sp, r0, lsl #5 │ │ │ │ - ldrhi pc, [fp, -r0, lsl #2] │ │ │ │ + ldrhi pc, [r2, -r0, lsl #2] │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vmax.f32 q13, q13, │ │ │ │ - vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vrecps.f32 q13, q13, │ │ │ │ + vbic.i32 d21, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmvn.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 , q10, #64 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf90af7fa │ │ │ │ - svclt 0x00dbf7fd │ │ │ │ + @ instruction: 0xf91ef7fa │ │ │ │ + svclt 0x00ebf7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mcr2 7, 4, pc, cr14, cr10, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr14, cr10, {7} │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - msrmi SPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + msrcc CPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subsvc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + andsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ adccc pc, r4, #13828096 @ 0xd30000 │ │ │ │ - blx 0x517018 │ │ │ │ - svclt 0x00c1f7fd │ │ │ │ + blx 0x916f18 │ │ │ │ + svclt 0x00d1f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x258958 │ │ │ │ + blls 0x2588a0 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ - svcge 0x00b6f47d │ │ │ │ - ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ - @ instruction: 0x06574638 │ │ │ │ - svcge 0x00b0f57d │ │ │ │ + svcge 0x00c6f47d │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0x06574630 │ │ │ │ + svcge 0x00c0f57d │ │ │ │ @ instruction: 0xf24a9c0b │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vsubl.s8 q11, d16, d20 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - blx 0xfea17044 │ │ │ │ - svclt 0x00a5f7fd │ │ │ │ + blx 0xfef16f44 │ │ │ │ + svclt 0x00b5f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - @ instruction: 0xf8d7fe0b │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ - stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + mrc2 7, 0, pc, cr12, cr10, {7} │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + blls 0x22a834 │ │ │ │ + @ instruction: 0xf3c2990b │ │ │ │ + @ instruction: 0xf0131280 │ │ │ │ + @ instruction: 0xf0407380 │ │ │ │ + bcs 0xfa9cc │ │ │ │ + svcge 0x00a0f43d │ │ │ │ + eorcc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + addeq lr, r1, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d2a908 │ │ │ │ + @ instruction: 0xf7fa22d4 │ │ │ │ + @ instruction: 0xf7fdf8c7 │ │ │ │ + sadd8mi fp, r9, r4 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + mrc2 7, 0, pc, cr14, cr10, {7} │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + blls 0x22a874 │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ - orrvc pc, r0, #19 │ │ │ │ - ldrhi pc, [sl], r0, asr #32 │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - vmax.f32 d26, d26, d15 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x159960 │ │ │ │ - stmdbge r8, {r0, r7, r9} │ │ │ │ - sbcscs pc, r4, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf8b2f7fa │ │ │ │ - svclt 0x0083f7fd │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7fe0b │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ - @ instruction: 0xf8dd9b05 │ │ │ │ - vaddl.u8 q14, d2, d28 │ │ │ │ - bicseq r1, r9, r0, lsl #5 │ │ │ │ - strhi pc, [r4, -r0, lsl #2] │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - vmax.f32 q13, q5, │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x199da0 │ │ │ │ - vcgt.s8 d16, d26, d12 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ - sbccc pc, r4, #13828096 @ 0xd30000 │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x18170d4 │ │ │ │ - svclt 0x005df7fd │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x25880c │ │ │ │ + cps #25 │ │ │ │ + bcs 0xfabb4 │ │ │ │ + svcge 0x0080f43d │ │ │ │ + msrcc CPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orreq lr, ip, #3072 @ 0xc00 │ │ │ │ + subvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + @ instruction: 0xf8d3a908 │ │ │ │ + @ instruction: 0xf85232c4 │ │ │ │ + @ instruction: 0xf7fa202c │ │ │ │ + @ instruction: 0xf7fdfa71 │ │ │ │ + ldrmi fp, [r9], -lr, ror #30 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + blls 0x258750 │ │ │ │ @ instruction: 0xf53d01dd │ │ │ │ - @ instruction: 0xf8d7af51 │ │ │ │ - @ instruction: 0x463830d0 │ │ │ │ + @ instruction: 0xf8d6af63 │ │ │ │ + @ instruction: 0x463030d0 │ │ │ │ @ instruction: 0xf57d065c │ │ │ │ - @ instruction: 0xf8ddaf4b │ │ │ │ + @ instruction: 0xf8ddaf5d │ │ │ │ vhadd.s8 d28, d10, d28 │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vsubl.s8 q11, d16, d20 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ movwcc pc, #18643 @ 0x48d3 @ │ │ │ │ - @ instruction: 0xf866f7fa │ │ │ │ - svclt 0x0037f7fd │ │ │ │ + @ instruction: 0xf87cf7fa │ │ │ │ + svclt 0x0049f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ vadd.i8 d25, d10, d11 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x183574 │ │ │ │ - ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ + bl 0x183470 │ │ │ │ + ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ orrscs pc, r4, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf972f7fd │ │ │ │ - svclt 0x0023f7fd │ │ │ │ + @ instruction: 0xf984f7fd │ │ │ │ + svclt 0x0035f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - blls 0x258798 │ │ │ │ - @ instruction: 0xf53d01da │ │ │ │ - @ instruction: 0xf8d7af17 │ │ │ │ - @ instruction: 0x463830d0 │ │ │ │ - @ instruction: 0xf57d065b │ │ │ │ - @ instruction: 0xf8ddaf11 │ │ │ │ - vhadd.s8 d28, d10, d28 │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ - vcge.s8 d16, d10, d19 │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ - orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - movtcc pc, #18643 @ 0x48d3 @ │ │ │ │ - @ instruction: 0xf82cf7fa │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr13, cr13, {7} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fa9305 │ │ │ │ - @ instruction: 0xf8d7fd85 │ │ │ │ - @ instruction: 0x463820d0 │ │ │ │ - stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ - orrvc pc, r0, #19 │ │ │ │ - strbhi pc, [r3, #64]! @ 0x40 @ │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - vceq.f32 q13, q13, │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x159aac │ │ │ │ - stmdbge r8, {r0, r7, r9} │ │ │ │ - msrcs CPSR_s, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf9dcf7fa │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr13, cr13, {7} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ - bcs 0x13fa28 │ │ │ │ - ldcvs 1, cr13, [fp, #-60]! @ 0xffffffc4 │ │ │ │ - ldrdne pc, [r0], r3 @ │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - ldrthi pc, [ip], r1 @ │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - svclt 0x00140f70 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf43d2b00 │ │ │ │ - vceq.f32 q13, q13, │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x199ef4 │ │ │ │ - stmdbge r8, {r1, r7, r8, r9} │ │ │ │ - @ instruction: 0xf8d34638 │ │ │ │ - @ instruction: 0xf7fd2254 │ │ │ │ - @ instruction: 0xf7fdfaef │ │ │ │ - @ instruction: 0x4619beb8 │ │ │ │ - @ instruction: 0xf7faa808 │ │ │ │ - stmdals fp, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + ldc2 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ + bicseq r9, sl, r5, lsl #22 │ │ │ │ + svcge 0x002af53d │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + @ instruction: 0x065b4630 │ │ │ │ + svcge 0x0024f57d │ │ │ │ + ldrdgt pc, [ip], -sp @ │ │ │ │ + msrcc CPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + adcvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ - @ instruction: 0xf7fd22f4 │ │ │ │ - @ instruction: 0xf7fdf8f3 │ │ │ │ - @ instruction: 0xf5b2bea4 │ │ │ │ - @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b28001 │ │ │ │ - @ instruction: 0xf0006f00 │ │ │ │ - @ instruction: 0xf5b287d0 │ │ │ │ - @ instruction: 0xf47d6fa0 │ │ │ │ - b 0x14c4cd8 │ │ │ │ - @ instruction: 0xf0030e53 │ │ │ │ - b 0x1499ac0 │ │ │ │ - @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145cacc │ │ │ │ - @ instruction: 0xf00c0e02 │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - adcspl pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ - movwls r9, #46090 @ 0xb40a │ │ │ │ - movwls r2, #49922 @ 0xc302 │ │ │ │ - stc2l 7, cr15, [sl, #-976] @ 0xfffffc30 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr5, cr13, {7} │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0340 │ │ │ │ - stmib sp, {r0, r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfd25 │ │ │ │ - ldmdaeq sl, {r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + bl 0x1c34b8 │ │ │ │ + @ instruction: 0xf852038c │ │ │ │ + @ instruction: 0xf8d3202c │ │ │ │ + @ instruction: 0xf7fa3344 │ │ │ │ + @ instruction: 0xf7fdf843 │ │ │ │ + sadd16mi fp, r9, r0 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + ldc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ + blls 0x22a97c │ │ │ │ + @ instruction: 0xf3c2990b │ │ │ │ + @ instruction: 0xf0131280 │ │ │ │ + @ instruction: 0xf0407380 │ │ │ │ + bcs 0xfa840 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr12, cr13, {1} │ │ │ │ + eorcc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + addeq lr, r1, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d2a908 │ │ │ │ + @ instruction: 0xf7fa2324 │ │ │ │ + @ instruction: 0xf7fdf9f3 │ │ │ │ + @ instruction: 0x4619bef0 │ │ │ │ + @ instruction: 0xf7faa808 │ │ │ │ + bls 0x3d8780 │ │ │ │ + tstle pc, r1, lsl #20 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf41110a0 │ │ │ │ + @ instruction: 0xf0016f70 │ │ │ │ + ldmdavs fp, {r0, r1, r2, r4, r5, r7, r9, sl, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe1d14 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr8, cr13, {1} │ │ │ │ + msrcc CPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + subscs pc, r4, #13828096 @ 0xd30000 │ │ │ │ + blx 0x197126 │ │ │ │ + mcrlt 7, 6, pc, cr11, cr13, {7} @ │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + ldc2l 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ + vadd.i8 d25, d10, d11 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ + movwcs r0, #563 @ 0x233 │ │ │ │ + bl 0x18356c │ │ │ │ + ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ + rscscs pc, r4, #13762560 @ 0xd20000 │ │ │ │ + @ instruction: 0xf906f7fd │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr7, cr13, {7} │ │ │ │ + svcvs 0x00e0f5b2 │ │ │ │ + ldrbhi pc, [ip, r0]! @ │ │ │ │ + svcvs 0x0000f5b2 │ │ │ │ + strbhi pc, [fp, r0] @ │ │ │ │ + svcvs 0x00a0f5b2 │ │ │ │ + mcrge 4, 5, pc, cr10, cr13, {3} @ │ │ │ │ + vnmlaeq.f32 s29, s6, s30 │ │ │ │ + andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - @ instruction: 0xf00c430a │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - vaddw.u8 , , d3 │ │ │ │ - b 0x13ecb3c │ │ │ │ - andls r0, r8, #256 @ 0x100 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf1ce020a │ │ │ │ - vmls.i q8, , d0[0] │ │ │ │ - @ instruction: 0xf04f1380 │ │ │ │ - strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ - eors pc, r0, sp, asr #17 │ │ │ │ - movwgt lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [r0, #-976] @ 0xfffffc30 │ │ │ │ - mcrlt 7, 1, pc, cr11, cr13, {7} @ │ │ │ │ + cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ + vmlseq.f32 s28, s4, s28 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ + b 0x14035b4 │ │ │ │ + @ instruction: 0xf24a0c02 │ │ │ │ + vrshr.s64 d21, d25, #64 │ │ │ │ + vsubl.u8 q8, d3, d6 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + vmull.u8 q15, d3, d8 │ │ │ │ + strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ + movwcs r9, #8971 @ 0x230b │ │ │ │ + @ instruction: 0xf7f4930c │ │ │ │ + @ instruction: 0xf7fdfd61 │ │ │ │ + ldmdaeq r9, {r3, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x1119608 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x1160bd8 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + andsmi pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movteq pc, #460 @ 0x1cc @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + ldc2 7, cr15, [ip, #-976]! @ 0xfffffc30 │ │ │ │ + mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x1499798 │ │ │ │ + b 0x1499648 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ - rsbmi pc, sp, #64, 12 @ 0x4000000 │ │ │ │ + rsbscc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfcdb │ │ │ │ - ldmdaeq sl, {r1, r2, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfd17 │ │ │ │ + ldmdaeq sl, {r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13ecbd0 │ │ │ │ + b 0x13eca80 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ - vmlal.s , d16, d1[1] │ │ │ │ + vmlal.s q10, d0, d1[7] │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmls.i q8, , d0[0] │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - ldc2 7, cr15, [r6], #976 @ 0x3d0 │ │ │ │ - stcllt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0340 │ │ │ │ - stmib sp, {r0, r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfc91 │ │ │ │ - ldmdaeq sl, {r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - vldmiami r3, {s28-s106} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - @ instruction: 0xf00c430a │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ + ldc2l 7, cr15, [r2], #976 @ 0x3d0 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr9, cr13, {7} │ │ │ │ + @ instruction: 0xf003085a │ │ │ │ + b 0x14996dc │ │ │ │ + @ instruction: 0xf0024c93 │ │ │ │ + movwmi r0, #41488 @ 0xa210 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - subscs pc, r1, #268435460 @ 0x10000004 │ │ │ │ + stmdbge r8, {r3, r9, ip, pc} │ │ │ │ + sbccc pc, r5, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf3c3a908 │ │ │ │ - @ instruction: 0xf8cd1e80 │ │ │ │ - vaddl.u8 q14, d3, d20 │ │ │ │ - @ instruction: 0xf8cd4305 │ │ │ │ - movwls lr, #45096 @ 0xb028 │ │ │ │ - movwls r2, #49923 @ 0xc303 │ │ │ │ - stc2l 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ - ldclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r5], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0340 │ │ │ │ - stmib sp, {r0, r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfc49 │ │ │ │ - ldmdaeq sl, {r2, r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - vldmiami r3, {s28-s106} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - @ instruction: 0xf00c430a │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - vaddw.u8 , , d3 │ │ │ │ - b 0x13eccf4 │ │ │ │ - andls r0, r8, #256 @ 0x100 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf1ce020a │ │ │ │ - vmls.i q8, , d0[0] │ │ │ │ - @ instruction: 0xf04f1380 │ │ │ │ - strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ - eors pc, r0, sp, asr #17 │ │ │ │ - movwgt lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [r4], #-976 @ 0xfffffc30 │ │ │ │ - stcllt 7, cr15, [pc, #-1012] @ 0xd9118 │ │ │ │ + strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ + orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ + cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ + @ instruction: 0xf8cd940b │ │ │ │ + stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f4c309 │ │ │ │ + @ instruction: 0xf7fdfccd │ │ │ │ + ldmdaeq r9, {r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x1119730 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x1160d00 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + eorscc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movteq pc, #460 @ 0x1cc @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + stc2 7, cr15, [r8], #976 @ 0x3d0 │ │ │ │ + stcllt 7, cr15, [pc, #1012] @ 0xd9720 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x1499950 │ │ │ │ + b 0x1499770 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x13fdd48 │ │ │ │ - @ instruction: 0xf6400c01 │ │ │ │ - vmlal.s q11, d0, d1[4] │ │ │ │ + b 0x13fdb68 │ │ │ │ + @ instruction: 0xf2410c01 │ │ │ │ + vmov.i32 q9, #256 @ 0x00000100 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfc01 │ │ │ │ - ldmdaeq sl, {r2, r3, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfc85 │ │ │ │ + ldmdaeq r9, {r2, r3, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x11197c0 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x1160d90 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + eorspl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movteq pc, #460 @ 0x1cc @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + stc2l 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ + stclt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ + @ instruction: 0xf003085a │ │ │ │ + b 0x1499800 │ │ │ │ + @ instruction: 0xf0024c93 │ │ │ │ + movwmi r0, #41488 @ 0xa210 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + stmdbge r8, {r3, r9, ip, pc} │ │ │ │ + andspl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ + orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ + cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ + @ instruction: 0xf8cd940b │ │ │ │ + stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f4c309 │ │ │ │ + @ instruction: 0xf7fdfc3b │ │ │ │ + ldmdaeq sl, {r1, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - adcscs pc, r9, #268435460 @ 0x10000004 │ │ │ │ + rsbvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4305 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - blx 0xff897566 │ │ │ │ - stclt 7, cr15, [r9, #-1012] @ 0xfffffc0c │ │ │ │ - svccc 0x0040f5b2 │ │ │ │ - strbthi pc, [r1], #-2 @ │ │ │ │ - tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - movthi pc, #12800 @ 0x3200 @ │ │ │ │ - smlabteq r2, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - vshl.s8 d8, d20, d1 │ │ │ │ - vst1.32 {d24-d26}, [pc], r2 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + ldc2 7, cr15, [r8], {244} @ 0xf4 │ │ │ │ + ldclt 7, cr15, [pc, #-1012]! @ 0xd9058 │ │ │ │ + @ instruction: 0xf003085a │ │ │ │ + b 0x1499890 │ │ │ │ + @ instruction: 0xf0024c93 │ │ │ │ + movwmi r0, #41488 @ 0xa210 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + b 0x13fdc88 │ │ │ │ + @ instruction: 0xf2410c01 │ │ │ │ + vrshr.s64 d18, d25, #64 │ │ │ │ + stmdbge r8, {r1, r3, r9} │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + eorgt pc, r4, sp, asr #17 │ │ │ │ + movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ + eor pc, r8, sp, asr #17 │ │ │ │ + movwcs r9, #13067 @ 0x330b │ │ │ │ + @ instruction: 0xf7f4930c │ │ │ │ + @ instruction: 0xf7fdfbf5 │ │ │ │ + @ instruction: 0xf5b2bd1c │ │ │ │ + @ instruction: 0xf0023f40 │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r9 │ │ │ │ + vrhadd.s8 d7, d0, d0 │ │ │ │ + vbic.i32 d24, #3840 @ 0x00000f00 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - teqphi r4, #2 @ p-variant is OBSOLETE │ │ │ │ - bicvc pc, r0, pc, asr #8 │ │ │ │ + mvnshi pc, #2 │ │ │ │ + ldrbthi pc, [ip], -r1, lsl #4 @ │ │ │ │ + orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, r8, lsl #6 │ │ │ │ - smlabteq r2, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47d428a │ │ │ │ - stmdage r8, {r0, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - @ instruction: 0xf897fbf5 │ │ │ │ - blls 0x221940 │ │ │ │ + vst2.8 {d24-d27}, [pc :64], r7 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ + rschi pc, ip, #2 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ + stcge 4, cr15, [pc, #-500] @ 0xd92e4 │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + @ instruction: 0xf896fc0b │ │ │ │ + blls 0x221838 │ │ │ │ svceq 0x0001f012 │ │ │ │ - stclge 4, cr15, [lr], #244 @ 0xf4 │ │ │ │ - bcs 0x13fe2c │ │ │ │ - orrshi pc, r4, r3 │ │ │ │ + stcge 4, cr15, [r1, #-244] @ 0xffffff0c │ │ │ │ + bcs 0x13fd24 │ │ │ │ + cmpphi ip, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ - strtmi sl, [r1], -r7, ror #25 │ │ │ │ - @ instruction: 0xf6454638 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ + @ instruction: 0x4621acfa │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vmlal.s q8, d0, d1[0] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - blx 0x13175ee │ │ │ │ + blx 0x19174e6 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldcge 4, cr15, [r1, #500] @ 0x1f4 │ │ │ │ - ldcllt 7, cr15, [r8], {253} @ 0xfd │ │ │ │ + stcge 4, cr15, [r2, #500]! @ 0x1f4 │ │ │ │ + stcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ svccc 0x0040f5b2 │ │ │ │ - ldrhi pc, [sl, #2] │ │ │ │ + strbhi pc, [r5, #-2]! @ │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - teqphi r0, #0, 4 @ p-variant is OBSOLETE │ │ │ │ + msrhi CPSR_fs, #0, 4 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vqshl.s8 q4, q10, │ │ │ │ - vst1.64 {d24-d26}, [pc :256], r1 │ │ │ │ + vshl.s8 q4, , │ │ │ │ + vst1.64 {d24-d26}, [pc :128], r8 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi sp, r2 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, r6, lsr r1 │ │ │ │ + orrcs r8, r0, sl, lsr #2 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - @ instruction: 0x4619acb5 │ │ │ │ + ldrmi sl, [r9], -r8, asr #25 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xfec97666 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - mcr2 7, 6, pc, cr8, cr7, {7} @ │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stcge 4, cr15, [r6], #244 @ 0xf4 │ │ │ │ - ldcllt 7, cr15, [fp, #-1012] @ 0xfffffc0c │ │ │ │ - rsbsvs pc, r4, #50331648 @ 0x3000000 │ │ │ │ - svcvs 0x00e8f5b2 │ │ │ │ - stcge 4, cr15, [r3], #500 @ 0x1f4 │ │ │ │ - stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ - bicvs pc, r0, pc, asr #8 │ │ │ │ - smlabtne r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - vst4.32 {d24-d27}, [pc :64], fp │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ - addmi r1, sl, #0, 2 │ │ │ │ - ldclge 4, cr15, [r6], #-500 @ 0xfffffe0c │ │ │ │ - vnmlaeq.f32 s29, s6, s30 │ │ │ │ - andeq pc, pc, #3 │ │ │ │ - vldmiami r3, {s28-s106} │ │ │ │ - cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ - vmlseq.f32 s28, s4, s28 │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1403afc │ │ │ │ - @ instruction: 0xf2410c02 │ │ │ │ - vsubl.s8 q9, d16, d5 │ │ │ │ - vsubl.u8 q8, d3, d10 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - vmull.u8 q15, d3, d8 │ │ │ │ - strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ - movwcs r9, #8971 @ 0x230b │ │ │ │ - @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfb29 │ │ │ │ - @ instruction: 0xf44fbc54 │ │ │ │ - vmla.f d22, d0, d0[4] │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + stmdbge r8, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f74630 │ │ │ │ + blls 0x259100 │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fdacba │ │ │ │ + @ instruction: 0xf403bd6d │ │ │ │ + @ instruction: 0xf5b26274 │ │ │ │ + @ instruction: 0xf47d6fe8 │ │ │ │ + @ instruction: 0xf7fdacb7 │ │ │ │ + @ instruction: 0xf44fbc99 │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [r4, -r0]! │ │ │ │ - cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + addshi pc, r8, r1 │ │ │ │ + mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - ldmdaeq r9, {r0, r2, r6, sl, fp, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x1119b6c │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x116113c │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r2, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - eormi pc, r9, #-268435452 @ 0xf0000004 │ │ │ │ - andeq pc, ip, #192, 4 │ │ │ │ - msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffe8f7fc │ │ │ │ - stclt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ - svcvs 0x0070f5b2 │ │ │ │ - strhi pc, [r0, r0] │ │ │ │ - svcvc 0x0080f1b2 │ │ │ │ - ldcge 4, cr15, [r8], {125} @ 0x7d │ │ │ │ + b 0x14c47e0 │ │ │ │ + @ instruction: 0xf0030e53 │ │ │ │ + b 0x1499df8 │ │ │ │ + @ instruction: 0xf00e4c93 │ │ │ │ + b 0x145ce04 │ │ │ │ + @ instruction: 0xf00c0e02 │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + addcs pc, r5, #268435460 @ 0x10000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + strne pc, [r0], #963 @ 0x3c3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ + movwls r9, #46090 @ 0xb40a │ │ │ │ + movwls r2, #49922 @ 0xc302 │ │ │ │ + blx 0x11975c6 │ │ │ │ + stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ + msrvs SPSR_, pc, asr #8 │ │ │ │ + smlabtne r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf000428a │ │ │ │ + vst1.8 {d24}, [pc :128] │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + addmi r1, sl, #0, 2 │ │ │ │ + mrrcge 4, 7, pc, sl, cr13 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ + vmla.i8 d26, d15, d8 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf1cc020c │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f4c030 │ │ │ │ - @ instruction: 0xf7fdfac9 │ │ │ │ - @ instruction: 0xf5b2bbf4 │ │ │ │ - @ instruction: 0xf0017f40 │ │ │ │ - @ instruction: 0xf5b28150 │ │ │ │ - @ instruction: 0xf47d6fa0 │ │ │ │ - b 0x14c4780 │ │ │ │ - @ instruction: 0xf0030e53 │ │ │ │ - b 0x149a018 │ │ │ │ - @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145d024 │ │ │ │ - @ instruction: 0xf00c0e02 │ │ │ │ - vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ - @ instruction: 0x0c02ea4c │ │ │ │ - adcspl pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - strne pc, [r0], #963 @ 0x3c3 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ - movwls r9, #46090 @ 0xb40a │ │ │ │ - movwls r2, #49920 @ 0xc300 │ │ │ │ - blx 0xfe8977e4 │ │ │ │ - bllt 0xff35780c │ │ │ │ + @ instruction: 0xf7fcc030 │ │ │ │ + @ instruction: 0xf7fdfffd │ │ │ │ + @ instruction: 0xf5b2bc36 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + @ instruction: 0xf1b2877d │ │ │ │ + @ instruction: 0xf47d7f80 │ │ │ │ + ldmdaeq r9, {r0, r2, r3, r5, sl, fp, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x1119abc │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x116108c │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + eorscc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + blx 0xff997684 │ │ │ │ + stclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ - mvnhi pc, r1 │ │ │ │ + cmpphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - blge 0xff116a1c │ │ │ │ + stcge 4, cr15, [r0], {125} @ 0x7d │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1403c68 │ │ │ │ + b 0x1403b08 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ vrshr.s64 d21, d25, #64 │ │ │ │ vsubl.u8 q8, d3, d6 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ - strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ - movwcs r9, #4875 @ 0x130b │ │ │ │ + strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ + movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfa73 │ │ │ │ - vstmiaeq sl, {d11-d25} │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ - ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - stcne 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ - tsteq lr, r1, asr #20 │ │ │ │ + @ instruction: 0xf7fdfab7 │ │ │ │ + @ instruction: 0xf5b2bbde │ │ │ │ + @ instruction: 0xf0017f40 │ │ │ │ + @ instruction: 0xf5b281e0 │ │ │ │ + @ instruction: 0xf47d6fa0 │ │ │ │ + b 0x14c4674 │ │ │ │ + @ instruction: 0xf0030e53 │ │ │ │ + b 0x1499f64 │ │ │ │ + @ instruction: 0xf00e4c93 │ │ │ │ + b 0x145cf70 │ │ │ │ + @ instruction: 0xf00c0e02 │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ + @ instruction: 0x0c02ea4c │ │ │ │ + adcspl pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + strne pc, [r0], #963 @ 0x3c3 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ + movwls r9, #46090 @ 0xb40a │ │ │ │ + movwls r2, #49921 @ 0xc301 │ │ │ │ + blx 0xfe417730 │ │ │ │ + bllt 0xfedd7758 │ │ │ │ + b 0x149b890 │ │ │ │ + @ instruction: 0xf0014c93 │ │ │ │ + @ instruction: 0xf002010f │ │ │ │ + movwmi r0, #41488 @ 0xa210 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ setend be │ │ │ │ - cmpeq ip, #989855744 @ 0x3b000000 │ │ │ │ - strhi pc, [lr], -r1, lsl #2 │ │ │ │ - stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - mrrclt 7, 15, pc, r8, cr14 @ │ │ │ │ + cmpeq r9, #956301312 @ 0x39000000 │ │ │ │ + strhi pc, [r4], -r1, lsl #2 │ │ │ │ + @ instruction: 0xf7fe2702 │ │ │ │ + bcs 0x148918 │ │ │ │ + ldrhi pc, [sp], #-65 @ 0xffffffbf │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + @ instruction: 0xf0016f70 │ │ │ │ + ldmdavs fp, {r2, r4, r5, r6, r7, r9, sl, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe23b8 │ │ │ │ + blge 0xfe2968b0 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + sbccc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf9acf7f4 │ │ │ │ + bllt 0x20577c4 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [fp, #-120]! @ 0xffffff88 │ │ │ │ + ldcvs 4, cr8, [r3, #-272]! @ 0xfffffef0 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbthi pc, [lr], r1 @ │ │ │ │ + strhi pc, [r5], r1 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621ab71 │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vsubl.s8 q10, d16, d29 │ │ │ │ + strtmi sl, [r1], -r9, ror #22 │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vsubl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf993 │ │ │ │ - bcs 0x14867c │ │ │ │ - strbhi pc, [r5], #-65 @ 0xffffffbf @ │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ - @ instruction: 0xf41220a0 │ │ │ │ - @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r7, r9, sl, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe24fc │ │ │ │ - blge 0x16169f4 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - andeq pc, r5, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf976f7f4 │ │ │ │ - bllt 0x13d7908 │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - stmdbcs r1, {r0, r1, r2, r6, r8, r9, fp, sp, pc} │ │ │ │ - ldrhi pc, [r7, #65]! @ 0x41 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ - @ instruction: 0xf41220a0 │ │ │ │ - @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r2, r4, r6, r8, r9, sl, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe253c │ │ │ │ - blge 0xe16a34 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subsvs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf956f7f4 │ │ │ │ - bllt 0xbd7948 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf946f7fa │ │ │ │ - @ instruction: 0xac089b0c │ │ │ │ - @ instruction: 0xf0412b01 │ │ │ │ - ldcvs 3, cr8, [fp, #-640]! @ 0xfffffd80 │ │ │ │ + @ instruction: 0xf7fdf98f │ │ │ │ + bcs 0x10858c │ │ │ │ + blge 0x1816904 │ │ │ │ + @ instruction: 0xf0412901 │ │ │ │ + ldcvs 5, cr8, [r3, #-696]! @ 0xfffffd48 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strhi pc, [r8, -r1]! │ │ │ │ + strbhi pc, [sl, -r1] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621ab11 │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ + strtmi sl, [r1], -r9, asr #22 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf933 │ │ │ │ - bcs 0x1485bc │ │ │ │ - bichi pc, r8, #65 @ 0x41 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf7fdf96f │ │ │ │ + ldrmi fp, [r9], -r0, asr #22 │ │ │ │ + @ instruction: 0xf7faa808 │ │ │ │ + blls 0x417dc0 │ │ │ │ + blcs 0x144878 │ │ │ │ + orrshi pc, pc, #65 @ 0x41 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r1, r2, r5, r6, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r3, r4, r8, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe25bc │ │ │ │ - bge 0xffe16ab4 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbspl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + blcs 0xe2478 │ │ │ │ + blge 0xa96970 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + sbcseq pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf916f7f4 │ │ │ │ - blt 0xffbd79c8 │ │ │ │ + @ instruction: 0xf94cf7f4 │ │ │ │ + bllt 0x857884 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [fp, #-328]! @ 0xfffffeb8 │ │ │ │ + ldcvs 3, cr8, [r3, #-796]! @ 0xfffffce4 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbhi pc, [r9, #1] @ │ │ │ │ + ldrbhi pc, [ip], -r1 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621aad7 │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 q8, #1280 @ 0x00000500 │ │ │ │ + strtmi sl, [r1], -r9, lsl #22 │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vrshr.s64 d20, d13, #64 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8f9 │ │ │ │ - bcs 0x148548 │ │ │ │ - orrshi pc, r8, #65 @ 0x41 │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf7fdf92f │ │ │ │ + bcs 0x1484cc │ │ │ │ + cmpphi r1, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r2, r4, r5, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r3, r4, r5, r7, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe2630 │ │ │ │ - bge 0xfef96b28 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorcs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + blcs 0xe24ec │ │ │ │ + bge 0xffc169e4 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + addsvc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8dcf7f4 │ │ │ │ - blt 0xfed57a3c │ │ │ │ + @ instruction: 0xf912f7f4 │ │ │ │ + blt 0xff9d78f8 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [fp, #-56]! @ 0xffffffc8 │ │ │ │ + ldcvs 3, cr8, [r3, #-604]! @ 0xfffffda4 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbhi pc, [pc, #1] @ 0xd9a5d @ │ │ │ │ + strthi pc, [fp], -r1 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621aa9d │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vmlal.s q11, d16, d1[1] │ │ │ │ + strtmi sl, [r1], -pc, asr #21 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8bf │ │ │ │ - bcs 0x1484d4 │ │ │ │ - movwhi pc, #20545 @ 0x5041 @ │ │ │ │ - @ instruction: 0xf8d36d3b │ │ │ │ + @ instruction: 0xf7fdf8f5 │ │ │ │ + bcs 0x148458 │ │ │ │ + movwhi pc, #53313 @ 0xd041 @ │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r6, r7, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe26a4 │ │ │ │ - bge 0xfe116b9c │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbcc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8a2f7f4 │ │ │ │ - blt 0x1ed7ab0 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - addpl pc, r1, #68, 12 @ 0x4400000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf898f7f4 │ │ │ │ - blt 0x1c57ac4 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsceq pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf88ef7f4 │ │ │ │ - blt 0x19d7ad8 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorsmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + blcs 0xe2560 │ │ │ │ + bge 0xfed96a58 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rscpl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf884f7f4 │ │ │ │ - blt 0x1757aec │ │ │ │ - bicvc pc, r0, pc, asr #8 │ │ │ │ - smlabteq r1, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - vrhadd.s8 d8, d17, d15 │ │ │ │ - orrcs r8, r0, lr, asr r4 │ │ │ │ + @ instruction: 0xf8d8f7f4 │ │ │ │ + blt 0xfeb5796c │ │ │ │ + @ instruction: 0xf0412a01 │ │ │ │ + ldcvs 3, cr8, [r3, #-16]! │ │ │ │ + ldrdcs pc, [r0], r3 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + ldrbhi pc, [r1, #-1]! @ │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43d2b00 │ │ │ │ + @ instruction: 0x4621aa95 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vsubl.s8 q9, d16, d5 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf8bb │ │ │ │ + strtmi fp, [r1], -ip, lsl #21 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vsubl.s8 q10, d16, d17 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf8b1 │ │ │ │ + strtmi fp, [r1], -r2, lsl #21 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vsubl.s8 q8, d0, d1 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf8a7 │ │ │ │ + @ instruction: 0x4621ba78 │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf89d │ │ │ │ + vst1.16 {d27-d28}, [pc :128], lr │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + msrhi SPSR_fx, r2 │ │ │ │ + ldrbhi pc, [r7], #-513 @ 0xfffffdff @ │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + strhi pc, [r0, r1]! │ │ │ │ + orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.32 {d24}, [pc :256], r3 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - strhi pc, [sp, r1] │ │ │ │ - svccc 0x0080f5b2 │ │ │ │ - bge 0x1696d20 │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf94ef7fa │ │ │ │ - blls 0x24036c │ │ │ │ + @ instruction: 0xf5b2877b │ │ │ │ + @ instruction: 0xf47d3f80 │ │ │ │ + stmdage r8, {r1, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + @ instruction: 0xf966f7fa │ │ │ │ + blls 0x240260 │ │ │ │ @ instruction: 0xf0022a01 │ │ │ │ - bcs 0x17ae48 │ │ │ │ - bge 0x1296d40 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcvs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + bcs 0x17ac64 │ │ │ │ + bge 0x17d6c34 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rscpl pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f49305 │ │ │ │ - blls 0x257dfc │ │ │ │ + blls 0x257d58 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf7fdaaf0 │ │ │ │ - @ instruction: 0xf5b2ba37 │ │ │ │ + @ instruction: 0xf7fdab03 │ │ │ │ + @ instruction: 0xf5b2ba4c │ │ │ │ @ instruction: 0xf0023f81 │ │ │ │ - vhadd.s8 d8, d17, d2 │ │ │ │ + vhadd.s8 q4, , │ │ │ │ vst2.8 {d24-d27}, [pc :64], r7 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - addshi pc, r2, r2 │ │ │ │ + rsbshi pc, r5, r2 │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, lr, ror r0 │ │ │ │ + orrcs r8, r0, r2, rrx │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - @ instruction: 0x4619aa1d │ │ │ │ + @ instruction: 0x4619aa32 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf916f7fa │ │ │ │ - eorscs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blt 0xff0d7bac │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorcs pc, r1, #68, 12 @ 0x4400000 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + @ instruction: 0xf640f92f │ │ │ │ + vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7fd020a │ │ │ │ + @ instruction: 0x4621bad3 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf835 │ │ │ │ + stmdbcs r1, {r1, r2, r9, fp, ip, sp, pc} │ │ │ │ + rsbshi pc, pc, #65 @ 0x41 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + @ instruction: 0xf0016f70 │ │ │ │ + ldmdavs fp, {r0, r1, r2, r4, r6, r8, sl, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe26e0 │ │ │ │ + ldmibge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + subscc pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf81af7f4 │ │ │ │ - stmiblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - @ instruction: 0xf0412901 │ │ │ │ - ldcvs 2, cr8, [fp, #-504]! @ 0xfffffe08 │ │ │ │ - ldrdcs pc, [r0], r3 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [pc, #-1] @ 0xd9bdf @ │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - svclt 0x00140f70 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621a9db │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vmvn.i32 d20, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f3020d │ │ │ │ - @ instruction: 0xf7fdfffd │ │ │ │ - @ instruction: 0x4621b9d2 │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ - @ instruction: 0xf7f3020d │ │ │ │ - @ instruction: 0xf7fdfff3 │ │ │ │ - strtmi fp, [r1], -r8, asr #19 │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vmvn.i32 d23, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf7f3020d │ │ │ │ - @ instruction: 0xf7fdffe9 │ │ │ │ - @ instruction: 0xf2c0b9be │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - strhi pc, [r5], r1 │ │ │ │ - cmnphi r9, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ - orrvc pc, r0, pc, asr #8 │ │ │ │ + @ instruction: 0xf818f7f4 │ │ │ │ + stmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + addcs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf80ef7f4 │ │ │ │ + ldmiblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + subsvs pc, r1, #68, 12 @ 0x4400000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf804f7f4 │ │ │ │ + ldmiblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc], r4 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + vmin.s8 q4, , q13 │ │ │ │ + vst2.16 {d24-d27}, [pc :256], r6 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ tstphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - ldmibge sl!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - bls 0x3d7f40 │ │ │ │ - bcs 0x18088c │ │ │ │ - stmibge lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + bicvc pc, r0, pc, asr #8 │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf002428a │ │ │ │ + strdcs r8, [r0, r9] │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47d428a │ │ │ │ + @ instruction: 0x4619a9d0 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + bls 0x3d7e98 │ │ │ │ + bcs 0x18077c │ │ │ │ + stmibge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rscsvs pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf810f7f4 │ │ │ │ + @ instruction: 0xf82cf7f4 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x1756e88 │ │ │ │ - stmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bge 0x1c96d78 │ │ │ │ + ldmiblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vand q4, , │ │ │ │ - vst1.32 {d24-d27}, [pc :256], r8 │ │ │ │ + vrhadd.s8 q4, , │ │ │ │ + vst1.32 {d24-d27}, [pc :256], r9 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - rsbhi pc, r5, r2 │ │ │ │ + subhi pc, r6, r2 │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, r9, lsr r0 │ │ │ │ + orrcs r8, r0, fp, lsl r0 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - stmdage r8, {r0, r2, r7, r8, fp, sp, pc} │ │ │ │ + stmdage r8, {r2, r3, r4, r7, r8, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7fa8030 │ │ │ │ - @ instruction: 0xf897f87d │ │ │ │ - blls 0x222030 │ │ │ │ - svceq 0x0001f012 │ │ │ │ - ldmdbge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x14051c │ │ │ │ - @ instruction: 0x83b3f002 │ │ │ │ - @ instruction: 0xf47d2a02 │ │ │ │ - strtmi sl, [r1], -pc, ror #18 │ │ │ │ - @ instruction: 0xf6454638 │ │ │ │ - vmlal.s q10, d16, d1[7] │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xffd0f7f3 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x756f08 │ │ │ │ - stmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - sbcvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + @ instruction: 0xf898f7fa │ │ │ │ + smullscs pc, r3, r6, r8 @ │ │ │ │ + @ instruction: 0xf0129b05 │ │ │ │ + @ instruction: 0xf43d0f01 │ │ │ │ + bls 0x3c4214 │ │ │ │ + @ instruction: 0xf0022a01 │ │ │ │ + bcs 0x17a9e4 │ │ │ │ + stmibge r7, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + andmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff6af7f3 │ │ │ │ - ldmdblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - vmul.i8 d26, d10, d27 │ │ │ │ - vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ - vcge.s8 d16, d10, d19 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ - eorcc pc, ip, r3, asr r8 @ │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x1797d34 │ │ │ │ - stmdblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbne pc, [r0], #135 @ 0x87 @ │ │ │ │ - svclt 0x00142a02 │ │ │ │ - mvnscc pc, #79 @ 0x4f │ │ │ │ - ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf57d0649 │ │ │ │ - movwls sl, #6431 @ 0x191f │ │ │ │ - ldcvs 2, cr15, [r4], {74} @ 0x4a │ │ │ │ - ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ - bicvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf85c3022 │ │ │ │ - @ instruction: 0xf04f2022 │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ - @ instruction: 0xf7f9c000 │ │ │ │ - @ instruction: 0xf7fdf981 │ │ │ │ - bcs 0x1081c0 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - msrmi SPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addeq lr, r1, #3072 @ 0xc00 │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - teqpcs r4, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0xfff17d9a │ │ │ │ - ldmlt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - vtst.8 q13, q13, │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x19aa94 │ │ │ │ - movwcs r0, #641 @ 0x281 │ │ │ │ - @ instruction: 0xf8d2a908 │ │ │ │ - @ instruction: 0xf7f922e4 │ │ │ │ - @ instruction: 0xf7fdfa17 │ │ │ │ + @ instruction: 0xf7f39305 │ │ │ │ + blls 0x259bb0 │ │ │ │ + @ instruction: 0xf47d2800 │ │ │ │ + @ instruction: 0xf7fdaa2f │ │ │ │ + @ instruction: 0x4621b978 │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ + @ instruction: 0xf7f3020d │ │ │ │ + @ instruction: 0xf7fdff87 │ │ │ │ bcs 0x10817c │ │ │ │ - stmiage r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bicvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcvc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa03 │ │ │ │ - bcs 0x108154 │ │ │ │ - ldmge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - cmnpvs r4, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + ldmdbge r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + teqppl r4, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subvc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + addvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdf9ef │ │ │ │ - @ instruction: 0xf8d7b8c0 │ │ │ │ - bcs 0x166170 │ │ │ │ + @ instruction: 0xf7fdfa77 │ │ │ │ + @ instruction: 0xf8d6b944 │ │ │ │ + bcs 0x15df88 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ - @ instruction: 0xf04f3cff │ │ │ │ - ldrtmi r0, [r8], -r2, lsl #24 │ │ │ │ - @ instruction: 0xf57d065e │ │ │ │ - stmib sp, {r0, r1, r4, r5, r7, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf24acc00 │ │ │ │ - vqdmlal.s q11, d16, d0[1] │ │ │ │ - vcge.s8 d16, d10, d19 │ │ │ │ - @ instruction: 0xf2c06c94 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, sl, fp} │ │ │ │ + movwcs r3, #9215 @ 0x23ff │ │ │ │ + @ instruction: 0x06494630 │ │ │ │ + ldmdbge r8!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + vcgt.s8 d25, d10, d1 │ │ │ │ + vmov.i32 , #1279 @ 0x000004ff │ │ │ │ + vfma.f32 d16, d10, d19 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r8, r9} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ - @ instruction: 0xf918f7f9 │ │ │ │ - stmialt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - ldrtmi r2, [r8], -r2, lsl #20 │ │ │ │ - @ instruction: 0xf04fbf14 │ │ │ │ - @ instruction: 0xf04f3cff │ │ │ │ - ldrbeq r0, [pc], -r2, lsl #24 │ │ │ │ - ldmge r4, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xcc00e9cd │ │ │ │ - stclmi 2, cr15, [r0], #-296 @ 0xfffffed8 │ │ │ │ - ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ - cmnpvs r4, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vstmiaeq r2, {d14-d19} │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf8dc3022 │ │ │ │ - @ instruction: 0xf7f92234 │ │ │ │ - @ instruction: 0xf7fdf8f7 │ │ │ │ - bcs 0x1080ac │ │ │ │ - ldmdage ip!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - msrmi SPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf99ef7f9 │ │ │ │ + stmdblt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + vmul.i8 d26, d10, d15 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x19a960 │ │ │ │ + movwcs r0, #641 @ 0x281 │ │ │ │ + @ instruction: 0xf8d2a908 │ │ │ │ + @ instruction: 0xf7f92334 │ │ │ │ + @ instruction: 0xf7fdfc15 │ │ │ │ + bcs 0x1080f0 │ │ │ │ + stmdbge lr, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + msrcc CPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ - msrcs SPSR_s, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf99ef7f9 │ │ │ │ - stmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + rsccs pc, r4, #13762560 @ 0xd20000 │ │ │ │ + blx 0xe17ca8 │ │ │ │ + stmdblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vadd.i8 q13, q5, │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ + vtst.8 q13, q13, │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vrshr.s64 d23, d4, #64 │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x1797ed6 │ │ │ │ - ldmdalt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x917cd0 │ │ │ │ + stmialt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vtst.8 q13, q5, │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ + vadd.i8 q13, q13, │ │ │ │ + vbic.i32 d21, #1024 @ 0x00000400 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vrshr.s64 d23, d4, #64 │ │ │ │ + vsubl.s8 q11, d0, d4 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x1297efe │ │ │ │ - stmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrsbne pc, [r0], #135 @ 0x87 @ │ │ │ │ - svclt 0x00142a02 │ │ │ │ - mvnscc pc, #79 @ 0x4f │ │ │ │ - ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf57d064c │ │ │ │ - movwls sl, #6203 @ 0x183b │ │ │ │ - ldcvs 2, cr15, [r4], {74} @ 0x4a │ │ │ │ - ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ - cmnpvs r4, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + blx 0x417cf8 │ │ │ │ + ldmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + ldrtmi r2, [r0], -r2, lsl #20 │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + @ instruction: 0xf04f3cff │ │ │ │ + ldrbeq r0, [lr], -r2, lsl #24 │ │ │ │ + stmiage ip, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xcc00e9cd │ │ │ │ + orrpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + mrrcpl 2, 4, pc, r4, cr10 @ │ │ │ │ + ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf85c3022 │ │ │ │ - @ instruction: 0xf04f2022 │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ - @ instruction: 0xf7f9c000 │ │ │ │ - @ instruction: 0xf7fdf89d │ │ │ │ - bcs 0x107ff8 │ │ │ │ - stmdage r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - mvnsvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0xf7f92022 │ │ │ │ + @ instruction: 0xf7fdf935 │ │ │ │ + @ instruction: 0xf8d6b8ba │ │ │ │ + bcs 0x16609c │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + @ instruction: 0xf04f3cff │ │ │ │ + ldrtmi r0, [r0], -r2, lsl #24 │ │ │ │ + @ instruction: 0xf57d065d │ │ │ │ + stmib sp, {r0, r2, r3, r5, r7, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf24acc00 │ │ │ │ + vmull.s8 , d0, d16 │ │ │ │ + vfma.f32 d16, d10, d19 │ │ │ │ + vbic.i32 d21, #1024 @ 0x00000400 │ │ │ │ + bl 0x3daa50 │ │ │ │ + stmdbge r8, {r1, r7, sl, fp} │ │ │ │ + eorcc pc, r2, r3, asr r8 @ │ │ │ │ + eorscs pc, r4, #220, 16 @ 0xdc0000 │ │ │ │ + @ instruction: 0xf914f7f9 │ │ │ │ + ldmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + vtst.8 d26, d26, d5 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x19aa74 │ │ │ │ + movwcs r0, #641 @ 0x281 │ │ │ │ + @ instruction: 0xf8d2a908 │ │ │ │ + @ instruction: 0xf7f92364 │ │ │ │ + @ instruction: 0xf7fdf9bb │ │ │ │ + bcs 0x107fdc │ │ │ │ + stmge r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + mvnpl pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + subsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa1d │ │ │ │ - bcs 0x107fd0 │ │ │ │ - stmdage lr, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - msrmi SPSR_, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0xf7fdfb77 │ │ │ │ + bcs 0x107fb4 │ │ │ │ + ldmdage r0!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + orrspl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - rsbsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + subsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xf8d3a908 │ │ │ │ - @ instruction: 0xf8523294 │ │ │ │ + @ instruction: 0xf853a908 │ │ │ │ + @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fcfa07 │ │ │ │ - strdcs fp, [r0, #-252] @ 0xffffff04 │ │ │ │ - teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47c428a │ │ │ │ - ldcvs 15, cr10, [sl, #-980]! @ 0xfffffc2c │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ - @ instruction: 0xf4122100 │ │ │ │ - @ instruction: 0xf43c6f70 │ │ │ │ - stmdbge r8, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - rscvc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ - andeq pc, ip, #192, 4 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - mcr2 7, 0, pc, cr8, cr3, {7} @ │ │ │ │ - svclt 0x00ddf7fc │ │ │ │ + @ instruction: 0xf7fdfb63 │ │ │ │ + @ instruction: 0xf8d6b860 │ │ │ │ + bcs 0x15e150 │ │ │ │ + @ instruction: 0xf04fbf14 │ │ │ │ + movwcs r3, #9215 @ 0x23ff │ │ │ │ + @ instruction: 0x06494630 │ │ │ │ + ldmdage r4, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + vcgt.s8 d25, d10, d1 │ │ │ │ + vmov.i32 , #1279 @ 0x000004ff │ │ │ │ + vfma.f32 d16, d10, d19 │ │ │ │ + vbic.i32 d21, #1024 @ 0x00000400 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r8, r9} │ │ │ │ + eorcc pc, r2, r3, asr r8 @ │ │ │ │ + eorcs pc, r2, ip, asr r8 @ │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8baf7f9 │ │ │ │ + ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + vtst.8 d26, d10, d27 │ │ │ │ + vrsra.s64 d21, d20, #64 │ │ │ │ + vcge.s8 d16, d10, d19 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + blx 0xf97e54 │ │ │ │ + stmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + vadd.i8 d26, d10, d23 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x19ab50 │ │ │ │ + vcgt.s8 d16, d26, d12 │ │ │ │ + vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ + addscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ + eorcs pc, ip, r2, asr r8 @ │ │ │ │ + blx 0xa17e80 │ │ │ │ + ldmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #48, 2 │ │ │ │ + stmdage lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ + ldrdcs pc, [r0, -r2] │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + stmdage r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf64da908 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ + strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ + @ instruction: 0xec08e9cd │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + movwls r9, #41995 @ 0xa40b │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + mcr2 7, 1, pc, cr4, cr3, {7} @ │ │ │ │ + svclt 0x00f5f7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - @ instruction: 0xf013afd5 │ │ │ │ + @ instruction: 0xf013afed │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r4, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - stc2 7, cr15, [r2, #-992] @ 0xfffffc20 │ │ │ │ - svclt 0x00b7f7fc │ │ │ │ + ldc2 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ + svclt 0x00cff7fc │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ - svcge 0x00b2f47c │ │ │ │ + svcge 0x00caf47c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -206657,234 +206588,233 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfe63 │ │ │ │ - @ instruction: 0xf44fbf8e │ │ │ │ + @ instruction: 0xf7fcfe7f │ │ │ │ + @ instruction: 0xf44fbfa6 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - svcge 0x0086f47c │ │ │ │ + svcge 0x009ef47c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14044dc │ │ │ │ + b 0x14043cc │ │ │ │ @ instruction: 0xf6400c02 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfe39 │ │ │ │ - @ instruction: 0xf1b2bf64 │ │ │ │ + @ instruction: 0xf7fcfe55 │ │ │ │ + @ instruction: 0xf1b2bf7c │ │ │ │ @ instruction: 0xf47c7f80 │ │ │ │ - ldmdaeq r9, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a538 │ │ │ │ + b 0x111a428 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161b08 │ │ │ │ + b 0x11619f8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ eorscc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 0, pc, cr0, cr3, {7} │ │ │ │ - svclt 0x003bf7fc │ │ │ │ - rscspl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + mcr2 7, 1, pc, cr12, cr3, {7} @ │ │ │ │ + svclt 0x0053f7fc │ │ │ │ + andspl pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ - svclt 0x0033f7fc │ │ │ │ - adcspl pc, r9, #64, 12 @ 0x4000000 │ │ │ │ + ldc2l 7, cr15, [sl, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x004bf7fc │ │ │ │ + rscmi pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ - svclt 0x002bf7fc │ │ │ │ + ldc2l 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x0043f7fc │ │ │ │ rsceq pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - stc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ - svclt 0x0023f7fc │ │ │ │ + stc2l 7, cr15, [sl, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x003bf7fc │ │ │ │ subvc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - stc2l 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ - svclt 0x001bf7fc │ │ │ │ + stc2l 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x0033f7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - @ instruction: 0xf013af13 │ │ │ │ + @ instruction: 0xf013af2b │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcfc41 │ │ │ │ - @ instruction: 0xf44fbef6 │ │ │ │ + @ instruction: 0xf7fcfc5d │ │ │ │ + @ instruction: 0xf44fbf0e │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - mcrge 4, 7, pc, cr14, cr12, {3} @ │ │ │ │ + svcge 0x0006f47c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x140460c │ │ │ │ + b 0x14044fc │ │ │ │ @ instruction: 0xf6400c02 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfda1 │ │ │ │ - ldceq 14, cr11, [sl], {204} @ 0xcc │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf7fcfdbd │ │ │ │ + b 0x14c9c94 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e04 │ │ │ │ - b 0x13da66c │ │ │ │ - @ instruction: 0xf1ce0c01 │ │ │ │ - @ instruction: 0xf0130e20 │ │ │ │ + cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ - stmib sp, {r0, r1, r2, r9, pc}^ │ │ │ │ + stmib sp, {r9, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - msrpl CPSR_fsc, #536870916 @ 0x20000004 │ │ │ │ + cmppmi r5, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ rsbmi pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x149824e │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr15, cr12, {7} │ │ │ │ + blx 0x1b9813e │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr7, cr12, {7} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14046ac │ │ │ │ + b 0x140459c │ │ │ │ @ instruction: 0xf2410c02 │ │ │ │ vmov.i32 q9, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfd51 │ │ │ │ - ldceq 14, cr11, [sl], {124} @ 0x7c │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ + @ instruction: 0xf7fcfd6d │ │ │ │ + ldmdaeq r9, {r2, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + streq pc, [pc], #-3 @ 0xda1a8 │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + @ instruction: 0x43210110 │ │ │ │ + cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ + strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ andseq pc, r0, #2 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ - ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + tstls r8, r2, lsr #6 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - tsteq lr, r1, asr #20 │ │ │ │ - cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ - @ instruction: 0xf6419108 │ │ │ │ - vrsra.s64 d17, d29, #64 │ │ │ │ - @ instruction: 0xf1ce030d │ │ │ │ - stmdbge r8, {r5, r9, sl, fp} │ │ │ │ - eorshi pc, r2, #65 @ 0x41 │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - sbccs pc, sp, #-268435452 @ 0xf0000004 │ │ │ │ - andeq pc, r9, #192, 4 │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1182ea │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr1, cr12, {7} │ │ │ │ - @ instruction: 0xf57c02d9 │ │ │ │ - ldmdaeq r9, {r0, r2, r3, r6, r9, sl, fp, sp, pc}^ │ │ │ │ - stceq 0, cr15, [pc], {3} │ │ │ │ - @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a75c │ │ │ │ - @ instruction: 0xf002010c │ │ │ │ - vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - vmull.u8 , d3, d3 │ │ │ │ - b 0x1161d2c │ │ │ │ - vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ - stmdbge r8, {r3, r9, ip} │ │ │ │ - eorcc pc, r1, #-268435452 @ 0xf0000004 │ │ │ │ - andeq pc, ip, #192, 4 │ │ │ │ - tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - movw lr, #43469 @ 0xa9cd │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9f0f7fc │ │ │ │ - mcrlt 7, 1, pc, cr9, cr12, {7} @ │ │ │ │ + cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ + mvneq pc, #68157440 @ 0x4100000 │ │ │ │ + movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ + @ instruction: 0xf041a908 │ │ │ │ + stmib sp, {r2, r3, r5, r9, pc}^ │ │ │ │ + vshl.s8 d18, d9, d15 │ │ │ │ + vmlal.s q9, d16, d1[3] │ │ │ │ + @ instruction: 0xf04f0209 │ │ │ │ + @ instruction: 0xf8cd0c03 │ │ │ │ + @ instruction: 0xf8cde02c │ │ │ │ + @ instruction: 0xf7f9c030 │ │ │ │ + @ instruction: 0xf7fcfb1d │ │ │ │ + sbcseq fp, r9, #1696 @ 0x6a0 │ │ │ │ + mcrge 5, 3, pc, cr6, cr12, {3} @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ + stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vmlal.s q10, d0, d1[7] │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0320 │ │ │ │ - stmib sp, {r1, sl, fp}^ │ │ │ │ + vmla.i8 d26, d15, d8 │ │ │ │ + vmlal.s q9, d0, d1[2] │ │ │ │ + @ instruction: 0xf1cc020c │ │ │ │ + @ instruction: 0xf04f0310 │ │ │ │ + stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfcd9 │ │ │ │ - ldceq 14, cr11, [sl], {4} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ - ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7fcc030 │ │ │ │ + @ instruction: 0xf7fcfa09 │ │ │ │ + ldmdaeq r9, {r1, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + @ instruction: 0xf0010c9a │ │ │ │ + b 0x111a694 │ │ │ │ + @ instruction: 0xf002010c │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + vmull.u8 , d3, d3 │ │ │ │ + b 0x1161c64 │ │ │ │ + vsubl.u8 q8, d3, d12 │ │ │ │ + stmib sp, {r2, sl, fp, lr}^ │ │ │ │ + stmdbge r8, {r3, r9, ip} │ │ │ │ + rsbmi pc, sp, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + movw lr, #43469 @ 0xa9cd │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + ldc2l 7, cr15, [r6], #972 @ 0x3cc │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr13, cr12, {7} │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + ldceq 4, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - tsteq lr, r1, asr #20 │ │ │ │ - cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ - @ instruction: 0xf6419108 │ │ │ │ - vsubw.s8 q9, q8, d29 │ │ │ │ - @ instruction: 0xf1ce030d │ │ │ │ - stmdbge r8, {r5, r9, sl, fp} │ │ │ │ - msrhi CPSR_fs, r1, asr #32 │ │ │ │ + vsubw.u8 q10, , d17 │ │ │ │ + vmull.p8 q10, d3, d4 │ │ │ │ + @ instruction: 0xf0023403 │ │ │ │ + @ instruction: 0x43220210 │ │ │ │ + @ instruction: 0xf0139108 │ │ │ │ + @ instruction: 0xf1ce0440 │ │ │ │ + @ instruction: 0xf6410e20 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + stmdbge r8, {r0, r2, r3, r8, r9} │ │ │ │ + msrhi CPSR_sxc, r1, asr #32 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ sbccs pc, sp, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe3183d8 │ │ │ │ - ldcllt 7, cr15, [r9, #1008] @ 0x3f0 │ │ │ │ + blx 0xfea982c4 │ │ │ │ + ldcllt 7, cr15, [r3, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -206894,191 +206824,192 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfc89 │ │ │ │ - ldmdaeq r9, {r2, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfca7 │ │ │ │ + ldmdaeq r9, {r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a890 │ │ │ │ + b 0x111a77c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161e60 │ │ │ │ + b 0x1161d4c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ andspl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r4], #-972 @ 0xfffffc34 │ │ │ │ - stclt 7, cr15, [pc, #1008] @ 0xda87c │ │ │ │ + stc2 7, cr15, [r2], {243} @ 0xf3 │ │ │ │ + stclt 7, cr15, [r9, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02d8 │ │ │ │ - ldmdaeq r9, {r0, r1, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r2, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a8e0 │ │ │ │ + b 0x111a7cc │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - ldrtmi r3, [r8], -r3, lsl #24 │ │ │ │ + ldrtmi r3, [r0], -r3, lsl #24 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ @ instruction: 0xf1cc1e80 │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf92d │ │ │ │ - sbcseq fp, ip, #6528 @ 0x1980 │ │ │ │ - stclge 5, cr15, [r2, #-496]! @ 0xfffffe10 │ │ │ │ + @ instruction: 0xf7fcf947 │ │ │ │ + sbcseq fp, ip, #128, 26 @ 0x2000 │ │ │ │ + ldclge 5, cr15, [ip, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ + vmlal.s q8, d16, d1[6] │ │ │ │ @ instruction: 0xf1cc020c │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf905 │ │ │ │ - ldmdaeq r9, {r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf91f │ │ │ │ + ldmdaeq r9, {r3, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a97c │ │ │ │ + b 0x111a868 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161f4c │ │ │ │ + b 0x1161e38 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - rsbscs pc, r1, #-268435452 @ 0xf0000004 │ │ │ │ + addsne pc, r9, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8e0f7fc │ │ │ │ - ldclt 7, cr15, [r9, #-1008] @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf8faf7fc │ │ │ │ + ldclt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf1cc020c │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf8bb │ │ │ │ - ldcvs 12, cr11, [sl, #-976]! @ 0xfffffc30 │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf7fcf8d5 │ │ │ │ + ldcvs 13, cr11, [r2, #-56]! @ 0xffffffc8 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf4122100 │ │ │ │ + @ instruction: 0xf43c4f70 │ │ │ │ + stmdbge r8, {r0, r2, r8, sl, fp, sp, pc} │ │ │ │ + rscvc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + andeq pc, ip, #192, 4 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f3c030 │ │ │ │ + @ instruction: 0xf7fcfb23 │ │ │ │ + ldcvs 12, cr11, [r2, #-976]! @ 0xfffffc30 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4122100 │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ stmdbge r8, {r0, r1, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ - adcseq pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + addsvc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - blx 0x2985be │ │ │ │ - ldcllt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ - @ instruction: 0x46386d3a │ │ │ │ - ldrdcs pc, [r0, -r2] │ │ │ │ - svcmi 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r2], {60} @ 0x3c │ │ │ │ - vmla.i8 d26, d14, d8 │ │ │ │ - vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ - strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - movwgt lr, #35277 @ 0x89cd │ │ │ │ - strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfaed │ │ │ │ - ldmdaeq sl, {r1, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f3c030 │ │ │ │ + @ instruction: 0xf7fcfb09 │ │ │ │ + ldmdaeq sl, {r1, r3, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13ede54 │ │ │ │ + b 0x13edd44 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vraddhn.i16 d16, , q8 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3586 @ 0xfffff1fe │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - blx 0x1d9863a │ │ │ │ - ldclt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ + blx 0xfe49852a │ │ │ │ + ldclt 7, cr15, [r5], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vmlal.s q9, d16, d1[2] │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1cc020c │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf83f │ │ │ │ - b 0x14c989c │ │ │ │ + @ instruction: 0xf7fcf857 │ │ │ │ + b 0x14c97ec │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149af00 │ │ │ │ + b 0x149adf0 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145df0c │ │ │ │ + b 0x145ddfc │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ rsbvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0xb986ca │ │ │ │ - mrrclt 7, 15, pc, r5, cr12 @ │ │ │ │ + blx 0x12985ba │ │ │ │ + stcllt 7, cr15, [sp], #-1008 @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207088,105 +207019,105 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfb05 │ │ │ │ - ldmdaeq r9, {r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfb21 │ │ │ │ + ldmdaeq r9, {r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111ab98 │ │ │ │ + b 0x111aa88 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1162168 │ │ │ │ + b 0x1162058 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbscc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff91875c │ │ │ │ - stclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ + blx 0x1864c │ │ │ │ + stclt 7, cr15, [r3], #-1008 @ 0xfffffc10 │ │ │ │ @ instruction: 0xf57c02da │ │ │ │ - ldmdaeq r9, {r0, r1, r2, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r3, r4, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111abe8 │ │ │ │ + b 0x111aad8 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11621b8 │ │ │ │ + b 0x11620a8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - rsbscc pc, r9, #-268435452 @ 0xf0000004 │ │ │ │ + adccs pc, r1, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffaaf7fb │ │ │ │ - bllt 0xff9d87d4 │ │ │ │ + @ instruction: 0xffc2f7fb │ │ │ │ + bllt 0xfffd86c4 │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1404c24 │ │ │ │ + b 0x1404b14 │ │ │ │ @ instruction: 0xf2410c02 │ │ │ │ vrshr.s64 d18, d25, #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfa95 │ │ │ │ - @ instruction: 0xf013bbc0 │ │ │ │ + @ instruction: 0xf7fcfab1 │ │ │ │ + @ instruction: 0xf013bbd8 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r1, r3, r4, r5, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r4, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcf8ed │ │ │ │ - ldmdaeq r9, {r1, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf909 │ │ │ │ + ldmdaeq r9, {r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111acb4 │ │ │ │ + b 0x111aba4 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1162284 │ │ │ │ + b 0x1162174 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ andscc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1598878 │ │ │ │ - bllt 0x20588a0 │ │ │ │ + blx 0x1c98768 │ │ │ │ + bllt 0xfe658790 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207196,89 +207127,89 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfa2d │ │ │ │ - b 0x14c965c │ │ │ │ + @ instruction: 0xf7fcfa49 │ │ │ │ + b 0x14c95ac │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ @ instruction: 0xf00c010f │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - b 0x13e230c │ │ │ │ + b 0x13e21fc │ │ │ │ ldceq 12, cr0, [r9], {1} │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - b 0x113f150 │ │ │ │ + b 0x113f040 │ │ │ │ @ instruction: 0xf640010c │ │ │ │ vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r0, r3, r9, sl, fp, ip} │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ @ instruction: 0xf7f3930b │ │ │ │ - @ instruction: 0xf7fcfa09 │ │ │ │ - @ instruction: 0xf013bb34 │ │ │ │ + @ instruction: 0xf7fcfa25 │ │ │ │ + @ instruction: 0xf013bb4c │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r1, r2, r3, r5, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r6, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - @ instruction: 0xf854f7f8 │ │ │ │ - bllt 0x658970 │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14a6d94 │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + @ instruction: 0xf870f7f8 │ │ │ │ + bllt 0xc58860 │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ - cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + @ instruction: 0xf0024e03 │ │ │ │ + b 0x13db0c8 │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44560 @ 0xae10 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - strthi pc, [r2], r0, asr #32 │ │ │ │ + ldrhi pc, [fp], r0, asr #32 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vqdmlal.s , d16, d1[7] │ │ │ │ + vorr.i32 d19, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf64d030d │ │ │ │ vsubl.s8 , d0, d17 │ │ │ │ @ instruction: 0xf8cd0209 │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfef7 │ │ │ │ - b 0x14c957c │ │ │ │ + @ instruction: 0xf7fcff13 │ │ │ │ + b 0x14c94cc │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149b220 │ │ │ │ + b 0x149b110 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145e22c │ │ │ │ + b 0x145e11c │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addcs pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xf99af7f3 │ │ │ │ - blt 0xff258a10 │ │ │ │ + @ instruction: 0xf9b6f7f3 │ │ │ │ + blt 0xff858900 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207288,74 +207219,74 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf975 │ │ │ │ - ldmdaeq r9, {r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf991 │ │ │ │ + ldmdaeq r9, {r3, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111aeb8 │ │ │ │ + b 0x111ada8 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1162488 │ │ │ │ + b 0x1162378 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbmi pc, sp, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf950f7f3 │ │ │ │ - blt 0x1fd8aa4 │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14a6ec8 │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + @ instruction: 0xf96cf7f3 │ │ │ │ + blt 0xfe5d8994 │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ - cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + @ instruction: 0xf0024e02 │ │ │ │ + b 0x13db1fc │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44552 @ 0xae08 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - ldrbhi pc, [r6, #-64]! @ 0xffffffc0 @ │ │ │ │ + strbhi pc, [pc, #-64]! @ 0xda990 @ │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vbic.i32 d20, #3328 @ 0x00000d00 │ │ │ │ + vqdmlal.s , d0, d1[5] │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vsubl.s8 q9, d16, d29 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfe5d │ │ │ │ - b 0x14c9448 │ │ │ │ + @ instruction: 0xf7fcfe79 │ │ │ │ + b 0x14c9398 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149b354 │ │ │ │ + b 0x149b244 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145e360 │ │ │ │ + b 0x145e250 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addcs pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xf900f7f3 │ │ │ │ - blt 0xbd8b44 │ │ │ │ + @ instruction: 0xf91cf7f3 │ │ │ │ + blt 0x11d8a34 │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ @ instruction: 0xf00c910c │ │ │ │ ldceq 12, cr0, [r9], {16} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ @@ -207364,16 +207295,16 @@ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ sbccc pc, r5, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stcmi 3, cr15, [r2], {195} @ 0xc3 │ │ │ │ @ instruction: 0x1e09e9cd │ │ │ │ @ instruction: 0xf1cca908 │ │ │ │ movwls r0, #45832 @ 0xb308 │ │ │ │ - @ instruction: 0xf8dcf7f3 │ │ │ │ - blt 0x2d8b8c │ │ │ │ + @ instruction: 0xf8f8f7f3 │ │ │ │ + blt 0x8d8a7c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207383,57 +207314,57 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 d20, d25, #64 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf8b7 │ │ │ │ - ldmdaeq r9, {r1, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8d3 │ │ │ │ + ldmdaeq r9, {r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111b034 │ │ │ │ + b 0x111af24 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1162604 │ │ │ │ + b 0x11624f4 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbmi pc, sp, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf892f7f3 │ │ │ │ - ldmiblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8aef7f3 │ │ │ │ + ldmiblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15b874 │ │ │ │ + blcs 0x15b764 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmdaeq r9, {r0, r2, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111b090 │ │ │ │ + b 0x111af80 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1162660 │ │ │ │ + b 0x1162550 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ adcsmi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf864f7f3 │ │ │ │ - stmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf880f7f3 │ │ │ │ + stmiblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207443,52 +207374,52 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf83f │ │ │ │ - ldmdaeq sl, {r1, r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf85b │ │ │ │ + ldmdaeq sl, {r1, r7, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13ee500 │ │ │ │ + b 0x13ee3f0 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmov.i32 d16, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3585 @ 0xfffff1ff │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf81af7f3 │ │ │ │ - stmdblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf836f7f3 │ │ │ │ + ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149b164 │ │ │ │ + b 0x149b054 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x13ff55c │ │ │ │ + b 0x13ff44c │ │ │ │ @ instruction: 0xf2410c01 │ │ │ │ vrshr.s64 d18, d25, #64 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ - @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fcfff7 │ │ │ │ - ldmdaeq sl, {r1, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7f3930c │ │ │ │ + @ instruction: 0xf7fcf813 │ │ │ │ + ldmdaeq sl, {r1, r3, r4, r5, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ @@ -207496,31 +207427,31 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4303 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xffd4f7f2 │ │ │ │ - ldmlt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xfff0f7f2 │ │ │ │ + ldmdblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ - ldmge sl!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ @ instruction: 0xf001020f │ │ │ │ @ instruction: 0xf8cd0110 │ │ │ │ tstmi r1, #40 @ 0x28 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0024c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ movwcs sl, #6408 @ 0x1908 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ - mcr2 7, 1, pc, cr0, cr7, {7} @ │ │ │ │ - stmialt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 1, pc, cr12, cr7, {7} │ │ │ │ + ldmlt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207530,1768 +207461,1742 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f2c030 │ │ │ │ - @ instruction: 0xf7fcff91 │ │ │ │ - b 0x14c9124 │ │ │ │ + @ instruction: 0xf7fcffad │ │ │ │ + b 0x14c9074 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149b678 │ │ │ │ + b 0x149b568 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145e684 │ │ │ │ + b 0x145e574 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ subscs pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xff6ef7f2 │ │ │ │ - ldmlt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff8af7f2 │ │ │ │ + ldmlt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14052b8 │ │ │ │ + b 0x14051a8 │ │ │ │ @ instruction: 0xf2410c02 │ │ │ │ vrshr.s64 d18, d25, #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fcff4b │ │ │ │ - ldceq 8, cr11, [sl], {118} @ 0x76 │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf7fcff67 │ │ │ │ + b 0x14c8fe8 │ │ │ │ + @ instruction: 0xf0030c53 │ │ │ │ + ldceq 1, cr0, [sl], {15} │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - vsubw.u8 q10, , d10 │ │ │ │ - @ instruction: 0xf0034e03 │ │ │ │ - b 0x13db318 │ │ │ │ - @ instruction: 0xf1ce0c01 │ │ │ │ - @ instruction: 0xf0130e10 │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf013430a │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ - stmib sp, {r1, r2, r4, r6, sl, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - teqppl r5, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + cmppmi sp, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ eorcc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 15, pc, r8, cr8 @ │ │ │ │ - stmdalt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf3c30c9a │ │ │ │ - b 0x14a732c │ │ │ │ - @ instruction: 0xf0020c53 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - movwmi r0, #44048 @ 0xac10 │ │ │ │ - cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ + ldc2l 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + stmdalt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ - cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0xf00c0c9a │ │ │ │ + vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ + @ instruction: 0xf0024e02 │ │ │ │ + b 0x13db660 │ │ │ │ + vmull.u8 q8, d3, d1 │ │ │ │ + @ instruction: 0xf1ce3103 │ │ │ │ + movwmi r0, #44552 @ 0xae08 │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - sbcshi pc, fp, #64 @ 0x40 │ │ │ │ + sbcshi pc, r4, #64 @ 0x40 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d2, d8 │ │ │ │ - vorr.i32 , #3328 @ 0x00000d00 │ │ │ │ + vsubw.s8 q10, q8, d5 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vsubl.s8 q9, d16, d29 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfc2b │ │ │ │ - ldmibvc fp, {r2, r3, r4, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfc47 │ │ │ │ + ldmibvc fp, {r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + mcrlt 7, 6, pc, cr8, cr13, {7} @ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bbc8 │ │ │ │ + blcs 0x15bab8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - strtmi fp, [r1], -r1, asr #18 │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vmov.i32 d21, #2304 @ 0x00000900 │ │ │ │ + strtmi fp, [r1], -r6, asr #18 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fcfe2b │ │ │ │ - ldcvs 8, cr11, [sl, #-0] │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf7fcfe47 │ │ │ │ + ldcvs 8, cr11, [r2, #-96]! @ 0xffffffa0 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf4122100 │ │ │ │ + @ instruction: 0xf43c6f70 │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, fp, sp, pc} │ │ │ │ + sbcvs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + andeq pc, ip, #192, 4 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f2c030 │ │ │ │ + @ instruction: 0xf7fbfe2d │ │ │ │ + ldcvs 15, cr11, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4122100 │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - addsvc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + stmdbge r8, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + eorsvs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ - movwcs ip, #776 @ 0x308 │ │ │ │ - @ instruction: 0xf8cd940b │ │ │ │ - movwls lr, #49192 @ 0xc028 │ │ │ │ - mrc2 7, 0, pc, cr2, cr2, {7} │ │ │ │ - svclt 0x00e7f7fb │ │ │ │ - @ instruction: 0x46386d3a │ │ │ │ - ldrdcs pc, [r0, -r2] │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - svcge 0x00def43b │ │ │ │ - @ instruction: 0xf64da908 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ - strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - movwgt lr, #35277 @ 0x89cd │ │ │ │ - strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fbfdf9 │ │ │ │ - ldmibvc fp, {r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf04fec08 │ │ │ │ + strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ + @ instruction: 0xf8cd930a │ │ │ │ + @ instruction: 0xf7f2c030 │ │ │ │ + @ instruction: 0xf7fbfe13 │ │ │ │ + ldmibvc fp, {r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stcllt 7, cr15, [r1], #1008 @ 0x3f0 │ │ │ │ + stcllt 7, cr15, [pc], #1008 @ 0xdb304 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bc64 │ │ │ │ + blcs 0x15bb58 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r1, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r1, r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmiblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bc88 │ │ │ │ + blcs 0x15bb7c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - strtmi fp, [r1], -r7, ror #18 │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 d18, d1, #64 │ │ │ │ + @ instruction: 0x4621b970 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vrshr.s64 d17, d17, #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdcb │ │ │ │ - strtmi fp, [r1], -r0, lsr #31 │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vmov.i32 q11, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7fbfde5 │ │ │ │ + @ instruction: 0x4621bfb6 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdc1 │ │ │ │ - qadd8mi fp, r1, r6 │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vsubl.s8 q8, d0, d9 │ │ │ │ + @ instruction: 0xf7fbfddb │ │ │ │ + strtmi fp, [r1], -ip, lsr #31 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdb7 │ │ │ │ - strtmi fp, [r1], -ip, lsl #31 │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + @ instruction: 0xf7fbfdd1 │ │ │ │ + strtmi fp, [r1], -r2, lsr #31 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfdad │ │ │ │ - strtmi fp, [r1], -r2, lsl #31 │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ + @ instruction: 0xf7fbfdc7 │ │ │ │ + qadd8mi fp, r1, r8 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vmlal.s q8, d0, d1[6] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfda3 │ │ │ │ - qsub16mi fp, r1, r8 │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vsubl.s8 q10, d16, d25 │ │ │ │ + @ instruction: 0xf7fbfdbd │ │ │ │ + strtmi fp, [r1], -lr, lsl #31 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd99 │ │ │ │ - strtmi fp, [r1], -lr, ror #30 │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7fbfdb3 │ │ │ │ + strtmi fp, [r1], -r4, lsl #31 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd8f │ │ │ │ - strtmi fp, [r1], -r4, ror #30 │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vmlal.s q10, d0, d1[0] │ │ │ │ + @ instruction: 0xf7fbfda9 │ │ │ │ + qsub16mi fp, r1, sl │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd85 │ │ │ │ - ldmibvc fp, {r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfd9f │ │ │ │ + ldmibvc fp, {r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldcllt 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ - smlabtgt r9, sp, r9, lr │ │ │ │ - andls sl, fp, #8, 18 @ 0x20000 │ │ │ │ - movwls r2, #20993 @ 0x5201 │ │ │ │ - vsubl.u8 , d3, d12 │ │ │ │ - andls r4, r8, #268435464 @ 0x10000008 │ │ │ │ - blx 0x199102 │ │ │ │ - @ instruction: 0xf47c2800 │ │ │ │ - blls 0x245168 │ │ │ │ - stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldmdalt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - andspl pc, r1, #68, 4 @ 0x40000004 │ │ │ │ + stcllt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ + stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ + movwls lr, #21001 @ 0x5209 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + vsubl.u8 q14, d3, d11 │ │ │ │ + @ instruction: 0xf8cd4c81 │ │ │ │ + @ instruction: 0xf7f8c020 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r2!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strcs r9, [r1, -r5, lsl #22] │ │ │ │ + ldmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + eorsmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [lr, #-968] @ 0xfffffc38 │ │ │ │ - svclt 0x0033f7fb │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - adcsne pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + ldc2l 7, cr15, [r8, #-968]! @ 0xfffffc38 │ │ │ │ + svclt 0x0049f7fb │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + sbcseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ - svclt 0x0029f7fb │ │ │ │ + stc2l 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ + svclt 0x003ff7fb │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bd9c │ │ │ │ + blcs 0x15bc90 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - @ instruction: 0x4621bc50 │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vrshr.s64 d23, d9, #64 │ │ │ │ + @ instruction: 0x4621bc59 │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vrshr.s64 d22, d25, #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd41 │ │ │ │ - qadd16mi fp, r1, r6 │ │ │ │ - vmin.s8 d20, d4, d24 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ + @ instruction: 0xf7fbfd5b │ │ │ │ + strtmi fp, [r1], -ip, lsr #30 │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd37 │ │ │ │ - ldmibvc fp, {r2, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfd51 │ │ │ │ + ldmibvc fp, {r1, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfe119198 │ │ │ │ + bllt 0xfe31908c │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.64 {d24}, [pc], ip │ │ │ │ + vst1.32 {d24}, [pc :64], sl │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - strthi pc, [r8], r0 │ │ │ │ + strhi pc, [r0], r0 │ │ │ │ msrvc CPSR_, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47b428a │ │ │ │ - ldrmi sl, [r9], -r5, lsl #30 │ │ │ │ + sadd16mi sl, r9, sl │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r4, #992] @ 0x3e0 │ │ │ │ - ldrbeq r9, [lr], -r5, lsl #22 │ │ │ │ - mrcge 5, 7, APSR_nzcv, cr10, cr11, {3} │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ - @ instruction: 0xf4122100 │ │ │ │ - @ instruction: 0xf43b6f70 │ │ │ │ - bls 0x3c6dc0 │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ - vmvn.i32 d16, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - blls 0x25a750 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaf9a │ │ │ │ - @ instruction: 0xf44fbee1 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - ldrthi pc, [sl], #0 @ │ │ │ │ - msrvc SPSR_, pc, asr #8 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + blls 0x25a83c │ │ │ │ + @ instruction: 0xf57b0658 │ │ │ │ + ldcvs 15, cr10, [r2, #-64]! @ 0xffffffc0 │ │ │ │ + ldrdcs pc, [r0, -r2] │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + svcge 0x0009f43b │ │ │ │ + bcs 0x181914 │ │ │ │ + svcge 0x0005f47b │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + rsbvc pc, r5, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + stc2l 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + svcge 0x00aef47b │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr7, cr11, {7} │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3.32 {d24-d26}, [pc], lr │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vst3.32 {d24-d26}, [pc :128], r3 │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - mcrge 4, 6, pc, cr12, cr11, {3} @ │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r4, #992] @ 0x3e0 │ │ │ │ - smullscs pc, r3, r7, r8 @ │ │ │ │ + ldrbthi pc, [r8], #-0 @ │ │ │ │ + msrvc CPSR_, pc, asr #8 │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47b428a │ │ │ │ + stmdage r8, {r1, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + ldc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + smullscs pc, r3, r6, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c6d54 │ │ │ │ + bls 0x3c6ca0 │ │ │ │ @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x17ba04 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr6, cr11, {3} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscsvs pc, r1, #72351744 @ 0x4500000 │ │ │ │ + bcs 0x17b824 │ │ │ │ + mcrge 4, 6, pc, cr13, cr11, {3} @ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + andsvs pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a6dc │ │ │ │ + blls 0x25a63c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaf60 │ │ │ │ - @ instruction: 0xf5b2bea7 │ │ │ │ + @ instruction: 0xf7fbaf75 │ │ │ │ + @ instruction: 0xf5b2bebe │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ - @ instruction: 0xf5b286d5 │ │ │ │ + @ instruction: 0xf5b286aa │ │ │ │ @ instruction: 0xf0007f60 │ │ │ │ - @ instruction: 0xf5b286a4 │ │ │ │ + @ instruction: 0xf5b2867a │ │ │ │ @ instruction: 0xf47b7f20 │ │ │ │ - stmdage r8, {r0, r1, r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf641fd95 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ - @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0xf44fbf3e │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - orrhi pc, r1, #0 │ │ │ │ - msrvc SPSR_, pc, asr #8 │ │ │ │ + stmdage r8, {r1, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + ldc2 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ + subpl pc, r1, #68157440 @ 0x4100000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + svclt 0x0054f7fb │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst2.16 {d24-d27}, [pc :64], r5 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vst2.16 {d24-d27}, [pc :256], r6 │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr10, cr11, {3} │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ - smullscs pc, r3, r7, r8 @ │ │ │ │ + movthi pc, #45056 @ 0xb000 @ │ │ │ │ + msrvc CPSR_, pc, asr #8 │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47b428a │ │ │ │ + stmdage r8, {r1, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + stc2 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + smullscs pc, r3, r6, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c6cb0 │ │ │ │ + bls 0x3c6c00 │ │ │ │ @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x17b714 │ │ │ │ - mcrge 4, 3, pc, cr4, cr11, {3} @ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscsne pc, r5, #1610612740 @ 0x60000004 │ │ │ │ + bcs 0x17b538 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr13, cr11, {3} │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + andsne pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a638 │ │ │ │ + blls 0x25a59c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaf0e │ │ │ │ - @ instruction: 0xf44fbe55 │ │ │ │ + @ instruction: 0xf7fbaf25 │ │ │ │ + @ instruction: 0xf44fbe6e │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - ldrbhi pc, [r6, -r0] @ │ │ │ │ + strhi pc, [r5, -r0]! │ │ │ │ msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.8 {d24}, [pc :256], r0 │ │ │ │ + vst1.8 {d24}, [pc], r0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - mcrge 4, 2, pc, cr0, cr11, {3} @ │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr9, cr11, {3} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ - blls 0x241b98 │ │ │ │ - @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x17b58c │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr0, cr11, {3} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - andcc pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a5d0 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaeda │ │ │ │ - @ instruction: 0xf5b2be21 │ │ │ │ - @ instruction: 0xf0007f20 │ │ │ │ - @ instruction: 0xf5b283b3 │ │ │ │ - @ instruction: 0xf0007f40 │ │ │ │ - @ instruction: 0xf5b28396 │ │ │ │ - @ instruction: 0xf47b7f00 │ │ │ │ - stmdage r8, {r0, r2, r4, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf641fd0f │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3da7a8 │ │ │ │ + bcs 0x141e6c │ │ │ │ + subshi pc, r5, r1 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + strtmi sl, [r1], -sl, asr #28 │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vsubl.s8 q9, d0, d17 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + ldc2 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr2, cr11, {3} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr11, cr11, {7} │ │ │ │ + svcvc 0x0020f5b2 │ │ │ │ + @ instruction: 0x83a3f000 │ │ │ │ + svcvc 0x0040f5b2 │ │ │ │ + orrhi pc, r7, #0 │ │ │ │ + svcvc 0x0000f5b2 │ │ │ │ + mcrge 4, 1, pc, cr15, cr11, {3} @ │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf641fd2d │ │ │ │ vmlal.s q10, d16, d1[7] │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0xf44fbeb8 │ │ │ │ + @ instruction: 0xf44fbed1 │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - strbhi pc, [r8, #0]! @ │ │ │ │ + strbhi pc, [r3] @ │ │ │ │ msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - @ instruction: 0xf5b285c2 │ │ │ │ + @ instruction: 0xf5b2859e │ │ │ │ @ instruction: 0xf47b3f81 │ │ │ │ - stmdage r8, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdage r8, {r1, r4, r9, sl, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3da7b8 │ │ │ │ - bcs 0x142014 │ │ │ │ - ldrhi pc, [pc, -r0]! │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r7, ror #27 │ │ │ │ - @ instruction: 0xf6454638 │ │ │ │ - vsubl.s8 q8, d16, d25 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - mcrr2 7, 15, pc, r8, cr2 @ │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr1, cr11, {3} │ │ │ │ - ldcllt 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + stc2 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ + blls 0x241b10 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x17cf2c │ │ │ │ + mcrge 4, 0, pc, cr3, cr11, {3} @ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + sbcvc pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f29305 │ │ │ │ + blls 0x25a4a8 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbaeab │ │ │ │ + @ instruction: 0xf44fbdf4 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ + ldrbhi pc, [r2], #-0 @ │ │ │ │ + msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3.16 {d24-d26}, [pc :128], sl │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vst3.8 {d24-d26}, [pc :128], r8 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - ldrthi pc, [pc], #-0 @ 0xdb444 @ │ │ │ │ - msrvc CPSR_, pc, asr #8 │ │ │ │ - smlabteq r2, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47b428a │ │ │ │ - ldrmi sl, [r9], -r3, asr #27 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r0], #992 @ 0x3e0 │ │ │ │ + ldclge 4, cr15, [pc, #492] @ 0xdb524 │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + ldc2 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf1000659 │ │ │ │ - vabd.s8 q12, q13, │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x15bd40 │ │ │ │ + @ instruction: 0xf100065d │ │ │ │ + vaba.s8 d24, d26, d23 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ + bl 0x15bc24 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f721d4 │ │ │ │ - blls 0x25aae8 │ │ │ │ + blls 0x25aa54 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbada7 │ │ │ │ - @ instruction: 0x4621be5c │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7fbadc4 │ │ │ │ + @ instruction: 0x4621be77 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfbaf │ │ │ │ - ldmibvc fp, {r2, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfbd1 │ │ │ │ + ldmibvc fp, {r1, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - svclt 0x0067f7fc │ │ │ │ - smlabtgt r9, sp, r9, lr │ │ │ │ - @ instruction: 0xf04fa908 │ │ │ │ - movwls r0, #23554 @ 0x5c02 │ │ │ │ - @ instruction: 0x2c0be9cd │ │ │ │ - sbcmi pc, r0, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf7f89208 │ │ │ │ - blls 0x25997c │ │ │ │ - @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fba9e1 │ │ │ │ - andcs fp, r0, #864 @ 0x360 │ │ │ │ - @ instruction: 0xf77c2300 │ │ │ │ - @ instruction: 0xf7fcff73 │ │ │ │ - strtmi fp, [r1], -r4, lsl #29 │ │ │ │ - @ instruction: 0xf6444638 │ │ │ │ - vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfb83 │ │ │ │ - stmib sp, {r3, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - cmpppl sp, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ - movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rscscs pc, sp, #536870916 @ 0x20000004 │ │ │ │ + svclt 0x0078f7fc │ │ │ │ + stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ + movwls lr, #21001 @ 0x5209 │ │ │ │ + stmib sp, {r1, r9, sp}^ │ │ │ │ + vsubl.u8 q14, d3, d11 │ │ │ │ + andls r4, r8, #192, 4 │ │ │ │ + @ instruction: 0xf94ef7f8 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + stmibge ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr2, cr11, {7} │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + @ instruction: 0xf802f77d │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + addsvc pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c01 │ │ │ │ - strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf950f7f8 │ │ │ │ - stcllt 7, cr15, [r1, #-1004] @ 0xfffffc14 │ │ │ │ + blx 0xfea993a2 │ │ │ │ + ldcllt 7, cr15, [r7, #-1004]! @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf641a908 │ │ │ │ - vrsra.s64 q9, , #64 │ │ │ │ + vmla.i8 d26, d2, d8 │ │ │ │ + vsubw.s8 q10, q8, d5 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vmvn.i32 d20, #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 q9, d0, d21 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf939 │ │ │ │ - ldmibvc fp, {r1, r3, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmiblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c1ac │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r0, r2, r5, r7, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xe19584 │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c1d0 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fe2301 │ │ │ │ - stmib sp, {r1, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf973 │ │ │ │ + stmib sp, {r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - cmppcs sp, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + msrcs CPSR_sc, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - addscc pc, sp, #536870916 @ 0x20000004 │ │ │ │ + rsbcc pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c01 │ │ │ │ + @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8fef7f8 │ │ │ │ - stcllt 7, cr15, [pc], #1004 @ 0xdb9b8 │ │ │ │ - andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf641a908 │ │ │ │ - vbic.i32 d20, #3328 @ 0x00000d00 │ │ │ │ - vcgt.s8 d16, d2, d13 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xf8cd940a │ │ │ │ - @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf8e7 │ │ │ │ - ldmibvc fp, {r3, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf95cf7f8 │ │ │ │ + stcllt 7, cr15, [r9, #-1004] @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x15c07c │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fd2301 │ │ │ │ + ldmibvc fp, {r1, r2, r4, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xc99604 │ │ │ │ + ldmlt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c250 │ │ │ │ + blcs 0x15c0a0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r1, r2, r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r1, r2, r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x2c09e9cd │ │ │ │ - sbcsmi pc, sp, #536870916 @ 0x20000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8cd2403 │ │ │ │ - strls lr, [ip], #-44 @ 0xffffffd4 │ │ │ │ - @ instruction: 0xf95ef7f8 │ │ │ │ - stclt 7, cr15, [pc], #1004 @ 0xdba38 │ │ │ │ + blt 0xfe419478 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ - vmla.i8 d26, d2, d8 │ │ │ │ - vsubw.s8 , q0, d29 │ │ │ │ + @ instruction: 0xf641a908 │ │ │ │ + vsubw.s8 , q8, d5 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vsubl.s8 q10, d16, d13 │ │ │ │ + vmlal.s q9, d16, d1[1] │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf947 │ │ │ │ - ldmibvc fp, {r3, r4, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fbf921 │ │ │ │ + stmib sp, {r1, r2, r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r8, {r3, r9, lr, pc} │ │ │ │ + msrcc SPSR_sc, #68157440 @ 0x4100000 │ │ │ │ + movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ + eorcs pc, r5, #536870916 @ 0x20000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf04f2400 │ │ │ │ + @ instruction: 0xf8cd0c01 │ │ │ │ + strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ + eorsgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf90af7f8 │ │ │ │ + ldcllt 7, cr15, [r7], #1004 @ 0x3ec │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c2d0 │ │ │ │ + blcs 0x15c120 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r3, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xfe8996a8 │ │ │ │ + ldmdblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c2f4 │ │ │ │ + blcs 0x15c144 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fe2301 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fc2301 │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf2422c09 │ │ │ │ + vsubl.s8 q10, d0, d5 │ │ │ │ + strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf7f8940c │ │ │ │ + @ instruction: 0xf7fbf981 │ │ │ │ + stmib sp, {r1, r2, r3, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - movwcs pc, #54849 @ 0xd641 @ │ │ │ │ + cmppmi r5, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - eorsmi pc, sp, #536870916 @ 0x20000004 │ │ │ │ + adcscc pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c02 │ │ │ │ + @ instruction: 0xf8cd0c03 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf86cf7f8 │ │ │ │ - mrrclt 7, 15, pc, sp, cr11 @ │ │ │ │ + @ instruction: 0xf96af7f8 │ │ │ │ + ldclt 7, cr15, [r7], #1004 @ 0x3ec │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x15c1a0 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fe2301 │ │ │ │ + ldmibvc fp, {r0, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + ldmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x15c1c4 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fe2301 │ │ │ │ + ldmibvc fp, {r1, r2, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + stmdblt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vqdmlal.s , d16, d1[7] │ │ │ │ + vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vmlal.s , d16, d1[7] │ │ │ │ + vmlal.s , d0, d1[5] │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf855 │ │ │ │ - stmib sp, {r1, r2, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf88f │ │ │ │ + stmib sp, {r2, r3, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - orrscc pc, sp, #68157440 @ 0x4100000 │ │ │ │ + tstpcc r5, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - addmi pc, sp, #536870916 @ 0x20000004 │ │ │ │ + andscc pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c03 │ │ │ │ + @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8def7f8 │ │ │ │ - stclt 7, cr15, [pc], #-1004 @ 0xdb360 │ │ │ │ - @ instruction: 0x2c09e9cd │ │ │ │ - sbcsmi pc, sp, #536870916 @ 0x20000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8cd2403 │ │ │ │ - strls lr, [ip], #-44 @ 0xffffffd4 │ │ │ │ - @ instruction: 0xf8d0f7f8 │ │ │ │ - stclt 7, cr15, [r1], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf878f7f8 │ │ │ │ + stcllt 7, cr15, [r5], #-1004 @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vqdmlal.s , d0, d1[3] │ │ │ │ + vqdmlal.s q9, d16, d1[1] │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vrshr.s64 d19, d13, #64 │ │ │ │ + vrshr.s64 d19, d21, #64 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf819 │ │ │ │ - stmib sp, {r1, r3, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf901 │ │ │ │ + stmib sp, {r1, r2, r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf2422c09 │ │ │ │ + vsubl.s8 q10, d0, d5 │ │ │ │ + strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf7f8940c │ │ │ │ + @ instruction: 0xf7fbf8f3 │ │ │ │ + stmib sp, {r6, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - teqppl r5, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ + cmnpcs r5, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rsccc pc, sp, #536870916 @ 0x20000004 │ │ │ │ + sbccs pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ - @ instruction: 0xf8cd0c02 │ │ │ │ + @ instruction: 0xf8cd0c01 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf802f7f8 │ │ │ │ - bllt 0xffdd97b0 │ │ │ │ - @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c408 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r0, r2, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf83cf7f8 │ │ │ │ + stclt 7, cr15, [r9], #-1004 @ 0xfffffc14 │ │ │ │ + andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d2, d8 │ │ │ │ + vorr.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + vcgt.s8 d16, d2, d13 │ │ │ │ + vmov.i32 d19, #1280 @ 0x00000500 │ │ │ │ + strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + @ instruction: 0xf8cd940a │ │ │ │ + @ instruction: 0xf7f8c030 │ │ │ │ + @ instruction: 0xf7fbf825 │ │ │ │ + ldmibvc fp, {r1, r4, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmialt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff86f1d7 │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xffd197d8 │ │ │ │ - smullscs pc, r3, r7, r8 @ │ │ │ │ + ldmlt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x15c2fc │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fe2301 │ │ │ │ + @ instruction: 0xf1d7b8b3 │ │ │ │ + stmdage r8, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + blx 0x5996ba │ │ │ │ + smullscs pc, r3, r6, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c67ac │ │ │ │ + bls 0x3c6708 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17cf20 │ │ │ │ - blge 0xff998a00 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbseq pc, r1, #1610612740 @ 0x60000004 │ │ │ │ + bcs 0x17cd50 │ │ │ │ + stcge 4, cr15, [r1], {123} @ 0x7b │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + addsvc pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a134 │ │ │ │ + blls 0x25a0a4 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac8c │ │ │ │ - stmdage r8, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaca9 │ │ │ │ + stmdage r8, {r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89105 │ │ │ │ - @ instruction: 0xf8d7facf │ │ │ │ - blls 0x223b80 │ │ │ │ + @ instruction: 0xf8d6faf1 │ │ │ │ + blls 0x223a60 │ │ │ │ svceq 0x0040f012 │ │ │ │ - blge 0xff318934 │ │ │ │ - stmdals r8, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + blge 0xffad8814 │ │ │ │ + stmdals r8, {r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r3, sl, fp, ip, pc} │ │ │ │ - strtmi r4, [r1], r6, lsl #12 │ │ │ │ + strtmi r4, [r0], r1, lsl #13 │ │ │ │ svceq 0x000ef012 │ │ │ │ - strhi pc, [pc, #0]! @ 0xdb85c │ │ │ │ + strhi pc, [r3] │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ stmdbls fp, {r1, r3, sl, fp, ip, pc} │ │ │ │ movwmi r4, #40994 @ 0xa022 │ │ │ │ @ instruction: 0xf47b4615 │ │ │ │ - @ instruction: 0x4638abb5 │ │ │ │ - @ instruction: 0xfff2f006 │ │ │ │ + @ instruction: 0x4630abd4 │ │ │ │ + @ instruction: 0xffc0f006 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf774ac66 │ │ │ │ - @ instruction: 0x4607fd7b │ │ │ │ - ldc2l 7, cr15, [r8, #-464]! @ 0xfffffe30 │ │ │ │ + @ instruction: 0xf774ac83 │ │ │ │ + strmi pc, [r7], -fp, lsl #28 │ │ │ │ + mcr2 7, 0, pc, cr8, cr4, {3} @ │ │ │ │ strmi r2, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0a02 │ │ │ │ strtmi r0, [sl], -r1, lsl #20 │ │ │ │ - strbmi r2, [r9], -r3, lsl #6 │ │ │ │ + strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - @ instruction: 0x462affd9 │ │ │ │ - ldrtmi r2, [r1], -r3, lsl #6 │ │ │ │ + qsub8mi pc, sl, r1 @ │ │ │ │ + strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7d94658 │ │ │ │ - @ instruction: 0x462affd3 │ │ │ │ - ldrtmi r2, [r1], -r3, lsl #6 │ │ │ │ + strtmi pc, [sl], -fp, ror #31 │ │ │ │ + strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7da4638 │ │ │ │ - movwcs pc, #14409 @ 0x3849 @ │ │ │ │ - strbmi r4, [r9], -sl, lsr #12 │ │ │ │ + movwcs pc, #14433 @ 0x3861 @ │ │ │ │ + strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7da4658 │ │ │ │ - stclne 8, cr15, [fp], #-268 @ 0xfffffef4 │ │ │ │ + stclne 8, cr15, [fp], #-364 @ 0xfffffe94 │ │ │ │ ldrbmi r4, [r3, #-1565] @ 0xfffff9e3 │ │ │ │ @ instruction: 0xf7fbd1e3 │ │ │ │ - @ instruction: 0x4619bc3c │ │ │ │ + @ instruction: 0x4619bc59 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0x20998bc │ │ │ │ - ldrdcc lr, [sl], -sp │ │ │ │ - rsbmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x105d0c │ │ │ │ - bl 0x15bafc │ │ │ │ - ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ - @ instruction: 0x2194f8d2 │ │ │ │ - blx 0xfe4198dc │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x1b989f0 │ │ │ │ - ldclt 7, cr15, [pc], {251} @ 0xfb │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - ldmib sp, {r0, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + ldmib sp, {r0, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d19, d10, d10 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ + addeq lr, r3, r0, lsl #22 │ │ │ │ + addeq lr, r0, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf7f82194 │ │ │ │ + blls 0x25a290 │ │ │ │ + @ instruction: 0xf43b2800 │ │ │ │ + @ instruction: 0xf7fbab8a │ │ │ │ + @ instruction: 0x4619bc3d │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + ldmib sp, {r0, r2, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + vhadd.s8 d19, d10, d10 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addeq lr, r3, r0, lsl #22 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f82174 │ │ │ │ - blls 0x25a2f4 │ │ │ │ + blls 0x25a258 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab4d │ │ │ │ - stmdage r8, {r1, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbab6e │ │ │ │ + stmdage r8, {r0, r5, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3da260 │ │ │ │ - bcs 0x14256c │ │ │ │ - ldrhi pc, [r6, #-0]! │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621ab3b │ │ │ │ - @ instruction: 0xf6454638 │ │ │ │ - vsubl.s8 q9, d16, d9 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf99cf7f2 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xffa58b68 │ │ │ │ - bllt 0xc1996c │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xa19970 │ │ │ │ - smullscs pc, r3, r7, r8 @ │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + blx 0x1b1980c │ │ │ │ + blls 0x24205c │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x17cc6c │ │ │ │ + blge 0x1858a28 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + adcne pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f29305 │ │ │ │ + blls 0x259f5c │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbac05 │ │ │ │ + stmdage r8, {r1, r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + blx 0x1399848 │ │ │ │ + smullscs pc, r3, r6, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c6614 │ │ │ │ + bls 0x3c6578 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17ce34 │ │ │ │ - blge 0x698b98 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbscs pc, r5, #1610612740 @ 0x60000004 │ │ │ │ + bcs 0x17cc6c │ │ │ │ + blge 0xf58a70 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + addsne pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x259f9c │ │ │ │ + blls 0x259f14 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabc0 │ │ │ │ - ldrmi fp, [r9], -r7, lsl #22 │ │ │ │ + @ instruction: 0xf7fbabe1 │ │ │ │ + ldrmi fp, [r9], -sl, lsr #22 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9e4f7f8 │ │ │ │ - ldrbeq r9, [ip], -r5, lsl #22 │ │ │ │ - bge 0x18ecc │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xf834f7fb │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xffe18adc │ │ │ │ - bllt 0xfeb599e0 │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9ecf7f8 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + blls 0x25a0d4 │ │ │ │ + @ instruction: 0xf53b065c │ │ │ │ + stmdbge r8, {r5, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4630 │ │ │ │ + blls 0x259a24 │ │ │ │ + @ instruction: 0xf43b2800 │ │ │ │ + @ instruction: 0xf7fbab18 │ │ │ │ + stmdage r8, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + blx 0x6198b4 │ │ │ │ vadd.i8 d25, d10, d11 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - blls 0x25ac20 │ │ │ │ + blls 0x25ab9c │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaadb │ │ │ │ - stmdage r8, {r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf641f9d3 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ - @ instruction: 0xf7fb020a │ │ │ │ - stmdage r8, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - bls 0x3da164 │ │ │ │ - bcs 0x142668 │ │ │ │ - strbhi pc, [r9, #-0] @ │ │ │ │ + @ instruction: 0xf7fbab00 │ │ │ │ + stmdage r8, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + @ instruction: 0xf9fcf7f8 │ │ │ │ + addsmi pc, r9, #68157440 @ 0x4100000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + bllt 0xfe9198fc │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3da0dc │ │ │ │ + bcs 0x142538 │ │ │ │ + strhi pc, [r5, #-0]! │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621aabd │ │ │ │ - vmin.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 d23, d25, #64 │ │ │ │ + strtmi sl, [r1], -r4, ror #21 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf91ef7f2 │ │ │ │ + @ instruction: 0xf94af7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x1ad8c64 │ │ │ │ - blt 0xfec99a68 │ │ │ │ + blge 0xfe418b34 │ │ │ │ + blt 0xff659938 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9a6f7f8 │ │ │ │ - blls 0x2422bc │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17cd8c │ │ │ │ - bge 0xfe898c88 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - subvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f29305 │ │ │ │ - blls 0x259eac │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbab48 │ │ │ │ - stmdage r8, {r0, r1, r2, r3, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf640f989 │ │ │ │ - vmlal.s q9, d16, d1[2] │ │ │ │ - @ instruction: 0xf7fb020a │ │ │ │ - stmdage r8, {r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - stmdals fp, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - rsbmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x185f0c │ │ │ │ - ldrtmi r0, [r8], -r0, lsl #5 │ │ │ │ - ldrsbcs pc, [r4, #130]! @ 0x82 @ │ │ │ │ - ldc2 7, cr15, [r2], {247} @ 0xf7 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3da0a0 │ │ │ │ + bcs 0x142574 │ │ │ │ + ldrhi pc, [sl], #0 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + strtmi sl, [r1], -r6, asr #21 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vmlal.s q11, d0, d1[4] │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xf92cf7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x1c18bec │ │ │ │ - bllt 0x959af0 │ │ │ │ + blge 0x1c98b70 │ │ │ │ + blt 0xfeed9974 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf964f7f8 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf640f9b5 │ │ │ │ + vmlal.s q9, d16, d1[2] │ │ │ │ + @ instruction: 0xf7fb020a │ │ │ │ + stmdage r8, {r0, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + @ instruction: 0xf9aaf7f8 │ │ │ │ + vadd.i8 d25, d10, d11 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ + addeq lr, r0, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf7f721f4 │ │ │ │ + blls 0x25aac8 │ │ │ │ + @ instruction: 0xf43b2800 │ │ │ │ + @ instruction: 0xf7fbaa96 │ │ │ │ + stmdage r8, {r0, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + @ instruction: 0xf992f7f8 │ │ │ │ addspl pc, r5, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - bllt 0x459b08 │ │ │ │ + bllt 0xe999d0 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf958f7f8 │ │ │ │ - blls 0x242358 │ │ │ │ - @ instruction: 0xf63b2a01 │ │ │ │ - stmdbge r8, {r0, r1, r4, r6, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6414638 │ │ │ │ - vrshr.s64 d19, d5, #64 │ │ │ │ - @ instruction: 0xf7f2020a │ │ │ │ - blls 0x259e18 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaafe │ │ │ │ - stmdage r8, {r0, r2, r6, r9, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf897f93d │ │ │ │ - blls 0x223eb0 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3da00c │ │ │ │ + bcs 0x142608 │ │ │ │ + bge 0x20d92e4 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + addscc pc, r5, #68157440 @ 0x4100000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf8e6f7f2 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + blge 0xb18bfc │ │ │ │ + blt 0x1d59a00 │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf896f96d │ │ │ │ + blls 0x223d74 │ │ │ │ svceq 0x0001f012 │ │ │ │ - bge 0xe98c58 │ │ │ │ - bcs 0x14239c │ │ │ │ - ldrbhi pc, [r1, #-0]! @ │ │ │ │ + bge 0x19d8b1c │ │ │ │ + bcs 0x142260 │ │ │ │ + ldrbhi pc, [r3, #-0] @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -pc, lsr #20 │ │ │ │ - @ instruction: 0xf6454638 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0x4621aa5c │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vmov.i32 d23, #256 @ 0x00000100 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf890f7f2 │ │ │ │ + @ instruction: 0xf8c2f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xff758d80 │ │ │ │ - blt 0x919b84 │ │ │ │ + blge 0x218c44 │ │ │ │ + blt 0x1459a48 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf918f7f8 │ │ │ │ - smullscs pc, r3, r7, r8 @ │ │ │ │ - @ instruction: 0xf0129b05 │ │ │ │ - @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c63fc │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17d020 │ │ │ │ - bge 0x398db0 │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbsvc pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f29305 │ │ │ │ - blls 0x259d84 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaab4 │ │ │ │ - stmdage r8, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf897f8f3 │ │ │ │ - blls 0x223f44 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf896f949 │ │ │ │ + blls 0x223dbc │ │ │ │ + svceq 0x0001f012 │ │ │ │ + bge 0x10d8b64 │ │ │ │ + bcs 0x1422a8 │ │ │ │ + ldrbthi pc, [fp], #0 @ │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + @ instruction: 0x4621aa38 │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vrshr.s64 d22, d1, #64 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xf89ef7f2 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + bge 0xff918c8c │ │ │ │ + blt 0xb59a90 │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf896f925 │ │ │ │ + blls 0x223e04 │ │ │ │ svceq 0x0001f012 │ │ │ │ - stmibge ip!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x142430 │ │ │ │ - strhi pc, [r5, #-0] │ │ │ │ + bge 0x7d8bac │ │ │ │ + bcs 0x1422f0 │ │ │ │ + strbthi pc, [r9], #0 @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r5, ror #19 │ │ │ │ - vmin.s8 d20, d6, d24 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0x4621aa14 │ │ │ │ + vmin.s8 d20, d6, d16 │ │ │ │ + vrshr.s64 d16, d5, #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf846f7f2 │ │ │ │ + @ instruction: 0xf87af7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xfe4d8e14 │ │ │ │ - ldmiblt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bge 0xff018cd4 │ │ │ │ + blt 0x259ad8 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8cef7f8 │ │ │ │ - smullscs pc, r3, r7, r8 @ │ │ │ │ - @ instruction: 0xf0129b05 │ │ │ │ - @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c6368 │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17ce5c │ │ │ │ - stmibge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscseq pc, r5, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f29305 │ │ │ │ - blls 0x259cf0 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa6a │ │ │ │ - stmdage r8, {r0, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf640f8ab │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf896f901 │ │ │ │ + blls 0x223e4c │ │ │ │ + svceq 0x0001f012 │ │ │ │ + ldmibge r7!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x142338 │ │ │ │ + strbthi pc, [r7], #-0 @ │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + @ instruction: 0x4621a9f0 │ │ │ │ + vmin.s8 d20, d6, d16 │ │ │ │ + vmov.i32 d16, #1280 @ 0x00000500 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xf856f7f2 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + bge 0xfe718d1c │ │ │ │ + stmiblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf640f8df │ │ │ │ vsubl.s8 q9, d16, d1 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0x4619ba54 │ │ │ │ + ldrmi fp, [r9], -r3, lsl #21 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf89ef7f8 │ │ │ │ - rscsne pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - blt 0x12d9c94 │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf640f891 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf640f8d3 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7fb020a │ │ │ │ + @ instruction: 0x4619ba77 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf640f8c7 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0x4619ba3a │ │ │ │ + ldrmi fp, [r9], -fp, ror #20 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf84af7f8 │ │ │ │ - blls 0x2371b8 │ │ │ │ - @ instruction: 0xf8d19a0b │ │ │ │ - ldrbeq r1, [lr], -r0, lsl #2 │ │ │ │ - adchi pc, r9, #0, 2 │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - ldmdbge r8!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + ldcvs 8, cr15, [r1, #-508]! @ 0xfffffe04 │ │ │ │ + bls 0x3c27a0 │ │ │ │ + ldrdne pc, [r0, -r1] │ │ │ │ + @ instruction: 0xf1000658 │ │ │ │ + @ instruction: 0xf4118292 │ │ │ │ + @ instruction: 0xf43b6f70 │ │ │ │ + bcs 0x186250 │ │ │ │ + stmibge r9!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + adcvc pc, r5, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf810f7f2 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + bge 0x1598da8 │ │ │ │ + ldmiblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xf87af7f8 │ │ │ │ + ldrbeq r9, [ip], -r5, lsl #22 │ │ │ │ + ldmibge r1, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + stc2 7, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + stmibge r9, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x1019bd4 │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf896f883 │ │ │ │ + blls 0x223f48 │ │ │ │ + svceq 0x0001f012 │ │ │ │ + ldmdbge r9!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x142434 │ │ │ │ + rsbhi pc, sp, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - stmdbge r8, {r0, r2, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d1, d24 │ │ │ │ - vmvn.i32 q8, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f1020d │ │ │ │ - blls 0x25bc5c │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa20 │ │ │ │ - ldrmi fp, [r9], -r7, ror #18 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf844f7f8 │ │ │ │ - ldrbeq r9, [sl], -r5, lsl #22 │ │ │ │ - ldmdbge ip, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r0], #984 @ 0x3d8 │ │ │ │ + @ instruction: 0x4621a972 │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xffd8f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge r4, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0x359d20 │ │ │ │ + bge 0x798e18 │ │ │ │ + stmdblt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf84af7f8 │ │ │ │ - smullscs pc, r3, r7, r8 @ │ │ │ │ - @ instruction: 0xf0129b05 │ │ │ │ - @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c6260 │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c764 │ │ │ │ - ldmdbge ip!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscspl pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25bbe8 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba9e6 │ │ │ │ - stmdage r8, {r0, r2, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f88030 │ │ │ │ - @ instruction: 0xf897f825 │ │ │ │ - blls 0x2240e0 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf896f85f │ │ │ │ + blls 0x223f90 │ │ │ │ svceq 0x0001f012 │ │ │ │ - ldmdbge lr, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - bcs 0x1425cc │ │ │ │ - mvnshi pc, #0 │ │ │ │ + ldmdbge r5, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x14247c │ │ │ │ + mvnhi pc, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a917 │ │ │ │ - @ instruction: 0xf6454638 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + strtmi sl, [r1], -lr, asr #18 │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vrshr.s64 d20, d1, #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff78f7f1 │ │ │ │ + @ instruction: 0xffb4f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmibge r1, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf802f7f8 │ │ │ │ - blls 0x242604 │ │ │ │ - @ instruction: 0xf47b2a00 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6414638 │ │ │ │ - vmvn.i32 d19, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7f1020a │ │ │ │ - blls 0x25bb6c │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba9a8 │ │ │ │ - ldrmi fp, [r9], -pc, ror #17 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffccf7f7 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3d9d78 │ │ │ │ + bcs 0x10289c │ │ │ │ + ldmdbge r5!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorscc pc, r5, #68157440 @ 0x4100000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xff9cf7f1 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + ldmibge lr, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xf806f7f8 │ │ │ │ ldrbeq r9, [sp], -r5, lsl #22 │ │ │ │ - addhi pc, r2, #0, 2 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff18f7fa │ │ │ │ + rsbshi pc, r0, #0, 2 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + @ instruction: 0xff52f7fa │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmge ip, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmiblt r1, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r5, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffd2f7f7 │ │ │ │ - blls 0x242664 │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c8a8 │ │ │ │ - stmiage sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - eorseq pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25bb04 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba974 │ │ │ │ - stmdage r8, {r0, r1, r3, r4, r5, r7, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3dbd44 │ │ │ │ - bcs 0x182a88 │ │ │ │ - ldmge r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + bls 0x3d9d1c │ │ │ │ + bcs 0x1428f8 │ │ │ │ + addhi pc, r9, #0 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + strtmi sl, [r1], -r4, lsl #18 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xff6af7f1 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + stmibge ip!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + bls 0x3dbce4 │ │ │ │ + bcs 0x182930 │ │ │ │ + stmiage fp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addsvs pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xff12f7f1 │ │ │ │ + @ instruction: 0xff52f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge fp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibge r4, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff9af7f7 │ │ │ │ - blls 0x2426d4 │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c7a8 │ │ │ │ - ldmge r2, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - andscs pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25ba94 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba93c │ │ │ │ - stmdage r8, {r0, r1, r7, fp, ip, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3dbcd0 │ │ │ │ - bcs 0x142afc │ │ │ │ - eorshi pc, r1, #0 │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + bls 0x3dbcb0 │ │ │ │ + bcs 0x142964 │ │ │ │ + eorhi pc, pc, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a873 │ │ │ │ - @ instruction: 0xf6454638 │ │ │ │ - vrshr.s64 d17, d9, #64 │ │ │ │ + strtmi sl, [r1], -lr, asr #17 │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - mrc2 7, 6, pc, cr4, cr1, {7} │ │ │ │ + @ instruction: 0xff34f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge sp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdalt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + bls 0x3dbc74 │ │ │ │ + bcs 0x1429a0 │ │ │ │ + eorhi pc, r3, #0 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + @ instruction: 0x4621a8b0 │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vrshr.s64 d16, d25, #64 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xff16f7f1 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + ldmdbge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8cd9305 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - @ instruction: 0xf649ff5d │ │ │ │ - vsubl.s8 q11, d0, d25 │ │ │ │ - @ instruction: 0xf7fb0206 │ │ │ │ - ldrmi fp, [r9], -r6, lsl #18 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff34f7f7 │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xff9ef7f7 │ │ │ │ + eorvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r6, #192, 4 │ │ │ │ + stmdblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xff74f7f7 │ │ │ │ stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf100065c │ │ │ │ - vrhadd.s8 q12, q13, q2 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x15c818 │ │ │ │ + @ instruction: 0xf100065a │ │ │ │ + vand d24, d26, d24 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ + bl 0x15c6b8 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ - @ instruction: 0xf8d24638 │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f721b4 │ │ │ │ - blls 0x25a010 │ │ │ │ + blls 0x259fc0 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba83b │ │ │ │ - stmdage r8, {r4, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba87a │ │ │ │ + stmdage r8, {r0, r2, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3dbc3c │ │ │ │ - bcs 0x142b90 │ │ │ │ - @ instruction: 0x81b8f000 │ │ │ │ - @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r9, lsr #16 │ │ │ │ - @ instruction: 0xf6414638 │ │ │ │ - vmlal.s q11, d0, d1[1] │ │ │ │ - movwls r0, #21002 @ 0x520a │ │ │ │ - mcr2 7, 4, pc, cr10, cr1, {7} @ │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmge r3, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdalt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff12f7f7 │ │ │ │ - blls 0x2427e4 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + @ instruction: 0xff74f7f7 │ │ │ │ + blls 0x242644 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c590 │ │ │ │ - stmdage sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rscpl pc, r9, #68157440 @ 0x4100000 │ │ │ │ + bcs 0x17c4d4 │ │ │ │ + stmdage r9!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + subvs pc, r5, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b984 │ │ │ │ + blls 0x25b974 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa8b4 │ │ │ │ - stmdage r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - ldcvs 14, cr15, [sl, #-748]! @ 0xfffffd14 │ │ │ │ - blls 0x22d8d4 │ │ │ │ - @ instruction: 0xf8d2990b │ │ │ │ - ldrbeq r2, [ip], -r0, lsl #2 │ │ │ │ - rscseq pc, r0, #2 │ │ │ │ - rschi pc, r1, #0, 2 │ │ │ │ - @ instruction: 0xf43a2a00 │ │ │ │ - stmdbcs r0, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - svcge 0x00e4f47a │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vrshr.s64 d23, d29, #64 │ │ │ │ - @ instruction: 0xf7f1020d │ │ │ │ - blls 0x25b93c │ │ │ │ + @ instruction: 0xf7fba911 │ │ │ │ + stmdage r8, {r1, r3, r4, r6, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + @ instruction: 0xff56f7f7 │ │ │ │ + blls 0x242680 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x17c404 │ │ │ │ + stmdage fp, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rscpl pc, r9, #68157440 @ 0x4100000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf7f19305 │ │ │ │ + blls 0x25b938 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa890 │ │ │ │ - ldmibvc fp, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldcllt 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 4, pc, cr14, cr7, {7} @ │ │ │ │ - @ instruction: 0x46386d3a │ │ │ │ + @ instruction: 0xf7fba8f3 │ │ │ │ + stmdage r8, {r2, r3, r4, r5, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + mrc2 7, 7, pc, cr14, cr7, {7} │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ + stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + ldrdcs pc, [r0, -r2] │ │ │ │ + @ instruction: 0xf002065c │ │ │ │ + @ instruction: 0xf10002f0 │ │ │ │ + bcs 0xfca00 │ │ │ │ + stmdage r9!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47b2900 │ │ │ │ + stmdbge r8, {r1, r2, r5, fp, sp, pc} │ │ │ │ + rscvs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + mcr2 7, 4, pc, cr14, cr1, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + ldmge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r9, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x15cb08 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fb2301 │ │ │ │ + stmdage r8, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + mrc2 7, 6, pc, cr2, cr7, {7} │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ @ instruction: 0xf002065d │ │ │ │ @ instruction: 0xf10002f0 │ │ │ │ - bcs 0xfca98 │ │ │ │ - svcge 0x00baf43a │ │ │ │ + bcs 0xfc910 │ │ │ │ + svcge 0x00fdf43a │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - subne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + stmdbge r8, {r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + rsbseq pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - mrc2 7, 0, pc, cr10, cr1, {7} │ │ │ │ + mcr2 7, 3, pc, cr2, cr1, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmdage r3!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x00aaf7fa │ │ │ │ + stmiage r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00edf7fa │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 5, pc, cr2, cr7, {7} @ │ │ │ │ - smullscs pc, r3, r7, r8 @ │ │ │ │ - @ instruction: 0xf0129b05 │ │ │ │ - @ instruction: 0xf43a0f01 │ │ │ │ - bls 0x3c7f10 │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c89c │ │ │ │ - svcge 0x0094f47a │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbsvs pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b898 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa83e │ │ │ │ - stmdage r8, {r0, r2, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3dbad8 │ │ │ │ - bcs 0x102cf4 │ │ │ │ - svcge 0x007af47a │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + @ instruction: 0xf896fee9 │ │ │ │ + blls 0x22427c │ │ │ │ + svceq 0x0001f012 │ │ │ │ + svcge 0x00dff43a │ │ │ │ + bcs 0x142768 │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf47a2a02 │ │ │ │ + @ instruction: 0x4621afd8 │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vrshr.s64 d21, d1, #64 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + mrc2 7, 1, pc, cr14, cr1, {7} │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + stmge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00c9f7fa │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + bls 0x3dba8c │ │ │ │ + bcs 0x102b88 │ │ │ │ + svcge 0x00bff47a │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ sbcpl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - ldc2l 7, cr15, [ip, #964] @ 0x3c4 │ │ │ │ + mcr2 7, 1, pc, cr6, cr1, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmdage r5!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x006cf7fa │ │ │ │ + stmdage r8!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00b1f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 3, pc, cr6, cr7, {7} @ │ │ │ │ - blls 0x24293c │ │ │ │ - @ instruction: 0xf47a2a00 │ │ │ │ - stmdbge r8, {r0, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6414638 │ │ │ │ - vmlal.s q9, d0, d1[7] │ │ │ │ - @ instruction: 0xf7f1020a │ │ │ │ - blls 0x25b834 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa80c │ │ │ │ - stmdage r8, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8cd9105 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - @ instruction: 0xf641fe4d │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + bls 0x3dba5c │ │ │ │ + bcs 0x102bb8 │ │ │ │ + svcge 0x00a7f47a │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + rsbcs pc, sp, #68157440 @ 0x4100000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + mcr2 7, 0, pc, cr14, cr1, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + ldmdage r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x0099f7fa │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + @ instruction: 0xf641fe97 │ │ │ │ vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf7fa020a │ │ │ │ - ssub8mi fp, r9, r6 │ │ │ │ + @ instruction: 0xf7fb020a │ │ │ │ + @ instruction: 0x4619b83b │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 2, pc, cr0, cr7, {7} @ │ │ │ │ - rsbsvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r6, #192, 4 │ │ │ │ - svclt 0x00e9f7fa │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 1, pc, cr4, cr7, {7} │ │ │ │ - smullscs pc, r3, r7, r8 @ │ │ │ │ + @ instruction: 0xf7f7970c │ │ │ │ + @ instruction: 0xf649fe8b │ │ │ │ + vmvn.i32 q11, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf7fb0206 │ │ │ │ + stmdage r8, {r0, r1, r2, r3, r5, fp, ip, sp, pc} │ │ │ │ + strls r9, [ip, -r5, lsl #2] │ │ │ │ + mcr2 7, 4, pc, cr0, cr7, {7} @ │ │ │ │ + smullscs pc, r3, r6, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43a0f01 │ │ │ │ - bls 0x3c7e34 │ │ │ │ + bls 0x3c7de4 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + bcs 0x17c9f0 │ │ │ │ + svcge 0x006ff47a │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + addcc pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf7f19305 │ │ │ │ + blls 0x25b780 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7faa817 │ │ │ │ + stmdage r8, {r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + movwls r4, #22041 @ 0x5619 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + mrc2 7, 2, pc, cr12, cr7, {7} │ │ │ │ + blls 0x242874 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17cb6c │ │ │ │ - svcge 0x0026f47a │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - rsbmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ + bcs 0x17c9f8 │ │ │ │ + svcge 0x0051f47a │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + andscc pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b7bc │ │ │ │ + blls 0x25b744 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faafd0 │ │ │ │ - stmdage r8, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7faaff9 │ │ │ │ + stmdage r8, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ - @ instruction: 0xf8cd4604 │ │ │ │ - @ instruction: 0xf7f78030 │ │ │ │ - bls 0x3db9f8 │ │ │ │ - bcs 0x142dd4 │ │ │ │ - rsbhi pc, fp, #0 │ │ │ │ - @ instruction: 0xf47a2a02 │ │ │ │ - strtmi sl, [r1], -r7, lsl #30 │ │ │ │ - @ instruction: 0xf6454638 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - movwls r0, #21005 @ 0x520d │ │ │ │ - stc2l 7, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x00b1f47a │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr8, cr10, {7} │ │ │ │ - ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ - strmi r9, [r4], -r5, lsl #6 │ │ │ │ - eorshi pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r0, #988]! @ 0x3dc │ │ │ │ - blls 0x242a28 │ │ │ │ + strls r4, [ip, -r4, lsl #12] │ │ │ │ + mrc2 7, 1, pc, cr14, cr7, {7} │ │ │ │ + blls 0x2428b0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c864 │ │ │ │ - mcrge 4, 7, pc, cr8, cr10, {3} @ │ │ │ │ - ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - rsbscc pc, r9, #72351744 @ 0x4500000 │ │ │ │ + bcs 0x17c6ec │ │ │ │ + svcge 0x0033f47a │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + addscs pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b740 │ │ │ │ + blls 0x25b708 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faaf92 │ │ │ │ - @ instruction: 0xf64ebed9 │ │ │ │ - vqdmlal.s , d16, d1[6] │ │ │ │ + @ instruction: 0xf7faafdb │ │ │ │ + @ instruction: 0xf64ebf24 │ │ │ │ + vorr.i32 d23, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7fb030c │ │ │ │ - @ instruction: 0xf411bd40 │ │ │ │ + @ instruction: 0xf411bd83 │ │ │ │ @ instruction: 0xf43a4f70 │ │ │ │ - bcs 0x187d78 │ │ │ │ - mcrge 4, 6, pc, cr12, cr10, {3} @ │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ - adcseq pc, sp, #268435460 @ 0x10000004 │ │ │ │ + bcs 0x187d2c │ │ │ │ + svcge 0x0017f47a │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + rscvc pc, r5, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b708 │ │ │ │ + blls 0x25b6d0 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faaf76 │ │ │ │ - ldcvs 14, cr11, [sl, #-756]! @ 0xfffffd0c │ │ │ │ + @ instruction: 0xf7faafbf │ │ │ │ + ldcvs 15, cr11, [r2, #-32]! @ 0xffffffe0 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ rsbshi pc, r0, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faad71 │ │ │ │ - ldcvs 14, cr11, [sl, #-684]! @ 0xfffffd54 │ │ │ │ + @ instruction: 0xf7faad86 │ │ │ │ + ldcvs 14, cr11, [r2, #-984]! @ 0xfffffc28 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ rschi pc, r2, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faa8b4 │ │ │ │ - ldcvs 14, cr11, [sl, #-612]! @ 0xfffffd9c │ │ │ │ + @ instruction: 0xf7faa8e3 │ │ │ │ + ldcvs 14, cr11, [r2, #-912]! @ 0xfffffc70 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ sbcshi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faae7f │ │ │ │ - vceq.f32 d27, d26, d7 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ - bl 0x15cba0 │ │ │ │ + @ instruction: 0xf7faae89 │ │ │ │ + @ instruction: 0xf24abed2 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ + bl 0x15ca28 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ - movwls r4, #22072 @ 0x5638 │ │ │ │ + movwls r4, #22064 @ 0x5630 │ │ │ │ ldrdcs pc, [r4, #130] @ 0x82 │ │ │ │ - mcr2 7, 3, pc, cr8, cr6, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr8, cr6, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr6, cr10, {1} │ │ │ │ - svclt 0x002bf7fa │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + mcrge 4, 6, pc, cr1, cr10, {1} @ │ │ │ │ + svclt 0x0074f7fa │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r7, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4b0c │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - mcrlt 7, 3, pc, cr2, cr10, {7} @ │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + bcs 0xe4994 │ │ │ │ + mcrge 4, 2, pc, cr6, cr15, {3} @ │ │ │ │ + mcrlt 7, 5, pc, cr13, cr10, {7} @ │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x25af24 │ │ │ │ + blls 0x25aedc │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf7faae59 │ │ │ │ - ldcvs 15, cr11, [sl, #-56]! @ 0xffffffc8 │ │ │ │ + @ instruction: 0xf7faaea4 │ │ │ │ + ldcvs 15, cr11, [r2, #-348]! @ 0xfffffea4 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorshi pc, sl, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faadb5 │ │ │ │ - ldcvs 14, cr11, [sl, #-276]! @ 0xfffffeec │ │ │ │ + @ instruction: 0xf7faadc4 │ │ │ │ + ldcvs 14, cr11, [r2, #-576]! @ 0xfffffdc0 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ subhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faadc2 │ │ │ │ - ldcvs 14, cr11, [sl, #-204]! @ 0xffffff34 │ │ │ │ + @ instruction: 0xf7faadd0 │ │ │ │ + ldcvs 14, cr11, [r2, #-504]! @ 0xfffffe08 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ subhi pc, r6, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faad59 │ │ │ │ - ldcvs 14, cr11, [sl, #-132]! @ 0xffffff7c │ │ │ │ + @ instruction: 0xf7faad6a │ │ │ │ + ldcvs 14, cr11, [r2, #-432]! @ 0xfffffe50 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ adcshi pc, r8, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faaa2f │ │ │ │ - b 0x110bbf8 │ │ │ │ - ldrbeq r0, [r5], r4, lsl #4 │ │ │ │ - mcrge 5, 0, pc, cr10, cr10, {1} @ │ │ │ │ - blt 0x141a3c4 │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + @ instruction: 0xf7faaa5b │ │ │ │ + b 0x110bbac │ │ │ │ + ldrbeq r0, [r1], r4, lsl #4 │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr5, cr10, {1} │ │ │ │ + blt 0x1f1a24c │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r5, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4be4 │ │ │ │ - bge 0xff0595e4 │ │ │ │ - ldcllt 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + bcs 0xe4a6c │ │ │ │ + bge 0xffa9946c │ │ │ │ + mcrlt 7, 2, pc, cr1, cr10, {7} @ │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r2, r4, r5, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4c08 │ │ │ │ - bge 0xff519608 │ │ │ │ - stcllt 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + bcs 0xe4a90 │ │ │ │ + bge 0xfff19490 │ │ │ │ + mcrlt 7, 1, pc, cr15, cr10, {7} @ │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r6, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4c2c │ │ │ │ - blge 0xe9962c │ │ │ │ - ldcllt 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ - rsbmi pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + bcs 0xe4ab4 │ │ │ │ + blge 0x17594b4 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr13, cr10, {7} │ │ │ │ + eorcc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - ldrtmi sl, [r8], -r8, lsl #18 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xf8d29305 │ │ │ │ @ instruction: 0xf7f621e4 │ │ │ │ - blls 0x25bb1c │ │ │ │ + blls 0x25bae4 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf7faadc1 │ │ │ │ - ldcvs 14, cr11, [sl, #-472]! @ 0xfffffe28 │ │ │ │ + @ instruction: 0xf7faae0c │ │ │ │ + ldcvs 14, cr11, [r2, #-764]! @ 0xfffffd04 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faac40 │ │ │ │ - ldcvs 13, cr11, [sl, #-692]! @ 0xfffffd4c │ │ │ │ + @ instruction: 0xf7faac73 │ │ │ │ + ldcvs 13, cr11, [r2, #-992]! @ 0xfffffc20 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faaf6d │ │ │ │ - ldcvs 13, cr11, [sl, #-620]! @ 0xfffffd94 │ │ │ │ + @ instruction: 0xf7faaf9e │ │ │ │ + ldcvs 13, cr11, [r2, #-920]! @ 0xfffffc68 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorhi pc, r6, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faadf7 │ │ │ │ - ldcvs 13, cr11, [sl, #-548]! @ 0xfffffddc │ │ │ │ + @ instruction: 0xf7faadfe │ │ │ │ + ldcvs 13, cr11, [r2, #-848]! @ 0xfffffcb0 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faab33 │ │ │ │ - ldcvs 13, cr11, [sl, #-476]! @ 0xfffffe24 │ │ │ │ + @ instruction: 0xf7faab69 │ │ │ │ + ldcvs 13, cr11, [r2, #-776]! @ 0xfffffcf8 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faaaaa │ │ │ │ - ldcvs 13, cr11, [sl, #-404]! @ 0xfffffe6c │ │ │ │ + @ instruction: 0xf7faaace │ │ │ │ + ldcvs 13, cr11, [r2, #-704]! @ 0xfffffd40 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ @ instruction: 0x81b4f000 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faaef1 │ │ │ │ - ldcvs 13, cr11, [sl, #-332]! @ 0xfffffeb4 │ │ │ │ + @ instruction: 0xf7faaf23 │ │ │ │ + ldcvs 13, cr11, [r2, #-632]! @ 0xfffffd88 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ @ instruction: 0x81aef000 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faae5b │ │ │ │ - ldcvs 13, cr11, [sl, #-260]! @ 0xfffffefc │ │ │ │ + ldcvs 13, cr11, [r2, #-560]! @ 0xfffffdd0 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faab71 │ │ │ │ - bcs 0x10ba38 │ │ │ │ - stcge 4, cr15, [ip, #-232]! @ 0xffffff18 │ │ │ │ + @ instruction: 0xf7faab8c │ │ │ │ + bcs 0x10b9ec │ │ │ │ + ldclge 4, cr15, [r7, #-232]! @ 0xffffff18 │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r0, r3, r5, r8, sl, fp, sp, pc} │ │ │ │ - addne pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + stmdbge r8, {r2, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + adcseq pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b3c4 │ │ │ │ + blls 0x25b38c │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faadd4 │ │ │ │ - ldcvs 13, cr11, [sl, #-108]! @ 0xffffff94 │ │ │ │ + @ instruction: 0xf7faae1d │ │ │ │ + ldcvs 13, cr11, [r2, #-408]! @ 0xfffffe68 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faabf4 │ │ │ │ - bcs 0x10b9ec │ │ │ │ - stcge 4, cr15, [r6, #-232] @ 0xffffff18 │ │ │ │ + @ instruction: 0xf7faac08 │ │ │ │ + bcs 0x10b9a0 │ │ │ │ + ldclge 4, cr15, [r1, #-232] @ 0xffffff18 │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r0, r1, r8, sl, fp, sp, pc} │ │ │ │ - rscsvc pc, sp, #64, 12 @ 0x4000000 │ │ │ │ + stmdbge r8, {r1, r2, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ + eorvc pc, r5, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b378 │ │ │ │ + blls 0x25b340 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faadae │ │ │ │ - ldcvs 12, cr11, [sl, #-980]! @ 0xfffffc2c │ │ │ │ + @ instruction: 0xf7faadf7 │ │ │ │ + ldcvs 13, cr11, [r2, #-256]! @ 0xffffff00 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ addhi pc, r4, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faaadb │ │ │ │ - ldcvs 12, cr11, [sl, #-908]! @ 0xfffffc74 │ │ │ │ + @ instruction: 0xf7faaaf8 │ │ │ │ + ldcvs 13, cr11, [r2, #-184]! @ 0xffffff48 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4e2c │ │ │ │ - bge 0xffcd982c │ │ │ │ - ldcllt 7, cr15, [r2], {250} @ 0xfa │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + bcs 0xe4cb4 │ │ │ │ + blge 0x3d96b4 │ │ │ │ + ldclt 7, cr15, [sp, #-1000] @ 0xfffffc18 │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faae0d │ │ │ │ - ldcvs 12, cr11, [sl, #-772]! @ 0xfffffcfc │ │ │ │ + @ instruction: 0xf7faae41 │ │ │ │ + ldcvs 13, cr11, [r2, #-48]! @ 0xffffffd0 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4e70 │ │ │ │ - bge 0xfe1d9870 │ │ │ │ - ldclt 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + bcs 0xe4cf8 │ │ │ │ + bge 0xfe9596f8 │ │ │ │ + ldcllt 7, cr15, [fp], #1000 @ 0x3e8 │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ rsbsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faad7b │ │ │ │ - ldcvs 12, cr11, [sl, #-636]! @ 0xfffffd84 │ │ │ │ + @ instruction: 0xf7faad7d │ │ │ │ + ldcvs 12, cr11, [r2, #-936]! @ 0xfffffc58 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4eb4 │ │ │ │ - stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ - stclt 7, cr15, [lr], {250} @ 0xfa │ │ │ │ + bcs 0xe4d3c │ │ │ │ + stcge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ + ldcllt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf00 │ │ │ │ + bcs 0x15cd88 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4ed0 │ │ │ │ - bge 0x16598cc │ │ │ │ - stclt 7, cr15, [r2], {250} @ 0xfa │ │ │ │ + bcs 0xe4d58 │ │ │ │ + bge 0x1dd9754 │ │ │ │ + stcllt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf18 │ │ │ │ + bcs 0x15cda0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4ee8 │ │ │ │ - stclge 4, cr15, [r2, #504] @ 0x1f8 │ │ │ │ - ldcllt 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xe4d70 │ │ │ │ + ldclge 4, cr15, [r6, #504]! @ 0x1f8 │ │ │ │ + stcllt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf30 │ │ │ │ + bcs 0x15cdb8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f00 │ │ │ │ - bge 0x598f4 │ │ │ │ - stcllt 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xe4d88 │ │ │ │ + blge 0xd1977c │ │ │ │ + ldclt 7, cr15, [r5], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf48 │ │ │ │ + bcs 0x15cdd0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f18 │ │ │ │ - bge 0x1699914 │ │ │ │ - mrrclt 7, 15, pc, lr, cr10 @ │ │ │ │ + bcs 0xe4da0 │ │ │ │ + bge 0x1dd979c │ │ │ │ + stclt 7, cr15, [r9], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf60 │ │ │ │ + bcs 0x15cde8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f30 │ │ │ │ - bge 0x1cd992c │ │ │ │ - mrrclt 7, 15, pc, r2, cr10 @ │ │ │ │ + bcs 0xe4db8 │ │ │ │ + bge 0xfe3d97b4 │ │ │ │ + ldclt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf78 │ │ │ │ + bcs 0x15ce00 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f48 │ │ │ │ - blge 0xd59944 │ │ │ │ - mcrrlt 7, 15, pc, r6, cr10 @ │ │ │ │ + bcs 0xe4dd0 │ │ │ │ + blge 0x12597cc │ │ │ │ + ldclt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf90 │ │ │ │ + bcs 0x15ce18 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f60 │ │ │ │ - blge 0x11995c │ │ │ │ - ldclt 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xe4de8 │ │ │ │ + blge 0x6597e4 │ │ │ │ + stclt 7, cr15, [r5], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cfa8 │ │ │ │ + bcs 0x15ce30 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f78 │ │ │ │ - ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stclt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xe4e00 │ │ │ │ + stmdbge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldcllt 7, cr15, [r9], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cfc0 │ │ │ │ + bcs 0x15ce48 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f90 │ │ │ │ - ldclge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ - stclt 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xe4e18 │ │ │ │ + stcge 4, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ + stcllt 7, cr15, [sp], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cfd8 │ │ │ │ + bcs 0x15ce60 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4fa8 │ │ │ │ - ldcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ - ldclt 7, cr15, [r6], {250} @ 0xfa │ │ │ │ + bcs 0xe4e30 │ │ │ │ + ldcge 4, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ + stcllt 7, cr15, [r1], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cff0 │ │ │ │ + bcs 0x15ce78 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4fc0 │ │ │ │ - blge 0x1f999bc │ │ │ │ - stclt 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + bcs 0xe4e48 │ │ │ │ + blge 0xfe359844 │ │ │ │ + mrrclt 7, 15, pc, r5, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d008 │ │ │ │ + bcs 0x15ce90 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4fd8 │ │ │ │ - bge 0x11199d4 │ │ │ │ - bllt 0x9a7c4 │ │ │ │ + bcs 0xe4e60 │ │ │ │ + bge 0x17d985c │ │ │ │ + mcrrlt 7, 15, pc, r9, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d020 │ │ │ │ + bcs 0x15cea8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4ff0 │ │ │ │ - ldmdbge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xffd9a7dc │ │ │ │ + bcs 0xe4e78 │ │ │ │ + ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldclt 7, cr15, [sp], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d038 │ │ │ │ + bcs 0x15cec0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5008 │ │ │ │ - blge 0x1e59a04 │ │ │ │ - bllt 0xffa9a7f4 │ │ │ │ + bcs 0xe4e90 │ │ │ │ + blge 0xfe1d988c │ │ │ │ + ldclt 7, cr15, [r1], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d050 │ │ │ │ + bcs 0x15ced8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5020 │ │ │ │ - blge 0x599a1c │ │ │ │ - bllt 0xff79a80c │ │ │ │ + bcs 0xe4ea8 │ │ │ │ + blge 0x9d98a4 │ │ │ │ + stclt 7, cr15, [r5], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d068 │ │ │ │ + bcs 0x15cef0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5038 │ │ │ │ - ldmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - bllt 0xff49a824 │ │ │ │ + bcs 0xe4ec0 │ │ │ │ + ldmge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldclt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d080 │ │ │ │ + bcs 0x15cf08 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5050 │ │ │ │ - blge 0xfe7d9a4c │ │ │ │ - bllt 0xff19a83c │ │ │ │ + bcs 0xe4ed8 │ │ │ │ + blge 0xfea998d4 │ │ │ │ + stclt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d098 │ │ │ │ + bcs 0x15cf20 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5068 │ │ │ │ - ldclge 4, cr15, [r1, #504] @ 0x1f8 │ │ │ │ - bllt 0xfee9a854 │ │ │ │ + bcs 0xe4ef0 │ │ │ │ + mcrge 4, 0, pc, cr0, cr14, {3} @ │ │ │ │ + stclt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d0b0 │ │ │ │ + bcs 0x15cf38 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5080 │ │ │ │ - blge 0xfe999a7c │ │ │ │ - bllt 0xfeb9a86c │ │ │ │ + bcs 0xe4f08 │ │ │ │ + blge 0xfec19904 │ │ │ │ + bllt 0xffe5a6f4 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d0c8 │ │ │ │ + bcs 0x15cf50 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5098 │ │ │ │ - ldcge 4, cr15, [ip, #-504]! @ 0xfffffe08 │ │ │ │ - bllt 0xfe89a884 │ │ │ │ + bcs 0xe4f20 │ │ │ │ + stclge 4, cr15, [lr, #-504]! @ 0xfffffe08 │ │ │ │ + bllt 0xffb5a70c │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d0e0 │ │ │ │ + bcs 0x15cf68 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe50b0 │ │ │ │ + bcs 0xe4f38 │ │ │ │ stcge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ - bllt 0xfe59a89c │ │ │ │ + bllt 0xff85a724 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d0f8 │ │ │ │ + bcs 0x15cf80 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe50c8 │ │ │ │ - stmdbge r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xfe29a8b4 │ │ │ │ + bcs 0xe4f50 │ │ │ │ + ldmdbge r8!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bllt 0xff55a73c │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d110 │ │ │ │ + bcs 0x15cf98 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe50e0 │ │ │ │ - ldmge pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - bllt 0x1f9a8cc │ │ │ │ + bcs 0xe4f68 │ │ │ │ + stmiage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bllt 0xff25a754 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d128 │ │ │ │ + bcs 0x15cfb0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe50f8 │ │ │ │ - stclge 4, cr15, [r0, #-504] @ 0xfffffe08 │ │ │ │ - bllt 0x1c9a8e4 │ │ │ │ + bcs 0xe4f80 │ │ │ │ + ldclge 4, cr15, [r1, #-504]! @ 0xfffffe08 │ │ │ │ + bllt 0xfef5a76c │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d140 │ │ │ │ + bcs 0x15cfc8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5110 │ │ │ │ - blge 0xff519b0c │ │ │ │ - bllt 0x199a8fc │ │ │ │ + bcs 0xe4f98 │ │ │ │ + blge 0xff6d9994 │ │ │ │ + bllt 0xfec5a784 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15d158 │ │ │ │ + bcs 0x15cfe0 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe5128 │ │ │ │ - svcge 0x0076f47e │ │ │ │ - bllt 0x169a914 │ │ │ │ - @ instruction: 0xf8d26d3a │ │ │ │ + bcs 0xe4fb0 │ │ │ │ + svcge 0x00a2f47e │ │ │ │ + bllt 0xfe95a79c │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ - @ instruction: 0xf7faae60 │ │ │ │ - ldmibvc r2, {r0, r2, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7faae98 │ │ │ │ + ldmibvc r2, {r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ - @ instruction: 0xf7faae54 │ │ │ │ - svclt 0x0000bb39 │ │ │ │ + @ instruction: 0xf7faae8c │ │ │ │ + svclt 0x0000bb84 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xfef88bf0 │ │ │ │ + blmi 0xfef88a78 │ │ │ │ eorcs r4, r4, #13631488 @ 0xd00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ @ instruction: 0xf1c50300 │ │ │ │ - movwcs lr, #2858 @ 0xb2a │ │ │ │ + movwcs lr, #2878 @ 0xb3e │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ suble r4, r1, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ @@ -209302,218 +209207,218 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmull.u8 q8, d21, d25 │ │ │ │ @ instruction: 0xf0013203 │ │ │ │ vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ tstmi r1, #67108866 @ 0x4000002 │ │ │ │ @ instruction: 0xf3c5092c │ │ │ │ - @ instruction: 0xf0052601 │ │ │ │ + @ instruction: 0xf0054203 │ │ │ │ strmi r0, [r8], pc, lsl #14 │ │ │ │ - andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ + strcs pc, [r1], -r5, asr #7 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x1bce7c │ │ │ │ - blcs 0x150ba8 │ │ │ │ + blcs 0x1bcd04 │ │ │ │ + blcs 0x150a30 │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ tstvc r7, sp, asr #19 │ │ │ │ stmdals r3, {r1, r4, r8, fp, sp, pc} │ │ │ │ - movtpl pc, #965 @ 0x3c5 @ │ │ │ │ streq pc, [r1], #-4 │ │ │ │ + ldrls r2, [r6], #-768 @ 0xfffffd00 │ │ │ │ + vorr.i32 d25, #55552 @ 0x0000d900 │ │ │ │ + movwcs r5, #5184 @ 0x1440 │ │ │ │ strbne pc, [r2, #-965] @ 0xfffffc3b @ │ │ │ │ - movwcs r9, #786 @ 0x312 │ │ │ │ - tstls r9, #20, 12 @ 0x1400000 │ │ │ │ - ldrls r2, [r6], #-769 @ 0xfffffcff │ │ │ │ - andsls r9, r3, #88080384 @ 0x5400000 │ │ │ │ + @ instruction: 0x96149213 │ │ │ │ + ldrls r9, [r5, #-1042] @ 0xfffffbee │ │ │ │ @ instruction: 0xf7f7931a │ │ │ │ - strb pc, [r1, sp, lsr #23] @ │ │ │ │ + @ instruction: 0xe7c1fbf9 │ │ │ │ @ instruction: 0xf8d39b03 │ │ │ │ vaddl.u8 q9, d21, d12 │ │ │ │ ldrmi r1, [fp], r1, lsl #7 │ │ │ │ andseq pc, pc, #2 │ │ │ │ - bcs 0x64124c │ │ │ │ + bcs 0x6410d4 │ │ │ │ addshi pc, r7, #0, 4 │ │ │ │ @ instruction: 0xf8d29a03 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {r7, ip} │ │ │ │ ldcvs 0, cr13, [r2, #-696] @ 0xfffffd48 │ │ │ │ @ instruction: 0xf0010ca9 │ │ │ │ vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ movwmi r3, #4099 @ 0x1003 │ │ │ │ ldmdavs r2, {r2, r8, ip, pc} │ │ │ │ andeq pc, lr, #18 │ │ │ │ - beq 0xb90b28 │ │ │ │ + beq 0xb909b0 │ │ │ │ tstpeq pc, r2 @ p-variant is OBSOLETE │ │ │ │ ldmle ip, {r1, r3, r8, fp, sp} │ │ │ │ andeq pc, ip, #2 │ │ │ │ strne pc, [r1], #-965 @ 0xfffffc3b │ │ │ │ @ instruction: 0xf0002a04 │ │ │ │ - bcs 0x2fd208 │ │ │ │ + bcs 0x2fd090 │ │ │ │ @ instruction: 0x81bdf000 │ │ │ │ vhadd.s8 d18, d10, d12 │ │ │ │ - vmlal.s q10, d0, d0[4] │ │ │ │ - blcs 0x19d358 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ + blcs 0x19d1e0 │ │ │ │ andcs pc, r1, #0, 22 │ │ │ │ ldmibge r1!, {r1, r4, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ biccs pc, ip, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf0409206 │ │ │ │ - b 0x133ce34 │ │ │ │ - bcs 0x11d2ac │ │ │ │ + b 0x133ccbc │ │ │ │ + bcs 0x11d134 │ │ │ │ svcge 0x007ff47f │ │ │ │ movwls r9, #30723 @ 0x7803 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr5, {0} │ │ │ │ + cdp2 0, 12, cr15, cr14, cr5, {0} │ │ │ │ stmdacs r0, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ orrshi pc, pc, r0 │ │ │ │ @ instruction: 0xf8d29a03 │ │ │ │ - blx 0xfee74ce0 │ │ │ │ + blx 0xfee74b68 │ │ │ │ ldmdbeq r2, {r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x06c9e0dd │ │ │ │ svcge 0x006df53f │ │ │ │ @ instruction: 0xf415e7c9 │ │ │ │ @ instruction: 0xf43f1000 │ │ │ │ - blls 0x1c887c │ │ │ │ + blls 0x1c8704 │ │ │ │ ldrsbeq pc, [r0], #131 @ 0x83 @ │ │ │ │ addne pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldcvs 15, cr10, [fp, #-388] @ 0xfffffe7c │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ @ instruction: 0xf53f06cb │ │ │ │ @ instruction: 0xf004af58 │ │ │ │ - @ instruction: 0xf3c50901 │ │ │ │ + vmlsl.u8 q8, d5, d1 │ │ │ │ strcc r1, [r1], -r1, lsl #9 │ │ │ │ - bne 0x1119a18 │ │ │ │ + stmdbne r0, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ strls r8, [r6], #-464 @ 0xfffffe30 │ │ │ │ - svceq 0x0000f1b9 │ │ │ │ + svceq 0x0000f1ba │ │ │ │ @ instruction: 0x81bef000 │ │ │ │ @ instruction: 0xf43f2e03 │ │ │ │ cdpcs 15, 0, cr10, cr4, cr6, {2} │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf0002e02 │ │ │ │ stccs 1, cr8, [r0], {226} @ 0xe2 │ │ │ │ bicshi pc, sp, r0 │ │ │ │ andls r9, r4, #196608 @ 0x30000 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr5, {0} │ │ │ │ + cdp2 0, 8, cr15, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x1fd0b4 │ │ │ │ - beq 0x158f68 │ │ │ │ - stmibeq r0!, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ - streq pc, [r2, #-426] @ 0xfffffe56 │ │ │ │ - biceq lr, sl, #323584 @ 0x4f000 │ │ │ │ + bls 0x1fcf3c │ │ │ │ + stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ + beq 0xff918adc │ │ │ │ + streq pc, [r2, #-425] @ 0xfffffe57 │ │ │ │ + biceq lr, r9, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf585fab5 │ │ │ │ stmdbeq sp!, {r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7739207 │ │ │ │ - ldrdls pc, [r5], -r9 │ │ │ │ - blx 0xff69a92e │ │ │ │ + mulls r5, r5, ip │ │ │ │ + ldc2 7, cr15, [r2], {115} @ 0x73 │ │ │ │ strmi r9, [r1], -r7, lsl #20 │ │ │ │ stmdals r3, {r3, ip, pc} │ │ │ │ @ instruction: 0xf7c8920a │ │ │ │ - movwcs pc, #7137 @ 0x1be1 @ │ │ │ │ + movwcs pc, #7201 @ 0x1c21 @ │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ movwls r4, #37027 @ 0x90a3 │ │ │ │ movwls r2, #29440 @ 0x7300 │ │ │ │ @ instruction: 0xf7d8e017 │ │ │ │ - blls 0x25c300 │ │ │ │ + blls 0x25c298 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ strtmi r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf78c461a │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - ldrbmi r1, [r0], #520 @ 0x208 │ │ │ │ - stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + strbmi r1, [r8], #520 @ 0x208 │ │ │ │ + beq 0xff918acc │ │ │ │ @ instruction: 0xf7784608 │ │ │ │ - blls 0x2dbcb8 │ │ │ │ + blls 0x2dbe30 │ │ │ │ movwls r3, #29441 @ 0x7301 │ │ │ │ vqsub.u8 d20, d16, d14 │ │ │ │ stmdals r3, {r1, r2, r5, r6, r8, pc} │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d0, d5 │ │ │ │ - bls 0x2fd318 │ │ │ │ + bls 0x2fd1a0 │ │ │ │ @ instruction: 0xf8cd9905 │ │ │ │ - @ instruction: 0xf7cb9000 │ │ │ │ - strbmi pc, [r0], -r9, lsl #28 @ │ │ │ │ + @ instruction: 0xf7cba000 │ │ │ │ + strbmi pc, [r0], -r9, asr #28 @ │ │ │ │ svceq 0x0005ea18 │ │ │ │ @ instruction: 0xf7d8d0d5 │ │ │ │ - blls 0x25c2ac │ │ │ │ + blls 0x25c244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf78c4620 │ │ │ │ - @ instruction: 0xf108fa8d │ │ │ │ + @ instruction: 0xf108fb49 │ │ │ │ @ instruction: 0xf7d80001 │ │ │ │ - andls pc, sl, r9, lsr #27 │ │ │ │ + andls pc, sl, sp, ror #27 │ │ │ │ @ instruction: 0xf7d84640 │ │ │ │ - movwcs pc, #36261 @ 0x8da5 @ │ │ │ │ + movwcs pc, #36329 @ 0x8de9 @ │ │ │ │ stmdbls sl, {r1, r9, sl, lr} │ │ │ │ movwls r2, #0 │ │ │ │ - blx 0xc9aa34 │ │ │ │ + blx 0xffb9a8bc │ │ │ │ tstls r9, #51642368 @ 0x3140000 │ │ │ │ - movtpl pc, #965 @ 0x3c5 @ │ │ │ │ + movtne pc, #965 @ 0x3c5 @ │ │ │ │ tstvc r7, sp, asr #19 │ │ │ │ - stmib sp, {r1, r4, r8, fp, sp, pc}^ │ │ │ │ - vmov.i32 d19, #53760 @ 0x0000d200 │ │ │ │ - stmdals r3, {r6, r8, r9, ip} │ │ │ │ + stmdals r3, {r1, r4, r8, fp, sp, pc} │ │ │ │ streq pc, [r1], #-4 │ │ │ │ - vsubw.u8 , , d1 │ │ │ │ - ldrls r1, [r4], -r1, lsl #11 │ │ │ │ - tstls sl, #369098752 @ 0x16000000 │ │ │ │ + ldrls r3, [r6], #-769 @ 0xfffffcff │ │ │ │ + vmov.i32 d25, #54016 @ 0x0000d300 │ │ │ │ + ldrls r5, [r4], -r0, asr #8 │ │ │ │ + strne pc, [r1, #965] @ 0x3c5 │ │ │ │ + tstls sl, #301989888 @ 0x12000000 │ │ │ │ @ instruction: 0xf7f79515 │ │ │ │ - ldrt pc, [r9], r5, lsr #21 @ │ │ │ │ + @ instruction: 0xe6b9faf1 │ │ │ │ vorr.i32 d25, #55552 @ 0x0000d900 │ │ │ │ - stmib sp, {r6, r8, r9, ip, lr}^ │ │ │ │ + stmib sp, {r7, r8, r9, ip}^ │ │ │ │ ldmdbge r2, {r0, r1, r2, r4, r8, ip, sp, lr} │ │ │ │ - andscc lr, r2, #3358720 @ 0x334000 │ │ │ │ - orrne pc, r0, #335544323 @ 0x14000003 │ │ │ │ @ instruction: 0xf0049803 │ │ │ │ movwcc r0, #5123 @ 0x1403 │ │ │ │ - strbne pc, [r0, #965] @ 0x3c5 @ │ │ │ │ - ldrls r9, [r6], #-1556 @ 0xfffff9ec │ │ │ │ + andsls r9, r3, #369098752 @ 0x16000000 │ │ │ │ + strbpl pc, [r0], #-965 @ 0xfffffc3b @ │ │ │ │ + vmov.i32 d25, #-738197504 @ 0xd4000000 │ │ │ │ + ldrls r1, [r2], #-1472 @ 0xfffffa40 │ │ │ │ ldrls r9, [r5, #-794] @ 0xfffffce6 │ │ │ │ - blx 0xfe49ac3c │ │ │ │ + blx 0xff79aac4 │ │ │ │ svclt 0x0000e6a2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ movwls r9, #30723 @ 0x7803 │ │ │ │ - ldc2l 0, cr15, [r4, #20]! │ │ │ │ + stc2l 0, cr15, [lr, #20]! │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ adcshi pc, pc, r0 │ │ │ │ ldrmi r9, [lr], -r7, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf1b9af1b │ │ │ │ svclt 0x00140f01 │ │ │ │ @ instruction: 0xf0022700 │ │ │ │ - @ instruction: 0xf0050701 │ │ │ │ - andls r0, pc, #-268435456 @ 0xf0000000 │ │ │ │ - andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ + vabdl.u8 q8, d5, d1 │ │ │ │ + andls r4, pc, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #5 │ │ │ │ stccs 2, cr9, [r0], {16} │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - bcs 0xe5048 │ │ │ │ + bcs 0xe4ed0 │ │ │ │ sbchi pc, lr, r0, asr #32 │ │ │ │ ldrbtvc pc, [r0], #1103 @ 0x44f @ │ │ │ │ movwcs fp, #12575 @ 0x311f │ │ │ │ ldrbtvc pc, [r0], #1103 @ 0x44f @ │ │ │ │ movwls r4, #30363 @ 0x769b │ │ │ │ - blx 0x179aa8e │ │ │ │ + ldc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ @ instruction: 0xf7734680 │ │ │ │ - @ instruction: 0xf3c5fb23 │ │ │ │ + @ instruction: 0xf3c5fbdf │ │ │ │ strmi r4, [r1], -r3, lsl #4 │ │ │ │ stmdals r3, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xc9abf6 │ │ │ │ + blx 0x1c9aa7e │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, r3, r0, asr #6 │ │ │ │ - blls 0x2a5500 │ │ │ │ + blls 0x2a5388 │ │ │ │ stcne 6, cr15, [r4], {66} @ 0x42 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ vpmax.s8 , , q1 │ │ │ │ andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ - b 0x11ed964 │ │ │ │ + b 0x11ed7ec │ │ │ │ @ instruction: 0xf8cd0006 │ │ │ │ - blx 0x18cd8c │ │ │ │ + blx 0x18cc14 │ │ │ │ andls pc, r7, #-1342177280 @ 0xb0000000 │ │ │ │ strmi r9, [r4], r4, lsl #20 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ - bl 0x36e764 │ │ │ │ + bl 0x36e5ec │ │ │ │ movwls r0, #34306 @ 0x8602 │ │ │ │ strls r9, [lr, #-1549] @ 0xfffff9f3 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs fp, #4060 @ 0xfdc │ │ │ │ @ instruction: 0xdd53990c │ │ │ │ @ instruction: 0xf04f9b0e │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ @@ -209521,223 +209426,223 @@ │ │ │ │ movwls r1, #17152 @ 0x4300 │ │ │ │ strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ eor ip, r6, r8, lsr #32 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7cb9500 │ │ │ │ - bls 0x31c130 │ │ │ │ + bls 0x31c0b8 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - stc2 7, cr15, [r0, #-864] @ 0xfffffca0 │ │ │ │ + stc2l 7, cr15, [r4, #-864] @ 0xfffffca0 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1bb │ │ │ │ ldmdavs r9, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf1bbd058 │ │ │ │ subsle r0, r2, r3, lsl #30 │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf77bd049 │ │ │ │ - bls 0x2dc108 │ │ │ │ + bls 0x2dc280 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7783401 │ │ │ │ - blls 0x29badc │ │ │ │ + blls 0x29bc54 │ │ │ │ strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ ldrmi r4, [lr], #-1441 @ 0xfffffa5f │ │ │ │ - blls 0x210ec0 │ │ │ │ + blls 0x210d48 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ ldrbmi r9, [r1], -r8, lsl #20 │ │ │ │ @ instruction: 0xf7d84630 │ │ │ │ - blls 0x35c110 │ │ │ │ + blls 0x35c0a8 │ │ │ │ @ instruction: 0xf1bb4602 │ │ │ │ strbmi r0, [r0], -r2, lsl #30 │ │ │ │ eorsle r6, fp, r9, lsl r8 │ │ │ │ svceq 0x0003f1bb │ │ │ │ @ instruction: 0xf1bbd035 │ │ │ │ eorle r0, r9, r1, lsl #30 │ │ │ │ - blx 0x121aba6 │ │ │ │ + stc2 7, cr15, [r0], {123} @ 0x7b │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7cb9500 │ │ │ │ - ldrb pc, [r4, r3, ror #25] @ │ │ │ │ + ldrb pc, [r4, r3, lsr #26] @ │ │ │ │ addsmi r1, r1, #23040 @ 0x5a00 │ │ │ │ movwcc sp, #8194 @ 0x2002 │ │ │ │ mvnsle r4, fp, lsl #5 │ │ │ │ @ instruction: 0xf10e9b0d │ │ │ │ ldrbmi r0, [r3, #-3585]! @ 0xfffff1ff │ │ │ │ @ instruction: 0xf8ddd19a │ │ │ │ - stmdbls pc, {r2, r6, sp, pc} @ │ │ │ │ + ldmdbls r0, {r2, r6, sp, pc} │ │ │ │ andle r2, r6, pc, lsl #18 │ │ │ │ vqrdmulh.s d15, d10, d9 │ │ │ │ - stmdals r3, {r4, r9, fp, ip, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7f600db │ │ │ │ - andcs pc, r1, r1, lsl #28 │ │ │ │ + andcs pc, r1, r1, asr lr @ │ │ │ │ stccs 5, cr14, [r3], {214} @ 0xd6 │ │ │ │ mcrge 4, 2, pc, cr0, cr15, {3} @ │ │ │ │ @ instruction: 0xf77be5d1 │ │ │ │ - @ instruction: 0xe7b4fcbf │ │ │ │ - blx 0xfe31abfa │ │ │ │ + @ instruction: 0xe7b4fd7b │ │ │ │ + mcrr2 7, 7, pc, r4, cr11 @ │ │ │ │ @ instruction: 0xf77be7d4 │ │ │ │ - str pc, [lr, r1, lsl #26]! │ │ │ │ - ldc2l 7, cr15, [sl], {123} @ 0x7b │ │ │ │ + @ instruction: 0xe7aefdbd │ │ │ │ + ldc2 7, cr15, [r6, #492] @ 0x1ec │ │ │ │ @ instruction: 0xf77be7ab │ │ │ │ - @ instruction: 0xe7cbfc5b │ │ │ │ - blx 0xffb9ac12 │ │ │ │ + bfi pc, r7, (invalid: 26:11) @ │ │ │ │ + stc2 7, cr15, [r6], #492 @ 0x1ec │ │ │ │ @ instruction: 0xf8dde7c8 │ │ │ │ @ instruction: 0xf10ac028 │ │ │ │ - blls 0x3df634 │ │ │ │ + blls 0x3df4bc │ │ │ │ stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf47f459a │ │ │ │ @ instruction: 0xf8ddaf7b │ │ │ │ strb lr, [r9, ip, lsr #32] │ │ │ │ @ instruction: 0xf57f06aa │ │ │ │ str sl, [lr, #3613]! @ 0xe1d │ │ │ │ svccs 0x000024e0 │ │ │ │ svcge 0x0035f43f │ │ │ │ @ instruction: 0xf7cb4618 │ │ │ │ - movwcs pc, #15353 @ 0x3bf9 @ │ │ │ │ + movwcs pc, #15417 @ 0x3c39 @ │ │ │ │ ldrmi r4, [fp], r4, lsl #12 │ │ │ │ stcne 7, cr14, [r0], #180 @ 0xb4 │ │ │ │ @ instruction: 0xf7cb9307 │ │ │ │ - blls 0x2dbe2c │ │ │ │ + blls 0x2dbdb4 │ │ │ │ svccs 0x00004604 │ │ │ │ svcge 0x0025f43f │ │ │ │ rscle r2, sp, r0, ror #17 │ │ │ │ ldrmi r2, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0x465ae71f │ │ │ │ adcsle r2, sl, pc, lsl #30 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #22 │ │ │ │ - blx 0x282e94 │ │ │ │ + blx 0x282d1c │ │ │ │ @ instruction: 0xf7f6f303 │ │ │ │ - @ instruction: 0xe7b2fdb5 │ │ │ │ + ldr pc, [r2, r5, lsl #28]! │ │ │ │ andls r9, r4, #196608 @ 0x30000 │ │ │ │ - stc2l 0, cr15, [r0], #20 │ │ │ │ + ldc2l 0, cr15, [sl], {5} │ │ │ │ adcle r2, ip, r0, lsl #16 │ │ │ │ - @ instruction: 0xf10a9a04 │ │ │ │ - vmlacs.f32 s0, s2, s2 │ │ │ │ - ssatmi sp, #2, sl, lsl #2 │ │ │ │ - @ instruction: 0xf089e64c │ │ │ │ + @ instruction: 0xf1099a04 │ │ │ │ + @ instruction: 0x2e010901 │ │ │ │ + ssatmi sp, #3, sl, lsl #2 │ │ │ │ + @ instruction: 0xf08ae64c │ │ │ │ cdpcs 5, 0, cr0, cr4, cr1, {0} │ │ │ │ @ instruction: 0xf045bf18 │ │ │ │ stccs 5, cr0, [r0, #-4] │ │ │ │ ldclge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ andls r9, r5, #196608 @ 0x30000 │ │ │ │ - stc2l 0, cr15, [sl], {5} │ │ │ │ + stc2l 0, cr15, [r4], {5} │ │ │ │ addsle r2, r6, r0, lsl #16 │ │ │ │ movwcs r2, #33794 @ 0x8402 │ │ │ │ - @ instruction: 0xf10a9a05 │ │ │ │ - @ instruction: 0xf04f0a01 │ │ │ │ - strls r0, [r6], #-2434 @ 0xfffff67e │ │ │ │ + @ instruction: 0xf1099a05 │ │ │ │ + @ instruction: 0xf04f0901 │ │ │ │ + strls r0, [r6], #-2690 @ 0xfffff57e │ │ │ │ ldrt r9, [fp], -r4, lsl #6 │ │ │ │ - movwcs r4, #34381 @ 0x864d │ │ │ │ - movwls r4, #18081 @ 0x46a1 │ │ │ │ + movwcs r4, #34389 @ 0x8655 │ │ │ │ + movwls r4, #18082 @ 0x46a2 │ │ │ │ @ instruction: 0x4620e636 │ │ │ │ stclne 5, cr14, [r0], #-376 @ 0xfffffe88 │ │ │ │ @ instruction: 0xf7cb9204 │ │ │ │ - strmi pc, [r1], fp, lsr #23 │ │ │ │ + strmi pc, [r2], fp, ror #23 │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - bls 0x21c1b8 │ │ │ │ + bls 0x21c028 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #36730 @ 0x8f7a │ │ │ │ - beq 0x159330 │ │ │ │ - stmdbeq r9, {r2, r6, r9, fp, sp, lr, pc} │ │ │ │ + stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ + beq 0x3976a4 │ │ │ │ movwls r2, #17664 @ 0x4500 │ │ │ │ stccs 6, cr14, [r2], {32} │ │ │ │ stcne 0, cr13, [r0], #84 @ 0x54 │ │ │ │ @ instruction: 0xf7cb9205 │ │ │ │ - pkhbtmi pc, r1, r5, lsl #23 @ │ │ │ │ + pkhtbmi pc, r2, r5, asr #23 @ │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0065f43f │ │ │ │ - bls 0x225b50 │ │ │ │ - beq 0x15935c │ │ │ │ - stmdbeq r9, {r2, r6, r9, fp, sp, lr, pc} │ │ │ │ + bls 0x2259d8 │ │ │ │ + stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ + beq 0x3976d0 │ │ │ │ movwls r2, #17664 @ 0x4500 │ │ │ │ @ instruction: 0xf1d6e60a │ │ │ │ - ldrdcs pc, [r3], -fp │ │ │ │ + strdcs pc, [r3], -r7 │ │ │ │ @ instruction: 0xf7cb9204 │ │ │ │ - @ instruction: 0x4681fb7f │ │ │ │ + @ instruction: 0x4682fbbf │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - bls 0x21c160 │ │ │ │ + bls 0x21bfd0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #36686 @ 0x8f4e │ │ │ │ - beq 0x159388 │ │ │ │ - stmdbeq r2, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ + stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ + beq 0x198f14 │ │ │ │ movwls r2, #17664 @ 0x4500 │ │ │ │ @ instruction: 0xf64ae5f4 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ - blmi 0x15d030 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ + blmi 0x15ceb8 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf874f1a1 │ │ │ │ - eorseq sl, r3, r8, lsr #9 │ │ │ │ + @ instruction: 0xf888f1a1 │ │ │ │ + eorseq sl, r3, r8, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - strbgt pc, [r8, #-2271]! @ 0xfffff721 @ │ │ │ │ + strbgt pc, [r4, #-2271]! @ 0xfffff721 @ │ │ │ │ vst4.32 {d27-d30}, [pc] │ │ │ │ @ instruction: 0xf6cf6371 │ │ │ │ @ instruction: 0xf8dc6300 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc034 │ │ │ │ andmi r0, fp, r0, lsl #24 │ │ │ │ mrrcvs 4, 4, pc, r1, cr15 @ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ strmi r2, [ip], -r0, lsl #4 │ │ │ │ strbmi r4, [r3, #-1542]! @ 0xfffff9fa │ │ │ │ andcs lr, r6, #3358720 @ 0x334000 │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf000920c │ │ │ │ - ldmdale pc!, {r0, r4, r5, r9, pc} @ │ │ │ │ + ldmdale pc!, {r0, r1, r2, r3, r5, r9, pc} @ │ │ │ │ mcrrvs 4, 4, pc, r0, cr15 @ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ @ instruction: 0xf0004563 │ │ │ │ - vrhadd.s8 q4, q8, │ │ │ │ + vrhadd.s8 q4, q8, │ │ │ │ vst4.32 {d24-d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ rscshi pc, fp, r0 │ │ │ │ andvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ @ instruction: 0xf00180e3 │ │ │ │ @ instruction: 0xf5b37398 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - @ instruction: 0xf5b382a9 │ │ │ │ + @ instruction: 0xf5b382a7 │ │ │ │ @ instruction: 0xf0401f40 │ │ │ │ stmdage r6, {r0, r3, r4, r6, r7, pc} │ │ │ │ - ldc2 7, cr15, [lr, #-984] @ 0xfffffc28 │ │ │ │ + stc2l 7, cr15, [lr, #-984]! @ 0xfffffc28 │ │ │ │ @ instruction: 0xf1000222 │ │ │ │ ldcvs 0, cr8, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ @ instruction: 0xf0000f70 │ │ │ │ stcls 0, cr8, [r7], {203} @ 0xcb │ │ │ │ @ instruction: 0xf6422108 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vmov.i32 q9, #256 @ 0x00000100 │ │ │ │ stmib sp, {r0, r2, r3, r9}^ │ │ │ │ tstcs r7, r2, lsl #4 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ - bls 0x343c70 │ │ │ │ + bls 0x343af8 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - umlals pc, sl, r7, sl @ │ │ │ │ + adcs pc, sl, r3, ror #21 │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vand q4, q0, q11 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ + vand q4, q0, q10 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :256], r6 │ │ │ │ @ instruction: 0xf6cf6100 │ │ │ │ addmi r6, fp, #0, 2 │ │ │ │ vst4.16 {d29-d32}, [pc :256], r6 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ adchi pc, r4, r0, asr #32 │ │ │ │ bicsvc pc, r0, #20 │ │ │ │ - adcshi pc, r4, #0 │ │ │ │ + adcshi pc, r2, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ addshi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf14002e3 │ │ │ │ stcvs 0, cr8, [r3, #-612] @ 0xfffffd9c │ │ │ │ @ instruction: 0x3110f8d3 │ │ │ │ svceq 0x0070f413 │ │ │ │ addshi pc, r2, r0 │ │ │ │ @@ -209753,899 +209658,897 @@ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcne 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ cmpeq r1, ip, asr #20 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ strcs r9, [r8], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf6429402 │ │ │ │ - vmls.i d21, d0, d1[1] │ │ │ │ + vmls.i d20, d0, d1[7] │ │ │ │ strls r0, [r3], #-1037 @ 0xfffffbf3 │ │ │ │ - blx 0x131b0d8 │ │ │ │ + blx 0xfe61af60 │ │ │ │ vst4.16 {d30-d33}, [pc :128], fp │ │ │ │ @ instruction: 0xf6cf6c41 │ │ │ │ strbmi r4, [r3, #-3072]! @ 0xfffff400 │ │ │ │ vst4.16 {d29-d32}, [pc :64], sl │ │ │ │ @ instruction: 0xf6cf6050 │ │ │ │ addmi r4, r3, #0 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ ldrbvc pc, [r8], #4 @ │ │ │ │ - stc2 7, cr15, [r2], #984 @ 0x3d8 │ │ │ │ + ldc2l 7, cr15, [r2], #984 @ 0x3d8 │ │ │ │ svcne 0x0000f5b4 │ │ │ │ @ instruction: 0x1c06e9dd │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrdcc lr, [r8], -sp │ │ │ │ - adcshi pc, r9, #0 │ │ │ │ + adcshi pc, r7, #0 │ │ │ │ svceq 0x0020f5b4 │ │ │ │ - @ instruction: 0x81b9f000 │ │ │ │ + @ instruction: 0x81b7f000 │ │ │ │ cmple r9, r0, lsl #24 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4122110 │ │ │ │ suble r0, r3, r0, ror pc │ │ │ │ strcs r4, [r0], #-1538 @ 0xfffff9fe │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - strmi pc, [r1], #-1602 @ 0xfffff9be │ │ │ │ + strtcc pc, [r9], #-1602 @ 0xfffff9be │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - eors pc, r4, pc, asr lr @ │ │ │ │ + eors pc, r4, pc, lsr #29 │ │ │ │ bicpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - blcs 0x13d9f8 │ │ │ │ + blcs 0x13d878 │ │ │ │ stmdaeq r3!, {r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ stceq 0, cr15, [pc], {4} │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ - stmiaeq r2!, {r2, r3, r9, ip, pc}^ │ │ │ │ + stceq 2, cr9, [r2], #48 @ 0x30 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - stmdbge r6, {r0, r1, r8, r9, lr} │ │ │ │ - stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ - @ instruction: 0xf003920a │ │ │ │ + stmdbge r6, {r0, r1, r8, r9, ip, sp} │ │ │ │ + stmiaeq r3!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf003920b │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ @ instruction: 0xf7f92406 │ │ │ │ - and pc, sl, pc, asr sl @ │ │ │ │ + and pc, sl, fp, lsr #21 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #32, 2 │ │ │ │ - addshi pc, r7, #0 │ │ │ │ - blmi 0xff4251d0 │ │ │ │ - blls 0x43723c │ │ │ │ + addshi pc, r5, #0 │ │ │ │ + blmi 0xff3e5058 │ │ │ │ + blls 0x4370c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, pc, r8, lsl r3 @ │ │ │ │ + andlt r8, pc, r5, lsl r3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdaeq fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ andeq pc, pc, #1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - beq 0x197b0c │ │ │ │ - @ instruction: 0xf00308e3 │ │ │ │ - stceq 3, cr0, [r2], #64 @ 0x40 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - stmdaeq ip, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf10002a2 │ │ │ │ - eoreq r8, r7, #-1073741796 @ 0xc000001c │ │ │ │ - stcvs 5, cr13, [r0, #-840] @ 0xfffffcb8 │ │ │ │ - ldrdcs pc, [r0, -r0] │ │ │ │ - sbcle r0, sp, r2, lsl pc │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - bcs 0xeec84 │ │ │ │ - sbchi pc, pc, #0 │ │ │ │ - b 0x11b7240 │ │ │ │ - b 0x115da6c │ │ │ │ - @ instruction: 0xf0100208 │ │ │ │ + beq 0x197990 │ │ │ │ + @ instruction: 0xf0020c8a │ │ │ │ + stmiaeq fp, {r4, r9}^ │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + stmdaeq r1, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + adceq r1, r2, #128, 2 │ │ │ │ + cmnphi r2, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + ldrble r0, [r3, #551] @ 0x227 │ │ │ │ + @ instruction: 0xf8d06d00 │ │ │ │ + svceq 0x00122100 │ │ │ │ + vmla.i , q10, d2[3] │ │ │ │ + ldrmi r5, [r3], r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + stmdavs r0, {r0, r2, r3, r6, r7, r9, pc} │ │ │ │ + andeq lr, sl, #72, 20 @ 0x48000 │ │ │ │ + @ instruction: 0xf010431a │ │ │ │ tstle r1, lr, lsl #30 │ │ │ │ - ldrtle r0, [sp], #1749 @ 0x6d5 │ │ │ │ - @ instruction: 0xd1bb4211 │ │ │ │ + ldrtle r0, [pc], #1749 @ 0xdd0d4 │ │ │ │ + @ instruction: 0xd1bd4211 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0051304 │ │ │ │ - bicslt pc, r0, #1036288 @ 0xfd000 │ │ │ │ + bicslt pc, r0, #1019904 @ 0xf9000 │ │ │ │ @ instruction: 0xf3c49904 │ │ │ │ vabd.s8 d22, d3, d0 │ │ │ │ smlabbcc r1, r8, r4, r0 │ │ │ │ @ instruction: 0xf77300cd │ │ │ │ - @ instruction: 0xf04ff8b5 │ │ │ │ + @ instruction: 0xf04ff973 │ │ │ │ @ instruction: 0xf1cb0c12 │ │ │ │ @ instruction: 0xf6420209 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ pkhbtmi r2, r1, r7, lsl #3 │ │ │ │ andmi pc, r2, #12, 22 @ 0x3000 │ │ │ │ - strbteq pc, [sp], #-1600 @ 0xfffff9c0 @ │ │ │ │ + ldrvc pc, [r5], #576 @ 0x240 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7786809 │ │ │ │ - strbmi pc, [r1], -fp, asr #17 @ │ │ │ │ - @ instruction: 0xf6402001 │ │ │ │ - vsubl.s8 q8, d0, d9 │ │ │ │ + strbmi pc, [r1], -r9, lsl #19 @ │ │ │ │ + vhadd.s8 d18, d0, d1 │ │ │ │ + vmvn.i32 d23, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1bb020d │ │ │ │ svclt 0x00180f00 │ │ │ │ @ instruction: 0xf7d84614 │ │ │ │ - stmdbls r5, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0x189b218 │ │ │ │ + blx 0xfea1b09c │ │ │ │ @ instruction: 0x46064651 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x464bfa59 │ │ │ │ + @ instruction: 0x464bfa9f │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf7895500 │ │ │ │ - andcs pc, r1, r7, lsr #29 │ │ │ │ - vst1.16 {d30}, [pc :256], r9 │ │ │ │ + andcs pc, r1, r5, ror #30 │ │ │ │ + vst1.16 {d30}, [pc :256], fp │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - svcge 0x0072f47f │ │ │ │ - vmul.i q8, q10, d3[4] │ │ │ │ - stceq 12, cr4, [r2], #12 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - b 0x115f988 │ │ │ │ - @ instruction: 0xf004020c │ │ │ │ - @ instruction: 0xf0047cd8 │ │ │ │ - @ instruction: 0xf5bc0e0f │ │ │ │ - @ instruction: 0xf3c41f00 │ │ │ │ - @ instruction: 0xf0001440 │ │ │ │ + svcge 0x0074f47f │ │ │ │ + vmull.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi sl, #768 @ 0x300 │ │ │ │ + @ instruction: 0xf00308e3 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + b 0x119d5c4 │ │ │ │ + @ instruction: 0xf004030c │ │ │ │ + @ instruction: 0xf3c47cd8 │ │ │ │ + @ instruction: 0xf5bc1e40 │ │ │ │ + b 0x14a4d98 │ │ │ │ + @ instruction: 0xf0001494 │ │ │ │ @ instruction: 0xf5bc8196 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - @ instruction: 0xf8d0af55 │ │ │ │ + @ instruction: 0xf8d0af57 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf01cc110 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf001af4d │ │ │ │ - strls r0, [r1], #-257 @ 0xfffffeff │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - ldrpl pc, [sp], #-1600 @ 0xfffff9c0 │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmpeq r1, r1, lsl #22 │ │ │ │ - subeq r9, r9, r2, lsl #8 │ │ │ │ - ldc2l 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ - stmiaeq r3!, {r0, r2, r3, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf004af4f │ │ │ │ + tstls r0, r1, lsl #8 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + @ instruction: 0xf6400061 │ │ │ │ + vmls.i d20, d0, d1[1] │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + mcr2 7, 1, pc, cr2, cr5, {7} @ │ │ │ │ + stceq 7, cr14, [r3], #252 @ 0xfc │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf0030ca2 │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - movwmi r0, #45584 @ 0xb210 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - vldmiane r4, {s28-s106} │ │ │ │ - @ instruction: 0xf004430a │ │ │ │ - @ instruction: 0xf00471d8 │ │ │ │ - @ instruction: 0xf5b10e0f │ │ │ │ - @ instruction: 0xf3c41f00 │ │ │ │ - @ instruction: 0xf0001440 │ │ │ │ + stmiaeq r3!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + @ instruction: 0xf004430b │ │ │ │ + vsra.u64 , q4, #60 │ │ │ │ + @ instruction: 0xf5b11e40 │ │ │ │ + b 0x14a4e00 │ │ │ │ + @ instruction: 0xf0001494 │ │ │ │ @ instruction: 0xf5b181a4 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stmdbcs r0, {r2, r5, r7, pc} │ │ │ │ - svcge 0x001ef47f │ │ │ │ + svcge 0x0020f47f │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ @ instruction: 0xf4111110 │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ - @ instruction: 0xf00caf17 │ │ │ │ - strls r0, [r1], #-3073 @ 0xfffff3ff │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - ldrtpl pc, [r1], #1602 @ 0x642 @ │ │ │ │ + @ instruction: 0xf004af19 │ │ │ │ + @ instruction: 0xf8cd0401 │ │ │ │ + @ instruction: 0xf8cde004 │ │ │ │ + bl 0x20d230 │ │ │ │ + rsbeq r0, r1, r4, asr #8 │ │ │ │ + ldrbmi pc, [r9], #1602 @ 0x642 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mcrreq 11, 0, lr, ip, cr12 │ │ │ │ - b 0x14c23c0 │ │ │ │ - @ instruction: 0xf7f5014c │ │ │ │ - smuadx r6, r1, sp │ │ │ │ + @ instruction: 0xf7f59402 │ │ │ │ + str pc, [r8, -r3, lsl #27] │ │ │ │ vfnmami.f32 s28, s2, s30 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmul.i q8, q10, d3[2] │ │ │ │ cmpcs r0, r3, lsl #10 │ │ │ │ asrsne pc, r0, #5 @ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x146d464 │ │ │ │ + b 0x146d2e8 │ │ │ │ @ instruction: 0xf0040505 │ │ │ │ vmull.p8 q8, d4, d15 │ │ │ │ @ instruction: 0xf00c4403 │ │ │ │ @ instruction: 0x43230c10 │ │ │ │ vmls.i d18, d0, d0[0] │ │ │ │ - b 0x13de478 │ │ │ │ + b 0x13de2fc │ │ │ │ adcmi r0, r1, #3584 @ 0xe00 │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ vmls.i d18, d0, d0[0] │ │ │ │ adcmi r0, r1, #160, 8 @ 0xa0000000 │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr14, cr15, {3} │ │ │ │ + mcrge 4, 7, pc, cr0, cr15, {3} @ │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ @ instruction: 0xf4111110 │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ - andls sl, r1, #3440 @ 0xd70 │ │ │ │ + andls sl, r1, #3472 @ 0xd90 │ │ │ │ strtmi r2, [sl], -r7, lsl #2 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldrcc pc, [r5], #1602 @ 0x642 │ │ │ │ + ldrtcs pc, [sp], #1602 @ 0x642 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - @ instruction: 0xe6cafcf5 │ │ │ │ + strb pc, [ip], r7, asr #26 @ │ │ │ │ @ instruction: 0xf004a806 │ │ │ │ @ instruction: 0xf7f674d8 │ │ │ │ - @ instruction: 0xf5b4fb0d │ │ │ │ + @ instruction: 0xf5b4fb5f │ │ │ │ @ instruction: 0xf04f1f00 │ │ │ │ @ instruction: 0xf47f0200 │ │ │ │ - ldcvs 14, cr10, [r3, #-764]! @ 0xfffffd04 │ │ │ │ + ldcvs 14, cr10, [r3, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf0133110 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - stmdbls r6, {r0, r1, r2, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - strtcc pc, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ + stmdbls r6, {r0, r3, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + ldrbcs pc, [r1], #-1600 @ 0xfffff9c0 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ strcs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ - blls 0x30448c │ │ │ │ + blls 0x304310 │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ strls r9, [r0], #-2569 @ 0xfffff5f7 │ │ │ │ - ldc2 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ - stcvs 6, cr14, [r1, #-668] @ 0xfffffd64 │ │ │ │ + stc2 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ + stcvs 6, cr14, [r1, #-676] @ 0xfffffd5c │ │ │ │ @ instruction: 0x1110f8d1 │ │ │ │ svcvs 0x0070f011 │ │ │ │ - mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ tstcs r7, r1, lsl #4 │ │ │ │ @ instruction: 0xf8cd462a │ │ │ │ @ instruction: 0xf640c000 │ │ │ │ - @ instruction: 0xf2c01499 │ │ │ │ + vmls.i d16, d16, d1[0] │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - stc2 7, cr15, [r6, #-980]! @ 0xfffffc2c │ │ │ │ - ldcvs 6, cr14, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ + ldc2l 7, cr15, [r8, #-980]! @ 0xfffffc2c │ │ │ │ + ldcvs 6, cr14, [r4, #-596]! @ 0xfffffdac │ │ │ │ @ instruction: 0x4110f8d4 │ │ │ │ svcvs 0x0070f014 │ │ │ │ - mcrge 4, 4, pc, cr12, cr15, {1} @ │ │ │ │ - bl 0xff141cbc │ │ │ │ + mcrge 4, 4, pc, cr14, cr15, {1} @ │ │ │ │ + bl 0xff141b40 │ │ │ │ strmi r0, [r2], -r1, asr #3 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6404630 │ │ │ │ - vmls.i d18, d16, d1[1] │ │ │ │ + vmls.i d17, d16, d1[7] │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - ldc2 7, cr15, [r0, #-980] @ 0xfffffc2c │ │ │ │ - stcvs 6, cr14, [r1, #-500] @ 0xfffffe0c │ │ │ │ + stc2l 7, cr15, [r2, #-980]! @ 0xfffffc2c │ │ │ │ + stcvs 6, cr14, [r1, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0x1110f8d1 │ │ │ │ svcvs 0x0070f011 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - stceq 0, cr15, [r1], {12} │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - @ instruction: 0xf640e000 │ │ │ │ - vmov.i32 q10, #327680 @ 0x00050000 │ │ │ │ - bl 0x3de528 │ │ │ │ - strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - ldc2l 7, cr15, [r8], #980 @ 0x3d4 │ │ │ │ - svclt 0x0000e665 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr8, cr15, {1} │ │ │ │ + streq pc, [r1], #-4 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + @ instruction: 0xf6400061 │ │ │ │ + vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + stc2l 7, cr15, [sl, #-980] @ 0xfffffc2c │ │ │ │ + svclt 0x0000e667 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0, -ip] │ │ │ │ @ instruction: 0xf43f0f12 │ │ │ │ - vmov.i8 q13, #203 @ 0xcb │ │ │ │ + vmov.i8 q13, #205 @ 0xcd │ │ │ │ rsceq r5, r4, #3088 @ 0xc10 │ │ │ │ - mrshi pc, (UNDEF: 83) @ │ │ │ │ + mrshi pc, (UNDEF: 82) @ │ │ │ │ ldrdcs pc, [r0], ip @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrshi pc, (UNDEF: 78) @ │ │ │ │ + mrshi pc, (UNDEF: 77) @ │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe5d3c │ │ │ │ - mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ + bcs 0xe5bc0 │ │ │ │ + mcrge 4, 2, pc, cr8, cr15, {1} @ │ │ │ │ strbmi r2, [r2], -r9, lsl #8 │ │ │ │ - bl 0xff142550 │ │ │ │ + bl 0xff1423d4 │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldrtcs pc, [sp], #1602 @ 0x642 @ │ │ │ │ + strbtne pc, [r5], #1602 @ 0x642 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - @ instruction: 0xe634f811 │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi sl, #192, 28 @ 0xc00 │ │ │ │ - @ instruction: 0x0c230949 │ │ │ │ + @ instruction: 0xe636f85f │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #192, 28 @ 0xc00 │ │ │ │ + @ instruction: 0x0c220949 │ │ │ │ vldmiane r4, {s29-s107} │ │ │ │ strbeq pc, [r0, #-20] @ 0xffffffec @ │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ - rsbeq r9, r2, r9, lsl #4 │ │ │ │ - tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002005b │ │ │ │ + @ instruction: 0xf0010064 │ │ │ │ + movwls r0, #37121 @ 0x9101 │ │ │ │ + @ instruction: 0xf0040053 │ │ │ │ @ instruction: 0xf00c021e │ │ │ │ movwmi r0, #44033 @ 0xac01 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c79b8 │ │ │ │ + b 0x11c783c │ │ │ │ strls r0, [sl, #-780] @ 0xfffffcf4 │ │ │ │ ands pc, r8, sp, asr #17 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xff92f7f5 │ │ │ │ - stmiaeq r3!, {r0, r2, r3, r9, sl, sp, lr, pc}^ │ │ │ │ - stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + @ instruction: 0xffe4f7f5 │ │ │ │ + stceq 6, cr14, [r3], #60 @ 0x3c │ │ │ │ + stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x11a5dc4 │ │ │ │ - movwls r0, #41740 @ 0xa30c │ │ │ │ - andls r0, ip, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ + b 0x11a5c48 │ │ │ │ + stmib sp, {r2, r3, r8, r9}^ │ │ │ │ + stmiaeq r3!, {r0, r1, r3, r9, ip, sp}^ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ tstmi r3, #16, 6 @ 0x40000000 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ andls r1, r6, #64, 6 │ │ │ │ addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xdd5e8 │ │ │ │ + streq pc, [pc], #-4 @ 0xdd46c │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ @ instruction: 0xf7f99409 │ │ │ │ - strb pc, [ip, #2113]! @ 0x841 @ │ │ │ │ + strb pc, [lr, #2191]! @ 0x88f @ │ │ │ │ vmull.u8 q8, d20, d18 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #0, 10 │ │ │ │ cdpeq 3, 12, cr15, cr0, cr4, {6} │ │ │ │ @ instruction: 0x0c230961 │ │ │ │ vldmiane r4, {s29-s107} │ │ │ │ @ instruction: 0x0640f014 │ │ │ │ - adchi pc, lr, r0, asr #32 │ │ │ │ - @ instruction: 0xf0010064 │ │ │ │ - subseq r0, fp, r1, lsl #2 │ │ │ │ - streq pc, [lr], #-4 │ │ │ │ - @ instruction: 0xf00c430c │ │ │ │ - @ instruction: 0xf0030c01 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r8, r9} │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - strcs lr, [sl], -sp, asr #19 │ │ │ │ + @ instruction: 0xf040920a │ │ │ │ + rsbeq r8, r4, sp, lsr #1 │ │ │ │ + tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf004005b │ │ │ │ + movwmi r0, #50190 @ 0xc40e │ │ │ │ + stceq 0, cr15, [r1], {12} │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x11c78d0 │ │ │ │ + strls r0, [fp], -ip, lsl #6 │ │ │ │ @ instruction: 0x5e06e9cd │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xffd0f7f3 │ │ │ │ - @ instruction: 0xf8d0e5c3 │ │ │ │ + @ instruction: 0xf822f7f4 │ │ │ │ + @ instruction: 0xf8d0e5c5 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf01cc110 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - @ instruction: 0xf001adbb │ │ │ │ - strls r0, [r1], #-257 @ 0xfffffeff │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - ldrtmi pc, [r9], #1600 @ 0x640 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmpeq r1, r1, lsl #22 │ │ │ │ - subeq r9, r9, r2, lsl #8 │ │ │ │ - ldc2 7, cr15, [lr], #-980 @ 0xfffffc2c │ │ │ │ - stcvs 5, cr14, [r1, #-684] @ 0xfffffd54 │ │ │ │ + @ instruction: 0xf004adbd │ │ │ │ + tstls r0, r1, lsl #8 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + @ instruction: 0xf6400061 │ │ │ │ + vmls.i d19, d16, d1[4] │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + ldc2 7, cr15, [r0], {245} @ 0xf5 │ │ │ │ + stcvs 5, cr14, [r1, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0x1110f8d1 │ │ │ │ svcvs 0x0070f011 │ │ │ │ - stcge 4, cr15, [r4, #252]! @ 0xfc │ │ │ │ + stcge 4, cr15, [r6, #252]! @ 0xfc │ │ │ │ tstcs r7, r1, lsl #4 │ │ │ │ @ instruction: 0xf8cd462a │ │ │ │ @ instruction: 0xf640c000 │ │ │ │ - vmvn.i32 d17, #327680 @ 0x00050000 │ │ │ │ + vmov.i32 q8, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - stc2 7, cr15, [sl], #-980 @ 0xfffffc2c │ │ │ │ - ldcvs 5, cr14, [r4, #-604]! @ 0xfffffda4 │ │ │ │ + ldc2l 7, cr15, [ip], #-980 @ 0xfffffc2c │ │ │ │ + ldcvs 5, cr14, [r4, #-612]! @ 0xfffffd9c │ │ │ │ @ instruction: 0x4110f8d4 │ │ │ │ svceq 0x00f0f014 │ │ │ │ - ldcge 4, cr15, [r0, #252] @ 0xfc │ │ │ │ - bl 0xff141eb4 │ │ │ │ + ldcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ + bl 0xff141d38 │ │ │ │ strmi r0, [r2], -r1, asr #3 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6404630 │ │ │ │ - vmls.i d18, d0, d1[4] │ │ │ │ + vaddhn.i16 d17, q8, │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - ldc2 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ - stcvs 5, cr14, [r1, #-516] @ 0xfffffdfc │ │ │ │ + stc2l 7, cr15, [r6], #-980 @ 0xfffffc2c │ │ │ │ + stcvs 5, cr14, [r1, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0x1110f8d1 │ │ │ │ svceq 0x00f0f011 │ │ │ │ - ldclge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ - stceq 0, cr15, [r1], {12} │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - @ instruction: 0xf640e000 │ │ │ │ - @ instruction: 0xf2c034f1 │ │ │ │ - bl 0x3de720 │ │ │ │ - strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - blx 0x1b6ce │ │ │ │ - stcvs 5, cr14, [r3, #-420] @ 0xfffffe5c │ │ │ │ + ldclge 4, cr15, [ip, #-252]! @ 0xffffff04 │ │ │ │ + streq pc, [r1], #-4 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + @ instruction: 0xf6400061 │ │ │ │ + vmov.i32 d19, #589824 @ 0x00090000 │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + mcrr2 7, 15, pc, lr, cr5 @ │ │ │ │ + stcvs 5, cr14, [r3, #-428] @ 0xfffffe54 │ │ │ │ @ instruction: 0x3110f8d3 │ │ │ │ svcvs 0x0070f013 │ │ │ │ - stclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ + stclge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ stceq 3, cr4, [r2], #44 @ 0x2c │ │ │ │ vmul.i q8, q2, d1[4] │ │ │ │ @ instruction: 0xf0013c03 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ @ instruction: 0xf0040210 │ │ │ │ - b 0x115e768 │ │ │ │ + b 0x115e5ec │ │ │ │ movwmi r0, #49676 @ 0xc20c │ │ │ │ strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - ldrbtne pc, [sp], #1600 @ 0x640 @ │ │ │ │ + strtne pc, [r5], #-1600 @ 0xfffff9c0 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - strb pc, [r4, #-3031] @ 0xfffff429 @ │ │ │ │ - tsteq sl, r9, lsl #4 │ │ │ │ - streq pc, [pc], #-4 @ 0xdd74c │ │ │ │ + strb pc, [r6, #-3113] @ 0xfffff3d7 @ │ │ │ │ + tsteq fp, r9, lsl #6 │ │ │ │ + streq pc, [pc], #-4 @ 0xdd5d0 │ │ │ │ tstne ip, pc, asr #20 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf0014322 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, #2 │ │ │ │ + @ instruction: 0xf0014323 │ │ │ │ stmdbge r6, {r4, sl} │ │ │ │ - @ instruction: 0xf8cd4323 │ │ │ │ + @ instruction: 0xf8cd4322 │ │ │ │ stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - movwcs r2, #4871 @ 0x1307 │ │ │ │ + movwcs r3, #4615 @ 0x1207 │ │ │ │ @ instruction: 0xf7f5930a │ │ │ │ - str pc, [ip, #-3761]! @ 0xfffff14f │ │ │ │ - subeq r9, sl, sl, lsl #4 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - tstne ip, pc, asr #20 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf0019207 │ │ │ │ - stmdbge r6, {r4, r9} │ │ │ │ - @ instruction: 0xf0044313 │ │ │ │ - strls r0, [r6, #-1031] @ 0xfffffbf9 │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - movwls r2, #45825 @ 0xb301 │ │ │ │ - @ instruction: 0xff20f7f3 │ │ │ │ - strcs lr, [r8], #-1299 @ 0xfffffaed │ │ │ │ - strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ - biceq lr, r1, r1, asr #23 │ │ │ │ - and pc, r4, sp, asr #17 │ │ │ │ - ldrbcs pc, [r1], #-1602 @ 0xfffff9be @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f89403 │ │ │ │ - str pc, [r2, #-3807] @ 0xfffff121 │ │ │ │ - mulcs r7, ip, r8 │ │ │ │ + str pc, [lr, #-3843]! @ 0xfffff0fd │ │ │ │ + b 0x149d724 │ │ │ │ + @ instruction: 0xf002110c │ │ │ │ + @ instruction: 0xf0030202 │ │ │ │ + b 0x115e244 │ │ │ │ + andls r0, r7, #-536870912 @ 0xe0000000 │ │ │ │ + andseq pc, r0, #1 │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ + streq pc, [r7], #-4 │ │ │ │ + stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ + movwcs r4, #4872 @ 0x1308 │ │ │ │ + @ instruction: 0xf7f3930b │ │ │ │ + ldr pc, [r6, #-3955] @ 0xfffff08d │ │ │ │ + strbmi r2, [r2], -r8, lsl #8 │ │ │ │ + bl 0xff142638 │ │ │ │ + @ instruction: 0xf8cd01c1 │ │ │ │ + @ instruction: 0xf642e004 │ │ │ │ + vmvn.i32 , #589824 @ 0x00090000 │ │ │ │ + @ instruction: 0xf8cd040d │ │ │ │ + strls sl, [r3], #-0 │ │ │ │ + @ instruction: 0xff2ef7f8 │ │ │ │ + @ instruction: 0xf89ce505 │ │ │ │ + @ instruction: 0xf0022007 │ │ │ │ + bcs 0x15de90 │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + ldrt r2, [r0], r1, lsl #4 │ │ │ │ + ldrdcs pc, [r0], r0 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + stmdavs r2, {r0, r3, ip, lr, pc}^ │ │ │ │ + svceq 0x0070f412 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + bcs 0xe5e74 │ │ │ │ + stcge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ + stmibvc r2, {r2, r3, r5, r6, r7, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ - @ instruction: 0xf8d0e6af │ │ │ │ - @ instruction: 0xf41220a0 │ │ │ │ - andle r6, r9, r0, ror pc │ │ │ │ - @ instruction: 0xf4126842 │ │ │ │ - svclt 0x00140f70 │ │ │ │ - andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - strbt sl, [r9], #3363 @ 0xd23 │ │ │ │ - @ instruction: 0xf00279c2 │ │ │ │ - bcs 0x15e03c │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe600c │ │ │ │ - ldcge 4, cr15, [r8, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf1d5e4de │ │ │ │ - svclt 0x0000ff73 │ │ │ │ + strbt sl, [r1], #3354 @ 0xd1a │ │ │ │ + @ instruction: 0xff92f1d5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec34a1c │ │ │ │ + bl 0xfec3489c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xffa0f7d7 │ │ │ │ + @ instruction: 0xffe8f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf77a4038 │ │ │ │ - svclt 0x0000bca7 │ │ │ │ + svclt 0x0000bd67 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec34a4c │ │ │ │ + bl 0xfec348cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xff88f7d7 │ │ │ │ + @ instruction: 0xffd0f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf77a4038 │ │ │ │ - svclt 0x0000bcfb │ │ │ │ + svclt 0x0000bdbb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34a7c │ │ │ │ + bl 0xfec348fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4024a0 │ │ │ │ + bl 0x402320 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ - bl 0x3ddef8 │ │ │ │ + bl 0x3ddd78 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4158b0 │ │ │ │ + bl 0x415730 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [lr, #-460]! @ 0xfffffe34 │ │ │ │ + ldc2l 7, cr15, [lr, #460]! @ 0x1cc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r3], r8 │ │ │ │ + addeq r2, r3, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34ad4 │ │ │ │ + bl 0xfec34954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4024f8 │ │ │ │ + bl 0x402378 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - bl 0x3ddf50 │ │ │ │ + bl 0x3dddd0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415908 │ │ │ │ + bl 0x415788 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r2, #-460] @ 0xfffffe34 │ │ │ │ + ldc2l 7, cr15, [r2, #460] @ 0x1cc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, lsl #13 │ │ │ │ + addeq r2, r3, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34b2c │ │ │ │ + bl 0xfec349ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402550 │ │ │ │ + bl 0x4023d0 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ - bl 0x3ddfa8 │ │ │ │ + bl 0x3dde28 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415960 │ │ │ │ + bl 0x4157e0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r6], #460 @ 0x1cc │ │ │ │ + stc2 7, cr15, [r6, #460]! @ 0x1cc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, lsr #12 │ │ │ │ + addeq r2, r3, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34b84 │ │ │ │ + bl 0xfec34a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4025a8 │ │ │ │ + bl 0x402428 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ - bl 0x3de000 │ │ │ │ + bl 0x3dde80 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4159b8 │ │ │ │ + bl 0x415838 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [sl], #460 @ 0x1cc │ │ │ │ + ldc2l 7, cr15, [sl, #-460]! @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r3], r0 │ │ │ │ + addeq r2, r3, r0, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34bdc │ │ │ │ + bl 0xfec34a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402600 │ │ │ │ + bl 0x402480 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ - bl 0x3de058 │ │ │ │ + bl 0x3dded8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415a10 │ │ │ │ + bl 0x415890 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [lr], {115} @ 0x73 │ │ │ │ + stc2l 7, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, ror r5 │ │ │ │ + strdeq r2, [r3], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34c34 │ │ │ │ + bl 0xfec34ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402658 │ │ │ │ + bl 0x4024d8 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ - bl 0x3de0b0 │ │ │ │ + bl 0x3ddf30 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415a68 │ │ │ │ + bl 0x4158e8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r2], #-460 @ 0xfffffe34 │ │ │ │ + stc2 7, cr15, [r2, #-460]! @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, lsr #10 │ │ │ │ + addeq r2, r3, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34c8c │ │ │ │ + bl 0xfec34b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4026b0 │ │ │ │ + bl 0x402530 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 q10, q0, d0 │ │ │ │ - bl 0x3de108 │ │ │ │ + bl 0x3ddf88 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415ac0 │ │ │ │ + bl 0x415940 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r6], #-460 @ 0xfffffe34 │ │ │ │ + ldc2l 7, cr15, [r6], #460 @ 0x1cc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, asr #9 │ │ │ │ + addeq r2, r3, r8, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34ce4 │ │ │ │ + bl 0xfec34b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402708 │ │ │ │ + bl 0x402588 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ - bl 0x3de160 │ │ │ │ + bl 0x3ddfe0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415b18 │ │ │ │ + bl 0x415998 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [sl], {115} @ 0x73 │ │ │ │ + stc2l 7, cr15, [sl], {115} @ 0x73 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, ror r4 │ │ │ │ + strdeq r2, [r3], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34d3c │ │ │ │ + bl 0xfec34bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402760 │ │ │ │ + bl 0x4025e0 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ - bl 0x3de1b8 │ │ │ │ + bl 0x3de038 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415b70 │ │ │ │ + bl 0x4159f0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xff89b946 │ │ │ │ + ldc2 7, cr15, [lr], {115} @ 0x73 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, lsl r4 │ │ │ │ + umulleq r2, r3, r8, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34d94 │ │ │ │ + bl 0xfec34c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4027b8 │ │ │ │ + bl 0x402638 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ - bl 0x3de210 │ │ │ │ + bl 0x3de090 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415bc8 │ │ │ │ + bl 0x415a48 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfed9b99e │ │ │ │ + ldc2l 7, cr15, [r2], #-460 @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, asr #7 │ │ │ │ + addeq r2, r3, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34dec │ │ │ │ + bl 0xfec34c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402810 │ │ │ │ + bl 0x402690 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vmla.f d16, d0, d0[5] │ │ │ │ - bl 0x3de268 │ │ │ │ + bl 0x3de0e8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415c20 │ │ │ │ + bl 0x415aa0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfe29b9f6 │ │ │ │ + mcrr2 7, 7, pc, r6, cr3 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, ror #6 │ │ │ │ + addeq r2, r3, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34e44 │ │ │ │ + bl 0xfec34cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402868 │ │ │ │ + bl 0x4026e8 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ - bl 0x3de2c0 │ │ │ │ + bl 0x3de140 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415c78 │ │ │ │ + bl 0x415af8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x179ba4e │ │ │ │ + ldc2 7, cr15, [sl], {115} @ 0x73 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, lsl r3 │ │ │ │ + umulleq r2, r3, r0, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34e9c │ │ │ │ + bl 0xfec34d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4028c0 │ │ │ │ + bl 0x402740 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vmla.f d20, d16, d0[2] │ │ │ │ - bl 0x3de318 │ │ │ │ + bl 0x3de198 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415cd0 │ │ │ │ + bl 0x415b50 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xc9baa6 │ │ │ │ + blx 0xffc9b926 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008322b8 │ │ │ │ + addeq r2, r3, r8, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34ef4 │ │ │ │ + bl 0xfec34d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402918 │ │ │ │ + bl 0x402798 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ - bl 0x3de370 │ │ │ │ + bl 0x3de1f0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415d28 │ │ │ │ + bl 0x415ba8 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x19bafe │ │ │ │ + blx 0xff19b97e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, ror #4 │ │ │ │ + addeq r2, r3, r0, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34f4c │ │ │ │ + bl 0xfec34dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402970 │ │ │ │ + bl 0x4027f0 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ - bl 0x3de3c8 │ │ │ │ + bl 0x3de248 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415d80 │ │ │ │ + bl 0x415c00 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xff69bb54 │ │ │ │ + blx 0xfe69b9d6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, lsl #4 │ │ │ │ + addeq r2, r3, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34fa4 │ │ │ │ + bl 0xfec34e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4029c8 │ │ │ │ + bl 0x402848 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ - bl 0x3de420 │ │ │ │ + bl 0x3de2a0 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415dd8 │ │ │ │ + bl 0x415c58 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfeb9bbac │ │ │ │ + blx 0x1b9ba2e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008321b0 │ │ │ │ + addeq r2, r3, r0, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34ffc │ │ │ │ + bl 0xfec34e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402a20 │ │ │ │ + bl 0x4028a0 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vmla.f d19, d16, d0[0] │ │ │ │ - bl 0x3de478 │ │ │ │ + bl 0x3de2f8 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415e30 │ │ │ │ + bl 0x415cb0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x209bc04 │ │ │ │ + blx 0x109ba86 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r8, asr r1 │ │ │ │ + ldrdeq r2, [r3], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35054 │ │ │ │ + bl 0xfec34ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402a78 │ │ │ │ + bl 0x4028f8 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ - bl 0x3de4d0 │ │ │ │ + bl 0x3de350 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415e88 │ │ │ │ + bl 0x415d08 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x159bc5c │ │ │ │ + blx 0x59bade │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r0, lsl #2 │ │ │ │ + addeq r2, r3, r0, lsl #5 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldcllt 7, cr15, [ip], #-476 @ 0xfffffe24 │ │ │ │ + ldclt 7, cr15, [ip, #-476]! @ 0xfffffe24 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - stmdalt r2, {r0, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r2, {r0, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec350bc │ │ │ │ + bl 0xfec34f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt ip, r3, r4, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d12a │ │ │ │ ldmdblt sl, {r2, r3, r5, r6, r7, sp}^ │ │ │ │ umlalscs pc, r0, r0, r8 @ │ │ │ │ @@ -210653,78 +210556,78 @@ │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r6, [r1], -r3, lsl #27 │ │ │ │ @ instruction: 0xf04f6882 │ │ │ │ vmull.s8 q8, d7, d1 │ │ │ │ - bne 0xff578efc │ │ │ │ + bne 0xff578d7c │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - bcs 0x16eb04 │ │ │ │ + bcs 0x16e984 │ │ │ │ uqadd16mi fp, r3, r8 │ │ │ │ @ instruction: 0xf7cb2201 │ │ │ │ - smlatbcs r0, sp, sl, pc @ │ │ │ │ + strdcs pc, [r0, -r1] │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ smullsne pc, r3, r0, r8 @ │ │ │ │ @ instruction: 0xf6c1230a │ │ │ │ andcs r7, r1, #224, 6 @ 0x80000003 │ │ │ │ svceq 0x0001f011 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - @ instruction: 0xf98ef7cb │ │ │ │ + @ instruction: 0xf9d2f7cb │ │ │ │ @ instruction: 0xf8d0e7e3 │ │ │ │ @ instruction: 0x061b30d0 │ │ │ │ @ instruction: 0xf7d7d402 │ │ │ │ - bfi pc, sp, #23, #6 @ │ │ │ │ - @ instruction: 0x03a8f64a │ │ │ │ + ldrb pc, [ip, r5, ror #23] @ │ │ │ │ + msrvc SPSR_f, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppeq r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbseq pc, r4, r2, asr #12 │ │ │ │ + eorsvc pc, r4, r2, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1a022fa │ │ │ │ - svclt 0x0000f87d │ │ │ │ + svclt 0x0000f895 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - svclt 0x0000bf37 │ │ │ │ + svclt 0x0000bff7 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - svclt 0x0000f77a │ │ │ │ + svclt 0x00c0f77a │ │ │ │ strlt r0, [r0, #-2762] @ 0xfffff536 │ │ │ │ - b 0x14a0ec0 │ │ │ │ - vqdmulh.s q8, , d1[0] │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + @ instruction: 0xf3c10bcb │ │ │ │ @ instruction: 0xf0025e80 │ │ │ │ - @ instruction: 0xf003021e │ │ │ │ - b 0x115ec1c │ │ │ │ - @ instruction: 0xf00c020e │ │ │ │ - addvs r0, r2, lr, lsl ip │ │ │ │ - sbcne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - smlalbtne pc, r0, r1, r3 @ │ │ │ │ - b 0x112ec04 │ │ │ │ - stmib r0, {r2, r3, r8}^ │ │ │ │ - andcs r1, r0, r0, lsl #6 │ │ │ │ + @ instruction: 0xf00c021e │ │ │ │ + b 0x1160e9c │ │ │ │ + @ instruction: 0xf003020e │ │ │ │ + addvs r0, r2, lr, lsl r3 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ @ instruction: 0xf0010310 │ │ │ │ tstmi r3, #3840 @ 0xf00 │ │ │ │ - addvs r0, r3, sl, asr #17 │ │ │ │ - @ instruction: 0xf002084b │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0034103 │ │ │ │ - movwmi r0, #41744 @ 0xa310 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + addvs r0, r3, sl, asr #16 │ │ │ │ + @ instruction: 0xf00208cb │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x116e27c │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subeq r0, sl, fp, asr #21 │ │ │ │ stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -210754,655 +210657,654 @@ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - strlt r0, [r0, #-2763] @ 0xfffff535 │ │ │ │ - vmla.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0035e80 │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x11a53a0 │ │ │ │ - @ instruction: 0xf002030e │ │ │ │ - stmib r0, {r1, r2, r3, r4, r9}^ │ │ │ │ - vsubw.u8 q14, , d1 │ │ │ │ - @ instruction: 0xf3c11340 │ │ │ │ - tstmi r3, #0, 2 │ │ │ │ - sbcvs r6, r3, r1 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + b 0x14b2914 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + @ instruction: 0xf00c031e │ │ │ │ + tstmi r3, #7680 @ 0x1e00 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + smlabtgt r0, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmull.u q8, d17, d2[2] │ │ │ │ + strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + vmlseq.f32 s29, s2, s30 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf3c10bcb │ │ │ │ - stceq 12, cr1, [sl], {192} @ 0xc0 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andeq pc, r4, #2 │ │ │ │ - beq 0xff3ae248 │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + @ instruction: 0xf00e1c40 │ │ │ │ + @ instruction: 0xf0030e1e │ │ │ │ + b 0x13deb74 │ │ │ │ + stmib r0, {r1, r2, r3, sl, fp}^ │ │ │ │ + vmull.u8 q9, d1, d0 │ │ │ │ + stceq 2, cr1, [r9], {192} @ 0xc0 │ │ │ │ + @ instruction: 0xf0014313 │ │ │ │ + subsmi r0, r9, r4, lsl #2 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + b 0x14b2998 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ - smlalbtne pc, r0, r1, r3 @ │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - stmib r0, {r1, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #2 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stmib r0, {r0, sp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - b 0x14b2b18 │ │ │ │ + b 0x14b29cc │ │ │ │ @ instruction: 0xf0030c41 │ │ │ │ tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movwne lr, #2496 @ 0x9c0 │ │ │ │ - andcs r6, r0, r2, lsl #1 │ │ │ │ + stmib r0, {r0, sp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xff3cb548 │ │ │ │ - vmla.i q8, , d2[2] │ │ │ │ - vmull.p8 , d17, d0 │ │ │ │ - @ instruction: 0xf0031cc0 │ │ │ │ - @ instruction: 0xf002031e │ │ │ │ - vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x11a2660 │ │ │ │ - tstmi r1, #939524096 @ 0x38000000 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - addvs r6, r1, r3, asr #32 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + b 0x14b2a00 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + @ instruction: 0xf00c031e │ │ │ │ + tstmi r3, #7680 @ 0x1e00 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + smlabtgt r0, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-2763] @ 0xfffff535 │ │ │ │ - vmla.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0035e80 │ │ │ │ - b 0x119ee04 │ │ │ │ - @ instruction: 0xf002030e │ │ │ │ - addvs r0, r3, lr, lsl r2 │ │ │ │ - movtne pc, #961 @ 0x3c1 @ │ │ │ │ - stcmi 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - @ instruction: 0xf8c011c0 │ │ │ │ - subvs ip, r1, r0 │ │ │ │ - andcs r6, r0, r3, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec353c0 │ │ │ │ + bl 0xfec3523c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ vadd.i8 , q5, │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ - bl 0xde83c │ │ │ │ + bl 0xde6b8 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - vst2.32 {d31-d32}, [pc :64]! │ │ │ │ + vst2.16 {d31,d33}, [pc :64] │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xff41bfe8 │ │ │ │ - umulleq r1, r3, r2, sp │ │ │ │ + bllt 0xfe49be64 │ │ │ │ + addeq r1, r3, r6, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35418 │ │ │ │ + bl 0xfec35294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ vadd.i8 , q5, │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ - bl 0xde894 │ │ │ │ + bl 0xde710 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - @ instruction: 0xf04ff871 │ │ │ │ + @ instruction: 0xf04ff933 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfe91c040 │ │ │ │ - addeq r1, r3, sl, lsr sp │ │ │ │ + bllt 0x199bebc │ │ │ │ + @ instruction: 0x00831ebe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35470 │ │ │ │ + bl 0xfec352ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r8, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ vadd.i8 , q5, │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ - bl 0xde8ec │ │ │ │ + bl 0xde768 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - andcs pc, r0, #4521984 @ 0x450000 │ │ │ │ + andcs pc, r0, #114688 @ 0x1c000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf77a4010 │ │ │ │ - svclt 0x0000bd97 │ │ │ │ - addeq r1, r3, r2, ror #25 │ │ │ │ + svclt 0x0000be59 │ │ │ │ + addeq r1, r3, r6, ror #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec354cc │ │ │ │ + bl 0xfec35348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf814f772 │ │ │ │ + @ instruction: 0xf8d6f772 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17835c │ │ │ │ + bls 0x1781d8 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xf814f773 │ │ │ │ + @ instruction: 0xf8d6f773 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - andlt pc, r5, r3, lsl #16 │ │ │ │ + andlt pc, r5, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, sl, ror ip │ │ │ │ - addeq r1, r3, lr, asr #24 │ │ │ │ + strdeq r1, [r3], lr │ │ │ │ + ldrdeq r1, [r3], r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35554 │ │ │ │ + bl 0xfec353d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xffd0f771 │ │ │ │ + @ instruction: 0xf892f772 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1783e4 │ │ │ │ + bls 0x178260 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xffd0f772 │ │ │ │ + @ instruction: 0xf892f773 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ - @ instruction: 0xf7726808 │ │ │ │ - @ instruction: 0xb005ffbf │ │ │ │ + @ instruction: 0xf7736808 │ │ │ │ + andlt pc, r5, r1, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - strdeq r1, [r3], r2 │ │ │ │ - addeq r1, r3, r6, asr #23 │ │ │ │ + addeq r1, r3, r6, ror sp │ │ │ │ + addeq r1, r3, sl, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec355dc │ │ │ │ + bl 0xfec35458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xffc0f771 │ │ │ │ + @ instruction: 0xf882f772 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17846c │ │ │ │ + bls 0x1782e8 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xff8cf772 │ │ │ │ + @ instruction: 0xf84ef773 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ - @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, fp, ror pc @ │ │ │ │ + @ instruction: 0xf7736808 │ │ │ │ + andlt pc, r5, sp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, sl, ror #22 │ │ │ │ - addeq r1, r3, lr, lsr fp │ │ │ │ + addeq r1, r3, lr, ror #25 │ │ │ │ + addeq r1, r3, r2, asr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35664 │ │ │ │ + bl 0xfec354e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xff48f771 │ │ │ │ + @ instruction: 0xf80af772 │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1784f4 │ │ │ │ + bls 0x178370 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xff48f772 │ │ │ │ + @ instruction: 0xf80af773 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf97af777 │ │ │ │ + blx 0x101c108 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r1, lsr pc @ │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, r2, ror #21 │ │ │ │ - addeq r1, r3, sl, lsr #21 │ │ │ │ + addeq r1, r3, r6, ror #24 │ │ │ │ + addeq r1, r3, lr, lsr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec356f8 │ │ │ │ + bl 0xfec35574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mrc2 7, 7, pc, cr14, cr1, {3} │ │ │ │ + @ instruction: 0xffc0f771 │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178588 │ │ │ │ + bls 0x178404 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - mrc2 7, 7, pc, cr14, cr2, {3} │ │ │ │ + @ instruction: 0xffc0f772 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf930f777 │ │ │ │ + @ instruction: 0xf9f2f777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r7, ror #29 │ │ │ │ + andlt pc, r5, r9, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, lr, asr #20 │ │ │ │ - addeq r1, r3, r6, lsl sl │ │ │ │ + ldrdeq r1, [r3], r2 │ │ │ │ + umulleq r1, r3, sl, fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3578c │ │ │ │ + bl 0xfec35608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mrc2 7, 5, pc, cr4, cr1, {3} │ │ │ │ + @ instruction: 0xff76f771 │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17861c │ │ │ │ + bls 0x178498 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - mrc2 7, 5, pc, cr4, cr2, {3} │ │ │ │ + @ instruction: 0xff76f772 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf8e6f777 │ │ │ │ + @ instruction: 0xf9a8f777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - mullt r5, sp, lr │ │ │ │ + andlt pc, r5, pc, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - @ instruction: 0x008319ba │ │ │ │ - addeq r1, r3, r2, lsl #19 │ │ │ │ + addeq r1, r3, lr, lsr fp │ │ │ │ + addeq r1, r3, r6, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35820 │ │ │ │ + bl 0xfec3569c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mcr2 7, 3, pc, cr10, cr1, {3} @ │ │ │ │ + @ instruction: 0xff2cf771 │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1786b0 │ │ │ │ + bls 0x17852c │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - mcr2 7, 3, pc, cr10, cr2, {3} @ │ │ │ │ + @ instruction: 0xff2cf772 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf89cf777 │ │ │ │ + @ instruction: 0xf95ef777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r3, asr lr @ │ │ │ │ + andlt pc, r5, r5, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, r6, lsr #18 │ │ │ │ - addeq r1, r3, lr, ror #17 │ │ │ │ + addeq r1, r3, sl, lsr #21 │ │ │ │ + addeq r1, r3, r2, ror sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec358b4 │ │ │ │ + bl 0xfec35730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mrc2 7, 2, pc, cr4, cr1, {3} │ │ │ │ + @ instruction: 0xff16f771 │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178744 │ │ │ │ + bls 0x1785c0 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - mcr2 7, 1, pc, cr0, cr2, {3} @ │ │ │ │ + mcr2 7, 7, pc, cr2, cr2, {3} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - blmi 0x49d4d8 │ │ │ │ + blmi 0x49d65c │ │ │ │ tstppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2290 @ 0xfffff70e │ │ │ │ stmib sp, {r0, r2, r4, sl, lr}^ │ │ │ │ ldmne fp!, {sl, ip, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - mcr2 7, 0, pc, cr8, cr2, {3} @ │ │ │ │ + mcr2 7, 6, pc, cr10, cr2, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - umulleq r1, r3, r2, r8 │ │ │ │ - addeq r1, r3, r8, asr r8 │ │ │ │ + addeq r1, r3, r6, lsl sl │ │ │ │ + ldrdeq r1, [r3], ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35948 │ │ │ │ + bl 0xfec357c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mcr2 7, 0, pc, cr10, cr1, {3} @ │ │ │ │ + mcr2 7, 6, pc, cr12, cr1, {3} @ │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1787d8 │ │ │ │ + bls 0x178654 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - ldc2l 7, cr15, [r6, #456] @ 0x1c8 │ │ │ │ + mrc2 7, 4, pc, cr8, cr2, {3} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - blmi 0x49d444 │ │ │ │ + blmi 0x49d5c8 │ │ │ │ tstppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r5], #-2298 @ 0xfffff706 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [lr, #456]! @ 0x1c8 │ │ │ │ + mcr2 7, 4, pc, cr0, cr2, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - strdeq r1, [r3], lr │ │ │ │ - addeq r1, r3, r4, asr #15 │ │ │ │ + addeq r1, r3, r2, lsl #19 │ │ │ │ + addeq r1, r3, r8, asr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec359dc │ │ │ │ + bl 0xfec35858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - stc2 7, cr15, [ip, #452] @ 0x1c4 │ │ │ │ + mcr2 7, 2, pc, cr14, cr1, {3} @ │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17886c │ │ │ │ + bls 0x1786e8 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - stc2 7, cr15, [ip, #456] @ 0x1c8 │ │ │ │ + mcr2 7, 2, pc, cr14, cr2, {3} @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffbef776 │ │ │ │ + @ instruction: 0xf880f777 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffb8f776 │ │ │ │ + @ instruction: 0xf87af777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, pc, ror #26 │ │ │ │ + andlt pc, r5, r1, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, sl, ror #14 │ │ │ │ - addeq r1, r3, r6, lsr #14 │ │ │ │ + addeq r1, r3, lr, ror #17 │ │ │ │ + addeq r1, r3, sl, lsr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35a7c │ │ │ │ + bl 0xfec358f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - ldc2 7, cr15, [ip, #-452]! @ 0xfffffe3c │ │ │ │ + ldc2l 7, cr15, [lr, #452]! @ 0x1c4 │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17890c │ │ │ │ + bls 0x178788 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - ldc2 7, cr15, [ip, #-456]! @ 0xfffffe38 │ │ │ │ + ldc2l 7, cr15, [lr, #456]! @ 0x1c8 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xff6ef776 │ │ │ │ + @ instruction: 0xf830f777 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xff68f776 │ │ │ │ + @ instruction: 0xf82af777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, pc, lsl sp @ │ │ │ │ + andlt pc, r5, r1, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, sl, asr #13 │ │ │ │ - addeq r1, r3, r6, lsl #13 │ │ │ │ + addeq r1, r3, lr, asr #16 │ │ │ │ + addeq r1, r3, sl, lsl #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35b1c │ │ │ │ + bl 0xfec35998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - stc2 7, cr15, [r0, #-452]! @ 0xfffffe3c │ │ │ │ + stc2l 7, cr15, [r2, #452]! @ 0x1c4 │ │ │ │ @ instruction: 0x46064b1e │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1789ac │ │ │ │ + bls 0x178828 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - stc2l 7, cr15, [ip], #456 @ 0x1c8 │ │ │ │ + stc2 7, cr15, [lr, #456]! @ 0x1c8 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - strtmi pc, [r1], -r1, asr #20 │ │ │ │ + strtmi pc, [r1], -r3, lsl #22 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - blx 0xf9c760 │ │ │ │ + blx 0x1c5dc │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, sp, asr #25 │ │ │ │ + andlt pc, r5, pc, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, sl, lsr #12 │ │ │ │ - addeq r1, r3, r2, ror #11 │ │ │ │ + addeq r1, r3, lr, lsr #15 │ │ │ │ + addeq r1, r3, r6, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35bc0 │ │ │ │ + bl 0xfec35a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - stc2 7, cr15, [r6, #-452] @ 0xfffffe3c │ │ │ │ + stc2l 7, cr15, [r8, #452] @ 0x1c4 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - stc2 7, cr15, [r4, #-472]! @ 0xfffffe28 │ │ │ │ + stc2l 7, cr15, [r6, #472]! @ 0x1d8 │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x174d44 │ │ │ │ + bl 0x174bc0 │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r8], #-456 @ 0xfffffe38 │ │ │ │ + stc2 7, cr15, [sl, #-456]! @ 0xfffffe38 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, r3, r2, ror r5 │ │ │ │ + strdeq r1, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35c2c │ │ │ │ + bl 0xfec35aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r0], {113} @ 0x71 │ │ │ │ + ldc2 7, cr15, [r2, #452] @ 0x1c4 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - stc2l 7, cr15, [lr], #472 @ 0x1d8 │ │ │ │ + ldc2 7, cr15, [r0, #472]! @ 0x1d8 │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vaddw.s8 q8, q8, d24 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x174db0 │ │ │ │ + bl 0x174c2c │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r2], #-456 @ 0xfffffe38 │ │ │ │ + ldc2l 7, cr15, [r4], #456 @ 0x1c8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, r3, r6, lsl #10 │ │ │ │ + addeq r1, r3, sl, lsl #13 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x6d02b963 │ │ │ │ @ instruction: 0xf0126812 │ │ │ │ strdle r0, [r7], -r0 @ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -211411,181 +211313,181 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ mvnsle r0, r0, ror #31 │ │ │ │ push {r0, r8, r9, sp} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec35cd4 │ │ │ │ + bl 0xfec35b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r4], r8 │ │ │ │ strmi r4, [lr], -ip, lsl #12 │ │ │ │ @ instruction: 0x46074619 │ │ │ │ - @ instruction: 0xf9e6f7ff │ │ │ │ + @ instruction: 0xf9e8f7ff │ │ │ │ ldmib r4, {r3, r6, r8, r9, ip, sp, pc}^ │ │ │ │ orrlt r2, sl, #0, 6 │ │ │ │ ldmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldclpl 3, cr7, [sp, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x0606065d │ │ │ │ andeq r0, fp, fp, lsl #22 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ @ instruction: 0xf64280de │ │ │ │ vmlal.s8 , d0, d4 │ │ │ │ movwls r2, #14487 @ 0x3897 │ │ │ │ - blx 0xfff1c8e2 │ │ │ │ + ldc2 7, cr15, [sl], #452 @ 0x1c4 │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ tstpmi r2, #3145728 @ p-variant is OBSOLETE @ 0x300000 │ │ │ │ @ instruction: 0xf779009a │ │ │ │ - ldmvs r1!, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000290f │ │ │ │ @ instruction: 0x462280b1 │ │ │ │ @ instruction: 0xf7c64638 │ │ │ │ - @ instruction: 0x2001fcb7 │ │ │ │ + strdcs pc, [r1], -sp │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdale r7!, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, sp, fp, lsr fp │ │ │ │ - andeq lr, sp, r1, lsl ip │ │ │ │ - andeq lr, sp, r5, asr #23 │ │ │ │ - andeq lr, sp, r5, asr #23 │ │ │ │ - andeq lr, sp, r5, asr #23 │ │ │ │ - andeq lr, sp, fp, lsr fp │ │ │ │ - andeq lr, sp, fp, lsr fp │ │ │ │ - andeq lr, sp, fp, lsr fp │ │ │ │ - andeq lr, sp, sp, asr ip │ │ │ │ - andeq lr, sp, r9, lsl #23 │ │ │ │ - andeq lr, sp, r9, lsl #23 │ │ │ │ + @ instruction: 0x000de9b7 │ │ │ │ + andeq lr, sp, sp, lsl #21 │ │ │ │ + andeq lr, sp, r1, asr #20 │ │ │ │ + andeq lr, sp, r1, asr #20 │ │ │ │ + andeq lr, sp, r1, asr #20 │ │ │ │ + @ instruction: 0x000de9b7 │ │ │ │ + @ instruction: 0x000de9b7 │ │ │ │ + @ instruction: 0x000de9b7 │ │ │ │ + ldrdeq lr, [sp], -r9 │ │ │ │ + andeq lr, sp, r5, lsl #20 │ │ │ │ + andeq lr, sp, r5, lsl #20 │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - blx 0xff01c95a │ │ │ │ + ldc2l 7, cr15, [lr], #-452 @ 0xfffffe3c │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - blx 0xff31caba │ │ │ │ + stc2 7, cr15, [lr], {198} @ 0xc6 │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ addseq r4, r9, r2, lsl r3 │ │ │ │ - blx 0xfe71caca │ │ │ │ + blx 0xff89c946 │ │ │ │ andcs lr, r0, r5, asr #15 │ │ │ │ - cmppeq r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b58 │ │ │ │ andls r7, r0, r3, asr r2 │ │ │ │ - @ instruction: 0xf93ef168 │ │ │ │ - @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x159f08c │ │ │ │ + @ instruction: 0xf958f168 │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + blmi 0x159ef08 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1683273 │ │ │ │ - stmiavs r3!, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, pc, pc, lsl #22 │ │ │ │ - blx 0xfe59c9ae │ │ │ │ + mrrc2 7, 7, pc, r4, cr1 @ │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - str pc, [ip, pc, asr #22] │ │ │ │ + usad8 ip, r1, ip │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - blx 0x1f1c9e2 │ │ │ │ + ldc2 7, cr15, [sl], #-452 @ 0xfffffe3c │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - blx 0xfe21cb42 │ │ │ │ + blx 0xff39c9be │ │ │ │ @ instruction: 0xee1d4a3f │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ stmdbls r3, {r1, r4, fp, sp, lr} │ │ │ │ ldrdgt pc, [r0], -r3 │ │ │ │ andcs r5, r0, #8585216 @ 0x830000 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - blx 0x119ca22 │ │ │ │ + stc2 7, cr15, [r4], {114} @ 0x72 │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - @ instruction: 0xe76efd51 │ │ │ │ + @ instruction: 0xe76efd9b │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - blx 0x159ca2e │ │ │ │ + ldc2 7, cr15, [r4], {113} @ 0x71 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - blx 0x189cb8e │ │ │ │ + blx 0xfea1ca0a │ │ │ │ @ instruction: 0xf04f9903 │ │ │ │ strmi r4, [r8], -r0, lsl #5 │ │ │ │ - @ instruction: 0xf95cf778 │ │ │ │ + blx 0x89c8dc │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ addseq r4, r9, r2, lsl r3 │ │ │ │ - blx 0xb1cbaa │ │ │ │ + blx 0x1c9ca26 │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - smmulr r2, r5, sp │ │ │ │ + @ instruction: 0xe752fd7f │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c94620 │ │ │ │ - @ instruction: 0xe74cf895 │ │ │ │ - blx 0xd9ca6e │ │ │ │ + @ instruction: 0xe74cf8db │ │ │ │ + blx 0xffe1c8ea │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9} │ │ │ │ - blx 0x1b9caa0 │ │ │ │ + blx 0xc1c91e │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf938f778 │ │ │ │ + @ instruction: 0xf9faf778 │ │ │ │ @ instruction: 0x4638e731 │ │ │ │ - ldc2l 7, cr15, [r8], #-804 @ 0xfffffcdc │ │ │ │ + ldc2 7, cr15, [lr], #804 @ 0x324 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r6], {201} @ 0xc9 │ │ │ │ + ldc2l 7, cr15, [ip], {201} @ 0xc9 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r8], r0, lsr #17 │ │ │ │ tstls r3, r9, lsl r8 │ │ │ │ - @ instruction: 0xffccf771 │ │ │ │ + @ instruction: 0xf88ef772 │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xffc8f771 │ │ │ │ + @ instruction: 0xf88af772 │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ stmdbls r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ bicscc pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r9, r1, r0, lsl #4 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x41cae6 │ │ │ │ + blx 0xff49c962 │ │ │ │ ldrbt r6, [sl], r3, ror #16 │ │ │ │ - ldrhteq sl, [r3], -ip │ │ │ │ - addeq r1, r3, lr, ror #6 │ │ │ │ - addeq r1, r3, lr, lsr #6 │ │ │ │ - addeq r1, r3, r8, ror #4 │ │ │ │ + eorseq sl, r3, ip, ror r7 │ │ │ │ + strdeq r1, [r3], r2 │ │ │ │ + @ instruction: 0x008314b2 │ │ │ │ + addeq r1, r3, ip, ror #7 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x14a2a6c │ │ │ │ + b 0x14a28e8 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -211599,79 +211501,79 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35fc4 │ │ │ │ + bl 0xfec35e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x15f290 │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + blmi 0x15f10c │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - @ instruction: 0xf832f168 │ │ │ │ - eorseq sl, r3, ip, asr #17 │ │ │ │ + @ instruction: 0xf84cf168 │ │ │ │ + eorseq sl, r3, ip, lsl #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35fec │ │ │ │ + bl 0xfec35e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ umulllt ip, r5, r4, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d159 │ │ │ │ strmi r3, [r4], -r1, asr #1 │ │ │ │ stmdblt fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rsble r2, r9, r0, lsl #18 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - @ instruction: 0xf876f797 │ │ │ │ + @ instruction: 0xf938f797 │ │ │ │ movwcs fp, #16648 @ 0x4108 │ │ │ │ - blmi 0x1bb71b4 │ │ │ │ + blmi 0x1bb7030 │ │ │ │ svccs 0x0070ee1d │ │ │ │ andne pc, r4, r2, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x31bcf64a │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ stmdavs r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrmi r6, [r3], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7722200 │ │ │ │ - movwcs pc, #2607 @ 0xa2f @ │ │ │ │ + movwcs pc, #2801 @ 0xaf1 @ │ │ │ │ sbccc pc, r1, r4, lsl #17 │ │ │ │ teqle ip, r0, lsl #26 │ │ │ │ smullcs pc, r0, r4, r8 @ │ │ │ │ umlalscc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ andcs r8, sp, #138 @ 0x8a │ │ │ │ rscpl pc, lr, r4, lsl #17 │ │ │ │ - blcs 0xf71fc │ │ │ │ + blcs 0xf7078 │ │ │ │ @ instruction: 0xf771d0ca │ │ │ │ - ldmdavs r1!, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7799002 │ │ │ │ - @ instruction: 0xf894f985 │ │ │ │ + @ instruction: 0xf894fa47 │ │ │ │ stmdals r2, {r0, r2, r3, r4, r5, r7, ip, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46018099 │ │ │ │ andeq pc, r4, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7789002 │ │ │ │ - stmdals r2, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7c65188 │ │ │ │ - movwcs pc, #2587 @ 0xa1b @ │ │ │ │ + movwcs pc, #2657 @ 0xa61 @ │ │ │ │ adcscc pc, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01e │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7cac000 │ │ │ │ - andcs pc, r0, pc, asr #19 │ │ │ │ + andcs pc, r0, r5, lsl sl @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, sp, #240, 26 @ 0x3c00 │ │ │ │ rsccc pc, lr, r4, lsl #17 │ │ │ │ ldr r6, [r5, r2, ror #1] │ │ │ │ @@ -211683,65 +211585,65 @@ │ │ │ │ addle r2, r9, r0, lsl #22 │ │ │ │ strne pc, [r4], -r2, asr #12 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ umlalscs pc, sp, r4, r8 @ │ │ │ │ rsbcc pc, r3, #536870912 @ 0x20000000 │ │ │ │ andls r0, r3, #146 @ 0x92 │ │ │ │ - @ instruction: 0xf9fcf771 │ │ │ │ + blx 0xff09cb54 │ │ │ │ ldmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7799002 │ │ │ │ - blmi 0xc9d404 │ │ │ │ + blmi 0xc9d588 │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmdavs r2!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r8], #-2299 @ 0xfffff705 │ │ │ │ ldrmi r9, [r3], #-0 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9cef772 │ │ │ │ + blx 0xfe51cb84 │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andsle r6, r0, r0, ror r3 │ │ │ │ @ instruction: 0xf7712000 │ │ │ │ - andcs pc, r4, #2384 @ 0x950 │ │ │ │ + andcs pc, r4, #348 @ 0x15c │ │ │ │ @ instruction: 0x51a4f640 │ │ │ │ - @ instruction: 0xf9bef7c6 │ │ │ │ + blx 0x21ccf8 │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, r9, r0, ror pc │ │ │ │ vst2.16 {d6-d7}, [r3 :64], fp │ │ │ │ - blcc 0xf7d38 │ │ │ │ + blcc 0xf7bb4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0x116f8c │ │ │ │ + blcs 0x116e08 │ │ │ │ ldrb sp, [r8, -r0, asr #1]! │ │ │ │ @ instruction: 0xf8942300 │ │ │ │ @ instruction: 0xf88420bd │ │ │ │ - bcs 0xeb348 │ │ │ │ + bcs 0xeb1c4 │ │ │ │ strcs fp, [ip, #-3860] @ 0xfffff0ec │ │ │ │ @ instruction: 0xf7712504 │ │ │ │ - ldmdavs r1!, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7799002 │ │ │ │ - stmdals r2, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ - blx 0xfe11cd8a │ │ │ │ + mcrr2 7, 7, pc, r2, cr6 @ │ │ │ │ andcs r9, r4, #131072 @ 0x20000 │ │ │ │ tstppl r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf992f7c6 │ │ │ │ + @ instruction: 0xf9d8f7c6 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ str r3, [r3, -r0, asr #1]! │ │ │ │ andcs r4, r4, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf7769002 │ │ │ │ - stmdals r2, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e766 │ │ │ │ - addeq r1, r3, r0, lsr r1 │ │ │ │ - addeq r1, r3, sl, lsr r0 │ │ │ │ + @ instruction: 0x008312b4 │ │ │ │ + @ instruction: 0x008311be │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -211752,46 +211654,46 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #3664 @ 0xe50 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf972f771 │ │ │ │ + blx 0xe1cc68 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0xfe91cf8e │ │ │ │ + blx 0xffb9ce0a │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7794631 │ │ │ │ - @ instruction: 0xf771f8a9 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf771f96b │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7769003 │ │ │ │ - blmi 0x61d80c │ │ │ │ + blmi 0x61d990 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf772461a │ │ │ │ - stmdavs r4!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0x201cfd6 │ │ │ │ + blx 0xff29ce52 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7794638 │ │ │ │ - strdcs pc, [r1], -r1 │ │ │ │ + @ instruction: 0x2001f9b3 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ - ldr pc, [ip, fp, lsl #30]! │ │ │ │ - addeq r0, r3, lr, lsl #30 │ │ │ │ + ldr pc, [ip, sp, lsl #30]! │ │ │ │ + umulleq r1, r3, r2, r0 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -211802,274 +211704,274 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #2064 @ 0x810 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf90ef771 │ │ │ │ + @ instruction: 0xf9d0f771 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0x101d056 │ │ │ │ + blx 0xfe29ced2 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7794631 │ │ │ │ - @ instruction: 0xf771f845 │ │ │ │ - stmdavs r1!, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf771f907 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7769003 │ │ │ │ - blmi 0x61d744 │ │ │ │ + blmi 0x61d8c8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf772461a │ │ │ │ - stmdavs r4!, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0x71d09e │ │ │ │ + blx 0x199cf1a │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7794638 │ │ │ │ - andcs pc, r1, sp, lsl #17 │ │ │ │ + andcs pc, r1, pc, asr #18 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ - ldr pc, [ip, r7, lsr #29]! │ │ │ │ - addeq r0, r3, r6, asr #28 │ │ │ │ + ldr pc, [ip, r9, lsr #29]! │ │ │ │ + addeq r0, r3, sl, asr #31 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3638c │ │ │ │ + bl 0xfec36208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ mrc2 7, 0, pc, cr14, cr15, {7} │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf8aaf771 │ │ │ │ + @ instruction: 0xf96cf771 │ │ │ │ @ instruction: 0xf7714607 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4631fad5 │ │ │ │ + @ instruction: 0x4631fb1f │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffdef778 │ │ │ │ - @ instruction: 0xf902f771 │ │ │ │ + @ instruction: 0xf8a0f779 │ │ │ │ + @ instruction: 0xf9c4f771 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, r8, lsl #5 │ │ │ │ - @ instruction: 0xf924f776 │ │ │ │ + @ instruction: 0xf9e6f776 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - @ instruction: 0xf86af772 │ │ │ │ + @ instruction: 0xf92cf772 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - @ instruction: 0x4621fab1 │ │ │ │ + @ instruction: 0x4621fafb │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1d000 │ │ │ │ + blx 0xff09ce7e │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7b7fe3f │ │ │ │ + ldr pc, [r7, r1, asr #28]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq r0, r3, r8, ror sp │ │ │ │ + strdeq r0, [r3], ip │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec36478 │ │ │ │ + bl 0xfec362f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ stc2 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf834f771 │ │ │ │ + @ instruction: 0xf8f6f771 │ │ │ │ @ instruction: 0xf7714680 │ │ │ │ - stmdavs r9!, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - @ instruction: 0x4631fa5f │ │ │ │ + ldrtmi pc, [r1], -r9, lsr #21 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x39d0a4 │ │ │ │ - @ instruction: 0xf88cf771 │ │ │ │ + blx 0xff41cf20 │ │ │ │ + @ instruction: 0xf94ef771 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, r8, lsl #5 │ │ │ │ - @ instruction: 0xf8aef776 │ │ │ │ + @ instruction: 0xf970f776 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r8, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - @ instruction: 0xfff4f771 │ │ │ │ + @ instruction: 0xf8b6f772 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4621fa3b │ │ │ │ + strtmi pc, [r1], -r5, lsl #21 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffb0f778 │ │ │ │ + @ instruction: 0xf872f779 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - ldr pc, [r7, r9, asr #27]! │ │ │ │ + ldr pc, [r7, fp, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq r0, r3, ip, lsl #25 │ │ │ │ + addeq r0, r3, r0, lsl lr │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r6, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36560 │ │ │ │ + bl 0xfec363dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, lr, asr #32 │ │ │ │ ldc2 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf642b3a0 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ - @ instruction: 0xf7702497 │ │ │ │ - stmdavs r9!, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7712497 │ │ │ │ + stmdavs r9!, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ @ instruction: 0xf7d66826 │ │ │ │ - strmi pc, [r2], -pc, ror #19 │ │ │ │ + @ instruction: 0x4602fa39 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ - mrc2 7, 5, pc, cr0, cr8, {3} │ │ │ │ - @ instruction: 0xf81cf771 │ │ │ │ + @ instruction: 0xff72f778 │ │ │ │ + @ instruction: 0xf8def771 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, ip, lsr #5 │ │ │ │ - @ instruction: 0xf83ef776 │ │ │ │ + @ instruction: 0xf900f776 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvs (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [fp], #-0 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff84f771 │ │ │ │ + @ instruction: 0xf846f772 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - strtmi pc, [r1], -fp, asr #19 │ │ │ │ + @ instruction: 0x4621fa15 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff40f778 │ │ │ │ + @ instruction: 0xf802f779 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15fc40 │ │ │ │ + bcs 0x15fabc │ │ │ │ ldrmi sp, [r8], -r8, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2l 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq r0, r3, ip, lsr #23 │ │ │ │ + addeq r0, r3, r0, lsr sp │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r6, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3663c │ │ │ │ + bl 0xfec364b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, lr, asr #32 │ │ │ │ stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ @ instruction: 0xf642b3a0 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ - @ instruction: 0xf7702497 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7712497 │ │ │ │ + stmdavs r9!, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ @ instruction: 0xf7d66826 │ │ │ │ - strmi pc, [r2], -r1, lsl #19 │ │ │ │ + strmi pc, [r2], -fp, asr #19 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ - mcr2 7, 2, pc, cr2, cr8, {3} @ │ │ │ │ - @ instruction: 0xffaef770 │ │ │ │ + @ instruction: 0xff04f778 │ │ │ │ + @ instruction: 0xf870f771 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, ip, lsr #5 │ │ │ │ - @ instruction: 0xffd0f775 │ │ │ │ + @ instruction: 0xf892f776 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvc pc, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [fp], #-0 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff16f771 │ │ │ │ + @ instruction: 0xffd8f771 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4621f95d │ │ │ │ + strtmi pc, [r1], -r7, lsr #19 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrc2 7, 6, pc, cr2, cr8, {3} │ │ │ │ + @ instruction: 0xff94f778 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15fd1c │ │ │ │ + bcs 0x15fb98 │ │ │ │ ldrmi sp, [r8], -r8, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2l 7, cr15, [r0], #1016 @ 0x3f8 │ │ │ │ + stc2l 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - ldrdeq r0, [r3], r0 @ │ │ │ │ + addeq r0, r3, r4, asr ip │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -212080,59 +211982,59 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d049 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ - @ instruction: 0xf7702497 │ │ │ │ - vmax.f32 , , │ │ │ │ + @ instruction: 0xf7712497 │ │ │ │ + vadd.i8 d31, d3, d11 │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff6af775 │ │ │ │ - mrc2 7, 6, pc, cr8, cr0, {3} │ │ │ │ + @ instruction: 0xf82cf776 │ │ │ │ + @ instruction: 0xff9af770 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 7, 0, pc, cr4, cr8, {3} │ │ │ │ + mrc2 7, 6, pc, cr6, cr8, {3} │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2 7, cr15, [r8], {119} @ 0x77 │ │ │ │ - mcr2 7, 6, pc, cr10, cr0, {3} @ │ │ │ │ + stc2l 7, cr15, [sl, #-476] @ 0xfffffe24 │ │ │ │ + @ instruction: 0xff8cf770 │ │ │ │ ldmvs r1!, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8f6f7d6 │ │ │ │ + @ instruction: 0xf940f7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0x4621bb7b │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - blmi 0x6dec6c │ │ │ │ + blmi 0x6dedf0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiane sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bl 0x303db4 │ │ │ │ + bl 0x303c30 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ stmdavs r8, {r0, r1, r3, r6, sl, lr} │ │ │ │ @ instruction: 0xf771461a │ │ │ │ - ldmdavs sp!, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r1, ror r8 │ │ │ │ - @ instruction: 0xf8d6f7d6 │ │ │ │ + @ instruction: 0xf920f7d6 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - andcs pc, r1, fp, asr #28 │ │ │ │ + andcs pc, r1, sp, lsl #30 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - stc2l 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ + stc2l 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq r0, r3, r0, asr #19 │ │ │ │ + addeq r0, r3, r4, asr #22 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -212144,58 +212046,58 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d049 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - vceq.f32 , , │ │ │ │ + vmax.f32 d31, d19, d13 │ │ │ │ strmi r0, [r1], r8, lsl #5 │ │ │ │ @ instruction: 0xf7756821 │ │ │ │ - @ instruction: 0xf770feed │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770ffaf │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf7785241 │ │ │ │ - movwcs pc, #7575 @ 0x1d97 @ │ │ │ │ + movwcs pc, #7769 @ 0x1e59 @ │ │ │ │ @ instruction: 0x4641221a │ │ │ │ @ instruction: 0xf7774640 │ │ │ │ - @ instruction: 0xf770fc0b │ │ │ │ - stmdavs r6!, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770fccd │ │ │ │ + stmdavs r6!, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4631f87b │ │ │ │ + ldrtmi pc, [r1], -r5, asr #17 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [r4, #480] @ 0x1e0 │ │ │ │ + mcr2 7, 2, pc, cr6, cr8, {3} @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vsra.s64 d16, d20, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ - bl 0x343ea8 │ │ │ │ + bl 0x343d24 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x461a443b │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - stmdavs fp!, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf85af7d6 │ │ │ │ + @ instruction: 0xf8a4f7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, r9, lsr #27 │ │ │ │ + andcs pc, r1, fp, ror #28 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xffa9d6e2 │ │ │ │ + blx 0xffb1d55e │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r0, r3, lr, asr #17 │ │ │ │ + addeq r0, r3, r2, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrsbtpl pc, [r4], r0 @ │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -212217,58 +212119,58 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ strne pc, [r4, -r2, asr #12] │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ - ldc2l 7, cr15, [r0, #448] @ 0x1c0 │ │ │ │ + mrc2 7, 4, pc, cr2, cr0, {3} │ │ │ │ @ instruction: 0xf7704681 │ │ │ │ - ldrtmi pc, [r1], -sp, asr #27 @ │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #29 @ │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ ldrtmi lr, [r1], -r8 │ │ │ │ @ instruction: 0xf1ba3d01 │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ streq pc, [r2], #-866 @ 0xfffffc9e │ │ │ │ - @ instruction: 0xfff0f7d5 │ │ │ │ + @ instruction: 0xf83af7d6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - blls 0x15eb84 │ │ │ │ + blls 0x15ed08 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ - @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r1, ror #31 @ │ │ │ │ + @ instruction: 0xf7d62000 │ │ │ │ + ldrbmi pc, [r9], -fp, lsr #16 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6, #-480] @ 0xfffffe20 │ │ │ │ - bl 0x385fc0 │ │ │ │ + mrc2 7, 0, pc, cr8, cr8, {3} │ │ │ │ + bl 0x385e3c │ │ │ │ andcs r0, r0, r6, lsl #6 │ │ │ │ vsub.i32 d17, d19, d18 │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1a9d7e2 │ │ │ │ + blx 0x1b1d65e │ │ │ │ ldrmi lr, [r8], -r7, lsr #15 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r9, r0, r0, lsl #22 │ │ │ │ stmiane r3!, {r1, r2, r3, r4, r5, fp, sp, lr}^ │ │ │ │ streq pc, [r2], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf7d54621 │ │ │ │ - @ instruction: 0x4631ffb3 │ │ │ │ + shsub8mi pc, r1, sp @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [r8, #-480]! @ 0xfffffe20 │ │ │ │ + stc2l 7, cr15, [sl, #480]! @ 0x1e0 │ │ │ │ rscle r3, pc, #1, 26 @ 0x40 │ │ │ │ @ instruction: 0x4628e7d7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x469a461d │ │ │ │ @@ -212278,59 +212180,59 @@ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d06c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r2, r3, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec36a60 │ │ │ │ + bl 0xfec368dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ cmnlt r1, r0, asr #3 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldmdblt r0!, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0f0 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - @ instruction: 0x4607fd33 │ │ │ │ - stc2l 7, cr15, [r4, #-448]! @ 0xfffffe40 │ │ │ │ + @ instruction: 0x4607fdf5 │ │ │ │ + mcr2 7, 1, pc, cr6, cr0, {3} @ │ │ │ │ stmdavs r6!, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - @ instruction: 0xff5ef7d5 │ │ │ │ + @ instruction: 0xffa8f7d5 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - @ instruction: 0xf770fc67 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770fd29 │ │ │ │ + stmdavs r1!, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x8def88 │ │ │ │ + blmi 0x8df10c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2089 @ 0xfffff7d7 │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900018bb │ │ │ │ - bllt 0x13309f4 │ │ │ │ + bllt 0x1330870 │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - stmdavs r4!, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {r0, sp}^ │ │ │ │ - @ instruction: 0xff38f7d5 │ │ │ │ + @ instruction: 0xff82f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf7784640 │ │ │ │ - andcs pc, r1, r3, lsl #31 │ │ │ │ + @ instruction: 0xf7794640 │ │ │ │ + andcs pc, r1, r5, asr #16 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -212338,230 +212240,230 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ msreq (UNDEF: 104), r9 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - ldrb pc, [r4, r7, asr #25] @ │ │ │ │ - addeq r0, r3, sl, lsl #13 │ │ │ │ + ldrb pc, [r4, r9, lsl #27] @ │ │ │ │ + addeq r0, r3, lr, lsl #16 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r9, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36b70 │ │ │ │ + bl 0xfec369ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ qaddcs sp, r1, r0 │ │ │ │ - blx 0xc1d988 │ │ │ │ + blx 0xc1d804 │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - ldc2 7, cr15, [r8], #448 @ 0x1c0 │ │ │ │ + ldc2l 7, cr15, [sl, #-448]! @ 0xfffffe40 │ │ │ │ strmi r6, [r7], -r9, lsr #17 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - mcr2 7, 7, pc, cr6, cr5, {6} @ │ │ │ │ + @ instruction: 0xff30f7d5 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784631 │ │ │ │ - @ instruction: 0xf770fbef │ │ │ │ - vmla.f32 d31, d3, d3 │ │ │ │ + @ instruction: 0xf770fcb1 │ │ │ │ + vmla.f32 , , │ │ │ │ stmdavs r1!, {r2, r3, r5, r7, r9} │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x91ee98 │ │ │ │ + blmi 0x91f01c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r8], #-2090 @ 0xfffff7d6 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ vpadd.i8 , , q1 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - stmdavs r4!, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {sp}^ │ │ │ │ - mcr2 7, 6, pc, cr0, cr5, {6} @ │ │ │ │ + @ instruction: 0xff0af7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, r5, lsr ip @ │ │ │ │ + strdcs pc, [r1], -r7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r5!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fe4770 │ │ │ │ - str pc, [sp, r3, asr #20]! │ │ │ │ + str pc, [sp, r5, asr #20]! │ │ │ │ cmnpne r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - mcrr2 7, 7, pc, lr, cr1 @ │ │ │ │ + ldc2 7, cr15, [r0, #-452] @ 0xfffffe3c │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - umulleq r0, r3, sl, r5 │ │ │ │ + addeq r0, r3, lr, lsl r7 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec36c6c │ │ │ │ + bl 0xfec36ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r0, ror r0 │ │ │ │ @ instruction: 0xf9aef7ff │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - ldc2 7, cr15, [sl], #-448 @ 0xfffffe40 │ │ │ │ + ldc2l 7, cr15, [ip], #448 @ 0x1c0 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ @ instruction: 0xf7d56819 │ │ │ │ - strtmi pc, [r9], -r7, ror #28 │ │ │ │ + @ instruction: 0x4629feb1 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1d1d892 │ │ │ │ + ldc2 7, cr15, [r2], #-480 @ 0xfffffe20 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - ldc2 7, cr15, [r2], {112} @ 0x70 │ │ │ │ + ldc2l 7, cr15, [r4, #-448] @ 0xfffffe40 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ strmi r0, [r6], -r8, lsl #5 │ │ │ │ - ldc2 7, cr15, [r4], #468 @ 0x1d4 │ │ │ │ - tstpeq ip, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + ldc2l 7, cr15, [r6, #-468]! @ 0xfffffe2c │ │ │ │ + bicsvs pc, ip, #72351744 @ 0x4500000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf77178d8 │ │ │ │ - @ instruction: 0x4607f8d9 │ │ │ │ - ldc2 7, cr15, [sl], {112} @ 0x70 │ │ │ │ + @ instruction: 0x4607f99b │ │ │ │ + ldc2l 7, cr15, [ip], {112} @ 0x70 │ │ │ │ ldrbtmi r4, [fp], #-2852 @ 0xfffff4dc │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldrne pc, [ip, r6, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf7716838 │ │ │ │ - blmi 0x85eac0 │ │ │ │ + blmi 0x85ec44 │ │ │ │ mvnpl pc, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x175eb8 │ │ │ │ + bl 0x175d34 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - blmi 0x65ea9c │ │ │ │ + blmi 0x65ec20 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff59d8fe │ │ │ │ + ldc2 7, cr15, [r4], {113} @ 0x71 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {sp}^ │ │ │ │ - mrc2 7, 0, pc, cr8, cr5, {6} │ │ │ │ + mcr2 7, 3, pc, cr2, cr5, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7789804 │ │ │ │ - andcs pc, r1, sp, lsl #23 │ │ │ │ + andcs pc, r1, pc, asr #24 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf9a6f7fe │ │ │ │ + @ instruction: 0xf9a8f7fe │ │ │ │ svclt 0x0000e78e │ │ │ │ - addeq r0, r3, sl, lsl #9 │ │ │ │ - addeq r0, r3, r0, ror #8 │ │ │ │ - addeq r0, r3, r2, asr #8 │ │ │ │ + addeq r0, r3, lr, lsl #12 │ │ │ │ + addeq r0, r3, r4, ror #11 │ │ │ │ + addeq r0, r3, r6, asr #11 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ rsble r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r8, r0, ror r3 │ │ │ │ tstlt r3, fp, lsl #16 │ │ │ │ - blcs 0xf9ec0 │ │ │ │ + blcs 0xf9d3c │ │ │ │ push {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec36da0 │ │ │ │ + bl 0xfec36c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, r8, r8, asr #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d4 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ @ instruction: 0x4619d05a │ │ │ │ @ instruction: 0xf914f7ff │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ - blx 0xfea1d986 │ │ │ │ + stc2l 7, cr15, [r6], #-448 @ 0xfffffe40 │ │ │ │ @ instruction: 0xf7704606 │ │ │ │ - @ instruction: 0xf642fba1 │ │ │ │ + @ instruction: 0xf642fc63 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf8d82397 │ │ │ │ strmi r1, [r7], -r8 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d5681d │ │ │ │ - strmi pc, [r2], -r9, asr #27 │ │ │ │ + @ instruction: 0x4602fe13 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xfe39d9cc │ │ │ │ + blx 0x141d84a │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs ip, {r0, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d59303 │ │ │ │ - @ instruction: 0x4621fdb9 │ │ │ │ + strtmi pc, [r1], -r3, lsl #28 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x1f9d9ec │ │ │ │ + blx 0x101d86a │ │ │ │ stmdbmi r6!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ mrc 8, 0, r6, cr13, cr8, {0} │ │ │ │ ldrbtmi r3, [r9], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xf8d86809 │ │ │ │ ldmdapl r9, {r2, sp}^ │ │ │ │ - bl 0x2a5df0 │ │ │ │ + bl 0x2a5c6c │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ vcgt.s8 , , q5 │ │ │ │ vsra.s64 d22, d8, #64 │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - andcs pc, r1, fp, ror fp @ │ │ │ │ + andcs pc, r1, sp, lsr ip @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x160498 │ │ │ │ + bcs 0x160314 │ │ │ │ mulcs r0, r6, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf922f7fe │ │ │ │ + @ instruction: 0xf924f7fe │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ @ instruction: 0xf7754638 │ │ │ │ - blls 0x1deab0 │ │ │ │ + blls 0x1dec34 │ │ │ │ @ instruction: 0xf649e7c7 │ │ │ │ vaddw.s8 q8, q0, d20 │ │ │ │ mulls r1, r4, r1 │ │ │ │ @ instruction: 0xf8cd6808 │ │ │ │ @ instruction: 0xf771c000 │ │ │ │ - andcs pc, r1, r1, asr fp @ │ │ │ │ + andcs pc, r1, r3, lsl ip @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq r0, r3, lr, asr #6 │ │ │ │ + ldrdeq r0, [r3], r2 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ @ instruction: 0xf0006370 │ │ │ │ ldmdavs r3, {r1, r2, r7, pc}^ │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ addhi pc, r7, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -212573,85 +212475,85 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsbsle r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d060 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - blls 0x1de920 │ │ │ │ + blls 0x1deaa4 │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ ldmdavs r9, {r0, r2, r5, fp, sp, lr} │ │ │ │ - ldc2 7, cr15, [r6, #-852]! @ 0xfffffcac │ │ │ │ + stc2 7, cr15, [r0, #852] @ 0x354 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784640 │ │ │ │ - mrc 9, 0, APSR_nzcv, cr13, cr7, {7} │ │ │ │ + mrc 10, 0, APSR_nzcv, cr13, cr9, {5} │ │ │ │ @ instruction: 0xf7705f70 │ │ │ │ - stmdavs r1!, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7754606 │ │ │ │ - vqdmulh.s d31, d22, d3 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf645fc45 │ │ │ │ + vrsra.s64 q11, q6, #64 │ │ │ │ ldmvc r8, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - @ instruction: 0xffa8f770 │ │ │ │ + @ instruction: 0xf86af771 │ │ │ │ @ instruction: 0xf7704607 │ │ │ │ - blmi 0xbde8e0 │ │ │ │ + blmi 0xbdea64 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl sl!, {r0, r2, ip, pc}^ │ │ │ │ @ instruction: 0xf64618bb │ │ │ │ vqshl.s64 d17, d28, #0 │ │ │ │ ldmibne r1, {r2, r4, r7, r8, r9, sl} │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xff11db20 │ │ │ │ + blx 0xfe19d99e │ │ │ │ @ instruction: 0xf6454b23 │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf8cd681b │ │ │ │ stmiapl sl!, {r4, pc}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfec9db44 │ │ │ │ + blx 0x1d1d9c2 │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r3, {r1, r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf7716838 │ │ │ │ - blls 0x1de820 │ │ │ │ + blls 0x1de9a4 │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d56859 │ │ │ │ - strtmi pc, [r1], -r7, ror #25 │ │ │ │ + @ instruction: 0x4621fd31 │ │ │ │ stmdals r4, {r1, r9, sl, lr} │ │ │ │ - blx 0x181db90 │ │ │ │ + blx 0x89da0e │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ssub16mi sl, r8, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf868f7fe │ │ │ │ + @ instruction: 0xf86af7fe │ │ │ │ svclt 0x0000e781 │ │ │ │ - addeq r0, r3, r8, lsr #4 │ │ │ │ - strdeq r0, [r3], lr │ │ │ │ - addeq r0, r3, r0, ror #3 │ │ │ │ + addeq r0, r3, ip, lsr #7 │ │ │ │ + addeq r0, r3, r2, lsl #7 │ │ │ │ + addeq r0, r3, r4, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ ldmdavs r2, {r0, r2, r7, ip, sp, pc} │ │ │ │ streq pc, [lr], #-18 @ 0xffffffee │ │ │ │ - b 0x1254220 │ │ │ │ + b 0x125409c │ │ │ │ ldrbteq r0, [r6], r3, lsl #12 │ │ │ │ @ instruction: 0xf8d0d476 │ │ │ │ @ instruction: 0xf01240b4 │ │ │ │ tstle r5, r0, ror r2 │ │ │ │ cmnle r8, r0, lsl #24 │ │ │ │ ldrsbtcs pc, [r8], r0 @ │ │ │ │ cmnle fp, r0, lsl #20 │ │ │ │ @@ -212669,70 +212571,70 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ strne pc, [r4, -r2, asr #12] │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ - blx 0x201dc3c │ │ │ │ + blx 0x109daba │ │ │ │ @ instruction: 0xf7704681 │ │ │ │ - @ instruction: 0x4631fa79 │ │ │ │ + @ instruction: 0x4631fb3b │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - ldc2l 7, cr15, [r2], #-852 @ 0xfffffcac │ │ │ │ + ldc2 7, cr15, [ip], #852 @ 0x354 │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - blls 0x15ef10 │ │ │ │ + blls 0x15f094 │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, lr, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ suble r2, r1, r0, lsl #20 │ │ │ │ ldmdavs sp!, {r1, r9, fp, ip, pc} │ │ │ │ - beq 0x1da7c0 │ │ │ │ - mrrc2 7, 13, pc, ip, cr5 @ │ │ │ │ + beq 0x1da63c │ │ │ │ + stc2 7, cr15, [r6], #852 @ 0x354 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - strbmi pc, [r9], -r7, lsl #24 @ │ │ │ │ + strbmi pc, [r9], -r9, asr #25 @ │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0x4651683d │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - strtmi pc, [r9], -pc, asr #24 │ │ │ │ + @ instruction: 0x4629fc99 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [sl], {120} @ 0x78 │ │ │ │ + ldc2l 7, cr15, [ip, #-480] @ 0xfffffe20 │ │ │ │ @ instruction: 0xf0262001 │ │ │ │ ldrtmi r0, [r1], -r3, lsl #6 │ │ │ │ bicsle r2, sp, r0, lsl #24 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd8ff0 │ │ │ │ - @ instruction: 0xe79fffd7 │ │ │ │ + @ instruction: 0xe79fffd9 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [sp, r1, lsl #6] │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x231890 │ │ │ │ + bl 0x23170c │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - ldc2 7, cr15, [r4], {213} @ 0xd5 │ │ │ │ + mrrc2 7, 13, pc, lr, cr5 @ │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7784640 │ │ │ │ - stccc 12, cr15, [r1], {95} @ 0x5f │ │ │ │ + stccc 13, cr15, [r1], {33} @ 0x21 │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e784 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @@ -212750,48 +212652,48 @@ │ │ │ │ ldrdlt r1, [r2], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r5, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ cmnplt r8, #25, 30 @ p-variant is OBSOLETE @ 0x64 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf9daf770 │ │ │ │ + blx 0xfe81dbfc │ │ │ │ @ instruction: 0xf7704607 │ │ │ │ - stmdavs r9!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4631fbd1 │ │ │ │ + @ instruction: 0x4631fc1b │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x201ddbe │ │ │ │ + ldc2 7, cr15, [lr], #-480 @ 0xfffffe20 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsmi pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - @ instruction: 0xf96ef771 │ │ │ │ + blx 0xd1dc40 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4621fbb5 │ │ │ │ + @ instruction: 0x4621fbff │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf92af778 │ │ │ │ + @ instruction: 0xf9ecf778 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff3cf7fd │ │ │ │ + @ instruction: 0xff3ef7fd │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - addeq pc, r2, r0, lsl #31 │ │ │ │ + addeq r0, r3, r4, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -212803,117 +212705,117 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d03d │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - vmla.i8 d31, d19, d21 │ │ │ │ + vpmax.s8 , , │ │ │ │ strmi r0, [r7], -r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9c6f775 │ │ │ │ - @ instruction: 0xf934f770 │ │ │ │ + blx 0xfe31dcf0 │ │ │ │ + @ instruction: 0xf9f6f770 │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r9], -r1, ror #22 │ │ │ │ + strtmi pc, [r9], -fp, lsr #23 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf86af778 │ │ │ │ + @ instruction: 0xf92cf778 │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ movtlt fp, #39688 @ 0x9b08 │ │ │ │ bicspl pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - @ instruction: 0xf8d9f8f9 │ │ │ │ + @ instruction: 0xf8d9f9bb │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - blx 0x109e04e │ │ │ │ + blx 0xfe31deca │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784630 │ │ │ │ - @ instruction: 0x2001f8b3 │ │ │ │ + andcs pc, r1, r5, ror r9 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mcr2 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr14, cr13, {7} @ │ │ │ │ ldrhlt lr, [r9, #-113]! @ 0xffffff8f │ │ │ │ @ instruction: 0x21bcf648 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - @ instruction: 0xe7dcf8d7 │ │ │ │ + bfi pc, r9, #19, #10 @ │ │ │ │ msrvc (UNDEF: 96), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - ldrb pc, [r4, pc, asr #17] @ │ │ │ │ + bfi pc, r1, #19, #2 @ │ │ │ │ cmppmi r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - strb pc, [ip, r7, asr #17] @ │ │ │ │ - umulleq pc, r2, lr, lr @ │ │ │ │ + strb pc, [ip, r9, lsl #19] @ │ │ │ │ + addeq r0, r3, r2, lsr #32 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d070 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ push {r0, r4, r5, r6, sl, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec37374 │ │ │ │ + bl 0xfec371f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d3 │ │ │ │ cmnlt r1, r0, asr #3 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ ldmdblt r0!, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ - stmdacs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0f0 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - vmul.i8 d31, d3, d1 │ │ │ │ + vmul.i8 , , │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf932f775 │ │ │ │ - @ instruction: 0xf8d4f770 │ │ │ │ + @ instruction: 0xf9f4f775 │ │ │ │ + @ instruction: 0xf996f770 │ │ │ │ @ instruction: 0xf7704606 │ │ │ │ - stmdavs r4!, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r9, ror #17 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - strtmi pc, [r1], -fp, asr #21 │ │ │ │ + @ instruction: 0x4621fb15 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1e9dfc8 │ │ │ │ + blx 0xf1de46 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {lr}^ │ │ │ │ tsteq r2, r8, lsl #22 │ │ │ │ @ instruction: 0x910018b3 │ │ │ │ - bllt 0x17f12ec │ │ │ │ + bllt 0x17f1168 │ │ │ │ @ instruction: 0xf648b398 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf864f771 │ │ │ │ + @ instruction: 0xf926f771 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - blx 0xfeb9e174 │ │ │ │ + blx 0xffe1dff0 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, pc, lsl r8 @ │ │ │ │ + andcs pc, r1, r1, ror #17 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -212921,31 +212823,31 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf648b178 │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf838f771 │ │ │ │ + @ instruction: 0xf8faf771 │ │ │ │ @ instruction: 0xf648e7d2 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf830f771 │ │ │ │ + @ instruction: 0xf8f2f771 │ │ │ │ @ instruction: 0xf648e7ca │ │ │ │ vmla.f d19, d16, d0[1] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf828f771 │ │ │ │ + @ instruction: 0xf8eaf771 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq pc, r2, r6, ror sp @ │ │ │ │ + strdeq pc, [r2], sl │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x164ab8 │ │ │ │ + bcs 0x164934 │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -212955,55 +212857,55 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #8128 @ 0x1fc0 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf840f770 │ │ │ │ + @ instruction: 0xf902f770 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0xf9e254 │ │ │ │ + blx 0xfe21e0d0 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784631 │ │ │ │ - @ instruction: 0xf770f9e5 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770faa7 │ │ │ │ + stmdavs r1!, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x6de540 │ │ │ │ + blmi 0x6de6c4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf770461a │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf771461a │ │ │ │ + stmdavs r4!, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - blx 0x69e29c │ │ │ │ + blx 0x191e118 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, r1, ror #20 │ │ │ │ + andcs pc, r1, r3, lsr #22 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ + stc2 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - addeq pc, r2, r2, asr #24 │ │ │ │ + addeq pc, r2, r6, asr #27 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x164ba0 │ │ │ │ + bcs 0x164a1c │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -213013,49 +212915,49 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #704 @ 0x2c0 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xffccf76f │ │ │ │ + @ instruction: 0xf88ef770 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - @ instruction: 0xf9c6f7d5 │ │ │ │ + blx 0x51e1b8 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784631 │ │ │ │ - @ instruction: 0xf76ff971 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770fa33 │ │ │ │ + stmdavs r1!, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x6de458 │ │ │ │ + blmi 0x6de5dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf770461a │ │ │ │ - stmdavs r4!, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf771461a │ │ │ │ + stmdavs r4!, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - @ instruction: 0xf9a2f7d5 │ │ │ │ + @ instruction: 0xf9ecf7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, sp, ror #19 │ │ │ │ + andcs pc, r1, pc, lsr #21 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 7, cr15, [ip, #-1012]! @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - addeq pc, r2, sl, asr fp @ │ │ │ │ + ldrdeq pc, [r2], lr │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ rsble r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r2, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -213065,70 +212967,70 @@ │ │ │ │ addlt r4, r3, r8, lsl #13 │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d03d │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ - @ instruction: 0xf76f2497 │ │ │ │ - vrecps.f32 d31, d19, d7 │ │ │ │ + @ instruction: 0xf7702497 │ │ │ │ + vtst.8 , , │ │ │ │ strmi r0, [r7], -ip, lsr #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xffb8f774 │ │ │ │ - @ instruction: 0xff26f76f │ │ │ │ + @ instruction: 0xf87af775 │ │ │ │ + @ instruction: 0xffe8f76f │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4629f953 │ │ │ │ + @ instruction: 0x4629f99d │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrc2 7, 0, pc, cr4, cr7, {3} │ │ │ │ + mrc2 7, 6, pc, cr6, cr7, {3} │ │ │ │ vnmls.f64 d4, d13, d26 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xb3a9bb68 │ │ │ │ cmppvs r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xf8d9feeb │ │ │ │ + @ instruction: 0xf8d9ffad │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - @ instruction: 0xf930f7d5 │ │ │ │ + @ instruction: 0xf97af7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7774630 │ │ │ │ - andcs pc, r1, r5, lsr #29 │ │ │ │ + andcs pc, r1, r7, ror #30 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x160d78 │ │ │ │ + bcs 0x160bf4 │ │ │ │ @ instruction: 0x4618d89c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ cmnlt r9, r5, lsr #15 │ │ │ │ cmppcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe7d0febd │ │ │ │ + @ instruction: 0xe7d0ff7f │ │ │ │ mvnvc pc, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe7c8feb5 │ │ │ │ + @ instruction: 0xe7c8ff77 │ │ │ │ bicmi pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - strb pc, [r0, sp, lsr #29] @ │ │ │ │ - addeq pc, r2, r2, lsl #21 │ │ │ │ + strb pc, [r0, pc, ror #30] @ │ │ │ │ + addeq pc, r2, r6, lsl #24 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stmdavs sl, {r1, r3, r5, r6, ip, lr, pc} │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r5, r0, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -213142,64 +213044,64 @@ │ │ │ │ strmi sp, [r8], sl, asr #8 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ subsle r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf76fd03d │ │ │ │ - strmi pc, [r6], -fp, asr #29 │ │ │ │ - cdp2 7, 12, cr15, cr8, cr15, {3} │ │ │ │ + strmi pc, [r6], -sp, lsl #31 │ │ │ │ + @ instruction: 0xff8af76f │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldmdavs sp, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8bcf7d5 │ │ │ │ + @ instruction: 0xf906f7d5 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784629 │ │ │ │ - @ instruction: 0xf8d8f867 │ │ │ │ - bllt 0xfefac60c │ │ │ │ + @ instruction: 0xf8d8f929 │ │ │ │ + bllt 0xfefac488 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8d82001 │ │ │ │ @ instruction: 0xf7d5100c │ │ │ │ - strtmi pc, [r1], -sp, lsr #17 │ │ │ │ + @ instruction: 0x4621f8f7 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf858f778 │ │ │ │ + @ instruction: 0xf91af778 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf8d81f70 │ │ │ │ ldrbtmi r2, [fp], #-4 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ stmiapl r9, {}^ @ │ │ │ │ - bl 0x2a6808 │ │ │ │ + bl 0x2a6684 │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ vcge.s8 d27, d9, d2 │ │ │ │ vsra.s64 d21, d0, #64 │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - andcs pc, r1, pc, ror #28 │ │ │ │ + andcs pc, r1, r1, lsr pc @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - @ instruction: 0xe7acfc1d │ │ │ │ + @ instruction: 0xe7acfc1f │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf7774638 │ │ │ │ - strb pc, [sp, r1, lsr #29] @ │ │ │ │ + strb pc, [sp, r3, ror #30] @ │ │ │ │ tstpvc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 2, pc, cr12, cr0, {3} @ │ │ │ │ + @ instruction: 0xff0ef770 │ │ │ │ ldrb r2, [fp, r1] │ │ │ │ - addeq pc, r2, r6, lsr r9 @ │ │ │ │ + @ instruction: 0x0082faba │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -213209,73 +213111,73 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0x201e6e6 │ │ │ │ + blx 0x201e562 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0e9 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0xf76f2497 │ │ │ │ - @ instruction: 0xf243fe5b │ │ │ │ + vrecps.f32 d31, d3, d13 │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 3, pc, cr12, cr4, {3} │ │ │ │ - stc2l 7, cr15, [sl, #444]! @ 0x1bc │ │ │ │ + @ instruction: 0xff3ef774 │ │ │ │ + cdp2 7, 10, cr15, cr12, cr15, {3} │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7774681 │ │ │ │ - andscs pc, sl, #2368 @ 0x940 │ │ │ │ + andscs pc, sl, #14784 @ 0x39c0 │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf7764628 │ │ │ │ - @ instruction: 0xf76ffb99 │ │ │ │ - ldmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76ffc5b │ │ │ │ + ldmdavs r3!, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460568b1 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d56824 │ │ │ │ - blls 0x1de784 │ │ │ │ + blls 0x1de728 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7774628 │ │ │ │ - @ instruction: 0xf76ffcc5 │ │ │ │ - blmi 0x65ff70 │ │ │ │ + @ instruction: 0xf76ffd87 │ │ │ │ + blmi 0x6600f4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ movweq lr, #11017 @ 0x2b09 │ │ │ │ - bl 0x30539c │ │ │ │ + bl 0x305218 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ strmi r1, [r2], #-2219 @ 0xfffff755 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldmdavs sp!, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r1, ror r8 │ │ │ │ - @ instruction: 0xffe2f7d4 │ │ │ │ + @ instruction: 0xf82cf7d5 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784620 │ │ │ │ - andcs pc, r1, sp, lsr #16 │ │ │ │ + andcs pc, r1, pc, ror #17 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrdeq pc, [r2], ip │ │ │ │ + addeq pc, r2, r0, ror #18 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -213285,156 +213187,156 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460d │ │ │ │ ldrdlt r1, [r4], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0xffa1e814 │ │ │ │ + blx 0xffa1e690 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0e9 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0xf76f2497 │ │ │ │ - vadd.f32 , , │ │ │ │ + vceq.f32 d31, d19, d5 │ │ │ │ strmi r0, [r2], r8, lsl #5 │ │ │ │ @ instruction: 0xf7746821 │ │ │ │ - @ instruction: 0xf76ffde5 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76ffea7 │ │ │ │ + stmdavs r1!, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r7 │ │ │ │ @ instruction: 0xf7775241 │ │ │ │ - movwcs pc, #7311 @ 0x1c8f @ │ │ │ │ + movwcs pc, #7505 @ 0x1d51 @ │ │ │ │ @ instruction: 0x4639221a │ │ │ │ @ instruction: 0xf7764638 │ │ │ │ - @ instruction: 0xf76ffb03 │ │ │ │ - strmi pc, [r1], r5, asr #26 │ │ │ │ - ldc2l 7, cr15, [r6, #-444]! @ 0xfffffe44 │ │ │ │ + @ instruction: 0xf76ffbc5 │ │ │ │ + strmi pc, [r1], r7, lsl #28 │ │ │ │ + cdp2 7, 3, cr15, cr8, cr15, {3} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ andcs r6, r1, r9, lsr #17 │ │ │ │ - @ instruction: 0xff70f7d4 │ │ │ │ + @ instruction: 0xffbaf7d4 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7774640 │ │ │ │ - blmi 0x6e050c │ │ │ │ + blmi 0x6e0690 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71acf246 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bl 0x3854bc │ │ │ │ + bl 0x385338 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ stmdavs r8, {r1, r3, r6, sl, lr} │ │ │ │ - ldc2 7, cr15, [r6, #-448]! @ 0xfffffe40 │ │ │ │ + ldc2l 7, cr15, [r8, #448]! @ 0x1c0 │ │ │ │ stmdavs r9!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d46824 │ │ │ │ - blls 0x1e0614 │ │ │ │ + blls 0x1e05b8 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strbmi r3, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7774621 │ │ │ │ - mulcs r1, sp, ip │ │ │ │ + andcs pc, r1, pc, asr sp @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0x0082f6b8 │ │ │ │ + addeq pc, r2, ip, lsr r8 @ │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ addshi pc, r0, r0 │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec37b28 │ │ │ │ + bl 0xfec379a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x43224200 │ │ │ │ svclt 0x004806d2 │ │ │ │ strbtle r4, [sp], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r5, ror r0 │ │ │ │ - blx 0x129e950 │ │ │ │ + blx 0x129e7cc │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - stc2 7, cr15, [r6, #-444] @ 0xfffffe44 │ │ │ │ + stc2l 7, cr15, [r8, #444] @ 0x1bc │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {r0, sp} │ │ │ │ @ instruction: 0xf7d46819 │ │ │ │ - @ instruction: 0x4629feff │ │ │ │ + strtmi pc, [r9], -r9, asr #30 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 7, 5, pc, cr10, cr7, {3} @ │ │ │ │ + @ instruction: 0xff6cf777 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - stc2 7, cr15, [sl, #-444]! @ 0xfffffe44 │ │ │ │ + stc2l 7, cr15, [ip, #444]! @ 0x1bc │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ strmi r0, [r6], -r8, lsl #5 │ │ │ │ - stc2l 7, cr15, [ip, #-464] @ 0xfffffe30 │ │ │ │ - tstpeq ip, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + mcr2 7, 0, pc, cr14, cr4, {3} @ │ │ │ │ + bicsvs pc, ip, #72351744 @ 0x4500000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf77078d8 │ │ │ │ - @ instruction: 0x4607f971 │ │ │ │ - ldc2 7, cr15, [r2], #444 @ 0x1bc │ │ │ │ + @ instruction: 0x4607fa33 │ │ │ │ + ldc2l 7, cr15, [r4, #-444]! @ 0xfffffe44 │ │ │ │ ldrbtmi r4, [fp], #-2854 @ 0xfffff4da │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldrne pc, [ip, r6, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf7706838 │ │ │ │ - blmi 0x8dfbf0 │ │ │ │ + blmi 0x8dfd74 │ │ │ │ cmpppl ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x176d88 │ │ │ │ + bl 0x176c04 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - blmi 0x6dfbcc │ │ │ │ + blmi 0x6dfd50 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [sl], #-448 @ 0xfffffe40 │ │ │ │ + stc2 7, cr15, [ip, #-448]! @ 0xfffffe40 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {r0, sp}^ │ │ │ │ - mrc2 7, 5, pc, cr0, cr4, {6} │ │ │ │ + mrc2 7, 7, pc, cr10, cr4, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7779804 │ │ │ │ - strdcs pc, [r1], -fp │ │ │ │ + @ instruction: 0x2001ffbd │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - @ instruction: 0xe789fa39 │ │ │ │ - @ instruction: 0x0082f5ba │ │ │ │ - umulleq pc, r2, r0, r5 @ │ │ │ │ - addeq pc, r2, r2, ror r5 @ │ │ │ │ + @ instruction: 0xe789fa3b │ │ │ │ + addeq pc, r2, lr, lsr r7 @ │ │ │ │ + addeq pc, r2, r4, lsl r7 @ │ │ │ │ + strdeq pc, [r2], r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -213453,91 +213355,91 @@ │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ addshi pc, pc, r0 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0x11cbf8 │ │ │ │ + beq 0x11ca74 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d7809c │ │ │ │ - bls 0x4ecdb0 │ │ │ │ - beq 0x15cee0 │ │ │ │ + bls 0x4ecc2c │ │ │ │ + beq 0x15cd5c │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #13056 @ 0x3300 │ │ │ │ strne pc, [r4, -r2, asr #12] │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ - ldc2 7, cr15, [r0], {111} @ 0x6f │ │ │ │ + ldc2l 7, cr15, [r2], {111} @ 0x6f │ │ │ │ @ instruction: 0xf76f4681 │ │ │ │ - andls pc, r1, sp, lsl #24 │ │ │ │ - stc2 7, cr15, [sl], {111} @ 0x6f │ │ │ │ + andls pc, r1, pc, asr #25 │ │ │ │ + stc2l 7, cr15, [ip], {111} @ 0x6f │ │ │ │ @ instruction: 0xf76f4680 │ │ │ │ - sha1c.32 , , │ │ │ │ + vmla.f32 d31, d3, d17 │ │ │ │ ldmdavs r9!, {r3, r7, r9} │ │ │ │ @ instruction: 0xf7749005 │ │ │ │ - @ instruction: 0xf8d7fc91 │ │ │ │ + @ instruction: 0xf8d7fd53 │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrbmi pc, [r9], -pc, lsr #28 @ │ │ │ │ + @ instruction: 0x4659fe79 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xf1e8fe │ │ │ │ + blx 0xfff9e77a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - mcr2 7, 1, pc, cr4, cr4, {6} @ │ │ │ │ + mcr2 7, 3, pc, cr14, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7779801 │ │ │ │ - strls pc, [r0], -sp, lsr #22 │ │ │ │ - blcs 0x107744 │ │ │ │ - blls 0x255038 │ │ │ │ - bls 0x132468 │ │ │ │ + strls pc, [r0], -pc, ror #23 │ │ │ │ + blcs 0x1075c0 │ │ │ │ + blls 0x254eb4 │ │ │ │ + bls 0x1322e4 │ │ │ │ cdpls 6, 0, cr4, cr4, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrbmi pc, [r9], -pc, lsl #28 @ │ │ │ │ + @ instruction: 0x4659fe59 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe21e93e │ │ │ │ - blcs 0x107764 │ │ │ │ - blcc 0x154c40 │ │ │ │ - bl 0x38576c │ │ │ │ + mcrr2 7, 7, pc, r6, cr7 @ │ │ │ │ + blcs 0x1075e0 │ │ │ │ + blcc 0x154abc │ │ │ │ + bl 0x3855e8 │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d40402 │ │ │ │ - @ instruction: 0x4659fdf7 │ │ │ │ + ldrbmi pc, [r9], -r1, asr #28 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x11e96e │ │ │ │ - blcs 0x1077a0 │ │ │ │ - bls 0x514ed8 │ │ │ │ + blx 0xff19e7ea │ │ │ │ + blcs 0x10761c │ │ │ │ + bls 0x514d54 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - stc2l 7, cr15, [r4, #848]! @ 0x350 │ │ │ │ + mcr2 7, 1, pc, cr14, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7779801 │ │ │ │ - blls 0x19f76c │ │ │ │ + blls 0x19f8f0 │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r6, #848] @ 0x350 │ │ │ │ + mcr2 7, 1, pc, cr0, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7774640 │ │ │ │ - sbfx pc, pc, #21, #21 │ │ │ │ + ldr pc, [r4, r1, lsr #23]! │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd8ff0 │ │ │ │ - strb pc, [r0, -r5, ror #18]! @ │ │ │ │ + strb pc, [r0, -r7, ror #18]! @ │ │ │ │ @ instruction: 0xe7f24630 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, lr, r0 │ │ │ │ movwls r4, #13978 @ 0x369a │ │ │ │ @@ -213545,164 +213447,164 @@ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d055 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r1, r2, r4, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec37e2c │ │ │ │ + bl 0xfec37ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ orrlt r1, r9, #192, 2 @ 0x30 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ orrlt pc, r8, #13565952 @ 0xcf0000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ strne pc, [r4, #-1602] @ 0xfffff9be │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe31ea22 │ │ │ │ + mcrr2 7, 6, pc, sl, cr15 @ │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - stc2 7, cr15, [r2, #848] @ 0x350 │ │ │ │ + stc2l 7, cr15, [ip, #848] @ 0x350 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7774638 │ │ │ │ - @ instruction: 0xf76ffd2d │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76ffdef │ │ │ │ + stmdavs r9!, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7744606 │ │ │ │ - @ instruction: 0x4640fbd1 │ │ │ │ - @ instruction: 0xfffaf76f │ │ │ │ - blcs 0x2baf20 │ │ │ │ + @ instruction: 0x4640fc93 │ │ │ │ + @ instruction: 0xf8bcf770 │ │ │ │ + blcs 0x2bad9c │ │ │ │ sbcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrbhi r5, [r1, #-3401]! @ 0xfffff2b7 │ │ │ │ @ instruction: 0x21c1ad99 │ │ │ │ - @ instruction: 0xf906f7fd │ │ │ │ + @ instruction: 0xf908f7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blmi 0x18b2aa0 │ │ │ │ + blmi 0x18b291c │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrcc pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x71eac6 │ │ │ │ + blx 0xff79e942 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d4682c │ │ │ │ - @ instruction: 0x4602fd33 │ │ │ │ + @ instruction: 0x4602fd7d │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - ldc2l 7, cr15, [lr, #-476]! @ 0xfffffe24 │ │ │ │ + mcr2 7, 2, pc, cr0, cr7, {3} @ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x14014f0 │ │ │ │ + blmi 0x140136c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, ip, r6, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xffd1eb14 │ │ │ │ - blmi 0x11dacb0 │ │ │ │ + blx 0xfed9e992 │ │ │ │ + blmi 0x11dab2c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmpppl r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff81eb3c │ │ │ │ - blmi 0xf9ac88 │ │ │ │ + blx 0xfe89e9ba │ │ │ │ + blmi 0xf9ab04 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, r4, r6, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff31eb64 │ │ │ │ - blmi 0xd5ac60 │ │ │ │ + blx 0xfe39e9e2 │ │ │ │ + blmi 0xd5aadc │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppmi r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfee1eb8c │ │ │ │ - blmi 0xb1ac38 │ │ │ │ + blx 0x1e9ea0a │ │ │ │ + blmi 0xb1aab4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrspl pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe91ebb4 │ │ │ │ - blmi 0x8dac10 │ │ │ │ + blx 0x199ea32 │ │ │ │ + blmi 0x8daa8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstppl r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe41ebdc │ │ │ │ - blmi 0x69abe8 │ │ │ │ + blx 0x149ea5a │ │ │ │ + blmi 0x69aa64 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x1f1ec04 │ │ │ │ + blx 0xf9ea82 │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - cmppeq r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xfff4f165 │ │ │ │ - addeq pc, r2, r8, ror r2 @ │ │ │ │ - addeq pc, r2, r8, lsr #4 │ │ │ │ - addeq pc, r2, r0, lsl #4 │ │ │ │ - ldrdeq pc, [r2], r8 │ │ │ │ - @ instruction: 0x0082f1b0 │ │ │ │ - addeq pc, r2, r8, lsl #3 │ │ │ │ - addeq pc, r2, r0, ror #2 │ │ │ │ - addeq pc, r2, r8, lsr r1 @ │ │ │ │ - ldrsbteq sl, [r3], -ip │ │ │ │ + @ instruction: 0xf80ef166 │ │ │ │ + strdeq pc, [r2], ip │ │ │ │ + addeq pc, r2, ip, lsr #7 │ │ │ │ + addeq pc, r2, r4, lsl #7 │ │ │ │ + addeq pc, r2, ip, asr r3 @ │ │ │ │ + addeq pc, r2, r4, lsr r3 @ │ │ │ │ + addeq pc, r2, ip, lsl #6 │ │ │ │ + addeq pc, r2, r4, ror #5 │ │ │ │ + @ instruction: 0x0082f2bc │ │ │ │ + mlaseq r3, ip, r7, sl │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -213717,32 +213619,32 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6423201 │ │ │ │ vabal.s8 , d0, d4 │ │ │ │ bfieq r2, r7, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf76f0810 │ │ │ │ - stmdavs lr!, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrtmi pc, [r1], -r7, asr #24 @ │ │ │ │ + @ instruction: 0x4631fc91 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf950f777 │ │ │ │ - blx 0x1e1ecb0 │ │ │ │ + blx 0x59eb48 │ │ │ │ + blx 0xe9eb2e │ │ │ │ vadd.i8 d22, d3, d25 │ │ │ │ strmi r0, [r6], -r8, lsl #5 │ │ │ │ - blx 0xfe69ecd0 │ │ │ │ + blx 0x171eb4e │ │ │ │ @ instruction: 0xf76f4640 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ @@ -213750,110 +213652,110 @@ │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - stc2 7, cr15, [r6], {212} @ 0xd4 │ │ │ │ + mrrc2 7, 13, pc, r0, cr4 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7774621 │ │ │ │ - andcs pc, r1, fp, ror r9 @ │ │ │ │ + andcs pc, r1, sp, lsr sl @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d23, d16, d0[7] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldrb pc, [r6, r3, asr #19] @ │ │ │ │ + ldrb pc, [r6, r5, lsl #21] @ │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d23, d0, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - strb pc, [r2, pc, lsr #19] @ │ │ │ │ + @ instruction: 0xe7c2fa71 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe7aef99b │ │ │ │ + sbfx pc, sp, #20, #15 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldr pc, [sl, r7, lsl #19] │ │ │ │ + ldr pc, [sl, r9, asr #20] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe786f973 │ │ │ │ + @ instruction: 0xe786fa35 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe772f95f │ │ │ │ + ldrb pc, [r2, -r1, lsr #20]! @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldrb pc, [lr, -fp, asr #18] @ │ │ │ │ - @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x3a1564 │ │ │ │ + ldrb pc, [lr, -sp, lsl #20] @ │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + blmi 0x3a13e0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf165427a │ │ │ │ - svclt 0x0000fec7 │ │ │ │ - addeq pc, r2, lr, lsl r0 @ │ │ │ │ - addeq lr, r2, lr, asr #31 │ │ │ │ - addeq lr, r2, r6, lsr #31 │ │ │ │ - addeq lr, r2, lr, ror pc │ │ │ │ - addeq lr, r2, r6, asr pc │ │ │ │ - addeq lr, r2, lr, lsr #30 │ │ │ │ - addeq lr, r2, r6, lsl #30 │ │ │ │ - ldrdeq lr, [r2], lr @ │ │ │ │ - ldrshteq sl, [r3], -r0 │ │ │ │ + svclt 0x0000fee1 │ │ │ │ + addeq pc, r2, r2, lsr #3 │ │ │ │ + addeq pc, r2, r2, asr r1 @ │ │ │ │ + addeq pc, r2, sl, lsr #2 │ │ │ │ + addeq pc, r2, r2, lsl #2 │ │ │ │ + ldrdeq pc, [r2], sl │ │ │ │ + strheq pc, [r2], r2 @ │ │ │ │ + addeq pc, r2, sl, lsl #1 │ │ │ │ + addeq pc, r2, r2, rrx │ │ │ │ + ldrhteq sl, [r3], -r0 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ suble r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r0, r7, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -213868,38 +213770,38 @@ │ │ │ │ ldmib r4, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf6423201 │ │ │ │ vabal.s8 , d0, d4 │ │ │ │ bfieq r2, r7, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf76f0810 │ │ │ │ - stmdavs lr!, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4631fb19 │ │ │ │ + ldrtmi pc, [r1], -r3, ror #22 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf822f777 │ │ │ │ - @ instruction: 0xf946f76f │ │ │ │ + @ instruction: 0xf8e4f777 │ │ │ │ + blx 0x31ed88 │ │ │ │ vadd.i8 d22, d3, d25 │ │ │ │ strmi r0, [r6], -ip, lsr #5 │ │ │ │ - @ instruction: 0xf968f774 │ │ │ │ + blx 0xb9eda8 │ │ │ │ @ instruction: 0xf76f4640 │ │ │ │ - stmiavs r3!, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r2, r4, r6, r7, pc}^ @ │ │ │ │ - blpl 0x12dd17c │ │ │ │ - blge 0xfe6c1f30 │ │ │ │ + blpl 0x12dcff8 │ │ │ │ + blge 0xfe6c1dac │ │ │ │ ldmibvc r2, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r7!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fc4770 │ │ │ │ - stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, r1, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ @@ -213907,283 +213809,283 @@ │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - stmdavs r1!, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0xff41f12c │ │ │ │ + blx 0x69efaa │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7774621 │ │ │ │ - andcs pc, r1, r1, asr #16 │ │ │ │ + andcs pc, r1, r3, lsl #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d19, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldrb pc, [r6, r9, lsl #17] @ │ │ │ │ + ldrb pc, [r6, fp, asr #18] @ │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d18, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe7c2f875 │ │ │ │ + @ instruction: 0xe7c2f937 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d19, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - str pc, [lr, r1, ror #16]! │ │ │ │ + str pc, [lr, r3, lsr #18]! │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldr pc, [sl, sp, asr #16] │ │ │ │ + ldr pc, [sl, pc, lsl #18] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe786f839 │ │ │ │ + @ instruction: 0xe786f8fb │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldrb pc, [r2, -r5, lsr #16]! @ │ │ │ │ + ldrb pc, [r2, -r7, ror #17]! @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - smmul lr, r1, r8 │ │ │ │ - @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x3a17d8 │ │ │ │ + smmls lr, r3, r8, pc @ │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + blmi 0x3a1654 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1654242 │ │ │ │ - svclt 0x0000fd8d │ │ │ │ - addeq lr, r2, sl, lsr #27 │ │ │ │ - addeq lr, r2, sl, asr sp │ │ │ │ - addeq lr, r2, r2, lsr sp │ │ │ │ - addeq lr, r2, sl, lsl #26 │ │ │ │ - addeq lr, r2, r2, ror #25 │ │ │ │ - @ instruction: 0x0082ecba │ │ │ │ - umulleq lr, r2, r2, ip │ │ │ │ - addeq lr, r2, sl, ror #24 │ │ │ │ - eorseq sl, r3, r4, lsl #18 │ │ │ │ + svclt 0x0000fda7 │ │ │ │ + addeq lr, r2, lr, lsr #30 │ │ │ │ + ldrdeq lr, [r2], lr @ │ │ │ │ + @ instruction: 0x0082eeb6 │ │ │ │ + addeq lr, r2, lr, lsl #29 │ │ │ │ + addeq lr, r2, r6, ror #28 │ │ │ │ + addeq lr, r2, lr, lsr lr │ │ │ │ + addeq lr, r2, r6, lsl lr │ │ │ │ + addeq lr, r2, lr, ror #27 │ │ │ │ + eorseq sl, r3, r4, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ vaddl.u8 q10, d4, d8 │ │ │ │ @ instruction: 0xf1bc1c03 │ │ │ │ vmax.f32 d16, d0, d2 │ │ │ │ ldcls 0, cr8, [r0], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r0], {167} @ 0xa7 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ movwls r8, #12487 @ 0x30c7 │ │ │ │ - @ instruction: 0x03a8f64a │ │ │ │ + msrvc SPSR_f, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r1, r0 │ │ │ │ - blcs 0x147ff8 │ │ │ │ + blcs 0x147e74 │ │ │ │ rschi pc, r7, r0 │ │ │ │ - @ instruction: 0xf80ef76f │ │ │ │ + @ instruction: 0xf8d0f76f │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldrmi r4, [sl], r0, lsl #13 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - stccs 8, cr15, [r5], {43} @ 0x2b │ │ │ │ + stccs 8, cr15, [r5], {237} @ 0xed │ │ │ │ rschi pc, pc, r0, lsl #4 │ │ │ │ - tstpeq ip, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + bicsvs pc, ip, #72351744 @ 0x4500000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76f5d18 │ │ │ │ - strmi pc, [r4], -sp, asr #24 │ │ │ │ - @ instruction: 0xff8ef76e │ │ │ │ + strmi pc, [r4], -pc, lsl #26 │ │ │ │ + @ instruction: 0xf850f76f │ │ │ │ andls r4, r5, r8, ror fp │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1681 @ 0xfffff96f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64618a3 │ │ │ │ @ instruction: 0xf2c014bc │ │ │ │ - bl 0x16265c │ │ │ │ + bl 0x1624d8 │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ strtmi r4, [r1], -r2, lsl #8 │ │ │ │ stmdavs r0!, {r2, sl, ip, pc} │ │ │ │ - @ instruction: 0xff60f76f │ │ │ │ - blcs 0x1c8060 │ │ │ │ + @ instruction: 0xf822f770 │ │ │ │ + blcs 0x1c7edc │ │ │ │ addhi pc, r5, r0 │ │ │ │ - @ instruction: 0xff72f76e │ │ │ │ - @ instruction: 0xf76e4605 │ │ │ │ - @ instruction: 0xf8daff6f │ │ │ │ + @ instruction: 0xf834f76f │ │ │ │ + @ instruction: 0xf76f4605 │ │ │ │ + @ instruction: 0xf8daf831 │ │ │ │ strmi r4, [r6], -r0 │ │ │ │ andcs r4, r0, r9, asr r6 │ │ │ │ - @ instruction: 0xf99cf7d4 │ │ │ │ + @ instruction: 0xf9e6f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764628 │ │ │ │ - blmi 0x1a20edc │ │ │ │ + blmi 0x1a21060 │ │ │ │ ldrbtmi r9, [fp], #-2064 @ 0xfffff7f0 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ tstls r0, r1, asr #8 │ │ │ │ @ instruction: 0xf645bf0b │ │ │ │ @ instruction: 0xf6456164 │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ vsra.s64 d16, d4, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff32f76f │ │ │ │ + @ instruction: 0xfff4f76f │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ andcs r9, r0, r3, lsl #18 │ │ │ │ - @ instruction: 0xf978f7d4 │ │ │ │ + @ instruction: 0xf9c2f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764630 │ │ │ │ - blmi 0x15e1044 │ │ │ │ + blmi 0x15e11c8 │ │ │ │ @ instruction: 0x11bcf646 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2564 @ 0xfffff5fc │ │ │ │ ldmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ - bl 0x3080bc │ │ │ │ + bl 0x307f38 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ ldrmi ip, [r3], #-0 │ │ │ │ @ instruction: 0xf76f461a │ │ │ │ - andcs pc, r1, r3, lsl pc @ │ │ │ │ + ldrdcs pc, [r1], -r5 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0xf01ed009 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ - b 0x118d230 │ │ │ │ + b 0x118d0ac │ │ │ │ @ instruction: 0xf01e0e03 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strbtmi sl, [r0], -lr, asr #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - @ instruction: 0xe74cfcd1 │ │ │ │ + @ instruction: 0xe74cfcd3 │ │ │ │ ldrdmi pc, [r0], lr @ │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded043 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ strbtmi sl, [r0], -lr, lsr #30 │ │ │ │ @ instruction: 0xf76ee7de │ │ │ │ - strmi pc, [r6], -r1, lsr #30 │ │ │ │ - @ instruction: 0xff1ef76e │ │ │ │ + strmi pc, [r6], -r3, ror #31 │ │ │ │ + @ instruction: 0xffe0f76e │ │ │ │ ldrdpl pc, [r0], -sl │ │ │ │ ldrbmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - @ instruction: 0x4629f917 │ │ │ │ + strtmi pc, [r9], -r1, ror #18 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8c2f777 │ │ │ │ + @ instruction: 0xf984f777 │ │ │ │ @ instruction: 0xf6454b23 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf859681b │ │ │ │ - bl 0x169570 │ │ │ │ + bl 0x1693ec │ │ │ │ andls r0, r0, r8 │ │ │ │ ldrtmi r1, [sl], #-2227 @ 0xfffff74d │ │ │ │ @ instruction: 0xf76f6808 │ │ │ │ - @ instruction: 0xf8dafeb5 │ │ │ │ + @ instruction: 0xf8daff77 │ │ │ │ stmdbls r3, {lr} │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - @ instruction: 0x4621f8fb │ │ │ │ + strtmi pc, [r1], -r5, asr #18 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf946f777 │ │ │ │ + blx 0x31f1e0 │ │ │ │ @ instruction: 0xf76ee781 │ │ │ │ - @ instruction: 0xf642ff27 │ │ │ │ + @ instruction: 0xf642ffe9 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ vcge.s8 d18, d19, d7 │ │ │ │ strmi r0, [r0], ip, lsr #5 │ │ │ │ ldmdavs r9, {r1, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xff44f773 │ │ │ │ + @ instruction: 0xf806f774 │ │ │ │ @ instruction: 0xf89ee717 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ @ instruction: 0xf63f0f02 │ │ │ │ strbtmi sl, [r0], -r8, ror #29 │ │ │ │ @ instruction: 0xf64ae798 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ - @ instruction: 0xf642012d │ │ │ │ - vshr.s64 d16, d8, #64 │ │ │ │ - blmi 0x261684 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + vrhadd.s8 d16, d2, d29 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x261500 │ │ │ │ adcne pc, r1, #64, 4 │ │ │ │ - stc2l 1, cr15, [ip, #-624] @ 0xfffffd90 │ │ │ │ - addeq lr, r2, sl, ror #22 │ │ │ │ - addeq lr, r2, sl, lsl fp │ │ │ │ - addeq lr, r2, sl, asr #21 │ │ │ │ - addeq lr, r2, sl, lsl #20 │ │ │ │ - eorseq sl, r3, ip, lsl r9 │ │ │ │ + stc2l 1, cr15, [r6, #-624]! @ 0xfffffd90 │ │ │ │ + addeq lr, r2, lr, ror #25 │ │ │ │ + umulleq lr, r2, lr, ip │ │ │ │ + addeq lr, r2, lr, asr #24 │ │ │ │ + addeq lr, r2, lr, lsl #23 │ │ │ │ + ldrsbteq sl, [r3], -ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, asr #17 │ │ │ │ stmdbvs fp, {r0, r2, r3, r8, r9, ip, sp, pc} │ │ │ │ - blcs 0x8f26b0 │ │ │ │ + blcs 0x8f252c │ │ │ │ stmvs fp, {r0, r2, r3, r4, sl, fp, ip, lr, pc} │ │ │ │ tstle r1, pc, lsl #22 │ │ │ │ stmiblt r3, {r0, r1, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ movwcs r1, #4304 @ 0x10d0 │ │ │ │ @ instruction: 0xf8804606 │ │ │ │ vaddl.u8 , d17, d0 │ │ │ │ @@ -214196,96 +214098,96 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r0], #-1008 @ 0xfffffc10 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c34630 │ │ │ │ - stmdbvs r3!, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xf306c │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xf2ee8 │ │ │ │ @ instruction: 0xf896d15c │ │ │ │ ldrhlt r3, [r3, -lr] │ │ │ │ - blcs 0x43b904 │ │ │ │ + blcs 0x43b780 │ │ │ │ @ instruction: 0xf76ed05d │ │ │ │ - stccs 14, cr15, [r0, #-284] @ 0xfffffee4 │ │ │ │ + stccs 15, cr15, [r0, #-36] @ 0xffffffdc │ │ │ │ stclle 6, cr4, [r4, #-516] @ 0xfffffdfc │ │ │ │ - bne 0x21ef90 │ │ │ │ - bcs 0xfe6de18c │ │ │ │ + bne 0x21ee0c │ │ │ │ + bcs 0xfe6de008 │ │ │ │ eor r2, r1, r0, lsl #14 │ │ │ │ ldrdcc pc, [ip], r6 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale sp!, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ strbmi r2, [r9], -r2, ror #5 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf7c74642 │ │ │ │ - stmdbvs r1!, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrtmi r2, [r9], #-0 │ │ │ │ @ instruction: 0xf7d49303 │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r2, #472] @ 0x1d8 │ │ │ │ + mrc2 7, 4, pc, cr4, cr6, {3} │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ strcc r4, [r1, -r0, asr #12] │ │ │ │ - mcr2 7, 5, pc, cr14, cr3, {3} @ │ │ │ │ + @ instruction: 0xff70f773 │ │ │ │ @ instruction: 0xd01c42bd │ │ │ │ stmdacs r0, {r5, r6, fp, sp, lr} │ │ │ │ stmdbvs r1!, {r1, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xf846f7d4 │ │ │ │ + @ instruction: 0xf890f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7764648 │ │ │ │ - @ instruction: 0xf8d6fd4f │ │ │ │ + @ instruction: 0xf8d6fe11 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x622378 │ │ │ │ + blcs 0x6221f4 │ │ │ │ rsccs sp, r2, #60, 16 @ 0x3c0000 │ │ │ │ andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x46424630 │ │ │ │ - blx 0x1f9f62a │ │ │ │ + blx 0xff11f4a6 │ │ │ │ stmdavs r3!, {r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - cdp2 7, 12, cr15, cr6, cr3, {6} │ │ │ │ + @ instruction: 0xff0cf7c3 │ │ │ │ @ instruction: 0xf7c64630 │ │ │ │ - usad8 r1, r5, sp │ │ │ │ + @ instruction: 0xe781fd5b │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - mrc2 7, 3, pc, cr12, cr3, {3} │ │ │ │ + @ instruction: 0xff3ef773 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ addsle r2, lr, r0, lsl #22 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [sl, #444]! @ 0x1bc │ │ │ │ + cdp2 7, 7, cr15, cr12, cr15, {3} │ │ │ │ adceq lr, sl, r7, lsl #15 │ │ │ │ subsmi r4, r2, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7734640 │ │ │ │ - @ instruction: 0xe7cefe5b │ │ │ │ - biccc pc, r0, sl, asr #12 │ │ │ │ + bfi pc, sp, (invalid: 30:14) @ │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r8, ip, asr #4 │ │ │ │ + rsccs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf19c32cd │ │ │ │ - svclt 0x0000fc6d │ │ │ │ - addeq lr, r2, sl, lsl r8 │ │ │ │ - eorseq sl, r3, ip, lsr #18 │ │ │ │ + svclt 0x0000fc87 │ │ │ │ + umulleq lr, r2, lr, r9 │ │ │ │ + eorseq sl, r3, ip, ror #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -214297,102 +214199,102 @@ │ │ │ │ @ instruction: 0x4326432e │ │ │ │ @ instruction: 0xf10006f6 │ │ │ │ @ instruction: 0xf8d080ae │ │ │ │ @ instruction: 0xf01360b4 │ │ │ │ tstle r7, r0, ror r3 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d080c1 │ │ │ │ - blcs 0xedacc │ │ │ │ + blcs 0xed948 │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ strmi r9, [r7], -r4, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r1, r0, r8 │ │ │ │ - blx 0xffc9f7fc │ │ │ │ + blx 0xffc9f678 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-48] @ 0xffffffd0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ adchi pc, fp, r0 │ │ │ │ ldrsbtcc pc, [r8], r7 @ │ │ │ │ - b 0x14c806c │ │ │ │ + b 0x14c7ee8 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6429303 │ │ │ │ vabdl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf76e2797 │ │ │ │ - pkhbtmi pc, r1, r5, lsl #27 @ │ │ │ │ - ldc2 7, cr15, [r2, #440] @ 0x1b8 │ │ │ │ + pkhtbmi pc, r1, r7, asr #28 @ │ │ │ │ + cdp2 7, 5, cr15, cr4, cr14, {3} │ │ │ │ @ instruction: 0xf76e9001 │ │ │ │ - strmi pc, [r0], pc, lsl #27 │ │ │ │ - stc2l 7, cr15, [r0, #440] @ 0x1b8 │ │ │ │ + pkhtbmi pc, r0, r1, asr #28 @ │ │ │ │ + cdp2 7, 8, cr15, cr2, cr14, {3} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - stc2l 7, cr15, [r2, #460]! @ 0x1cc │ │ │ │ + mcr2 7, 5, pc, cr4, cr3, {3} @ │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - @ instruction: 0xff80f7d3 │ │ │ │ + @ instruction: 0xffcaf7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7764648 │ │ │ │ - @ instruction: 0xf8d7ff2b │ │ │ │ + @ instruction: 0xf8d7ffed │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - usub16mi pc, r9, r5 @ │ │ │ │ + @ instruction: 0x4659ffbf │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xff20f776 │ │ │ │ - blls 0x187098 │ │ │ │ + @ instruction: 0xffe2f776 │ │ │ │ + blls 0x186f14 │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r4, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - @ instruction: 0xff60f7d3 │ │ │ │ + @ instruction: 0xffaaf7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ - @ instruction: 0xf7764640 │ │ │ │ - blls 0x12176c │ │ │ │ + @ instruction: 0xf7774640 │ │ │ │ + blls 0x11f8f0 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x362cdc │ │ │ │ + bl 0x362b58 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - @ instruction: 0xff48f7d3 │ │ │ │ + @ instruction: 0xff92f7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7764648 │ │ │ │ - blls 0x1e14bc │ │ │ │ + blls 0x1e1640 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d34611 │ │ │ │ - uasxmi pc, r9, r5 @ │ │ │ │ + usub16mi pc, r9, pc @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - mcr2 7, 7, pc, cr0, cr6, {3} @ │ │ │ │ - blcs 0x108520 │ │ │ │ + @ instruction: 0xffa2f776 │ │ │ │ + blcs 0x10839c │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - ldrbmi pc, [r9], -r7, lsr #30 @ │ │ │ │ + usub16mi pc, r9, r1 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrc2 7, 6, pc, cr2, cr6, {3} │ │ │ │ + @ instruction: 0xff94f776 │ │ │ │ @ instruction: 0x4610e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfee9f938 │ │ │ │ + blx 0xfef1f7b4 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ andcs sl, r1, r0, ror #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -214421,15 +214323,15 @@ │ │ │ │ ldrsbt pc, [r8], r0 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ pkhbtmi sp, sl, sp, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x4691461d │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ @ instruction: 0x4671b339 │ │ │ │ - blx 0x21f9d0 │ │ │ │ + blx 0x21f84c │ │ │ │ andcs fp, r1, r8, lsr fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r7, lr, r8 │ │ │ │ @@ -214441,145 +214343,145 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - stmdacs r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0d7 │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0xf76e2497 │ │ │ │ - strmi pc, [r7], -r9, ror #24 │ │ │ │ - stc2l 7, cr15, [r6], #-440 @ 0xfffffe48 │ │ │ │ + strmi pc, [r7], -fp, lsr #26 │ │ │ │ + stc2 7, cr15, [r8, #-440]! @ 0xfffffe48 │ │ │ │ @ instruction: 0xf76e4606 │ │ │ │ - andls pc, r0, r3, ror #24 │ │ │ │ - stc2l 7, cr15, [r8], {110} @ 0x6e │ │ │ │ + andls pc, r0, r5, lsr #26 │ │ │ │ + stc2 7, cr15, [sl, #440] @ 0x1b8 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r1, ip, lsr #5 │ │ │ │ - stc2l 7, cr15, [sl], #460 @ 0x1cc │ │ │ │ + stc2 7, cr15, [ip, #460]! @ 0x1cc │ │ │ │ stmdavs r5!, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strmi pc, [r2], -r9, lsl #29 │ │ │ │ + @ instruction: 0x4602fed3 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x139f846 │ │ │ │ + stc2 7, cr15, [ip], {118} @ 0x76 │ │ │ │ stmdavs r4!, {r0, r1, r5, r7, r9, sl, lr} │ │ │ │ stmdbls ip, {sp} │ │ │ │ - mrc2 7, 3, pc, cr14, cr3, {6} │ │ │ │ + mcr2 7, 6, pc, cr8, cr3, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764630 │ │ │ │ - @ instruction: 0xf1b8fb3f │ │ │ │ + @ instruction: 0xf1b8fc01 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #26 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - mcr2 7, 3, pc, cr10, cr3, {6} @ │ │ │ │ + mrc2 7, 5, pc, cr4, cr3, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764628 │ │ │ │ - @ instruction: 0xe798fbdf │ │ │ │ + ldr pc, [r8, r1, lsr #25] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - mrc2 7, 2, pc, cr14, cr3, {6} │ │ │ │ + mcr2 7, 5, pc, cr8, cr3, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7769800 │ │ │ │ - @ instruction: 0xe7e1fb1f │ │ │ │ + strb pc, [r1, r1, ror #23]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ @ instruction: 0xf0144008 │ │ │ │ @ instruction: 0xf0000ce0 │ │ │ │ ldcls 0, cr8, [r1], {183} @ 0xb7 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r1], {174} @ 0xae │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ ldrmi r8, [sl], sp, asr #1 │ │ │ │ - @ instruction: 0x03a8f64a │ │ │ │ + msrvc SPSR_f, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - blcs 0x14876c │ │ │ │ + blcs 0x1485e8 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ - mrrc2 7, 6, pc, r6, cr14 @ │ │ │ │ + ldc2 7, cr15, [r8, #-440] @ 0xfffffe48 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - andcs pc, r0, r3, ror ip @ │ │ │ │ - @ instruction: 0xf89cf76f │ │ │ │ + andcs pc, r0, r5, lsr sp @ │ │ │ │ + @ instruction: 0xf95ef76f │ │ │ │ andls r2, r4, r5, lsl #24 │ │ │ │ tstphi r3, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - tstpeq ip, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + bicsvs pc, ip, #72351744 @ 0x4500000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76f5d18 │ │ │ │ - @ instruction: 0x4604f891 │ │ │ │ - blx 0xff59f922 │ │ │ │ + @ instruction: 0x4604f953 │ │ │ │ + ldc2 7, cr15, [r4], {110} @ 0x6e │ │ │ │ andls r4, r3, sl, lsl #23 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1680 @ 0xfffff970 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64618a3 │ │ │ │ @ instruction: 0xf2c014bc │ │ │ │ ldmibne r1, {r2, r4, r7, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r4, [r2], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf76f6820 │ │ │ │ - blls 0x560a28 │ │ │ │ + blls 0x560bac │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ @ instruction: 0xf76e8095 │ │ │ │ - @ instruction: 0x4605fbb7 │ │ │ │ - blx 0xfee1f95e │ │ │ │ + @ instruction: 0x4605fc79 │ │ │ │ + ldc2l 7, cr15, [r6], #-440 @ 0xfffffe48 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r1], -r1, ror #27 │ │ │ │ + strtmi pc, [r1], -fp, lsr #28 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xffb9f994 │ │ │ │ - bls 0x1f4998 │ │ │ │ + blx 0xfec1f812 │ │ │ │ + bls 0x1f4814 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stccs 12, cr9, [r1], {17} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r1, r2, lsl #22 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ suble r0, ip, r0, lsl #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adcshi pc, r1, r0 │ │ │ │ mvnvs pc, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf76f6808 │ │ │ │ - @ instruction: 0xf8d9fb9f │ │ │ │ + @ instruction: 0xf8d9fc61 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d39910 │ │ │ │ - @ instruction: 0x4621fdb9 │ │ │ │ + strtmi pc, [r1], -r3, lsl #28 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xc9f9e6 │ │ │ │ + blx 0xffd1f862 │ │ │ │ @ instruction: 0xf6464b63 │ │ │ │ vsra.s64 d17, d28, #64 │ │ │ │ - bls 0x162268 │ │ │ │ + bls 0x1620e4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8586810 │ │ │ │ - blls 0x1a9c30 │ │ │ │ + blls 0x1a9aac │ │ │ │ @ instruction: 0x0c02eb07 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - blx 0x161f9f2 │ │ │ │ + ldc2 7, cr15, [r6], {111} @ 0x6f │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8de8ff0 │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @@ -214588,96 +214490,96 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf01e8ff0 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ ldrbeq sl, [ip], r4, asr #30 │ │ │ │ @ instruction: 0xe740d4f0 │ │ │ │ - @ instruction: 0xf91ef7fc │ │ │ │ + @ instruction: 0xf920f7fc │ │ │ │ @ instruction: 0xf1bbe751 │ │ │ │ rsbsle r0, r4, r0, lsl #30 │ │ │ │ mvnseq pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf76f6808 │ │ │ │ - sbfx pc, r3, #22, #19 │ │ │ │ + @ instruction: 0xe7b2fc15 │ │ │ │ ldrdmi pc, [r0], lr @ │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded04f │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ ldrb sl, [r5, r8, lsr #30] │ │ │ │ - blx 0xfe71fa66 │ │ │ │ + mrrc2 7, 6, pc, sl, cr14 @ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - @ instruction: 0xe740fbb5 │ │ │ │ - blx 0x169fa82 │ │ │ │ + smlsldx pc, r0, r7, ip @ │ │ │ │ + ldc2 7, cr15, [r8], {110} @ 0x6e │ │ │ │ @ instruction: 0xf76e4605 │ │ │ │ - @ instruction: 0x4606fb53 │ │ │ │ - blx 0x81fa8e │ │ │ │ + @ instruction: 0x4606fc15 │ │ │ │ + blx 0xff89f90a │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ andls r4, r5, r1, asr r6 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - strtmi pc, [r1], -r9, asr #26 │ │ │ │ + @ instruction: 0x4621fd93 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r4], #472 @ 0x1d8 │ │ │ │ - bls 0x1f49a0 │ │ │ │ + ldc2 7, cr15, [r6, #472]! @ 0x1d8 │ │ │ │ + bls 0x1f481c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ stmdane fp!, {r4, r6, fp, ip}^ │ │ │ │ ldrtmi r1, [r9], #-2442 @ 0xfffff676 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf647d027 │ │ │ │ vmla.f d19, d16, d0[2] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0x49fad6 │ │ │ │ + blx 0xff51f952 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #26 │ │ │ │ @ instruction: 0xf77a4628 │ │ │ │ - @ instruction: 0xf8d9fcd7 │ │ │ │ + @ instruction: 0xf8d9fd99 │ │ │ │ ldmdbls r0, {lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r1], -r3, lsr #26 │ │ │ │ + strtmi pc, [r1], -sp, ror #26 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfe71fb10 │ │ │ │ + blx 0x179f98e │ │ │ │ @ instruction: 0xf89ee768 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ stmible r5, {r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf647e6d5 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xffc9fb14 │ │ │ │ + blx 0xfed1f992 │ │ │ │ @ instruction: 0xf647e74d │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xffa9fb24 │ │ │ │ + blx 0xfeb1f9a2 │ │ │ │ vaba.s8 q15, q12, q3 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xff89fb34 │ │ │ │ + blx 0xfe91f9b2 │ │ │ │ @ instruction: 0xf64ae73d │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ - @ instruction: 0xf642012d │ │ │ │ - vshr.s64 d16, d8, #64 │ │ │ │ - blmi 0x261e44 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + vrhadd.s8 d16, d2, d29 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x261cc0 │ │ │ │ adcne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf96cf19c │ │ │ │ - strdeq lr, [r2], r2 │ │ │ │ - addeq lr, r2, r4, lsr #7 │ │ │ │ - addeq lr, r2, ip, asr #6 │ │ │ │ - addeq lr, r2, r4, ror r2 │ │ │ │ - eorseq sl, r3, ip, lsl r9 │ │ │ │ + @ instruction: 0xf986f19c │ │ │ │ + addeq lr, r2, r6, ror r5 │ │ │ │ + addeq lr, r2, r8, lsr #10 │ │ │ │ + ldrdeq lr, [r2], r0 │ │ │ │ + strdeq lr, [r2], r8 │ │ │ │ + ldrsbteq sl, [r3], -ip │ │ │ │ ldmvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ push {r0, r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec38fbc │ │ │ │ + bl 0xfec38e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r5, r7, r8, r9, sl, fp} │ │ │ │ stccs 0, cr11, [r3], {137} @ 0x89 │ │ │ │ stccs 0, cr13, [r1], {72} @ 0x48 │ │ │ │ addshi pc, fp, r0 │ │ │ │ ldrmi r6, [fp], fp, asr #16 │ │ │ │ movwls r6, #14475 @ 0x388b │ │ │ │ @@ -214689,201 +214591,201 @@ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r9, ror r0 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ @ instruction: 0xf6428090 │ │ │ │ vabal.s8 , d0, d4 │ │ │ │ @ instruction: 0xf76e2597 │ │ │ │ - andls pc, r5, sp, lsr pc @ │ │ │ │ - blx 0x209fbc8 │ │ │ │ + strdls pc, [r5], -pc @ │ │ │ │ + blx 0x111fa46 │ │ │ │ @ instruction: 0xf76e4680 │ │ │ │ - @ instruction: 0x4607fa7b │ │ │ │ - blx 0x1f1fbd4 │ │ │ │ + @ instruction: 0x4607fb3d │ │ │ │ + blx 0xf9fa52 │ │ │ │ stmdbls r3, {r1, r2, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - ldrtmi pc, [r1], -r5, lsr #25 @ │ │ │ │ + ldrtmi pc, [r1], -pc, ror #25 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9aef776 │ │ │ │ + blx 0x1d1fa88 │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4629fc9b │ │ │ │ + strtmi pc, [r9], -r5, ror #25 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9a4f776 │ │ │ │ + blx 0x1a9fa9c │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale lr!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ tsteq lr, r1, lsl #2 │ │ │ │ sbcseq r0, r9, r6, lsr #32 │ │ │ │ @ instruction: 0xf4126812 │ │ │ │ andle r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf012684d │ │ │ │ stmiavs pc, {r1, r2, r3, r8, r9}^ @ │ │ │ │ strtmi r6, [fp], lr, lsl #17 │ │ │ │ @ instruction: 0x960346ba │ │ │ │ - b 0x1256540 │ │ │ │ + b 0x12563bc │ │ │ │ teqmi sl, #1610612736 @ 0x60000000 │ │ │ │ strle r0, [sp, #1746]! @ 0x6d2 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xe1fc5c │ │ │ │ + blx 0xffe9fad8 │ │ │ │ orrspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs sl, {r0, r2, r9, sl, lr} │ │ │ │ movpl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - blls 0x260ff4 │ │ │ │ + blls 0x261178 │ │ │ │ strbmi r4, [r9], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf7758700 │ │ │ │ - @ instruction: 0x2c01f967 │ │ │ │ + @ instruction: 0x2c01fa29 │ │ │ │ sbcshi pc, fp, r0 │ │ │ │ ldrbmi r9, [r1], -r3, lsl #22 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - mcrr2 7, 13, pc, sl, cr3 @ │ │ │ │ + ldc2 7, cr15, [r4], {211} @ 0xd3 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7764621 │ │ │ │ - @ instruction: 0x2001f9bf │ │ │ │ + andcs pc, r1, r1, lsl #21 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffd8f7fb │ │ │ │ + @ instruction: 0xffdaf7fb │ │ │ │ @ instruction: 0xf8d2e775 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ rsbsle r6, r2, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ @ instruction: 0xf47f0370 │ │ │ │ ssaxmi sl, r8, fp │ │ │ │ @ instruction: 0x2100e7b1 │ │ │ │ - cdp2 7, 12, cr15, cr10, cr14, {3} │ │ │ │ + @ instruction: 0xff8cf76e │ │ │ │ @ instruction: 0xf76e9005 │ │ │ │ - strmi pc, [r1], r5, lsr #20 │ │ │ │ - blx 0x99fce8 │ │ │ │ + strmi pc, [r1], r7, ror #21 │ │ │ │ + blx 0xffa1fb64 │ │ │ │ @ instruction: 0xf76e4680 │ │ │ │ - @ instruction: 0x4604fa1f │ │ │ │ - blx 0x81fcf4 │ │ │ │ + strmi pc, [r4], -r1, ror #21 │ │ │ │ + blx 0xff89fb70 │ │ │ │ @ instruction: 0xf76e4607 │ │ │ │ - @ instruction: 0x4606fa19 │ │ │ │ + @ instruction: 0x4606fadb │ │ │ │ @ instruction: 0xf76e9007 │ │ │ │ - @ instruction: 0xf649fa15 │ │ │ │ + @ instruction: 0xf649fad7 │ │ │ │ vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldrtmi r9, [r8], -r6 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - @ instruction: 0xf649fbed │ │ │ │ + @ instruction: 0xf649fcaf │ │ │ │ vrsra.s64 d21, d4, #64 │ │ │ │ @ instruction: 0x46302397 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - @ instruction: 0xf649fc1d │ │ │ │ + @ instruction: 0xf649fcdf │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0x46282397 │ │ │ │ strne pc, [r4, #-1602] @ 0xfffff9be │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - stmdavs lr!, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, r3, lsl #18 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - @ instruction: 0x4631fbf1 │ │ │ │ + @ instruction: 0x4631fc3b │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfe81fd76 │ │ │ │ + mrrc2 7, 7, pc, lr, cr6 @ │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - strtmi pc, [r9], -r7, ror #23 │ │ │ │ + @ instruction: 0x4629fc31 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe59fd8a │ │ │ │ + mrrc2 7, 7, pc, r4, cr6 @ │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale r2, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x6e028a93 │ │ │ │ - @ instruction: 0xf9d8f76e │ │ │ │ + blx 0xfe79fbf8 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7761206 │ │ │ │ - blls 0x2613dc │ │ │ │ + blls 0x261560 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf7799800 │ │ │ │ - blls 0x1e15f4 │ │ │ │ + blls 0x1e1778 │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - strmi pc, [r2], -r5, asr #23 │ │ │ │ + strmi pc, [r2], -pc, lsl #24 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - ldc2 7, cr15, [r0], {118} @ 0x76 │ │ │ │ + ldc2l 7, cr15, [r2], {118} @ 0x76 │ │ │ │ ldmibvc r2, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ldrmi sl, [r8], -r7, ror #29 │ │ │ │ @ instruction: 0xf649e73d │ │ │ │ vrsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0xf8cd2397 │ │ │ │ ldrtmi r8, [sp], -r0 │ │ │ │ strbmi r9, [r9], -r1, lsl #14 │ │ │ │ andcs r9, r9, r5, lsl #30 │ │ │ │ @ instruction: 0x463b681a │ │ │ │ - @ instruction: 0xf8bcf775 │ │ │ │ - @ instruction: 0xf972f76e │ │ │ │ + @ instruction: 0xf97ef775 │ │ │ │ + blx 0xe1fc5c │ │ │ │ orrspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs sl, {r7, r9, sl, lr} │ │ │ │ movpl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - ldrtmi pc, [fp], -fp, lsl #23 @ │ │ │ │ + ldrtmi pc, [fp], -sp, asr #24 @ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r2, [r1, #-3] │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8a4f775 │ │ │ │ + @ instruction: 0xf966f775 │ │ │ │ @ instruction: 0xf649e73b │ │ │ │ vrshr.s64 d21, d8, #64 │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, r9, sp}^ │ │ │ │ strbmi r8, [r9], -r0, lsl #14 │ │ │ │ andcs r9, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf7756812 │ │ │ │ - @ instruction: 0xe72ef897 │ │ │ │ + @ instruction: 0xe72ef959 │ │ │ │ adcpl pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ strhi lr, [r0, -sp, asr #19] │ │ │ │ - blls 0x2339a4 │ │ │ │ + blls 0x233820 │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - @ instruction: 0xf88af775 │ │ │ │ + @ instruction: 0xf94cf775 │ │ │ │ strbmi lr, [r9], -r1, lsr #14 │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ - @ instruction: 0xf77472ff │ │ │ │ - @ instruction: 0xe71dff51 │ │ │ │ + @ instruction: 0xf77572ff │ │ │ │ + sdiv sp, r3, r8 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #28 │ │ │ │ andcs r4, r9, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf7798004 │ │ │ │ - @ instruction: 0xf76efd1d │ │ │ │ - strmi pc, [r7], -r1, ror #18 │ │ │ │ + @ instruction: 0xf76efddf │ │ │ │ + strmi pc, [r7], -r3, lsr #20 │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ - stc2 7, cr15, [ip], {118} @ 0x76 │ │ │ │ + stc2l 7, cr15, [lr, #-472] @ 0xfffffe28 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7799400 │ │ │ │ - str pc, [r6, sp, lsl #26] │ │ │ │ + str pc, [r6, pc, asr #27] │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [r4, #-484] @ 0xfffffe1c │ │ │ │ - blls 0x25bed8 │ │ │ │ + stc2l 7, cr15, [r6, #484] @ 0x1e4 │ │ │ │ + blls 0x25bd54 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r3, sp}^ │ │ │ │ @ instruction: 0xf7799800 │ │ │ │ - @ instruction: 0xe774fcfb │ │ │ │ + @ instruction: 0xe774fdbd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldmdavs ip, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x7c14ea5f │ │ │ │ @@ -214904,75 +214806,75 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d05f │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0xf76e2497 │ │ │ │ - pkhtbmi pc, r0, r3, asr #17 @ │ │ │ │ - @ instruction: 0xf8d0f76e │ │ │ │ + pkhbtmi pc, r0, r5, lsl #19 @ │ │ │ │ + @ instruction: 0xf992f76e │ │ │ │ @ instruction: 0xf76e4607 │ │ │ │ - stmdavs r6!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631faf9 │ │ │ │ + ldrtmi pc, [r1], -r3, asr #22 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf802f776 │ │ │ │ + @ instruction: 0xf8c4f776 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - blx 0xffca00e4 │ │ │ │ + blx 0xf1ff62 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf7754638 │ │ │ │ - @ instruction: 0xf1bbfff7 │ │ │ │ + @ instruction: 0xf7764638 │ │ │ │ + @ instruction: 0xf1bbf8b9 │ │ │ │ cmple sp, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - @ instruction: 0x4602fadf │ │ │ │ + strmi pc, [r2], -r9, lsr #22 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - @ instruction: 0xffe8f775 │ │ │ │ - blcs 0x108dd4 │ │ │ │ + @ instruction: 0xf8aaf776 │ │ │ │ + blcs 0x108c50 │ │ │ │ @ instruction: 0xf76ed137 │ │ │ │ - @ instruction: 0x9c05f909 │ │ │ │ + @ instruction: 0x9c05f9cb │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - @ instruction: 0xf92af773 │ │ │ │ + @ instruction: 0xf9ecf773 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61a4f246 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x306df8 │ │ │ │ + bl 0x306c74 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8c6f76f │ │ │ │ + @ instruction: 0xf988f76f │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - blx 0xfeda015c │ │ │ │ + blx 0x1ffd8 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764650 │ │ │ │ - andcs pc, r1, r7, lsr #16 │ │ │ │ + andcs pc, r1, r9, ror #17 │ │ │ │ andcs lr, r0, r7, lsl #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 7, 2, pc, cr0, cr11, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr2, cr11, {7} @ │ │ │ │ @ instruction: 0xf04fe78f │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7734650 │ │ │ │ - @ instruction: 0xe7c0fab1 │ │ │ │ + @ instruction: 0xe7c0fb73 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfeba001c │ │ │ │ + blx 0x1c1fe9a │ │ │ │ svclt 0x0000e7aa │ │ │ │ - addeq sp, r2, r4, lsl #27 │ │ │ │ + addeq sp, r2, r8, lsl #30 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andle r6, sl, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ tstle fp, r0, ror r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -214981,251 +214883,251 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3!, {r1, r9, fp, sp}^ │ │ │ │ ldrsbtcc pc, [r4], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrsbtcs pc, [r8], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3949c │ │ │ │ + bl 0xfec39318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ @ instruction: 0xf8d0680b │ │ │ │ @ instruction: 0x461d10d0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ movlt pc, #9408 @ 0x24c0 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf820f76e │ │ │ │ + @ instruction: 0xf8e2f76e │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - blx 0x14a0224 │ │ │ │ + blx 0xfe7200a0 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7754629 │ │ │ │ - @ instruction: 0xf76eff0f │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76effd1 │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7739003 │ │ │ │ - blmi 0x620568 │ │ │ │ + blmi 0x6206ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf649681b │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf76e461a │ │ │ │ - stmdavs r4!, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76f461a │ │ │ │ + stmdavs r4!, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r9, lsr r6 │ │ │ │ - blx 0xba026c │ │ │ │ + blx 0x1e200e8 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf7754630 │ │ │ │ - mulcs r1, pc, pc @ │ │ │ │ + @ instruction: 0xf7764630 │ │ │ │ + andcs pc, r1, r1, ror #16 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7fbbdf0 │ │ │ │ - @ instruction: 0xe7bcfdb9 │ │ │ │ - addeq sp, r2, sl, ror #24 │ │ │ │ + @ instruction: 0xe7bcfdbb │ │ │ │ + addeq sp, r2, lr, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ - b 0x18b2374 │ │ │ │ + b 0x18b21f0 │ │ │ │ @ instruction: 0xf0007c14 │ │ │ │ @ instruction: 0xf8de808e │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf8d08088 │ │ │ │ @ instruction: 0xf1bcc0b4 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d0808b │ │ │ │ stccs 0, cr4, [r0], {184} @ 0xb8 │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ stceq 0, cr15, [lr], {30} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11f739c │ │ │ │ + b 0x11f7218 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ strmi sp, [r9], pc, ror #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ movwls r4, #18067 @ 0x4693 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsbsle r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d05f │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ - @ instruction: 0xf76d2497 │ │ │ │ - pkhtbmi pc, r0, r3, asr #31 @ │ │ │ │ - @ instruction: 0xffd0f76d │ │ │ │ - @ instruction: 0xf76d4607 │ │ │ │ - stmdavs r6!, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76e2497 │ │ │ │ + pkhbtmi pc, r0, r5, lsl #17 @ │ │ │ │ + @ instruction: 0xf892f76e │ │ │ │ + @ instruction: 0xf76e4607 │ │ │ │ + stmdavs r6!, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r1, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - ldrtmi pc, [r1], -r5, asr #19 @ │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #20 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf970f776 │ │ │ │ + blx 0xda0048 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r0 │ │ │ │ - @ instruction: 0xf9baf7d3 │ │ │ │ + blx 0x2201c8 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764638 │ │ │ │ - @ instruction: 0xf1bbf965 │ │ │ │ + @ instruction: 0xf1bbfa27 │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r9, r1, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -fp, lsr #19 │ │ │ │ + @ instruction: 0x4602f9f5 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - @ instruction: 0xf956f776 │ │ │ │ - blcs 0x10903c │ │ │ │ - @ instruction: 0xf76dd140 │ │ │ │ - stcls 15, cr15, [r5], {213} @ 0xd5 │ │ │ │ + blx 0x72007c │ │ │ │ + blcs 0x108eb8 │ │ │ │ + @ instruction: 0xf76ed140 │ │ │ │ + stcls 8, cr15, [r5], {151} @ 0x97 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - @ instruction: 0xfff6f772 │ │ │ │ + @ instruction: 0xf8b8f773 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvc R8_fiq, r6 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x307060 │ │ │ │ + bl 0x306edc │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xff92f76e │ │ │ │ + @ instruction: 0xf854f76f │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r8 │ │ │ │ - @ instruction: 0xf97ef7d3 │ │ │ │ + @ instruction: 0xf9c8f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764650 │ │ │ │ - andcs pc, r1, r9, asr #19 │ │ │ │ + andcs pc, r1, fp, lsl #21 │ │ │ │ strbtmi lr, [r0], -r0 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ - str pc, [r6, r3, lsl #26] │ │ │ │ + str pc, [r6, r5, lsl #26] │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7764300 │ │ │ │ - @ instruction: 0xe7b6fc97 │ │ │ │ + sbfx pc, r9, #26, #23 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7764300 │ │ │ │ - ldr pc, [pc, pc, lsl #25] │ │ │ │ - addeq sp, r2, ip, lsl fp │ │ │ │ + @ instruction: 0xe79ffd51 │ │ │ │ + addeq sp, r2, r0, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ @ instruction: 0xf8d340a0 │ │ │ │ @ instruction: 0xf414e004 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf41e8086 │ │ │ │ @ instruction: 0xf0000c70 │ │ │ │ - b 0x18c2720 │ │ │ │ + b 0x18c259c │ │ │ │ @ instruction: 0xf0007c1e │ │ │ │ ldmdavs fp, {r0, r1, r7, pc} │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ @ instruction: 0xf1bcc0b4 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ - blcs 0xee804 │ │ │ │ + blcs 0xee680 │ │ │ │ @ instruction: 0x4689d174 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ strls r4, [r4, #-1683] @ 0xfffff96d │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsbsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d05f │ │ │ │ vaddhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0xf76d2497 │ │ │ │ - pkhtbmi pc, r0, pc, asr #29 @ │ │ │ │ - cdp2 7, 13, cr15, cr12, cr13, {3} │ │ │ │ + strmi pc, [r0], r1, lsr #31 │ │ │ │ + @ instruction: 0xff9ef76d │ │ │ │ @ instruction: 0xf76d4607 │ │ │ │ - stmdavs r6!, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - ldrtmi pc, [r1], -r5, lsl #18 @ │ │ │ │ + ldrtmi pc, [r1], -pc, asr #18 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6, #468] @ 0x1d4 │ │ │ │ + mcr2 7, 4, pc, cr8, cr5, {3} @ │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - @ instruction: 0xf8faf7d3 │ │ │ │ + @ instruction: 0xf944f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7754638 │ │ │ │ - @ instruction: 0xf1bbfdbb │ │ │ │ + @ instruction: 0xf1bbfe7d │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -fp, ror #17 │ │ │ │ + @ instruction: 0x4602f935 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - stc2 7, cr15, [ip, #468]! @ 0x1d4 │ │ │ │ - blcs 0x1091bc │ │ │ │ + mcr2 7, 3, pc, cr14, cr5, {3} @ │ │ │ │ + blcs 0x109038 │ │ │ │ @ instruction: 0xf76dd13e │ │ │ │ - stcls 15, cr15, [r5], {21} │ │ │ │ + stcls 15, cr15, [r5], {215} @ 0xd7 │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - @ instruction: 0xff36f772 │ │ │ │ + @ instruction: 0xfff8f772 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvs R8_usr, r6 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x3071e0 │ │ │ │ + bl 0x30705c │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - cdp2 7, 13, cr15, cr2, cr14, {3} │ │ │ │ + @ instruction: 0xff94f76e │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - @ instruction: 0xf8bef7d3 │ │ │ │ + @ instruction: 0xf908f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7754650 │ │ │ │ - andcs pc, r1, r3, lsr lr @ │ │ │ │ + strdcs pc, [r1], -r5 │ │ │ │ vaddl.u8 q15, d14, d5 │ │ │ │ stccs 4, cr6, [r2], {3} │ │ │ │ svcge 0x0079f63f │ │ │ │ andlt r4, r7, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ @ instruction: 0xf7fbe7f5 │ │ │ │ - str pc, [r8, r5, asr #24] │ │ │ │ + str pc, [r8, r7, asr #24] │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf8b6f773 │ │ │ │ + @ instruction: 0xf978f773 │ │ │ │ vst1.32 {d30}, [pc :256], r9 │ │ │ │ strbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7734640 │ │ │ │ - str pc, [r3, pc, lsr #17]! │ │ │ │ - umulleq sp, r2, ip, r9 │ │ │ │ + @ instruction: 0xe7a3f971 │ │ │ │ + addeq sp, r2, r0, lsr #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r2, lsl #26 │ │ │ │ ldmdavs r7, {r1, r2, r9, sl, lr} │ │ │ │ svceq 0x00f0f017 │ │ │ │ @@ -215246,382 +215148,393 @@ │ │ │ │ andcs r2, r0, r1 │ │ │ │ stmvs sl, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, lr, pc, lsl #20 │ │ │ │ @ instruction: 0xf0072b10 │ │ │ │ svclt 0x00d4070e │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f00 │ │ │ │ - blcs 0xeb2c0 │ │ │ │ + blcs 0xeb13c │ │ │ │ @ instruction: 0x460dd1d9 │ │ │ │ ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ vaddl.u8 q9, d17, d0 │ │ │ │ teqlt r1, r0, asr #3 │ │ │ │ @ instruction: 0x46304619 │ │ │ │ - blx 0xfe2206ce │ │ │ │ + blx 0xfe22054a │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ ldrtmi lr, [r0], -r9, asr #15 │ │ │ │ - blx 0xffaa06d6 │ │ │ │ + blx 0xffb20552 │ │ │ │ stmdavs sl, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ stmiavs r9!, {r0, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - cdp2 7, 2, cr15, cr14, cr2, {6} │ │ │ │ + cdp2 7, 7, cr15, cr4, cr2, {6} │ │ │ │ strmi r6, [r1], fp, ror #18 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8968081 │ │ │ │ - blcs 0xeea04 │ │ │ │ + blcs 0xee880 │ │ │ │ @ instruction: 0xf76dd15f │ │ │ │ - stccs 14, cr15, [r0], {49} @ 0x31 │ │ │ │ + stccs 14, cr15, [r0], {243} @ 0xf3 │ │ │ │ svclt 0x00c24680 │ │ │ │ @ instruction: 0xf6422700 │ │ │ │ vmlsl.s8 , d0, d4 │ │ │ │ @ instruction: 0xdc232a97 │ │ │ │ @ instruction: 0xf8d6e07c │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x6233ac │ │ │ │ + blcs 0x623228 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ strbmi r2, [r1], -r3, asr #4 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf7c6464a │ │ │ │ - stmdbvs r9!, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrtmi r2, [r9], #-1 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf85cf776 │ │ │ │ + @ instruction: 0xf91ef776 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ strcc r4, [r1, -r8, asr #12] │ │ │ │ - mcr2 7, 3, pc, cr2, cr2, {3} @ │ │ │ │ + @ instruction: 0xff24f772 │ │ │ │ @ instruction: 0xd01d42bc │ │ │ │ - blcs 0xfc91c │ │ │ │ + blcs 0xfc798 │ │ │ │ stmdbvs r9!, {r0, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8da2001 │ │ │ │ ldrtmi r3, [r9], #-0 │ │ │ │ - @ instruction: 0xf7d29303 │ │ │ │ - stmdbls r3, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7d39303 │ │ │ │ + stmdbls r3, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffa4f775 │ │ │ │ + @ instruction: 0xf866f776 │ │ │ │ ldrdcc pc, [ip], r6 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale lr, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ strbmi r2, [r1], -r3, asr #4 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7c6464a │ │ │ │ - bfc pc, (invalid: 26:25) @ │ │ │ │ + ldrb pc, [r9, r5, ror #26] @ │ │ │ │ cmnlt r3, fp, lsr #16 │ │ │ │ orrslt r6, r3, #1753088 @ 0x1ac000 │ │ │ │ subsmi r0, sl, #227 @ 0xe3 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - mrc2 7, 1, pc, cr8, cr2, {3} │ │ │ │ + mrc2 7, 7, pc, cr10, cr2, {3} │ │ │ │ strbmi r6, [sl], -r9, lsr #17 │ │ │ │ @ instruction: 0xf7c24630 │ │ │ │ - @ instruction: 0x4630fe73 │ │ │ │ - stc2l 7, cr15, [r2], {197} @ 0xc5 │ │ │ │ + @ instruction: 0x4630feb9 │ │ │ │ + stc2 7, cr15, [r8, #-788] @ 0xfffffcec │ │ │ │ stmiavs fp!, {r0, r1, r2, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrsle r2, ip, sp, lsl #22 │ │ │ │ - blcs 0xfc884 │ │ │ │ - blmi 0x856a40 │ │ │ │ + blcs 0xfc700 │ │ │ │ + blmi 0x8568bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppeq r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf76e6808 │ │ │ │ - str pc, [r2, fp, ror #26] │ │ │ │ + str pc, [r2, sp, lsr #28] │ │ │ │ strmi r6, [r1], -sl, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - mcr2 7, 0, pc, cr12, cr2, {3} @ │ │ │ │ + mcr2 7, 6, pc, cr14, cr2, {3} @ │ │ │ │ stmiavs fp!, {r0, r1, r2, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - strble r0, [pc, #2011] @ 0xe2ff7 │ │ │ │ + strble r0, [pc, #2011] @ 0xe2e73 │ │ │ │ strb r2, [r9, r4, lsl #4] │ │ │ │ - blcs 0xfc8d0 │ │ │ │ + blcs 0xfc74c │ │ │ │ stmdbvs fp!, {r0, r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbmi r0, r2, #228 @ 0xe4 │ │ │ │ sbcle r2, r3, r0, lsl #24 │ │ │ │ @ instruction: 0xf64ae7be │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ - blmi 0x1a28fc │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ + blmi 0x1a2778 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - stc2 1, cr15, [lr], {155} @ 0x9b │ │ │ │ - addeq sp, r2, ip, ror r7 │ │ │ │ - eorseq sl, r3, ip, lsr #18 │ │ │ │ + stc2 1, cr15, [r8], #-620 @ 0xfffffd94 │ │ │ │ + addeq sp, r2, r0, lsl #18 │ │ │ │ + eorseq sl, r3, ip, ror #15 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ - blt 0xff0a0858 │ │ │ │ - bllt 0xa20858 │ │ │ │ + blt 0xff0a06d4 │ │ │ │ + bllt 0xaa06d4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8dfb08a │ │ │ │ - pkhbtmi lr, ip, ip, lsl #10 │ │ │ │ + pkhbtmi lr, ip, r8, lsl #10 │ │ │ │ rsbsvs pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ addvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ eor pc, r4, sp, asr #17 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi r2, [r6], r0, lsl #6 │ │ │ │ stmib sp, {r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #33542 @ 0x8306 │ │ │ │ - msrhi SPSR_sc, r0 │ │ │ │ + cmnphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ addhi pc, lr, r0, asr #4 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vrhadd.s8 d8, d16, d7 │ │ │ │ - vst4. {d24-d27}, [pc :64], fp │ │ │ │ + vand d8, d16, d13 │ │ │ │ + vst4. {d24-d27}, [pc :256], r1 │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ - sbchi pc, lr, r0 │ │ │ │ + rschi pc, r4, r0 │ │ │ │ msrvs CPSR_s, pc, asr #8 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf040428a │ │ │ │ - vmla.i q12, q14, d3[2] │ │ │ │ - bcs 0xf70f4 │ │ │ │ - andshi pc, r2, #0 │ │ │ │ + vmla.i q12, q14, d1[4] │ │ │ │ + bcs 0xf6f70 │ │ │ │ + eorhi pc, r8, #0 │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ - vmla.i q12, q14, d3[0] │ │ │ │ - blcs 0x173704 │ │ │ │ - addhi pc, r6, #0 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x1032a8 │ │ │ │ - eorhi pc, fp, #64 @ 0x40 │ │ │ │ - subeq lr, ip, pc, asr #20 │ │ │ │ + vshr.u64 q12, , #52 │ │ │ │ + stmdacs r2, {r0, r7, lr} │ │ │ │ + addshi pc, lr, #0 │ │ │ │ + @ instruction: 0xf0002803 │ │ │ │ + stmdacs r0, {r1, r2, r3, r4, r5, r6, r9, pc} │ │ │ │ + subhi pc, r1, #64 @ 0x40 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - andseq pc, lr, r0 │ │ │ │ - smlalbtne pc, r0, ip, r3 @ │ │ │ │ + orrpl pc, r0, ip, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - vsubw.u8 q10, q6, d1 │ │ │ │ - b 0x1176b2c │ │ │ │ - addcs r0, r0, #0, 16 │ │ │ │ + stmdaeq r1, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ + subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + smlalbtne pc, r0, ip, r3 @ │ │ │ │ + addcs r4, r0, #1140850688 @ 0x44000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xfe103350 │ │ │ │ - addshi pc, lr, r0, asr #32 │ │ │ │ + bcs 0xfe10322c │ │ │ │ + addhi pc, r3, r0, asr #32 │ │ │ │ ldrsbcc pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - adcshi pc, r4, #0 │ │ │ │ + sbchi pc, ip, #0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, r1 │ │ │ │ - rsbsle r2, r0, r0, lsl #16 │ │ │ │ + rsbsle r2, r2, r0, lsl #16 │ │ │ │ ldrsbteq pc, [r4], lr @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - @ instruction: 0xf8de81fc │ │ │ │ + @ instruction: 0xf8de8212 │ │ │ │ @ instruction: 0x462640b8 │ │ │ │ - cmnle r6, r0, lsl #24 │ │ │ │ + cmnle r8, r0, lsl #24 │ │ │ │ tstls r2, r0, ror r6 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ @ instruction: 0xf76db350 │ │ │ │ - strmi pc, [r7], -r3, asr #25 │ │ │ │ - stc2l 7, cr15, [r0], {109} @ 0x6d │ │ │ │ + strmi pc, [r7], -r5, lsl #27 │ │ │ │ + stc2 7, cr15, [r2, #436] @ 0x1b4 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ movwls r9, #10498 @ 0x2902 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - strmi pc, [r2], -r9, ror #29 │ │ │ │ + @ instruction: 0x4602ff33 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0xfeba0782 │ │ │ │ + stc2l 7, cr15, [ip], #-468 @ 0xfffffe2c │ │ │ │ strbmi r9, [r1], -r2, lsl #22 │ │ │ │ ldmdavs ip, {r4, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 6, pc, cr14, cr2, {6} │ │ │ │ + @ instruction: 0xff28f7d2 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7754621 │ │ │ │ - tstpcs r0, #162816 @ p-variant is OBSOLETE @ 0x27c00 │ │ │ │ + tstpcs r0, #24832 @ p-variant is OBSOLETE @ 0x6100 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movwls r4, #1594 @ 0x63a │ │ │ │ - blx 0x8207a0 │ │ │ │ + blx 0xff8a061c │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xff36f7fa │ │ │ │ - eors r2, r4, r1 │ │ │ │ + @ instruction: 0xff38f7fa │ │ │ │ + eors r2, r6, r1 │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst4.32 {d24-d27}, [pc :128], r9 │ │ │ │ - ldmdale r8!, {r4, r8, sp, lr}^ │ │ │ │ - smlabtvs r0, pc, r6, pc @ │ │ │ │ - eorsle r4, r8, sl, lsl #5 │ │ │ │ - msrvs CPSR_, pc, asr #8 │ │ │ │ - smlabtvs r0, pc, r6, pc @ │ │ │ │ - teqle pc, sl, lsl #5 │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - movwls r9, #25096 @ 0x6208 │ │ │ │ - andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ - bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x14c7234 │ │ │ │ - vmlal.u q8, d12, d0[3] │ │ │ │ + vst4.32 {d24-d27}, [pc :256] │ │ │ │ + vand d6, d0, d0 │ │ │ │ + @ instruction: 0xf6cf808e │ │ │ │ + addmi r6, sl, #0, 2 │ │ │ │ + vst4.8 {d29-d32}, [pc :256], r9 │ │ │ │ + @ instruction: 0xf6cf6120 │ │ │ │ + addmi r6, sl, #0, 2 │ │ │ │ + b 0x14d6dd0 │ │ │ │ + vrsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ - @ instruction: 0xf002031e │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x11a9b38 │ │ │ │ - b 0x13e3674 │ │ │ │ - movwls r0, #29186 @ 0x7202 │ │ │ │ - @ instruction: 0xf7ff9205 │ │ │ │ - blmi 0xff66110c │ │ │ │ - blls 0x33cab4 │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + b 0x11b7094 │ │ │ │ + movwls r0, #29454 @ 0x730e │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf0039204 │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + tstmi r3, #192, 4 │ │ │ │ + subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf3cca904 │ │ │ │ + @ instruction: 0xf0021c40 │ │ │ │ + @ instruction: 0xf04f021e │ │ │ │ + b 0x13e60c0 │ │ │ │ + @ instruction: 0xf8cd0202 │ │ │ │ + stmib sp, {r5, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7ff2305 │ │ │ │ + blmi 0xff5e0f84 │ │ │ │ + blls 0x33c934 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, sl, fp, lsr r2 │ │ │ │ + andlt r8, sl, r1, asr r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x14c3228 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf0031ec0 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ - strb r2, [fp, r1, lsl #4] │ │ │ │ + b 0x14c30a8 │ │ │ │ + vrsra.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0035e80 │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + b 0x11b70fc │ │ │ │ + movwls r0, #29454 @ 0x730e │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf0039204 │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + tstmi r3, #192, 4 │ │ │ │ + subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf3cca904 │ │ │ │ + @ instruction: 0xf0021c40 │ │ │ │ + @ instruction: 0xf04f021e │ │ │ │ + strb r0, [sl, r1, lsl #28] │ │ │ │ subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ sbcshi pc, r7, r0 │ │ │ │ - @ instruction: 0xe7e04618 │ │ │ │ + bfi r4, r8, #12, #1 │ │ │ │ teqpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0x1c2efc │ │ │ │ + bcs 0x1c2da4 │ │ │ │ vsra.u64 , q8, #52 │ │ │ │ stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ - msrhi SPSR_c, r0 │ │ │ │ + msrhi SPSR_s, r0 │ │ │ │ mvnle r2, r3, lsl #18 │ │ │ │ cmpeq ip, #323584 @ 0x4f000 │ │ │ │ vfnmacs.f32 s29, s24, s30 │ │ │ │ andeq pc, pc, #12 │ │ │ │ @ instruction: 0xf0039101 │ │ │ │ vrsra.u8 d16, d0, #4 │ │ │ │ @ instruction: 0xf00e5180 │ │ │ │ tstmi r3, #480 @ 0x1e0 │ │ │ │ vmlseq.f32 s28, s2, s28 │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xfff4f7fe │ │ │ │ - @ instruction: 0xf6cfe7b3 │ │ │ │ + @ instruction: 0xffdef7fe │ │ │ │ + @ instruction: 0xf6cfe79f │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ @ instruction: 0xf41cd1cc │ │ │ │ bicle r1, r9, r0, asr #4 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ - b 0x14d6e08 │ │ │ │ + b 0x14d6cb0 │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ @ instruction: 0xf00311c0 │ │ │ │ andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b3734 │ │ │ │ - b 0x14ab67c │ │ │ │ + b 0x14b35dc │ │ │ │ + b 0x14ab524 │ │ │ │ vmla.f q8, q6, d0[3] │ │ │ │ @ instruction: 0xf0015e80 │ │ │ │ @ instruction: 0xf002011e │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x1169c20 │ │ │ │ - b 0x13e335c │ │ │ │ + b 0x1169ac8 │ │ │ │ + b 0x13e3204 │ │ │ │ @ instruction: 0xf64d0c01 │ │ │ │ - vsra.s64 d20, d1, #64 │ │ │ │ + vorr.i32 d19, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf8cd010d │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ - str pc, [r6, r7, lsr #30] │ │ │ │ - bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr12, {6} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x11ab354 │ │ │ │ - andls r0, r8, #939524096 @ 0x38000000 │ │ │ │ - b 0x14c7768 │ │ │ │ - b 0x14b35c4 │ │ │ │ - vrsra.u8 q8, q6, #4 │ │ │ │ - stmdbge r4, {r0, r9, sl, fp, ip, lr} │ │ │ │ - ands pc, r0, sp, asr #17 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xe772ff11 │ │ │ │ + orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x14c7204 │ │ │ │ + b 0x11a3568 │ │ │ │ + @ instruction: 0xf002030e │ │ │ │ + movwls r0, #29200 @ 0x7210 │ │ │ │ + movwmi pc, #13260 @ 0x33cc @ │ │ │ │ + b 0x14b3670 │ │ │ │ + stmdbge r4, {r2, r3, r4, r6, r8, r9} │ │ │ │ stceq 0, cr15, [pc], {12} │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - movwls r9, #20999 @ 0x5207 │ │ │ │ - @ instruction: 0xf914f7ff │ │ │ │ - @ instruction: 0xf3cce761 │ │ │ │ - bcs 0xf738c │ │ │ │ - bcs 0x1d6d6c │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x11c7230 │ │ │ │ + @ instruction: 0xf04f030c │ │ │ │ + movwls r0, #23555 @ 0x5c03 │ │ │ │ + eorgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8fef7ff │ │ │ │ + @ instruction: 0xf3cce74d │ │ │ │ + bcs 0xf7234 │ │ │ │ + bcs 0x1d6c14 │ │ │ │ svcge 0x0078f47f │ │ │ │ addmi pc, r1, #204, 6 @ 0x30000003 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x1c2fa8 │ │ │ │ + bcs 0x1c2e54 │ │ │ │ svcge 0x0070f47f │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ vfnmacs.f32 s29, s24, s30 │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ vmlseq.f32 s28, s2, s28 │ │ │ │ vrsra.u8 d20, d3, #4 │ │ │ │ vaddw.u8 q10, q6, d1 │ │ │ │ @ instruction: 0xf8cd12c0 │ │ │ │ @ instruction: 0xf04fe000 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf7fec004 │ │ │ │ - @ instruction: 0xe736ff77 │ │ │ │ + str pc, [r2, -r1, ror #30]! │ │ │ │ subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ svcge 0x0050f47f │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ - adcshi pc, sp, r0 │ │ │ │ + svcge 0x004af43f │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ smlabtmi r3, ip, r3, pc @ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ stceq 0, cr15, [pc], {12} │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c0cea41 │ │ │ │ - mvnspl pc, sp, asr #12 │ │ │ │ + cmnpmi r1, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ - stcvs 7, cr14, [r3, #-44] @ 0xffffffd4 │ │ │ │ + stc2 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ + stcvs 6, cr14, [r3, #-988] @ 0xfffffc24 │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14ce8c8 │ │ │ │ + b 0x14ce770 │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ @ instruction: 0xf00311c0 │ │ │ │ andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b3878 │ │ │ │ - b 0x14ab7c0 │ │ │ │ + b 0x14b3720 │ │ │ │ + b 0x14ab668 │ │ │ │ vmla.f q8, q6, d0[3] │ │ │ │ @ instruction: 0xf0015e80 │ │ │ │ @ instruction: 0xf002011e │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x1169d64 │ │ │ │ - b 0x13e34a0 │ │ │ │ + b 0x1169c0c │ │ │ │ + b 0x13e3348 │ │ │ │ @ instruction: 0xf64d0c01 │ │ │ │ - vmla.f d21, d0, d1[0] │ │ │ │ + vmla.f d19, d16, d1[0] │ │ │ │ @ instruction: 0xf8cd010d │ │ │ │ @ instruction: 0xf7fdc000 │ │ │ │ - strbt pc, [r4], fp, ror #29 @ │ │ │ │ + @ instruction: 0xe6d0fed5 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr12, cr15, {1} │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ bicne pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ @@ -215629,38 +215542,38 @@ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - mvnmi pc, sp, asr #12 │ │ │ │ + msrcc (UNDEF: 105), sp │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 2, pc, cr14, cr14, {7} │ │ │ │ - stcvs 6, cr14, [r3, #-756] @ 0xfffffd0c │ │ │ │ + mcr2 7, 2, pc, cr8, cr14, {7} @ │ │ │ │ + stcvs 6, cr14, [r3, #-676] @ 0xfffffd5c │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14ce82c │ │ │ │ + b 0x14ce6d4 │ │ │ │ vrsra.u64 q8, q6, #52 │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14b3914 │ │ │ │ - b 0x14b375c │ │ │ │ + b 0x14b37bc │ │ │ │ + b 0x14b3604 │ │ │ │ vsra.u8 q8, q6, #4 │ │ │ │ @ instruction: 0xf0013e03 │ │ │ │ @ instruction: 0xf0020110 │ │ │ │ @ instruction: 0xf00c0210 │ │ │ │ - b 0x1165d3c │ │ │ │ - b 0x112353c │ │ │ │ + b 0x1165be4 │ │ │ │ + b 0x11233e4 │ │ │ │ @ instruction: 0xf64d0c0c │ │ │ │ - vmla.f d22, d0, d1[2] │ │ │ │ + vmla.f d20, d16, d1[2] │ │ │ │ @ instruction: 0xf8cd010d │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ - ldr pc, [r6], r3, asr #26 │ │ │ │ + str pc, [r2], sp, lsr #26 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ bicne pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ @@ -215668,111 +215581,112 @@ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ - orrspl pc, r9, sp, asr #12 │ │ │ │ + tstpmi r9, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 3, pc, cr6, cr13, {7} │ │ │ │ - andcs lr, r0, pc, ror #12 │ │ │ │ - @ instruction: 0xf01ce66d │ │ │ │ - @ instruction: 0xf47f0f80 │ │ │ │ - b 0x14ce790 │ │ │ │ - andls r4, r0, #156, 6 @ 0x70000002 │ │ │ │ - subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - smlabtcc r3, ip, r3, pc @ │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr12, {0} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - b 0x11739bc │ │ │ │ - vsubl.u8 q8, d12, d14 │ │ │ │ - @ instruction: 0xf7fe4101 │ │ │ │ - @ instruction: 0xe654fadb │ │ │ │ + mcr2 7, 3, pc, cr0, cr13, {7} @ │ │ │ │ + andcs lr, r0, fp, asr r6 │ │ │ │ + svclt 0x0000e659 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svceq 0x0080f01c │ │ │ │ - mcrge 4, 3, pc, cr12, cr15, {3} @ │ │ │ │ - bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - addpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpne 3, 4, cr15, cr0, cr12, {6} │ │ │ │ - b 0x14b3a08 │ │ │ │ - @ instruction: 0xf002024c │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x14731cc │ │ │ │ - @ instruction: 0xf04f0202 │ │ │ │ - @ instruction: 0xf8cd0c01 │ │ │ │ - @ instruction: 0xf7fec000 │ │ │ │ - @ instruction: 0xe636fabd │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - bicscs lr, ip, pc, asr #20 │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ + mcrge 4, 4, pc, cr4, cr15, {3} @ │ │ │ │ + orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + b 0x14c7428 │ │ │ │ + vrshr.u8 q8, q6, #4 │ │ │ │ + @ instruction: 0xf00c3103 │ │ │ │ + @ instruction: 0xf0030e0f │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + movwmi r0, #45584 @ 0xb210 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + smlabtmi r1, ip, r3, pc @ │ │ │ │ + blx 0xff1a0c40 │ │ │ │ + @ instruction: 0xf01ce63d │ │ │ │ + @ instruction: 0xf47f0f80 │ │ │ │ + b 0x14ce600 │ │ │ │ + vrsra.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0035280 │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + tstmi r3, #64, 28 @ 0x400 │ │ │ │ + subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + smlabtmi r1, ip, r3, pc @ │ │ │ │ + andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + blx 0xfeaa0c78 │ │ │ │ + b 0x14dc508 │ │ │ │ + b 0x14a39b8 │ │ │ │ + vsra.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0011240 │ │ │ │ + @ instruction: 0xf003011e │ │ │ │ + @ instruction: 0x4670031e │ │ │ │ cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - vmlseq.f32 s28, s28, s2 │ │ │ │ - vrsra.u8 d20, d3, #4 │ │ │ │ - vaddw.u8 q10, q6, d1 │ │ │ │ - @ instruction: 0xf8cd12c0 │ │ │ │ + b 0x11338ec │ │ │ │ + vmull.p8 q8, d12, d14 │ │ │ │ + vmlal.u , d28, d0[0] │ │ │ │ + @ instruction: 0xf8cd4101 │ │ │ │ @ instruction: 0xf04fe000 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf7fec004 │ │ │ │ - @ instruction: 0xe61afe5b │ │ │ │ + str pc, [r4], -r3, asr #28 │ │ │ │ svceq 0x0080f01c │ │ │ │ - b 0x14d74b4 │ │ │ │ + b 0x14d7358 │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0035280 │ │ │ │ vrsra.u8 d16, d14, #4 │ │ │ │ tstmi r3, #64 @ 0x40 │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ @ instruction: 0xf04f4302 │ │ │ │ ldrbtmi r0, [r0], -r2, lsl #24 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe2a0e3c │ │ │ │ - @ instruction: 0xf8dee5ff │ │ │ │ + blx 0x1ca0ce8 │ │ │ │ + @ instruction: 0xf8dee5e9 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ eorle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf8deadf0 │ │ │ │ + @ instruction: 0xf8deadda │ │ │ │ stmdacs r0, {r2, r4, r5, r7} │ │ │ │ - svcge 0x007bf47f │ │ │ │ + svcge 0x0079f47f │ │ │ │ ldrsbtcs pc, [r8], lr @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - ldrbtmi sl, [r0], -r6, ror #27 │ │ │ │ + @ instruction: 0x4670add0 │ │ │ │ @ instruction: 0xf7ff9102 │ │ │ │ - stmdbls r2, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - smlatbls r3, r7, sp, sl │ │ │ │ - blx 0x10a0c44 │ │ │ │ + smlabbls r3, pc, sp, sl @ │ │ │ │ + blx 0xffb20af0 │ │ │ │ andls r9, r2, r3, lsl #18 │ │ │ │ - ldc2 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ andscs r9, r0, #131072 @ 0x20000 │ │ │ │ @ instruction: 0xf7724601 │ │ │ │ - stmdals r2, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4641 │ │ │ │ - ldr pc, [r5, #3277] @ 0xccd │ │ │ │ + ldrb pc, [sp, #-3255]! @ 0xfffff349 @ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x163af0 │ │ │ │ + blcs 0x16399c │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ ldrb r2, [r1, r1] │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x163b00 │ │ │ │ + blcs 0x1639ac │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ - strb r2, [r9, #-1] │ │ │ │ - ldc2 1, cr15, [r4], {208} @ 0xd0 │ │ │ │ + ldr r2, [r1, #-1]! │ │ │ │ + ldc2 1, cr15, [lr], {208} @ 0xd0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3a0d8 │ │ │ │ + bl 0xfec39f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt lr, r2, r0, asr r0 │ │ │ │ ldrdmi pc, [r0], lr @ │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded004 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @@ -215783,154 +215697,154 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ addsmi r6, sl, r0, asr #31 │ │ │ │ sbceq lr, r1, #2048 @ 0x800 │ │ │ │ ldmdale lr, {r0, r2, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f020 │ │ │ │ + andeq r2, lr, r1, lsr #27 │ │ │ │ strdeq r2, [lr], -r5 │ │ │ │ - andeq r2, lr, r9, asr #30 │ │ │ │ - andeq r2, lr, pc, lsr pc │ │ │ │ - andeq r2, lr, r3, asr pc │ │ │ │ - andeq r2, lr, r5, lsr pc │ │ │ │ - andeq r2, lr, r5, lsr pc │ │ │ │ + andeq r2, lr, fp, ror #27 │ │ │ │ + strdeq r2, [lr], -pc @ │ │ │ │ + andeq r2, lr, r1, ror #27 │ │ │ │ + andeq r2, lr, r1, ror #27 │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ - bcs 0x2dceb0 │ │ │ │ + bcs 0x2dcd5c │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r6, r1] │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ - cmppeq r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff6cf163 │ │ │ │ - eorseq sl, r3, r0, asr #18 │ │ │ │ + @ instruction: 0xff6ef163 │ │ │ │ + eorseq sl, r3, r0, lsl #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a178 │ │ │ │ + bl 0xfec3a024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andsle r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4116851 │ │ │ │ andsle r6, r2, r0, ror pc │ │ │ │ @ instruction: 0xf0106810 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf982f7e5 │ │ │ │ + @ instruction: 0xf9c0f7e5 │ │ │ │ andcs fp, r1, r8, asr #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x00580648 │ │ │ │ - strble r2, [pc, #0]! @ 0xe2fd0 │ │ │ │ + strble r2, [pc, #0]! @ 0xe2e7c │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, ror #16 │ │ │ │ - blcs 0x118380 │ │ │ │ + blcs 0x11822c │ │ │ │ @ instruction: 0xf8d4d139 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ mvnslt r1, r0, asr #3 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mrc2 7, 7, pc, cr8, cr11, {7} │ │ │ │ + mcr2 7, 7, pc, cr0, cr11, {7} @ │ │ │ │ sbcsle r2, sl, r0, lsl #16 │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff66f7ff │ │ │ │ stcvs 1, cr11, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -r9, asr #1 │ │ │ │ - @ instruction: 0xf97cf7e5 │ │ │ │ + @ instruction: 0xf9baf7e5 │ │ │ │ ldmdavs r1, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ @ instruction: 0xe7c1d1d3 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - ldrb pc, [pc, r1, asr #30] @ │ │ │ │ + ldrb pc, [pc, fp, lsr #30] @ │ │ │ │ andls r6, r1, #2752512 @ 0x2a0000 │ │ │ │ - @ instruction: 0xf968f76d │ │ │ │ + blx 0x5a0c9c │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf974f7c2 │ │ │ │ + @ instruction: 0xf9a2f7c2 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - ldc2 7, cr15, [ip], #-840 @ 0xfffffcb8 │ │ │ │ + stc2l 7, cr15, [lr], #-840 @ 0xfffffcb8 │ │ │ │ ldmdavs r3, {r0, r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ str sp, [r2, r1, asr #1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a268 │ │ │ │ + bl 0xfec3a114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ ldrdcc pc, [r0], r2 @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r1, {r0, r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r0, {r0, r4, ip, lr, pc} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ stmiavs fp!, {r1, r8, ip, lr, pc} │ │ │ │ strle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ @ instruction: 0xf7e54620 │ │ │ │ - stmiblt r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x00580648 │ │ │ │ ldrble r2, [r0, #0]! │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, lsr #17 │ │ │ │ - blcs 0x118470 │ │ │ │ + blcs 0x11831c │ │ │ │ @ instruction: 0xf8d4d141 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ @ instruction: 0xb32111c0 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mcr2 7, 4, pc, cr2, cr11, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr10, cr11, {7} @ │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ andcc lr, r3, #3489792 @ 0x354000 │ │ │ │ stmiavs r9!, {r5, r9, sl, lr} │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ stcvs 1, cr11, [r3, #-864]! @ 0xfffffca0 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -sl, asr #1 │ │ │ │ - @ instruction: 0xf906f7e5 │ │ │ │ + @ instruction: 0xf944f7e5 │ │ │ │ ldmdavs r1, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r3] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - mcr2 7, 6, pc, cr6, cr10, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr0, cr10, {7} │ │ │ │ @ instruction: 0xf76de7da │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d2692a │ │ │ │ - stmdavs r9!, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - @ instruction: 0xf9aef7c2 │ │ │ │ + @ instruction: 0xf9dcf7c2 │ │ │ │ ldmdavs r3, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79bd0b9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -215964,19 +215878,19 @@ │ │ │ │ andseq r3, sp, #196608 @ 0x30000 │ │ │ │ msrhi SPSR_sc, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, sl, #64, 2 │ │ │ │ strhi pc, [r3], #-0 │ │ │ │ - blmi 0xfefeb1f8 │ │ │ │ - blls 0x3bd264 │ │ │ │ + blmi 0xfefeb0a4 │ │ │ │ + blls 0x3bd110 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0410300 │ │ │ │ - @ instruction: 0xb00c82bb │ │ │ │ + @ instruction: 0xb00c82bd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vst1.64 {d24}, [pc :256], r0 │ │ │ │ @ instruction: 0xf6c06c20 │ │ │ │ strbmi r6, [r2, #-3072]! @ 0xfffff400 │ │ │ │ mvnshi pc, r0 │ │ │ │ @@ -215988,54 +215902,54 @@ │ │ │ │ addmi r6, r2, #0 │ │ │ │ subscs sp, r0, #-2147483594 @ 0x80000036 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ subcs r4, r0, sl │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ vqshl.s8 q4, q0, q8 │ │ │ │ - bcs 0x1103b18 │ │ │ │ + bcs 0x11039c4 │ │ │ │ addhi pc, r3, #0 │ │ │ │ - strhi pc, [pc], #-512 @ 0xe3260 │ │ │ │ + strhi pc, [pc], #-512 @ 0xe310c │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ eorcs r8, pc, #-1442840576 @ 0xaa000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf3298 │ │ │ │ + bcs 0xf3144 │ │ │ │ ldcvs 1, cr13, [sl, #-768]! @ 0xfffffd00 │ │ │ │ strcc pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ - addshi pc, ip, r1 │ │ │ │ + addshi pc, lr, r1 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082d0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1a92c00 │ │ │ │ @ instruction: 0x46b84638 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ - bleq 0xff789ebc │ │ │ │ + bleq 0xff789d68 │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - b 0x1163e20 │ │ │ │ + b 0x1163ccc │ │ │ │ @ instruction: 0xf1410601 │ │ │ │ - @ instruction: 0xf76d8247 │ │ │ │ - @ instruction: 0xf642f821 │ │ │ │ + @ instruction: 0xf76d8249 │ │ │ │ + @ instruction: 0xf642f8cb │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - strmi pc, [r2], -fp, asr #20 │ │ │ │ + @ instruction: 0x4602fa7d │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xff0cf774 │ │ │ │ + @ instruction: 0xffb6f774 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7c24640 │ │ │ │ - ldrsbt pc, [r6], #141 @ 0x8d @ │ │ │ │ + rscs pc, r6, fp, lsl #18 │ │ │ │ stmdami r3, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andseq r0, sl, #25600 @ 0x6400 │ │ │ │ adchi pc, ip, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, r2, #64 @ 0x40 │ │ │ │ @@ -216046,45 +215960,45 @@ │ │ │ │ @ instruction: 0xf41000a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r2, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x0060f43f │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, pc, r0 │ │ │ │ stmdbls r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmov.i32 q8, #186 @ 0x000000ba │ │ │ │ @ instruction: 0xf0021440 │ │ │ │ @ instruction: 0xf001021e │ │ │ │ tstmi r4, #62914560 @ 0x3c00000 │ │ │ │ @ instruction: 0xf10402db │ │ │ │ @ instruction: 0xf1400601 │ │ │ │ - @ instruction: 0xf76c87e7 │ │ │ │ - @ instruction: 0x4621ffd3 │ │ │ │ + @ instruction: 0xf76d87e9 │ │ │ │ + @ instruction: 0x4621f87d │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - bls 0x1a1cbc │ │ │ │ + bls 0x1a1b10 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf89af7c2 │ │ │ │ - @ instruction: 0xffc8f76c │ │ │ │ + @ instruction: 0xf8c8f7c2 │ │ │ │ + @ instruction: 0xf872f76d │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0x132136c │ │ │ │ + blx 0xda1218 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7c24638 │ │ │ │ - adc pc, r8, pc, lsl #17 │ │ │ │ + strht pc, [r8], sp @ │ │ │ │ andsne pc, r0, #1 │ │ │ │ @ instruction: 0xf5b24615 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ vcgt.s8 d8, d0, d8 │ │ │ │ - bcs 0x103e84 │ │ │ │ + bcs 0x103d30 │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ vsubl.s8 q9, d0, d15 │ │ │ │ andmi r0, sl, r0, lsl #5 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0xf5b2850b │ │ │ │ + @ instruction: 0xf5b2850c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0x064eaf1b │ │ │ │ svcge 0x0018f53f │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0xf57f0655 │ │ │ │ stcvs 15, cr10, [r1, #-76] @ 0xffffffb4 │ │ │ │ @ instruction: 0xf00208da │ │ │ │ @@ -216093,294 +216007,294 @@ │ │ │ │ strmi r6, [r0], sl, lsl #16 │ │ │ │ svceq 0x000ef012 │ │ │ │ strbeq sp, [r4], r2, lsl #2 │ │ │ │ svcge 0x0004f53f │ │ │ │ strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ subne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf1410258 │ │ │ │ - bcs 0x1038f0 │ │ │ │ + bcs 0x1037a4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ - @ instruction: 0xf01882ff │ │ │ │ + @ instruction: 0xf0188301 │ │ │ │ @ instruction: 0xf47f0401 │ │ │ │ @ instruction: 0x2610aef3 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - blx 0x921414 │ │ │ │ + blx 0x3212c0 │ │ │ │ rsble r2, r2, r0, lsl #16 │ │ │ │ - @ instruction: 0xff76f76c │ │ │ │ + @ instruction: 0xf820f76d │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0x460d4638 │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xff80f7c1 │ │ │ │ + @ instruction: 0xffaef7c1 │ │ │ │ @ instruction: 0xf7d24640 │ │ │ │ - ldrtmi pc, [r3], -r5, lsl #19 @ │ │ │ │ + @ instruction: 0x4633f9b7 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - cdp2 7, 5, cr15, cr14, cr5, {4} │ │ │ │ + @ instruction: 0xff08f785 │ │ │ │ @ instruction: 0xf6c0e04d │ │ │ │ addmi r5, sl, #0, 2 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025180 │ │ │ │ vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - b 0x117486c │ │ │ │ + b 0x1174718 │ │ │ │ addseq r0, r8, #65536 @ 0x10000 │ │ │ │ eorshi pc, r8, #0, 2 │ │ │ │ ldmdavs r1, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf9e4f7ff │ │ │ │ - blls 0x190174 │ │ │ │ + @ instruction: 0xf9ccf7ff │ │ │ │ + blls 0x190020 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ andseq r0, r9, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584629 │ │ │ │ @ instruction: 0xf7c14252 │ │ │ │ - @ instruction: 0x4605ff57 │ │ │ │ + strmi pc, [r5], -r5, lsl #31 │ │ │ │ @ instruction: 0xf76c4681 │ │ │ │ - blls 0x1a3168 │ │ │ │ + blls 0x1a32bc │ │ │ │ @ instruction: 0xf4134604 │ │ │ │ @ instruction: 0xf0001080 │ │ │ │ @ instruction: 0xf8d78329 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x624144 │ │ │ │ - ldrhi pc, [sl], #-513 @ 0xfffffdff │ │ │ │ + blcs 0x623ff0 │ │ │ │ + ldrhi pc, [ip], #-513 @ 0xfffffdff │ │ │ │ mvncs r4, r8, lsr r6 │ │ │ │ tstls r0, sl, lsr #12 │ │ │ │ @ instruction: 0xf7c54621 │ │ │ │ - strbmi pc, [r1], -r1, lsl #19 @ │ │ │ │ + strbmi pc, [r1], -pc, lsr #19 @ │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - @ instruction: 0x2001f9b1 │ │ │ │ + mulcs r1, fp, r9 │ │ │ │ svclt 0x0000e687 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023103 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x1174908 │ │ │ │ + b 0x11747b4 │ │ │ │ addseq r0, lr, #65536 @ 0x10000 │ │ │ │ orrshi pc, r7, r0, lsl #2 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ rscshi pc, r3, r0 │ │ │ │ svceq 0x000ef011 │ │ │ │ @ instruction: 0xf018d103 │ │ │ │ @ instruction: 0xf47f0f10 │ │ │ │ ldrtmi sl, [r8], -fp, ror #28 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x197898 │ │ │ │ + stmdacs r0, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blls 0x197744 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ andseq r0, r9, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584629 │ │ │ │ @ instruction: 0xf7c14252 │ │ │ │ - strmi pc, [r5], -fp, lsl #30 │ │ │ │ + @ instruction: 0x4605ff39 │ │ │ │ @ instruction: 0xf76c4681 │ │ │ │ - blls 0x1a31a0 │ │ │ │ + blls 0x1a32f4 │ │ │ │ sbcseq r4, lr, #4, 12 @ 0x400000 │ │ │ │ rscshi pc, ip, #64, 2 │ │ │ │ ldrdcc pc, [ip], r7 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ - strtmi r8, [sl], -pc, asr #7 │ │ │ │ + @ instruction: 0x462a83d1 │ │ │ │ cmpcs r3, r8, lsr r6 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [ip, #788]! @ 0x314 │ │ │ │ + cdp2 7, 2, cr15, cr10, cr5, {6} │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ @ instruction: 0xf7d2681d │ │ │ │ - @ instruction: 0x4602f8f9 │ │ │ │ + strmi pc, [r2], -fp, lsr #18 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf944f775 │ │ │ │ + @ instruction: 0xf9eef775 │ │ │ │ addseq lr, sl, #44302336 @ 0x2a40000 │ │ │ │ mrcge 5, 1, APSR_nzcv, cr0, cr15, {1} │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r2, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 1, pc, cr0, cr15, {1} @ │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf94ef7ff │ │ │ │ + @ instruction: 0xf936f7ff │ │ │ │ addsle r2, r0, r0, lsl #16 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #22 │ │ │ │ - beq 0xff8081d0 │ │ │ │ + beq 0xff80807c │ │ │ │ vmov.i32 q8, #186 @ 0x000000ba │ │ │ │ vst4.32 {d5,d7,d9,d11}, [r2], r0 │ │ │ │ @ instruction: 0xf00472ff │ │ │ │ andseq r0, lr, #503316480 @ 0x1e000000 │ │ │ │ streq lr, [r1], #-2628 @ 0xfffff5bc │ │ │ │ subsmi fp, r2, #88, 30 @ 0x160 │ │ │ │ smlabtmi r3, r3, r3, pc @ │ │ │ │ - cdp2 7, 11, cr15, cr8, cr1, {6} │ │ │ │ + cdp2 7, 14, cr15, cr6, cr1, {6} │ │ │ │ @ instruction: 0xf76c4606 │ │ │ │ - blls 0x1a302c │ │ │ │ + blls 0x1a3180 │ │ │ │ sbcseq r4, sp, #128, 12 @ 0x8000000 │ │ │ │ - strhi pc, [sl], #-320 @ 0xfffffec0 │ │ │ │ + strhi pc, [fp], #-320 @ 0xfffffec0 │ │ │ │ ldrdcc pc, [ip], r7 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ - @ instruction: 0x4638837d │ │ │ │ + @ instruction: 0x4638837f │ │ │ │ mvncs r4, r2, lsr r6 │ │ │ │ strbmi r9, [r1], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8e4f7c5 │ │ │ │ + @ instruction: 0xf912f7c5 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf914f7fa │ │ │ │ + @ instruction: 0xf8fef7fa │ │ │ │ subscs lr, r0, #25427968 @ 0x1840000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b2400a │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vcge.s8 d8, d0, d12 │ │ │ │ - bcs 0x11039a8 │ │ │ │ + bcs 0x1103854 │ │ │ │ adcshi pc, pc, r0 │ │ │ │ orrshi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ eorcs r8, pc, #-1476395008 @ 0xa8000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf3674 │ │ │ │ + bcs 0xf3520 │ │ │ │ ldclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf8f0f7ff │ │ │ │ + @ instruction: 0xf8d8f7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x18f348 │ │ │ │ + blls 0x18f1f4 │ │ │ │ @ instruction: 0xf3c30bdc │ │ │ │ @ instruction: 0xf00412c0 │ │ │ │ vmov.i32 d16, #12451840 @ 0x00be0000 │ │ │ │ tstmi r4, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf14102de │ │ │ │ - @ instruction: 0xf76c8051 │ │ │ │ - @ instruction: 0x4621fe39 │ │ │ │ + @ instruction: 0xf76c8053 │ │ │ │ + strtmi pc, [r1], -r3, ror #29 │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - stmdals r2, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0012d0f │ │ │ │ - strmi r8, [r2], -r7, lsr #3 │ │ │ │ + strmi r8, [r2], -r9, lsr #3 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - cdp2 7, 15, cr15, cr12, cr1, {6} │ │ │ │ + @ instruction: 0xff2af7c1 │ │ │ │ @ instruction: 0xf5b2e715 │ │ │ │ rsble r0, sp, r0, lsr #30 │ │ │ │ mvnshi pc, r0, lsl #4 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ rsbhi pc, r1, #0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #128, 2 │ │ │ │ ldcge 4, cr15, [r0, #508] @ 0x1fc │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [r7], #-770 @ 0xfffffcfe │ │ │ │ - mrrc2 7, 15, pc, r6, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ sbcseq r9, r9, #2048 @ 0x800 │ │ │ │ stcge 5, cr15, [r6, #508] @ 0x1fc │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - mrc2 7, 7, pc, cr0, cr14, {7} │ │ │ │ + mrc2 7, 6, pc, cr8, cr14, {7} │ │ │ │ @ instruction: 0xf8d2e57f │ │ │ │ @ instruction: 0xf41000a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r3, r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ stmdage r4, {r8, r9, sl, sp, lr, pc} │ │ │ │ andls r9, r7, #-2147483648 @ 0x80000000 │ │ │ │ - mrrc2 7, 15, pc, sl, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r4, cr10 @ │ │ │ │ cmpcs r0, r2, lsl #22 │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ andsmi r0, r9, r0, lsr #32 │ │ │ │ addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - ldrbthi pc, [pc], #0 @ 0xe3734 @ │ │ │ │ + strhi pc, [r0, #-0] │ │ │ │ rscshi pc, r3, #0, 4 │ │ │ │ @ instruction: 0xf0002940 │ │ │ │ - @ instruction: 0xf5b18511 │ │ │ │ + @ instruction: 0xf5b18512 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - stmdbcs r0, {r0, r8, sl, pc} │ │ │ │ + stmdbcs r0, {r1, r8, sl, pc} │ │ │ │ ldclge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - bicscc pc, r1, lr, asr #4 │ │ │ │ + cmppcs sp, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf81ef7fe │ │ │ │ + @ instruction: 0xf806f7fe │ │ │ │ stmdage r4, {r0, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a27b0 │ │ │ │ + blls 0x1a2604 │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ vmax.f32 d27, d14, d12 │ │ │ │ - vrhadd.s8 q10, q15, │ │ │ │ - blls 0x23fecc │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + blls 0x23bb68 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fe010d │ │ │ │ - str pc, [lr, #-2295]! @ 0xfffff709 │ │ │ │ + str pc, [lr, #-2271]! @ 0xfffff721 │ │ │ │ strne pc, [r0], #1041 @ 0x411 │ │ │ │ - bicshi pc, r9, #64 @ 0x40 │ │ │ │ + bicshi pc, sl, #64 @ 0x40 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xffda1792 │ │ │ │ + blx 0xff82163e │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 4, pc, cr0, cr14, {7} │ │ │ │ + mrc2 7, 3, pc, cr8, cr14, {7} │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a275c │ │ │ │ + blls 0x1a25b0 │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ vmax.f32 d27, d14, d12 │ │ │ │ - @ instruction: 0xf64e6115 │ │ │ │ - blls 0x223da0 │ │ │ │ + vand d20, d30, d1 │ │ │ │ + blls 0x23be3c │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - str pc, [r4, #-2355] @ 0xfffff6cd │ │ │ │ + str pc, [r4, #-2331] @ 0xfffff6e5 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [r0], #768 @ 0x300 │ │ │ │ @ instruction: 0xf0004562 │ │ │ │ @ instruction: 0xf04f827b │ │ │ │ vhadd.s8 q0, q0, q0 │ │ │ │ vbic.i32 q12, #1 @ 0x00000001 │ │ │ │ addmi r0, r2, #128 @ 0x80 │ │ │ │ rsbhi pc, r1, #0 │ │ │ │ svceq 0x0020f5b2 │ │ │ │ ldclge 4, cr15, [r0], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf10002d9 │ │ │ │ - @ instruction: 0x461983f9 │ │ │ │ + @ instruction: 0x461983fa │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfee2180e │ │ │ │ + blx 0xfe8a16ba │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - stc2l 7, cr15, [r2], #-1016 @ 0xfffffc08 │ │ │ │ + mcrr2 7, 15, pc, sl, cr14 @ │ │ │ │ andcs lr, r1, #-520093696 @ 0xe1000000 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ andseq r8, ip, #32 │ │ │ │ @ instruction: 0xf53f9209 │ │ │ │ stmdbge r4, {r0, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ vsubl.u8 , d3, d4 │ │ │ │ sbcslt r5, fp, #0, 4 │ │ │ │ strcs lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fe9307 │ │ │ │ - strb pc, [lr], #3835 @ 0xefb @ │ │ │ │ + strb pc, [lr], #3811 @ 0xee3 @ │ │ │ │ subeq r6, r9, r0, lsl #26 │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ addpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ andls r4, r8, #671088640 @ 0x28000000 │ │ │ │ tstcs r1, r2, lsl #16 │ │ │ │ @ instruction: 0xf0129409 │ │ │ │ strdls r0, [sl, -r0] │ │ │ │ @@ -216392,30 +216306,30 @@ │ │ │ │ ldcge 4, cr15, [r4], #252 @ 0xfc │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ vrshr.u64 , q5, #61 │ │ │ │ andls r5, r7, #0, 6 │ │ │ │ movwmi lr, #18893 @ 0x49cd │ │ │ │ - mcr2 7, 5, pc, cr0, cr13, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr13, {7} @ │ │ │ │ sbcslt lr, sl, #-1526726656 @ 0xa5000000 │ │ │ │ ldceq 2, cr9, [sl], {7} │ │ │ │ @ instruction: 0xf002a904 │ │ │ │ strls r0, [r9], #-528 @ 0xfffffdf0 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ - andls r2, r8, #16777216 @ 0x1000000 │ │ │ │ - subpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ + strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ movwpl pc, #963 @ 0x3c3 @ │ │ │ │ - stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fe2304 │ │ │ │ - str pc, [lr], #3771 @ 0xebb │ │ │ │ - @ instruction: 0xf8cd2201 │ │ │ │ - andls r8, r9, #32 │ │ │ │ - strls r0, [sl], #-538 @ 0xfffffde6 │ │ │ │ + stmib sp, {r3, r9, ip, pc}^ │ │ │ │ + movwcs r4, #4868 @ 0x1304 │ │ │ │ + @ instruction: 0xf7fe930a │ │ │ │ + str pc, [lr], #3747 @ 0xea3 │ │ │ │ + strls r2, [sl], #-513 @ 0xfffffdff │ │ │ │ + andseq r9, sl, #-1879048192 @ 0x90000000 │ │ │ │ + eorhi pc, r0, sp, asr #17 │ │ │ │ stcge 5, cr15, [r6], {63} @ 0x3f │ │ │ │ ldmdavs r1, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r5, r6, sl, fp, sp, pc}^ │ │ │ │ @@ -216423,15 +216337,15 @@ │ │ │ │ ldclge 4, cr15, [r6], #-252 @ 0xffffff04 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ @ instruction: 0xf1b2e7c2 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ andcs sl, pc, #27904 @ 0x6d00 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf394c │ │ │ │ + bcs 0xf37f8 │ │ │ │ eorhi pc, pc, #0 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ stclge 4, cr15, [r2], #-508 @ 0xfffffe04 │ │ │ │ stcleq 4, cr9, [ip], {7} │ │ │ │ subne pc, r1, #67108867 @ 0x4000003 │ │ │ │ streq pc, [r4], #-4 │ │ │ │ ldmeq sl, {r2, r4, r8, r9, lr}^ │ │ │ │ @@ -216446,1271 +216360,1272 @@ │ │ │ │ strb pc, [r8], #-2943 @ 0xfffff481 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ msrhi SPSR_, r0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r2, #32 │ │ │ │ ldcge 4, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - blx 0x2a196a │ │ │ │ + blx 0xffd21814 │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4132400 │ │ │ │ stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x268990 │ │ │ │ + bls 0x26883c │ │ │ │ svclt 0x000c4638 │ │ │ │ - tstpcs sp, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ - orrcs pc, r1, sp, asr #12 │ │ │ │ + orreq pc, r9, lr, asr #4 │ │ │ │ + tstpne r1, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf852f7fd │ │ │ │ + @ instruction: 0xf83af7fd │ │ │ │ subcs lr, r0, r3, lsr #8 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ andeq lr, r0, #4096 @ 0x1000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ - strhi pc, [r0], #-0 │ │ │ │ + strhi pc, [r1], #-0 │ │ │ │ bichi pc, r7, r0, lsl #4 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - bicshi pc, r6, #0 │ │ │ │ - orrhi pc, r8, #0, 4 │ │ │ │ + bicshi pc, r7, #0 │ │ │ │ + orrhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - stmdage r4, {r0, sl, pc} │ │ │ │ + stmdage r4, {r1, sl, pc} │ │ │ │ @ instruction: 0xf7fa2401 │ │ │ │ - stmdbls r4, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf64e3205 │ │ │ │ - vorr.i32 d17, #1 @ 0x00000001 │ │ │ │ + vhsub.s8 d19, d14, d5 │ │ │ │ + vaddw.s8 , q8, d13 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffed3 │ │ │ │ + @ instruction: 0xf7fffebb │ │ │ │ vstrvs d11, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ strdle r0, [sl, -r0] │ │ │ │ ldrdeq pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f410 │ │ │ │ - blge 0xffda0b0c │ │ │ │ + blge 0xffda09b8 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdaeq ip, {r0, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ ldreq pc, [r0], #-4 │ │ │ │ svceq 0x000ef011 │ │ │ │ streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ strbteq sp, [r0], r2, lsl #2 │ │ │ │ - blge 0xff920f30 │ │ │ │ + blge 0xff920ddc │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xff0ef7fe │ │ │ │ + mrc2 7, 7, pc, cr6, cr14, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x18ef84 │ │ │ │ + blls 0x18ee30 │ │ │ │ @ instruction: 0xf1040064 │ │ │ │ sbcseq r0, r9, #4096 @ 0x1000 │ │ │ │ - strhi pc, [sl], #320 @ 0x140 │ │ │ │ - mrrc2 7, 6, pc, ip, cr12 @ │ │ │ │ + strhi pc, [ip], #320 @ 0x140 │ │ │ │ + stc2 7, cr15, [r6, #-432] @ 0xfffffe50 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ - mrc2 7, 6, pc, cr12, cr9, {7} │ │ │ │ + mcr2 7, 6, pc, cr6, cr9, {7} @ │ │ │ │ strbmi r9, [r1], -r2, lsl #20 │ │ │ │ @ instruction: 0xf7c14638 │ │ │ │ - @ instruction: 0xf76cfd23 │ │ │ │ - stclne 12, cr15, [r1], #-324 @ 0xfffffebc │ │ │ │ + @ instruction: 0xf76cfd51 │ │ │ │ + stclne 12, cr15, [r1], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ - @ instruction: 0x4622fed1 │ │ │ │ + @ instruction: 0x4622febb │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - ldc2 7, cr15, [r8, #-772] @ 0xfffffcfc │ │ │ │ + stc2l 7, cr15, [r6, #-772] @ 0xfffffcfc │ │ │ │ @ instruction: 0xf5b2e531 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a248c │ │ │ │ - bls 0x289ea4 │ │ │ │ + blls 0x1a22e0 │ │ │ │ + bls 0x289d50 │ │ │ │ strne pc, [r0], #1043 @ 0x413 │ │ │ │ - adchi pc, fp, #64 @ 0x40 │ │ │ │ + adchi pc, ip, #64 @ 0x40 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blls 0x235384 │ │ │ │ - cmnpeq r1, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blls 0x235230 │ │ │ │ + mvnsvs pc, sp, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff6af7fd │ │ │ │ - bllt 0xfe961ab0 │ │ │ │ + @ instruction: 0xff52f7fd │ │ │ │ + bllt 0xfe96195c │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #160, 2 @ 0x28 │ │ │ │ - blge 0xfe7a0cbc │ │ │ │ + blge 0xfe7a0b68 │ │ │ │ addne pc, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0x81b5f040 │ │ │ │ + @ instruction: 0x81b6f040 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ - blx 0x1821abc │ │ │ │ + blx 0x12a1968 │ │ │ │ andcs r9, r1, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ - bllt 0xfe361ae0 │ │ │ │ + stc2l 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ + bllt 0xfe36198c │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf47f4282 │ │ │ │ @ instruction: 0xf411ab83 │ │ │ │ @ instruction: 0xf0401280 │ │ │ │ - stmdage r4, {r0, r2, r3, r9, pc} │ │ │ │ + stmdage r4, {r1, r2, r3, r9, pc} │ │ │ │ andls r9, r2, #1879048192 @ 0x70000000 │ │ │ │ - blx 0x12a1ae8 │ │ │ │ + blx 0xd21994 │ │ │ │ andcs r9, r1, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xffe21b04 │ │ │ │ - bllt 0x1de1b0c │ │ │ │ + blx 0xff8219b0 │ │ │ │ + bllt 0x1de19b8 │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - mcr2 7, 1, pc, cr10, cr1, {6} @ │ │ │ │ + mrc2 7, 2, pc, cr12, cr1, {6} │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7744629 │ │ │ │ - @ instruction: 0xf8d7fb33 │ │ │ │ + @ instruction: 0xf8d7fbdd │ │ │ │ ldrtmi r3, [r8], -ip, lsl #1 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ - @ instruction: 0xf04f80e3 │ │ │ │ + @ instruction: 0xf04f80e5 │ │ │ │ strbmi r0, [sl], -r2, ror #25 │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ @ instruction: 0xf7c5c000 │ │ │ │ - strb pc, [sl], #2395 @ 0x95b @ │ │ │ │ + strb pc, [sl], #2441 @ 0x989 @ │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ @ instruction: 0xf7d1681d │ │ │ │ - strmi pc, [r2], -fp, lsl #28 │ │ │ │ + @ instruction: 0x4602fe3d │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - ldc2 7, cr15, [r6, #464]! @ 0x1d0 │ │ │ │ + mcr2 7, 3, pc, cr0, cr4, {3} @ │ │ │ │ ldrdcc pc, [ip], r7 │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ - blcs 0x6247f0 │ │ │ │ - sbchi pc, r4, r1, lsl #4 │ │ │ │ + blcs 0x62469c │ │ │ │ + sbchi pc, r6, r1, lsl #4 │ │ │ │ mcrreq 0, 4, pc, r3, cr15 @ │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xca1a9e │ │ │ │ + blx 0x182194a │ │ │ │ stmdage r4, {r0, r1, r3, r5, r7, sl, sp, lr, pc} │ │ │ │ strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - @ instruction: 0xf9fcf7fa │ │ │ │ + @ instruction: 0xf9e6f7fa │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ - ldmib sp, {r1, r5, r9, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, r9, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, lr}^ │ │ │ │ - bls 0x273fa8 │ │ │ │ - @ instruction: 0xf64d4638 │ │ │ │ - vbic.i32 , #9 @ 0x00000009 │ │ │ │ + bls 0x273e54 │ │ │ │ + vmin.s8 d20, d13, d24 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffee7 │ │ │ │ + @ instruction: 0xf7fffecf │ │ │ │ stmdage r4, {r1, r2, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a2358 │ │ │ │ + blls 0x1a21ac │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ vmax.f32 d27, d14, d12 │ │ │ │ - vrhadd.s8 q9, q15, │ │ │ │ - blls 0x234144 │ │ │ │ + vand d17, d14, d29 │ │ │ │ + blls 0x22c1e0 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffecb │ │ │ │ + @ instruction: 0xf7fffeb3 │ │ │ │ stmdage r4, {r1, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a2320 │ │ │ │ + blls 0x1a2174 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #18 │ │ │ │ stcne 4, cr15, [r0], {19} │ │ │ │ svclt 0x000b9a06 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0x11b5f24e │ │ │ │ - msrne R9_usr, sp │ │ │ │ + teqpeq r1, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x71a1f24d │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - mcr2 7, 5, pc, cr14, cr13, {7} @ │ │ │ │ - blt 0xffa61c28 │ │ │ │ + mrc2 7, 4, pc, cr6, cr13, {7} │ │ │ │ + blt 0xffa61ad4 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - @ instruction: 0xf9acf7fa │ │ │ │ + @ instruction: 0xf996f7fa │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4134638 │ │ │ │ - bls 0x26ae40 │ │ │ │ + bls 0x26acec │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {sl, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1400 │ │ │ │ - @ instruction: 0xf64d11d1 │ │ │ │ - blls 0x22c0f8 │ │ │ │ + @ instruction: 0xf64d0151 │ │ │ │ + blls 0x2241a4 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fc010d │ │ │ │ - @ instruction: 0xf7fffef7 │ │ │ │ + @ instruction: 0xf7fffedf │ │ │ │ stmdage r4, {r3, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - @ instruction: 0xf98ef7fa │ │ │ │ + @ instruction: 0xf978f7fa │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r9, pc}^ │ │ │ │ + ldmib sp, {r2, r3, r5, r9, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, lr}^ │ │ │ │ - bls 0x274084 │ │ │ │ + bls 0x273f30 │ │ │ │ @ instruction: 0xf64d4638 │ │ │ │ - vsra.s64 q9, , #64 │ │ │ │ + vorr.i32 , #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf7fc010d │ │ │ │ - @ instruction: 0xf7fffedf │ │ │ │ + @ instruction: 0xf7fffec7 │ │ │ │ stmdage r4, {r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a227c │ │ │ │ + blls 0x1a20d0 │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ vmax.f32 d27, d14, d12 │ │ │ │ - vrhadd.s8 , q7, │ │ │ │ - blls 0x2382c0 │ │ │ │ + vrhadd.s8 , q15, │ │ │ │ + blls 0x23035c │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fc010d │ │ │ │ - @ instruction: 0xf7fffec3 │ │ │ │ + @ instruction: 0xf7fffeab │ │ │ │ stmdage r4, {r2, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - @ instruction: 0xf95af7fa │ │ │ │ + @ instruction: 0xf944f7fa │ │ │ │ sbcseq r9, r8, #2048 @ 0x800 │ │ │ │ - bge 0xfe3a12dc │ │ │ │ + bge 0xfe3a1188 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - blx 0x221ce4 │ │ │ │ - blt 0xfe1e1cec │ │ │ │ + @ instruction: 0xf9ecf7fe │ │ │ │ + blt 0xfe1e1b98 │ │ │ │ vsubl.s8 q9, d16, d31 │ │ │ │ andmi r0, sl, r0, asr #4 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - bge 0x1fa0efc │ │ │ │ + bge 0x1fa0da8 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ strls r5, [r7], #-512 @ 0xfffffe00 │ │ │ │ vsubl.u8 , d3, d4 │ │ │ │ vsubl.u8 q10, d3, d3 │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7fa2305 │ │ │ │ - @ instruction: 0xf7fffebb │ │ │ │ + @ instruction: 0xf7fffea3 │ │ │ │ @ instruction: 0xf5b1ba6c │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - strdcs r8, [r0], #-30 @ 0xffffffe2 │ │ │ │ + strdcs r8, [r0], #-31 @ 0xffffffe1 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004281 │ │ │ │ - @ instruction: 0xf5b181f0 │ │ │ │ + @ instruction: 0xf5b181f1 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ tstcs r0, sp, asr sl │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64d4100 │ │ │ │ - vmla.f d19, d16, d1[4] │ │ │ │ + vmla.f d18, d0, d1[4] │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffd27 │ │ │ │ + @ instruction: 0xf7fffd0f │ │ │ │ @ instruction: 0xf5b2ba52 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - addmi r8, r2, #536870920 @ 0x20000008 │ │ │ │ - subshi pc, r0, #0 │ │ │ │ + addmi r8, r2, #132, 4 @ 0x40000008 │ │ │ │ + subshi pc, r2, #0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #128, 2 │ │ │ │ - bge 0x1220f68 │ │ │ │ + bge 0x1220e14 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #6443 @ 0x192b @ │ │ │ │ + movwcs pc, #6421 @ 0x1915 @ │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffae3 │ │ │ │ - ldmeq sl, {r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ - strmi pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + @ instruction: 0xf7fffacb │ │ │ │ + stmiaeq sl, {r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - @ instruction: 0x43220d49 │ │ │ │ - vqshlu.s64 d16, d13, #3 │ │ │ │ - @ instruction: 0xf1003403 │ │ │ │ - @ instruction: 0xf00181fe │ │ │ │ - tstls r8, r1, lsl #2 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - andsmi r0, r9, r0, lsl #3 │ │ │ │ - @ instruction: 0xf47f2900 │ │ │ │ - stmdbge r4, {r0, r5, r9, fp, sp, pc} │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - strls r2, [r5], #-770 @ 0xfffffcfe │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf94cf7ff │ │ │ │ - blt 0x661dc8 │ │ │ │ - vmul.i q8, , d1[2] │ │ │ │ - @ instruction: 0xf0014403 │ │ │ │ - b 0x14a4218 │ │ │ │ - movwmi r5, #52307 @ 0xcc53 │ │ │ │ + strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + ldreq r4, [sp], sl, lsl #6 │ │ │ │ + cmppl r3, pc, asr #20 │ │ │ │ + mvnshi pc, r0, lsl #2 │ │ │ │ + tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ + cmpcs r0, r8, lsl #2 │ │ │ │ + orreq pc, r0, r0, asr #5 │ │ │ │ + stmdbcs r0, {r0, r3, r4, lr} │ │ │ │ + bge 0x920e5c │ │ │ │ + @ instruction: 0xf04fa904 │ │ │ │ + movwcs r0, #11264 @ 0x2c00 │ │ │ │ + @ instruction: 0xf8cd9405 │ │ │ │ + stmib sp, {r4, lr, pc}^ │ │ │ │ + @ instruction: 0xf7ff2306 │ │ │ │ + @ instruction: 0xf7fff94b │ │ │ │ + stmiaeq r9, {r2, r4, r9, fp, ip, sp, pc}^ │ │ │ │ + strmi pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ cdpcc 3, 0, cr15, cr3, cr3, {6} │ │ │ │ - @ instruction: 0xf1000259 │ │ │ │ - ldreq r8, [sl], r3, lsl #6 │ │ │ │ - sbcshi pc, r6, #0, 2 │ │ │ │ - @ instruction: 0xf53f065b │ │ │ │ - stmdbge r4, {r0, r9, fp, sp, pc} │ │ │ │ - movweq pc, #4108 @ 0x100c @ │ │ │ │ - @ instruction: 0xf8cd2202 │ │ │ │ - stmib sp, {r4, sp, lr, pc}^ │ │ │ │ - movwls r4, #29189 @ 0x7205 │ │ │ │ - @ instruction: 0xf8b4f7ff │ │ │ │ - ldmiblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7f94621 │ │ │ │ - @ instruction: 0xf8d7fd01 │ │ │ │ - ldrtmi r3, [r8], -ip, lsl #1 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vpadd.i8 d2, d0, d5 │ │ │ │ - strbtcs r8, [r1], #1903 @ 0x76f │ │ │ │ - @ instruction: 0x46414632 │ │ │ │ - @ instruction: 0xf7c49400 │ │ │ │ - @ instruction: 0xf7ffffe9 │ │ │ │ - @ instruction: 0xf403bb58 │ │ │ │ - @ instruction: 0xf5b22220 │ │ │ │ - @ instruction: 0xf0002f00 │ │ │ │ - vqsub.s8 q4, q8, │ │ │ │ - bcs 0x10495c │ │ │ │ - movwhi pc, #12288 @ 0x3000 @ │ │ │ │ - adccs pc, r0, #50331648 @ 0x3000000 │ │ │ │ - svccs 0x0080f5b2 │ │ │ │ - strhi pc, [r2, #-0] │ │ │ │ - svccs 0x00a0f5b2 │ │ │ │ - strhi pc, [pc, #-0] @ 0xe3e5c │ │ │ │ - svccc 0x0080f5b2 │ │ │ │ - stmibge r8, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf96cf7fa │ │ │ │ - @ instruction: 0x46386d3b │ │ │ │ - @ instruction: 0x3110f8d3 │ │ │ │ - svceq 0x0070f413 │ │ │ │ - ldmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - stmdbhi r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf3c39d06 │ │ │ │ - ldreq r1, [lr], -r0, asr #3 │ │ │ │ - strhi pc, [fp], -r0, asr #2 │ │ │ │ - @ instruction: 0xf7fa2100 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x9e0f98 │ │ │ │ - strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ - ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - blx 0xfe7a1c58 │ │ │ │ - addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xff021c78 │ │ │ │ - blx 0xba1c68 │ │ │ │ - stmdavs r5!, {r0, r3, r5, r9, sl, lr} │ │ │ │ - andcs r4, r0, r6, lsl #12 │ │ │ │ - mrrc2 7, 13, pc, r8, cr1 @ │ │ │ │ - strmi r4, [r2], -r9, lsr #12 │ │ │ │ + b 0x14b48bc │ │ │ │ + subseq r5, r9, #21248 @ 0x5300 │ │ │ │ + movwhi pc, #16640 @ 0x4100 @ │ │ │ │ + @ instruction: 0xf100069a │ │ │ │ + @ instruction: 0x065b82d7 │ │ │ │ + bge 0x12119c │ │ │ │ + @ instruction: 0xf00ca904 │ │ │ │ + andcs r0, r2, #67108864 @ 0x4000000 │ │ │ │ + ands pc, r0, sp, asr #17 │ │ │ │ + andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7ff9307 │ │ │ │ + @ instruction: 0xf7fff8b3 │ │ │ │ + @ instruction: 0x4621b9f4 │ │ │ │ + stc2l 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ + ldrdcc pc, [ip], r7 │ │ │ │ + @ instruction: 0xf0034638 │ │ │ │ + blcs 0x624948 │ │ │ │ + ldrbhi pc, [r0, -r0, lsl #4]! @ │ │ │ │ + ldrtmi r2, [r2], -r1, ror #9 │ │ │ │ + strls r4, [r0], #-1601 @ 0xfffff9bf │ │ │ │ + @ instruction: 0xf816f7c5 │ │ │ │ + bllt 0x16e1cdc │ │ │ │ + eorcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ + svccs 0x0000f5b2 │ │ │ │ + rscshi pc, r6, #0 │ │ │ │ + sbchi pc, r7, #0, 4 │ │ │ │ + @ instruction: 0xf0002a00 │ │ │ │ + vst2.8 {d8-d11}, [r3], r4 │ │ │ │ + @ instruction: 0xf5b222a0 │ │ │ │ + @ instruction: 0xf0002f80 │ │ │ │ + @ instruction: 0xf5b28503 │ │ │ │ + @ instruction: 0xf0002fa0 │ │ │ │ + @ instruction: 0xf5b28510 │ │ │ │ + @ instruction: 0xf47f3f80 │ │ │ │ + ldrmi sl, [r9], -r7, asr #19 │ │ │ │ + @ instruction: 0xf7faa804 │ │ │ │ + @ instruction: 0x6d3bf955 │ │ │ │ + @ instruction: 0xf8d34638 │ │ │ │ + @ instruction: 0xf4133110 │ │ │ │ + @ instruction: 0xf43f0f70 │ │ │ │ + @ instruction: 0xf8d7a9bb │ │ │ │ + ldmib sp, {r4, r6, r7, ip, sp}^ │ │ │ │ + stcls 8, cr9, [r6, #-16] │ │ │ │ + bicne pc, r0, r3, asr #7 │ │ │ │ + @ instruction: 0xf140061e │ │ │ │ + tstcs r0, ip, lsl #12 │ │ │ │ + @ instruction: 0xff8ef7fa │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf642ab22 │ │ │ │ + vaddhn.i16 d17, q0, q2 │ │ │ │ + @ instruction: 0xf76c2497 │ │ │ │ + vqdmulh.s , , │ │ │ │ + strmi r0, [r7], -r8, lsl #5 │ │ │ │ + @ instruction: 0xf7716821 │ │ │ │ + @ instruction: 0xf76cfb65 │ │ │ │ + @ instruction: 0x4629fad3 │ │ │ │ + strmi r6, [r6], -r5, lsr #16 │ │ │ │ + @ instruction: 0xf7d12000 │ │ │ │ + strtmi pc, [r9], -r9, lsl #25 │ │ │ │ + ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ + blx 0x3a1b4c │ │ │ │ + vnmla.f64 d4, d29, d11 │ │ │ │ + vrecps.f32 q9, , q8 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ + ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ + ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ + andls r1, r0, #16384000 @ 0xfa0000 │ │ │ │ + stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ + @ instruction: 0xf76d461a │ │ │ │ + mulcs r0, pc, sl @ │ │ │ │ + stmdavs r4!, {r0, r6, r9, sl, lr} │ │ │ │ + stc2l 7, cr15, [lr], #-836 @ 0xfffffcbc │ │ │ │ + @ instruction: 0xf1b94602 │ │ │ │ + andle r0, r0, r0, lsl #30 │ │ │ │ + strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7744630 │ │ │ │ - blmi 0xff3e2454 │ │ │ │ - svccs 0x0070ee1d │ │ │ │ - tstpmi r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ - orrseq pc, r4, r0, asr #5 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldmne sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - ldrtmi r9, [r3], #-512 @ 0xfffffe00 │ │ │ │ - ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xf9f6f76d │ │ │ │ - strbmi r2, [r9], -r0 │ │ │ │ - @ instruction: 0xf7d16824 │ │ │ │ - @ instruction: 0x4602fc3d │ │ │ │ - svceq 0x0000f1b8 │ │ │ │ - andcc sp, r2, #0 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf98af774 │ │ │ │ - blt 0xffb61f0c │ │ │ │ - eorcs pc, r0, #16777216 @ 0x1000000 │ │ │ │ - @ instruction: 0xf5b24615 │ │ │ │ - @ instruction: 0xf0002f00 │ │ │ │ - vqsub.s8 q4, q8, q10 │ │ │ │ - bcs 0x1048f8 │ │ │ │ - movthi pc, #53248 @ 0xd000 @ │ │ │ │ - adccs pc, r0, #16777216 @ 0x1000000 │ │ │ │ - svccs 0x0080f5b2 │ │ │ │ - ldrbthi pc, [lr], #0 @ │ │ │ │ - ldrthi pc, [r8], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf7fffa33 │ │ │ │ + vst1.64 {d11-d12}, [r1 :128], r8 │ │ │ │ + ldrmi r2, [r5], -r0, lsr #4 │ │ │ │ + svccs 0x0000f5b2 │ │ │ │ + rscshi pc, r5, #0 │ │ │ │ + rsbshi pc, r6, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - stmdage r4, {r1, r2, r5, r6, r8, sl, pc} │ │ │ │ - @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fffb55 │ │ │ │ - @ instruction: 0xf011b952 │ │ │ │ - @ instruction: 0xf47f0fa0 │ │ │ │ - @ instruction: 0x6d3aa94d │ │ │ │ - ldrdne pc, [r0], r2 @ │ │ │ │ - svcvs 0x0070f411 │ │ │ │ - orrshi pc, r2, #0 │ │ │ │ - @ instruction: 0xf4126852 │ │ │ │ - svclt 0x00140f70 │ │ │ │ - andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - @ instruction: 0xf8d7a93d │ │ │ │ - @ instruction: 0x463820b4 │ │ │ │ - @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf8d7a937 │ │ │ │ - bcs 0xec26c │ │ │ │ - ldmdbge r2!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fe9302 │ │ │ │ - stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe9e1098 │ │ │ │ - @ instruction: 0xf0039b02 │ │ │ │ - bleq 0x7247e0 │ │ │ │ - @ instruction: 0xf0010adc │ │ │ │ - vsra.u64 q8, q8, #61 │ │ │ │ - movwmi r5, #41856 @ 0xa380 │ │ │ │ - svceq 0x0040f011 │ │ │ │ - eorseq pc, pc, #2 │ │ │ │ - bicsne lr, r1, pc, asr #20 │ │ │ │ - @ instruction: 0xf44fbf0c │ │ │ │ - vst4.32 {d20-d23}, [pc], r0 │ │ │ │ - orrseq r5, r2, r0, asr #32 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - sbccc lr, r1, #270336 @ 0x42000 │ │ │ │ - tstmi r0, #28, 6 @ 0x70000000 │ │ │ │ - cdp2 7, 5, cr15, cr6, cr12, {3} │ │ │ │ - @ instruction: 0xf7f94621 │ │ │ │ - @ instruction: 0xf7fffc33 │ │ │ │ - movwcs fp, #6784 @ 0x1a80 │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffa73 │ │ │ │ - strcs fp, [r0], #-2306 @ 0xfffff6fe │ │ │ │ - stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ - ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - biceq pc, r9, sp, asr #12 │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - ldc2 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ - ldmlt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - adceq pc, r0, #19 │ │ │ │ - @ instruction: 0xf47f4691 │ │ │ │ - ldcvs 8, cr10, [sl, #-956]! @ 0xfffffc44 │ │ │ │ - @ instruction: 0xf0116811 │ │ │ │ - @ instruction: 0xf43f0fe0 │ │ │ │ - beq 0xff78e3c8 │ │ │ │ - addpl pc, r0, r3, asr #7 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - svcvs 0x0070f011 │ │ │ │ - streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ + vst2.16 {d8-d11}, [r1], lr │ │ │ │ + @ instruction: 0xf5b222a0 │ │ │ │ + @ instruction: 0xf0002f80 │ │ │ │ + vqshl.s8 q4, , q8 │ │ │ │ + bcs 0x1050cc │ │ │ │ + strbhi pc, [r7, #-0]! @ │ │ │ │ + strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ + @ instruction: 0xf8e8f7fa │ │ │ │ + ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ + blx 0x1021dea │ │ │ │ + ldmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svceq 0x00a0f011 │ │ │ │ + stmdbge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d26d3a │ │ │ │ + @ instruction: 0xf41110a0 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + ldmdavs r2, {r0, r1, r4, r7, r8, r9, pc}^ │ │ │ │ + svceq 0x0070f412 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + bcs 0xec624 │ │ │ │ + ldmdbge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ - @ instruction: 0xf0404690 │ │ │ │ - bcs 0x1051cc │ │ │ │ - ldmge r8, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0xf5710 │ │ │ │ + ldmdbge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0x4638a8d3 │ │ │ │ - @ instruction: 0xf7fe9302 │ │ │ │ - blls 0x1a305c │ │ │ │ + movwls sl, #10545 @ 0x2931 │ │ │ │ + mcrr2 7, 15, pc, r8, cr14 @ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf04faa42 │ │ │ │ - bleq 0x766064 │ │ │ │ - andeq pc, pc, r3 │ │ │ │ - mvnseq pc, #2 │ │ │ │ - strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ - ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf0004318 │ │ │ │ - @ instruction: 0xf013003f │ │ │ │ - b 0x14a7d80 │ │ │ │ - b 0x14a8fd0 │ │ │ │ - b 0x10e4388 │ │ │ │ - svclt 0x000c30c3 │ │ │ │ - orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - cmnppl r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - streq r4, [r0], #-792 @ 0xfffffce8 │ │ │ │ - ldc2l 7, cr15, [r4, #432]! @ 0x1b0 │ │ │ │ - and r4, r7, r7, lsl #12 │ │ │ │ - bl 0x27596c │ │ │ │ - @ instruction: 0xf1080309 │ │ │ │ - vceq.i32 , , │ │ │ │ - ldrmi r0, [r5], -r2, lsl #4 │ │ │ │ - strtmi r4, [lr], -r9, lsr #12 │ │ │ │ - andcs r6, r0, r5, lsr #16 │ │ │ │ - blx 0x1822002 │ │ │ │ - strtmi r4, [r9], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf7744638 │ │ │ │ - @ instruction: 0xf1b8f8d1 │ │ │ │ - mvnle r0, r0, lsl #30 │ │ │ │ - blt 0x3620cc │ │ │ │ - strtmi r2, [r2], -r1, lsl #6 │ │ │ │ + blls 0x18e8d4 │ │ │ │ + andeq pc, pc, #3 │ │ │ │ + beq 0xff7e6ab8 │ │ │ │ + mvnseq pc, r1 │ │ │ │ + orrpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ + @ instruction: 0xf011430a │ │ │ │ + @ instruction: 0xf0020f40 │ │ │ │ + b 0x14a4764 │ │ │ │ + svclt 0x000c11d1 │ │ │ │ + addmi pc, r0, pc, asr #8 │ │ │ │ + subpl pc, r0, pc, asr #8 │ │ │ │ + @ instruction: 0xf0040192 │ │ │ │ + b 0x1164ef4 │ │ │ │ + tstmi ip, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xf76c4310 │ │ │ │ + @ instruction: 0x4621feff │ │ │ │ + ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + blt 0x20e1e8c │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf80cf7fe │ │ │ │ - stmlt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, sl, #32, 2 │ │ │ │ - stmge r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff6cf7f9 │ │ │ │ - strcs r9, [r0], #-2308 @ 0xfffff6fc │ │ │ │ - stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf64d1400 │ │ │ │ - vbic.i32 d20, #9 @ 0x00000009 │ │ │ │ - ldmib sp, {r0, r2, r3, r8}^ │ │ │ │ - @ instruction: 0xf7fd3205 │ │ │ │ - @ instruction: 0xf7fffb47 │ │ │ │ - movwcs fp, #2162 @ 0x872 │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff915 │ │ │ │ - movwcs fp, #2154 @ 0x86a │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff90d │ │ │ │ - ldrtmi fp, [r8], -r2, ror #16 │ │ │ │ - strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - msrcs (UNDEF: 101), lr │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - blx 0xc2213a │ │ │ │ - ldmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ - teqpcc r1, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - blx 0x922152 │ │ │ │ - stmdalt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - smlabtmi r0, sp, r9, lr │ │ │ │ - @ instruction: 0x61a9f24e │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - blx 0x62216a │ │ │ │ - ldmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf7f9a804 │ │ │ │ - bls 0x2a3e1c │ │ │ │ - movwne lr, #18909 @ 0x49dd │ │ │ │ + blx 0x17a1e94 │ │ │ │ + stmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blls 0x22cea4 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf64d4638 │ │ │ │ - vaddw.s8 , q8, d9 │ │ │ │ + vmin.s8 d20, d13, d24 │ │ │ │ + vmla.f d23, d0, d1[2] │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffb03 │ │ │ │ - subeq fp, r9, lr, lsr #16 │ │ │ │ - andls r9, r6, #83886080 @ 0x5000000 │ │ │ │ - streq pc, [r2], #-1 │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - vsubl.u8 , d3, d7 │ │ │ │ - @ instruction: 0x43221280 │ │ │ │ - bicpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ - movwls r9, #16904 @ 0x4208 │ │ │ │ - @ instruction: 0xff52f7fe │ │ │ │ - ldmdalt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xff02f7f9 │ │ │ │ - strtmi r2, [r2], -r1, lsl #6 │ │ │ │ + @ instruction: 0xf7fffca5 │ │ │ │ + @ instruction: 0xf013b8f4 │ │ │ │ + ldrmi r0, [r1], r0, lsr #5 │ │ │ │ + stmiage lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs r1, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00e0f011 │ │ │ │ + stmiage r8!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf3c30ada │ │ │ │ + @ instruction: 0xf0025080 │ │ │ │ + @ instruction: 0xf011021e │ │ │ │ + b 0x117fca0 │ │ │ │ + @ instruction: 0xf8d70500 │ │ │ │ + @ instruction: 0x469020b4 │ │ │ │ + strbthi pc, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ + @ instruction: 0xf47f2a00 │ │ │ │ + @ instruction: 0xf8d7a8d7 │ │ │ │ + bcs 0xec1d8 │ │ │ │ + ldmge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + movwls r4, #9784 @ 0x2638 │ │ │ │ + blx 0xffb21efe │ │ │ │ + stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ + bge 0x1161008 │ │ │ │ + stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0030b1a │ │ │ │ + @ instruction: 0xf002000f │ │ │ │ + @ instruction: 0xf64203f0 │ │ │ │ + vaddhn.i16 d17, q0, q2 │ │ │ │ + tstmi r8, #-1761607680 @ 0x97000000 │ │ │ │ + eorseq pc, pc, r0 │ │ │ │ + svceq 0x0040f013 │ │ │ │ + bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ + sbceq lr, r0, pc, asr #20 │ │ │ │ + sbccc lr, r3, r0, asr #20 │ │ │ │ + @ instruction: 0xf44fbf0c │ │ │ │ + vst2.32 {d20-d23}, [pc], r0 │ │ │ │ + tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ + @ instruction: 0xf76c0400 │ │ │ │ + @ instruction: 0x4607fe9d │ │ │ │ + ldrtmi lr, [r2], -r7 │ │ │ │ + movweq lr, #39686 @ 0x9b06 │ │ │ │ + ldmcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ + andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ + @ instruction: 0x46294615 │ │ │ │ + stmdavs r5!, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7d12000 │ │ │ │ + strmi pc, [r2], -sp, lsl #23 │ │ │ │ + ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf97af774 │ │ │ │ + svceq 0x0000f1b8 │ │ │ │ + @ instruction: 0xf7ffd1e9 │ │ │ │ + movwcs fp, #6664 @ 0x1a08 │ │ │ │ + stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7fd4638 │ │ │ │ + @ instruction: 0xf7fffff3 │ │ │ │ + smlalbbcs fp, r0, sl, r8 │ │ │ │ + smlawteq r0, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47f428a │ │ │ │ + ldrmi sl, [r9], -r3, lsl #17 │ │ │ │ + @ instruction: 0xf7f9a804 │ │ │ │ + stmdbls r4, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0x21b9f64d │ │ │ │ + smlabteq sp, r0, r2, pc @ │ │ │ │ + andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ + blx 0xca1fb2 │ │ │ │ + ldmdalt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8baf7fe │ │ │ │ - stmdalt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - mrc2 7, 7, pc, cr6, cr9, {7} │ │ │ │ - stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ + @ instruction: 0xf8fcf7fe │ │ │ │ + stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4638461a │ │ │ │ + @ instruction: 0xf8f4f7fe │ │ │ │ + stmdalt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + vrshl.s8 d20, d0, d14 │ │ │ │ + vmla.f d16, d16, d1[4] │ │ │ │ + @ instruction: 0xf7fd010d │ │ │ │ + @ instruction: 0xf7fffb13 │ │ │ │ + tstcs r0, r6, asr r8 │ │ │ │ + stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf64d4100 │ │ │ │ + vsra.s64 d17, d17, #64 │ │ │ │ + @ instruction: 0xf7fd010d │ │ │ │ + @ instruction: 0xf7fffb07 │ │ │ │ + tstcs r1, sl, asr #16 │ │ │ │ + stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + vrhadd.s8 d20, d14, d0 │ │ │ │ + vaddw.s8 , q0, d21 │ │ │ │ + @ instruction: 0xf7fd010d │ │ │ │ + @ instruction: 0xf7fffafb │ │ │ │ + stmdage r4, {r1, r2, r3, r4, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xff10f7f9 │ │ │ │ + ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ + stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - teqpvc sp, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r9, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - blx 0xff5a21ec │ │ │ │ - svclt 0x00fdf7fe │ │ │ │ - addeq ip, r2, r8, lsl #1 │ │ │ │ + blx 0xffba2038 │ │ │ │ + stmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strls r0, [r5], #-73 @ 0xffffffb7 │ │ │ │ + @ instruction: 0xf0019206 │ │ │ │ + andcs r0, r1, #33554432 @ 0x2000000 │ │ │ │ + andls sl, r7, #4, 18 @ 0x10000 │ │ │ │ + addne pc, r0, #201326595 @ 0xc000003 │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + andls r5, r8, #192, 6 │ │ │ │ + @ instruction: 0xf7fe9304 │ │ │ │ + @ instruction: 0xf7ffff51 │ │ │ │ + stmdage r4, {r1, r3, r4, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f99407 │ │ │ │ + movwcs pc, #7915 @ 0x1eeb @ │ │ │ │ + stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7fe4638 │ │ │ │ + @ instruction: 0xf7fff8a1 │ │ │ │ + stmdage r4, {r1, r2, r3, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f92401 │ │ │ │ + stmdbls r4, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ + vhsub.s8 d19, d14, d5 │ │ │ │ + vsra.s64 d21, d25, #64 │ │ │ │ + @ instruction: 0xf7fd010d │ │ │ │ + @ instruction: 0xf7fefab9 │ │ │ │ + svclt 0x0000bffc │ │ │ │ + ldrdeq ip, [r2], sl │ │ │ │ eorcs pc, r0, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ subhi pc, r8, #0 │ │ │ │ andhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst1.16 {d8-d11}, [r1 :128], r2 │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vcge.s8 q4, q8, q15 │ │ │ │ - bcs 0x105658 │ │ │ │ + bcs 0x105508 │ │ │ │ ldrbthi pc, [r0], #0 @ │ │ │ │ sbcne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andls r9, r4, #117440512 @ 0x7000000 │ │ │ │ ldmdaeq sl, {r2, r3, r4, r6, r7, r9, fp}^ │ │ │ │ stcpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc4305 │ │ │ │ - @ instruction: 0xf7fefabd │ │ │ │ - @ instruction: 0xf011bfcc │ │ │ │ + @ instruction: 0xf7fefaa3 │ │ │ │ + @ instruction: 0xf011bfca │ │ │ │ ldrmi r0, [r1], r0, lsr #5 │ │ │ │ - svcge 0x00c6f47e │ │ │ │ + svcge 0x00c4f47e │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0060f412 │ │ │ │ - svcge 0x00c0f43e │ │ │ │ + svcge 0x00bef43e │ │ │ │ vmull.u8 q8, d19, d9 │ │ │ │ @ instruction: 0xf0013003 │ │ │ │ @ instruction: 0xf0120110 │ │ │ │ - b 0x1127ebc │ │ │ │ + b 0x1127d6c │ │ │ │ strmi r0, [sp], -r0, lsl #2 │ │ │ │ strbeq sp, [r9], r2, lsl #2 │ │ │ │ - svcge 0x00b2f53e │ │ │ │ + svcge 0x00b0f53e │ │ │ │ ldrsbteq pc, [r4], r7 @ │ │ │ │ svcvs 0x0070f012 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ stmdacs r0, {r0, r4, r7, sl, pc} │ │ │ │ - svcge 0x00a8f47e │ │ │ │ + svcge 0x00a6f47e │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - ldrtmi sl, [r8], -r3, lsr #31 │ │ │ │ + ldrtmi sl, [r8], -r1, lsr #31 │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - blls 0x1a2dfc │ │ │ │ + blls 0x1a2c44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf04fa912 │ │ │ │ - bleq 0x7662c4 │ │ │ │ + @ instruction: 0xf04fa910 │ │ │ │ + bleq 0x766174 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rscseq pc, r0, #2 │ │ │ │ @ instruction: 0xf0122000 │ │ │ │ - b 0x11a7fd4 │ │ │ │ - b 0x14a4ee0 │ │ │ │ + b 0x11a7e84 │ │ │ │ + b 0x14a4d90 │ │ │ │ svclt 0x000c12d2 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ cmnppl pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ biccc lr, r2, r1, asr #20 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ streq r4, [r9], #-793 @ 0xfffffce7 │ │ │ │ - ldc2l 7, cr15, [lr], {108} @ 0x6c │ │ │ │ + stc2 7, cr15, [r6, #432] @ 0x1b0 │ │ │ │ and r4, r7, r7, lsl #12 │ │ │ │ - bl 0x275bcc │ │ │ │ + bl 0x275a7c │ │ │ │ @ instruction: 0xf1080309 │ │ │ │ vceq.i32 , , │ │ │ │ ldrmi r0, [r5], -r1, lsl #4 │ │ │ │ strtmi r4, [lr], -r9, lsr #12 │ │ │ │ andcs r6, r1, r5, lsr #16 │ │ │ │ - blx 0xc22260 │ │ │ │ + blx 0x1822110 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7744638 │ │ │ │ - @ instruction: 0xf1b8fa77 │ │ │ │ + @ instruction: 0xf1b8fb1f │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ - ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffecf76b │ │ │ │ + ldmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf894f76c │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - @ instruction: 0xfff8f7c0 │ │ │ │ + @ instruction: 0xf824f7c1 │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x20a232c │ │ │ │ - @ instruction: 0xffe0f76b │ │ │ │ + blx 0x1aa21dc │ │ │ │ + @ instruction: 0xf888f76c │ │ │ │ strmi r4, [r4], -r2, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xffecf7c0 │ │ │ │ + @ instruction: 0xf818f7c1 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x1da2344 │ │ │ │ - ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xffd2f76b │ │ │ │ + blx 0x17a21f4 │ │ │ │ + poplt {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf87af76c │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - @ instruction: 0xffdef7c0 │ │ │ │ + @ instruction: 0xf80af7c1 │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1a22360 │ │ │ │ - @ instruction: 0xffc6f76b │ │ │ │ + blx 0x1422210 │ │ │ │ + @ instruction: 0xf86ef76c │ │ │ │ strmi r4, [r4], -sl, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xffd2f7c0 │ │ │ │ + @ instruction: 0xfffef7c0 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - blx 0x1722378 │ │ │ │ - stmialt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1122228 │ │ │ │ + stmialt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andeq pc, r2, #2 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ strls r2, [r5], #-513 @ 0xfffffdff │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2l 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ - svclt 0x001df7fe │ │ │ │ + ldc2l 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ + svclt 0x001bf7fe │ │ │ │ @ instruction: 0xf00479d4 │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7fe2401 │ │ │ │ - @ instruction: 0xf5b2bf61 │ │ │ │ + @ instruction: 0xf5b2bf5f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ - ldrmi sl, [r9], -pc, lsl #30 │ │ │ │ + ldrmi sl, [r9], -sp, lsl #30 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mrc2 7, 3, pc, cr4, cr9, {7} │ │ │ │ + mrc2 7, 2, pc, cr12, cr9, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 3, pc, cr10, cr12, {7} │ │ │ │ - svclt 0x0005f7fe │ │ │ │ + mcr2 7, 3, pc, cr0, cr12, {7} @ │ │ │ │ + svclt 0x0003f7fe │ │ │ │ str lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ streq pc, [r4], #-4 │ │ │ │ movtne pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr5, cr14, {7} │ │ │ │ + ldc2 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr3, cr14, {7} │ │ │ │ svccs 0x0020f5b2 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr0, cr14, {3} │ │ │ │ + mcrge 4, 7, pc, cr14, cr14, {3} @ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mrc2 7, 2, pc, cr6, cr9, {7} │ │ │ │ + mrc2 7, 1, pc, cr14, cr9, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ + ldc2 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + mcrlt 7, 7, pc, cr5, cr14, {7} @ │ │ │ │ cmpeq sl, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0x81baf100 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - blls 0x1a3de8 │ │ │ │ + blls 0x1a3c38 │ │ │ │ @ instruction: 0xf53e03db │ │ │ │ - stmdbge r4, {r0, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefa85 │ │ │ │ - @ instruction: 0x4619bed4 │ │ │ │ + @ instruction: 0xf7fefa6b │ │ │ │ + @ instruction: 0x4619bed2 │ │ │ │ @ instruction: 0xf100035a │ │ │ │ stmdage r4, {r1, r2, r3, r4, r7, r8, pc} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a3bb0 │ │ │ │ + blls 0x1a3a00 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ stmdavs r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rsbhi pc, fp, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - blcs 0xfe104f04 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr8, cr14, {3} │ │ │ │ + blcs 0xfe104db4 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr6, cr14, {3} │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r7, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ - mcrge 4, 5, pc, cr12, cr14, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr10, cr14, {1} @ │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ - blcs 0xf5d84 │ │ │ │ - mcrge 4, 5, pc, cr6, cr14, {3} @ │ │ │ │ + blcs 0xf5c34 │ │ │ │ + mcrge 4, 5, pc, cr4, cr14, {3} @ │ │ │ │ ldrsbtpl pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf47e2d00 │ │ │ │ - @ instruction: 0xf7feaea1 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r3, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff26f76b │ │ │ │ + @ instruction: 0xf7feae9f │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r1, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffcef76b │ │ │ │ movwne pc, #17986 @ 0x4642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf7d1681e │ │ │ │ - strmi pc, [r2], -pc, asr #18 │ │ │ │ + @ instruction: 0x4602f97f │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ - mrc2 7, 0, pc, cr0, cr3, {3} │ │ │ │ + mrc2 7, 5, pc, cr8, cr3, {3} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - stc2 7, cr15, [r6, #-456]! @ 0xfffffe38 │ │ │ │ + stc2l 7, cr15, [lr, #456] @ 0x1c8 │ │ │ │ strtmi r9, [r8], -r2, lsl #22 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf93ef7d1 │ │ │ │ + @ instruction: 0xf96ef7d1 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - @ instruction: 0xf7fefeb3 │ │ │ │ - movteq fp, #57326 @ 0xdfee │ │ │ │ + @ instruction: 0xf7feff5b │ │ │ │ + movteq fp, #57324 @ 0xdfec │ │ │ │ teqphi sl, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2l 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf47e3380 │ │ │ │ - ldcvs 14, cr10, [sl, #-428]! @ 0xfffffe54 │ │ │ │ + ldcvs 14, cr10, [sl, #-420]! @ 0xfffffe5c │ │ │ │ ldmdavs r2, {r3, r4, r5, r9, sl, lr} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - mcrge 4, 3, pc, cr4, cr14, {1} @ │ │ │ │ + mcrge 4, 3, pc, cr2, cr14, {1} @ │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ stmdals r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c29d06 │ │ │ │ ldreq r1, [r4], -r0, asr #3 │ │ │ │ adcshi pc, fp, #64, 2 │ │ │ │ @ instruction: 0xf7fa4619 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00cbf43e │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00c9f43e │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - cdp2 7, 13, cr15, cr10, cr11, {3} │ │ │ │ + @ instruction: 0xff82f76b │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf908f7d1 │ │ │ │ + @ instruction: 0xf938f7d1 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - @ instruction: 0xf76bfe11 │ │ │ │ - vrecps.f32 d31, d3, d21 │ │ │ │ + @ instruction: 0xf76bfeb9 │ │ │ │ + vrecps.f32 , , │ │ │ │ stmdavs r1!, {r3, r7, r9} │ │ │ │ @ instruction: 0xf7709002 │ │ │ │ - blmi 0xff2e42dc │ │ │ │ + blmi 0xff2e442c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r4, [r3], #-1048 @ 0xfffffbe8 │ │ │ │ andls r4, r0, sl, lsl r6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ orrshi pc, fp, #0 │ │ │ │ mvneq pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - stmdavs r4!, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r1, asr #12 │ │ │ │ - @ instruction: 0xf8e0f7d1 │ │ │ │ + @ instruction: 0xf910f7d1 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7734630 │ │ │ │ - @ instruction: 0xf7fefe55 │ │ │ │ - movteq fp, #44944 @ 0xaf90 │ │ │ │ + @ instruction: 0xf7fefefd │ │ │ │ + movteq fp, #44942 @ 0xaf8e │ │ │ │ rscshi pc, r7, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [ip, #-996] @ 0xfffffc1c │ │ │ │ + stc2 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ orrcs r9, r0, r2, lsl #22 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ stmdals r4, {r0, r1, r3, lr} │ │ │ │ @ instruction: 0xf5b39a05 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ vhsub.s8 q4, q0, │ │ │ │ - blcs 0x104db0 │ │ │ │ + blcs 0x104c60 │ │ │ │ eorhi pc, fp, #0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - ldclge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ + ldclge 4, cr15, [sl, #248]! @ 0xf8 │ │ │ │ ldmdavs r9, {r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r8, r0, asr #32 │ │ │ │ - @ instruction: 0x61a9f64d │ │ │ │ + msrpl R9_fiq, sp │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r8], -r3, lsl #12 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ - @ instruction: 0xf5b2b869 │ │ │ │ + @ instruction: 0xf5b2b84f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ - b 0x14cfdc0 │ │ │ │ + b 0x14cfc68 │ │ │ │ @ instruction: 0xf3c13cd1 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x13e76ac │ │ │ │ - b 0x14a7648 │ │ │ │ + b 0x13e755c │ │ │ │ + b 0x14a74f8 │ │ │ │ stceq 14, cr0, [sl], {67} @ 0x43 │ │ │ │ streq pc, [r4], #-4 │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ andseq pc, r0, #2 │ │ │ │ stmdbge r4, {r1, r2, sl, ip, pc} │ │ │ │ strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ @ instruction: 0x43221340 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xff4a2660 │ │ │ │ - stcllt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ + blx 0xfee22510 │ │ │ │ + ldclt 7, cr15, [pc, #1016]! @ 0xe491c │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf01880ed │ │ │ │ @ instruction: 0xf47e0f01 │ │ │ │ - @ instruction: 0x2610adb9 │ │ │ │ + @ instruction: 0x2610adb7 │ │ │ │ streq pc, [r2], #-450 @ 0xfffffe3e │ │ │ │ - mcrlt 7, 6, pc, cr2, cr14, {7} @ │ │ │ │ + mcrlt 7, 6, pc, cr0, cr14, {7} @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x164ed0 │ │ │ │ + bcs 0x164d80 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - strbt r2, [fp], #-513 @ 0xfffffdff │ │ │ │ + strbt r2, [sl], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf1000359 │ │ │ │ bicseq r8, sl, #240, 4 │ │ │ │ sbcshi pc, ip, #0, 2 │ │ │ │ strls r0, [r7], #-3226 @ 0xfffff366 │ │ │ │ strbne pc, [r0], #963 @ 0x3c3 @ │ │ │ │ subseq r9, ip, r4, lsl #8 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb2305 │ │ │ │ - @ instruction: 0xf7fef8b5 │ │ │ │ - movteq fp, #60814 @ 0xed8e │ │ │ │ + @ instruction: 0xf7fef89b │ │ │ │ + movteq fp, #60812 @ 0xed8c │ │ │ │ rscshi pc, r6, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [ip], #996 @ 0x3e4 │ │ │ │ + stc2 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ orrcs r9, r0, r2, lsl #22 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ stcls 0, cr4, [r4], {11} │ │ │ │ @ instruction: 0xf5b39a05 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ vqsub.s8 d8, d0, d24 │ │ │ │ - blcs 0x104f84 │ │ │ │ + blcs 0x104e34 │ │ │ │ andhi pc, r0, #0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ - ldclge 4, cr15, [r0, #-248]! @ 0xffffff08 │ │ │ │ + stclge 4, cr15, [lr, #-248]! @ 0xffffff08 │ │ │ │ ldmdavs r9, {r1, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64dd12c │ │ │ │ - vbic.i32 , #13 @ 0x0000000d │ │ │ │ + vsra.s64 , , #64 │ │ │ │ strtmi r0, [r3], -sp, lsl #2 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x18a2724 │ │ │ │ - stc2l 7, cr15, [r8, #428]! @ 0x1ac │ │ │ │ + bllt 0x12225d4 │ │ │ │ + cdp2 7, 9, cr15, cr0, cr11, {3} │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - ldc2l 7, cr15, [r4, #768]! @ 0x300 │ │ │ │ + cdp2 7, 2, cr15, cr0, cr0, {6} │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ - @ instruction: 0xf87af7f9 │ │ │ │ - mcrlt 7, 6, pc, cr7, cr14, {7} @ │ │ │ │ - ldc2l 7, cr15, [sl, #428] @ 0x1ac │ │ │ │ + @ instruction: 0xf862f7f9 │ │ │ │ + mcrlt 7, 6, pc, cr5, cr14, {7} @ │ │ │ │ + cdp2 7, 8, cr15, cr2, cr11, {3} │ │ │ │ strmi r4, [r4], -sl, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6, #768]! @ 0x300 │ │ │ │ + cdp2 7, 1, cr15, cr2, cr0, {6} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0xffa2253a │ │ │ │ + stc2 7, cr15, [ip], {114} @ 0x72 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf866f7f9 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr3, cr14, {7} │ │ │ │ - @ instruction: 0xffbcf1ce │ │ │ │ + @ instruction: 0xf84ef7f9 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr1, cr14, {7} │ │ │ │ + @ instruction: 0xffc4f1ce │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefc5b │ │ │ │ - stmdage r4, {r1, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2l 7, cr15, [r2], #996 @ 0x3e4 │ │ │ │ + @ instruction: 0xf7fefc41 │ │ │ │ + stmdage r4, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + ldc2l 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9ecf7fb │ │ │ │ - stclt 7, cr15, [r9, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf9d2f7fb │ │ │ │ + stclt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefe59 │ │ │ │ - stmdage r4, {r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2l 7, cr15, [r0], #996 @ 0x3e4 │ │ │ │ + @ instruction: 0xf7fefe3f │ │ │ │ + stmdage r4, {r1, r2, r3, r4, r8, sl, fp, ip, sp, pc} │ │ │ │ + stc2l 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - ldcge 4, cr15, [r6, #-248] @ 0xffffff08 │ │ │ │ + ldcge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ ldmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8dd9405 │ │ │ │ - blcs 0x10c844 │ │ │ │ + blcs 0x10c6f4 │ │ │ │ cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x10b3f8 │ │ │ │ - stcge 4, cr15, [sl, #-504] @ 0xfffffe08 │ │ │ │ + blcs 0x10b2a8 │ │ │ │ + stcge 4, cr15, [r8, #-504] @ 0xfffffe08 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr11, cr14, {1} │ │ │ │ - stc2 7, cr15, [lr, #428] @ 0x1ac │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr9, cr14, {1} │ │ │ │ + cdp2 7, 3, cr15, cr6, cr11, {3} │ │ │ │ @ instruction: 0xf76b4680 │ │ │ │ - strtmi pc, [r1], -fp, lsl #27 │ │ │ │ + @ instruction: 0x4621fe33 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ strtmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs r5!, {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffb4f7d0 │ │ │ │ + @ instruction: 0xffe4f7d0 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - @ instruction: 0x4631fcbd │ │ │ │ + ldrtmi pc, [r1], -r5, ror #26 @ │ │ │ │ @ instruction: 0xf7704638 │ │ │ │ - blmi 0x963f0c │ │ │ │ + blmi 0x96405c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2080 @ 0xfffff7e0 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ ldrmi r1, [r0], #-2236 @ 0xfffff744 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ subshi pc, r3, #0 │ │ │ │ tstpvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 7, cr15, [r2, #-432]! @ 0xfffffe50 │ │ │ │ - mcrlt 7, 2, pc, cr7, cr14, {7} @ │ │ │ │ + cdp2 7, 1, cr15, cr10, cr12, {3} │ │ │ │ + mcrlt 7, 2, pc, cr5, cr14, {7} @ │ │ │ │ ldr r2, [r5, -r8, lsl #12] │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a37ac │ │ │ │ + blls 0x1a35fc │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100061c │ │ │ │ @ instruction: 0xf7fa811e │ │ │ │ - @ instruction: 0xf7fefd67 │ │ │ │ - @ instruction: 0x4619bcbe │ │ │ │ + @ instruction: 0xf7fefd4d │ │ │ │ + @ instruction: 0x4619bcbc │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff12286e │ │ │ │ + blx 0xfeb2271e │ │ │ │ ldreq r9, [r9], -r2, lsl #22 │ │ │ │ - ldcge 5, cr15, [r2], #248 @ 0xf8 │ │ │ │ + ldcge 5, cr15, [r0], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ - stclt 7, cr15, [sp], #1016 @ 0x3f8 │ │ │ │ - ldrdeq fp, [r2], lr │ │ │ │ + stc2 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ + stclt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ + addeq fp, r2, lr, lsr #22 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - addeq fp, r2, lr, lsr r7 │ │ │ │ + addeq fp, r2, lr, lsl #17 │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ - stcge 4, cr15, [r2], #504 @ 0x1f8 │ │ │ │ + stcge 4, cr15, [r0], #504 @ 0x1f8 │ │ │ │ @ instruction: 0xf100060e │ │ │ │ stmdage r4, {r0, r1, r2, r3, r5, r6, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfea228a6 │ │ │ │ + blx 0xfe422756 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xffca28b2 │ │ │ │ - ldclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + blx 0xff622762 │ │ │ │ + ldclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x11758dc │ │ │ │ + b 0x117578c │ │ │ │ andls r0, r6, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ strls r0, [r4], #-3087 @ 0xfffff3f1 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ ldrtmi r1, [r8], -r0, asr #9 │ │ │ │ tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c990c │ │ │ │ + b 0x11c97bc │ │ │ │ movwls r0, #29452 @ 0x730c │ │ │ │ - mcr2 7, 2, pc, cr4, cr11, {7} @ │ │ │ │ - ldcllt 7, cr15, [r9], #-1016 @ 0xfffffc08 │ │ │ │ + mcr2 7, 1, pc, cr10, cr11, {7} @ │ │ │ │ + ldcllt 7, cr15, [r7], #-1016 @ 0xfffffc08 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xffa6f7fd │ │ │ │ + @ instruction: 0xff8cf7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x1900b4 │ │ │ │ + blls 0x18ff5c │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blge 0xfe9e2718 │ │ │ │ + blge 0xfe9a25c8 │ │ │ │ svceq 0x0018f015 │ │ │ │ - blge 0xfe861a20 │ │ │ │ + blge 0xfe8218d0 │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ stmdbeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0xfe76292c │ │ │ │ + bllt 0xfe7227dc │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1aa2922 │ │ │ │ + blx 0x14a27d2 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #22 │ │ │ │ ldreq sl, [pc], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fad47b │ │ │ │ - @ instruction: 0xf7fefb49 │ │ │ │ - ldcvs 12, cr11, [fp, #-336]! @ 0xfffffeb0 │ │ │ │ + @ instruction: 0xf7fefb2f │ │ │ │ + ldcvs 12, cr11, [fp, #-328]! @ 0xfffffeb8 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf8d7ac43 │ │ │ │ + @ instruction: 0xf8d7ac41 │ │ │ │ @ instruction: 0x463830b4 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - @ instruction: 0xf8d7ac3d │ │ │ │ + @ instruction: 0xf8d7ac3b │ │ │ │ stccs 0, cr5, [r0, #-736] @ 0xfffffd20 │ │ │ │ - ldcge 4, cr15, [r8], #-504 @ 0xfffffe08 │ │ │ │ - @ instruction: 0xff68f7fd │ │ │ │ + ldcge 4, cr15, [r6], #-504 @ 0xfffffe08 │ │ │ │ + @ instruction: 0xff4ef7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf76badaa │ │ │ │ - @ instruction: 0xf642fcbd │ │ │ │ + @ instruction: 0xf76bada8 │ │ │ │ + @ instruction: 0xf642fd65 │ │ │ │ vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0x46312397 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmdavs lr, {r1, r8, r9, ip, pc} │ │ │ │ - mcr2 7, 7, pc, cr6, cr0, {6} @ │ │ │ │ + @ instruction: 0xff16f7d0 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734631 │ │ │ │ - @ instruction: 0xf44ffba7 │ │ │ │ + @ instruction: 0xf44ffc4f │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7704620 │ │ │ │ - ldr pc, [r5, #3827] @ 0xef3 │ │ │ │ + ldr pc, [r5, #3995] @ 0xf9b │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, r8, cr13 @ │ │ │ │ - ldclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + ldclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ @ instruction: 0xf47e428b │ │ │ │ - ldcvs 12, cr10, [fp, #-68]! @ 0xffffffbc │ │ │ │ + ldcvs 12, cr10, [fp, #-60]! @ 0xffffffc4 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ - blmi 0xff2cfa0c │ │ │ │ - blls 0x3bea48 │ │ │ │ + blmi 0xff2cf8b4 │ │ │ │ + blls 0x3be8f8 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf64eaec7 │ │ │ │ - vsra.s64 d17, d21, #64 │ │ │ │ + vbic.i32 d16, #1 @ 0x00000001 │ │ │ │ str r0, [sp], -sp, lsl #2 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9e6f7c3 │ │ │ │ - stcllt 7, cr15, [pc, #-1016]! @ 0xe460c │ │ │ │ + blx 0x5a27bc │ │ │ │ + stcllt 7, cr15, [sp, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fe2608 │ │ │ │ - stmdage r4, {r0, r1, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r0, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - stmdbge r4, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf7fefd71 │ │ │ │ - stmdage r4, {r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefd57 │ │ │ │ + stmdage r4, {r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ stmib sp, {r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a3698 │ │ │ │ + blls 0x1a34e8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100061d │ │ │ │ @ instruction: 0xf7fb814a │ │ │ │ - @ instruction: 0xf7fefc2d │ │ │ │ - @ instruction: 0xf7fbbbdc │ │ │ │ - @ instruction: 0xf7fef803 │ │ │ │ - vldmdbvs fp!, {d11-} │ │ │ │ + @ instruction: 0xf7fefc13 │ │ │ │ + @ instruction: 0xf7fabbda │ │ │ │ + @ instruction: 0xf7feffe9 │ │ │ │ + vldmdbvs fp!, {d11-} │ │ │ │ @ instruction: 0xf0116819 │ │ │ │ strdle r0, [sl, -r0] │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff421b54 │ │ │ │ + blge 0xff3a1a04 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0xfea4f984 │ │ │ │ - blls 0x3bead0 │ │ │ │ + blmi 0xfea4f82c │ │ │ │ + blls 0x3be980 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ vceq.f32 d26, d21, d3 │ │ │ │ vorr.i32 , #13 @ 0x0000000d │ │ │ │ strb r0, [r9, #261] @ 0x105 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - blge 0xfee21b84 │ │ │ │ + blge 0xfeda1a34 │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrcge 4, 3, APSR_nzcv, cr0, cr15, {3} │ │ │ │ - @ instruction: 0x61a1f64d │ │ │ │ + msrpl R9_usr, sp │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7f9e5b6 │ │ │ │ - @ instruction: 0xf7fffa05 │ │ │ │ - @ instruction: 0xf7fbb9f4 │ │ │ │ - @ instruction: 0xf7fef8fd │ │ │ │ - @ instruction: 0xf7f9bba0 │ │ │ │ - strb pc, [r4, #-2557] @ 0xfffff603 @ │ │ │ │ + @ instruction: 0xf7fff9ed │ │ │ │ + @ instruction: 0xf7fbb9f3 │ │ │ │ + @ instruction: 0xf7fef8e3 │ │ │ │ + @ instruction: 0xf7f9bb9e │ │ │ │ + strb pc, [r4, #-2533] @ 0xfffff61b @ │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [sp, #-248] @ 0xffffff08 │ │ │ │ - stc2 7, cr15, [r0], #-428 @ 0xfffffe54 │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [fp, #-248] @ 0xffffff08 │ │ │ │ + stc2l 7, cr15, [r8], {107} @ 0x6b │ │ │ │ @ instruction: 0xf76b4680 │ │ │ │ - @ instruction: 0x4621fc1d │ │ │ │ + strtmi pc, [r1], -r5, asr #25 │ │ │ │ strne pc, [r4], #-1602 @ 0xfffff9be │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ strtmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs r5!, {r3, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 2, pc, cr6, cr0, {6} @ │ │ │ │ + mrc2 7, 3, pc, cr6, cr0, {6} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - stmdavs r5!, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - mrc2 7, 1, pc, cr12, cr0, {6} │ │ │ │ + mcr2 7, 3, pc, cr12, cr0, {6} @ │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7734638 │ │ │ │ - str pc, [sl], r5, asr #22 │ │ │ │ + str pc, [sl], sp, ror #23 │ │ │ │ stmdavs fp, {r0, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d1d10a │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - stmdavs fp, {r0, r1, r3, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ + stmdavs fp, {r0, r3, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x1aa1c20 │ │ │ │ + blge 0x1a21ad0 │ │ │ │ ldmdavs r9, {r2, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 1, pc, cr2, cr15, {3} @ │ │ │ │ mvnscs pc, r8, asr #4 │ │ │ │ smlabteq r5, r0, r2, pc @ │ │ │ │ addmi lr, fp, #1019215872 @ 0x3cc00000 │ │ │ │ - blge 0x16a1d40 │ │ │ │ + blge 0x1621bf0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x1521c4c │ │ │ │ + blge 0x14a1afc │ │ │ │ ldmdavs r9, {r0, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 0, pc, cr12, cr15, {3} @ │ │ │ │ - msrcs R9_usr, lr │ │ │ │ + orrseq pc, sp, lr, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [fp, #-884]! @ 0xfffffc8c │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0x190f870 │ │ │ │ - blls 0x3bebe4 │ │ │ │ + blmi 0x190f718 │ │ │ │ + blls 0x3bea94 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf64dadf9 │ │ │ │ - vbic.i32 , #1 @ 0x00000001 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ strb r0, [sl, #269] @ 0x10d │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ vmov.i32 q8, #156 @ 0x0000009c │ │ │ │ @ instruction: 0xf0041240 │ │ │ │ tstmi r4, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf0020c9a │ │ │ │ stmdbge r4, {r4, r9} │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwmi lr, #18893 @ 0x49cd │ │ │ │ - blx 0xff722ba4 │ │ │ │ - bllt 0x7e2bb8 │ │ │ │ + blx 0xff0a2a54 │ │ │ │ + bllt 0x762a68 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - mcr2 7, 2, pc, cr8, cr13, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr14, cr13, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x18fdf8 │ │ │ │ + blls 0x18fca0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blge 0x1e629d4 │ │ │ │ + blge 0x1e62884 │ │ │ │ svceq 0x000cf015 │ │ │ │ - blge 0x1ce1cdc │ │ │ │ + blge 0x1ce1b8c │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf1021052 │ │ │ │ @ instruction: 0xf7ff0901 │ │ │ │ ldmibvc fp, {r1, r3, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmibvc fp, {r2, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67e2b02 │ │ │ │ - strb sl, [r7], #-2805 @ 0xfffff50b │ │ │ │ + strb sl, [r7], #-2803 @ 0xfffff50d │ │ │ │ strls r0, [r7], #-3226 @ 0xfffff366 │ │ │ │ strbne pc, [r0], #963 @ 0x3c3 @ │ │ │ │ subseq r9, ip, r4, lsl #8 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb2305 │ │ │ │ - @ instruction: 0xf7fefd35 │ │ │ │ - @ instruction: 0xf5b2badc │ │ │ │ + @ instruction: 0xf7fefd1b │ │ │ │ + @ instruction: 0xf5b2bada │ │ │ │ @ instruction: 0xf47e2fa0 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r6, r7, r9, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r2, r4, r6, r7, r9, fp, sp, pc}^ │ │ │ │ stmdage r4, {r1, r2, sl, lr} │ │ │ │ ldrtle r0, [r4], #-1548 @ 0xfffff9f4 │ │ │ │ - blx 0x2a2c38 │ │ │ │ + @ instruction: 0xf9eef7f9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe522c4a │ │ │ │ - blt 0xff3e2c58 │ │ │ │ + blx 0x1ea2afa │ │ │ │ + blt 0xff362b08 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a33fc │ │ │ │ + blls 0x1a324c │ │ │ │ @ instruction: 0xf57e061e │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fef975 │ │ │ │ - beq 0xff79376c │ │ │ │ + @ instruction: 0xf7fef95b │ │ │ │ + beq 0xff793614 │ │ │ │ stcpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ andseq pc, lr, #2 │ │ │ │ strmi pc, [r0], #-963 @ 0xfffffc3d │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ ldmdaeq sl, {r1, r2, r9, ip, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ stmdbge r4, {r2, sl, ip, pc} │ │ │ │ strbne pc, [r0], #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ strls r0, [r5], #-784 @ 0xfffffcf0 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - @ instruction: 0xf7fefa4f │ │ │ │ - @ instruction: 0xf7f9ba9e │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fefa35 │ │ │ │ + @ instruction: 0xf7f9ba9c │ │ │ │ + stmdbge r4, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf7fefac9 │ │ │ │ - @ instruction: 0xf7fbba96 │ │ │ │ - @ instruction: 0xf7fefe19 │ │ │ │ - vpmin.s8 d27, d25, d2 │ │ │ │ + @ instruction: 0xf7fefaaf │ │ │ │ + @ instruction: 0xf7fbba94 │ │ │ │ + @ instruction: 0xf7fefdff │ │ │ │ + vpmin.s8 d27, d25, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xa2a90 │ │ │ │ + blx 0xfeaa2942 │ │ │ │ vshl.s8 q15, , │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ mulls r1, r4, r1 │ │ │ │ stmdavs r8, {r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf76c9400 │ │ │ │ - @ instruction: 0xf7fefb1f │ │ │ │ - svclt 0x0000bbf4 │ │ │ │ + @ instruction: 0xf7fefbc7 │ │ │ │ + svclt 0x0000bbf2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - biccc pc, r0, sl, asr #12 │ │ │ │ + orrcs pc, r0, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r8, ip, asr #4 │ │ │ │ + rsccs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf19932cd │ │ │ │ svclt 0x0000f9a9 │ │ │ │ - eorseq sl, r3, ip, lsr #18 │ │ │ │ + eorseq sl, r3, ip, ror #15 │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf8d0b921 │ │ │ │ @ instruction: 0xf0022d08 │ │ │ │ tstmi r3, #4, 4 @ 0x40000000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -217781,19 +217696,19 @@ │ │ │ │ svcmi 0x0080f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04178 │ │ │ │ @ instruction: 0xf8d04218 │ │ │ │ @ instruction: 0xf8d03220 │ │ │ │ @ instruction: 0xf0032230 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x11dd3a0 │ │ │ │ + b 0x11dd250 │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x11b5704 │ │ │ │ + b 0x11b55b4 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x11b571c │ │ │ │ + b 0x11b55cc │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234d40 │ │ │ │ andsmi pc, ip, #208, 16 @ 0xd00000 │ │ │ │ eoreq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @@ -217809,64 +217724,64 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c0cc │ │ │ │ + bl 0xfec3bf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf6420333 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vcge.s8 d16, d2, d19 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ rsbcs r0, sp, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ svclt 0x0000ffab │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c0f8 │ │ │ │ + bl 0xfec3bfa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6422000 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ - blmi 0x1653c4 │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ + blmi 0x165274 │ │ │ │ andls r2, r0, r3, ror r2 │ │ │ │ @ instruction: 0xff98f161 │ │ │ │ - eorseq sl, r3, r0, ror #18 │ │ │ │ + eorseq sl, r3, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c120 │ │ │ │ + bl 0xfec3bfd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6422000 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ - blmi 0x1653ec │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ + blmi 0x16529c │ │ │ │ andls r2, r0, r9, ror r2 │ │ │ │ @ instruction: 0xff84f161 │ │ │ │ - eorseq sl, r3, r4, ror r9 │ │ │ │ + eorseq sl, r3, r4, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c148 │ │ │ │ + bl 0xfec3bff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6422000 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ - blmi 0x165414 │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ + blmi 0x1652c4 │ │ │ │ andls r2, r0, pc, ror r2 │ │ │ │ @ instruction: 0xff70f161 │ │ │ │ - mlaseq r3, r4, r9, sl │ │ │ │ + eorseq sl, r3, r4, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c170 │ │ │ │ + bl 0xfec3c020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6422000 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ - blmi 0x16543c │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ + blmi 0x1652ec │ │ │ │ andls r2, r0, r5, lsl #5 │ │ │ │ @ instruction: 0xff5cf161 │ │ │ │ - eorseq sl, r3, r8, lsr #19 │ │ │ │ + eorseq sl, r3, r8, ror #16 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, lsl #1]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #88, 26 @ 0x1600 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ subvs pc, pc, r0, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -217876,24 +217791,24 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf6003034 │ │ │ │ smlattcs r0, r8, r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xf6d98 │ │ │ │ + bl 0xf6c48 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ @ instruction: 0xf3c33d04 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ eorscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ tstle r7, sl, lsl r7 │ │ │ │ - blcs 0x22745c │ │ │ │ + blcs 0x22730c │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x1e1004 │ │ │ │ - bleq 0x3adc48 │ │ │ │ + blne 0x1e0eb4 │ │ │ │ + bleq 0x3adaf8 │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -217903,44 +217818,44 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c244 │ │ │ │ + bl 0xfec3c0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6422000 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ - blmi 0x165510 │ │ │ │ + vhadd.s8 d18, d2, d0 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ + blmi 0x1653c0 │ │ │ │ andls r2, r0, r7, lsr r2 │ │ │ │ cdp2 1, 15, cr15, cr2, cr1, {3} │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ + mlaseq r3, r0, r8, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c26c │ │ │ │ + bl 0xfec3c11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, r4, lsr #27 │ │ │ │ stcne 8, cr15, [r0, #832]! @ 0x340 │ │ │ │ svccs 0x0070f412 │ │ │ │ @ instruction: 0xf043b293 │ │ │ │ svclt 0x00080cff │ │ │ │ @ instruction: 0xf4124663 │ │ │ │ @ instruction: 0xf4430f70 │ │ │ │ svclt 0x0008427f │ │ │ │ stmdbcs r3, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c1d81f │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ - blvs 0xfe1680a8 │ │ │ │ + blvs 0xfe167f58 │ │ │ │ stc2 10, cr15, [lr], {12} @ │ │ │ │ ldmdale r6, {r1, r5, r6, r8, sl, lr} │ │ │ │ - bcs 0x4f52d8 │ │ │ │ + bcs 0x4f5188 │ │ │ │ orrslt sp, r2, #4915200 @ 0x4b0000 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xe51f4 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xe50a4 │ │ │ │ smlalbteq pc, r0, r2, r1 @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @@ -217965,50 +217880,50 @@ │ │ │ │ @ instruction: 0xf023e7dd │ │ │ │ ldreq r0, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0x46180c1b │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r7, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ - @ instruction: 0xf642fe7d │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ - @ instruction: 0xf642012e │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ - blmi 0x1a5214 │ │ │ │ + @ instruction: 0xf242fe7d │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ + vrhadd.s8 d16, d2, d30 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ + blmi 0x1a50c4 │ │ │ │ @ instruction: 0xf1982260 │ │ │ │ svclt 0x0000ff85 │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ - eorseq sl, r3, r0, ror #19 │ │ │ │ + mlaseq r3, r0, r8, sl │ │ │ │ + eorseq sl, r3, r0, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c374 │ │ │ │ + bl 0xfec3c224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r3, r0, lsr r2 │ │ │ │ stcgt 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ tstpeq pc, r3, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ ldmdbeq sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ stmdale r8, {r0, r2, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ smlaldxmi r4, r1, lr, r4 │ │ │ │ vst2.8 {d16-d19}, [pc], r3 │ │ │ │ @ instruction: 0xf1a34e70 │ │ │ │ - blx 0xfeda5ee4 │ │ │ │ + blx 0xfeda5d94 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c00119 │ │ │ │ @ instruction: 0xf41c1230 │ │ │ │ eorle r0, r2, pc, ror pc │ │ │ │ smlabtmi r3, ip, r3, pc @ │ │ │ │ andpl pc, r3, #204, 6 @ 0x30000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #234881024 @ p-variant is OBSOLETE @ 0xe000000 │ │ │ │ - bcs 0x2f6b94 │ │ │ │ + bcs 0x2f6a44 │ │ │ │ cmpmi r1, pc, asr #20 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ svceq 0x00f0f01e │ │ │ │ ldclcs 4, cr15, [r0], #-140 @ 0xffffff74 │ │ │ │ subpl lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -218024,20 +217939,20 @@ │ │ │ │ @ instruction: 0xf64fbd00 │ │ │ │ @ instruction: 0xe7ce7eff │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ vst1.64 {d30}, [pc], r3 │ │ │ │ @ instruction: 0xe7c64e7f │ │ │ │ cdpvc 6, 15, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r7, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ svclt 0x0000fe07 │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ + mlaseq r3, r0, r8, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e468a │ │ │ │ @ instruction: 0xf7ff4683 │ │ │ │ @@ -218046,69 +217961,69 @@ │ │ │ │ ldmib sp, {r0, r4, r8, r9, ip}^ │ │ │ │ andmi r8, r3, ip, lsl #8 │ │ │ │ svclt 0x000c2b00 │ │ │ │ @ instruction: 0xf047463a │ │ │ │ @ instruction: 0xf1aa0201 │ │ │ │ @ instruction: 0xf1a90104 │ │ │ │ @ instruction: 0xf64a0304 │ │ │ │ - vmov.i16 d23, #2048 @ 0x0800 │ │ │ │ + @ instruction: 0xf2c05ad8 │ │ │ │ @ instruction: 0xf1090a33 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ andls r4, r1, #190840832 @ 0xb600000 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcpl 0x0004f853 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ svcvs 0x0004f851 │ │ │ │ sbclt r1, r5, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0x0c07eb47 │ │ │ │ - b 0xfe16b6f0 │ │ │ │ + b 0xfe16b5a0 │ │ │ │ @ instruction: 0xf14c0206 │ │ │ │ @ instruction: 0xf85a0c00 │ │ │ │ @ instruction: 0xf0105035 │ │ │ │ svclt 0x00180f01 │ │ │ │ vmlsl.u q10, d0, d0[5] │ │ │ │ eormi r1, sl, pc │ │ │ │ - b 0xfe176928 │ │ │ │ + b 0xfe1767d8 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ - bls 0x159a4c │ │ │ │ + bls 0x1598fc │ │ │ │ @ instruction: 0xf50bb162 │ │ │ │ tstcs r0, r1, asr #4 │ │ │ │ stccc 8, cr15, [r8], {82} @ 0x52 │ │ │ │ stcne 8, cr15, [r4], {66} @ 0x42 │ │ │ │ cmnpmi r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ movtvc lr, #19011 @ 0x4a43 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0000e73c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - blmi 0x1076b84 │ │ │ │ + blmi 0x1076a34 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x136d64 │ │ │ │ + bl 0x136c14 │ │ │ │ @ instruction: 0xf7ff0847 │ │ │ │ @ instruction: 0xf50afea3 │ │ │ │ @ instruction: 0xf50a5341 │ │ │ │ eorslt r5, pc, #64, 24 @ 0x4000 │ │ │ │ - bgt 0x19fa60 │ │ │ │ - bpl 0x1222758 │ │ │ │ + bgt 0x19f910 │ │ │ │ + bpl 0x1222608 │ │ │ │ ldmvc lr, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf89c007f │ │ │ │ @ instruction: 0xf50c2121 │ │ │ │ @ instruction: 0xf10a798c │ │ │ │ andls r0, r1, #24, 20 @ 0x18000 │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ streq pc, [r1], -r6, lsl #1 │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ @ instruction: 0xf64a2300 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ @ instruction: 0x461c0633 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ eorcc pc, r0, sp, lsr #17 │ │ │ │ smlawbcc r1, ip, r8, pc @ │ │ │ │ eorle r0, r6, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -218119,1055 +218034,1055 @@ │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - blx 0x8a30d2 │ │ │ │ + blx 0xff2a2f82 │ │ │ │ vpmax.u8 , , │ │ │ │ @ instruction: 0xf856b2db │ │ │ │ @ instruction: 0xf8382033 │ │ │ │ andsmi r3, r0, r4, lsr #32 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8284303 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe4fff │ │ │ │ + strne pc, [pc, #-965] @ 0xe4eaf │ │ │ │ bicsle r2, r1, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3121 │ │ │ │ - blmi 0x3a4f04 │ │ │ │ - blls 0x33f444 │ │ │ │ + blmi 0x3a4db4 │ │ │ │ + blls 0x33f2f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ce8ff0 │ │ │ │ - svclt 0x0000f97d │ │ │ │ + svclt 0x0000f985 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - beq 0x11e0020 │ │ │ │ - blmi 0xfd1c8c │ │ │ │ + beq 0x11dfed0 │ │ │ │ + blmi 0xfd1b3c │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdavs fp, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @ instruction: 0xf50bfe1b │ │ │ │ @ instruction: 0xf50b5341 │ │ │ │ rsbeq r5, r4, r0, asr #24 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blgt 0x19fb74 │ │ │ │ - blpl 0x1222870 │ │ │ │ - blx 0x3437c0 │ │ │ │ + blgt 0x19fa24 │ │ │ │ + blpl 0x1222720 │ │ │ │ + blx 0x343670 │ │ │ │ @ instruction: 0xf89cf904 │ │ │ │ strmi r2, [r5], -r3, lsr #2 │ │ │ │ strvc pc, [ip, ip, lsl #10] │ │ │ │ - bleq 0x721884 │ │ │ │ + bleq 0x721734 │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ @ instruction: 0xf0869201 │ │ │ │ rscslt r0, r3, #1048576 @ 0x100000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3306 │ │ │ │ @ instruction: 0xf88c3020 │ │ │ │ streq r3, [fp, -r3, lsr #2]! │ │ │ │ - b 0x659504 │ │ │ │ + b 0x6593b4 │ │ │ │ svclt 0x00180f09 │ │ │ │ tstle fp, sl, asr r6 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcfcb4 │ │ │ │ + bhi 0xfcfb64 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf74b9900 │ │ │ │ - rsclt pc, fp, #3358720 @ 0x334000 │ │ │ │ + rsclt pc, fp, #479232 @ 0x75000 │ │ │ │ eorscs pc, r3, r6, asr r8 @ │ │ │ │ eorcc pc, r4, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8484058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5107 │ │ │ │ + strne pc, [pc, #-965] @ 0xe4fb7 │ │ │ │ bicsle r2, r8, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3123 │ │ │ │ - blmi 0x3a4dfc │ │ │ │ - blls 0x33f54c │ │ │ │ + blmi 0x3a4cac │ │ │ │ + blls 0x33f3fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ce8ff0 │ │ │ │ - svclt 0x0000f8f9 │ │ │ │ + svclt 0x0000f901 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r1, lsl #13 │ │ │ │ ldrmi r4, [r3], lr, lsl #12 │ │ │ │ ldc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ strbmi r4, [r8], -r7, lsl #12 │ │ │ │ ldc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 7, 3, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 7, 14, cr15, cr2, cr7, {5} │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ @ instruction: 0xf448bf9c │ │ │ │ strcs r5, [r0], #-2272 @ 0xfffff720 │ │ │ │ - blx 0x125b5ac │ │ │ │ + blx 0x125b45c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x12da968 │ │ │ │ + blx 0x12da818 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle r7, r1 │ │ │ │ strcc r5, [r1], #-1328 @ 0xfffffad0 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ - ldrb r4, [pc, #4088]! @ 0xe6564 │ │ │ │ + ldrb r4, [pc, #4088]! @ 0xe6414 │ │ │ │ @ instruction: 0x46424653 │ │ │ │ tsteq r4, fp, lsl #22 │ │ │ │ @ instruction: 0xf7934648 │ │ │ │ - @ instruction: 0xe7effc97 │ │ │ │ - cdp2 7, 14, cr15, cr12, cr10, {1} │ │ │ │ + @ instruction: 0xe7effd3f │ │ │ │ + @ instruction: 0xff94f72a │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ stc2l 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #13 │ │ │ │ stc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 7, 0, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 7, 10, cr15, cr8, cr7, {5} │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ svclt 0x009c2e15 │ │ │ │ strbtpl pc, [r1], r6, asr #8 @ │ │ │ │ stmdble r5, {sl, sp} │ │ │ │ @ instruction: 0xf828e019 │ │ │ │ strcc r0, [r2], #-4 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ @ instruction: 0xf004fa49 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0x465bd0f1 │ │ │ │ - bl 0x376ea8 │ │ │ │ + bl 0x376d58 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ - stc2 7, cr15, [ip], {147} @ 0x93 │ │ │ │ + ldc2 7, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ ldrtmi lr, [r8], -r9, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @ instruction: 0xf72ae5bc │ │ │ │ - svclt 0x0000feb1 │ │ │ │ + svclt 0x0000ff59 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ strmi pc, [r0], r7, lsr #26 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strmi pc, [r5], -r3, ror #25 │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - @ instruction: 0xf000fdc3 │ │ │ │ - bcs 0x625ea8 │ │ │ │ + @ instruction: 0xf000fe6b │ │ │ │ + bcs 0x625d58 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-738 @ 0xfffffd1e │ │ │ │ - blx 0x125b6a0 │ │ │ │ + blx 0x125b550 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x131aa54 │ │ │ │ + blx 0x131a904 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle r8, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strbmi lr, [fp], -r8, lsl #11 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - stc2l 7, cr15, [r6], #-588 @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [lr, #-588] @ 0xfffffdb4 │ │ │ │ strb r9, [sp, r1, lsl #20]! │ │ │ │ - cdp2 7, 7, cr15, cr4, cr10, {1} │ │ │ │ + @ instruction: 0xff1cf72a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f0 │ │ │ │ @ instruction: 0xf7ff4692 │ │ │ │ strmi pc, [r5], -fp, ror #25 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fd8b │ │ │ │ + @ instruction: 0xf000fe33 │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9c │ │ │ │ strcs r5, [r0], #-1760 @ 0xfffff920 │ │ │ │ ands sp, r8, r3, lsl #18 │ │ │ │ ldccs 4, cr3, [r0], {1} │ │ │ │ - blx 0x12596f0 │ │ │ │ + blx 0x12595a0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf819d5f8 │ │ │ │ - bl 0x36d6cc │ │ │ │ + bl 0x36d57c │ │ │ │ ldrtmi r0, [r3], -r4, lsl #2 │ │ │ │ strcc r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r6], {147} @ 0x93 │ │ │ │ + ldc2 7, cr15, [lr, #-588]! @ 0xfffffdb4 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf72ae548 │ │ │ │ - svclt 0x0000fe3d │ │ │ │ + svclt 0x0000fee5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f0 │ │ │ │ @ instruction: 0xf7ff4692 │ │ │ │ @ instruction: 0x4605fcb3 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fd53 │ │ │ │ + @ instruction: 0xf000fdfb │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9c │ │ │ │ strcs r5, [r0], #-1761 @ 0xfffff91f │ │ │ │ ands sp, r8, r3, lsl #18 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x1259760 │ │ │ │ + blx 0x1259610 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf839d5f8 │ │ │ │ - bl 0x36d73c │ │ │ │ + bl 0x36d5ec │ │ │ │ ldrtmi r0, [r3], -r4, lsl #2 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r4], #-588 @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf72ae510 │ │ │ │ - svclt 0x0000fe05 │ │ │ │ + svclt 0x0000fead │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x46884677 │ │ │ │ @ instruction: 0xf7ff4691 │ │ │ │ @ instruction: 0x4605fc7b │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - @ instruction: 0xf000fd1b │ │ │ │ + @ instruction: 0xf000fdc3 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9c │ │ │ │ strcs r5, [r0], #-2786 @ 0xfffff51e │ │ │ │ - blx 0x125b7dc │ │ │ │ + blx 0x125b68c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ strcc sp, [r4], #-1031 @ 0xfffffbf9 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf858e4e6 │ │ │ │ ldrbmi r2, [r3], -r4 │ │ │ │ tsteq r4, r9, lsl #22 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - ldc2 7, cr15, [r0], #-588 @ 0xfffffdb4 │ │ │ │ + ldc2l 7, cr15, [r8], {147} @ 0x93 │ │ │ │ @ instruction: 0xf72ae7ed │ │ │ │ - svclt 0x0000fdd1 │ │ │ │ + svclt 0x0000fe79 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ mcrr2 7, 15, pc, r8, cr15 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #13 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r4], #668 @ 0x29c │ │ │ │ + stc2 7, cr15, [ip, #668] @ 0x29c │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ svclt 0x009c2e15 │ │ │ │ strbtpl pc, [r8], r6, asr #8 @ │ │ │ │ stmdble r7, {sl, sp} │ │ │ │ @ instruction: 0xf828e01b │ │ │ │ strcc r0, [r2], #-4 │ │ │ │ - beq 0x161c28 │ │ │ │ + beq 0x161ad8 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r6, #2011]! @ 0x7db │ │ │ │ @ instruction: 0xf004fa49 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ ldrbmi sp, [fp], -pc, ror #1 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf7934638 │ │ │ │ - sublt pc, r0, #68608 @ 0x10c00 │ │ │ │ + sublt pc, r0, #240640 @ 0x3ac00 │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @ instruction: 0xf72ae49e │ │ │ │ - svclt 0x0000fd93 │ │ │ │ + svclt 0x0000fe3b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ strmi pc, [r1], r9, lsl #24 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -r5, asr #23 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fca5 │ │ │ │ - bcs 0x6260e4 │ │ │ │ + @ instruction: 0xf000fd4d │ │ │ │ + bcs 0x625f94 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-744 @ 0xfffffd18 │ │ │ │ - blx 0x129b8e4 │ │ │ │ + blx 0x129b794 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135ac94 │ │ │ │ + blx 0x135ab44 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle sl, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldrbmi lr, [r3], -r8, ror #8 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7939201 │ │ │ │ - bls 0x1644ac │ │ │ │ + bls 0x1645fc │ │ │ │ strb fp, [fp, r0, asr #4]! │ │ │ │ - ldc2l 7, cr15, [r4, #-168] @ 0xffffff58 │ │ │ │ + ldc2l 7, cr15, [ip, #168]! @ 0xa8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - blx 0xff4238ca │ │ │ │ + blx 0xff42377a │ │ │ │ ldrtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blx 0xfe3238d2 │ │ │ │ + blx 0xfe323782 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8], #-668 @ 0xfffffd64 │ │ │ │ + ldc2 7, cr15, [r0, #-668] @ 0xfffffd64 │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ svclt 0x009c2e15 │ │ │ │ strbtpl pc, [r0], r6, asr #8 @ │ │ │ │ stmdble r7, {sl, sp} │ │ │ │ @ instruction: 0xf828e01a │ │ │ │ strcc r0, [r2], #-4 │ │ │ │ - beq 0x161d20 │ │ │ │ + beq 0x161bd0 │ │ │ │ andle r2, pc, r0, lsl ip @ │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r6, #2011]! @ 0x7db │ │ │ │ @ instruction: 0xf004fa49 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ ldrbmi sp, [fp], -pc, ror #1 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf7934638 │ │ │ │ - strb pc, [r8, r7, asr #21]! @ │ │ │ │ + strb pc, [r8, pc, ror #22]! @ │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ strt r4, [r3], #-4088 @ 0xfffff008 │ │ │ │ - ldc2 7, cr15, [r8, #-168] @ 0xffffff58 │ │ │ │ + stc2l 7, cr15, [r0, #168] @ 0xa8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ strmi pc, [r1], pc, lsl #23 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -fp, asr #22 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fc2b │ │ │ │ - bcs 0x6261d8 │ │ │ │ + @ instruction: 0xf000fcd3 │ │ │ │ + bcs 0x626088 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-736 @ 0xfffffd20 │ │ │ │ - blx 0x129b9d8 │ │ │ │ + blx 0x129b888 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135ad88 │ │ │ │ + blx 0x135ac38 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle fp, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xffca398c │ │ │ │ + bllt 0xffca383c │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xfe2a37e8 │ │ │ │ + blx 0xca369a │ │ │ │ strb r9, [fp, r1, lsl #20]! │ │ │ │ - ldc2l 7, cr15, [sl], {42} @ 0x2a │ │ │ │ + stc2 7, cr15, [r2, #168] @ 0xa8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ pkhtbmi pc, r1, r1, asr #22 @ │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -sp, lsl #22 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fbed │ │ │ │ - bcs 0x626254 │ │ │ │ + @ instruction: 0xf000fc95 │ │ │ │ + bcs 0x626104 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-745 @ 0xfffffd17 │ │ │ │ - blx 0x129ba58 │ │ │ │ + blx 0x129b908 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135ae04 │ │ │ │ + blx 0x135acb4 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle fp, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfed23a08 │ │ │ │ + bllt 0xfed238b8 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0x1e23864 │ │ │ │ + blx 0x823716 │ │ │ │ andlt r9, r0, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf72ae7ea │ │ │ │ - svclt 0x0000fc9b │ │ │ │ + svclt 0x0000fd43 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ pkhbtmi pc, r1, r1, lsl #22 @ │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -sp, asr #21 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fbad │ │ │ │ - bcs 0x6262d4 │ │ │ │ + @ instruction: 0xf000fc55 │ │ │ │ + bcs 0x626184 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-737 @ 0xfffffd1f │ │ │ │ - blx 0x129bad4 │ │ │ │ + blx 0x129b984 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135ae84 │ │ │ │ + blx 0x135ad34 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle fp, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1d23a88 │ │ │ │ + bllt 0x1d23938 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xe238e4 │ │ │ │ + blx 0xff823794 │ │ │ │ strb r9, [fp, r1, lsl #20]! │ │ │ │ - mrrc2 7, 2, pc, ip, cr10 @ │ │ │ │ + stc2 7, cr15, [r4, #-168] @ 0xffffff58 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4606fad3 │ │ │ │ @ instruction: 0xf7a74640 │ │ │ │ - @ instruction: 0xf000fb73 │ │ │ │ + @ instruction: 0xf000fc1b │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2016 @ 0xfffff820 │ │ │ │ ands sp, sl, r4, lsl #18 │ │ │ │ strcc r3, [r1, #-1026] @ 0xfffffbfe │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ ldrble r0, [r7, #2011]! @ 0x7db │ │ │ │ andcs pc, r4, sl, lsl r8 @ │ │ │ │ ldrtmi r4, [fp], -r9, lsr #12 │ │ │ │ strcc r4, [r2], #-1600 @ 0xfffff9c0 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x20a3948 │ │ │ │ + blx 0xaa37fa │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ strbmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0xf72abb2f │ │ │ │ - svclt 0x0000fc23 │ │ │ │ + svclt 0x0000fccb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468846f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4606fa99 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fb39 │ │ │ │ + @ instruction: 0xf000fbe1 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9c │ │ │ │ strcs r5, [r0], #-2528 @ 0xfffff620 │ │ │ │ - blx 0x129bba8 │ │ │ │ + blx 0x129ba58 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ strcc sp, [r4], #-1033 @ 0xfffffbf7 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ @ instruction: 0x4638d1f7 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0xf818bb03 │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x11239c4 │ │ │ │ + blx 0xffb23874 │ │ │ │ @ instruction: 0xf72ae7eb │ │ │ │ - svclt 0x0000fbed │ │ │ │ + svclt 0x0000fc95 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468846f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r6], -r3, ror #20 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fb03 │ │ │ │ + @ instruction: 0xf000fbab │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9c │ │ │ │ strcs r5, [r0], #-2529 @ 0xfffff61f │ │ │ │ - blx 0x129bc14 │ │ │ │ + blx 0x129bac4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ strcc sp, [r4], #-1033 @ 0xfffffbf7 │ │ │ │ ldccs 5, cr3, [r0], {2} │ │ │ │ @ instruction: 0x4638d1f7 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0xf838bacd │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x523a30 │ │ │ │ + blx 0xfef238e0 │ │ │ │ @ instruction: 0xf72ae7eb │ │ │ │ - svclt 0x0000fbb7 │ │ │ │ + svclt 0x0000fc5f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -fp, lsr #20 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ strmi pc, [r6], -r7, ror #19 │ │ │ │ @ instruction: 0xf7a74648 │ │ │ │ - @ instruction: 0xf000fac7 │ │ │ │ + @ instruction: 0xf000fb6f │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2024 @ 0xfffff818 │ │ │ │ ands sp, sp, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, lr]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x13753c │ │ │ │ + blls 0x1373ec │ │ │ │ ldrbmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf926f793 │ │ │ │ + @ instruction: 0xf9cef793 │ │ │ │ strb fp, [r7, r0, asr #4]! │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xfe123c68 │ │ │ │ - blx 0x1e2391a │ │ │ │ + blt 0xfe123b18 │ │ │ │ + ldc2 7, cr15, [ip], {42} @ 0x2a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf9eaf7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf9a6f7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xfe2a3b3c │ │ │ │ + blx 0xca39ee │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r8, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe58ff │ │ │ │ + strne pc, [pc, #-965] @ 0xe57af │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x13a3cd4 │ │ │ │ + blt 0x13a3b84 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf8e0f793 │ │ │ │ + @ instruction: 0xf988f793 │ │ │ │ sublt r9, r0, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000fb33 │ │ │ │ + svclt 0x0000fbdb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf9a8f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf964f7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0x1223bc0 │ │ │ │ + blx 0xffc23a70 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r9, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5983 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5833 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x323d58 │ │ │ │ + blt 0x323c08 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf8caf793 │ │ │ │ + @ instruction: 0xf972f793 │ │ │ │ andlt r9, r0, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000faf1 │ │ │ │ + svclt 0x0000fb99 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r5, ror #18 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ strmi pc, [r6], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7a74650 │ │ │ │ - @ instruction: 0xf000fa01 │ │ │ │ + @ instruction: 0xf000faa9 │ │ │ │ @ instruction: 0xf1b9091f │ │ │ │ svclt 0x009c0f15 │ │ │ │ stmibpl r0!, {r0, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x07f3d81b │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle lr, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xe5a0b @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xe58bb @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ strbmi r3, [r4, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4650d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ ldmdavc r9!, {r0, r1, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ - blls 0x137714 │ │ │ │ + blls 0x1375c4 │ │ │ │ ldrbmi r4, [r9], #-1616 @ 0xfffff9b0 │ │ │ │ - @ instruction: 0xf85af793 │ │ │ │ + @ instruction: 0xf902f793 │ │ │ │ @ instruction: 0xf72ae7e8 │ │ │ │ - svclt 0x0000faaf │ │ │ │ + svclt 0x0000fb57 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r3, lsr #18 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0x4606f8df │ │ │ │ @ instruction: 0xf7a74648 │ │ │ │ - @ instruction: 0xf000f9bf │ │ │ │ + @ instruction: 0xf000fa67 │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2016 @ 0xfffff820 │ │ │ │ ands sp, ip, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, sp]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x13774c │ │ │ │ + blls 0x1375fc │ │ │ │ ldrbmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf81ef793 │ │ │ │ + @ instruction: 0xf8c6f793 │ │ │ │ strbmi lr, [r8], -r8, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf72ab979 │ │ │ │ - svclt 0x0000fa6d │ │ │ │ + svclt 0x0000fb15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf8e2f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf89ef7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf97ef7a7 │ │ │ │ + blx 0xaa3bfc │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ ldmdale sp, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5b0f │ │ │ │ + strne pc, [pc, #-965] @ 0xe59bf │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xffd8f792 │ │ │ │ + @ instruction: 0xf880f793 │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ - blx 0xc23ba8 │ │ │ │ + blx 0xff623a58 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0x4606f85d │ │ │ │ @ instruction: 0xf7a74648 │ │ │ │ - @ instruction: 0xf000f93d │ │ │ │ + @ instruction: 0xf000f9e5 │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2017 @ 0xfffff81f │ │ │ │ ands sp, ip, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, sp]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x137850 │ │ │ │ + blls 0x137700 │ │ │ │ ldrbmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xffc8f792 │ │ │ │ + @ instruction: 0xf870f793 │ │ │ │ strbmi lr, [r8], -r8, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf72ab8f7 │ │ │ │ - svclt 0x0000f9eb │ │ │ │ + svclt 0x0000fa93 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf860f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf81cf7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8fcf7a7 │ │ │ │ + @ instruction: 0xf9a4f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r1, #1107296256 @ 0x42000000 │ │ │ │ ldmdale sp, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5c13 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5ac3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmialt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xff82f792 │ │ │ │ + @ instruction: 0xf82af793 │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ - @ instruction: 0xf9aaf72a │ │ │ │ + blx 0x15a3b5c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xffdcf7fe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8bcf7a7 │ │ │ │ + @ instruction: 0xf964f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ ldmdale sp, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5c93 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5b43 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xff5cf792 │ │ │ │ + @ instruction: 0xf804f793 │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ - @ instruction: 0xf96af72a │ │ │ │ + blx 0x5a3bdc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xffe0f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xff9cf7fe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf87cf7a7 │ │ │ │ + @ instruction: 0xf924f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ stmdale r3!, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5d13 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5bc3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ orreq lr, r3, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0x464b4419 │ │ │ │ - @ instruction: 0xff16f792 │ │ │ │ + @ instruction: 0xffbef792 │ │ │ │ strb r9, [r0, r1, lsl #20]! │ │ │ │ - @ instruction: 0xf924f72a │ │ │ │ + @ instruction: 0xf9ccf72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff9af7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xff56f7fe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf836f7a7 │ │ │ │ + @ instruction: 0xf8def7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r9, #1107296256 @ 0x42000000 │ │ │ │ ldmdale pc, {sl, sp} @ │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5d9f │ │ │ │ + strne pc, [pc, #-965] @ 0xe5c4f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00faf7fe │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ - bl 0x3ca988 │ │ │ │ + bl 0x3ca838 │ │ │ │ @ instruction: 0xf7920141 │ │ │ │ - bls 0x165c78 │ │ │ │ + bls 0x165dc8 │ │ │ │ strb fp, [r4, r0, lsl #4]! │ │ │ │ - @ instruction: 0xf8e2f72a │ │ │ │ + @ instruction: 0xf98af72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee004 │ │ │ │ @ instruction: 0x4605ff57 │ │ │ │ @ instruction: 0xf7fe4648 │ │ │ │ @ instruction: 0x4606ff13 │ │ │ │ - @ instruction: 0xf7a64648 │ │ │ │ - @ instruction: 0xf000fff3 │ │ │ │ + @ instruction: 0xf7a74648 │ │ │ │ + @ instruction: 0xf000f89b │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2017 @ 0xfffff81f │ │ │ │ ands sp, sp, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, lr]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x137ae4 │ │ │ │ - bl 0x3b7b20 │ │ │ │ + blls 0x137994 │ │ │ │ + bl 0x3b79d0 │ │ │ │ @ instruction: 0xf7920141 │ │ │ │ - @ instruction: 0xe7e7fe7d │ │ │ │ + strb pc, [r7, r5, lsr #30]! @ │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00acf7fe │ │ │ │ - @ instruction: 0xf8a0f72a │ │ │ │ + @ instruction: 0xf948f72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff16f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ mrc2 7, 6, pc, cr2, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xffb2f7a6 │ │ │ │ + @ instruction: 0xf85af7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r1, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5ea7 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5d57 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0076f7fe │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ - bl 0x3caa90 │ │ │ │ + bl 0x3ca940 │ │ │ │ @ instruction: 0xf7920141 │ │ │ │ - bls 0x165b70 │ │ │ │ + bls 0x165cc0 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000f85f │ │ │ │ + svclt 0x0000f907 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ mrc2 7, 6, pc, cr4, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr0, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff70f7a6 │ │ │ │ + @ instruction: 0xf818f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5f2b │ │ │ │ + strne pc, [pc, #-965] @ 0xe5ddb │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0034f7fe │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ - bl 0x3cab14 │ │ │ │ + bl 0x3ca9c4 │ │ │ │ @ instruction: 0xf7920181 │ │ │ │ - bls 0x165b54 │ │ │ │ + bls 0x165ca4 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000f81d │ │ │ │ + svclt 0x0000f8c5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ mrc2 7, 4, pc, cr2, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ mcr2 7, 2, pc, cr14, cr14, {7} @ │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff2ef7a6 │ │ │ │ + @ instruction: 0xffd6f7a6 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ stmdale r4!, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5faf │ │ │ │ + strne pc, [pc, #-965] @ 0xe5e5f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr14, {7} │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ orreq lr, r3, #11264 @ 0x2c00 │ │ │ │ biceq lr, r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf792464b │ │ │ │ - bls 0x165ac4 │ │ │ │ - @ instruction: 0xf729e7df │ │ │ │ - svclt 0x0000ffd5 │ │ │ │ + bls 0x165c14 │ │ │ │ + @ instruction: 0xf72ae7df │ │ │ │ + svclt 0x0000f87d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r9, asr #28 │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ strmi pc, [r5], -r5, lsl #28 │ │ │ │ @ instruction: 0xf7a64650 │ │ │ │ - @ instruction: 0xf000fee5 │ │ │ │ + @ instruction: 0xf000ff8d │ │ │ │ @ instruction: 0xf1b9091f │ │ │ │ svclt 0x009c0f15 │ │ │ │ stmibpl r0!, {r0, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ ands sp, fp, r8, lsl #18 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ vmlsl.u q8, d5, d3[3] │ │ │ │ @@ -219175,32 +219090,32 @@ │ │ │ │ andle r4, sp, r4, asr #10 │ │ │ │ ldrble r0, [r5, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r3, #2035]! @ 0x7f3 │ │ │ │ strbmi r9, [fp], -r3, lsl #20 │ │ │ │ ldrbmi r7, [r0], -r1, lsr #16 │ │ │ │ ldrbmi r9, [r9], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf792783a │ │ │ │ - strb pc, [r9, fp, ror #27]! @ │ │ │ │ + @ instruction: 0xe7e9fe93 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr14, cr14, {7} │ │ │ │ - @ instruction: 0xff92f729 │ │ │ │ + @ instruction: 0xf83af72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r7, lsl #28 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ strmi pc, [r5], -r3, asr #27 │ │ │ │ @ instruction: 0xf7a64640 │ │ │ │ - @ instruction: 0xf000fea3 │ │ │ │ + @ instruction: 0xf000ff4b │ │ │ │ svccs 0x0015071f │ │ │ │ ldrbmi sp, [fp], -fp, lsr #16 │ │ │ │ strbpl pc, [r0, r7, asr #8]! @ │ │ │ │ strcs r4, [r0], #-1747 @ 0xfffff92d │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ mul r6, r8, r6 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @@ -219212,66 +219127,66 @@ │ │ │ │ @ instruction: 0x46481014 │ │ │ │ @ instruction: 0xf3c69b03 │ │ │ │ @ instruction: 0xf81a068f │ │ │ │ strbmi r2, [r1], #-20 @ 0xffffffec │ │ │ │ strcc r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ vmvn.i32 d20, #-620756992 @ 0xdb000000 │ │ │ │ @ instruction: 0xf792058f │ │ │ │ - stccs 13, cr15, [r8], {161} @ 0xa1 │ │ │ │ + stccs 14, cr15, [r8], {73} @ 0x49 │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf729be53 │ │ │ │ - svclt 0x0000ff47 │ │ │ │ + svclt 0x0000ffef │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ ldc2 7, cr15, [ip, #1016]! @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ ldc2l 7, cr15, [r8, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 5, cr15, cr8, cr6, {5} │ │ │ │ + @ instruction: 0xff00f7a6 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r0!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81d │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe6520 │ │ │ │ + strne pc, [pc], #-964 @ 0xe63d0 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr14, cr14, {7} │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b7e18 │ │ │ │ + blls 0x1b7cc8 │ │ │ │ eorcs pc, r5, fp, lsl r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - ldc2l 7, cr15, [r8, #-584] @ 0xfffffdb8 │ │ │ │ + mcr2 7, 0, pc, cr0, cr2, {4} @ │ │ │ │ @ instruction: 0xf729e7e5 │ │ │ │ - svclt 0x0000ff05 │ │ │ │ + svclt 0x0000ffad │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ @ instruction: 0x4606fd79 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ @ instruction: 0x4605fd35 │ │ │ │ @ instruction: 0xf7a64640 │ │ │ │ - @ instruction: 0xf000fe15 │ │ │ │ + @ instruction: 0xf000febd │ │ │ │ svccs 0x0015071f │ │ │ │ ldrbmi sp, [fp], -fp, lsr #16 │ │ │ │ strbpl pc, [r1, r7, asr #8]! @ │ │ │ │ strcs r4, [r0], #-1747 @ 0xfffff92d │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ mul r6, r8, r6 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @@ -219283,98 +219198,98 @@ │ │ │ │ @ instruction: 0x46481014 │ │ │ │ @ instruction: 0xf3c69b03 │ │ │ │ @ instruction: 0xf83a068f │ │ │ │ strbmi r2, [r1], #-20 @ 0xffffffec │ │ │ │ strcc r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ vmvn.i32 d20, #-620756992 @ 0xdb000000 │ │ │ │ @ instruction: 0xf792058f │ │ │ │ - stccs 13, cr15, [r8], {25} │ │ │ │ + stccs 13, cr15, [r8], {193} @ 0xc1 │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf729bdc5 │ │ │ │ - svclt 0x0000feb9 │ │ │ │ + svclt 0x0000ff61 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ stc2 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - stc2l 7, cr15, [sl, #664] @ 0x298 │ │ │ │ + cdp2 7, 7, cr15, cr2, cr6, {5} │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r1!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81d │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe663c │ │ │ │ + strne pc, [pc], #-964 @ 0xe64ec │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b7f34 │ │ │ │ + blls 0x1b7de4 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - ldc2l 7, cr15, [r0], {146} @ 0x92 │ │ │ │ + ldc2l 7, cr15, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ @ instruction: 0xf729e7e5 │ │ │ │ - svclt 0x0000fe77 │ │ │ │ + svclt 0x0000ff1f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ stc2l 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - stc2 7, cr15, [r8, #664] @ 0x298 │ │ │ │ + cdp2 7, 3, cr15, cr0, cr6, {5} │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r2!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81d │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe66c0 │ │ │ │ + strne pc, [pc], #-964 @ 0xe6570 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b7fb8 │ │ │ │ + blls 0x1b7e68 │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - ldc2 7, cr15, [r4], {146} @ 0x92 │ │ │ │ + ldc2 7, cr15, [ip, #-584]! @ 0xfffffdb8 │ │ │ │ @ instruction: 0xf729e7e5 │ │ │ │ - svclt 0x0000fe35 │ │ │ │ + svclt 0x0000fedd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6, #-664] @ 0xfffffd68 │ │ │ │ + stc2l 7, cr15, [lr, #664]! @ 0x298 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009f2815 │ │ │ │ mvnpl pc, #64, 8 @ 0x40000000 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ stmdale r2!, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strle r0, [r1, #-2026] @ 0xfffff816 │ │ │ │ strle r0, [fp], #-2035 @ 0xfffff80d │ │ │ │ @@ -219382,36 +219297,36 @@ │ │ │ │ vrsubhn.i16 d17, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ strdlt sp, [r5], -r4 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andeq pc, r1, #4 │ │ │ │ - bl 0x3ca76c │ │ │ │ + bl 0x3ca61c │ │ │ │ @ instruction: 0xf85a0282 │ │ │ │ ldrtmi r1, [fp], -r3, lsr #32 │ │ │ │ @ instruction: 0xf8594411 │ │ │ │ @ instruction: 0xf8cd2024 │ │ │ │ @ instruction: 0xf7928000 │ │ │ │ - stmdals r3, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf729e7e0 │ │ │ │ - svclt 0x0000fded │ │ │ │ + svclt 0x0000fe95 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r1, ror #24 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ @ instruction: 0x4605fc1d │ │ │ │ @ instruction: 0xf7a64640 │ │ │ │ - @ instruction: 0xf000fcfd │ │ │ │ + @ instruction: 0xf000fda5 │ │ │ │ svccs 0x0015071f │ │ │ │ ldrbmi sp, [fp], -ip, lsr #16 │ │ │ │ strbpl pc, [r1, r7, asr #8]! @ │ │ │ │ strcs r4, [r0], #-1747 @ 0xfffff92d │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ mul r6, r8, r6 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @@ -219420,173 +219335,173 @@ │ │ │ │ @ instruction: 0x07ead016 │ │ │ │ @ instruction: 0x07f3d5f6 │ │ │ │ @ instruction: 0xf83bd5f4 │ │ │ │ @ instruction: 0x46481014 │ │ │ │ @ instruction: 0xf3c69b03 │ │ │ │ @ instruction: 0xf83a068f │ │ │ │ strcc r2, [r1], #-20 @ 0xffffffec │ │ │ │ - bl 0x30b3f8 │ │ │ │ + bl 0x30b2a8 │ │ │ │ ldrtmi r0, [fp], -r1, asr #2 │ │ │ │ - streq pc, [pc, #965] @ 0xe6bc5 │ │ │ │ - stc2 7, cr15, [r0], {146} @ 0x92 │ │ │ │ + streq pc, [pc, #965] @ 0xe6a75 │ │ │ │ + stc2 7, cr15, [r8], #584 @ 0x248 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ - stc2 7, cr15, [r0, #164]! @ 0xa4 │ │ │ │ + cdp2 7, 4, cr15, cr8, cr9, {1} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ ldc2 7, cr15, [r6], {254} @ 0xfe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xff5a483a │ │ │ │ + blx 0xff5a46ea │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2], #664 @ 0x298 │ │ │ │ + ldc2l 7, cr15, [sl, #-664] @ 0xfffffd68 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r1!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81e │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe686c │ │ │ │ + strne pc, [pc], #-964 @ 0xe671c │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b8164 │ │ │ │ + blls 0x1b8014 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf7924643 │ │ │ │ - @ instruction: 0xe7e4fbb7 │ │ │ │ - ldc2l 7, cr15, [lr, #-164] @ 0xffffff5c │ │ │ │ + ubfx pc, pc, #24, #5 │ │ │ │ + cdp2 7, 0, cr15, cr6, cr9, {1} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ - blx 0xff6248b6 │ │ │ │ + blx 0xff624766 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xfe5248be │ │ │ │ + blx 0xfe52476e │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r0], #-664 @ 0xfffffd68 │ │ │ │ + ldc2 7, cr15, [r8, #-664] @ 0xfffffd68 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r2!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81e │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe68f0 │ │ │ │ + strne pc, [pc], #-964 @ 0xe67a0 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b81e8 │ │ │ │ + blls 0x1b8098 │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf7924643 │ │ │ │ - @ instruction: 0xe7e4fb7b │ │ │ │ - ldc2 7, cr15, [ip, #-164] @ 0xffffff5c │ │ │ │ + strb pc, [r4, r3, lsr #24]! @ │ │ │ │ + stc2l 7, cr15, [r4, #164] @ 0xa4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ - blx 0xfe5a493a │ │ │ │ + blx 0xfe5a47ea │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0x14a4942 │ │ │ │ + blx 0x14a47f2 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [lr], #-664 @ 0xfffffd68 │ │ │ │ + ldc2l 7, cr15, [r6], {166} @ 0xa6 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009f2815 │ │ │ │ mvnpl pc, #64, 8 @ 0x40000000 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ stmdale r3!, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strle r0, [r1, #-2026] @ 0xfffff816 │ │ │ │ strle r0, [fp], #-2035 @ 0xfffff80d │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ vrsubhn.i16 d17, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ strdlt sp, [r5], -r4 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xffe2497c │ │ │ │ + bllt 0xffe2482c │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andeq pc, r1, #4 │ │ │ │ - bl 0x3ca99c │ │ │ │ + bl 0x3ca84c │ │ │ │ @ instruction: 0xf85a0282 │ │ │ │ ldrtmi r1, [fp], -r3, lsr #32 │ │ │ │ biceq lr, r1, r2, lsl #22 │ │ │ │ eorcs pc, r4, r9, asr r8 @ │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xe247f2 │ │ │ │ + blx 0xff8246a2 │ │ │ │ ldrb r9, [pc, r3, lsl #16] │ │ │ │ - ldc2l 7, cr15, [r4], {41} @ 0x29 │ │ │ │ + ldc2l 7, cr15, [ip, #-164]! @ 0xffffff5c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ @ instruction: 0xf8cd4615 │ │ │ │ @ instruction: 0xf7fee000 │ │ │ │ strmi pc, [r6], -r9, asr #22 │ │ │ │ @ instruction: 0xf7fe4648 │ │ │ │ strmi pc, [r7], -r5, lsl #22 │ │ │ │ @ instruction: 0xf7a64648 │ │ │ │ - @ instruction: 0xf000fbe5 │ │ │ │ + @ instruction: 0xf000fc8d │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0x46cbbf9f │ │ │ │ rscpl pc, r2, #64, 8 @ 0x40000000 │ │ │ │ @ instruction: 0xf10446d1 │ │ │ │ stmdale r0!, {r4, r9, fp} │ │ │ │ strle r0, [r8, #-2043] @ 0xfffff805 │ │ │ │ @ instruction: 0xf016682b │ │ │ │ - bl 0x326a08 │ │ │ │ + bl 0x3268b8 │ │ │ │ tstle r0, r3, lsl #16 │ │ │ │ @ instruction: 0xf8c56020 │ │ │ │ strcc r8, [r4], #-0 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ ldrbmi sp, [r8], -ip, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - blls 0x1158b0 │ │ │ │ + blls 0x115760 │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7929201 │ │ │ │ - bls 0x165434 │ │ │ │ + bls 0x165584 │ │ │ │ @ instruction: 0xf729e7e6 │ │ │ │ - svclt 0x0000fc8d │ │ │ │ + svclt 0x0000fd35 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ - blx 0x1a4a5a │ │ │ │ + blx 0x1a490a │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xff0a4a60 │ │ │ │ + blx 0xff0a4910 │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - blx 0xfe8a490a │ │ │ │ + mcrr2 7, 10, pc, r6, cr6 @ │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ ldmdale r5!, {sl, sp} │ │ │ │ ldrle r0, [r6, #-2035] @ 0xfffff80d │ │ │ │ stmdaeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ streq pc, [r1, -r4] │ │ │ │ @@ -219597,1539 +219512,1539 @@ │ │ │ │ @ instruction: 0xf8439b00 │ │ │ │ ldmdblt r7!, {r2, r5}^ │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ ldrbeq r1, [r3, pc, lsl #10]! │ │ │ │ strcc sp, [r1], #-1256 @ 0xfffffb18 │ │ │ │ andle r2, sl, r4, lsl #24 │ │ │ │ - strne pc, [pc, #-965] @ 0xe66f7 │ │ │ │ + strne pc, [pc, #-965] @ 0xe65a7 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strcc lr, [r1], #-2014 @ 0xfffff822 │ │ │ │ @ instruction: 0x2c043904 │ │ │ │ eorne pc, r8, r9, asr #16 │ │ │ │ @ instruction: 0x4650d1f4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - blls 0x155800 │ │ │ │ + blls 0x1556b0 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7921202 │ │ │ │ - ldmib sp, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r1, [r7, r2, lsl #4] │ │ │ │ - ldc2 7, cr15, [r4], #-164 @ 0xffffff5c │ │ │ │ + ldc2l 7, cr15, [ip], {41} @ 0x29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ usatmi r4, #19, sl, lsl #13 │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ - blx 0xfeba4b08 │ │ │ │ + blx 0xfeba49b8 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0x1aa4b10 │ │ │ │ + blx 0x1aa49c0 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x12a49ba │ │ │ │ + blx 0xffca486a │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ stmdale r8!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r4, [r8], r8, asr #12 │ │ │ │ vst1.64 {d20-d22}, [r3 :64], r1 │ │ │ │ @ instruction: 0xf10453e2 │ │ │ │ @ instruction: 0x46370a10 │ │ │ │ strle r0, [r4, #-2025] @ 0xfffff817 │ │ │ │ ldrbeq r6, [sl, r6, lsr #16]! │ │ │ │ strle r4, [lr], #-1102 @ 0xfffffbb2 │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xe678b │ │ │ │ + strne pc, [pc, #-965] @ 0xe663b │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8cdbb05 │ │ │ │ ldrtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf8d89303 │ │ │ │ andls r2, r2, r0 │ │ │ │ - blx 0x14a49bc │ │ │ │ + blx 0xffea486c │ │ │ │ movweq lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf729e7e4 │ │ │ │ - svclt 0x0000fbed │ │ │ │ + svclt 0x0000fc95 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ @ instruction: 0x4691469b │ │ │ │ smlabt r2, sp, r9, lr │ │ │ │ - blx 0x19a4b98 │ │ │ │ + blx 0x19a4a48 │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - blx 0x8a4ba0 │ │ │ │ + blx 0x8a4a50 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xa4a48 │ │ │ │ + blx 0xfeaa48fa │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ ldmdale lr!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ vst1.16 {d20-d22}, [r3 :64], r0 │ │ │ │ ldrbmi r5, [sl], r2, ror #7 │ │ │ │ strbmi r2, [fp], r0, lsl #8 │ │ │ │ ldrle r0, [r4, #-2025] @ 0xfffff817 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ eorcs pc, r9, fp, asr r8 @ │ │ │ │ @ instruction: 0x07f24417 │ │ │ │ @ instruction: 0xf1b8d411 │ │ │ │ tstle sp, r0, lsl #30 │ │ │ │ - strne pc, [pc, #-965] @ 0xe6823 │ │ │ │ + strne pc, [pc, #-965] @ 0xe66d3 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ strbeq r1, [r9, pc, lsl #12]! │ │ │ │ strcc sp, [r1], #-1258 @ 0xfffffb16 │ │ │ │ andsle r2, r9, r4, lsl #24 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc, #-965] @ 0xe683b │ │ │ │ - bls 0x1e0b84 │ │ │ │ + strne pc, [pc, #-965] @ 0xe66eb │ │ │ │ + bls 0x1e0a34 │ │ │ │ movwls r9, #22786 @ 0x5902 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ ldrtmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7929004 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1b80304 │ │ │ │ rscle r0, r1, r0, lsl #30 │ │ │ │ svccc 0x00043401 │ │ │ │ @ instruction: 0xf84b2c04 │ │ │ │ mvnle r7, r9, lsr #32 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf729ba9b │ │ │ │ - svclt 0x0000fb8f │ │ │ │ + svclt 0x0000fc37 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf9c4f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xfea24afc │ │ │ │ + blx 0x14249ae │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9ccc │ │ │ │ + bl 0x2f9b7c │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6c80 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6b30 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14d8ac │ │ │ │ + bl 0x14d75c │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a51b8 │ │ │ │ + bl 0x3a5308 │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0x12a4972 │ │ │ │ - ldrshteq sl, [r3], -r4 │ │ │ │ + blx 0xffca4822 │ │ │ │ + ldrhteq sl, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf97af7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x17a4b90 │ │ │ │ + blx 0x1a4a42 │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9d60 │ │ │ │ + bl 0x2f9c10 │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6d14 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6bc4 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14d940 │ │ │ │ + bl 0x14d7f0 │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a5124 │ │ │ │ + bl 0x3a5274 │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0x24a04 │ │ │ │ - ldrshteq sl, [r3], -r8 │ │ │ │ + blx 0xfea248b6 │ │ │ │ + ldrhteq sl, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf930f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x524c24 │ │ │ │ + blx 0xfef24ad4 │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9df4 │ │ │ │ + bl 0x2f9ca4 │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6da8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6c58 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14d9d4 │ │ │ │ + bl 0x14d884 │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a5090 │ │ │ │ + bl 0x3a51e0 │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0xfeda4a98 │ │ │ │ - ldrshteq sl, [r3], -ip │ │ │ │ + blx 0x17a494a │ │ │ │ + ldrhteq sl, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf8e6f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9c6f7a6 │ │ │ │ + blx 0x1ca4b68 │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9e88 │ │ │ │ + bl 0x2f9d38 │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6e3c │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6cec │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14da68 │ │ │ │ + bl 0x14d918 │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a4ffc │ │ │ │ + bl 0x3a514c │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0x1b24b2c │ │ │ │ - eorseq sl, r3, r0, lsl #20 │ │ │ │ + blx 0x5249de │ │ │ │ + eorseq sl, r3, r0, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf89cf7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf97cf7a6 │ │ │ │ + blx 0xa24bfc │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c340 │ │ │ │ + bl 0xfea1c1f0 │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a72e8 │ │ │ │ + blls 0x1a7198 │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ @ instruction: 0xf7922300 │ │ │ │ - blls 0x1a4f74 │ │ │ │ - bl 0x2ed2c8 │ │ │ │ - bl 0x1afb0c │ │ │ │ + blls 0x1a50c4 │ │ │ │ + bl 0x2ed178 │ │ │ │ + bl 0x1af9bc │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x5a4bd8 │ │ │ │ - eorseq sl, r3, r4, lsl #20 │ │ │ │ + blx 0xfefa4a88 │ │ │ │ + eorseq sl, r3, r4, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf846f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf926f7a6 │ │ │ │ + @ instruction: 0xf9cef7a6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c3ec │ │ │ │ + bl 0xfea1c29c │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a7394 │ │ │ │ + blls 0x1a7244 │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ - @ instruction: 0xf7912300 │ │ │ │ - blls 0x1a6ec8 │ │ │ │ - bl 0x2ed374 │ │ │ │ - bl 0x1afbb8 │ │ │ │ + @ instruction: 0xf7922300 │ │ │ │ + blls 0x1a5018 │ │ │ │ + bl 0x2ed224 │ │ │ │ + bl 0x1afa68 │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9bcf729 │ │ │ │ - eorseq sl, r3, r8, lsl #20 │ │ │ │ + blx 0x1a24b34 │ │ │ │ + eorseq sl, r3, r8, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xfff0f7fd │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf8d0f7a6 │ │ │ │ + @ instruction: 0xf978f7a6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c498 │ │ │ │ + bl 0xfea1c348 │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a7440 │ │ │ │ + blls 0x1a72f0 │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ - @ instruction: 0xf7912300 │ │ │ │ - blls 0x1a6e1c │ │ │ │ - bl 0x2ed420 │ │ │ │ - bl 0x1afc64 │ │ │ │ + @ instruction: 0xf7922300 │ │ │ │ + blls 0x1a4f6c │ │ │ │ + bl 0x2ed2d0 │ │ │ │ + bl 0x1afb14 │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf966f729 │ │ │ │ - eorseq sl, r3, ip, lsl #20 │ │ │ │ + blx 0x4a4be0 │ │ │ │ + eorseq sl, r3, ip, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff9af7fd │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf87af7a6 │ │ │ │ + @ instruction: 0xf922f7a6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c544 │ │ │ │ + bl 0xfea1c3f4 │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a74ec │ │ │ │ + blls 0x1a739c │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ @ instruction: 0xf7912300 │ │ │ │ - blls 0x1a6d70 │ │ │ │ - bl 0x2ed4cc │ │ │ │ - bl 0x1afd10 │ │ │ │ + blls 0x1a6ec0 │ │ │ │ + bl 0x2ed37c │ │ │ │ + bl 0x1afbc0 │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf910f729 │ │ │ │ - eorseq sl, r3, r0, lsl sl │ │ │ │ + @ instruction: 0xf9b8f729 │ │ │ │ + ldrsbteq sl, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sp, lsl #12 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xff44f7fd │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf824f7a6 │ │ │ │ + @ instruction: 0xf8ccf7a6 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ - bl 0x39d218 │ │ │ │ + bl 0x39d0c8 │ │ │ │ @ instruction: 0xf64a2505 │ │ │ │ - @ instruction: 0xf2c014f4 │ │ │ │ + @ instruction: 0xf2c004b4 │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf50558e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #18]! │ │ │ │ stmdavc r7!, {r1, r3, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x138a98 │ │ │ │ - bl 0x3b8ad4 │ │ │ │ + blls 0x138948 │ │ │ │ + bl 0x3b8984 │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - mcr2 7, 6, pc, cr12, cr1, {4} @ │ │ │ │ + @ instruction: 0xff74f791 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8c8f729 │ │ │ │ + @ instruction: 0xf970f729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ mrc2 7, 7, pc, cr14, cr13, {7} │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xffdef7a5 │ │ │ │ + @ instruction: 0xf886f7a6 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ @ instruction: 0xf448bf9f │ │ │ │ strcs r5, [r2, #-2274] @ 0xfffff71e │ │ │ │ - ldrbne pc, [r8, sl, asr #12]! @ │ │ │ │ + ldreq pc, [r8, sl, asr #12]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ldrbeq sp, [r3, r4, lsr #16]! │ │ │ │ ldmdavc ip!, {r0, r4, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x138b1c │ │ │ │ - bl 0x3b8b38 │ │ │ │ + blls 0x1389cc │ │ │ │ + bl 0x3b89e8 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf79104fc │ │ │ │ - @ instruction: 0xf005fe89 │ │ │ │ + @ instruction: 0xf005ff31 │ │ │ │ ldrbmi r0, [r3], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf880f729 │ │ │ │ + @ instruction: 0xf928f729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sp, lsl #12 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ mrc2 7, 5, pc, cr6, cr13, {7} │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff96f7a5 │ │ │ │ + @ instruction: 0xf83ef7a6 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ - bl 0x39d334 │ │ │ │ + bl 0x39d1e4 │ │ │ │ @ instruction: 0xf64a2505 │ │ │ │ - @ instruction: 0xf2c014fc │ │ │ │ + @ instruction: 0xf2c004bc │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf50558e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #18]! │ │ │ │ stmdavc r7!, {r1, r3, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x138bb4 │ │ │ │ - bl 0x3b8bf0 │ │ │ │ + blls 0x138a64 │ │ │ │ + bl 0x3b8aa0 │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - mrc2 7, 1, pc, cr14, cr1, {4} │ │ │ │ + mcr2 7, 7, pc, cr6, cr1, {4} @ │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf83af729 │ │ │ │ + @ instruction: 0xf8e2f729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ mrc2 7, 3, pc, cr0, cr13, {7} │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff50f7a5 │ │ │ │ + @ instruction: 0xfff8f7a5 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ @ instruction: 0xf448bf9f │ │ │ │ strcs r5, [r2, #-2274] @ 0xfffff71e │ │ │ │ - strcs pc, [r0, -sl, asr #12] │ │ │ │ + strbeq pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ldrbeq sp, [r3, r4, lsr #16]! │ │ │ │ ldmdavc ip!, {r0, r4, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x138c38 │ │ │ │ - bl 0x3b8c54 │ │ │ │ + blls 0x138ae8 │ │ │ │ + bl 0x3b8b04 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf79104fc │ │ │ │ - @ instruction: 0xf005fdfb │ │ │ │ + @ instruction: 0xf005fea3 │ │ │ │ ldrbmi r0, [r3], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xfff2f728 │ │ │ │ + @ instruction: 0xf89af729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ strmi pc, [r5], -r9, lsr #28 │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0xf000ff09 │ │ │ │ + @ instruction: 0xf000ffb1 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9e │ │ │ │ @ instruction: 0x4c195ae2 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, fp, lsr #16]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe6ff3 │ │ │ │ + strne pc, [pc, #-965] @ 0xe6ea3 │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r7!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x4630465b │ │ │ │ cmpeq r7, r1, lsl #22 │ │ │ │ - stc2 7, cr15, [r8, #580]! @ 0x244 │ │ │ │ + mrc2 7, 2, pc, cr0, cr1, {4} │ │ │ │ @ instruction: 0xf0022200 │ │ │ │ strbmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1b84e0 │ │ │ │ + bl 0x1b8390 │ │ │ │ andcc r0, r1, #-2013265919 @ 0x88000001 │ │ │ │ @ instruction: 0xf8832a04 │ │ │ │ - b 0x14aab80 │ │ │ │ + b 0x14aaa30 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ - @ instruction: 0xf728e7d5 │ │ │ │ - svclt 0x0000ffa7 │ │ │ │ - eorseq sl, r3, r4, lsl sl │ │ │ │ + @ instruction: 0xf729e7d5 │ │ │ │ + svclt 0x0000f84f │ │ │ │ + ldrsbteq sl, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ @ instruction: 0x4605fddb │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0xf000febb │ │ │ │ + @ instruction: 0xf000ff63 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9e │ │ │ │ @ instruction: 0x4c195ae2 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, fp, lsr #16]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe708f │ │ │ │ + strne pc, [pc, #-965] @ 0xe6f3f │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r7!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x4630465b │ │ │ │ cmpeq r7, r1, lsl #22 │ │ │ │ - ldc2l 7, cr15, [sl, #-580] @ 0xfffffdbc │ │ │ │ + mcr2 7, 0, pc, cr2, cr1, {4} @ │ │ │ │ @ instruction: 0xf0022200 │ │ │ │ strbmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1b857c │ │ │ │ + bl 0x1b842c │ │ │ │ andcc r0, r1, #-2013265919 @ 0x88000001 │ │ │ │ @ instruction: 0xf8832a04 │ │ │ │ - b 0x14aac1c │ │ │ │ + b 0x14aaacc │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ - @ instruction: 0xf728e7d5 │ │ │ │ - svclt 0x0000ff59 │ │ │ │ - eorseq sl, r3, r8, lsl sl │ │ │ │ + @ instruction: 0xf729e7d5 │ │ │ │ + svclt 0x0000f801 │ │ │ │ + ldrsbteq sl, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd460e │ │ │ │ andls lr, r1, #0 │ │ │ │ stc2 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 7, 6, cr15, cr12, cr5, {5} │ │ │ │ + @ instruction: 0xff14f7a5 │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ ldcmi 2, cr0, [r7], {49} @ 0x31 │ │ │ │ - bvs 0x18a48e8 │ │ │ │ + bvs 0x18a4798 │ │ │ │ msrvs SPSR_fsx, r1, lsl #10 │ │ │ │ - blpl 0xff9a45ec │ │ │ │ + blpl 0xff9a449c │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xe74f8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe73a8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xf8e04 │ │ │ │ + blls 0xf8cb4 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - stc2 7, cr15, [r4, #-580] @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [ip, #580]! @ 0x244 │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - @ instruction: 0xff0ef728 │ │ │ │ - eorseq sl, r3, ip, lsl sl │ │ │ │ + @ instruction: 0xffb6f728 │ │ │ │ + ldrsbteq sl, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd460e │ │ │ │ andls lr, r1, #0 │ │ │ │ stc2l 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 7, 2, cr15, cr2, cr5, {5} │ │ │ │ + cdp2 7, 12, cr15, cr10, cr5, {5} │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ ldcmi 2, cr0, [r7], {49} @ 0x31 │ │ │ │ - bvs 0x18a497c │ │ │ │ + bvs 0x18a482c │ │ │ │ msrvs SPSR_fsx, r1, lsl #10 │ │ │ │ - blpl 0xff9a4680 │ │ │ │ + blpl 0xff9a4530 │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xe758c │ │ │ │ + strle r0, [pc], #-2027 @ 0xe743c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xf8e98 │ │ │ │ + blls 0xf8d48 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - ldc2 7, cr15, [sl], #580 @ 0x244 │ │ │ │ + stc2l 7, cr15, [r2, #-580]! @ 0xfffffdbc │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - cdp2 7, 12, cr15, cr4, cr8, {1} │ │ │ │ - eorseq sl, r3, r0, lsr #20 │ │ │ │ + @ instruction: 0xff6cf728 │ │ │ │ + eorseq sl, r3, r0, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r8, #660] @ 0x294 │ │ │ │ + cdp2 7, 8, cr15, cr0, cr5, {5} │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ svclt 0x009e2f15 │ │ │ │ strbpl pc, [r2, r7, asr #8]! @ │ │ │ │ @ instruction: 0xf8df2500 │ │ │ │ stmdale r4!, {r2, r4, r6, ip, pc} │ │ │ │ ldrle r0, [r2, #-2035] @ 0xfffff80d │ │ │ │ andmi pc, r9, r5, lsl r8 @ │ │ │ │ - blls 0x138f04 │ │ │ │ - bl 0x1f8f20 │ │ │ │ + blls 0x138db4 │ │ │ │ + bl 0x1f8dd0 │ │ │ │ @ instruction: 0xf791010b │ │ │ │ - stmiaeq r4!, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiaeq r4!, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, r3, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fe7d │ │ │ │ - eorseq sl, r3, r4, lsr #20 │ │ │ │ + svclt 0x0000ff25 │ │ │ │ + eorseq sl, r3, r4, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r0], #1012 @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0, #660] @ 0x294 │ │ │ │ + cdp2 7, 3, cr15, cr8, cr5, {5} │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ svclt 0x009e2f15 │ │ │ │ strbpl pc, [r2, r7, asr #8]! @ │ │ │ │ @ instruction: 0xf8df2500 │ │ │ │ stmdale r4!, {r2, r4, r6, ip, pc} │ │ │ │ ldrle r0, [r2, #-2035] @ 0xfffff80d │ │ │ │ andmi pc, r9, r5, lsl r8 @ │ │ │ │ - blls 0x138f94 │ │ │ │ - bl 0x1f8fb0 │ │ │ │ + blls 0x138e44 │ │ │ │ + bl 0x1f8e60 │ │ │ │ @ instruction: 0xf791010b │ │ │ │ - stmiaeq r4!, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiaeq r4!, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, r3, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fe35 │ │ │ │ - eorseq sl, r3, r8, lsr #20 │ │ │ │ + svclt 0x0000fedd │ │ │ │ + eorseq sl, r3, r8, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [r8, #-660] @ 0xfffffd6c │ │ │ │ + ldc2l 7, cr15, [r0, #660]! @ 0x294 │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - ldrbtne pc, [r4], #1610 @ 0x64a @ │ │ │ │ + ldrteq pc, [r4], #1610 @ 0x64a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x223878 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe7740 │ │ │ │ + beq 0x223728 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe75f0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x130374 │ │ │ │ + bl 0x130224 │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x5428ea │ │ │ │ + blx 0x54279a │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x127fd8 │ │ │ │ + blcc 0x127e88 │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - mcrr2 7, 9, pc, r0, cr1 @ │ │ │ │ + stc2l 7, cr15, [r8], #580 @ 0x244 │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fde1 │ │ │ │ + svclt 0x0000fe89 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r6], {253} @ 0xfd │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6], #660 @ 0x294 │ │ │ │ + ldc2 7, cr15, [lr, #660] @ 0x294 │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - ldrbtne pc, [r8], #1610 @ 0x64a @ │ │ │ │ + ldrteq pc, [r8], #1610 @ 0x64a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x22391c │ │ │ │ - strle r0, [pc], #-2027 @ 0xe77e4 │ │ │ │ + beq 0x2237cc │ │ │ │ + strle r0, [pc], #-2027 @ 0xe7694 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x130418 │ │ │ │ + bl 0x1302c8 │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x54298e │ │ │ │ + blx 0x54283e │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x12807c │ │ │ │ + blcc 0x127f2c │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - blx 0xffca567a │ │ │ │ + ldc2 7, cr15, [r6], {145} @ 0x91 │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fd8f │ │ │ │ + svclt 0x0000fe37 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ - blx 0xff225852 │ │ │ │ + blx 0xff225702 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [r4], #660 @ 0x294 │ │ │ │ + stc2l 7, cr15, [ip, #-660] @ 0xfffffd6c │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - ldrbtne pc, [ip], #1610 @ 0x64a @ │ │ │ │ + ldrteq pc, [ip], #1610 @ 0x64a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2239c0 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe7888 │ │ │ │ + beq 0x223870 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe7738 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x1304bc │ │ │ │ + bl 0x13036c │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x542a32 │ │ │ │ + blx 0x5428e2 │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x128120 │ │ │ │ + blcc 0x127fd0 │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - blx 0xfe82571e │ │ │ │ + mcrr2 7, 9, pc, r4, cr1 @ │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fd3d │ │ │ │ + svclt 0x0000fde5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ - blx 0x1da58f6 │ │ │ │ + blx 0x1da57a6 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - mrrc2 7, 10, pc, r2, cr5 @ │ │ │ │ + ldc2l 7, cr15, [sl], #660 @ 0x294 │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - strcs pc, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ + strbeq pc, [r0], #1610 @ 0x64a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x223a64 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe792c │ │ │ │ + beq 0x223914 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe77dc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x130560 │ │ │ │ + bl 0x130410 │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x542ad6 │ │ │ │ + blx 0x542986 │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x1281c4 │ │ │ │ + blcc 0x128074 │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - blx 0x13a57c2 │ │ │ │ + blx 0xffda5672 │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fceb │ │ │ │ + svclt 0x0000fd93 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0x92599a │ │ │ │ + blx 0x92584a │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [r0], {165} @ 0xa5 │ │ │ │ + stc2 7, cr15, [r8], #660 @ 0x294 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - strcs pc, [r4, -sl, asr #12] │ │ │ │ + strbeq pc, [r4, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25ce38 │ │ │ │ + blls 0x25cce8 │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7c2c │ │ │ │ - bl 0x1b05f4 │ │ │ │ - blx 0x5286f2 │ │ │ │ + bl 0x2e7adc │ │ │ │ + bl 0x1b04a4 │ │ │ │ + blx 0x5285a2 │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2821 @ 0xfffff4fb │ │ │ │ - strne pc, [pc, #-965] @ 0xe7647 │ │ │ │ + strcc pc, [r1], #-2989 @ 0xfffff453 │ │ │ │ + strne pc, [pc, #-965] @ 0xe74f7 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fc95 │ │ │ │ + svclt 0x0000fd3d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0xff3a5a44 │ │ │ │ + blx 0xff3a58f4 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xfeba58ee │ │ │ │ + mrrc2 7, 10, pc, r2, cr5 @ │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - strcs pc, [r8, -sl, asr #12] │ │ │ │ + strbeq pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25cee4 │ │ │ │ + blls 0x25cd94 │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7cd8 │ │ │ │ - bl 0x1b06a0 │ │ │ │ - blx 0x52879e │ │ │ │ + bl 0x2e7b88 │ │ │ │ + bl 0x1b0550 │ │ │ │ + blx 0x52864e │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2735 @ 0xfffff551 │ │ │ │ - strne pc, [pc, #-965] @ 0xe76f3 │ │ │ │ + strcc pc, [r1], #-2903 @ 0xfffff4a9 │ │ │ │ + strne pc, [pc, #-965] @ 0xe75a3 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fc3f │ │ │ │ + svclt 0x0000fce7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0x1e25af0 │ │ │ │ + blx 0x1e259a0 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x162599a │ │ │ │ + blx 0x2584a │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - strcs pc, [ip, -sl, asr #12] │ │ │ │ + strbeq pc, [ip, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25cf90 │ │ │ │ + blls 0x25ce40 │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7d84 │ │ │ │ - bl 0x1b074c │ │ │ │ - blx 0x52884a │ │ │ │ + bl 0x2e7c34 │ │ │ │ + bl 0x1b05fc │ │ │ │ + blx 0x5286fa │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2649 @ 0xfffff5a7 │ │ │ │ - strne pc, [pc, #-965] @ 0xe779f │ │ │ │ + strcc pc, [r1], #-2817 @ 0xfffff4ff │ │ │ │ + strne pc, [pc, #-965] @ 0xe764f │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fbe9 │ │ │ │ + svclt 0x0000fc91 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0x8a5b9c │ │ │ │ + blx 0x8a5a4c │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xa5a44 │ │ │ │ + blx 0xfeaa58f6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - ldrcs pc, [r0, -sl, asr #12] │ │ │ │ + ldrbeq pc, [r0, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25d03c │ │ │ │ + blls 0x25ceec │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7e30 │ │ │ │ - bl 0x1b07f8 │ │ │ │ - blx 0x5288f6 │ │ │ │ + bl 0x2e7ce0 │ │ │ │ + bl 0x1b06a8 │ │ │ │ + blx 0x5287a6 │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2563 @ 0xfffff5fd │ │ │ │ - strne pc, [pc, #-965] @ 0xe784b │ │ │ │ + strcc pc, [r1], #-2731 @ 0xfffff555 │ │ │ │ + strne pc, [pc, #-965] @ 0xe76fb │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fb93 │ │ │ │ + svclt 0x0000fc3b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d46f2 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ strmi pc, [r6], -r9, asr #19 │ │ │ │ @ instruction: 0xf7a54648 │ │ │ │ - @ instruction: 0xf000faa9 │ │ │ │ + @ instruction: 0xf000fb51 │ │ │ │ svccs 0x0015071f │ │ │ │ - bl 0x35dd10 │ │ │ │ + bl 0x35dbc0 │ │ │ │ @ instruction: 0xf64a2505 │ │ │ │ - @ instruction: 0xf2c014f4 │ │ │ │ + @ instruction: 0xf2c004b4 │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ @ instruction: 0xf50557e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #16]! │ │ │ │ stmdavc r1!, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0x4648463b │ │ │ │ - bl 0x3a9eb0 │ │ │ │ + bl 0x3a9d60 │ │ │ │ @ instruction: 0xf8550181 │ │ │ │ @ instruction: 0xf8cd2022 │ │ │ │ @ instruction: 0xf791a000 │ │ │ │ - strcc pc, [r1], #-2493 @ 0xfffff643 │ │ │ │ + strcc pc, [r1], #-2661 @ 0xfffff59b │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strvc pc, [r0, #1285] @ 0x505 │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fb4d │ │ │ │ + svclt 0x0000fbf5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ strmi pc, [r5], -r3, lsl #19 │ │ │ │ @ instruction: 0xf7a54640 │ │ │ │ - @ instruction: 0xf000fa63 │ │ │ │ + @ instruction: 0xf000fb0b │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9f │ │ │ │ strcs r5, [r2], #-2018 @ 0xfffff81e │ │ │ │ - ldrbtne pc, [r8], sl, asr #12 @ │ │ │ │ + ldrteq pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ ldmdavc r1!, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r3, r4 │ │ │ │ @ instruction: 0x463b4450 │ │ │ │ rscseq pc, ip, #1 │ │ │ │ andcs lr, r0, #2048 @ 0x800 │ │ │ │ orreq lr, r1, fp, lsl #22 │ │ │ │ strbmi r4, [r0], -r2, asr #8 │ │ │ │ stclcs 8, cr15, [r0, #840]! @ 0x348 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf974f791 │ │ │ │ + blx 0x825a1c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fb05 │ │ │ │ + svclt 0x0000fbad │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d46f2 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ @ instruction: 0x4606f93b │ │ │ │ @ instruction: 0xf7a54648 │ │ │ │ - @ instruction: 0xf000fa1b │ │ │ │ + @ instruction: 0xf000fac3 │ │ │ │ svccs 0x0015071f │ │ │ │ - bl 0x35de2c │ │ │ │ + bl 0x35dcdc │ │ │ │ @ instruction: 0xf64a2505 │ │ │ │ - @ instruction: 0xf2c014fc │ │ │ │ + @ instruction: 0xf2c004bc │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ @ instruction: 0xf50557e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #16]! │ │ │ │ stmdavc r1!, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0x4648463b │ │ │ │ - bl 0x3a9fcc │ │ │ │ + bl 0x3a9e7c │ │ │ │ @ instruction: 0xf8550181 │ │ │ │ @ instruction: 0xf8cd2022 │ │ │ │ @ instruction: 0xf791a000 │ │ │ │ - strcc pc, [r1], #-2351 @ 0xfffff6d1 │ │ │ │ + strcc pc, [r1], #-2519 @ 0xfffff629 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strvc pc, [r0, #1285] @ 0x505 │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fabf │ │ │ │ + svclt 0x0000fb67 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ @ instruction: 0x4605f8f5 │ │ │ │ @ instruction: 0xf7a54640 │ │ │ │ - @ instruction: 0xf000f9d5 │ │ │ │ + @ instruction: 0xf000fa7d │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9f │ │ │ │ strcs r5, [r2], #-2018 @ 0xfffff81e │ │ │ │ - strcs pc, [r0], -sl, asr #12 │ │ │ │ + strbeq pc, [r0], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ ldmdavc r1!, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r3, r4 │ │ │ │ @ instruction: 0x463b4450 │ │ │ │ rscseq pc, ip, #1 │ │ │ │ andcs lr, r0, #2048 @ 0x800 │ │ │ │ orreq lr, r1, fp, lsl #22 │ │ │ │ strbmi r4, [r0], -r2, asr #8 │ │ │ │ stclcs 8, cr15, [r0, #840]! @ 0x348 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8e6f791 │ │ │ │ + @ instruction: 0xf98ef791 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fa77 │ │ │ │ + svclt 0x0000fb1f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8acf7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf98cf7a5 │ │ │ │ + blx 0xe25bd8 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ @ instruction: 0xf64ad83a │ │ │ │ - vmov.i32 d18, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c004d4 │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf10458e2 │ │ │ │ @ instruction: 0xf04f0904 │ │ │ │ strbeq r0, [fp, r2, lsl #20]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe7af7 │ │ │ │ + strne pc, [pc, #-965] @ 0xe79a7 │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8948ff0 │ │ │ │ andcs lr, r0, #0 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ tstplt sl, lr, lsl fp @ p-variant is OBSOLETE │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ - bl 0x278fd8 │ │ │ │ + bl 0x278e88 │ │ │ │ ldrbtmi r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xe7f28 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xe7dd8 │ │ │ │ svccc 0x00fff1bc │ │ │ │ stclcc 8, cr15, [r0, #588]! @ 0x24c │ │ │ │ andcs lr, r2, #274432 @ 0x43000 │ │ │ │ - blls 0x1dc6c0 │ │ │ │ + blls 0x1dc570 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7914643 │ │ │ │ - @ instruction: 0xe7d0f87f │ │ │ │ - blx 0x925bb8 │ │ │ │ + ldrb pc, [r0, r7, lsr #18] @ │ │ │ │ + blx 0xff325a68 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf856f7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf936f7a5 │ │ │ │ + @ instruction: 0xf9def7a5 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ @ instruction: 0xf64ad83a │ │ │ │ - vmov.i32 d18, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf2c004d8 │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf10458e2 │ │ │ │ @ instruction: 0xf04f0904 │ │ │ │ strbeq r0, [fp, r2, lsl #20]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe7ba3 │ │ │ │ + strne pc, [pc, #-965] @ 0xe7a53 │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8948ff0 │ │ │ │ andcs lr, r0, #0 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ tstplt sl, lr, lsl fp @ p-variant is OBSOLETE │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ - bl 0x279084 │ │ │ │ + bl 0x278f34 │ │ │ │ ldrbtmi r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xe7fd4 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xe7e84 │ │ │ │ svccc 0x00fff1bc │ │ │ │ stclcc 8, cr15, [r0, #588]! @ 0x24c │ │ │ │ andcs lr, r2, #274432 @ 0x43000 │ │ │ │ - blls 0x1dc76c │ │ │ │ + blls 0x1dc61c │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7914643 │ │ │ │ - ldrb pc, [r0, r9, lsr #16] @ │ │ │ │ - @ instruction: 0xf9caf728 │ │ │ │ + @ instruction: 0xe7d0f8d1 │ │ │ │ + blx 0x1da5b14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r3], lr, lsl #12 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf800f7fd │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf8e0f7a5 │ │ │ │ + @ instruction: 0xf988f7a5 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r1!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf64a3601 │ │ │ │ - vmov.i32 d18, #786432 @ 0x000c0000 │ │ │ │ + @ instruction: 0xf2c004dc │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ eorseq r5, r6, #59244544 @ 0x3880000 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bvs 0x18a5424 │ │ │ │ + bvs 0x18a52d4 │ │ │ │ strbvs pc, [lr], -r6, lsl #10 @ │ │ │ │ strbmi r4, [r6], #-1218 @ 0xfffffb3e │ │ │ │ strbeq r9, [fp, r3, lsl #12]! │ │ │ │ @ instruction: 0xf894d510 │ │ │ │ ldrtmi ip, [fp], -r0 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ - bl 0x3cf830 │ │ │ │ + bl 0x3cf6e0 │ │ │ │ @ instruction: 0xf83a018c │ │ │ │ @ instruction: 0xf832e01c │ │ │ │ @ instruction: 0x9600201c │ │ │ │ andmi lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xffeaf790 │ │ │ │ + @ instruction: 0xf892f791 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [ip, #-1295] @ 0xfffffaf1 │ │ │ │ andlt sp, r5, r7, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf97ef728 │ │ │ │ + blx 0xaa5bac │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r3], lr, lsl #12 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffb4f7fc │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf894f7a5 │ │ │ │ + @ instruction: 0xf93cf7a5 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r1!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf64a3601 │ │ │ │ - vaddhn.i16 d18, q0, q8 │ │ │ │ + vmls.i d16, d16, d0[4] │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ eorseq r5, r6, #59244544 @ 0x3880000 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bvs 0x18a54bc │ │ │ │ + bvs 0x18a536c │ │ │ │ strbvs pc, [lr], -r6, lsl #10 @ │ │ │ │ strbmi r4, [r6], #-1218 @ 0xfffffb3e │ │ │ │ strbeq r9, [fp, r3, lsl #12]! │ │ │ │ @ instruction: 0xf894d510 │ │ │ │ ldrtmi ip, [fp], -r0 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ - bl 0x3cf8c8 │ │ │ │ + bl 0x3cf778 │ │ │ │ @ instruction: 0xf83a018c │ │ │ │ @ instruction: 0xf832e01c │ │ │ │ @ instruction: 0x9600201c │ │ │ │ andmi lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xff9ef790 │ │ │ │ + @ instruction: 0xf846f791 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [ip, #-1295] @ 0xfffffaf1 │ │ │ │ andlt sp, r5, r7, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf932f728 │ │ │ │ + @ instruction: 0xf9daf728 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fc4693 │ │ │ │ strmi pc, [r5], -r9, ror #30 │ │ │ │ @ instruction: 0xf7a54638 │ │ │ │ - @ instruction: 0xf000f849 │ │ │ │ + @ instruction: 0xf000f8f1 │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9f │ │ │ │ strcs r5, [r0], #-1762 @ 0xfffff91e │ │ │ │ - stmdacs r4!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiaeq r4!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ @ instruction: 0xf818d513 │ │ │ │ @ instruction: 0xf0042004 │ │ │ │ ldrbmi r0, [r0], #-1 │ │ │ │ - bl 0x179a10 │ │ │ │ + bl 0x1798c0 │ │ │ │ ldmeq r2, {r0, r1, r3, r8}^ │ │ │ │ - bl 0x168394 │ │ │ │ + bl 0x168244 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8d2443a │ │ │ │ @ instruction: 0xf8cd2de0 │ │ │ │ - @ instruction: 0xf7909000 │ │ │ │ - strcc pc, [r1], #-3929 @ 0xfffff0a7 │ │ │ │ - strne pc, [pc, #-965] @ 0xe7d9f │ │ │ │ + @ instruction: 0xf7919000 │ │ │ │ + strcc pc, [r1], #-2049 @ 0xfffff7ff │ │ │ │ + strne pc, [pc, #-965] @ 0xe7c4f │ │ │ │ mvnle r2, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000f8eb │ │ │ │ + svclt 0x0000f993 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fc4693 │ │ │ │ strmi pc, [r5], -r1, lsr #30 │ │ │ │ @ instruction: 0xf7a54638 │ │ │ │ - @ instruction: 0xf000f801 │ │ │ │ + @ instruction: 0xf000f8a9 │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9f │ │ │ │ strcs r5, [r0], #-1762 @ 0xfffff91e │ │ │ │ - stmdacs r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiaeq r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ @ instruction: 0xf818d513 │ │ │ │ @ instruction: 0xf0042004 │ │ │ │ ldrbmi r0, [r0], #-1 │ │ │ │ - bl 0x179aa0 │ │ │ │ + bl 0x179950 │ │ │ │ ldmeq r2, {r0, r1, r3, r8}^ │ │ │ │ - bl 0x168424 │ │ │ │ + bl 0x1682d4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8d2443a │ │ │ │ @ instruction: 0xf8cd2de0 │ │ │ │ @ instruction: 0xf7909000 │ │ │ │ - strcc pc, [r1], #-3857 @ 0xfffff0ef │ │ │ │ - strne pc, [pc, #-965] @ 0xe7e2f │ │ │ │ + strcc pc, [r1], #-4025 @ 0xfffff047 │ │ │ │ + strne pc, [pc, #-965] @ 0xe7cdf │ │ │ │ mvnle r2, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000f8a3 │ │ │ │ + svclt 0x0000f94b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f41c │ │ │ │ + bl 0xfec3f2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fc9201 │ │ │ │ - bls 0x167e94 │ │ │ │ + bls 0x167d44 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - blx 0x18b5270 │ │ │ │ + blx 0x18b5120 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c01f04 │ │ │ │ - b 0xfe16c288 │ │ │ │ + b 0xfe16c138 │ │ │ │ strbmi r0, [r4, #-769]! @ 0xfffffcff │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ andcc pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r0], -sp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf7f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3f478 │ │ │ │ + bl 0xfec3f328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x127e40 │ │ │ │ + bls 0x127cf0 │ │ │ │ @ instruction: 0xf1029901 │ │ │ │ andcc r3, pc, #65280 @ 0xff00 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strle r0, [r7, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, ip, r9 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @@ -221137,22 +221052,22 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [r4, #257] @ 0x101 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bf55 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f4cc │ │ │ │ + bl 0xfec3f37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mcr2 7, 6, pc, cr4, cr12, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ strcc r1, [lr], #-3753 @ 0xfffff157 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r4, #-143]! @ 0xffffff71 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorscs pc, r2, r5, asr r8 @ │ │ │ │ @@ -221162,25 +221077,25 @@ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ movweq lr, #10828 @ 0x2a4c │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f530 │ │ │ │ + bl 0xfec3f3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr2, cr12, {7} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf64a1f29 │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ @ instruction: 0xf85e0433 │ │ │ │ - blx 0x18b7f68 │ │ │ │ + blx 0x18b7e18 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsgt pc, ip, r4, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -221188,112 +221103,112 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000beef │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3f598 │ │ │ │ + bl 0xfec3f448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x1307b0 │ │ │ │ + bcc 0x130660 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8013b18 │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bec7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f5e8 │ │ │ │ + bl 0xfec3f498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mrc2 7, 1, pc, cr6, cr12, {7} │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64a340e │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ - blx 0x18a98d4 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ + blx 0x18a9784 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blx 0xfeda8654 │ │ │ │ + blx 0xfeda8504 │ │ │ │ addsmi pc, r4, #201326594 @ 0xc000002 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ tstpeq r0, #-1073741784 @ p-variant is OBSOLETE @ 0xc0000028 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be97 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f648 │ │ │ │ + bl 0xfec3f4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mcr2 7, 0, pc, cr6, cr12, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1d8574 │ │ │ │ - b 0x1a9090 │ │ │ │ - b 0xfe1a90bc │ │ │ │ + b 0xfe1d8424 │ │ │ │ + b 0x1a8f40 │ │ │ │ + b 0xfe1a8f6c │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 3, pc, cr8, cr12, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f6a4 │ │ │ │ + bl 0xfec3f554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64a340e │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ - blx 0x18a9990 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ + blx 0x18a9840 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ - blx 0xfe7e8710 │ │ │ │ + blx 0xfe7e85c0 │ │ │ │ addsmi pc, r4, #156, 24 @ 0x9c00 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be3b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f700 │ │ │ │ + bl 0xfec3f5b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stc2 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r4, #-2587]! @ 0xfffff5e5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -221301,62 +221216,62 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be0d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f75c │ │ │ │ + bl 0xfec3f60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svccc 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe179b64 │ │ │ │ - b 0x1b9264 │ │ │ │ - b 0xfe1a91cc │ │ │ │ + b 0xfe179a14 │ │ │ │ + b 0x1b9114 │ │ │ │ + b 0xfe1a907c │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f7b4 │ │ │ │ + bl 0xfec3f664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ strmi pc, [r4], -pc, asr #26 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ - cdpvc 6, 1, cr15, cr8, cr10, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ - strcs pc, [pc], #-964 @ 0xe85dc │ │ │ │ - bl 0x48262c │ │ │ │ + strcs pc, [pc], #-964 @ 0xe848c │ │ │ │ + bl 0x4824dc │ │ │ │ @ instruction: 0xf85e07c5 │ │ │ │ - blx 0xfe5c06bc │ │ │ │ + blx 0xfe5c056c │ │ │ │ ldmdavs r3, {r0, r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs pc, {r0, r2, r3, r4, r5, r6, fp, sp, lr} @ │ │ │ │ rsbsmi fp, fp, fp, lsl sl │ │ │ │ stmdavs lr, {r0, r1, r4, r5, lr}^ │ │ │ │ andvs r4, fp, fp, ror r0 │ │ │ │ movweq lr, #51846 @ 0xca86 │ │ │ │ rsbsmi r4, r3, fp, lsr #32 │ │ │ │ - bl 0x480734 │ │ │ │ + bl 0x4805e4 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ stmvs ip, {r2, r4, r5, sp, lr} │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - blt 0x574e20 │ │ │ │ + blt 0x574cd0 │ │ │ │ rsbmi fp, r2, fp, lsl sl │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ @@ -221365,312 +221280,312 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf1044683 │ │ │ │ @ instruction: 0xf7fc0a08 │ │ │ │ @ instruction: 0xf64afd07 │ │ │ │ - vmov.i8 d23, #8 @ 0x08 │ │ │ │ + @ instruction: 0xf2c05ed8 │ │ │ │ @ instruction: 0xf1a40e33 │ │ │ │ @ instruction: 0xf1a50c08 │ │ │ │ @ instruction: 0xf85c0108 │ │ │ │ @ instruction: 0xf8519f08 │ │ │ │ strbmi r5, [r2, #3848]! @ 0xf08 │ │ │ │ movwmi lr, #39503 @ 0x9a4f │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x11c27bc │ │ │ │ + b 0x11c266c │ │ │ │ sbclt r4, r2, #1207959552 @ 0x48000000 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stmiaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsvs pc, r2, lr, asr r8 @ │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14d5104 │ │ │ │ + b 0x14d4fb4 │ │ │ │ @ instruction: 0xf8d84202 │ │ │ │ - b 0x11886b0 │ │ │ │ - b 0x11b8f08 │ │ │ │ - b 0xfe1792b8 │ │ │ │ - b 0xfe1a8ec8 │ │ │ │ - b 0x1692c4 │ │ │ │ - b 0x1a8ed4 │ │ │ │ - b 0xfe1692d0 │ │ │ │ - b 0xfe1a8ed8 │ │ │ │ + b 0x1188560 │ │ │ │ + b 0x11b8db8 │ │ │ │ + b 0xfe179168 │ │ │ │ + b 0xfe1a8d78 │ │ │ │ + b 0x169174 │ │ │ │ + b 0x1a8d84 │ │ │ │ + b 0xfe169180 │ │ │ │ + b 0xfe1a8d88 │ │ │ │ subvs r0, sl, r5, lsl #6 │ │ │ │ bicsle r6, r0, fp │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bd4f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ - blx 0x18ceaf4 │ │ │ │ - bls 0x1278f4 │ │ │ │ - cdpvc 6, 1, cr15, cr8, cr10, {2} │ │ │ │ + blx 0x18ce9a4 │ │ │ │ + bls 0x1277a4 │ │ │ │ + cdppl 6, 13, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - strcs pc, [pc], #-960 @ 0xe8700 │ │ │ │ + strcs pc, [pc], #-960 @ 0xe85b0 │ │ │ │ strtmi r6, [r8], -fp, lsl #16 │ │ │ │ - bl 0x482864 │ │ │ │ + bl 0x482714 │ │ │ │ @ instruction: 0xf85e05cc │ │ │ │ - b 0xfe2c0800 │ │ │ │ + b 0xfe2c06b0 │ │ │ │ @ instruction: 0xf8d20c03 │ │ │ │ - b 0x408718 │ │ │ │ + b 0x4085c8 │ │ │ │ stmdavs sp!, {r1, r2, sl, fp}^ │ │ │ │ streq lr, [r3], -ip, lsl #21 │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ movweq lr, #27272 @ 0x6a88 │ │ │ │ @ instruction: 0xf85e402b │ │ │ │ rsbsmi r5, r3, r4, lsr r0 │ │ │ │ - bl 0x480860 │ │ │ │ + bl 0x480710 │ │ │ │ ldmib r1, {r2, r6, r7, r8, r9}^ │ │ │ │ ldmdavs lr, {r1, r9, sl, fp, lr}^ │ │ │ │ movwgt lr, #10706 @ 0x29d2 │ │ │ │ andeq lr, lr, #140, 20 @ 0x8c000 │ │ │ │ eorsmi r4, r2, r3, rrx │ │ │ │ - b 0xfe1787f8 │ │ │ │ + b 0xfe1786a8 │ │ │ │ rsbmi r0, r3, lr, lsl #4 │ │ │ │ addvs r6, fp, sl, asr #1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bd07 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f968 │ │ │ │ + bl 0xfec3f818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7fc9101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - tstpvc r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + bicspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.u8 q11, d0, d18 │ │ │ │ strtmi r2, [r8], -pc, lsl #24 │ │ │ │ - bl 0x1c27c8 │ │ │ │ + bl 0x1c2678 │ │ │ │ subsmi r0, r5, lr, asr #13 │ │ │ │ eorscs pc, lr, r3, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s5 │ │ │ │ stmdavs r5!, {r1, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r2, #581632 @ 0x8e000 │ │ │ │ ldrd pc, [r4], -r6 │ │ │ │ andvs r6, sl, lr, asr #16 │ │ │ │ andeq lr, r5, #548864 @ 0x86000 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ andeq lr, r6, #581632 @ 0x8e000 │ │ │ │ - bl 0x1c08e8 │ │ │ │ + bl 0x1c0798 │ │ │ │ @ instruction: 0xf85302cc │ │ │ │ ldmib r1, {r2, r3, r4, r5, lr, pc}^ │ │ │ │ ldmdavs r3, {r1, r8, sl, sp, lr}^ │ │ │ │ and lr, r2, #212, 18 @ 0x350000 │ │ │ │ - b 0xfe27897c │ │ │ │ - b 0xbec010 │ │ │ │ - b 0x9ab814 │ │ │ │ + b 0xfe27882c │ │ │ │ + b 0xbebec0 │ │ │ │ + b 0x9ab6c4 │ │ │ │ rsbmi r0, fp, r2, lsl #6 │ │ │ │ andeq lr, r6, #140, 20 @ 0x8c000 │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bcbd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3f9fc │ │ │ │ + bl 0xfec3f8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x130c14 │ │ │ │ + bcc 0x130ac4 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d505 │ │ │ │ - blcs 0xf4824 │ │ │ │ + blcs 0xf46d4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, r1, ror #10 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fa48 │ │ │ │ + bl 0xfec3f8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stc2 7, cr15, [r6], {252} @ 0xfc │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64a340e │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ - blx 0x18a9d34 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ + blx 0x18a9be4 │ │ │ │ @ instruction: 0xf932fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xe8ab4 │ │ │ │ + blcs 0xe8964 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - b 0x1b92d4 │ │ │ │ - b 0xbe94c0 │ │ │ │ - b 0x11ab8c4 │ │ │ │ + b 0x1b9184 │ │ │ │ + b 0xbe9370 │ │ │ │ + b 0x11ab774 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3faa4 │ │ │ │ + bl 0xfec3f954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0xff7268a6 │ │ │ │ + blx 0xff726756 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf855425b │ │ │ │ subsmi ip, r3, ip, lsr r0 │ │ │ │ - b 0x1b9eb4 │ │ │ │ - b 0xfe1a9518 │ │ │ │ + b 0x1b9d64 │ │ │ │ + b 0xfe1a93c8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fb00 │ │ │ │ + bl 0xfec3f9b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x1277b8 │ │ │ │ + bls 0x127668 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64a4628 │ │ │ │ - vmov.i8 d23, #8 @ 0x08 │ │ │ │ + @ instruction: 0xf2c05ed8 │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {r7, sl, fp, sp} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe402978 │ │ │ │ + b 0xfe402828 │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1b1758 │ │ │ │ + b 0xfe1b1608 │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x480a90 │ │ │ │ + bl 0x480940 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ addcs pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r2, r2, r0, lsl #7 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xffba6988 │ │ │ │ + bllt 0xffba6838 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fba0 │ │ │ │ + bl 0xfec3fa50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x127718 │ │ │ │ + bls 0x1275c8 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64a4628 │ │ │ │ - vmov.i8 d23, #8 @ 0x08 │ │ │ │ + @ instruction: 0xf2c05ed8 │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {sl, fp, lr} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe402a18 │ │ │ │ + b 0xfe4028c8 │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1b95f8 │ │ │ │ + b 0xfe1b94a8 │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x480b30 │ │ │ │ + bl 0x4809e0 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ andmi pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r4, r2, r0, lsl #6 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe7a6a28 │ │ │ │ + bllt 0xfe7a68d8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3fc40 │ │ │ │ + bl 0xfec3faf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x130e58 │ │ │ │ + bcc 0x130d08 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf801425b │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bb75 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fc8c │ │ │ │ + bl 0xfec3fb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0xffa26a8c │ │ │ │ + blx 0xffa2693c │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64a340e │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ - blx 0x18a9f78 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ + blx 0x18a9e28 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ subsmi r0, fp, #143 @ 0x8f │ │ │ │ @ instruction: 0xf8554294 │ │ │ │ - b 0x1e0bbc │ │ │ │ - b 0xbe9700 │ │ │ │ - b 0x11abb04 │ │ │ │ + b 0x1e0a6c │ │ │ │ + b 0xbe95b0 │ │ │ │ + b 0x11ab9b4 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x1326acc │ │ │ │ + bllt 0x132697c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fce4 │ │ │ │ + bl 0xfec3fb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0xfef26ae4 │ │ │ │ + blx 0xfef26994 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r4, #-603]! @ 0xfffffda5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -221678,110 +221593,110 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bb1b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fd40 │ │ │ │ + bl 0xfec3fbf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xfa368 │ │ │ │ + bls 0xfa218 │ │ │ │ @ instruction: 0xf64a4628 │ │ │ │ - vmov.i8 d23, #8 @ 0x08 │ │ │ │ + @ instruction: 0xf2c05ed8 │ │ │ │ rsclt r0, r5, #816 @ 0x330 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8b6c │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8a1c │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stccs 0, cr15, [r0], {140} @ 0x8c │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe402cf8 │ │ │ │ + b 0xfe402ba8 │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf0834073 │ │ │ │ eormi r2, fp, r0, lsl #7 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe4997b4 │ │ │ │ + b 0xfe499664 │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xff4a6bc0 │ │ │ │ + blt 0xff4a6a70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fdd8 │ │ │ │ + bl 0xfec3fc88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xfa400 │ │ │ │ + bls 0xfa2b0 │ │ │ │ @ instruction: 0xf64a4628 │ │ │ │ - vmov.i8 d23, #8 @ 0x08 │ │ │ │ + @ instruction: 0xf2c05ed8 │ │ │ │ rsclt r0, r5, #816 @ 0x330 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8c04 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8ab4 │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stcmi 1, cr15, [r0], {12} │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe402d90 │ │ │ │ + b 0xfe402c40 │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf1034073 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe49984c │ │ │ │ + b 0xfe4996fc │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe1a6c58 │ │ │ │ + blt 0xfe1a6b08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fe70 │ │ │ │ + bl 0xfec3fd20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf9f0f7fc │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64a4628 │ │ │ │ - vmov.i32 d23, #2303 @ 0x000008ff │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ rsclt r0, r5, #13056 @ 0x3300 │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8c98 │ │ │ │ - bl 0x402cc8 │ │ │ │ - bls 0x16a7b4 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8b48 │ │ │ │ + bl 0x402b78 │ │ │ │ + bls 0x16a664 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0xfe180d80 │ │ │ │ - b 0x3ebcc0 │ │ │ │ + b 0xfe180c30 │ │ │ │ + b 0x3ebb70 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3f8ccc │ │ │ │ + b 0xfe3f8b7c │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andvs r4, pc, sl, asr r0 @ │ │ │ │ subsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r9, sl, r1, lsl #22 │ │ │ │ subsmi r6, sl, sl, asr #16 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ @@ -221789,75 +221704,75 @@ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000ba3d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fefc │ │ │ │ + bl 0xfec3fdac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf9aaf7fc │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64a4628 │ │ │ │ - vmov.i32 d23, #2303 @ 0x000008ff │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ rsclt r0, r5, #13056 @ 0x3300 │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8d24 │ │ │ │ - bl 0x402d54 │ │ │ │ - bls 0x16a840 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8bd4 │ │ │ │ + bl 0x402c04 │ │ │ │ + bls 0x16a6f0 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x9c0e0c │ │ │ │ - b 0x3ebd48 │ │ │ │ + b 0x9c0cbc │ │ │ │ + b 0x3ebbf8 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3f8d58 │ │ │ │ + b 0xfe3f8c08 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x138ec4 │ │ │ │ + blls 0x138d74 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ movweq lr, #14894 @ 0x3a2e │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000b9f5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3ff8c │ │ │ │ + bl 0xfec3fe3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf962f7fc │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64a4628 │ │ │ │ - vmov.i32 d23, #2303 @ 0x000008ff │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ rsclt r0, r5, #13056 @ 0x3300 │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8db4 │ │ │ │ - bl 0x402de4 │ │ │ │ - bls 0x16a8d0 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8c64 │ │ │ │ + bl 0x402c94 │ │ │ │ + bls 0x16a780 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x980e9c │ │ │ │ - b 0x3ebddc │ │ │ │ + b 0x980d4c │ │ │ │ + b 0x3ebc8c │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3f8de8 │ │ │ │ + b 0xfe3f8c98 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x138f54 │ │ │ │ + blls 0x138e04 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ @@ -221869,15 +221784,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf91af7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrvc pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8], #1610 @ 0x64a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -221885,41 +221800,41 @@ │ │ │ │ @ instruction: 0xf8544013 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x182fa8 │ │ │ │ - b 0xfe16969c │ │ │ │ - b 0x169690 │ │ │ │ - b 0xfe1696a0 │ │ │ │ + b 0x182e58 │ │ │ │ + b 0xfe16954c │ │ │ │ + b 0x169540 │ │ │ │ + b 0xfe169550 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf8d8f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrvc pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8], #1610 @ 0x64a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x9c4af8 │ │ │ │ + b 0x9c49a8 │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x204ef4 │ │ │ │ + bl 0x204da4 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -221937,15 +221852,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf892f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrvc pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8], #1610 @ 0x64a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -221953,41 +221868,41 @@ │ │ │ │ @ instruction: 0xf8544313 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x11830b8 │ │ │ │ - b 0xfe1697ac │ │ │ │ - b 0x1697a0 │ │ │ │ - b 0xfe1697b0 │ │ │ │ + b 0x1182f68 │ │ │ │ + b 0xfe16965c │ │ │ │ + b 0x169650 │ │ │ │ + b 0xfe169660 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf850f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrvc pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8], #1610 @ 0x64a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x19c4c08 │ │ │ │ + b 0x19c4ab8 │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x205004 │ │ │ │ + bl 0x204eb4 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -222005,15 +221920,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf80af7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrvc pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8], #1610 @ 0x64a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -222021,31 +221936,31 @@ │ │ │ │ @ instruction: 0xf8544053 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0xfe1831c8 │ │ │ │ - b 0xfe1698bc │ │ │ │ - b 0x1698b0 │ │ │ │ - b 0xfe1698c0 │ │ │ │ + b 0xfe183078 │ │ │ │ + b 0xfe16976c │ │ │ │ + b 0x169760 │ │ │ │ + b 0xfe169770 │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec402c0 │ │ │ │ + bl 0xfec40170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffc8f7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x130a68 │ │ │ │ + bcc 0x130918 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strtmi r7, [r4], #2076 @ 0x81c │ │ │ │ @@ -222058,15 +221973,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xff9ef7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ @@ -222083,89 +221998,89 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xff6ef7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330533 │ │ │ │ - blx 0x18b61cc │ │ │ │ + blx 0x18b607c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe17a2a0 │ │ │ │ - b 0x1699d4 │ │ │ │ - b 0xfe1699f0 │ │ │ │ + b 0xfe17a150 │ │ │ │ + b 0x169884 │ │ │ │ + b 0xfe1698a0 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00cef7fb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec403d8 │ │ │ │ + bl 0xfec40288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff3cf7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x130b80 │ │ │ │ + bcc 0x130a30 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec07280 │ │ │ │ + bl 0xfec07130 │ │ │ │ @ instruction: 0xf8010c04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ svclt 0x0000bfa3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xff10f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - bl 0xfebf1334 │ │ │ │ - b 0x3ec28c │ │ │ │ - b 0xc6c27c │ │ │ │ - b 0x13eca80 │ │ │ │ + bl 0xfebf11e4 │ │ │ │ + b 0x3ec13c │ │ │ │ + b 0xc6c12c │ │ │ │ + b 0x13ec930 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bf71 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ mrc2 7, 6, pc, cr14, cr11, {7} │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330533 │ │ │ │ - blx 0x18b62ec │ │ │ │ + blx 0x18b619c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r7, #165888 @ 0x28800 │ │ │ │ @@ -222173,73 +222088,73 @@ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bf3d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec404fc │ │ │ │ + bl 0xfec403ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 5, pc, cr10, cr11, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x130ca4 │ │ │ │ + bcc 0x130b54 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x8073a6 │ │ │ │ + blx 0x807256 │ │ │ │ @ instruction: 0xf801fc04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ svclt 0x0000bf11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ mrc2 7, 3, pc, cr14, cr11, {7} │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x7f145a │ │ │ │ - b 0xca83b0 │ │ │ │ - b 0x3ecba0 │ │ │ │ - b 0x13ec3a4 │ │ │ │ + blx 0x7f130a │ │ │ │ + b 0xca8260 │ │ │ │ + b 0x3eca50 │ │ │ │ + b 0x13ec254 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bedf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ mcr2 7, 2, pc, cr12, cr11, {7} @ │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18b4ff4 │ │ │ │ + blx 0x18b4ea4 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ vqdmulh.s d15, d2, d7 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ @@ -222251,31 +222166,31 @@ │ │ │ │ svclt 0x0000beab │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0xf64a1e8c │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r9 @ │ │ │ │ @ instruction: 0xf913b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7ed08a │ │ │ │ - b 0x968488 │ │ │ │ - b 0x3e9870 │ │ │ │ - b 0x13ec474 │ │ │ │ + blx 0x7ecf3a │ │ │ │ + b 0x968338 │ │ │ │ + b 0x3e9720 │ │ │ │ + b 0x13ec324 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr11, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -222284,93 +222199,93 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64a1f28 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf8330533 │ │ │ │ - blx 0x18c5570 │ │ │ │ + blx 0x18c5420 │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x52d0ea │ │ │ │ + blx 0x52cf9a │ │ │ │ @ instruction: 0xf855f107 │ │ │ │ - b 0xfe1455d8 │ │ │ │ - b 0x1298fc │ │ │ │ - b 0xfe129904 │ │ │ │ + b 0xfe145488 │ │ │ │ + b 0x1297ac │ │ │ │ + b 0xfe1297b4 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000be39 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40704 │ │ │ │ + bl 0xfec405b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x13255c │ │ │ │ + blls 0x13240c │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpvc 6, 1, cr15, cr8, cr10, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe403584 │ │ │ │ + b 0xfe403434 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x48169c │ │ │ │ + bl 0x48154c │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe18372a │ │ │ │ + blx 0xfe1835da │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bded │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0xf64a1e8c │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r8 @ │ │ │ │ @ instruction: 0xf813b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7ed206 │ │ │ │ - b 0x968604 │ │ │ │ - b 0x3e99ec │ │ │ │ - b 0x13ec5f0 │ │ │ │ + blx 0x7ed0b6 │ │ │ │ + b 0x9684b4 │ │ │ │ + b 0x3e989c │ │ │ │ + b 0x13ec4a0 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -222379,62 +222294,62 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64a1f28 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf8330533 │ │ │ │ - blx 0x18c56ec │ │ │ │ + blx 0x18c559c │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x2ad266 │ │ │ │ + blx 0x2ad116 │ │ │ │ @ instruction: 0xf855f101 │ │ │ │ - b 0xfe145754 │ │ │ │ - b 0x129a78 │ │ │ │ - b 0xfe129a80 │ │ │ │ + b 0xfe145604 │ │ │ │ + b 0x129928 │ │ │ │ + b 0xfe129930 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bd7b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40880 │ │ │ │ + bl 0xfec40730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x1326d8 │ │ │ │ + blls 0x132588 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpvc 6, 1, cr15, cr8, cr10, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe403700 │ │ │ │ + b 0xfe4035b0 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x481818 │ │ │ │ + bl 0x4816c8 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe9838a6 │ │ │ │ + blx 0xfe983756 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ @@ -222444,15 +222359,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ ldc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ @ instruction: 0xf64a0e00 │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ @ instruction: 0xf9160433 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r9 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -222468,81 +222383,81 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ stc2l 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ - andsvc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + sbcspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18c5858 │ │ │ │ + blx 0x18c5708 │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x5ad3d2 │ │ │ │ + blx 0x5ad282 │ │ │ │ @ instruction: 0xf852f307 │ │ │ │ - b 0xfe1c58c0 │ │ │ │ - b 0x1aa3e4 │ │ │ │ - b 0xfe1aa3ec │ │ │ │ + b 0xfe1c5770 │ │ │ │ + b 0x1aa294 │ │ │ │ + b 0xfe1aa29c │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec409e8 │ │ │ │ + bl 0xfec40898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x172840 │ │ │ │ + bls 0x1726f0 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpvc 6, 1, cr15, cr8, cr10, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe403868 │ │ │ │ + b 0xfe403718 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x481980 │ │ │ │ + bl 0x481830 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe183a0e │ │ │ │ + blx 0xfe1838be │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bc7b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ - blx 0xffb27882 │ │ │ │ + blx 0xffb27732 │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ @ instruction: 0xf64a0e00 │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ @ instruction: 0xf8160433 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -222557,77 +222472,77 @@ │ │ │ │ mcrrlt 7, 15, pc, r6, cr11 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ - blx 0xfee278ea │ │ │ │ - andsvc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + blx 0xfee2779a │ │ │ │ + sbcspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18c59c0 │ │ │ │ + blx 0x18c5870 │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x2ad53a │ │ │ │ + blx 0x2ad3ea │ │ │ │ @ instruction: 0xf852f303 │ │ │ │ - b 0xfe1c5a28 │ │ │ │ - b 0x1aa54c │ │ │ │ - b 0xfe1aa554 │ │ │ │ + b 0xfe1c58d8 │ │ │ │ + b 0x1aa3fc │ │ │ │ + b 0xfe1aa404 │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40b50 │ │ │ │ + bl 0xfec40a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe127952 │ │ │ │ + blx 0xfe127802 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x1729a8 │ │ │ │ + bls 0x172858 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpvc 6, 1, cr15, cr8, cr10, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe4039d0 │ │ │ │ + b 0xfe403880 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x481ae8 │ │ │ │ + bl 0x481998 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe983b76 │ │ │ │ + blx 0xfe983a26 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bbc7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, lsr #22 │ │ │ │ @@ -222637,29 +222552,29 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103bc8 │ │ │ │ + b 0xfe103a78 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe131a54 │ │ │ │ + b 0xfe131904 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bb87 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, ror #21 │ │ │ │ @@ -222669,29 +222584,29 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103c48 │ │ │ │ + b 0xfe103af8 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe131ad4 │ │ │ │ + b 0xfe131984 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bb47 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, lsr #21 │ │ │ │ @@ -222701,29 +222616,29 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103cc8 │ │ │ │ + b 0xfe103b78 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe131b54 │ │ │ │ + b 0xfe131a04 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bb07 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, ror #20 │ │ │ │ @@ -222733,33 +222648,33 @@ │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103d48 │ │ │ │ + b 0xfe103bf8 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe131bd4 │ │ │ │ + b 0xfe131a84 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bac7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40de8 │ │ │ │ + bl 0xfec40c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xe27be8 │ │ │ │ + blx 0xe27a98 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x131590 │ │ │ │ + bcc 0x131440 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r9, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @@ -222772,132 +222687,132 @@ │ │ │ │ svclt 0x0000ba99 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ - blx 0x2a7c44 │ │ │ │ + blx 0x2a7af4 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x871d4a │ │ │ │ - b 0xc294a0 │ │ │ │ - b 0x16cc90 │ │ │ │ - b 0x117a544 │ │ │ │ + blx 0x871bfa │ │ │ │ + b 0xc29350 │ │ │ │ + b 0x16cb40 │ │ │ │ + b 0x117a3f4 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1b27c88 │ │ │ │ + blt 0x1b27b38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf9d6f7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18b58e0 │ │ │ │ + blx 0x18b5790 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #138240 @ 0x21c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000ba35 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40f0c │ │ │ │ + bl 0xfec40dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf9a2f7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1316b4 │ │ │ │ + bcc 0x131564 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x807dae │ │ │ │ - b 0x14e8d50 │ │ │ │ + blx 0x807c5e │ │ │ │ + b 0x14e8c00 │ │ │ │ @ instruction: 0xf8812c2c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x327d48 │ │ │ │ + blt 0x327bf8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf976f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b1e6a │ │ │ │ - b 0xc295dc │ │ │ │ - b 0x16cdb0 │ │ │ │ - b 0x117a664 │ │ │ │ + blx 0x2b1d1a │ │ │ │ + b 0xc2948c │ │ │ │ + b 0x16cc60 │ │ │ │ + b 0x117a514 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf946f7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18c9a00 │ │ │ │ + blx 0x18c98b0 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #171008 @ 0x29c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b9a5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4102c │ │ │ │ + bl 0xfec40edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf912f7fb │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ @@ -222920,72 +222835,72 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ @ instruction: 0xf8e2f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svchi 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x871f92 │ │ │ │ - b 0xc096ec │ │ │ │ - b 0x16ced8 │ │ │ │ - b 0x117a74c │ │ │ │ + blx 0x871e42 │ │ │ │ + b 0xc0959c │ │ │ │ + b 0x16cd88 │ │ │ │ + b 0x117a5fc │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ @ instruction: 0xf8b2f7fb │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x00210633 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xff2fb4fe │ │ │ │ - blx 0x18ce75c │ │ │ │ + blx 0xff2fb3ae │ │ │ │ + blx 0x18ce60c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe16df70 │ │ │ │ + b 0xfe16de20 │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x19a02c │ │ │ │ - b 0xfe16a770 │ │ │ │ + b 0x199edc │ │ │ │ + b 0xfe16a620 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41158 │ │ │ │ + bl 0xfec41008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf87cf7fb │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x807ffa │ │ │ │ - b 0x14c0f9c │ │ │ │ + blx 0x807eaa │ │ │ │ + b 0x14c0e4c │ │ │ │ @ instruction: 0xf8812c1c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -222993,67 +222908,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf850f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b20b6 │ │ │ │ - b 0xca9020 │ │ │ │ + blx 0x2b1f66 │ │ │ │ + b 0xca8ed0 │ │ │ │ @ instruction: 0xf50c0e02 │ │ │ │ - b 0x17cff8 │ │ │ │ - b 0x117a86c │ │ │ │ + b 0x17cea8 │ │ │ │ + b 0x117a71c │ │ │ │ andhi r0, sl, lr, lsl #4 │ │ │ │ strbmi sp, [r0], -r7, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ @ instruction: 0xf81ef7fb │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x00210633 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xffafb626 │ │ │ │ - blx 0x18ce884 │ │ │ │ + blx 0xffafb4d6 │ │ │ │ + blx 0x18ce734 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe16e098 │ │ │ │ + b 0xfe16df48 │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x19a154 │ │ │ │ - b 0xfe16a898 │ │ │ │ + b 0x19a004 │ │ │ │ + b 0xfe16a748 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41280 │ │ │ │ + bl 0xfec41130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffe8f7fa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x131a28 │ │ │ │ + bcc 0x1318d8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ svclt 0x00b845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -223067,67 +222982,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xffbcf7fa │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b7534 │ │ │ │ + blx 0x18b73e4 │ │ │ │ @ instruction: 0xf933fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x199fc8 │ │ │ │ - b 0x16d13c │ │ │ │ - b 0xc6d13c │ │ │ │ - b 0x13ed92c │ │ │ │ + b 0x199e78 │ │ │ │ + b 0x16cfec │ │ │ │ + b 0xc6cfec │ │ │ │ + b 0x13ed7dc │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ @ instruction: 0xff88f7fa │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00ac45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x17b760 │ │ │ │ - b 0xfe16a9c0 │ │ │ │ + b 0x17b610 │ │ │ │ + b 0xfe16a870 │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00e6f7fa │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec413a8 │ │ │ │ + bl 0xfec41258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff54f7fa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x131b50 │ │ │ │ + bcc 0x131a00 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strmi r7, [r4, #2076]! @ 0x81c │ │ │ │ ssat16mi fp, #5, r8 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -223141,67 +223056,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xff28f7fa │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b765c │ │ │ │ + blx 0x18b750c │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x199ef0 │ │ │ │ - b 0x16d264 │ │ │ │ - b 0xc6d264 │ │ │ │ - b 0x13eda54 │ │ │ │ + b 0x199da0 │ │ │ │ + b 0x16d114 │ │ │ │ + b 0xc6d114 │ │ │ │ + b 0x13ed904 │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f7fa │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ mrc2 7, 7, pc, cr4, cr10, {7} │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x002c45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x17b888 │ │ │ │ - b 0xfe16aae8 │ │ │ │ + b 0x17b738 │ │ │ │ + b 0xfe16a998 │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0052f7fa │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec414d0 │ │ │ │ + bl 0xfec41380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x131c74 │ │ │ │ + blcc 0x131b24 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r9 │ │ │ │ mulmi r0, r2, r9 │ │ │ │ svclt 0x00a845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -223215,67 +223130,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ mrc2 7, 4, pc, cr4, cr10, {7} │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b7784 │ │ │ │ + blx 0x18b7634 │ │ │ │ @ instruction: 0xf932fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1da2b8 │ │ │ │ - b 0x1ad38c │ │ │ │ - b 0xc6d38c │ │ │ │ - b 0x13edb80 │ │ │ │ + b 0x1da168 │ │ │ │ + b 0x1ad23c │ │ │ │ + b 0xc6d23c │ │ │ │ + b 0x13eda30 │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr10, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ mcr2 7, 3, pc, cr0, cr10, {7} @ │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00d445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1bb9b0 │ │ │ │ - b 0xfe1ab010 │ │ │ │ + b 0x1bb860 │ │ │ │ + b 0xfe1aaec0 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr14, cr10, {7} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec415f8 │ │ │ │ + bl 0xfec414a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ mcr2 7, 1, pc, cr12, cr10, {7} @ │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x131d9c │ │ │ │ + blcc 0x131c4c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r8 │ │ │ │ strmi r7, [r4, #2068]! @ 0x814 │ │ │ │ strtmi fp, [r4], r8, lsr #30 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -223289,71 +223204,71 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ mcr2 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b78ac │ │ │ │ + blx 0x18b775c │ │ │ │ @ instruction: 0xf832fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1da2e0 │ │ │ │ - b 0x1ad4b4 │ │ │ │ - b 0xc6d4b4 │ │ │ │ - b 0x13edca8 │ │ │ │ + b 0x1da190 │ │ │ │ + b 0x1ad364 │ │ │ │ + b 0xc6d364 │ │ │ │ + b 0x13edb58 │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr14, cr10, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ stc2l 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x009445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1bbad8 │ │ │ │ - b 0xfe1ab138 │ │ │ │ + b 0x1bb988 │ │ │ │ + b 0xfe1aafe8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 1, pc, cr10, cr10, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41720 │ │ │ │ + bl 0xfec415d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ ldc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f913 │ │ │ │ - bl 0xfebfbce4 │ │ │ │ + bl 0xfebfbb94 │ │ │ │ svclt 0x00a8040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @@ -223364,23 +223279,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ stc2l 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf933350e │ │ │ │ - blx 0x18de1ac │ │ │ │ + blx 0x18de05c │ │ │ │ @ instruction: 0xf934fe80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ streq lr, [ip, -r2, lsr #23] │ │ │ │ - bl 0xfec1a518 │ │ │ │ + bl 0xfec1a3c8 │ │ │ │ @ instruction: 0xf8310702 │ │ │ │ @ instruction: 0xf856cf02 │ │ │ │ addsmi r2, sp, #62 @ 0x3e │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @@ -223391,69 +223306,69 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ ldc2 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeada57c │ │ │ │ + bl 0xfeada42c │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bd91 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41854 │ │ │ │ + bl 0xfec41704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf8120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f813 │ │ │ │ - bl 0xfebfbe18 │ │ │ │ + bl 0xfebfbcc8 │ │ │ │ svclt 0x0028040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa4070 │ │ │ │ svclt 0x0000bd63 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec418b0 │ │ │ │ + bl 0xfec41760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr1, cr1, {6} │ │ │ │ @ instruction: 0xf64a1eab │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svcgt 0x0002f833 │ │ │ │ svccs 0x0002f834 │ │ │ │ - bl 0xfe97bc64 │ │ │ │ + bl 0xfe97bb14 │ │ │ │ svclt 0x00980e0c │ │ │ │ vmlaeq.f64 d14, d18, d28 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ @@ -223467,49 +223382,49 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeada5ac │ │ │ │ + bl 0xfeada45c │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bcf9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41984 │ │ │ │ + bl 0xfec41834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x13212c │ │ │ │ + bcc 0x131fdc │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x8227b8 │ │ │ │ - b 0x14ad7f4 │ │ │ │ + bl 0x822668 │ │ │ │ + b 0x14ad6a4 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 7, cr15, [sl], {250} @ 0xfa │ │ │ │ @@ -223517,26 +223432,26 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ svcvs 0x0002f933 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @ instruction: 0x0c0eeb16 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ vfmsvc.f64 d30, d6, d14 │ │ │ │ - b 0x14d7338 │ │ │ │ + b 0x14d71e8 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13eaa64 │ │ │ │ + b 0x13ea914 │ │ │ │ addsmi r7, ip, #52736 @ 0xce00 │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ streq lr, [r8], -r7, lsr #20 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -223544,280 +223459,280 @@ │ │ │ │ ldclt 7, cr15, [r0], {250} @ 0xfa │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xa8852 │ │ │ │ + blx 0xa8702 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13fbe74 │ │ │ │ - b 0xfe289bb0 │ │ │ │ - b 0x16b0dc │ │ │ │ - b 0xfe16b0cc │ │ │ │ + b 0x13fbd24 │ │ │ │ + b 0xfe289a60 │ │ │ │ + b 0x16af8c │ │ │ │ + b 0xfe16af7c │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrrclt 7, 15, pc, r6, cr10 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41ac8 │ │ │ │ + bl 0xfec41978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff2288c6 │ │ │ │ + blx 0xff228776 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x132270 │ │ │ │ + bcc 0x132120 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x8228fc │ │ │ │ - b 0x14ad938 │ │ │ │ + bl 0x8227ac │ │ │ │ + b 0x14ad7e8 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, ip, lsl #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r1], ip, lsl #12 │ │ │ │ - blx 0xfe6a8922 │ │ │ │ + blx 0xfe6a87d2 │ │ │ │ mcrne 14, 5, r1, cr1, cr2, {5} │ │ │ │ @ instruction: 0xf64a1eab │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svchi 0x0002f832 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ stmdaeq r4, {r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14bb3e0 │ │ │ │ - b 0xc6dae0 │ │ │ │ - b 0x13ee190 │ │ │ │ - b 0x409c98 │ │ │ │ - b 0x13ed998 │ │ │ │ + b 0x14bb290 │ │ │ │ + b 0xc6d990 │ │ │ │ + b 0x13ee040 │ │ │ │ + b 0x409b48 │ │ │ │ + b 0x13ed848 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bbef │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0x1828996 │ │ │ │ + blx 0x1828846 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ - b 0x14aea14 │ │ │ │ + b 0x14ae8c4 │ │ │ │ @ instruction: 0xf8560c5c │ │ │ │ - bl 0x120aaa8 │ │ │ │ + bl 0x120a958 │ │ │ │ ldrbmi r0, [r5, #-516]! @ 0xfffffdfc │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bbb5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41c0c │ │ │ │ + bl 0xfec41abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x9a8a0a │ │ │ │ + blx 0x9a88ba │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1323b4 │ │ │ │ + bcc 0x132264 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0xff022a40 │ │ │ │ - b 0x14ada7c │ │ │ │ + bl 0xff0228f0 │ │ │ │ + b 0x14ad92c │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe2a8a48 │ │ │ │ + bllt 0xfe2a88f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xffe28a64 │ │ │ │ + blx 0xffe28914 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f933 │ │ │ │ @ instruction: 0xf932b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff0866a8 │ │ │ │ - b 0x14adac4 │ │ │ │ - bl 0x1c8a660 │ │ │ │ + bl 0xff086558 │ │ │ │ + b 0x14ad974 │ │ │ │ + bl 0x1c8a510 │ │ │ │ @ instruction: 0xf8557ee8 │ │ │ │ - b 0x14c6b8c │ │ │ │ + b 0x14c6a3c │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s14, s13 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1428abc │ │ │ │ + bllt 0x142896c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #30 │ │ │ │ - blx 0xfefa8ad8 │ │ │ │ + blx 0xfefa8988 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8542f04 │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ - bl 0xfed8a71c │ │ │ │ - b 0x14adb30 │ │ │ │ - bl 0x1c8a69c │ │ │ │ - blx 0x18c76b8 │ │ │ │ - b 0x14ea51c │ │ │ │ + bl 0xfed8a5cc │ │ │ │ + b 0x14ad9e0 │ │ │ │ + bl 0x1c8a54c │ │ │ │ + blx 0x18c7568 │ │ │ │ + b 0x14ea3cc │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13eeb60 │ │ │ │ + b 0x13eea10 │ │ │ │ addsmi r7, sp, #49664 @ 0xc200 │ │ │ │ eors pc, lr, r6, asr r8 @ │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bb13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41d50 │ │ │ │ + bl 0xfec41c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xfe128b4c │ │ │ │ + blx 0xfe1289fc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1324f8 │ │ │ │ + bcc 0x1323a8 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0xff022b84 │ │ │ │ - b 0x14adbc0 │ │ │ │ + bl 0xff022a34 │ │ │ │ + b 0x14ada70 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xffa28b8c │ │ │ │ + blt 0xffa28a3c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0x15a8ba8 │ │ │ │ + blx 0x15a8a58 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf832b2c6 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff0267ec │ │ │ │ + bl 0xff02669c │ │ │ │ @ instruction: 0xf8550c07 │ │ │ │ - bl 0x1ac2cc4 │ │ │ │ + bl 0x1ac2b74 │ │ │ │ addsmi r0, ip, #1835008 @ 0x1c0000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r0], -r2, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfec28bfc │ │ │ │ + blt 0xfec28aac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0x7a8c18 │ │ │ │ + blx 0x7a8ac8 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ - blx 0x18b6854 │ │ │ │ + blx 0x18b6704 │ │ │ │ @ instruction: 0xf854fe80 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0xfed8a864 │ │ │ │ + bl 0xfed8a714 │ │ │ │ @ instruction: 0xf8560c0c │ │ │ │ - bl 0x19a2d54 │ │ │ │ + bl 0x19a2c04 │ │ │ │ addsmi r0, sp, #536870912 @ 0x20000000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000ba75 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41e8c │ │ │ │ + bl 0xfec41d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf9e2f7fa │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @@ -223837,95 +223752,95 @@ │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xf28ce4 │ │ │ │ + blt 0xf28b94 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec41f04 │ │ │ │ + bl 0xfec41db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ @ instruction: 0x1eb1f9a7 │ │ │ │ @ instruction: 0xf64a1eab │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svccs 0x0002f914 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x000ff112 │ │ │ │ - b 0x14dac14 │ │ │ │ - blle 0x40a8e8 │ │ │ │ + b 0x14daac4 │ │ │ │ + blle 0x40a798 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr2, {6} │ │ │ │ svclt 0x00b82a00 │ │ │ │ @ instruction: 0xfe0efa4c │ │ │ │ - bcs 0x4e195c │ │ │ │ + bcs 0x4e180c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x41acb0 │ │ │ │ + blx 0x41ab60 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf2e2c │ │ │ │ - b 0x46dd70 │ │ │ │ - b 0x13ee574 │ │ │ │ + b 0xbf2cdc │ │ │ │ + b 0x46dc20 │ │ │ │ + b 0x13ee424 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, r7, r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000b9f7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf964f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf1127f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r7!, {s29-s107} │ │ │ │ @ instruction: 0xf1c2db0c │ │ │ │ - bcs 0xeddc4 │ │ │ │ - blx 0x12daca8 │ │ │ │ - blle 0x269dfc │ │ │ │ + bcs 0xedc74 │ │ │ │ + blx 0x12dab58 │ │ │ │ + blle 0x269cac │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe3fb854 │ │ │ │ - blx 0x18ab600 │ │ │ │ + b 0xfe3fb704 │ │ │ │ + blx 0x18ab4b0 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x19aee0 │ │ │ │ - b 0xfe16b624 │ │ │ │ + b 0x19ad90 │ │ │ │ + b 0xfe16b4d4 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r4!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4200c │ │ │ │ + bl 0xfec41ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf922f7fa │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9130510 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x4ae63c │ │ │ │ + blle 0x4ae4ec │ │ │ │ @ instruction: 0xf1cc7814 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ svclt 0x00b80f00 │ │ │ │ vseleq.f32 s30, s28, s9 │ │ │ │ @ instruction: 0xf1bcdb06 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ @@ -223935,32 +223850,32 @@ │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r8!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42084 │ │ │ │ + bl 0xfec41f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 8, 11, cr15, cr1, cr7, {7} │ │ │ │ @ instruction: 0xf64a1eab │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f0f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3db0e │ │ │ │ @ instruction: 0xf1c2c000 │ │ │ │ - bcs 0xee6c0 │ │ │ │ - blx 0xc1ada4 │ │ │ │ - blle 0x26a700 │ │ │ │ + bcs 0xee570 │ │ │ │ + blx 0xc1ac54 │ │ │ │ + blle 0x26a5b0 │ │ │ │ @ instruction: 0xf04f2a0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s4, s24 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -223975,152 +223890,152 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf8a4f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x001ff112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x42df3c │ │ │ │ + blle 0x42ddec │ │ │ │ @ instruction: 0xf1c2681f │ │ │ │ - bcs 0xedf44 │ │ │ │ - blx 0xadae28 │ │ │ │ - blle 0x269f7c │ │ │ │ + bcs 0xeddf4 │ │ │ │ + blx 0xadacd8 │ │ │ │ + blle 0x269e2c │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe3fb9d4 │ │ │ │ - blx 0x18ab780 │ │ │ │ + b 0xfe3fb884 │ │ │ │ + blx 0x18ab630 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x19b060 │ │ │ │ - b 0xfe16b7a4 │ │ │ │ + b 0x19af10 │ │ │ │ + b 0xfe16b654 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt r4!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4218c │ │ │ │ + bl 0xfec4203c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf862f7fa │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x12c3ec │ │ │ │ + bcc 0x12c29c │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r5, sp, lsl #5 │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf11c0e00 │ │ │ │ - blle 0xffc2ebfc │ │ │ │ + blle 0xffc2eaac │ │ │ │ mulmi r0, r2, r9 │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0x1221b6c │ │ │ │ + blx 0x1221a1c │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x46e7fc │ │ │ │ + bl 0x46e6ac │ │ │ │ ldrb r0, [pc, r4, ror #28] │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt r2!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42210 │ │ │ │ + bl 0xfec420c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 8, 11, cr15, cr1, cr1, {1} │ │ │ │ @ instruction: 0xf64a1eab │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ - bcs 0x4e308c │ │ │ │ + bcs 0x4e2f3c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x41af9c │ │ │ │ + blx 0x41ae4c │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf3118 │ │ │ │ - b 0x46e05c │ │ │ │ - b 0x13ee860 │ │ │ │ + b 0xbf2fc8 │ │ │ │ + b 0x46df0c │ │ │ │ + b 0x13ee710 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r4, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf04f3302 │ │ │ │ @ instruction: 0xf1120e00 │ │ │ │ - blle 0xffa6ecac │ │ │ │ + blle 0xffa6eb5c │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ vmlseq.f32 s28, s4, s31 │ │ │ │ - ble 0xff77587c │ │ │ │ + ble 0xff77572c │ │ │ │ stc2 10, cr15, [lr], {76} @ 0x4c @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr12, {0} │ │ │ │ vmuleq.f64 d30, d12, d14 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdalt ip!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xffdaf7f9 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff112 │ │ │ │ ldmdavs pc, {r1, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0x0c02ea6f │ │ │ │ - blle 0x7b58d8 │ │ │ │ + blle 0x7b5788 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe3fbb60 │ │ │ │ - blx 0x18ab90c │ │ │ │ + b 0xfe3fba10 │ │ │ │ + blx 0x18ab7bc │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x19b1ec │ │ │ │ - b 0xfe16b930 │ │ │ │ + b 0x19b09c │ │ │ │ + b 0xfe16b7e0 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt lr!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf70cfa47 │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @ instruction: 0x0c67eb0c │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42328 │ │ │ │ + bl 0xfec421d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xff94f7f9 │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x12c588 │ │ │ │ + bcc 0x12c438 │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ @@ -224129,109 +224044,109 @@ │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ svclt 0x00b80f08 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdavc r4, {r2, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0xa21d08 │ │ │ │ + blx 0xa21bb8 │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x46e998 │ │ │ │ + bl 0x46e848 │ │ │ │ @ instruction: 0xe7df0e54 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00e4f7f9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec423ac │ │ │ │ + bl 0xfec4225c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ mrcne 15, 5, APSR_nzcv, cr1, cr3, {2} │ │ │ │ @ instruction: 0xf64a1eab │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ - bcs 0x4e3228 │ │ │ │ + bcs 0x4e30d8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x41b138 │ │ │ │ + blx 0x41afe8 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xbf32b4 │ │ │ │ - b 0x46e1f8 │ │ │ │ - b 0x13ee9fc │ │ │ │ + b 0xbf3164 │ │ │ │ + b 0x46e0a8 │ │ │ │ + b 0x13ee8ac │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r5, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f10 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3dbe5 │ │ │ │ - b 0x1cdb214 │ │ │ │ - bcs 0xeea20 │ │ │ │ - blx 0xc21d80 │ │ │ │ + b 0x1cdb0c4 │ │ │ │ + bcs 0xee8d0 │ │ │ │ + blx 0xc21c30 │ │ │ │ @ instruction: 0xf00cfc0e │ │ │ │ - bl 0x46ea28 │ │ │ │ + bl 0x46e8d8 │ │ │ │ @ instruction: 0xe7d80e5c │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f940f8 │ │ │ │ svclt 0x0000bf9d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xff0af7f9 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x0020f112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x36e270 │ │ │ │ - b 0x1cc52f0 │ │ │ │ - bcs 0xee280 │ │ │ │ - bcs 0x8e1ee8 │ │ │ │ + blle 0x36e120 │ │ │ │ + b 0x1cc51a0 │ │ │ │ + bcs 0xee130 │ │ │ │ + bcs 0x8e1d98 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x2db1e4 │ │ │ │ + blx 0x2db094 │ │ │ │ @ instruction: 0xf851fc02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, sl, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ - blx 0xadb028 │ │ │ │ + blx 0xadaed8 │ │ │ │ @ instruction: 0xf007f70c │ │ │ │ - bl 0x3ee2c0 │ │ │ │ + bl 0x3ee170 │ │ │ │ ubfx r0, r7, #24, #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec424c8 │ │ │ │ + bl 0xfec42378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 6, pc, cr4, cr9, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x132c70 │ │ │ │ + bcc 0x132b20 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d00b │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x8232fc │ │ │ │ + bl 0x8231ac │ │ │ │ @ instruction: 0xf11c0c0e │ │ │ │ - b 0x14ae308 │ │ │ │ + b 0x14ae1b8 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0026f7f9 │ │ │ │ @@ -224239,28 +224154,28 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr4, cr9, {7} │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ @ instruction: 0xf933b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x706f68 │ │ │ │ - b 0x14ae39c │ │ │ │ - bl 0x148af20 │ │ │ │ + bl 0x706e18 │ │ │ │ + b 0x14ae24c │ │ │ │ + bl 0x148add0 │ │ │ │ @ instruction: 0xf11c7ee8 │ │ │ │ @ instruction: 0xf14e0c01 │ │ │ │ @ instruction: 0xf8550e00 │ │ │ │ - b 0x14c7454 │ │ │ │ + b 0x14c7304 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ streq lr, [r7], -r6, lsr #20 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0x4648d1dc │ │ │ │ @@ -224271,53 +224186,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ mrc2 7, 2, pc, cr6, cr9, {7} │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13fc9cc │ │ │ │ - b 0xfe28a708 │ │ │ │ - b 0x16bc34 │ │ │ │ - b 0xfe16bc24 │ │ │ │ + b 0x13fc87c │ │ │ │ + b 0xfe28a5b8 │ │ │ │ + b 0x16bae4 │ │ │ │ + b 0xfe16bad4 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ @ instruction: 0x4648d1dd │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 5, pc, cr10, cr9, {7} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42620 │ │ │ │ + bl 0xfec424d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 0, pc, cr8, cr9, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x132dc8 │ │ │ │ + bcc 0x132c78 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d00b │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x823454 │ │ │ │ + bl 0x823304 │ │ │ │ @ instruction: 0xf10c0c0e │ │ │ │ - b 0x14ae460 │ │ │ │ + b 0x14ae310 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 3, APSR_nzcv, cr10, cr9, {7} │ │ │ │ @@ -224326,26 +224241,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ stc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf1a41ea9 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ mrcne 5, 5, r0, cr3, cr3, {1} │ │ │ │ andcs r3, r0, #234881024 @ 0xe000000 │ │ │ │ svcgt 0x0002f83e │ │ │ │ @ instruction: 0xf833b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x8070c4 │ │ │ │ + bl 0x806f74 │ │ │ │ @ instruction: 0xf8550c08 │ │ │ │ @ instruction: 0xf10c7037 │ │ │ │ - bl 0x116e4cc │ │ │ │ - b 0xa6d4d4 │ │ │ │ + bl 0x116e37c │ │ │ │ + b 0xa6d384 │ │ │ │ ldrbmi r0, [r4, #-1543]! @ 0xfffff9f9 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -224356,38 +224271,38 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ stc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - bl 0x120b604 │ │ │ │ + bl 0x120b4b4 │ │ │ │ @ instruction: 0xf11c0204 │ │ │ │ @ instruction: 0xf1420c01 │ │ │ │ ldrbmi r0, [r5, #-512]! @ 0xfffffe00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, pc, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f943f8 │ │ │ │ svclt 0x0000be01 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42774 │ │ │ │ + bl 0xfec42624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, r1, asr #24 │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -224396,78 +224311,78 @@ │ │ │ │ mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec427b8 │ │ │ │ + bl 0xfec42668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, r1, asr #24 │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xeb710 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xeb5c0 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr12, cr9, {7} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42800 │ │ │ │ + bl 0xfec426b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xce01e9cd │ │ │ │ mrc2 7, 0, pc, cr0, cr9, {7} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42834 │ │ │ │ + bl 0xfec426e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xcc01e9cd │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xeb784 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xeb634 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4286c │ │ │ │ + bl 0xfec4271c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xafceec │ │ │ │ + blmi 0xafcd9c │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3309 @ 0xced @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movweq pc, #45325 @ 0xb10d @ │ │ │ │ ldrmi r1, [sp], -sl, ror #24 │ │ │ │ streq pc, [r1], -lr │ │ │ │ svcgt 0x0001f914 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf812b96e │ │ │ │ - bl 0xfec062b8 │ │ │ │ + bl 0xfec06168 │ │ │ │ @ instruction: 0xf8050c06 │ │ │ │ @ instruction: 0xf00ecf01 │ │ │ │ @ instruction: 0xf10e0601 │ │ │ │ @ instruction: 0xf9140e01 │ │ │ │ cdpcs 15, 0, cr12, cr0, cr1, {0} │ │ │ │ @ instruction: 0xf812d0f1 │ │ │ │ @ instruction: 0xf1be6c02 │ │ │ │ @@ -224477,74 +224392,74 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2dfec8 │ │ │ │ - blls 0x2c5768 │ │ │ │ + blmi 0x2dfd78 │ │ │ │ + blls 0x2c5618 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [ip, #-996]! @ 0xfffffc1c │ │ │ │ - @ instruction: 0xfff0f1c7 │ │ │ │ + @ instruction: 0xfff8f1c7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42924 │ │ │ │ + bl 0xfec427d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc7cfa8 │ │ │ │ + blmi 0xc7ce58 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3217 @ 0xc91 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt lr!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1a9830 │ │ │ │ + blvs 0x1a96e0 │ │ │ │ vmlaeq.f64 d14, d22, d30 │ │ │ │ svc 0x0002f823 │ │ │ │ streq pc, [r1], -ip │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f935 │ │ │ │ rscsle r2, r1, r0, lsl #28 │ │ │ │ stcvs 8, cr15, [r4], {50} @ 0x32 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b3880 │ │ │ │ - b 0x16c3c4 │ │ │ │ - b 0x11abfd4 │ │ │ │ + b 0x9b3730 │ │ │ │ + b 0x16c274 │ │ │ │ + b 0x11abe84 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c7bcc5 │ │ │ │ - svclt 0x0000ff89 │ │ │ │ + svclt 0x0000ff91 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @@ -224569,18 +224484,18 @@ │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ ldrtmi r0, [sl], #-3844 @ 0xfffff0fc │ │ │ │ andle r6, r1, sl, lsr #32 │ │ │ │ strb r3, [r2, r4, lsl #10]! │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf1011f0a │ │ │ │ - blx 0x18ac8a8 │ │ │ │ + blx 0x18ac758 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e1f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r4, #15 │ │ │ │ eorspl pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @@ -224589,21 +224504,21 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c7bc5b │ │ │ │ - svclt 0x0000ff1f │ │ │ │ + svclt 0x0000ff27 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42ac8 │ │ │ │ + bl 0xfec42978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xafd148 │ │ │ │ + blmi 0xafcff8 │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3007 @ 0xbbf @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ @@ -224628,86 +224543,86 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2e0124 │ │ │ │ - blls 0x2c59c4 │ │ │ │ + blmi 0x2dffd4 │ │ │ │ + blls 0x2c5874 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xa9954 │ │ │ │ - cdp2 1, 12, cr15, cr2, cr7, {6} │ │ │ │ + bllt 0xa9804 │ │ │ │ + cdp2 1, 12, cr15, cr10, cr7, {6} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42b80 │ │ │ │ + bl 0xfec42a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc7d204 │ │ │ │ + blmi 0xc7d0b4 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #2915 @ 0xb63 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt r6!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1a9a8c │ │ │ │ + blvs 0x1a993c │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ @ instruction: 0xf00cef02 │ │ │ │ @ instruction: 0xf10c0601 │ │ │ │ @ instruction: 0xf9350c01 │ │ │ │ cdpcs 15, 0, cr14, cr0, cr2, {0} │ │ │ │ @ instruction: 0xf832d0f2 │ │ │ │ @ instruction: 0xf1bc6c04 │ │ │ │ - bl 0xfec6f604 │ │ │ │ + bl 0xfec6f4b4 │ │ │ │ @ instruction: 0xf8230e06 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b3adc │ │ │ │ - b 0x16c620 │ │ │ │ - b 0x11ac230 │ │ │ │ + b 0x9b398c │ │ │ │ + b 0x16c4d0 │ │ │ │ + b 0x11ac0e0 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c7bb97 │ │ │ │ - svclt 0x0000fe5b │ │ │ │ + svclt 0x0000fe63 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @ instruction: 0xf1a44680 │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfff29a58 │ │ │ │ + blx 0xfff29908 │ │ │ │ @ instruction: 0xf10d2200 │ │ │ │ stmdbls r1, {r2, r3, r9, sl, fp} │ │ │ │ ldrmi r1, [r4], fp, lsr #30 │ │ │ │ stmib sp, {r0, r2, r4, r5, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8530701 │ │ │ │ @@ -224717,67 +224632,67 @@ │ │ │ │ @ instruction: 0xf845443a │ │ │ │ @ instruction: 0xf00c2b04 │ │ │ │ @ instruction: 0xf10c0701 │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ - bl 0xfe96f6cc │ │ │ │ + bl 0xfe96f57c │ │ │ │ eorvs r0, sl, r7, lsl #4 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ @ instruction: 0xf64ae7e1 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x000a0633 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x229c58 │ │ │ │ + blcc 0x229b08 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1bfbdc │ │ │ │ - b 0x1ac6f4 │ │ │ │ - b 0xfe1ac708 │ │ │ │ + b 0xfe1bfa8c │ │ │ │ + b 0x1ac5a4 │ │ │ │ + b 0xfe1ac5b8 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e02ac │ │ │ │ - blls 0x2c5b68 │ │ │ │ + blmi 0x2e015c │ │ │ │ + blls 0x2c5a18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r8, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xc29af8 │ │ │ │ - ldc2l 1, cr15, [r0, #796]! @ 0x31c │ │ │ │ + bllt 0xc299a8 │ │ │ │ + ldc2l 1, cr15, [r8, #796]! @ 0x31c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ smlabbls r1, r0, r6, r4 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe529b28 │ │ │ │ + blx 0xfe5299d8 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ ldrmi r9, [r6], -r1, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0033305 │ │ │ │ @ instruction: 0xf9150701 │ │ │ │ movwcc ip, #7937 @ 0x1f01 │ │ │ │ @ instruction: 0xf914b977 │ │ │ │ - bl 0xff00a76c │ │ │ │ + bl 0xff00a61c │ │ │ │ @ instruction: 0xf0030c07 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xec02f914 │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ - b 0x14b67cc │ │ │ │ + b 0x14b667c │ │ │ │ @ instruction: 0xf8060e5e │ │ │ │ andle lr, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -224787,18 +224702,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c7bacf │ │ │ │ - svclt 0x0000fd93 │ │ │ │ + svclt 0x0000fd9b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42de0 │ │ │ │ + bl 0xfec42c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -224807,15 +224722,15 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt fp!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1aa0ec │ │ │ │ + blcc 0x1a9f9c │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f826 │ │ │ │ svcgt 0x0002f935 │ │ │ │ rscle r2, pc, r0, lsl #22 │ │ │ │ @@ -224823,33 +224738,33 @@ │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ svceq 0x0008f1be │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f826 │ │ │ │ andcc sp, r2, #1 │ │ │ │ @ instruction: 0xf1a4e7db │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr], #-1587 @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c05f02 │ │ │ │ strmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x2e0440 │ │ │ │ - blls 0x245cfc │ │ │ │ + blmi 0x2e02f0 │ │ │ │ + blls 0x245bac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x19a9c8c │ │ │ │ - stc2 1, cr15, [r6, #-796]! @ 0xfffffce4 │ │ │ │ + blt 0x19a9b3c │ │ │ │ + stc2 1, cr15, [lr, #-796]! @ 0xfffffce4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ @@ -224864,52 +224779,52 @@ │ │ │ │ stmib sp, {r3, r9, sl}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorhi pc, ip, r3, asr r8 @ │ │ │ │ - bl 0xfed71c64 │ │ │ │ - bl 0x1aac52c │ │ │ │ + bl 0xfed71b14 │ │ │ │ + bl 0x1aac3dc │ │ │ │ ldmdaeq r2, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x229e2c │ │ │ │ + blcs 0x229cdc │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorvc pc, ip, r6, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f201c │ │ │ │ + bl 0x12f1ecc │ │ │ │ @ instruction: 0xf1bc77e7 │ │ │ │ - b 0x14af94c │ │ │ │ - b 0x116c688 │ │ │ │ + b 0x14af7fc │ │ │ │ + b 0x116c538 │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ @ instruction: 0xf64ae7d3 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x000a0633 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x229edc │ │ │ │ + blcc 0x229d8c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1bfe60 │ │ │ │ - b 0x1ac978 │ │ │ │ - b 0xfe1ac98c │ │ │ │ + b 0xfe1bfd10 │ │ │ │ + b 0x1ac828 │ │ │ │ + b 0xfe1ac83c │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e0530 │ │ │ │ - blls 0x2c5dec │ │ │ │ + blmi 0x2e03e0 │ │ │ │ + blls 0x2c5c9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stc2 1, cr15, [lr], #796 @ 0x31c │ │ │ │ + ldc2 1, cr15, [r6], #796 @ 0x31c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ @@ -224930,15 +224845,15 @@ │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ svc 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x7c02f914 │ │ │ │ @ instruction: 0x0c07ebbc │ │ │ │ - b 0x14b6a50 │ │ │ │ + b 0x14b6900 │ │ │ │ @ instruction: 0xf8060c5c │ │ │ │ andle ip, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -224948,18 +224863,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c7b98d │ │ │ │ - svclt 0x0000fc51 │ │ │ │ + svclt 0x0000fc59 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43064 │ │ │ │ + bl 0xfec42f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -224968,49 +224883,49 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt r3!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1aa370 │ │ │ │ + blcc 0x1aa220 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0xf826085b │ │ │ │ @ instruction: 0xf00e3f02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ @ instruction: 0xf9350e01 │ │ │ │ - blcs 0x11fac8 │ │ │ │ + blcs 0x11f978 │ │ │ │ @ instruction: 0xf932d0f0 │ │ │ │ - bl 0xfeffaed8 │ │ │ │ + bl 0xfeffad88 │ │ │ │ @ instruction: 0xf1be0c03 │ │ │ │ - b 0x14afaf0 │ │ │ │ + b 0x14af9a0 │ │ │ │ @ instruction: 0xf8260c5c │ │ │ │ andle ip, r1, r2, lsl #30 │ │ │ │ ldrb r3, [ip, r2, lsl #4] │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645a4 │ │ │ │ - b 0x9b3fc8 │ │ │ │ - b 0x16cb0c │ │ │ │ - b 0x11ac71c │ │ │ │ + b 0x9b3e78 │ │ │ │ + b 0x16c9bc │ │ │ │ + b 0x11ac5cc │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c7b921 │ │ │ │ - svclt 0x0000fbe5 │ │ │ │ + svclt 0x0000fbed │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ @@ -225026,51 +224941,51 @@ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorvc pc, ip, r3, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f2278 │ │ │ │ + bl 0x12f2128 │ │ │ │ ldmdaeq r2, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x22a0b0 │ │ │ │ + blcs 0x229f60 │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorhi pc, ip, r6, asr r8 @ │ │ │ │ - bl 0xfed71f10 │ │ │ │ - bl 0x1aac7d8 │ │ │ │ + bl 0xfed71dc0 │ │ │ │ + bl 0x1aac688 │ │ │ │ @ instruction: 0xf1bc77e8 │ │ │ │ - b 0x14afbd0 │ │ │ │ - b 0x116c90c │ │ │ │ + b 0x14afa80 │ │ │ │ + b 0x116c7bc │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ @ instruction: 0xf64ae7d3 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x000a0633 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x22a160 │ │ │ │ + blcc 0x22a010 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1c00e4 │ │ │ │ - b 0x1acbfc │ │ │ │ - b 0xfe1acc10 │ │ │ │ + b 0xfe1bff94 │ │ │ │ + b 0x1acaac │ │ │ │ + b 0xfe1acac0 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e07b4 │ │ │ │ - blls 0x2c6070 │ │ │ │ + blmi 0x2e0664 │ │ │ │ + blls 0x2c5f20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r8!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x1c2873e │ │ │ │ + blx 0x1e285ee │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e55 │ │ │ │ @@ -225081,20 +224996,20 @@ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svchi 0x0001f912 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r8, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17ef26c │ │ │ │ + b 0x17ef11c │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x1278484 │ │ │ │ + b 0x1278334 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0xb11ed1de │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f943f8 │ │ │ │ @@ -225104,24 +225019,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xffd4f7f8 │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf64a1eb3 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf9332500 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9320800 │ │ │ │ - blx 0xfe41fce6 │ │ │ │ - b 0x14df918 │ │ │ │ - b 0x13fb454 │ │ │ │ + blx 0xfe41fb96 │ │ │ │ + b 0x14df7c8 │ │ │ │ + b 0x13fb304 │ │ │ │ @ instruction: 0xf5ac4c4e │ │ │ │ - b 0x173e4ec │ │ │ │ + b 0x173e39c │ │ │ │ @ instruction: 0xf83139ee │ │ │ │ svclt 0x0008ef02 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ @ instruction: 0xf3c07cff │ │ │ │ @@ -225142,103 +225057,103 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041f1d │ │ │ │ @ instruction: 0xff88f7f8 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmov.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ svcne 0x00310833 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8552600 │ │ │ │ - blx 0xfe177d8a │ │ │ │ - b 0x14dc9ac │ │ │ │ - b 0x140b4f0 │ │ │ │ + blx 0xfe177c3a │ │ │ │ + b 0x14dc85c │ │ │ │ + b 0x140b3a0 │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r3, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x3fd8a4 │ │ │ │ - b 0xfe16c9b8 │ │ │ │ + b 0x3fd754 │ │ │ │ + b 0xfe16c868 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ @ instruction: 0xb11bd1da │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f847f0 │ │ │ │ svclt 0x0000bfd1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ mrcne 6, 2, r4, cr5, cr12, {0} │ │ │ │ - bleq 0x528600 │ │ │ │ + bleq 0x5284b0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ @ instruction: 0xff38f7f8 │ │ │ │ @ instruction: 0xf1044631 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ svcge 0x0001f915 │ │ │ │ @ instruction: 0xf91e4632 │ │ │ │ ldrtmi r9, [fp], -r1, lsl #30 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ orrcs pc, r9, #206848 @ 0x32800 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - bls 0x126950 │ │ │ │ - blls 0x12e968 │ │ │ │ + bls 0x126800 │ │ │ │ + blls 0x12e818 │ │ │ │ subvs lr, r3, #270336 @ 0x42000 │ │ │ │ - bcc 0xfe0fdc6c │ │ │ │ + bcc 0xfe0fdb1c │ │ │ │ rscne lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ @ instruction: 0x46a4097f │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc r9, (UNDEF: 1) │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blls 0x1e0260 │ │ │ │ + blls 0x1e0110 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ andsvs r5, sl, #64, 6 │ │ │ │ andlt r9, r5, r3, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0084f7f8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blvc 0x729ba8 │ │ │ │ - bleq 0xde8d84 │ │ │ │ + blpl 0xff729a58 │ │ │ │ + bleq 0xde8c34 │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ mcr2 7, 7, pc, cr12, cr8, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff335ab2 │ │ │ │ + blx 0xff335962 │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff58e6bc │ │ │ │ - b 0x1192ec4 │ │ │ │ + bleq 0xff58e56c │ │ │ │ + b 0x1192d74 │ │ │ │ ldrmi r4, [r0], r3, asr #4 │ │ │ │ andmi pc, r0, #679477248 @ 0x28800000 │ │ │ │ rsccc lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00043f02 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ ldmvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @@ -225258,26 +225173,26 @@ │ │ │ │ svclt 0x0000bf2d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e460c │ │ │ │ - bvc 0x729c58 │ │ │ │ - beq 0xde8e34 │ │ │ │ + bpl 0xff729b08 │ │ │ │ + beq 0xde8ce4 │ │ │ │ strcs r9, [r0, #-1] │ │ │ │ mrc2 7, 4, pc, cr4, cr8, {7} │ │ │ │ - blmi 0x12847c │ │ │ │ + blmi 0x12832c │ │ │ │ movweq pc, #16809 @ 0x41a9 @ │ │ │ │ @ instruction: 0xf1091f21 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ svccs 0x0004f853 │ │ │ │ svcmi 0x0004f856 │ │ │ │ @ instruction: 0xf04f46be │ │ │ │ - blx 0xff1ff55e │ │ │ │ + blx 0xff1ff40e │ │ │ │ sbclt ip, r4, #2, 28 │ │ │ │ sbcsvc lr, ip, #323584 @ 0x4f000 │ │ │ │ subeq lr, lr, #270336 @ 0x42000 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845be │ │ │ │ svclt 0x0004455a │ │ │ │ streq pc, [r1, -r0] │ │ │ │ @@ -225286,15 +225201,15 @@ │ │ │ │ @ instruction: 0xf8517034 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ strbmi r1, [fp, #-15] │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ bicsle r6, r6, sl │ │ │ │ - blls 0x158834 │ │ │ │ + blls 0x1586e4 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ andsvs r5, sl, #64, 6 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 6, APSR_nzcv, cr12, cr8, {7} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -225305,21 +225220,21 @@ │ │ │ │ mcr2 7, 2, pc, cr10, cr8, {7} @ │ │ │ │ strcs r4, [r0, #-1577] @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf1013f01 │ │ │ │ ssatmi r0, #9, r0, lsl #18 │ │ │ │ svc 0x0001f816 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcgt 0x0001f817 │ │ │ │ - bl 0x7f4bec │ │ │ │ - bl 0x12ef428 │ │ │ │ + bl 0x7f4a9c │ │ │ │ + bl 0x12ef2d8 │ │ │ │ @ instruction: 0xf5bc0e08 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xe8540 │ │ │ │ + beq 0xe83f0 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt sp, r2, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ @@ -225331,21 +225246,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ mcr2 7, 0, pc, cr14, cr8, {7} @ │ │ │ │ cdpne 2, 11, cr2, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf64a1ebb │ │ │ │ - vmov.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ smladxcc lr, r3, r8, r0 │ │ │ │ @ instruction: 0xf8334616 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf8350900 │ │ │ │ - bl 0x820070 │ │ │ │ - bl 0x126f4a4 │ │ │ │ + bl 0x81ff20 │ │ │ │ + bl 0x126f354 │ │ │ │ @ instruction: 0xf5bc0e06 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @@ -225369,27 +225284,27 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stc2l 7, cr15, [r4, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ svcne 0x00290e04 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ldrmi r3, [sp], -ip, lsl #12 │ │ │ │ svcls 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f85e │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ stmdbeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - b 0x11b9114 │ │ │ │ - blx 0x18ad13c │ │ │ │ + b 0x11b8fc4 │ │ │ │ + blx 0x18acfec │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ strbmi r1, [r6, #-15]! │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @@ -225408,22 +225323,22 @@ │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9122600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9150301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x76fd88 │ │ │ │ - b 0x14ae9bc │ │ │ │ - bl 0x140b940 │ │ │ │ + bl 0x76fc38 │ │ │ │ + b 0x14ae86c │ │ │ │ + bl 0x140b7f0 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2f63a0 │ │ │ │ + ble 0x2f6250 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -225439,41 +225354,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ mrcne 6, 5, r0, cr11, cr3, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc0c718 │ │ │ │ - b 0x2af65c │ │ │ │ - b 0x13ee260 │ │ │ │ + b 0xc0c5c8 │ │ │ │ + b 0x2af50c │ │ │ │ + b 0x13ee110 │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq ip, {r1, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4eee6c │ │ │ │ + blle 0xff4eed1c │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xb11ae7d4 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f847f0 │ │ │ │ @@ -225483,15 +225398,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0c04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x003b0633 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r2, #25600 @ 0x6400 │ │ │ │ @@ -225500,17 +225415,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da26 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x1494308 │ │ │ │ + b 0x14941b8 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe17073c │ │ │ │ + b 0xfe1705ec │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ @@ -225529,16 +225444,16 @@ │ │ │ │ mrcne 14, 2, r1, cr13, cr6, {2} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svc 0x0001f815 │ │ │ │ @ instruction: 0xf8162300 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ - bl 0xfefecf70 │ │ │ │ - bl 0x1c6f7a8 │ │ │ │ + bl 0xfefece20 │ │ │ │ + bl 0x1c6f658 │ │ │ │ ldrmi r0, [lr, #3598] @ 0xe0e │ │ │ │ @ instruction: 0x469cbfbc │ │ │ │ tstlt sl, r3, lsl r6 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, asr #10 │ │ │ │ @@ -225552,31 +225467,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ mrrc2 7, 15, pc, r4, cr8 @ │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf64a1eb3 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e03dc │ │ │ │ + blx 0x18e028c │ │ │ │ @ instruction: 0xf832f880 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ - bl 0xfefeebe0 │ │ │ │ + bl 0xfefeea90 │ │ │ │ @ instruction: 0xf8570e0e │ │ │ │ - bl 0x1c0c8c8 │ │ │ │ + bl 0x1c0c778 │ │ │ │ strbmi r0, [ip, #3084] @ 0xc0c │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbeec00 │ │ │ │ - b 0x46f820 │ │ │ │ - b 0x13f0024 │ │ │ │ - b 0x122f840 │ │ │ │ + b 0xbeeab0 │ │ │ │ + b 0x46f6d0 │ │ │ │ + b 0x13efed4 │ │ │ │ + b 0x122f6f0 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xb11dd1db │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -225587,32 +225502,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0c04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x003b0633 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff590480 │ │ │ │ + blne 0xff590330 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x17de28 │ │ │ │ - b 0xfe16d0b4 │ │ │ │ + b 0x17dcd8 │ │ │ │ + b 0xfe16cf64 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1df │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -225620,28 +225535,28 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e55 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff2aa8ba │ │ │ │ + blx 0xff2aa76a │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9120301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfeff00f0 │ │ │ │ - b 0x14aed1c │ │ │ │ - bl 0x1c0bca8 │ │ │ │ + bl 0xfefeffa0 │ │ │ │ + b 0x14aebcc │ │ │ │ + bl 0x1c0bb58 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2f6708 │ │ │ │ + ble 0x2f65b8 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -225654,62 +225569,62 @@ │ │ │ │ ldclt 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfe1aa942 │ │ │ │ + blx 0xfe1aa7f2 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ mrcne 6, 5, r0, cr11, cr3, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc0ca80 │ │ │ │ - b 0x2af9c4 │ │ │ │ - b 0x13ee5c8 │ │ │ │ + b 0xc0c930 │ │ │ │ + b 0x2af874 │ │ │ │ + b 0x13ee478 │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq sl, {r2, r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4ef1d4 │ │ │ │ + blle 0xff4ef084 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xb11ae7d4 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f847f0 │ │ │ │ svclt 0x0000bbbd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xbaa9f2 │ │ │ │ + blx 0xbaa8a2 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0c04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ svcne 0x003b0633 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r9, #182272 @ 0x2c800 │ │ │ │ @@ -225718,173 +225633,173 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da26 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x1494670 │ │ │ │ + b 0x1494520 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe170aa4 │ │ │ │ + b 0xfe170954 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1c2aa74 │ │ │ │ + bllt 0x1c2a924 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec43ca8 │ │ │ │ + bl 0xfec43b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f84604 │ │ │ │ mrcne 10, 3, APSR_nzcv, cr2, cr5, {6} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svcgt 0x0001f91e │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11c │ │ │ │ - b 0x14e333c │ │ │ │ + b 0x14e31ec │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1793 @ 0x701 │ │ │ │ @ instruction: 0xf881b10f │ │ │ │ teqmi r3, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vrsubhn.i16 d16, q0, │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ tstlt lr, r8, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f840f8 │ │ │ │ @ instruction: 0xf1bcbb31 │ │ │ │ - blle 0x670710 │ │ │ │ + blle 0x6705c0 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1e3b84 │ │ │ │ - blx 0x14ebb4c │ │ │ │ + blx 0x1e3a34 │ │ │ │ + blx 0x14eb9fc │ │ │ │ ldrmi pc, [ip, #1932]! @ 0x78c │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ - b 0x1ce0e94 │ │ │ │ + b 0x1ce0d44 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [pc], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf1cce7d0 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ - blx 0x11ae74c │ │ │ │ + blx 0x11ae5fc │ │ │ │ movwcs pc, #3084 @ 0xc0c @ │ │ │ │ - blcs 0x126a70 │ │ │ │ + blcs 0x126920 │ │ │ │ ldrmi sp, [ip], fp, ror #3 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ svclt 0x0000e7c2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x1e2ab5c │ │ │ │ + blx 0x1e2aa0c │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ eor r3, r5, lr, lsl #12 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x1a3c6c │ │ │ │ - blx 0x4ec3c8 │ │ │ │ + blx 0x1a3b1c │ │ │ │ + blx 0x4ec278 │ │ │ │ strbmi pc, [r6, #3214]! @ 0xc8e @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ bicsmi sp, r2, #5 │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ @ instruction: 0xf0004e00 │ │ │ │ - b 0x12ed3b4 │ │ │ │ + b 0x12ed264 │ │ │ │ @ instruction: 0xf8310202 │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ sbclt r0, r2, #65536 @ 0x10000 │ │ │ │ vrshr.u64 d20, d19, #64 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ - b 0xbf4c90 │ │ │ │ - b 0x46fbd4 │ │ │ │ - b 0x13f03d8 │ │ │ │ + b 0xbf4b40 │ │ │ │ + b 0x46fa84 │ │ │ │ + b 0x13f0288 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r7, r0 │ │ │ │ svccs 0x0002f933 │ │ │ │ svcgt 0x0002f915 │ │ │ │ svceq 0x000ff11c │ │ │ │ - b 0x14dcad8 │ │ │ │ + b 0x14dc988 │ │ │ │ andcs r7, r0, #3616 @ 0xe20 │ │ │ │ @ instruction: 0xf1bcdbdf │ │ │ │ - ble 0xff3b07f4 │ │ │ │ + ble 0xff3b06a4 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xfe0cfa42 │ │ │ │ ldrb r2, [r6, r0, lsl #4] │ │ │ │ - bcs 0xfe65c │ │ │ │ + bcs 0xfe50c │ │ │ │ ldrb sp, [r2, sp, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfeaaac00 │ │ │ │ + blt 0xfeaaaab0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x62ac1c │ │ │ │ + blx 0x62aacc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0c04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf91e3f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ movwcs r1, #2010 @ 0x7da │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xc3086c │ │ │ │ + blle 0xc3071c │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1e3d34 │ │ │ │ - blx 0x11a9498 │ │ │ │ + blx 0x1e3be4 │ │ │ │ + blx 0x11a9348 │ │ │ │ strbmi pc, [r3, #-2056] @ 0xfffff7f8 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ bicsmi sp, fp, #5 │ │ │ │ @ instruction: 0xf1c30fdb │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ teqmi fp, #67108864 @ 0x4000000 │ │ │ │ svchi 0x0004f851 │ │ │ │ streq pc, [r1, -r3] │ │ │ │ - b 0xfe3197a8 │ │ │ │ + b 0xfe319658 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ strbmi r1, [r5, #-15]! │ │ │ │ eorscc pc, r3, r6, asr r8 @ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ bicle r6, lr, sl │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x15aaca8 │ │ │ │ + blt 0x15aab58 │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ vpmax.s8 , q4, │ │ │ │ ldrb r2, [ip, r0, lsl #6] │ │ │ │ - blcs 0xfe540 │ │ │ │ + blcs 0xfe3f0 │ │ │ │ @ instruction: 0xe7d8d1d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr14, cr4, {0} │ │ │ │ @@ -225893,50 +225808,50 @@ │ │ │ │ @ instruction: 0xf1054639 │ │ │ │ @ instruction: 0x27003eff │ │ │ │ svcgt 0x0001f916 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf89edb28 │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xaf091c │ │ │ │ + blle 0xaf07cc │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a3dd8 │ │ │ │ + blx 0x1a3c88 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x009c0fff │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ stmdble r4, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xece78 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xecd28 │ │ │ │ tstlt sp, fp, lsr #12 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r1, asr #10 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x22ad44 │ │ │ │ + blt 0x22abf4 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [ip], r1, lsl #10 │ │ │ │ @ instruction: 0xf1cce7e7 │ │ │ │ movwcs r0, #3072 @ 0xc00 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ - bcs 0x126cfc │ │ │ │ + bcs 0x126bac │ │ │ │ @ instruction: 0x4613d1d8 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ bfi r4, r4, #13, #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf95af7f8 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ @@ -225948,28 +225863,28 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xbf4ec0 │ │ │ │ - b 0x32fe04 │ │ │ │ - b 0x13ed608 │ │ │ │ + b 0xbf4d70 │ │ │ │ + b 0x32fcb4 │ │ │ │ + b 0x13ed4b8 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r5, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff570a50 │ │ │ │ + ble 0xff570900 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf90cfa22 │ │ │ │ - bcs 0x126d98 │ │ │ │ + bcs 0x126c48 │ │ │ │ @ instruction: 0x4696d1d5 │ │ │ │ bfi r4, r1, #13, #10 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r2, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -225978,31 +225893,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf900f7f8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff11c │ │ │ │ @ instruction: 0xf8dedb2e │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc30a90 │ │ │ │ + blle 0xc30940 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1a3f5c │ │ │ │ - blx 0xb2aecc │ │ │ │ + blx 0x1a3e0c │ │ │ │ + blx 0xb2ad7c │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d02f │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x1239aa8 │ │ │ │ - blx 0x18ae2e0 │ │ │ │ + b 0x1239958 │ │ │ │ + blx 0x18ae190 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -226032,22 +225947,22 @@ │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf992db2f │ │ │ │ @ instruction: 0xf1bc3000 │ │ │ │ - blle 0xcf0b48 │ │ │ │ + blle 0xcf09f8 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1e4034 │ │ │ │ - blx 0x14ebf84 │ │ │ │ + blx 0x1e3ee4 │ │ │ │ + blx 0x14ebe34 │ │ │ │ ldrbmi pc, [r4, #3724]! @ 0xe8c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce0f84 │ │ │ │ + b 0x1ce0e34 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ @@ -226057,68 +225972,68 @@ │ │ │ │ movtpl pc, #1288 @ 0x508 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ @ instruction: 0xf04fb8e7 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r3], -r1, lsl #8 │ │ │ │ - b 0x1ce6f3c │ │ │ │ + b 0x1ce6dec │ │ │ │ @ instruction: 0xf0000c0c │ │ │ │ - blx 0x11adfb8 │ │ │ │ + blx 0x11ade68 │ │ │ │ movwcs pc, #3084 @ 0xc0c @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr12, {0} │ │ │ │ @ instruction: 0x0c6ceb0e │ │ │ │ - blcs 0x126f24 │ │ │ │ + blcs 0x126dd4 │ │ │ │ ldrmi sp, [ip], sp, asr #3 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ @ instruction: 0xf83cf7f8 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf04f360e │ │ │ │ eor r0, r8, r0, lsl #28 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x324100 │ │ │ │ - blx 0x4e983c │ │ │ │ + blx 0x323fb0 │ │ │ │ + blx 0x4e96ec │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ andle r0, r6, r0, lsl #16 │ │ │ │ andeq lr, r8, #454656 @ 0x6f000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ - b 0x147d828 │ │ │ │ - blx 0x18b084c │ │ │ │ + b 0x147d6d8 │ │ │ │ + blx 0x18b06fc │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf00ecf02 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf915d01d │ │ │ │ movwcc ip, #12034 @ 0x2f02 │ │ │ │ svceq 0x000ff11c │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ - blle 0xff8feaa4 │ │ │ │ + blle 0xff8fe954 │ │ │ │ @ instruction: 0x8000f9b3 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1ce3b90 │ │ │ │ - blx 0x12ed8a4 │ │ │ │ + b 0x1ce3a40 │ │ │ │ + blx 0x12ed754 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ @ instruction: 0xf0020800 │ │ │ │ - bl 0x3f0084 │ │ │ │ + bl 0x3eff34 │ │ │ │ ldrb r0, [r0, r2, ror #4] │ │ │ │ @ instruction: 0xf1b84642 │ │ │ │ bicle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf1bee7cb │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ @@ -226130,51 +226045,51 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xffd0f7f7 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svchi 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff118 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb17 │ │ │ │ @ instruction: 0xf1b82000 │ │ │ │ - blle 0xcf0cf8 │ │ │ │ + blle 0xcf0ba8 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1a41dc │ │ │ │ - blx 0x142c124 │ │ │ │ + blx 0x1a408c │ │ │ │ + blx 0x142bfd4 │ │ │ │ strbmi pc, [r2, #-2056] @ 0xfffff7f8 @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ce112c │ │ │ │ + b 0x1ce0fdc │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14ad91c │ │ │ │ + b 0x14ad7cc │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe2fe704 │ │ │ │ - blx 0x18ad960 │ │ │ │ + b 0xfe2fe5b4 │ │ │ │ + blx 0x18ad810 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x19d22c │ │ │ │ - b 0xfe16d970 │ │ │ │ + b 0x19d0dc │ │ │ │ + b 0xfe16d820 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ tstlt sp, r8, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ - b 0x1cdb180 │ │ │ │ - blx 0x116f180 │ │ │ │ + b 0x1cdb030 │ │ │ │ + blx 0x116f030 │ │ │ │ andcs pc, r0, #8, 16 @ 0x80000 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ @ instruction: 0x4694e7d7 │ │ │ │ bicle r2, ip, r0, lsl #20 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -226184,57 +226099,57 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr13, cr4, {0} │ │ │ │ @ instruction: 0xff68f7f7 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svcgt 0x0001f915 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xb70dc8 │ │ │ │ + blle 0xb70c78 │ │ │ │ mulhi r0, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ ldcle 15, cr0, [r5], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ stmdble r4, {r0, r8, r9} │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xed310 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xed1c0 │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x12795e4 │ │ │ │ + b 0x1279494 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0xb11ed1d8 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f741f0 │ │ │ │ @ instruction: 0xf04fbfb7 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ ldrbtmi r0, [r4], r1, lsl #6 │ │ │ │ - b 0x1ce71a0 │ │ │ │ + b 0x1ce7050 │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - blx 0xaede1c │ │ │ │ + blx 0xaedccc │ │ │ │ @ instruction: 0xf008f80c │ │ │ │ - bl 0x3f0224 │ │ │ │ + bl 0x3f00d4 │ │ │ │ @ instruction: 0xe7d80c58 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x46c6d1d0 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ ldrb r4, [r0, r4, asr #13] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff06f7f7 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ @@ -226246,30 +226161,30 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf858429f │ │ │ │ - b 0xbf5368 │ │ │ │ - b 0x3302ac │ │ │ │ - b 0x13edab0 │ │ │ │ + b 0xbf5218 │ │ │ │ + b 0x33015c │ │ │ │ + b 0x13ed960 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r9, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff570efc │ │ │ │ + ble 0xff570dac │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ vseleq.f32 s30, s24, s5 │ │ │ │ andeq pc, r1, #14 │ │ │ │ ldmdbeq lr, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x127238 │ │ │ │ + bcs 0x1270e8 │ │ │ │ @ instruction: 0x4696d1d1 │ │ │ │ bfi r4, r1, #13, #6 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x003af7f7 │ │ │ │ @@ -226278,31 +226193,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 5, pc, cr8, cr7, {7} @ │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f11c │ │ │ │ @ instruction: 0xf8dedb2e │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc30f40 │ │ │ │ + blle 0xc30df0 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1a441c │ │ │ │ - blx 0xb2b37c │ │ │ │ + blx 0x1a42cc │ │ │ │ + blx 0xb2b22c │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d033 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x18b9f58 │ │ │ │ - b 0x126c560 │ │ │ │ + blx 0x18b9e08 │ │ │ │ + b 0x126c410 │ │ │ │ @ instruction: 0xf8510508 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -226337,33 +226252,33 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d138 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe19940e │ │ │ │ + blx 0xfe1992be │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37ecc2 │ │ │ │ - bl 0x576244 │ │ │ │ + blx 0xff37eb72 │ │ │ │ + bl 0x5760f4 │ │ │ │ cmpmi fp, r2, lsl #22 │ │ │ │ svcmi 0x0000f5bb │ │ │ │ - beq 0x1299f0 │ │ │ │ + beq 0x1298a0 │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x43ec94 │ │ │ │ + ble 0x43eb44 │ │ │ │ svcmi 0x0000f51b │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14beca8 │ │ │ │ + b 0x14beb58 │ │ │ │ svclt 0x00a8222b │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf809b10b │ │ │ │ - b 0x12f5484 │ │ │ │ + b 0x12f5334 │ │ │ │ vmlal.u8 q8, d7, d1 │ │ │ │ @ instruction: 0xf00c074f │ │ │ │ andcc r0, r1, r1, lsl #2 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ sbcle r2, r6, r0, lsl #18 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -226384,51 +226299,51 @@ │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ @ instruction: 0x460f4691 │ │ │ │ @ instruction: 0xf7f74683 │ │ │ │ @ instruction: 0x4641fdd7 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], r6, lsl #12 │ │ │ │ @ instruction: 0xf64a4648 │ │ │ │ - vorr.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, fp}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf0cdc │ │ │ │ + blcs 0xf0b8c │ │ │ │ @ instruction: 0x469cd13f │ │ │ │ @ instruction: 0x2002f9b0 │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xa000f8b1 │ │ │ │ - blx 0xfe18f4fe │ │ │ │ + blx 0xfe18f3ae │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1f60fa │ │ │ │ - bl 0x576324 │ │ │ │ + blx 0xff1f5faa │ │ │ │ + bl 0x5761d4 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ eormi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf006bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x30a114 │ │ │ │ + ble 0x309fc4 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf006bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x12fdd2c │ │ │ │ - blx 0x18af560 │ │ │ │ + b 0x12fdbdc │ │ │ │ + blx 0x18af410 │ │ │ │ ldmdahi fp!, {r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf0d5c │ │ │ │ + blcs 0xf0c0c │ │ │ │ @ instruction: 0xf1bed0bf │ │ │ │ andle r0, r5, r8, lsl #30 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andcc r3, r2, r2, lsl #14 │ │ │ │ ldr r3, [r0, r2, lsl #2]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf50bd003 │ │ │ │ @@ -226439,55 +226354,55 @@ │ │ │ │ svclt 0x0000bdf3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blvc 0x72aecc │ │ │ │ - bleq 0xdea0a8 │ │ │ │ + blpl 0xff72ad7c │ │ │ │ + bleq 0xde9f58 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fd5b │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0x1fb0dc4 │ │ │ │ + bllt 0x1fb0c74 │ │ │ │ ldmdavs r7, {r2, r3, fp, sp, lr} │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs r7, {r2, r3, r6, fp, sp, lr}^ │ │ │ │ stmdbge r7, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdaeq sl, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09eb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x11bf164 │ │ │ │ + bllt 0x11bf014 │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x1bf174 │ │ │ │ + bllt 0x1bf024 │ │ │ │ sbclt r4, r3, #2013265920 @ 0x78000000 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #35468 @ 0x8a8c │ │ │ │ movweq lr, #39427 @ 0x9a03 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x22b728 │ │ │ │ + blcc 0x22b5d8 │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ sbcle r2, pc, r0, lsl #22 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ - b 0x14e7538 │ │ │ │ + b 0x14e73e8 │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090301 │ │ │ │ ldrb r4, [r7, r0, lsl #24] │ │ │ │ - blls 0x159adc │ │ │ │ + blls 0x15998c │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ andsvs r5, sl, #64, 6 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [sl, #988] @ 0x3dc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226507,35 +226422,35 @@ │ │ │ │ andcc r0, r1, pc, asr #14 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf990d0f5 │ │ │ │ @ instruction: 0xf99e2000 │ │ │ │ @ instruction: 0xf99e3001 │ │ │ │ @ instruction: 0xf9909000 │ │ │ │ - blx 0xfe1956ba │ │ │ │ + blx 0xfe19556a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37ef6a │ │ │ │ - bl 0x5764e4 │ │ │ │ + blx 0xff37ee1a │ │ │ │ + bl 0x576394 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f5ba │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x4bf13c │ │ │ │ + ble 0x4befec │ │ │ │ svcmi 0x0000f51a │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14bf150 │ │ │ │ + b 0x14bf000 │ │ │ │ svclt 0x00a4222a │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf801b10b │ │ │ │ @ instruction: 0xf10c200c │ │ │ │ - b 0x12f0708 │ │ │ │ + b 0x12f05b8 │ │ │ │ @ instruction: 0xf1bc0809 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ strbeq pc, [pc, -r7, asr #7] @ │ │ │ │ @ instruction: 0xf10e3001 │ │ │ │ ldr r0, [r7, r1, lsl #28]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf506d003 │ │ │ │ @@ -226551,45 +226466,45 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7fc89 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ @ instruction: 0xf1a94606 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #2 │ │ │ │ - ldmdbvc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x970146bc │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d6, d1 │ │ │ │ andcc r0, r2, pc, lsl #13 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0x1298cc │ │ │ │ + bleq 0x12977c │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa002f8b1 │ │ │ │ @ instruction: 0x7000f8be │ │ │ │ strmi pc, [r3, #-2946] @ 0xfffff47e │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ orrcs pc, r7, #206848 @ 0x32800 │ │ │ │ - beq 0x1a83f4 │ │ │ │ + beq 0x1a82a4 │ │ │ │ @ instruction: 0xf1ba415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14af3b8 │ │ │ │ + b 0x14af268 │ │ │ │ svclt 0x00a4422a │ │ │ │ - bleq 0x1697d8 │ │ │ │ + bleq 0x169688 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bada08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x1697ec │ │ │ │ + bleq 0x16969c │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe2ac158 │ │ │ │ + blx 0xfe2ac008 │ │ │ │ andcc r9, r2, r1, lsl #22 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0xf8599301 │ │ │ │ vmvn.i32 d26, #234 @ 0x000000ea │ │ │ │ @ instruction: 0xf830068f │ │ │ │ tstcc r2, r2, lsl #24 │ │ │ │ @@ -226608,29 +226523,29 @@ │ │ │ │ svclt 0x0000bca1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf64a4616 │ │ │ │ - vorr.i16 d23, #2048 @ 0x0800 │ │ │ │ + @ instruction: 0xf2c05bd8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f70100 │ │ │ │ svcne 0x002bfc09 │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6854 │ │ │ │ ldmdavs pc, {r8, fp} @ │ │ │ │ - blx 0xfe2079fa │ │ │ │ + blx 0xfe2078aa │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, ip, sp, lr} │ │ │ │ stmdage r6, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ smladeq sl, r7, fp, lr │ │ │ │ @ instruction: 0x0c08eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -226675,25 +226590,25 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d139 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe199956 │ │ │ │ + blx 0xfe199806 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37f20a │ │ │ │ + blx 0xff37f0ba │ │ │ │ ldmne r2, {r0, r1, r3, r7, r8, r9, sp} │ │ │ │ addcc r4, r0, #-1073741802 @ 0xc0000016 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ - beq 0x129f3c │ │ │ │ + beq 0x129dec │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ cmncs pc, #268435456 @ 0x10000000 │ │ │ │ - ble 0x3ff1c0 │ │ │ │ + ble 0x3ff070 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfb7 │ │ │ │ andsne r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf007bfa8 │ │ │ │ tstlt sl, r1, lsl #4 │ │ │ │ @@ -226710,44 +226625,44 @@ │ │ │ │ @ instruction: 0xf10e3001 │ │ │ │ ldr r0, [r6, r1, lsl #28]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf506d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4630621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xff2ab9bc │ │ │ │ + bllt 0xff2ab86c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ strmi r4, [r3], r8, lsl #13 │ │ │ │ @ instruction: 0xf7f74616 │ │ │ │ @ instruction: 0x4607fb33 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0xf64a0900 │ │ │ │ - vmov.i16 d23, #2048 @ 0x0800 │ │ │ │ + @ instruction: 0xf2c05ad8 │ │ │ │ @ instruction: 0x46490a33 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xf9e20 │ │ │ │ + blcs 0xf9cd0 │ │ │ │ ldrmi sp, [ip], r2, asr #2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ @ instruction: 0x3002f9b0 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ - blx 0xfe18fb02 │ │ │ │ + blx 0xfe18f9b2 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1f663e │ │ │ │ + blx 0xff1f64ee │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14aea54 │ │ │ │ + b 0x14ae904 │ │ │ │ svclt 0x00a4422e │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -226770,57 +226685,57 @@ │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ @ instruction: 0xf1b9e7ae │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1291 @ 0x50b @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x14abaac │ │ │ │ + bllt 0x14ab95c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blvc 0x72b414 │ │ │ │ - bleq 0xdea5f0 │ │ │ │ + blpl 0xff72b2c4 │ │ │ │ + bleq 0xdea4a0 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fab7 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf130c │ │ │ │ + blcs 0xf11bc │ │ │ │ stmdavs ip, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe207b6e │ │ │ │ + blx 0xfe207a1e │ │ │ │ stmdavs ip, {r0, r1, r2, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe207c76 │ │ │ │ - bl 0x757b38 │ │ │ │ - bl 0x17f0348 │ │ │ │ + blx 0xfe207b26 │ │ │ │ + bl 0x7579e8 │ │ │ │ + bl 0x17f01f8 │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ @ instruction: 0xf11abb83 │ │ │ │ @ instruction: 0xf15c4880 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ - bl 0x71c848 │ │ │ │ - bl 0x17efb60 │ │ │ │ + bl 0x71c6f8 │ │ │ │ + bl 0x17efa10 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ tstmi lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d5b2c3 │ │ │ │ mrscc r8, (UNDEF: 4) │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe411c2c │ │ │ │ - b 0x1ae784 │ │ │ │ - b 0xfe1ae78c │ │ │ │ + b 0xfe411adc │ │ │ │ + b 0x1ae634 │ │ │ │ + b 0xfe1ae63c │ │ │ │ @ instruction: 0xf8450308 │ │ │ │ @ instruction: 0xf00e3b04 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf137c │ │ │ │ + blcs 0xf122c │ │ │ │ @ instruction: 0xf1bed0c7 │ │ │ │ andle r0, ip, r4, lsl #30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tstcc r4, r4, lsl #10 │ │ │ │ ldr r3, [r8, r4, lsl #4]! │ │ │ │ stmibvc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -226835,46 +226750,46 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ tstls r1, r1, lsl #30 │ │ │ │ - blx 0x132bbb0 │ │ │ │ + blx 0x132ba60 │ │ │ │ strmi r9, [r0], r1, lsl #18 │ │ │ │ rscscc pc, pc, r9, lsl #2 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf01e46ce │ │ │ │ tstle r8, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdaeq pc, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ andcc r3, r1, r1, lsl #14 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf997d0f6 │ │ │ │ @ instruction: 0xf9902000 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf997c000 │ │ │ │ - blx 0xfe195c12 │ │ │ │ + blx 0xfe195ac2 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37f4c2 │ │ │ │ - bl 0x576a48 │ │ │ │ + blx 0xff37f372 │ │ │ │ + bl 0x5768f8 │ │ │ │ cmpmi fp, r2, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {28} │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf008bfa2 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x461a0c7f │ │ │ │ @ instruction: 0xf51cda0f │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bd33ff │ │ │ │ movweq pc, #4104 @ 0x1008 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14bf4b8 │ │ │ │ + b 0x14bf368 │ │ │ │ svclt 0x00a42c2c │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ tstlt fp, r1, lsl #6 │ │ │ │ andgt pc, lr, r1, lsl #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdbeq r2, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0010f1be │ │ │ │ @@ -226896,37 +226811,37 @@ │ │ │ │ @ instruction: 0x460e4692 │ │ │ │ @ instruction: 0xf7f74681 │ │ │ │ @ instruction: 0xf1a8f9d9 │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ strmi r0, [r7], -r0, lsl #16 │ │ │ │ @ instruction: 0xf1aa46c6 │ │ │ │ @ instruction: 0xf64a0002 │ │ │ │ - vmov.i16 d23, #2048 @ 0x0800 │ │ │ │ + @ instruction: 0xf2c05ad8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, fp}^ │ │ │ │ @ instruction: 0xf01e4500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [pc, r7, asr #7] │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ @ instruction: 0xf01e3102 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xb002f8b0 │ │ │ │ - blx 0xfe18fd2e │ │ │ │ + blx 0xfe18fbde │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff3b690a │ │ │ │ + blx 0xff3b67ba │ │ │ │ ldmne r2, {r2, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14aed20 │ │ │ │ + b 0x14aebd0 │ │ │ │ svclt 0x00a4422b │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -226956,56 +226871,56 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf7f79101 │ │ │ │ svcne 0x002bf95d │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6857 │ │ │ │ ldmdavs ip, {fp} │ │ │ │ @ instruction: 0x9c04fb87 │ │ │ │ ldmdavs r4, {r0, r1, r2, r3, r4, r6, fp, sp, lr} │ │ │ │ strge pc, [r7, -r4, lsl #23] │ │ │ │ - beq 0x3a8a50 │ │ │ │ + beq 0x3a8900 │ │ │ │ @ instruction: 0x0c07eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r1], r1, lsl #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf11ad12d │ │ │ │ @ instruction: 0xf15c4780 │ │ │ │ svclt 0x00680c00 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - bl 0x17f4614 │ │ │ │ + bl 0x17f44c4 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ tstle r8, r0, lsl #30 │ │ │ │ - b 0x125a948 │ │ │ │ + b 0x125a7f8 │ │ │ │ @ instruction: 0xf1be0508 │ │ │ │ @ instruction: 0xf8560f03 │ │ │ │ @ instruction: 0xf8518037 │ │ │ │ - b 0xfe409ef4 │ │ │ │ - b 0x3f0e5c │ │ │ │ - b 0xfe3f0e64 │ │ │ │ + b 0xfe409da4 │ │ │ │ + b 0x3f0d0c │ │ │ │ + b 0xfe3f0d14 │ │ │ │ @ instruction: 0xf8410707 │ │ │ │ andle r7, sp, lr, lsr #32 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ - b 0x14e7d1c │ │ │ │ + b 0x14e7bcc │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090801 │ │ │ │ ldrb r4, [pc, r0, lsl #24] │ │ │ │ @ instruction: 0xf50bb11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4658621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @@ -227018,31 +226933,31 @@ │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf8e4f7f7 │ │ │ │ @ instruction: 0x26004632 │ │ │ │ svccc 0x00014605 │ │ │ │ ldrtmi r4, [r1], -r0, asr #12 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xfa2b4 │ │ │ │ + blcs 0xfa164 │ │ │ │ @ instruction: 0xf990d13c │ │ │ │ @ instruction: 0xf992c000 │ │ │ │ @ instruction: 0xf990e000 │ │ │ │ @ instruction: 0xf9928001 │ │ │ │ - blx 0xfe411eca │ │ │ │ - blx 0xfe321702 │ │ │ │ - bl 0xff0102f0 │ │ │ │ - bl 0x1c70ef0 │ │ │ │ - bl 0x7f16f8 │ │ │ │ - bl 0x1470f08 │ │ │ │ + blx 0xfe411d7a │ │ │ │ + blx 0xfe3215b2 │ │ │ │ + bl 0xff0101a0 │ │ │ │ + bl 0x1c70da0 │ │ │ │ + bl 0x7f15a8 │ │ │ │ + bl 0x1470db8 │ │ │ │ @ instruction: 0xf5bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xeddb0 │ │ │ │ - ble 0x47f8bc │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xedc60 │ │ │ │ + ble 0x47f76c │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbd │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r3], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf005bfa8 │ │ │ │ @@ -227051,15 +226966,15 @@ │ │ │ │ andgt pc, r1, r7, lsl #16 │ │ │ │ vorr.i32 d20, #56832 @ 0x0000de00 │ │ │ │ @ instruction: 0xf001054f │ │ │ │ andcc r0, r1, r1, lsl #6 │ │ │ │ tstcc r1, r1, lsl #4 │ │ │ │ sbcle r2, r2, r0, lsl #22 │ │ │ │ andle r2, r4, r0, lsl r9 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xedb6f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xeda1f @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb11ee7b6 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f743f8 │ │ │ │ svclt 0x0000b90f │ │ │ │ @@ -227069,99 +226984,99 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf87cf7f7 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a4640 │ │ │ │ - vmov.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ @ instruction: 0xf0020833 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3acdc4 │ │ │ │ + bls 0x3acc74 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x12a5b0 │ │ │ │ + beq 0x12a460 │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x30c7c4 │ │ │ │ + ble 0x30c674 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc260bc │ │ │ │ - b 0x32ec2c │ │ │ │ - b 0x11b0430 │ │ │ │ + b 0xc25f6c │ │ │ │ + b 0x32eadc │ │ │ │ + b 0x11b02e0 │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xee3d5 │ │ │ │ + streq pc, [pc, #965] @ 0xee285 │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ ldr r3, [r2, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmialt r0!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blvc 0x72b970 │ │ │ │ - bleq 0xdeab4c │ │ │ │ + blpl 0xff72b820 │ │ │ │ + bleq 0xdea9fc │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ ldrtmi pc, [r3], -r9, lsl #16 @ │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe2080ee │ │ │ │ + blx 0xfe207f9e │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe2081f6 │ │ │ │ - bl 0xfef14898 │ │ │ │ - bl 0x1bf00a4 │ │ │ │ - bl 0x6f10ac │ │ │ │ - bl 0x17f00a8 │ │ │ │ + blx 0xfe2080a6 │ │ │ │ + bl 0xfef14748 │ │ │ │ + bl 0x1beff54 │ │ │ │ + bl 0x6f0f5c │ │ │ │ + bl 0x17eff58 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14da538 │ │ │ │ + b 0x14da3e8 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c00a0 │ │ │ │ + blx 0x18bff50 │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe2fa8bc │ │ │ │ + b 0xfe2fa76c │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x22c1e0 │ │ │ │ + blne 0x22c090 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, sl, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb126e7b9 │ │ │ │ @@ -227179,15 +227094,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f69101 │ │ │ │ cdpne 15, 7, cr15, cr2, cr3, {5} │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xedd6f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xedc1f @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -227202,23 +227117,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14bfc88 │ │ │ │ + b 0x14bfb38 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xeddeb @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xedc9b @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb11ee7b9 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00d0f7f6 │ │ │ │ @@ -227228,65 +227143,65 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xff3ef7f6 │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41622e │ │ │ │ - blx 0xfe361a62 │ │ │ │ - bl 0xff014a54 │ │ │ │ - bl 0x1c71254 │ │ │ │ - bl 0x7f1a5c │ │ │ │ - bl 0x1471268 │ │ │ │ + blx 0xfe4160de │ │ │ │ + blx 0xfe361912 │ │ │ │ + bl 0xff014904 │ │ │ │ + bl 0x1c71104 │ │ │ │ + bl 0x7f190c │ │ │ │ + bl 0x1471118 │ │ │ │ @ instruction: 0xf1bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b0a44 │ │ │ │ + b 0x14b08f4 │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xee639 │ │ │ │ + streq pc, [pc, #965] @ 0xee4e9 │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbf8ea0 │ │ │ │ - b 0x32febc │ │ │ │ - b 0x12b06c0 │ │ │ │ + b 0xbf8d50 │ │ │ │ + b 0x32fd6c │ │ │ │ + b 0x12b0570 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b57c02 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0064f7f6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0xf64a461d │ │ │ │ - vorr.i16 d23, #2048 @ 0x0800 │ │ │ │ + @ instruction: 0xf2c05bd8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f60100 │ │ │ │ svcne 0x0032fecd │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -227294,34 +227209,34 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2ed110 │ │ │ │ + bls 0x2ecfc0 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14da7d0 │ │ │ │ + b 0x14da680 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c0328 │ │ │ │ - b 0x12ad52c │ │ │ │ + blx 0x18c01d8 │ │ │ │ + b 0x12ad3dc │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe31e430 │ │ │ │ + b 0xfe31e2e0 │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x231f54 │ │ │ │ - b 0xfe22f77c │ │ │ │ + b 0x231e04 │ │ │ │ + b 0xfe22f62c │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb126e7bc │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ stmdals r0, {r1, r3, r4, r9, sp, lr} │ │ │ │ @@ -227351,16 +227266,16 @@ │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @ instruction: 0xf11c417f │ │ │ │ @ instruction: 0xf1470c80 │ │ │ │ @ instruction: 0xf5bc0700 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xee2a8 │ │ │ │ - ble 0x47fccc │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xee158 │ │ │ │ + ble 0x47fb7c │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0x37fff177 │ │ │ │ @ instruction: 0xf000bfbd │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf000bfa8 │ │ │ │ @@ -227387,103 +227302,103 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ mcr2 7, 0, pc, cr0, cr6, {7} @ │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a4640 │ │ │ │ - vmov.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ @ instruction: 0xf0020833 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3ad2bc │ │ │ │ + bls 0x3ad16c │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x12aab0 │ │ │ │ + beq 0x12a960 │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x30ccc4 │ │ │ │ + ble 0x30cb74 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc265bc │ │ │ │ - b 0x32f12c │ │ │ │ - b 0x11b0930 │ │ │ │ + b 0xc2646c │ │ │ │ + b 0x32efdc │ │ │ │ + b 0x11b07e0 │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, fp, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xee8d5 │ │ │ │ + streq pc, [pc, #965] @ 0xee785 │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ str r3, [lr, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr0, cr6, {7} @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blvc 0x72be70 │ │ │ │ - bleq 0xdeb04c │ │ │ │ + blpl 0xff72bd20 │ │ │ │ + bleq 0xdeaefc │ │ │ │ @ instruction: 0xf7f69001 │ │ │ │ ldrtmi pc, [r3], -r9, lsl #27 @ │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe2085ee │ │ │ │ + blx 0xfe20849e │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe2086f6 │ │ │ │ - bl 0xfef14d98 │ │ │ │ - bl 0x1bf05a4 │ │ │ │ + blx 0xfe2085a6 │ │ │ │ + bl 0xfef14c48 │ │ │ │ + bl 0x1bf0454 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f158c │ │ │ │ - bl 0x17f05b0 │ │ │ │ + bl 0x6f143c │ │ │ │ + bl 0x17f0460 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14daa40 │ │ │ │ + b 0x14da8f0 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c05a8 │ │ │ │ + blx 0x18c0458 │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe2fadc4 │ │ │ │ + b 0xfe2fac74 │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x22c6e8 │ │ │ │ + blne 0x22c598 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, r6, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb126e7b5 │ │ │ │ @@ -227501,15 +227416,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f69101 │ │ │ │ mrcne 13, 3, APSR_nzcv, cr2, cr15, {0} │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xee277 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xee127 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -227526,23 +227441,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c0198 │ │ │ │ + b 0x14c0048 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xee2fb @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xee1ab @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb11ee7b5 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r8, #-984] @ 0xfffffc28 │ │ │ │ @@ -227552,67 +227467,67 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ ldc2 7, cr15, [r6], #984 @ 0x3d8 │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41673e │ │ │ │ - blx 0xfe361f72 │ │ │ │ - bl 0xff014f64 │ │ │ │ - bl 0x1c71764 │ │ │ │ - bl 0x7f1f6c │ │ │ │ - bl 0x1471778 │ │ │ │ + blx 0xfe4165ee │ │ │ │ + blx 0xfe361e22 │ │ │ │ + bl 0xff014e14 │ │ │ │ + bl 0x1c71614 │ │ │ │ + bl 0x7f1e1c │ │ │ │ + bl 0x1471628 │ │ │ │ @ instruction: 0xf51c0e0e │ │ │ │ @ instruction: 0xf14e4c00 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b0f5c │ │ │ │ + b 0x14b0e0c │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xeeb51 │ │ │ │ + streq pc, [pc, #965] @ 0xeea01 │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbf93b8 │ │ │ │ - b 0x3303d4 │ │ │ │ - b 0x12b0bd8 │ │ │ │ + b 0xbf9268 │ │ │ │ + b 0x330284 │ │ │ │ + b 0x12b0a88 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b17c02 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0xf64a461d │ │ │ │ - vorr.i16 d23, #2048 @ 0x0800 │ │ │ │ + @ instruction: 0xf2c05bd8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f60100 │ │ │ │ svcne 0x0032fc41 │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -227620,217 +227535,217 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2ed628 │ │ │ │ + bls 0x2ed4d8 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14dacf0 │ │ │ │ + b 0x14daba0 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c0848 │ │ │ │ - b 0x12ada4c │ │ │ │ + blx 0x18c06f8 │ │ │ │ + b 0x12ad8fc │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe31e950 │ │ │ │ + b 0xfe31e800 │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x232474 │ │ │ │ - b 0xfe22fc9c │ │ │ │ + b 0x232324 │ │ │ │ + b 0xfe22fb4c │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb126e7b8 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ stmdals r0, {r1, r3, r4, r9, sp, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64ff0 │ │ │ │ svclt 0x0000bc6d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45a9c │ │ │ │ + bl 0xfec4594c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xff7ac88a │ │ │ │ + blx 0xff7ac73a │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x1554bc │ │ │ │ + bcc 0x15536c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ ldrmi ip, [ip], #0 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrrlt 7, 15, pc, r2, cr6 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45af0 │ │ │ │ + bl 0xfec459a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64a4607 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ - blx 0xfec2c8e6 │ │ │ │ + blx 0xfec2c796 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ ldrmi r0, [ip], #143 @ 0x8f │ │ │ │ @ instruction: 0xf85642a5 │ │ │ │ - b 0x3f69f4 │ │ │ │ - b 0xc71938 │ │ │ │ - b 0x13f213c │ │ │ │ + b 0x3f68a4 │ │ │ │ + b 0xc717e8 │ │ │ │ + b 0x13f1fec │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45b50 │ │ │ │ + bl 0xfec45a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0xfe12c93e │ │ │ │ + blx 0xfe12c7ee │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18bb9a8 │ │ │ │ + blx 0x18bb858 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrmi r1, [sl], #-15 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe19ea80 │ │ │ │ - b 0x16f1ac │ │ │ │ - b 0xfe16f1c8 │ │ │ │ + b 0xfe19e930 │ │ │ │ + b 0x16f05c │ │ │ │ + b 0xfe16f078 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bbe1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45bb4 │ │ │ │ + bl 0xfec45a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x14ac9a2 │ │ │ │ + blx 0x14ac852 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x1555d4 │ │ │ │ + bcc 0x155484 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ - bl 0xfec1e9ec │ │ │ │ + bl 0xfec1e89c │ │ │ │ @ instruction: 0xf8010c03 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64010 │ │ │ │ svclt 0x0000bbb5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c0c │ │ │ │ + bl 0xfec45abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64a4607 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ - blx 0x8aca02 │ │ │ │ + blx 0x8ac8b2 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfebeec7c │ │ │ │ + bl 0xfebeeb2c │ │ │ │ adcmi r0, r5, #768 @ 0x300 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bb83 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c70 │ │ │ │ + bl 0xfec45b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0xffd2ca5c │ │ │ │ + blx 0xffd2c90c │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18bbac8 │ │ │ │ + blx 0x18bb978 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ - bne 0xff572ae4 │ │ │ │ + bne 0xff572994 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe19eba0 │ │ │ │ - b 0x16f2cc │ │ │ │ - b 0xfe16f2e8 │ │ │ │ + b 0xfe19ea50 │ │ │ │ + b 0x16f17c │ │ │ │ + b 0xfe16f198 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bb51 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45cd4 │ │ │ │ + bl 0xfec45b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff0acac0 │ │ │ │ + blx 0xff0ac970 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1013a01 │ │ │ │ andcc r0, r1, #16, 28 @ 0x100 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xb2caf4 │ │ │ │ + bllt 0xb2c9a4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45d24 │ │ │ │ + bl 0xfec45bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64a4607 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ - blx 0xfe5acb18 │ │ │ │ + blx 0xfe5ac9c8 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svcgt 0x0002f834 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ adcmi r0, r5, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -227840,132 +227755,132 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000baf7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45d88 │ │ │ │ + bl 0xfec45c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0x1a2cb74 │ │ │ │ + blx 0x1a2ca24 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18ba7c4 │ │ │ │ + blx 0x18ba674 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xff22cbbc │ │ │ │ + blt 0xff22ca6c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45dec │ │ │ │ + bl 0xfec45c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xdacbd8 │ │ │ │ - bls 0x195010 │ │ │ │ + blx 0xdaca88 │ │ │ │ + bls 0x194ec0 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0x81ec1c │ │ │ │ - b 0x14b1c2c │ │ │ │ + bl 0x81eacc │ │ │ │ + b 0x14b1adc │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfe72cc14 │ │ │ │ + blt 0xfe72cac4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0x2acc30 │ │ │ │ + blx 0x2acae0 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ @ instruction: 0xf64a1ea3 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x17d60533 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18ea878 │ │ │ │ + blx 0x18ea728 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0x86eeb8 │ │ │ │ - bl 0x1271c88 │ │ │ │ + bl 0x86ed68 │ │ │ │ + bl 0x1271b38 │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - b 0x14ced68 │ │ │ │ + b 0x14cec18 │ │ │ │ adcmi r0, r3, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s16, s15 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r3, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x192cc84 │ │ │ │ + blt 0x192cb34 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x16d400 │ │ │ │ + blls 0x16d2b0 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ strcc r0, [ip], #-1331 @ 0xfffffacd │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x58e8f8 │ │ │ │ - bl 0x1271cf8 │ │ │ │ + bl 0x58e7a8 │ │ │ │ + bl 0x1271ba8 │ │ │ │ ldrbmi r7, [r4, #-738]! @ 0xfffffd1e │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xaaccf8 │ │ │ │ + blt 0xaacba8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45f28 │ │ │ │ + bl 0xfec45dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf994f7f6 │ │ │ │ - bls 0x19514c │ │ │ │ + bls 0x194ffc │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0x81ed58 │ │ │ │ - b 0x14b1d68 │ │ │ │ + bl 0x81ec08 │ │ │ │ + b 0x14b1c18 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -227974,28 +227889,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0xf968f7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64a1ea3 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x26000533 │ │ │ │ @ instruction: 0xf833340e │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ stmdaeq r0, {r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13ff838 │ │ │ │ - b 0xc8e0ec │ │ │ │ - b 0x3f25ec │ │ │ │ - b 0x13f1df0 │ │ │ │ + b 0x13ff6e8 │ │ │ │ + b 0xc8df9c │ │ │ │ + b 0x3f249c │ │ │ │ + b 0x13f1ca0 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000b9c3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -228003,48 +227918,48 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf92ef7f6 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x58ea34 │ │ │ │ + bl 0x58e8e4 │ │ │ │ sbclt r0, r2, #768 @ 0x300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ andeq pc, r0, #-2147483631 @ 0x80000011 │ │ │ │ - b 0x140040c │ │ │ │ - b 0xfe2ce148 │ │ │ │ - b 0x16f674 │ │ │ │ - b 0xfe16f668 │ │ │ │ + b 0x14002bc │ │ │ │ + b 0xfe2cdff8 │ │ │ │ + b 0x16f524 │ │ │ │ + b 0xfe16f518 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f643f0 │ │ │ │ svclt 0x0000b989 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec46064 │ │ │ │ + bl 0xfec45f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf8f6f7f6 │ │ │ │ - bls 0x195288 │ │ │ │ + bls 0x195138 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0xff01ee94 │ │ │ │ - b 0x14b1ea4 │ │ │ │ + bl 0xff01ed44 │ │ │ │ + b 0x14b1d54 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt ip, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -228053,26 +227968,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0xf8caf7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ @ instruction: 0xf64a1ea3 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x17d60533 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18eaaf0 │ │ │ │ + blx 0x18ea9a0 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0xff06f130 │ │ │ │ - b 0x14b1f00 │ │ │ │ + bl 0xff06efe0 │ │ │ │ + b 0x14b1db0 │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - bl 0x1c8efe0 │ │ │ │ - b 0x14b271c │ │ │ │ - b 0xab2078 │ │ │ │ + bl 0x1c8ee90 │ │ │ │ + b 0x14b25cc │ │ │ │ + b 0xab1f28 │ │ │ │ adcmi r0, r3, #8, 14 @ 0x200000 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -228080,52 +227995,52 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x16d184 │ │ │ │ + blls 0x16d034 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ strcc r0, [ip], #-1331 @ 0xfffffacd │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0xfed8eb74 │ │ │ │ - b 0x14b1f74 │ │ │ │ - bl 0x1b0d2f4 │ │ │ │ - b 0x14af788 │ │ │ │ + bl 0xfed8ea24 │ │ │ │ + b 0x14b1e24 │ │ │ │ + bl 0x1b0d1a4 │ │ │ │ + b 0x14af638 │ │ │ │ ldrbmi r0, [r4, #-3164]! @ 0xfffff3a4 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r6!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec461a8 │ │ │ │ + bl 0xfec46058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf854f7f6 │ │ │ │ - bls 0x1953cc │ │ │ │ + bls 0x19527c │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0xff01efd8 │ │ │ │ - b 0x14b1fe8 │ │ │ │ + bl 0xff01ee88 │ │ │ │ + b 0x14b1e98 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -228133,24 +228048,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf828f7f6 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc fp, [lr], #-690 @ 0xfffffd4e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf831b2c6 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfefef270 │ │ │ │ - bl 0x1ab2040 │ │ │ │ + bl 0xfefef120 │ │ │ │ + bl 0x1ab1ef0 │ │ │ │ @ instruction: 0xf8550707 │ │ │ │ - b 0x14c7118 │ │ │ │ + b 0x14c6fc8 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r0], -r4, ror #3 │ │ │ │ @@ -228158,27 +228073,27 @@ │ │ │ │ stmlt r4, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x16f040 │ │ │ │ + blls 0x16eef0 │ │ │ │ svcne 0x002c1f21 │ │ │ │ @ instruction: 0xf854350c │ │ │ │ - blx 0x18baca8 │ │ │ │ + blx 0x18bab58 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - bl 0xfed730e0 │ │ │ │ - bl 0x19720b4 │ │ │ │ + bl 0xfed72f90 │ │ │ │ + bl 0x1971f64 │ │ │ │ @ instruction: 0xf8560202 │ │ │ │ - b 0x14e71a8 │ │ │ │ + b 0x14e7058 │ │ │ │ adcmi r0, r5, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @@ -228192,21 +228107,21 @@ │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ sbcslt r1, lr, #1360 @ 0x550 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb6f7f5 │ │ │ │ @ instruction: 0x46474639 │ │ │ │ svcgt 0x0001f815 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x7f7908 │ │ │ │ + bl 0x7f77b8 │ │ │ │ @ instruction: 0xf1480c06 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xeb25c │ │ │ │ + beq 0xeb10c │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34560 @ 0x00008700 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt pc, r4, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ @@ -228219,19 +228134,19 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strmi r0, [r4], -r0, lsl #16 │ │ │ │ @ instruction: 0xff7ef7f5 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf64a1eb3 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf8334645 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f1584 │ │ │ │ + bl 0x7f1434 │ │ │ │ @ instruction: 0xf1480c02 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ @@ -228256,32 +228171,32 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ @ instruction: 0xff34f7f5 │ │ │ │ svcne 0x00319b01 │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ ldrtmi r3, [lr], ip, lsl #10 │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14718d2 │ │ │ │ @ instruction: 0xf1b90900 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe34f324 │ │ │ │ - b 0x16fa50 │ │ │ │ - b 0xfe16fa6c │ │ │ │ + b 0xfe34f1d4 │ │ │ │ + b 0x16f900 │ │ │ │ + b 0xfe16f91c │ │ │ │ andvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1bed1de │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -228295,21 +228210,21 @@ │ │ │ │ mcr2 7, 7, pc, cr14, cr5, {7} @ │ │ │ │ @ instruction: 0x4631b27a │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stmibvc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - bl 0x7f2aa4 │ │ │ │ - bl 0x1331ab0 │ │ │ │ + bl 0x7f2954 │ │ │ │ + bl 0x1331960 │ │ │ │ @ instruction: 0xf1ba7cec │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ ldrbmi r0, [r7], -r0, lsl #22 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2f90b8 │ │ │ │ + ble 0x2f8f68 │ │ │ │ svceq 0x0080f11a │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -228325,39 +228240,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ mcr2 7, 5, pc, cr10, cr5, {7} @ │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {1} │ │ │ │ @ instruction: 0xf64a1eb3 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ - b 0x14b0fec │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ + b 0x14b0e9c │ │ │ │ strcc r7, [lr], -r2, ror #17 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f51e │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16,d18}, [pc], r1 │ │ │ │ - b 0x1242b3c │ │ │ │ - blx 0x18b0764 │ │ │ │ + b 0x12429ec │ │ │ │ + blx 0x18b0614 │ │ │ │ @ instruction: 0xf831f980 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ eorsls pc, r9, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c09ea2c │ │ │ │ vmlaeq.f32 s28, s18, s28 │ │ │ │ vmlseq.f32 s28, s28, s24 │ │ │ │ and pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d011 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f176c │ │ │ │ - bl 0x12f2b78 │ │ │ │ + bl 0x7f161c │ │ │ │ + bl 0x12f2a28 │ │ │ │ @ instruction: 0xf5be7cec │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ - blle 0xff631b7c │ │ │ │ + blle 0xff631a2c │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ @ instruction: 0xb11de7d9 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f547f0 │ │ │ │ @@ -228368,29 +228283,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrc2 7, 2, pc, cr4, cr5, {7} │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - bl 0x5717d8 │ │ │ │ - bl 0x12f23f0 │ │ │ │ + bl 0x571688 │ │ │ │ + bl 0x12f22a0 │ │ │ │ @ instruction: 0xf1bc72e2 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xa31be8 │ │ │ │ + ble 0xa31a98 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ - b 0x11db010 │ │ │ │ + b 0x11daec0 │ │ │ │ ldrmi r0, [r6, #777]! @ 0x309 │ │ │ │ andeq lr, sl, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, sl, #532480 @ 0x82000 │ │ │ │ @@ -228411,21 +228326,21 @@ │ │ │ │ sbcslt r4, sp, #4, 12 @ 0x400000 │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ mcr2 7, 0, pc, cr2, cr5, {7} @ │ │ │ │ mrcne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf8122600 │ │ │ │ @ instruction: 0xf04fcf01 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - bl 0xfeff0078 │ │ │ │ - bl 0x1ab248c │ │ │ │ + bl 0xfefeff28 │ │ │ │ + bl 0x1ab233c │ │ │ │ ldrbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ @ instruction: 0x46f4bfbc │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x127b890 │ │ │ │ + b 0x127b740 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ tstlt lr, r7, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f541f0 │ │ │ │ @@ -228435,30 +228350,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf64a1eb3 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e30e8 │ │ │ │ + blx 0x18e2f98 │ │ │ │ @ instruction: 0xf04ff880 │ │ │ │ - bl 0xfeff18e8 │ │ │ │ - bl 0x1bf2cf4 │ │ │ │ + bl 0xfeff1798 │ │ │ │ + bl 0x1bf2ba4 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ strbmi r8, [ip, #56] @ 0x38 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbf1908 │ │ │ │ - b 0x472528 │ │ │ │ - b 0x13f2d2c │ │ │ │ - b 0x1232548 │ │ │ │ + b 0xbf17b8 │ │ │ │ + b 0x4723d8 │ │ │ │ + b 0x13f2bdc │ │ │ │ + b 0x12323f8 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xb11dd1dd │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -228467,29 +228382,29 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x16eb78 │ │ │ │ + blls 0x16ea28 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0c04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1ab60c0 │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xeee75 │ │ │ │ + bl 0x1ab5f70 │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xeed25 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0xfe17198c │ │ │ │ - b 0x146fdac │ │ │ │ + b 0xfe17183c │ │ │ │ + b 0x146fc5c │ │ │ │ @ instruction: 0xf8560e09 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ strmi r1, [ip, #15]! │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @@ -228503,24 +228418,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460fb25d │ │ │ │ cdpne 6, 5, cr4, cr6, cr4, {0} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #-980] @ 0xfffffc2c │ │ │ │ - bvc 0xffa69f20 │ │ │ │ + bvc 0xffa69dd0 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svcgt 0x0001f916 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0xfeff7df4 │ │ │ │ - b 0x14b2e0c │ │ │ │ + bl 0xfeff7ca4 │ │ │ │ + b 0x14b2cbc │ │ │ │ ldrbtmi r7, [r0], ip, ror #25 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ svceq 0x0080f1be │ │ │ │ - bleq 0x12bbf8 │ │ │ │ + bleq 0x12baa8 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x461a087f │ │ │ │ @ instruction: 0xf11eda09 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ svclt 0x00be0c00 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ stmeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -228536,41 +228451,41 @@ │ │ │ │ ldclt 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460eb21d │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl], #980 @ 0x3d4 │ │ │ │ stmibvc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ @ instruction: 0xf51ee01a │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - bmi 0x12c7cc │ │ │ │ + bmi 0x12c67c │ │ │ │ sbclt r4, r2, #1476395008 @ 0x58000000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xc2776c │ │ │ │ - b 0x36fee0 │ │ │ │ - b 0x1171ee4 │ │ │ │ + b 0xc2761c │ │ │ │ + b 0x36fd90 │ │ │ │ + b 0x1171d94 │ │ │ │ @ instruction: 0xf8a10a0a │ │ │ │ andsle sl, r3, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ - bl 0xfeff7ebc │ │ │ │ - b 0x14b2ed4 │ │ │ │ + bl 0xfeff7d6c │ │ │ │ + b 0x14b2d84 │ │ │ │ ldrbtmi r7, [r2], ip, ror #25 │ │ │ │ @ instruction: 0x0c09eb6c │ │ │ │ svcmi 0x0000f5be │ │ │ │ - bleq 0x12bcc0 │ │ │ │ + bleq 0x12bb70 │ │ │ │ @ instruction: 0xf000dbd5 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d97aff │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @@ -228578,40 +228493,40 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x16e9bc │ │ │ │ + blls 0x16e86c │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0c04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf04f17df │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - b 0x14b1b30 │ │ │ │ - bne 0xff58dabc │ │ │ │ + b 0x14b19e0 │ │ │ │ + bne 0xff58d96c │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ - beq 0x12bd20 │ │ │ │ + beq 0x12bbd0 │ │ │ │ @ instruction: 0xf1b2da28 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe193850 │ │ │ │ - b 0x16ff90 │ │ │ │ - b 0xfe16ff98 │ │ │ │ + b 0xfe193700 │ │ │ │ + b 0x16fe40 │ │ │ │ + b 0xfe16fe48 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d5 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -228631,20 +228546,20 @@ │ │ │ │ svcgt 0x0001f912 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17f29e4 │ │ │ │ + b 0x17f2894 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x127bbfc │ │ │ │ + b 0x127baac │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ tstlt lr, r0, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f543f8 │ │ │ │ @@ -228653,205 +228568,205 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b21d │ │ │ │ ldc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ svcgt 0x0002f933 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbgt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiacc ip, {s29-s107} │ │ │ │ mcrrmi 10, 4, lr, r9, cr12 │ │ │ │ cdpmi 5, 0, cr15, cr0, cr12, {5} │ │ │ │ @ instruction: 0x3ee9ea5e │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf08 │ │ │ │ - b 0x1171870 │ │ │ │ - blx 0x18b0090 │ │ │ │ + b 0x1171720 │ │ │ │ + blx 0x18aff40 │ │ │ │ svclt 0x0008f880 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xef994 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xef844 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0xc8f964 │ │ │ │ - b 0x3f30a8 │ │ │ │ - b 0x14728ac │ │ │ │ + b 0xc8f814 │ │ │ │ + b 0x3f2f58 │ │ │ │ + b 0x147275c │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ bicsle ip, r7, r0 │ │ │ │ @ instruction: 0xf504b11a │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0xff52d89a │ │ │ │ + blx 0xff52d74a │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmov.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ svcne 0x00290833 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe278ce6 │ │ │ │ - b 0x14e00f0 │ │ │ │ - b 0x140ec5c │ │ │ │ + blx 0xfe278b96 │ │ │ │ + b 0x14dffa0 │ │ │ │ + b 0x140eb0c │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0501 │ │ │ │ @ instruction: 0x432b4c00 │ │ │ │ svcpl 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea85 │ │ │ │ - b 0x400ef4 │ │ │ │ - b 0xfe170124 │ │ │ │ + b 0x400da4 │ │ │ │ + b 0xfe16ffd4 │ │ │ │ andvs r0, sl, r5, lsl #4 │ │ │ │ @ instruction: 0xb11bd1dc │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f547f0 │ │ │ │ svclt 0x0000bc1b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ - blx 0x14c1164 │ │ │ │ + blx 0x14c1014 │ │ │ │ @ instruction: 0xf102f883 │ │ │ │ @ instruction: 0xf10439ff │ │ │ │ @ instruction: 0xf7f50b10 │ │ │ │ @ instruction: 0xf04ffb83 │ │ │ │ strtmi r0, [r1], -r0, lsl #20 │ │ │ │ strcs r2, [r0, -r0, asr #12] │ │ │ │ svcgt 0x0001f919 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14d6584 │ │ │ │ - blls 0x136cd4 │ │ │ │ + b 0x14d6434 │ │ │ │ + blls 0x136b84 │ │ │ │ mcrrvs 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf1ac4662 │ │ │ │ - b 0x17f2b94 │ │ │ │ + b 0x17f2a44 │ │ │ │ svclt 0x00041ce3 │ │ │ │ @ instruction: 0x46a6227f │ │ │ │ andvc fp, sl, r4, lsl #2 │ │ │ │ - b 0x137bda8 │ │ │ │ + b 0x137bc58 │ │ │ │ vmlsl.u8 q8, d0, d14 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dc │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1285 @ 0x505 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xff5ad99c │ │ │ │ + bllt 0xff5ad84c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r2], ip, lsl #12 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0xf64a4698 │ │ │ │ - vorr.i16 d23, #2048 @ 0x0800 │ │ │ │ + @ instruction: 0xf2c05bd8 │ │ │ │ @ instruction: 0xf7f50b33 │ │ │ │ @ instruction: 0xf04ffb3b │ │ │ │ @ instruction: 0x1ea10900 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr10, {5} │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ - beq 0x4abe28 │ │ │ │ + beq 0x4abcd8 │ │ │ │ @ instruction: 0xf83e2500 │ │ │ │ strtmi ip, [r2], -r2, lsl #30 │ │ │ │ strcs r4, [r0, -fp, lsr #12] │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14d6618 │ │ │ │ - blls 0x13ed68 │ │ │ │ + b 0x14d64c8 │ │ │ │ + blls 0x13ec18 │ │ │ │ mcrrmi 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf5ac4662 │ │ │ │ - b 0x1802a28 │ │ │ │ + b 0x18028d8 │ │ │ │ @ instruction: 0xf8313ce3 │ │ │ │ svclt 0x00083f02 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ stmdbeq r7, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008b2c7 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85b45f2 │ │ │ │ - b 0x9cbb28 │ │ │ │ - b 0x17066c │ │ │ │ - b 0x1170270 │ │ │ │ + b 0x9cb9d8 │ │ │ │ + b 0x17051c │ │ │ │ + b 0x1170120 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf1b9d1d3 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1286 @ 0x506 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x202da48 │ │ │ │ + bllt 0x202d8f8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xffb2da68 │ │ │ │ + blx 0xffb2d918 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf64a0c04 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ movwcs r0, #1843 @ 0x733 │ │ │ │ @ instruction: 0xf04f360c │ │ │ │ @ instruction: 0xf85c0900 │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ addmi pc, r0, #79 @ 0x4f │ │ │ │ - bcs 0x26e9e4 │ │ │ │ - b 0x1173a04 │ │ │ │ - b 0x14b03e8 │ │ │ │ + bcs 0x26e894 │ │ │ │ + b 0x11738b4 │ │ │ │ + b 0x14b0298 │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11c02d4 │ │ │ │ - blx 0x18b06fc │ │ │ │ + b 0x11c0184 │ │ │ │ + blx 0x18b05ac │ │ │ │ strbmi pc, [r6, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, r7, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r6, sl │ │ │ │ @ instruction: 0xf504b11b │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xd2dae0 │ │ │ │ + bllt 0xd2d990 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ svccc 0x00010a00 │ │ │ │ - blx 0x14c1340 │ │ │ │ + blx 0x14c11f0 │ │ │ │ cdpne 8, 5, cr15, cr4, cr3, {4} │ │ │ │ - bleq 0x4ebf38 │ │ │ │ - blx 0xfe72db08 │ │ │ │ + bleq 0x4ebde8 │ │ │ │ + blx 0xfe72d9b8 │ │ │ │ svcgt 0x0001f914 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svccc 0x0001f917 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlagt.f64 d15, d24, d12 │ │ │ │ andseq r1, sp, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @@ -228860,21 +228775,21 @@ │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ vmlseq.f64 d14, d2, d14 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ @ instruction: 0x232cea4f │ │ │ │ strmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2f8974 │ │ │ │ + ble 0x2f8824 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ orrcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ smlabblt r1, r9, r6, r4 │ │ │ │ - b 0x138bc7c │ │ │ │ + b 0x138bb2c │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cc │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1286 @ 0x506 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -228882,63 +228797,63 @@ │ │ │ │ svclt 0x0000badd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - ldmdbvc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x12adbac │ │ │ │ + blx 0x12ada5c │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bee01b │ │ │ │ - b 0x14c37ec │ │ │ │ + b 0x14c369c │ │ │ │ @ instruction: 0xf1724e2e │ │ │ │ svclt 0x00bc32ff │ │ │ │ - bleq 0x16bbf8 │ │ │ │ + bleq 0x16baa8 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12dc70c │ │ │ │ + b 0x12dc5bc │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea2c │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d020 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe4a3836 │ │ │ │ - b 0x14e8448 │ │ │ │ - b 0x14ccbe4 │ │ │ │ - bl 0x882468 │ │ │ │ - b 0x14b3474 │ │ │ │ - b 0x11c084c │ │ │ │ + blx 0xfe4a36e6 │ │ │ │ + b 0x14e82f8 │ │ │ │ + b 0x14cca94 │ │ │ │ + bl 0x882318 │ │ │ │ + b 0x14b3324 │ │ │ │ + b 0x11c06fc │ │ │ │ cmpmi r2, ip, lsl r3 │ │ │ │ vmoveq.32 d10[0], lr │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ svcmi 0x0000f1be │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ @ instruction: 0xf000dbc7 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @ instruction: 0xe7cd7eff │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x202dc48 │ │ │ │ + blt 0x202daf8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9e6f7f5 │ │ │ │ svcne 0x003b1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccs 0x0004f851 │ │ │ │ svcls 0x0004f853 │ │ │ │ stcmi 0, cr15, [r0], {2} │ │ │ │ @@ -228949,23 +228864,23 @@ │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #18 │ │ │ │ @ instruction: 0xf1b946ca │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ - beq 0x16bcdc │ │ │ │ + beq 0x16bb8c │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s5, s28 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0x49fde8 │ │ │ │ - b 0xfe47352c │ │ │ │ + b 0x49fc98 │ │ │ │ + b 0xfe4733dc │ │ │ │ andvs r0, sl, r2, lsl #4 │ │ │ │ tstlt lr, lr, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f547f0 │ │ │ │ svclt 0x0000ba2b │ │ │ │ @@ -228978,38 +228893,38 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf996f7f5 │ │ │ │ mvnscc pc, r9, lsl #2 │ │ │ │ stmdbeq pc, {r0, r3, r8, ip, sp, lr, pc} @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svccs 0x0001f915 │ │ │ │ - blx 0xfe3f9952 │ │ │ │ - b 0x14e296c │ │ │ │ - b 0x14ce8e0 │ │ │ │ - bl 0x7fb564 │ │ │ │ - b 0x14b2d90 │ │ │ │ - b 0x137a58c │ │ │ │ - bl 0x13ca5b0 │ │ │ │ + blx 0xfe3f9802 │ │ │ │ + b 0x14e281c │ │ │ │ + b 0x14ce790 │ │ │ │ + bl 0x7fb414 │ │ │ │ + b 0x14b2c40 │ │ │ │ + b 0x137a43c │ │ │ │ + bl 0x13ca460 │ │ │ │ @ instruction: 0xf11e020b │ │ │ │ @ instruction: 0xf14a0e80 │ │ │ │ - bl 0x7f2574 │ │ │ │ - bl 0x11735b0 │ │ │ │ + bl 0x7f2424 │ │ │ │ + bl 0x1173460 │ │ │ │ @ instruction: 0xf5be020a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - b 0x14b2584 │ │ │ │ + b 0x14b2434 │ │ │ │ svclt 0x00a42c2e │ │ │ │ @ instruction: 0xf04f461f │ │ │ │ - ble 0x332f8c │ │ │ │ + ble 0x332e3c │ │ │ │ svcmi 0x0000f51e │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [pc], -r0, lsl #25 │ │ │ │ @ instruction: 0xf885b10b │ │ │ │ - b 0x131fdac │ │ │ │ + b 0x131fc5c │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1b8d1c4 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -229017,46 +228932,46 @@ │ │ │ │ svclt 0x0000b9cf │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - ldmdbvc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf938f7f5 │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bce01b │ │ │ │ - b 0x14c3a08 │ │ │ │ + b 0x14c38b8 │ │ │ │ @ instruction: 0xf1734e2c │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x16be14 │ │ │ │ + bleq 0x16bcc4 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12dc928 │ │ │ │ + b 0x12dc7d8 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea22 │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d024 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe47ba52 │ │ │ │ - b 0x14e8a64 │ │ │ │ - b 0x14ce9d8 │ │ │ │ - bl 0x882e5c │ │ │ │ - b 0x14b3690 │ │ │ │ + blx 0xfe47b902 │ │ │ │ + b 0x14e8914 │ │ │ │ + b 0x14ce888 │ │ │ │ + bl 0x882d0c │ │ │ │ + b 0x14b3540 │ │ │ │ cmpmi fp, sl, lsl #20 │ │ │ │ - bmi 0x5aa788 │ │ │ │ + bmi 0x5aa638 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ - beq 0x12c390 │ │ │ │ + beq 0x12c240 │ │ │ │ @ instruction: 0x0c0ceb1e │ │ │ │ movweq lr, #43843 @ 0xab43 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf000dbc3 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @ instruction: 0xe7c97eff │ │ │ │ @@ -229070,37 +228985,37 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf8d8f7f5 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf85e2f04 │ │ │ │ @ instruction: 0xf0029f04 │ │ │ │ - b 0x1402ed4 │ │ │ │ - b 0x14b3020 │ │ │ │ - blx 0xff34e1e6 │ │ │ │ + b 0x1402d84 │ │ │ │ + b 0x14b2ed0 │ │ │ │ + blx 0xff34e096 │ │ │ │ @ instruction: 0xf04f8c05 │ │ │ │ @ instruction: 0xf1180900 │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f2eec │ │ │ │ - bl 0x17f1f10 │ │ │ │ + bl 0x6f2d9c │ │ │ │ + bl 0x17f1dc0 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], r0, ror #13 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14e3f18 │ │ │ │ + b 0x14e3dc8 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c1f10 │ │ │ │ - b 0xfe32f114 │ │ │ │ - b 0x11b1f20 │ │ │ │ + blx 0x18c1dc0 │ │ │ │ + b 0xfe32efc4 │ │ │ │ + b 0x11b1dd0 │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ bicle r6, sl, sl │ │ │ │ @ instruction: 0xf504b11b │ │ │ │ @@ -229111,33 +229026,33 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4698 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf882f7f5 │ │ │ │ - blx 0x14b7908 │ │ │ │ + blx 0x14b77b8 │ │ │ │ @ instruction: 0xf107f588 │ │ │ │ vacge.f32 , q12, │ │ │ │ strcc r1, [pc, -r0, asr #17] │ │ │ │ strcs r0, [r0], -sp, lsr #4 │ │ │ │ svcgt 0x0001f91e │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcls 0x0001f911 │ │ │ │ - blx 0xfe3f8786 │ │ │ │ - bl 0x8223ac │ │ │ │ - bl 0x1332fbc │ │ │ │ - bl 0x7f23b4 │ │ │ │ - bl 0x12f2fa8 │ │ │ │ + blx 0xfe3f8636 │ │ │ │ + bl 0x82225c │ │ │ │ + bl 0x1332e6c │ │ │ │ + bl 0x7f2264 │ │ │ │ + bl 0x12f2e58 │ │ │ │ @ instruction: 0xf5bc0909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b2ba0 │ │ │ │ + b 0x14b2a50 │ │ │ │ svclt 0x00a42a2c │ │ │ │ @ instruction: 0xf04f461a │ │ │ │ - ble 0x3329a8 │ │ │ │ + ble 0x332858 │ │ │ │ svcmi 0x0000f51c │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -229153,77 +229068,77 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf832f7f5 │ │ │ │ cdpne 2, 11, cr11, cr1, cr11, {1} │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdbmi r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ smladcc lr, sl, r4, r0 │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x12c590 │ │ │ │ + beq 0x12c440 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r7, #-709]! @ 0xfffffd3b │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x42ee6c │ │ │ │ - bl 0x13763d0 │ │ │ │ + bcc 0x42ed1c │ │ │ │ + bl 0x1376280 │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3aad90 │ │ │ │ + beq 0x3aac40 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x12c65c │ │ │ │ + bleq 0x12c50c │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stmdalt ip!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - b 0x14c18bc │ │ │ │ + b 0x14c176c │ │ │ │ ldrbeq r0, [sp, r3, ror #18] │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffd4f7f4 │ │ │ │ svcne 0x003a1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85246ae │ │ │ │ strbmi fp, [ip], r4, lsl #30 │ │ │ │ - beq 0x12c210 │ │ │ │ + beq 0x12c0c0 │ │ │ │ @ instruction: 0xec0bfbc3 │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - b 0x14e4104 │ │ │ │ + b 0x14e3fb4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c38fc │ │ │ │ - b 0xfe4af300 │ │ │ │ - b 0x1273910 │ │ │ │ + blx 0x18c37ac │ │ │ │ + b 0xfe4af1b0 │ │ │ │ + b 0x12737c0 │ │ │ │ vrsubhn.i16 d16, q0, q5 │ │ │ │ adcsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s24, s28 │ │ │ │ movweq lr, #14990 @ 0x3a8e │ │ │ │ bicsle r6, r3, fp │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ @@ -229236,39 +229151,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xff8cf7f4 │ │ │ │ rsbslt r1, sp, #1680 @ 0x690 │ │ │ │ strbne pc, [r0, r7, asr #6] @ │ │ │ │ - ldclcc 1, cr15, [pc], #32 @ 0xf0178 │ │ │ │ + ldclcc 1, cr15, [pc], #32 @ 0xf0028 │ │ │ │ eoreq r2, sp, #0, 12 │ │ │ │ stmdaeq pc, {r3, r8, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1473580 │ │ │ │ @ instruction: 0xf91c0700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9110201 │ │ │ │ @ instruction: 0xf04f9f01 │ │ │ │ - blx 0xfe1b397a │ │ │ │ + blx 0xfe1b382a │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x12b66f0 │ │ │ │ + bl 0x12b65a0 │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b2d90 │ │ │ │ + b 0x14b2c40 │ │ │ │ svclt 0x00a42a23 │ │ │ │ @ instruction: 0xf04f4696 │ │ │ │ - ble 0x332b98 │ │ │ │ + ble 0x332a48 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ ldrmi r0, [r6], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10a │ │ │ │ - b 0x12981b8 │ │ │ │ + b 0x1298068 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r0, #79]! @ 0x4f │ │ │ │ @ instruction: 0xb11ed1d1 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44ff8 │ │ │ │ @@ -229280,41 +229195,41 @@ │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xff38f7f4 │ │ │ │ ldrteq r1, [sp], #-3753 @ 0xfffff157 │ │ │ │ strbcc pc, [r0, r7, asr #6] @ │ │ │ │ andmi pc, r0, #88080384 @ 0x5400000 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - ldmdbvc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x12c78c │ │ │ │ + beq 0x12c63c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r0, #709]! @ 0x2c5 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x42f068 │ │ │ │ - bl 0x13765cc │ │ │ │ + bcc 0x42ef18 │ │ │ │ + bl 0x137647c │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3aaf84 │ │ │ │ + beq 0x3aae34 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x12c858 │ │ │ │ + bleq 0x12c708 │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @@ -229325,75 +229240,75 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ stmdaeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrc2 7, 6, pc, cr10, cr4, {7} │ │ │ │ @ instruction: 0x07ea1f39 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85e4692 │ │ │ │ strbmi fp, [r4], r4, lsl #30 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xac0bfbc3 │ │ │ │ - bmi 0xfe12c744 │ │ │ │ + bmi 0xfe12c5f4 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - beq 0x3aaf4c │ │ │ │ + beq 0x3aadfc │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r2], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14e430c │ │ │ │ + b 0x14e41bc │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c2b04 │ │ │ │ - b 0xfe3af508 │ │ │ │ - b 0x1232b18 │ │ │ │ + blx 0x18c29b4 │ │ │ │ + b 0xfe3af3b8 │ │ │ │ + b 0x12329c8 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - beq 0x42ab44 │ │ │ │ + beq 0x42a9f4 │ │ │ │ movweq lr, #14986 @ 0x3a8a │ │ │ │ bicle r6, pc, fp │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x001af7f4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47540 │ │ │ │ + bl 0xfec473f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 4, pc, cr8, cr4, {7} @ │ │ │ │ stmdbls r1, {r9, fp, ip, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xf0364 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xf0214 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbeq r3, [r3, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf41 │ │ │ │ @ instruction: 0xf8913000 │ │ │ │ - blx 0x1e837a │ │ │ │ + blx 0x1e822a │ │ │ │ @ instruction: 0xf881ee04 │ │ │ │ ldrmi lr, [r4] │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44030 │ │ │ │ svclt 0x0000beef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47598 │ │ │ │ + bl 0xfec47448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64a4607 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ mrc2 7, 2, pc, cr8, cr4, {7} │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -229405,68 +229320,68 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000bebd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec475fc │ │ │ │ + bl 0xfec474ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64a4607 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ mcr2 7, 1, pc, cr6, cr4, {7} @ │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18b8038 │ │ │ │ + blx 0x18b7ee8 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andne pc, r3, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, lr, asr #17 │ │ │ │ ldrtmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000be89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47664 │ │ │ │ + bl 0xfec47514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ ldc2l 7, cr15, [r6, #976]! @ 0x3d0 │ │ │ │ @ instruction: 0xf1049901 │ │ │ │ - blls 0xff87c │ │ │ │ + blls 0xff72c │ │ │ │ andeq pc, pc, #4, 2 │ │ │ │ @ instruction: 0xf10c3901 │ │ │ │ tstcc r1, r1, lsl #24 │ │ │ │ @ instruction: 0xf3c007c4 │ │ │ │ svclt 0x0041004f │ │ │ │ mulmi r0, ip, r8 │ │ │ │ mul r0, r1, r8 │ │ │ │ vmlacc.f64 d15, d14, d4 │ │ │ │ and pc, r0, r1, lsl #17 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 2, APSR_nzcv, cr12, cr4, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec476bc │ │ │ │ + bl 0xfec4756c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64a4607 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ stc2l 7, cr15, [r6, #976] @ 0x3d0 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -229478,26 +229393,26 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000be2b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47720 │ │ │ │ + bl 0xfec475d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf64a4607 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ ldc2 7, cr15, [r4, #976] @ 0x3d0 │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18b815c │ │ │ │ + blx 0x18b800c │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andcc pc, r1, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -229510,31 +229425,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ andslt fp, lr, #131 @ 0x83 │ │ │ │ strmi r2, [r7], -r0, lsl #10 │ │ │ │ ldrmi r1, [r0], ip, lsl #30 │ │ │ │ - ldmdbvc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr, #-976] @ 0xfffffc30 │ │ │ │ - blmi 0x12c6e8 │ │ │ │ + blmi 0x12c598 │ │ │ │ strtmi r4, [sl], r9, lsr #12 │ │ │ │ @ instruction: 0x468446b6 │ │ │ │ @ instruction: 0xf9389701 │ │ │ │ - blx 0x18bc640 │ │ │ │ + blx 0x18bc4f0 │ │ │ │ @ instruction: 0xf854f28c │ │ │ │ tstcc r1, r4, lsl #30 │ │ │ │ eorsvs pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [lr, -r3, lsl #23] │ │ │ │ - b 0xfe0f693c │ │ │ │ + b 0xfe0f67ec │ │ │ │ cmnmi pc, r3, lsl #4 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0x181b48 │ │ │ │ - b 0xfe170df8 │ │ │ │ + b 0x1819f8 │ │ │ │ + b 0xfe170ca8 │ │ │ │ svclt 0x00010200 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf00c4042 │ │ │ │ eorsmi r0, r2, r1, lsl #6 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ tstmi sp, #66 @ 0x42 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ @@ -229548,53 +229463,53 @@ │ │ │ │ svclt 0x0000bda9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ @ instruction: 0xf04ffd11 │ │ │ │ @ instruction: 0xf1a40e00 │ │ │ │ ldrbtmi r0, [r2], -r8, lsl #2 │ │ │ │ strls r4, [r1, #-1778] @ 0xfffff90e │ │ │ │ @ instruction: 0xf859b2c5 │ │ │ │ @ instruction: 0xf8513032 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f3660 │ │ │ │ + bl 0x2f3510 │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8d16864 │ │ │ │ - blx 0xfe25c682 │ │ │ │ + blx 0xfe25c532 │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ eorle r4, r0, r3, asr r5 │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe240870 │ │ │ │ + b 0xfe240720 │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ - b 0x14777e0 │ │ │ │ + b 0x1477690 │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ andcs r2, r1, #15 │ │ │ │ stmib r1, {r1, r8, r9, fp, sp}^ │ │ │ │ bicsle r7, r5, r0, lsl #10 │ │ │ │ @ instruction: 0xf1be9d01 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ movtpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0x4628621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ @ instruction: 0xf06fbd57 │ │ │ │ @ instruction: 0xf0104500 │ │ │ │ - b 0xfe3b430c │ │ │ │ - b 0x12b1ae0 │ │ │ │ - b 0x1f22e8 │ │ │ │ + b 0xfe3b41bc │ │ │ │ + b 0x12b1990 │ │ │ │ + b 0x1f2198 │ │ │ │ svclt 0x00180405 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ streq lr, [fp, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r5, r0, lsl #24] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -229602,15 +229517,15 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl r6 │ │ │ │ andslt r4, sp, #136, 12 @ 0x8800000 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4622fcb1 │ │ │ │ @ instruction: 0xf1a82400 │ │ │ │ @ instruction: 0xf64a0304 │ │ │ │ - vorr.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf1080933 │ │ │ │ @ instruction: 0xf04f080c │ │ │ │ strtmi r4, [r2], r0, lsl #22 │ │ │ │ strls r4, [r1], -lr, lsr #13 │ │ │ │ @ instruction: 0x1002f9b2 │ │ │ │ @ instruction: 0xf853b2c5 │ │ │ │ @ instruction: 0xf04f6f04 │ │ │ │ @@ -229621,15 +229536,15 @@ │ │ │ │ svclt 0x00084557 │ │ │ │ svclt 0x00094559 │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbsmi r4, r1, r1, ror r0 │ │ │ │ stceq 3, cr15, [r0], {192} @ 0xc0 │ │ │ │ eormi fp, r9, r5, lsl pc │ │ │ │ submi r4, lr, r9, lsr #32 │ │ │ │ - b 0x1200894 │ │ │ │ + b 0x1200744 │ │ │ │ vraddhn.i16 d16, q0, q6 │ │ │ │ ldrmi r1, [r8, #15] │ │ │ │ bicsle r6, fp, lr, lsl r0 │ │ │ │ tstlt ip, r1, lsl #28 │ │ │ │ movtpl pc, #1286 @ 0x506 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ @@ -229637,34 +229552,34 @@ │ │ │ │ ldcllt 7, cr15, [r6], #976 @ 0x3d0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ tstpcs r0, pc, asr ip @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a64622 │ │ │ │ strmi r0, [sl], r8, lsl #28 │ │ │ │ stmdbeq r8, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ sbclt r9, r5, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf85e6853 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f37c4 │ │ │ │ + bl 0x2f3674 │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8de6864 │ │ │ │ - blx 0xfe25c7e6 │ │ │ │ + blx 0xfe25c696 │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ andsle r4, lr, r3, asr r5 │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe2409d4 │ │ │ │ + b 0xfe240884 │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ ldrbmi r3, [r1, #520]! @ 0x208 │ │ │ │ strvc lr, [r0, #-2510] @ 0xfffff632 │ │ │ │ @@ -229672,47 +229587,47 @@ │ │ │ │ @ instruction: 0xf505b119 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4628621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ @ instruction: 0xf06fbca7 │ │ │ │ @ instruction: 0xf0104500 │ │ │ │ - b 0xfe3b446c │ │ │ │ - b 0x12b1c40 │ │ │ │ - b 0x1f2448 │ │ │ │ + b 0xfe3b431c │ │ │ │ + b 0x12b1af0 │ │ │ │ + b 0x1f22f8 │ │ │ │ svclt 0x00180405 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ streq lr, [fp, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r7, r0, lsl #24] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f44698 │ │ │ │ svcne 0x0022fc01 │ │ │ │ strmi r2, [r4], r0, lsl #8 │ │ │ │ - cdpvc 6, 1, cr15, cr8, cr10, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x12ca38 │ │ │ │ + blmi 0x12c8e8 │ │ │ │ @ instruction: 0xf9389501 │ │ │ │ - blx 0x18b4904 │ │ │ │ + blx 0x18b47b4 │ │ │ │ @ instruction: 0xf937f38c │ │ │ │ andcc r5, r1, r0, lsr #32 │ │ │ │ eorsvs pc, r3, lr, asr r8 @ │ │ │ │ svccc 0x0004f852 │ │ │ │ strne pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ cmnmi sp, r9, asr #16 │ │ │ │ svclt 0x0008454d │ │ │ │ svclt 0x00154551 │ │ │ │ - b 0xfe1c0a0c │ │ │ │ + b 0xfe1c08bc │ │ │ │ eorsmi r0, r1, fp, lsl #2 │ │ │ │ svclt 0x00154031 │ │ │ │ submi r4, fp, fp, asr #32 │ │ │ │ @ instruction: 0xf00c2100 │ │ │ │ movwmi r0, #49409 @ 0xc101 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andsvs r2, r3, r4, lsl #16 │ │ │ │ @@ -229729,77 +229644,77 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ andcs pc, r0, #183296 @ 0x2cc00 │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ @ instruction: 0xf64a4696 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ strls r0, [r1], #-1843 @ 0xfffff8cd │ │ │ │ eorscc pc, lr, r6, asr r8 @ │ │ │ │ - blx 0xfe12f294 │ │ │ │ + blx 0xfe12f144 │ │ │ │ eorsmi pc, lr, r9, asr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcpl 0x0008f851 │ │ │ │ eorslt pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x4c03fb84 │ │ │ │ biceq lr, sl, #7168 @ 0x1c00 │ │ │ │ svcmi 0x0080f1bc │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ eorle r6, r4, fp, asr #16 │ │ │ │ - bl 0x13f6dd4 │ │ │ │ + bl 0x13f6c84 │ │ │ │ rsbmi r0, ip, ip, lsl #24 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ streq lr, [fp], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c0aea0c │ │ │ │ - b 0xfe400b08 │ │ │ │ + b 0xfe4009b8 │ │ │ │ stmib r1, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf10e4300 │ │ │ │ - b 0x1171568 │ │ │ │ + b 0x1171418 │ │ │ │ vsubl.u8 q8, d0, d8 │ │ │ │ @ instruction: 0xf04f200f │ │ │ │ - blcs 0x174174 │ │ │ │ + blcs 0x174024 │ │ │ │ stcls 1, cr13, [r1], {206} @ 0xce │ │ │ │ @ instruction: 0xf504b11a │ │ │ │ @ instruction: 0xf8c35340 │ │ │ │ strtmi lr, [r0], -r0, lsr #32 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ - b 0x13df950 │ │ │ │ + b 0x13df800 │ │ │ │ @ instruction: 0xf06f0405 │ │ │ │ subsmi r4, sp, r0, lsl #10 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [sl, #-2565] @ 0xfffff5fb │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1b29a8 │ │ │ │ + b 0xfe1b2858 │ │ │ │ svclt 0x00080305 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7d5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ stmdaeq r2, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13ae9a2 │ │ │ │ + blx 0x13ae852 │ │ │ │ strcs r1, [r0], #-3873 @ 0xfffff0df │ │ │ │ - cdpvc 6, 1, cr15, cr8, cr10, {2} │ │ │ │ + cdppl 6, 13, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f3702 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x12cba4 │ │ │ │ + blmi 0x12ca54 │ │ │ │ strls r4, [r1, #-1700] @ 0xfffff95c │ │ │ │ eorcc pc, ip, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf937b2c2 │ │ │ │ @ instruction: 0xf10c502c │ │ │ │ @ instruction: 0xf85e0c01 │ │ │ │ @ instruction: 0xf8516032 │ │ │ │ - blx 0xfe1bc616 │ │ │ │ + blx 0xfe1bc4c6 │ │ │ │ ldmne fp, {r0, r2, r8, sl, ip, sp}^ │ │ │ │ strbmi r4, [sp, #-365] @ 0xfffffe93 │ │ │ │ ldrbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ subsmi fp, r3, r5, lsl pc │ │ │ │ movweq lr, #47746 @ 0xba82 │ │ │ │ eorsmi r4, r3, r3, lsr r0 │ │ │ │ subsmi fp, sl, r5, lsl pc │ │ │ │ @@ -229818,22 +229733,22 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmdaeq r4, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfffaea40 │ │ │ │ + blx 0xfffae8f0 │ │ │ │ @ instruction: 0xf64a2200 │ │ │ │ - vorr.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf1a50933 │ │ │ │ strcc r0, [r4, -r8, lsl #2] │ │ │ │ strls r4, [r1], #-1684 @ 0xfffff96c │ │ │ │ eorsmi pc, ip, r8, asr r8 @ │ │ │ │ - blx 0xfe12f408 │ │ │ │ + blx 0xfe12f2b8 │ │ │ │ eorsvs pc, ip, r7, asr r8 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcpl 0x0008f851 │ │ │ │ biceq lr, sl, #9216 @ 0x2400 │ │ │ │ eorslt pc, sl, r9, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ @@ -229852,128 +229767,128 @@ │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ bicsle r2, r1, r2, lsl #22 │ │ │ │ tstlt sl, r1, lsl #24 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ eorgt pc, r0, r3, asr #17 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfaeac8 │ │ │ │ + bllt 0xfae978 │ │ │ │ streq lr, [r5], #-2635 @ 0xfffff5b5 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf010405d │ │ │ │ - b 0x23474c │ │ │ │ + b 0x2345fc │ │ │ │ svclt 0x0018050a │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r5, r0, lsl #28] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xfe6aeb08 │ │ │ │ + blx 0xfe6ae9b8 │ │ │ │ cdpne 2, 6, cr11, cr10, cr3, {7} │ │ │ │ @ instruction: 0xf0044631 │ │ │ │ @ instruction: 0xf10604f8 │ │ │ │ @ instruction: 0xf1c30e10 │ │ │ │ andcc r0, r1, #8, 10 @ 0x2000000 │ │ │ │ movwlt r4, #13980 @ 0x369c │ │ │ │ teqeq lr, r7, lsl r8 │ │ │ │ ldrne lr, [r7], -r6, asr #20 │ │ │ │ - b 0x14dd738 │ │ │ │ + b 0x14dd5e8 │ │ │ │ rscseq r0, r6, r6, asr #24 │ │ │ │ mcrreq 0, 0, pc, r4, cr12 @ │ │ │ │ ldrbteq pc, [r7], -r6, lsr #32 @ │ │ │ │ stmiaeq r7!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ @ instruction: 0xf008107f │ │ │ │ @ instruction: 0xf0070611 │ │ │ │ - b 0x13f2804 │ │ │ │ - b 0x13f3b98 │ │ │ │ - blx 0x18b3ba0 │ │ │ │ - blx 0xc2fdb8 │ │ │ │ + b 0x13f26b4 │ │ │ │ + b 0x13f3a48 │ │ │ │ + blx 0x18b3a50 │ │ │ │ + blx 0xc2fc68 │ │ │ │ rscslt pc, r6, #5242880 @ 0x500000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x07c646b4 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ strmi r0, [lr, #79] @ 0x4f │ │ │ │ @ instruction: 0x4648d1d1 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff8aeb80 │ │ │ │ + blt 0xff8aea30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0xf7f44683 │ │ │ │ rsclt pc, fp, #307200 @ 0x4b000 │ │ │ │ vceq.f32 d17, d31, d17 │ │ │ │ @ instruction: 0xf6cf07f0 │ │ │ │ @ instruction: 0xf64a77ff │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ @ instruction: 0xf6480433 │ │ │ │ @ instruction: 0xf6cf0688 │ │ │ │ @ instruction: 0xf00576ff │ │ │ │ @ instruction: 0xf1c305f0 │ │ │ │ @ instruction: 0xf1a80910 │ │ │ │ @ instruction: 0xf1080e02 │ │ │ │ @ instruction: 0xf8cd020e │ │ │ │ @ instruction: 0xf640b004 │ │ │ │ @ instruction: 0xf10e780f │ │ │ │ ldrmi r0, [ip], r2, lsl #28 │ │ │ │ @ instruction: 0xf8beb353 │ │ │ │ vhadd.s8 d28, d4, d0 │ │ │ │ - blx 0xfe803924 │ │ │ │ + blx 0xfe8037d4 │ │ │ │ @ instruction: 0xf3ccfc9c │ │ │ │ - b 0x2b7448 │ │ │ │ - b 0x377c50 │ │ │ │ - b 0x13f3444 │ │ │ │ - blx 0x8b3c50 │ │ │ │ - b 0x3ef65c │ │ │ │ - b 0x273960 │ │ │ │ - b 0x13b3f64 │ │ │ │ + b 0x2b72f8 │ │ │ │ + b 0x377b00 │ │ │ │ + b 0x13f32f4 │ │ │ │ + blx 0x8b3b00 │ │ │ │ + b 0x3ef50c │ │ │ │ + b 0x273810 │ │ │ │ + b 0x13b3e14 │ │ │ │ vqdmulh.s d16, d1, d12 │ │ │ │ - b 0x3f7c80 │ │ │ │ - b 0x13b3fa8 │ │ │ │ + b 0x3f7b30 │ │ │ │ + b 0x13b3e58 │ │ │ │ @ instruction: 0xf2420c0c │ │ │ │ - b 0x3bb8d0 │ │ │ │ - b 0x13f35b4 │ │ │ │ - blx 0x8b3c78 │ │ │ │ - blx 0xc2fe84 │ │ │ │ - blx 0x8ef47c │ │ │ │ + b 0x3bb780 │ │ │ │ + b 0x13f3464 │ │ │ │ + blx 0x8b3b28 │ │ │ │ + blx 0xc2fd34 │ │ │ │ + blx 0x8ef32c │ │ │ │ vstrcs s30, [r0, #-552] @ 0xfffffdd8 │ │ │ │ ldrbmi fp, [r4], r8, lsl #30 │ │ │ │ - blx 0xfe12f5e0 │ │ │ │ + blx 0xfe12f490 │ │ │ │ vsli.64 d20, d6, #0 │ │ │ │ @ instruction: 0xf854008f │ │ │ │ @ instruction: 0xf831b03a │ │ │ │ - b 0x41c87c │ │ │ │ - b 0xb73ca4 │ │ │ │ - b 0x13734a8 │ │ │ │ + b 0x41c72c │ │ │ │ + b 0xb73b54 │ │ │ │ + b 0x1373358 │ │ │ │ @ instruction: 0xf8a10a0c │ │ │ │ @ instruction: 0xd1bea000 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1caec60 │ │ │ │ + blt 0x1caeb10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ pkhbtmi r4, r2, r7, lsl #12 │ │ │ │ @ instruction: 0xf9dcf7f4 │ │ │ │ rscslt r1, r4, #33, 30 @ 0x84 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ andeq pc, ip, #-1073741823 @ 0xc0000001 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strbteq pc, [r0], r6 @ │ │ │ │ streq pc, [r0, -r4, asr #3]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ teqlt ip, #164, 12 @ 0xa400000 │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r3], {147} @ 0x93 @ │ │ │ │ @@ -229986,32 +229901,32 @@ │ │ │ │ ldmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r2!, {r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r4, {r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00300db │ │ │ │ - b 0x13fdb30 │ │ │ │ - b 0x13f3d34 │ │ │ │ - blx 0xbf3d24 │ │ │ │ + b 0x13fd9e0 │ │ │ │ + b 0x13f3be4 │ │ │ │ + blx 0xbf3bd4 │ │ │ │ cdpcs 3, 0, cr15, cr0, cr7, {0} │ │ │ │ ldrmi fp, [ip], r8, lsl #30 │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4022f0 │ │ │ │ - blx 0x18b194c │ │ │ │ + b 0xfe4021a0 │ │ │ │ + blx 0x18b17fc │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - b 0x1e0e28 │ │ │ │ - b 0xfe1b196c │ │ │ │ + b 0x1e0cd8 │ │ │ │ + b 0xfe1b181c │ │ │ │ andvs r0, fp, r8, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r2, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x52ed1c │ │ │ │ + blt 0x52ebcc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47f54 │ │ │ │ + bl 0xfec47e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -230027,43 +229942,43 @@ │ │ │ │ strtmi pc, [r0], -fp, ror #19 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47fb4 │ │ │ │ + bl 0xfec47e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf831d017 │ │ │ │ - blx 0xff423e02 │ │ │ │ + blx 0xff423cb2 │ │ │ │ vabal.u8 q10, d16, d14 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ea469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620f9b3 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f1062 │ │ │ │ + blx 0xff3f0f12 │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @@ -230083,46 +229998,46 @@ │ │ │ │ @ instruction: 0x4620f97b │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48094 │ │ │ │ + bl 0xfec47f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f49101 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d016 │ │ │ │ - blx 0xff288f5e │ │ │ │ + blx 0xff288e0e │ │ │ │ vabal.u8 q10, d0, d2 │ │ │ │ - blcs 0x1f4f14 │ │ │ │ + blcs 0x1f4dc4 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -sl, ror #15 │ │ │ │ @ instruction: 0xf944f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff282976 │ │ │ │ + blx 0xff282826 │ │ │ │ ldrb r4, [r5, r2, lsl #10] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48110 │ │ │ │ + bl 0xfec47fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -230162,304 +230077,304 @@ │ │ │ │ @ instruction: 0x4620f8dd │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec481d0 │ │ │ │ + bl 0xfec48080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r6, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf931d00d │ │ │ │ @ instruction: 0xf013c013 │ │ │ │ @ instruction: 0xf9320f01 │ │ │ │ - blx 0xfe42904e │ │ │ │ + blx 0xfe428efe │ │ │ │ andsle ip, r6, lr, lsl #28 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ - bl 0x1a4299c │ │ │ │ + bl 0x1a4284c │ │ │ │ movwcc r0, #5390 @ 0x150e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ mvnle r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r7, lsr #17 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bl 0x6205f4 │ │ │ │ + bl 0x6204a4 │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ strbtmi r0, [r4], -r1, lsl #6 │ │ │ │ streq lr, [r5, #-2894] @ 0xfffff4b2 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48250 │ │ │ │ + bl 0xfec48100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, lr, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf931d01d │ │ │ │ - blx 0xfe42409e │ │ │ │ - bl 0xfee248c8 │ │ │ │ - bl 0x1a340c4 │ │ │ │ + blx 0xfe423f4e │ │ │ │ + bl 0xfee24778 │ │ │ │ + bl 0x1a33f74 │ │ │ │ strbtmi r0, [r4], -lr, lsl #28 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7e4469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620f85f │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f130a │ │ │ │ + blx 0xff3f11ba │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7cf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffbaf7f3 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ strbeq r2, [r7, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d50c │ │ │ │ @ instruction: 0xf8526023 │ │ │ │ - blx 0xfe28d196 │ │ │ │ + blx 0xfe28d046 │ │ │ │ ldrbeq ip, [lr, r7, lsl #28] │ │ │ │ - bl 0xfee2656c │ │ │ │ - bl 0x1a34144 │ │ │ │ + bl 0xfee2641c │ │ │ │ + bl 0x1a33ff4 │ │ │ │ strbtmi r0, [r4], -lr, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1f515c │ │ │ │ + blcs 0x1f500c │ │ │ │ strbmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xf822f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bl 0x611900 │ │ │ │ + bl 0x6117b0 │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ - bl 0x1471d4c │ │ │ │ + bl 0x1471bfc │ │ │ │ strbtmi r0, [r4], -r5, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4835c │ │ │ │ + bl 0xfec4820c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [lr, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d01a │ │ │ │ - blx 0xfe189226 │ │ │ │ - bne 0xfe97c1b4 │ │ │ │ - bl 0x1a429f0 │ │ │ │ + blx 0xfe1890d6 │ │ │ │ + bne 0xfe97c064 │ │ │ │ + bl 0x1a428a0 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ - blcs 0x1f51e4 │ │ │ │ + blcs 0x1f5094 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -r6, ror #15 │ │ │ │ @ instruction: 0xffdcf7f3 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff282c46 │ │ │ │ + blx 0xff282af6 │ │ │ │ ldrb r4, [r1, r2, lsl #10] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec483e0 │ │ │ │ + bl 0xfec48290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff38f7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf1e │ │ │ │ @ instruction: 0xf912ec01 │ │ │ │ - blx 0x8a421e │ │ │ │ + blx 0x8a40ce │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xffa4f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48440 │ │ │ │ + bl 0xfec482f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff08f7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x8a0f96 │ │ │ │ + blx 0x8a0e46 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ qsub16mi pc, r0, r5 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec484a0 │ │ │ │ + bl 0xfec48350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 6, pc, cr8, cr3, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x260ff6 │ │ │ │ + blx 0x260ea6 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r5, asr #30 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48500 │ │ │ │ + bl 0xfec483b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 5, pc, cr8, cr3, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf1e │ │ │ │ @ instruction: 0xf812ec01 │ │ │ │ - blx 0x8a433e │ │ │ │ + blx 0x8a41ee │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xff14f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48560 │ │ │ │ + bl 0xfec48410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 3, pc, cr8, cr3, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ andscc pc, ip, r1, lsr r8 @ │ │ │ │ ands pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x4a10b6 │ │ │ │ + blx 0x4a0f66 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -r5, ror #29 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec485c0 │ │ │ │ + bl 0xfec48470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 2, pc, cr8, cr3, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x261116 │ │ │ │ + blx 0x260fc6 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620feb5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48620 │ │ │ │ + bl 0xfec484d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 0, pc, cr8, cr3, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ and pc, ip, r1, lsl r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea210b4 │ │ │ │ + bl 0xfea20f64 │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc004f │ │ │ │ @@ -230468,28 +230383,28 @@ │ │ │ │ @ instruction: 0x4620fe79 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48698 │ │ │ │ + bl 0xfec48548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2l 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea2112c │ │ │ │ + bl 0xfea20fdc │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ @@ -230498,28 +230413,28 @@ │ │ │ │ @ instruction: 0x4620fe3d │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48710 │ │ │ │ + bl 0xfec485c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [r0, #972]! @ 0x3cc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r1, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - bne 0xffa211a4 │ │ │ │ + bne 0xffa21054 │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrmi r1, [ip], #-15 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [sp], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @@ -230527,91 +230442,91 @@ │ │ │ │ mcr2 7, 0, pc, cr2, cr3, {7} @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48784 │ │ │ │ + bl 0xfec48634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [r6, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4da0 │ │ │ │ - bcc 0x13d9a8 │ │ │ │ + bls 0xf4c50 │ │ │ │ + bcc 0x13d858 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x8ac5c6 │ │ │ │ + blx 0x8ac476 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ stc2l 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x16fa30 │ │ │ │ + bl 0x16f8e0 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48800 │ │ │ │ + bl 0xfec486b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4e1c │ │ │ │ - bcc 0x17da28 │ │ │ │ + bls 0xf4ccc │ │ │ │ + bcc 0x17d8d8 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf831d018 │ │ │ │ - blx 0x8ac64a │ │ │ │ + blx 0x8ac4fa │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ stc2 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1af72c │ │ │ │ + bl 0x1af5dc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4887c │ │ │ │ + bl 0xfec4872c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ stc2l 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x245766 │ │ │ │ + blx 0x245616 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fd51 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -230620,91 +230535,91 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec488f8 │ │ │ │ + bl 0xfec487a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4f14 │ │ │ │ - bcc 0x13db1c │ │ │ │ + bls 0xf4dc4 │ │ │ │ + bcc 0x13d9cc │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x4ac73a │ │ │ │ + blx 0x4ac5ea │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ ldc2 7, cr15, [r2, #-972] @ 0xfffffc34 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x16fba4 │ │ │ │ + bl 0x16fa54 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48974 │ │ │ │ + bl 0xfec48824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4f90 │ │ │ │ - bcc 0x17db9c │ │ │ │ + bls 0xf4e40 │ │ │ │ + bcc 0x17da4c │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf931d018 │ │ │ │ - blx 0x4ac7be │ │ │ │ + blx 0x4ac66e │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ ldc2l 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1af8a0 │ │ │ │ + bl 0x1af750 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec489f0 │ │ │ │ + bl 0xfec488a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2 7, cr15, [r0], #-972 @ 0xfffffc34 │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x2458da │ │ │ │ + blx 0x24578a │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fc97 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -230713,27 +230628,27 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48a6c │ │ │ │ + bl 0xfec4891c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf852d513 │ │ │ │ @ instruction: 0xf851602e │ │ │ │ - blx 0xfe1bd952 │ │ │ │ - beq 0x8808b4 │ │ │ │ + blx 0xfe1bd802 │ │ │ │ + beq 0x880764 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [ip], -r6, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c199b │ │ │ │ ldmdbne fp, {sl, fp} │ │ │ │ streq lr, [ip, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf10e461c │ │ │ │ @@ -230744,15 +230659,15 @@ │ │ │ │ @ instruction: 0x4620fc51 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48ae8 │ │ │ │ + bl 0xfec48998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ @@ -230763,18 +230678,18 @@ │ │ │ │ @ instruction: 0xf01e0608 │ │ │ │ eorle r0, r7, r1, lsl #30 │ │ │ │ eorvs pc, ip, r6, asr r8 @ │ │ │ │ strcc pc, [r6], -r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s12, s28 │ │ │ │ - bl 0x87620c │ │ │ │ + bl 0x8760bc │ │ │ │ @ instruction: 0xf1460e03 │ │ │ │ - bl 0x87313c │ │ │ │ - bl 0x1235150 │ │ │ │ + bl 0x872fec │ │ │ │ + bl 0x1235000 │ │ │ │ ldrbtmi r0, [r4], -r6, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ stc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @@ -230782,23 +230697,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, ip, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vmlacc.f64 d15, d22, d3 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x1276880 │ │ │ │ - b 0x14cb1bc │ │ │ │ + b 0x1276730 │ │ │ │ + b 0x14cb06c │ │ │ │ ldmibne fp, {r1, r2, r3, r5, r9, sl, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x1237dfc │ │ │ │ + bl 0x1237cac │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ ldr r4, [r6, r6, ror #13]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48ba0 │ │ │ │ + bl 0xfec48a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r8, lsl #10 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -230814,70 +230729,70 @@ │ │ │ │ andscs lr, r0, r5, asr #22 │ │ │ │ streq lr, [ip], #-2835 @ 0xfffff4ed │ │ │ │ streq pc, [r0, #-320] @ 0xfffffec0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ svceq 0x0004f1be │ │ │ │ ldrtmi sp, [r8], -r2, ror #3 │ │ │ │ - blx 0xfeeaf9ce │ │ │ │ + blx 0xfeeaf87e │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48c1c │ │ │ │ + bl 0xfec48acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d51c │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8520f01 │ │ │ │ - blx 0xfe1c9afe │ │ │ │ + blx 0xfe1c99ae │ │ │ │ @ instruction: 0xd1273e06 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x1276958 │ │ │ │ + b 0x1276808 │ │ │ │ vrsubhn.i16 d22, q0, q7 │ │ │ │ ldmibne fp, {r0, r1, r2, r3, ip} │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x1237ed8 │ │ │ │ + bl 0x1237d88 │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [r2], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ - blx 0x1d2fa5a │ │ │ │ + blx 0x1d2f90a │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf10c425b │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ - bl 0x1c75ae8 │ │ │ │ - beq 0x8753e8 │ │ │ │ + bl 0x1c75998 │ │ │ │ + beq 0x875298 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [lr], -r6, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18f6 │ │ │ │ ldmdbne r6!, {r9, sl, fp} │ │ │ │ streq lr, [lr, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf1bc4634 │ │ │ │ @ instruction: 0xd1b40f04 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48cdc │ │ │ │ + bl 0xfec48b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ @@ -230889,15 +230804,15 @@ │ │ │ │ eorvs pc, lr, ip, asr r8 @ │ │ │ │ strgt pc, [r6], -r3, lsl #23 │ │ │ │ stceq 1, cr15, [r0], {220} @ 0xdc │ │ │ │ strbeq lr, [r6], -r6, ror #22 │ │ │ │ tstcs ip, #323584 @ 0x4f000 │ │ │ │ stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ movwvs lr, #27203 @ 0x6a43 │ │ │ │ - bl 0x5b6404 │ │ │ │ + bl 0x5b62b4 │ │ │ │ @ instruction: 0xf146030c │ │ │ │ ldmdbne fp, {r9, sl} │ │ │ │ streq lr, [r6, #-2885] @ 0xfffff4bb │ │ │ │ vmov.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ @ instruction: 0xe7d74676 │ │ │ │ @@ -230905,151 +230820,151 @@ │ │ │ │ strtmi pc, [r0], -pc, lsl #22 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bdf0 │ │ │ │ vaddl.u8 q11, d0, d30 │ │ │ │ - blx 0xfe1b5baa │ │ │ │ - b 0x14bf388 │ │ │ │ + blx 0xfe1b5a5a │ │ │ │ + b 0x14bf238 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13f6a78 │ │ │ │ + b 0x13f6928 │ │ │ │ eorsne r6, r6, #1536 @ 0x600 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - bl 0x1237ff4 │ │ │ │ + bl 0x1237ea4 │ │ │ │ ldrmi r0, [ip], -r6, lsl #10 │ │ │ │ @ instruction: 0xe7b34676 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48d98 │ │ │ │ + bl 0xfec48c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0x2c01f911 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xff52fb98 │ │ │ │ + blx 0xff52fa48 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48de8 │ │ │ │ + bl 0xfec48c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ @ instruction: 0x2c02f931 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xfeb2fbe8 │ │ │ │ + blx 0xfeb2fa98 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48e38 │ │ │ │ + bl 0xfec48ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xfe12fc38 │ │ │ │ + blx 0xfe12fae8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48e88 │ │ │ │ + bl 0xfec48d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ stccs 8, cr15, [r1], {17} │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x172fc88 │ │ │ │ + blx 0x172fb38 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48ed8 │ │ │ │ + bl 0xfec48d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ stccs 8, cr15, [r2], {49} @ 0x31 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xd2fcd8 │ │ │ │ + blx 0xd2fb88 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48f28 │ │ │ │ + bl 0xfec48dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x32fd28 │ │ │ │ + blx 0x32fbd8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48f78 │ │ │ │ + bl 0xfec48e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf96ef7f3 │ │ │ │ - b 0x14c3630 │ │ │ │ + b 0x14c34e0 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [ip, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -231059,20 +230974,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620f9d9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48fd4 │ │ │ │ + bl 0xfec48e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf940f7f3 │ │ │ │ - b 0x14c368c │ │ │ │ + b 0x14c353c │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [r2, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -231082,15 +230997,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -fp, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49030 │ │ │ │ + bl 0xfec48ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4622f911 │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -231106,15 +231021,15 @@ │ │ │ │ @ instruction: 0xf97cf7f3 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49090 │ │ │ │ + bl 0xfec48f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -231128,15 +231043,15 @@ │ │ │ │ @ instruction: 0xf950f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec490e8 │ │ │ │ + bl 0xfec48f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -231151,15 +231066,15 @@ │ │ │ │ @ instruction: 0xf922f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49144 │ │ │ │ + bl 0xfec48ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -231176,20 +231091,20 @@ │ │ │ │ stmdals r1, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec491a8 │ │ │ │ + bl 0xfec49058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf856f7f3 │ │ │ │ - b 0x14c3860 │ │ │ │ + b 0x14c3710 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [lr, #-2940] @ 0xfffff484 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -231199,20 +231114,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r1, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49204 │ │ │ │ + bl 0xfec490b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf828f7f3 │ │ │ │ - b 0x14c38bc │ │ │ │ + b 0x14c376c │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [lr, #-2930] @ 0xfffff48e │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -231222,15 +231137,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620f893 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49260 │ │ │ │ + bl 0xfec49110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f24606 │ │ │ │ qsub8mi pc, r2, r9 @ │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -231246,15 +231161,15 @@ │ │ │ │ @ instruction: 0xf864f7f3 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec492c0 │ │ │ │ + bl 0xfec49170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -231266,15 +231181,15 @@ │ │ │ │ @ instruction: 0xf83cf7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49310 │ │ │ │ + bl 0xfec491c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -231286,15 +231201,15 @@ │ │ │ │ @ instruction: 0xf814f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec49360 │ │ │ │ + bl 0xfec49210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f22100 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -231307,24 +231222,24 @@ │ │ │ │ @ instruction: 0xffeaf7f2 │ │ │ │ andlt r9, r2, r0, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec493b4 │ │ │ │ + bl 0xfec49264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0xfe1d8 │ │ │ │ + blcs 0xfe088 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr2, {3} @ │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ mrscc r2, R9_usr │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror #10 │ │ │ │ @@ -231332,15 +231247,15 @@ │ │ │ │ @ instruction: 0x4620ffb9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49418 │ │ │ │ + bl 0xfec492c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -231358,15 +231273,15 @@ │ │ │ │ strtmi pc, [r0], -r5, lsl #31 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49480 │ │ │ │ + bl 0xfec49330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -231384,15 +231299,15 @@ │ │ │ │ stmdals r1, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec494e8 │ │ │ │ + bl 0xfec49398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -231407,15 +231322,15 @@ │ │ │ │ strtmi pc, [r0], -r3, lsr #30 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49544 │ │ │ │ + bl 0xfec493f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -231430,15 +231345,15 @@ │ │ │ │ @ instruction: 0x4620fef5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec495a0 │ │ │ │ + bl 0xfec49450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f22100 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -231453,187 +231368,187 @@ │ │ │ │ stmdals r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec495fc │ │ │ │ + bl 0xfec494ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mcr2 7, 1, pc, cr10, cr2, {7} @ │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r9 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ - bl 0xfec03bc0 │ │ │ │ + bl 0xfec03a70 │ │ │ │ svclt 0x00a8030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ mrc2 7, 4, pc, cr4, cr2, {7} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49660 │ │ │ │ + bl 0xfec49510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2l 7, cr15, [r8, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf931d50a │ │ │ │ @ instruction: 0xf935301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e2330 │ │ │ │ + bl 0xfe9e21e0 │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ mcr2 7, 3, pc, cr2, cr2, {7} @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec496c4 │ │ │ │ + bl 0xfec49574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ stc2l 7, cr15, [r6, #968] @ 0x3c8 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a2394 │ │ │ │ + bl 0xfe9a2244 │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 1, pc, cr0, cr2, {7} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49728 │ │ │ │ + bl 0xfec495d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2 7, cr15, [r4, #968] @ 0x3c8 │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r8 │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec03cec │ │ │ │ + bl 0xfec03b9c │ │ │ │ svclt 0x0028030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldc2l 7, cr15, [lr, #968]! @ 0x3c8 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4978c │ │ │ │ + bl 0xfec4963c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ stc2l 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf831d50a │ │ │ │ @ instruction: 0xf835301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e225c │ │ │ │ + bl 0xfe9e210c │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ stc2l 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec497f0 │ │ │ │ + bl 0xfec496a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a22c0 │ │ │ │ + bl 0xfe9a2170 │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ ldc2 7, cr15, [sl, #968] @ 0x3c8 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49854 │ │ │ │ + bl 0xfec49704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ tstls r1, r4, lsl r6 │ │ │ │ ldc2l 7, cr15, [lr], #968 @ 0x3c8 │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ tstpeq r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x1238acc │ │ │ │ + bl 0x123897c │ │ │ │ @ instruction: 0xf10c75e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ stc2l 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec498ac │ │ │ │ + bl 0xfec4975c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ tstls r1, sp, lsl r6 │ │ │ │ ldc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ andseq pc, r0, #12, 2 │ │ │ │ @@ -231647,31 +231562,31 @@ │ │ │ │ stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49904 │ │ │ │ + bl 0xfec497b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ stc2 7, cr15, [r6], #968 @ 0x3c8 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf113425d │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892db0c │ │ │ │ - blcs 0x12a73c │ │ │ │ - blx 0xca2620 │ │ │ │ - blle 0x271758 │ │ │ │ + blcs 0x12a5ec │ │ │ │ + blx 0xca24d0 │ │ │ │ + blle 0x271608 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {14} @ │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ @@ -231685,23 +231600,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ cdpne 12, 11, cr15, cr1, cr9, {3} │ │ │ │ @ instruction: 0xf64a1eab │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3b5fb0 │ │ │ │ + blle 0x3b5e60 │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ - blx 0x9a2698 │ │ │ │ - blle 0x271fd8 │ │ │ │ + blx 0x9a2548 │ │ │ │ + blle 0x271e88 │ │ │ │ @ instruction: 0xf04f2c0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s8, s4 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -231717,54 +231632,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r1, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ svcne 0x0031fc29 │ │ │ │ @ instruction: 0xf64a1f2b │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ svceq 0x001ff114 │ │ │ │ movweq pc, #16643 @ 0x4103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3b5830 │ │ │ │ + blle 0x3b56e0 │ │ │ │ stccs 8, cr6, [r0], {26} │ │ │ │ - blx 0x9a2718 │ │ │ │ - blle 0x271858 │ │ │ │ + blx 0x9a25c8 │ │ │ │ + blle 0x271708 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4032fc │ │ │ │ - blx 0x18b3074 │ │ │ │ + b 0xfe4031ac │ │ │ │ + blx 0x18b2f24 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a2950 │ │ │ │ - b 0xfe173094 │ │ │ │ + b 0x1a2800 │ │ │ │ + b 0xfe172f44 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0x4648d1da │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49a7c │ │ │ │ + bl 0xfec4992c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ - blx 0xffbb085a │ │ │ │ + blx 0xffbb070a │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf912425d │ │ │ │ @ instruction: 0xf113cf01 │ │ │ │ svclt 0x00b80f07 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ - blcs 0x1294d8 │ │ │ │ - blx 0x1422794 │ │ │ │ - blle 0x2720cc │ │ │ │ + blcs 0x129388 │ │ │ │ + blx 0x1422644 │ │ │ │ + blle 0x271f7c │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s24 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q15, d0, d1 │ │ │ │ @@ -231778,76 +231693,76 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ @ instruction: 0x1eb1fbaf │ │ │ │ @ instruction: 0xf64a1eab │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svccs 0x0002f933 │ │ │ │ svceq 0x000ff114 │ │ │ │ - b 0x14e2800 │ │ │ │ - blle 0x3924ac │ │ │ │ + b 0x14e26b0 │ │ │ │ + blle 0x39235c │ │ │ │ svclt 0x00b82c00 │ │ │ │ @ instruction: 0xfe07fa42 │ │ │ │ @ instruction: 0x2c0fdb05 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a2898 │ │ │ │ + blx 0x1a2748 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbfaa14 │ │ │ │ - b 0x475958 │ │ │ │ - b 0x13f615c │ │ │ │ + b 0xbfa8c4 │ │ │ │ + b 0x475808 │ │ │ │ + b 0x13f600c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, fp, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ - blx 0x1d3094e │ │ │ │ + blx 0x1d307fe │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf1142f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x11a288c │ │ │ │ - blle 0x2719e0 │ │ │ │ + blx 0x11a273c │ │ │ │ + blle 0x271890 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe403438 │ │ │ │ - blx 0x18b31e4 │ │ │ │ + b 0xfe4032e8 │ │ │ │ + blx 0x18b3094 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a2ac4 │ │ │ │ - b 0xfe173208 │ │ │ │ + b 0x1a2974 │ │ │ │ + b 0xfe1730b8 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff1b09b0 │ │ │ │ + bllt 0xff1b0860 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - blx 0xd309ce │ │ │ │ + blx 0xd3087e │ │ │ │ vminnm.f32 s30, s12, s30 │ │ │ │ cdpne 6, 7, cr4, cr10, cr9, {1} │ │ │ │ stmdaeq r0, {r1, r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldreq pc, [r0, -r5, lsl #2] │ │ │ │ andcc r2, r1, #0, 10 │ │ │ │ svceq 0x0007f11e │ │ │ │ ldmdavc r6, {r1, r2, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @@ -231865,15 +231780,15 @@ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldrhle r4, [lr, #41] @ 0x29 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe130a34 │ │ │ │ + bllt 0xfe1308e4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ strb r4, [r6, r6, ror #12]! │ │ │ │ @ instruction: 0xf608fa26 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ mcrcs 7, 0, lr, cr0, cr15, {6} │ │ │ │ @@ -231882,87 +231797,87 @@ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff6b0a80 │ │ │ │ + blx 0xff6b0930 │ │ │ │ stmdbeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r0, r3, r5, sp, lr, pc} │ │ │ │ svclt 0x00bc2d00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x37135c │ │ │ │ - vstrcs d13, [pc, #-56] @ 0xf2aa0 │ │ │ │ - blx 0x1a9b78 │ │ │ │ + blx 0x37120c │ │ │ │ + vstrcs d13, [pc, #-56] @ 0xf2950 │ │ │ │ + blx 0x1a9a28 │ │ │ │ @ instruction: 0xf5befe05 │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf04f46f2 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - bvc 0xf0430 │ │ │ │ + bvc 0xf02e0 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12a6704 │ │ │ │ + b 0x12a65b4 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, fp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - beq 0x1ad338 │ │ │ │ + beq 0x1ad1e8 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8204 @ 0x200c │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdad1 │ │ │ │ ldrbtmi r0, [r2], r0, lsl #28 │ │ │ │ - bcs 0x12cabc │ │ │ │ + bcs 0x12c96c │ │ │ │ @ instruction: 0x4696d1de │ │ │ │ bfi r4, r2, #13, #19 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x5b0b10 │ │ │ │ + bllt 0x5b09c0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - blx 0xfe130b2c │ │ │ │ + blx 0xfe1309dc │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff113 │ │ │ │ @ instruction: 0xf8dedb31 │ │ │ │ - blcs 0xfab8c │ │ │ │ + blcs 0xfaa3c │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ - blx 0x975b94 │ │ │ │ - blle 0x3ef3b8 │ │ │ │ + blx 0x975a44 │ │ │ │ + blle 0x3ef268 │ │ │ │ @ instruction: 0xdc2a2b1f │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorle r4, r8, sl, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8781824 @ 0x00860000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1a67d8 │ │ │ │ - b 0x1733fc │ │ │ │ - b 0xfe1733f4 │ │ │ │ + b 0xfe1a6688 │ │ │ │ + b 0x1732ac │ │ │ │ + b 0xfe1732a4 │ │ │ │ andvs r0, sl, ip, lsl #4 │ │ │ │ @ instruction: 0xb11dd1d2 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ @ instruction: 0xf04fbac1 │ │ │ │ @@ -231974,65 +231889,65 @@ │ │ │ │ svclt 0x0000e7d6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0x9b0be8 │ │ │ │ + blx 0x9b0a98 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11e │ │ │ │ - b 0x14e94a0 │ │ │ │ + b 0x14e9350 │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ @ instruction: 0x432bc000 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ tstlt sp, sl, ror #3 │ │ │ │ movtpl pc, #1289 @ 0x509 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ @ instruction: 0xf1beba7f │ │ │ │ - blle 0x676874 │ │ │ │ + blle 0x676724 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1e9ce0 │ │ │ │ - blx 0x14f1cb8 │ │ │ │ + blx 0x1e9b90 │ │ │ │ + blx 0x14f1b68 │ │ │ │ strbmi pc, [r4, #2188] @ 0x88c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce6ff8 │ │ │ │ + b 0x1ce6ea8 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x11ecbe4 │ │ │ │ + blx 0x11eca94 │ │ │ │ @ instruction: 0xf000fc07 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ - blcs 0x12cbd8 │ │ │ │ + blcs 0x12ca88 │ │ │ │ ldrmi sp, [ip], sp, ror #3 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9c4f7f2 │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ eor r3, r2, lr, lsl #12 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ svceq 0x00d243d2 │ │ │ │ @@ -232048,20 +231963,20 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d014 │ │ │ │ @ instruction: 0xf1152f02 │ │ │ │ svclt 0x00bc0f0f │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ - blle 0xff93b548 │ │ │ │ + blle 0xff93b3f8 │ │ │ │ svclt 0x00bc2d00 │ │ │ │ @ instruction: 0xfe08fa42 │ │ │ │ - blle 0xff7bb554 │ │ │ │ + blle 0xff7bb404 │ │ │ │ stclle 13, cr2, [fp, #60] @ 0x3c │ │ │ │ - bcs 0x1047b4 │ │ │ │ + bcs 0x104664 │ │ │ │ @ instruction: 0xe7d5d1d0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmiblt sl!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -232070,39 +231985,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf968f7f2 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0c04 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ rsbslt r0, fp, #53477376 @ 0x3300000 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fa │ │ │ │ - blcs 0x129a00 │ │ │ │ - blcs 0x8e9a7c │ │ │ │ - blx 0x2e9e8c │ │ │ │ - blx 0x11af5d4 │ │ │ │ + blcs 0x1298b0 │ │ │ │ + blcs 0x8e992c │ │ │ │ + blx 0x2e9d3c │ │ │ │ + blx 0x11af484 │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ - b 0x14749e4 │ │ │ │ + b 0x1474894 │ │ │ │ @ instruction: 0xf8510707 │ │ │ │ @ instruction: 0xf0078f04 │ │ │ │ sbclt r0, r7, #1, 28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x18eed8 │ │ │ │ - b 0xfe17361c │ │ │ │ + b 0x18ed88 │ │ │ │ + b 0xfe1734cc │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d1 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ @@ -232115,44 +232030,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604b25e │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf90af7f2 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xf2e70 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xf2d20 │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ @ instruction: 0xf04f0710 │ │ │ │ @ instruction: 0xf91c0e00 │ │ │ │ - blcs 0x102a68 │ │ │ │ + blcs 0x102918 │ │ │ │ @ instruction: 0xf000da18 │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, pc, lsl #5 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt sl!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blle 0x4ba664 │ │ │ │ - blle 0x57e6a0 │ │ │ │ + blle 0x4ba514 │ │ │ │ + blle 0x57e550 │ │ │ │ ldcle 14, cr2, [r6], {7} │ │ │ │ - blcs 0xc3174 │ │ │ │ + blcs 0xc3024 │ │ │ │ @ instruction: 0xf000bf83 │ │ │ │ mvnscs r0, #268435456 @ 0x10000000 │ │ │ │ strcs r4, [r0, #-1557] @ 0xfffff9eb │ │ │ │ @ instruction: 0xf000bf98 │ │ │ │ ldrb r0, [r8, r1, lsl #4] │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [sp], -r1, lsl #4 │ │ │ │ - blx 0x9ece14 │ │ │ │ + blx 0x9eccc4 │ │ │ │ strcs pc, [r0, #-776] @ 0xfffffcf8 │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf000e7cd │ │ │ │ ldrmi r0, [sp], -r1, lsl #4 │ │ │ │ sbcle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0x461523ff │ │ │ │ svclt 0x0000e7c5 │ │ │ │ @@ -232161,43 +232076,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b0f7f2 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ stccs 0, cr14, [r0, #-160] @ 0xffffff60 │ │ │ │ - blx 0xc22e0c │ │ │ │ + blx 0xc22cbc │ │ │ │ @ instruction: 0xf04ffc08 │ │ │ │ - blle 0x436724 │ │ │ │ + blle 0x4365d4 │ │ │ │ ldcle 13, cr2, [sl], #-60 @ 0xffffffc4 │ │ │ │ stc2 10, cr15, [r5], {12} @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf307c │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf2f2c │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85742b3 │ │ │ │ - b 0xc9703c │ │ │ │ - b 0x3f6780 │ │ │ │ - b 0x1475f84 │ │ │ │ + b 0xc96eec │ │ │ │ + b 0x3f6630 │ │ │ │ + b 0x1475e34 │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ andsle ip, r0, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ - blle 0xff935f7c │ │ │ │ + blle 0xff935e2c │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdac9 │ │ │ │ strbtmi r0, [r6], r0, lsl #24 │ │ │ │ @ instruction: 0xb11ae7da │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -232210,54 +232125,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ @ instruction: 0xf850f7f2 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - bcs 0xfebec │ │ │ │ + bcs 0xfea9c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf115db0c │ │ │ │ - blle 0xa76c68 │ │ │ │ - blle 0xabe3f0 │ │ │ │ + blle 0xa76b18 │ │ │ │ + blle 0xabe2a0 │ │ │ │ stcle 13, cr2, [ip, #-124]! @ 0xffffff84 │ │ │ │ @ instruction: 0xb11a4694 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0xfe323108 │ │ │ │ - b 0x173824 │ │ │ │ - b 0xfe173850 │ │ │ │ + b 0xfe322fb8 │ │ │ │ + b 0x1736d4 │ │ │ │ + b 0xfe173700 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xb11bd1d7 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ andcs fp, r0, #10027008 @ 0x990000 │ │ │ │ bfi r4, r4, #13, #19 │ │ │ │ stceq 1, cr15, [r0], {197} @ 0xc5 │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1acfb0 │ │ │ │ - blx 0xc32068 │ │ │ │ + blx 0x1ace60 │ │ │ │ + blx 0xc31f18 │ │ │ │ strbmi pc, [r2, #-2053] @ 0xfffff7fb @ │ │ │ │ strbtmi sp, [r2], -lr, asr #3 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ce │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4a26c │ │ │ │ + bl 0xfec4a11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xfff2f7f1 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -232272,49 +232187,49 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f08 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892dbec │ │ │ │ - blcs 0x12b0c8 │ │ │ │ - blx 0xca9c54 │ │ │ │ + blcs 0x12af78 │ │ │ │ + blx 0xca9b04 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3f60d8 │ │ │ │ + bl 0x3f5f88 │ │ │ │ ubfx r0, lr, #24, #2 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r4, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f143e7 │ │ │ │ mrcne 15, 5, APSR_nzcv, cr1, cr1, {5} │ │ │ │ @ instruction: 0xf64a1eab │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a307c │ │ │ │ + blx 0x1a2f2c │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xbfb1f8 │ │ │ │ - b 0x47613c │ │ │ │ - b 0x13f6940 │ │ │ │ + b 0xbfb0a8 │ │ │ │ + b 0x475fec │ │ │ │ + b 0x13f67f0 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r0, r0 │ │ │ │ svceq 0x0010f114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa76950 │ │ │ │ + blle 0xffa76800 │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ ldrsbtmi sp, [sl], #173 @ 0xad │ │ │ │ cdpeq 0, 0, cr15, cr1, cr2, {0} │ │ │ │ vnmlseq.f64 d30, d2, d14 │ │ │ │ @ instruction: 0x4640e7dd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt r0, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -232323,23 +232238,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xff6ef7f1 │ │ │ │ svcne 0x0029b273 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ bicsmi r3, lr, #12, 8 @ 0xc000000 │ │ │ │ svceq 0x0020f113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3361ac │ │ │ │ + blle 0x33605c │ │ │ │ ldrdcs pc, [r0], -lr │ │ │ │ - blle 0x77ddb4 │ │ │ │ + blle 0x77dc64 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ andeq lr, r8, #140, 20 @ 0x8c000 │ │ │ │ @@ -232350,15 +232265,15 @@ │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ rscsmi fp, r2, r1, asr #31 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ mrrceq 11, 0, lr, r2, cr12 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4a400 │ │ │ │ + bl 0xfec4a2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xff28f7f1 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -232373,76 +232288,76 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf992dbec │ │ │ │ - blcs 0x12b25c │ │ │ │ - blx 0x14a9de8 │ │ │ │ + blcs 0x12b10c │ │ │ │ + blx 0x14a9c98 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3f626c │ │ │ │ + bl 0x3f611c │ │ │ │ strb r0, [r1, lr, ror #24]! │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x007af7f1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f143e7 │ │ │ │ cdpne 14, 11, cr15, cr1, cr7, {7} │ │ │ │ @ instruction: 0xf64a1eab │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a3210 │ │ │ │ + blx 0x1a30c0 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbfb38c │ │ │ │ - b 0x4762d0 │ │ │ │ - b 0x13f6ad4 │ │ │ │ + b 0xbfb23c │ │ │ │ + b 0x476180 │ │ │ │ + b 0x13f6984 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r1, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa76ae4 │ │ │ │ + blle 0xffa76994 │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff7fe2ec │ │ │ │ + ble 0xff7fe19c │ │ │ │ @ instruction: 0xf002413a │ │ │ │ - bl 0x476af8 │ │ │ │ + bl 0x4769a8 │ │ │ │ ldrb r0, [ip, r2, ror #28] │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bf35 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ mcr2 7, 5, pc, cr2, cr1, {7} @ │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf114350c │ │ │ │ @ instruction: 0xf1030f1f │ │ │ │ svclt 0x00b80304 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ stccs 3, cr4, [r0], {231} @ 0xe7 │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1a32b0 │ │ │ │ + blx 0x1a3160 │ │ │ │ @ instruction: 0xf851fc04 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -232461,18 +232376,18 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ mrc2 7, 2, pc, cr12, cr1, {7} │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ @ instruction: 0xf1153201 │ │ │ │ - blle 0xab6fdc │ │ │ │ + blle 0xab6e8c │ │ │ │ stccs 8, cr7, [r0, #-76] @ 0xffffffb4 │ │ │ │ vstrcs d13, [r7, #-168] @ 0xffffff58 │ │ │ │ - blx 0x1ea494 │ │ │ │ + blx 0x1ea344 │ │ │ │ @ instruction: 0xf1befe05 │ │ │ │ svclt 0x009c0fff │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x469c0eff │ │ │ │ @@ -232490,58 +232405,58 @@ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ strb r4, [r5, r6, ror #13]! │ │ │ │ @ instruction: 0xf908fa23 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr1, cr9, {0} │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ vnmlseq.f64 d30, d9, d14 │ │ │ │ - blcs 0x12d398 │ │ │ │ + blcs 0x12d248 │ │ │ │ @ instruction: 0x469cd1d3 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ ldrb r4, [r3, r6, ror #13] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ mcr2 7, 0, pc, cr6, cr1, {7} @ │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {3} │ │ │ │ @ instruction: 0xf64a1eb3 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - b 0x1cbc86c │ │ │ │ + b 0x1cbc71c │ │ │ │ eor r0, r6, r2, lsl #16 │ │ │ │ @ instruction: 0xa000f8b3 │ │ │ │ - blle 0xb7dc78 │ │ │ │ + blle 0xb7db28 │ │ │ │ @ instruction: 0xdc312a0f │ │ │ │ vseleq.f32 s30, s4, s20 │ │ │ │ svccc 0x0080f5be │ │ │ │ @ instruction: 0x46f1bf3c │ │ │ │ - beq 0x12f5c8 │ │ │ │ + beq 0x12f478 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - blx 0x18d1c94 │ │ │ │ + blx 0x18d1b44 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x12670a8 │ │ │ │ + b 0x1266f58 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ vmlaeq.f32 s28, s28, s18 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8213 @ 0x2015 │ │ │ │ svceq 0x0010f112 │ │ │ │ @ instruction: 0xf04fdad4 │ │ │ │ ldrbmi r0, [r1], r0, lsl #20 │ │ │ │ - blx 0xbad45c │ │ │ │ + blx 0xbad30c │ │ │ │ @ instruction: 0xf04ffe08 │ │ │ │ @ instruction: 0xf00e0a00 │ │ │ │ - bl 0x3f64e0 │ │ │ │ + bl 0x3f6390 │ │ │ │ @ instruction: 0xe7da095e │ │ │ │ @ instruction: 0xf1ba46d1 │ │ │ │ bicsle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xb11de7d5 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -232552,30 +232467,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stc2 7, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f113 │ │ │ │ @ instruction: 0xf8dedb2c │ │ │ │ - blcs 0xfb544 │ │ │ │ - blcs 0x8ea1f8 │ │ │ │ - blx 0x1aa618 │ │ │ │ - blx 0xc3255c │ │ │ │ + blcs 0xfb3f4 │ │ │ │ + blcs 0x8ea0a8 │ │ │ │ + blx 0x1aa4c8 │ │ │ │ + blx 0xc3240c │ │ │ │ strbmi pc, [sl, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d031 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x124015c │ │ │ │ - blx 0x18b4994 │ │ │ │ + b 0x124000c │ │ │ │ + blx 0x18b4844 │ │ │ │ ldrbmi pc, [r6, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ @@ -232602,27 +232517,27 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ stc2l 7, cr15, [r2, #-964] @ 0xfffffc3c │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf1062700 │ │ │ │ - b 0x1cb4a30 │ │ │ │ + b 0x1cb48e0 │ │ │ │ andcc r0, r1, #14680064 @ 0xe00000 │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf992db2f │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xcf7204 │ │ │ │ + blle 0xcf70b4 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1ea6e8 │ │ │ │ - blx 0x14f2648 │ │ │ │ + blx 0x1ea598 │ │ │ │ + blx 0x14f24f8 │ │ │ │ strbmi pc, [r4, #2188] @ 0x88c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce7640 │ │ │ │ + b 0x1ce74f0 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ @@ -232632,34 +232547,34 @@ │ │ │ │ movtpl pc, #1289 @ 0x509 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @ instruction: 0xf04fbd89 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r3], -r1, lsl #8 │ │ │ │ - blx 0x11ed5f8 │ │ │ │ + blx 0x11ed4a8 │ │ │ │ @ instruction: 0xf000f806 │ │ │ │ @ instruction: 0xf0080401 │ │ │ │ movwcs r0, #3073 @ 0xc01 │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ - blcs 0x12d5e4 │ │ │ │ + blcs 0x12d494 │ │ │ │ ldrmi sp, [ip], pc, asr #3 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ eor r3, r4, lr, lsl #12 │ │ │ │ ldcle 13, cr2, [r7], #-60 @ 0xffffffc4 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ @@ -232676,22 +232591,22 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf115d018 │ │ │ │ @ instruction: 0xf1030f0f │ │ │ │ svclt 0x00bc0302 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xff9450e0 │ │ │ │ + blle 0xff944f90 │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff43eb20 │ │ │ │ + ble 0xff43e9d0 │ │ │ │ stc2 10, cr15, [r8], {66} @ 0x42 @ │ │ │ │ @ instruction: 0xf00c2200 │ │ │ │ - bl 0x476f30 │ │ │ │ + bl 0x476de0 │ │ │ │ ldrb r0, [r5, ip, ror #28] │ │ │ │ - bcs 0x10518c │ │ │ │ + bcs 0x10503c │ │ │ │ ldrb sp, [r1, ip, asr #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ @@ -232700,49 +232615,49 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ ldc2l 7, cr15, [ip], #-964 @ 0xfffffc3c │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svceq 0x001ff113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb15 │ │ │ │ - blcs 0xfb798 │ │ │ │ - blcs 0x8ea458 │ │ │ │ - blx 0x1aa87c │ │ │ │ - blx 0x14327b0 │ │ │ │ + blcs 0xfb648 │ │ │ │ + blcs 0x8ea308 │ │ │ │ + blx 0x1aa72c │ │ │ │ + blx 0x1432660 │ │ │ │ strbmi pc, [r2, #-2051] @ 0xfffff7fd @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ce77cc │ │ │ │ + b 0x1ce767c │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14b3fbc │ │ │ │ + b 0x14b3e6c │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe304da4 │ │ │ │ - blx 0x18b4000 │ │ │ │ + b 0xfe304c54 │ │ │ │ + blx 0x18b3eb0 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x1a38cc │ │ │ │ - b 0xfe174010 │ │ │ │ + b 0x1a377c │ │ │ │ + b 0xfe173ec0 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ tstlt sp, ip, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ - b 0x1ce2ae0 │ │ │ │ - blx 0x117580c │ │ │ │ + b 0x1ce2990 │ │ │ │ + blx 0x11756bc │ │ │ │ andcs pc, r0, #8, 16 @ 0x80000 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ @ instruction: 0x4694e7d7 │ │ │ │ bicle r2, ip, r0, lsl #20 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -232757,125 +232672,125 @@ │ │ │ │ strdls r3, [r1, -pc] │ │ │ │ ldc2 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ @ instruction: 0xf1033901 │ │ │ │ @ instruction: 0xf1030638 │ │ │ │ @ instruction: 0xf1c60518 │ │ │ │ - blx 0x18b68dc │ │ │ │ - blx 0xa31a7c │ │ │ │ + blx 0x18b678c │ │ │ │ + blx 0xa3192c │ │ │ │ vaddl.u8 , d7, d6 │ │ │ │ - blx 0x1fd4a4 │ │ │ │ - blx 0xa3289c │ │ │ │ - b 0x1130c84 │ │ │ │ + blx 0x1fd354 │ │ │ │ + blx 0xa3274c │ │ │ │ + b 0x1130b34 │ │ │ │ @ instruction: 0x4328000c │ │ │ │ ldmib r2, {r2, r4, r5, r6, r7, lr}^ │ │ │ │ - blx 0xa8cc7c │ │ │ │ + blx 0xa8cb2c │ │ │ │ @ instruction: 0xf1c3fc03 │ │ │ │ - blx 0xa35104 │ │ │ │ - blx 0x273094 │ │ │ │ - b 0x14310a4 │ │ │ │ + blx 0xa34fb4 │ │ │ │ + blx 0x272f44 │ │ │ │ + b 0x1430f54 │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa35114 │ │ │ │ + blx 0xa34fc4 │ │ │ │ @ instruction: 0xf64af606 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ - b 0x13f4d6c │ │ │ │ - blx 0x3368be │ │ │ │ - blx 0x3710aa │ │ │ │ - blx 0xfe90c8be │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ + b 0x13f4c1c │ │ │ │ + blx 0x33676e │ │ │ │ + blx 0x370f5a │ │ │ │ + blx 0xfe90c76e │ │ │ │ stmdbls r1, {r0, r3, ip} │ │ │ │ eorsls pc, r8, r5, asr r8 @ │ │ │ │ - beq 0x12e4c8 │ │ │ │ + beq 0x12e378 │ │ │ │ sbceq lr, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf8d0680c │ │ │ │ stmdavs r8, {r2, pc} │ │ │ │ andeq lr, r0, ip, lsl #21 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - b 0x103990 │ │ │ │ + b 0x103840 │ │ │ │ rsbmi r0, r0, r9 │ │ │ │ - b 0xfe48b8f8 │ │ │ │ + b 0xfe48b7a8 │ │ │ │ @ instruction: 0xf1c3000c │ │ │ │ - b 0xf7160 │ │ │ │ - b 0xf390c │ │ │ │ - b 0xfe0f3908 │ │ │ │ + b 0xf7010 │ │ │ │ + b 0xf37bc │ │ │ │ + b 0xfe0f37b8 │ │ │ │ subvs r0, r8, ip │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ - blx 0x903c64 │ │ │ │ - b 0x11b2930 │ │ │ │ - blx 0x8f413c │ │ │ │ - bl 0x270514 │ │ │ │ + blx 0x903b14 │ │ │ │ + b 0x11b27e0 │ │ │ │ + blx 0x8f3fec │ │ │ │ + bl 0x2703c4 │ │ │ │ @ instruction: 0xf85500c7 │ │ │ │ - b 0x118f9ec │ │ │ │ + b 0x118f89c │ │ │ │ stmvs sp, {r2, r3, r9} │ │ │ │ rsbmi r6, sl, r0, asr #16 │ │ │ │ eorsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r4, sl, sl, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ ldrbmi r6, [r8], -fp, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f14ff0 │ │ │ │ - @ instruction: 0xf642bc19 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ - @ instruction: 0xf642012e │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ - blmi 0x173a04 │ │ │ │ + vfma.f32 d27, d2, d9 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ + vrhadd.s8 d16, d2, d30 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ + blmi 0x1738b4 │ │ │ │ subseq pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe42ff7e │ │ │ │ - eorseq sl, r3, ip, lsr #20 │ │ │ │ + blx 0xfe42fe2e │ │ │ │ + eorseq sl, r3, ip, ror #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d3ba0 │ │ │ │ + blcs 0x4d3a50 │ │ │ │ addhi pc, lr, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xf3980 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xf3830 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f2744 │ │ │ │ - bls 0x1451a0 │ │ │ │ + blls 0x1f25f4 │ │ │ │ + bls 0x145050 │ │ │ │ ldreq pc, [r0, -r3, lsl #2]! │ │ │ │ andseq pc, r0, r3, lsl #2 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ @ instruction: 0xf607fa24 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ rscsmi r4, ip, r6, lsl #6 │ │ │ │ rsclt r6, pc, #80, 16 @ 0x500000 │ │ │ │ vmlsmi.f32 s28, s8, s30 │ │ │ │ @ instruction: 0x4c06ea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vnmlami.f32 s28, s12, s28 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xf3603 │ │ │ │ + strcs pc, [pc, #-965] @ 0xf34b3 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - blx 0x10da48 │ │ │ │ + blx 0x10d8f8 │ │ │ │ sbcsmi pc, ip, r6, lsl #12 │ │ │ │ @ instruction: 0xf1a34334 │ │ │ │ - blx 0x8f5284 │ │ │ │ + blx 0x8f5134 │ │ │ │ teqpmi r4, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - bl 0x283d74 │ │ │ │ + bl 0x283c24 │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x0001407c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ stmdavs pc, {r2, r3, r4, r5, lr} @ │ │ │ │ @@ -232884,715 +232799,715 @@ │ │ │ │ rsbmi r0, r0, r0, lsr #14 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ subvs r4, r8, r0, rrx │ │ │ │ strteq pc, [r0], #-419 @ 0xfffffe5d │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x903dc0 │ │ │ │ + blx 0x903c70 │ │ │ │ teqpmi sl, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmvs ip, {r1, r5, r8, r9, lr} │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ @ instruction: 0xf8564062 │ │ │ │ - b 0x187b44 │ │ │ │ + b 0x1879f4 │ │ │ │ eormi r0, sl, ip, lsl #4 │ │ │ │ rsbmi r6, r2, r0, asr #16 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c3bcc │ │ │ │ + b 0x1c3a7c │ │ │ │ andmi r0, r3, lr, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1c31a58 │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + bllt 0x1c31908 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorne pc, r4, r2, asr #12 │ │ │ │ + rscvc pc, r4, r2, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a025e │ │ │ │ svclt 0x0000fadf │ │ │ │ - eorseq sl, r3, r0, asr #20 │ │ │ │ + eorseq sl, r3, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ rsbsle r2, r3, r0, lsr #22 │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b25f0 │ │ │ │ - blls 0x1c52fc │ │ │ │ + bls 0x1b24a0 │ │ │ │ + blls 0x1c51ac │ │ │ │ @ instruction: 0xf887fa5f │ │ │ │ ldmib r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1c30500 │ │ │ │ @ instruction: 0xf1030620 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ @ instruction: 0xf3c70900 │ │ │ │ - blx 0x8fd738 │ │ │ │ + blx 0x8fd5e8 │ │ │ │ @ instruction: 0xf04ffc03 │ │ │ │ - blx 0x23ff00 │ │ │ │ - b 0x1431320 │ │ │ │ + blx 0x23fdb0 │ │ │ │ + b 0x14311d0 │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa35390 │ │ │ │ - blx 0x133320 │ │ │ │ - blx 0xa71f3c │ │ │ │ - blx 0x931334 │ │ │ │ - b 0x1430f30 │ │ │ │ - blx 0x8f6b3c │ │ │ │ - b 0x1270b38 │ │ │ │ + blx 0xa35240 │ │ │ │ + blx 0x1331d0 │ │ │ │ + blx 0xa71dec │ │ │ │ + blx 0x9311e4 │ │ │ │ + b 0x1430de0 │ │ │ │ + blx 0x8f69ec │ │ │ │ + b 0x12709e8 │ │ │ │ sbcsmi r0, r8, r9, lsl #10 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - bl 0x28474c │ │ │ │ - bl 0x1f3e5c │ │ │ │ + bl 0x2845fc │ │ │ │ + bl 0x1f3d0c │ │ │ │ stmdavs ip, {r0, r2, r9, fp} │ │ │ │ eorsls pc, r8, r6, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r0 │ │ │ │ - b 0xfe40db6c │ │ │ │ + b 0xfe40da1c │ │ │ │ @ instruction: 0xf8d10000 │ │ │ │ eormi ip, r8, r4 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ andvs r4, r8, r0, rrx │ │ │ │ andeq lr, ip, lr, lsl #21 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, sl, r0, lsl #20 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ @ instruction: 0xf1a36048 │ │ │ │ ldmib r2, {r5, sl, fp}^ │ │ │ │ - blx 0xfbb84 │ │ │ │ + blx 0xfba34 │ │ │ │ sbcsmi pc, sl, lr, lsl #28 │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r7, r6, lsl #22 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r1, r2, r3, r7, fp, sp, lr}^ │ │ │ │ eormi r4, sl, r2, ror r0 │ │ │ │ rsbsmi r4, r2, sl, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c3cf8 │ │ │ │ + b 0x1c3ba8 │ │ │ │ andmi r0, r3, sl, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff6b1b84 │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + blt 0xff6b1a34 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsne pc, r4, r2, asr #12 │ │ │ │ + rscsvc pc, r4, r2, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a025f │ │ │ │ svclt 0x0000fa49 │ │ │ │ - eorseq sl, r3, r4, asr sl │ │ │ │ + eorseq sl, r3, r4, lsl r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ rsbsle r2, r6, r8, lsl #22 │ │ │ │ ldmdale sl!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f24c0 │ │ │ │ + blls 0x1f2370 │ │ │ │ strcc pc, [r1, -pc, asr #32] │ │ │ │ @ instruction: 0xf1039a01 │ │ │ │ @ instruction: 0xf1c40438 │ │ │ │ - blx 0xa7509c │ │ │ │ - blx 0x2b0c30 │ │ │ │ + blx 0xa74f4c │ │ │ │ + blx 0x2b0ae0 │ │ │ │ msrmi CPSR_fs, #20971520 @ 0x1400000 │ │ │ │ ldreq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf505fa26 │ │ │ │ strcs pc, [pc], -r0, asr #7 │ │ │ │ addsmi r4, ip, ip, lsr #6 │ │ │ │ cdpeq 0, 15, cr15, cr15, cr4, {0} │ │ │ │ strmi lr, [r0, #-2514] @ 0xfffff62e │ │ │ │ @ instruction: 0xf80efb07 │ │ │ │ str pc, [r7, -lr, lsr #23] │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ @ instruction: 0xf1a3b2c5 │ │ │ │ - bl 0x2f3cd0 │ │ │ │ - blx 0x1f7470 │ │ │ │ - b 0x142fc58 │ │ │ │ + bl 0x2f3b80 │ │ │ │ + blx 0x1f7320 │ │ │ │ + b 0x142fb08 │ │ │ │ @ instruction: 0xf1c30c00 │ │ │ │ - blx 0x9f3ce0 │ │ │ │ - b 0x142fc64 │ │ │ │ - blx 0x1f6c68 │ │ │ │ + blx 0x9f3b90 │ │ │ │ + b 0x142fb14 │ │ │ │ + blx 0x1f6b18 │ │ │ │ @ instruction: 0xf64af003 │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ - bl 0x1f4d40 │ │ │ │ + @ instruction: 0xf2c054d8 │ │ │ │ + bl 0x1f4bf0 │ │ │ │ @ instruction: 0xf85401c5 │ │ │ │ stmdavs r9, {r0, r2, r4, r5, ip, lr}^ │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ rsbsmi r6, r8, pc, lsl #16 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ stcls 0, cr4, [r1, #-160] @ 0xffffff60 │ │ │ │ stmdavs pc, {r3, r4, r5, r6, lr}^ @ │ │ │ │ - b 0xfe40bcb4 │ │ │ │ + b 0xfe40bb64 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ - b 0xf6d1c │ │ │ │ + b 0xf6bcc │ │ │ │ eormi r0, r8, lr │ │ │ │ subvs r4, r8, r8, ror r0 │ │ │ │ streq pc, [r0, -r3, asr #3]! │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ - blx 0x903f1c │ │ │ │ - b 0x11b18d4 │ │ │ │ - blx 0xf44ec │ │ │ │ - bl 0x2308cc │ │ │ │ + blx 0x903dcc │ │ │ │ + b 0x11b1784 │ │ │ │ + blx 0xf439c │ │ │ │ + bl 0x23077c │ │ │ │ @ instruction: 0xf85400c6 │ │ │ │ teqmi sl, #54 @ 0x36 │ │ │ │ stmdavs r0, {r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c3e5c │ │ │ │ + b 0x1c3d0c │ │ │ │ eorsmi r0, r3, r8, lsl #6 │ │ │ │ addvs r4, fp, r3, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2 │ │ │ │ strbmi r6, [r8], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ - @ instruction: 0xf642ba3d │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ - @ instruction: 0xf642012e │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ - blmi 0x173dbc │ │ │ │ + vpmin.s8 d27, d2, d29 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ + vrhadd.s8 d16, d2, d30 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ + blmi 0x173c6c │ │ │ │ andvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf9b0f18a │ │ │ │ - eorseq sl, r3, r8, ror #20 │ │ │ │ + eorseq sl, r3, r8, lsr #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d3f68 │ │ │ │ + blcs 0x4d3e18 │ │ │ │ addshi pc, r2, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf3d87 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf3c37 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f238c │ │ │ │ - bls 0x160860 │ │ │ │ + blls 0x1f223c │ │ │ │ + bls 0x160710 │ │ │ │ ldceq 1, cr15, [r0], #-12 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldreq pc, [r0], #-259 @ 0xfffffefd │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldmib r2, {sl, sp}^ │ │ │ │ - blx 0x40d16c │ │ │ │ - blx 0x272d7c │ │ │ │ - blx 0x8f3580 │ │ │ │ - b 0x14f13a8 │ │ │ │ - bl 0x806dac │ │ │ │ + blx 0x40d01c │ │ │ │ + blx 0x272c2c │ │ │ │ + blx 0x8f3430 │ │ │ │ + b 0x14f1258 │ │ │ │ + bl 0x806c5c │ │ │ │ @ instruction: 0xf1440c05 │ │ │ │ strteq r0, [r4], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x11f4e28 │ │ │ │ - b 0x14c4e0c │ │ │ │ - bl 0x806dd0 │ │ │ │ + b 0x11f4cd8 │ │ │ │ + b 0x14c4cbc │ │ │ │ + bl 0x806c80 │ │ │ │ vmull.u8 q8, d0, d5 │ │ │ │ @ instruction: 0xf1a3250f │ │ │ │ @ instruction: 0xf1440020 │ │ │ │ - blx 0x274db0 │ │ │ │ - b 0x14afdb4 │ │ │ │ + blx 0x274c60 │ │ │ │ + b 0x14afc64 │ │ │ │ @ instruction: 0xf1c30e00 │ │ │ │ - blx 0xa73e3c │ │ │ │ - b 0x14afdc0 │ │ │ │ - blx 0x2775c4 │ │ │ │ + blx 0xa73cec │ │ │ │ + b 0x14afc70 │ │ │ │ + blx 0x277474 │ │ │ │ @ instruction: 0xf64af003 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ - bl 0x27569c │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ + bl 0x27554c │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x00014078 │ │ │ │ andeq lr, ip, r0, lsl #20 │ │ │ │ stmdavs pc, {r3, r4, r5, lr} @ │ │ │ │ andvs r4, r8, r8, ror r0 │ │ │ │ @ instruction: 0xf1a36848 │ │ │ │ - b 0xfe475a78 │ │ │ │ - b 0x4775fc │ │ │ │ - b 0x477610 │ │ │ │ - b 0xfe477628 │ │ │ │ + b 0xfe475928 │ │ │ │ + b 0x4774ac │ │ │ │ + b 0x4774c0 │ │ │ │ + b 0xfe4774d8 │ │ │ │ subvs r0, r8, r0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x904080 │ │ │ │ + blx 0x903f30 │ │ │ │ teqpmi sl, #14, 28 @ p-variant is OBSOLETE @ 0xe0 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ eorsvs pc, r5, r6, asr r8 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r0, r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c3fe0 │ │ │ │ + b 0x1c3e90 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ addvs r4, fp, fp, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andmi r4, r2, r2, lsr #32 │ │ │ │ sbcvs r4, sl, sl, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt ip, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorne pc, r4, r2, asr #12 │ │ │ │ + rscvc pc, r4, r2, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a0261 │ │ │ │ svclt 0x0000f8ff │ │ │ │ - eorseq sl, r3, ip, ror sl │ │ │ │ + eorseq sl, r3, ip, lsr r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ rsble r2, sl, r0, lsr #22 │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b2230 │ │ │ │ + bls 0x1b20e0 │ │ │ │ ldmib r2, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1034500 │ │ │ │ subsmi r0, lr, #32, 28 @ 0x200 │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf3eff @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf3daf @ │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ vseleq.f32 s30, s28, s11 │ │ │ │ vmlseq.f32 s28, s12, s28 │ │ │ │ sbclt r4, r6, #221 @ 0xdd │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ - strcs pc, [pc, #-960] @ 0xf3b08 │ │ │ │ + strcs pc, [pc, #-960] @ 0xf39b8 │ │ │ │ eoreq pc, r0, r3, lsr #3 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf000fa04 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ @ instruction: 0xf003fa04 │ │ │ │ - ldrvc pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8], #1610 @ 0x64a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ biceq lr, r6, r4, lsl #22 │ │ │ │ eorsls pc, r6, r4, asr r8 @ │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, fp, sp, lr} │ │ │ │ rsbsmi r6, r0, lr, lsl #16 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ stmdavs lr, {r4, r5, r6, lr}^ │ │ │ │ - b 0xfe40bf30 │ │ │ │ + b 0xfe40bde0 │ │ │ │ @ instruction: 0xf1c30006 │ │ │ │ - b 0xf6f98 │ │ │ │ + b 0xf6e48 │ │ │ │ eorsmi r0, r8, lr │ │ │ │ subvs r4, r8, r0, ror r0 │ │ │ │ strteq pc, [r0], -r3, lsr #3 │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf606fa00 │ │ │ │ - blx 0x904198 │ │ │ │ + blx 0x904048 │ │ │ │ teqpmi r2, #12, 24 @ p-variant is OBSOLETE @ 0xc00 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r4, lsl #22 │ │ │ │ eorspl pc, r5, r4, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmvs r8, {r2, r6, fp, sp, lr} │ │ │ │ - b 0x1c4058 │ │ │ │ + b 0x1c3f08 │ │ │ │ eormi r0, fp, lr, lsl #6 │ │ │ │ addvs r4, fp, r3, asr #32 │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2, lsr #32 │ │ │ │ strbmi r6, [r0], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ - @ instruction: 0xf642b8ff │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ - @ instruction: 0xf642012e │ │ │ │ - vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ - blmi 0x174038 │ │ │ │ + vtst.8 , q9, │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ + vrhadd.s8 d16, d2, d30 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ + blmi 0x173ee8 │ │ │ │ rsbeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf872f18a │ │ │ │ - mlaseq r3, r0, sl, sl │ │ │ │ + eorseq sl, r3, r0, asr r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b194 │ │ │ │ + bl 0xfec4b044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf85ef7f1 │ │ │ │ - bls 0x15abac │ │ │ │ + bls 0x15aa5c │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf912b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3f409c │ │ │ │ - b 0x432fec │ │ │ │ - b 0x936fe4 │ │ │ │ - b 0x13f43e8 │ │ │ │ + blx 0x3f3f4c │ │ │ │ + b 0x432e9c │ │ │ │ + b 0x936e94 │ │ │ │ + b 0x13f4298 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r8!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r4, r2, asr #12 │ │ │ │ + andeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18a0281 │ │ │ │ svclt 0x0000f82b │ │ │ │ - eorseq sl, r3, r4, lsr #21 │ │ │ │ + eorseq sl, r3, r4, ror #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b224 │ │ │ │ + bl 0xfec4b0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf816f7f1 │ │ │ │ - bls 0x15ac3c │ │ │ │ + bls 0x15aaec │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf812b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3f412c │ │ │ │ - b 0x43307c │ │ │ │ - b 0x937074 │ │ │ │ - b 0x13f4478 │ │ │ │ + blx 0x3f3fdc │ │ │ │ + b 0x432f2c │ │ │ │ + b 0x936f24 │ │ │ │ + b 0x13f4328 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdalt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r4, r2, asr #12 │ │ │ │ + andeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1890281 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ - ldrhteq sl, [r3], -r8 │ │ │ │ + eorseq sl, r3, r8, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b2b4 │ │ │ │ + bl 0xfec4b164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xffcef7f0 │ │ │ │ - bls 0x15accc │ │ │ │ + bls 0x15ab7c │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r9 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xf40f4 │ │ │ │ + strne pc, [pc], #-964 @ 0xf3fa4 │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r8!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r4, r2, asr #12 │ │ │ │ + andeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1890281 │ │ │ │ svclt 0x0000ff9b │ │ │ │ - eorseq sl, r3, ip, asr #21 │ │ │ │ + eorseq sl, r3, ip, lsl #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b344 │ │ │ │ + bl 0xfec4b1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff86f7f0 │ │ │ │ - bls 0x15ad5c │ │ │ │ + bls 0x15ac0c │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xf4184 │ │ │ │ + strne pc, [pc], #-964 @ 0xf4034 │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00e0f7f0 │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r4, r2, asr #12 │ │ │ │ + andeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1890281 │ │ │ │ svclt 0x0000ff53 │ │ │ │ - eorseq sl, r3, r0, ror #21 │ │ │ │ + eorseq sl, r3, r0, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b3d4 │ │ │ │ + bl 0xfec4b284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ @ instruction: 0xff3ef7f0 │ │ │ │ - blcs 0x51adf0 │ │ │ │ + blcs 0x51aca0 │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf990b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xf4210 │ │ │ │ + streq pc, [pc], #964 @ 0xf40c0 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x4057f0 │ │ │ │ - b 0x937228 │ │ │ │ - b 0x13f462c │ │ │ │ + b 0x4056a0 │ │ │ │ + b 0x9370d8 │ │ │ │ + b 0x13f44dc │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x009af7f0 │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r4, r2, asr #12 │ │ │ │ + andeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1890282 │ │ │ │ svclt 0x0000ff0d │ │ │ │ - ldrshteq sl, [r3], -r4 │ │ │ │ + ldrhteq sl, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b460 │ │ │ │ + bl 0xfec4b310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ mrc2 7, 7, pc, cr8, cr0, {7} │ │ │ │ - blcs 0x51ae7c │ │ │ │ + blcs 0x51ad2c │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf890b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xf429c │ │ │ │ + streq pc, [pc], #964 @ 0xf414c │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x40587c │ │ │ │ - b 0x9372b4 │ │ │ │ - b 0x13f46b8 │ │ │ │ + b 0x40572c │ │ │ │ + b 0x937164 │ │ │ │ + b 0x13f4568 │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0054f7f0 │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r4, r2, asr #12 │ │ │ │ + andeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1890282 │ │ │ │ svclt 0x0000fec7 │ │ │ │ - eorseq sl, r3, r8, lsl #22 │ │ │ │ + eorseq sl, r3, r8, asr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b4ec │ │ │ │ + bl 0xfec4b39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ mrc2 7, 5, pc, cr2, cr0, {7} │ │ │ │ - blcs 0x51af08 │ │ │ │ + blcs 0x51adb8 │ │ │ │ strtmi sp, [sl], -r2, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf9b2340c │ │ │ │ - blx 0x18b8324 │ │ │ │ + blx 0x18b81d4 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r6, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0x40714099 │ │ │ │ - b 0x1458c4 │ │ │ │ - b 0xfe134770 │ │ │ │ + b 0x145774 │ │ │ │ + b 0xfe134620 │ │ │ │ @ instruction: 0xf8cc0106 │ │ │ │ mvnle r1, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0010f7f0 │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r4, r2, asr #12 │ │ │ │ + andeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1890282 │ │ │ │ svclt 0x0000fe83 │ │ │ │ - eorseq sl, r3, ip, lsl fp │ │ │ │ + ldrsbteq sl, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b574 │ │ │ │ + bl 0xfec4b424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ mcr2 7, 3, pc, cr14, cr0, {7} @ │ │ │ │ - blcs 0x51af90 │ │ │ │ + blcs 0x51ae40 │ │ │ │ strtmi sp, [sl], -r1, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldmdahi r1, {r2, r3, sl, ip, sp}^ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvs 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ addsmi lr, r9, lr, lsr r0 │ │ │ │ strbmi r4, [r4, #-113]! @ 0xffffff8f │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f040f0 │ │ │ │ - @ instruction: 0xf642becd │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vceq.f32 , q9, │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf642012e │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ - blmi 0x17449c │ │ │ │ + vaddl.s8 q8, d0, d4 │ │ │ │ + blmi 0x17434c │ │ │ │ addeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ cdp2 1, 4, cr15, cr0, cr9, {4} │ │ │ │ - eorseq sl, r3, r0, lsr fp │ │ │ │ + ldrshteq sl, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b5f8 │ │ │ │ + bl 0xfec4b4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ mcr2 7, 1, pc, cr12, cr0, {7} @ │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ stmdbls r3, {sl, fp} │ │ │ │ - bcc 0x19b01c │ │ │ │ + bcc 0x19aecc │ │ │ │ svceq 0x0001f010 │ │ │ │ andeq pc, r2, #-2147483648 @ 0x80000000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8b2bf1e │ │ │ │ - blx 0x14ac42c │ │ │ │ + blx 0x14ac2dc │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ @ instruction: 0xf10ce01c │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr2, cr0, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0xf64a1f15 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #2 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f855 │ │ │ │ eoreq pc, lr, r1, lsr r8 @ │ │ │ │ - strne pc, [pc], #-964 @ 0xf4488 │ │ │ │ + strne pc, [pc], #-964 @ 0xf4338 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ andeq lr, r7, #32, 20 @ 0x20000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eorgt pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000be5b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b6c0 │ │ │ │ + bl 0xfec4b570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [r8, #960] @ 0x3c0 │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r6} │ │ │ │ @ instruction: 0xf1a29b01 │ │ │ │ andcc r0, lr, #512 @ 0x200 │ │ │ │ svceq 0x0001f010 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ addseq lr, r0, pc, asr #20 │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcbf1e │ │ │ │ - blx 0x14ac4fc │ │ │ │ + blx 0x14ac3ac │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ ldrmi lr, [r4, #3073] @ 0xc01 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04010 │ │ │ │ svclt 0x0000be2d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x173b90 │ │ │ │ + blls 0x173a40 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x002c008f │ │ │ │ - blx 0x18c1978 │ │ │ │ + blx 0x18c1828 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf8b12f04 │ │ │ │ tstcc r4, r2 │ │ │ │ adcmi r0, r5, #0, 18 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @@ -233600,71 +233515,71 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000bdf7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b788 │ │ │ │ + bl 0xfec4b638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46061e94 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ @ instruction: 0x1e5d9901 │ │ │ │ - blcs 0x10c15b0 │ │ │ │ + blcs 0x10c1460 │ │ │ │ @ instruction: 0xf8b4d819 │ │ │ │ - blx 0xcac5b0 │ │ │ │ + blx 0xcac460 │ │ │ │ @ instruction: 0xf00cfc05 │ │ │ │ - blx 0xc775bc │ │ │ │ - bl 0x833dc8 │ │ │ │ + blx 0xc7746c │ │ │ │ + bl 0x833c78 │ │ │ │ @ instruction: 0xf0100c0e │ │ │ │ svclt 0x00180f01 │ │ │ │ andsgt pc, r2, r1, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2f480c │ │ │ │ + bcs 0x2f46bc │ │ │ │ ldrtmi sp, [r0], -r8, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ @ instruction: 0xf04fbdc7 │ │ │ │ strb r0, [ip, r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcne 0x0014b082 │ │ │ │ @ instruction: 0xf64a4680 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x133ac0 │ │ │ │ + blls 0x133970 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ strcc r1, [r4], #-3678 @ 0xfffff1a2 │ │ │ │ stmdale r0!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ - blx 0xace6b8 │ │ │ │ - blx 0xaf3638 │ │ │ │ + blx 0xace568 │ │ │ │ + blx 0xaf34e8 │ │ │ │ @ instruction: 0xf00cfe03 │ │ │ │ - bl 0x7f762c │ │ │ │ + bl 0x7f74dc │ │ │ │ sbclt r0, r7, #3584 @ 0xe00 │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s14, s29 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x200e50 │ │ │ │ + bcs 0x200d00 │ │ │ │ strbmi sp, [r0], -r1, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbd89 │ │ │ │ strb r0, [r4, r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b868 │ │ │ │ + bl 0xfec4b718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ ldc2l 7, cr15, [r4], #960 @ 0x3c0 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ @ instruction: 0xf105014f │ │ │ │ @@ -233692,69 +233607,69 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], #960 @ 0x3c0 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf106038f │ │ │ │ svcne 0x0030020c │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ andcc r1, r4, r6, ror #28 │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - blx 0xace724 │ │ │ │ - blx 0xaf3724 │ │ │ │ + blx 0xace5d4 │ │ │ │ + blx 0xaf35d4 │ │ │ │ @ instruction: 0xf00cfe04 │ │ │ │ - bl 0x7f7718 │ │ │ │ + bl 0x7f75c8 │ │ │ │ sbcslt r0, pc, #3584 @ 0xe00 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ ldmdbeq fp, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8554282 │ │ │ │ - b 0xc90804 │ │ │ │ - b 0x3f7f48 │ │ │ │ - b 0x147774c │ │ │ │ + b 0xc906b4 │ │ │ │ + b 0x3f7df8 │ │ │ │ + b 0x14775fc │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbd15 │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x133964 │ │ │ │ + blls 0x133814 │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x14244f4 │ │ │ │ - blx 0x14777a0 │ │ │ │ + b 0x14243a4 │ │ │ │ + blx 0x1477650 │ │ │ │ @ instruction: 0xf1bcfe03 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - beq 0x20f08e8 │ │ │ │ - ble 0x3861f4 │ │ │ │ + beq 0x20f0798 │ │ │ │ + ble 0x3860a4 │ │ │ │ svceq 0x0080f11c │ │ │ │ @ instruction: 0xf15e46e2 │ │ │ │ @ instruction: 0xf04f0e00 │ │ │ │ svclt 0x00bc0900 │ │ │ │ - beq 0xfe130900 │ │ │ │ + beq 0xfe1307b0 │ │ │ │ @ instruction: 0xb10a4691 │ │ │ │ andsge pc, r0, r1, lsl #16 │ │ │ │ - b 0x12c07d4 │ │ │ │ + b 0x12c0684 │ │ │ │ vabdl.u8 q8, d5, d9 │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r7, r8, sl} │ │ │ │ tstlt pc, ip, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -233768,19 +233683,19 @@ │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ stc2 7, cr15, [sl], #-960 @ 0xfffffc40 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14b50a8 │ │ │ │ - blx 0xc143dc │ │ │ │ - blx 0x4b383c │ │ │ │ - blx 0x14b2c54 │ │ │ │ - b 0x1431040 │ │ │ │ + b 0x14b4f58 │ │ │ │ + blx 0xc1428c │ │ │ │ + blx 0x4b36ec │ │ │ │ + blx 0x14b2b04 │ │ │ │ + b 0x1430ef0 │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svceq 0x0080f1bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -233788,61 +233703,61 @@ │ │ │ │ @ instruction: 0xf11cda0a │ │ │ │ strbtmi r0, [r2], r0, lsl #31 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], r0, lsl #21 │ │ │ │ @ instruction: 0xf885b10a │ │ │ │ - b 0x129c87c │ │ │ │ + b 0x129c72c │ │ │ │ stmeq r0, {r0, r3, r9, sl} │ │ │ │ adcsmi r3, r9, #8388608 @ 0x800000 │ │ │ │ tstlt lr, sp, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [sl], #-960 @ 0xfffffc40 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x13380c │ │ │ │ + blls 0x1336bc │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14e84e0 │ │ │ │ - blx 0xc14484 │ │ │ │ - blx 0x4b38e4 │ │ │ │ - b 0x1432cfc │ │ │ │ + b 0x14e8390 │ │ │ │ + blx 0xc14334 │ │ │ │ + blx 0x4b3794 │ │ │ │ + b 0x1432bac │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x1476d64 │ │ │ │ + blx 0x1476c14 │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf51cda2b │ │ │ │ strbtmi r4, [r1], r0, lsl #30 │ │ │ │ - beq 0x130e6c │ │ │ │ + beq 0x130d1c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - blx 0x18c6d14 │ │ │ │ + blx 0x18c6bc4 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x129c9a4 │ │ │ │ + b 0x129c854 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xba4a20 │ │ │ │ - b 0x33815c │ │ │ │ - b 0x1477960 │ │ │ │ + b 0xba48d0 │ │ │ │ + b 0x33800c │ │ │ │ + b 0x1477810 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r6, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -233852,47 +233767,47 @@ │ │ │ │ @ instruction: 0xe7da79ff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x173748 │ │ │ │ + blls 0x1735f8 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ - blx 0x3731dc │ │ │ │ + blx 0x37308c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x931078 │ │ │ │ + beq 0x930f28 │ │ │ │ vpmax.s8 , , q7 │ │ │ │ - blx 0x14a4724 │ │ │ │ - b 0x14331e0 │ │ │ │ + blx 0x14a45d4 │ │ │ │ + b 0x1433090 │ │ │ │ @ instruction: 0xf5bc0c0a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xaf81c4 │ │ │ │ + ble 0xaf8074 │ │ │ │ svcmi 0x0000f51c │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ vst1.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x1280df4 │ │ │ │ + b 0x1280ca4 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc7cab8 │ │ │ │ - b 0x3f81fc │ │ │ │ - b 0x1477a00 │ │ │ │ + b 0xc7c968 │ │ │ │ + b 0x3f80ac │ │ │ │ + b 0x14778b0 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -233907,81 +233822,81 @@ │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ @ instruction: 0xf04ffb13 │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ @ instruction: 0x46771eb3 │ │ │ │ svcgt 0x0002f833 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xbfe254 │ │ │ │ + blx 0xbfe104 │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r0], r0, lsl #31 │ │ │ │ ldrmi fp, [r6], -r4, lsr #30 │ │ │ │ ldmeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ @ instruction: 0xf10e801e │ │ │ │ teqmi r7, #1, 28 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1be │ │ │ │ tstlt pc, r6, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1cb2a50 │ │ │ │ + bllt 0x1cb2900 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ - blx 0xff832a6c │ │ │ │ + blx 0xff83291c │ │ │ │ @ instruction: 0xf1a84631 │ │ │ │ vmull.p8 q8, d0, d2 │ │ │ │ cps #15 │ │ │ │ strcs r0, [r0], -lr, lsl #16 │ │ │ │ svcgt 0x0002f83e │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xbfd6c8 │ │ │ │ + blx 0xbfd578 │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r7], -r0, lsl #31 │ │ │ │ ldrmi fp, [r3], -r4, lsr #30 │ │ │ │ strdlt r2, [r2, -pc] │ │ │ │ tstmi lr, #79 @ 0x4f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ strdle r4, [fp, #80]! @ 0x50 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfb2ab8 │ │ │ │ + bllt 0xfb2968 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ svcne 0x00164604 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ stmdbls r1, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ @ instruction: 0xf8564607 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0x976f30 │ │ │ │ + blx 0x976de0 │ │ │ │ sbcslt pc, sl, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ eorgt pc, r0, r1, lsr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf64fbf24 │ │ │ │ @ instruction: 0xf0037eff │ │ │ │ @ instruction: 0xf3c30901 │ │ │ │ - b 0xbf9790 │ │ │ │ - b 0x477b60 │ │ │ │ - b 0x13f8364 │ │ │ │ + b 0xbf9640 │ │ │ │ + b 0x477a10 │ │ │ │ + b 0x13f8214 │ │ │ │ @ instruction: 0xf8210c0e │ │ │ │ andcc ip, r1, r0, lsr #32 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ bicsle r2, ip, r4, lsl #16 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @@ -233990,75 +233905,75 @@ │ │ │ │ svclt 0x0000baf5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x18b2b68 │ │ │ │ + blx 0x18b2a18 │ │ │ │ svcne 0x003b4631 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ svccs 0x0004f853 │ │ │ │ @ instruction: 0xf04f3104 │ │ │ │ - blx 0x976fc0 │ │ │ │ + blx 0x976e70 │ │ │ │ sbclt pc, r2, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0901 │ │ │ │ - b 0x12947dc │ │ │ │ - b 0xbf6408 │ │ │ │ - b 0x477bf0 │ │ │ │ - b 0x13f83f4 │ │ │ │ + b 0x129468c │ │ │ │ + b 0xbf62b8 │ │ │ │ + b 0x477aa0 │ │ │ │ + b 0x13f82a4 │ │ │ │ stmdbeq r0, {r1, r2, r3, sl, fp} │ │ │ │ @ instruction: 0xf82142bb │ │ │ │ bicsle ip, sp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfed32bcc │ │ │ │ + blt 0xfed32a7c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1334a0 │ │ │ │ + blls 0x133350 │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x14249b8 │ │ │ │ - blx 0x1477c64 │ │ │ │ + b 0x1424868 │ │ │ │ + blx 0x1477b14 │ │ │ │ @ instruction: 0xf5bcfe03 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf4dac │ │ │ │ - ble 0x2466b8 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf4c5c │ │ │ │ + ble 0x246568 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00bc45ce │ │ │ │ ldrmi r4, [r1], ip, asr #13 │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ andcc ip, r1, r0, lsl r0 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xf5055 │ │ │ │ + streq pc, [pc, #965] @ 0xf4f05 │ │ │ │ bicsle r2, r1, r8, lsl #16 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f043f0 │ │ │ │ svclt 0x0000ba61 │ │ │ │ @@ -234071,19 +233986,19 @@ │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf9ccf7f0 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14b5564 │ │ │ │ - blx 0xc14898 │ │ │ │ - blx 0x4b3cf8 │ │ │ │ - blx 0x14b3110 │ │ │ │ - b 0x14314fc │ │ │ │ + b 0x14b5414 │ │ │ │ + blx 0xc14748 │ │ │ │ + blx 0x4b3ba8 │ │ │ │ + blx 0x14b2fc0 │ │ │ │ + b 0x14313ac │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svcvc 0x0080f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -234104,45 +234019,45 @@ │ │ │ │ svclt 0x0000ba11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x133358 │ │ │ │ + blls 0x133208 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14e8994 │ │ │ │ - blx 0xc14938 │ │ │ │ - blx 0x4b3d98 │ │ │ │ - b 0x14331b0 │ │ │ │ + b 0x14e8844 │ │ │ │ + blx 0xc147e8 │ │ │ │ + blx 0x4b3c48 │ │ │ │ + b 0x1433060 │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x1477218 │ │ │ │ + blx 0x14770c8 │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf1bada29 │ │ │ │ svclt 0x00ab0f00 │ │ │ │ @ instruction: 0xf00046e1 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ - blx 0x18b71c4 │ │ │ │ + blx 0x18b7074 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x129ce54 │ │ │ │ + b 0x129cd04 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xba4ed0 │ │ │ │ - b 0x33860c │ │ │ │ - b 0x1477e10 │ │ │ │ + b 0xba4d80 │ │ │ │ + b 0x3384bc │ │ │ │ + b 0x1477cc0 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r8, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -234152,46 +234067,46 @@ │ │ │ │ @ instruction: 0xe7da79ff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x173298 │ │ │ │ + blls 0x173148 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ vpmax.s8 d15, d9, d14 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ - blx 0x1f3798 │ │ │ │ - blx 0x14a4bd4 │ │ │ │ - b 0x1431670 │ │ │ │ + blx 0x1f3648 │ │ │ │ + blx 0x14a4a84 │ │ │ │ + b 0x1431520 │ │ │ │ @ instruction: 0xf5bc0c02 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - ble 0xa75674 │ │ │ │ + ble 0xa75524 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ sbclt r0, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x12812a0 │ │ │ │ + b 0x1281150 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc7cf64 │ │ │ │ - b 0x3f86a8 │ │ │ │ - b 0x1477eac │ │ │ │ + b 0xc7ce14 │ │ │ │ + b 0x3f8558 │ │ │ │ + b 0x1477d5c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, fp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -234201,56 +234116,56 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1331e0 │ │ │ │ + blls 0x133090 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r6, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x8000f9b6 │ │ │ │ stmdbeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x9315c8 │ │ │ │ + beq 0x931478 │ │ │ │ vfmsvc.f32 s29, s16, s30 │ │ │ │ stc2 10, cr15, [r0], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x14a4c84 │ │ │ │ - blx 0x4b3750 │ │ │ │ + blx 0x14a4b34 │ │ │ │ + blx 0x4b3600 │ │ │ │ svclt 0x0058f909 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x14a4cb0 │ │ │ │ - b 0x1333368 │ │ │ │ - blx 0x1476f6c │ │ │ │ - bl 0x834758 │ │ │ │ + blx 0x14a4b60 │ │ │ │ + b 0x1333218 │ │ │ │ + blx 0x1476e1c │ │ │ │ + bl 0x834608 │ │ │ │ @ instruction: 0xf14e0c08 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xf4e28 │ │ │ │ - ble 0x346b28 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xf4cd8 │ │ │ │ + ble 0x3469d8 │ │ │ │ svceq 0x0080f11c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005da1d │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #25 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xf5355 │ │ │ │ + streq pc, [pc, #965] @ 0xf5205 │ │ │ │ lslsle r2, r8, #20 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fb8e1 │ │ │ │ @@ -234264,29 +234179,29 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf846f7f0 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c0ff0 │ │ │ │ + blcs 0x10c0ea0 │ │ │ │ @ instruction: 0xf9b0d855 │ │ │ │ @ instruction: 0xf1c28000 │ │ │ │ @ instruction: 0xf1b20920 │ │ │ │ - b 0x14b7878 │ │ │ │ - blx 0xb14b9c │ │ │ │ - blx 0xb34008 │ │ │ │ - blx 0x4b3010 │ │ │ │ - b 0x143342c │ │ │ │ + b 0x14b7728 │ │ │ │ + blx 0xb14a4c │ │ │ │ + blx 0xb33eb8 │ │ │ │ + blx 0x4b2ec0 │ │ │ │ + b 0x14332dc │ │ │ │ @ instruction: 0xf1c30c09 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x3b394c │ │ │ │ + blx 0x3b37fc │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ - b 0x1424d7c │ │ │ │ - b 0x12f8048 │ │ │ │ + b 0x1424c2c │ │ │ │ + b 0x12f7ef8 │ │ │ │ @ instruction: 0xf1b30809 │ │ │ │ @ instruction: 0xf00c0920 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ @@ -234294,15 +234209,15 @@ │ │ │ │ svceq 0x0080f1bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ uxtahmi r0, r0, pc, ror #24 @ │ │ │ │ @ instruction: 0xf11cda09 │ │ │ │ @ instruction: 0xf15e0f80 │ │ │ │ - ble 0x7f8860 │ │ │ │ + ble 0x7f8710 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -234318,60 +234233,60 @@ │ │ │ │ strb r0, [r2, r1, lsl #28]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0016b082 │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vmov.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ stmib sp, {r0, r1, r4, r5, fp}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x135000 │ │ │ │ + blls 0x134eb0 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ mrcne 6, 2, r4, cr13, cr7, {0} │ │ │ │ - blcs 0x10c28e8 │ │ │ │ + blcs 0x10c2798 │ │ │ │ @ instruction: 0xf8d6d858 │ │ │ │ @ instruction: 0xf1c59000 │ │ │ │ - b 0x14b7964 │ │ │ │ - blx 0xb54c8c │ │ │ │ - blx 0xb74100 │ │ │ │ - blx 0x4b34fc │ │ │ │ - b 0x143391c │ │ │ │ + b 0x14b7814 │ │ │ │ + blx 0xb54b3c │ │ │ │ + blx 0xb73fb0 │ │ │ │ + blx 0x4b33ac │ │ │ │ + b 0x14337cc │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b3a38 │ │ │ │ + blx 0x3b38e8 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x931814 │ │ │ │ + beq 0x9316c4 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x3b3948 │ │ │ │ + blx 0x3b37f8 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x9317e4 │ │ │ │ - blx 0x14a4e8c │ │ │ │ - b 0x1373948 │ │ │ │ - blx 0x147754c │ │ │ │ - bl 0x834934 │ │ │ │ + beq 0x931694 │ │ │ │ + blx 0x14a4d3c │ │ │ │ + b 0x13737f8 │ │ │ │ + blx 0x14773fc │ │ │ │ + bl 0x8347e4 │ │ │ │ @ instruction: 0xf14e0c09 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - ble 0xc77538 │ │ │ │ + ble 0xc773e8 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0e01 │ │ │ │ - ble 0x94814c │ │ │ │ + ble 0x947ffc │ │ │ │ streq lr, [lr, -r7, asr #20] │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, lr, r8, asr r8 @ │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ vmlaeq.f32 s28, s18, s29 │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x201978 │ │ │ │ + bcs 0x201828 │ │ │ │ tstlt pc, lr, lsr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x00f0f7ef │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -234381,96 +234296,96 @@ │ │ │ │ @ instruction: 0xe7d57cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x174f04 │ │ │ │ + blls 0x174db4 │ │ │ │ svcne 0x003a4629 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ andcc r1, r4, #1488 @ 0x5d0 │ │ │ │ ldmdale r8, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ - beq 0x9318f8 │ │ │ │ + beq 0x9317a8 │ │ │ │ vfmsvc.f32 s29, s18, s30 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf903fa29 │ │ │ │ - blx 0x3b3a2c │ │ │ │ + blx 0x3b38dc │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x9318d0 │ │ │ │ - blx 0x14a4f70 │ │ │ │ - b 0x1433a2c │ │ │ │ + beq 0x931780 │ │ │ │ + blx 0x14a4e20 │ │ │ │ + b 0x14338dc │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x478214 │ │ │ │ - b 0x1373a3c │ │ │ │ + blx 0x4780c4 │ │ │ │ + b 0x13738ec │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b3b58 │ │ │ │ + blx 0x3b3a08 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r1, lsr #20 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - b 0x14c5cb8 │ │ │ │ + b 0x14c5b68 │ │ │ │ @ instruction: 0xf8581010 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x430270 │ │ │ │ - b 0xc78290 │ │ │ │ - b 0x1478a94 │ │ │ │ + b 0x430120 │ │ │ │ + b 0xc78140 │ │ │ │ + b 0x1478944 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1aecc02 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbf6f │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [sl, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xf53bc │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xf526c │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ andcs pc, r0, #3312 @ 0xcf0 │ │ │ │ @ instruction: 0x1eb39901 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ - ldccs 3, cr3, [pc, #-8]! @ 0xf52cc │ │ │ │ + ldccs 3, cr3, [pc, #-8]! @ 0xf517c │ │ │ │ @ instruction: 0xf8b3d831 │ │ │ │ - blx 0xcad2dc │ │ │ │ + blx 0xcad18c │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xc782e8 │ │ │ │ - bl 0x834afc │ │ │ │ - bl 0x12b8324 │ │ │ │ + blx 0xc78198 │ │ │ │ + bl 0x8349ac │ │ │ │ + bl 0x12b81d4 │ │ │ │ @ instruction: 0xf5bc0e07 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00220e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf543c │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf52ec │ │ │ │ andle r4, r3, #252706816 @ 0xf100000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @@ -234524,43 +234439,43 @@ │ │ │ │ svclt 0x0000e7e3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ @ instruction: 0xf04ffe31 │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ uhasxmi r1, r3, r2 │ │ │ │ @ instruction: 0xf1054676 │ │ │ │ andcc r3, r4, #16711680 @ 0xff0000 │ │ │ │ ldmdale sl!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x2b0148 │ │ │ │ + beq 0x2afff8 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x131a20 │ │ │ │ + beq 0x1318d0 │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18b844c │ │ │ │ - b 0x11f3e50 │ │ │ │ + blx 0x18b82fc │ │ │ │ + b 0x11f3d00 │ │ │ │ @ instruction: 0xf831030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xc1d548 │ │ │ │ - b 0x33848c │ │ │ │ - b 0x13f7890 │ │ │ │ + b 0xc1d3f8 │ │ │ │ + b 0x33833c │ │ │ │ + b 0x13f7740 │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b11b │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @@ -234573,35 +234488,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldc2l 7, cr15, [sl, #956] @ 0x3bc │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [sl], -ip, lsl #12 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r6!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x1b01f4 │ │ │ │ + beq 0x1b00a4 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x131adc │ │ │ │ + beq 0x13198c │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18b8508 │ │ │ │ - b 0x11f3f0c │ │ │ │ + blx 0x18b83b8 │ │ │ │ + b 0x11f3dbc │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ ldrbmi r0, [r6, #-2304]! @ 0xfffff700 │ │ │ │ eorsge pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0aea2c │ │ │ │ stmdbeq sl, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @@ -234616,55 +234531,55 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x134b64 │ │ │ │ + blls 0x134a14 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r4, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xe000f9b6 │ │ │ │ stmdaeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x931c44 │ │ │ │ + beq 0x931af4 │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r0], {46} @ 0x2e @ │ │ │ │ vseleq.f32 s30, s6, s29 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x1365300 │ │ │ │ - blx 0x373dcc │ │ │ │ + blx 0x13651b0 │ │ │ │ + blx 0x373c7c │ │ │ │ svclt 0x0058f808 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ stmdaeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x136532c │ │ │ │ - b 0x14b35e0 │ │ │ │ - blx 0x1338de4 │ │ │ │ - bl 0x8335d4 │ │ │ │ + blx 0x13651dc │ │ │ │ + b 0x14b3490 │ │ │ │ + blx 0x1338c94 │ │ │ │ + bl 0x833484 │ │ │ │ @ instruction: 0xf1480c0e │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf571c │ │ │ │ - ble 0x2c71a4 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf55cc │ │ │ │ + ble 0x2c7054 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf005da1d │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #24 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xf59cd │ │ │ │ + streq pc, [pc, #965] @ 0xf587d │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbda5 │ │ │ │ @@ -234678,44 +234593,44 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ stc2 7, cr15, [sl, #-956] @ 0xfffffc44 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c1668 │ │ │ │ + blcs 0x10c1518 │ │ │ │ @ instruction: 0xf9b0d853 │ │ │ │ @ instruction: 0xf1c2e000 │ │ │ │ @ instruction: 0xf1b20820 │ │ │ │ - b 0x14b7ef0 │ │ │ │ - blx 0xc93e2c │ │ │ │ - blx 0xcb4680 │ │ │ │ - blx 0x374e88 │ │ │ │ - b 0x14336a0 │ │ │ │ + b 0x14b7da0 │ │ │ │ + blx 0xc93cdc │ │ │ │ + blx 0xcb4530 │ │ │ │ + blx 0x374d38 │ │ │ │ + b 0x1433550 │ │ │ │ @ instruction: 0xf1c30c08 │ │ │ │ svclt 0x00580820 │ │ │ │ - blx 0x3b3fb0 │ │ │ │ + blx 0x3b3e60 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ - b 0x14253f4 │ │ │ │ - b 0x14786c0 │ │ │ │ + b 0x14252a4 │ │ │ │ + b 0x1478570 │ │ │ │ @ instruction: 0xf1b30e08 │ │ │ │ @ instruction: 0xf00c0820 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf808fa49 │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf803fa49 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr8, {2} │ │ │ │ svcvc 0x0080f5bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ @ instruction: 0x46f00cff │ │ │ │ @ instruction: 0xf1beda07 │ │ │ │ - ble 0x7f92d4 │ │ │ │ + ble 0x7f9184 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -234731,162 +234646,162 @@ │ │ │ │ strb r0, [r2, r1, lsl #28]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x13498c │ │ │ │ + blls 0x13483c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ strcc r1, [r4, #-3674] @ 0xfffff1a6 │ │ │ │ ldmdale r8, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - beq 0x931e60 │ │ │ │ + beq 0x931d10 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3b3f8c │ │ │ │ + blx 0x3b3e3c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x931e38 │ │ │ │ - blx 0x13654e4 │ │ │ │ - b 0x1433fa0 │ │ │ │ + beq 0x931ce8 │ │ │ │ + blx 0x1365394 │ │ │ │ + b 0x1433e50 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x338788 │ │ │ │ - b 0x1333fb0 │ │ │ │ + blx 0x338638 │ │ │ │ + b 0x1333e60 │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b40b8 │ │ │ │ + blx 0x3b3f68 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2e │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x12ac04c │ │ │ │ - blx 0x18b6fe4 │ │ │ │ + b 0x12abefc │ │ │ │ + blx 0x18b6e94 │ │ │ │ vmlal.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x41588c │ │ │ │ - b 0xaf87fc │ │ │ │ - b 0x12f7800 │ │ │ │ + b 0x41573c │ │ │ │ + b 0xaf86ac │ │ │ │ + b 0x12f76b0 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ @ instruction: 0xd1ae0f04 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbcb5 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [r8, r0, lsl #16] │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf5950 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf5800 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x17488c │ │ │ │ + blls 0x17473c │ │ │ │ @ instruction: 0xf1a64629 │ │ │ │ vmull.p8 q8, d0, d4 │ │ │ │ strcc r0, [ip], -pc, lsl #1 │ │ │ │ cdpne 5, 5, cr2, cr10, cr0, {0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r6, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -lr │ │ │ │ - beq 0x931f68 │ │ │ │ + beq 0x931e18 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3b4094 │ │ │ │ + blx 0x3b3f44 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x931f40 │ │ │ │ - blx 0x13655ec │ │ │ │ - b 0x14340a8 │ │ │ │ + beq 0x931df0 │ │ │ │ + blx 0x136549c │ │ │ │ + b 0x1433f58 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x338890 │ │ │ │ - b 0x13340b8 │ │ │ │ + blx 0x338740 │ │ │ │ + b 0x1333f68 │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b41c0 │ │ │ │ + blx 0x3b4070 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2c │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r1, lsr #20 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ - b 0x14c6eac │ │ │ │ + b 0x14c6d5c │ │ │ │ @ instruction: 0xf8571010 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x4188e8 │ │ │ │ - b 0xaf8908 │ │ │ │ - b 0x12f790c │ │ │ │ + b 0x418798 │ │ │ │ + b 0xaf87b8 │ │ │ │ + b 0x12f77bc │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbc33 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [sl, r0, lsl #16] │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf5a54 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf5904 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4cb24 │ │ │ │ + bl 0xfec4c9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x134794 │ │ │ │ + bls 0x134644 │ │ │ │ stmdbls r1, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0103a02 │ │ │ │ @ instruction: 0xf1020f01 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ svclt 0x001c008f │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ andsgt pc, r3, r1, lsl #16 │ │ │ │ - blcs 0x30255c │ │ │ │ + blcs 0x30240c │ │ │ │ @ instruction: 0x4620d1f1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef4010 │ │ │ │ svclt 0x0000bc03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4cb70 │ │ │ │ + bl 0xfec4ca20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ stmdbls r1, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ eorcc pc, ip, r1, lsr r8 @ │ │ │ │ svcpl 0x0004f854 │ │ │ │ @@ -234898,66 +234813,66 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef40f0 │ │ │ │ svclt 0x0000bbd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4cbd0 │ │ │ │ + bl 0xfec4ca80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x1346e8 │ │ │ │ + bls 0x134598 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x1e939901 │ │ │ │ @ instruction: 0xf010320e │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ - b 0x14b6600 │ │ │ │ + b 0x14b64b0 │ │ │ │ setend le │ │ │ │ svclt 0x001c0102 │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f04293 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xfebb39d4 │ │ │ │ + bllt 0xfebb3884 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cc20 │ │ │ │ + bl 0xfec4cad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x6b39f6 │ │ │ │ + blx 0x6b38a6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r4, [ip], #-1577 @ 0xfffff9d7 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf85e884b │ │ │ │ tstcc r4, r4, lsl #30 │ │ │ │ @ instruction: 0xf8560900 │ │ │ │ ldrbmi r2, [r4, #-60]! @ 0xffffffc4 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ stccc 8, cr15, [r2], {33} @ 0x21 │ │ │ │ ldrtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x2033a30 │ │ │ │ + bllt 0x20338e0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4604 │ │ │ │ @ instruction: 0xf04ffaeb │ │ │ │ cdpne 12, 11, cr0, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf9314667 │ │ │ │ - blcs 0xfe1056a4 │ │ │ │ + blcs 0xfe105554 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4616087f │ │ │ │ ldrmi sp, [r8], r9, lsl #20 │ │ │ │ @ instruction: 0xf15e3380 │ │ │ │ @@ -234970,54 +234885,54 @@ │ │ │ │ vbic.i32 d20, #34560 @ 0x00008700 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ bicsle r0, ip, r8, lsl #30 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x10b3aac │ │ │ │ + bllt 0x10b395c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ strcs r4, [r0], -r4, lsl #12 │ │ │ │ - blx 0xfec33ac8 │ │ │ │ + blx 0xfec33978 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ @ instruction: 0xf1084629 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ @ instruction: 0xf93e004f │ │ │ │ - blcs 0xfe105728 │ │ │ │ + blcs 0xfe1055d8 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ andeq pc, r0, #124, 2 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrbcs fp, [pc, -r4, lsr #31]! │ │ │ │ - ble 0x307388 │ │ │ │ + ble 0x307238 │ │ │ │ orrcc r4, r0, #32505856 @ 0x1f00000 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2780bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e704f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ mvnle r4, r6, asr #11 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1b3b24 │ │ │ │ + bllt 0x1b39d4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf64a1f15 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ tstls r1, r3, lsr r7 │ │ │ │ - blx 0x1c33b48 │ │ │ │ + blx 0x1c339f8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ @ instruction: 0xf513da2c │ │ │ │ @@ -235038,34 +234953,34 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb11ed1d4 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfeeb3bbc │ │ │ │ + blt 0xfeeb3a6c │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xf5d24 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xf5bd4 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf7ef0733 │ │ │ │ svcne 0x0032fa1b │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14c9844 │ │ │ │ + b 0x14c96f4 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ - ble 0xaf8c4c │ │ │ │ + ble 0xaf8afc │ │ │ │ svcmi 0x0000f513 │ │ │ │ @ instruction: 0xf15e469c │ │ │ │ svclt 0x00ae0e00 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @@ -235082,15 +234997,15 @@ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @ instruction: 0xf000ba67 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ @ instruction: 0xe7dd7cff │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4ceb0 │ │ │ │ + bl 0xfec4cd60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9d2f7ef │ │ │ │ @ instruction: 0xf1a62300 │ │ │ │ ldrmi r0, [lr], -r2, lsl #28 │ │ │ │ svcgt 0x0002f83e │ │ │ │ @@ -235103,17 +235018,17 @@ │ │ │ │ movwmi r3, #58113 @ 0xe301 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ mvnle r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xe33cc0 │ │ │ │ + blt 0xe33b70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cf0c │ │ │ │ + bl 0xfec4cdbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf9a4f7ef │ │ │ │ @ instruction: 0x46291ebb │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ strcs r0, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -235127,37 +235042,37 @@ │ │ │ │ streq lr, [lr, #-2629] @ 0xfffff5bb │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ @ instruction: 0xd1eb429f │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x233d20 │ │ │ │ + blt 0x233bd0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf64a1f15 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ tstls r1, r3, lsr r7 │ │ │ │ @ instruction: 0xf96ef7ef │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ @ instruction: 0xf855b2c2 │ │ │ │ @ instruction: 0xf8313f04 │ │ │ │ @ instruction: 0xf04fc02e │ │ │ │ @ instruction: 0xf5b30800 │ │ │ │ @ instruction: 0xf8573f80 │ │ │ │ svclt 0x00242032 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - b 0x1405e08 │ │ │ │ + b 0x1405cb8 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, pc, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @@ -235167,80 +235082,80 @@ │ │ │ │ svclt 0x0000b9c3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf7ef0733 │ │ │ │ svcne 0x0032f92d │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blx 0x18bf218 │ │ │ │ + blx 0x18bf0c8 │ │ │ │ @ instruction: 0xf852fe80 │ │ │ │ @ instruction: 0xf8b13f04 │ │ │ │ tstcc r4, r2 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0x1252e38 │ │ │ │ - b 0xbf7260 │ │ │ │ - b 0x1b8e7c │ │ │ │ - b 0x13f6a80 │ │ │ │ + b 0x1252ce8 │ │ │ │ + b 0xbf7110 │ │ │ │ + b 0x1b8d2c │ │ │ │ + b 0x13f6930 │ │ │ │ stmdbeq r0, {r0, r1, r8, r9} │ │ │ │ @ instruction: 0xf82142b2 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r2, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d070 │ │ │ │ + bl 0xfec4cf20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf8f2f7ef │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46671eb1 │ │ │ │ svccc 0x0002f931 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x2076fc │ │ │ │ + ble 0x2075ac │ │ │ │ ldrmi r2, [r6, #1536]! @ 0x600 │ │ │ │ @ instruction: 0x4633bfbc │ │ │ │ tstlt sl, r6, lsl r6 │ │ │ │ andscc pc, ip, r5, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ vbic.i32 d20, #34560 @ 0x00008700 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdblt sl, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d0e0 │ │ │ │ + bl 0xfec4cf90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7f8b9 │ │ │ │ strtmi r0, [r9], -r2, lsl #24 │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ @ instruction: 0xf93c004f │ │ │ │ @ instruction: 0xf5b33f02 │ │ │ │ - b 0x14d5d08 │ │ │ │ + b 0x14d5bb8 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ @ instruction: 0xf0000200 │ │ │ │ svclt 0x00a40201 │ │ │ │ @ instruction: 0x461523ff │ │ │ │ strcs sp, [r0, #-2564] @ 0xfffff5fc │ │ │ │ svclt 0x00bc45ae │ │ │ │ ldrmi r4, [r5], -fp, lsr #12 │ │ │ │ @@ -235255,32 +235170,32 @@ │ │ │ │ svclt 0x0000b913 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf64a1f15 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ tstls r1, r3, lsr r7 │ │ │ │ @ instruction: 0xf87cf7ef │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ - bcs 0x12c820 │ │ │ │ + bcs 0x12c6d0 │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12a6054 │ │ │ │ + b 0x12a5f04 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbfe070 │ │ │ │ + b 0xbfdf20 │ │ │ │ andsmi r0, r3, r2, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb11ed1da │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ @@ -235293,36 +235208,36 @@ │ │ │ │ svclt 0x0000e7da │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf7ef0733 │ │ │ │ svcne 0x0032f831 │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14c5e18 │ │ │ │ + b 0x14c5cc8 │ │ │ │ @ instruction: 0xf17c7ce3 │ │ │ │ - ble 0xa39820 │ │ │ │ + ble 0xa396d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ - b 0x124244c │ │ │ │ + b 0x12422fc │ │ │ │ stmdbeq r0, {r3, r8, sl} │ │ │ │ @ instruction: 0xf85742b2 │ │ │ │ - b 0xc2e140 │ │ │ │ - b 0x1b9084 │ │ │ │ - b 0x13f6c88 │ │ │ │ + b 0xc2dff0 │ │ │ │ + b 0x1b8f34 │ │ │ │ + b 0x13f6b38 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, sl, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmlt r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -235332,29 +235247,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r2], r2, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ - blls 0x176034 │ │ │ │ + blls 0x175ee4 │ │ │ │ @ instruction: 0xf64abb5b │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ svcne 0x003a0533 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ svceq 0x0001f010 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ movweq lr, #27271 @ 0x6a87 │ │ │ │ svclt 0x0018b2c6 │ │ │ │ vmvn.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsne pc, r6, r5, asr r8 @ │ │ │ │ - b 0x1c7964 │ │ │ │ - b 0xfe1b6cd4 │ │ │ │ + b 0x1c7814 │ │ │ │ + b 0xfe1b6b84 │ │ │ │ andsvs r0, r3, r7, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r8, ror #3 │ │ │ │ @ instruction: 0xf848f7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -235362,32 +235277,32 @@ │ │ │ │ @ instruction: 0xf04f87f0 │ │ │ │ @ instruction: 0x463431ff │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ strbeq pc, [r0], -r3, asr #3 @ │ │ │ │ stceq 1, cr15, [r4], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf606fa21 │ │ │ │ @ instruction: 0xf1c34316 │ │ │ │ @ instruction: 0xf1c30220 │ │ │ │ - blx 0x937da4 │ │ │ │ + blx 0x937c54 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ svcne 0x0004f85c │ │ │ │ @ instruction: 0xf010b2c2 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - blx 0x156204 │ │ │ │ - b 0x2b454c │ │ │ │ - b 0x1176954 │ │ │ │ - b 0xfe17696c │ │ │ │ - b 0x176950 │ │ │ │ - b 0xfe176970 │ │ │ │ - blx 0x936958 │ │ │ │ + blx 0x1560b4 │ │ │ │ + b 0x2b43fc │ │ │ │ + b 0x1176804 │ │ │ │ + b 0xfe17681c │ │ │ │ + b 0x176800 │ │ │ │ + b 0xfe176820 │ │ │ │ + blx 0x936808 │ │ │ │ svclt 0x0018f107 │ │ │ │ @ instruction: 0xf8cc460c │ │ │ │ ldrbmi r2, [r4, #0]! │ │ │ │ ldrbmi sp, [r0], -r2, ror #3 │ │ │ │ @ instruction: 0xf802f7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -235395,48 +235310,48 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x687998 │ │ │ │ - blle 0x740198 │ │ │ │ + blle 0x687848 │ │ │ │ + blle 0x740048 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x1b922c │ │ │ │ - blx 0x1b25b0 │ │ │ │ - blx 0x9b59ec │ │ │ │ - b 0x11751e8 │ │ │ │ - blx 0x1765f4 │ │ │ │ - b 0x11721c0 │ │ │ │ + blx 0x1b90dc │ │ │ │ + blx 0x1b2460 │ │ │ │ + blx 0x9b589c │ │ │ │ + b 0x1175098 │ │ │ │ + blx 0x1764a4 │ │ │ │ + b 0x1172070 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11e5f58 │ │ │ │ + blx 0x11e5e08 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x14b9f00 │ │ │ │ + b 0x14b9db0 │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x77920c │ │ │ │ - blle 0x8c0610 │ │ │ │ + blle 0x7790bc │ │ │ │ + blle 0x8c04c0 │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - ble 0x5f6618 │ │ │ │ + ble 0x5f64c8 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ @@ -235447,65 +235362,65 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x9c6e84 │ │ │ │ + blx 0x9c6d34 │ │ │ │ @ instruction: 0xf1acf10c │ │ │ │ - blx 0x9b92ec │ │ │ │ - b 0x11352a0 │ │ │ │ + blx 0x9b919c │ │ │ │ + b 0x1135150 │ │ │ │ andcs r0, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf11cc010 │ │ │ │ - b 0x14b9f84 │ │ │ │ + b 0x14b9e34 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x461117da │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x679e9c │ │ │ │ + blle 0x679d4c │ │ │ │ svceq 0x0040f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {3} @ │ │ │ │ tstmi sl, #41984 @ 0xa400 │ │ │ │ @ instruction: 0xf06fd04f │ │ │ │ - b 0x1cc66b0 │ │ │ │ - b 0xfe152e40 │ │ │ │ + b 0x1cc6560 │ │ │ │ + b 0xfe152cf0 │ │ │ │ @ instruction: 0xf04f71e3 │ │ │ │ @ instruction: 0xf8c00c01 │ │ │ │ ldrmi ip, [r0], -r8, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ cpsid │ │ │ │ @ instruction: 0xf1b00c20 │ │ │ │ - blx 0x976758 │ │ │ │ - blx 0x1f2adc │ │ │ │ - b 0x11b5310 │ │ │ │ + blx 0x976608 │ │ │ │ + blx 0x1f298c │ │ │ │ + b 0x11b51c0 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11c6f14 │ │ │ │ + blx 0x11c6dc4 │ │ │ │ ldrmi pc, [r0], -r0, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0120 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x177788 │ │ │ │ - blx 0x1f3310 │ │ │ │ - blx 0x9b2740 │ │ │ │ + blx 0x177638 │ │ │ │ + blx 0x1f31c0 │ │ │ │ + blx 0x9b25f0 │ │ │ │ msrmi CPSR_c, #14, 28 @ 0xe0 │ │ │ │ vst1.8 {d15-d16}, [ip], r2 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0xa07bb8 │ │ │ │ + blx 0xa07a68 │ │ │ │ @ instruction: 0xf1bcfe0c │ │ │ │ - blx 0x1373a8 │ │ │ │ - b 0x14b3740 │ │ │ │ + blx 0x137258 │ │ │ │ + b 0x14b35f0 │ │ │ │ svclt 0x005c0e05 │ │ │ │ vst1.16 {d15-d16}, [r4], r1 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084572 │ │ │ │ lsrsle r4, r2, r6 │ │ │ │ @@ -235515,46 +235430,46 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xc76774 │ │ │ │ + blle 0xc76624 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r8, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x979420 │ │ │ │ - blx 0x9f23dc │ │ │ │ + blx 0x9792d0 │ │ │ │ + blx 0x9f228c │ │ │ │ @ instruction: 0xf1aef10e │ │ │ │ - blx 0x1b9c2c │ │ │ │ - b 0x11353e0 │ │ │ │ - blx 0x9b63e4 │ │ │ │ - b 0x1135bf0 │ │ │ │ + blx 0x1b9adc │ │ │ │ + b 0x1135290 │ │ │ │ + blx 0x9b6294 │ │ │ │ + b 0x1135aa0 │ │ │ │ andcs r0, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x1b645c │ │ │ │ + blx 0x1b630c │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x177464 │ │ │ │ + blx 0x177314 │ │ │ │ @ instruction: 0xf1acfe0e │ │ │ │ - blx 0x97786c │ │ │ │ - b 0x11723f0 │ │ │ │ + blx 0x97771c │ │ │ │ + b 0x11722a0 │ │ │ │ movwmi r0, #4366 @ 0x110e │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ vseleq.f32 s30, s24, s1 │ │ │ │ @ instruction: 0xf505fa21 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ @@ -235563,60 +235478,60 @@ │ │ │ │ @ instruction: 0xd1b34572 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x6ba130 │ │ │ │ + blle 0x6b9fe0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1b │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3520 @ 0xdc0 │ │ │ │ @ instruction: 0xf04fd00e │ │ │ │ @ instruction: 0xf8c40c01 │ │ │ │ @ instruction: 0xf06fc228 │ │ │ │ - b 0x1cc6854 │ │ │ │ - b 0xfe1527e4 │ │ │ │ + b 0x1cc6704 │ │ │ │ + b 0xfe152694 │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf10cbd30 │ │ │ │ @ instruction: 0xf1cc31ff │ │ │ │ @ instruction: 0xf1b10c21 │ │ │ │ - blx 0x976500 │ │ │ │ - blx 0x1f2c88 │ │ │ │ - b 0x11b54b8 │ │ │ │ + blx 0x9763b0 │ │ │ │ + blx 0x1f2b38 │ │ │ │ + b 0x11b5368 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf000fa43 │ │ │ │ - blx 0x11c709c │ │ │ │ + blx 0x11c6f4c │ │ │ │ ldmdaeq r0, {r0, r8, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r1, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1aebd30 │ │ │ │ @ instruction: 0xf1ce0c20 │ │ │ │ - blx 0x1b653c │ │ │ │ - blx 0x1b28f8 │ │ │ │ - blx 0x9b54f4 │ │ │ │ - b 0x11724c8 │ │ │ │ + blx 0x1b63ec │ │ │ │ + blx 0x1b27a8 │ │ │ │ + blx 0x9b53a4 │ │ │ │ + b 0x1172378 │ │ │ │ movwmi r0, #4364 @ 0x110c │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ - blx 0x147cec │ │ │ │ - blx 0x93550c │ │ │ │ - b 0x1132518 │ │ │ │ + blx 0x147b9c │ │ │ │ + blx 0x9353bc │ │ │ │ + b 0x11323c8 │ │ │ │ @ instruction: 0xf1be000c │ │ │ │ - blx 0x1139568 │ │ │ │ + blx 0x1139418 │ │ │ │ svclt 0x005cfe0e │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ svclt 0x00084573 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a24628 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -235626,35 +235541,35 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xeb6930 │ │ │ │ + blle 0xeb67e0 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r8, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ce5b14 │ │ │ │ + b 0x1ce59c4 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x979de0 │ │ │ │ - blx 0x1f2594 │ │ │ │ - blx 0x9f296c │ │ │ │ + blx 0x979c90 │ │ │ │ + blx 0x1f2444 │ │ │ │ + blx 0x9f281c │ │ │ │ movwmi pc, #36366 @ 0x8e0e @ │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14b867c │ │ │ │ - b 0x10f6af0 │ │ │ │ + b 0x14b852c │ │ │ │ + b 0x10f69a0 │ │ │ │ stmiane r0, {r2, r3, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -235663,48 +235578,48 @@ │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x1871c8 │ │ │ │ - blx 0x1725f8 │ │ │ │ - blx 0x9335dc │ │ │ │ - blx 0x975e00 │ │ │ │ - b 0x14b39e8 │ │ │ │ - b 0x1479de8 │ │ │ │ - blx 0x939df0 │ │ │ │ + blx 0x187078 │ │ │ │ + blx 0x1724a8 │ │ │ │ + blx 0x93348c │ │ │ │ + blx 0x975cb0 │ │ │ │ + b 0x14b3898 │ │ │ │ + b 0x1479c98 │ │ │ │ + blx 0x939ca0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs sp, r0, #-2147483606 @ 0x8000002a │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db5f0 │ │ │ │ @ instruction: 0xf1c11014 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x12ba2bc │ │ │ │ + blle 0x12ba16c │ │ │ │ @ instruction: 0xf1be461e │ │ │ │ - blle 0x13ba208 │ │ │ │ + blle 0x13ba0b8 │ │ │ │ svceq 0x002ff1be │ │ │ │ @ instruction: 0xf1aedc3e │ │ │ │ @ instruction: 0xf1ce0120 │ │ │ │ - blx 0x179698 │ │ │ │ - blx 0x1f3620 │ │ │ │ - blx 0x9b2a58 │ │ │ │ + blx 0x179548 │ │ │ │ + blx 0x1f34d0 │ │ │ │ + blx 0x9b2908 │ │ │ │ msrmi CPSR_c, #12, 24 @ 0xc00 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ - b 0x1137654 │ │ │ │ - blx 0x8c6aa4 │ │ │ │ + b 0x1137504 │ │ │ │ + blx 0x8c6954 │ │ │ │ strne pc, [ip], #-3212 @ 0xfffff374 │ │ │ │ @ instruction: 0x4c01ea4c │ │ │ │ smlawteq r0, lr, r1, pc @ │ │ │ │ - blx 0x207ee0 │ │ │ │ - blx 0xc33a4c │ │ │ │ + blx 0x207d90 │ │ │ │ + blx 0xc338fc │ │ │ │ msrmi CPSR_fc, #-2147483645 @ 0x80000003 │ │ │ │ streq pc, [r0, #-446]! @ 0xfffffe42 │ │ │ │ @ instruction: 0xfe0efa47 │ │ │ │ @ instruction: 0x412cbf5c │ │ │ │ ldrbmi r4, [r3, #-801]! @ 0xfffffcdf │ │ │ │ addmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r3], -r4, lsl #30 │ │ │ │ @@ -235719,115 +235634,115 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnle r4, sl, lsl r3 │ │ │ │ ldrmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xf66a8 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xf6558 │ │ │ │ smlawteq r1, r1, r1, pc @ │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1bc430a │ │ │ │ svclt 0x005c0120 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11c72e8 │ │ │ │ + blx 0x11c7198 │ │ │ │ strmi pc, [lr], -ip, lsl #2 │ │ │ │ @ instruction: 0xf0020853 │ │ │ │ - b 0x11b6ed0 │ │ │ │ - b 0x14d35d4 │ │ │ │ + b 0x11b6d80 │ │ │ │ + b 0x14d3484 │ │ │ │ ldmne sl, {r0, r5, r6, sl, fp} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x14e3128 │ │ │ │ - b 0x1146b10 │ │ │ │ - b 0x11c6b2c │ │ │ │ + b 0x14e2fd8 │ │ │ │ + b 0x11469c0 │ │ │ │ + b 0x11c69dc │ │ │ │ strne r4, [r9], #-769 @ 0xfffffcff │ │ │ │ svclt 0x0008458c │ │ │ │ @ instruction: 0xd1bb429a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16f6b18 │ │ │ │ + ble 0x16f69c8 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ vst1.8 {d15-d16}, [r1], r2 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x923164 │ │ │ │ - blx 0x173f74 │ │ │ │ - blx 0x973758 │ │ │ │ + blx 0x923014 │ │ │ │ + blx 0x173e24 │ │ │ │ + blx 0x973608 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x947400 │ │ │ │ + blx 0x9472b0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ eorcc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ce5d34 │ │ │ │ + b 0x1ce5be4 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x976bfc │ │ │ │ - blx 0x1f2fb0 │ │ │ │ + blx 0x976aac │ │ │ │ + blx 0x1f2e60 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x14c73bc │ │ │ │ + b 0x14c726c │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3228 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x15a5d8c │ │ │ │ + b 0x15a5c3c │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x47f3e4 │ │ │ │ + blle 0x47f294 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x947134 │ │ │ │ - blle 0x3333f8 │ │ │ │ + blx 0x946fe4 │ │ │ │ + blle 0x3332a8 │ │ │ │ vstrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r8, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vpmax.u8 d15, d2, d1 │ │ │ │ vpmax.s8 d15, d2, d19 │ │ │ │ @ instruction: 0xd1ef4291 │ │ │ │ svclt 0x0000e7f3 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1fa4a0 │ │ │ │ + ble 0x1fa350 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0x1085f0 │ │ │ │ - bcs 0x8ed468 │ │ │ │ + bcs 0x1084a0 │ │ │ │ + bcs 0x8ed318 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -235840,146 +235755,146 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f20 │ │ │ │ - blle 0x37f488 │ │ │ │ - blle 0x44108c │ │ │ │ + blle 0x37f338 │ │ │ │ + blle 0x440f3c │ │ │ │ vldrle s4, [r6, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r8, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrsbmi r4, [r1], #50 @ 0x32 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmpeq r1, #3072 @ 0xc00 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x148680 │ │ │ │ - blx 0x9f34cc │ │ │ │ + blx 0x148530 │ │ │ │ + blx 0x9f337c │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ strb sp, [r8, r4, ror #3]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0x12d514 │ │ │ │ - blcs 0x8ed524 │ │ │ │ + blcs 0x12d3c4 │ │ │ │ + blcs 0x8ed3d4 │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x1145108 │ │ │ │ + blx 0x1144fb8 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x1b7510 │ │ │ │ + bl 0x1b73c0 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x1486d8 │ │ │ │ - blx 0x11b3128 │ │ │ │ + blx 0x148588 │ │ │ │ + blx 0x11b2fd8 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4db34 │ │ │ │ + bl 0xfec4d9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe4b4902 │ │ │ │ - bls 0x19cd58 │ │ │ │ + blx 0xfe4b47b2 │ │ │ │ + bls 0x19cc08 │ │ │ │ @ instruction: 0xf1019b01 │ │ │ │ @ instruction: 0x46940e10 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ ldrmi r0, [ip], #79 @ 0x4f │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ - bl 0x1881f0 │ │ │ │ + bl 0x1880a0 │ │ │ │ @ instruction: 0xf7ee1403 │ │ │ │ @ instruction: 0x4620fbfb │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - ldrvc pc, [r8], -sl, asr #12 │ │ │ │ + ldrbpl pc, [r8], sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x175718 │ │ │ │ + bls 0x1755c8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ ldrmi r3, [r3], -lr, lsl #10 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ streq lr, [r3, -r1, lsl #20] │ │ │ │ @ instruction: 0x0c01ea2c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ @ instruction: 0xf8ae4423 │ │ │ │ mvnle ip, r0 │ │ │ │ - bl 0x1882e4 │ │ │ │ + bl 0x188194 │ │ │ │ @ instruction: 0xf7ee04c4 │ │ │ │ strtmi pc, [r0], -r1, asr #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x1756a4 │ │ │ │ + bls 0x175554 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ ldrmi r3, [r3], -ip, lsl #12 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ smlabbeq r3, r5, sl, lr │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ strtmi lr, [r3], #-62 @ 0xffffffc2 │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r5, r1, sl, lr │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ strbmi sp, [r0], -ip, ror #3 │ │ │ │ streq lr, [r4], #2818 @ 0xb02 │ │ │ │ - blx 0xfe2b4a1a │ │ │ │ + blx 0xfe2b48ca │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4dc80 │ │ │ │ + bl 0xfec4db30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0xffb34a4c │ │ │ │ + blx 0xffb348fc │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ adcmi r4, r3, #44, 8 @ 0x2c000000 │ │ │ │ @@ -235995,27 +235910,27 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-716] @ 0xfffffd34 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ - b 0x1187bd4 │ │ │ │ + b 0x1187a84 │ │ │ │ adcmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ mvnle r4, r6, ror #10 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fb19 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -236025,53 +235940,53 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-476] @ 0xfffffe24 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf857442c │ │ │ │ adcmi lr, r3, #62 @ 0x3e │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ - b 0x188138 │ │ │ │ - b 0xfe1773dc │ │ │ │ + b 0x187fe8 │ │ │ │ + b 0xfe17728c │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fadd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ddd0 │ │ │ │ + bl 0xfec4dc80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0x1134b9c │ │ │ │ + blx 0x1134a4c │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ svclt 0x00082c00 │ │ │ │ - blne 0x1a08474 │ │ │ │ + blne 0x1a08324 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ strtmi pc, [r0], -sp, lsr #21 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -236079,29 +235994,29 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-44] @ 0xffffffd4 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ svclt 0x00082c00 │ │ │ │ - b 0x11884e8 │ │ │ │ - blne 0x19f74b4 │ │ │ │ + b 0x1188398 │ │ │ │ + blne 0x19f7364 │ │ │ │ @ instruction: 0xf8ac4566 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fa71 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -236109,29 +236024,29 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrvc pc, [r8, -sl, asr #12] │ │ │ │ + ldrbpl pc, [r8, sl, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ @ instruction: 0x9d08f9cf │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0xf857461c │ │ │ │ - blne 0x1a2ede4 │ │ │ │ - b 0x188288 │ │ │ │ - b 0xfe17752c │ │ │ │ + blne 0x1a2ec94 │ │ │ │ + b 0x188138 │ │ │ │ + b 0xfe1773dc │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fa35 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -236152,17 +236067,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0018428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32b528 │ │ │ │ + b 0x32b3d8 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406400 │ │ │ │ + b 0x4062b0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r0!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -236184,17 +236099,17 @@ │ │ │ │ svclt 0x0018428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8668 │ │ │ │ - blx 0x8b7a04 │ │ │ │ - b 0x11f6828 │ │ │ │ + b 0x9c8518 │ │ │ │ + blx 0x8b78b4 │ │ │ │ + b 0x11f66d8 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b9b7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236208,19 +236123,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x140840c │ │ │ │ + b 0x14082bc │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32b618 │ │ │ │ + b 0x32b4c8 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x4064e8 │ │ │ │ + b 0x406398 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -236241,17 +236156,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c874c │ │ │ │ - blx 0x8b7aec │ │ │ │ - b 0x11f6104 │ │ │ │ + b 0x9c85fc │ │ │ │ + blx 0x8b799c │ │ │ │ + b 0x11f5fb4 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b945 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236269,17 +236184,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c87bc │ │ │ │ - blx 0x8b7b5c │ │ │ │ - b 0x11f697c │ │ │ │ + b 0x9c866c │ │ │ │ + blx 0x8b7a0c │ │ │ │ + b 0x11f682c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b90d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236289,18 +236204,18 @@ │ │ │ │ sxtab16mi pc, r0, fp, ror #16 @ │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ @ instruction: 0xf1a5f837 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14ceb9c │ │ │ │ + b 0x14cea4c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #30 │ │ │ │ - blx 0x8bef98 │ │ │ │ + blx 0x8bee48 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236322,17 +236237,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0008428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32b7d0 │ │ │ │ + b 0x32b680 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x4066a8 │ │ │ │ + b 0x406558 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt ip, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -236354,17 +236269,17 @@ │ │ │ │ svclt 0x0008428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8910 │ │ │ │ - blx 0x8b7cac │ │ │ │ - b 0x11f6ad0 │ │ │ │ + b 0x9c87c0 │ │ │ │ + blx 0x8b7b5c │ │ │ │ + b 0x11f6980 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b863 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236378,19 +236293,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x14086b4 │ │ │ │ + b 0x1408564 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32b8c0 │ │ │ │ + b 0x32b770 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x406790 │ │ │ │ + b 0x406640 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt r8!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -236411,17 +236326,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c89f4 │ │ │ │ - blx 0x8b7d94 │ │ │ │ - b 0x11f63ac │ │ │ │ + b 0x9c88a4 │ │ │ │ + blx 0x8b7c44 │ │ │ │ + b 0x11f625c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bff1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236439,17 +236354,17 @@ │ │ │ │ sadd16mi fp, r8, r4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8a64 │ │ │ │ - blx 0x8b7e04 │ │ │ │ - b 0x11f6c24 │ │ │ │ + b 0x9c8914 │ │ │ │ + blx 0x8b7cb4 │ │ │ │ + b 0x11f6ad4 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfb9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236459,18 +236374,18 @@ │ │ │ │ strmi pc, [r0], r7, lsr #30 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fee3 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cee44 │ │ │ │ + b 0x14cecf4 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ uqadd16mi fp, r0, r4 │ │ │ │ - blx 0x8bf240 │ │ │ │ + blx 0x8bf0f0 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236492,17 +236407,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0038428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32ba78 │ │ │ │ + b 0x32b928 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406950 │ │ │ │ + b 0x406800 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0048f7ed │ │ │ │ @@ -236524,17 +236439,17 @@ │ │ │ │ svclt 0x0038428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8bb8 │ │ │ │ - blx 0x8b7f54 │ │ │ │ - b 0x11f6d78 │ │ │ │ + b 0x9c8a68 │ │ │ │ + blx 0x8b7e04 │ │ │ │ + b 0x11f6c28 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf0f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236548,19 +236463,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x140895c │ │ │ │ + b 0x140880c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32bb68 │ │ │ │ + b 0x32ba18 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x406a38 │ │ │ │ + b 0x4068e8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 7, 13, cr15, cr4, cr13, {7} │ │ │ │ @@ -236581,17 +236496,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c8c9c │ │ │ │ - blx 0x8b803c │ │ │ │ - b 0x11f6654 │ │ │ │ + b 0x9c8b4c │ │ │ │ + blx 0x8b7eec │ │ │ │ + b 0x11f6504 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be9d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236609,17 +236524,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8d0c │ │ │ │ - blx 0x8b80ac │ │ │ │ - b 0x11f6ecc │ │ │ │ + b 0x9c8bbc │ │ │ │ + blx 0x8b7f5c │ │ │ │ + b 0x11f6d7c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be65 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236629,18 +236544,18 @@ │ │ │ │ pkhtbmi pc, r0, r3, asr #27 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fd8f │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cf0ec │ │ │ │ + b 0x14cef9c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #30 │ │ │ │ - blx 0x8bf4e8 │ │ │ │ + blx 0x8bf398 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236662,17 +236577,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0098428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32bd20 │ │ │ │ + b 0x32bbd0 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406bf8 │ │ │ │ + b 0x406aa8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [r4, #948]! @ 0x3b4 │ │ │ │ @@ -236694,17 +236609,17 @@ │ │ │ │ svclt 0x0098428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8e60 │ │ │ │ - blx 0x8b81fc │ │ │ │ - b 0x11f7020 │ │ │ │ + b 0x9c8d10 │ │ │ │ + blx 0x8b80ac │ │ │ │ + b 0x11f6ed0 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bdbb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236718,19 +236633,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x1408c04 │ │ │ │ + b 0x1408ab4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32be10 │ │ │ │ + b 0x32bcc0 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x406ce0 │ │ │ │ + b 0x406b90 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r0, #948] @ 0x3b4 │ │ │ │ @@ -236751,17 +236666,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c8f44 │ │ │ │ - blx 0x8b82e4 │ │ │ │ - b 0x11f68fc │ │ │ │ + b 0x9c8df4 │ │ │ │ + blx 0x8b8194 │ │ │ │ + b 0x11f67ac │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bd49 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236779,17 +236694,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8fb4 │ │ │ │ - blx 0x8b8354 │ │ │ │ - b 0x11f7174 │ │ │ │ + b 0x9c8e64 │ │ │ │ + blx 0x8b8204 │ │ │ │ + b 0x11f7024 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bd11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236799,18 +236714,18 @@ │ │ │ │ sxtab16mi pc, r0, pc, ror #24 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fc3b │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cf394 │ │ │ │ + b 0x14cf244 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #31 │ │ │ │ - blx 0x8bf790 │ │ │ │ + blx 0x8bf640 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236832,17 +236747,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00b8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32bfc8 │ │ │ │ + b 0x32be78 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406ea0 │ │ │ │ + b 0x406d50 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r0], #948 @ 0x3b4 │ │ │ │ @@ -236864,17 +236779,17 @@ │ │ │ │ svclt 0x00b8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9108 │ │ │ │ - blx 0x8b84a4 │ │ │ │ - b 0x11f72c8 │ │ │ │ + b 0x9c8fb8 │ │ │ │ + blx 0x8b8354 │ │ │ │ + b 0x11f7178 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc67 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236888,19 +236803,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x1408eac │ │ │ │ + b 0x1408d5c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32c0b8 │ │ │ │ + b 0x32bf68 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x406f88 │ │ │ │ + b 0x406e38 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [ip], #-948 @ 0xfffffc4c │ │ │ │ @@ -236921,17 +236836,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c91ec │ │ │ │ - blx 0x8b858c │ │ │ │ - b 0x11f6ba4 │ │ │ │ + b 0x9c909c │ │ │ │ + blx 0x8b843c │ │ │ │ + b 0x11f6a54 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bbf5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236949,17 +236864,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c925c │ │ │ │ - blx 0x8b85fc │ │ │ │ - b 0x11f741c │ │ │ │ + b 0x9c910c │ │ │ │ + blx 0x8b84ac │ │ │ │ + b 0x11f72cc │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bbbd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236969,28 +236884,28 @@ │ │ │ │ strmi pc, [r0], fp, lsr #22 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fae7 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cf63c │ │ │ │ + b 0x14cf4ec │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #31 │ │ │ │ - blx 0x8bfa38 │ │ │ │ + blx 0x8bf8e8 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ stccs 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe2b5a14 │ │ │ │ + bllt 0xfe2b58c4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ @ instruction: 0x4680faf5 │ │ │ │ @@ -237002,24 +236917,24 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00a8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32c270 │ │ │ │ + b 0x32c120 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x407148 │ │ │ │ + b 0x406ff8 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1435a88 │ │ │ │ + bllt 0x1435938 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ @ instruction: 0x4680fabb │ │ │ │ @@ -237034,17 +236949,17 @@ │ │ │ │ svclt 0x00a8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c93b0 │ │ │ │ - blx 0x8b874c │ │ │ │ - b 0x11f7570 │ │ │ │ + b 0x9c9260 │ │ │ │ + blx 0x8b85fc │ │ │ │ + b 0x11f7420 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bb13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237058,26 +236973,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x1409154 │ │ │ │ + b 0x1409004 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32c360 │ │ │ │ + b 0x32c210 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x407230 │ │ │ │ + b 0x4070e0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff735b70 │ │ │ │ + blt 0xff735a20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7edb256 │ │ │ │ strmi pc, [r0], r7, asr #20 │ │ │ │ @@ -237091,17 +237006,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c9494 │ │ │ │ - blx 0x8b8834 │ │ │ │ - b 0x11f6e4c │ │ │ │ + b 0x9c9344 │ │ │ │ + blx 0x8b86e4 │ │ │ │ + b 0x11f6cfc │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000baa1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237119,17 +237034,17 @@ │ │ │ │ @ instruction: 0x4618bfb4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9504 │ │ │ │ - blx 0x8b88a4 │ │ │ │ - b 0x11f76c4 │ │ │ │ + b 0x9c93b4 │ │ │ │ + blx 0x8b8754 │ │ │ │ + b 0x11f7574 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000ba69 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237139,28 +237054,28 @@ │ │ │ │ pkhtbmi pc, r0, r7, asr #19 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5f993 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cf8e4 │ │ │ │ + b 0x14cf794 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfb4 │ │ │ │ - blx 0x8bfce0 │ │ │ │ + blx 0x8bfb90 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ stccs 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xdb5cbc │ │ │ │ + blt 0xdb5b6c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ strmi pc, [r0], r1, lsr #19 │ │ │ │ @@ -237172,17 +237087,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00d8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32c518 │ │ │ │ + b 0x32c3c8 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x4073f0 │ │ │ │ + b 0x4072a0 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r8!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -237204,17 +237119,17 @@ │ │ │ │ svclt 0x00d8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9658 │ │ │ │ - blx 0x8b89f4 │ │ │ │ - b 0x11f7818 │ │ │ │ + b 0x9c9508 │ │ │ │ + blx 0x8b88a4 │ │ │ │ + b 0x11f76c8 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b9bf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237228,19 +237143,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x14093fc │ │ │ │ + b 0x14092ac │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32c608 │ │ │ │ + b 0x32c4b8 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x4074d8 │ │ │ │ + b 0x407388 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r4, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -237261,17 +237176,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c973c │ │ │ │ - blx 0x8b8adc │ │ │ │ - b 0x11f70f4 │ │ │ │ + b 0x9c95ec │ │ │ │ + blx 0x8b898c │ │ │ │ + b 0x11f6fa4 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b94d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237289,17 +237204,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, asr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c97ac │ │ │ │ - blx 0x8b8b4c │ │ │ │ - b 0x11f796c │ │ │ │ + b 0x9c965c │ │ │ │ + blx 0x8b89fc │ │ │ │ + b 0x11f781c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b915 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237309,18 +237224,18 @@ │ │ │ │ strmi pc, [r0], r3, lsl #17 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5f83f │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cfb8c │ │ │ │ + b 0x14cfa3c │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, asr #31 │ │ │ │ - blx 0x8bff88 │ │ │ │ + blx 0x8bfe38 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -237342,17 +237257,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00c8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32c7c0 │ │ │ │ + b 0x32c670 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x407698 │ │ │ │ + b 0x407548 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt r4!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -237374,17 +237289,17 @@ │ │ │ │ svclt 0x00c8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9900 │ │ │ │ - blx 0x8b8c9c │ │ │ │ - b 0x11f7ac0 │ │ │ │ + b 0x9c97b0 │ │ │ │ + blx 0x8b8b4c │ │ │ │ + b 0x11f7970 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b86b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237398,19 +237313,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x14096a4 │ │ │ │ + b 0x1409554 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32c8b0 │ │ │ │ + b 0x32c760 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x407780 │ │ │ │ + b 0x407630 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r0!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -237431,17 +237346,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c99e4 │ │ │ │ - blx 0x8b8d84 │ │ │ │ - b 0x11f739c │ │ │ │ + b 0x9c9894 │ │ │ │ + blx 0x8b8c34 │ │ │ │ + b 0x11f724c │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ svclt 0x0000bff9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237459,17 +237374,17 @@ │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9a54 │ │ │ │ - blx 0x8b8df4 │ │ │ │ - b 0x11f7c14 │ │ │ │ + b 0x9c9904 │ │ │ │ + blx 0x8b8ca4 │ │ │ │ + b 0x11f7ac4 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ svclt 0x0000bfc1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237479,18 +237394,18 @@ │ │ │ │ strmi pc, [r0], pc, lsr #30 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ @ instruction: 0xf1a5feeb │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cfe34 │ │ │ │ + b 0x14cfce4 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfd4 │ │ │ │ - blx 0x8c0230 │ │ │ │ + blx 0x8c00e0 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -237503,50 +237418,50 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ ldrmi r4, [fp], lr, lsl #12 │ │ │ │ @ instruction: 0xf7ec4617 │ │ │ │ @ instruction: 0xf8b4fef7 │ │ │ │ @ instruction: 0xf1a69da4 │ │ │ │ @ instruction: 0xf64a0108 │ │ │ │ - vmov.i32 d23, #2303 @ 0x000008ff │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ @ instruction: 0xf1ab0c33 │ │ │ │ strmi r0, [r0], r8, lsl #12 │ │ │ │ @ instruction: 0xf10b3f08 │ │ │ │ strls r0, [r1], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf589fa5f │ │ │ │ svcmi 0x0008f856 │ │ │ │ svccc 0x0008f857 │ │ │ │ @ instruction: 0xf088fa5f │ │ │ │ svc 0x0008f851 │ │ │ │ - beq 0xff272edc │ │ │ │ + beq 0xff272d8c │ │ │ │ eorspl pc, r5, ip, asr r8 @ │ │ │ │ - b 0xfe208440 │ │ │ │ + b 0xfe2082f0 │ │ │ │ ldmdavs r2!, {r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf8da402b │ │ │ │ subsmi r5, ip, r4 │ │ │ │ - b 0x14d24b0 │ │ │ │ + b 0x14d2360 │ │ │ │ vqshrn.u16 d18, , #8 │ │ │ │ subsmi r2, r3, pc, lsl #16 │ │ │ │ - b 0x1c999c │ │ │ │ - bl 0x3f8ee8 │ │ │ │ + b 0x1c984c │ │ │ │ + bl 0x3f8d98 │ │ │ │ @ instruction: 0xf85c05c0 │ │ │ │ - b 0x1f839c │ │ │ │ + b 0x1f824c │ │ │ │ stmdavs r8, {sl}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ - b 0xfe190318 │ │ │ │ + b 0xfe1901c8 │ │ │ │ stmdavs ip!, {r9}^ │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ bicle r6, fp, fp, asr #32 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0032f7ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4f510 │ │ │ │ + bl 0xfec4f3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ cdp2 7, 10, cr15, cr4, cr12, {7} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ cdp2 7, 6, cr15, cr0, cr12, {7} │ │ │ │ movweq lr, #2565 @ 0xa05 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @@ -237554,62 +237469,62 @@ │ │ │ │ andeq lr, r0, #139264 @ 0x22000 │ │ │ │ addslt r4, fp, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf8c44313 │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ec4038 │ │ │ │ svclt 0x0000bf13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f550 │ │ │ │ + bl 0xfec4f400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ cdp2 7, 8, cr15, cr2, cr12, {7} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ cdp2 7, 3, cr15, cr14, cr12, {7} │ │ │ │ ldmdbcs r0, {r0, r8, fp, ip, pc} │ │ │ │ strmi sp, [r2], -r2, lsr #16 │ │ │ │ @ instruction: 0xf04fb199 │ │ │ │ @ instruction: 0xf1c13cff │ │ │ │ @ instruction: 0xf1a10340 │ │ │ │ @ instruction: 0xf1c10e20 │ │ │ │ - blx 0xbf8804 │ │ │ │ + blx 0xbf86b4 │ │ │ │ eormi pc, r8, r3, lsl #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ andmi r4, r3, fp, lsl #6 │ │ │ │ @ instruction: 0xf8d4b299 │ │ │ │ strtmi r3, [r0], -r4, lsr #27 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c4430b │ │ │ │ andlt r3, r3, r4, lsr #27 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 13, cr15, cr12, cr12, {7} │ │ │ │ - mvneq pc, r2, asr #12 │ │ │ │ + @ instruction: 0x71a8f242 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andne pc, r4, r2, asr #12 │ │ │ │ + sbcvc pc, r4, r2, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18522b9 │ │ │ │ svclt 0x0000fe4f │ │ │ │ - eorseq sl, r3, r4, asr #22 │ │ │ │ + eorseq sl, r3, r4, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f5dc │ │ │ │ + bl 0xfec4f48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ cdp2 7, 3, cr15, cr12, cr12, {7} │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ - blcs 0xfb404 │ │ │ │ + blcs 0xfb2b4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe124f78 │ │ │ │ + blcs 0xfe124e28 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ @ instruction: 0xb1024694 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strhle r4, [r8, #33]! @ 0x21 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ @@ -237622,23 +237537,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fe09 │ │ │ │ cdpne 14, 11, cr0, cr1, cr2, {0} │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ andcs r0, r0, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - blcs 0xfa474 │ │ │ │ + blcs 0xfa324 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ - b 0xc24eec │ │ │ │ + b 0xc24d9c │ │ │ │ @ instruction: 0xf5b30c07 │ │ │ │ svclt 0x00084f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ ldrshtmi r7, [fp], -pc │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ @@ -237655,76 +237570,76 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fdc7 │ │ │ │ svcne 0x00310e04 │ │ │ │ @ instruction: 0xf64a350c │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ andcs r0, r0, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @ instruction: 0xf1b3c03c │ │ │ │ svclt 0x00044f00 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x1188700 │ │ │ │ - b 0x1b8d38 │ │ │ │ + b 0x11885b0 │ │ │ │ + b 0x1b8be8 │ │ │ │ vsubw.u8 q8, q0, d12 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ andvs r4, fp, lr, lsr #11 │ │ │ │ tstlt sl, r0, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ svclt 0x0000be19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f744 │ │ │ │ + bl 0xfec4f5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ stc2 7, cr15, [r8, #944] @ 0x3b0 │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ @ instruction: 0xf1130c00 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4694237f │ │ │ │ subsmi sp, fp, #0 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x1244984 │ │ │ │ + b 0x1244834 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ tstlt sp, r9, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec4070 │ │ │ │ svclt 0x0000bde7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vorr.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vqshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf7ec0733 │ │ │ │ mrcne 13, 5, APSR_nzcv, cr2, cr1, {2} │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ - blx 0x18c8f3c │ │ │ │ + blx 0x18c8dec │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x126c1e0 │ │ │ │ + b 0x126c090 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ adcsmi r0, r2, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -237744,15 +237659,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fd15 │ │ │ │ svcne 0x00310e04 │ │ │ │ @ instruction: 0xf64a350c │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ andcs r0, r0, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ subsmi sp, fp, #28 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ @@ -237768,20 +237683,20 @@ │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [ip, #-944]! @ 0xfffffc50 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x0000e7de │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f8a8 │ │ │ │ + bl 0xfec4f758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x137a10 │ │ │ │ + bls 0x1378c0 │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -237793,71 +237708,71 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000bd35 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4f90c │ │ │ │ + bl 0xfec4f7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2 7, cr15, [r4], #944 @ 0x3b0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64a340e │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf9320533 │ │ │ │ - blx 0x18c8338 │ │ │ │ + blx 0x18c81e8 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xf8978 │ │ │ │ + blcs 0xf8828 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2a83fc │ │ │ │ - b 0x27bf80 │ │ │ │ - b 0xbfbf60 │ │ │ │ - b 0x147b770 │ │ │ │ + b 0x2a82ac │ │ │ │ + b 0x27be30 │ │ │ │ + b 0xbfbe10 │ │ │ │ + b 0x147b620 │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000bd01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4f974 │ │ │ │ + bl 0xfec4f824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ stc2l 7, cr15, [lr], #-944 @ 0xfffffc50 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ @ instruction: 0xf8540633 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1c43ac │ │ │ │ - bl 0xfec17b2c │ │ │ │ + b 0xfe1c425c │ │ │ │ + bl 0xfec179dc │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x002c4562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1c9250 │ │ │ │ - b 0xfe1b93f8 │ │ │ │ + b 0x1c9100 │ │ │ │ + b 0xfe1b92a8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [lr], {236} @ 0xec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f9d8 │ │ │ │ + bl 0xfec4f888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x1378e0 │ │ │ │ + bls 0x137790 │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -237869,344 +237784,344 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000bc9d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4fa3c │ │ │ │ + bl 0xfec4f8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2 7, cr15, [ip], {236} @ 0xec │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ @ instruction: 0xf64a340e │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s64 , q4, #0 │ │ │ │ @ instruction: 0xf9320533 │ │ │ │ - blx 0x18c8468 │ │ │ │ + blx 0x18c8318 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xf8aa8 │ │ │ │ + blcs 0xf8958 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2a86cc │ │ │ │ - b 0x27c0b0 │ │ │ │ - b 0xbfc090 │ │ │ │ - b 0x147b8a0 │ │ │ │ + b 0x2a857c │ │ │ │ + b 0x27bf60 │ │ │ │ + b 0xbfbf40 │ │ │ │ + b 0x147b750 │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000bc69 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4faa4 │ │ │ │ + bl 0xfec4f954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ - blx 0xff6b686a │ │ │ │ + blx 0xff6b671a │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ @ instruction: 0xf8540633 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1c44dc │ │ │ │ - bl 0xfec17c5c │ │ │ │ + b 0xfe1c438c │ │ │ │ + bl 0xfec17b0c │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x00944562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1c9380 │ │ │ │ - b 0xfe1b9528 │ │ │ │ + b 0x1c9230 │ │ │ │ + b 0xfe1b93d8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r6], #-944 @ 0xfffffc50 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca37c │ │ │ │ + blmi 0xbca22c │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe7368e6 │ │ │ │ + blx 0xfe736796 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca310 │ │ │ │ + bhi 0xfca1c0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0x736624 │ │ │ │ + blx 0xff1364d4 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf8d55 │ │ │ │ + streq pc, [pc, #965] @ 0xf8c05 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xffb3694e │ │ │ │ + blx 0xffb367fe │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 4, pc, cr10, cr10, {5} │ │ │ │ + mcr2 1, 5, pc, cr2, cr10, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbca448 │ │ │ │ + blmi 0xbca2f8 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xe369ae │ │ │ │ + blx 0xe3685e │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca3d8 │ │ │ │ + bhi 0xdca288 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf9bcf72b │ │ │ │ + blx 0x1a3659c │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xfe236a16 │ │ │ │ + blx 0xfe2368c6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 1, pc, cr6, cr10, {5} │ │ │ │ + mrc2 1, 1, pc, cr14, cr10, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca50c │ │ │ │ + blmi 0xbca3bc │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff536a74 │ │ │ │ + blx 0xff536924 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca4a0 │ │ │ │ + bhi 0xfca350 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf954f72b │ │ │ │ + @ instruction: 0xf9fcf72b │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf8ee5 │ │ │ │ + streq pc, [pc, #965] @ 0xf8d95 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0x936ade │ │ │ │ + blx 0x93698e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r2, #744] @ 0x2e8 │ │ │ │ + ldc2l 1, cr15, [sl, #744] @ 0x2e8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbca5d8 │ │ │ │ + blmi 0xbca488 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c36b3c │ │ │ │ + blx 0x1c369ec │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca568 │ │ │ │ + bhi 0xdca418 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf974f72b │ │ │ │ + blx 0x83672c │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xff036ba4 │ │ │ │ + blx 0xff036a54 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [lr, #-744]! @ 0xfffffd18 │ │ │ │ + ldc2l 1, cr15, [r6, #-744]! @ 0xfffffd18 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca69c │ │ │ │ + blmi 0xbca54c │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x336c04 │ │ │ │ + blx 0x336ab4 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca630 │ │ │ │ + bhi 0xfca4e0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - stc2l 7, cr15, [r0], {43} @ 0x2b │ │ │ │ + stc2l 7, cr15, [r8, #-172]! @ 0xffffff54 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf9075 │ │ │ │ + streq pc, [pc, #965] @ 0xf8f25 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0x1736c6c │ │ │ │ + blx 0x1736b1c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [sl, #-744] @ 0xfffffd18 │ │ │ │ + ldc2 1, cr15, [r2, #-744] @ 0xfffffd18 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbca768 │ │ │ │ + blmi 0xbca618 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9a4f7ec │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca6f8 │ │ │ │ + bhi 0xdca5a8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf828f72c │ │ │ │ + @ instruction: 0xf8d0f72c │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238217,97 +238132,97 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r6], #744 @ 0x2e8 │ │ │ │ + stc2 1, cr15, [lr], #744 @ 0x2e8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc0a82c │ │ │ │ + blmi 0xc0a6dc │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf940f7ec │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r1, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca7c0 │ │ │ │ + bhi 0xfca670 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xffc4f72a │ │ │ │ + @ instruction: 0xf86cf72b │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ - b 0x9c8e74 │ │ │ │ + b 0x9c8d24 │ │ │ │ vsubw.u8 q8, q0, d2 │ │ │ │ movwmi r0, #12302 @ 0x300e │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf9209 │ │ │ │ + streq pc, [pc, #965] @ 0xf90b9 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d5 │ │ │ │ @ instruction: 0xf98ef7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcrr2 1, 11, pc, r0, cr10 @ │ │ │ │ + mcrr2 1, 11, pc, r8, cr10 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc0a8fc │ │ │ │ + blmi 0xc0a7ac │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8daf7ec │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca88c │ │ │ │ + bhi 0xdca73c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xffe2f72a │ │ │ │ + @ instruction: 0xf88af72b │ │ │ │ @ instruction: 0xf857b2e9 │ │ │ │ @ instruction: 0xf0202024 │ │ │ │ @ instruction: 0xf8584300 │ │ │ │ subsmi r1, r3, r1, lsr r0 │ │ │ │ subsmi r4, r3, fp │ │ │ │ eorcc pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @@ -238319,96 +238234,96 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff7b562e │ │ │ │ + blx 0xff9b54de │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca9c4 │ │ │ │ + blmi 0xbca874 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf874f7ec │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca958 │ │ │ │ + bhi 0xfca808 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xfe8b6cbc │ │ │ │ + blx 0x12b6b6e │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf939d │ │ │ │ + streq pc, [pc, #965] @ 0xf924d │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xf8c4f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1eb56f6 │ │ │ │ + blx 0x20b55a6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbcaa90 │ │ │ │ + blmi 0xbca940 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf810f7ec │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdcaa20 │ │ │ │ + bhi 0xdca8d0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - blx 0x1fb6d84 │ │ │ │ + blx 0x9b6c36 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238419,96 +238334,96 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x5b57be │ │ │ │ + blx 0x7b566e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbcab54 │ │ │ │ + blmi 0xbcaa04 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffacf7eb │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcaae8 │ │ │ │ + bhi 0xfca998 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf9e6f73f │ │ │ │ + blx 0xfe4b6cfc │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf952d │ │ │ │ + streq pc, [pc, #965] @ 0xf93dd │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xfffcf7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfecb5884 │ │ │ │ + blx 0xfeeb5734 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbcac20 │ │ │ │ + blmi 0xbcaad0 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff48f7eb │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdcabb0 │ │ │ │ + bhi 0xdcaa60 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf9c2f73f │ │ │ │ + blx 0x1bb6dc4 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238519,100 +238434,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x13b594c │ │ │ │ + blx 0x15b57fc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc4ace4 │ │ │ │ + blmi 0xc4ab94 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 14, cr15, cr4, cr11, {7} │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcac78 │ │ │ │ + bhi 0xfcab28 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf90af73f │ │ │ │ + @ instruction: 0xf9b2f73f │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf96c5 │ │ │ │ + streq pc, [pc, #965] @ 0xf9575 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ @ instruction: 0xff30f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9e2f1ba │ │ │ │ + @ instruction: 0xf9eaf1ba │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc4adb8 │ │ │ │ + blmi 0xc4ac68 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 7, cr15, cr12, cr11, {7} │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdcad48 │ │ │ │ + bhi 0xdcabf8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf8e2f73f │ │ │ │ + @ instruction: 0xf98af73f │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238623,100 +238538,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf97af1ba │ │ │ │ + @ instruction: 0xf982f1ba │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc4ae84 │ │ │ │ + blmi 0xc4ad34 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 1, cr15, cr4, cr11, {7} │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcae18 │ │ │ │ + bhi 0xfcacc8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf84af73f │ │ │ │ + @ instruction: 0xf8f2f73f │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf9865 │ │ │ │ + streq pc, [pc, #965] @ 0xf9715 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ cdp2 7, 6, cr15, cr0, cr11, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf912f1ba │ │ │ │ + @ instruction: 0xf91af1ba │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc4af58 │ │ │ │ + blmi 0xc4ae08 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip, #940]! @ 0x3ac │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdcaee8 │ │ │ │ + bhi 0xdcad98 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf822f73f │ │ │ │ + @ instruction: 0xf8caf73f │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238727,15 +238642,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8aaf1ba │ │ │ │ + @ instruction: 0xf8b2f1ba │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -238745,73 +238660,73 @@ │ │ │ │ stmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r0, #-940] @ 0xfffffc54 │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xeb5a20 │ │ │ │ + beq 0xeb58d0 │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - blx 0xff5b72b6 │ │ │ │ + ldc2l 7, cr15, [sl], #-168 @ 0xffffff58 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xf9614 │ │ │ │ + streq pc, [pc], #964 @ 0xf94c4 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x23968c │ │ │ │ + bge 0x23953c │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf72a0000 │ │ │ │ - bfc pc, (invalid: 23:15) @ │ │ │ │ + strb pc, [pc, r7, asr #24] @ │ │ │ │ @ instruction: 0xf64a9b01 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3b8c30 │ │ │ │ - blls 0x4d3718 │ │ │ │ + blmi 0x3b8ae0 │ │ │ │ + blls 0x4d35c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000f813 │ │ │ │ + svclt 0x0000f81b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -238835,63 +238750,63 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-536 @ 0xfffffde8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfe3f5c │ │ │ │ + bhi 0xfe3e0c │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf72a0b04 │ │ │ │ - ldrbmi pc, [r4], r5, lsr #23 @ │ │ │ │ - bleq 0x237894 │ │ │ │ - beq 0x175ba8 │ │ │ │ + ldrbmi pc, [r4], sp, asr #24 @ │ │ │ │ + bleq 0x237744 │ │ │ │ + beq 0x175a58 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xf9790 │ │ │ │ + strne pc, [pc], #-964 @ 0xf9640 │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf72a6830 │ │ │ │ - @ instruction: 0xf1bafb0b │ │ │ │ + @ instruction: 0xf1bafbb3 │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x435bec │ │ │ │ + bleq 0x435a9c │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x237944 │ │ │ │ - bne 0x4f66f8 │ │ │ │ + blcc 0x2377f4 │ │ │ │ + bne 0x4f65a8 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1bd89c │ │ │ │ - b 0x1ba3dc │ │ │ │ - b 0xfe1ba3e4 │ │ │ │ + b 0xfe1bd74c │ │ │ │ + b 0x1ba28c │ │ │ │ + b 0xfe1ba294 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ stc2l 7, cr15, [r0], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff72f1b9 │ │ │ │ + @ instruction: 0xff7af1b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -238901,73 +238816,73 @@ │ │ │ │ stmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {235} @ 0xeb │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xeb5c90 │ │ │ │ + beq 0xeb5b40 │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - blx 0xfe6b7524 │ │ │ │ + blx 0x10b73d6 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xf9884 │ │ │ │ + streq pc, [pc], #964 @ 0xf9734 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x2398fc │ │ │ │ + bge 0x2397ac │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf72a0000 │ │ │ │ - strb pc, [pc, fp, ror #20] @ │ │ │ │ + bfi pc, r3, (invalid: 22:15) @ │ │ │ │ @ instruction: 0xf64a9b01 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c056d8 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3b89c0 │ │ │ │ - blls 0x4d3988 │ │ │ │ + blmi 0x3b8870 │ │ │ │ + blls 0x4d3838 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fedb │ │ │ │ + svclt 0x0000fee3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -238991,283 +238906,283 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-536 @ 0xfffffde8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfe41cc │ │ │ │ + bhi 0xfe407c │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf72a0b04 │ │ │ │ - ldrbmi pc, [r4], sp, ror #19 @ │ │ │ │ - bleq 0x237b04 │ │ │ │ - beq 0x175e18 │ │ │ │ + @ instruction: 0x46d4fa95 │ │ │ │ + bleq 0x2379b4 │ │ │ │ + beq 0x175cc8 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xf9a00 │ │ │ │ + strne pc, [pc], #-964 @ 0xf98b0 │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf72a6830 │ │ │ │ - @ instruction: 0xf1bafa53 │ │ │ │ + @ instruction: 0xf1bafafb │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - ldrvc pc, [r8, #-1610] @ 0xfffff9b6 │ │ │ │ + ldrbpl pc, [r8, #1610] @ 0x64a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x435e5c │ │ │ │ + bleq 0x435d0c │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x237bb4 │ │ │ │ - bne 0x4f6968 │ │ │ │ + blcc 0x237a64 │ │ │ │ + bne 0x4f6818 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1bdb0c │ │ │ │ - b 0x1ba64c │ │ │ │ - b 0xfe1ba654 │ │ │ │ + b 0xfe1bd9bc │ │ │ │ + b 0x1ba4fc │ │ │ │ + b 0xfe1ba504 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ - blx 0xfe337a0a │ │ │ │ + blx 0xfe3378ba │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 1, pc, cr10, cr9, {5} │ │ │ │ + mcr2 1, 2, pc, cr2, cr9, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc4b504 │ │ │ │ + blmi 0xc4b3b4 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff637a68 │ │ │ │ + blx 0xff637918 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ @ instruction: 0x332a5344 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9b2c │ │ │ │ + bhi 0xfb99dc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff62f72e │ │ │ │ + @ instruction: 0xf80af72f │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf9ee5 │ │ │ │ + streq pc, [pc, #965] @ 0xf9d95 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ - blx 0x937ada │ │ │ │ + blx 0x93798a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r2, #740] @ 0x2e4 │ │ │ │ + ldc2l 1, cr15, [sl, #740] @ 0x2e4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc4b5d8 │ │ │ │ + blmi 0xc4b488 │ │ │ │ strbpl pc, [r4, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c37b38 │ │ │ │ + blx 0x1c379e8 │ │ │ │ @ instruction: 0x46053718 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ tstcc r8, #68, 6 @ 0x10000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9bfc │ │ │ │ + bhi 0xfb9aac │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf810f731 │ │ │ │ + @ instruction: 0xf8b8f731 │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r4, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b86e0 │ │ │ │ - blls 0x2d3c68 │ │ │ │ + blmi 0x3b8590 │ │ │ │ + blls 0x2d3b18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fd6b │ │ │ │ + svclt 0x0000fd73 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc8b6a4 │ │ │ │ + blmi 0xc8b554 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x237c08 │ │ │ │ + blx 0x237ab8 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r5, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ @ instruction: 0x332a5344 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9ccc │ │ │ │ + bhi 0xfb9b7c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - cdp2 7, 9, cr15, cr0, cr14, {1} │ │ │ │ + @ instruction: 0xff38f72e │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xfa089 │ │ │ │ + streq pc, [pc, #965] @ 0xf9f39 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d1 │ │ │ │ - blx 0x14b7c7c │ │ │ │ + blx 0x14b7b2c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r0, #-740] @ 0xfffffd1c │ │ │ │ + stc2 1, cr15, [r8, #-740] @ 0xfffffd1c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc8b77c │ │ │ │ + blmi 0xc8b62c │ │ │ │ strbpl pc, [r4, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf99af7eb │ │ │ │ @ instruction: 0x46053718 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ tstcc r8, #68, 6 @ 0x10000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9da0 │ │ │ │ + bhi 0xfb9c50 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff3cf730 │ │ │ │ + @ instruction: 0xffe4f730 │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r2, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b8538 │ │ │ │ - blls 0x2d3e10 │ │ │ │ + blmi 0x3b83e8 │ │ │ │ + blls 0x2d3cc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fc97 │ │ │ │ + svclt 0x0000fc9f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x140b848 │ │ │ │ - blpl 0x1237208 │ │ │ │ + blmi 0x140b6f8 │ │ │ │ + blpl 0x12370b8 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xbb6220 │ │ │ │ + bleq 0xbb60d0 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf930f7eb │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -239298,20 +239213,20 @@ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf1089b03 │ │ │ │ strbmi r0, [sl], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, r1, lsr r8 @ │ │ │ │ @ instruction: 0xf8384650 │ │ │ │ movwls r1, #4116 @ 0x1014 │ │ │ │ - blx 0xff237b3a │ │ │ │ + stc2l 7, cr15, [ip], #-168 @ 0xffffff58 │ │ │ │ stmdbls r1, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0xff0b7b46 │ │ │ │ + stc2l 7, cr15, [r6], #-168 @ 0xffffff58 │ │ │ │ @ instruction: 0xf64ab2ea │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -239322,25 +239237,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r4, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3b83ec │ │ │ │ - blls 0x353f5c │ │ │ │ + blmi 0x3b829c │ │ │ │ + blls 0x353e0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fbf1 │ │ │ │ + svclt 0x0000fbf9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2883 @ 0xfffff4bd │ │ │ │ @@ -239359,38 +239274,38 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xf9e64 │ │ │ │ + strgt r2, [pc, #-288] @ 0xf9d14 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xf9e88 │ │ │ │ + strgt r2, [pc, #-288] @ 0xf9d38 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ - blls 0x1da05c │ │ │ │ + blls 0x1d9f0c │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8534672 │ │ │ │ @ instruction: 0xf8515024 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72a9301 │ │ │ │ - stmdbls r1, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf72a4628 │ │ │ │ - vqrdmlah.s , q11, d1[7] │ │ │ │ + @ instruction: 0xf3c6ff95 │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ stcls 3, cr0, [r2, #-204] @ 0xffffff34 │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -239406,15 +239321,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1836726 │ │ │ │ + blx 0x1a365d6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strmi r4, [r1], lr, asr #22 │ │ │ │ @@ -239428,48 +239343,48 @@ │ │ │ │ stmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ strbmi r0, [pc], -sl, ror #15 │ │ │ │ strbmi fp, [sl], r8, asr #30 │ │ │ │ - blls 0x1af0e4 │ │ │ │ + blls 0x1aef94 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf50346e2 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ stmia ip!, {r1, r4, r5, r8, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ strbeq r3, [fp, -r0]! │ │ │ │ - blls 0x1af110 │ │ │ │ + blls 0x1aefc0 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf5034667 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ stmia ip!, {r1, r4, r5, r8, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ - blls 0x1c60ec │ │ │ │ + blls 0x1c5f9c │ │ │ │ tstpeq r2, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8384652 │ │ │ │ movwcc fp, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf72a4650 │ │ │ │ - ldrtmi pc, [sl], -r7, lsl #21 @ │ │ │ │ + ldrtmi pc, [sl], -pc, lsr #22 @ │ │ │ │ andls r4, r1, r9, asr r6 │ │ │ │ @ instruction: 0xf72a4650 │ │ │ │ - rsclt pc, sl, #528384 @ 0x81000 │ │ │ │ - tstpvc r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + rsclt pc, sl, #41984 @ 0xa400 │ │ │ │ + bicspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -239481,25 +239396,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3b8170 │ │ │ │ - blls 0x3541d8 │ │ │ │ + blmi 0x3b8020 │ │ │ │ + blls 0x354088 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fab3 │ │ │ │ + svclt 0x0000fabb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ @@ -239518,74 +239433,74 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa0e0 │ │ │ │ + strgt r2, [pc, #-288] @ 0xf9f90 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa104 │ │ │ │ + strgt r2, [pc, #-288] @ 0xf9fb4 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ - blls 0x1da2d8 │ │ │ │ + blls 0x1da188 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - ldc2 7, cr15, [r2, #168]! @ 0xa8 │ │ │ │ + cdp2 7, 5, cr15, cr10, cr10, {1} │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - stc2 7, cr15, [ip, #168]! @ 0xa8 │ │ │ │ + cdp2 7, 5, cr15, cr4, cr10, {1} │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - tstpvc r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + bicspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ stmdbcs pc, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [lr], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x3ba040 │ │ │ │ - blls 0x354308 │ │ │ │ + blmi 0x3b9ef0 │ │ │ │ + blls 0x3541b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fa1b │ │ │ │ + svclt 0x0000fa23 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x13cbd44 │ │ │ │ - blpl 0x1237700 │ │ │ │ + blmi 0x13cbbf4 │ │ │ │ + blpl 0x12375b0 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xbb6718 │ │ │ │ + bleq 0xbb65c8 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 7, 11, cr15, cr4, cr10, {7} │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -239598,15 +239513,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3136 │ │ │ │ @ instruction: 0xf8dc012a │ │ │ │ @ instruction: 0xf8dc112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1af380 │ │ │ │ + blls 0x1af230 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ teqpcc r6, ip @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -ip]! │ │ │ │ ldrdne pc, [lr, -ip]! │ │ │ │ teqpcs r2, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -239615,19 +239530,19 @@ │ │ │ │ ldrbtmi r0, [r2], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andsvc pc, r4, r1, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst3.16 @ instruction: 0xf4874650 │ │ │ │ vst4.16 {d4[0],d5[0],d6[0],d7[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf72a4100 │ │ │ │ - ldrtmi pc, [r9], -fp, asr #18 @ │ │ │ │ + @ instruction: 0x4639f9f3 │ │ │ │ andls r4, r1, r2, asr #12 │ │ │ │ @ instruction: 0xf72a4650 │ │ │ │ - rsclt pc, sl, #1130496 @ 0x114000 │ │ │ │ - tstpvc r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + rsclt pc, sl, #3883008 @ 0x3b4000 │ │ │ │ + bicspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -239639,77 +239554,77 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9802 │ │ │ │ - blmi 0x3b9ef8 │ │ │ │ - blls 0x354450 │ │ │ │ + blmi 0x3b9da8 │ │ │ │ + blls 0x354300 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000f977 │ │ │ │ + svclt 0x0000f97f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xf6484 │ │ │ │ + beq 0xf6334 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d057 │ │ │ │ ldrbeq r5, [r2, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa358 │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa208 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa37c │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa22c │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ stmdals r3, {r0, r1, r3, r5, pc} │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8504672 │ │ │ │ @ instruction: 0xf1015024 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ @ instruction: 0xf72a9301 │ │ │ │ - stmdbls r1, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf72a4628 │ │ │ │ - vqdmulh.s , q3, d3[7] │ │ │ │ + vmov.i32 d31, #15204351 @ 0x00e7ffff │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ stcls 3, cr0, [r2, #-204] @ 0xffffff34 │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -239725,25 +239640,25 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8def1b9 │ │ │ │ + @ instruction: 0xf8e6f1b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x138bfbc │ │ │ │ - blpl 0x1237978 │ │ │ │ + blmi 0x138be6c │ │ │ │ + blpl 0x1237828 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xbb6990 │ │ │ │ + bleq 0xbb6840 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2l 7, cr15, [r8, #-936]! @ 0xfffffc58 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -239756,15 +239671,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3136 │ │ │ │ @ instruction: 0xf8dc012a │ │ │ │ @ instruction: 0xf8dc112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1af5f8 │ │ │ │ + blls 0x1af4a8 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ teqpcc r6, ip @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -ip]! │ │ │ │ ldrdne pc, [lr, -ip]! │ │ │ │ teqpcs r2, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -239772,147 +239687,147 @@ │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ @ instruction: 0xf8390102 │ │ │ │ @ instruction: 0x46727014 │ │ │ │ @ instruction: 0xf8313302 │ │ │ │ vst1.8 @ instruction: 0xf4871014 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ - @ instruction: 0xf810f72a │ │ │ │ + @ instruction: 0xf8b8f72a │ │ │ │ @ instruction: 0x46424639 │ │ │ │ ldrbmi r9, [r0], -r1 │ │ │ │ - @ instruction: 0xf80af72a │ │ │ │ + @ instruction: 0xf8b2f72a │ │ │ │ @ instruction: 0xf64ab2ea │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0001030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9d470c │ │ │ │ + b 0x9d45bc │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xfa287 │ │ │ │ + strne pc, [pc, #-965] @ 0xfa137 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r2, {r0, r1, r2, r4, r7, r8, ip, lr, pc} │ │ │ │ stc2 7, cr15, [sl, #936] @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf83cf1b9 │ │ │ │ + @ instruction: 0xf844f1b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xf66f8 │ │ │ │ + beq 0xf65a8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d056 │ │ │ │ ldrbeq r5, [r2, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa5cc │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa47c │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa5f0 │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa4a0 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ - blls 0x1da7c4 │ │ │ │ + blls 0x1da674 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ movwmi pc, #256 @ 0x100 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #6 │ │ │ │ - blx 0x10383e2 │ │ │ │ + blx 0xffa38292 │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - blx 0xeb83ee │ │ │ │ + blx 0xff8b829e │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - tstpvc r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + bicspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ - bcs 0x4f768c │ │ │ │ + bcs 0x4f753c │ │ │ │ ldrbmi r3, [r6], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7ea4648 │ │ │ │ - blmi 0x3b9b54 │ │ │ │ - blls 0x3547f4 │ │ │ │ + blmi 0x3b9a04 │ │ │ │ + blls 0x3546a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000ffa5 │ │ │ │ + svclt 0x0000ffad │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], ip, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfc43 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r4, asr #20 │ │ │ │ - beq 0xbb6c14 │ │ │ │ + beq 0xbb6ac4 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r2, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x22f848 │ │ │ │ + blls 0x22f6f8 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -239922,58 +239837,58 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25a93c │ │ │ │ + blls 0x25a7ec │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andsvc pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8457 @ 0x2109 @ │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ movwcs fp, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf72e8832 │ │ │ │ - @ instruction: 0xf8cdf8af │ │ │ │ + @ instruction: 0xf8cdf957 │ │ │ │ ldrbmi r8, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xf8a6f72e │ │ │ │ + @ instruction: 0xf94ef72e │ │ │ │ @ instruction: 0xf64ab2ea │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9d4988 │ │ │ │ + b 0x9d4838 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xfa503 │ │ │ │ + strne pc, [pc, #-965] @ 0xfa3b3 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r2, r4, r7, r8, ip, lr, pc} │ │ │ │ mcrr2 7, 14, pc, ip, cr10 @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 7, pc, cr14, cr8, {5} │ │ │ │ + @ instruction: 0xff06f1b8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2886 @ 0xfffff4ba │ │ │ │ @@ -240003,76 +239918,76 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - bls 0x25aa60 │ │ │ │ + bls 0x25a910 │ │ │ │ movweq pc, #16650 @ 0x410a @ │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13872 @ 0x3630 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf922f730 │ │ │ │ + @ instruction: 0xf9caf730 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf7304630 │ │ │ │ - vorr.i16 d31, #249 @ 0x00f9 │ │ │ │ + vmul.f , , d1[0] │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ mcrls 3, 0, r0, cr4, cr3, {1} │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ eorvs r4, lr, lr, asr r0 │ │ │ │ vbic.i16 d27, #252 @ 0x00fc │ │ │ │ strcc r2, [r8, #-2319] @ 0xfffff6f1 │ │ │ │ strcs r4, [r2], #-1615 @ 0xfffff9b1 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4658d19d │ │ │ │ - blx 0xfedb89b2 │ │ │ │ + blx 0xfedb8862 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 3, pc, cr4, cr8, {5} @ │ │ │ │ + mcr2 1, 3, pc, cr12, cr8, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfb03 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r4, asr #20 │ │ │ │ - beq 0xbb6e94 │ │ │ │ + beq 0xbb6d44 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x22fac8 │ │ │ │ + blls 0x22f978 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -240082,30 +239997,30 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25abbc │ │ │ │ + blls 0x25aa6c │ │ │ │ andslt pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf1097014 │ │ │ │ ldrtmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ vst1.8 {d12[0]}, [r1], r0 │ │ │ │ ldmdahi r2!, {r8, lr} │ │ │ │ - @ instruction: 0xff6cf72d │ │ │ │ + @ instruction: 0xf814f72e │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ - @ instruction: 0xf72d4638 │ │ │ │ - rsclt pc, sl, #396 @ 0x18c │ │ │ │ - tstpvc r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + @ instruction: 0xf72e4638 │ │ │ │ + rsclt pc, sl, #720896 @ 0xb0000 │ │ │ │ + bicspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -240117,25 +240032,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3b9780 │ │ │ │ - blls 0x3d4bc8 │ │ │ │ + blmi 0x3b9630 │ │ │ │ + blls 0x3d4a78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fdbb │ │ │ │ + svclt 0x0000fdc3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ @@ -240165,78 +240080,78 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - blls 0x25ace8 │ │ │ │ + blls 0x25ab98 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10a6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, sl, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ - @ instruction: 0xf72f682a │ │ │ │ - @ instruction: 0xf8cdffdb │ │ │ │ + @ instruction: 0xf730682a │ │ │ │ + @ instruction: 0xf8cdf883 │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - @ instruction: 0xffd2f72f │ │ │ │ + @ instruction: 0xf87af730 │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - tstpvc r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + bicspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ stmdbcs pc, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [pc], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ea4658 │ │ │ │ - blmi 0x3b9644 │ │ │ │ - blls 0x3d4d04 │ │ │ │ + blmi 0x3b94f4 │ │ │ │ + blls 0x3d4bb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fd1d │ │ │ │ + svclt 0x0000fd25 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdf9bb │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r4, asr #22 │ │ │ │ - bleq 0xbb7128 │ │ │ │ + bleq 0xbb6fd8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r6, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x22fd58 │ │ │ │ + blls 0x22fc08 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -240246,74 +240161,74 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25ae4c │ │ │ │ + blls 0x25acfc │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ andshi pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8458 @ 0x210a @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ movwcs r7, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ strmi pc, [r0, -r7, lsl #9] │ │ │ │ @ instruction: 0xf72d8832 │ │ │ │ - @ instruction: 0xf8cdfe23 │ │ │ │ + @ instruction: 0xf8cdfecb │ │ │ │ ldrtmi r9, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - cdp2 7, 1, cr15, cr10, cr13, {1} │ │ │ │ + cdp2 7, 12, cr15, cr2, cr13, {1} │ │ │ │ @ instruction: 0xf64ab2ea │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9d4ea0 │ │ │ │ + b 0x9d4d50 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xfaa1b │ │ │ │ + strne pc, [pc, #-965] @ 0xfa8cb │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r4, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf9c0f7ea │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r2], #-736 @ 0xfffffd20 │ │ │ │ + ldc2l 1, cr15, [sl], #-736 @ 0xfffffd20 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xf6e8c │ │ │ │ + beq 0xf6d3c │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05d │ │ │ │ ldrbeq r5, [sl, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -240329,32 +240244,32 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - bls 0x25af78 │ │ │ │ + bls 0x25ae28 │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf1034630 │ │ │ │ movwls r4, #13056 @ 0x3300 │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ - cdp2 7, 9, cr15, cr2, cr15, {1} │ │ │ │ + @ instruction: 0xff3af72f │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf72f4630 │ │ │ │ - vmull.p8 , d23, d9 │ │ │ │ + @ instruction: 0xf3c7ff31 │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ mcrls 3, 0, r0, cr4, cr3, {1} │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ @@ -240370,37 +240285,37 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff637632 │ │ │ │ + blx 0xff8374e2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdf873 │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r4, asr #22 │ │ │ │ - bleq 0xbb73b8 │ │ │ │ + bleq 0xbb7268 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x22ffe8 │ │ │ │ + blls 0x22fe98 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -240410,30 +240325,30 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25b0dc │ │ │ │ + blls 0x25af8c │ │ │ │ andsvc pc, r4, sl, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r7], r2 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0xf10a8014 │ │ │ │ strbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {lr, pc} │ │ │ │ - ldc2l 7, cr15, [ip], {45} @ 0x2d │ │ │ │ + stc2 7, cr15, [r4, #180] @ 0xb4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf72d4640 │ │ │ │ - rsclt pc, sl, #54016 @ 0xd300 │ │ │ │ - tstpvc r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + rsclt pc, sl, #7872 @ 0x1ec0 │ │ │ │ + bicspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -240445,39 +240360,39 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3b9260 │ │ │ │ - blls 0x3d50e8 │ │ │ │ + blmi 0x3b9110 │ │ │ │ + blls 0x3d4f98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fb2b │ │ │ │ + svclt 0x0000fb33 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7e90300 │ │ │ │ stmib sp, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xf711c │ │ │ │ + beq 0xf6fcc │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05c │ │ │ │ ldrbeq r5, [sl, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -240493,69 +240408,69 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - blls 0x25b208 │ │ │ │ + blls 0x25b0b8 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10b6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs sl!, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf72f2300 │ │ │ │ - @ instruction: 0xf8cdfd4b │ │ │ │ + @ instruction: 0xf8cdfdf3 │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - stc2l 7, cr15, [r2, #-188] @ 0xffffff44 │ │ │ │ + stc2l 7, cr15, [sl, #188]! @ 0xbc │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - tstpvc r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + bicspl pc, r8, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ - bcs 0x4f80c0 │ │ │ │ + bcs 0x4f7f70 │ │ │ │ ldrbmi r3, [r7], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7e94648 │ │ │ │ - blmi 0x3bb124 │ │ │ │ - blls 0x3d5224 │ │ │ │ + blmi 0x3bafd4 │ │ │ │ + blls 0x3d50d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fa8d │ │ │ │ + svclt 0x0000fa95 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1f9a78 │ │ │ │ + blx 0xfe1f9928 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a4616 │ │ │ │ - vorr.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ strcc pc, [sl, -r5, lsr #30]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -240566,46 +240481,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7284651 │ │ │ │ - rsclt pc, sl, #10560 @ 0x2940 │ │ │ │ + rsclt pc, sl, #1232 @ 0x4d0 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c3330 │ │ │ │ + b 0x9c31e0 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3bb058 │ │ │ │ - blls 0x2552f0 │ │ │ │ + blmi 0x3baf08 │ │ │ │ + blls 0x2551a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fa27 │ │ │ │ + svclt 0x0000fa2f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbccd34 │ │ │ │ + blmi 0xbccbe4 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 12, cr15, cr0, cr9, {7} │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -240613,50 +240528,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcccc4 │ │ │ │ + bhi 0xfccb74 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2l 7, cr15, [r8, #-160] @ 0xffffff60 │ │ │ │ + ldc2l 7, cr15, [r0, #160]! @ 0xa0 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3baf90 │ │ │ │ - blls 0x2553b8 │ │ │ │ + blmi 0x3bae40 │ │ │ │ + blls 0x255268 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f9c3 │ │ │ │ + svclt 0x0000f9cb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1f9c0c │ │ │ │ + blx 0xfe1f9abc │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a4616 │ │ │ │ - vorr.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ @ instruction: 0x372afe5b │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -240667,46 +240582,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7284651 │ │ │ │ - rsclt pc, sl, #57088 @ 0xdf00 │ │ │ │ + rsclt pc, sl, #8640 @ 0x21c0 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c34c4 │ │ │ │ + b 0x9c3374 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3baec4 │ │ │ │ - blls 0x255484 │ │ │ │ + blmi 0x3bad74 │ │ │ │ + blls 0x255334 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f95d │ │ │ │ + svclt 0x0000f965 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbccec8 │ │ │ │ + blmi 0xbccd78 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r6, #932]! @ 0x3a4 │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -240714,50 +240629,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcce58 │ │ │ │ + bhi 0xfccd08 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - ldc2l 7, cr15, [lr], #160 @ 0xa0 │ │ │ │ + stc2 7, cr15, [r6, #160]! @ 0xa0 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3badfc │ │ │ │ - blls 0x25554c │ │ │ │ + blmi 0x3bacac │ │ │ │ + blls 0x2553fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f8f9 │ │ │ │ + svclt 0x0000f901 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1f9da0 │ │ │ │ + blx 0xfe1f9c50 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a4616 │ │ │ │ - vorr.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ @ instruction: 0x372afd91 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -240768,46 +240683,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7294651 │ │ │ │ - rsclt pc, sl, #4784128 @ 0x490000 │ │ │ │ + rsclt pc, sl, #15794176 @ 0xf10000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c3658 │ │ │ │ + b 0x9c3508 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3bad30 │ │ │ │ - blls 0x255618 │ │ │ │ + blmi 0x3babe0 │ │ │ │ + blls 0x2554c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f893 │ │ │ │ + svclt 0x0000f89b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcd05c │ │ │ │ + blmi 0xbccf0c │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip, #-932]! @ 0xfffffc5c │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -240815,50 +240730,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfccfec │ │ │ │ + bhi 0xfcce9c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - blx 0xfed392f6 │ │ │ │ + mrrc2 7, 2, pc, r8, cr9 @ │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3bac68 │ │ │ │ - blls 0x2556e0 │ │ │ │ + blmi 0x3bab18 │ │ │ │ + blls 0x255590 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f82f │ │ │ │ + svclt 0x0000f837 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe1f9f34 │ │ │ │ + blx 0xfe1f9de4 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a4616 │ │ │ │ - vorr.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ strcc pc, [sl, -r7, asr #25]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -240866,51 +240781,51 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ cmpppl r4, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ strle r3, [fp], #-298 @ 0xfffffed6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfe5b18 │ │ │ │ + bhi 0xfe59c8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf72d8830 │ │ │ │ - rsclt pc, sl, #1392640 @ 0x154000 │ │ │ │ + rsclt pc, sl, #4145152 @ 0x3f4000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c37f4 │ │ │ │ + b 0x9c36a4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3bab94 │ │ │ │ - blls 0x2d57b4 │ │ │ │ + blmi 0x3baa44 │ │ │ │ + blls 0x2d5664 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000ffc5 │ │ │ │ + svclt 0x0000ffcd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc4d1f8 │ │ │ │ + blmi 0xc4d0a8 │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 14, pc, lr, cr9 @ │ │ │ │ @ instruction: 0x46053718 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -240923,47 +240838,47 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdavs r0!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x1b94b0 │ │ │ │ + blx 0xfebb9360 │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3baac4 │ │ │ │ - blls 0x2d5884 │ │ │ │ + blmi 0x3ba974 │ │ │ │ + blls 0x2d5734 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000ff5d │ │ │ │ + svclt 0x0000ff65 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe1fa0d8 │ │ │ │ + blx 0xfe1f9f88 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a4616 │ │ │ │ - vorr.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ @ instruction: 0x372afbf5 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -240971,271 +240886,271 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ subpl pc, r4, #46137344 @ 0x2c00000 │ │ │ │ strle r3, [fp], #-554 @ 0xfffffdd6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfe60bc │ │ │ │ + bhi 0xfe5f6c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2081 @ 0x821 │ │ │ │ andls r8, r0, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf72d4652 │ │ │ │ - rsclt pc, sl, #8585216 @ 0x830000 │ │ │ │ + rsclt pc, sl, #704512 @ 0xac000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c3998 │ │ │ │ + b 0x9c3848 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3ba9f0 │ │ │ │ - blls 0x2d5958 │ │ │ │ + blmi 0x3ba8a0 │ │ │ │ + blls 0x2d5808 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fef3 │ │ │ │ + svclt 0x0000fefb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc4d39c │ │ │ │ + blmi 0xc4d24c │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe4398f2 │ │ │ │ + blx 0xfe4397a2 │ │ │ │ @ instruction: 0x46053718 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0x072a3018 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x17b9c0 │ │ │ │ + bge 0x17b870 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ andls r3, r0, #0 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #6 │ │ │ │ ldmdavs r0!, {r0, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf930f72f │ │ │ │ + @ instruction: 0xf9d8f72f │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3ba920 │ │ │ │ - blls 0x2d5a28 │ │ │ │ + blmi 0x3ba7d0 │ │ │ │ + blls 0x2d58d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fe8b │ │ │ │ + svclt 0x0000fe93 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x372ab296 │ │ │ │ - blx 0xcb99ae │ │ │ │ + blx 0xcb985e │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ - @ instruction: 0xf7278000 │ │ │ │ - bllt 0x153b890 │ │ │ │ + @ instruction: 0xf7288000 │ │ │ │ + bllt 0x15399e0 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xff94f727 │ │ │ │ + @ instruction: 0xf83cf728 │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf73c3402 │ │ │ │ - vmov.i32 , #14548991 @ 0x00ddffff │ │ │ │ + vmull.p8 , d5, d5 │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -sp, lsl #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afd9f │ │ │ │ + @ instruction: 0xf50afe47 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afd91 │ │ │ │ + @ instruction: 0xf50afe39 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ - blx 0xff5b9a64 │ │ │ │ + blx 0xff5b9914 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfb70b │ │ │ │ + strne pc, [pc, #-965] @ 0xfb5bb │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r9, asr #22 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ - @ instruction: 0xf7278000 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7288000 │ │ │ │ + ldmdblt r8, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xffa2f727 │ │ │ │ + @ instruction: 0xf84af728 │ │ │ │ ldrtmi fp, [r0], -r8, asr #19 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - ldc2 7, cr15, [r6, #-240]! @ 0xffffff10 │ │ │ │ + ldc2l 7, cr15, [lr, #240] @ 0xf0 │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - ldc2l 7, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ + mrc2 7, 0, pc, cr10, cr15, {1} │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8b24640 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ - @ instruction: 0xf7273118 │ │ │ │ - stmdacs r0, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7283118 │ │ │ │ + stmdacs r0, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r5, ror #1 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afd5f │ │ │ │ + @ instruction: 0xf50afe07 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x372ab296 │ │ │ │ - blx 0x1eb9b1c │ │ │ │ + blx 0x1eb99cc │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - bllt 0x153b720 │ │ │ │ + bllt 0x153b870 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 13, cr15, cr12, cr7, {1} │ │ │ │ + @ instruction: 0xff84f727 │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf73c3402 │ │ │ │ - @ instruction: 0xf3c5fcb5 │ │ │ │ + vmov.i32 , #14548991 @ 0x00ddffff │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fad5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afce7 │ │ │ │ + @ instruction: 0xf50afd8f │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afcd9 │ │ │ │ + @ instruction: 0xf50afd81 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ - blx 0x7b9bd4 │ │ │ │ + blx 0x7b9a84 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfb87b │ │ │ │ + strne pc, [pc, #-965] @ 0xfb72b │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fa91 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 14, cr15, cr10, cr7, {1} │ │ │ │ + @ instruction: 0xff92f727 │ │ │ │ ldrtmi fp, [r0], -r8, asr #19 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - stc2 7, cr15, [lr], {60} @ 0x3c │ │ │ │ + ldc2 7, cr15, [r6, #-240]! @ 0xffffff10 │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - ldc2 7, cr15, [sl], #252 @ 0xfc │ │ │ │ + stc2l 7, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8b24640 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ @ instruction: 0xf7273118 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r5, ror #1 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afca7 │ │ │ │ + @ instruction: 0xf50afd4f │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241249,39 +241164,39 @@ │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - bllt 0x173b5b0 │ │ │ │ + bllt 0x173b700 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 2, cr15, cr4, cr7, {1} │ │ │ │ + cdp2 7, 12, cr15, cr12, cr7, {1} │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0xffc39a16 │ │ │ │ - streq pc, [pc, #965] @ 0xfc0ed │ │ │ │ + ldc2 7, cr15, [r4], {60} @ 0x3c │ │ │ │ + streq pc, [pc, #965] @ 0xfbf9d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ - blx 0x839cd8 │ │ │ │ + blx 0x839b88 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - stc2 7, cr15, [lr], #-252 @ 0xffffff04 │ │ │ │ + ldc2l 7, cr15, [r6], {63} @ 0x3f │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ ldrb r3, [r8, sl, lsr #2] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - stc2 7, cr15, [r0], #-252 @ 0xffffff04 │ │ │ │ + stc2l 7, cr15, [r8], {63} @ 0x3f │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24606 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ strb r3, [r5, sl, lsr #2] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241290,44 +241205,44 @@ │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ @ instruction: 0xf962f7e9 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfb9eb │ │ │ │ + strne pc, [pc, #-965] @ 0xfb89b │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630f9d9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 3, cr15, cr2, cr7, {1} │ │ │ │ + cdp2 7, 13, cr15, cr10, cr7, {1} │ │ │ │ @ instruction: 0x4630b9d0 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf73c4100 │ │ │ │ - strmi pc, [r6], -r5, asr #23 │ │ │ │ + strmi pc, [r6], -sp, ror #24 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afc01 │ │ │ │ + @ instruction: 0xf50afca9 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ - cdp2 7, 1, cr15, cr8, cr7, {1} │ │ │ │ + cdp2 7, 12, cr15, cr0, cr7, {1} │ │ │ │ rscle r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0xffcb9b22 │ │ │ │ + ldc2 7, cr15, [r6], {63} @ 0x3f │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ bfi r3, r8, #2, #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241341,39 +241256,39 @@ │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - bllt 0x173b440 │ │ │ │ + bllt 0x173b590 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2l 7, cr15, [ip, #-156]! @ 0xffffff64 │ │ │ │ + cdp2 7, 1, cr15, cr4, cr7, {1} │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0x1239b86 │ │ │ │ - streq pc, [pc, #965] @ 0xfc25d │ │ │ │ + blx 0xffc39a36 │ │ │ │ + streq pc, [pc, #965] @ 0xfc10d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0xf964f7e9 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0x1eb9bbe │ │ │ │ + ldc2 7, cr15, [lr], {63} @ 0x3f │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ ldrb r3, [r8, sl, lsr #2] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0x1b39bda │ │ │ │ + ldc2 7, cr15, [r0], {63} @ 0x3f │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24606 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ strb r3, [r5, sl, lsr #2] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241382,44 +241297,44 @@ │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ @ instruction: 0xf8aaf7e9 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfbb5b │ │ │ │ + strne pc, [pc, #-965] @ 0xfba0b │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, lsr #18 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [sl, #-156]! @ 0xffffff64 │ │ │ │ + cdp2 7, 2, cr15, cr2, cr7, {1} │ │ │ │ @ instruction: 0x4630b9d0 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf73c4100 │ │ │ │ - @ instruction: 0x4606fb1d │ │ │ │ + strmi pc, [r6], -r5, asr #23 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afb49 │ │ │ │ + @ instruction: 0xf50afbf1 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ - stc2l 7, cr15, [r0, #-156]! @ 0xffffff64 │ │ │ │ + cdp2 7, 0, cr15, cr8, cr7, {1} │ │ │ │ rscle r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0xeb9c92 │ │ │ │ + blx 0xff8b9b42 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ bfi r3, r8, #2, #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241436,30 +241351,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf800f7e9 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b0084 │ │ │ │ + blx 0x12aff34 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c05c │ │ │ │ + bge 0x17bf0c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - @ instruction: 0xff50f73c │ │ │ │ + @ instruction: 0xfff8f73c │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241473,26 +241388,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xeb876a │ │ │ │ + blx 0x10b861a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8cdae4 │ │ │ │ + blx 0x8cd994 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-4049 @ 0xfffff02f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -241509,15 +241424,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - mrc2 7, 6, pc, cr12, cr12, {1} │ │ │ │ + @ instruction: 0xff84f73c │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241531,15 +241446,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff1b8850 │ │ │ │ + blx 0xff3b8700 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241552,30 +241467,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xff18f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0254 │ │ │ │ + blx 0x12f0104 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c22c │ │ │ │ + bge 0x17c0dc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - mrc2 7, 3, pc, cr0, cr12, {1} │ │ │ │ + @ instruction: 0xff18f73c │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241589,15 +241504,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x14b8938 │ │ │ │ + blx 0x16b87e8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241610,52 +241525,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 10, cr15, cr4, cr8, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0338 │ │ │ │ + blx 0x12f01e8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c314 │ │ │ │ + bge 0x17c1c4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4651 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x170a54 │ │ │ │ + bls 0x170904 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cc404 │ │ │ │ + b 0x9cc2b4 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bbfc0 │ │ │ │ - blls 0x2d6388 │ │ │ │ + blmi 0x3bbe70 │ │ │ │ + blls 0x2d6238 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f9db │ │ │ │ + svclt 0x0000f9e3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241668,30 +241583,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ cdp2 7, 3, cr15, cr0, cr8, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b0424 │ │ │ │ + blx 0x12b02d4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c3fc │ │ │ │ + bge 0x17c2ac │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - stc2 7, cr15, [r0, #240] @ 0xf0 │ │ │ │ + mcr2 7, 1, pc, cr8, cr12, {1} @ │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241705,26 +241620,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf966f1b7 │ │ │ │ + @ instruction: 0xf96ef1b7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8cde84 │ │ │ │ + blx 0x8cdd34 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-3585 @ 0xfffff1ff │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -241741,15 +241656,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - stc2 7, cr15, [ip, #-240] @ 0xffffff10 │ │ │ │ + ldc2 7, cr15, [r4, #240]! @ 0xf0 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241763,15 +241678,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8f2f1b7 │ │ │ │ + @ instruction: 0xf8faf1b7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241784,30 +241699,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ stc2l 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f05f4 │ │ │ │ + blx 0x12f04a4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c5cc │ │ │ │ + bge 0x17c47c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - stc2 7, cr15, [r0], #240 @ 0xf0 │ │ │ │ + stc2l 7, cr15, [r8, #-240] @ 0xffffff10 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241821,15 +241736,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf87ef1b7 │ │ │ │ + @ instruction: 0xf886f1b7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241842,52 +241757,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], {232} @ 0xe8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f06d8 │ │ │ │ + blx 0x12f0588 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c6b4 │ │ │ │ + bge 0x17c564 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4651 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x170df4 │ │ │ │ + bls 0x170ca4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cc7a4 │ │ │ │ + b 0x9cc654 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bbc20 │ │ │ │ - blls 0x2d6728 │ │ │ │ + blmi 0x3bbad0 │ │ │ │ + blls 0x2d65d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000f80b │ │ │ │ + svclt 0x0000f813 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241900,30 +241815,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ stc2l 7, cr15, [r0], #-928 @ 0xfffffc60 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b07c4 │ │ │ │ + blx 0x12b0674 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c79c │ │ │ │ + bge 0x17c64c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xfed3a466 │ │ │ │ + mrrc2 7, 3, pc, r8, cr12 @ │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241937,26 +241852,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff96f1b6 │ │ │ │ + @ instruction: 0xff9ef1b6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8ce224 │ │ │ │ + blx 0x8ce0d4 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-3121 @ 0xfffff3cf │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -241973,15 +241888,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - blx 0x103a54e │ │ │ │ + blx 0xffa3a3fe │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241995,200 +241910,200 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff22f1b6 │ │ │ │ + @ instruction: 0xff2af1b6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff0ba88a │ │ │ │ + blx 0xff0ba73a │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0x1f3a896 │ │ │ │ + blx 0x1f3a746 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0994 │ │ │ │ + blx 0x12f0844 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c96c │ │ │ │ + bge 0x17c81c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - blx 0xff53a634 │ │ │ │ + blx 0x1f3a4e6 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, lr, r7, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi r3, #1610612747 @ 0x6000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0x3a916 │ │ │ │ + blx 0x3a7c6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 5, pc, cr14, cr6, {5} @ │ │ │ │ + mrc2 1, 5, pc, cr6, cr6, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13ba972 │ │ │ │ + blx 0x13ba822 │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0x23a97e │ │ │ │ + blx 0x23a82e │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0a78 │ │ │ │ + blx 0x12f0928 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17ca54 │ │ │ │ + bge 0x17c904 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x171194 │ │ │ │ + bls 0x171044 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9ccb44 │ │ │ │ + b 0x9cc9f4 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bb880 │ │ │ │ - blls 0x2d6ac8 │ │ │ │ + blmi 0x3bb730 │ │ │ │ + blls 0x2d6978 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000fe3b │ │ │ │ + svclt 0x0000fe43 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ stmdaeq sl!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff6baa58 │ │ │ │ + blx 0xff6ba908 │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ - blx 0xfe53aa64 │ │ │ │ + blx 0xfe53a914 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b0b64 │ │ │ │ + blx 0x12b0a14 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17cb3c │ │ │ │ + bge 0x17c9ec │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf9e0f73c │ │ │ │ + blx 0xfe33a6b4 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0x63aae6 │ │ │ │ + blx 0x63a996 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r6, #728] @ 0x2d8 │ │ │ │ + stc2l 1, cr15, [lr, #728] @ 0x2d8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8ce5c4 │ │ │ │ + blx 0x8ce474 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-2657 @ 0xfffff59f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -242205,37 +242120,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - @ instruction: 0xf96cf73c │ │ │ │ + blx 0x63a79c │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0xfe93abcc │ │ │ │ + blx 0xfe93aa7c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r2, #-728] @ 0xfffffd28 │ │ │ │ + ldc2l 1, cr15, [sl, #-728] @ 0xfffffd28 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242248,52 +242163,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf9a8f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0d34 │ │ │ │ + blx 0x12f0be4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17cd0c │ │ │ │ + bge 0x17cbbc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf900f73c │ │ │ │ + @ instruction: 0xf9a8f73c │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, lr, r7, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi r3, #1610612747 @ 0x6000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0xc3acb4 │ │ │ │ + blx 0xc3ab64 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [lr], {182} @ 0xb6 │ │ │ │ + stc2l 1, cr15, [r6], #728 @ 0x2d8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242306,52 +242221,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf934f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0e18 │ │ │ │ + blx 0x12f0cc8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17cdf4 │ │ │ │ + bge 0x17cca4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x171534 │ │ │ │ + bls 0x1713e4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9ccee4 │ │ │ │ + b 0x9ccd94 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bb4e0 │ │ │ │ - blls 0x2d6e68 │ │ │ │ + blmi 0x3bb390 │ │ │ │ + blls 0x2d6d18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000fc6b │ │ │ │ + svclt 0x0000fc73 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242364,30 +242279,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf8c0f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b0f04 │ │ │ │ + blx 0x12b0db4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17cedc │ │ │ │ + bge 0x17cd8c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf810f73c │ │ │ │ + @ instruction: 0xf8b8f73c │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242401,26 +242316,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffeb95e6 │ │ │ │ + blx 0xb9496 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8ce964 │ │ │ │ + blx 0x8ce814 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-2193 @ 0xfffff76f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -242437,15 +242352,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - @ instruction: 0xff9cf73b │ │ │ │ + @ instruction: 0xf844f73c │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242459,15 +242374,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe1b96ce │ │ │ │ + blx 0xfe3b957e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242480,30 +242395,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xffd8f7e7 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f10d4 │ │ │ │ + blx 0x12f0f84 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d0ac │ │ │ │ + bge 0x17cf5c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xff30f73b │ │ │ │ + @ instruction: 0xffd8f73b │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242517,15 +242432,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x4b97b6 │ │ │ │ + blx 0x6b9666 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242538,52 +242453,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xff64f7e7 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f11b8 │ │ │ │ + blx 0x12f1068 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d194 │ │ │ │ + bge 0x17d044 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73b4650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x1718d4 │ │ │ │ + bls 0x171784 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cd284 │ │ │ │ + b 0x9cd134 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e73da4 │ │ │ │ - blmi 0x3bd140 │ │ │ │ - blls 0x2d7208 │ │ │ │ + blmi 0x3bcff0 │ │ │ │ + blls 0x2d70b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000fa9b │ │ │ │ + svclt 0x0000faa3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242596,30 +242511,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ cdp2 7, 15, cr15, cr0, cr7, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b12a4 │ │ │ │ + blx 0x12b1154 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d27c │ │ │ │ + bge 0x17d12c │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - mcr2 7, 2, pc, cr0, cr11, {1} @ │ │ │ │ + mcr2 7, 7, pc, cr8, cr11, {1} @ │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242633,26 +242548,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xab9984 │ │ │ │ + blx 0xcb9834 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8ced04 │ │ │ │ + blx 0x8cebb4 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e7082a │ │ │ │ strcs pc, [r3], #-3777 @ 0xfffff13f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -242669,15 +242584,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - stc2l 7, cr15, [ip, #236] @ 0xec │ │ │ │ + mrc2 7, 3, pc, cr4, cr11, {1} │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242691,15 +242606,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9b2f1b6 │ │ │ │ + @ instruction: 0xf9baf1b6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242712,30 +242627,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 0, cr15, cr8, cr7, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f1474 │ │ │ │ + blx 0x12f1324 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d44c │ │ │ │ + bge 0x17d2fc │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r0, #-236]! @ 0xffffff14 │ │ │ │ + mcr2 7, 0, pc, cr8, cr11, {1} @ │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242749,15 +242664,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf93ef1b6 │ │ │ │ + @ instruction: 0xf946f1b6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242770,64 +242685,64 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2 7, cr15, [r4, #924] @ 0x39c │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f1558 │ │ │ │ + blx 0x12f1408 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d534 │ │ │ │ + bge 0x17d3e4 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73b4650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x171c74 │ │ │ │ + bls 0x171b24 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cd624 │ │ │ │ + b 0x9cd4d4 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e73da4 │ │ │ │ - blmi 0x3bcda0 │ │ │ │ - blls 0x2d75a8 │ │ │ │ + blmi 0x3bcc50 │ │ │ │ + blls 0x2d7458 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000f8cb │ │ │ │ + svclt 0x0000f8d3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc0efe8 │ │ │ │ + blmi 0xc0ee98 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbvc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #-924]! @ 0xfffffc64 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -242835,50 +242750,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcef7c │ │ │ │ + bhi 0xfcee2c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7994651 │ │ │ │ - rsclt pc, sl, #2162688 @ 0x210000 │ │ │ │ + rsclt pc, sl, #13172736 @ 0xc90000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c56b4 │ │ │ │ + b 0x9c5564 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3bccd4 │ │ │ │ - blls 0x257674 │ │ │ │ + blmi 0x3bcb84 │ │ │ │ + blls 0x257524 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b68ff0 │ │ │ │ - svclt 0x0000f865 │ │ │ │ + svclt 0x0000f86d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbcf0b4 │ │ │ │ + blmi 0xbcef64 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbvc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], #924 @ 0x39c │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -242886,49 +242801,49 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf048 │ │ │ │ + bhi 0xfceef8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xf8bcf799 │ │ │ │ + @ instruction: 0xf964f799 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfda89 │ │ │ │ + streq pc, [pc, #965] @ 0xfd939 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ stc2l 7, cr15, [lr, #-924] @ 0xfffffc64 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf800f1b6 │ │ │ │ + @ instruction: 0xf808f1b6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc0f17c │ │ │ │ + blmi 0xc0f02c │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbvc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [sl], {231} @ 0xe7 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -242936,50 +242851,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf110 │ │ │ │ + bhi 0xfcefc0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ - @ instruction: 0xf7984651 │ │ │ │ - rsclt pc, sl, #540 @ 0x21c │ │ │ │ + @ instruction: 0xf7994651 │ │ │ │ + rsclt pc, sl, #3080192 @ 0x2f0000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c5848 │ │ │ │ + b 0x9c56f8 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3bcb40 │ │ │ │ - blls 0x257808 │ │ │ │ + blmi 0x3bc9f0 │ │ │ │ + blls 0x2576b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b58ff0 │ │ │ │ - svclt 0x0000ff9b │ │ │ │ + svclt 0x0000ffa3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbcf248 │ │ │ │ + blmi 0xbcf0f8 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbvc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r4], #-924 @ 0xfffffc64 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -242987,255 +242902,255 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf1dc │ │ │ │ + bhi 0xfcf08c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xf822f799 │ │ │ │ + @ instruction: 0xf8caf799 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfdc1d │ │ │ │ + streq pc, [pc, #965] @ 0xfdacd │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ stc2 7, cr15, [r4], {231} @ 0xe7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff36f1b5 │ │ │ │ + @ instruction: 0xff3ef1b5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf314 │ │ │ │ + blmi 0xbcf1c4 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff53b862 │ │ │ │ + blx 0xff53b712 │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf2a4 │ │ │ │ + bhi 0xfcf154 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - ldc2l 7, cr15, [lr, #-608] @ 0xfffffda0 │ │ │ │ + mcr2 7, 0, pc, cr6, cr8, {4} @ │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc9b0 │ │ │ │ - blls 0x257998 │ │ │ │ + blmi 0x3bc860 │ │ │ │ + blls 0x257848 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b58ff0 │ │ │ │ - svclt 0x0000fed3 │ │ │ │ + svclt 0x0000fedb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf3dc │ │ │ │ + blmi 0xbcf28c │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c3b92a │ │ │ │ + blx 0x1c3b7da │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf36c │ │ │ │ + bhi 0xfcf21c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2l 7, cr15, [r6, #608] @ 0x260 │ │ │ │ + mcr2 7, 3, pc, cr14, cr8, {4} @ │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc8e8 │ │ │ │ - blls 0x257a60 │ │ │ │ + blmi 0x3bc798 │ │ │ │ + blls 0x257910 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b58ff0 │ │ │ │ - svclt 0x0000fe6f │ │ │ │ + svclt 0x0000fe77 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf4a4 │ │ │ │ + blmi 0xbcf354 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x33b9f2 │ │ │ │ + blx 0x33b8a2 │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf434 │ │ │ │ + bhi 0xfcf2e4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - ldc2 7, cr15, [r4], #608 @ 0x260 │ │ │ │ + ldc2l 7, cr15, [ip, #-608] @ 0xfffffda0 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc820 │ │ │ │ - blls 0x257b28 │ │ │ │ + blmi 0x3bc6d0 │ │ │ │ + blls 0x2579d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b58ff0 │ │ │ │ - svclt 0x0000fe0b │ │ │ │ + svclt 0x0000fe13 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf56c │ │ │ │ + blmi 0xbcf41c │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfea3bab8 │ │ │ │ + blx 0xfea3b968 │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf4fc │ │ │ │ + bhi 0xfcf3ac │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - ldc2 7, cr15, [ip, #-608] @ 0xfffffda0 │ │ │ │ + stc2l 7, cr15, [r4, #608] @ 0x260 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc758 │ │ │ │ - blls 0x257bf0 │ │ │ │ + blmi 0x3bc608 │ │ │ │ + blls 0x257aa0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b58ff0 │ │ │ │ - svclt 0x0000fda7 │ │ │ │ + svclt 0x0000fdaf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd8f424 │ │ │ │ + bmi 0xd8f2d4 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - bpl 0x123b000 │ │ │ │ - ldmdbvc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + bpl 0x123aeb0 │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x10bbb84 │ │ │ │ + blx 0x10bba34 │ │ │ │ msrcc CPSR_fs, r7 @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - beq 0xbba01c │ │ │ │ + beq 0xbb9ecc │ │ │ │ @ instruction: 0xf1049b01 │ │ │ │ andcs r0, r0, #16, 16 @ 0x100000 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ @@ -243247,53 +243162,53 @@ │ │ │ │ ldrdeq pc, [sl, -r7]! │ │ │ │ ldrdne pc, [lr, -r7]! │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, fp, #4544 @ 0x11c0 │ │ │ │ + rsclt pc, fp, #15296 @ 0x3bc0 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ andsmi r8, r0, r3, lsr #16 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #22 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ - blx 0xfe13bc08 │ │ │ │ + blx 0xfe13bab8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r2, #-724]! @ 0xfffffd2c │ │ │ │ + ldc2 1, cr15, [sl, #-724]! @ 0xfffffd2c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd8f50c │ │ │ │ + bmi 0xd8f3bc │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - bpl 0x123b0e8 │ │ │ │ - ldmdbvc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + bpl 0x123af98 │ │ │ │ + ldmibpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf9caf7e7 │ │ │ │ msrcc CPSR_fs, r7 @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - beq 0xbba104 │ │ │ │ + beq 0xbb9fb4 │ │ │ │ @ instruction: 0xf1049b01 │ │ │ │ andcs r0, r0, #16, 16 @ 0x100000 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ @@ -243305,53 +243220,53 @@ │ │ │ │ ldrdeq pc, [sl, -r7]! │ │ │ │ ldrdne pc, [lr, -r7]! │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, fp, #13504 @ 0x34c0 │ │ │ │ + rsclt pc, fp, #1968 @ 0x7b0 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ andsmi r8, r0, r3, lsr #16 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #22 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ - blx 0x43bcf0 │ │ │ │ + blx 0x43bba0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [lr], #724 @ 0x2d4 │ │ │ │ + stc2l 1, cr15, [r6], {181} @ 0xb5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd4f5f0 │ │ │ │ + bmi 0xd4f4a0 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf956f7e7 │ │ │ │ @ instruction: 0x311af897 │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x1465c4 │ │ │ │ + blls 0x146474 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ tstpcc sl, r7, lsl #17 @ p-variant is OBSOLETE │ │ │ │ eorle r0, r2, r2, lsr #14 │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #46137344 @ 0x2c00000 │ │ │ │ @@ -243362,53 +243277,53 @@ │ │ │ │ @ instruction: 0x0118f8d7 │ │ │ │ @ instruction: 0x111cf8d7 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac3128 │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, r3, #15360 @ 0x3c00 │ │ │ │ + rsclt pc, r3, #187392 @ 0x2dc00 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0xfde24 │ │ │ │ + strne pc, [pc], #-964 @ 0xfdcd4 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x13257c │ │ │ │ + blls 0x13242c │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7311a │ │ │ │ - blmi 0x3bc4a4 │ │ │ │ - blls 0x2d7ea4 │ │ │ │ + blmi 0x3bc354 │ │ │ │ + blls 0x2d7d54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b58ff0 │ │ │ │ - svclt 0x0000fc4d │ │ │ │ + svclt 0x0000fc55 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd4f6d4 │ │ │ │ + bmi 0xd4f584 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - ldmdavc r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmpl r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8e4f7e7 │ │ │ │ @ instruction: 0x311af897 │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x1466a8 │ │ │ │ + blls 0x146558 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ tstpcc sl, r7, lsl #17 @ p-variant is OBSOLETE │ │ │ │ eorle r0, r2, r2, lsr #14 │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #46137344 @ 0x2c00000 │ │ │ │ @@ -243419,47 +243334,47 @@ │ │ │ │ @ instruction: 0x0118f8d7 │ │ │ │ @ instruction: 0x111cf8d7 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac3128 │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, r3, #107520 @ 0x1a400 │ │ │ │ + rsclt pc, r3, #4352 @ 0x1100 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0xfdf08 │ │ │ │ + strne pc, [pc], #-964 @ 0xfddb8 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x132660 │ │ │ │ + blls 0x132510 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7311a │ │ │ │ - blmi 0x3bc3c0 │ │ │ │ - blls 0x2d7f88 │ │ │ │ + blmi 0x3bc270 │ │ │ │ + blls 0x2d7e38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b58ff0 │ │ │ │ - svclt 0x0000fbdb │ │ │ │ + svclt 0x0000fbe3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ - blpl 0x113b37c │ │ │ │ - bmi 0xd4f7bc │ │ │ │ + blpl 0x113b22c │ │ │ │ + bmi 0xd4f66c │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ stmdbpl r4, {r0, r1, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64a9000 │ │ │ │ - vmov.i16 d23, #2048 @ 0x0800 │ │ │ │ + @ instruction: 0xf2c05ad8 │ │ │ │ @ instruction: 0xf1090a33 │ │ │ │ ldmdavs r2, {r1, r3, r5, r8, fp} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf1040200 │ │ │ │ @ instruction: 0xf7e70810 │ │ │ │ @ instruction: 0xf50bf86d │ │ │ │ andcs r7, r0, #39059456 @ 0x2540000 │ │ │ │ @@ -243475,47 +243390,47 @@ │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmdavs r9!, {r3, sl, fp}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ - @ instruction: 0xf906f799 │ │ │ │ + @ instruction: 0xf9aef799 │ │ │ │ @ instruction: 0xf85ab2eb │ │ │ │ stmdahi r3!, {r0, r1, r4, r5, sp} │ │ │ │ - b 0x9ce020 │ │ │ │ + b 0x9cded0 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfe3b1 │ │ │ │ + streq pc, [pc, #965] @ 0xfe261 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf88b0200 │ │ │ │ @ instruction: 0xf7e7212c │ │ │ │ - blmi 0x3bc2dc │ │ │ │ - blls 0x2d806c │ │ │ │ + blmi 0x3bc18c │ │ │ │ + blls 0x2d7f1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b58ff0 │ │ │ │ - svclt 0x0000fb69 │ │ │ │ + svclt 0x0000fb71 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blpl 0x113b468 │ │ │ │ - bmi 0xd0f89c │ │ │ │ + blpl 0x113b318 │ │ │ │ + bmi 0xd0f74c │ │ │ │ movwls r4, #1550 @ 0x60e │ │ │ │ - bvc 0x73b978 │ │ │ │ - beq 0xdfab54 │ │ │ │ + bpl 0xff73b828 │ │ │ │ + beq 0xdfaa04 │ │ │ │ ldmdaeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf800f7e7 │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ strmi r2, [r4], -r4, lsl #4 │ │ │ │ @@ -243532,15 +243447,15 @@ │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmdavs r9!, {r3, sl, fp}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ - @ instruction: 0xf8b0f799 │ │ │ │ + @ instruction: 0xf958f799 │ │ │ │ @ instruction: 0xf85ab2e3 │ │ │ │ ldmdavs r3!, {r0, r1, r4, r5, sp} │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, ip, r5, asr #10 │ │ │ │ @@ -243552,15 +243467,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfff3a7dc │ │ │ │ + blx 0x13a68e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000b8f1 │ │ │ │ @ instruction: 0xf7e72301 │ │ │ │ svclt 0x0000b8ed │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000b971 │ │ │ │ @@ -243572,15 +243487,15 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a4616 │ │ │ │ - vorr.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c059d8 │ │ │ │ @ instruction: 0xf7e60933 │ │ │ │ strcc pc, [sl, -r3, lsl #31]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -243590,46 +243505,46 @@ │ │ │ │ strle r3, [sl], #-298 @ 0xfffffed6 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ - blx 0xfe9bbe6e │ │ │ │ + mcrr2 7, 3, pc, sl, cr3 @ │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfe57d │ │ │ │ + streq pc, [pc, #965] @ 0xfe42d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xffd4f7e6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blx 0xfe2ba8c0 │ │ │ │ + blx 0xfe4ba770 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ ldrmi r4, [r5], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmov.i16 d23, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c058d8 │ │ │ │ @ instruction: 0xf7e60833 │ │ │ │ ldrcc pc, [r8, -r1, lsr #30] │ │ │ │ @ instruction: 0xf1054604 │ │ │ │ movwcs r0, #2320 @ 0x910 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -243639,34 +243554,34 @@ │ │ │ │ strle r3, [sl], #-280 @ 0xfffffee8 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ - blx 0xfedbbf32 │ │ │ │ + mrrc2 7, 3, pc, sl, cr3 @ │ │ │ │ ldmdavs r1!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ strcc r6, [r4, #-51] @ 0xffffffcd │ │ │ │ - strne pc, [pc], #-964 @ 0xfe27c │ │ │ │ + strne pc, [pc], #-964 @ 0xfe12c │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xff72f7e6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blx 0xa3a984 │ │ │ │ + blx 0xc3a834 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ orrcc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ andeq pc, r8, #160, 2 @ 0x28 │ │ │ │ svclt 0x00882a01 │ │ │ │ svclt 0x00942b03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00142810 │ │ │ │ @@ -243676,223 +243591,223 @@ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stmiblt r3!, {r6, r7, r8, r9, ip}^ │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ - blcc 0x4fef74 │ │ │ │ + blcc 0x4fee24 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64a2301 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ - bcs 0x109828 │ │ │ │ + bcs 0x1096d8 │ │ │ │ @ instruction: 0xf8d0d1ef │ │ │ │ - bl 0x10d890 │ │ │ │ + bl 0x10d740 │ │ │ │ @ instruction: 0xf8d00083 │ │ │ │ bicsmi r3, fp, #4, 26 @ 0x100 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5554c │ │ │ │ + bl 0xfec553fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ - blmi 0x1be814 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + blmi 0x1be6c4 │ │ │ │ rsbne pc, r5, #64, 4 │ │ │ │ @ instruction: 0xf1489000 │ │ │ │ svclt 0x0000fd6d │ │ │ │ - eorseq sl, r3, r0, lsl #23 │ │ │ │ + eorseq sl, r3, r0, asr #20 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ vshr.u64 q8, q4, #64 │ │ │ │ ldmiblt r0!, {r6, r7, ip} │ │ │ │ @ instruction: 0x3150f892 │ │ │ │ @ instruction: 0xf8d2b9b3 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ - blcc 0x4ff00c │ │ │ │ + blcc 0x4feebc │ │ │ │ stmdale fp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - subscc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + andscs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eoreq pc, r3, r2, asr r8 @ │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec555d0 │ │ │ │ + bl 0xfec55480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, lr, r8 │ │ │ │ @ instruction: 0xf5a09b02 │ │ │ │ @ instruction: 0x46045736 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ - blcs 0x14e0a8 │ │ │ │ + blcs 0x14df58 │ │ │ │ @ instruction: 0x4640d011 │ │ │ │ @ instruction: 0xff62f7ff │ │ │ │ @ instruction: 0xf5a4b9d8 │ │ │ │ @ instruction: 0x46385336 │ │ │ │ adchi pc, r0, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf8c49b02 │ │ │ │ @ instruction: 0xf8c45da8 │ │ │ │ @ instruction: 0xf8c46dac │ │ │ │ @ instruction: 0xf7703dbc │ │ │ │ - @ instruction: 0xf78bf841 │ │ │ │ - smlabbeq r3, fp, r8, pc @ │ │ │ │ + @ instruction: 0xf78bf8e9 │ │ │ │ + tstpeq r3, r3, lsr r9 @ p-variant is OBSOLETE │ │ │ │ cdpeq 5, 10, cr13, cr11, cr9, {7} │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00040302 │ │ │ │ strvc pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ movwls r2, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xf642e7df │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf642012e │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ - blmi 0x17e4f4 │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ + blmi 0x17e3a4 │ │ │ │ @ instruction: 0xf17f2242 │ │ │ │ svclt 0x0000fe15 │ │ │ │ - eorseq sl, r3, ip, lsl #23 │ │ │ │ + eorseq sl, r3, ip, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55650 │ │ │ │ + bl 0xfec55500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, ror #2 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #33 @ 0x21 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x46d8c0 │ │ │ │ + bcs 0x46d770 │ │ │ │ ldmdale r0!, {r1, r2, r3, r5, ip, lr, pc} │ │ │ │ - bcs 0x20cca8 │ │ │ │ - blcs 0x574850 │ │ │ │ + bcs 0x20cb58 │ │ │ │ + blcs 0x574700 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - bcs 0x47e2e8 │ │ │ │ - bcc 0x5324e8 │ │ │ │ + bcs 0x47e198 │ │ │ │ + bcc 0x532398 │ │ │ │ stmdale r1!, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf0333b16 │ │ │ │ mvnle r0, r4, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ bicsle r2, lr, r6, lsl fp │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ bicle r2, r4, pc, lsl fp │ │ │ │ - bcs 0x4b8434 │ │ │ │ + bcs 0x4b82e4 │ │ │ │ @ instruction: 0xf04fd1c1 │ │ │ │ - blx 0x98ed00 │ │ │ │ + blx 0x98ebb0 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ @ instruction: 0xe7cad5bb │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0x1be9bc │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + blmi 0x1be86c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf148228a │ │ │ │ svclt 0x0000fc9b │ │ │ │ - mlaseq r3, ip, fp, sl │ │ │ │ + eorseq sl, r3, ip, asr sl │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5571c │ │ │ │ + bl 0xfec555cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04604 │ │ │ │ @ instruction: 0x460d5036 │ │ │ │ @ instruction: 0x46163830 │ │ │ │ ldrmi r9, [pc], -r5, lsl #18 │ │ │ │ - @ instruction: 0xff1cf776 │ │ │ │ + @ instruction: 0xffc4f776 │ │ │ │ stcls 6, cr4, [r4], {32} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff40f7ff │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf001469a │ │ │ │ addlt r0, r7, r3, lsl #6 │ │ │ │ ldrmi r3, [r1], r1, lsl #6 │ │ │ │ - b 0x14c0784 │ │ │ │ - ldrbcs r0, [pc, #2243]! @ 0xfee23 │ │ │ │ + b 0x14c0634 │ │ │ │ + ldrbcs r0, [pc, #2243]! @ 0xfecd3 │ │ │ │ andcs r9, r0, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0x46179c10 │ │ │ │ strls r9, [r2], #-2833 @ 0xfffff4ef │ │ │ │ movwls r9, #12293 @ 0x3005 │ │ │ │ stmdbls r2, {r0, r9, ip, pc} │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ - blx 0xa4e5b0 │ │ │ │ - blx 0x27a598 │ │ │ │ + blx 0xa4e460 │ │ │ │ + blx 0x27a448 │ │ │ │ movwmi pc, #33036 @ 0x810c @ │ │ │ │ - blx 0x3a499c │ │ │ │ + blx 0x3a484c │ │ │ │ andmi pc, r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf102fa29 │ │ │ │ vseleq.f32 s30, s24, s21 │ │ │ │ tsteq fp, r1, asr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ strmi fp, [r8, #713] @ 0x2c9 │ │ │ │ - blls 0x234a48 │ │ │ │ - bl 0x1e5dc4 │ │ │ │ + blls 0x2348f8 │ │ │ │ + bl 0x1e5c74 │ │ │ │ ldrdeq r0, [r9], #1 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ teqpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1c10840 │ │ │ │ - bl 0x1c1e44 │ │ │ │ + bl 0x1c1cf4 │ │ │ │ @ instruction: 0xf1a11340 │ │ │ │ @ instruction: 0xf5030020 │ │ │ │ - bl 0x29b548 │ │ │ │ + bl 0x29b3f8 │ │ │ │ @ instruction: 0xf8560bc3 │ │ │ │ sbcmi r3, fp, r3, lsr r0 │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf0034303 │ │ │ │ - blx 0x1bf5ec │ │ │ │ - blx 0x9fa624 │ │ │ │ + blx 0x1bf49c │ │ │ │ + blx 0x9fa4d4 │ │ │ │ msrmi CPSR_, #4, 8 @ 0x4000000 │ │ │ │ tstmi pc, #147 @ 0x93 │ │ │ │ andcc r9, r8, #1024 @ 0x400 │ │ │ │ - bcs 0x110f210 │ │ │ │ + bcs 0x110f0c0 │ │ │ │ @ instruction: 0xd1b49301 │ │ │ │ @ instruction: 0x46194638 │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55824 │ │ │ │ + bl 0xfec556d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r0, asr #26 │ │ │ │ ldclcc 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ - bl 0x12cc80 │ │ │ │ + bl 0x12cb30 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, r4, lsl #26]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3444] @ 0xfffff28c │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -243909,15 +243824,15 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5589c │ │ │ │ + bl 0xfec5574c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf1b1b192 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ strmi sp, [r8], -r9, lsr #32 │ │ │ │ @ instruction: 0xf1754611 │ │ │ │ @@ -243925,44 +243840,44 @@ │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0x1035dc │ │ │ │ + blcs 0x10348c │ │ │ │ @ instruction: 0xf8d0d0ee │ │ │ │ - bl 0x10dc44 │ │ │ │ + bl 0x10daf4 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133d0c │ │ │ │ rscle r0, r5, r0, lsl r3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8cd2117 │ │ │ │ @ instruction: 0xf8cde004 │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ @ instruction: 0xf04fff07 │ │ │ │ ldrb r4, [r7, r0, lsl #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55914 │ │ │ │ + bl 0xfec557c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [r8], -r2, ror #2 │ │ │ │ @ instruction: 0xf1744611 │ │ │ │ strmi pc, [r3], -r7, lsr #30 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0x103648 │ │ │ │ + blcs 0x1034f8 │ │ │ │ @ instruction: 0xf8d0d0ee │ │ │ │ - bl 0x10dcb0 │ │ │ │ + bl 0x10db60 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133d0c │ │ │ │ rscle r0, r5, r0, lsl r3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8cd2117 │ │ │ │ @ instruction: 0xf8cde004 │ │ │ │ @@ -243978,33 +243893,33 @@ │ │ │ │ @ instruction: 0xf0023011 │ │ │ │ movwmi r3, #33348 @ 0x8244 │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe5449dc │ │ │ │ + b 0xfe54488c │ │ │ │ strle r0, [r5, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ andcs fp, r1, #92, 30 @ 0x170 │ │ │ │ eorcs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe5449fc │ │ │ │ + b 0xfe5448ac │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe545224 │ │ │ │ + b 0xfe5450d4 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -244018,15 +243933,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x003e1a89 │ │ │ │ movwcs r2, #4352 @ 0x1100 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x1147454 │ │ │ │ + blx 0x1147304 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ svclt 0x00c80f00 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ @ instruction: 0xf102bfc8 │ │ │ │ stcle 1, cr3, [r5], {255} @ 0xff │ │ │ │ svccc 0x00fff1bc │ │ │ │ @@ -244034,18 +243949,18 @@ │ │ │ │ subsmi r3, r1, #40, 4 @ 0x80000002 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - blx 0x11d00a4 │ │ │ │ - blx 0x4ba89c │ │ │ │ + blx 0x11cff54 │ │ │ │ + blx 0x4ba74c │ │ │ │ stmdacs r0, {r1, sl, ip, sp, lr, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xfe8ac │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xfe75c │ │ │ │ strbtmi fp, [r3], -r4, asr #31 │ │ │ │ eor pc, r8, #12910592 @ 0xc50000 │ │ │ │ andcc sp, r1, r4, lsl #24 │ │ │ │ @ instruction: 0xf8c5bfbc │ │ │ │ rsbmi lr, r3, #40, 4 @ 0x80000002 │ │ │ │ addslt r1, fp, #150994944 @ 0x9000000 │ │ │ │ vpmax.s8 , q1, │ │ │ │ @@ -244059,26 +243974,26 @@ │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ svclt 0x00bc0301 │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ - blle 0x2cb194 │ │ │ │ + blle 0x2cb044 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ addsmi r3, r1, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf8c0bf8c │ │ │ │ strmi r3, [sl], -r8, lsr #4 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strmi fp, [r6], r0, lsl #10 │ │ │ │ - blx 0x42b148 │ │ │ │ - blcs 0x13b128 │ │ │ │ + blx 0x42aff8 │ │ │ │ + blcs 0x13afd8 │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x2000bfbc │ │ │ │ eorgt pc, r8, #13500416 @ 0xce0000 │ │ │ │ addsmi sp, sl, #5120 @ 0x1400 │ │ │ │ svclt 0x003c4618 │ │ │ │ @ instruction: 0xf8ce4610 │ │ │ │ strne ip, [fp], #-552 @ 0xfffffdd8 │ │ │ │ @@ -244093,15 +244008,15 @@ │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ movwvc pc, #1155 @ 0x483 @ │ │ │ │ msrcc SPSR_f, r0, asr #17 │ │ │ │ - blt 0x18bc7bc │ │ │ │ + bllt 0x2bc66c │ │ │ │ strtcc pc, [r8], #2256 @ 0x8d0 │ │ │ │ strle r0, [r6], #-923 @ 0xfffffc65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -244113,88 +244028,88 @@ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ stmib sp, {r2, r3, r8, sp}^ │ │ │ │ @ instruction: 0xf7ffce00 │ │ │ │ svclt 0x0000fdad │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55bcc │ │ │ │ + bl 0xfec55a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #-671088640 @ 0xd8000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ eorseq pc, r0, r3, lsr #3 │ │ │ │ adccs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - ldc2l 7, cr15, [r4, #-444] @ 0xfffffe44 │ │ │ │ + ldc2l 7, cr15, [ip, #444]! @ 0x1bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55bf0 │ │ │ │ + bl 0xfec55aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55c04 │ │ │ │ + bl 0xfec55ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ cmpplt r0, r1, asr ip @ p-variant is OBSOLETE │ │ │ │ teqppl r6, #164, 10 @ p-variant is OBSOLETE @ 0x29000000 │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ @ instruction: 0xf8c33830 │ │ │ │ @ instruction: 0xf76f12a0 │ │ │ │ - @ instruction: 0xf642fd35 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf642fddd │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ - blmi 0x17eaec │ │ │ │ + vshr.s64 d20, d4, #64 │ │ │ │ + blmi 0x17e99c │ │ │ │ rscsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x6bb03e │ │ │ │ - ldrhteq sl, [r3], -r8 │ │ │ │ + blx 0x6baeee │ │ │ │ + eorseq sl, r3, r8, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55c4c │ │ │ │ + bl 0xfec55afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldc2 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55c64 │ │ │ │ + bl 0xfec55b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ strtmi r2, [sl], -r1, lsl #16 │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ andls r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fca1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55c90 │ │ │ │ + bl 0xfec55b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf78d0ff8 │ │ │ │ - strmi pc, [r3], -r3, lsl #24 │ │ │ │ + strmi pc, [r3], -fp, lsr #25 │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55cbc │ │ │ │ + bl 0xfec55b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #6 │ │ │ │ - stc2 7, cr15, [r6], #-564 @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [lr], {141} @ 0x8d │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - bl 0x23cc48 │ │ │ │ - ldmiblt r0!, {r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bl 0x23caf8 │ │ │ │ + blt 0x173c7c8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55ce0 │ │ │ │ + bl 0xfec55b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ @ instruction: 0xf642460f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf5a62121 │ │ │ │ @ instruction: 0xf06d5536 │ │ │ │ @ instruction: 0xf506fe27 │ │ │ │ ldccc 3, cr3, [r0, #-612]! @ 0xfffffd9c │ │ │ │ ldrbtmi pc, [ip], #2259 @ 0x8d3 @ │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ @@ -244230,25 +244145,25 @@ │ │ │ │ @ instruction: 0xf0110280 │ │ │ │ shsub16mi r6, r9, r0 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ @ instruction: 0xf0131200 │ │ │ │ svclt 0x00180ff0 │ │ │ │ andeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf78d2301 │ │ │ │ - @ instruction: 0xf896fbbd │ │ │ │ - blvs 0xffdc70e8 │ │ │ │ - bcs 0x110468 │ │ │ │ + @ instruction: 0xf896fc65 │ │ │ │ + blvs 0xffdc6f98 │ │ │ │ + bcs 0x110318 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf50663f3 │ │ │ │ @ instruction: 0xf7903699 │ │ │ │ - @ instruction: 0x3650f93d │ │ │ │ + ldrbcc pc, [r0], -r5, ror #19 @ │ │ │ │ tstpvc ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - subsne pc, r0, r2, asr #12 │ │ │ │ + andseq pc, r0, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #436]! @ 0x1b4 │ │ │ │ ldrtmi pc, [r0], #2262 @ 0x8d6 @ │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ stccs 7, cr4, [r0], {144} @ 0x90 │ │ │ │ @@ -244290,15 +244205,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r4, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55e90 │ │ │ │ + bl 0xfec55d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -244317,26 +244232,26 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xa3ccfa │ │ │ │ + blx 0xa3cbaa │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55f0c │ │ │ │ + bl 0xfec55dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, ror #2 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ - blcs 0x8bf99c │ │ │ │ + blcs 0x8bf84c │ │ │ │ addmi sp, fp, #50 @ 0x32 │ │ │ │ - blvs 0x112e948 │ │ │ │ + blvs 0x112e7f8 │ │ │ │ andlt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs pc, {r4, r8, fp, ip, sp} @ │ │ │ │ ldm pc, {r1, r2, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ movwne pc, #32769 @ 0x8001 @ │ │ │ │ @@ -244350,41 +244265,41 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xff9bcd7c │ │ │ │ + blx 0xff9bcc2c │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ - blx 0xfeabcd88 │ │ │ │ + blx 0xfeabcc38 │ │ │ │ svclt 0x00b82801 │ │ │ │ @ instruction: 0xf04f2001 │ │ │ │ andls r7, r0, r0, lsl #4 │ │ │ │ mrscs r2, SP_irq │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec55fac │ │ │ │ + bl 0xfec55e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ movwls r9, #8195 @ 0x2003 │ │ │ │ - blx 0x11bcdc2 │ │ │ │ + blx 0x11bcc72 │ │ │ │ stmdals r3, {r1, r8, r9, fp, ip, pc} │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ stmdale r9!, {r0, r3, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r9, {r0, r2, r8, fp, ip}^ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {81} @ 0x51 │ │ │ │ - bl 0x12e9f8 │ │ │ │ + bl 0x12e8a8 │ │ │ │ @ instruction: 0xf8c00083 │ │ │ │ @ instruction: 0xf04051e4 │ │ │ │ andlt r8, r5, r3, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -244398,18 +244313,18 @@ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ msrpl SPSR_fs, r0, asr #17 │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r3!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - bvc 0x1d9afac │ │ │ │ + bvc 0x1d9ae5c │ │ │ │ ldclvc 2, cr3, [r8], #-200 @ 0xffffff38 │ │ │ │ ldrbtvc r3, [r6], #-562 @ 0xfffffdce │ │ │ │ - blpl 0xd8b714 │ │ │ │ + blpl 0xd8b5c4 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r5, r6, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {48} @ 0x30 │ │ │ │ @@ -244423,18 +244338,18 @@ │ │ │ │ cmncc r4, #0, 6 │ │ │ │ eorpl pc, r3, r0, asr #16 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x153cea0 │ │ │ │ + blx 0x153cd50 │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0xaff368 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + blmi 0xaff218 │ │ │ │ eorsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1479000 │ │ │ │ movwcs pc, #4037 @ 0xfc5 @ │ │ │ │ @ instruction: 0xf840336c │ │ │ │ andlt r5, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -244462,36 +244377,36 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0x1bf3fc │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + blmi 0x1bf2ac │ │ │ │ eorsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1479000 │ │ │ │ svclt 0x0000ff7b │ │ │ │ - ldrsbteq sl, [r3], -r4 │ │ │ │ + mlaseq r3, r4, sl, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5615c │ │ │ │ + bl 0xfec5600c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ andne lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf7ff9203 │ │ │ │ - bls 0x1fd924 │ │ │ │ + bls 0x1fd7d4 │ │ │ │ ldrdne lr, [r4], -sp │ │ │ │ movweq pc, #33186 @ 0x81a2 @ │ │ │ │ stmdale r9!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r6, {r0, r2, fp, ip}^ │ │ │ │ ldmdbcs r0, {r0, r2, r5, r8, r9, fp, ip, sp} │ │ │ │ ldmdbcs r1, {r1, r3, r4, r6, ip, lr, pc} │ │ │ │ - bl 0x12eba4 │ │ │ │ + bl 0x12ea54 │ │ │ │ @ instruction: 0xf8d00082 │ │ │ │ @ instruction: 0xf04001e4 │ │ │ │ mullt r7, lr, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -244532,16 +244447,16 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8503274 │ │ │ │ str r0, [r8, r2, lsr #32]! │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0xa3f514 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + blmi 0xa3f3c4 │ │ │ │ eorsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1479000 │ │ │ │ movwcs pc, #3823 @ 0xeef @ │ │ │ │ @ instruction: 0xf850336c │ │ │ │ andlt r0, r7, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -244566,42 +244481,42 @@ │ │ │ │ movwcs lr, #18413 @ 0x47ed │ │ │ │ movwcs lr, #14315 @ 0x37eb │ │ │ │ movwcs lr, #26601 @ 0x67e9 │ │ │ │ movwcs lr, #30695 @ 0x77e7 │ │ │ │ movwcs lr, #6117 @ 0x17e5 │ │ │ │ movwcs lr, #10211 @ 0x27e3 │ │ │ │ andcs lr, r0, r1, ror #15 │ │ │ │ - cmppne r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 4 │ │ │ │ cdp2 1, 10, cr15, cr10, cr7, {2} │ │ │ │ - eorseq sl, r3, r8, ror #23 │ │ │ │ + eorseq sl, r3, r8, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec562fc │ │ │ │ + bl 0xfec561ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ addscc pc, r9, r0, lsl #10 │ │ │ │ addlt r3, r4, r0, asr r0 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ - @ instruction: 0xf8c2f78d │ │ │ │ + @ instruction: 0xf96af78d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ mcrrvs 1, 4, r8, r3, cr6 │ │ │ │ mvnslt r4, r1, lsl #12 │ │ │ │ andls r1, r3, sl, lsr #28 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldrmi r4, [r5], -r0, lsr #12 │ │ │ │ stmdbls r3, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ streq fp, [r2, r8, lsr #3] │ │ │ │ @ instruction: 0xf504d47a │ │ │ │ @ instruction: 0xf1a03399 │ │ │ │ @ instruction: 0xf8d30e05 │ │ │ │ vshr.u64 q14, q4, #52 │ │ │ │ - blcs 0x10404c │ │ │ │ + blcs 0x103efc │ │ │ │ @ instruction: 0xf1bed15a │ │ │ │ vmax.f32 d0, d0, d7 │ │ │ │ ldm pc, {r0, r2, r7, pc}^ @ │ │ │ │ cdpeq 0, 0, cr15, cr14, cr14, {0} │ │ │ │ orrhi sl, r3, #3997696 @ 0x3d0000 │ │ │ │ strmi r8, [r8], -r3, lsl #29 │ │ │ │ tstcs r0, r4 │ │ │ │ @@ -244610,28 +244525,28 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdacs r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ tstphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf894d437 │ │ │ │ - blcs 0x10b6d0 │ │ │ │ + blcs 0x10b580 │ │ │ │ sbcshi pc, ip, r0, asr #32 │ │ │ │ ldrdcc pc, [r8, #-132]! @ 0xffffff7c │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x38dde0 │ │ │ │ + blcs 0x38dc90 │ │ │ │ @ instruction: 0xf64ad82b │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x14b23c │ │ │ │ + blcs 0x14b0ec │ │ │ │ @ instruction: 0xf642dd23 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf642012e │ │ │ │ - vshr.s64 d17, d0, #64 │ │ │ │ - blmi 0xfe3bf27c │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + blmi 0xfe3bf12c │ │ │ │ addcc pc, r5, #64, 4 │ │ │ │ @ instruction: 0xff50f17e │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ ldrsbgt pc, [r8], #131 @ 0x83 @ │ │ │ │ svcvc 0x0000f01c │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ @ instruction: 0xf01c211d │ │ │ │ @@ -244643,50 +244558,50 @@ │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ @ instruction: 0xf04ff8e7 │ │ │ │ ldrtmi r0, [r2], -r1, lsl #24 │ │ │ │ ldrb r4, [r4, r1, ror #12]! │ │ │ │ svceq 0x0007f1be │ │ │ │ andge sp, r1, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf02ef852 │ │ │ │ - andeq pc, pc, r3, ror r1 @ │ │ │ │ - andeq pc, pc, r3, ror r1 @ │ │ │ │ - ldrdeq pc, [pc], -r1 │ │ │ │ - ldrdeq pc, [pc], -r1 │ │ │ │ - andeq pc, pc, sp, asr r2 @ │ │ │ │ - andeq pc, pc, sp, asr r2 @ │ │ │ │ - andeq pc, pc, sp, asr r2 @ │ │ │ │ - andeq pc, pc, r5, asr #5 │ │ │ │ - blcs 0x2c6f40 │ │ │ │ + andeq pc, pc, r3, lsr #32 │ │ │ │ + andeq pc, pc, r3, lsr #32 │ │ │ │ + andeq pc, pc, r1, lsl #1 │ │ │ │ + andeq pc, pc, r1, lsl #3 │ │ │ │ + andeq pc, pc, sp, lsl #2 │ │ │ │ + andeq pc, pc, sp, lsl #2 │ │ │ │ + andeq pc, pc, sp, lsl #2 │ │ │ │ + andeq pc, pc, r5, ror r1 @ │ │ │ │ + blcs 0x2c6df0 │ │ │ │ vtst.8 d13, d15, d4 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq pc, pc, r3, ror r1 @ │ │ │ │ - andeq pc, pc, r3, ror r1 @ │ │ │ │ - andeq pc, pc, r9, asr #3 │ │ │ │ - andeq pc, pc, pc, ror #5 │ │ │ │ - andeq pc, pc, sp, asr r2 @ │ │ │ │ - andeq pc, pc, sp, asr r2 @ │ │ │ │ - andeq pc, pc, sp, asr r2 @ │ │ │ │ - andeq pc, pc, r7, ror #6 │ │ │ │ + andeq pc, pc, r3, lsr #32 │ │ │ │ + andeq pc, pc, r3, lsr #32 │ │ │ │ + andeq pc, pc, r9, ror r0 @ │ │ │ │ + muleq pc, pc, r1 @ │ │ │ │ + andeq pc, pc, sp, lsl #2 │ │ │ │ + andeq pc, pc, sp, lsl #2 │ │ │ │ + andeq pc, pc, sp, lsl #2 │ │ │ │ + andeq pc, pc, r7, lsl r2 @ │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0x197f724 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + blmi 0x197f5d4 │ │ │ │ subsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1479000 │ │ │ │ andcs pc, r0, #14784 @ 0x39c0 │ │ │ │ andsvs pc, r0, #-1342177268 @ 0xb000000c │ │ │ │ @ instruction: 0x3150f894 │ │ │ │ cmnle r8, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-132]! @ 0xffffff7c │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x38ded0 │ │ │ │ + blcs 0x38dd80 │ │ │ │ @ instruction: 0xf64ad81d │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8510133 │ │ │ │ - blcs 0x14b32c │ │ │ │ + blcs 0x14b1dc │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0x2101469c │ │ │ │ @ instruction: 0xf504e7a1 │ │ │ │ @ instruction: 0xf005309a │ │ │ │ adcscc r0, r0, r1, lsl #4 │ │ │ │ ldrdeq pc, [ip], r0 │ │ │ │ svceq 0x00f0f010 │ │ │ │ @@ -244713,127 +244628,127 @@ │ │ │ │ @ instruction: 0xf3c30ff0 │ │ │ │ svclt 0x000813c0 │ │ │ │ stmdblt r2!, {r9, sp} │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ adcle r2, sp, r0, lsl #22 │ │ │ │ stmiavs r8, {r0, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdacs r1, {r1, r3, r6, r7, r8, fp, ip, sp, lr} │ │ │ │ - bcs 0x1eef4c │ │ │ │ - bvc 0x3b3b00 │ │ │ │ + bcs 0x1eedfc │ │ │ │ + bvc 0x3b39b0 │ │ │ │ svclt 0x00182a03 │ │ │ │ stmiale pc!, {r0, r9, fp, sp}^ @ │ │ │ │ - bcs 0x11d864 │ │ │ │ + bcs 0x11d714 │ │ │ │ stmibvc sl, {r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmiale r9!, {r0, r1, r2, r9, fp, sp}^ │ │ │ │ - blcs 0x110c10 │ │ │ │ + blcs 0x110ac0 │ │ │ │ bfi sp, r8, (invalid: 1:0) │ │ │ │ ldrdcc pc, [r8, #-132] @ 0xffffff7c │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf8d4e72b │ │ │ │ vmla.f , , d0[2] │ │ │ │ @ instruction: 0xf1bc0c81 │ │ │ │ svclt 0x00b80f01 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xf504e79d │ │ │ │ andcs r3, r0, #1677721602 @ 0x64000002 │ │ │ │ andsvs pc, r0, #-1342177268 @ 0xb000000c │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0x104280 │ │ │ │ + blcs 0x104130 │ │ │ │ svcge 0x007cf43f │ │ │ │ strtmi lr, [r0], -r3, lsr #15 │ │ │ │ - cmppne r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffa2f7fe │ │ │ │ eorle r2, r2, r3, lsl #16 │ │ │ │ - sbcne pc, r4, r2, asr #12 │ │ │ │ + addeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d3 │ │ │ │ @ instruction: 0xf17e3289 │ │ │ │ @ instruction: 0xf642fe61 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf642012e │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ - blmi 0x43f474 │ │ │ │ + vmla.i d16, d0, d0[1] │ │ │ │ + blmi 0x43f324 │ │ │ │ andcc pc, r1, #64, 4 │ │ │ │ mrc2 1, 2, pc, cr4, cr14, {3} │ │ │ │ - cmppne r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsne pc, ip, r2, asr #12 │ │ │ │ + addseq pc, ip, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ @ instruction: 0xf17e7263 │ │ │ │ @ instruction: 0xf642fe47 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ - blmi 0x17f4a0 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ + blmi 0x17f350 │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ mrc2 1, 1, pc, cr14, cr14, {3} │ │ │ │ - ldrshteq sl, [r3], -ip │ │ │ │ - eorseq sl, r3, r8, lsl ip │ │ │ │ + ldrhteq sl, [r3], -ip │ │ │ │ + ldrsbteq sl, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec56600 │ │ │ │ + bl 0xfec564b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0x30503099 │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ - @ instruction: 0xff44f78c │ │ │ │ + @ instruction: 0xffecf78c │ │ │ │ tstcs r0, r8, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf642bd08 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf642012e │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ - blmi 0x17f4f0 │ │ │ │ + vmla.i d16, d0, d0[1] │ │ │ │ + blmi 0x17f3a0 │ │ │ │ addscc pc, sl, #64, 4 │ │ │ │ mrc2 1, 0, pc, cr6, cr14, {3} │ │ │ │ - eorseq sl, r3, r4, lsr ip │ │ │ │ + ldrshteq sl, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5664c │ │ │ │ + bl 0xfec564fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf78a460e │ │ │ │ - sbceq pc, r3, #6619136 @ 0x650000 │ │ │ │ + sbceq pc, r3, #212992 @ 0x34000 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r2, r0, ror sp │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ movwcs r1, #1024 @ 0x400 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xf846f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec56690 │ │ │ │ + bl 0xfec56540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, lr, lsl #12 │ │ │ │ @ instruction: 0x46044675 │ │ │ │ - cdp2 7, 1, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 7, 11, cr15, cr12, cr13, {4} │ │ │ │ andsle r2, lr, r5, lsr #16 │ │ │ │ tstle sp, lr, lsr #16 │ │ │ │ sbccc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x128a0b4 │ │ │ │ + blle 0x1289f64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adcscc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd4a0d0 │ │ │ │ + ble 0xffd49f80 │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ sbclt r6, sl, #64, 2 │ │ │ │ @ instruction: 0xf8d4e00d │ │ │ │ - blcs 0x10bffc │ │ │ │ + blcs 0x10beac │ │ │ │ @ instruction: 0xf504dae2 │ │ │ │ @ instruction: 0xf04f3399 │ │ │ │ mvncc r0, #512 @ 0x200 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ smlalbtvs pc, r0, r3, r3 @ │ │ │ │ addseq fp, r8, sl, asr #5 │ │ │ │ stmdbcs r0, {r0, r2, r5, r8, sl, ip, lr, pc} │ │ │ │ @@ -244851,81 +244766,81 @@ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf7fec500 │ │ │ │ @ instruction: 0xf504ffe9 │ │ │ │ @ instruction: 0xf04f3399 │ │ │ │ @ instruction: 0xf8d30c03 │ │ │ │ vshr.u64 q9, q4, #62 │ │ │ │ - bcs 0x117e54 │ │ │ │ + bcs 0x117d04 │ │ │ │ andlt sp, r2, sp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf402bd70 │ │ │ │ movwmi r2, #8832 @ 0x2280 │ │ │ │ ldrb sp, [lr, r0, lsr #1] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5677c │ │ │ │ + bl 0xfec5662c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf413b083 │ │ │ │ mrsle r7, LR_und │ │ │ │ ldrd pc, [ip], #-129 @ 0xffffff7f │ │ │ │ strdlt r4, [r3], -r4 @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ strmi r4, [ip], -r0, ror #14 │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf6427174 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ andls r0, r1, #46 @ 0x2e │ │ │ │ @ instruction: 0xf8cef06d │ │ │ │ - bls 0x150e38 │ │ │ │ + bls 0x150ce8 │ │ │ │ stclvs 3, cr2, [r4] │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4030 │ │ │ │ svclt 0x0000b8c5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec567d0 │ │ │ │ + bl 0xfec56680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq fp, [r3, #130] @ 0x82 │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ mullt r2, r8, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ - subsne pc, r0, r2, asr #12 │ │ │ │ + andseq pc, r0, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ bicscc pc, lr, r0, asr #4 │ │ │ │ @ instruction: 0xf8a2f06d │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ ldcvs 6, cr4, [sl], {25} │ │ │ │ mulls r1, r0, r7 │ │ │ │ @ instruction: 0xf89cf06d │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec56834 │ │ │ │ + bl 0xfec566e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ streq fp, [r4, #130]! @ 0x82 │ │ │ │ @ instruction: 0xf8d1d406 │ │ │ │ ldrbtmi lr, [r4], ip, asr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0x47604070 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - subsne pc, r0, r2, asr #12 │ │ │ │ + andseq pc, r0, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf872f06d │ │ │ │ ldmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ strmi r6, [r0, r4, ror #25]! │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -244934,19 +244849,19 @@ │ │ │ │ ldreq r6, [r3, #2314] @ 0x90a │ │ │ │ stcvs 4, cr13, [fp], {1} │ │ │ │ ldrlt r4, [r0, #-1816] @ 0xfffff8e8 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - subsne pc, r0, r2, asr #12 │ │ │ │ + andseq pc, r0, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf06d31fb │ │ │ │ - blls 0x13d7ec │ │ │ │ + blls 0x13d69c │ │ │ │ ldrmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x47906c9a │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ @ instruction: 0xf848f06d │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -244961,44 +244876,44 @@ │ │ │ │ andcs sp, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strtcc pc, [r8], #-2256 @ 0xfffff730 │ │ │ │ ldrbtle r0, [r4], #1498 @ 0x5da │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec5690c │ │ │ │ + bl 0xfec567bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ svclt 0x00b87200 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ mrscs r2, SP_irq │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ svclt 0x0000fe49 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec56940 │ │ │ │ + bl 0xfec567f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x460e3399 │ │ │ │ strtne pc, [r8], #-2256 @ 0xfffff730 │ │ │ │ addlt r3, r4, r0, ror #7 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0012c08 │ │ │ │ vabal.u8 q8, d18, d0 │ │ │ │ ldreq r7, [r2], -r0, asr #2 │ │ │ │ @ instruction: 0xf890d438 │ │ │ │ stmiblt sl!, {r4, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ - bcs 0x38dfb8 │ │ │ │ + bcs 0x38de68 │ │ │ │ @ instruction: 0xf64ad831 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8500033 │ │ │ │ @ instruction: 0xb1a92022 │ │ │ │ eorle r2, r9, r1, lsl #20 │ │ │ │ cmple r2, r0, lsl #26 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strble r0, [lr, #-155] @ 0xffffff65 │ │ │ │ andcs fp, r0, r4 │ │ │ │ @@ -245006,72 +244921,72 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrdcs pc, [r8, #-128] @ 0xffffff80 │ │ │ │ addeq pc, r1, #134217731 @ 0x8000003 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7892302 │ │ │ │ - pldw [r1], #-3765 @ 0xfffff14b │ │ │ │ + pldw [r1], #-3933 @ 0xfffff0a3 │ │ │ │ ldmib sp, {r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ bicsle r2, pc, r2, lsl #6 │ │ │ │ orrscc pc, r9, r4, lsl #10 │ │ │ │ @ instruction: 0xf8d13150 │ │ │ │ stmdbcs r1, {r3, r4, r9, ip} │ │ │ │ ldrd sp, [lr], -r8 @ │ │ │ │ stclcs 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ bicslt fp, r9, r2, lsl #3 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - cdp2 7, 10, cr15, cr0, cr9, {4} │ │ │ │ + @ instruction: 0xff48f789 │ │ │ │ @ instruction: 0xf4109b02 │ │ │ │ sbcle r2, sp, r0, lsl #30 │ │ │ │ ldrtmi r2, [r2], -r2, lsl #10 │ │ │ │ mrscs r2, LR_mon │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ stc2l 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ ldclcs 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [r4, #-840] @ 0xfffffcb8 │ │ │ │ strble r0, [r6, #2002]! @ 0x7d2 │ │ │ │ stccs 1, cr11, [r0, #-996] @ 0xfffffc1c │ │ │ │ and sp, lr, r0, asr #1 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - cdp2 7, 8, cr15, cr4, cr9, {4} │ │ │ │ + @ instruction: 0xff2cf789 │ │ │ │ @ instruction: 0xf4119b02 │ │ │ │ bicsle r6, fp, r0, lsl #31 │ │ │ │ addscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8d23250 │ │ │ │ - bcs 0x148094 │ │ │ │ + bcs 0x147f44 │ │ │ │ @ instruction: 0x4620d0d4 │ │ │ │ @ instruction: 0xf7fe2101 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ movwls pc, #11707 @ 0x2dbb @ │ │ │ │ - cdp2 7, 6, cr15, cr8, cr9, {4} │ │ │ │ + @ instruction: 0xff10f789 │ │ │ │ @ instruction: 0xf4119b02 │ │ │ │ orrsle r6, r5, r0, lsl #31 │ │ │ │ addscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8d23250 │ │ │ │ - bcs 0x1480cc │ │ │ │ + bcs 0x147f7c │ │ │ │ strb sp, [r2, lr, lsl #1]! │ │ │ │ @ instruction: 0xf012b2d3 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ strmi fp, [fp], -fp, lsr #18 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1c34770 │ │ │ │ - blx 0x14010c │ │ │ │ + blx 0x13ffbc │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blcs 0x911664 │ │ │ │ + blcs 0x911514 │ │ │ │ movwcs fp, #3868 @ 0xf1c │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf001bf04 │ │ │ │ @ instruction: 0xf8c00101 │ │ │ │ @ instruction: 0x46181218 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -245113,58 +245028,58 @@ │ │ │ │ tstpeq pc, #18 @ p-variant is OBSOLETE │ │ │ │ sbcslt sp, r2, #-2147483646 @ 0x80000002 │ │ │ │ svceq 0x00cbb112 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ ldrmi r4, [r8], -fp, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x19472d4 │ │ │ │ + blx 0x1947184 │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ strpl pc, [r0], #1089 @ 0x441 │ │ │ │ rsbmi r4, r2, #148, 12 @ 0x9400000 │ │ │ │ - blls 0x391380 │ │ │ │ + blls 0x391230 │ │ │ │ tstle r1, #-1610612727 @ 0xa0000009 │ │ │ │ strbtmi r9, [r3], -sl, lsl #20 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7789600 │ │ │ │ - andlt pc, r3, sp, lsl sp @ │ │ │ │ + andlt pc, r3, r5, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, sl, lr}^ │ │ │ │ strbtmi r6, [r0], r0, lsl #28 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - stc2 7, cr15, [sl, #-480] @ 0xfffffe20 │ │ │ │ + ldc2 7, cr15, [r2, #480]! @ 0x1e0 │ │ │ │ strbmi r9, [r3], -sl, lsl #20 │ │ │ │ strbmi r1, [r8], -r9, lsr #22 │ │ │ │ stmib sp, {r1, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf7786700 │ │ │ │ - andlt pc, r3, r1, lsl #26 │ │ │ │ + andlt pc, r3, r9, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec56c0c │ │ │ │ + bl 0xfec56abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - stc2 7, cr15, [r8, #548] @ 0x224 │ │ │ │ + cdp2 7, 3, cr15, cr0, cr9, {4} │ │ │ │ @ instruction: 0xf6c02320 │ │ │ │ andmi r0, r3, r0, lsl #6 │ │ │ │ andle r2, r8, r0, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -245175,34 +245090,34 @@ │ │ │ │ ldmib r3, {r0, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ mrceq 1, 2, r2, cr3, cr6, {1} │ │ │ │ bicne lr, r1, #274432 @ 0x43000 │ │ │ │ ldrle r0, [r4, #-145]! @ 0xffffff6f │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ @ instruction: 0xf8d4d053 │ │ │ │ vst3.8 {d3-d5}, [r3 :128], r8 │ │ │ │ - bllt 0x1f58064 │ │ │ │ + bllt 0x1f57f14 │ │ │ │ andeq pc, r1, r3 │ │ │ │ @ instruction: 0x0c01ea50 │ │ │ │ svceq 0x0010d045 │ │ │ │ strle r0, [r7, #-211] @ 0xffffff2d │ │ │ │ orrscc pc, sl, #4, 10 @ 0x1000000 │ │ │ │ - bvs 0x7cc93c │ │ │ │ + bvs 0x7cc7ec │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ andsle r4, pc, fp, lsl #6 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ orrsmi r1, r3, #0, 6 │ │ │ │ @ instruction: 0xf8d4d03e │ │ │ │ strbeq r3, [r1, r8, lsl #7] │ │ │ │ @ instruction: 0xf504d506 │ │ │ │ lslscc r3, sl @ │ │ │ │ @ instruction: 0xf4116a09 │ │ │ │ eorsle r6, r3, r0, ror #30 │ │ │ │ svclt 0x00580210 │ │ │ │ andmi pc, r6, #64, 4 │ │ │ │ - blcs 0x134f70 │ │ │ │ + blcs 0x134e20 │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ movwmi pc, #25152 @ 0x6240 @ │ │ │ │ ldrmi fp, [sl], -r8, lsr #31 │ │ │ │ @ instruction: 0xf013e028 │ │ │ │ andsle r0, lr, r1, lsl #6 │ │ │ │ stccc 8, cr15, [r0], #-848 @ 0xfffffcb0 │ │ │ │ cmnpmi lr, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ @@ -245213,48 +245128,48 @@ │ │ │ │ addvc pc, r0, #570425344 @ 0x22000000 │ │ │ │ ldcgt 8, cr15, [ip], {196} @ 0xc4 │ │ │ │ ldrcs pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ vst2.8 {d19-d20}, [pc :256], r0 │ │ │ │ pop {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7124010 │ │ │ │ - vst2. {d11,d13}, [r3 :64]! │ │ │ │ + vst1.32 {d11-d12}, [r3], r5 │ │ │ │ movwmi r2, #13184 @ 0x3380 │ │ │ │ @ instruction: 0x2320d1e0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xd1074393 │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ stccc 8, cr15, [r0], #-848 @ 0xfffffcb0 │ │ │ │ cmppmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ bfi r4, r3, #6, #18 │ │ │ │ orrcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ - bcc 0x147454 │ │ │ │ + bcc 0x147304 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x89059e │ │ │ │ + blx 0x89044e │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x147478 │ │ │ │ + bcc 0x147328 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x8905c2 │ │ │ │ + blx 0x890472 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x14749c │ │ │ │ + bcc 0x14734c │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x8905e6 │ │ │ │ + blx 0x890496 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -245262,15 +245177,15 @@ │ │ │ │ @ instruction: 0xf101b087 │ │ │ │ ldrmi r0, [sp], -r8, lsl #12 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ ldcls 6, cr4, [r0], {131} @ 0x83 │ │ │ │ svcls 0x00111a89 │ │ │ │ vaddw.u8 , q2, d1 │ │ │ │ - blx 0x18c9fc4 │ │ │ │ + blx 0x18c9e74 │ │ │ │ @ instruction: 0xf1b9fc84 │ │ │ │ @ instruction: 0xf10c0f02 │ │ │ │ svclt 0x00180c01 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00159005 │ │ │ │ @@ -245288,28 +245203,28 @@ │ │ │ │ @ instruction: 0xf1a447b8 │ │ │ │ ldrtmi r0, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8554681 │ │ │ │ ldrmi r0, [r8, r8, lsl #24]! │ │ │ │ strmi r4, [r0], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554631 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x151b08 │ │ │ │ + blls 0x1519b8 │ │ │ │ andge pc, r0, fp, asr #17 │ │ │ │ ldmdbne sl, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8cb9b02 │ │ │ │ stmib fp, {r2, ip, pc}^ │ │ │ │ addsmi r8, r3, #2 │ │ │ │ - bleq 0x53c06c │ │ │ │ + bleq 0x53bf1c │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9803 │ │ │ │ strbmi sl, [r8, #20] │ │ │ │ - bl 0x3b6074 │ │ │ │ + bl 0x3b5f24 │ │ │ │ andcs r0, r0, r9, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c0064 │ │ │ │ + bl 0xfe9bff14 │ │ │ │ ldrmi r0, [r0, #522] @ 0x20a │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -245325,53 +245240,53 @@ │ │ │ │ @ instruction: 0xf8ddc014 │ │ │ │ vmla.i , q0, d0[3] │ │ │ │ sbclt r2, r2, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ - b 0x14c7ebc │ │ │ │ + b 0x14c7d6c │ │ │ │ svclt 0x001602c2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ usatmi r4, #17, r1, lsl #13 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14d0cf0 │ │ │ │ + b 0x14d0ba0 │ │ │ │ svclt 0x000809a9 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf838e203 │ │ │ │ @ instruction: 0xf8370024 │ │ │ │ strcc r1, [r1], #-36 @ 0xffffffdc │ │ │ │ - b 0xfe12692c │ │ │ │ + b 0xfe1267dc │ │ │ │ movwls r0, #10 │ │ │ │ streq r4, [r9], #-1627 @ 0xfffff9a5 │ │ │ │ @ instruction: 0xf8550400 │ │ │ │ - @ instruction: 0xf72a2f04 │ │ │ │ - strbmi pc, [ip, #-3965] @ 0xfffff083 @ │ │ │ │ + @ instruction: 0xf72b2f04 │ │ │ │ + strbmi pc, [ip, #-2085] @ 0xfffff7db @ │ │ │ │ svceq 0x0004f846 │ │ │ │ ldmib sp, {r0, r1, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dde203 │ │ │ │ ldrbmi ip, [r2, #-20]! @ 0xffffffec │ │ │ │ - bl 0x436138 │ │ │ │ + bl 0x435fe8 │ │ │ │ strcs r0, [r0], #-782 @ 0xfffffcf2 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9d1128 │ │ │ │ + bl 0xfe9d0fd8 │ │ │ │ addmi r0, sl, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ movwls r4, #26133 @ 0x6615 │ │ │ │ - bcc 0x67a4c8 │ │ │ │ + bcc 0x67a378 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldrsblt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ @@ -245384,39 +245299,39 @@ │ │ │ │ subeq lr, r0, r5, lsl #22 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2a04 │ │ │ │ ldrmi r0, [r6], r0, lsl #2 │ │ │ │ svclt 0x00a84689 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmib sp, {r0, r2, ip, pc}^ │ │ │ │ - blls 0x2495c4 │ │ │ │ + blls 0x249474 │ │ │ │ strbmi r0, [ip], -sp, lsl #1 │ │ │ │ smlabt r2, sp, r9, lr │ │ │ │ eorvc pc, r9, r3, lsr r8 @ │ │ │ │ - blls 0x29117c │ │ │ │ - blls 0x206334 │ │ │ │ + blls 0x29102c │ │ │ │ + blls 0x2061e4 │ │ │ │ ldrmi r0, [sp], #-1087 @ 0xfffffbc1 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ - blls 0x6116ac │ │ │ │ - b 0xfe10cdd0 │ │ │ │ + blls 0x61155c │ │ │ │ + b 0xfe10cc80 │ │ │ │ @ instruction: 0xf856000a │ │ │ │ movwls r2, #2820 @ 0xb04 │ │ │ │ streq r4, [r0], #-1627 @ 0xfffff9a5 │ │ │ │ - @ instruction: 0xff0ef72a │ │ │ │ + @ instruction: 0xffb6f72a │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xffc429f4 │ │ │ │ + blle 0xffc428a4 │ │ │ │ ldrd lr, [r2, -sp] │ │ │ │ ldrbtmi r9, [r1], #-2823 @ 0xfffff4f9 │ │ │ │ ldclle 5, cr4, [sl], {75} @ 0x4b │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ stmdble r8, {r2, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r6, ror #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea80210 │ │ │ │ + bl 0xfea800c0 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ @@ -245428,19 +245343,19 @@ │ │ │ │ bicscc lr, r0, pc, asr #20 │ │ │ │ ldmiblt sl!, {r3, r4, ip, lr, pc}^ │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ svclt 0x00144293 │ │ │ │ @ instruction: 0xf04e4670 │ │ │ │ @ instruction: 0xf1ac0001 │ │ │ │ @ instruction: 0xf1cc0c15 │ │ │ │ - blx 0x1c381c │ │ │ │ + blx 0x1c36cc │ │ │ │ vst2.8 {d31-d34}, [pc], ip │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - b 0x403060 │ │ │ │ - b 0x140ef74 │ │ │ │ + b 0x402f10 │ │ │ │ + b 0x140ee24 │ │ │ │ addsmi r5, r0, #52736 @ 0xce00 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ sbcvc lr, r1, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -245453,15 +245368,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r4], r9, lsl #1 │ │ │ │ ldmdals r3, {r1, r4, sl, sp} │ │ │ │ ldmib sp, {r1, r4, r8, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8cda614 │ │ │ │ - blx 0x22ff1e │ │ │ │ + blx 0x22fdce │ │ │ │ @ instruction: 0xf5033000 │ │ │ │ @ instruction: 0xf5005341 │ │ │ │ vqrdmlah.s , , d2[0] │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ mulhi r2, r3, r8 │ │ │ │ svclt 0x0018b2eb │ │ │ │ @ instruction: 0xf1033001 │ │ │ │ @@ -245480,136 +245395,136 @@ │ │ │ │ movw lr, #18893 @ 0x49cd │ │ │ │ streq lr, [r0], #-2565 @ 0xfffff5fb │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ smultteq sp, r0, r0 │ │ │ │ @ instruction: 0xf851180f │ │ │ │ ldrmi r1, [r0], #-52 @ 0xffffffcc │ │ │ │ eorsmi pc, r4, r2, asr r8 @ │ │ │ │ - blx 0x95a124 │ │ │ │ + blx 0x959fd4 │ │ │ │ @ instruction: 0xf1c5f905 │ │ │ │ stmdavs r2, {r5, r8}^ │ │ │ │ - blx 0x27e7c6 │ │ │ │ - blx 0x2c8f38 │ │ │ │ - b 0x137c340 │ │ │ │ + blx 0x27e676 │ │ │ │ + blx 0x2c8de8 │ │ │ │ + b 0x137c1f0 │ │ │ │ @ instruction: 0xf1a50901 │ │ │ │ - blx 0xac03c4 │ │ │ │ - b 0x137c34c │ │ │ │ + blx 0xac0274 │ │ │ │ + b 0x137c1fc │ │ │ │ @ instruction: 0xf1c50901 │ │ │ │ rscmi r0, pc, r0, lsr #2 │ │ │ │ stmdbeq sl, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - b 0x13d0138 │ │ │ │ + b 0x13cffe8 │ │ │ │ @ instruction: 0xf1a50b01 │ │ │ │ strbtmi r0, [r6], -r0, lsr #2 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ - bleq 0x17a89c │ │ │ │ + bleq 0x17a74c │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa29 │ │ │ │ - blx 0x2d1884 │ │ │ │ - blx 0xafc78c │ │ │ │ + blx 0x2d1734 │ │ │ │ + blx 0xafc63c │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff49 │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r2], r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xbd18a4 │ │ │ │ + blx 0xbd1754 │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ - blls 0x6917bc │ │ │ │ + blls 0x69166c │ │ │ │ ldmdavs r2!, {r4, r6, r9, sl, lr} │ │ │ │ - cdp2 7, 1, cr15, cr12, cr10, {1} │ │ │ │ + cdp2 7, 12, cr15, cr4, cr10, {1} │ │ │ │ @ instruction: 0xf8469b03 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x2cefe4 │ │ │ │ + bls 0x2cee94 │ │ │ │ stmdble r8, {r0, r1, r4, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1122 @ 0xfffffb9e │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9913e8 │ │ │ │ + bl 0xfe991298 │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r9], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ ldrmi r4, [r0], -r3, lsl #12 │ │ │ │ - bls 0x549860 │ │ │ │ - blx 0x2a705e │ │ │ │ + bls 0x549710 │ │ │ │ + blx 0x2a6f0e │ │ │ │ vsubl.u8 , d4, d2 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ strbpl pc, [r1, #-1285] @ 0xfffffafb @ │ │ │ │ stmdapl r2, {r1, r8, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0018b2e2 │ │ │ │ @ instruction: 0xf1023601 │ │ │ │ @ instruction: 0xf8950201 │ │ │ │ @ instruction: 0xf1089002 │ │ │ │ - b 0x14c2060 │ │ │ │ + b 0x14c1f10 │ │ │ │ svclt 0x001a02c2 │ │ │ │ @ instruction: 0x46b200f6 │ │ │ │ @ instruction: 0xf1aa4692 │ │ │ │ svclt 0x00180710 │ │ │ │ - blx 0xfeee5868 │ │ │ │ + blx 0xfeee5718 │ │ │ │ vabdl.u8 , d20, d7 │ │ │ │ vmlsl.u q9, d20, d0[0] │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ - b 0x14c2764 │ │ │ │ + b 0x14c2614 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r8, r9, sl, ip}^ │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ svclt 0x00085c12 │ │ │ │ @ instruction: 0xf8309205 │ │ │ │ - b 0x2800c8 │ │ │ │ - b 0xa81098 │ │ │ │ - bl 0x14189c │ │ │ │ + b 0x27ff78 │ │ │ │ + b 0xa80f48 │ │ │ │ + bl 0x14174c │ │ │ │ cmneq r6, r4, asr #29 │ │ │ │ eorsvc pc, r4, r1, asr r8 @ │ │ │ │ smlawteq r0, r6, r1, pc @ │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ - blx 0x210470 │ │ │ │ + blx 0x210320 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, r6, lsr #3 │ │ │ │ @ instruction: 0xf606fa24 │ │ │ │ @ instruction: 0xf101fa24 │ │ │ │ streq lr, [ip], -r6, lsl #21 │ │ │ │ strbmi r4, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7ff406f │ │ │ │ - blls 0x23fb90 │ │ │ │ + blls 0x23fa40 │ │ │ │ @ instruction: 0x4683463a │ │ │ │ ldrmi r4, [sl], #1607 @ 0x647 │ │ │ │ strcs r4, [r0], #-1565 @ 0xfffff9e3 │ │ │ │ @ instruction: 0xf1c44690 │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ - blx 0xb00d4c │ │ │ │ + blx 0xb00bfc │ │ │ │ strbmi pc, [r9], -r4 @ │ │ │ │ vpmax.s8 d15, d2, d6 │ │ │ │ - blx 0xa8d118 │ │ │ │ + blx 0xa8cfc8 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0x9700fe9f │ │ │ │ @ instruction: 0x46599b14 │ │ │ │ @ instruction: 0xf72a682a │ │ │ │ - @ instruction: 0xf845fd85 │ │ │ │ + @ instruction: 0xf845fe2d │ │ │ │ ldrbmi r0, [r5, #-2820] @ 0xfffff4fc │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r8, r9, sp} │ │ │ │ stmdble r7, {r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1049 @ 0xfffffbe7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0xff311514 │ │ │ │ + bne 0xff3113c4 │ │ │ │ ldmle sl!, {r1, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -245617,15 +245532,15 @@ │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiane ip, {s28-s106} │ │ │ │ vstmiane r2, {d30-} │ │ │ │ andeq lr, r1, #12, 22 @ 0x3000 │ │ │ │ sbcne pc, r7, r2, asr #6 │ │ │ │ @ instruction: 0xf08317d3 │ │ │ │ - bl 0xfed00f48 │ │ │ │ + bl 0xfed00df8 │ │ │ │ svclt 0x00181fe2 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbcc r1, {r4, r5, r8, sl, ip, sp, pc} │ │ │ │ stmdacc r1, {r0, r1, sl, fp, ip, pc} │ │ │ │ @@ -245705,18 +245620,18 @@ │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi r3, [ip], #-2049 @ 0xfffff7ff │ │ │ │ @ instruction: 0xf9112540 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x5cfeb2 │ │ │ │ + blx 0x5cfd62 │ │ │ │ vcgt.u8 d21, d3, d12 │ │ │ │ - b 0x14c75d0 │ │ │ │ - bl 0xff01fe44 │ │ │ │ + b 0x14c7480 │ │ │ │ + bl 0xff01fcf4 │ │ │ │ @ instruction: 0xf08e1fe3 │ │ │ │ svclt 0x00180e7f │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -245726,25 +245641,25 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiacc ip, {s28-s106} │ │ │ │ sbccc lr, r2, ip, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe108b04 │ │ │ │ - blls 0x15c690 │ │ │ │ + b 0xfe1089b4 │ │ │ │ + blls 0x15c540 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - b 0x14ed75c │ │ │ │ + b 0x14ed60c │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - blx 0x553526 │ │ │ │ - b 0x14f3330 │ │ │ │ + blx 0x5533d6 │ │ │ │ + b 0x14f31e0 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 4, cr15, cr0, cr0, {0} │ │ │ │ eormi pc, r0, lr, asr #17 │ │ │ │ @@ -245752,71 +245667,71 @@ │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ teqp r2, #17408 @ p-variant is OBSOLETE @ 0x4400 │ │ │ │ vcge.u8 , , q5 │ │ │ │ addsmi r3, sl, #1006632963 @ 0x3c000003 │ │ │ │ @ instruction: 0xf500d007 │ │ │ │ @ instruction: 0xf6475040 │ │ │ │ - b 0xfe1dd364 │ │ │ │ + b 0xfe1dd214 │ │ │ │ andcs r7, r1, #-2013265917 @ 0x88000003 │ │ │ │ - blx 0x8d8b78 │ │ │ │ - b 0x113c5a4 │ │ │ │ + blx 0x8d8a28 │ │ │ │ + b 0x113c454 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpls 6, 0, cr4, cr8, cr5, {0} │ │ │ │ mrcne 6, 4, r4, cr0, cr9, {4} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscslt r1, r4, #2720 @ 0xaa0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf6473601 │ │ │ │ - b 0x14de3a8 │ │ │ │ + b 0x14de258 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462300f3 │ │ │ │ @ instruction: 0xf93218ce │ │ │ │ @ instruction: 0xf931ef02 │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ - b 0x14ebfcc │ │ │ │ + b 0x14ebe7c │ │ │ │ @ instruction: 0xf50e3ece │ │ │ │ - blx 0x813dce │ │ │ │ + blx 0x813c7e │ │ │ │ @ instruction: 0xf34cec0a │ │ │ │ - b 0x14cff10 │ │ │ │ + b 0x14cfdc0 │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e03e0 │ │ │ │ + b 0xfe2e0290 │ │ │ │ addmi r7, lr, #236, 28 @ 0xec0 │ │ │ │ and pc, r0, r2, lsr #17 │ │ │ │ addsmi sp, ip, #1073741881 @ 0x40000039 │ │ │ │ strtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r4, #92160 @ 0x16800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x56d85a │ │ │ │ - b 0x14ffc24 │ │ │ │ + blx 0x56d70a │ │ │ │ + b 0x14ffad4 │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - bl 0xfec13624 │ │ │ │ - b 0x14c3460 │ │ │ │ + bl 0xfec134d4 │ │ │ │ + b 0x14c3310 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 4, cr15, cr0, cr0, {0} │ │ │ │ eormi pc, r0, lr, asr #17 │ │ │ │ - blx 0x5454b6 │ │ │ │ + blx 0x545366 │ │ │ │ bicseq pc, fp, #-2147483636 @ 0x8000000c │ │ │ │ orrmi pc, r0, #12582912 @ 0xc00000 │ │ │ │ bicsne r1, sl, #372736 @ 0x5b000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ mulle r7, sl, r2 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ @@ -245833,142 +245748,142 @@ │ │ │ │ mcrne 14, 5, r1, cr2, cr3, {4} │ │ │ │ vmlal.u , d21, d0[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14f00fc │ │ │ │ + b 0x14effac │ │ │ │ strmi r0, [r6], r5, asr #29 │ │ │ │ streq lr, [lr, #-2817] @ 0xfffff4ff │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blls 0x1be980 │ │ │ │ + blls 0x1be830 │ │ │ │ svcge 0x0002f933 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc19fb0a │ │ │ │ stmibcc pc, {r2, r3, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45cc │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ stmibvc ip!, {r1, r2, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8a2428d │ │ │ │ mvnle r9, r0 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec9a100 │ │ │ │ + bl 0xfec99fb0 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcrls 6, 0, r4, cr7, cr9, {4} │ │ │ │ - bcc 0x191d2c │ │ │ │ + bcc 0x191bdc │ │ │ │ @ instruction: 0xf04f3802 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf6471c73 │ │ │ │ - b 0x14de534 │ │ │ │ + b 0x14de3e4 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00db │ │ │ │ @ instruction: 0x462b461e │ │ │ │ @ instruction: 0xf931440e │ │ │ │ @ instruction: 0xf832eb02 │ │ │ │ - blx 0x83415a │ │ │ │ + blx 0x83400a │ │ │ │ @ instruction: 0xf34cfc0e │ │ │ │ - b 0x14d0094 │ │ │ │ + b 0x14cff44 │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e0564 │ │ │ │ + b 0xfe2e0414 │ │ │ │ adcsmi r7, r1, #236, 28 @ 0xec0 │ │ │ │ svc 0x0002f820 │ │ │ │ addsmi sp, sp, #-1073741766 @ 0xc000003a │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ - bcc 0x192004 │ │ │ │ + bcc 0x191eb4 │ │ │ │ @ instruction: 0xf44f1eab │ │ │ │ rsclt r4, r0, #128, 12 @ 0x8000000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14c25c0 │ │ │ │ + b 0x14c2470 │ │ │ │ @ instruction: 0xf64700c0 │ │ │ │ svclt 0x001577ff │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1670 @ 0xfffff97a │ │ │ │ - blgt 0x1bea98 │ │ │ │ + blgt 0x1be948 │ │ │ │ svcge 0x0002f832 │ │ │ │ @ instruction: 0x6c0afb1c │ │ │ │ - bcc 0xff4fd310 │ │ │ │ + bcc 0xff4fd1c0 │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45d4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ - bvc 0xffc3b00c │ │ │ │ + bvc 0xffc3aebc │ │ │ │ @ instruction: 0xf823428c │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -lr, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec9a210 │ │ │ │ + bl 0xfec9a0c0 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c923c │ │ │ │ - blcs 0x1c004c │ │ │ │ + blx 0x18c90ec │ │ │ │ + blcs 0x1bfefc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x192020 │ │ │ │ + bl 0x191ed0 │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14dda60 │ │ │ │ + b 0x14dd910 │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x311e74 │ │ │ │ + blcs 0x311d24 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93c46c6 │ │ │ │ - blx 0x183296 │ │ │ │ + blx 0x183146 │ │ │ │ vhadd.u8 d31, d0, d0 │ │ │ │ bicne r3, r0, #3391488 @ 0x33c000 │ │ │ │ svclt 0x001c4548 │ │ │ │ - b 0xfe218770 │ │ │ │ + b 0xfe218620 │ │ │ │ ldrmi r7, [ip, #2528] @ 0x9e0 │ │ │ │ svcls 0x0002f82e │ │ │ │ - bls 0x174e64 │ │ │ │ + bls 0x174d14 │ │ │ │ @ instruction: 0xf10c3708 │ │ │ │ @ instruction: 0xf1080310 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xf8dddce2 │ │ │ │ strmi lr, [r8], -ip │ │ │ │ strmi r9, [lr, #2306] @ 0x902 │ │ │ │ strmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -245982,35 +245897,35 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1], -r0, lsl #16 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c9304 │ │ │ │ - blcs 0x1c0114 │ │ │ │ + blx 0x18c91b4 │ │ │ │ + blcs 0x1bffc4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and lr, r2, sp, asr #19 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x460b4673 │ │ │ │ - bl 0x1920e8 │ │ │ │ + bl 0x191f98 │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ - b 0x14d192c │ │ │ │ + b 0x14d17dc │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r3], -r0, lsl #2 │ │ │ │ svclt 0x00a82b08 │ │ │ │ subseq r2, sl, r8, lsl #6 │ │ │ │ @ instruction: 0xf64718ab │ │ │ │ @ instruction: 0xf93b75ff │ │ │ │ - bl 0xfe9e87a8 │ │ │ │ + bl 0xfe9e8658 │ │ │ │ strbmi r0, [lr], r2, lsl #24 │ │ │ │ - blne 0x1bec40 │ │ │ │ + blne 0x1beaf0 │ │ │ │ tstpmi sl, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ sbccc pc, pc, r1, asr #6 │ │ │ │ addmi r1, r1, #603979779 @ 0x24000003 │ │ │ │ eorsvs fp, lr, ip, lsl pc │ │ │ │ rscvc lr, r1, r5, lsl #21 │ │ │ │ @ instruction: 0xf82e459c │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ @@ -246019,41 +245934,41 @@ │ │ │ │ @ instruction: 0xf1090310 │ │ │ │ strbmi r0, [r1, #-2320] @ 0xfffff6f0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, ip} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d1b9c │ │ │ │ + bne 0x3d1a4c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c93c8 │ │ │ │ - blcs 0x1c01d8 │ │ │ │ + blx 0x18c9278 │ │ │ │ + blcs 0x1c0088 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x1921ac │ │ │ │ + bl 0x19205c │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14ddbec │ │ │ │ + b 0x14dda9c │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x312000 │ │ │ │ + blcs 0x311eb0 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -246071,41 +245986,41 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d1c6c │ │ │ │ + bne 0x3d1b1c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c9498 │ │ │ │ - blcs 0x1c02a8 │ │ │ │ + blx 0x18c9348 │ │ │ │ + blcs 0x1c0158 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x19227c │ │ │ │ + bl 0x19212c │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14ddcbc │ │ │ │ + b 0x14ddb6c │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x3120d0 │ │ │ │ + blcs 0x311f80 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -246123,57 +246038,57 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d1d3c │ │ │ │ + bne 0x3d1bec │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - bcc 0x1adf10 │ │ │ │ - blcc 0x1a7964 │ │ │ │ + bcc 0x1addc0 │ │ │ │ + blcc 0x1a7814 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svc 0x0002f933 │ │ │ │ - blmi 0x1bee3c │ │ │ │ + blmi 0x1becec │ │ │ │ svcgt 0x0002f832 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ @ instruction: 0xec04fb1c │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ ssatmi fp, #7, r8, lsl #30 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - bcc 0x1adf74 │ │ │ │ - blcc 0x1a79c8 │ │ │ │ + bcc 0x1ade24 │ │ │ │ + blcc 0x1a7878 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svcgt 0x0002f933 │ │ │ │ - blmi 0x1beea0 │ │ │ │ + blmi 0x1bed50 │ │ │ │ svc 0x0002f932 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc14fb0e │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ @@ -246188,21 +246103,21 @@ │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ sbcslt fp, fp, #10, 30 @ 0x28 │ │ │ │ movwcc r3, #5121 @ 0x1401 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x10107f @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x100f2f @ │ │ │ │ @ instruction: 0xf931440c │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d064e │ │ │ │ + blx 0x5d04fe │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ - b 0xfe24fd88 │ │ │ │ - bl 0xff0205dc │ │ │ │ + b 0xfe24fc38 │ │ │ │ + bl 0xff02048c │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -246214,18 +246129,18 @@ │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ @ instruction: 0xf647440c │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d06aa │ │ │ │ + blx 0x5d055a │ │ │ │ vcgt.u8 d22, d3, d12 │ │ │ │ - b 0xfe24fde4 │ │ │ │ - bl 0xff020638 │ │ │ │ + b 0xfe24fc94 │ │ │ │ + bl 0xff0204e8 │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -246236,15 +246151,15 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 14, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472600 │ │ │ │ - b 0x14de2f4 │ │ │ │ + b 0x14de1a4 │ │ │ │ @ instruction: 0xf9390868 │ │ │ │ @ instruction: 0xf1ae4016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @@ -246263,27 +246178,27 @@ │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ stmdbeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0xf1a00e0e │ │ │ │ - b 0x14c2b6c │ │ │ │ - bl 0x18328c │ │ │ │ + b 0x14c2a1c │ │ │ │ + bl 0x18313c │ │ │ │ strcs r0, [r0, -r3, asr #20] │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stmdbeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x1011bf @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x10106f @ │ │ │ │ andsmi pc, r7, sl, lsr r9 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314640 │ │ │ │ - blx 0x5d0792 │ │ │ │ + blx 0x5d0642 │ │ │ │ vcgt.u8 d22, d3, d4 │ │ │ │ - b 0xfe24d6cc │ │ │ │ - bl 0xfed9ff20 │ │ │ │ + b 0xfe24d57c │ │ │ │ + bl 0xfed9fdd0 │ │ │ │ svclt 0x00183fe3 │ │ │ │ ldrbmi r4, [r1, #-1634]! @ 0xfffff99e │ │ │ │ svccs 0x0002f820 │ │ │ │ strcc sp, [r8, -pc, ror #3] │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r3], #740 @ 0x2e4 │ │ │ │ @@ -246294,37 +246209,37 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x582b28 │ │ │ │ - bl 0x11c1414 │ │ │ │ + bl 0x5829d8 │ │ │ │ + bl 0x11c12c4 │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x1104af0 │ │ │ │ + b 0x11049a0 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfedc6b04 │ │ │ │ + bl 0xfedc69b4 │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ subsmi r2, r0, r1, lsl #6 │ │ │ │ andsvs r9, r3, r1, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff143c2a │ │ │ │ + blx 0xff143ada │ │ │ │ svceq 0x00db3c02 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed86ba0 │ │ │ │ + bl 0xfed86a50 │ │ │ │ andle r7, r6, ip, ror #31 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ andcs r4, r1, #75 @ 0x4b │ │ │ │ ldrmi r6, [r8], -r2, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -246336,54 +246251,54 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ ldrmi r4, [lr], r3, lsl #13 │ │ │ │ stmdbeq r4, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14ce48c │ │ │ │ + b 0x14ce33c │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462200f2 │ │ │ │ stmne ip, {r1, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf85c9201 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf0036b04 │ │ │ │ @ instruction: 0xf8594000 │ │ │ │ ldrbeq r5, [sl, r4, lsl #30] │ │ │ │ subseq lr, r3, r0, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andcs pc, r5, r6, asr #23 │ │ │ │ - b 0x1184c04 │ │ │ │ + b 0x1184ab4 │ │ │ │ ldrbne r0, [r3, r0, asr #4] │ │ │ │ svcvc 0x00e0ebb3 │ │ │ │ @ instruction: 0xf8cebf1c │ │ │ │ - b 0xfe2e0ccc │ │ │ │ + b 0xfe2e0b7c │ │ │ │ addmi r7, ip, #224, 4 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ - bls 0x175454 │ │ │ │ + bls 0x175304 │ │ │ │ stmdble r8, {r1, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, sl, asr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - bl 0xfe9810f0 │ │ │ │ + bl 0xfe980fa0 │ │ │ │ ldrmi r0, [sl, #779] @ 0x30b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - bne 0x17c3d18 │ │ │ │ + bne 0x17c3bc8 │ │ │ │ @ instruction: 0x0c02eb6c │ │ │ │ - b 0x11c4c8c │ │ │ │ - b 0x14c1a54 │ │ │ │ + b 0x11c4b3c │ │ │ │ + b 0x14c1904 │ │ │ │ ldrbne r7, [sl, ip, ror #3] │ │ │ │ svcvc 0x00ecebb2 │ │ │ │ @ instruction: 0xf500d006 │ │ │ │ @ instruction: 0xf06f5040 │ │ │ │ submi r4, fp, r0, lsl #6 │ │ │ │ andvs r2, r2, #268435456 @ 0x10000000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -246392,45 +246307,45 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x46cc4699 │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ strmi r4, [r3], r0, lsl #14 │ │ │ │ @ instruction: 0x460d1f16 │ │ │ │ - blx 0x18e7d98 │ │ │ │ + blx 0x18e7c48 │ │ │ │ vmull.p8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rsceq fp, r3, r4, lsl pc │ │ │ │ svcne 0x00044673 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8559301 │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ @ instruction: 0xf8541f04 │ │ │ │ @ instruction: 0xf0000f04 │ │ │ │ - blx 0xfe1d159e │ │ │ │ + blx 0xfe1d144e │ │ │ │ strbeq r1, [r3, r1, lsl #20] │ │ │ │ orrmi pc, r0, #-1073741820 @ 0xc0000004 │ │ │ │ subseq lr, r0, #270336 @ 0x42000 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ - bl 0x198771c │ │ │ │ + bl 0x19875cc │ │ │ │ svceq 0x00db020a │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ - bl 0xfed46d20 │ │ │ │ + bl 0xfed46bd0 │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, ip, asr #17 │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ eorvs r4, r3, r9, lsr #11 │ │ │ │ - blls 0x175544 │ │ │ │ + blls 0x1753f4 │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, fp, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c11e8 │ │ │ │ + bl 0xfe9c1098 │ │ │ │ ldrmi r0, [r6, #523] @ 0x20b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -246438,117 +246353,117 @@ │ │ │ │ @ instruction: 0xf1a24698 │ │ │ │ svcne 0x002b0e04 │ │ │ │ rsclt r2, r0, #262144 @ 0x40000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf06f3401 │ │ │ │ - b 0x14d2620 │ │ │ │ + b 0x14d24d0 │ │ │ │ svclt 0x001500c0 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x23ef78 │ │ │ │ + blcs 0x23ee28 │ │ │ │ svcls 0x0004f85e │ │ │ │ stmdbcs r9, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x1184d88 │ │ │ │ - b 0x14c1768 │ │ │ │ - bl 0xfef9f9d0 │ │ │ │ + b 0x1184c38 │ │ │ │ + b 0x14c1618 │ │ │ │ + bl 0xfef9f880 │ │ │ │ svclt 0x001c7fe9 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ rscvc lr, r9, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf84342a1 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -ip, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec1aa74 │ │ │ │ + bl 0xfec1a924 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r0, fp, lsl #13 │ │ │ │ svcne 0x0010b083 │ │ │ │ streq pc, [r4, #-424] @ 0xfffffe58 │ │ │ │ - beq 0x17cfd4 │ │ │ │ + beq 0x17ce84 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14cdeb4 │ │ │ │ + b 0x14cdd64 │ │ │ │ svclt 0x000b06c6 │ │ │ │ rsceq r9, r3, r1, lsl #12 │ │ │ │ @ instruction: 0x461f4637 │ │ │ │ movwls fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf851440f │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504c80 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0xff1c46d6 │ │ │ │ - b 0x14f46e0 │ │ │ │ - b 0x142024c │ │ │ │ + blx 0xff1c4586 │ │ │ │ + b 0x14f4590 │ │ │ │ + b 0x14200fc │ │ │ │ ldrbne r0, [sl, lr, asr #6] │ │ │ │ svcvc 0x00eeebb2 │ │ │ │ @ instruction: 0xf8cbbf1c │ │ │ │ - b 0xfe368eec │ │ │ │ + b 0xfe368d9c │ │ │ │ addmi r7, pc, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f845 │ │ │ │ - blls 0x17568c │ │ │ │ + blls 0x17553c │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c1310 │ │ │ │ + bl 0xfe9c11c0 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf3c59d0e │ │ │ │ rsclt r2, fp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1032e02 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14ce748 │ │ │ │ - b 0x14ca5dc │ │ │ │ + b 0x14ce5f8 │ │ │ │ + b 0x14ca48c │ │ │ │ movwls r0, #13251 @ 0x33c3 │ │ │ │ rscseq fp, r1, r6, lsl pc │ │ │ │ @ instruction: 0x460e461e │ │ │ │ - beq 0xfe27bb60 │ │ │ │ + beq 0xfe27ba10 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmiaeq r6!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r1, lsl #12 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ strmi r2, [r1], -r4, lsl #20 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85a444c │ │ │ │ - bl 0xfea09030 │ │ │ │ + bl 0xfea08ee0 │ │ │ │ strmi r0, [lr], r9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blcc 0x23f0cc │ │ │ │ + blcc 0x23ef7c │ │ │ │ @ instruction: 0x3c02fb83 │ │ │ │ - b 0x11c4f00 │ │ │ │ - b 0x14c1cc8 │ │ │ │ - bl 0xfef1f328 │ │ │ │ + b 0x11c4db0 │ │ │ │ + b 0x14c1b78 │ │ │ │ + bl 0xfef1f1d8 │ │ │ │ svclt 0x001c7fec │ │ │ │ - b 0xfe25909c │ │ │ │ + b 0xfe258f4c │ │ │ │ adcmi r7, r0, #236, 6 @ 0xb0000003 │ │ │ │ - blcc 0x23f0e4 │ │ │ │ + blcc 0x23ef94 │ │ │ │ @ instruction: 0xf8ddd1ec │ │ │ │ @ instruction: 0xf100c000 │ │ │ │ - blls 0x141ff8 │ │ │ │ + blls 0x141ea8 │ │ │ │ @ instruction: 0xf10c3110 │ │ │ │ strbmi r0, [r3, #-3076]! @ 0xfffff3fc │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ addmi r1, fp, #134217728 @ 0x8000000 │ │ │ │ ldrbmi sp, [r9], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ @@ -246569,34 +246484,34 @@ │ │ │ │ andcs pc, r1, r5, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159304 │ │ │ │ - beq 0xff13b968 │ │ │ │ + beq 0xff13b818 │ │ │ │ @ instruction: 0x4652461a │ │ │ │ - bl 0x212a9c │ │ │ │ + bl 0x21294c │ │ │ │ andls r0, r1, r5, lsl #1 │ │ │ │ @ instruction: 0x46351092 │ │ │ │ ldrmi r2, [r0], -r4, lsl #20 │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - bcs 0x1bb77c │ │ │ │ - bleq 0xfe13b988 │ │ │ │ + bcs 0x1bb62c │ │ │ │ + bleq 0xfe13b838 │ │ │ │ vmlaeq.f64 d14, d11, d1 │ │ │ │ - bl 0xfeca7c58 │ │ │ │ + bl 0xfeca7b08 │ │ │ │ strtmi r0, [lr], -fp, lsl #2 │ │ │ │ eormi pc, ip, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8514623 │ │ │ │ @ instruction: 0xf04fab04 │ │ │ │ strcs r4, [r0], #-640 @ 0xfffffd80 │ │ │ │ strcs pc, [r3], #-3018 @ 0xfffff436 │ │ │ │ - b 0x1184fb8 │ │ │ │ - b 0x14c1984 │ │ │ │ - bl 0xfef9fc00 │ │ │ │ + b 0x1184e68 │ │ │ │ + b 0x14c1834 │ │ │ │ + bl 0xfef9fab0 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ rscvc lr, r4, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf8464571 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0xf10c9b02 │ │ │ │ @ instruction: 0xf1010c04 │ │ │ │ @@ -246616,46 +246531,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r6, pc, lsl #12 @ │ │ │ │ strmi fp, [r8], -r5, lsl #1 │ │ │ │ @ instruction: 0xf06f2601 │ │ │ │ stcls 5, cr4, [lr], {-0} │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x1adc6c │ │ │ │ + blcs 0x1adb1c │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r1, pc, asr #20 │ │ │ │ svclt 0x00159103 │ │ │ │ stmiaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [r3], -fp, lsl #12 │ │ │ │ - bl 0x192b28 │ │ │ │ + bl 0x1929d8 │ │ │ │ ldrbtmi r0, [r1], -r4, lsl #21 │ │ │ │ stmibeq r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x464b4674 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svclt 0x00a82b04 │ │ │ │ addseq r2, sl, r4, lsl #6 │ │ │ │ andcs r1, r0, r3, lsl #17 │ │ │ │ @ instruction: 0xf85a4698 │ │ │ │ - bl 0xfeb0d1ac │ │ │ │ + bl 0xfeb0d05c │ │ │ │ strtmi r0, [r6], r2, lsl #24 │ │ │ │ @ instruction: 0xf85e9000 │ │ │ │ @ instruction: 0xf85c0b04 │ │ │ │ @ instruction: 0xf0009b04 │ │ │ │ - b 0x13d3d40 │ │ │ │ + b 0x13d3bf0 │ │ │ │ @ instruction: 0x07c00b50 │ │ │ │ - bleq 0x20006c │ │ │ │ + bleq 0x1fff1c │ │ │ │ addmi pc, r0, r0, lsl r1 @ │ │ │ │ - bleq 0x13d67c │ │ │ │ - b 0x1105054 │ │ │ │ - b 0x14c1284 │ │ │ │ - bl 0xfef5f8dc │ │ │ │ + bleq 0x13d52c │ │ │ │ + b 0x1104f04 │ │ │ │ + b 0x14c1134 │ │ │ │ + bl 0xfef5f78c │ │ │ │ svclt 0x001c7feb │ │ │ │ - b 0xfe25925c │ │ │ │ + b 0xfe25910c │ │ │ │ strbmi r7, [r4, #235] @ 0xeb │ │ │ │ stceq 8, cr15, [r4], {78} @ 0x4e │ │ │ │ stmdals r0, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r9, [r0], #-2817 @ 0xfffff4ff │ │ │ │ addmi r3, r3, #4 │ │ │ │ @ instruction: 0xf8dddcd3 │ │ │ │ @@ -246677,51 +246592,51 @@ │ │ │ │ cdpls 7, 1, cr2, cr0, cr1, {0} │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f0e34 │ │ │ │ + b 0x14f0ce4 │ │ │ │ ldrmi r0, [r8], -r0, asr #29 │ │ │ │ - bl 0x192ba4 │ │ │ │ + bl 0x192a54 │ │ │ │ svclt 0x00080a86 │ │ │ │ @ instruction: 0xf8cd469e │ │ │ │ - b 0x14e9220 │ │ │ │ + b 0x14e90d0 │ │ │ │ stmib sp, {r5, r7, r8, fp}^ │ │ │ │ strbmi lr, [sl], -r4, lsl #6 │ │ │ │ - bcs 0x2091fc │ │ │ │ + bcs 0x2090ac │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ - bl 0x16522c │ │ │ │ - b 0x14c2818 │ │ │ │ - bls 0x1c3c1c │ │ │ │ + bl 0x1650dc │ │ │ │ + b 0x14c26c8 │ │ │ │ + bls 0x1c3acc │ │ │ │ vmlaeq.f64 d14, d26, d21 │ │ │ │ andls r4, r1, r1, ror #13 │ │ │ │ eorcs pc, r0, r2, asr r8 @ │ │ │ │ - bllt 0x23f39c │ │ │ │ - blmi 0x23f38c │ │ │ │ + bllt 0x23f24c │ │ │ │ + blmi 0x23f23c │ │ │ │ andmi pc, r0, r4 │ │ │ │ - b 0x11031b4 │ │ │ │ - blx 0xfe3c1386 │ │ │ │ + b 0x1103064 │ │ │ │ + blx 0xfe3c1236 │ │ │ │ @ instruction: 0xf111b402 │ │ │ │ @ instruction: 0xf1404180 │ │ │ │ - bl 0xfed41240 │ │ │ │ - bl 0x1901670 │ │ │ │ + bl 0xfed410f0 │ │ │ │ + bl 0x1901520 │ │ │ │ svceq 0x00c90004 │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ - bl 0xfee07180 │ │ │ │ + bl 0xfee07030 │ │ │ │ svclt 0x001c7fe0 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ mvnvc lr, r6, lsl #21 │ │ │ │ @ instruction: 0xf84945ae │ │ │ │ bicsle r1, sp, r4, lsl #24 │ │ │ │ @ instruction: 0xf10e9801 │ │ │ │ - bls 0x1826ac │ │ │ │ + bls 0x18255c │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ addmi r3, r2, #4 │ │ │ │ @ instruction: 0xf8dddccd │ │ │ │ @ instruction: 0x461ce010 │ │ │ │ ldrbmi r9, [r3, #-2821]! @ 0xfffff4fb │ │ │ │ strtmi sp, [r6], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -246742,24 +246657,24 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf852440d │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0083b04 │ │ │ │ @ instruction: 0xf8544e00 │ │ │ │ - b 0x14e0ef0 │ │ │ │ - b 0x14a0604 │ │ │ │ + b 0x14e0da0 │ │ │ │ + b 0x14a04b4 │ │ │ │ @ instruction: 0xf11c0e58 │ │ │ │ @ instruction: 0xf14e4c80 │ │ │ │ - blx 0xff2c4af2 │ │ │ │ - b 0x14f4b00 │ │ │ │ - b 0x11de268 │ │ │ │ + blx 0xff2c49a2 │ │ │ │ + b 0x14f49b0 │ │ │ │ + b 0x11de118 │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b0f64 │ │ │ │ + b 0xfe2b0e14 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -246772,26 +246687,26 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440d │ │ │ │ @ instruction: 0xf8543b04 │ │ │ │ @ instruction: 0xf8527f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe1d4b5a │ │ │ │ - b 0x14cef78 │ │ │ │ + blx 0xfe1d4a0a │ │ │ │ + b 0x14cee28 │ │ │ │ @ instruction: 0xf11c7cc8 │ │ │ │ - b 0x1494564 │ │ │ │ + b 0x1494414 │ │ │ │ @ instruction: 0xf14e0e58 │ │ │ │ - bl 0xff004b6c │ │ │ │ - bl 0x1c8437c │ │ │ │ - b 0x14c4b90 │ │ │ │ - b 0x11de2e8 │ │ │ │ + bl 0xff004a1c │ │ │ │ + bl 0x1c8422c │ │ │ │ + b 0x14c4a40 │ │ │ │ + b 0x11de198 │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b0fe4 │ │ │ │ + b 0xfe2b0e94 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -246802,18 +246717,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - blx 0xfe1ccfe2 │ │ │ │ + blx 0xfe1cce92 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed87344 │ │ │ │ + bl 0xfed871f4 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #544768 @ 0x85000 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -246827,18 +246742,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf04f2b04 │ │ │ │ @ instruction: 0xf8544380 │ │ │ │ @ instruction: 0xf04f0f04 │ │ │ │ - blx 0xff104436 │ │ │ │ + blx 0xff1042e6 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed873a8 │ │ │ │ + bl 0xfed87258 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84e428e │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -246846,28 +246761,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ stclne 2, cr11, [r7], #-892 @ 0xfffffc84 │ │ │ │ addsne r3, fp, #262144 @ 0x40000 │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ setend le │ │ │ │ - bl 0x1814c0 │ │ │ │ + bl 0x181370 │ │ │ │ @ instruction: 0xf06f0883 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf85e462a │ │ │ │ - blx 0xfe1500aa │ │ │ │ + blx 0xfe14ff5a │ │ │ │ svceq 0x00db3c03 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00ecebb9 │ │ │ │ - b 0xfe2b110c │ │ │ │ + b 0xfe2b0fbc │ │ │ │ strmi r7, [r6, #1004] @ 0x3ec │ │ │ │ - blcc 0x23f5bc │ │ │ │ + blcc 0x23f46c │ │ │ │ strcc sp, [r4], #-493 @ 0xfffffe13 │ │ │ │ andseq pc, r0, lr, lsl #2 │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r2, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -246879,41 +246794,41 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2500 │ │ │ │ - b 0x14d3104 │ │ │ │ + b 0x14d2fb4 │ │ │ │ @ instruction: 0xf85908a8 │ │ │ │ @ instruction: 0xf1a41025 │ │ │ │ @ instruction: 0x46320e10 │ │ │ │ - blge 0x23f68c │ │ │ │ + blge 0x23f53c │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3c01fbca │ │ │ │ - b 0x11c5490 │ │ │ │ - b 0x14c2258 │ │ │ │ - bl 0xfefa00b8 │ │ │ │ + b 0x11c5340 │ │ │ │ + b 0x14c2108 │ │ │ │ + bl 0xfef9ff68 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84245a6 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf10e3504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec58760 │ │ │ │ + bl 0xfec58610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0xfbcbe8 │ │ │ │ + blvc 0xfbca98 │ │ │ │ @ instruction: 0xf89d4d3b │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -246931,65 +246846,65 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01a │ │ │ │ - bl 0x884dd4 │ │ │ │ - b 0x14c15d8 │ │ │ │ - b 0x14dd8ec │ │ │ │ + bl 0x884c84 │ │ │ │ + b 0x14c1488 │ │ │ │ + b 0x14dd79c │ │ │ │ cmpmi r0, r4, asr r4 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ stmiane r4!, {r0, r9, sl, fp}^ │ │ │ │ movwmi pc, #5 @ │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ - bl 0x1152e00 │ │ │ │ - bl 0x601a08 │ │ │ │ + bl 0x1152cb0 │ │ │ │ + bl 0x6018b8 │ │ │ │ @ instruction: 0xf141030e │ │ │ │ strmi r0, [ip], r0, lsl #2 │ │ │ │ @ instruction: 0xf112b14e │ │ │ │ svclt 0x002c4280 │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ strmi r0, [r3], -r0, lsl #2 │ │ │ │ ldmne fp, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ - b 0x11d1b48 │ │ │ │ + b 0x11d19f8 │ │ │ │ @ instruction: 0x17cb70d2 │ │ │ │ svcvc 0x00ecebb3 │ │ │ │ svclt 0x001e4b0b │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbmi r4, r1, r0, ror #7 │ │ │ │ - blls 0x2db6a4 │ │ │ │ + blls 0x2db554 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - @ instruction: 0xf852f1b2 │ │ │ │ + @ instruction: 0xf85af1b2 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1bcb20 │ │ │ │ + blhi 0x1bc9d0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ mcrrmi 0, 8, fp, r7, cr9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460c9d14 │ │ │ │ - blhi 0x10bcd10 │ │ │ │ + blhi 0x10bcbc0 │ │ │ │ stmdacs r1, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - blx 0x18f12c8 │ │ │ │ + blx 0x18f1178 │ │ │ │ @ instruction: 0xf108fc85 │ │ │ │ @ instruction: 0xf10c0801 │ │ │ │ @ instruction: 0xf1a00c01 │ │ │ │ svclt 0x00140508 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ @@ -246998,56 +246913,56 @@ │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf05b8b04 │ │ │ │ ldmib sp, {r0, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x17ba2ec │ │ │ │ + b 0x17ba19c │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x17bc034 │ │ │ │ + beq 0x17bbee4 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff3fc028 │ │ │ │ + bvc 0xff3fbed8 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0x13c374 │ │ │ │ + beq 0x13c224 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x11130a0 │ │ │ │ - bl 0x1181884 │ │ │ │ - bl 0x781f1c │ │ │ │ + b 0x1112f50 │ │ │ │ + bl 0x1181734 │ │ │ │ + bl 0x781dcc │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfed07664 │ │ │ │ + bl 0xfed07514 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf06fbf1c │ │ │ │ - b 0xfe411b58 │ │ │ │ + b 0xfe411a08 │ │ │ │ strmi r0, [r0, #257]! @ 0x101 │ │ │ │ @ instruction: 0xd1ac6069 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ - blhi 0x1bca68 │ │ │ │ + blhi 0x1bc918 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffb8f1b1 │ │ │ │ + @ instruction: 0xffc0f1b1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -247058,18 +246973,18 @@ │ │ │ │ @ instruction: 0xf3c59d0c │ │ │ │ @ instruction: 0xf1b92901 │ │ │ │ svclt 0x000a0f02 │ │ │ │ stc2 10, cr15, [r5], {95} @ 0x5f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - b 0x14f1428 │ │ │ │ - b 0x14c3f00 │ │ │ │ + b 0x14f12d8 │ │ │ │ + b 0x14c3db0 │ │ │ │ strmi r0, [r9], #2508 @ 0x9cc │ │ │ │ - blvc 0x1bce3c │ │ │ │ + blvc 0x1bccec │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ strbmi pc, [ip, #-3759] @ 0xfffff151 @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ @@ -247101,36 +247016,36 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x1107bf0 │ │ │ │ - b 0x14c2088 │ │ │ │ - b 0x11e0c0c │ │ │ │ + bl 0x1107aa0 │ │ │ │ + b 0x14c1f38 │ │ │ │ + b 0x11e0abc │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cf14f8 │ │ │ │ + b 0x1cf13a8 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3b600c │ │ │ │ - blls 0x2db91c │ │ │ │ + blmi 0x3b5ebc │ │ │ │ + blls 0x2db7cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b183f0 │ │ │ │ - svclt 0x0000ff11 │ │ │ │ + svclt 0x0000ff19 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x00024c2e │ │ │ │ @@ -247154,227 +247069,227 @@ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1147cc4 │ │ │ │ - b 0x11c2160 │ │ │ │ - b 0x14de8a0 │ │ │ │ + bl 0x1147b74 │ │ │ │ + b 0x11c2010 │ │ │ │ + b 0x14de750 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cf15cc │ │ │ │ + b 0x1cf147c │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3b60c0 │ │ │ │ - blls 0x2db9f0 │ │ │ │ + blmi 0x3b5f70 │ │ │ │ + blls 0x2db8a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b183f0 │ │ │ │ - svclt 0x0000fea7 │ │ │ │ + svclt 0x0000feaf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1bce70 │ │ │ │ + blhi 0x1bcd20 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r7], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x53ddd0 │ │ │ │ - blhi 0xdfd04c │ │ │ │ + bleq 0x53dc80 │ │ │ │ + blhi 0xdfcefc │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x13db18 │ │ │ │ + beq 0x13d9c8 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f1610 │ │ │ │ + blx 0x18f14c0 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d2e0c │ │ │ │ + bl 0x1d2cbc │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - bls 0x2805d8 │ │ │ │ + bls 0x280488 │ │ │ │ stmdbls r7, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - b 0x11c7da0 │ │ │ │ - bl 0x115e980 │ │ │ │ + b 0x11c7c50 │ │ │ │ + bl 0x115e830 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd2248 │ │ │ │ - b 0xfe19e9d0 │ │ │ │ + b 0x1cd20f8 │ │ │ │ + b 0xfe19e880 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d9 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4b8994 │ │ │ │ - blls 0x35bad8 │ │ │ │ + blmi 0x4b8844 │ │ │ │ + blls 0x35b988 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b18ff0 │ │ │ │ - svclt 0x0000fe31 │ │ │ │ + svclt 0x0000fe39 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1bcf68 │ │ │ │ + blhi 0x1bce18 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x53dec8 │ │ │ │ - blhi 0xefd144 │ │ │ │ + bleq 0x53dd78 │ │ │ │ + blhi 0xefcff4 │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x13dc10 │ │ │ │ + beq 0x13dac0 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f1708 │ │ │ │ + blx 0x18f15b8 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d2f04 │ │ │ │ + bl 0x1d2db4 │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - blls 0x2804e0 │ │ │ │ + blls 0x280390 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ submi pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmdane fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c7ea8 │ │ │ │ - bl 0x115ea88 │ │ │ │ + b 0x11c7d58 │ │ │ │ + bl 0x115e938 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd2350 │ │ │ │ - b 0xfe19ead8 │ │ │ │ + b 0x1cd2200 │ │ │ │ + b 0xfe19e988 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d1 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4b8a7c │ │ │ │ - blls 0x35bbe0 │ │ │ │ + blmi 0x4b892c │ │ │ │ + blls 0x35ba90 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b18ff0 │ │ │ │ - svclt 0x0000fdad │ │ │ │ + svclt 0x0000fdb5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ svcne 0x001c4683 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f1824 │ │ │ │ + b 0x14f16d4 │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x1497f0 │ │ │ │ + bl 0x1496a0 │ │ │ │ stmib sp, {r3}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9926002 │ │ │ │ @ instruction: 0xf991e002 │ │ │ │ @ instruction: 0xf9927003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf912cb04 │ │ │ │ addmi sl, r8, #4, 22 @ 0x1000 │ │ │ │ stc2 11, cr15, [sl], {28} @ │ │ │ │ movwgt pc, #39699 @ 0x9b13 @ │ │ │ │ svcgt 0x0004f854 │ │ │ │ - blx 0x6d2da2 │ │ │ │ - blx 0x68f83a │ │ │ │ + blx 0x6d2c52 │ │ │ │ + blx 0x68f6ea │ │ │ │ @ instruction: 0xf845760e │ │ │ │ mvnle r6, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1240 @ 0xfffffb28 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb1303c │ │ │ │ + bl 0xfeb12eec │ │ │ │ addsmi r0, pc, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14cec6c │ │ │ │ + b 0x14ceb1c │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3a98a2 │ │ │ │ + blx 0x3a9752 │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x32cc9e │ │ │ │ + blx 0x32cb4e │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x392dd6 │ │ │ │ + blx 0x392c86 │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x324cba │ │ │ │ + blx 0x324b6a │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -247385,33 +247300,33 @@ │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14ced00 │ │ │ │ + b 0x14cebb0 │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3a9936 │ │ │ │ + blx 0x3a97e6 │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x32cd32 │ │ │ │ + blx 0x32cbe2 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x392e6a │ │ │ │ + blx 0x392d1a │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x324d4e │ │ │ │ + blx 0x324bfe │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -247424,39 +247339,39 @@ │ │ │ │ @ instruction: 0xf1a03b08 │ │ │ │ addlt r0, r7, r8, lsl #24 │ │ │ │ andls r9, r5, r0, lsl ip │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10e2c02 │ │ │ │ svclt 0x00180e01 │ │ │ │ - b 0x14ced9c │ │ │ │ + b 0x14cec4c │ │ │ │ svclt 0x00140ece │ │ │ │ ldrbtmi r0, [r7], -r7, ror #1 │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf9b17e03 │ │ │ │ mrscc r4, (UNDEF: 8) │ │ │ │ @ instruction: 0x0000f9b2 │ │ │ │ @ instruction: 0xf8313208 │ │ │ │ @ instruction: 0xf832ec06 │ │ │ │ - blx 0xfe220dc6 │ │ │ │ + blx 0xfe220c76 │ │ │ │ @ instruction: 0xf8328900 │ │ │ │ strbmi r0, [r4], -r6, lsl #24 │ │ │ │ - blx 0xff4936fe │ │ │ │ + blx 0xff4935ae │ │ │ │ @ instruction: 0xf8534580 │ │ │ │ stmib sp, {r3, r8, r9, sl, fp}^ │ │ │ │ stcls 5, cr4, [r0], {-0} │ │ │ │ - bl 0x6291dc │ │ │ │ + bl 0x62908c │ │ │ │ ldmdavs ip, {r9, fp}^ │ │ │ │ stc 8, cr15, [r2], {49} @ 0x31 │ │ │ │ - bleq 0x27caf4 │ │ │ │ + bleq 0x27c9a4 │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ stceq 8, cr15, [r4], {49} @ 0x31 │ │ │ │ - blx 0xff4928b6 │ │ │ │ + blx 0xff492766 │ │ │ │ @ instruction: 0xf8324587 │ │ │ │ - blx 0xff13ce0a │ │ │ │ + blx 0xff13ccba │ │ │ │ stmib ip!, {r1, r2, r3, r7, r8, sl, lr}^ │ │ │ │ bicsle r4, r2, r2, lsl #10 │ │ │ │ @ instruction: 0x7e03e9dd │ │ │ │ ldrmi r9, [lr, #2053]! @ 0x805 │ │ │ │ strmi sp, [r7], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ @@ -247469,39 +247384,39 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r5], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14cee50 │ │ │ │ + b 0x14ced00 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r7], -r7, ror #1 │ │ │ │ - beq 0x2fca5c │ │ │ │ + beq 0x2fc90c │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x9002f8b2 │ │ │ │ @ instruction: 0xc004f8b1 │ │ │ │ @ instruction: 0xf8b18897 │ │ │ │ @ instruction: 0xf8b28006 │ │ │ │ @ instruction: 0xf8b1e006 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8316b08 │ │ │ │ - blx 0xfea14a9e │ │ │ │ - blx 0xffbdae9a │ │ │ │ + blx 0xfea1494e │ │ │ │ + blx 0xffbdad4a │ │ │ │ @ instruction: 0xf8536409 │ │ │ │ - bl 0x6a9aa8 │ │ │ │ + bl 0x6a9958 │ │ │ │ ldmdavs lr, {r0, r3, r8, fp}^ │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ - blx 0xffb133da │ │ │ │ - blx 0xffc26ed2 │ │ │ │ + blx 0xffb1328a │ │ │ │ + blx 0xffc26d82 │ │ │ │ @ instruction: 0xf8409407 │ │ │ │ subvs r9, r4, r8, lsl #30 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, lr, #0, 12 │ │ │ │ - strtmi sp, [pc], #-2311 @ 0x101eac │ │ │ │ + strtmi sp, [pc], #-2311 @ 0x101d5c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, lr, #125952 @ 0x1ec00 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -247514,15 +247429,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe27cb08 │ │ │ │ + bleq 0xfe27c9b8 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -247533,30 +247448,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x240394 │ │ │ │ + blne 0x240244 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x2400b0 │ │ │ │ - blx 0x7930c2 │ │ │ │ - blx 0x50877e │ │ │ │ + bllt 0x23ff60 │ │ │ │ + blx 0x792f72 │ │ │ │ + blx 0x50862e │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x17c6e0 │ │ │ │ + blt 0x17c590 │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe984f78 │ │ │ │ + bl 0xfe984e28 │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x27e3a8 │ │ │ │ - bl 0x1931d4 │ │ │ │ - bls 0x2433b0 │ │ │ │ + beq 0x27e258 │ │ │ │ + bl 0x193084 │ │ │ │ + bls 0x243260 │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrmi r9, [r8], -r6, lsl #24 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ strmi sp, [r4], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r4, ror #17] │ │ │ │ addsmi r1, r3, #139264 @ 0x22000 │ │ │ │ @@ -247568,44 +247483,44 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r7, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14ce3dc │ │ │ │ - b 0x14cb670 │ │ │ │ + b 0x14ce28c │ │ │ │ + b 0x14cb520 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x193858 │ │ │ │ + bl 0x193708 │ │ │ │ smlabbcs r0, r5, sl, r0 │ │ │ │ - bleq 0xfe63c92c │ │ │ │ + bleq 0xfe63c7dc │ │ │ │ strlt lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ stmdacs r4, {r3, r4, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf81a008c │ │ │ │ - bl 0x3a2088 │ │ │ │ + bl 0x3a1f38 │ │ │ │ strmi r0, [r9], r4, lsl #6 │ │ │ │ mul r1, r3, r8 │ │ │ │ mulgt r2, r3, r8 │ │ │ │ - blls 0x1a038c │ │ │ │ - blls 0x14848c │ │ │ │ + blls 0x1a023c │ │ │ │ + blls 0x14833c │ │ │ │ ldrtmi r1, [ip], #-2330 @ 0xfffff6e6 │ │ │ │ mullt r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf1024288 │ │ │ │ - blx 0x30283e │ │ │ │ - blx 0x4c0c5e │ │ │ │ + blx 0x3026ee │ │ │ │ + blx 0x4c0b0e │ │ │ │ @ instruction: 0xf855bb03 │ │ │ │ ldrbmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stclt 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ stclt 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #47884 @ 0xbb0c @ │ │ │ │ - blcc 0x24015c │ │ │ │ + blcc 0x24000c │ │ │ │ cdpne 12, 4, cr13, cr3, cr6, {7} │ │ │ │ tstpeq r1, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00b84288 │ │ │ │ ldrmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ andeq lr, r9, r3, lsl #22 │ │ │ │ @@ -247629,55 +247544,55 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe27ccd4 │ │ │ │ + bleq 0xfe27cb84 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x220454 │ │ │ │ - bls 0x1c8554 │ │ │ │ + bls 0x220304 │ │ │ │ + bls 0x1c8404 │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x548d2a │ │ │ │ - blx 0x73e542 │ │ │ │ + blx 0x548bda │ │ │ │ + blx 0x73e3f2 │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3c0d84 │ │ │ │ + bne 0x3c0c34 │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x240240 │ │ │ │ + bleq 0x2400f0 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d39bc │ │ │ │ + blls 0x2d386c │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x99bd74 │ │ │ │ + bne 0x99bc24 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247688,15 +247603,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe27cdc0 │ │ │ │ + bleq 0xfe27cc70 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -247707,36 +247622,36 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x548e16 │ │ │ │ - blx 0x7fe62e │ │ │ │ + blx 0x548cc6 │ │ │ │ + blx 0x7fe4de │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x300e7c │ │ │ │ + bne 0x300d2c │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x24032c │ │ │ │ + bleq 0x2401dc │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d3aa8 │ │ │ │ + blls 0x2d3958 │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x99be60 │ │ │ │ + bne 0x99bd10 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247747,25 +247662,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x193b08 │ │ │ │ + bl 0x1939b8 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x14c6ee4 │ │ │ │ + b 0x14c6d94 │ │ │ │ @ instruction: 0x46c10ad1 │ │ │ │ @ instruction: 0xf8cd4652 │ │ │ │ - bcs 0x1aa378 │ │ │ │ + bcs 0x1aa228 │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x366ed8 │ │ │ │ - blls 0x4426dc │ │ │ │ + bl 0x366d88 │ │ │ │ + blls 0x44258c │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -247777,42 +247692,42 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff42532e │ │ │ │ - bl 0x69c124 │ │ │ │ + blx 0xff4251de │ │ │ │ + bl 0x69bfd4 │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff3a8752 │ │ │ │ + blx 0xff3a8602 │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe9c375c │ │ │ │ + bl 0xfe9c360c │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1d33dc │ │ │ │ - blls 0x405b9c │ │ │ │ + bl 0x1d328c │ │ │ │ + blls 0x405a4c │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe953790 │ │ │ │ + bl 0xfe953640 │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247823,52 +247738,52 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x193c38 │ │ │ │ + bl 0x193ae8 │ │ │ │ stmib sp, {r2, r6, r7, sl, fp}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1a6bfc │ │ │ │ + bcs 0x1a6aac │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf83c00f8 │ │ │ │ - bl 0x42a4cc │ │ │ │ + bl 0x42a37c │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ ldmdahi sl, {r2, r8, r9, sl, lr, pc}^ │ │ │ │ @ instruction: 0x9004f8b3 │ │ │ │ movwls r8, #14555 @ 0x38db │ │ │ │ andls r9, r2, #9216 @ 0x2400 │ │ │ │ - blls 0x308478 │ │ │ │ - blls 0x288470 │ │ │ │ + blls 0x308328 │ │ │ │ + blls 0x288320 │ │ │ │ stmhi sp, {r3, r4, sl, lr} │ │ │ │ stmiahi lr, {r3, ip, sp}^ │ │ │ │ @ instruction: 0xf8b13701 │ │ │ │ @ instruction: 0xf831e002 │ │ │ │ strls r3, [r1, #-2824] @ 0xfffff4f8 │ │ │ │ ldmib r4, {r1, r8, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe9f2c2a │ │ │ │ + blx 0xfe9f2ada │ │ │ │ strcc r3, [r8], #-2826 @ 0xfffff4f6 │ │ │ │ - blcc 0x2813e8 │ │ │ │ - bl 0x5e9840 │ │ │ │ - bl 0x1183068 │ │ │ │ + blcc 0x281298 │ │ │ │ + bl 0x5e96f0 │ │ │ │ + bl 0x1182f18 │ │ │ │ ldrmi r0, [r8, #523]! @ 0x20b │ │ │ │ andcc pc, r5, #235520 @ 0x39800 │ │ │ │ - blx 0xffa6984a │ │ │ │ + blx 0xffa696fa │ │ │ │ stmdb r0, {r0, r3, r9, ip, sp}^ │ │ │ │ stclle 2, cr3, [r0], #8 │ │ │ │ @ instruction: 0xc604e9dd │ │ │ │ mvnscc pc, #8, 2 │ │ │ │ - blne 0xfe7c9634 │ │ │ │ + blne 0xfe7c94e4 │ │ │ │ svclt 0x00b845b8 │ │ │ │ strcc r2, [r3], -r0, lsl #6 │ │ │ │ - bl 0x1d34e0 │ │ │ │ - blls 0x2c4480 │ │ │ │ + bl 0x1d3390 │ │ │ │ + blls 0x2c4330 │ │ │ │ ldcle 2, cr4, [sp], #748 @ 0x2ec │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ addmi r9, fp, #6, 28 @ 0x60 │ │ │ │ ldrtmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ addsmi r1, r3, #141312 @ 0x22800 │ │ │ │ @@ -247884,32 +247799,32 @@ │ │ │ │ vrshr.u64 , q12, #57 │ │ │ │ svccs 0x00022701 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14f2118 │ │ │ │ + b 0x14f1fc8 │ │ │ │ strmi r0, [r6], r7, asr #29 │ │ │ │ - b 0x14c978c │ │ │ │ + b 0x14c963c │ │ │ │ @ instruction: 0xf835099e │ │ │ │ @ instruction: 0xf836302c │ │ │ │ @ instruction: 0xf837a02c │ │ │ │ - blx 0x7ae592 │ │ │ │ + blx 0x7ae442 │ │ │ │ @ instruction: 0xf838fa03 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ strbmi r0, [ip, #3073] @ 0xc01 │ │ │ │ movwge pc, #47891 @ 0xbb13 @ │ │ │ │ svcge 0x0004f852 │ │ │ │ @ instruction: 0xf8414453 │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec9c114 │ │ │ │ + bl 0xfec9bfc4 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247918,28 +247833,28 @@ │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ strmi r0, [r8], -r2, lsl #16 │ │ │ │ rscslt r9, ip, #12, 30 @ 0x30 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1042f02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d0154 │ │ │ │ + b 0x14d0004 │ │ │ │ svclt 0x001404c4 │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ strtmi r4, [r2], r4, lsr #13 │ │ │ │ - b 0x14c981c │ │ │ │ + b 0x14c96cc │ │ │ │ @ instruction: 0x462c099c │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ eorne pc, lr, r0, lsr r8 @ │ │ │ │ eorvs pc, lr, r4, lsr r8 @ │ │ │ │ eorpl pc, lr, r7, lsr r8 @ │ │ │ │ eorgt pc, lr, r8, lsr r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blx 0x293cba │ │ │ │ - blx 0x27e98a │ │ │ │ + blx 0x293b6a │ │ │ │ + blx 0x27e83a │ │ │ │ @ instruction: 0xf853110c │ │ │ │ strtmi r5, [r9], #-3844 @ 0xfffff0fc │ │ │ │ svcne 0x0004f842 │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strbmi ip, [r2, #4]! │ │ │ │ ldrbmi sp, [ip], #2312 @ 0x908 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -247953,49 +247868,49 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x18b1e0 │ │ │ │ + blcs 0x18b090 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x193df4 │ │ │ │ + bl 0x193ca4 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c2960 │ │ │ │ + b 0x14c2810 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf9390090 │ │ │ │ - bl 0x37a694 │ │ │ │ + bl 0x37a544 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f9b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x5d3072 │ │ │ │ - blx 0x77f26a │ │ │ │ + blx 0x5d2f22 │ │ │ │ + blx 0x77f11a │ │ │ │ @ instruction: 0xf854330c │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x24073c │ │ │ │ + blcc 0x2405ec │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x12666c │ │ │ │ + bl 0x12651c │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1f99a4 │ │ │ │ + blls 0x1f9854 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -248004,49 +247919,49 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x18b2ac │ │ │ │ + blcs 0x18b15c │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x193ec0 │ │ │ │ + bl 0x193d70 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c2a2c │ │ │ │ + b 0x14c28dc │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf8390090 │ │ │ │ - bl 0x37a760 │ │ │ │ + bl 0x37a610 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f8b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x49313e │ │ │ │ - blx 0x43f30a │ │ │ │ + blx 0x492fee │ │ │ │ + blx 0x43f1ba │ │ │ │ @ instruction: 0xf8543309 │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x240808 │ │ │ │ + blcc 0x2406b8 │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x126738 │ │ │ │ + bl 0x1265e8 │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1f9a70 │ │ │ │ + blls 0x1f9920 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -248063,38 +247978,38 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14cd694 │ │ │ │ + b 0x14cd544 │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140702 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x49433c │ │ │ │ + bl 0x4941ec │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40, 8 @ 0x28000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0xffd4044c │ │ │ │ + blx 0xfe7402fe │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8274641 │ │ │ │ ldrtmi ip, [r0], -r2, lsl #24 │ │ │ │ - blx 0xffb4045c │ │ │ │ + blx 0xfe54030e │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x24087c │ │ │ │ - blls 0x13682c │ │ │ │ + bleq 0x24072c │ │ │ │ + blls 0x1366dc │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ stmdahi r0!, {r1, sl, fp, pc} │ │ │ │ - blcs 0x124988 │ │ │ │ + blcs 0x124838 │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], ip │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcde │ │ │ │ ldrb r4, [fp, r0, lsl #2] │ │ │ │ @ instruction: 0xec01e9dd │ │ │ │ @@ -248119,49 +248034,49 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14cd774 │ │ │ │ + b 0x14cd624 │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140704 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x49441c │ │ │ │ + bl 0x4942cc │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40 @ 0x28 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdami r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0xfe34052c │ │ │ │ + blx 0xd403de │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8474641 │ │ │ │ ldrtmi ip, [r0], -r4, lsl #24 │ │ │ │ - blx 0xfe14053c │ │ │ │ + blx 0xb403ee │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x3409dc │ │ │ │ - blls 0x136908 │ │ │ │ + bleq 0x34088c │ │ │ │ + blls 0x1367b8 │ │ │ │ tsthi r1, r5, asr r9 │ │ │ │ @ instruction: 0x0600e9d4 │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ cdpls 12, 0, cr14, cr3, cr1, {0} │ │ │ │ stmdble r8, {r2, r4, r5, r6, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec82d04 │ │ │ │ + bl 0xfec82bb4 │ │ │ │ ldrmi r0, [ip, #774] @ 0x306 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -248177,15 +248092,15 @@ │ │ │ │ ldrtmi sl, [r9], ip, lsr #32 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f25ac │ │ │ │ + b 0x14f245c │ │ │ │ ldrmi r0, [fp], r0, asr #23 │ │ │ │ andeq pc, r8, #-1073741782 @ 0xc000002a │ │ │ │ movwlt lr, #39373 @ 0x99cd │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, q3, q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r6, lsl #8 │ │ │ │ @@ -248195,21 +248110,21 @@ │ │ │ │ stcmi 0, cr15, [r0], {39} @ 0x27 │ │ │ │ stmdbls r8, {r0, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x0c0ceb71 │ │ │ │ @ instruction: 0xf107d301 │ │ │ │ ldmib sp, {r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf7219000 │ │ │ │ - ldrcc pc, [r0, #-2827] @ 0xfffff4f5 │ │ │ │ + ldrcc pc, [r0, #-2995] @ 0xfffff44d │ │ │ │ smlabteq r0, r6, r9, lr │ │ │ │ ldmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r4, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7213410 │ │ │ │ - @ instruction: 0x3610faff │ │ │ │ + ldrcc pc, [r0], -r7, lsr #23 │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ andsle r4, fp, sp, asr r5 │ │ │ │ ldrdeq lr, [r0, -r5] │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrdeq lr, [r2, -r5] │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @@ -248240,147 +248155,147 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r4], sp, lsl #1 │ │ │ │ svcls 0x00171c9e │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ - beq 0x5538 │ │ │ │ - beq 0x13d46c │ │ │ │ + beq 0x53e8 │ │ │ │ + beq 0x13d31c │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ movwcc pc, #967 @ 0x3c7 @ │ │ │ │ @ instruction: 0xf00ab2fd │ │ │ │ @ instruction: 0xf1b80a01 │ │ │ │ - b 0xb86678 │ │ │ │ + b 0xb86528 │ │ │ │ @ instruction: 0xf1050b03 │ │ │ │ - b 0x383e7c │ │ │ │ + b 0x383d2c │ │ │ │ svclt 0x00180a03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbeq lr, [sl, -pc, asr #20] │ │ │ │ - b 0xa2869c │ │ │ │ - b 0x2046a0 │ │ │ │ + b 0xa2854c │ │ │ │ + b 0x204550 │ │ │ │ svclt 0x00140403 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00046a8 │ │ │ │ mvnseq r0, #1 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0809308 │ │ │ │ - b 0x14c36b4 │ │ │ │ + b 0x14c3564 │ │ │ │ subeq r3, r0, fp, asr #23 │ │ │ │ - beq 0x173d3f4 │ │ │ │ + beq 0x173d2a4 │ │ │ │ streq pc, [r2, -ip, lsl #2] │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ stmib sp, {r0, r4, fp, ip}^ │ │ │ │ tstls r6, r9, lsl #10 │ │ │ │ @ instruction: 0xf8339b07 │ │ │ │ - blls 0x2a2b28 │ │ │ │ + blls 0x2a29d8 │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ - blls 0x246b30 │ │ │ │ + blls 0x2469e0 │ │ │ │ smlabbeq r1, fp, sl, lr │ │ │ │ andspl pc, r4, r3, lsr r8 @ │ │ │ │ - blls 0x20faf4 │ │ │ │ + blls 0x20f9a4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x1d2c68 │ │ │ │ + blls 0x1d2b18 │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ - @ instruction: 0xff68f725 │ │ │ │ + @ instruction: 0xf810f726 │ │ │ │ stceq 8, cr15, [r2], {39} @ 0x27 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x3143ac │ │ │ │ + blls 0x31425c │ │ │ │ @ instruction: 0xf8364640 │ │ │ │ - @ instruction: 0xf7252b04 │ │ │ │ - ldrbmi pc, [r4, #-3933] @ 0xfffff0a3 @ │ │ │ │ - bleq 0x240bb4 │ │ │ │ + @ instruction: 0xf7262b04 │ │ │ │ + ldrbmi pc, [r4, #-2053] @ 0xfffff7fb @ │ │ │ │ + bleq 0x240a64 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x438f4c │ │ │ │ + bl 0x438dfc │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c2f3c │ │ │ │ + bl 0xfe9c2dec │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x86779c │ │ │ │ + blls 0x86764c │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0x14bd78c │ │ │ │ + bleq 0x14bd63c │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andeq pc, r1, r0 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ bicseq r4, fp, #13 │ │ │ │ - b 0x9277f0 │ │ │ │ + b 0x9276a0 │ │ │ │ andmi r0, r1, r1, lsl #6 │ │ │ │ strls r0, [r4, #-109] @ 0xffffff93 │ │ │ │ movwls r0, #41947 @ 0xa3db │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ strcs r0, [r0, #-2147] @ 0xfffff79d │ │ │ │ movwls r2, #39688 @ 0x9b08 │ │ │ │ movwcs fp, #36648 @ 0x8f28 │ │ │ │ eors pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldcne 6, cr4, [r3], {16} │ │ │ │ movwls r9, #45583 @ 0xb20f │ │ │ │ - bls 0x4a982c │ │ │ │ + bls 0x4a96dc │ │ │ │ andsls pc, r5, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8339b0b │ │ │ │ orrslt r3, sl, #21 │ │ │ │ subsmi r9, r3, ip, lsl #20 │ │ │ │ movwls fp, #12955 @ 0x329b │ │ │ │ rsbseq r9, ip, sl, lsl #22 │ │ │ │ - beq 0x27d83c │ │ │ │ + beq 0x27d6ec │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ stmdbeq r3, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ andsvc pc, r5, fp, lsr r8 @ │ │ │ │ ldmdahi r2!, {r1, r8, sl, ip, sp} │ │ │ │ ldmib sp, {r2, sl, ip, sp}^ │ │ │ │ ldrtmi r1, [r8], -r3, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7253604 │ │ │ │ - @ instruction: 0xf824fecb │ │ │ │ - blls 0x245c4c │ │ │ │ + @ instruction: 0xf824ff73 │ │ │ │ + blls 0x245afc │ │ │ │ @ instruction: 0xf8364638 │ │ │ │ strbmi r2, [r9], -r2, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 12, cr15, cr0, cr5, {1} │ │ │ │ + @ instruction: 0xff68f725 │ │ │ │ @ instruction: 0xf8244555 │ │ │ │ - blle 0xff9c5c5c │ │ │ │ + blle 0xff9c5b0c │ │ │ │ @ instruction: 0xc706e9dd │ │ │ │ strbtmi r9, [r7], #-2825 @ 0xfffff4f7 │ │ │ │ stcle 5, cr4, [r9, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xe7c34655 │ │ │ │ - b 0xfe369498 │ │ │ │ + b 0xfe369348 │ │ │ │ ldrmi r0, [r9], r2, lsl #20 │ │ │ │ vshll.u8 , d15, #2 │ │ │ │ strb r9, [r7, r3, lsl #6] │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -248404,85 +248319,85 @@ │ │ │ │ ldmibcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vmull.u q8, d20, d0[4] │ │ │ │ vmlal.u8 q9, d4, d1 │ │ │ │ rsclt r3, r5, #0, 6 │ │ │ │ streq lr, [r9], #-2688 @ 0xfffff580 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - bleq 0x1fd578 │ │ │ │ + bleq 0x1fd428 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ @ instruction: 0xf0090801 │ │ │ │ - b 0x14c5104 │ │ │ │ + b 0x14c4fb4 │ │ │ │ strls r0, [r3], #-1092 @ 0xfffffbbc │ │ │ │ streq lr, [r3], #-2592 @ 0xfffff5e0 │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f2974 │ │ │ │ - b 0x14c5038 │ │ │ │ + b 0x14f2824 │ │ │ │ + b 0x14c4ee8 │ │ │ │ svclt 0x000873c4 │ │ │ │ movwls r4, #18088 @ 0x46a8 │ │ │ │ movwls r0, #32835 @ 0x8043 │ │ │ │ movweq pc, #4233 @ 0x1089 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0xff3fd66c │ │ │ │ + blvc 0xff3fd51c │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ - bl 0x193f7c │ │ │ │ + bl 0x193e2c │ │ │ │ smlabbls r7, r3, r3, r0 │ │ │ │ - b 0x14e7958 │ │ │ │ + b 0x14e7808 │ │ │ │ stmib sp, {r3, r4, r7, r8, r9}^ │ │ │ │ movwls r8, #21769 @ 0x5509 │ │ │ │ @ instruction: 0xf8599b07 │ │ │ │ @ instruction: 0xf8531024 │ │ │ │ - b 0xfe3e2de4 │ │ │ │ - blls 0x28315c │ │ │ │ + b 0xfe3e2c94 │ │ │ │ + blls 0x28300c │ │ │ │ @ instruction: 0xf8534640 │ │ │ │ strcc r5, [r2], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi sl, sp, r0 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ @ instruction: 0xf7272c04 │ │ │ │ - @ instruction: 0xf847ff43 │ │ │ │ + @ instruction: 0xf847ffeb │ │ │ │ @ instruction: 0xf8cd0c04 │ │ │ │ strtmi sl, [r9], -r0 │ │ │ │ strbmi r9, [r0], -r8, lsl #22 │ │ │ │ - blcs 0x340edc │ │ │ │ - @ instruction: 0xff38f727 │ │ │ │ + blcs 0x340d8c │ │ │ │ + @ instruction: 0xffe0f727 │ │ │ │ @ instruction: 0xf8479b05 │ │ │ │ addsmi r0, ip, #8, 22 @ 0x2000 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x4391c4 │ │ │ │ + bl 0x439074 │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c31b4 │ │ │ │ + bl 0xfe9c3064 │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x867a14 │ │ │ │ + blls 0x8678c4 │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0xfe4bda04 │ │ │ │ + bleq 0xfe4bd8b4 │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq pc, [r1, #-5] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -248501,44 +248416,44 @@ │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ movwls r0, #39075 @ 0x98a3 │ │ │ │ stmib sp, {r2, r8, r9, fp, sp}^ │ │ │ │ svclt 0x00284610 │ │ │ │ andls r2, pc, #4, 6 @ 0x10000000 │ │ │ │ ldcne 6, cr4, [r3, #-624] @ 0xfffffd90 │ │ │ │ stmdbls lr, {r2, r3, r8, r9, ip, pc} │ │ │ │ - bls 0x429aa8 │ │ │ │ + bls 0x429958 │ │ │ │ eorcc pc, r5, r3, asr r8 @ │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ stmdbls sl, {r0, r3, r7, r8, r9, ip, sp, pc} │ │ │ │ - beq 0x1bd880 │ │ │ │ + beq 0x1bd730 │ │ │ │ adcseq r9, ip, fp, lsl #20 │ │ │ │ stmdbeq r5, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ eorvc pc, r5, fp, asr r8 @ │ │ │ │ ldmdavs r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blls 0x2102a8 │ │ │ │ + blls 0x210158 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ strcc r8, [r8], -r0 │ │ │ │ - cdp2 7, 10, cr15, cr6, cr7, {1} │ │ │ │ - blls 0x25af30 │ │ │ │ + @ instruction: 0xff4ef727 │ │ │ │ + blls 0x25ade0 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ strcc r2, [r8], #-3076 @ 0xfffff3fc │ │ │ │ @ instruction: 0xf8cd9903 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - strbmi pc, [sp, #-3739] @ 0xfffff165 @ │ │ │ │ + strbmi pc, [sp, #-3907] @ 0xfffff0bd @ │ │ │ │ stceq 8, cr15, [r4], {68} @ 0x44 │ │ │ │ ldmib sp, {r2, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blls 0x374ae8 │ │ │ │ + blls 0x374998 │ │ │ │ strbmi r4, [fp, #-1127] @ 0xfffffb99 │ │ │ │ strbmi sp, [sp], -r6, lsl #26 │ │ │ │ stmdbls sl, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - beq 0x1fd8e4 │ │ │ │ + beq 0x1fd794 │ │ │ │ bfi r4, r3, (invalid: 12:11) │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #232448 @ 0x38c00 │ │ │ │ @@ -248552,81 +248467,81 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r0], pc, lsl #1 │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @ instruction: 0xf8cd9819 │ │ │ │ vmvn.i32 d24, #132 @ 0x00000084 │ │ │ │ - blx 0x18cbf3c │ │ │ │ + blx 0x18cbdec │ │ │ │ @ instruction: 0x2c02f980 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - blcs 0xfe53d884 │ │ │ │ + blcs 0xfe53d734 │ │ │ │ ldrbcs lr, [r0, #2639] @ 0xa4f │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - beq 0x17ef80 │ │ │ │ + beq 0x17ee30 │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - b 0xfe254894 │ │ │ │ + b 0xfe254744 │ │ │ │ @ instruction: 0xf3c00b0b │ │ │ │ @ instruction: 0xf08a3300 │ │ │ │ @ instruction: 0xf00b0401 │ │ │ │ ldmeq r0!, {r0, r8, r9, fp}^ │ │ │ │ vmlaeq.f32 s28, s6, s23 │ │ │ │ - bleq 0x1fd7a0 │ │ │ │ + bleq 0x1fd650 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ - bl 0x190f84 │ │ │ │ + bl 0x190e34 │ │ │ │ @ instruction: 0xf020040c │ │ │ │ - b 0x14c2f8c │ │ │ │ + b 0x14c2e3c │ │ │ │ andls r7, r8, #-536870900 @ 0xe000000c │ │ │ │ subeq lr, fp, #323584 @ 0x4f000 │ │ │ │ - b 0xa677a8 │ │ │ │ + b 0xa67658 │ │ │ │ andsmi r0, sp, r3, lsl #4 │ │ │ │ - b 0x14d40dc │ │ │ │ + b 0x14d3f8c │ │ │ │ ldrbeq r0, [r3, sl, asr #21] │ │ │ │ - bleq 0x3bdba8 │ │ │ │ + bleq 0x3bda58 │ │ │ │ rsbeq r9, fp, r9, lsl #6 │ │ │ │ movwls r4, #30277 @ 0x7645 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ biceq lr, r0, #3072 @ 0xc00 │ │ │ │ stmdbvs fp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ - blls 0x3b3060 │ │ │ │ + blls 0x3b2f10 │ │ │ │ stmdavs r2!, {r4, r8, sl, ip, sp}^ │ │ │ │ - bne 0xff9e93ec │ │ │ │ + bne 0xff9e929c │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ - bl 0x1d30f8 │ │ │ │ + bl 0x1d2fa8 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdals r5, {r4, sl, ip, sp} │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf854404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r7, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7274649 │ │ │ │ - ldrtmi pc, [r2], -r5, asr #29 @ │ │ │ │ + ldrtmi pc, [r2], -sp, ror #30 @ │ │ │ │ stmdb r5, {r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #12 │ │ │ │ strls r9, [r2], -r7, lsl #28 │ │ │ │ stmdbhi r4, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7279b04 │ │ │ │ - blls 0x2c2af4 │ │ │ │ + blls 0x2c2c44 │ │ │ │ tsteq r2, r5, asr #18 │ │ │ │ bicle r4, sl, fp, asr r5 │ │ │ │ stmdbvs fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrsbthi pc, [r4], -sp @ │ │ │ │ stmdble r8, {r0, r4, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r6, asr #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea83448 │ │ │ │ + bl 0xfea832f8 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -248634,22 +248549,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4a80 │ │ │ │ + b 0x14d4930 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14aaac │ │ │ │ + bl 0x14a95c │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - stc2 7, cr15, [ip, #588] @ 0x24c │ │ │ │ + mrc2 7, 1, pc, cr4, cr3, {4} │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248663,22 +248578,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4af4 │ │ │ │ + b 0x14d49a4 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14ad20 │ │ │ │ + bl 0x14abd0 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - ldc2l 7, cr15, [ip, #588]! @ 0x24c │ │ │ │ + mcr2 7, 5, pc, cr4, cr3, {4} @ │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248692,22 +248607,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4b68 │ │ │ │ + b 0x14d4a18 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14ad94 │ │ │ │ + bl 0x14ac44 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - stc2l 7, cr15, [r6, #588] @ 0x24c │ │ │ │ + mcr2 7, 3, pc, cr14, cr3, {4} @ │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248721,29 +248636,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4bdc │ │ │ │ + b 0x14d4a8c │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7934652 │ │ │ │ - stmib r7!, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x33962c │ │ │ │ + bl 0x3394dc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c361c │ │ │ │ + bl 0xfe9c34cc │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -248751,22 +248666,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4c54 │ │ │ │ + b 0x14d4b04 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14ac80 │ │ │ │ + bl 0x14ab30 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - mrc2 7, 0, pc, cr8, cr3, {4} │ │ │ │ + mcr2 7, 6, pc, cr0, cr3, {4} @ │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248780,22 +248695,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4cc8 │ │ │ │ + b 0x14d4b78 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14aef4 │ │ │ │ + bl 0x14ada4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - mrc2 7, 2, pc, cr4, cr3, {4} │ │ │ │ + mrc2 7, 7, pc, cr12, cr3, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248809,22 +248724,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4d3c │ │ │ │ + b 0x14d4bec │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14af68 │ │ │ │ + bl 0x14ae18 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - mrc2 7, 0, pc, cr14, cr3, {4} │ │ │ │ + mcr2 7, 6, pc, cr6, cr3, {4} @ │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248838,29 +248753,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4db0 │ │ │ │ + b 0x14d4c60 │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7934652 │ │ │ │ - stmib r7!, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x339800 │ │ │ │ + bl 0x3396b0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c37f0 │ │ │ │ + bl 0xfe9c36a0 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -248868,22 +248783,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4e28 │ │ │ │ + b 0x14d4cd8 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14ae54 │ │ │ │ + bl 0x14ad04 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0x15410fc │ │ │ │ + blx 0xfff40fac │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248897,22 +248812,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4e9c │ │ │ │ + b 0x14d4d4c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b0c8 │ │ │ │ + bl 0x14af78 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0xfe341170 │ │ │ │ + blx 0xd41022 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248926,22 +248841,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4f10 │ │ │ │ + b 0x14d4dc0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b13c │ │ │ │ + bl 0x14afec │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0x16c1376 │ │ │ │ + blx 0xc1226 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248955,22 +248870,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4f84 │ │ │ │ + b 0x14d4e34 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b1b0 │ │ │ │ + bl 0x14b060 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0xfed413ea │ │ │ │ + mrrc2 7, 9, pc, r8, cr2 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248984,22 +248899,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4ff8 │ │ │ │ + b 0x14d4ea8 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b224 │ │ │ │ + bl 0x14b0d4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0xffec145c │ │ │ │ + blx 0xfe8c130e │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249013,22 +248928,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d506c │ │ │ │ + b 0x14d4f1c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b298 │ │ │ │ + bl 0x14b148 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0x15414d2 │ │ │ │ + blx 0xfff41382 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249042,22 +248957,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d50e0 │ │ │ │ + b 0x14d4f90 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b10c │ │ │ │ + bl 0x14afbc │ │ │ │ @ instruction: 0xf9350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - stc2 7, cr15, [r4], {50} @ 0x32 │ │ │ │ + stc2 7, cr15, [ip], #200 @ 0xc8 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249071,22 +248986,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5154 │ │ │ │ + b 0x14d5004 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b180 │ │ │ │ + bl 0x14b030 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - mcr2 7, 6, pc, cr10, cr3, {1} @ │ │ │ │ + @ instruction: 0xff72f733 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249100,31 +249015,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d51c8 │ │ │ │ + b 0x14d5078 │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x23e3e0 │ │ │ │ + beq 0x23e290 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf72fdced │ │ │ │ - strmi pc, [sl, #3159]! @ 0xc57 │ │ │ │ + strmi pc, [sl, #3327]! @ 0xcff │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249137,31 +249052,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d525c │ │ │ │ + b 0x14d510c │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x23e474 │ │ │ │ + beq 0x23e324 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf731dced │ │ │ │ - strmi pc, [sl, #2879]! @ 0xb3f │ │ │ │ + strmi pc, [sl, #3047]! @ 0xbe7 │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249174,85 +249089,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d510c │ │ │ │ + b 0x14d4fbc │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1bff80 │ │ │ │ + beq 0x1bfe30 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c19dc │ │ │ │ + blne 0x1c188c │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xff9c15e4 │ │ │ │ - b 0x14d4fb8 │ │ │ │ + blx 0xfe3c1496 │ │ │ │ + b 0x14d4e68 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff783d34 │ │ │ │ + blne 0xff783be4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5184 │ │ │ │ + b 0x14d5034 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x23fff8 │ │ │ │ + beq 0x23fea8 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x241ad4 │ │ │ │ + blne 0x241984 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xfecc165c │ │ │ │ - b 0x14d5030 │ │ │ │ + blx 0x16c150e │ │ │ │ + b 0x14d4ee0 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff783dac │ │ │ │ + blne 0xff783c5c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14efbe8 │ │ │ │ + b 0x14efa98 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x145214 │ │ │ │ + bl 0x1450c4 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - strbne pc, [r3, r7, asr #21] @ │ │ │ │ + strbne pc, [r3, pc, ror #22] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -249267,23 +249182,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5280 │ │ │ │ + b 0x14d5130 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c00f4 │ │ │ │ + beq 0x1bffa4 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c1b50 │ │ │ │ + blne 0x1c1a00 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xb41758 │ │ │ │ + blx 0xff541608 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249299,23 +249214,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5300 │ │ │ │ + b 0x14d51b0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x240174 │ │ │ │ + beq 0x240024 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x241c50 │ │ │ │ + blne 0x241b00 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9f0f735 │ │ │ │ + blx 0xfe741688 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249331,25 +249246,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14efd6c │ │ │ │ + b 0x14efc1c │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x145398 │ │ │ │ + bl 0x145248 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - stmdacs r0, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249366,98 +249281,98 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d540c │ │ │ │ + b 0x14d52bc │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c0280 │ │ │ │ + beq 0x1c0130 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c1cdc │ │ │ │ + bleq 0x1c1b8c │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf966f735 │ │ │ │ + blx 0x4c1794 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14d52b8 │ │ │ │ + b 0x14d5168 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c403c │ │ │ │ + blne 0xff9c3eec │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d548c │ │ │ │ + b 0x14d533c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x240300 │ │ │ │ + beq 0x2401b0 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x241ddc │ │ │ │ + bleq 0x241c8c │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf956f735 │ │ │ │ + @ instruction: 0xf9fef735 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14d5338 │ │ │ │ + b 0x14d51e8 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c40bc │ │ │ │ + blne 0xff9c3f6c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14efef8 │ │ │ │ + b 0x14efda8 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x145524 │ │ │ │ + bl 0x1453d4 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - blx 0xfed42364 │ │ │ │ + blx 0xfed424b4 │ │ │ │ strmi pc, [r9, #128]! @ 0x80 │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea04144 │ │ │ │ + bl 0xfea03ff4 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -249465,85 +249380,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5598 │ │ │ │ + b 0x14d5448 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c040c │ │ │ │ + beq 0x1c02bc │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c1e68 │ │ │ │ + bleq 0x1c1d18 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf89cf735 │ │ │ │ - b 0x14d5444 │ │ │ │ + @ instruction: 0xf944f735 │ │ │ │ + b 0x14d52f4 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff7841c0 │ │ │ │ + blne 0xff784070 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5610 │ │ │ │ + b 0x14d54c0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x240484 │ │ │ │ + beq 0x240334 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x241f60 │ │ │ │ + bleq 0x241e10 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf868f735 │ │ │ │ - b 0x14d54bc │ │ │ │ + @ instruction: 0xf910f735 │ │ │ │ + b 0x14d536c │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff784238 │ │ │ │ + blne 0xff7840e8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f0074 │ │ │ │ + b 0x14eff24 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x1456a0 │ │ │ │ + bl 0x145550 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - strbne pc, [r3, r1, lsl #17] @ │ │ │ │ + strbne pc, [r3, r9, lsr #18] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -249558,23 +249473,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d570c │ │ │ │ + b 0x14d55bc │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c0580 │ │ │ │ + beq 0x1c0430 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c1fdc │ │ │ │ + bleq 0x1c1e8c │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xffe2f734 │ │ │ │ + @ instruction: 0xf88af735 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249590,23 +249505,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d578c │ │ │ │ + b 0x14d563c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x240600 │ │ │ │ + beq 0x2404b0 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x2420dc │ │ │ │ + bleq 0x241f8c │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xffaaf734 │ │ │ │ + @ instruction: 0xf852f735 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249622,25 +249537,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f01f8 │ │ │ │ + b 0x14f00a8 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x145824 │ │ │ │ + bl 0x1456d4 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ - @ instruction: 0xf734a000 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf735a000 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249660,28 +249575,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d108c │ │ │ │ + b 0x14d0f3c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ec98 │ │ │ │ - bleq 0x1c216c │ │ │ │ + bleq 0x23eb48 │ │ │ │ + bleq 0x1c201c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-2507] @ 0xfffff635 @ │ │ │ │ + ldrbmi pc, [sp, #-2675] @ 0xfffff58d @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a4d4 │ │ │ │ + bl 0x37a384 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c44c4 │ │ │ │ + bl 0xfe9c4374 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249692,28 +249607,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d110c │ │ │ │ + b 0x14d0fbc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ed18 │ │ │ │ - bleq 0x1c21ec │ │ │ │ + bleq 0x23ebc8 │ │ │ │ + bleq 0x1c209c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - ldrbmi pc, [sp, #-3651] @ 0xfffff1bd @ │ │ │ │ + ldrbmi pc, [sp, #-3819] @ 0xfffff115 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a554 │ │ │ │ + bl 0x37a404 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4544 │ │ │ │ + bl 0xfe9c43f4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249724,28 +249639,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d118c │ │ │ │ + b 0x14d103c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ed98 │ │ │ │ - bleq 0x2422ec │ │ │ │ + bleq 0x23ec48 │ │ │ │ + bleq 0x24219c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - ldrbmi pc, [sp, #-3595] @ 0xfffff1f5 @ │ │ │ │ + ldrbmi pc, [sp, #-3763] @ 0xfffff14d @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a5d4 │ │ │ │ + bl 0x37a484 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c45c4 │ │ │ │ + bl 0xfe9c4474 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249753,33 +249668,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18eb22c │ │ │ │ + blx 0x18eb0dc │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x155b28 │ │ │ │ + bl 0x1559d8 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71fb000 │ │ │ │ - ldrbmi pc, [r5, #-3783] @ 0xfffff139 @ │ │ │ │ + ldrbmi pc, [r5, #-3951] @ 0xfffff091 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37a65c │ │ │ │ + bl 0x37a50c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c464c │ │ │ │ + bl 0xfe9c44fc │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -249790,28 +249705,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1294 │ │ │ │ + b 0x14d1144 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23eea0 │ │ │ │ - bleq 0x1c2374 │ │ │ │ + bleq 0x23ed50 │ │ │ │ + bleq 0x1c2224 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-2247] @ 0xfffff739 @ │ │ │ │ + ldrbmi pc, [sp, #-2415] @ 0xfffff691 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a6dc │ │ │ │ + bl 0x37a58c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c46cc │ │ │ │ + bl 0xfe9c457c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249822,28 +249737,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1314 │ │ │ │ + b 0x14d11c4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ef20 │ │ │ │ - bleq 0x1c23f4 │ │ │ │ + bleq 0x23edd0 │ │ │ │ + bleq 0x1c22a4 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-2187] @ 0xfffff775 @ │ │ │ │ + ldrbmi pc, [sp, #-2355] @ 0xfffff6cd @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a75c │ │ │ │ + bl 0x37a60c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c474c │ │ │ │ + bl 0xfe9c45fc │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249854,28 +249769,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1394 │ │ │ │ + b 0x14d1244 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23efa0 │ │ │ │ - bleq 0x1c2474 │ │ │ │ + bleq 0x23ee50 │ │ │ │ + bleq 0x1c2324 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - ldrbmi pc, [sp, #-3331] @ 0xfffff2fd @ │ │ │ │ + ldrbmi pc, [sp, #-3499] @ 0xfffff255 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a7dc │ │ │ │ + bl 0x37a68c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c47cc │ │ │ │ + bl 0xfe9c467c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249886,28 +249801,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1414 │ │ │ │ + b 0x14d12c4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f020 │ │ │ │ - bleq 0x242574 │ │ │ │ + bleq 0x23eed0 │ │ │ │ + bleq 0x242424 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - ldrbmi pc, [sp, #-3399] @ 0xfffff2b9 @ │ │ │ │ + ldrbmi pc, [sp, #-3567] @ 0xfffff211 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a85c │ │ │ │ + bl 0x37a70c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c484c │ │ │ │ + bl 0xfe9c46fc │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249915,33 +249830,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18eb4b4 │ │ │ │ + blx 0x18eb364 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x155db0 │ │ │ │ + bl 0x155c60 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71fb000 │ │ │ │ - ldrbmi pc, [r5, #-3649] @ 0xfffff1bf @ │ │ │ │ + ldrbmi pc, [r5, #-3817] @ 0xfffff117 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37a8e4 │ │ │ │ + bl 0x37a794 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c48d4 │ │ │ │ + bl 0xfe9c4784 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -249952,28 +249867,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d151c │ │ │ │ + b 0x14d13cc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f128 │ │ │ │ - bleq 0x1c25fc │ │ │ │ + bleq 0x23efd8 │ │ │ │ + bleq 0x1c24ac │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf71f1f02 │ │ │ │ - ldrbmi pc, [sp, #-3975] @ 0xfffff079 @ │ │ │ │ + @ instruction: 0xf7201f02 │ │ │ │ + ldrbmi pc, [sp, #-2095] @ 0xfffff7d1 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a964 │ │ │ │ + bl 0x37a814 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4954 │ │ │ │ + bl 0xfe9c4804 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249984,28 +249899,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d159c │ │ │ │ + b 0x14d144c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f1a8 │ │ │ │ - bleq 0x1c267c │ │ │ │ + bleq 0x23f058 │ │ │ │ + bleq 0x1c252c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-3477] @ 0xfffff26b @ │ │ │ │ + ldrbmi pc, [sp, #-3645] @ 0xfffff1c3 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a9e4 │ │ │ │ + bl 0x37a894 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c49d4 │ │ │ │ + bl 0xfe9c4884 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250016,28 +249931,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d161c │ │ │ │ + b 0x14d14cc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f228 │ │ │ │ - bleq 0x1c26fc │ │ │ │ + bleq 0x23f0d8 │ │ │ │ + bleq 0x1c25ac │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf71f1f02 │ │ │ │ - ldrbmi pc, [sp, #-4083] @ 0xfffff00d @ │ │ │ │ + @ instruction: 0xf7201f02 │ │ │ │ + ldrbmi pc, [sp, #-2203] @ 0xfffff765 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37aa64 │ │ │ │ + bl 0x37a914 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4a54 │ │ │ │ + bl 0xfe9c4904 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250048,28 +249963,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d169c │ │ │ │ + b 0x14d154c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f2a8 │ │ │ │ - bleq 0x2427fc │ │ │ │ + bleq 0x23f158 │ │ │ │ + bleq 0x2426ac │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7201f04 │ │ │ │ - ldrbmi pc, [sp, #-2943] @ 0xfffff481 @ │ │ │ │ + ldrbmi pc, [sp, #-3111] @ 0xfffff3d9 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37aae4 │ │ │ │ + bl 0x37a994 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4ad4 │ │ │ │ + bl 0xfe9c4984 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250077,33 +249992,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18eb73c │ │ │ │ + blx 0x18eb5ec │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156038 │ │ │ │ + bl 0x155ee8 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf720b000 │ │ │ │ - ldrbmi pc, [r5, #-3007] @ 0xfffff441 @ │ │ │ │ + ldrbmi pc, [r5, #-3175] @ 0xfffff399 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37ab6c │ │ │ │ + bl 0x37aa1c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4b5c │ │ │ │ + bl 0xfe9c4a0c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250118,32 +250033,32 @@ │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ strls fp, [r1, -lr, lsl #30] │ │ │ │ movwls r0, #4323 @ 0x10e3 │ │ │ │ - bl 0x16b3b4 │ │ │ │ + bl 0x16b264 │ │ │ │ @ instruction: 0xf8350903 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf71f4608 │ │ │ │ - @ instruction: 0xf3c0ff2b │ │ │ │ - b 0x11c5400 │ │ │ │ + @ instruction: 0xf3c0ffd3 │ │ │ │ + b 0x11c52b0 │ │ │ │ vld2. {d3-d6}, [r0], r4 │ │ │ │ addslt r4, fp, #0, 4 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ strmi fp, [r3], -r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ - bl 0x33ac0c │ │ │ │ + bl 0x33aabc │ │ │ │ andcs r0, r0, r3, lsl #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea04bfc │ │ │ │ + bl 0xfea04aac │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250154,35 +250069,35 @@ │ │ │ │ ldrmi fp, [fp], r3, lsl #1 │ │ │ │ strmi r4, [lr], -r1, lsl #13 │ │ │ │ stcls 15, cr1, [ip, #-92] @ 0xffffffa4 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1c44 │ │ │ │ + b 0x14d1af4 │ │ │ │ svclt 0x000e08c8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4331 @ 0x10eb │ │ │ │ - blls 0x14c464 │ │ │ │ - beq 0x1ff458 │ │ │ │ - blne 0x2429b0 │ │ │ │ + blls 0x14c314 │ │ │ │ + beq 0x1ff308 │ │ │ │ + blne 0x242860 │ │ │ │ @ instruction: 0xf857465a │ │ │ │ strmi r4, [r8], -r4, lsl #30 │ │ │ │ - blx 0xfeac24e4 │ │ │ │ + blx 0x14c2396 │ │ │ │ andmi pc, r0, #32 │ │ │ │ strbvc lr, [r4], #2626 @ 0xa42 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r4], -r8, lsl #31 │ │ │ │ @ instruction: 0xf8454556 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #2817] @ 0xb01 │ │ │ │ - bl 0x37aca8 │ │ │ │ + bl 0x37ab58 │ │ │ │ andcs r0, r0, r3, lsl #10 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ - bl 0xfea44c98 │ │ │ │ + bl 0xfea44b48 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250193,37 +250108,37 @@ │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0xf6c70a00 │ │ │ │ @ instruction: 0x460c7af0 │ │ │ │ @ instruction: 0xf1a29d10 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ strls r0, [r5, -r0, lsl #16] │ │ │ │ - blx 0xfe28325a │ │ │ │ + blx 0xfe28310a │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf10b2d02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d1cf0 │ │ │ │ + b 0x14d1ba0 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -fp, ror #1 │ │ │ │ streq pc, [r8, #-423] @ 0xfffffe59 │ │ │ │ - blcc 0x1ff030 │ │ │ │ + blcc 0x1feee0 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ ldm r4!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf7204619 │ │ │ │ - @ instruction: 0xf021fad1 │ │ │ │ + @ instruction: 0xf021fb79 │ │ │ │ strmi r4, [r0, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #124928 @ 0x1e800 │ │ │ │ - b 0x11f45c8 │ │ │ │ + b 0x11f4478 │ │ │ │ strbmi r7, [ip, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blcc 0x1ff0a8 │ │ │ │ + blcc 0x1fef58 │ │ │ │ ldrmi r9, [fp, #3845] @ 0xf05 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r3, #3034] @ 0xbda │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250238,22 +250153,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1994 │ │ │ │ + b 0x14d1844 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c2a74 │ │ │ │ + bleq 0x1c2924 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - strbmi pc, [sp, #-2563] @ 0xfffff5fd @ │ │ │ │ + strbmi pc, [sp, #-2731] @ 0xfffff555 @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250270,22 +250185,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1a14 │ │ │ │ + b 0x14d18c4 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x242b74 │ │ │ │ + bleq 0x242a24 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - strbmi pc, [sp, #-2631] @ 0xfffff5b9 @ │ │ │ │ + strbmi pc, [sp, #-2799] @ 0xfffff511 @ │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250299,34 +250214,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18ebab4 │ │ │ │ + blx 0x18eb964 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x1563b0 │ │ │ │ + bl 0x156260 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71fb000 │ │ │ │ - @ instruction: 0xf846fb41 │ │ │ │ + @ instruction: 0xf846fbe9 │ │ │ │ @ instruction: 0xf0210f08 │ │ │ │ ldrbmi r4, [r5, #-256] @ 0xffffff00 │ │ │ │ mvnsle r6, r1, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea04ed8 │ │ │ │ + bl 0xfea04d88 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250337,31 +250252,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1b20 │ │ │ │ + b 0x14d19d0 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c2c00 │ │ │ │ + bleq 0x1c2ab0 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - vld2.8 {d15,d17}, [r0 :256]! │ │ │ │ + vld2. {d15,d17}, [r0 :128], r5 │ │ │ │ @ instruction: 0xf5b34300 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea04f64 │ │ │ │ + bl 0xfea04e14 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250372,31 +250287,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1bac │ │ │ │ + b 0x14d1a5c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x242d0c │ │ │ │ + bleq 0x242bbc │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - @ instruction: 0xf020f97b │ │ │ │ + @ instruction: 0xf020fa23 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00884fff │ │ │ │ strbmi r4, [sp, #-1539] @ 0xfffff9fd │ │ │ │ svccc 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ - bl 0x33b000 │ │ │ │ + bl 0x33aeb0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4ff0 │ │ │ │ + bl 0xfe9c4ea0 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250405,41 +250320,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sl], r5, lsl #1 │ │ │ │ @ instruction: 0xf1a2460d │ │ │ │ @ instruction: 0xf1a00708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ stcls 8, cr0, [lr], {-0} │ │ │ │ - blx 0xfe2435aa │ │ │ │ + blx 0xfe24345a │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10b2c02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d1c40 │ │ │ │ + b 0x14d1af0 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -r3, ror #1 │ │ │ │ @ instruction: 0xf6c72400 │ │ │ │ stmib sp, {r4, r5, r6, r7, sl, ip, sp, lr}^ │ │ │ │ - bl 0x153858 │ │ │ │ + bl 0x153708 │ │ │ │ strmi r0, [r3], r3, lsl #18 │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x1b428e0 │ │ │ │ + blx 0x542792 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8464580 │ │ │ │ - bl 0x1e08890 │ │ │ │ + bl 0x1e08740 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [sp, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ ldrbmi r9, [r8], -r2, lsl #22 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r7, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x79609c │ │ │ │ + bne 0x795f4c │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -250450,22 +250365,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1ce4 │ │ │ │ + b 0x14d1b94 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c2dc4 │ │ │ │ + bleq 0x1c2c74 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7341f02 │ │ │ │ - blx 0xfed430c0 │ │ │ │ + blx 0xfed43210 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250484,22 +250399,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1d6c │ │ │ │ + b 0x14d1c1c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x242ecc │ │ │ │ + bleq 0x242d7c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7341f04 │ │ │ │ - blx 0xfed430f8 │ │ │ │ + blx 0xfed43248 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250515,36 +250430,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18ebe14 │ │ │ │ + blx 0x18ebcc4 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156710 │ │ │ │ + bl 0x1565c0 │ │ │ │ ldmib r7!, {r2, r9, fp}^ │ │ │ │ ldm r5!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf734b000 │ │ │ │ - blx 0xfed43268 │ │ │ │ + blx 0xfed433b8 │ │ │ │ ldrbmi pc, [r5, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea05240 │ │ │ │ + bl 0xfea050f0 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250555,30 +250470,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1e88 │ │ │ │ + b 0x14d1d38 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c2f68 │ │ │ │ + blne 0x1c2e18 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7340f02 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea052c8 │ │ │ │ + bl 0xfea05178 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250589,30 +250504,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1f10 │ │ │ │ + b 0x14d1dc0 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x243070 │ │ │ │ + blne 0x242f20 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ - @ instruction: 0xf7330f04 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7340f04 │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea05350 │ │ │ │ + bl 0xfea05200 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250620,27 +250535,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18ebfb8 │ │ │ │ + blx 0x18ebe68 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x1568b4 │ │ │ │ + bl 0x156764 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ - @ instruction: 0xf733b000 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf734b000 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r5, asr r5 │ │ │ │ strmi sp, [r0, #493]! @ 0x1ed │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250660,22 +250575,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d202c │ │ │ │ + b 0x14d1edc │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c310c │ │ │ │ + blne 0x1c2fbc │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7330f02 │ │ │ │ - strbmi pc, [sp, #-3913] @ 0xfffff0b7 @ │ │ │ │ + strbmi pc, [sp, #-4081] @ 0xfffff00f @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250692,22 +250607,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d20ac │ │ │ │ + b 0x14d1f5c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x24320c │ │ │ │ + blne 0x2430bc │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7330f04 │ │ │ │ - strbmi pc, [sp, #-3857] @ 0xfffff0ef @ │ │ │ │ + strbmi pc, [sp, #-4025] @ 0xfffff047 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250721,27 +250636,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18ec14c │ │ │ │ + blx 0x18ebffc │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156a48 │ │ │ │ + bl 0x1568f8 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf733b000 │ │ │ │ - strbne pc, [r3, r5, lsr #30] @ │ │ │ │ + strbne pc, [r3, sp, asr #31] @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r5, asr r5 │ │ │ │ strmi sp, [r0, #497]! @ 0x1f1 │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #39844 @ 0x9ba4 │ │ │ │ @@ -250759,32 +250674,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d21b8 │ │ │ │ + b 0x14d2068 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c3298 │ │ │ │ + blne 0x1c3148 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf733000e │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea05600 │ │ │ │ + bl 0xfea054b0 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250795,32 +250710,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d2248 │ │ │ │ + b 0x14d20f8 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2433a8 │ │ │ │ + blne 0x243258 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7334000 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea05690 │ │ │ │ + bl 0xfea05540 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250828,30 +250743,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec6f8 │ │ │ │ + blx 0x18ec5a8 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x156bf8 │ │ │ │ + bl 0x156aa8 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf7334100 │ │ │ │ - stmdacs r0, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f847 │ │ │ │ rsbsvs r4, r8, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-487] @ 0xfffffe19 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250871,24 +250786,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d2378 │ │ │ │ + b 0x14d2228 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c3458 │ │ │ │ + blne 0x1c3308 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf733000e │ │ │ │ - strbmi pc, [sp, #-3487] @ 0xfffff261 @ │ │ │ │ + strbmi pc, [sp, #-3655] @ 0xfffff1b9 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250905,24 +250820,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d2400 │ │ │ │ + b 0x14d22b0 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x243560 │ │ │ │ + blne 0x243410 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7334000 │ │ │ │ - strbmi pc, [sp, #-3427] @ 0xfffff29d @ │ │ │ │ + strbmi pc, [sp, #-3595] @ 0xfffff1f5 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250936,30 +250851,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec8a8 │ │ │ │ + blx 0x18ec758 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x156da8 │ │ │ │ + bl 0x156c58 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf7334100 │ │ │ │ - @ instruction: 0x17c3fd71 │ │ │ │ + bfine pc, r9, (invalid: 28:3) @ │ │ │ │ svccc 0x0008f847 │ │ │ │ rsbsvs r4, fp, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-491] @ 0xfffffe15 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ movweq lr, #39845 @ 0x9ba5 │ │ │ │ @@ -250977,28 +250892,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2520 │ │ │ │ + b 0x14d23d0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24012c │ │ │ │ - bleq 0x1c3600 │ │ │ │ + bleq 0x23ffdc │ │ │ │ + bleq 0x1c34b0 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf7321f02 │ │ │ │ - ldrbmi pc, [sp, #-4063] @ 0xfffff021 @ │ │ │ │ + @ instruction: 0xf7331f02 │ │ │ │ + ldrbmi pc, [sp, #-2183] @ 0xfffff779 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37b968 │ │ │ │ + bl 0x37b818 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5958 │ │ │ │ + bl 0xfe9c5808 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251009,28 +250924,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d25a0 │ │ │ │ + b 0x14d2450 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2401ac │ │ │ │ - bleq 0x243700 │ │ │ │ + bleq 0x24005c │ │ │ │ + bleq 0x2435b0 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ - @ instruction: 0xf7321f04 │ │ │ │ - ldrbmi pc, [sp, #-4063] @ 0xfffff021 @ │ │ │ │ + @ instruction: 0xf7331f04 │ │ │ │ + ldrbmi pc, [sp, #-2183] @ 0xfffff779 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37b9e8 │ │ │ │ + bl 0x37b898 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c59d8 │ │ │ │ + bl 0xfe9c5888 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251038,33 +250953,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec640 │ │ │ │ + blx 0x18ec4f0 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156f3c │ │ │ │ + bl 0x156dec │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ - @ instruction: 0xf732b000 │ │ │ │ - ldrbmi pc, [r5, #-4027] @ 0xfffff045 @ │ │ │ │ + @ instruction: 0xf733b000 │ │ │ │ + ldrbmi pc, [r5, #-2147] @ 0xfffff79d @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37ba70 │ │ │ │ + bl 0x37b920 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5a60 │ │ │ │ + bl 0xfe9c5910 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251075,28 +250990,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d26a8 │ │ │ │ + b 0x14d2558 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2402b4 │ │ │ │ - bleq 0x1c3788 │ │ │ │ + bleq 0x240164 │ │ │ │ + bleq 0x1c3638 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7321f02 │ │ │ │ - ldrbmi pc, [sp, #-3883] @ 0xfffff0d5 @ │ │ │ │ + ldrbmi pc, [sp, #-4051] @ 0xfffff02d @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37baf0 │ │ │ │ + bl 0x37b9a0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5ae0 │ │ │ │ + bl 0xfe9c5990 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251107,28 +251022,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2728 │ │ │ │ + b 0x14d25d8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x240334 │ │ │ │ - bleq 0x243888 │ │ │ │ + bleq 0x2401e4 │ │ │ │ + bleq 0x243738 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7321f04 │ │ │ │ - ldrbmi pc, [sp, #-3883] @ 0xfffff0d5 @ │ │ │ │ + ldrbmi pc, [sp, #-4051] @ 0xfffff02d @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37bb70 │ │ │ │ + bl 0x37ba20 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5b60 │ │ │ │ + bl 0xfe9c5a10 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251136,33 +251051,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec7c8 │ │ │ │ + blx 0x18ec678 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x1570c4 │ │ │ │ + bl 0x156f74 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf732b000 │ │ │ │ - ldrbmi pc, [r5, #-3927] @ 0xfffff0a9 @ │ │ │ │ + ldrbmi pc, [r5, #-4095] @ 0xfffff001 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37bbf8 │ │ │ │ + bl 0x37baa8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5be8 │ │ │ │ + bl 0xfe9c5a98 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251173,28 +251088,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2830 │ │ │ │ + b 0x14d26e0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24043c │ │ │ │ - bleq 0x1c3910 │ │ │ │ + bleq 0x2402ec │ │ │ │ + bleq 0x1c37c0 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7321f02 │ │ │ │ - ldrbmi pc, [sp, #-3675] @ 0xfffff1a5 @ │ │ │ │ + ldrbmi pc, [sp, #-3843] @ 0xfffff0fd @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37bc78 │ │ │ │ + bl 0x37bb28 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5c68 │ │ │ │ + bl 0xfe9c5b18 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251205,28 +251120,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d28b0 │ │ │ │ + b 0x14d2760 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2404bc │ │ │ │ - bleq 0x243a10 │ │ │ │ + bleq 0x24036c │ │ │ │ + bleq 0x2438c0 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7321f04 │ │ │ │ - ldrbmi pc, [sp, #-3675] @ 0xfffff1a5 @ │ │ │ │ + ldrbmi pc, [sp, #-3843] @ 0xfffff0fd @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37bcf8 │ │ │ │ + bl 0x37bba8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5ce8 │ │ │ │ + bl 0xfe9c5b98 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251234,33 +251149,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec950 │ │ │ │ + blx 0x18ec800 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15724c │ │ │ │ + bl 0x1570fc │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf732b000 │ │ │ │ - ldrbmi pc, [r5, #-3659] @ 0xfffff1b5 @ │ │ │ │ + ldrbmi pc, [r5, #-3827] @ 0xfffff10d @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37bd80 │ │ │ │ + bl 0x37bc30 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5d70 │ │ │ │ + bl 0xfe9c5c20 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251271,28 +251186,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d29b8 │ │ │ │ + b 0x14d2868 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2405c4 │ │ │ │ - bleq 0x1c3a98 │ │ │ │ + bleq 0x240474 │ │ │ │ + bleq 0x1c3948 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7321f02 │ │ │ │ - ldrbmi pc, [sp, #-3495] @ 0xfffff259 @ │ │ │ │ + ldrbmi pc, [sp, #-3663] @ 0xfffff1b1 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37be00 │ │ │ │ + bl 0x37bcb0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5df0 │ │ │ │ + bl 0xfe9c5ca0 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251303,28 +251218,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2a38 │ │ │ │ + b 0x14d28e8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x240644 │ │ │ │ - bleq 0x243b98 │ │ │ │ + bleq 0x2404f4 │ │ │ │ + bleq 0x243a48 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7321f04 │ │ │ │ - ldrbmi pc, [sp, #-3495] @ 0xfffff259 @ │ │ │ │ + ldrbmi pc, [sp, #-3663] @ 0xfffff1b1 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37be80 │ │ │ │ + bl 0x37bd30 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5e70 │ │ │ │ + bl 0xfe9c5d20 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251332,33 +251247,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ecad8 │ │ │ │ + blx 0x18ec988 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x1573d4 │ │ │ │ + bl 0x157284 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf732b000 │ │ │ │ - ldrbmi pc, [r5, #-3559] @ 0xfffff219 @ │ │ │ │ + ldrbmi pc, [r5, #-3727] @ 0xfffff171 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37bf08 │ │ │ │ + bl 0x37bdb8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5ef8 │ │ │ │ + bl 0xfe9c5da8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251369,50 +251284,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d3740 │ │ │ │ + b 0x14d35f0 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x14d568 │ │ │ │ + blls 0x14d418 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x13db98 │ │ │ │ + blcs 0x13da48 │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [r5], -r8 @ │ │ │ │ - ldc2l 7, cr15, [ip, #-120] @ 0xffffff88 │ │ │ │ + mcr2 7, 0, pc, cr4, cr14, {0} @ │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf922f71e │ │ │ │ + @ instruction: 0xf9caf71e │ │ │ │ @ instruction: 0xf8279b00 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ @ instruction: 0xf836d01f │ │ │ │ strtmi r8, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x1c3c54 │ │ │ │ - ldc2l 7, cr15, [ip, #212]! @ 0xd4 │ │ │ │ + bleq 0x1c3b04 │ │ │ │ + mcr2 7, 5, pc, cr4, cr5, {1} @ │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf7354640 │ │ │ │ - @ instruction: 0x4601fdf7 │ │ │ │ + @ instruction: 0x4601fe9f │ │ │ │ movweq pc, #58315 @ 0xe3cb @ │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stceq 3, cr15, [lr], {193} @ 0xc1 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf44f9b00 │ │ │ │ @ instruction: 0xf8274080 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ - blls 0x17a334 │ │ │ │ + blls 0x17a1e4 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5fd0 │ │ │ │ + bl 0xfe9c5e80 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251423,50 +251338,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d3818 │ │ │ │ + b 0x14d36c8 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x14d840 │ │ │ │ + blls 0x14d6f0 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x13dc70 │ │ │ │ + blcs 0x13db20 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - @ instruction: 0xf8bcf71f │ │ │ │ + @ instruction: 0xf964f71f │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf93af71e │ │ │ │ + @ instruction: 0xf9e2f71e │ │ │ │ @ instruction: 0xf8479b00 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x243dac │ │ │ │ - stc2 7, cr15, [r8, #212]! @ 0xd4 │ │ │ │ + bleq 0x243c5c │ │ │ │ + mrc2 7, 2, pc, cr0, cr5, {1} │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf7354640 │ │ │ │ - @ instruction: 0xf02bfda3 │ │ │ │ + @ instruction: 0xf02bfe4b │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b00 │ │ │ │ @ instruction: 0xf8474080 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x17a40c │ │ │ │ + blls 0x17a2bc │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c60a8 │ │ │ │ + bl 0xfe9c5f58 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251477,45 +251392,45 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d38f0 │ │ │ │ + b 0x14d37a0 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x14d718 │ │ │ │ + blls 0x14d5c8 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x13dd5c │ │ │ │ + blcs 0x13dc0c │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [sl], -r8 @ │ │ │ │ - stc2 7, cr15, [r4], {30} │ │ │ │ + stc2 7, cr15, [ip, #-120]! @ 0xffffff88 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - @ instruction: 0xf84af71e │ │ │ │ + @ instruction: 0xf8f2f71e │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7284180 │ │ │ │ - blls 0x144304 │ │ │ │ + blls 0x144454 │ │ │ │ svceq 0x0002f827 │ │ │ │ mulsle pc, sp, r2 @ │ │ │ │ svchi 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf7350b02 │ │ │ │ - @ instruction: 0x4621fd1f │ │ │ │ + strtmi pc, [r1], -r7, asr #27 │ │ │ │ strbmi r4, [r0], -r3, lsl #13 │ │ │ │ - ldc2 7, cr15, [sl, #-212] @ 0xffffff2c │ │ │ │ + stc2l 7, cr15, [r2, #212] @ 0xd4 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strtmi r0, [r2], -lr, lsl #6 │ │ │ │ vmov.i32 q10, #-1744830464 @ 0x98000000 │ │ │ │ @ instruction: 0xf5b30c0e │ │ │ │ ldrshle r4, [r2, #248] @ 0xf8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blls 0x13a4b4 │ │ │ │ + blls 0x13a364 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ svceq 0x0002f827 │ │ │ │ @ instruction: 0xd1df429d │ │ │ │ ldrmi r9, [r9, #2817] @ 0xb01 │ │ │ │ ldrbmi sp, [r3], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -251534,189 +251449,189 @@ │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000e1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d39d4 │ │ │ │ + b 0x14d3884 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ movwls r0, #12539 @ 0x30fb │ │ │ │ vsubw.s8 q9, q2, d0 │ │ │ │ movwls r0, #9024 @ 0x2340 │ │ │ │ - blls 0x1cda04 │ │ │ │ + blls 0x1cd8b4 │ │ │ │ movwls r1, #6347 @ 0x18cb │ │ │ │ - blcs 0x13de44 │ │ │ │ + blcs 0x13dcf4 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r9], -pc @ │ │ │ │ - @ instruction: 0xffdaf71e │ │ │ │ + @ instruction: 0xf882f71f │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf71e9802 │ │ │ │ - @ instruction: 0x4622f859 │ │ │ │ + strtmi pc, [r2], -r1, lsl #18 │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf96af728 │ │ │ │ + blx 0x5c3960 │ │ │ │ @ instruction: 0xf8479b01 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x243f78 │ │ │ │ - stc2l 7, cr15, [r2], {53} @ 0x35 │ │ │ │ + bleq 0x243e28 │ │ │ │ + stc2l 7, cr15, [sl, #-212]! @ 0xffffff2c │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf7354640 │ │ │ │ - @ instruction: 0xf02bfcbd │ │ │ │ + @ instruction: 0xf02bfd65 │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d3 │ │ │ │ bicsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ @ instruction: 0xf847507f │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x1fa5d8 │ │ │ │ + blls 0x1fa488 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c6274 │ │ │ │ + bl 0xfe9c6124 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18cd8fc │ │ │ │ + blx 0x18cd7ac │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x1177f4 │ │ │ │ + bl 0x1176a4 │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0xfe9c3b4e │ │ │ │ + mcrr2 7, 1, pc, sl, cr14 @ │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ - @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf824ff65 │ │ │ │ + @ instruction: 0xf71e4658 │ │ │ │ + @ instruction: 0xf824f80d │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e2f0 │ │ │ │ + blne 0xc4e1a0 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18cdb84 │ │ │ │ + blx 0x18cda34 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11787c │ │ │ │ + bl 0x11772c │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - @ instruction: 0xff2af71e │ │ │ │ + @ instruction: 0xffd2f71e │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf844ff29 │ │ │ │ + @ instruction: 0xf844ffd1 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e378 │ │ │ │ + blne 0xc4e228 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18cda0c │ │ │ │ + blx 0x18cd8bc │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x117904 │ │ │ │ + bl 0x1177b4 │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0x7c3c5e │ │ │ │ + blx 0xff1c3b0e │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf824fee1 │ │ │ │ + @ instruction: 0xf824ff89 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e400 │ │ │ │ + blne 0xc4e2b0 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18cdc94 │ │ │ │ + blx 0x18cdb44 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11798c │ │ │ │ + bl 0x11783c │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - mcr2 7, 5, pc, cr2, cr14, {0} @ │ │ │ │ + @ instruction: 0xff4af71e │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf844ff21 │ │ │ │ + @ instruction: 0xf844ffc9 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e488 │ │ │ │ + blne 0xc4e338 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -251727,25 +251642,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d34d8 │ │ │ │ + b 0x14d3388 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x340ce4 │ │ │ │ + beq 0x340b94 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [sl], #-136 @ 0xffffff78 │ │ │ │ - bleq 0x1c418c │ │ │ │ + ldc2 7, cr15, [r2, #-136] @ 0xffffff78 │ │ │ │ + bleq 0x1c403c │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -251760,25 +251675,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d355c │ │ │ │ + b 0x14d340c │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x340d68 │ │ │ │ + beq 0x340c18 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [lr, #-144]! @ 0xffffff70 │ │ │ │ - bleq 0x244290 │ │ │ │ + stc2l 7, cr15, [r6, #144]! @ 0x90 │ │ │ │ + bleq 0x244140 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -251796,24 +251711,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0900 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d35ec │ │ │ │ + b 0x14d349c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x280df4 │ │ │ │ + beq 0x280ca4 │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c0934 │ │ │ │ + blls 0x1c07e4 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - ldc2 7, cr15, [lr, #144]! @ 0x90 │ │ │ │ + cdp2 7, 6, cr15, cr6, cr4, {1} │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -251829,25 +251744,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d3670 │ │ │ │ + b 0x14d3520 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x340e7c │ │ │ │ + beq 0x340d2c │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff1ef724 │ │ │ │ - bleq 0x1c4324 │ │ │ │ + @ instruction: 0xffc6f724 │ │ │ │ + bleq 0x1c41d4 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -251863,25 +251778,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d36f8 │ │ │ │ + b 0x14d35a8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x17c3fa2 │ │ │ │ - bleq 0x1c43ac │ │ │ │ + stc2 7, cr15, [r2], {34} @ 0x22 │ │ │ │ + bleq 0x1c425c │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -251897,25 +251812,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ svcne 0x000f4604 │ │ │ │ stcls 15, cr1, [sl, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d3780 │ │ │ │ + b 0x14d3630 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [ip], #-144 @ 0xffffff70 │ │ │ │ - bleq 0x2444b4 │ │ │ │ + ldc2l 7, cr15, [r4], {36} @ 0x24 │ │ │ │ + bleq 0x244364 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -251933,30 +251848,30 @@ │ │ │ │ @ instruction: 0xf1a20508 │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9e0e0900 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d3c10 │ │ │ │ + b 0x14d3ac0 │ │ │ │ svclt 0x001408c8 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - beq 0x2c1018 │ │ │ │ + beq 0x2c0ec8 │ │ │ │ svceq 0x0008f855 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blls 0x1c0b5c │ │ │ │ + blls 0x1c0a0c │ │ │ │ ldmib r7!, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1012302 │ │ │ │ @ instruction: 0xf7244100 │ │ │ │ - stmia r4!, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r4!, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r4, #-258] @ 0xfffffefe │ │ │ │ ldrmi sp, [r0, #492]! @ 0x1ec │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xe8e848 │ │ │ │ + blne 0xe8e6f8 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2467] @ 0x9a3 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -251968,25 +251883,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d389c │ │ │ │ + b 0x14d374c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 0, cr15, cr8, cr4, {1} │ │ │ │ - bleq 0x1c4550 │ │ │ │ + cdp2 7, 11, cr15, cr0, cr4, {1} │ │ │ │ + bleq 0x1c4400 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -252001,25 +251916,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d3920 │ │ │ │ + b 0x14d37d0 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x34112c │ │ │ │ + beq 0x340fdc │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x12c41c8 │ │ │ │ - bleq 0x1c45d4 │ │ │ │ + blx 0xffcc4078 │ │ │ │ + bleq 0x1c4484 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -252034,25 +251949,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d39a4 │ │ │ │ + b 0x14d3854 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x3411b0 │ │ │ │ + beq 0x341060 │ │ │ │ movwcs r6, #10274 @ 0x2822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x7c4256 │ │ │ │ - bleq 0x2446d8 │ │ │ │ + blx 0xff1c4106 │ │ │ │ + bleq 0x244588 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -252070,24 +251985,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0902 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d3a34 │ │ │ │ + b 0x14d38e4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x28123c │ │ │ │ + beq 0x2810ec │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c0d7c │ │ │ │ + blls 0x1c0c2c │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - blx 0xfe7c42e6 │ │ │ │ + mcrr2 7, 2, pc, r2, cr4 @ │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -252103,62 +252018,62 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d3ab8 │ │ │ │ + b 0x14d3968 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x3412c4 │ │ │ │ + beq 0x341174 │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [sl], #144 @ 0x90 │ │ │ │ - bleq 0x1c476c │ │ │ │ + stc2 7, cr15, [r2, #144]! @ 0x90 │ │ │ │ + bleq 0x1c461c │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d1720 │ │ │ │ + blx 0x18d15d0 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14f6388 │ │ │ │ - b 0x14ca23c │ │ │ │ - b 0x14cf5bc │ │ │ │ + b 0x14f6238 │ │ │ │ + b 0x14ca0ec │ │ │ │ + b 0x14cf46c │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14c8930 │ │ │ │ + b 0x14c87e0 │ │ │ │ @ instruction: 0x46070c5e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ subeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andspl pc, r6, r0, lsr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf83e2200 │ │ │ │ andcc r3, r1, #2048 @ 0x800 │ │ │ │ - blx 0x5d71c2 │ │ │ │ + blx 0x5d7072 │ │ │ │ @ instruction: 0xf821f305 │ │ │ │ vldmiale r6!, {d19} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -252169,37 +252084,37 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d17c4 │ │ │ │ + blx 0x18d1674 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14f642c │ │ │ │ - b 0x14ca2e0 │ │ │ │ - b 0x14cf660 │ │ │ │ + b 0x14f62dc │ │ │ │ + b 0x14ca190 │ │ │ │ + b 0x14cf510 │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14c8ad4 │ │ │ │ + b 0x14c8984 │ │ │ │ @ instruction: 0x46070c9e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ addeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ eorpl pc, r6, r0, asr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf85e2200 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blx 0x257266 │ │ │ │ + blx 0x257116 │ │ │ │ @ instruction: 0xf841f303 │ │ │ │ vldmiale r6!, {d19-d20} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -252218,38 +252133,38 @@ │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ sbcseq r0, r2, r0, lsl #16 │ │ │ │ vaddw.u8 , , d1 │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ @ instruction: 0x23a3ea4f │ │ │ │ tstcc r1, r2, lsl pc │ │ │ │ @ instruction: 0x46164611 │ │ │ │ - bleq 0xff2011bc │ │ │ │ + bleq 0xff20106c │ │ │ │ sbceq fp, lr, r8, lsl pc │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ shadd16mi fp, r1, r8 │ │ │ │ ldmdbcs r0, {r9, sp} │ │ │ │ - beq 0xff6c11d0 │ │ │ │ + beq 0xff6c1080 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ stmiaeq sp, {r1, r8, ip, pc}^ │ │ │ │ ldmne r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x3578fc │ │ │ │ + bl 0x3577ac │ │ │ │ @ instruction: 0xf8590103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ strmi r9, [r8], r1, lsl #22 │ │ │ │ ldmib r4, {r2, r3, r4, r7, fp, ip}^ │ │ │ │ andcc r1, r8, r0, lsl #22 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr12, {0} │ │ │ │ @ instruction: 0xf04f3408 │ │ │ │ ldrbmi r0, [r5, #-3073]! @ 0xfffff3ff │ │ │ │ vqrdmulh.s d15, d8, d1 │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ - blne 0x2c5760 │ │ │ │ + blne 0x2c5610 │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ @ instruction: 0xf840445b │ │ │ │ stclle 12, cr3, [sl], #16 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strtmi r9, [r8], #2818 @ 0xb02 │ │ │ │ ldrbmi r4, [r0, #1050] @ 0x41a │ │ │ │ ldmib sp, {r2, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @@ -252266,35 +252181,35 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ tstls r0, lr, lsl #24 │ │ │ │ vmov.i32 d20, #-922746880 @ 0xc9000000 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d3544 │ │ │ │ - b 0x14cfbd4 │ │ │ │ + b 0x14d33f4 │ │ │ │ + b 0x14cfa84 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x18a598 │ │ │ │ + bl 0x18a448 │ │ │ │ svclt 0x00a80a44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14cf164 │ │ │ │ + b 0x14cf014 │ │ │ │ stmib sp, {r0, r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x14e7570 │ │ │ │ + b 0x14e7420 │ │ │ │ @ instruction: 0x46160458 │ │ │ │ stmdbls r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x0c02eb03 │ │ │ │ andlt pc, r2, sl, lsr r8 @ │ │ │ │ stmne sp, {r3, r4, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf83c2100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - bl 0x1c4a60 │ │ │ │ - blx 0x8973c2 │ │ │ │ + bl 0x1c4910 │ │ │ │ + blx 0x897272 │ │ │ │ @ instruction: 0xf8208e0b │ │ │ │ vldmiale r4!, {d30} │ │ │ │ strtmi r9, [r6], #-2305 @ 0xfffff6ff │ │ │ │ strmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252310,35 +252225,35 @@ │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ strmi fp, [sl], r5, lsl #1 │ │ │ │ stcls 6, cr4, [lr], {134} @ 0x86 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d35f4 │ │ │ │ - b 0x14cfc84 │ │ │ │ + b 0x14d34a4 │ │ │ │ + b 0x14cfb34 │ │ │ │ svclt 0x001505c5 │ │ │ │ ssatmi r0, #9, fp, asr #1 │ │ │ │ @ instruction: 0x462b4698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe241610 │ │ │ │ + bleq 0xfe2414c0 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14c8a50 │ │ │ │ + b 0x14c8900 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14e6a28 │ │ │ │ + b 0x14e68d8 │ │ │ │ stmib sp, {r3, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf85b3502 │ │ │ │ - bl 0x39ea24 │ │ │ │ - blls 0x107e28 │ │ │ │ + bl 0x39e8d4 │ │ │ │ + blls 0x107cd8 │ │ │ │ andcs r1, r0, #3735552 @ 0x390000 │ │ │ │ - bl 0x1d84f0 │ │ │ │ + bl 0x1d83a0 │ │ │ │ @ instruction: 0xf85c0c00 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x244b90 │ │ │ │ - blx 0x317492 │ │ │ │ + blvs 0x244a40 │ │ │ │ + blx 0x317342 │ │ │ │ @ instruction: 0xf8413306 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [r8], #-1486 @ 0xfffffa32 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, sp, #8388608 @ 0x800000 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252368,81 +252283,81 @@ │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ andscs fp, r0, r8, lsr #31 │ │ │ │ rsceq r4, r0, r2, lsl #13 │ │ │ │ andsge pc, ip, sp, asr #17 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ ldrtmi r9, [lr], r5 │ │ │ │ stmiaeq r8, {r8, r9, sl, sp}^ │ │ │ │ - blls 0x26aae8 │ │ │ │ + blls 0x26a998 │ │ │ │ streq lr, [r7, #-2827] @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x28d248 │ │ │ │ + blls 0x28d0f8 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x1cd24c │ │ │ │ + blls 0x1cd0fc │ │ │ │ andmi pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x14123c │ │ │ │ + bcc 0x1410ec │ │ │ │ ldmib r5, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x212b2e │ │ │ │ + blx 0x2129de │ │ │ │ strcc r2, [r8, #-522] @ 0xfffffdf6 │ │ │ │ - bcc 0x2459a0 │ │ │ │ + bcc 0x245850 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2823 @ 0xfffff4f9 │ │ │ │ - blls 0x217bb4 │ │ │ │ + blls 0x217a64 │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movwne lr, #35293 @ 0x89dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe957f5c │ │ │ │ + bl 0xfe957e0c │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ stcls 0, cr11, [lr], {133} @ 0x85 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d3790 │ │ │ │ - b 0x14cfe20 │ │ │ │ + b 0x14d3640 │ │ │ │ + b 0x14cfcd0 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x18a7e4 │ │ │ │ + bl 0x18a694 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14cf3b0 │ │ │ │ + b 0x14cf260 │ │ │ │ @ instruction: 0x46160953 │ │ │ │ ldrbeq lr, [r8], #-2639 @ 0xfffff5b1 │ │ │ │ movwhi lr, #6605 @ 0x19cd │ │ │ │ - bl 0x3ad7c0 │ │ │ │ + bl 0x3ad670 │ │ │ │ @ instruction: 0xf83b0c02 │ │ │ │ popne {r1, pc} │ │ │ │ vmlaeq.f64 d14, d2, d3 │ │ │ │ @ instruction: 0xf83c2000 │ │ │ │ andcc r1, r1, r2, lsl #22 │ │ │ │ - blcc 0x1c4cd0 │ │ │ │ - blx 0x5575ee │ │ │ │ - bl 0xfea03000 │ │ │ │ + blcc 0x1c4b80 │ │ │ │ + blx 0x55749e │ │ │ │ + bl 0xfea02eb0 │ │ │ │ @ instruction: 0xf8250301 │ │ │ │ vldmiale r2!, {d19} │ │ │ │ strtmi r9, [r6], #-2817 @ 0xfffff4ff │ │ │ │ ldrmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252458,36 +252373,36 @@ │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ stcls 14, cr0, [lr], {-0} │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d3844 │ │ │ │ - b 0x14cfed4 │ │ │ │ + b 0x14d36f4 │ │ │ │ + b 0x14cfd84 │ │ │ │ svclt 0x001500c0 │ │ │ │ pkhtbmi r0, r0, fp, asr #1 │ │ │ │ @ instruction: 0x46034698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe241860 │ │ │ │ + bleq 0xfe241710 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14c8ca0 │ │ │ │ + b 0x14c8b50 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14e6c78 │ │ │ │ + b 0x14e6b28 │ │ │ │ @ instruction: 0xf04f0498 │ │ │ │ stmib sp, {fp}^ │ │ │ │ - blls 0x112c7c │ │ │ │ + blls 0x112b2c │ │ │ │ streq lr, [lr, #-2826] @ 0xfffff4f6 │ │ │ │ andvs pc, lr, fp, asr r8 @ │ │ │ │ andeq lr, lr, r7, lsl #22 │ │ │ │ @ instruction: 0x0c0eeb03 │ │ │ │ @ instruction: 0xf85c2100 │ │ │ │ tstcc r1, r4, lsl #22 │ │ │ │ - blcs 0x244de4 │ │ │ │ - blx 0x2976c6 │ │ │ │ + blcs 0x244c94 │ │ │ │ + blx 0x297576 │ │ │ │ @ instruction: 0xf8403312 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r0], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [lr], #1480 @ 0x5c8 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252501,55 +252416,55 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, fp, r1, lsl #13 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ rsclt r1, r3, #4, 6 @ 0x10000000 │ │ │ │ sbcseq r3, sp, r1, lsl #6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - b 0x14d18f4 │ │ │ │ + b 0x14d17a4 │ │ │ │ svclt 0x001324a4 │ │ │ │ strtmi r3, [fp], -r1, lsl #6 │ │ │ │ sbcseq r4, r8, r8, lsr #12 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x4603bf18 │ │ │ │ - b 0x14d1944 │ │ │ │ + b 0x14d17f4 │ │ │ │ svclt 0x00a80bd0 │ │ │ │ @ instruction: 0xf8cd2310 │ │ │ │ @ instruction: 0x469ab01c │ │ │ │ @ instruction: 0xf8cd00e3 │ │ │ │ @ instruction: 0x464ca018 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #153092096 @ 0x9200000 │ │ │ │ - blls 0x1eb934 │ │ │ │ + blls 0x1eb7e4 │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ ldmne r9, {r0, r9, ip, pc} │ │ │ │ - bl 0x1ed948 │ │ │ │ - bl 0x389d40 │ │ │ │ + bl 0x1ed7f8 │ │ │ │ + bl 0x389bf0 │ │ │ │ @ instruction: 0xf85a0301 │ │ │ │ @ instruction: 0xf8d31001 │ │ │ │ strmi r8, [lr], r4 │ │ │ │ ldmne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1032300 │ │ │ │ strcc r0, [r8, #-2305] @ 0xfffff6ff │ │ │ │ - blcc 0x1414ac │ │ │ │ + blcc 0x14135c │ │ │ │ ldmib ip, {r3, r9, sl, ip, sp}^ │ │ │ │ cpsid a │ │ │ │ - blx 0x1c9d82 │ │ │ │ - blx 0x4c3586 │ │ │ │ - blx 0xfe9cf596 │ │ │ │ - bne 0xff1159a4 │ │ │ │ - bl 0x1957ed8 │ │ │ │ + blx 0x1c9c32 │ │ │ │ + blx 0x4c3436 │ │ │ │ + blx 0xfe9cf446 │ │ │ │ + bne 0xff115854 │ │ │ │ + bl 0x1957d88 │ │ │ │ movwcs r0, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf845454f │ │ │ │ @ instruction: 0xf8450c08 │ │ │ │ stclle 12, cr1, [r4], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrtmi r9, [r9], #2822 @ 0xb06 │ │ │ │ - blls 0x2d7df4 │ │ │ │ + blls 0x2d7ca4 │ │ │ │ bicle r4, sl, #641728512 @ 0x26400000 │ │ │ │ streq lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ addmi r4, r5, #168820736 @ 0xa100000 │ │ │ │ strtmi sp, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #39840 @ 0x9ba0 │ │ │ │ @@ -252562,40 +252477,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18cf9e4 │ │ │ │ - blcs 0x1c4ff4 │ │ │ │ + blx 0x18cf894 │ │ │ │ + blcs 0x1c4ea4 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14eda20 │ │ │ │ + b 0x14ed8d0 │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1eda34 │ │ │ │ + bl 0x1ed8e4 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1c4f1c │ │ │ │ + bleq 0x1c4dcc │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf71e3401 │ │ │ │ - adcmi pc, r7, #1327104 @ 0x144000 │ │ │ │ - bleq 0x1c4ed4 │ │ │ │ - blls 0x1be214 │ │ │ │ + adcmi pc, r7, #4079616 @ 0x3e4000 │ │ │ │ + bleq 0x1c4d84 │ │ │ │ + blls 0x1be0c4 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -252609,40 +252524,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18cfaa0 │ │ │ │ - blcs 0x1c50b0 │ │ │ │ + blx 0x18cf950 │ │ │ │ + blcs 0x1c4f60 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14edadc │ │ │ │ + b 0x14ed98c │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1edaf0 │ │ │ │ + bl 0x1ed9a0 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1c4fd8 │ │ │ │ + bleq 0x1c4e88 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf71d3401 │ │ │ │ - adcmi pc, r7, #148480 @ 0x24400 │ │ │ │ - bleq 0x1c4f90 │ │ │ │ - blls 0x1be2d0 │ │ │ │ + adcmi pc, r7, #14592 @ 0x3900 │ │ │ │ + bleq 0x1c4e40 │ │ │ │ + blls 0x1be180 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -252656,40 +252571,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18cfb5c │ │ │ │ - blcs 0x1c516c │ │ │ │ + blx 0x18cfa0c │ │ │ │ + blcs 0x1c501c │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ ldmeq pc!, {r0, r8, r9, ip, pc} @ │ │ │ │ movwls r0, #10419 @ 0x28b3 │ │ │ │ - b 0x14edb98 │ │ │ │ + b 0x14eda48 │ │ │ │ strcs r0, [r0], #-1416 @ 0xfffffa78 │ │ │ │ eorvs pc, r8, r3, asr r8 @ │ │ │ │ - bl 0x1edbac │ │ │ │ + bl 0x1eda5c │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x245114 │ │ │ │ + bleq 0x244fc4 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf71d3401 │ │ │ │ - adcmi pc, r7, #4080 @ 0xff0 │ │ │ │ - bleq 0x2450cc │ │ │ │ - blls 0x1be38c │ │ │ │ + adcmi pc, r7, #668 @ 0x29c │ │ │ │ + bleq 0x244f7c │ │ │ │ + blls 0x1be23c │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -252701,55 +252616,55 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x143148 │ │ │ │ + bleq 0x142ff8 │ │ │ │ tstls r6, r4, lsl ip │ │ │ │ vaddl.u8 , d4, d3 │ │ │ │ rsclt r2, r6, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1062b02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d3c28 │ │ │ │ - b 0x14d02b8 │ │ │ │ + b 0x14d3ad8 │ │ │ │ + b 0x14d0168 │ │ │ │ andls r0, r7, #207618048 @ 0xc600000 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x14cac7c │ │ │ │ + b 0x14cab2c │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x22bc68 │ │ │ │ + blls 0x22bb18 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ stmiane r2!, {r8, sl, sp}^ │ │ │ │ ldrmi r9, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ - bl 0x1edc7c │ │ │ │ - blls 0x1c9078 │ │ │ │ + bl 0x1edb2c │ │ │ │ + blls 0x1c8f28 │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - stclne 15, cr15, [fp], #-116 @ 0xffffff8c │ │ │ │ + stclne 15, cr15, [fp], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, pc, asr r4 │ │ │ │ stmia r7!, {r8, sp}^ │ │ │ │ - bl 0xfeac74b4 │ │ │ │ + bl 0xfeac7364 │ │ │ │ addsmi r0, lr, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -252759,40 +252674,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d34f8 │ │ │ │ - b 0x14d0388 │ │ │ │ + b 0x14d33a8 │ │ │ │ + b 0x14d0238 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x190918 │ │ │ │ - b 0x14c7e2c │ │ │ │ + bl 0x1907c8 │ │ │ │ + b 0x14c7cdc │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x16cd30 │ │ │ │ + bls 0x16cbe0 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ab18c │ │ │ │ + bls 0x1ab03c │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf71d0b02 │ │ │ │ - strcc pc, [r1], #-2665 @ 0xfffff597 │ │ │ │ + strcc pc, [r1], #-2833 @ 0xfffff4ef │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3627]! @ 0xe2b │ │ │ │ - bleq 0x1c51ec │ │ │ │ + strmi pc, [r0, #3795]! @ 0xed3 │ │ │ │ + bleq 0x1c509c │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252811,40 +252726,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d35c8 │ │ │ │ - b 0x14d0458 │ │ │ │ + b 0x14d3478 │ │ │ │ + b 0x14d0308 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x1909e8 │ │ │ │ - b 0x14c7ffc │ │ │ │ + bl 0x190898 │ │ │ │ + b 0x14c7eac │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x16ce00 │ │ │ │ + bls 0x16ccb0 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a329c │ │ │ │ + bls 0x1a314c │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf71d0b04 │ │ │ │ - strcc pc, [r1], #-3533 @ 0xfffff233 │ │ │ │ + strcc pc, [r1], #-3701 @ 0xfffff18b │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3531]! @ 0xdcb │ │ │ │ - bleq 0x24533c │ │ │ │ + strmi pc, [r0, #3699]! @ 0xe73 │ │ │ │ + bleq 0x2451ec │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252863,40 +252778,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d3698 │ │ │ │ - b 0x14d0528 │ │ │ │ + b 0x14d3548 │ │ │ │ + b 0x14d03d8 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x190ab8 │ │ │ │ - b 0x14c7fcc │ │ │ │ + bl 0x190968 │ │ │ │ + b 0x14c7e7c │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x16ced0 │ │ │ │ + bls 0x16cd80 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ab32c │ │ │ │ + bls 0x1ab1dc │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf71d0b02 │ │ │ │ - strcc pc, [r1], #-2457 @ 0xfffff667 │ │ │ │ + strcc pc, [r1], #-2625 @ 0xfffff5bf │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3423]! @ 0xd5f │ │ │ │ - bleq 0x1c538c │ │ │ │ + strmi pc, [r0, #3591]! @ 0xe07 │ │ │ │ + bleq 0x1c523c │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252915,40 +252830,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d3768 │ │ │ │ - b 0x14d05f8 │ │ │ │ + b 0x14d3618 │ │ │ │ + b 0x14d04a8 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x190b88 │ │ │ │ - b 0x14c819c │ │ │ │ + bl 0x190a38 │ │ │ │ + b 0x14c804c │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x16cfa0 │ │ │ │ + bls 0x16ce50 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a343c │ │ │ │ + bls 0x1a32ec │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf71d0b04 │ │ │ │ - strcc pc, [r1], #-3325 @ 0xfffff303 │ │ │ │ + strcc pc, [r1], #-3493 @ 0xfffff25b │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3451]! @ 0xd7b │ │ │ │ - bleq 0x2454dc │ │ │ │ + strmi pc, [r0, #3619]! @ 0xe23 │ │ │ │ + bleq 0x24538c │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252965,50 +252880,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143568 │ │ │ │ + bleq 0x143418 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9650 │ │ │ │ + b 0x14c9500 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee080 │ │ │ │ + b 0x14edf30 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5564 │ │ │ │ + bleq 0x1c5414 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf721a000 │ │ │ │ - strmi pc, [r0, #2713]! @ 0xa99 │ │ │ │ - bleq 0x1c5534 │ │ │ │ - blls 0x27e864 │ │ │ │ + strmi pc, [r0, #2881]! @ 0xb41 │ │ │ │ + bleq 0x1c53e4 │ │ │ │ + blls 0x27e714 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x1074b8 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107368 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253019,50 +252934,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143640 │ │ │ │ + bleq 0x1434f0 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9828 │ │ │ │ + b 0x14c96d8 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14ee158 │ │ │ │ + b 0x14ee008 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x2456bc │ │ │ │ + bleq 0x24556c │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2883]! @ 0xb43 │ │ │ │ - bleq 0x24568c │ │ │ │ - blls 0x27e93c │ │ │ │ + strmi pc, [r0, #3051]! @ 0xbeb │ │ │ │ + bleq 0x24553c │ │ │ │ + blls 0x27e7ec │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107590 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107440 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253070,56 +252985,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x14370c │ │ │ │ - blls 0x76c1f8 │ │ │ │ + bleq 0x1435bc │ │ │ │ + blls 0x76c0a8 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d19f4 │ │ │ │ + b 0x14d18a4 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14d90fc │ │ │ │ + b 0x14d8fac │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46cabf18 │ │ │ │ @ instruction: 0xf1ba9307 │ │ │ │ - b 0x14cb250 │ │ │ │ + b 0x14cb100 │ │ │ │ svclt 0x00a801d9 │ │ │ │ - beq 0x543754 │ │ │ │ + beq 0x543604 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14eba40 │ │ │ │ + b 0x14eb8f0 │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2e76f8 │ │ │ │ + blls 0x2e75a8 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3cd9bc │ │ │ │ - blls 0x3986a0 │ │ │ │ - blls 0x34dab8 │ │ │ │ - blls 0x28dab4 │ │ │ │ + blls 0x3cd86c │ │ │ │ + blls 0x398550 │ │ │ │ + blls 0x34d968 │ │ │ │ + blls 0x28d964 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7232304 │ │ │ │ - @ instruction: 0xf108fb93 │ │ │ │ + @ instruction: 0xf108fc3b │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x33ea20 │ │ │ │ + blls 0x33e8d0 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -253135,50 +253050,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143810 │ │ │ │ + bleq 0x1436c0 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c98f8 │ │ │ │ + b 0x14c97a8 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee328 │ │ │ │ + b 0x14ee1d8 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c580c │ │ │ │ + bleq 0x1c56bc │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #3269]! @ 0xcc5 │ │ │ │ - bleq 0x1c57dc │ │ │ │ - blls 0x27eb0c │ │ │ │ + strmi pc, [r0, #3437]! @ 0xd6d │ │ │ │ + bleq 0x1c568c │ │ │ │ + blls 0x27e9bc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107760 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107610 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253189,51 +253104,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1438e8 │ │ │ │ + bleq 0x143798 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c99d0 │ │ │ │ + b 0x14c9880 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee400 │ │ │ │ + b 0x14ee2b0 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c58e4 │ │ │ │ + bleq 0x1c5794 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf721a000 │ │ │ │ - strmi pc, [r0, #2263]! @ 0x8d7 │ │ │ │ - bleq 0x1c58b8 │ │ │ │ - blls 0x27ebe0 │ │ │ │ + strmi pc, [r0, #2431]! @ 0x97f │ │ │ │ + bleq 0x1c5768 │ │ │ │ + blls 0x27ea90 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10783c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x1076ec │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253244,51 +253159,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1439c4 │ │ │ │ + bleq 0x143874 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9bac │ │ │ │ + b 0x14c9a5c │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14ee4dc │ │ │ │ + b 0x14ee38c │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x245a40 │ │ │ │ + bleq 0x2458f0 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2431]! @ 0x97f │ │ │ │ - bleq 0x245a14 │ │ │ │ - blls 0x27ecbc │ │ │ │ + strmi pc, [r0, #2599]! @ 0xa27 │ │ │ │ + bleq 0x2458c4 │ │ │ │ + blls 0x27eb6c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107918 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x1077c8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253296,64 +253211,64 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x143a94 │ │ │ │ + bleq 0x143944 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bls 0x76c184 │ │ │ │ + bls 0x76c034 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ smlabtcs r1, r2, r3, pc @ │ │ │ │ stmdbcs r2, {r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ movwvc lr, #43469 @ 0xa9cd │ │ │ │ - b 0x14f75d8 │ │ │ │ + b 0x14f7488 │ │ │ │ strtmi r0, [r2], r1, asr #17 │ │ │ │ strtmi r4, [r0], r2, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14ca1dc │ │ │ │ + b 0x14ca08c │ │ │ │ andls r0, r7, #216, 2 @ 0x36 │ │ │ │ - beq 0xff7c22e0 │ │ │ │ + beq 0xff7c2190 │ │ │ │ stmib sp, {r3, r8, ip, pc}^ │ │ │ │ - blls 0x2e89dc │ │ │ │ + blls 0x2e888c │ │ │ │ strbeq lr, [r9, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf04f9a09 │ │ │ │ stmiane fp!, {fp}^ │ │ │ │ - bls 0x398a08 │ │ │ │ - bls 0x3cdf10 │ │ │ │ - bls 0x28df20 │ │ │ │ + bls 0x3988b8 │ │ │ │ + bls 0x3cddc0 │ │ │ │ + bls 0x28ddd0 │ │ │ │ ldmib r3, {r0, r2, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib r4, {r2, r8, r9, sp}^ │ │ │ │ strcc r0, [r8], #-256 @ 0xffffff00 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf9cef723 │ │ │ │ + blx 0x1ec5528 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r8], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ bicsle r4, r2, #641728512 @ 0x26400000 │ │ │ │ strhi lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ stmdble r8, {r2, r6, r8, sl, lr} │ │ │ │ andcs r4, r0, r0, ror #9 │ │ │ │ stmia r8!, {r8, sp}^ │ │ │ │ - bl 0xfeb07e24 │ │ │ │ + bl 0xfeb07cd4 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -253361,51 +253276,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143b98 │ │ │ │ + bleq 0x143a48 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9c80 │ │ │ │ + b 0x14c9b30 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee6b0 │ │ │ │ + b 0x14ee560 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5b94 │ │ │ │ + bleq 0x1c5a44 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2815]! @ 0xaff │ │ │ │ - bleq 0x1c5b68 │ │ │ │ - blls 0x27ee90 │ │ │ │ + strmi pc, [r0, #2983]! @ 0xba7 │ │ │ │ + bleq 0x1c5a18 │ │ │ │ + blls 0x27ed40 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107aec │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10799c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253416,50 +253331,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143c74 │ │ │ │ + bleq 0x143b24 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9d5c │ │ │ │ + b 0x14c9c0c │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee78c │ │ │ │ + b 0x14ee63c │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5c70 │ │ │ │ + bleq 0x1c5b20 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf720a000 │ │ │ │ - strmi pc, [r0, #3859]! @ 0xf13 │ │ │ │ - bleq 0x1c5c40 │ │ │ │ - blls 0x27ef70 │ │ │ │ + strmi pc, [r0, #4027]! @ 0xfbb │ │ │ │ + bleq 0x1c5af0 │ │ │ │ + blls 0x27ee20 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107bc4 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107a74 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253470,50 +253385,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143d4c │ │ │ │ + bleq 0x143bfc │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9f34 │ │ │ │ + b 0x14c9de4 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14ee864 │ │ │ │ + b 0x14ee714 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x245dc8 │ │ │ │ + bleq 0x245c78 │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ - @ instruction: 0xf722a000 │ │ │ │ - strmi pc, [r0, #4029]! @ 0xfbd │ │ │ │ - bleq 0x245d98 │ │ │ │ - blls 0x27f048 │ │ │ │ + @ instruction: 0xf723a000 │ │ │ │ + strmi pc, [r0, #2149]! @ 0x865 │ │ │ │ + bleq 0x245c48 │ │ │ │ + blls 0x27eef8 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107c9c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107b4c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253521,56 +253436,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1c3e18 │ │ │ │ - blls 0x76c904 │ │ │ │ + bleq 0x1c3cc8 │ │ │ │ + blls 0x76c7b4 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d2100 │ │ │ │ + b 0x14d1fb0 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14d9808 │ │ │ │ + b 0x14d96b8 │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00189307 │ │ │ │ @ instruction: 0xf8cd46ca │ │ │ │ @ instruction: 0xf1ba9030 │ │ │ │ - b 0x14cb95c │ │ │ │ + b 0x14cb80c │ │ │ │ svclt 0x00a803d9 │ │ │ │ - beq 0x543e60 │ │ │ │ + beq 0x543d10 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14ec94c │ │ │ │ + b 0x14ec7fc │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2e7e04 │ │ │ │ + blls 0x2e7cb4 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3ce0c8 │ │ │ │ - blls 0x398dac │ │ │ │ - blls 0x34e1c4 │ │ │ │ - blls 0x28e1c0 │ │ │ │ + blls 0x3cdf78 │ │ │ │ + blls 0x398c5c │ │ │ │ + blls 0x34e074 │ │ │ │ + blls 0x28e070 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7232304 │ │ │ │ - @ instruction: 0xf108f80d │ │ │ │ + @ instruction: 0xf108f8b5 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x33f12c │ │ │ │ + blls 0x33efdc │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -253586,50 +253501,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143f1c │ │ │ │ + bleq 0x143dcc │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14ca004 │ │ │ │ + b 0x14c9eb4 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14eea34 │ │ │ │ + b 0x14ee8e4 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5f18 │ │ │ │ + bleq 0x1c5dc8 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2367]! @ 0x93f │ │ │ │ - bleq 0x1c5ee8 │ │ │ │ - blls 0x27f218 │ │ │ │ + strmi pc, [r0, #2535]! @ 0x9e7 │ │ │ │ + bleq 0x1c5d98 │ │ │ │ + blls 0x27f0c8 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107e6c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107d1c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253642,96 +253557,96 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f7b10 │ │ │ │ + b 0x14f79c0 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f812 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20fff │ │ │ │ ldrbtcs r4, [pc], r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x23e314 │ │ │ │ + bl 0x23e1c4 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788308 │ │ │ │ + blne 0x7881b8 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14c9340 │ │ │ │ + b 0x14c91f0 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1c6014 │ │ │ │ + blvc 0x1c5ec4 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b43f80 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788388 │ │ │ │ + blne 0x788238 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {5} │ │ │ │ smlabbcs r0, r9, r6, r4 │ │ │ │ svcne 0x002e1f18 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f7c0c │ │ │ │ + b 0x14f7abc │ │ │ │ ldrtmi r0, [ip], r4, asr #25 │ │ │ │ stmdaeq ip, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf852460c │ │ │ │ @ instruction: 0xf850eb04 │ │ │ │ - bl 0x5d7be0 │ │ │ │ - bl 0x1208c0c │ │ │ │ + bl 0x5d7a90 │ │ │ │ + bl 0x1208abc │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x001c0f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8462101 │ │ │ │ strbmi r3, [r2, #-3844] @ 0xfffff0fc │ │ │ │ tstlt r1, sp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r7, #-0]! │ │ │ │ - bl 0x27e418 │ │ │ │ + bl 0x27e2c8 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178840c │ │ │ │ + blne 0x17882bc │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vmlals.f32 s6, s14, s2 │ │ │ │ @@ -253739,15 +253654,15 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f7c94 │ │ │ │ + b 0x14f7b44 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ ldrmi r4, [ip, #1204] @ 0x4b4 │ │ │ │ @ instruction: 0x2701bfb8 │ │ │ │ @@ -253755,18 +253670,18 @@ │ │ │ │ svclt 0x00d20f7f │ │ │ │ cmncs pc, #103809024 @ 0x6300000 │ │ │ │ ldrmi r2, [r0, #1793] @ 0x701 │ │ │ │ svccc 0x0001f800 │ │ │ │ tstlt r7, sl, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x23e4a4 │ │ │ │ + bl 0x23e354 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788498 │ │ │ │ + blne 0x788348 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpls 6, 0, cr4, cr9, cr5, {0} │ │ │ │ @@ -253775,24 +253690,24 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14f7d24 │ │ │ │ + b 0x14f7bd4 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xf51c44d4 │ │ │ │ svclt 0x00b84f00 │ │ │ │ - blle 0x2518fc │ │ │ │ + blle 0x2517ac │ │ │ │ svcmi 0x0000f5bc │ │ │ │ @ instruction: 0x4663bfb2 │ │ │ │ @ instruction: 0x2601463b │ │ │ │ @ instruction: 0xf820454a │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ @@ -253811,91 +253726,91 @@ │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f7db4 │ │ │ │ + b 0x14f7c64 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x18fe3c │ │ │ │ + bl 0x18fcec │ │ │ │ @ instruction: 0xf850070c │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524100 │ │ │ │ - bl 0x76ed8c │ │ │ │ - b 0x14cb98c │ │ │ │ - bl 0x11e5110 │ │ │ │ + bl 0x76ec3c │ │ │ │ + b 0x14cb83c │ │ │ │ + bl 0x11e4fc0 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x159b64 │ │ │ │ + blle 0x159a14 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec085d0 │ │ │ │ + bl 0xfec08480 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls s6, [r7, #-4] │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ @ instruction: 0xf04f1e58 │ │ │ │ rsclt r0, lr, #0, 16 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d5608 │ │ │ │ + b 0x14d54b8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ mcrne 6, 3, r4, cr5, cr6, {5} │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcgt 0x0001f812 │ │ │ │ @ instruction: 0xf8102100 │ │ │ │ - bl 0xff017e24 │ │ │ │ + bl 0xff017cd4 │ │ │ │ svclt 0x00540c03 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8050801 │ │ │ │ adcsmi r1, sl, #1, 30 │ │ │ │ @ instruction: 0xf1b8d1f0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x23e664 │ │ │ │ + bl 0x23e514 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788658 │ │ │ │ + blne 0x788508 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ cdpne 6, 9, cr4, cr8, cr9, {4} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14f7edc │ │ │ │ + b 0x14f7d8c │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x18fd28 │ │ │ │ + bl 0x18fbd8 │ │ │ │ @ instruction: 0xf832070e │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ svccc 0x0002f830 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ uqsaxmi fp, r1, r4 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0002f825 │ │ │ │ @@ -253916,22 +253831,22 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcls 6, cr4, [r6, #-16] │ │ │ │ @ instruction: 0xf1a34688 │ │ │ │ rsclt r0, lr, #4, 28 @ 0x40 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d570c │ │ │ │ + b 0x14d55bc │ │ │ │ svclt 0x001406c6 │ │ │ │ vstmiaeq r5, {s29-s107} │ │ │ │ svcne 0x000546b4 │ │ │ │ streq lr, [ip, -r2, lsl #22] │ │ │ │ @ instruction: 0xf8522000 │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - bne 0x17cff34 │ │ │ │ + bne 0x17cfde4 │ │ │ │ tsteq r1, r1, ror #22 │ │ │ │ svclt 0x00bc2900 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ svccc 0x0004f845 │ │ │ │ ldrhle r4, [r0, #42]! @ 0x2a │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @@ -253951,23 +253866,23 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f7fe4 │ │ │ │ + b 0x14f7e94 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ @ instruction: 0x0c06ebac │ │ │ │ svclt 0x00b8459c │ │ │ │ - blle 0x251fb8 │ │ │ │ + blle 0x251e68 │ │ │ │ svceq 0x007ff1bc │ │ │ │ @ instruction: 0x4663bfd2 │ │ │ │ smlsdxcs r1, pc, r3, r2 @ │ │ │ │ @ instruction: 0xf8004542 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @@ -253988,15 +253903,15 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14f8078 │ │ │ │ + b 0x14f7f28 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0x0c0aebac │ │ │ │ @@ -254006,58 +253921,58 @@ │ │ │ │ svclt 0x00b24f00 │ │ │ │ ldrtmi r4, [fp], -r3, ror #12 │ │ │ │ strbmi r2, [sl, #-1537] @ 0xfffff9ff │ │ │ │ svccc 0x0002f820 │ │ │ │ tstlt r6, r7, ror #3 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ ldrbmi r3, [r4, #-0]! │ │ │ │ - bl 0x27e890 │ │ │ │ + bl 0x27e740 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1788884 │ │ │ │ + blne 0x1788734 │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {6} │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f8108 │ │ │ │ + b 0x14f7fb8 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x190190 │ │ │ │ + bl 0x190040 │ │ │ │ @ instruction: 0xf852070c │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0xfedf00e0 │ │ │ │ - b 0x14cbcf8 │ │ │ │ - bl 0x19e5464 │ │ │ │ + bl 0xfedeff90 │ │ │ │ + b 0x14cbba8 │ │ │ │ + bl 0x19e5314 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x159eb8 │ │ │ │ + blle 0x159d68 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec08924 │ │ │ │ + bl 0xfec087d4 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -254065,55 +253980,55 @@ │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ smlsdcs r0, r8, lr, r1 │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14f81ac │ │ │ │ + b 0x14f805c │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x18fef8 │ │ │ │ + bl 0x18fda8 │ │ │ │ @ instruction: 0xf812080e │ │ │ │ tstcs r0, r1, lsl #30 │ │ │ │ svccc 0x0001f910 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ strcs fp, [r1, -r8, asr #30] │ │ │ │ @ instruction: 0xf1bcd405 │ │ │ │ svclt 0x00d20fff │ │ │ │ mvnscs r4, r1, ror #12 │ │ │ │ strbmi r2, [r2, #-1793] @ 0xfffff8ff │ │ │ │ svcne 0x0001f805 │ │ │ │ tstlt r7, fp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x23e9bc │ │ │ │ + bl 0x23e86c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7889b0 │ │ │ │ + blne 0x788860 │ │ │ │ mvnsle r4, #536870923 @ 0x2000000b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ cdpne 6, 9, cr4, cr8, cr10, {4} │ │ │ │ rsclt r2, r6, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d55e0 │ │ │ │ + b 0x14d5490 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ mcrne 6, 5, r4, cr12, cr6, {5} │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcc 0x1c66b8 │ │ │ │ + blcc 0x1c6568 │ │ │ │ @ instruction: 0xf9302100 │ │ │ │ @ instruction: 0xf64fcf02 │ │ │ │ - bl 0x8269f8 │ │ │ │ + bl 0x8268a8 │ │ │ │ svclt 0x00480c03 │ │ │ │ strle r2, [r5], #-1793 @ 0xfffff8ff │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0x4661bfb2 │ │ │ │ strcs r4, [r1, -r1, asr #12] │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ @@ -254134,23 +254049,23 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0018468b │ │ │ │ rsclt r4, r5, #203423744 @ 0xc200000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14d6e6c │ │ │ │ + b 0x14d6d1c │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ svcne 0x003446ae │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svccc 0x0004f850 │ │ │ │ @ instruction: 0xf8522100 │ │ │ │ - bl 0x5fb29c │ │ │ │ - b 0x14cb6c0 │ │ │ │ + bl 0x5fb14c │ │ │ │ + b 0x14cb570 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf04fda01 │ │ │ │ @@ -254175,85 +254090,85 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f8364 │ │ │ │ + b 0x14f8214 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f912 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20f7f │ │ │ │ ldrbtcs r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x23eb68 │ │ │ │ + bl 0x23ea18 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788b5c │ │ │ │ + blne 0x788a0c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14c9b94 │ │ │ │ + b 0x14c9a44 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1c6c68 │ │ │ │ + blvc 0x1c6b18 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b44f00 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788bdc │ │ │ │ + blne 0x788a8c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {6} │ │ │ │ svcne 0x00184689 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f8460 │ │ │ │ + b 0x14f8310 │ │ │ │ strtmi r0, [lr], r4, asr #29 │ │ │ │ - bl 0x1904e8 │ │ │ │ + bl 0x190398 │ │ │ │ @ instruction: 0xf852070e │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0x83c438 │ │ │ │ - b 0x14cb838 │ │ │ │ + bl 0x83c2e8 │ │ │ │ + b 0x14cb6e8 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8440801 │ │ │ │ adcsmi r1, sl, #4, 30 │ │ │ │ @@ -254276,23 +254191,23 @@ │ │ │ │ andeq pc, r8, r3, lsr #3 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f84fc │ │ │ │ + b 0x14f83ac │ │ │ │ ldrtmi r0, [r8], r4, asr #29 │ │ │ │ @ instruction: 0x46be46f0 │ │ │ │ @ instruction: 0xf1a64490 │ │ │ │ @ instruction: 0xf8500408 │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ andge lr, r0, #220, 18 @ 0x370000 │ │ │ │ stceq 1, cr15, [r8], {12} │ │ │ │ - bl 0x5e29dc │ │ │ │ + bl 0x5e288c │ │ │ │ cmnmi sl, sl, lsl #6 │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ svclt 0x00182900 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svccc 0x0008f844 │ │ │ │ sadd16mi fp, sl, ip │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -254307,15 +254222,15 @@ │ │ │ │ movweq lr, #27566 @ 0x6bae │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x31a15c │ │ │ │ + blcc 0x31a00c │ │ │ │ @ instruction: 0xf1a0b083 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ strmi r0, [r2], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {179} @ 0xb3 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -254329,27 +254244,27 @@ │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ @ instruction: 0x460f6815 │ │ │ │ andcc r6, r8, #5636096 @ 0x560000 │ │ │ │ ldmdavs r8, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ stmdaeq r0, {r1, r2, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1a8f620 │ │ │ │ + bl 0x1a8f4d0 │ │ │ │ @ instruction: 0xf84c0700 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andvc pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r0], -r0, lsl #2 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r7, #-805306360 @ 0xd0000008 │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe25b4 │ │ │ │ + bne 0xbe2464 │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -254357,46 +254272,46 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14d5df0 │ │ │ │ + b 0x14d5ca0 │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ ldmne r2, {r3, sl, fp, ip, sp}^ │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [r3], #-2891 @ 0xfffff4b5 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x203454 │ │ │ │ - b 0x9d8bb8 │ │ │ │ - blcs 0x10965c │ │ │ │ + bleq 0x203304 │ │ │ │ + b 0x9d8a68 │ │ │ │ + blcs 0x10950c │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec99e70 │ │ │ │ + bl 0xfec99d20 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -254404,66 +254319,66 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14d5eac │ │ │ │ + b 0x14d5d5c │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ - bne 0xfe797af0 │ │ │ │ + bne 0xfe7979a0 │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [fp], #-2915 @ 0xfffff49d │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x203510 │ │ │ │ - b 0x1d8c74 │ │ │ │ - blcs 0x109718 │ │ │ │ + bleq 0x2033c0 │ │ │ │ + b 0x1d8b24 │ │ │ │ + blcs 0x1095c8 │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec99f2c │ │ │ │ + bl 0xfec99ddc │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf04f468b │ │ │ │ addlt r0, r5, r0, lsl #20 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscslt r9, r4, #14, 28 @ 0xe0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6364 │ │ │ │ + b 0x14d6214 │ │ │ │ stmib sp, {r2, r6, r7, sl}^ │ │ │ │ svclt 0x00154002 │ │ │ │ vstmiaeq r6, {s29-s107} │ │ │ │ strbtmi r4, [r1], r1, lsr #13 │ │ │ │ - bl 0x35a604 │ │ │ │ + bl 0x35a4b4 │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf1a3c004 │ │ │ │ and r0, sp, r8, lsl #24 │ │ │ │ stmdaeq r8, {r0, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ strmi r0, [r7], -r1, lsl #20 │ │ │ │ @@ -254471,19 +254386,19 @@ │ │ │ │ @ instruction: 0xf8ce428a │ │ │ │ eorle r7, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x5600e9d2 │ │ │ │ andcc r4, r8, #202375168 @ 0xc100000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x168f054 │ │ │ │ + bl 0x168ef04 │ │ │ │ svclt 0x00280703 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff8d37c0 │ │ │ │ - bl 0x19d9554 │ │ │ │ + ble 0xff8d3670 │ │ │ │ + bl 0x19d9404 │ │ │ │ adcmi r0, r5, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15222 @ 0x3b76 │ │ │ │ andcs sp, r0, r0, ror #5 │ │ │ │ svceq 0x0008f84e │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ addmi r0, sl, #4096 @ 0x1000 │ │ │ │ andvc pc, r4, lr, asr #17 │ │ │ │ @@ -254491,23 +254406,23 @@ │ │ │ │ stmdals r3, {r0, sl, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r8, #164, 10 @ 0x29000000 │ │ │ │ strcs r4, [r0], -r4, lsl #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec2280c │ │ │ │ + bl 0xfec226bc │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x31a45c │ │ │ │ + blcc 0x31a30c │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ streq lr, [r2], -sp, asr #19 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ @@ -254519,110 +254434,110 @@ │ │ │ │ ldrmi r4, [r1], #1549 @ 0x60d │ │ │ │ smlabtpl r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x0700e9d2 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1d00c84 │ │ │ │ - bl 0xfeb8ac78 │ │ │ │ + b 0x1d00b34 │ │ │ │ + bl 0xfeb8ab28 │ │ │ │ strmi r0, [r8, #1031] @ 0x407 │ │ │ │ streq lr, [lr], #-2932 @ 0xfffff48c │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x148ecc4 │ │ │ │ + bl 0x148eb74 │ │ │ │ @ instruction: 0xf84c0507 │ │ │ │ strbmi r6, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldmib sp, {r8, ip, lr}^ │ │ │ │ @ instruction: 0xf1bb0602 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, r3, r1, lsl #6 │ │ │ │ stmdble r7, {r0, r3, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe28c4 │ │ │ │ + bne 0xbe2774 │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14d80e8 │ │ │ │ - b 0x14ca000 │ │ │ │ + b 0x14d7f98 │ │ │ │ + b 0x14c9eb0 │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x30439c │ │ │ │ - blvc 0x1c3fb0 │ │ │ │ + blvc 0x30424c │ │ │ │ + blvc 0x1c3e60 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d615c │ │ │ │ - b 0x14d17e4 │ │ │ │ + b 0x14d600c │ │ │ │ + b 0x14d1694 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0xf9311943 │ │ │ │ @ instruction: 0xf9b0ef02 │ │ │ │ - blx 0x14b8d74 │ │ │ │ + blx 0x14b8c24 │ │ │ │ ldrbtmi pc, [r4], #3586 @ 0xe02 @ │ │ │ │ - blgt 0x1c6dfc │ │ │ │ + blgt 0x1c6cac │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x304404 │ │ │ │ + blvc 0x3042b4 │ │ │ │ vstmia r3!, {s2-s234} │ │ │ │ ldmdane sl, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18f6274 │ │ │ │ + blx 0x18f6124 │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14f8a24 │ │ │ │ + b 0x14f88d4 │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ tstmi r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec27a18 │ │ │ │ + bl 0xfec278c8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -254640,104 +254555,104 @@ │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ svccc 0x0008f85e │ │ │ │ stmdaeq r0!, {r2, r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdls lr, [r0, -r0] │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ - blx 0x2c766c │ │ │ │ + blx 0x2c751c │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - b 0x11f8bd0 │ │ │ │ - blx 0x1189a94 │ │ │ │ - bl 0x6056a8 │ │ │ │ + b 0x11f8a80 │ │ │ │ + blx 0x1189944 │ │ │ │ + bl 0x605558 │ │ │ │ @ instruction: 0xf8400309 │ │ │ │ - bl 0x1157ea0 │ │ │ │ + bl 0x1157d50 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcmi sp, r5, #-2147483593 @ 0x80000037 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0xa12a94 │ │ │ │ + bne 0xa12944 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14d82c4 │ │ │ │ - b 0x14ca1dc │ │ │ │ + b 0x14d8174 │ │ │ │ + b 0x14ca08c │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x2c4578 │ │ │ │ - blvc 0x1c418c │ │ │ │ + blvc 0x2c4428 │ │ │ │ + blvc 0x1c403c │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6334 │ │ │ │ - b 0x14d19bc │ │ │ │ + b 0x14d61e4 │ │ │ │ + b 0x14d186c │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0x0c05eb00 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x1c6fd4 │ │ │ │ + blcc 0x1c6e84 │ │ │ │ mvnsle r4, r4, lsl #11 │ │ │ │ stmdble r8, {r2, r3, r5, r7, r9, lr} │ │ │ │ - ldc 6, cr4, [pc, #396] @ 0x1090ec │ │ │ │ - bne 0xffb67b80 │ │ │ │ - blvc 0x1c41f4 │ │ │ │ + ldc 6, cr4, [pc, #396] @ 0x108f9c │ │ │ │ + bne 0xffb67a30 │ │ │ │ + blvc 0x1c40a4 │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18f644c │ │ │ │ + blx 0x18f62fc │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14f8bfc │ │ │ │ + b 0x14f8aac │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ sbcsmi r6, r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec27bf0 │ │ │ │ + bl 0xfec27aa0 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -254747,120 +254662,120 @@ │ │ │ │ @ instruction: 0xf1beb2d4 │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ smlatbeq r8, r1, r1, pc @ │ │ │ │ - b 0x14f8c6c │ │ │ │ + b 0x14f8b1c │ │ │ │ strtmi r0, [r6], lr, asr #29 │ │ │ │ streq lr, [lr, -r0, lsl #22] │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ - beq 0x9456dc │ │ │ │ + beq 0x94558c │ │ │ │ svccc 0x0008f851 │ │ │ │ @ instruction: 0xf8d06805 │ │ │ │ - blx 0x9e9048 │ │ │ │ + blx 0x9e8ef8 │ │ │ │ stmdavs sl, {r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf906fa02 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf90afa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf840195b │ │ │ │ - bl 0x1317c78 │ │ │ │ + bl 0x1317b28 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldrbmi sp, [r4, #-484]! @ 0xfffffe1c │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec92c6c │ │ │ │ + bl 0xfec92b1c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0x122c7c │ │ │ │ + bl 0x122b2c │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5ca4 │ │ │ │ - b 0x14d1b2c │ │ │ │ + b 0x14d5b54 │ │ │ │ + b 0x14d19dc │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr5, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ @ instruction: 0xf9111e42 │ │ │ │ addmi r3, lr, #1, 30 │ │ │ │ vpmax.u8 , , │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ cmneq r3, #14336 @ 0x3800 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbmi sp, [r4, #-499]! @ 0xfffffe0d │ │ │ │ - bl 0x13f4f8 │ │ │ │ - ldc 3, cr0, [pc, #48] @ 0x10910c │ │ │ │ + bl 0x13f3a8 │ │ │ │ + ldc 3, cr0, [pc, #48] @ 0x108fbc │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7a7cec │ │ │ │ + bne 0x7a7b9c │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5d1c │ │ │ │ - b 0x14d1ba4 │ │ │ │ + b 0x14d5bcc │ │ │ │ + b 0x14d1a54 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1c75f8 │ │ │ │ - blx 0x11d9b70 │ │ │ │ + blcc 0x1c74a8 │ │ │ │ + blx 0x11d9a20 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x48c944 │ │ │ │ + bl 0x48c7f4 │ │ │ │ @ instruction: 0xf8220363 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2c47d0 │ │ │ │ - blvc 0x1c43e4 │ │ │ │ + blvc 0x2c4680 │ │ │ │ + blvc 0x1c4294 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5d8c │ │ │ │ - b 0x14d1c14 │ │ │ │ + b 0x14d5c3c │ │ │ │ + b 0x14d1ac4 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x2472e8 │ │ │ │ - blx 0x11d9be0 │ │ │ │ + blcc 0x247198 │ │ │ │ + blx 0x11d9a90 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x48c9b4 │ │ │ │ + bl 0x48c864 │ │ │ │ @ instruction: 0xf8420363 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2c4840 │ │ │ │ - blvc 0x1c4454 │ │ │ │ + blvc 0x2c46f0 │ │ │ │ + blvc 0x1c4304 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -254874,79 +254789,79 @@ │ │ │ │ svclt 0x00144606 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf10246ae │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ stmdacc r8, {r0, r5, sl} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x945914 │ │ │ │ + beq 0x9457c4 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x3c7b38 │ │ │ │ + blx 0x3c79e8 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11f8fa4 │ │ │ │ + b 0x11f8e54 │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf840189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ bicsle r6, sp, r3, asr #32 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec89678 │ │ │ │ + bl 0xfec89528 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14f8ef8 │ │ │ │ + b 0x14f8da8 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0x1e503901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x11d9cf8 │ │ │ │ + blx 0x11d9ba8 │ │ │ │ @ instruction: 0xf003f300 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ ldrmi r0, [r3], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f80e │ │ │ │ strbmi sp, [r5, #-498]! @ 0xfffffe0e │ │ │ │ - bl 0x23f6f8 │ │ │ │ + bl 0x23f5a8 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7896ec │ │ │ │ + blne 0x78959c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14f8f68 │ │ │ │ + b 0x14f8e18 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0xf1a41e50 │ │ │ │ - bl 0x14cb2c │ │ │ │ + bl 0x14c9dc │ │ │ │ @ instruction: 0xf831060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q0, │ │ │ │ andeq pc, r1, #3 │ │ │ │ movteq pc, #58307 @ 0xe3c3 @ │ │ │ │ @ instruction: 0xf82e4413 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ @@ -254959,31 +254874,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5f7c │ │ │ │ - b 0x14d1e04 │ │ │ │ + b 0x14d5e2c │ │ │ │ + b 0x14d1cb4 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x2474d8 │ │ │ │ - blx 0x9d9dd0 │ │ │ │ + blcc 0x247388 │ │ │ │ + blx 0x9d9c80 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x48cba4 │ │ │ │ + bl 0x48ca54 │ │ │ │ @ instruction: 0xf8420353 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2c4a30 │ │ │ │ - blvc 0x1c4644 │ │ │ │ + blvc 0x2c48e0 │ │ │ │ + blvc 0x1c44f4 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ @@ -254998,55 +254913,55 @@ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr0, cr12, {5} │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ stmdaeq ip, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - blx 0x195838 │ │ │ │ + blx 0x1956e8 │ │ │ │ sbcmi pc, r3, r7, lsl #18 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf904fa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - b 0x14d9734 │ │ │ │ + b 0x14d95e4 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ - b 0x134a038 │ │ │ │ + b 0x1349ee8 │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ movweq lr, #15129 @ 0x3b19 │ │ │ │ svccc 0x0008f84e │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ mvnle r2, r4 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec09864 │ │ │ │ + bl 0xfec09714 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d608c │ │ │ │ - b 0x14d1f14 │ │ │ │ + b 0x14d5f3c │ │ │ │ + b 0x14d1dc4 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svcgt 0x0001f911 │ │ │ │ svceq 0x0001f812 │ │ │ │ - blx 0x1419eec │ │ │ │ + blx 0x1419d9c │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1ca0bc │ │ │ │ + bl 0x1c9f6c │ │ │ │ strmi r0, [r3], #-876 @ 0xfffffc94 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -255054,54 +254969,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d60fc │ │ │ │ - b 0x14d1f84 │ │ │ │ + b 0x14d5fac │ │ │ │ + b 0x14d1e34 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x150f18 │ │ │ │ + bl 0x150dc8 │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ stc2 10, cr15, [r6], {76} @ 0x4c @ │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ andshi r4, r3, r3, lsl #8 │ │ │ │ ldrbmi sp, [r5, #-497]! @ 0xfffffe0f │ │ │ │ - bl 0x23f954 │ │ │ │ + bl 0x23f804 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x789948 │ │ │ │ + blne 0x7897f8 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d616c │ │ │ │ - b 0x14d1ff4 │ │ │ │ + b 0x14d601c │ │ │ │ + b 0x14d1ea4 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14f91c4 │ │ │ │ + b 0x14f9074 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x2476c8 │ │ │ │ + blcc 0x247578 │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x11d9fc8 │ │ │ │ + blx 0x11d9e78 │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x40c598 │ │ │ │ + bl 0x40c448 │ │ │ │ ldrmi r0, [r3], #-867 @ 0xfffffc9d │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -255120,31 +255035,31 @@ │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ sbceq fp, r0, r8, lsl pc │ │ │ │ strteq pc, [r1], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ ldmib r1, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ @ instruction: 0xf1be3200 │ │ │ │ @ instruction: 0xf1010a20 │ │ │ │ - blx 0x189a20 │ │ │ │ - blx 0xa07614 │ │ │ │ - b 0x1206240 │ │ │ │ - blx 0x118a22c │ │ │ │ + blx 0x1898d0 │ │ │ │ + blx 0xa074c4 │ │ │ │ + b 0x12060f0 │ │ │ │ + blx 0x118a0dc │ │ │ │ svclt 0x0058fa0a │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ svchi 0x0008f85c │ │ │ │ @ instruction: 0xf90efa42 │ │ │ │ - beq 0x18562c │ │ │ │ - b 0x11cb790 │ │ │ │ - b 0x14e654c │ │ │ │ - bl 0x5c9fd0 │ │ │ │ + beq 0x1854dc │ │ │ │ + b 0x11cb640 │ │ │ │ + b 0x14e63fc │ │ │ │ + bl 0x5c9e80 │ │ │ │ @ instruction: 0xf142030a │ │ │ │ - bl 0x709e34 │ │ │ │ + bl 0x709ce4 │ │ │ │ @ instruction: 0xf8cc0303 │ │ │ │ @ instruction: 0xf8dc3000 │ │ │ │ - bl 0x1195650 │ │ │ │ + bl 0x1195500 │ │ │ │ addmi r0, pc, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ addmi sp, r5, #-1073741772 @ 0xc0000034 │ │ │ │ ldrtmi sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @@ -255154,50 +255069,50 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d628c │ │ │ │ - b 0x14d2114 │ │ │ │ + b 0x14d613c │ │ │ │ + b 0x14d1fc4 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x11da0ec │ │ │ │ + blx 0x11d9f9c │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ strmi r0, [r4], #1 │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ andsvc r4, r3, r3, ror #8 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x23fae8 │ │ │ │ + bl 0x23f998 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x789adc │ │ │ │ + blne 0x78998c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d6300 │ │ │ │ - b 0x14d2188 │ │ │ │ + b 0x14d61b0 │ │ │ │ + b 0x14d2038 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x15111c │ │ │ │ + bl 0x150fcc │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ vraddhn.i16 d20, , q2 │ │ │ │ strbtmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -255211,26 +255126,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d6370 │ │ │ │ - b 0x14d21f8 │ │ │ │ + b 0x14d6220 │ │ │ │ + b 0x14d20a8 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14f93c8 │ │ │ │ + b 0x14f9278 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x2478cc │ │ │ │ + blcc 0x24777c │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x9da1cc │ │ │ │ + blx 0x9da07c │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x40c79c │ │ │ │ + bl 0x40c64c │ │ │ │ ldrmi r0, [r3], #-851 @ 0xfffffcad │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -255250,63 +255165,63 @@ │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr0, cr14, {5} │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ - blx 0x1d5c28 │ │ │ │ + blx 0x1d5ad8 │ │ │ │ sbcmi pc, r2, r7, lsl #18 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf904fa23 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ - b 0x14d9b28 │ │ │ │ + b 0x14d99d8 │ │ │ │ @ instruction: 0xf0020952 │ │ │ │ - b 0x134a028 │ │ │ │ + b 0x1349ed8 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r2, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0008f85c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #11075 @ 0x2b43 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ bicsle r3, r9, r4 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec89c64 │ │ │ │ + bl 0xfec89b14 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60a7c │ │ │ │ + bl 0xfec6092c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r4], -r2, lsl #22 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14f94fc │ │ │ │ + b 0x14f93ac │ │ │ │ stmdavc fp, {r0, r1, r6, r7, r9, sl, fp} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ eorseq pc, r8, r6, lsl #2 │ │ │ │ strtmi fp, [lr], r8, lsl #30 │ │ │ │ mulgt r0, r4, r8 │ │ │ │ ldmdacs pc!, {r0, r1, r4, r5, r8, lr} @ │ │ │ │ @ instruction: 0xf04fd837 │ │ │ │ @ instruction: 0xf1c037ff │ │ │ │ - b 0xfe40a140 │ │ │ │ - blx 0x2ca4d0 │ │ │ │ - blx 0xb060d0 │ │ │ │ + b 0xfe409ff0 │ │ │ │ + blx 0x2ca380 │ │ │ │ + blx 0xb05f80 │ │ │ │ tstpmi r0, #0 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r0, #3784704 @ 0x39c000 │ │ │ │ andmi r4, r3, r7, ror r4 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ eorvc r4, r3, r4, lsr #13 │ │ │ │ @@ -255314,77 +255229,77 @@ │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-307]! @ 0xfffffecd │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #2563 @ 0xa03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x23fd28 │ │ │ │ + bl 0x23fbd8 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x789d1c │ │ │ │ + blne 0x789bcc │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf706bdf8 │ │ │ │ - svclt 0x0000fd46 │ │ │ │ + svclt 0x0000fdee │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60b34 │ │ │ │ + bl 0xfec609e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdahi fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14eb970 │ │ │ │ + b 0x14eb820 │ │ │ │ @ instruction: 0xf10605c5 │ │ │ │ svclt 0x00140230 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ - bcs 0x10d9e30 │ │ │ │ + bcs 0x10d9ce0 │ │ │ │ @ instruction: 0xf04fd836 │ │ │ │ @ instruction: 0xf1c23eff │ │ │ │ rsbsmi r0, fp, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.s8 d15, d2, d30 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ ldceq 1, cr15, [r0], {6} │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andsmi r4, r3, r4, lsl #13 │ │ │ │ rsbsmi r4, fp, r0, lsr #8 │ │ │ │ - blcc 0x1c7a44 │ │ │ │ + blcc 0x1c78f4 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1d9e6c │ │ │ │ + b 0xfe1d9d1c │ │ │ │ andsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1c7a5c │ │ │ │ + blcc 0x1c790c │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa119bc │ │ │ │ + bne 0xffa1186c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - stc2l 7, cr15, [pc], #24 @ 0x1099f0 │ │ │ │ + ldc2 7, cr15, [r7, #24] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60be0 │ │ │ │ + bl 0xfec60a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ strmi r2, [r6], -r2, lsl #26 │ │ │ │ @ instruction: 0xf104680b │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6e00 │ │ │ │ - b 0x14d1c88 │ │ │ │ + b 0x14d6cb0 │ │ │ │ + b 0x14d1b38 │ │ │ │ @ instruction: 0xf10004c4 │ │ │ │ svclt 0x00140e20 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ sbcmi r6, r3, r7, lsr r8 │ │ │ │ svceq 0x003ff1be │ │ │ │ @ instruction: 0xf04fd834 │ │ │ │ @ instruction: 0xf1ce32ff │ │ │ │ @@ -255392,85 +255307,85 @@ │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ vmlseq.f32 s28, s24, s28 │ │ │ │ ldrtmi r4, [r4], r2, asr #1 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ rsbsmi r4, fp, lr, lsr #8 │ │ │ │ - blcc 0x247b70 │ │ │ │ + blcc 0x247a20 │ │ │ │ svccc 0x0004f851 │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ subsmi r4, r3, r3, asr #1 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0xf84c4053 │ │ │ │ ldrmi r3, [r4, #2820]! @ 0xb04 │ │ │ │ adcmi sp, ip, #-2147483588 @ 0x8000003c │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea51e64 │ │ │ │ + bl 0xfea51d14 │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x409e74 │ │ │ │ + bl 0x409d24 │ │ │ │ addsmi r0, ip, #134217728 @ 0x8000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - ldc2 7, cr15, [r9], {6} │ │ │ │ + stc2l 7, cr15, [r1, #-24] @ 0xffffffe8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vrsubhn.i16 d20, q1, q2 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf103b2d3 │ │ │ │ @ instruction: 0xf1ce0301 │ │ │ │ svclt 0x00180920 │ │ │ │ - bleq 0xff1443f0 │ │ │ │ + bleq 0xff1442a0 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [fp], r8, lsl #30 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1beb083 │ │ │ │ - blx 0x10d7cc │ │ │ │ - b 0x1506ef8 │ │ │ │ - blx 0x98c644 │ │ │ │ - b 0x11c6314 │ │ │ │ - blx 0x90a2f4 │ │ │ │ - b 0x11c6f04 │ │ │ │ - blx 0x90a2fc │ │ │ │ + blx 0x10d67c │ │ │ │ + b 0x1506da8 │ │ │ │ + blx 0x98c4f4 │ │ │ │ + b 0x11c61c4 │ │ │ │ + blx 0x90a1a4 │ │ │ │ + b 0x11c6db4 │ │ │ │ + blx 0x90a1ac │ │ │ │ stmdavs r5!, {r1, r2, r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fd85a │ │ │ │ - b 0xfe4176f0 │ │ │ │ + b 0xfe4175a0 │ │ │ │ andls r0, r0, #536870912 @ 0x20000000 │ │ │ │ - blx 0x299c9c │ │ │ │ + blx 0x299b4c │ │ │ │ @ instruction: 0xf1baf209 │ │ │ │ - blx 0xa8d708 │ │ │ │ - b 0x1307740 │ │ │ │ - blx 0xa8b714 │ │ │ │ - b 0x1306330 │ │ │ │ - bls 0x10b71c │ │ │ │ + blx 0xa8d5b8 │ │ │ │ + b 0x13075f0 │ │ │ │ + blx 0xa8b5c4 │ │ │ │ + b 0x13061e0 │ │ │ │ + bls 0x10b5cc │ │ │ │ @ instruction: 0xf60efa26 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, r0, lsl #20 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r5, r0, lsl #21 │ │ │ │ rsbvs r6, r0, r2, lsr #32 │ │ │ │ @ instruction: 0xf104d026 │ │ │ │ - bl 0x20cb54 │ │ │ │ + bl 0x20ca04 │ │ │ │ stmib sp, {r0, r1, r3, r9, fp}^ │ │ │ │ @ instruction: 0xf851b300 │ │ │ │ @ instruction: 0xf8dc3f08 │ │ │ │ @ instruction: 0xf8dc5000 │ │ │ │ - blx 0x9c9b58 │ │ │ │ + blx 0x9c9a08 │ │ │ │ stmdavs sl, {r1, r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x38835a │ │ │ │ + blx 0x38820a │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ - blx 0x3483e2 │ │ │ │ + blx 0x348292 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ vpmax.s8 d15, d14, d18 │ │ │ │ submi r4, r2, fp, rrx │ │ │ │ eorsmi r4, r2, fp, lsr r0 │ │ │ │ @ instruction: 0xf84c406b │ │ │ │ submi r3, r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf84c45e2 │ │ │ │ @@ -255482,73 +255397,73 @@ │ │ │ │ strvs lr, [r2, -r2, ror #17] │ │ │ │ addmi r1, fp, #17408 @ 0x4400 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 7, cr15, [r7], {6} │ │ │ │ + stc2 7, cr15, [pc], #24 @ 0x109a70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60db0 │ │ │ │ + bl 0xfec60c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r6, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r5], -r2, lsl #22 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ adccs lr, r2, pc, asr #20 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r8, #192, 2 @ 0x30 │ │ │ │ - b 0x14f9828 │ │ │ │ + b 0x14f96d8 │ │ │ │ ldrtmi r0, [r6], r3, asr #29 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr} │ │ │ │ - bcs 0x139a84 │ │ │ │ + bcs 0x139934 │ │ │ │ ldcle 8, cr7, [lr, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], #-448 @ 0xfffffe40 @ │ │ │ │ ldcle 2, cr4, [sl], #-648 @ 0xfffffd78 │ │ │ │ ldrteq pc, [r8], #-256 @ 0xffffff00 @ │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x109d34 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x109be4 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ - blx 0xc19e0c │ │ │ │ + blx 0xc19cbc │ │ │ │ rsbsmi pc, fp, r4, lsl #8 │ │ │ │ vpmax.s8 d15, d2, d12 │ │ │ │ @ instruction: 0xf1004314 │ │ │ │ - blx 0xc0a470 │ │ │ │ + blx 0xc0a320 │ │ │ │ tstpmi r4, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eormi r4, r3, r4, lsl #1 │ │ │ │ - bl 0x259e08 │ │ │ │ + bl 0x259cb8 │ │ │ │ ldrbtmi r0, [r7], #-1804 @ 0xfffff8f4 │ │ │ │ eorvc r4, fp, ip, lsr #13 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-131]! @ 0xffffff7d │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x280068 │ │ │ │ + bl 0x27ff18 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178a05c │ │ │ │ + blne 0x1789f0c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf706bdf8 │ │ │ │ - svclt 0x0000fba6 │ │ │ │ + svclt 0x0000fc4e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60e74 │ │ │ │ + bl 0xfec60d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d6c90 │ │ │ │ - b 0x14d2718 │ │ │ │ + b 0x14d6b40 │ │ │ │ + b 0x14d25c8 │ │ │ │ @ instruction: 0xf1c205c5 │ │ │ │ svclt 0x00140610 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ svclt 0x00a82a00 │ │ │ │ stmdahi fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1c2dd40 │ │ │ │ @@ -255563,199 +255478,199 @@ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ ldceq 1, cr15, [r0], {2} │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ strtmi r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ mlasmi r3, r6, r0, r4 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1c7d9c │ │ │ │ + blcc 0x1c7c4c │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1d9f44 │ │ │ │ + b 0xfe1d9df4 │ │ │ │ eorsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1c7db4 │ │ │ │ + blcc 0x1c7c64 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa11d14 │ │ │ │ + bne 0xffa11bc4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x120794a │ │ │ │ + blx 0xffc077fa │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60f38 │ │ │ │ + bl 0xfec60de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d6d54 │ │ │ │ - b 0x14d57dc │ │ │ │ + b 0x14d6c04 │ │ │ │ + b 0x14d568c │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140220 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bcs 0x139c0c │ │ │ │ + bcs 0x139abc │ │ │ │ ldcle 8, cr6, [sp, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], -lr, asr #3 @ │ │ │ │ ldcle 2, cr4, [r9], #-712 @ 0xfffffd38 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ - blx 0x99aa90 │ │ │ │ + blx 0x99a940 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe1d9e70 │ │ │ │ + b 0xfe1d9d20 │ │ │ │ strmi r0, [r4], ip, lsl #6 │ │ │ │ @ instruction: 0xf84c4420 │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ - blx 0x1d1db8 │ │ │ │ + blx 0x1d1c68 │ │ │ │ subsmi pc, r3, lr, lsl #6 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ - blcc 0x247ef4 │ │ │ │ + blcc 0x247da4 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa11dd4 │ │ │ │ + bne 0xffa11c84 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xffa07a08 │ │ │ │ + blx 0xfe4078ba │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ sbcslt r4, r3, #140509184 @ 0x8600000 │ │ │ │ andcs pc, r1, r2, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, ip, sp} │ │ │ │ svclt 0x0018b083 │ │ │ │ - b 0x14d5e18 │ │ │ │ + b 0x14d5cc8 │ │ │ │ svclt 0x000803c3 │ │ │ │ @ instruction: 0xf8de461f │ │ │ │ svclt 0x0018c000 │ │ │ │ addsne r0, r0, #199 @ 0xc7 │ │ │ │ strbeq pc, [r0, #-448] @ 0xfffffe40 @ │ │ │ │ ldrdls pc, [r4], -lr │ │ │ │ stmdacs r0, {r1, r2, r3, r4, r5, r6, r7, fp} │ │ │ │ stccs 15, cr11, [r0, #-672] @ 0xfffffd60 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ ldclle 6, cr9, [r7, #-0] │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x109e8f @ │ │ │ │ - beq 0x946544 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x109d3f @ │ │ │ │ + beq 0x9463f4 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x25a054 │ │ │ │ - blx 0xa88678 │ │ │ │ - blx 0xa87654 │ │ │ │ - b 0x12c7e78 │ │ │ │ - b 0x128b684 │ │ │ │ + blx 0x259f04 │ │ │ │ + blx 0xa88528 │ │ │ │ + blx 0xa87504 │ │ │ │ + b 0x12c7d28 │ │ │ │ + b 0x128b534 │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ sbcmi r0, r5, r0, lsr #20 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ - b 0x125a080 │ │ │ │ + b 0x1259f30 │ │ │ │ @ instruction: 0xf1c00508 │ │ │ │ - blx 0xa8bef4 │ │ │ │ - b 0x1288a98 │ │ │ │ - blx 0x20b2a8 │ │ │ │ - b 0x11c8aa8 │ │ │ │ - blx 0xa0a6b0 │ │ │ │ - b 0x11c8aa8 │ │ │ │ + blx 0xa8bda4 │ │ │ │ + b 0x1288948 │ │ │ │ + blx 0x20b158 │ │ │ │ + b 0x11c8958 │ │ │ │ + blx 0xa0a560 │ │ │ │ + b 0x11c8958 │ │ │ │ addmi r0, r4, fp, lsl #4 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ - b 0xfe21a0ac │ │ │ │ + b 0xfe219f5c │ │ │ │ eormi r0, sl, ip, lsl #8 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @ instruction: 0xf8ce4034 │ │ │ │ ldmeq sl!, {r2, sp}^ │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf8ce2a01 │ │ │ │ eorle r4, r8, r0 │ │ │ │ stceq 1, cr15, [r8], {14} │ │ │ │ stmdbeq r7, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ movwvc lr, #2509 @ 0x9cd │ │ │ │ svcmi 0x0008f851 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ vpmax.s8 d15, d0, d4 │ │ │ │ - blx 0x21a038 │ │ │ │ + blx 0x219ee8 │ │ │ │ eorsmi pc, r2, sl, lsl #22 │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x348010 │ │ │ │ + blcs 0x347ec0 │ │ │ │ strbmi r4, [ip, #131] @ 0x83 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ stccc 8, cr15, [r4], {76} @ 0x4c │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, fp, #0, 6 │ │ │ │ - bl 0x4c032c │ │ │ │ + bl 0x4c01dc │ │ │ │ strcs r0, [r0], #-519 @ 0xfffffdf9 │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe99b31c │ │ │ │ + bl 0xfe99b1cc │ │ │ │ addsmi r0, r9, #-2147483645 @ 0x80000003 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1207b48 │ │ │ │ + blx 0xffc079f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec61138 │ │ │ │ + bl 0xfec60fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x109fb0 │ │ │ │ - vldr d7, [pc, #36] @ 0x109f88 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x109e60 │ │ │ │ + vldr d7, [pc, #36] @ 0x109e38 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ mullt r7, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6119c │ │ │ │ + bl 0xfec6104c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x109fd0 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x109e80 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mcrrpl 5, 0, pc, r1, cr3 @ │ │ │ │ - blvc 0x645638 │ │ │ │ + blvc 0x6454e8 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x109fd8 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x109e88 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r7, asr pc @ │ │ │ │ @@ -255779,93 +255694,93 @@ │ │ │ │ vabal.u8 q9, d4, d1 │ │ │ │ stccs 14, cr2, [r2, #-768] @ 0xfffffd00 │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ svcpl 0x0080f414 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ uqadd16mi fp, r6, r8 │ │ │ │ @ instruction: 0xf41419be │ │ │ │ - b 0x14e5254 │ │ │ │ + b 0x14e5104 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ strbpl pc, [r1, #-1287] @ 0xfffffaf9 @ │ │ │ │ vmlseq.f32 s29, s28, s30 │ │ │ │ svclt 0x00089603 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ vmlal.u8 q11, d5, d29 │ │ │ │ andle r4, fp, r0, asr #15 │ │ │ │ - beq 0x1c6088 │ │ │ │ + beq 0x1c5f38 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4c00 │ │ │ │ ldrbmi r0, [r4], -r0, lsl #24 │ │ │ │ strls r2, [r2], #-1026 @ 0xfffffbfe │ │ │ │ - bleq 0x4c4c94 │ │ │ │ + bleq 0x4c4b44 │ │ │ │ @ instruction: 0xf8cd1f1e │ │ │ │ svcne 0x0005b010 │ │ │ │ - beq 0x4c4c9c │ │ │ │ + beq 0x4c4b4c │ │ │ │ strbtmi r2, [r3], r0, lsl #8 │ │ │ │ ldrtmi r9, [r9], -r4, lsl #22 │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ andls pc, r4, r3, lsr r8 @ │ │ │ │ andeq lr, r0, fp, lsl #21 │ │ │ │ mrc2 7, 5, pc, cr8, cr5, {7} │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf7f54648 │ │ │ │ - bls 0x209b88 │ │ │ │ + bls 0x209a38 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ strbmi r9, [r0], -r2, lsl #22 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf7203404 │ │ │ │ - blls 0x289724 │ │ │ │ + blls 0x289874 │ │ │ │ svceq 0x0004f845 │ │ │ │ - blle 0xff95ab48 │ │ │ │ + blle 0xff95a9f8 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec612f8 │ │ │ │ + bl 0xfec611a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x10a170 │ │ │ │ - vldr d7, [pc, #36] @ 0x10a148 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x10a020 │ │ │ │ + vldr d7, [pc, #36] @ 0x109ff8 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6135c │ │ │ │ + bl 0xfec6120c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x10a190 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x10a040 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mcrrpl 5, 0, pc, r1, cr3 @ │ │ │ │ - blvc 0x6457f8 │ │ │ │ + blvc 0x6456a8 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x10a198 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x10a048 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r9, lsr #30 │ │ │ │ @@ -255903,66 +255818,66 @@ │ │ │ │ stmibmi r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf004d00a │ │ │ │ stccs 4, cr0, [r0], {2} │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4800 │ │ │ │ strtmi r0, [r0], -r0, lsl #16 │ │ │ │ andls r2, r2, r2 │ │ │ │ - bl 0x15bd54 │ │ │ │ + bl 0x15bc04 │ │ │ │ @ instruction: 0xf04f0746 │ │ │ │ - bl 0x18c254 │ │ │ │ + bl 0x18c104 │ │ │ │ movwls r0, #29253 @ 0x7245 │ │ │ │ - blls 0x26ea70 │ │ │ │ + blls 0x26e920 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, r8, r3, lsr r8 @ │ │ │ │ ldc2l 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ strmi r9, [r3], r7, lsl #22 │ │ │ │ streq lr, [r8], -r3, lsl #22 │ │ │ │ - bl 0x1f0e8c │ │ │ │ - blpl 0xf0b698 │ │ │ │ + bl 0x1f0d3c │ │ │ │ + blpl 0xf0b548 │ │ │ │ strcc r4, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ andeq lr, r0, sl, lsl #21 │ │ │ │ stc2l 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #22 │ │ │ │ - blls 0x1aee90 │ │ │ │ - ldc2 7, cr15, [r2], #128 @ 0x80 │ │ │ │ + blls 0x1aed40 │ │ │ │ + ldc2l 7, cr15, [sl, #-128] @ 0xffffff80 │ │ │ │ @ instruction: 0xf8452c10 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf1089b04 │ │ │ │ @ instruction: 0x37100810 │ │ │ │ - blle 0xff71b908 │ │ │ │ + blle 0xff71b7b8 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb5f0 │ │ │ │ sbcslt r0, ip, #2, 30 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1040301 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x14d6ae0 │ │ │ │ + b 0x14d6990 │ │ │ │ svclt 0x001204c4 │ │ │ │ @ instruction: 0x4627461f │ │ │ │ ldrmi r4, [r7], #-1571 @ 0xfffff9dd │ │ │ │ and r1, sl, r5, asr #28 │ │ │ │ svceq 0x0007f1bc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2ba260 │ │ │ │ + blx 0x2ba110 │ │ │ │ addsmi pc, r7, #12, 28 @ 0xc0 │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf912d013 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf1bc6f01 │ │ │ │ - ble 0xffc4df18 │ │ │ │ + ble 0xffc4ddc8 │ │ │ │ svceq 0x0007f11c │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xf1ccbfa8 │ │ │ │ addsmi r0, r7, #0, 28 │ │ │ │ @ instruction: 0xfe0efa46 │ │ │ │ svc 0x0001f805 │ │ │ │ adcmi sp, r3, #-1073741766 @ 0xc000003a │ │ │ │ @@ -255979,31 +255894,31 @@ │ │ │ │ strmi r0, [r4], -r2, lsl #30 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smlatbeq r2, r1, r1, pc @ │ │ │ │ streq pc, [r2, #-420] @ 0xfffffe5c │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14f9fe0 │ │ │ │ + b 0x14f9e90 │ │ │ │ strbtmi r0, [r7], -ip, asr #25 │ │ │ │ strmi r4, [r4], r7, lsl #12 │ │ │ │ and r4, r9, r7, lsl r4 │ │ │ │ @ instruction: 0xf04f2b0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s12 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andsle lr, r3, r2, lsl #30 │ │ │ │ - blcc 0x1c8868 │ │ │ │ + blcc 0x1c8718 │ │ │ │ svcvs 0x0002f931 │ │ │ │ - blcs 0x136d14 │ │ │ │ + blcs 0x136bc4 │ │ │ │ @ instruction: 0xf113daee │ │ │ │ @ instruction: 0xf04f0f0f │ │ │ │ svclt 0x00a80e0f │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ - blx 0x129aea4 │ │ │ │ + blx 0x129ad54 │ │ │ │ @ instruction: 0xf825fe0e │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r0, #26624 @ 0x6800 │ │ │ │ @@ -256015,102 +255930,102 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ cps #1 │ │ │ │ @ instruction: 0xf10132ff │ │ │ │ - b 0x14d6c08 │ │ │ │ + b 0x14d6ab8 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ and r1, sl, ip, ror #28 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x2ba388 │ │ │ │ + blx 0x2ba238 │ │ │ │ stcle 3, cr15, [r0, #-12] │ │ │ │ adcsmi r2, sl, #0, 6 │ │ │ │ svccc 0x0001f804 │ │ │ │ @ instruction: 0xf812d015 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ - blx 0x14e6044 │ │ │ │ + blx 0x14e5ef4 │ │ │ │ @ instruction: 0xf1befe83 │ │ │ │ - ble 0xffbce048 │ │ │ │ + ble 0xffbcdef8 │ │ │ │ stmdaeq r0, {r1, r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0007f11e │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x12ba2f8 │ │ │ │ + blx 0x12ba1a8 │ │ │ │ adcsmi pc, sl, #8, 6 @ 0x20000000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strmi sp, [r4, #489] @ 0x1e9 │ │ │ │ - bl 0x27ec88 │ │ │ │ + bl 0x27eb38 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a407c │ │ │ │ + blne 0x17a3f2c │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ @ instruction: 0xf1a10001 │ │ │ │ @ instruction: 0xf1a50102 │ │ │ │ - b 0x14cb4b4 │ │ │ │ + b 0x14cb364 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x5024e8 │ │ │ │ - blx 0x2ba424 │ │ │ │ + blcs 0x502398 │ │ │ │ + blx 0x2ba2d4 │ │ │ │ stcle 14, cr15, [r1, #-12] │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf82442ba │ │ │ │ andsle lr, r2, r2, lsl #30 │ │ │ │ - blcc 0x1c85a0 │ │ │ │ + blcc 0x1c8450 │ │ │ │ svcvs 0x0002f831 │ │ │ │ - blcs 0x136e4c │ │ │ │ + blcs 0x136cfc │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ movwcc r0, #63488 @ 0xf800 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x12ba390 │ │ │ │ + blx 0x12ba240 │ │ │ │ adcsmi pc, sl, #8, 28 @ 0x80 │ │ │ │ svc 0x0002f824 │ │ │ │ strmi sp, [r4, #492] @ 0x1ec │ │ │ │ - bl 0x27ed20 │ │ │ │ + bl 0x27ebd0 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a4114 │ │ │ │ + blne 0x17a3fc4 │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dbf48 │ │ │ │ + b 0x14dbdf8 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a246ba │ │ │ │ @ instruction: 0xf1a2463c │ │ │ │ strmi r0, [sl], #1544 @ 0x608 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blx 0xffa466ec │ │ │ │ + blx 0xffa4659c │ │ │ │ stmib r8!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -256133,52 +256048,52 @@ │ │ │ │ svclt 0x00164c29 │ │ │ │ strbmi r0, [r0], -sp, ror #1 │ │ │ │ addlt r4, r8, r8, lsr #12 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strtcs lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq lr, r0, pc, asr #20 │ │ │ │ - beq 0x5469e8 │ │ │ │ + beq 0x546898 │ │ │ │ rscscc pc, pc, r0, lsl #2 │ │ │ │ strbmi fp, [r5], -r8, lsl #30 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ streq pc, [r8], -r9, lsl #2 │ │ │ │ rsceq r4, r4, r0, lsr #8 │ │ │ │ strmi r1, [ip], #-2327 @ 0xfffff6e9 │ │ │ │ - beq 0xff145228 │ │ │ │ + beq 0xff1450d8 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ movwcs lr, #18676 @ 0x48f4 │ │ │ │ ldc 7, cr3, [r1, #64] @ 0x40 │ │ │ │ vstr d7, [sp] │ │ │ │ @ instruction: 0xf0617b00 │ │ │ │ ldrbmi pc, [r4, #-3065] @ 0xfffff407 @ │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ movwcs lr, #18662 @ 0x48e6 │ │ │ │ strmi sp, [r8, #490]! @ 0x1ea │ │ │ │ - bl 0x380a54 │ │ │ │ + bl 0x380904 │ │ │ │ andcs r0, r0, r5, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9caa44 │ │ │ │ + bl 0xfe9ca8f4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ - blmi 0x3c0a28 │ │ │ │ - blls 0x2e46b0 │ │ │ │ + blmi 0x3c08d8 │ │ │ │ + blls 0x2e4560 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1a987f0 │ │ │ │ - svclt 0x0000f847 │ │ │ │ + svclt 0x0000f84f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec61878 │ │ │ │ + bl 0xfec61728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ pkhbtmi r1, lr, r8, lsl #5 │ │ │ │ sbceq fp, r1, r2, lsl #1 │ │ │ │ @ instruction: 0x0c01eb02 │ │ │ │ streq lr, [r1, #-2830] @ 0xfffff4f2 │ │ │ │ @ instruction: 0xf8529301 │ │ │ │ @@ -256196,208 +256111,208 @@ │ │ │ │ ldrsbeq r0, [fp], #1 │ │ │ │ @ instruction: 0xf1a32918 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ svclt 0x00980100 │ │ │ │ @ instruction: 0xf1042208 │ │ │ │ andlt r0, r2, r0, lsl r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmiblt r2, {r0, r1, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmiblt sl, {r0, r1, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x18f7b34 │ │ │ │ + blx 0x18f79e4 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x192f00 │ │ │ │ + bcs 0x192db0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a710 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a5c0 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14db1ac │ │ │ │ + b 0x14db05c │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf80c0300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x10a948 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x10a7f8 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7a934c │ │ │ │ + bne 0x7a91fc │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7ba8 │ │ │ │ + blx 0x18f7a58 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x192f74 │ │ │ │ + bcs 0x192e24 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a784 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a634 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f811 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf80c12c0 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x10a7b4 │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x10a664 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7a93b8 │ │ │ │ + bne 0x7a9268 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18f7c10 │ │ │ │ + blx 0x18f7ac0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x192fdc │ │ │ │ + bcs 0x192e8c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a7ec │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a69c │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x305e94 │ │ │ │ - blvc 0x1c5aa8 │ │ │ │ + blvc 0x305d44 │ │ │ │ + blvc 0x1c5958 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7c80 │ │ │ │ + blx 0x18f7b30 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19304c │ │ │ │ + bcs 0x192efc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a85c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a70c │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x305f04 │ │ │ │ - blvc 0x1c5b18 │ │ │ │ + blvc 0x305db4 │ │ │ │ + blvc 0x1c59c8 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7cf0 │ │ │ │ + blx 0x18f7ba0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1930bc │ │ │ │ + bcs 0x192f6c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a8cc │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a77c │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ mvnseq pc, #131 @ 0x83 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x10ab00 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x10a9b0 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7a9504 │ │ │ │ + bne 0x7a93b4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7d60 │ │ │ │ + blx 0x18f7c10 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19312c │ │ │ │ + bcs 0x192fdc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14db3d8 │ │ │ │ + b 0x14db288 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf82c0300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x10ab74 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x10aa24 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7a9578 │ │ │ │ + bne 0x7a9428 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18f7dd0 │ │ │ │ + blx 0x18f7c80 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19319c │ │ │ │ + bcs 0x19304c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccs 0x0002f831 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf82c32c0 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x10a9dc │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x10a88c │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7a95e0 │ │ │ │ + bne 0x7a9490 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18f7e38 │ │ │ │ + blx 0x18f7ce8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x193204 │ │ │ │ + bcs 0x1930b4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -256405,26 +256320,26 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x3060bc │ │ │ │ - blvc 0x1c5cd0 │ │ │ │ + blvc 0x305f6c │ │ │ │ + blvc 0x1c5b80 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7ea8 │ │ │ │ + blx 0x18f7d58 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x193274 │ │ │ │ + bcs 0x193124 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -256432,42 +256347,42 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30612c │ │ │ │ - blvc 0x1c5d40 │ │ │ │ + blvc 0x305fdc │ │ │ │ + blvc 0x1c5bf0 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7f18 │ │ │ │ + blx 0x18f7dc8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1932e4 │ │ │ │ + bcs 0x193194 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f82c │ │ │ │ ldrmi sp, [r6, #502] @ 0x1f6 │ │ │ │ stmne r3, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ - blvc 0x2c6198 │ │ │ │ - blvc 0x1c5dac │ │ │ │ + blvc 0x2c6048 │ │ │ │ + blvc 0x1c5c5c │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @@ -256479,23 +256394,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ svc 0x0001f910 │ │ │ │ - bl 0xfec1c30c │ │ │ │ + bl 0xfec1c1bc │ │ │ │ svclt 0x00c8020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78af9c │ │ │ │ + blne 0x78ae4c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -256507,15 +256422,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf93118cf │ │ │ │ @ instruction: 0xf930cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecbab04 │ │ │ │ + bl 0xfecba9b4 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -256530,17 +256445,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x248db0 │ │ │ │ + blcs 0x248c60 │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe99b68c │ │ │ │ + bl 0xfe99b53c │ │ │ │ svclt 0x00c80001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -256551,39 +256466,39 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14dc4a8 │ │ │ │ + b 0x14dc358 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x14bcc8 │ │ │ │ + bl 0x14bb78 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1a9a8d4 │ │ │ │ + bl 0x1a9a784 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x801c84 │ │ │ │ + bne 0x801b34 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x281108 │ │ │ │ + bl 0x280fb8 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178b0fc │ │ │ │ + blne 0x178afac │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -256594,23 +256509,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f811 │ │ │ │ svc 0x0001f810 │ │ │ │ - bl 0xfec1c4d8 │ │ │ │ + bl 0xfec1c388 │ │ │ │ svclt 0x0088020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78b168 │ │ │ │ + blne 0x78b018 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -256622,15 +256537,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf83118cf │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecbabd0 │ │ │ │ + bl 0xfecbaa80 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -256645,17 +256560,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x248f7c │ │ │ │ + blcs 0x248e2c │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe99b858 │ │ │ │ + bl 0xfe99b708 │ │ │ │ svclt 0x00880001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -256666,124 +256581,124 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14dc674 │ │ │ │ + b 0x14dc524 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x14be94 │ │ │ │ + bl 0x14bd44 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1a9aaa0 │ │ │ │ + bl 0x1a9a950 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x7ffe50 │ │ │ │ + bne 0x7ffd00 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x2812d4 │ │ │ │ + bl 0x281184 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178b2c8 │ │ │ │ + blne 0x178b178 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14dc700 │ │ │ │ + b 0x14dc5b0 │ │ │ │ @ instruction: 0xf10406c6 │ │ │ │ svclt 0x00143cff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ mcrne 6, 2, r4, cr13, cr6, {5} │ │ │ │ - bl 0x412844 │ │ │ │ + bl 0x4126f4 │ │ │ │ @ instruction: 0xf915080e │ │ │ │ @ instruction: 0xf9102f01 │ │ │ │ @ instruction: 0xf91c1f01 │ │ │ │ addmi r7, sl, #1, 30 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe3fadfc │ │ │ │ + bne 0xfe3facac │ │ │ │ ldrtmi r4, [fp], #-1476 @ 0xfffffa3c │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24134c │ │ │ │ + bl 0x2411fc │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78b340 │ │ │ │ + blne 0x78b1f0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14cb36c │ │ │ │ + b 0x14cb21c │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140202 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf9311987 │ │ │ │ @ instruction: 0xf932cf02 │ │ │ │ @ instruction: 0xf930ef02 │ │ │ │ ldrbmi r5, [r4, #2818]! @ 0xb02 │ │ │ │ movweq lr, #60332 @ 0xebac │ │ │ │ - bl 0xfecbae68 │ │ │ │ + bl 0xfecbad18 │ │ │ │ adcsmi r0, r8, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf820442b │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x346618 │ │ │ │ + blvc 0x3464c8 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14ce7ec │ │ │ │ + b 0x14ce69c │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe3faee0 │ │ │ │ + bne 0xfe3fad90 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xda9c30 │ │ │ │ - blvc 0x1c6298 │ │ │ │ + bne 0xda9ae0 │ │ │ │ + blvc 0x1c6148 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -256792,34 +256707,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff40308c │ │ │ │ + bne 0xff402f3c │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x119a08c │ │ │ │ + bl 0x1199f3c │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x385e5c │ │ │ │ - bne 0x1802024 │ │ │ │ + beq 0x385d0c │ │ │ │ + bne 0x1801ed4 │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe8d4ac │ │ │ │ + bne 0xe8d35c │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -256830,82 +256745,82 @@ │ │ │ │ svclt 0x00180601 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, #0, 2 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144605 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ mcrne 6, 2, r4, cr15, cr4, {5} │ │ │ │ - bl 0x1d2a48 │ │ │ │ + bl 0x1d28f8 │ │ │ │ @ instruction: 0xf817080c │ │ │ │ @ instruction: 0xf8142f01 │ │ │ │ @ instruction: 0xf9131f01 │ │ │ │ addsmi lr, r1, #1, 30 │ │ │ │ andeq lr, r1, r2, lsr #23 │ │ │ │ - bne 0xfe33af30 │ │ │ │ + bne 0xfe33ade0 │ │ │ │ strmi r4, [r6], #1347 @ 0x543 │ │ │ │ and pc, r0, r3, lsl #17 │ │ │ │ strbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x281540 │ │ │ │ + bl 0x2813f0 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178b534 │ │ │ │ + blne 0x178b3e4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, sp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14cc160 │ │ │ │ + b 0x14cc010 │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140102 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf8341987 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf830ef02 │ │ │ │ strbmi r3, [r6, #2818]! @ 0xb02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecbaf9c │ │ │ │ + bl 0xfecbae4c │ │ │ │ adcsmi r0, r8, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8204413 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x30680c │ │ │ │ + blvc 0x3066bc │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14ce9dc │ │ │ │ + b 0x14ce88c │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe3faed0 │ │ │ │ + bne 0xfe3fad80 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xda9e20 │ │ │ │ - blvc 0x1c6488 │ │ │ │ + bne 0xda9cd0 │ │ │ │ + blvc 0x1c6338 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -256914,34 +256829,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff40327c │ │ │ │ + bne 0xff40312c │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x119a27c │ │ │ │ + bl 0x119a12c │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x38604c │ │ │ │ - bne 0x1800214 │ │ │ │ + beq 0x385efc │ │ │ │ + bne 0x18000c4 │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe8d69c │ │ │ │ + bne 0xe8d54c │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -256963,54 +256878,54 @@ │ │ │ │ stccs 14, cr14, [r2], {120} @ 0x78 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f1b14 │ │ │ │ + b 0x14f19c4 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #3648 @ 0xe40 │ │ │ │ + adcmi pc, r5, #14400 @ 0x3840 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1285f68 │ │ │ │ + bleq 0x1285e18 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #2496 @ 0x9c0 │ │ │ │ - bleq 0x1c940c │ │ │ │ - blls 0x142730 │ │ │ │ + adcmi pc, r5, #13248 @ 0x33c0 │ │ │ │ + bleq 0x1c92bc │ │ │ │ + blls 0x1425e0 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb77c │ │ │ │ + bl 0xfe9cb62c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481760 │ │ │ │ - blls 0x12653e8 │ │ │ │ + blmi 0x481610 │ │ │ │ + blls 0x1265298 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf816f1a8 │ │ │ │ + @ instruction: 0xf81ef1a8 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xf9a4f1a8 │ │ │ │ + @ instruction: 0xf9acf1a8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257026,54 +256941,54 @@ │ │ │ │ stccs 13, cr14, [r2], {250} @ 0xfa │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f1c10 │ │ │ │ + b 0x14f1ac0 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #49920 @ 0xc300 │ │ │ │ + adcmi pc, r5, #6848 @ 0x1ac0 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe286064 │ │ │ │ + bleq 0xfe285f14 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #45312 @ 0xb100 │ │ │ │ - bleq 0x249588 │ │ │ │ - blls 0x14282c │ │ │ │ + adcmi pc, r5, #5696 @ 0x1640 │ │ │ │ + bleq 0x249438 │ │ │ │ + blls 0x1426dc │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb878 │ │ │ │ + bl 0xfe9cb728 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48185c │ │ │ │ - blls 0x12654e4 │ │ │ │ + blmi 0x48170c │ │ │ │ + blls 0x1265394 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xff98f1a7 │ │ │ │ + @ instruction: 0xffa0f1a7 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xf926f1a8 │ │ │ │ + @ instruction: 0xf92ef1a8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -257088,60 +257003,60 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ ldcl 1, cr15, [r8, #-600]! @ 0xfffffda8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dcb50 │ │ │ │ + b 0x14dca00 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - stc2l 7, cr15, [r8, #-96] @ 0xffffffa0 │ │ │ │ + ldc2l 7, cr15, [r0, #96]! @ 0x60 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286160 │ │ │ │ + bleq 0xff286010 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7189700 │ │ │ │ - adcsmi pc, r5, #3520 @ 0xdc0 │ │ │ │ + adcsmi pc, r5, #14272 @ 0x37c0 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0b96c │ │ │ │ + bl 0xfea0b81c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x641950 │ │ │ │ - blls 0x12e55d8 │ │ │ │ + blmi 0x641800 │ │ │ │ + blls 0x12e5488 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1ef550 │ │ │ │ - blne 0x785ed0 │ │ │ │ + bls 0x1ef400 │ │ │ │ + blne 0x785d80 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a74622 │ │ │ │ - andls pc, r3, r1, lsl pc @ │ │ │ │ + andls pc, r3, r9, lsl pc @ │ │ │ │ @ instruction: 0xf1a8e7aa │ │ │ │ - svclt 0x0000f89f │ │ │ │ + svclt 0x0000f8a7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257157,54 +257072,54 @@ │ │ │ │ stccs 12, cr14, [r2], {244} @ 0xf4 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f1e1c │ │ │ │ + b 0x14f1ccc │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ - @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #364 @ 0x16c │ │ │ │ + @ instruction: 0xf72d3401 │ │ │ │ + adcmi pc, r5, #196608 @ 0x30000 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1286270 │ │ │ │ + bleq 0x1286120 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #292 @ 0x124 │ │ │ │ - bleq 0x1c9714 │ │ │ │ - blls 0x142a38 │ │ │ │ + adcmi pc, r5, #964 @ 0x3c4 │ │ │ │ + bleq 0x1c95c4 │ │ │ │ + blls 0x1428e8 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cba84 │ │ │ │ + bl 0xfe9cb934 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481a68 │ │ │ │ - blls 0x12656f0 │ │ │ │ + blmi 0x481918 │ │ │ │ + blls 0x12655a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - cdp2 1, 9, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 1, 9, cr15, cr10, cr7, {5} │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xf820f1a8 │ │ │ │ + @ instruction: 0xf828f1a8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257220,54 +257135,54 @@ │ │ │ │ stccs 12, cr14, [r2], {118} @ 0x76 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f1f18 │ │ │ │ + b 0x14f1dc8 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #29, 30 @ 0x74 │ │ │ │ + adcmi pc, r5, #788 @ 0x314 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28636c │ │ │ │ + bleq 0xfe28621c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #11, 30 @ 0x2c │ │ │ │ - bleq 0x249890 │ │ │ │ - blls 0x142b34 │ │ │ │ + adcmi pc, r5, #716 @ 0x2cc │ │ │ │ + bleq 0x249740 │ │ │ │ + blls 0x1429e4 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbb80 │ │ │ │ + bl 0xfe9cba30 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481b64 │ │ │ │ - blls 0x12657ec │ │ │ │ + blmi 0x481a14 │ │ │ │ + blls 0x126569c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - cdp2 1, 1, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 1, 1, cr15, cr12, cr7, {5} │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - @ instruction: 0xffa2f1a7 │ │ │ │ + @ instruction: 0xffaaf1a7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -257277,65 +257192,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - bl 0xffe47e54 │ │ │ │ + bl 0xffe47d04 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dce58 │ │ │ │ + b 0x14dcd08 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - cdp2 7, 12, cr15, cr2, cr12, {1} │ │ │ │ + @ instruction: 0xff6af72c │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286468 │ │ │ │ + bleq 0xff286318 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #2832 @ 0xb10 │ │ │ │ + adcsmi pc, r5, #356 @ 0x164 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0bc74 │ │ │ │ + bl 0xfea0bb24 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x641c58 │ │ │ │ - blls 0x12e58e0 │ │ │ │ + blmi 0x641b08 │ │ │ │ + blls 0x12e5790 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1ef858 │ │ │ │ - blne 0x7861d8 │ │ │ │ + bls 0x1ef708 │ │ │ │ + blne 0x786088 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a74622 │ │ │ │ - andls pc, r3, sp, lsl #27 │ │ │ │ + mulls r3, r5, sp │ │ │ │ @ instruction: 0xf1a7e7aa │ │ │ │ - svclt 0x0000ff1b │ │ │ │ + svclt 0x0000ff23 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257351,54 +257266,54 @@ │ │ │ │ @ instruction: 0x2c02eb70 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2124 │ │ │ │ + b 0x14f1fd4 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #14784 @ 0x39c0 │ │ │ │ + adcmi pc, r5, #2288 @ 0x8f0 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1286578 │ │ │ │ + bleq 0x1286428 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #13632 @ 0x3540 │ │ │ │ - bleq 0x1c9a1c │ │ │ │ - blls 0x142d40 │ │ │ │ + adcmi pc, r5, #2000 @ 0x7d0 │ │ │ │ + bleq 0x1c98cc │ │ │ │ + blls 0x142bf0 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbd8c │ │ │ │ + bl 0xfe9cbc3c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481d70 │ │ │ │ - blls 0x12659f8 │ │ │ │ + blmi 0x481c20 │ │ │ │ + blls 0x12658a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - stc2 1, cr15, [lr, #-668] @ 0xfffffd64 │ │ │ │ + ldc2 1, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - cdp2 1, 9, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 1, 10, cr15, cr4, cr7, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257414,54 +257329,54 @@ │ │ │ │ @ instruction: 0x2c02eaf2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2220 │ │ │ │ + b 0x14f20d0 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #10816 @ 0x2a40 │ │ │ │ + adcmi pc, r5, #1296 @ 0x510 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe286674 │ │ │ │ + bleq 0xfe286524 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #9664 @ 0x25c0 │ │ │ │ - bleq 0x249b98 │ │ │ │ - blls 0x142e3c │ │ │ │ + adcmi pc, r5, #1008 @ 0x3f0 │ │ │ │ + bleq 0x249a48 │ │ │ │ + blls 0x142cec │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbe88 │ │ │ │ + bl 0xfe9cbd38 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481e6c │ │ │ │ - blls 0x1265af4 │ │ │ │ + blmi 0x481d1c │ │ │ │ + blls 0x12659a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - ldc2 1, cr15, [r0], {167} @ 0xa7 │ │ │ │ + ldc2 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - cdp2 1, 1, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 1, 2, cr15, cr6, cr7, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -257471,65 +257386,65 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - b 0x1d4815c │ │ │ │ + b 0x1d4800c │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dd160 │ │ │ │ + b 0x14dd010 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - ldc2 7, cr15, [lr, #176] @ 0xb0 │ │ │ │ + cdp2 7, 4, cr15, cr6, cr12, {1} │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286770 │ │ │ │ + bleq 0xff286620 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #9024 @ 0x2340 │ │ │ │ + adcsmi pc, r5, #848 @ 0x350 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0bf7c │ │ │ │ + bl 0xfea0be2c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x641f60 │ │ │ │ - blls 0x12e5be8 │ │ │ │ + blmi 0x641e10 │ │ │ │ + blls 0x12e5a98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1efb60 │ │ │ │ - blne 0x7864e0 │ │ │ │ + bls 0x1efa10 │ │ │ │ + blne 0x786390 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a74622 │ │ │ │ - andls pc, r3, r9, lsl #24 │ │ │ │ + andls pc, r3, r1, lsl ip @ │ │ │ │ @ instruction: 0xf1a7e7aa │ │ │ │ - svclt 0x0000fd97 │ │ │ │ + svclt 0x0000fd9f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257545,54 +257460,54 @@ │ │ │ │ @ instruction: 0x2c02e9ec │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f242c │ │ │ │ + b 0x14f22dc │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #22272 @ 0x5700 │ │ │ │ + adcmi pc, r5, #65280 @ 0xff00 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1286880 │ │ │ │ + bleq 0x1286730 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #17664 @ 0x4500 │ │ │ │ - bleq 0x1c9d24 │ │ │ │ - blls 0x143048 │ │ │ │ + adcmi pc, r5, #60672 @ 0xed00 │ │ │ │ + bleq 0x1c9bd4 │ │ │ │ + blls 0x142ef8 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc094 │ │ │ │ + bl 0xfe9cbf44 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x482078 │ │ │ │ - blls 0x1265d00 │ │ │ │ + blmi 0x481f28 │ │ │ │ + blls 0x1265bb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0xfe3c835e │ │ │ │ + blx 0xfe5c820e │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - ldc2 1, cr15, [r8, #-668] @ 0xfffffd64 │ │ │ │ + stc2 1, cr15, [r0, #-668]! @ 0xfffffd64 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257608,54 +257523,54 @@ │ │ │ │ @ instruction: 0x2c02e96e │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2528 │ │ │ │ + b 0x14f23d8 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #6400 @ 0x1900 │ │ │ │ + adcmi pc, r5, #49408 @ 0xc100 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28697c │ │ │ │ + bleq 0xfe28682c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #1792 @ 0x700 │ │ │ │ - bleq 0x249ea0 │ │ │ │ - blls 0x143144 │ │ │ │ + adcmi pc, r5, #44800 @ 0xaf00 │ │ │ │ + bleq 0x249d50 │ │ │ │ + blls 0x142ff4 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc190 │ │ │ │ + bl 0xfe9cc040 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x482174 │ │ │ │ - blls 0x1265dfc │ │ │ │ + blmi 0x482024 │ │ │ │ + blls 0x1265cac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0x44845a │ │ │ │ + blx 0x64830a │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - ldc2 1, cr15, [sl], {167} @ 0xa7 │ │ │ │ + stc2 1, cr15, [r2], #668 @ 0x29c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -257670,60 +257585,60 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ stmia ip!, {r1, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dd468 │ │ │ │ + b 0x14dd318 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0xff5c9af2 │ │ │ │ + ldc2l 7, cr15, [sl], #-176 @ 0xffffff50 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286a78 │ │ │ │ + bleq 0xff286928 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #197632 @ 0x30400 │ │ │ │ + adcsmi pc, r5, #26880 @ 0x6900 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0c284 │ │ │ │ + bl 0xfea0c134 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x642268 │ │ │ │ - blls 0x12e5ef0 │ │ │ │ + blmi 0x642118 │ │ │ │ + blls 0x12e5da0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1efe68 │ │ │ │ - blne 0x7867e8 │ │ │ │ + bls 0x1efd18 │ │ │ │ + blne 0x786698 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a74622 │ │ │ │ - andls pc, r3, r5, lsl #21 │ │ │ │ + andls pc, r3, sp, lsl #21 │ │ │ │ @ instruction: 0xf1a7e7aa │ │ │ │ - svclt 0x0000fc13 │ │ │ │ + svclt 0x0000fc1b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257739,54 +257654,54 @@ │ │ │ │ stccs 8, cr14, [r2], {104} @ 0x68 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2734 │ │ │ │ + b 0x14f25e4 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #929792 @ 0xe3000 │ │ │ │ + adcmi pc, r5, #142336 @ 0x22c00 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1286b88 │ │ │ │ + bleq 0x1286a38 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #856064 @ 0xd1000 │ │ │ │ - bleq 0x1ca02c │ │ │ │ - blls 0x143350 │ │ │ │ + adcmi pc, r5, #123904 @ 0x1e400 │ │ │ │ + bleq 0x1c9edc │ │ │ │ + blls 0x143200 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc39c │ │ │ │ + bl 0xfe9cc24c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x482380 │ │ │ │ - blls 0x1266008 │ │ │ │ + blmi 0x482230 │ │ │ │ + blls 0x1265eb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0x2c8664 │ │ │ │ + blx 0x4c8514 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xfe64866e │ │ │ │ + blx 0xfe84851e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257802,54 +257717,54 @@ │ │ │ │ stccs 15, cr14, [r2], {234} @ 0xea │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2830 │ │ │ │ + b 0x14f26e0 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #675840 @ 0xa5000 │ │ │ │ + adcmi pc, r5, #78848 @ 0x13400 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe286c84 │ │ │ │ + bleq 0xfe286b34 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #602112 @ 0x93000 │ │ │ │ - bleq 0x24a1a8 │ │ │ │ - blls 0x14344c │ │ │ │ + adcmi pc, r5, #60416 @ 0xec00 │ │ │ │ + bleq 0x24a058 │ │ │ │ + blls 0x1432fc │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc498 │ │ │ │ + bl 0xfe9cc348 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48247c │ │ │ │ - blls 0x1266104 │ │ │ │ + blmi 0x48232c │ │ │ │ + blls 0x1265fb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf988f1a7 │ │ │ │ + @ instruction: 0xf990f1a7 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0x6c876a │ │ │ │ + blx 0x8c861a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -257864,60 +257779,60 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ svc 0x0068f195 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dd770 │ │ │ │ + b 0x14dd620 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0xfecc9df8 │ │ │ │ + blx 0x16c9caa │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286d80 │ │ │ │ + bleq 0xff286c30 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #643072 @ 0x9d000 │ │ │ │ + adcsmi pc, r5, #70656 @ 0x11400 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0c58c │ │ │ │ + bl 0xfea0c43c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x642570 │ │ │ │ - blls 0x12e61f8 │ │ │ │ + blmi 0x642420 │ │ │ │ + blls 0x12e60a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f0170 │ │ │ │ - blne 0x786af0 │ │ │ │ + bls 0x1f0020 │ │ │ │ + blne 0x7869a0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a74622 │ │ │ │ - andls pc, r3, r1, lsl #18 │ │ │ │ + andls pc, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf1a7e7aa │ │ │ │ - svclt 0x0000fa8f │ │ │ │ + svclt 0x0000fa97 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -257950,144 +257865,144 @@ │ │ │ │ andsgt pc, r3, r6, lsl r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8004461 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5cc688 │ │ │ │ + blne 0xff5cc538 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a79201 │ │ │ │ - bls 0x18a4f8 │ │ │ │ + bls 0x18a3c8 │ │ │ │ ldr r4, [lr, r6, lsl #12]! │ │ │ │ - blx 0x8c8958 │ │ │ │ + blx 0xac8808 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc952ec │ │ │ │ + blmi 0xc9519c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ mrc 1, 3, APSR_nzcv, cr2, cr5, {4} │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d930c │ │ │ │ + b 0x14d91bc │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dcdf0 │ │ │ │ + b 0x14dcca0 │ │ │ │ mlasle r6, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8204461 │ │ │ │ ldclle 15, cr1, [r5], #8 │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x1ca3d0 │ │ │ │ + blne 0x1ca280 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2750 │ │ │ │ - blls 0x12663d4 │ │ │ │ + blmi 0x4c2600 │ │ │ │ + blls 0x1266284 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf820f1a7 │ │ │ │ + @ instruction: 0xf828f1a7 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a7e7be │ │ │ │ - svclt 0x0000f9ad │ │ │ │ + svclt 0x0000f9b5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc953d0 │ │ │ │ + blmi 0xc95280 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ mcr 1, 0, pc, cr0, cr5, {4} @ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d93f0 │ │ │ │ + b 0x14d92a0 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dced4 │ │ │ │ + b 0x14dcd84 │ │ │ │ ldrsbtle r0, [r6], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8404461 │ │ │ │ ldclle 15, cr1, [r5], #16 │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x24a534 │ │ │ │ + blne 0x24a3e4 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2834 │ │ │ │ - blls 0x12664b8 │ │ │ │ + blmi 0x4c26e4 │ │ │ │ + blls 0x1266368 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xffaef1a6 │ │ │ │ + @ instruction: 0xffb6f1a6 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a7e7be │ │ │ │ - svclt 0x0000f93b │ │ │ │ + svclt 0x0000f943 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ sbclt r4, r6, pc, lsl r6 │ │ │ │ ldmdaeq r7, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -258099,25 +258014,25 @@ │ │ │ │ strbmi r7, [r0], -r0, lsl #5 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf19500ed │ │ │ │ svccs 0x0002ed8e │ │ │ │ strcc sp, [r1, -sl, asr #32] │ │ │ │ - b 0x14dcf6c │ │ │ │ - b 0x14ceff4 │ │ │ │ + b 0x14dce1c │ │ │ │ + b 0x14ceea4 │ │ │ │ suble r1, sp, sl, lsl r7 │ │ │ │ - b 0x14f91bc │ │ │ │ + b 0x14f906c │ │ │ │ strbmi r1, [r9], -r7, lsl #28 │ │ │ │ stmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmib r1, {r0, r4, r5, r6, r7, sl, lr}^ │ │ │ │ ldmib r1, {sl, fp, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf848189b │ │ │ │ - bl 0x141c11c │ │ │ │ + bl 0x141bfcc │ │ │ │ strmi r0, [r9, #768] @ 0x300 │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ @ instruction: 0x4621d1f1 │ │ │ │ strbeq lr, [r7, r6, lsl #22] │ │ │ │ ldmib r1, {r1, r2, r5, r7, sl, lr}^ │ │ │ │ strcc r3, [r8, -r0] │ │ │ │ strcs lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @@ -258126,37 +258041,37 @@ │ │ │ │ andeq lr, r4, r0, asr #22 │ │ │ │ @ instruction: 0xf847458e │ │ │ │ mvnsle r0, r4, lsl #24 │ │ │ │ svclt 0x003e45aa │ │ │ │ andeq lr, r6, #10240 @ 0x2800 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r2!, {r2, r9, ip, lr, pc}^ │ │ │ │ - blne 0xfe5cc948 │ │ │ │ + blne 0xfe5cc7f8 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r6, pc, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x14dd000 │ │ │ │ + b 0x14dceb0 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b3 │ │ │ │ ldrbmi r4, [r2], -r1, lsr #12 │ │ │ │ vst1.16 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf8cd7380 │ │ │ │ @ instruction: 0xf1a6a004 │ │ │ │ - @ instruction: 0xf8ddff25 │ │ │ │ + @ instruction: 0xf8ddff2d │ │ │ │ strmi sl, [r4], -r4 │ │ │ │ @ instruction: 0xf1a7e7a4 │ │ │ │ - svclt 0x0000f8b1 │ │ │ │ + svclt 0x0000f8b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -258191,52 +258106,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5cca4c │ │ │ │ + blne 0xff5cc8fc │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a69201 │ │ │ │ - bls 0x18c134 │ │ │ │ + bls 0x18c004 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - @ instruction: 0xf83cf1a7 │ │ │ │ + @ instruction: 0xf844f1a7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd156b0 │ │ │ │ + blmi 0xd15560 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldc 1, cr15, [r0], {149} @ 0x95 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d96d0 │ │ │ │ + b 0x14d9580 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd1b4 │ │ │ │ + b 0x14dd064 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -258245,57 +258160,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1ca79c │ │ │ │ + blne 0x1ca64c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2b1c │ │ │ │ - blls 0x12667a0 │ │ │ │ + blmi 0x4c29cc │ │ │ │ + blls 0x1266650 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - cdp2 1, 3, cr15, cr10, cr6, {5} │ │ │ │ + cdp2 1, 4, cr15, cr2, cr6, {5} │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a6e7ba │ │ │ │ - svclt 0x0000ffc7 │ │ │ │ + svclt 0x0000ffcf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1579c │ │ │ │ + blmi 0xd1564c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldc 1, cr15, [sl], {149} @ 0x95 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d97bc │ │ │ │ + b 0x14d966c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd2a0 │ │ │ │ + b 0x14dd150 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -258304,35 +258219,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24a908 │ │ │ │ + blne 0x24a7b8 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2c08 │ │ │ │ - blls 0x126688c │ │ │ │ + blmi 0x4c2ab8 │ │ │ │ + blls 0x126673c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - stc2l 1, cr15, [r4, #664] @ 0x298 │ │ │ │ + stc2l 1, cr15, [ip, #664] @ 0x298 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a6e7ba │ │ │ │ - svclt 0x0000ff51 │ │ │ │ + svclt 0x0000ff59 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -258367,52 +258282,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5ccd0c │ │ │ │ + blne 0xff5ccbbc │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a69201 │ │ │ │ - bls 0x18be74 │ │ │ │ + bls 0x18bd44 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - cdp2 1, 13, cr15, cr12, cr6, {5} │ │ │ │ + cdp2 1, 14, cr15, cr4, cr6, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15970 │ │ │ │ + blmi 0xd15820 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - bl 0xd48fd8 │ │ │ │ + bl 0xd48e88 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9990 │ │ │ │ + b 0x14d9840 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd474 │ │ │ │ + b 0x14dd324 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -258421,57 +258336,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1caa5c │ │ │ │ + blne 0x1ca90c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2ddc │ │ │ │ - blls 0x1266a60 │ │ │ │ + blmi 0x4c2c8c │ │ │ │ + blls 0x1266910 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - ldc2l 1, cr15, [sl], {166} @ 0xa6 │ │ │ │ + stc2l 1, cr15, [r2], #664 @ 0x298 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a6e7ba │ │ │ │ - svclt 0x0000fe67 │ │ │ │ + svclt 0x0000fe6f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15a5c │ │ │ │ + blmi 0xd1590c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - b 0xfefc90c4 │ │ │ │ + b 0xfefc8f74 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9a7c │ │ │ │ + b 0x14d992c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd560 │ │ │ │ + b 0x14dd410 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ uqasxmi fp, r1, r8 │ │ │ │ @@ -258480,35 +258395,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00384561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24abc8 │ │ │ │ + blne 0x24aa78 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2ec8 │ │ │ │ - blls 0x1266b4c │ │ │ │ + blmi 0x4c2d78 │ │ │ │ + blls 0x12669fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - stc2l 1, cr15, [r4], #-664 @ 0xfffffd68 │ │ │ │ + stc2l 1, cr15, [ip], #-664 @ 0xfffffd68 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a6e7ba │ │ │ │ - svclt 0x0000fdf1 │ │ │ │ + svclt 0x0000fdf9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -258543,52 +258458,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5ccfcc │ │ │ │ + blne 0xff5cce7c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a69201 │ │ │ │ - bls 0x18bbb4 │ │ │ │ + bls 0x18ba84 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - ldc2l 1, cr15, [ip, #-664]! @ 0xfffffd68 │ │ │ │ + stc2 1, cr15, [r4, #664] @ 0x298 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15c30 │ │ │ │ + blmi 0xd15ae0 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldmib r0, {r0, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9c50 │ │ │ │ + b 0x14d9b00 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd734 │ │ │ │ + b 0x14dd5e4 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -258597,57 +258512,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1cad1c │ │ │ │ + blne 0x1cabcc │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c309c │ │ │ │ - blls 0x1266d20 │ │ │ │ + blmi 0x4c2f4c │ │ │ │ + blls 0x1266bd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0x1fc937a │ │ │ │ + blx 0xfe1c922a │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a6e7ba │ │ │ │ - svclt 0x0000fd07 │ │ │ │ + svclt 0x0000fd0f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15d1c │ │ │ │ + blmi 0xd15bcc │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldmdb sl, {r0, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9d3c │ │ │ │ + b 0x14d9bec │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd820 │ │ │ │ + b 0x14dd6d0 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -258656,35 +258571,35 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24ae88 │ │ │ │ + blne 0x24ad38 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c3188 │ │ │ │ - blls 0x1266e0c │ │ │ │ + blmi 0x4c3038 │ │ │ │ + blls 0x1266cbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0x249466 │ │ │ │ + blx 0x449316 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a6e7ba │ │ │ │ - svclt 0x0000fc91 │ │ │ │ + svclt 0x0000fc99 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ vmla.i , , d3[1] │ │ │ │ @ instruction: 0xf10d2401 │ │ │ │ @@ -258719,52 +258634,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5cd28c │ │ │ │ + blne 0xff5cd13c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a69201 │ │ │ │ - bls 0x18b8f4 │ │ │ │ + bls 0x18b7c4 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - ldc2 1, cr15, [ip], {166} @ 0xa6 │ │ │ │ + stc2 1, cr15, [r4], #-664 @ 0xfffffd68 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15ef0 │ │ │ │ + blmi 0xd15da0 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldmda r0!, {r0, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9f10 │ │ │ │ + b 0x14d9dc0 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd9f4 │ │ │ │ + b 0x14dd8a4 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -258773,57 +258688,57 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1cafdc │ │ │ │ + blne 0x1cae8c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c335c │ │ │ │ - blls 0x1266fe0 │ │ │ │ + blmi 0x4c320c │ │ │ │ + blls 0x1266e90 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0x7c9638 │ │ │ │ + blx 0x9c94e8 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a6e7ba │ │ │ │ - svclt 0x0000fba7 │ │ │ │ + svclt 0x0000fbaf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15fdc │ │ │ │ + blmi 0xd15e8c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ svc 0x00faf194 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9ffc │ │ │ │ + b 0x14d9eac │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14ddae0 │ │ │ │ + b 0x14dd990 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #30 │ │ │ │ @@ -258832,54 +258747,54 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00284561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24b148 │ │ │ │ + blne 0x24aff8 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c3448 │ │ │ │ - blls 0x12670cc │ │ │ │ + blmi 0x4c32f8 │ │ │ │ + blls 0x1266f7c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - @ instruction: 0xf9a4f1a6 │ │ │ │ + @ instruction: 0xf9acf1a6 │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a6e7ba │ │ │ │ - svclt 0x0000fb31 │ │ │ │ + svclt 0x0000fb39 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14deac4 │ │ │ │ + b 0x14de974 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x247cdc │ │ │ │ + beq 0x247b8c │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - @ instruction: 0xffa4f788 │ │ │ │ + @ instruction: 0xf84cf789 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -258893,24 +258808,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14deb40 │ │ │ │ + b 0x14de9f0 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x247d58 │ │ │ │ + beq 0x247c08 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - @ instruction: 0xf89af789 │ │ │ │ + @ instruction: 0xf942f789 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -258924,30 +258839,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14debbc │ │ │ │ + b 0x14dea6c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154de4 │ │ │ │ + bl 0x154c94 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2293] @ 0xfffff70b @ │ │ │ │ + ldrbmi pc, [r5, #-2461] @ 0xfffff663 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x38360c │ │ │ │ + bl 0x3834bc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd5fc │ │ │ │ + bl 0xfe9cd4ac │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -258955,30 +258870,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dec38 │ │ │ │ + b 0x14deae8 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154e60 │ │ │ │ + bl 0x154d10 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2435] @ 0xfffff67d @ │ │ │ │ + ldrbmi pc, [r5, #-2603] @ 0xfffff5d5 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383688 │ │ │ │ + bl 0x383538 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd678 │ │ │ │ + bl 0xfe9cd528 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -258986,30 +258901,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14decb4 │ │ │ │ + b 0x14deb64 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154cdc │ │ │ │ + bl 0x154b8c │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2473] @ 0xfffff657 @ │ │ │ │ + ldrbmi pc, [r5, #-2641] @ 0xfffff5af @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383704 │ │ │ │ + bl 0x3835b4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd6f4 │ │ │ │ + bl 0xfe9cd5a4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259017,30 +258932,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14ded30 │ │ │ │ + b 0x14debe0 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154d58 │ │ │ │ + bl 0x154c08 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2667] @ 0xfffff595 @ │ │ │ │ + ldrbmi pc, [r5, #-2835] @ 0xfffff4ed @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383780 │ │ │ │ + bl 0x383630 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd770 │ │ │ │ + bl 0xfe9cd620 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259048,24 +258963,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dedac │ │ │ │ + b 0x14dec5c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x247fc4 │ │ │ │ + beq 0x247e74 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - blx 0xc4b1f2 │ │ │ │ + blx 0xff64b0a2 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -259079,24 +258994,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dee28 │ │ │ │ + b 0x14decd8 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x248040 │ │ │ │ + beq 0x247ef0 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - blx 0x7cb26e │ │ │ │ + blx 0xff1cb11e │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -259110,30 +259025,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14deea4 │ │ │ │ + b 0x14ded54 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1550cc │ │ │ │ + bl 0x154f7c │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf7884641 │ │ │ │ - ldrbmi pc, [r5, #-3999] @ 0xfffff061 @ │ │ │ │ + @ instruction: 0xf7894641 │ │ │ │ + ldrbmi pc, [r5, #-2119] @ 0xfffff7b9 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3838f4 │ │ │ │ + bl 0x3837a4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd8e4 │ │ │ │ + bl 0xfe9cd794 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259141,30 +259056,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14def20 │ │ │ │ + b 0x14dedd0 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x155148 │ │ │ │ + bl 0x154ff8 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2093] @ 0xfffff7d3 @ │ │ │ │ + ldrbmi pc, [r5, #-2261] @ 0xfffff72b @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383970 │ │ │ │ + bl 0x383820 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd960 │ │ │ │ + bl 0xfe9cd810 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259172,30 +259087,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14def9c │ │ │ │ + b 0x14dee4c │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154fc4 │ │ │ │ + bl 0x154e74 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2149] @ 0xfffff79b @ │ │ │ │ + ldrbmi pc, [r5, #-2317] @ 0xfffff6f3 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3839ec │ │ │ │ + bl 0x38389c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd9dc │ │ │ │ + bl 0xfe9cd88c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259203,30 +259118,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df018 │ │ │ │ + b 0x14deec8 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x155040 │ │ │ │ + bl 0x154ef0 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2343] @ 0xfffff6d9 @ │ │ │ │ + ldrbmi pc, [r5, #-2511] @ 0xfffff631 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383a68 │ │ │ │ + bl 0x383918 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cda58 │ │ │ │ + bl 0xfe9cd908 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259234,25 +259149,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df094 │ │ │ │ + b 0x14def44 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2482a8 │ │ │ │ + beq 0x248158 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - ldc2 7, cr15, [lr], #544 @ 0x220 │ │ │ │ + stc2l 7, cr15, [r6, #-544]! @ 0xfffffde0 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259267,25 +259182,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df118 │ │ │ │ + b 0x14defc8 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24832c │ │ │ │ + beq 0x2481dc │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - ldc2 7, cr15, [r0, #544]! @ 0x220 │ │ │ │ + cdp2 7, 5, cr15, cr8, cr8, {4} │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259300,32 +259215,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df19c │ │ │ │ + b 0x14df04c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x1553c0 │ │ │ │ + bl 0x155270 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7882100 │ │ │ │ - ldrbmi pc, [r5, #-3639] @ 0xfffff1c9 @ │ │ │ │ + ldrbmi pc, [r5, #-3807] @ 0xfffff121 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383bf4 │ │ │ │ + bl 0x383aa4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdbe4 │ │ │ │ + bl 0xfe9cda94 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259333,32 +259248,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df220 │ │ │ │ + b 0x14df0d0 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x155444 │ │ │ │ + bl 0x1552f4 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7882100 │ │ │ │ - ldrbmi pc, [r5, #-3777] @ 0xfffff13f @ │ │ │ │ + ldrbmi pc, [r5, #-3945] @ 0xfffff097 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383c78 │ │ │ │ + bl 0x383b28 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdc68 │ │ │ │ + bl 0xfe9cdb18 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259366,32 +259281,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df2a4 │ │ │ │ + b 0x14df154 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x1552c8 │ │ │ │ + bl 0x155178 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7882100 │ │ │ │ - ldrbmi pc, [r5, #-3845] @ 0xfffff0fb @ │ │ │ │ + ldrbmi pc, [r5, #-4013] @ 0xfffff053 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383cfc │ │ │ │ + bl 0x383bac │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdcec │ │ │ │ + bl 0xfe9cdb9c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259399,32 +259314,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df328 │ │ │ │ + b 0x14df1d8 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15534c │ │ │ │ + bl 0x1551fc │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf7882100 │ │ │ │ - ldrbmi pc, [r5, #-4035] @ 0xfffff03d @ │ │ │ │ + @ instruction: 0xf7892100 │ │ │ │ + ldrbmi pc, [r5, #-2155] @ 0xfffff795 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383d80 │ │ │ │ + bl 0x383c30 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdd70 │ │ │ │ + bl 0xfe9cdc20 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259432,24 +259347,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df3ac │ │ │ │ + b 0x14df25c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x1553d0 │ │ │ │ + bl 0x155280 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ - stc2 7, cr15, [sl], {137} @ 0x89 │ │ │ │ + ldc2 7, cr15, [r2], #548 @ 0x224 │ │ │ │ svceq 0x0002f826 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259464,24 +259379,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df42c │ │ │ │ + b 0x14df2dc │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x155650 │ │ │ │ + bl 0x155500 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r1], -r4, lsl #22 │ │ │ │ - blx 0xffacb872 │ │ │ │ + stc2 7, cr15, [lr], {137} @ 0x89 │ │ │ │ svceq 0x0004f846 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259490,58 +259405,58 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d1698 │ │ │ │ + blx 0x18d1548 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14fd704 │ │ │ │ + b 0x14fd5b4 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14da6a8 │ │ │ │ + b 0x14da558 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf9111e44 │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d5, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x143ef8 │ │ │ │ + bl 0x143da8 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x79eeec │ │ │ │ + bne 0x79ed9c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d170c │ │ │ │ + blx 0x18d15bc │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14fd778 │ │ │ │ + b 0x14fd628 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14ceb28 │ │ │ │ + b 0x14ce9d8 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1cbff4 │ │ │ │ + blpl 0x1cbea4 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x5de5fe │ │ │ │ - b 0x150a750 │ │ │ │ + blx 0x5de4ae │ │ │ │ + b 0x150a600 │ │ │ │ @ instruction: 0xf8244323 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -259557,23 +259472,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - blcs 0x24bce0 │ │ │ │ + blcs 0x24bb90 │ │ │ │ svceq 0x0004f85e │ │ │ │ - blx 0xfe11e68a │ │ │ │ + blx 0xfe11e53a │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78dfc4 │ │ │ │ + blne 0x78de74 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -259583,26 +259498,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df438 │ │ │ │ + b 0x14df2e8 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1c9280 │ │ │ │ + blvc 0x1c9130 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x149264 │ │ │ │ + blvc 0x149114 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ strcc pc, [r8], -r5, ror #19 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259613,62 +259528,62 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 1, cr15, [lr, #-660]! @ 0xfffffd6c │ │ │ │ + stc2l 1, cr15, [r6, #-660] @ 0xfffffd6c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d1894 │ │ │ │ + blx 0x18d1744 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14fd900 │ │ │ │ + b 0x14fd7b0 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14da8a4 │ │ │ │ + b 0x14da754 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf8111e44 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x1440f4 │ │ │ │ + bl 0x143fa4 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x79f0e8 │ │ │ │ + bne 0x79ef98 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d1908 │ │ │ │ + blx 0x18d17b8 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14fd974 │ │ │ │ + b 0x14fd824 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14ced24 │ │ │ │ + b 0x14cebd4 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1cbdf0 │ │ │ │ + blpl 0x1cbca0 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x25e7fa │ │ │ │ - b 0x150a944 │ │ │ │ + blx 0x25e6aa │ │ │ │ + b 0x150a7f4 │ │ │ │ @ instruction: 0xf8244313 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -259684,23 +259599,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - bleq 0x24bedc │ │ │ │ + bleq 0x24bd8c │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe91e886 │ │ │ │ + blx 0xfe91e736 │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e1c0 │ │ │ │ + blne 0x78e070 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -259710,26 +259625,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df634 │ │ │ │ + b 0x14df4e4 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1c947c │ │ │ │ + blvc 0x1c932c │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x149460 │ │ │ │ + blvc 0x149310 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ @ instruction: 0x3608f8b7 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259740,103 +259655,103 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - mcrr2 1, 10, pc, r0, cr5 @ │ │ │ │ + mcrr2 1, 10, pc, r8, cr5 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ - blx 0x18d9290 │ │ │ │ + blx 0x18d9140 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3501 │ │ │ │ addlt r0, r5, r1, lsl #28 │ │ │ │ strcs pc, [r5], r3, asr #7 │ │ │ │ - b 0x14fdafc │ │ │ │ - b 0x14d01b4 │ │ │ │ + b 0x14fd9ac │ │ │ │ + b 0x14d0064 │ │ │ │ @ instruction: 0xf1a20ece │ │ │ │ @ instruction: 0xf1c60408 │ │ │ │ svclt 0x00140200 │ │ │ │ ldrbtmi r4, [r7], -r7, asr #12 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x94a5d4 │ │ │ │ - bleq 0x94a558 │ │ │ │ + beq 0x94a484 │ │ │ │ + bleq 0x94a408 │ │ │ │ ldrbtmi fp, [r0], r8, lsl #30 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ strls r8, [r0, -r1, lsl #28] │ │ │ │ @ instruction: 0xf8549003 │ │ │ │ @ instruction: 0xf1a20f08 │ │ │ │ ldmib r1, {r5, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf1c2c300 │ │ │ │ tstcc r8, r0, lsr #16 │ │ │ │ - b 0xfe428080 │ │ │ │ + b 0xfe427f30 │ │ │ │ rsbsmi r0, fp, r0 │ │ │ │ stc2 10, cr15, [r6], {32} @ │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ @ instruction: 0xf90afa03 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf90bfa23 │ │ │ │ @ instruction: 0xf808fa20 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x141e148 │ │ │ │ + b 0x141dff8 │ │ │ │ @ instruction: 0xf8450000 │ │ │ │ - blx 0x1d1b30 │ │ │ │ - b 0x1149f1c │ │ │ │ + blx 0x1d19e0 │ │ │ │ + b 0x1149dcc │ │ │ │ rscsmi r0, r3, lr │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ rsbvs r4, fp, r3, lsl #6 │ │ │ │ addsmi r9, r9, #0, 22 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, pc} │ │ │ │ stmdble r8, {r1, r2, r6, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1152 @ 0xfffffb80 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb1f344 │ │ │ │ + bl 0xfeb1f1f4 │ │ │ │ ldrmi r0, [lr, #768] @ 0x300 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6515c │ │ │ │ + bl 0xfec6500c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - stccc 6, cr15, [r1], #-316 @ 0xfffffec4 │ │ │ │ + ldclne 6, cr15, [r1], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [pc], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ mcr2 7, 0, pc, cr12, cr1, {7} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65194 │ │ │ │ + bl 0xfec65044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - mcrrcc 6, 4, pc, r5, cr15 @ │ │ │ │ + ldclne 6, cr15, [r5], #316 @ 0x13c │ │ │ │ stceq 2, cr15, [pc], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0, #964]! @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec651cc │ │ │ │ + bl 0xfec6507c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - stclcc 6, cr15, [r9], #-316 @ 0xfffffec4 │ │ │ │ + ldccs 6, cr15, [r9], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [pc], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r4, #964] @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259895,91 +259810,91 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r0, lsl #13 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf716461c │ │ │ │ - strmi pc, [r7], -r7, ror #28 │ │ │ │ + strmi pc, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7164028 │ │ │ │ - @ instruction: 0x4622fe5d │ │ │ │ + strtmi pc, [r2], -r5, lsl #30 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - mrc2 7, 2, pc, cr12, cr5, {0} │ │ │ │ + @ instruction: 0xff04f715 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf71541f0 │ │ │ │ - svclt 0x0000be55 │ │ │ │ + svclt 0x0000befd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r1], -sp, lsl #12 │ │ │ │ ldrmi fp, [ip], -fp, lsl #1 │ │ │ │ - b 0x14cf1e8 │ │ │ │ - b 0x14e0184 │ │ │ │ + b 0x14cf098 │ │ │ │ + b 0x14e0034 │ │ │ │ @ instruction: 0xf0274911 │ │ │ │ streq r4, [fp], #-1536 @ 0xfffffa00 │ │ │ │ - b 0x14f498c │ │ │ │ - b 0x14e0160 │ │ │ │ + b 0x14f483c │ │ │ │ + b 0x14e0010 │ │ │ │ @ instruction: 0xf1b64909 │ │ │ │ strdls r4, [r5], -pc @ │ │ │ │ stmdale r7, {r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ - b 0x26b150 │ │ │ │ + b 0x26b000 │ │ │ │ @ instruction: 0xf1b00003 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r2], #-84 @ 0xffffffac │ │ │ │ + ldc2 7, cr15, [sl, #-84] @ 0xffffffac │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ strtmi r9, [r2], -r5, lsl #16 │ │ │ │ andlt r4, fp, r9, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - mcrlt 7, 1, pc, cr0, cr5, {0} @ │ │ │ │ + mcrlt 7, 6, pc, cr8, cr5, {0} @ │ │ │ │ @ instruction: 0xf0200408 │ │ │ │ @ instruction: 0xf1b04000 │ │ │ │ stmiale fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf1b14019 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46214638 │ │ │ │ @ instruction: 0xf7229209 │ │ │ │ - stmib sp, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r0, [r0], -r6, lsl #2 │ │ │ │ strcs r4, [r0, #-1569] @ 0xfffff9df │ │ │ │ - stc2 7, cr15, [r6], {34} @ 0x22 │ │ │ │ + stc2 7, cr15, [lr, #-136]! @ 0xffffff78 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ stmdals r8, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r0], {34} @ 0x22 │ │ │ │ + stc2 7, cr15, [r8, #-136]! @ 0xffffff78 │ │ │ │ strmi r4, [fp], r2, lsl #13 │ │ │ │ strtmi r4, [r1], -r8, asr #12 │ │ │ │ - ldc2l 7, cr15, [sl], #-136 @ 0xffffff78 │ │ │ │ + stc2 7, cr15, [r2, #-136]! @ 0xffffff78 │ │ │ │ strmi r9, [r0], r9, lsl #20 │ │ │ │ ldrbmi r4, [fp], -r9, lsl #13 │ │ │ │ ldmib sp, {r9, ip, pc}^ │ │ │ │ ldrbmi r0, [r2], -r6, lsl #2 │ │ │ │ - mrc2 7, 3, pc, cr4, cr6, {0} │ │ │ │ + @ instruction: 0xff1cf716 │ │ │ │ stmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ strbmi r0, [fp], -r0, lsl #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ strls r9, [r2, #-1027] @ 0xfffffbfd │ │ │ │ - mcr2 7, 7, pc, cr12, cr12, {0} @ │ │ │ │ + @ instruction: 0xff94f71c │ │ │ │ @ instruction: 0xf7224622 │ │ │ │ - strmi pc, [r7], -pc, ror #25 │ │ │ │ + @ instruction: 0x4607fd97 │ │ │ │ @ instruction: 0x4621e7bc │ │ │ │ @ instruction: 0xf7154640 │ │ │ │ - tstplt r8, r9, lsr #24 @ p-variant is OBSOLETE │ │ │ │ + ldrdlt pc, [r8, -r1] │ │ │ │ ldr r4, [r5, r7, asr #12]! │ │ │ │ strtmi r9, [r1], -r8, lsl #16 │ │ │ │ - stc2 7, cr15, [r2], #-84 @ 0xffffffac │ │ │ │ + stc2l 7, cr15, [sl], {21} │ │ │ │ svcls 0x0008b108 │ │ │ │ strtmi lr, [r1], -lr, lsr #15 │ │ │ │ @ instruction: 0xf7154648 │ │ │ │ - ldmdblt r8!, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b6 │ │ │ │ strmi sp, [r3], -r6, lsr #17 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf0239b08 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ @@ -259998,19 +259913,19 @@ │ │ │ │ ldrsbtgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strls r4, [ip, #-1674] @ 0xfffff976 │ │ │ │ sbcslt r4, lr, #152043520 @ 0x9100000 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1062b02 │ │ │ │ svclt 0x00180601 │ │ │ │ stmib r8, {r0, r8, r9, ip, sp}^ │ │ │ │ - b 0x14e3684 │ │ │ │ + b 0x14e3534 │ │ │ │ @ instruction: 0xf8c806c6 │ │ │ │ svclt 0x0016500c │ │ │ │ @ instruction: 0x463300db │ │ │ │ - b 0x14f2e9c │ │ │ │ + b 0x14f2d4c │ │ │ │ movwls r0, #17315 @ 0x43a3 │ │ │ │ @ instruction: 0x3150f89c │ │ │ │ strls fp, [r3], -r8, lsl #30 │ │ │ │ andspl pc, r0, r8, lsr #17 │ │ │ │ rsble r2, r7, r0, lsl #22 │ │ │ │ cdppl 5, 4, cr15, cr0, cr12, {0} │ │ │ │ mcrrpl 5, 0, pc, r1, cr12 @ │ │ │ │ @@ -260026,15 +259941,15 @@ │ │ │ │ @ instruction: 0xf8ac30aa │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ subsle r3, r9, r8, lsr #32 │ │ │ │ ldrd pc, [r8], -sp │ │ │ │ @ instruction: 0xf1aa46c4 │ │ │ │ strls r0, [r5], -r4, lsl #22 │ │ │ │ - beq 0x24a994 │ │ │ │ + beq 0x24a844 │ │ │ │ ldm lr!, {r2, r9, sl, fp, ip, pc} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf1a7000f │ │ │ │ strls r0, [r4, -r4, lsl #18] │ │ │ │ svcls 0x00023c04 │ │ │ │ andeq pc, r5, #79 @ 0x4f │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ @@ -260043,21 +259958,21 @@ │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ strcc r4, [r1, #-1595] @ 0xfffff9c5 │ │ │ │ svccs 0x0004f85a │ │ │ │ svcne 0x0004f85b │ │ │ │ svceq 0x0004f854 │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf84942b5 │ │ │ │ - blle 0xffcd1f44 │ │ │ │ + blle 0xffcd1df4 │ │ │ │ @ instruction: 0x7604e9dd │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ - blls 0x202b60 │ │ │ │ + blls 0x202a10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r3, r4, r5, sl, lr}^ │ │ │ │ - blne 0xff78e754 │ │ │ │ + blne 0xff78e604 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, lr, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -260084,17 +259999,17 @@ │ │ │ │ andscc pc, lr, sp, lsl #17 │ │ │ │ svccs 0x0004f859 │ │ │ │ @ instruction: 0xf85a465b │ │ │ │ strcc r1, [r1, #-3844] @ 0xfffff0fc │ │ │ │ svceq 0x0004f854 │ │ │ │ mrc2 7, 3, pc, cr8, cr15, {7} │ │ │ │ @ instruction: 0xf84842b5 │ │ │ │ - blle 0xffd51fe8 │ │ │ │ + blle 0xffd51e98 │ │ │ │ str r9, [sp, r5, lsl #28]! │ │ │ │ - @ instruction: 0xf98cf1a5 │ │ │ │ + @ instruction: 0xf994f1a5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldclmi 0, cr11, [r4], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf10d4615 │ │ │ │ @@ -260106,21 +260021,21 @@ │ │ │ │ rscslt ip, fp, #136 @ 0x88 │ │ │ │ movwcc r9, #5650 @ 0x1612 │ │ │ │ stmib sl, {r0, r2, r8, ip, pc}^ │ │ │ │ sbcseq r6, ip, r1, lsl #12 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ svclt 0x000a2b02 │ │ │ │ movwcc r9, #5130 @ 0x140a │ │ │ │ - b 0x14dfcbc │ │ │ │ + b 0x14dfb6c │ │ │ │ @ instruction: 0xf8ca27a7 │ │ │ │ svclt 0x001c600c │ │ │ │ movwls r0, #41179 @ 0xa0db │ │ │ │ andsvs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf89c109a │ │ │ │ - bcs 0x21a988 │ │ │ │ + bcs 0x21a838 │ │ │ │ svclt 0x00a89204 │ │ │ │ andls r2, r3, #4, 4 @ 0x40000000 │ │ │ │ rsbsle r2, r2, r0, lsl #22 │ │ │ │ stmdbpl r0, {r2, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrpl 5, 0, pc, r1, cr12 @ │ │ │ │ ldmdaeq r4!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdlt pc, [r0], -ip │ │ │ │ @@ -260135,46 +260050,46 @@ │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ rsble r3, r4, r0, asr #32 │ │ │ │ @ instruction: 0x464646b4 │ │ │ │ orreq lr, r7, #5120 @ 0x1400 │ │ │ │ ldrbmi r9, [r5], -r9, lsl #6 │ │ │ │ cdpgt 6, 0, cr4, cr15, cr1, {7} │ │ │ │ - strgt r2, [pc, #-1797] @ 0x10dd9f │ │ │ │ + strgt r2, [pc, #-1797] @ 0x10dc4f │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ ldmdavs r3!, {r5, sp, lr, pc} │ │ │ │ strbtmi r8, [r3], -fp, lsr #32 │ │ │ │ subvc pc, sl, sp, lsl #17 │ │ │ │ strbmi r9, [ip], -r9, lsl #20 │ │ │ │ movwls r0, #28829 @ 0x709d │ │ │ │ eorlt pc, r9, r2, asr r8 @ │ │ │ │ ldrmi r9, [r1], #2563 @ 0xa03 │ │ │ │ ldmdbne r7, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ ldmdbne r6, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r5], #-2568 @ 0xfffff5f8 │ │ │ │ - bleq 0x24c630 │ │ │ │ + bleq 0x24c4e0 │ │ │ │ @ instruction: 0xf8564643 │ │ │ │ ldrbmi r1, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ strbmi pc, [ip, #-3605] @ 0xfffff1eb @ │ │ │ │ - bleq 0x24c600 │ │ │ │ - bls 0x2054b0 │ │ │ │ + bleq 0x24c4b0 │ │ │ │ + bls 0x205360 │ │ │ │ ldrmi r9, [r3], #-2823 @ 0xfffff4f9 │ │ │ │ strbmi r9, [sl, #-2564] @ 0xfffff5fc │ │ │ │ stcls 12, cr13, [fp], {220} @ 0xdc │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ - blls 0x3c492c │ │ │ │ + blls 0x3c47dc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 0xfe9ce91c │ │ │ │ + bl 0xfe9ce7cc │ │ │ │ addsmi r0, r4, #-536870912 @ 0xe0000000 │ │ │ │ - blmi 0xc04900 │ │ │ │ - blls 0x6e8588 │ │ │ │ + blmi 0xc047b0 │ │ │ │ + blls 0x6e8438 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 125) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf50c8ff0 │ │ │ │ @@ -260183,40 +260098,40 @@ │ │ │ │ @ instruction: 0xf04f46c4 │ │ │ │ @ instruction: 0xce0f0901 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ subls pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf8ac6833 │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ andcs r0, r1, #0, 20 │ │ │ │ - bl 0x2600b0 │ │ │ │ + bl 0x25ff60 │ │ │ │ @ instruction: 0xf88d0387 │ │ │ │ @ instruction: 0xf88d203d │ │ │ │ andcs r2, r6, #63 @ 0x3f │ │ │ │ @ instruction: 0xf88d9308 │ │ │ │ strls r2, [r9], #-54 @ 0xffffffca │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ldrbmi r9, [ip], -r8, lsl #22 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldrmi r9, [fp], #2819 @ 0xb03 │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2823 @ 0xfffff4f9 │ │ │ │ - blne 0x24c6f4 │ │ │ │ + blne 0x24c5a4 │ │ │ │ @ instruction: 0xf8574643 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ ldrbmi pc, [ip, #-3467] @ 0xfffff275 @ │ │ │ │ - bleq 0x24c6c4 │ │ │ │ - blls 0x20557c │ │ │ │ - blls 0x21f820 │ │ │ │ + bleq 0x24c574 │ │ │ │ + blls 0x20542c │ │ │ │ + blls 0x21f6d0 │ │ │ │ ldclle 5, cr4, [pc], {91} @ 0x5b │ │ │ │ @ instruction: 0xf8dd9c09 │ │ │ │ @ instruction: 0xe79de01c │ │ │ │ - @ instruction: 0xf898f1a5 │ │ │ │ + @ instruction: 0xf8a0f1a5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stcmi 0, cr11, [r4], {153} @ 0x99 │ │ │ │ @ instruction: 0xf10d4688 │ │ │ │ @@ -260224,80 +260139,80 @@ │ │ │ │ @ instruction: 0xf04f9417 │ │ │ │ strmi r0, [r6], r0, lsl #8 │ │ │ │ strcs r9, [r0], #-772 @ 0xfffffcfc │ │ │ │ andls r9, r6, #35840 @ 0x8c00 │ │ │ │ sbcslt r9, sl, #2176 @ 0x880 │ │ │ │ andcc r9, r1, #301989888 @ 0x12000000 │ │ │ │ stmibcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - blcc 0x14b514 │ │ │ │ + blcc 0x14b3c4 │ │ │ │ strmi lr, [r1], #-2506 @ 0xfffff636 │ │ │ │ vshr.u64 q8, q3, #61 │ │ │ │ - bcs 0x196e18 │ │ │ │ + bcs 0x196cc8 │ │ │ │ strls fp, [sl], -sl, lsl #30 │ │ │ │ ldrtmi r3, [r2], -r1, lsl #4 │ │ │ │ andmi pc, ip, sl, asr #17 │ │ │ │ sbcseq fp, r2, ip, lsl pc │ │ │ │ @ instruction: 0xf8aa920a │ │ │ │ addsne r4, r1, r0, lsl r0 │ │ │ │ @ instruction: 0x2150f895 │ │ │ │ tstls r5, r4, lsl #18 │ │ │ │ smlatbcs r4, r8, pc, fp @ │ │ │ │ - bcs 0x132a48 │ │ │ │ + bcs 0x1328f8 │ │ │ │ addhi pc, r2, r0 │ │ │ │ mcrrpl 5, 0, pc, r0, cr5 @ │ │ │ │ strbpl pc, [r1, #-1285] @ 0xfffffafb @ │ │ │ │ stmdavs fp!, {r0, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ movwls r4, #30269 @ 0x763d │ │ │ │ @ instruction: 0x009af8dc │ │ │ │ ldrdcc pc, [r6], ip @ │ │ │ │ @ instruction: 0x109ef8dc │ │ │ │ ldrdcs pc, [r2], ip @ │ │ │ │ @ instruction: 0xf8bcc50f │ │ │ │ eorhi r3, fp, sl, lsr #1 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ - blls 0x2da770 │ │ │ │ + blls 0x2da620 │ │ │ │ ldrble r0, [r4, #-1179]! @ 0xfffffb65 │ │ │ │ ldrtmi r9, [sp], -r3, lsl #18 │ │ │ │ - bl 0x335294 │ │ │ │ - bls 0x2117ac │ │ │ │ + bl 0x335144 │ │ │ │ + bls 0x21165c │ │ │ │ ldrbmi r4, [r4], -r0, lsr #13 │ │ │ │ - bleq 0x28a7c4 │ │ │ │ + bleq 0x28a674 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ addeq r9, fp, r8, lsl #6 │ │ │ │ - bl 0x1b32b8 │ │ │ │ + bl 0x1b3168 │ │ │ │ strls r0, [fp], -r3, lsl #18 │ │ │ │ - strgt ip, [pc], #-3343 @ 0x10e69c │ │ │ │ + strgt ip, [pc], #-3343 @ 0x10e54c │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ eorhi r6, r3, fp, lsr #16 │ │ │ │ @ instruction: 0xf88d464b │ │ │ │ strbmi fp, [r1], sl, asr #32 │ │ │ │ @ instruction: 0x469846bb │ │ │ │ - b 0x14f52d4 │ │ │ │ + b 0x14f5184 │ │ │ │ @ instruction: 0xf8cd0489 │ │ │ │ @ instruction: 0x46659018 │ │ │ │ eorvc pc, r9, r3, asr r8 @ │ │ │ │ - blls 0x220248 │ │ │ │ - blls 0x2d4b40 │ │ │ │ + blls 0x2200f8 │ │ │ │ + blls 0x2d49f0 │ │ │ │ @ instruction: 0xf8b5441c │ │ │ │ ldrtmi r1, [sl], -r0, lsl #2 │ │ │ │ - blcc 0x24c7a8 │ │ │ │ - bleq 0x24c830 │ │ │ │ + blcc 0x24c658 │ │ │ │ + bleq 0x24c6e0 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ tstmi r1, r3, asr #20 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrmi pc, [r0, #3349]! @ 0xd15 │ │ │ │ - bleq 0x24c7fc │ │ │ │ - blls 0x202ea4 │ │ │ │ + bleq 0x24c6ac │ │ │ │ + blls 0x202d54 │ │ │ │ @ instruction: 0xf8dd46cc │ │ │ │ ldrmi r9, [r9], #24 │ │ │ │ ldrmi r9, [ip], #2825 @ 0xb09 │ │ │ │ - blls 0x25f960 │ │ │ │ + blls 0x25f810 │ │ │ │ ldclle 5, cr4, [r5], {75} @ 0x4b │ │ │ │ @ instruction: 0xf8dd9e0b │ │ │ │ - blls 0x3c677c │ │ │ │ + blls 0x3c662c │ │ │ │ stmdble r9, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r9, r0, sl, lsl #22 │ │ │ │ ldrbtmi r2, [r3], #-256 @ 0xffffff00 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, lr, #166912 @ 0x28c00 │ │ │ │ ldmle r9!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r5, r8, r9, fp, lr} │ │ │ │ @@ -260310,82 +260225,82 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbpl pc, [r2], #-1285 @ 0xfffffafb @ │ │ │ │ strcc sl, [r8], #-3853 @ 0xfffff0f3 │ │ │ │ @ instruction: 0xf04f463d │ │ │ │ stcgt 12, cr0, [pc], {1} │ │ │ │ @ instruction: 0xf88dc50f │ │ │ │ stmdavs r3!, {r6, lr, pc} │ │ │ │ - blls 0x2ae80c │ │ │ │ + blls 0x2ae6bc │ │ │ │ cmpeq fp, r8, lsl #22 │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0x468e46b8 │ │ │ │ - bl 0x1f3f94 │ │ │ │ + bl 0x1f3e44 │ │ │ │ movwls r0, #33673 @ 0x8389 │ │ │ │ @ instruction: 0xf04f9b03 │ │ │ │ - b 0x14d0b7c │ │ │ │ + b 0x14d0a2c │ │ │ │ movwcs r0, #7299 @ 0x1c83 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d46e2 │ │ │ │ movwcs r3, #24639 @ 0x603f │ │ │ │ eorscc pc, r6, sp, lsl #17 │ │ │ │ - bl 0x1f53a4 │ │ │ │ - blls 0x3113c8 │ │ │ │ + bl 0x1f5254 │ │ │ │ + blls 0x311278 │ │ │ │ streq lr, [r9], #2639 @ 0xa4f │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8534675 │ │ │ │ ldrbtmi r7, [r1], r9, lsr #32 │ │ │ │ ldmdbne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0x1100f8b5 │ │ │ │ @ instruction: 0xf835463a │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ - b 0x11d13d0 │ │ │ │ + b 0x11d1280 │ │ │ │ strbmi r4, [r3], -r1, lsl #2 │ │ │ │ ldc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf84445b3 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ - bl 0x3753e0 │ │ │ │ + bl 0x375290 │ │ │ │ @ instruction: 0xf8dd0e0a │ │ │ │ ldrbmi r9, [r3], #24 │ │ │ │ - blls 0x25fa44 │ │ │ │ + blls 0x25f8f4 │ │ │ │ ldclle 5, cr4, [r8], {75} @ 0x4b │ │ │ │ @ instruction: 0xf8dd9e09 │ │ │ │ usada8 lr, ip, r0, lr │ │ │ │ - @ instruction: 0xff84f1a4 │ │ │ │ + @ instruction: 0xff8cf1a4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ stcmi 6, cr4, [r5], #84 @ 0x54 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ - blls 0x8d0c14 │ │ │ │ + blls 0x8d0ac4 │ │ │ │ ldrls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrsbtgt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ @ instruction: 0x460c9038 │ │ │ │ vrshr.u64 , q5, #61 │ │ │ │ andcc r2, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x00182b02 │ │ │ │ stmib r7, {r0, r8, r9, ip, sp}^ │ │ │ │ - b 0x14f4c40 │ │ │ │ + b 0x14f4af0 │ │ │ │ andls r0, r5, #536870924 @ 0x2000000c │ │ │ │ sbcseq fp, fp, r9, lsl pc │ │ │ │ - bls 0x273460 │ │ │ │ + bls 0x273310 │ │ │ │ svclt 0x00089206 │ │ │ │ @ instruction: 0xf8c74613 │ │ │ │ @ instruction: 0xf8a7900c │ │ │ │ addsne r9, fp, r0, lsl r0 │ │ │ │ @ instruction: 0xf89c9302 │ │ │ │ - blcs 0x11ada0 │ │ │ │ + blcs 0x11ac50 │ │ │ │ adchi pc, pc, r0 │ │ │ │ cdppl 5, 4, cr15, cr0, cr12, {0} │ │ │ │ - beq 0xa4aca0 │ │ │ │ + beq 0xa4ab50 │ │ │ │ mcrrpl 5, 0, pc, r1, cr12 @ │ │ │ │ @ instruction: 0xf8de46d0 │ │ │ │ @ instruction: 0xf8de30a6 │ │ │ │ @ instruction: 0xf8de009a │ │ │ │ @ instruction: 0xf8de109e │ │ │ │ stmia r8!, {r1, r5, r7, sp} │ │ │ │ @ instruction: 0xf8dc000f │ │ │ │ @@ -260425,45 +260340,45 @@ │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c0c │ │ │ │ @ instruction: 0x9700fbfd │ │ │ │ andls r4, r4, r3, asr r6 │ │ │ │ ldccs 8, cr15, [r0], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [r8], {86} @ 0x56 │ │ │ │ - blx 0xffdcc92a │ │ │ │ + blx 0xffdcc7da │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - blx 0xffbcc93a │ │ │ │ + blx 0xffbcc7ea │ │ │ │ strmi r9, [r3], r0, lsl #14 │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ @ instruction: 0xf8561c08 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ @ instruction: 0x9700fbdf │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x20d8c0 │ │ │ │ + blls 0x20d770 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ stmib r8, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1083b01 │ │ │ │ - blls 0x1909b4 │ │ │ │ + blls 0x190864 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ - blle 0xfe9dffe0 │ │ │ │ + blle 0xfe9dfe90 │ │ │ │ @ instruction: 0xb01cf8dd │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ stmdble sl, {r0, r1, r4, r7, r9, lr} │ │ │ │ andcs r9, r0, r6, lsl #22 │ │ │ │ tstcs r0, r5, lsl #24 │ │ │ │ stmia r3!, {r0, r1, r3, r4, r6, sl, lr}^ │ │ │ │ - bl 0xfe9ceda0 │ │ │ │ + bl 0xfe9cec50 │ │ │ │ addsmi r0, r4, #-1342177280 @ 0xb0000000 │ │ │ │ - blmi 0x1144d84 │ │ │ │ - blls 0x5e8a0c │ │ │ │ + blmi 0x1144c34 │ │ │ │ + blls 0x5e88bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r6, r0, lsl #6 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -260490,119 +260405,119 @@ │ │ │ │ stcne 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf7ff4653 │ │ │ │ stmiavs sl!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldcne 8, cr15, [r0], {84} @ 0x54 │ │ │ │ andls r4, r3, r3, asr r6 │ │ │ │ @ instruction: 0xf8563610 │ │ │ │ ldrcc r0, [r0, #-3084] @ 0xfffff3f4 │ │ │ │ - blx 0x134ca2e │ │ │ │ + blx 0x134c8de │ │ │ │ stccs 8, cr15, [r4], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf7ff4653 │ │ │ │ @ instruction: 0xf855fb41 │ │ │ │ @ instruction: 0xf8542c10 │ │ │ │ strmi r1, [r3], r8, lsl #24 │ │ │ │ @ instruction: 0xf8564653 │ │ │ │ @ instruction: 0xf7ff0c08 │ │ │ │ @ instruction: 0xf855fb37 │ │ │ │ @ instruction: 0xf8542c0c │ │ │ │ ldrbmi r1, [r3], -r4, lsl #24 │ │ │ │ - blx 0xd4ca5e │ │ │ │ + blx 0xd4c90e │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r1, lsl #13 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blx 0xacca72 │ │ │ │ + blx 0xacc922 │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x20d700 │ │ │ │ - blcc 0x1491a4 │ │ │ │ + blls 0x20d5b0 │ │ │ │ + blcc 0x149054 │ │ │ │ stmib r7, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrcc r9, [r0, -r2] │ │ │ │ - blle 0xfede00f4 │ │ │ │ + blle 0xfeddffa4 │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf1a4e772 │ │ │ │ - svclt 0x0000fe2d │ │ │ │ + svclt 0x0000fe35 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65cac │ │ │ │ + bl 0xfec65b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8d8f7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65ce4 │ │ │ │ + bl 0xfec65b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @ instruction: 0xb004f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65d20 │ │ │ │ + bl 0xfec65bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ mullt r4, sp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65d5c │ │ │ │ + bl 0xfec65c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8e0f7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65d94 │ │ │ │ + bl 0xfec65c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ andlt pc, r4, r3, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65dd0 │ │ │ │ + bl 0xfec65c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @@ -260617,82 +260532,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fe880 │ │ │ │ + b 0x14fe730 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf9134498 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24507c │ │ │ │ + bl 0x244f2c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f070 │ │ │ │ + blne 0x78ef20 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a0498 │ │ │ │ + bcc 0x1a0348 │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14dc0a0 │ │ │ │ + b 0x14dbf50 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf9333b02 │ │ │ │ @ instruction: 0xf931cf02 │ │ │ │ @ instruction: 0xf9327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x2450f8 │ │ │ │ + bl 0x244fa8 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f0ec │ │ │ │ + blne 0x78ef9c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fe974 │ │ │ │ + b 0x14fe824 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec1a948 │ │ │ │ + bl 0xfec1a7f8 │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ @ instruction: 0x4652bfb8 │ │ │ │ svclt 0x00a8454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -260711,42 +260626,42 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14cedc4 │ │ │ │ + b 0x14cec74 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1da8ee4 │ │ │ │ + bl 0x1da8d94 │ │ │ │ svclt 0x00bc0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1edf820 │ │ │ │ + bl 0x1edf6d0 │ │ │ │ svclt 0x00bc0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb4f218 │ │ │ │ + bl 0xfeb4f0c8 │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -260754,82 +260669,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14feaa4 │ │ │ │ + b 0x14fe954 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8134498 │ │ │ │ @ instruction: 0xf811cf01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x2452a0 │ │ │ │ + bl 0x245150 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f294 │ │ │ │ + blne 0x78f144 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a06bc │ │ │ │ + bcc 0x1a056c │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14dc2c4 │ │ │ │ + b 0x14dc174 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf8333b02 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf8327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24531c │ │ │ │ + bl 0x2451cc │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f310 │ │ │ │ + blne 0x78f1c0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14feb98 │ │ │ │ + b 0x14fea48 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec1ab6c │ │ │ │ + bl 0xfec1aa1c │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ uasxmi fp, r2, r8 │ │ │ │ svclt 0x0028454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -260848,57 +260763,57 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14cefe8 │ │ │ │ + b 0x14cee98 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1da9108 │ │ │ │ + bl 0x1da8fb8 │ │ │ │ svclt 0x003c0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1edfa44 │ │ │ │ + bl 0x1edf8f4 │ │ │ │ svclt 0x003c0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb4f43c │ │ │ │ + bl 0xfeb4f2ec │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x197868 │ │ │ │ + bcs 0x197718 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - ldrbcc pc, [pc, #257]! @ 0x10f171 @ │ │ │ │ + ldrbcc pc, [pc, #257]! @ 0x10f021 @ │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ svclt 0x00154680 │ │ │ │ ssatmi r0, #26, r4, asr #1 │ │ │ │ ldrtmi r4, [ip], -r1, lsr #13 │ │ │ │ cdpne 4, 4, cr4, cr6, cr9, {5} │ │ │ │ svceq 0x0001f815 │ │ │ │ @ instruction: 0xf848f165 │ │ │ │ @@ -260914,39 +260829,39 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ sbcslt r4, r0, #4, 12 @ 0x400000 │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ - bcs 0x19b0d4 │ │ │ │ + bcs 0x19af84 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr4, {5} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ strmi fp, [r5], -r7, lsl #30 │ │ │ │ - b 0x14e0af4 │ │ │ │ + b 0x14e09a4 │ │ │ │ strbtmi r0, [r5], -r2, asr #25 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5dfddc │ │ │ │ + bl 0x5dfc8c │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x12dd234 │ │ │ │ - b 0x14d0d4c │ │ │ │ - bl 0x1190c74 │ │ │ │ - b 0x12d1538 │ │ │ │ + b 0x12dd0e4 │ │ │ │ + b 0x14d0bfc │ │ │ │ + bl 0x1190b24 │ │ │ │ + b 0x12d13e8 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -260956,84 +260871,84 @@ │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8ce428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r4, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec28d80 │ │ │ │ + bl 0xfec28c30 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x1979ac │ │ │ │ + bcs 0x19785c │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e0bb4 │ │ │ │ + b 0x14e0a64 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ - @ instruction: 0xf7870b04 │ │ │ │ - @ instruction: 0xf846ff6d │ │ │ │ + @ instruction: 0xf7880b04 │ │ │ │ + @ instruction: 0xf846f815 │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x345600 │ │ │ │ + bl 0x3454b0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cf5f0 │ │ │ │ + bl 0xfe9cf4a0 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x197a20 │ │ │ │ + bcs 0x1978d0 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e0c28 │ │ │ │ + b 0x14e0ad8 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7870b04 │ │ │ │ - @ instruction: 0xf846ff55 │ │ │ │ + @ instruction: 0xf846fffd │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x345674 │ │ │ │ + bl 0x345524 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cf664 │ │ │ │ + bl 0xfe9cf514 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xf20b08 │ │ │ │ + blmi 0xf209b8 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ mrrcne 2, 15, fp, lr, cr14 │ │ │ │ @@ -261043,17 +260958,17 @@ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ mrc 1, 4, APSR_nzcv, cr2, cr2, {4} │ │ │ │ ldrtmi r4, [r2], -r9, asr #12 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1a45548 │ │ │ │ - vmlal.u8 , d23, d1 │ │ │ │ + vmlal.u8 , d23, d9 │ │ │ │ strbmi r2, [r0], -r1, asr #3 │ │ │ │ - blx 0x29c71e │ │ │ │ + blx 0x29c5ce │ │ │ │ strbmi pc, [r6], #-257 @ 0xfffffeff @ │ │ │ │ stmibeq fp, {r0, r3, r6} │ │ │ │ cdpeq 0, 3, cr15, cr15, cr1, {0} │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @ instruction: 0xf8543102 │ │ │ │ @@ -261061,41 +260976,41 @@ │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ stc2 10, cr15, [ip], {7} @ │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf0034313 │ │ │ │ ldmdaeq sl, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x250018 │ │ │ │ + bl 0x24fec8 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf8550e20 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, sl, fp}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ vseleq.f32 s30, s28, s14 │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - blcc 0x18d344 │ │ │ │ + blcc 0x18d1f4 │ │ │ │ strhle r4, [ip, #32] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf9c6f1a4 │ │ │ │ + @ instruction: 0xf9cef1a4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xfa0bfc │ │ │ │ + blmi 0xfa0aac │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -261105,22 +261020,22 @@ │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1924620 │ │ │ │ @ instruction: 0x4649ee14 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf804f1a4 │ │ │ │ + @ instruction: 0xf80cf1a4 │ │ │ │ cdpcs 3, 12, cr15, cr2, cr6, {6} │ │ │ │ @ instruction: 0xf507086b │ │ │ │ strbmi r5, [r0], -r8, asr #2 │ │ │ │ - bl 0x31b81c │ │ │ │ - blx 0x1d23f6 │ │ │ │ - bl 0xff34ec1c │ │ │ │ - bl 0x112d20 │ │ │ │ + bl 0x31b6cc │ │ │ │ + blx 0x1d22a6 │ │ │ │ + bl 0xff34eacc │ │ │ │ + bl 0x112bd0 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9, sl} │ │ │ │ streq pc, [r0, #-454]! @ 0xfffffe3a │ │ │ │ eoreq pc, r0, #-2147483607 @ 0x80000029 │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ rscsmi r6, r3, pc, ror r8 │ │ │ │ @@ -261130,294 +261045,294 @@ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, r1, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, r1, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9a962c │ │ │ │ - blx 0x30c040 │ │ │ │ - blx 0xb0cc50 │ │ │ │ + blx 0x9a94dc │ │ │ │ + blx 0x30bef0 │ │ │ │ + blx 0xb0cb00 │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ strbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ - blmi 0x383b84 │ │ │ │ - blls 0x11e94b4 │ │ │ │ + blmi 0x383a34 │ │ │ │ + blls 0x11e9364 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a483f0 │ │ │ │ - svclt 0x0000f947 │ │ │ │ + svclt 0x0000f94f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xde0cfc │ │ │ │ + blmi 0xde0bac │ │ │ │ strmi fp, [r1], r4, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, sl, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e0d3c │ │ │ │ + b 0x14e0bec │ │ │ │ @ instruction: 0xf1920895 │ │ │ │ @ instruction: 0x462aed92 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ strbpl pc, [r8, -r7, lsl #10] @ │ │ │ │ - @ instruction: 0xff80f1a3 │ │ │ │ + @ instruction: 0xff88f1a3 │ │ │ │ sbccs pc, r3, #402653187 @ 0x18000003 │ │ │ │ streq pc, [r4, #-425] @ 0xfffffe57 │ │ │ │ - blx 0x31d122 │ │ │ │ - bl 0x1cbcec │ │ │ │ + blx 0x31cfd2 │ │ │ │ + bl 0x1cbb9c │ │ │ │ subseq r0, r2, r8, lsl #12 │ │ │ │ ldmibeq r3, {r1, r2, r4, r5, r6} │ │ │ │ - ldceq 0, cr15, [pc], #-8 @ 0x10f4e8 │ │ │ │ + ldceq 0, cr15, [pc], #-8 @ 0x10f398 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ vdiveq.f64 d30, d3, d4 │ │ │ │ @ instruction: 0xf8543202 │ │ │ │ adcsmi r3, r2, #51 @ 0x33 │ │ │ │ ldrd pc, [r4], -lr │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf000fa0e │ │ │ │ @ instruction: 0xf101fa2e │ │ │ │ movweq lr, #2627 @ 0xa43 │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ svccc 0x0004f845 │ │ │ │ - blmi 0x383ca8 │ │ │ │ - blls 0x11e9598 │ │ │ │ + blmi 0x383b58 │ │ │ │ + blls 0x11e9448 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r4, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a487f0 │ │ │ │ - svclt 0x0000f8d5 │ │ │ │ + svclt 0x0000f8dd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r1], lr, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bb88c │ │ │ │ + bcs 0x1bb73c │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10f588 │ │ │ │ + streq pc, [pc], #-36 @ 0x10f438 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ ldrbcs lr, [r3, pc, asr #20] │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1920801 │ │ │ │ @ instruction: 0x4651ed1a │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - @ instruction: 0xff0af1a3 │ │ │ │ + @ instruction: 0xff12f1a3 │ │ │ │ tstpeq r1, r7 @ p-variant is OBSOLETE │ │ │ │ cdppl 5, 4, cr15, cr8, cr9, {0} │ │ │ │ - b 0x14d75cc │ │ │ │ + b 0x14d747c │ │ │ │ @ instruction: 0xf10e2908 │ │ │ │ - blx 0x252e16 │ │ │ │ + blx 0x252cc6 │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ - b 0x14d15e4 │ │ │ │ + b 0x14d1494 │ │ │ │ strls r0, [r1, #-3141] @ 0xfffff3bb │ │ │ │ stmdbne sl, {r0, r3, r6}^ │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ - beq 0x14a204 │ │ │ │ + beq 0x14a0b4 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-2080] @ 0xfffff7e0 │ │ │ │ - bleq 0xff20a210 │ │ │ │ + bleq 0xff20a0c0 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0x9fb61c │ │ │ │ + blx 0x9fb4cc │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3cfa94 │ │ │ │ - blx 0xc0d638 │ │ │ │ - b 0x120ba20 │ │ │ │ - b 0x11d0240 │ │ │ │ + blx 0x3cf944 │ │ │ │ + blx 0xc0d4e8 │ │ │ │ + b 0x120b8d0 │ │ │ │ + b 0x11d00f0 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d0234 │ │ │ │ - b 0x14cfb78 │ │ │ │ + b 0x14d00e4 │ │ │ │ + b 0x14cfa28 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x490330 │ │ │ │ + bl 0x4901e0 │ │ │ │ @ instruction: 0xf85e08c1 │ │ │ │ @ instruction: 0xf8d81031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x9516c4 │ │ │ │ + blx 0x951574 │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d02cc │ │ │ │ - b 0x118d670 │ │ │ │ - blx 0xbcfa74 │ │ │ │ - b 0x118c264 │ │ │ │ + blx 0x3d017c │ │ │ │ + b 0x118d520 │ │ │ │ + blx 0xbcf924 │ │ │ │ + b 0x118c114 │ │ │ │ @ instruction: 0xf80a0103 │ │ │ │ bicle r1, r7, r1, lsl #22 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strbmi r4, [r8], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0xf1b84467 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - blmi 0x389550 │ │ │ │ - blls 0x12696e8 │ │ │ │ + blmi 0x389400 │ │ │ │ + blls 0x1269598 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a48ff0 │ │ │ │ - svclt 0x0000f82d │ │ │ │ + svclt 0x0000f835 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], fp, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bb9dc │ │ │ │ + bcs 0x1bb88c │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10f6d8 │ │ │ │ + streq pc, [pc], #-36 @ 0x10f588 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14d92fc │ │ │ │ + b 0x14d91ac │ │ │ │ @ instruction: 0xf1922bd3 │ │ │ │ @ instruction: 0x4651ec74 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a3086e │ │ │ │ - @ instruction: 0xf00bfe63 │ │ │ │ + @ instruction: 0xf00bfe6b │ │ │ │ @ instruction: 0xf5080103 │ │ │ │ - b 0x14e7038 │ │ │ │ + b 0x14e6ee8 │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, r0, lsl lr │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmibne sl, {r0, r3, r6} │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ @ instruction: 0x0c00eb09 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-1568] @ 0xfffff9e0 │ │ │ │ - bleq 0xff20a358 │ │ │ │ + bleq 0xff20a208 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0x9fb764 │ │ │ │ + blx 0x9fb614 │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3cfbdc │ │ │ │ - blx 0xc0cf78 │ │ │ │ - b 0x120bb68 │ │ │ │ - b 0x11d0380 │ │ │ │ + blx 0x3cfa8c │ │ │ │ + blx 0xc0ce28 │ │ │ │ + b 0x120ba18 │ │ │ │ + b 0x11d0230 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d037c │ │ │ │ - b 0x14cfcc0 │ │ │ │ + b 0x14d022c │ │ │ │ + b 0x14cfb70 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x490478 │ │ │ │ + bl 0x490328 │ │ │ │ @ instruction: 0xf85e06c1 │ │ │ │ @ instruction: 0xf8d61031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x95100c │ │ │ │ + blx 0x950ebc │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d0414 │ │ │ │ - b 0x118cfb0 │ │ │ │ - blx 0xbcfbb4 │ │ │ │ - b 0x118c3ac │ │ │ │ + blx 0x3d02c4 │ │ │ │ + b 0x118ce60 │ │ │ │ + blx 0xbcfa64 │ │ │ │ + b 0x118c25c │ │ │ │ @ instruction: 0xf82c0103 │ │ │ │ bicle r1, r7, r2, lsl #22 │ │ │ │ ldrmi r9, [r1], -r0, lsl #22 │ │ │ │ @ instruction: 0xf1b84450 │ │ │ │ - ldrmi r0, [pc], #-3841 @ 0x10f7b4 │ │ │ │ - blls 0x1837c8 │ │ │ │ + ldrmi r0, [pc], #-3841 @ 0x10f664 │ │ │ │ + blls 0x183678 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b8441a │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff8af1a3 │ │ │ │ + @ instruction: 0xff92f1a3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x198004 │ │ │ │ + bcs 0x197eb4 │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe20e186 │ │ │ │ + blx 0xfe20e036 │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ mcrrmi 5, 1, r0, r0, cr7 │ │ │ │ - streq pc, [pc, #-37] @ 0x10f7f3 │ │ │ │ - b 0x14ff47c │ │ │ │ + streq pc, [pc, #-37] @ 0x10f6a3 │ │ │ │ + b 0x14ff32c │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x14ff444 │ │ │ │ + b 0x14ff2f4 │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e10d8 │ │ │ │ + b 0x14e0f88 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - bl 0xff3cbe98 │ │ │ │ + bl 0xff3cbd48 │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e10fc │ │ │ │ + b 0x14e0fac │ │ │ │ @ instruction: 0xf1a3049b │ │ │ │ - @ instruction: 0xf008fdb9 │ │ │ │ + @ instruction: 0xf008fdc1 │ │ │ │ @ instruction: 0xf5070107 │ │ │ │ - b 0x14e558c │ │ │ │ + b 0x14e543c │ │ │ │ strls r2, [r1], #-2569 @ 0xfffff5f7 │ │ │ │ - blx 0x21d4b6 │ │ │ │ + blx 0x21d366 │ │ │ │ andcs pc, r0, r1, lsl #2 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x14f9a4 │ │ │ │ + bl 0x14f854 │ │ │ │ rsbeq r0, r4, r4, lsl #16 │ │ │ │ vmlseq.f32 s29, s16, s30 │ │ │ │ - bl 0x28f9b0 │ │ │ │ + bl 0x28f860 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf1c2023f │ │ │ │ tstcc r2, r0, lsr #18 │ │ │ │ sbceq lr, r3, r5, lsl #22 │ │ │ │ @ instruction: 0xf855458e │ │ │ │ @@ -261426,71 +261341,71 @@ │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf909fa00 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ - blcc 0x24da00 │ │ │ │ + blcc 0x24d8b0 │ │ │ │ @ instruction: 0xf8ddd1e0 │ │ │ │ strbmi r9, [r1], -r0 │ │ │ │ andeq lr, sl, fp, lsl #22 │ │ │ │ @ instruction: 0xf1b944a6 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [r8], #2305 @ 0x901 │ │ │ │ - blmi 0x389820 │ │ │ │ - blls 0x126995c │ │ │ │ + blmi 0x3896d0 │ │ │ │ + blls 0x126980c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a38ff0 │ │ │ │ - svclt 0x0000fef3 │ │ │ │ + svclt 0x0000fefb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r6], -r6, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bbc50 │ │ │ │ + bcs 0x1bbb00 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10f94c │ │ │ │ + streq pc, [pc], #-36 @ 0x10f7fc │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [pc], -sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0a04 │ │ │ │ @ instruction: 0xf1920a01 │ │ │ │ @ instruction: 0x4639eb3a │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - stc2 1, cr15, [sl, #-652]! @ 0xfffffd74 │ │ │ │ + ldc2 1, cr15, [r2, #-652]! @ 0xfffffd74 │ │ │ │ cdppl 5, 4, cr15, cr8, cr6, {0} │ │ │ │ @ instruction: 0xf10e2000 │ │ │ │ - b 0x14d31cc │ │ │ │ + b 0x14d307c │ │ │ │ rsbeq r2, lr, sl, lsl #20 │ │ │ │ andcs r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrreq 10, 4, lr, r5, cr15 │ │ │ │ rsbseq r9, sp, r1, lsl #10 │ │ │ │ stmdaeq r0, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ stmibeq fp!, {r9, ip, pc} │ │ │ │ eorseq pc, pc, #5 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ - bl 0x21cdb8 │ │ │ │ + bl 0x21cc68 │ │ │ │ adcmi r0, lr, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d2, d19 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ vpmax.s8 d15, d2, d27 │ │ │ │ @@ -261506,70 +261421,70 @@ │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ vpmax.s8 d15, d3, d18 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ - blcs 0x18da30 │ │ │ │ + blcs 0x18d8e0 │ │ │ │ ldmib sp, {r0, r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrmi r4, [pc], #-1126 @ 0x10fa1c │ │ │ │ + ldrmi r4, [pc], #-1126 @ 0x10f8cc │ │ │ │ @ instruction: 0xd1bc3a01 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 5, cr15, cr10, cr3, {5} │ │ │ │ + cdp2 1, 6, cr15, cr2, cr3, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], sl, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bbd80 │ │ │ │ + bcs 0x1bbc30 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10fa7c │ │ │ │ + streq pc, [pc], #-36 @ 0x10f92c │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14d96a0 │ │ │ │ + b 0x14d9550 │ │ │ │ @ instruction: 0xf1922bd3 │ │ │ │ ldrbmi lr, [r1], -r2, lsr #21 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a3086e │ │ │ │ - @ instruction: 0xf00bfc91 │ │ │ │ + @ instruction: 0xf00bfc99 │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ - b 0x14e73dc │ │ │ │ + b 0x14e728c │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, #16, 28 @ 0x100 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmib sp, {r2, sp}^ │ │ │ │ addeq r5, r9, r0, lsl #12 │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strbeq lr, [r8, -pc, asr #20] │ │ │ │ - bl 0x34fc10 │ │ │ │ + bl 0x34fac0 │ │ │ │ stmibeq fp!, {r1, sl, fp} │ │ │ │ teqpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r0], -r1, asr #3 │ │ │ │ - bl 0x21cef4 │ │ │ │ + bl 0x21cda4 │ │ │ │ adcmi r0, pc, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d1, d19 │ │ │ │ msreq CPSR_, r1, lsr #3 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ @ instruction: 0xf101fa2b │ │ │ │ @@ -261585,108 +261500,108 @@ │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ @ instruction: 0xf103fa21 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ tsteq r6, r1, asr #20 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ - blne 0x1cdbfc │ │ │ │ - blls 0x14426c │ │ │ │ + blne 0x1cdaac │ │ │ │ + blls 0x14411c │ │ │ │ ldrbmi r4, [r2], #-1601 @ 0xfffff9bf │ │ │ │ - ldrmi r3, [pc], #-2049 @ 0x10fb58 │ │ │ │ - blls 0x183b64 │ │ │ │ + ldrmi r3, [pc], #-2049 @ 0x10fa08 │ │ │ │ + blls 0x183a14 │ │ │ │ @ instruction: 0xe7bb4498 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [sl, #652]! @ 0x28c │ │ │ │ + stc2l 1, cr15, [r2, #652] @ 0x28c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x1983a4 │ │ │ │ + bcs 0x198254 │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe20e526 │ │ │ │ + blx 0xfe20e3d6 │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ ldcmi 5, cr0, [sp], #-92 @ 0xffffffa4 │ │ │ │ - streq pc, [pc, #-37] @ 0x10fb93 │ │ │ │ - b 0x14ff81c │ │ │ │ + streq pc, [pc, #-37] @ 0x10fa43 │ │ │ │ + b 0x14ff6cc │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x14ff7e4 │ │ │ │ + b 0x14ff694 │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e1478 │ │ │ │ + b 0x14e1328 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmib sl!, {r1, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e149c │ │ │ │ + b 0x14e134c │ │ │ │ @ instruction: 0xf1a3049b │ │ │ │ - @ instruction: 0xf008fbe9 │ │ │ │ - b 0x14d0014 │ │ │ │ + @ instruction: 0xf008fbf1 │ │ │ │ + b 0x14cfec4 │ │ │ │ @ instruction: 0xf5072a09 │ │ │ │ strls r5, [r1], #-1864 @ 0xfffff8b8 │ │ │ │ - blx 0x21d856 │ │ │ │ + blx 0x21d706 │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ andcs r0, r4, r0, lsl #16 │ │ │ │ - bl 0x14fe44 │ │ │ │ + bl 0x14fcf4 │ │ │ │ rsbeq r0, r4, r4, lsl #18 │ │ │ │ vmlseq.f32 s29, s18, s30 │ │ │ │ - bl 0x28fd50 │ │ │ │ + bl 0x28fc00 │ │ │ │ strtmi r0, [r3], r8, lsl #24 │ │ │ │ stmibeq fp, {ip, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ - bl 0x25c048 │ │ │ │ + bl 0x25bef8 │ │ │ │ strmi r0, [lr, #1219] @ 0x4c3 │ │ │ │ eorscc pc, r3, r5, asr r8 @ │ │ │ │ - blx 0x9e9ddc │ │ │ │ + blx 0x9e9c8c │ │ │ │ @ instruction: 0xf1a2f302 │ │ │ │ - blx 0x2104d4 │ │ │ │ - blx 0xa4bc58 │ │ │ │ - b 0x120c464 │ │ │ │ - b 0x11d0860 │ │ │ │ + blx 0x210384 │ │ │ │ + blx 0xa4bb08 │ │ │ │ + b 0x120c314 │ │ │ │ + b 0x11d0710 │ │ │ │ @ instruction: 0xf0030302 │ │ │ │ @ instruction: 0xf8570303 │ │ │ │ @ instruction: 0xf84c3023 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrbmi r9, [ip], -r0, lsl #16 │ │ │ │ ldrbmi r4, [r0], #1609 @ 0x649 │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r6, r7, sl, lr} │ │ │ │ - blls 0x183c88 │ │ │ │ + blls 0x183b38 │ │ │ │ bfi r4, r9, #9, #9 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r8, #-652]! @ 0xfffffd74 │ │ │ │ + ldc2 1, cr15, [r0, #-652]! @ 0xfffffd74 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12a1538 │ │ │ │ + blmi 0x12a13e8 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -261696,73 +261611,73 @@ │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1924620 │ │ │ │ @ instruction: 0x4649e976 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - blx 0x1acc396 │ │ │ │ + blx 0x1ccc246 │ │ │ │ biccs pc, r0, r6, asr #7 │ │ │ │ mcrrpl 5, 0, pc, r8, cr8 @ │ │ │ │ @ instruction: 0xf10c4638 │ │ │ │ - bl 0x2d2d58 │ │ │ │ - blx 0x253532 │ │ │ │ + bl 0x2d2c08 │ │ │ │ + blx 0x2533e2 │ │ │ │ addeq pc, r9, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a2e026 │ │ │ │ - blx 0xa519a8 │ │ │ │ - blx 0x2cc934 │ │ │ │ - blx 0xacdd50 │ │ │ │ - b 0x120d950 │ │ │ │ + blx 0xa51858 │ │ │ │ + blx 0x2cc7e4 │ │ │ │ + blx 0xacdc00 │ │ │ │ + b 0x120d800 │ │ │ │ teqmi fp, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldmdaeq sl, {r2, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x410a44 │ │ │ │ + bl 0x4108f4 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf85c0620 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, r8, sl}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ @ instruction: 0xf606fa07 │ │ │ │ @ instruction: 0xf505fa27 │ │ │ │ @ instruction: 0x432b4333 │ │ │ │ - blcc 0x18dd6c │ │ │ │ + blcc 0x18dc1c │ │ │ │ eorle r4, r1, r0, ror r5 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x211d8c │ │ │ │ + bl 0x211c3c │ │ │ │ @ instruction: 0xf1b807c3 │ │ │ │ @ instruction: 0xf8540f40 │ │ │ │ @ instruction: 0xf1c25033 │ │ │ │ ldmdavs lr!, {r5, fp}^ │ │ │ │ ldmvs fp!, {r0, r3, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x2a06f4 │ │ │ │ - blx 0xa8ddbc │ │ │ │ + blx 0x2a05a4 │ │ │ │ + blx 0xa8dc6c │ │ │ │ @ instruction: 0xf007f202 │ │ │ │ - b 0x11912a0 │ │ │ │ - blx 0xa905c8 │ │ │ │ - b 0x11ce1d0 │ │ │ │ + b 0x1191150 │ │ │ │ + blx 0xa90478 │ │ │ │ + b 0x11ce080 │ │ │ │ adcmi r0, fp, r9, lsl #4 │ │ │ │ bfi r4, r3, (invalid: 6:1) │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldc2 1, cr15, [r0], {163} @ 0xa3 │ │ │ │ + ldc2 1, cr15, [r8], {163} @ 0xa3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12e1668 │ │ │ │ + blmi 0x12e1518 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -261772,15 +261687,15 @@ │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1924620 │ │ │ │ @ instruction: 0x4649e8de │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - blx 0xff4cc4c4 │ │ │ │ + blx 0xff6cc374 │ │ │ │ biccs pc, r1, r6, asr #7 │ │ │ │ @ instruction: 0xf508086b │ │ │ │ ldrtmi r5, [r8], -r8, asr #24 │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ vmlaeq.f64 d14, d5, d7 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ eor r0, r6, r9, lsl #1 │ │ │ │ @@ -261793,17 +261708,17 @@ │ │ │ │ tstcc r4, pc, lsl #6 │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, ip, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, ip, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9aa088 │ │ │ │ - blx 0x30ca9c │ │ │ │ - blx 0xb0d6ac │ │ │ │ + blx 0x9a9f38 │ │ │ │ + blx 0x30c94c │ │ │ │ + blx 0xb0d55c │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ ldrbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ stmibeq fp, {r0, r5, ip, lr, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @@ -261811,35 +261726,35 @@ │ │ │ │ eorspl pc, r3, r4, asr r8 @ │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmible r9, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1a268bb │ │ │ │ subsmi r0, r7, #32, 18 @ 0x80000 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ - ldreq pc, [pc, #-7]! @ 0x10fecd │ │ │ │ + ldreq pc, [pc, #-7]! @ 0x10fd7d │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #171 @ 0xab │ │ │ │ - blmi 0x389dec │ │ │ │ - blls 0x11e9f54 │ │ │ │ + blmi 0x389c9c │ │ │ │ + blls 0x11e9e04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a383f0 │ │ │ │ - svclt 0x0000fbf7 │ │ │ │ + svclt 0x0000fbff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x11617a0 │ │ │ │ + blmi 0x1161650 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4862 @ 0x12fe │ │ │ │ @@ -261851,30 +261766,30 @@ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1925548 │ │ │ │ vst2.16 {d30-d31}, [pc], r2 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf1a33510 │ │ │ │ - vmvn.i16 d31, #61696 @ 0xf100 │ │ │ │ + vmvn.i16 d31, #63744 @ 0xf900 │ │ │ │ ldmeq r3!, {r1, r6, r7, r9, sl, fp, sp} │ │ │ │ - bl 0x32187c │ │ │ │ - blx 0x1d2f9a │ │ │ │ - bl 0xff34f7bc │ │ │ │ + bl 0x32172c │ │ │ │ + blx 0x1d2e4a │ │ │ │ + bl 0xff34f66c │ │ │ │ ands r0, r2, lr, lsl #29 │ │ │ │ streq pc, [r0, -r2, lsr #3]! │ │ │ │ vpmax.u8 d15, d2, d17 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf707fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf003433b │ │ │ │ @ instruction: 0xf855030f │ │ │ │ @ instruction: 0xf8403023 │ │ │ │ strbmi r3, [r0, #-2820]! @ 0xfffff4fc │ │ │ │ - bl 0x144058 │ │ │ │ + bl 0x143f08 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9} │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0040f1b8 │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorsne pc, r3, r4, asr r8 @ │ │ │ │ @@ -261886,67 +261801,67 @@ │ │ │ │ teqpeq pc, r7 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #139 @ 0x8b │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ - blcc 0x24e100 │ │ │ │ + blcc 0x24dfb0 │ │ │ │ bicsle r4, r4, r0, ror #10 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0x1b4c6b6 │ │ │ │ + blx 0x1d4c566 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c56 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bc36c │ │ │ │ + bcs 0x1bc21c │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x10ff4f │ │ │ │ - streq pc, [pc, #-37] @ 0x11003b │ │ │ │ + ldreq pc, [pc, #-269] @ 0x10fdff │ │ │ │ + streq pc, [pc, #-37] @ 0x10feeb │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [pc], -r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1910801 │ │ │ │ @ instruction: 0x4639efb0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf9a0f1a3 │ │ │ │ + @ instruction: 0xf9a8f1a3 │ │ │ │ cdppl 5, 4, cr15, cr8, cr6, {0} │ │ │ │ adceq r2, r6, r0, lsl #6 │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ @ instruction: 0xf10e9403 │ │ │ │ @ instruction: 0x461f0e10 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ addseq r0, r8, r4, lsr #1 │ │ │ │ @ instruction: 0x0c07eb0b │ │ │ │ stmib sp, {r0, r4, r5, r7, r9, sl, lr}^ │ │ │ │ eor r8, ip, r1, lsl #14 │ │ │ │ vpmax.s8 d15, d7, d24 │ │ │ │ stmdaeq r0!, {r0, r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x29fd48 │ │ │ │ - b 0x11ce0ec │ │ │ │ - blx 0xa908f0 │ │ │ │ + blx 0x29fbf8 │ │ │ │ + b 0x11cdf9c │ │ │ │ + blx 0xa907a0 │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r3, [r8, #-4] │ │ │ │ ldrbeq lr, [r2], -pc, asr #20 │ │ │ │ subne lr, r2, #323584 @ 0x4f000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ @@ -261955,569 +261870,569 @@ │ │ │ │ streq pc, [r0, -r2, asr #3]! │ │ │ │ @ instruction: 0xf602fa26 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf707fa08 │ │ │ │ streq lr, [r7], -r6, asr #20 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ streq lr, [r2], -r6, asr #20 │ │ │ │ - blvs 0x18e144 │ │ │ │ + blvs 0x18dff4 │ │ │ │ stmibeq r6, {r1, r5, ip, lr, pc} │ │ │ │ ldreq pc, [pc, -r0]! │ │ │ │ - beq 0x24c53c │ │ │ │ + beq 0x24c3ec │ │ │ │ sbceq lr, r6, #5120 @ 0x1400 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ stmible r5, {r1, r2, r4, r6, fp, sp, lr}^ │ │ │ │ - beq 0x94c850 │ │ │ │ + beq 0x94c700 │ │ │ │ @ instruction: 0xf807fa28 │ │ │ │ - blx 0x2aa384 │ │ │ │ - b 0x134e968 │ │ │ │ + blx 0x2aa234 │ │ │ │ + b 0x134e818 │ │ │ │ @ instruction: 0xf1a7080a │ │ │ │ rsbsmi r0, pc, #32, 20 @ 0x20000 │ │ │ │ ldreq pc, [pc, -r7]! │ │ │ │ - blx 0x3ce9e8 │ │ │ │ + blx 0x3ce898 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x11a0440 │ │ │ │ + b 0x11a02f0 │ │ │ │ ldr r0, [fp, r8, lsl #4]! │ │ │ │ @ instruction: 0x8701e9dd │ │ │ │ - bls 0x1d657c │ │ │ │ + bls 0x1d642c │ │ │ │ @ instruction: 0xf1b8440f │ │ │ │ ldrmi r0, [r3], #-3841 @ 0xfffff0ff │ │ │ │ @ instruction: 0xf04fd002 │ │ │ │ ldr r0, [ip, r1, lsl #16] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfed4c824 │ │ │ │ + blx 0xfef4c6d4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vqshlu.s64 d20, d0, #3 │ │ │ │ - bcs 0x1989b8 │ │ │ │ + bcs 0x198868 │ │ │ │ svclt 0x000ab0c9 │ │ │ │ andcc fp, r1, #-536870899 @ 0xe000000d │ │ │ │ @ instruction: 0xf10d3601 │ │ │ │ mrrcmi 5, 1, r0, r4, cr15 │ │ │ │ - streq pc, [pc, #-37] @ 0x1101a3 │ │ │ │ + streq pc, [pc, #-37] @ 0x110053 │ │ │ │ sbcseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x468a00f6 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blcs 0xff60ab20 │ │ │ │ + blcs 0xff60a9d0 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ stmdavs r4!, {r0, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9447 │ │ │ │ @ instruction: 0xf1910400 │ │ │ │ @ instruction: 0x4632eef8 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a30874 │ │ │ │ - @ instruction: 0xf00bf8e7 │ │ │ │ + @ instruction: 0xf00bf8ef │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ eorseq r5, sl, #72, 28 @ 0x480 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bleq 0x12cab54 │ │ │ │ + bleq 0x12caa04 │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ strls r2, [r3], #-0 │ │ │ │ stmdbne pc, {r0, r3, r6} @ │ │ │ │ @ instruction: 0xf608fa07 │ │ │ │ andhi lr, r1, sp, asr #19 │ │ │ │ - bl 0x350458 │ │ │ │ + bl 0x350308 │ │ │ │ ldrtmi r0, [r0], r0, lsl #24 │ │ │ │ - blx 0xa482e4 │ │ │ │ + blx 0xa48194 │ │ │ │ @ instruction: 0xf1c0f300 │ │ │ │ stmdacc r0!, {r5, sl} │ │ │ │ vst1.8 {d15-d16}, [r4], r6 │ │ │ │ - blx 0xaa0ed8 │ │ │ │ + blx 0xaa0d88 │ │ │ │ movwmi pc, #12288 @ 0x3000 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strbmi r3, [r1, #-260] @ 0xfffffefc │ │ │ │ subseq lr, r3, pc, asr #20 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ eorseq pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36866 │ │ │ │ - blx 0x9112f4 │ │ │ │ + blx 0x9111a4 │ │ │ │ @ instruction: 0xf1a3f003 │ │ │ │ - blx 0x290efc │ │ │ │ - b 0x114d290 │ │ │ │ - blx 0xa90294 │ │ │ │ - b 0x114ce94 │ │ │ │ + blx 0x290dac │ │ │ │ + b 0x114d140 │ │ │ │ + blx 0xa90144 │ │ │ │ + b 0x114cd44 │ │ │ │ @ instruction: 0xf82c0003 │ │ │ │ eorle r0, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf001098c │ │ │ │ @ instruction: 0xf100003f │ │ │ │ - bl 0x252aac │ │ │ │ + bl 0x25295c │ │ │ │ @ instruction: 0xf1ba03c4 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r2, r4, r5, lr}^ │ │ │ │ @ instruction: 0xf1c0d9c7 │ │ │ │ sbcmi r0, r4, r0, lsr #20 │ │ │ │ - blx 0x2aa520 │ │ │ │ - b 0x124eae0 │ │ │ │ + blx 0x2aa3d0 │ │ │ │ + b 0x124e990 │ │ │ │ @ instruction: 0xf1a0040a │ │ │ │ submi r0, r0, #32, 20 @ 0x20000 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ - blx 0x3ceb60 │ │ │ │ + blx 0x3cea10 │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x43234083 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x1702dc │ │ │ │ + bl 0x17018c │ │ │ │ ldrtmi r0, [r9], -fp, lsl #12 │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b03 │ │ │ │ - ldrmi r0, [pc], #-2049 @ 0x1102ec │ │ │ │ - blmi 0x38a168 │ │ │ │ - blls 0x12ea35c │ │ │ │ + ldrmi r0, [pc], #-2049 @ 0x11019c │ │ │ │ + blmi 0x38a018 │ │ │ │ + blls 0x12ea20c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a38ff0 │ │ │ │ - svclt 0x0000f9f3 │ │ │ │ + svclt 0x0000f9fb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c50 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bc658 │ │ │ │ + bcs 0x1bc508 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x11023b │ │ │ │ - streq pc, [pc, #-37] @ 0x110327 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x1100eb │ │ │ │ + streq pc, [pc, #-37] @ 0x1101d7 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14d9f70 │ │ │ │ + b 0x14d9e20 │ │ │ │ @ instruction: 0xf1912ad3 │ │ │ │ @ instruction: 0x4641ee3a │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf828f1a3 │ │ │ │ + @ instruction: 0xf830f1a3 │ │ │ │ tstpeq r3, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f023b │ │ │ │ @ instruction: 0xf5060802 │ │ │ │ stmib sp, {r3, r6, r9, sl, ip, lr}^ │ │ │ │ - blx 0x3627a2 │ │ │ │ + blx 0x362652 │ │ │ │ ldrcc pc, [r0], -r1, lsl #2 │ │ │ │ ldrmi r2, [ip], -r0, lsl #4 │ │ │ │ - bl 0x1504c8 │ │ │ │ - blx 0x2d1fcc │ │ │ │ + bl 0x150378 │ │ │ │ + blx 0x2d1e7c │ │ │ │ addeq pc, r8, r8, lsl #28 │ │ │ │ @ instruction: 0x0c02eb0b │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ ands r8, r4, r4 │ │ │ │ @ instruction: 0xf103fa28 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x19f044 │ │ │ │ - b 0x118e3e8 │ │ │ │ - blx 0x9907ec │ │ │ │ + blx 0x19eef4 │ │ │ │ + b 0x118e298 │ │ │ │ + blx 0x99069c │ │ │ │ tstpmi r9, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r3, [r0, #-4]! │ │ │ │ eorcc pc, r1, r6, asr r8 @ │ │ │ │ - blcc 0x24e510 │ │ │ │ + blcc 0x24e3c0 │ │ │ │ stmibeq r2, {r1, r5, ip, lr, pc} │ │ │ │ teqpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ - beq 0x24c7f8 │ │ │ │ + beq 0x24c6a8 │ │ │ │ biceq lr, r2, r5, lsl #22 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ ldmible sp, {r1, r3, r6, fp, sp, lr}^ │ │ │ │ - beq 0x94cb0c │ │ │ │ + beq 0x94c9bc │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x1aa62c │ │ │ │ - b 0x134ec34 │ │ │ │ + blx 0x1aa4dc │ │ │ │ + b 0x134eae4 │ │ │ │ @ instruction: 0xf1a3080a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3ceca4 │ │ │ │ + blx 0x3ceb54 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1160688 │ │ │ │ + b 0x1160538 │ │ │ │ ldrb r0, [r3, r8, lsl #2] │ │ │ │ ldrdhi pc, [r4], -sp │ │ │ │ andeq lr, r4, #9216 @ 0x2400 │ │ │ │ ldrtmi r9, [r9], -r2, lsl #22 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ vmlaeq.f64 d14, d3, d0 │ │ │ │ - blls 0x204450 │ │ │ │ + blls 0x204300 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b0441f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf946f1a3 │ │ │ │ + @ instruction: 0xf94ef1a3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vmov.i32 d20, #-1241513984 @ 0xb6000000 │ │ │ │ - bcs 0x198c8c │ │ │ │ + bcs 0x198b3c │ │ │ │ svclt 0x0008b0c9 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svclt 0x00144c50 │ │ │ │ stmdaeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-269] @ 0x110393 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x110243 │ │ │ │ svcvs 0x0080f413 │ │ │ │ - streq pc, [pc, #-37] @ 0x110483 │ │ │ │ + streq pc, [pc, #-37] @ 0x110333 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strcs fp, [r4], #-3860 @ 0xfffff0ec │ │ │ │ strmi r2, [pc], -r1, lsl #8 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strmi r2, [r1], r0, lsl #2 │ │ │ │ @ instruction: 0xf1914628 │ │ │ │ ldrtmi lr, [r9], -lr, lsl #27 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - bleq 0x174ae14 │ │ │ │ - @ instruction: 0xff7cf1a2 │ │ │ │ + bleq 0x174acc4 │ │ │ │ + @ instruction: 0xff84f1a2 │ │ │ │ cdppl 5, 4, cr15, cr8, cr6, {0} │ │ │ │ strcs r0, [r0], #-545 @ 0xfffffddf │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ strbeq lr, [r8], -pc, asr #20 │ │ │ │ movwcs r4, #17959 @ 0x4627 │ │ │ │ mcrreq 10, 4, lr, r8, cr15 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bl 0x35077c │ │ │ │ + bl 0x35062c │ │ │ │ ldrtmi r0, [r2], r7, lsl #16 │ │ │ │ strcc lr, [r1, -sp, asr #19] │ │ │ │ - blx 0xb085b0 │ │ │ │ + blx 0xb08460 │ │ │ │ @ instruction: 0xf1c2f302 │ │ │ │ - bcc 0x912190 │ │ │ │ + bcc 0x912040 │ │ │ │ @ instruction: 0xf707fa06 │ │ │ │ - blx 0xaa1204 │ │ │ │ + blx 0xaa10b4 │ │ │ │ tstpmi r3, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrbmi r3, [r0, #-4] │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2], lr, lsl #22 │ │ │ │ eorscs pc, r2, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36877 │ │ │ │ - blx 0x991dc0 │ │ │ │ + blx 0x991c70 │ │ │ │ @ instruction: 0xf1a3f203 │ │ │ │ - blx 0x2d11c8 │ │ │ │ - b 0x11cdd64 │ │ │ │ - blx 0xad0d68 │ │ │ │ - b 0x11cd160 │ │ │ │ + blx 0x2d1078 │ │ │ │ + b 0x11cdc14 │ │ │ │ + blx 0xad0c18 │ │ │ │ + b 0x11cd010 │ │ │ │ @ instruction: 0xf8280203 │ │ │ │ eorle r2, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf0000986 │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x253178 │ │ │ │ + bl 0x253028 │ │ │ │ @ instruction: 0xf1bb03c6 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1c2d9c7 │ │ │ │ sbcsmi r0, r7, r0, lsr #22 │ │ │ │ - blx 0x2aa7ec │ │ │ │ - b 0x130f1b0 │ │ │ │ + blx 0x2aa69c │ │ │ │ + b 0x130f060 │ │ │ │ @ instruction: 0xf1a2070b │ │ │ │ subsmi r0, r2, #32, 22 @ 0x8000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ - blx 0x40ee2e │ │ │ │ + blx 0x40ecde │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ teqmi fp, #147 @ 0x93 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x11e1a8 │ │ │ │ - bls 0x1d1dd8 │ │ │ │ - blcc 0x1615e8 │ │ │ │ + bl 0x11e058 │ │ │ │ + bls 0x1d1c88 │ │ │ │ + blcc 0x161498 │ │ │ │ @ instruction: 0xd1a34414 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf892f1a3 │ │ │ │ + @ instruction: 0xf89af1a3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi r4, [r6], -ip, asr #24 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bc918 │ │ │ │ + bcs 0x1bc7c8 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x1104fb │ │ │ │ - streq pc, [pc, #-37] @ 0x1105e7 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x1103ab │ │ │ │ + streq pc, [pc, #-37] @ 0x110497 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14da230 │ │ │ │ + b 0x14da0e0 │ │ │ │ @ instruction: 0xf1912ad3 │ │ │ │ @ instruction: 0x4641ecda │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - cdp2 1, 12, cr15, cr8, cr2, {5} │ │ │ │ + cdp2 1, 13, cr15, cr0, cr2, {5} │ │ │ │ tstpeq r1, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf506023b │ │ │ │ stmib sp, {r3, r6, r9, sl, ip, lr}^ │ │ │ │ ldrcc r4, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf101fb09 │ │ │ │ andcs r2, r4, #0, 14 │ │ │ │ addeq r4, r9, ip, lsl r6 │ │ │ │ stmdaeq r9, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0e88ea4f │ │ │ │ - bl 0x3d088c │ │ │ │ + bl 0x3d073c │ │ │ │ strtmi r0, [r1], r7, lsl #24 │ │ │ │ ands r9, r3, r1, lsl #4 │ │ │ │ vpmax.s8 d15, d3, d17 │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ - blx 0x21f300 │ │ │ │ + blx 0x21f1b0 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ @ instruction: 0xf002431a │ │ │ │ andcc r0, r4, pc, lsl #4 │ │ │ │ @ instruction: 0xf8564570 │ │ │ │ @ instruction: 0xf84c3022 │ │ │ │ eorle r3, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0000981 │ │ │ │ @ instruction: 0xf103033f │ │ │ │ - bl 0x252eb8 │ │ │ │ + bl 0x252d68 │ │ │ │ @ instruction: 0xf1ba02c1 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs r4, {r0, r4, r5, ip}^ │ │ │ │ @ instruction: 0xf1c3d9de │ │ │ │ sbcsmi r0, r9, r0, lsr #20 │ │ │ │ - blx 0x22a908 │ │ │ │ - b 0x118eeec │ │ │ │ + blx 0x22a7b8 │ │ │ │ + b 0x118ed9c │ │ │ │ @ instruction: 0xf1a3010a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3cef64 │ │ │ │ + blx 0x3cee14 │ │ │ │ tsteq sl, r1, asr #20 │ │ │ │ movwmi r4, #41114 @ 0xa09a │ │ │ │ - bls 0x18a634 │ │ │ │ - blls 0x1a2014 │ │ │ │ + bls 0x18a4e4 │ │ │ │ + blls 0x1a1ec4 │ │ │ │ strbmi r4, [r1], -pc, asr #8 │ │ │ │ - bl 0x11eef0 │ │ │ │ + bl 0x11eda0 │ │ │ │ andle r0, r2, r3, lsl #28 │ │ │ │ ldrmi r9, [r8], #2819 @ 0xb03 │ │ │ │ - blmi 0x38a5d8 │ │ │ │ - blls 0x12ea764 │ │ │ │ + blmi 0x38a488 │ │ │ │ + blls 0x12ea614 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a28ff0 │ │ │ │ - svclt 0x0000ffef │ │ │ │ + svclt 0x0000fff7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec67928 │ │ │ │ + bl 0xfec677d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {240} @ 0xf0 │ │ │ │ stmdavs r1, {r1, r7, ip, sp, pc} │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ - @ instruction: 0xf924f192 │ │ │ │ + @ instruction: 0xf92cf192 │ │ │ │ stmdaeq r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf72e6da0 │ │ │ │ - @ instruction: 0x6da0fa79 │ │ │ │ + @ instruction: 0x6da0fb21 │ │ │ │ @ instruction: 0xf6462201 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ @ instruction: 0xf114012f │ │ │ │ @ instruction: 0x6da3fac1 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ svclt 0x009d2896 │ │ │ │ - tstpvc r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + bicspl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - tstpvc r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + bicspl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ and r2, r2, r0, lsl #4 │ │ │ │ - bcs 0xfe6dcf9c │ │ │ │ + bcs 0xfe6dce4c │ │ │ │ ldmdavs r9, {r3, ip, lr, pc} │ │ │ │ addmi r3, r1, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x4610d1f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrmi r2, [r0], -pc, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec679d4 │ │ │ │ + bl 0xfec67884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ addlt r3, r3, r0, lsl #4 │ │ │ │ - tstpcs r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + biceq pc, r0, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldclvs 8, cr6, [r0, #-364] @ 0xfffffe94 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrsbtcs pc, [ip], r3 @ │ │ │ │ movwcs lr, #47570 @ 0xb9d2 │ │ │ │ @ instruction: 0xf1329300 │ │ │ │ andlt pc, r3, r9, lsr #21 │ │ │ │ - bl 0x24e980 │ │ │ │ - stmialt r4!, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x16a920 │ │ │ │ + bl 0x24e830 │ │ │ │ + stmdblt ip, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x16a7d0 │ │ │ │ push {r3, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec67a20 │ │ │ │ + bl 0xfec678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q4 │ │ │ │ vmls.f d21, d0, d0[4] │ │ │ │ stmdavs r1, {r0, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xfe5d8b30 │ │ │ │ + blvs 0xfe5d89e0 │ │ │ │ svclt 0x0024429e │ │ │ │ - addsne pc, ip, r6, asr #12 │ │ │ │ + subseq pc, ip, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stmdbvs r9, {r1, r6, r9, ip, lr, pc} │ │ │ │ strcc pc, [r0, -r5, lsl #10] │ │ │ │ vaddhn.i16 d18, q0, │ │ │ │ addmi r0, ip, #16777216 @ 0x1000000 │ │ │ │ - bl 0xfe9eb5a8 │ │ │ │ + bl 0xfe9eb458 │ │ │ │ svclt 0x00280306 │ │ │ │ ldclvs 6, cr4, [r8, #-48]! @ 0xffffffd0 │ │ │ │ adcmi r4, r3, #144, 12 @ 0x9000000 │ │ │ │ vadd.i8 d29, d3, d23 │ │ │ │ - vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ movwls r0, #12594 @ 0x3132 │ │ │ │ - blx 0xfe8ccd40 │ │ │ │ + blx 0xfe8ccbf0 │ │ │ │ strtmi r9, [r1], -r3, lsl #24 │ │ │ │ @ instruction: 0xf1146db8 │ │ │ │ stmiavs r8!, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x32bf78 │ │ │ │ + bl 0x32be28 │ │ │ │ ldmdavs sl, {r1, r2, r8} │ │ │ │ cdpvs 14, 9, cr6, cr13, cr3, {0} │ │ │ │ movwcs fp, #797 @ 0x31d │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ stmiblt r8!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ tsteq r5, #3522560 @ 0x35c000 │ │ │ │ ldmdavs r9, {r1, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf85ef72f │ │ │ │ + @ instruction: 0xf906f72f │ │ │ │ andcs r6, r1, #7872 @ 0x1ec0 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf72e41f0 │ │ │ │ - vpmax.s8 d27, d7, d17 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + vpmax.s8 , , │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf131012f │ │ │ │ @ instruction: 0xe7d8fa77 │ │ │ │ - sbcsvc pc, r8, r6, asr #4 │ │ │ │ + addsvs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf72e41f0 │ │ │ │ - strtmi fp, [r3], -r7, lsl #22 │ │ │ │ - @ instruction: 0xf7679500 │ │ │ │ - @ instruction: 0xe7daffdf │ │ │ │ - sbcsvc pc, r4, r6, asr #4 │ │ │ │ + strtmi fp, [r3], -pc, lsr #23 │ │ │ │ + @ instruction: 0xf7689500 │ │ │ │ + ldrb pc, [sl, r7, lsl #17] @ │ │ │ │ + addsvs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blt 0x4e5ac │ │ │ │ + bllt 0xfea4e45c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec67afc │ │ │ │ + bl 0xfec679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ stmdavs r0, {r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r0!, {r1, r9, sl, lr} │ │ │ │ vrhadd.s8 d18, d2, d0 │ │ │ │ vmls.i d21, d0, d0[4] │ │ │ │ stmdbvs r3, {r0, r2, r4, r7, sl} │ │ │ │ - bvs 0x134d24 │ │ │ │ + bvs 0x134bd4 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strcc pc, [r0], #-1284 @ 0xfffffafc │ │ │ │ eorspl pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0xf01c3030 │ │ │ │ stclvs 8, cr15, [r4, #-460]! @ 0xfffffe34 │ │ │ │ - blle 0x3d8140 │ │ │ │ + blle 0x3d7ff0 │ │ │ │ @ instruction: 0xf6424620 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ @ instruction: 0xf132012e │ │ │ │ andlt pc, r2, r9, lsl #20 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmdalt r4, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt ip!, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cdp2 1, 15, cr15, cr12, cr4, {3} │ │ │ │ @ instruction: 0xf6424603 │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vmla.f d16, d16, d0[4] │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf132681a │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00f4f72e │ │ │ │ + ldmlt ip, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec67b78 │ │ │ │ + bl 0xfec67a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf19b6818 │ │ │ │ - andcc pc, r1, fp, ror #23 │ │ │ │ + strdcc pc, [r1], -r3 │ │ │ │ @ instruction: 0xf642d007 │ │ │ │ - vaddl.s8 q9, d0, d28 │ │ │ │ + vmla.i d16, d16, d0[7] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf72e4010 │ │ │ │ - blmi 0x33f440 │ │ │ │ + blmi 0x33f590 │ │ │ │ @ instruction: 0xf1646d5c │ │ │ │ @ instruction: 0x4603fed5 │ │ │ │ - msrcs R8_usr, r2 │ │ │ │ + mvneq pc, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9d2f132 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00cef72e │ │ │ │ + ldmdalt r6!, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #16 │ │ │ │ ldmdavs sp, {r1, r2, r3, r4, r8, fp, sp, lr} │ │ │ │ @@ -262526,188 +262441,188 @@ │ │ │ │ ldrtmi r5, [r0], -r0, lsl #12 │ │ │ │ stmdbhi r8, {r0, r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff56f127 │ │ │ │ @ instruction: 0xb3a84604 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1998900 │ │ │ │ - ldcmi 14, cr15, [fp, #-276] @ 0xfffffeec │ │ │ │ - blle 0x71820c │ │ │ │ + ldcmi 14, cr15, [fp, #-308] @ 0xfffffecc │ │ │ │ + blle 0x7180bc │ │ │ │ @ instruction: 0xf6426d68 │ │ │ │ - vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q8, q10, #64 │ │ │ │ andls r0, r3, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf9a2f132 │ │ │ │ vstmdbvs r8!, {s19-s21} │ │ │ │ - @ instruction: 0xf72e4621 │ │ │ │ - stclvs 15, cr15, [fp, #-660]! @ 0xfffffd6c │ │ │ │ + @ instruction: 0xf72f4621 │ │ │ │ + stclvs 8, cr15, [fp, #-308]! @ 0xfffffecc │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf72e0100 │ │ │ │ - strtmi pc, [r0], -fp, ror #18 │ │ │ │ + @ instruction: 0x4620fa13 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1274370 │ │ │ │ @ instruction: 0xf164bf25 │ │ │ │ strmi pc, [r3], -r9, lsl #29 │ │ │ │ - msrcs R8_usr, r2 │ │ │ │ + mvneq pc, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf986f132 │ │ │ │ - @ instruction: 0xff84f72e │ │ │ │ + @ instruction: 0xf82cf72f │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ cmnmi r0, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0012f127 │ │ │ │ - eorscs pc, r0, r2, asr #12 │ │ │ │ + rscseq pc, r0, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x11ce720 │ │ │ │ + blx 0xffbce5d0 │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67c78 │ │ │ │ + bl 0xfec67b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf7ff6800 │ │ │ │ strmi pc, [r5], -sp, asr #28 │ │ │ │ andpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xff04f127 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4601d036 │ │ │ │ ldcmi 6, cr4, [lr, #-160] @ 0xffffff60 │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf804f01c │ │ │ │ stclvs 14, cr1, [fp, #-8]! │ │ │ │ @ instruction: 0x4618db18 │ │ │ │ - teqpcs r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1329201 │ │ │ │ - bls 0x18eff8 │ │ │ │ + bls 0x18eea8 │ │ │ │ strtmi r6, [r1], -r8, ror #26 │ │ │ │ - @ instruction: 0xff52f72e │ │ │ │ + @ instruction: 0xfffaf72e │ │ │ │ andcs r6, r1, #6848 @ 0x1ac0 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ - @ instruction: 0xf918f72e │ │ │ │ + @ instruction: 0xf9c0f72e │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 1, 13, cr15, cr2, cr7, {1} │ │ │ │ @ instruction: 0xf1649301 │ │ │ │ @ instruction: 0x4602fe35 │ │ │ │ - msrcs R8_usr, r2 │ │ │ │ + mvneq pc, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, fp, ip, pc} │ │ │ │ @ instruction: 0xf932f132 │ │ │ │ - @ instruction: 0xff30f72e │ │ │ │ + @ instruction: 0xffd8f72e │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 1, 11, cr15, cr14, cr7, {1} │ │ │ │ - eorscs pc, r0, r2, asr #12 │ │ │ │ + rscseq pc, r0, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf9eef72e │ │ │ │ + blx 0xfe6ce678 │ │ │ │ svclt 0x0000e7de │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67d20 │ │ │ │ + bl 0xfec67bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdavs r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ - bvs 0x7eafa0 │ │ │ │ + bvs 0x7eae50 │ │ │ │ @ instruction: 0xf72f461d │ │ │ │ - msrlt CPSR_f, #12910592 @ 0xc50000 │ │ │ │ - @ instruction: 0xf8f6f72f │ │ │ │ + msrlt CPSR_f, #1785856 @ 0x1b4000 │ │ │ │ + @ instruction: 0xf99ef72f │ │ │ │ @ instruction: 0xf8d0b310 │ │ │ │ @ instruction: 0xb1fb3290 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1e3 │ │ │ │ biclt r3, fp, r8, lsr #8 │ │ │ │ movwls r4, #5656 @ 0x1618 │ │ │ │ - @ instruction: 0xff16f191 │ │ │ │ + @ instruction: 0xff1ef191 │ │ │ │ ldmdale r3, {r2, r7, r9, lr} │ │ │ │ - blls 0x1570e8 │ │ │ │ + blls 0x156f98 │ │ │ │ @ instruction: 0xf6424282 │ │ │ │ - vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q8, q14, #64 │ │ │ │ svclt 0x0088012e │ │ │ │ stmdami sl, {r0, r2, r8, r9, fp, ip} │ │ │ │ strtmi r4, [sl], -r3, lsr #8 │ │ │ │ @ instruction: 0xf1326d40 │ │ │ │ andlt pc, r3, pc, ror #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 7, 14, cr15, cr10, cr14, {1} │ │ │ │ - addsne pc, ip, r6, asr #12 │ │ │ │ + svclt 0x0092f72e │ │ │ │ + subseq pc, ip, r6, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf72e4030 │ │ │ │ - svclt 0x0000b9ab │ │ │ │ + svclt 0x0000ba53 │ │ │ │ addseq r2, r7, r0, ror #10 │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ stcle 8, cr2, [r6, #-32] @ 0xffffffe0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - cmnpne r4, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + teqpeq r4, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppcs r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscs pc, r8, r2, asr #12 │ │ │ │ + andsne pc, r8, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf16d223f │ │ │ │ svclt 0x0000fa47 │ │ │ │ @ instruction: 0xf702200c │ │ │ │ - svclt 0x0000be67 │ │ │ │ + svclt 0x0000bf0f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67df0 │ │ │ │ + bl 0xfec67ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {5} │ │ │ │ @ instruction: 0xf649b154 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strls r2, [r6], #-407 @ 0xfffffe69 │ │ │ │ stmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ smladxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xf7329201 │ │ │ │ - stmdbls r1, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7329000 │ │ │ │ - bls 0x14f7f8 │ │ │ │ + bls 0x14f948 │ │ │ │ ubfx r1, r3, #15, #11 │ │ │ │ - blcs 0x12ad58 │ │ │ │ + blcs 0x12ac08 │ │ │ │ ldrlt sp, [r0, #-339] @ 0xfffffead │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ strmi r6, [ip], -fp, asr #17 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0242003 │ │ │ │ strmi pc, [r3], -r5, asr #19 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5aaee8 │ │ │ │ + blt 0x5aad98 │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5ab1f4 │ │ │ │ + blt 0x5ab0a4 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x5ab400 │ │ │ │ - bvs 0x9a91e4 │ │ │ │ + blt 0x5ab2b0 │ │ │ │ + bvs 0x9a9094 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5bf4ac │ │ │ │ + blt 0x5bf35c │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5bf4c4 │ │ │ │ + blt 0x5bf374 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x5abd30 │ │ │ │ + blt 0x5abbe0 │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x5ac53c │ │ │ │ + blt 0x5ac3ec │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -262719,34 +262634,34 @@ │ │ │ │ @ instruction: 0xf06f4770 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec67f04 │ │ │ │ + bl 0xfec67db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ andeq lr, r3, #84, 20 @ 0x54000 │ │ │ │ @ instruction: 0xf1b4d01a │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ andsle r0, pc, #0, 6 │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ mvnslt pc, r7, asr r9 @ │ │ │ │ - blcs 0x12ed3c │ │ │ │ + blcs 0x12ebec │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf9d2f024 │ │ │ │ - blle 0x45ad50 │ │ │ │ + blle 0x45ac00 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -262759,30 +262674,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r4, [r1], sl, lsl #20 │ │ │ │ @ instruction: 0xf7304688 │ │ │ │ - @ instruction: 0x4632fc5f │ │ │ │ + ldrtmi pc, [r2], -r7, lsl #26 @ │ │ │ │ bicslt r4, r0, fp, lsr r6 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ cdpne 15, 0, cr15, cr3, cr7, {5} │ │ │ │ @ instruction: 0xf649db26 │ │ │ │ vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf8cd2097 │ │ │ │ strtmi sl, [sl], -r4, lsr #32 │ │ │ │ @ instruction: 0xf6429408 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf8c0012e │ │ │ │ @ instruction: 0xf6408000 │ │ │ │ - vmla.i d19, d16, d1[5] │ │ │ │ + vshr.s64 d18, d5, #64 │ │ │ │ pop {r0, r4} │ │ │ │ @ instruction: 0xf73047f0 │ │ │ │ - strtmi fp, [r8], -pc, lsr #25 │ │ │ │ + @ instruction: 0x4628bd57 │ │ │ │ @ instruction: 0xff8cf7ff │ │ │ │ svclt 0x00d81e02 │ │ │ │ ldcle 2, cr4, [r4], {81} @ 0x51 │ │ │ │ strbmi r9, [r8], -r8, lsl #2 │ │ │ │ @ instruction: 0xf04f4641 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ @ instruction: 0xf04f47f0 │ │ │ │ @@ -262801,203 +262716,203 @@ │ │ │ │ svclt 0x004805a6 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00480560 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq r4, [r2, #-1576]! @ 0xfffff9d8 │ │ │ │ svclt 0x00484652 │ │ │ │ orreq pc, r0, r1, asr #32 │ │ │ │ - @ instruction: 0xf82ef19d │ │ │ │ - ble 0x6d8660 │ │ │ │ + @ instruction: 0xf836f19d │ │ │ │ + ble 0x6d8510 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf164d41f │ │ │ │ @ instruction: 0x4601fc75 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ strbmi r9, [r1], -r8, lsl #2 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf0044708 │ │ │ │ ldrb r0, [r5, r2, lsl #2] │ │ │ │ - @ instruction: 0xf96ef732 │ │ │ │ + blx 0x6ce9fc │ │ │ │ strtmi r4, [r1], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9c0f732 │ │ │ │ + blx 0x1b4ea04 │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ strbne r9, [fp, r8, lsl #2]! │ │ │ │ strbmi r4, [r1], -r8, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strtmi r4, [sl], -r8, lsl #14 │ │ │ │ - orrsne pc, r8, fp, asr #12 │ │ │ │ + cmppeq r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - addcs pc, r8, r2, asr #12 │ │ │ │ + subne pc, r8, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff9af052 │ │ │ │ ldrdcs lr, [lr, -r3] │ │ │ │ svclt 0x0000e798 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec680c4 │ │ │ │ + bl 0xfec67f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - @ instruction: 0xf980f732 │ │ │ │ + blx 0xb4ea50 │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x20731c │ │ │ │ + blcc 0x2071cc │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xa4ebc8 │ │ │ │ + blt 0xff44ea78 │ │ │ │ teqle r2, r1, lsl #22 │ │ │ │ stmdacs r2, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf19bd9ee │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf164daea │ │ │ │ @ instruction: 0x4603fc1b │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - asrcs pc, r2, #12 @ │ │ │ │ + msrne (UNDEF: 96), r2 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7304628 │ │ │ │ - strtmi pc, [r0], -r1, lsl #24 │ │ │ │ + strtmi pc, [r0], -r9, lsr #25 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7324070 │ │ │ │ - tstcs r9, r1, lsl #20 │ │ │ │ + smlatbcs r9, r9, sl, fp │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - @ instruction: 0x21acf642 │ │ │ │ + msrne (UNDEF: 108), r2 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbccs pc, fp, #64, 4 │ │ │ │ @ instruction: 0xff62f135 │ │ │ │ - eorseq fp, r3, r4, lsr #19 │ │ │ │ + eorseq fp, r3, r4, ror #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r0, r9, lsl #12 │ │ │ │ stcls 6, cr4, [sl], {21} │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ svcmi 0x0000f1b4 │ │ │ │ movweq pc, #380 @ 0x17c @ │ │ │ │ svclt 0x00246813 │ │ │ │ strmi pc, [r0], #-111 @ 0xffffff91 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x1dfbc0 │ │ │ │ + blcs 0x1dfa70 │ │ │ │ ldm pc, {r0, r2, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbcc r8, {r0, r1, ip, sp, lr, pc}^ │ │ │ │ movwcs r0, #531 @ 0x213 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ @ instruction: 0xf804f024 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0244640 │ │ │ │ strdcs pc, [r0, -r7] │ │ │ │ ldrbne r4, [r3, r2, lsl #12] │ │ │ │ ands r4, pc, r0, asr #12 │ │ │ │ movwvs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0xf04f2003 │ │ │ │ - bne 0xffe933f4 │ │ │ │ + bne 0xffe932a4 │ │ │ │ @ instruction: 0xf17c42b4 │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ svclt 0x003c0300 │ │ │ │ strbtmi r4, [r1], r6, lsr #12 │ │ │ │ @ instruction: 0xf0234632 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs fp!, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ stmdavs r9!, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6ff4419 │ │ │ │ - stmiavs sl!, {r1, r4, r5, r7, fp, sp, lr, pc}^ │ │ │ │ + stmiavs sl!, {r1, r3, r4, r6, r8, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [r0], -fp, asr #12 │ │ │ │ tstcs r0, r2, lsr r4 │ │ │ │ ldrtmi r6, [r2], -sl, ror #1 │ │ │ │ ldrtmi r9, [r9], -sl, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ strmi r6, [fp], -sl, ror #16 │ │ │ │ strls r4, [sl], #-1592 @ 0xfffff9c8 │ │ │ │ - biccs pc, r4, r2, asr #12 │ │ │ │ + orrne pc, r4, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73043f0 │ │ │ │ - movwcs fp, #2933 @ 0xb75 │ │ │ │ + movwcs fp, #3101 @ 0xc1d │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ @ instruction: 0xffbef023 │ │ │ │ stmdblt r8!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf164e00e │ │ │ │ stmdavs r1, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstle r0, r4, lsl #18 │ │ │ │ strtmi r6, [r2], -r8, ror #16 │ │ │ │ @ instruction: 0xf19d4631 │ │ │ │ - mcrrne 8, 7, pc, r3, cr1 @ │ │ │ │ + mcrrne 8, 7, pc, r3, cr9 @ │ │ │ │ strdcs sp, [r0, -r3] │ │ │ │ ldr r4, [r0, r2, lsl #12]! │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x464033ff │ │ │ │ @ instruction: 0xf04fe7cc │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x464033ff │ │ │ │ andcs lr, r0, r6, asr #15 │ │ │ │ - @ instruction: 0x21acf642 │ │ │ │ + msrne (UNDEF: 108), r2 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsccs pc, r9, #64, 4 │ │ │ │ mcr2 1, 6, pc, cr10, cr5, {1} @ │ │ │ │ - ldrhteq fp, [r3], -r8 │ │ │ │ + eorseq fp, r3, r8, ror r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec682bc │ │ │ │ + bl 0xfec6816c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ tstls r1, pc, lsl r6 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ - @ instruction: 0xf882f732 │ │ │ │ + @ instruction: 0xf92af732 │ │ │ │ cmplt r8, r1, lsl #18 │ │ │ │ ldrtmi r4, [fp], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ andlt r4, r3, r8, lsl #10 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x004cf7ff │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ andlt ip, r3, r0, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00004708 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68310 │ │ │ │ + bl 0xfec681c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r9], -lr, lsl #12 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd9d08 │ │ │ │ @ instruction: 0xf1b5c024 │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ ldmdavs r3, {r8, r9} │ │ │ │ @ instruction: 0xf06fbf24 │ │ │ │ @ instruction: 0xf04f4500 │ │ │ │ - blcc 0x15413c │ │ │ │ + blcc 0x153fec │ │ │ │ stmdale sp, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andseq r1, r2, #720 @ 0x2d0 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629d03b │ │ │ │ @@ -263009,50 +262924,50 @@ │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [r8, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ strmi r6, [fp], -r2, ror #16 │ │ │ │ strls r4, [r8, #-1584] @ 0xfffff9d0 │ │ │ │ - bicscs pc, r4, r2, asr #12 │ │ │ │ + orrsne pc, r4, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73040f0 │ │ │ │ - movwcs fp, #6863 @ 0x1acf │ │ │ │ + movwcs fp, #7031 @ 0x1b77 │ │ │ │ ldrmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xff18f023 │ │ │ │ orrlt r4, r0, r1, lsl #12 │ │ │ │ strtmi r6, [sl], -r0, ror #16 │ │ │ │ - @ instruction: 0xf9f2f19d │ │ │ │ + @ instruction: 0xf9faf19d │ │ │ │ strmi r1, [r4], -r3, asr #24 │ │ │ │ strbvc lr, [r0, #2639]! @ 0xa4f │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ @ instruction: 0xf164d102 │ │ │ │ stmdavs r1, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrdcs lr, [lr, -r1] │ │ │ │ @ instruction: 0xf04fe7cb │ │ │ │ strdcs r3, [r5, -pc] │ │ │ │ bfi r4, r3, (invalid: 12:10) │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vaddw.s8 q9, q8, d28 │ │ │ │ - blmi 0x1d16a0 │ │ │ │ + vmla.f d17, d0, d0[7] │ │ │ │ + blmi 0x1d1550 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1353213 │ │ │ │ svclt 0x0000fe29 │ │ │ │ - ldrsbteq fp, [r3], -r0 │ │ │ │ + mlaseq r3, r0, r8, fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68400 │ │ │ │ + bl 0xfec682b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ tstls r1, pc, lsl r6 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ - @ instruction: 0xffe0f731 │ │ │ │ + @ instruction: 0xf888f732 │ │ │ │ cmplt r8, r1, lsl #18 │ │ │ │ ldrtmi r4, [fp], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ andlt r4, r3, r8, lsl #10 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x006cf7ff │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ @@ -263066,17 +262981,17 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x460d4610 │ │ │ │ strvc lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ - @ instruction: 0xffb4f731 │ │ │ │ + @ instruction: 0xf85cf732 │ │ │ │ cmplt r0, r9, lsl #2 │ │ │ │ - blcc 0x16b284 │ │ │ │ + blcc 0x16b134 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andeq r1, lr, #40, 18 @ 0xa0000 │ │ │ │ @ instruction: 0xf04f211d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46294630 │ │ │ │ @@ -263084,61 +262999,61 @@ │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d02f │ │ │ │ eorsle r0, lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstcs r6, lr, lsr #32 │ │ │ │ stmdavs r2, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - mvncs pc, r2, asr #12 │ │ │ │ + @ instruction: 0x11a8f642 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ stmib sp, {r4, r5, pc}^ │ │ │ │ andlt r7, r4, sl, lsl #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xecef90 │ │ │ │ + blt 0xff8cee40 │ │ │ │ ldrtmi r6, [sl], -r0, asr #16 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ @ instruction: 0xf19c8000 │ │ │ │ - @ instruction: 0xf1b1fcd7 │ │ │ │ + @ instruction: 0xf1b1fcdf │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b0 │ │ │ │ strmi r4, [r2], -fp, lsl #12 │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1642302 │ │ │ │ ldmib sp, {r0, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r1, {r1, r8, r9, sp} │ │ │ │ stmiavs r3, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - blle 0xff49c310 │ │ │ │ + blle 0xff49c1c0 │ │ │ │ smlabbcs r0, r3, r8, r6 │ │ │ │ adcsmi r4, fp, #60817408 @ 0x3a00000 │ │ │ │ movweq lr, #19313 @ 0x4b71 │ │ │ │ sbcvs fp, r7, r4, lsr #31 │ │ │ │ - ble 0xfee22bb0 │ │ │ │ + ble 0xfee22a60 │ │ │ │ stmvs r3, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - @ instruction: 0x21acf642 │ │ │ │ + msrne (UNDEF: 108), r2 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorscc pc, sl, #64, 4 │ │ │ │ ldc2l 1, cr15, [lr, #-212]! @ 0xffffff2c │ │ │ │ - eorseq fp, r3, r8, ror #19 │ │ │ │ + eorseq fp, r3, r8, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68554 │ │ │ │ + bl 0xfec68404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf731460c │ │ │ │ - tstpcs r9, r9, lsr pc @ p-variant is OBSOLETE │ │ │ │ + smlattcs r9, r1, pc, pc @ │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1dff74 │ │ │ │ + blcs 0x1dfe24 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -263150,59 +263065,59 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - mvnscs pc, r2, asr #12 │ │ │ │ + @ instruction: 0x11b8f642 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmiblt r6!, {r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x18cef40 │ │ │ │ @ instruction: 0xf19d6840 │ │ │ │ - tstpcs r0, r1, ror fp @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, ror fp @ p-variant is OBSOLETE │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf9b2f164 │ │ │ │ andcs r9, r0, #2048 @ 0x800 │ │ │ │ ldrb r6, [r7, r1, lsl #16] │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vaddw.s8 q9, q8, d28 │ │ │ │ - blmi 0x1d18b4 │ │ │ │ + vmla.f d17, d0, d0[7] │ │ │ │ + blmi 0x1d1764 │ │ │ │ subsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1359000 │ │ │ │ svclt 0x0000fd1f │ │ │ │ - ldrshteq fp, [r3], -ip │ │ │ │ + ldrhteq fp, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68614 │ │ │ │ + bl 0xfec684c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ strmi r4, [pc], -r2, asr #22 │ │ │ │ stcls 6, cr4, [r6], #-88 @ 0xffffffa8 │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc2 7, 6, pc, cr2, cr1, {1} │ │ │ │ + @ instruction: 0xff7af731 │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ - blcs 0x1ab448 │ │ │ │ - blcs 0x205518 │ │ │ │ - blcs 0x1854d4 │ │ │ │ + blcs 0x1ab2f8 │ │ │ │ + blcs 0x2053c8 │ │ │ │ + blcs 0x185384 │ │ │ │ stmdavs r4, {r2, r5, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf190a802 │ │ │ │ stmdbge r2, {r1, r3, r6, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf19b4620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r9, lsr fp │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ tstls r0, ip, lsl #6 │ │ │ │ - blmi 0xd2332c │ │ │ │ - blls 0x8eb4d8 │ │ │ │ + blmi 0xd231dc │ │ │ │ + blls 0x8eb388 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r6, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -263215,135 +263130,135 @@ │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdavs r2, {r0, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r3, lsr #12 │ │ │ │ - tstpcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r4, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf73040f0 │ │ │ │ - @ instruction: 0xf164b935 │ │ │ │ + @ instruction: 0xf164b9dd │ │ │ │ @ instruction: 0x4601f93b │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ ldrmi r9, [r0, r0, lsl #2]! │ │ │ │ - blmi 0x54b3e8 │ │ │ │ - blls 0x8eb558 │ │ │ │ + blmi 0x54b298 │ │ │ │ + blls 0x8eb408 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ @ instruction: 0xf04f2109 │ │ │ │ strdls r3, [r6, -pc]! │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vaddw.s8 q9, q8, d28 │ │ │ │ - blmi 0x2519d4 │ │ │ │ + vmla.f d17, d0, d0[7] │ │ │ │ + blmi 0x251884 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf135326e │ │ │ │ @ instruction: 0xf1a2fc8f │ │ │ │ - svclt 0x0000f8e7 │ │ │ │ + svclt 0x0000f8ef │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r3, r0, lsl sl │ │ │ │ + ldrsbteq fp, [r3], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6873c │ │ │ │ + bl 0xfec685ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #30 │ │ │ │ adclt r4, r1, sl, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7310300 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r0, r4, r6, ip, lr, pc} │ │ │ │ eorsle r2, r9, r2, lsl #22 │ │ │ │ andsle r2, r9, r4, lsl #22 │ │ │ │ cmple r5, r1, lsl #22 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ ldc 1, cr15, [r6, #-576]! @ 0xfffffdc0 │ │ │ │ strtmi sl, [r0], -r2, lsl #18 │ │ │ │ - @ instruction: 0xf8daf19b │ │ │ │ + @ instruction: 0xf8e2f19b │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf8e2f164 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, ip, r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r5, lsr #18 │ │ │ │ - blx 0x11cf5a2 │ │ │ │ + blx 0x11cf452 │ │ │ │ svclt 0x00181e02 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r3], -r1, asr #4 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ - blmi 0x8a3458 │ │ │ │ - blls 0x8eb624 │ │ │ │ + blmi 0x8a3308 │ │ │ │ + blls 0x8eb4d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1270300 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdavs r2, {r1, r2, r4, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x4628463b │ │ │ │ - tstpcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r4, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf73040f0 │ │ │ │ - stmdbge r2, {r0, r1, r2, r3, r4, r7, fp, ip, sp, pc} │ │ │ │ + stmdbge r2, {r0, r1, r2, r6, r8, fp, ip, sp, pc} │ │ │ │ smlabtcs r9, sp, r7, lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ ldrb r4, [r0, r8, lsr #15] │ │ │ │ - @ instruction: 0xf870f1a2 │ │ │ │ + @ instruction: 0xf878f1a2 │ │ │ │ @ instruction: 0xf6422000 │ │ │ │ - vaddw.s8 q9, q8, d28 │ │ │ │ - blmi 0x251adc │ │ │ │ + vmla.f d17, d0, d0[7] │ │ │ │ + blmi 0x25198c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1353287 │ │ │ │ svclt 0x0000fc0b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r3, r8, lsr #20 │ │ │ │ - mlaseq r3, r8, sl, fp │ │ │ │ + eorseq fp, r3, r8, ror #17 │ │ │ │ + eorseq fp, r3, r8, asr r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ - blmi 0x123d8d4 │ │ │ │ + blmi 0x123d784 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf8dd5628 │ │ │ │ - @ instruction: 0xf72f90a8 │ │ │ │ - ldrshlt pc, [r0, #251] @ 0xfb @ │ │ │ │ + @ instruction: 0xf73090a8 │ │ │ │ + bicslt pc, r0, r3, lsr #17 │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - bmi 0xfd0384 │ │ │ │ - blle 0xf58e88 │ │ │ │ - bls 0x8eb6c4 │ │ │ │ + bmi 0xfd0234 │ │ │ │ + blle 0xf58d38 │ │ │ │ + bls 0x8eb574 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ cmnle r9, r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - tstpcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicsne pc, r4, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adcls pc, r0, sp, asr #17 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf73043f0 │ │ │ │ - strmi fp, [r1], -sp, asr #16 │ │ │ │ + @ instruction: 0x4601b8f5 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ ldc 1, cr15, [ip], {144} @ 0x90 │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlane.f64 d15, d2, d19 │ │ │ │ subsmi fp, r1, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf04fdc2a │ │ │ │ @@ -263355,75 +263270,75 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r1, r0, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - bls 0x8eb738 │ │ │ │ + bls 0x8eb5e8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xd12f0200 │ │ │ │ @ instruction: 0xf04f4259 │ │ │ │ strdls r3, [r8, -pc]! │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ bicslt pc, r8, sp, asr ip @ │ │ │ │ @ instruction: 0xf19ca902 │ │ │ │ - @ instruction: 0x4604fd77 │ │ │ │ + @ instruction: 0x4604fd7f │ │ │ │ @ instruction: 0xf164b140 │ │ │ │ stmdavs r1, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ strbne r4, [r3, r2, lsr #12]! │ │ │ │ tstls r0, r0, asr #12 │ │ │ │ @ instruction: 0xe7c747b8 │ │ │ │ strbmi sl, [r8], -r2, lsl #18 │ │ │ │ - blx 0x1dcf740 │ │ │ │ + blx 0x1dcf5f0 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04fd0f2 │ │ │ │ submi r3, r1, #-268435441 @ 0xf000000f │ │ │ │ @ instruction: 0xe7ed4613 │ │ │ │ ldr r2, [r0, lr, lsl #2]! │ │ │ │ - @ instruction: 0xffccf1a1 │ │ │ │ + @ instruction: 0xffd4f1a1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r4], -r2, lsl #1 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0x5608e9dd │ │ │ │ - @ instruction: 0xff6ef72f │ │ │ │ + @ instruction: 0xf816f730 │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0x4620b178 │ │ │ │ - blx 0xfeecf78c │ │ │ │ - blle 0x818fa0 │ │ │ │ + blx 0xfeecf63c │ │ │ │ + blle 0x818e50 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - msrcc R8_usr, r2 │ │ │ │ + mvnne pc, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf72f41f0 │ │ │ │ - strtmi fp, [r0], -r9, asr #31 │ │ │ │ - blx 0xfeacf7ac │ │ │ │ + @ instruction: 0xf73041f0 │ │ │ │ + @ instruction: 0x4620b871 │ │ │ │ + blx 0xfeacf65c │ │ │ │ svclt 0x00d81e02 │ │ │ │ ldcle 2, cr4, [r0], {81} @ 0x51 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbmi r9, [r0], -r8, lsl #2 │ │ │ │ andlt r4, r2, r9, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ subsmi r4, r9, #8, 14 @ 0x200000 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwcs lr, #6130 @ 0x17f2 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfffcd872 │ │ │ │ + blx 0xfffcd722 │ │ │ │ @ instruction: 0xf176b160 │ │ │ │ strmi pc, [r1], -pc, lsl #25 │ │ │ │ strbne r4, [r4, r2, lsl #12] │ │ │ │ andls fp, r1, r0, lsr #2 │ │ │ │ @ instruction: 0xffaaf163 │ │ │ │ stmdavs r1, {r0, r9, fp, ip, pc} │ │ │ │ ldrb r4, [pc, r3, lsr #12] │ │ │ │ @@ -263434,33 +263349,33 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ tstcs r0, #3620864 @ 0x374000 │ │ │ │ strmi lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ ldrsbtls pc, [r8], -sp @ │ │ │ │ - @ instruction: 0xff18f72f │ │ │ │ + @ instruction: 0xffc0f72f │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrtmi fp, [r0], -r8, ror #3 │ │ │ │ - blx 0x194f838 │ │ │ │ - blle 0xb59044 │ │ │ │ + blx 0x194f6e8 │ │ │ │ + blle 0xb58ef4 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ tstls r0, r8, asr #12 │ │ │ │ - blx 0x174f848 │ │ │ │ + blx 0x174f6f8 │ │ │ │ stceq 1, cr15, [r0], {176} @ 0xb0 │ │ │ │ - blls 0x148580 │ │ │ │ + blls 0x148430 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ - msrcc R12_fiq, r2 │ │ │ │ + mvnne pc, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf72f4ff0 │ │ │ │ - ldrtmi fp, [r0], -r5, ror #30 │ │ │ │ - blx 0x11cf874 │ │ │ │ + @ instruction: 0xf7304ff0 │ │ │ │ + ldrtmi fp, [r0], -sp, lsl #16 │ │ │ │ + blx 0x11cf724 │ │ │ │ ldcle 14, cr1, [r1], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [ip, -pc] │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x47084ff0 │ │ │ │ @@ -263468,16 +263383,16 @@ │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ udf #9023 @ 0x233f │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ @ instruction: 0x4604fb97 │ │ │ │ ldrbmi fp, [r2], -r0, lsr #6 │ │ │ │ @ instruction: 0x4648465b │ │ │ │ - blx 0x9cf8b4 │ │ │ │ - ldclle 14, cr1, [pc, #8] @ 0x1118c4 │ │ │ │ + blx 0x9cf764 │ │ │ │ + ldclle 14, cr1, [pc, #8] @ 0x111774 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ strmi pc, [r1], -r9, lsl #23 │ │ │ │ strtmi fp, [r0], -r0, asr #3 │ │ │ │ ldc2 1, cr15, [r6], #-472 @ 0xfffffe28 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, ip} │ │ │ │ @@ -263495,25 +263410,25 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ - cdp2 7, 9, cr15, cr14, cr15, {1} │ │ │ │ + @ instruction: 0xff46f72f │ │ │ │ ldrtmi fp, [fp], -r8, lsl #3 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ @ instruction: 0xf9e6f7ff │ │ │ │ - blle 0x8d9140 │ │ │ │ + blle 0x8d8ff0 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - teqpcc ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf72f43f0 │ │ │ │ - @ instruction: 0x4632bef9 │ │ │ │ + ldrtmi fp, [r2], -r1, lsr #31 │ │ │ │ ldrtmi r4, [fp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x1e02f9d3 │ │ │ │ subsmi fp, r1, #216, 30 @ 0x360 │ │ │ │ tstls sl, r6, lsl ip │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -263533,31 +263448,31 @@ │ │ │ │ strbne r4, [r3, r5, lsl #12] │ │ │ │ andle r1, r7, r2, asr #24 │ │ │ │ strbmi r4, [r8], -sl, lsr #12 │ │ │ │ strls r4, [sl], #-1601 @ 0xfffff9bf │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ @ instruction: 0xf1639301 │ │ │ │ - blls 0x1914e0 │ │ │ │ + blls 0x191390 │ │ │ │ ldrb r6, [r1, r4, lsl #16]! │ │ │ │ strb r2, [ip, lr, lsl #2] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68bcc │ │ │ │ + bl 0xfec68a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ movwls r4, #13844 @ 0x3614 │ │ │ │ - cdp2 7, 4, cr15, cr0, cr15, {1} │ │ │ │ + cdp2 7, 14, cr15, cr8, cr15, {1} │ │ │ │ cmplt r0, r3, lsl #22 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - cmppcc r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf72f4070 │ │ │ │ - tstcs r6, r1, lsr #29 │ │ │ │ + tstcs r6, r9, asr #30 │ │ │ │ @ instruction: 0xf04fb183 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -263566,16 +263481,16 @@ │ │ │ │ andcs r4, ip, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ @ instruction: 0x4604fad7 │ │ │ │ @ instruction: 0xf121b1c0 │ │ │ │ movwcs pc, #2797 @ 0xaed @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ - blx 0xffecdfc8 │ │ │ │ - blt 0x5c0244 │ │ │ │ + blx 0xffecde78 │ │ │ │ + blt 0x5c00f4 │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -263583,122 +263498,122 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r5], -r1, lsl #2 │ │ │ │ ldrmi r9, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf77c4698 │ │ │ │ - @ instruction: 0x4606f811 │ │ │ │ + @ instruction: 0x4606f8b9 │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ @ instruction: 0xf77c3030 │ │ │ │ - orrslt pc, r8, r7, lsl #17 │ │ │ │ + orrslt pc, r8, pc, lsr #18 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ @ instruction: 0xb1b8fa9d │ │ │ │ stmdavs r3, {r1, fp, sp, lr}^ │ │ │ │ - bl 0xfedbff24 │ │ │ │ - bl 0x19d22d0 │ │ │ │ + bl 0xfedbfdd4 │ │ │ │ + bl 0x19d2180 │ │ │ │ strtmi r0, [r8], -r8, lsl #6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmdalt r2!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt sl, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfe34db54 │ │ │ │ + blx 0xfe34da04 │ │ │ │ stmdavs r2, {r4, r8, ip, sp, pc} │ │ │ │ strb r4, [r9, r3, lsr #12]! │ │ │ │ strmi r4, [r3], -r2, lsl #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf77c47f0 │ │ │ │ - svclt 0x0000b81f │ │ │ │ + svclt 0x0000b8c7 │ │ │ │ ldmib r3, {r1, r8, r9, sp, pc}^ │ │ │ │ @ instruction: 0xf77c2300 │ │ │ │ - svclt 0x0000b819 │ │ │ │ + svclt 0x0000b8c1 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbls r1, {r4, sl, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ @ instruction: 0xf8c44290 │ │ │ │ ldclt 0, cr1, [r0], {176} @ 0xb0 │ │ │ │ - stmdalt sl, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r2!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbls r1, {r4, sl, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d0b131 │ │ │ │ @ instruction: 0xf8c44290 │ │ │ │ ldclt 0, cr1, [r0], {176} @ 0xb0 │ │ │ │ - stmdalt r0, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt r8!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460abc10 │ │ │ │ - @ instruction: 0xf77b460b │ │ │ │ - svclt 0x0000bffb │ │ │ │ + @ instruction: 0xf77c460b │ │ │ │ + svclt 0x0000b8a3 │ │ │ │ stmdbls r1, {r4, sl, ip, sp, pc} │ │ │ │ @ instruction: 0xf1b1b149 │ │ │ │ @ instruction: 0xf8d00219 │ │ │ │ svclt 0x00184290 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c44613 │ │ │ │ ldclt 0, cr1, [r0], {176} @ 0xb0 │ │ │ │ - svclt 0x00eaf77b │ │ │ │ + ldmlt r2, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68d50 │ │ │ │ + bl 0xfec68c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ cmplt r4, r5, lsl #12 │ │ │ │ addsne pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8c14628 │ │ │ │ pop {r4, r5, r7, lr} │ │ │ │ - @ instruction: 0xf77b4070 │ │ │ │ - @ instruction: 0xf77cbfd7 │ │ │ │ - movwcs pc, #6169 @ 0x1819 @ │ │ │ │ + @ instruction: 0xf77c4070 │ │ │ │ + @ instruction: 0xf77cb87f │ │ │ │ + movwcs pc, #6337 @ 0x18c1 @ │ │ │ │ ldrmi r1, [sl], -r1, asr #28 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ teqplt r0, sp, lsr #20 @ p-variant is OBSOLETE │ │ │ │ strtmi r7, [r3], -r2, lsl #16 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf77b4070 │ │ │ │ - @ instruction: 0xf04fbfc7 │ │ │ │ + @ instruction: 0xf77c4070 │ │ │ │ + @ instruction: 0xf04fb86f │ │ │ │ strcs r3, [lr], #-767 @ 0xfffffd01 │ │ │ │ @ instruction: 0xe7e14613 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68da0 │ │ │ │ + bl 0xfec68c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x4605491a │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ orrlt r9, r4, sl, lsl #24 │ │ │ │ addsne pc, r0, #13959168 @ 0xd50000 │ │ │ │ adcsmi pc, r0, r1, asr #17 │ │ │ │ stmdavs r8, {r2, r4, r8, fp, lr} │ │ │ │ submi r9, r8, r5, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4628d11f │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ - @ instruction: 0xf77b4030 │ │ │ │ - andcs fp, r0, #644 @ 0x284 │ │ │ │ + @ instruction: 0xf77c4030 │ │ │ │ + andcs fp, r0, #4784128 @ 0x490000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf77b2302 │ │ │ │ - movwcs pc, #36831 @ 0x8fdf @ │ │ │ │ + @ instruction: 0xf77c2302 │ │ │ │ + movwcs pc, #34951 @ 0x8887 @ │ │ │ │ msreq CPSR_s, r0, lsr #3 │ │ │ │ andeq lr, r3, #13312 @ 0x3400 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - cdp2 7, 5, cr15, cr6, cr6, {3} │ │ │ │ + cdp2 7, 15, cr15, cr14, cr6, {3} │ │ │ │ @ instruction: 0xf04fb120 │ │ │ │ strcs r3, [lr], #-767 @ 0xfffffd01 │ │ │ │ bfi r4, r3, #12, #14 │ │ │ │ andcc lr, r2, #3620864 @ 0x374000 │ │ │ │ - blt 0x5c0478 │ │ │ │ + blt 0x5c0328 │ │ │ │ @ instruction: 0xf1a1e7d8 │ │ │ │ - svclt 0x0000fd73 │ │ │ │ + svclt 0x0000fd7b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec68e24 │ │ │ │ + bl 0xfec68cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf72f0ff8 │ │ │ │ - @ instruction: 0xf649fd19 │ │ │ │ + @ instruction: 0xf649fdc1 │ │ │ │ vrsra.s64 d21, d16, #64 │ │ │ │ andcs r2, r4, #1543503874 @ 0x5c000002 │ │ │ │ tstcs r2, r0, lsr #2 │ │ │ │ strmi r2, [sl], -r0 │ │ │ │ cmpvs r9, r8, asr r0 │ │ │ │ andsvs r6, sl, sl, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -263706,25 +263621,25 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ - blmi 0xfebfded4 │ │ │ │ + blmi 0xfebfdd84 │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ ldrpl pc, [r6, #-1280]! @ 0xfffffb00 │ │ │ │ ldrcc r9, [r0, #-265]! @ 0xfffffef7 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff0ef77b │ │ │ │ + @ instruction: 0xffb6f77b │ │ │ │ strmi r2, [r7], -r1, lsl #2 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - cdpne 15, 7, cr15, cr11, cr9, {0} │ │ │ │ - blcs 0xd234b0 │ │ │ │ + mrcne 15, 3, APSR_nzcv, cr11, cr1, {5} │ │ │ │ + blcs 0xd23360 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ ldreq pc, [r1], #-19 @ 0xffffffed │ │ │ │ teqeq sl, #-1006632958 @ 0xc4000002 │ │ │ │ biceq r0, r9, #-1677721600 @ 0x9c000000 │ │ │ │ rsbeq r0, r7, #112, 6 @ 0xc0000001 │ │ │ │ cmpeq r8, #-1610612732 @ 0xa0000004 │ │ │ │ ldrshteq r0, [r7], -r7 │ │ │ │ @@ -263743,70 +263658,70 @@ │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ rsceq r0, r6, sp, ror #1 │ │ │ │ - @ instruction: 0xf77b4628 │ │ │ │ - stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf77c4628 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r9, r0, asr #32 │ │ │ │ strmi pc, [r4, #-1601] @ 0xfffff9bf │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ tstcs r1, fp, lsr r6 │ │ │ │ - addcc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + subcs pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1a16828 │ │ │ │ - stmdavs r9!, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8dcf700 │ │ │ │ - mrc2 6, 7, pc, cr4, cr14, {7} │ │ │ │ + @ instruction: 0xf984f700 │ │ │ │ + @ instruction: 0xff9cf6fe │ │ │ │ andle r2, r7, r0, lsr #30 │ │ │ │ tstls r6, r0, lsr #12 │ │ │ │ - @ instruction: 0xff28f77b │ │ │ │ + @ instruction: 0xffd0f77b │ │ │ │ stmdacs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ ldrbhi pc, [r6], r0 @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - strmi pc, [r7], -r7, lsr #30 │ │ │ │ + strmi pc, [r7], -pc, asr #31 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #5316 @ 0x14c4 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ orrslt pc, r8, fp, lsr r9 @ │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ ldrmi r6, [pc], -r3, asr #16 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7957 @ 0x1f15 @ │ │ │ │ + movwcs pc, #8125 @ 0x1fbd @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf106852d │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strhi pc, [ip, #-64]! @ 0xffffffc0 │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf04f250e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x462033ff │ │ │ │ adcspl pc, r0, r1, asr #17 │ │ │ │ - mrc2 7, 5, pc, cr12, cr11, {3} │ │ │ │ + @ instruction: 0xff64f77b │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrhi pc, [lr], r0, asr #32 │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0, -r0] │ │ │ │ stmdage lr, {r5, r9, sp} │ │ │ │ stmdb r8, {r4, r7, r8, ip, sp, lr, pc} │ │ │ │ addscc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - mrc2 7, 6, pc, cr14, cr11, {3} │ │ │ │ + @ instruction: 0xff86f77b │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1895825408 @ 0x71000000 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf649d0ca │ │ │ │ vrshr.s64 d21, d16, #64 │ │ │ │ @@ -263819,163 +263734,163 @@ │ │ │ │ ldmibvs fp, {r1, r2, r3, r9, sl, fp, sp, pc}^ │ │ │ │ andcs r9, r0, #-536870912 @ 0xe0000000 │ │ │ │ movwcs r9, #786 @ 0x312 │ │ │ │ tstls r1, #1006632960 @ 0x3c000000 │ │ │ │ movwcs r9, #787 @ 0x313 │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x83aff000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xf8caf023 │ │ │ │ adcle r2, r1, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ subvs r6, r3, r3, ror r8 │ │ │ │ - blge 0x69f674 │ │ │ │ + blge 0x69f524 │ │ │ │ @ instruction: 0xf1083704 │ │ │ │ adcsmi r0, r3, #8, 16 @ 0x80000 │ │ │ │ andcs sp, r0, #-2147483591 @ 0x80000039 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - mrc2 7, 2, pc, cr10, cr11, {3} │ │ │ │ + @ instruction: 0xff02f77b │ │ │ │ @ instruction: 0xa32ae79c │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - @ instruction: 0xe795fe53 │ │ │ │ + @ instruction: 0xe795fefb │ │ │ │ cmppvs r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ mvnhi pc, #0 │ │ │ │ andcs sl, r1, sl, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf197330c │ │ │ │ - bls 0x3d0c98 │ │ │ │ + bls 0x3d0b68 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ stmdals ip, {r0, r1, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ movwcs pc, #7074 @ 0x1ba2 @ │ │ │ │ - blx 0x157efa │ │ │ │ - bl 0x11dead0 │ │ │ │ + blx 0x157daa │ │ │ │ + bl 0x11de980 │ │ │ │ vcgt.s8 , , q8 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ @ instruction: 0x46282197 │ │ │ │ - blne 0xff6ebf00 │ │ │ │ - bl 0x19ebff0 │ │ │ │ + blne 0xff6ebdb0 │ │ │ │ + bl 0x19ebea0 │ │ │ │ movwls r0, #25346 @ 0x6302 │ │ │ │ - mcr2 7, 3, pc, cr6, cr11, {3} @ │ │ │ │ + @ instruction: 0xff0ef77b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x4628839e │ │ │ │ - mcr2 7, 3, pc, cr0, cr11, {3} @ │ │ │ │ + @ instruction: 0xff08f77b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #1404 @ 0x57c │ │ │ │ andcs r4, r8, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x004cf43f │ │ │ │ andvs r9, r7, r6, lsl #22 │ │ │ │ ldr r6, [r0, r3, asr #32]! │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldrsbtcs pc, [r0], r2 @ │ │ │ │ - mcr2 7, 0, pc, cr8, cr11, {3} @ │ │ │ │ + mrc2 7, 5, pc, cr0, cr11, {3} │ │ │ │ svclt 0x0000e74a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - blcc 0xfe7c4718 │ │ │ │ + blcc 0xfe7c45c8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7739 @ 0x1e3b @ │ │ │ │ + movwcs pc, #7907 @ 0x1ee3 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #64, 6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf850f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - mcr2 7, 1, pc, cr10, cr11, {3} @ │ │ │ │ + mrc2 7, 6, pc, cr2, cr11, {3} │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1828716544 @ 0x6d000000 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf83ef023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcc r6, #6213 @ 0x1845 │ │ │ │ @ instruction: 0xf145463a │ │ │ │ strtmi r0, [r0], -r0, lsl #10 │ │ │ │ - mvnscs pc, r1, asr #12 │ │ │ │ + @ instruction: 0x11a1f641 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r2], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d4e710 │ │ │ │ @ instruction: 0x46283290 │ │ │ │ @ instruction: 0xf77b461f │ │ │ │ - movwcs pc, #7687 @ 0x1e07 @ │ │ │ │ + movwcs pc, #7855 @ 0x1eaf @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #469762051 @ 0x1c000003 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf81cf023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r9], r8, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r6, #492]! @ 0x1ec │ │ │ │ + mrc2 7, 4, pc, cr14, cr11, {3} │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ strhi pc, [r4], #-0 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02318b1 │ │ │ │ stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {1} @ │ │ │ │ ldrsbtcc pc, [ip], r7 @ │ │ │ │ ldmib r3, {r1, fp, sp, lr}^ │ │ │ │ - bne 0xff3de430 │ │ │ │ + bne 0xff3de2e0 │ │ │ │ ldrmi r2, [sl], r1, lsl #22 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ addsmi r4, r3, #152, 12 @ 0x9800000 │ │ │ │ strbthi pc, [r7], #-576 @ 0xfffffdc0 @ │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ ldrb r2, [r2], r7, lsl #10 │ │ │ │ @ instruction: 0xf1932000 │ │ │ │ - strmi pc, [r6], -fp, lsl #23 │ │ │ │ + @ instruction: 0x4606fb93 │ │ │ │ @ instruction: 0xf1b1460d │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b0 │ │ │ │ ldrthi pc, [lr], #-0 @ │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - strb pc, [r9], r7, lsl #27 @ │ │ │ │ + strb pc, [r9], pc, lsr #28 @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7619 @ 0x1dc3 @ │ │ │ │ + movwcs pc, #7787 @ 0x1e6b @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #872415233 @ 0x34000001 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffd8f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - ldc2 7, cr15, [r2, #492]! @ 0x1ec │ │ │ │ + mrc2 7, 2, pc, cr10, cr11, {3} │ │ │ │ strmi r2, [r0], r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #224, 6 @ 0x80000003 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xffc6f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ stmdavs r3, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46284698 │ │ │ │ - ldc2 7, cr15, [lr, #492] @ 0x1ec │ │ │ │ + mcr2 7, 2, pc, cr6, cr11, {3} @ │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ strhi pc, [r7], #0 │ │ │ │ @ instruction: 0xf1062208 │ │ │ │ @ instruction: 0x46180110 │ │ │ │ @ instruction: 0xffb2f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r3, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [sl], r8, lsr #12 │ │ │ │ - stc2 7, cr15, [ip, #492] @ 0x1ec │ │ │ │ + mrc2 7, 1, pc, cr4, cr11, {3} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ strhi pc, [r0], #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #24, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @@ -263983,290 +263898,290 @@ │ │ │ │ strtmi r3, [r0], -r1, lsl #4 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ streq pc, [r1, #-281] @ 0xfffffee7 │ │ │ │ streq pc, [r0], -r8, asr #2 │ │ │ │ @ instruction: 0xf8cd9204 │ │ │ │ ldrtmi sl, [sl], -r8 │ │ │ │ @ instruction: 0xf6419305 │ │ │ │ - vsra.s64 q9, , #64 │ │ │ │ + vaddw.s8 , q8, d17 │ │ │ │ stmib sp, {r0, r4, r8}^ │ │ │ │ @ instruction: 0xf7ff5600 │ │ │ │ @ instruction: 0xe669fb9b │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7523 @ 0x1d63 @ │ │ │ │ + movwcs pc, #7691 @ 0x1e0b @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff78f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r6, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ + ldc2l 7, cr15, [sl, #492]! @ 0x1ec │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #201326593 @ 0xc000001 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xff66f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ movwcc r6, #6213 @ 0x1845 │ │ │ │ @ instruction: 0xf145463a │ │ │ │ strtmi r0, [r0], -r0, lsl #10 │ │ │ │ - mvnscs pc, r1, asr #12 │ │ │ │ + @ instruction: 0x11a1f641 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x7d012e │ │ │ │ + blx 0x7cffde │ │ │ │ @ instruction: 0x4628e638 │ │ │ │ - ldc2 7, cr15, [r2, #-492]! @ 0xfffffe14 │ │ │ │ + ldc2l 7, cr15, [sl, #492] @ 0x1ec │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1342177294 @ 0x5000000e │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff46f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r6, [r8], r6, asr #16 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - svceq 0x00f2fd1f │ │ │ │ + svceq 0x00f2fdc7 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - b 0x14fdb5c │ │ │ │ + b 0x14fda0c │ │ │ │ @ instruction: 0xe67972d8 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - ldc 13, cr15, [pc, #100] @ 0x1121d8 │ │ │ │ + ldc 13, cr15, [pc, #772] @ 0x112328 │ │ │ │ vmovne.8 d19[2], r7 │ │ │ │ adcspl pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vmla.f d19, d0, d1[1] │ │ │ │ + vsra.s64 , , #64 │ │ │ │ stc 1, cr0, [sp, #68] @ 0x44 │ │ │ │ @ instruction: 0xf7fe7b00 │ │ │ │ @ instruction: 0xe607fef9 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7425 @ 0x1d01 @ │ │ │ │ + movwcs pc, #7593 @ 0x1da9 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #16, 4 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff16f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r0], #492 @ 0x1ec │ │ │ │ + ldc2 7, cr15, [r8, #492] @ 0x1ec │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ msrhi CPSR_fx, #0 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ strtmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf77b461f │ │ │ │ - @ instruction: 0x4605fcdf │ │ │ │ + strmi pc, [r5], -r7, lsl #27 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #5026 @ 0x13a2 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 15, cr15, cr2, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ ldrmi r6, [r9], r6, asr #16 │ │ │ │ @ instruction: 0xf9b2f145 │ │ │ │ @ instruction: 0xf1984605 │ │ │ │ - rscslt pc, sl, #2572288 @ 0x274000 │ │ │ │ + rscslt pc, sl, #2703360 @ 0x294000 │ │ │ │ andls r4, r0, fp, lsr #12 │ │ │ │ tstcs r1, r1, lsl #4 │ │ │ │ @ instruction: 0xf642a809 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf1a1022e │ │ │ │ - mcrne 8, 0, pc, cr5, cr7, {0} @ │ │ │ │ + mcrne 8, 0, pc, cr5, cr15, {0} @ │ │ │ │ strcc sp, [r1, #-2826] @ 0xfffff4f6 │ │ │ │ - b 0x14e38d0 │ │ │ │ - bl 0x1eaf1c4 │ │ │ │ + b 0x14e3780 │ │ │ │ + bl 0x1eaf074 │ │ │ │ @ instruction: 0xf0800303 │ │ │ │ stmdals r9, {r0, r3, r5, r6, r7, r8, r9, pc} │ │ │ │ @ instruction: 0xf868f18e │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi lr, [r8], -sp, lsl #12 │ │ │ │ - stc2 7, cr15, [r8], #492 @ 0x1ec │ │ │ │ + ldc2l 7, cr15, [r0, #-492] @ 0xfffffe14 │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ subshi pc, r2, #0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r4, #252] @ 0xfc │ │ │ │ strtmi r6, [r0], -r5, lsl #16 │ │ │ │ - ldc2 7, cr15, [ip], {123} @ 0x7b │ │ │ │ - rscscs pc, r1, #68157440 @ 0x4100000 │ │ │ │ + stc2l 7, cr15, [r4, #-492] @ 0xfffffe14 │ │ │ │ + adcne pc, r1, #68157440 @ 0x4100000 │ │ │ │ andseq pc, r1, #192, 4 │ │ │ │ smlaltbeq pc, r0, r0, r1 @ │ │ │ │ tstls r0, fp, lsr #12 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vsra.s64 d19, d5, #64 │ │ │ │ + vmla.f d18, d0, d1[1] │ │ │ │ @ instruction: 0xf7ff0111 │ │ │ │ str pc, [fp, #2241] @ 0x8c1 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7301 @ 0x1c85 @ │ │ │ │ + movwcs pc, #7469 @ 0x1d2d @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #-2147483609 @ 0x80000027 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 9, cr15, cr10, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r4], #-492 @ 0xfffffe14 │ │ │ │ + ldc2 7, cr15, [ip, #-492] @ 0xfffffe14 │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #536870924 @ 0x2000000c │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr8, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ tstcs r0, r5, asr #16 │ │ │ │ tstls r2, sl, lsr r6 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vaddw.s8 , q0, d5 │ │ │ │ + vsra.s64 d17, d21, #64 │ │ │ │ stmib sp, {r0, r4, r8}^ │ │ │ │ @ instruction: 0xf7fe3500 │ │ │ │ ldrb pc, [fp, #-4017] @ 0xfffff04f @ │ │ │ │ @ instruction: 0xff00f022 │ │ │ │ vmull.p8 , d0, d5 │ │ │ │ - b 0x14f2c6c │ │ │ │ - bmi 0x1d31690 │ │ │ │ + b 0x14f2b1c │ │ │ │ + bmi 0x1d31540 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ - bicscs pc, sp, r1, asr #12 │ │ │ │ + orrne pc, sp, r1, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x5c00e9cd │ │ │ │ mrc2 7, 7, pc, cr12, cr14, {7} │ │ │ │ - ldc 5, cr14, [pc, #288] @ 0x112434 │ │ │ │ + ldc 5, cr14, [pc, #288] @ 0x1122e4 │ │ │ │ ldrtmi r7, [r3], -r8, ror #22 │ │ │ │ strtmi r4, [r0], -r8, ror #20 │ │ │ │ - bicscs pc, sp, r1, asr #12 │ │ │ │ + orrne pc, sp, r1, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blvc 0x14d95c │ │ │ │ + blvc 0x14d80c │ │ │ │ mcr2 7, 7, pc, cr14, cr14, {7} @ │ │ │ │ @ instruction: 0xf192e53a │ │ │ │ - @ instruction: 0xf648fceb │ │ │ │ + @ instruction: 0xf648fcf3 │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x17c201db │ │ │ │ movwne pc, #2945 @ 0xb81 @ │ │ │ │ - bl 0xff1a3bc4 │ │ │ │ + bl 0xff1a3a74 │ │ │ │ ldrbne r3, [r3, r3, lsr #4] │ │ │ │ - blx 0xffb5013a │ │ │ │ + ldc2 7, cr15, [r0], {123} @ 0x7b │ │ │ │ strtmi lr, [r8], -sl, lsr #10 │ │ │ │ - stc2 7, cr15, [r4], #-492 @ 0xfffffe14 │ │ │ │ + stc2l 7, cr15, [ip], {123} @ 0x7b │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ mvnshi pc, r0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r0, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf6416802 │ │ │ │ - vaddw.s8 , q0, d21 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0x46200111 │ │ │ │ @ instruction: 0xffe8f7fe │ │ │ │ @ instruction: 0x4628e512 │ │ │ │ - stc2 7, cr15, [ip], {123} @ 0x7b │ │ │ │ + ldc2 7, cr15, [r4], #492 @ 0x1ec │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ msrhi CPSR_fsxc, r0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r8], #252 @ 0xfc │ │ │ │ strtmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf77b461f │ │ │ │ - movwcs pc, #7163 @ 0x1bfb @ │ │ │ │ + movwcs pc, #7331 @ 0x1ca3 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #84, 4 @ 0x40000005 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ cdp2 0, 1, cr15, cr0, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - blx 0xffbd01b6 │ │ │ │ + ldc2 7, cr15, [r2], {123} @ 0x7b │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ adcshi pc, fp, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ stmdavs r5, {r0, fp, sp, lr}^ │ │ │ │ strbmi r9, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - msrcs (UNDEF: 97), r1 │ │ │ │ + tstpne r1, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9501 │ │ │ │ ldrb pc, [r1], #3675 @ 0xe5b @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7115 @ 0x1bcb @ │ │ │ │ + movwcs pc, #7283 @ 0x1c73 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1073741866 @ 0x4000002a │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r0, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r1, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ - mvnscs pc, r1, asr #12 │ │ │ │ + @ instruction: 0x11a1f641 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ ldrt pc, [r9], #3399 @ 0xd47 @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7091 @ 0x1bb3 @ │ │ │ │ + movwcs pc, #7259 @ 0x1c5b @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #-1073741786 @ 0xc0000026 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r8, #136] @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r7, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - blx 0xfe9d0246 │ │ │ │ + mcrr2 7, 7, pc, sl, cr11 @ │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ orrshi pc, lr, r0 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [lr], {63} @ 0x3f │ │ │ │ strtmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf77b4698 │ │ │ │ - @ instruction: 0x4605fb91 │ │ │ │ + @ instruction: 0x4605fc39 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4718 @ 0x126e │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ stc2 0, cr15, [r4, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r1, r3, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ tstls r0, r5, asr #16 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vmla.f d18, d0, d1[4] │ │ │ │ + vorr.i32 d17, #1 @ 0x00000001 │ │ │ │ strls r0, [r1, #-273] @ 0xfffffeef │ │ │ │ mcr2 7, 5, pc, cr4, cr14, {7} @ │ │ │ │ svclt 0x0000e478 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq r9, r7, #192, 26 @ 0x3000 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7019 @ 0x1b6b @ │ │ │ │ + movwcs pc, #7187 @ 0x1c13 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #152 @ 0x98 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2 0, cr15, [r0, #136] @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r4, r6, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - blx 0x17d02d6 │ │ │ │ + stc2 7, cr15, [r2], {123} @ 0x7b │ │ │ │ strmi r2, [r2], r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #188, 2 @ 0x2f │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [lr, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r6, sl, fp, sp, pc} │ │ │ │ stmdavs r3, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4628469a │ │ │ │ - blx 0x12d02fe │ │ │ │ + blx 0xffcd01ae │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ bichi pc, r0, r0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r0], #-252 @ 0xffffff04 │ │ │ │ @@ -264277,34 +264192,34 @@ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf1b9ac25 │ │ │ │ @ instruction: 0xf17a0f0c │ │ │ │ svclt 0x00240300 │ │ │ │ @ instruction: 0xf8d42516 │ │ │ │ @ instruction: 0xf4bf1290 │ │ │ │ @ instruction: 0xf642ac1e │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf18f012e │ │ │ │ - strmi pc, [r1], -r9, asr #28 │ │ │ │ + @ instruction: 0x4601fe51 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf1b9827f │ │ │ │ @ instruction: 0xf17a0f04 │ │ │ │ movwle r0, #25344 @ 0x6300 │ │ │ │ svceq 0x0008f1b9 │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ shasxmi fp, r9, r4 │ │ │ │ tstls r6, r2, lsl #2 │ │ │ │ - stc2l 7, cr15, [ip, #192]! @ 0xc0 │ │ │ │ + mrc2 7, 4, pc, cr4, cr0, {1} │ │ │ │ stmdbls r6, {r0, r2, r9, sl, lr} │ │ │ │ - mrc2 7, 1, pc, cr14, cr0, {1} │ │ │ │ + mcr2 7, 7, pc, cr6, cr0, {1} @ │ │ │ │ strbne r4, [fp, sl, lsr #12]! │ │ │ │ strmi lr, [r3], -r5, ror #8 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffdcf6a4 │ │ │ │ + blge 0xffdcf554 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ andcs lr, r4, #80, 8 @ 0x50000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2 0, cr15, [r0, #-136] @ 0xffffff78 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacc0 │ │ │ │ andcs fp, r4, #234496 @ 0x39400 │ │ │ │ @@ -264325,251 +264240,251 @@ │ │ │ │ andcs fp, r4, #203776 @ 0x31c00 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r8], #136 @ 0x88 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaf68 │ │ │ │ @ instruction: 0x9007bbbd │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ andcs r9, r8, #7168 @ 0x1c00 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ ldc2l 0, cr15, [r6], {34} @ 0x22 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2fd4e8 │ │ │ │ + blls 0x2fd398 │ │ │ │ subvs r6, r3, r7 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnshi pc, r0 │ │ │ │ movwcs r2, #520 @ 0x208 │ │ │ │ @ instruction: 0x200318b1 │ │ │ │ stc2l 0, cr15, [r4], {34} @ 0x22 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bls 0x2bd4c4 │ │ │ │ + bls 0x2bd374 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff6043 │ │ │ │ stmdage sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ smlabtne ip, sp, r9, lr │ │ │ │ - @ instruction: 0xf8aaf193 │ │ │ │ + @ instruction: 0xf8b2f193 │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ mcrrmi 4, 4, pc, sl, cr15 @ │ │ │ │ ldccc 6, cr15, [sl], {195} @ 0xc3 │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ - b 0x1118ff0 │ │ │ │ - bl 0x192a9cc │ │ │ │ + b 0x1118ea0 │ │ │ │ + bl 0x192a87c │ │ │ │ ldmne fp, {r1}^ │ │ │ │ ldmne fp, {r6, r8, lr}^ │ │ │ │ ldmdane fp, {r6, r8, lr}^ │ │ │ │ vmlseq.f64 d14, d0, d2 │ │ │ │ stmdbls fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ vnmlavc.f32 s29, s6, s28 │ │ │ │ - blx 0xfe992a16 │ │ │ │ + blx 0xfe9928c6 │ │ │ │ ldmne r2, {r2, r3, sp}^ │ │ │ │ tstpeq r1, ip, lsl #22 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #60225 @ 0xeb41 │ │ │ │ - bllt 0x1106b4 │ │ │ │ + bllt 0x110564 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ - bllt 0x19506c8 │ │ │ │ + bllt 0x1950578 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r2], {34} @ 0x22 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffab8e │ │ │ │ movwcs fp, #6999 @ 0x1b57 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x14cf7ec │ │ │ │ + blge 0x14cf69c │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ - bllt 0xfd06f4 │ │ │ │ + bllt 0xfd05a4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - bllt 0x1150708 │ │ │ │ + bllt 0x11505b8 │ │ │ │ andcs r4, r4, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xf4f818 │ │ │ │ + blge 0xf4f6c8 │ │ │ │ ldrtmi r6, [lr], -r3, lsl #16 │ │ │ │ ldr r4, [r9, #-1688] @ 0xfffff968 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r9], #-508 @ 0xfffffe04 │ │ │ │ - bllt 0xbd0734 │ │ │ │ + bllt 0xbd05e4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ - bllt 0x950748 │ │ │ │ + bllt 0x9505f8 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 0, pc, cr8, cr15, {3} @ │ │ │ │ - bllt 0x6d075c │ │ │ │ + bllt 0x6d060c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - bllt 0x450770 │ │ │ │ + bllt 0x450620 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {3} @ │ │ │ │ - bllt 0x1d0784 │ │ │ │ + bllt 0x1d0634 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfffcf894 │ │ │ │ + bge 0xfffcf744 │ │ │ │ ldrt r6, [ip], #2051 @ 0x803 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr2, cr15, {3} @ │ │ │ │ - blt 0xffcd07ac │ │ │ │ + blt 0xffcd065c │ │ │ │ ldmib r3, {r2, r4, r6, r7, r8, r9, sp, pc}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf9b0f77b │ │ │ │ - blt 0xffdd07bc │ │ │ │ + blx 0x1750458 │ │ │ │ + blt 0xffdd066c │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x4f9cc │ │ │ │ - blt 0xff8507d0 │ │ │ │ + blge 0x4f87c │ │ │ │ + blt 0xff850680 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff64f8e0 │ │ │ │ + bge 0xff64f790 │ │ │ │ vsubw.s8 q9, q0, d22 │ │ │ │ stmdavs r4, {r1, r8, r9} │ │ │ │ svclt 0x00082f00 │ │ │ │ mulle r0, r8, r5 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ - blx 0x1b504b8 │ │ │ │ + blx 0x55036a │ │ │ │ @ instruction: 0xf1704620 │ │ │ │ andcs pc, r4, #7405568 @ 0x710000 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfface896 │ │ │ │ + blx 0xfface746 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ strt r4, [r0], #-1689 @ 0xfffff967 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ - blt 0xfed50828 │ │ │ │ + blt 0xfed506d8 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfeb4f938 │ │ │ │ + bge 0xfeb4f7e8 │ │ │ │ @ instruction: 0xf7ff6803 │ │ │ │ vldmdbne r1!, {d11-d19} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xff2ce8d6 │ │ │ │ + blx 0xff2ce786 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, r9, fp, sp, pc} │ │ │ │ andcs lr, r4, #255852544 @ 0xf400000 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff04e8ea │ │ │ │ + blx 0xff04e79a │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffadac │ │ │ │ andcs fp, r4, #593920 @ 0x91000 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfedce8fe │ │ │ │ + blx 0xfedce7ae │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r3, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xe6444699 │ │ │ │ @ instruction: 0xff64f162 │ │ │ │ - blcs 0x12c894 │ │ │ │ - blge 0xff04f988 │ │ │ │ + blcs 0x12c744 │ │ │ │ + blge 0xff04f838 │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - bllt 0xfeed0894 │ │ │ │ + bllt 0xfeed0744 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1d4f9a8 │ │ │ │ + bge 0x1d4f858 │ │ │ │ strtmi r6, [fp], r6, lsl #16 │ │ │ │ @ instruction: 0x4628e63f │ │ │ │ - @ instruction: 0xf972f77b │ │ │ │ + blx 0x7d0554 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf10680c8 │ │ │ │ movwcs r0, #264 @ 0x108 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0xfe2ce956 │ │ │ │ + blx 0xfe2ce806 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf108aa5d │ │ │ │ movwcs r3, #1535 @ 0x5ff │ │ │ │ subvs r6, r3, r5 │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r4, r3, r2, asr #12 │ │ │ │ - blx 0x1f4e972 │ │ │ │ + blx 0x1f4e822 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ - bge 0x14cf9ec │ │ │ │ + bge 0x14cf89c │ │ │ │ svceq 0x0001f1ba │ │ │ │ movwcs fp, #3996 @ 0xf9c │ │ │ │ @ instruction: 0xf67f7003 │ │ │ │ @ instruction: 0xf8d7aab0 │ │ │ │ @ instruction: 0x464230bc │ │ │ │ @ instruction: 0xf0226dd9 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10cfb0c │ │ │ │ + bge 0x10cf9bc │ │ │ │ eorcs r1, r0, r2, ror lr │ │ │ │ @ instruction: 0xf8124613 │ │ │ │ stmdblt r1, {r0, r8, r9, sl, fp, ip} │ │ │ │ movwcc r7, #8208 @ 0x2010 │ │ │ │ addsmi r1, sp, #158720 @ 0x26c00 │ │ │ │ @ instruction: 0xf7ffd8f6 │ │ │ │ movwcs fp, #6810 @ 0x1a9a │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x154e9c2 │ │ │ │ + blx 0x154e872 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r9, fp, sp, pc} │ │ │ │ ldrmi r4, [r9], lr, lsr #12 │ │ │ │ movwcs lr, #5212 @ 0x145c │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x11ce9de │ │ │ │ + blx 0x11ce88e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r3, r4, r9, fp, sp, pc} │ │ │ │ movwcs lr, #5444 @ 0x1544 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xece9f6 │ │ │ │ + blx 0xece8a6 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r2, r3, r9, fp, sp, pc} │ │ │ │ andcs lr, r4, #608174080 @ 0x24400000 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1f8fb84 │ │ │ │ - blt 0x150988 │ │ │ │ + blge 0x1f8fa34 │ │ │ │ + blt 0x150838 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi r6, [fp], -r2, lsl #16 │ │ │ │ - bllt 0x20d09a4 │ │ │ │ + bllt 0x20d0854 │ │ │ │ andls r4, r6, #48, 12 @ 0x3000000 │ │ │ │ - blx 0x9cea16 │ │ │ │ + blx 0x9ce8c6 │ │ │ │ strmi r9, [r6], -r6, lsl #20 │ │ │ │ movwvs pc, #79 @ 0x4f @ │ │ │ │ and r6, r1, r0, asr r2 │ │ │ │ ldmdaeq fp, {r1, r2, r4, r6, r9, fp, sp, lr}^ │ │ │ │ andls r4, r7, #503316480 @ 0x1e000000 │ │ │ │ movwls r4, #26160 @ 0x6630 │ │ │ │ - blx 0x64ea32 │ │ │ │ + blx 0x64e8e2 │ │ │ │ ldmib sp, {r1, r2, r7, r9, lr}^ │ │ │ │ ldmle r3!, {r1, r2, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff6216 │ │ │ │ @ instruction: 0x4603ba18 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -264579,123 +264494,123 @@ │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmibge r4, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7], -r7 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ - blx 0xff9cea9c │ │ │ │ + blx 0xff9ce94c │ │ │ │ stmdacs r0, {r0, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x462ad057 │ │ │ │ - bl 0xfecd0614 │ │ │ │ + mrrc 6, 15, pc, r6, cr13 @ │ │ │ │ @ instruction: 0xf18d9809 │ │ │ │ andcs pc, r0, #29440 @ 0x7300 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf876f77b │ │ │ │ + @ instruction: 0xf91ef77b │ │ │ │ ldmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strmi r2, [r3], -r4, lsl #4 │ │ │ │ @ instruction: 0x200318b1 │ │ │ │ - blx 0xff44eac8 │ │ │ │ + blx 0xff44e978 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2bd0d4 │ │ │ │ + blls 0x2bcf84 │ │ │ │ @ instruction: 0xf7ff6003 │ │ │ │ strmi fp, [r3], -r8, lsl #20 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldrbcc pc, [pc, #264]! @ 0x112b6c @ │ │ │ │ + ldrbcc pc, [pc, #264]! @ 0x112a1c @ │ │ │ │ ldr r6, [r9, -r5]! │ │ │ │ - msrcc (UNDEF: 100), r2 │ │ │ │ + msrcs R12_usr, r2 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf18f4628 │ │ │ │ - ldmdblt r0!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0!, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0002f1b9 │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ @ instruction: 0xf8d4d328 │ │ │ │ @ instruction: 0xf04f1290 │ │ │ │ strdcs r3, [sp], -pc @ │ │ │ │ @ instruction: 0xf8c14613 │ │ │ │ @ instruction: 0xf7ff00b0 │ │ │ │ @ instruction: 0xf64bb9e6 │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ - bl 0x1d376c │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ + bl 0x1d361c │ │ │ │ strcc r0, [r1], -r9, lsl #7 │ │ │ │ streq pc, [r0, #-331] @ 0xfffffeb5 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ ldmvs fp, {r9, sl, ip, pc} │ │ │ │ - mvnscs pc, r1, asr #12 │ │ │ │ + @ instruction: 0x11a1f641 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strls r9, [r1, #-770] @ 0xfffffcfe │ │ │ │ bicsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ @ instruction: 0xf7fff95d │ │ │ │ strmi fp, [r8], -sp, ror #18 │ │ │ │ ldc2 1, cr15, [lr], {141} @ 0x8d │ │ │ │ ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0x125079a │ │ │ │ + blx 0xffc5064a │ │ │ │ andcs r4, r5, #5242880 @ 0x500000 │ │ │ │ - @ instruction: 0x21acf64b │ │ │ │ + msrne (UNDEF: 108), fp │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x507aa │ │ │ │ + stc2 7, cr15, [r4], #192 @ 0xc0 │ │ │ │ strbne r4, [fp, sl, lsr #12]! │ │ │ │ ldmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cdp2 1, 0, cr15, cr2, cr0, {5} │ │ │ │ + cdp2 1, 0, cr15, cr10, cr0, {5} │ │ │ │ strcc pc, [r0], -r6, lsr #11 │ │ │ │ movwmi r3, #60966 @ 0xee26 │ │ │ │ strcs fp, [r1], #-3860 @ 0xfffff0ec │ │ │ │ ldrbt r2, [r8], -r0, lsl #8 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - rsccs pc, r4, fp, asr #12 │ │ │ │ + adcne pc, r4, fp, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldclt 0, cr15, [r0, #-168]! @ 0xffffff58 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cmplt r3, #4390912 @ 0x430000 │ │ │ │ @ instruction: 0x4604b530 │ │ │ │ - b 0x14ecd28 │ │ │ │ - bl 0x116478 │ │ │ │ + b 0x14ecbd8 │ │ │ │ + bl 0x116328 │ │ │ │ @ instruction: 0xf8dc1c0e │ │ │ │ addsmi r1, r1, #4 │ │ │ │ @ instruction: 0xf8dcd812 │ │ │ │ - blcc 0x166b5c │ │ │ │ + blcc 0x166a0c │ │ │ │ andseq pc, r0, ip, lsl #2 │ │ │ │ ldmdaeq fp, {r0, r3, r5, sl, lr}^ │ │ │ │ stmdble sl, {r0, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dc68e0 │ │ │ │ ldrmi r3, [r8], #-0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blcs 0x12452c │ │ │ │ + blcs 0x1243dc │ │ │ │ @ instruction: 0xf646d1e1 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ tstcs r0, pc, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf646bd30 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ tstcs r0, pc, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec69db8 │ │ │ │ + bl 0xfec69c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blcs 0x1243d4 │ │ │ │ + blcs 0x124284 │ │ │ │ cmnlt r1, #83 @ 0x53 │ │ │ │ movtvs pc, #1609 @ 0x649 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ stmib r4, {r2, r3, r4, fp, ip, lr, pc}^ │ │ │ │ stmib r4, {}^ @ │ │ │ │ @@ -264719,22 +264634,22 @@ │ │ │ │ vaddl.s8 q11, d0, d16 │ │ │ │ stmib r4, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf6491100 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmib r4, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ stmdavs r2, {r1, r8, ip} │ │ │ │ smlabtne r4, r4, r9, lr │ │ │ │ - bcs 0x12b2c8 │ │ │ │ + bcs 0x12b178 │ │ │ │ movwcs sp, #4569 @ 0x11d9 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ - stc2 1, cr15, [lr, #-624] @ 0xfffffd90 │ │ │ │ + ldc2 1, cr15, [r6, #-624] @ 0xfffffd90 │ │ │ │ submi r9, r0, #4096 @ 0x1000 │ │ │ │ rsbsmi pc, r0, r0, lsr #8 │ │ │ │ @ instruction: 0xf0209b00 │ │ │ │ - bl 0x21305c │ │ │ │ + bl 0x212f0c │ │ │ │ @ instruction: 0xf84401c2 │ │ │ │ vld4.8 {d16-d19}, [pc :256], r2 │ │ │ │ subvs r4, sl, r1, ror #4 │ │ │ │ @ instruction: 0xf649e7d0 │ │ │ │ vaddl.s8 q11, d0, d16 │ │ │ │ stmib r4, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ stmib r4, {r8, r9, ip, sp}^ │ │ │ │ @@ -264749,61 +264664,61 @@ │ │ │ │ vstmiaeq ip, {d30-d31} │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ str r6, [sp, r2, lsl #16]! │ │ │ │ ldrb r2, [r5, r1, lsl #6]! │ │ │ │ strb r2, [fp, r1, lsl #4] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1ce170 │ │ │ │ + blhi 0x1ce020 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [sl], #-3695 @ 0xfffff191 │ │ │ │ ldmne pc!, {r1, r8, ip, sp, lr, pc}^ @ │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bvs 0x950600 │ │ │ │ - bcs 0xfe70f7e0 │ │ │ │ + bvs 0x9504b0 │ │ │ │ + bcs 0xfe70f690 │ │ │ │ pkhbtmi r4, r9, r3, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xc4e368 │ │ │ │ + blhi 0xc4e218 │ │ │ │ ldmdami pc!, {r3, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ - @ instruction: 0xfffaf19c │ │ │ │ + @ instruction: 0xf802f19d │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x1613d1c │ │ │ │ + bllt 0x1613bcc │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x15bd28 │ │ │ │ - bl 0x1d4550 │ │ │ │ + bl 0x15bbd8 │ │ │ │ + bl 0x1d4400 │ │ │ │ stmdblt r7!, {r0, r3} │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ svclt 0x00181be4 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x1ce054 │ │ │ │ + blhi 0x1cdf04 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ - @ instruction: 0xf830f19d │ │ │ │ + @ instruction: 0xf838f19d │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ ldclne 13, cr3, [fp], #-32 @ 0xffffffe0 │ │ │ │ andcs sp, r1, lr, asr #3 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -264811,45 +264726,45 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x13efc4 │ │ │ │ + blcs 0x13ee74 │ │ │ │ @ instruction: 0x4698d057 │ │ │ │ movwls r1, #7747 @ 0x1e43 │ │ │ │ @ instruction: 0xf108d45d │ │ │ │ @ instruction: 0x469135ff │ │ │ │ - bl 0x1646e8 │ │ │ │ + bl 0x164598 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ movwls r0, #1291 @ 0x50b │ │ │ │ - blls 0x1201dc │ │ │ │ + blls 0x12008c │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ - stc2l 1, cr15, [lr, #572] @ 0x23c │ │ │ │ + ldc2l 1, cr15, [r6, #572] @ 0x23c │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ addsmi r1, lr, #1028096 @ 0xfb000 │ │ │ │ - bl 0x248ee0 │ │ │ │ + bl 0x248d90 │ │ │ │ adcsmi r0, r5, #6144 @ 0x1800 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfebd9ab8 │ │ │ │ + bl 0xfebd9968 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x364770 │ │ │ │ - blne 0x10d2e24 │ │ │ │ + bl 0x364620 │ │ │ │ + blne 0x10d2cd4 │ │ │ │ @ instruction: 0xf6fd1b36 │ │ │ │ - ldrhlt lr, [sp, #148] @ 0x94 │ │ │ │ + bicslt lr, sp, ip, asr sl │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x179a24 │ │ │ │ + blcc 0x1798d4 │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea46eac │ │ │ │ - bl 0x353658 │ │ │ │ + bl 0xfea46d5c │ │ │ │ + bl 0x353508 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4638fed5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -264866,31 +264781,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ @ instruction: 0xf641e7f4 │ │ │ │ vsubw.s8 q10, q0, d4 │ │ │ │ andscs r0, r2, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6422101 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf9ccf17e │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stc2 1, cr15, [r0, #-444]! @ 0xfffffe44 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strhtcc pc, [r8], #-128 @ 0xffffff80 @ │ │ │ │ strmi r4, [fp], r1, lsl #13 │ │ │ │ eorsle r2, r9, r0, lsl #22 │ │ │ │ ldmcc pc!, {r0, r1, r8, ip, sp, lr, pc}^ @ │ │ │ │ cdpvs 3, 12, cr2, cr6, cr12, {0} │ │ │ │ - blx 0x8e4700 │ │ │ │ - blx 0x2110f2 │ │ │ │ - bl 0x350ef4 │ │ │ │ + blx 0x8e45b0 │ │ │ │ + blx 0x210fa2 │ │ │ │ + bl 0x350da4 │ │ │ │ strtmi r0, [sl], r6, lsl #8 │ │ │ │ movwcs r3, #3340 @ 0xd0c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ sxtab16mi pc, r4, r9, ror #16 @ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ smlatbeq r8, sl, r1, pc @ │ │ │ │ @@ -264906,15 +264821,15 @@ │ │ │ │ @ instruction: 0xf8cc6867 │ │ │ │ @ instruction: 0xf0227000 │ │ │ │ tstplt r8, sp, asr r8 @ p-variant is OBSOLETE │ │ │ │ andvs r6, r3, r3, lsr #17 │ │ │ │ @ instruction: 0xf1a442b4 │ │ │ │ bicsle r0, r4, ip, lsl #8 │ │ │ │ streq pc, [ip, -fp, lsr #3] │ │ │ │ - bleq 0x34ddd0 │ │ │ │ + bleq 0x34dc80 │ │ │ │ streq pc, [r4], #-427 @ 0xfffffe55 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ @ instruction: 0xf84af022 │ │ │ │ @ instruction: 0xf04fb110 │ │ │ │ andhi r0, r3, r0, lsl #6 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ @@ -264927,15 +264842,15 @@ │ │ │ │ @ instruction: 0xf8c94064 │ │ │ │ @ instruction: 0x46203054 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - bne 0x1640548 │ │ │ │ + bne 0x16403f8 │ │ │ │ stmdavs r2, {r0, r8, sl, sp} │ │ │ │ vmax.s8 d20, d16, d4 │ │ │ │ andsmi r1, r8, r1 │ │ │ │ adcmi r2, r8, #0, 12 │ │ │ │ mulsvs r5, r1, r0 │ │ │ │ ldrdle r6, [fp], -r6 @ │ │ │ │ @ instruction: 0x463146b6 │ │ │ │ @@ -264945,15 +264860,15 @@ │ │ │ │ vaddw.u8 q8, , d4 │ │ │ │ movwmi r0, #4992 @ 0x1380 │ │ │ │ strpl pc, [r0], pc, asr #8 │ │ │ │ @ instruction: 0xf8dc430b │ │ │ │ subsvs r1, r1, r8 │ │ │ │ streq pc, [r0, #-258]! @ 0xfffffefe │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ - bl 0x556ff0 │ │ │ │ + bl 0x556ea0 │ │ │ │ @ instruction: 0xf8cc010e │ │ │ │ @ instruction: 0xf8dc1008 │ │ │ │ @ instruction: 0xf141100c │ │ │ │ @ instruction: 0xf8cc0100 │ │ │ │ stmib r2, {r2, r3, ip}^ │ │ │ │ bicsvs r4, r6, r5, lsl #6 │ │ │ │ andpl pc, r0, ip, asr #17 │ │ │ │ @@ -264980,22 +264895,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ - blx 0x34f6ce │ │ │ │ + blx 0x54f57e │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ strmi r5, [r5], -r0, lsl #1 │ │ │ │ strtmi lr, [ip], #-0 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7644610 │ │ │ │ - blne 0xe123b4 │ │ │ │ + blne 0xe12504 │ │ │ │ ldmle r6!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdavs r0, {r2, r7, r9, sl, lr} │ │ │ │ @@ -265012,71 +264927,71 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstpeq r4, #3 @ p-variant is OBSOLETE │ │ │ │ andle r2, r1, r4, lsl #22 │ │ │ │ ubfx r1, r2, #20, #14 │ │ │ │ tstpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmiane r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20ea408 │ │ │ │ + blcs 0x20ea2b8 │ │ │ │ strlt sp, [r0, #-500] @ 0xfffffe0c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr0, {0} │ │ │ │ - blcs 0x12711f4 │ │ │ │ - bne 0x15c711c │ │ │ │ + blcs 0x12710a4 │ │ │ │ + bne 0x15c6fcc │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ ldrmi r2, [r3], #-0 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ svccc 0x0001f81e │ │ │ │ mvnle r2, ip, asr #22 │ │ │ │ mulcc r1, lr, r8 │ │ │ │ svclt 0x00082b46 │ │ │ │ mvnle r2, r0, lsl #4 │ │ │ │ svclt 0x0000e7e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6a324 │ │ │ │ + bl 0xfec6a1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ andsmi r1, ip, r1, lsl #8 │ │ │ │ andle r2, r6, r1, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf003bd70 │ │ │ │ - blcs 0x213d98 │ │ │ │ - bne 0x16471e0 │ │ │ │ + blcs 0x213c48 │ │ │ │ + bne 0x1647090 │ │ │ │ @ instruction: 0xf649d0f2 │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ stmdavs r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r6, [sp], #-2077 @ 0xfffff7e3 │ │ │ │ - bl 0xfea4b174 │ │ │ │ + bl 0xfea4b024 │ │ │ │ strmi r0, [r5], #-1024 @ 0xfffffc00 │ │ │ │ stccs 0, cr13, [r0], {13} │ │ │ │ strtmi sp, [r2], -r4, ror #27 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x5cf7e0 │ │ │ │ - ble 0xffd9d178 │ │ │ │ - blx 0xffb4f704 │ │ │ │ - blcs 0x22d18c │ │ │ │ + blx 0x7cf690 │ │ │ │ + ble 0xffd9d028 │ │ │ │ + blx 0xffb4f5b4 │ │ │ │ + blcs 0x22d03c │ │ │ │ @ instruction: 0xf04fd0f1 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stclpl 8, cr1, [fp], {204} @ 0xcc │ │ │ │ bicsle r2, r0, pc, ror fp │ │ │ │ stclne 8, cr7, [r5], #-396 @ 0xfffffe74 │ │ │ │ bicle r2, ip, r5, asr #22 │ │ │ │ svccc 0x0001f815 │ │ │ │ bicle r2, r8, ip, asr #22 │ │ │ │ - blcs 0x12b1368 │ │ │ │ + blcs 0x12b1218 │ │ │ │ ldr sp, [r9, r5, asr #3]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf5a1b0bb │ │ │ │ @ instruction: 0x26005336 │ │ │ │ @@ -265086,204 +265001,204 @@ │ │ │ │ strvs lr, [lr], -sp, asr #19 │ │ │ │ @ instruction: 0xf8d3960a │ │ │ │ @ instruction: 0xf04f4260 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf04f9239 │ │ │ │ strls r0, [fp], -r0, lsl #4 │ │ │ │ @ instruction: 0xf19e9309 │ │ │ │ - stmiblt r8!, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x35c208 │ │ │ │ - blls 0xf6d274 │ │ │ │ + stmiblt r8!, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blmi 0x35c0b8 │ │ │ │ + blls 0xf6d124 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -pc, ror #3 │ │ │ │ tstcs r0, fp, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andcs sl, r4, ip, lsl #18 │ │ │ │ - stc2l 1, cr15, [r8, #620]! @ 0x26c │ │ │ │ - blle 0xff9dd23c │ │ │ │ + ldc2l 1, cr15, [r0, #620]! @ 0x26c │ │ │ │ + blle 0xff9dd0ec │ │ │ │ andcc lr, ip, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - mcr2 6, 1, pc, cr2, cr15, {7} @ │ │ │ │ + mcr2 6, 6, pc, cr10, cr15, {7} @ │ │ │ │ cdp2 0, 5, cr15, cr2, cr3, {0} │ │ │ │ - vmin.s8 d20, d3, d16 │ │ │ │ - vaddw.s8 q8, q0, d29 │ │ │ │ + @ instruction: 0xf6424630 │ │ │ │ + vsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7640111 │ │ │ │ - stmdage sl, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - orreq pc, sp, r3, asr #4 │ │ │ │ + stmdage sl, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + teqpvc sp, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - @ instruction: 0xf990f764 │ │ │ │ + blx 0xf50eac │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0x3601b13b │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x29c12a │ │ │ │ + blx 0x29bfda │ │ │ │ @ instruction: 0xf8d4f303 │ │ │ │ strhcs r2, [r0], -ip │ │ │ │ - blvs 0xfe5b96bc │ │ │ │ + blvs 0xfe5b956c │ │ │ │ andcc r3, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0220149 │ │ │ │ @ instruction: 0xf1110203 │ │ │ │ @ instruction: 0xf1020cc4 │ │ │ │ @ instruction: 0xf1400214 │ │ │ │ - bl 0x5932ac │ │ │ │ + bl 0x59315c │ │ │ │ tstls r1, ip, lsl #4 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ @ instruction: 0xf14018d6 │ │ │ │ @ instruction: 0xf6400300 │ │ │ │ ldmne r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf143990b │ │ │ │ andls r0, r2, r0 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ ldrmi r1, [r3], r9, lsl #17 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1de3d04 │ │ │ │ + bl 0x1de3bb4 │ │ │ │ @ instruction: 0xf0c00000 │ │ │ │ @ instruction: 0xf1128186 │ │ │ │ @ instruction: 0xf642fd53 │ │ │ │ - vmla.f d19, d16, d0[5] │ │ │ │ + vaddw.s8 q9, q8, d20 │ │ │ │ strmi r0, [r1], lr, lsr #2 │ │ │ │ @ instruction: 0xf86cf116 │ │ │ │ ldrdcc pc, [r0], #132 @ 0x84 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ @ instruction: 0xf1180428 │ │ │ │ @ instruction: 0x4607fedd │ │ │ │ - @ instruction: 0xf91ef197 │ │ │ │ + @ instruction: 0xf926f197 │ │ │ │ strmi r4, [r3], -r2, asr #12 │ │ │ │ @ instruction: 0xf6424639 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vshr.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf12c002e │ │ │ │ andls pc, r0, r9, lsr fp @ │ │ │ │ @ instruction: 0xf1254638 │ │ │ │ strbmi pc, [r0], -pc, lsr #21 @ │ │ │ │ - blx 0xfec4f7bc │ │ │ │ + blx 0xfec4f66c │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r8], -r2 │ │ │ │ - blx 0xfeccf77e │ │ │ │ + blx 0xfeccf62e │ │ │ │ @ instruction: 0xf44f9f00 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ ldrtmi r2, [r8], -r1, asr #2 │ │ │ │ - ldc2 1, cr15, [r2, #616]! @ 0x268 │ │ │ │ + ldc2 1, cr15, [sl, #616]! @ 0x268 │ │ │ │ ldrtmi r9, [r8], -r9 │ │ │ │ - blx 0xfe7cf7e0 │ │ │ │ - blcs 0x139f74 │ │ │ │ + blx 0xfe7cf690 │ │ │ │ + blcs 0x139e24 │ │ │ │ smlawthi r8, r0, r2, pc @ │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf1250800 │ │ │ │ - blls 0x1d1c7c │ │ │ │ + blls 0x1d1b2c │ │ │ │ @ instruction: 0xf6429313 │ │ │ │ - vaddw.s8 , q8, d1 │ │ │ │ - blls 0x1537b0 │ │ │ │ + vbic.i32 d22, #1 @ 0x00000001 │ │ │ │ + blls 0x153660 │ │ │ │ teqcc r4, #5 │ │ │ │ - bne 0xffdac180 │ │ │ │ - bicscc pc, ip, #69206016 @ 0x4200000 │ │ │ │ + bne 0xffdac030 │ │ │ │ + orrscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ strmi r6, [r2], -r2, asr #8 │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - blls 0x3ad3ec │ │ │ │ + blls 0x3ad29c │ │ │ │ ldmdage r0, {r4, sp, lr} │ │ │ │ ldrhi r3, [r3, #769] @ 0x301 │ │ │ │ cmpvs r3, r1, lsl #6 │ │ │ │ bicsvs r2, r3, r4, lsr r3 │ │ │ │ @ instruction: 0xf8c22304 │ │ │ │ cmpvs r3, #36 @ 0x24 │ │ │ │ msreq CPSR_f, #192, 4 │ │ │ │ teqcs r4, #-1073741820 @ 0xc0000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vqsub.s8 d22, d16, d3 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ subsvs r0, r3, r1, lsl #6 │ │ │ │ cmppeq r4, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ @ instruction: 0xf7649310 │ │ │ │ - @ instruction: 0xf8d4f8e3 │ │ │ │ + @ instruction: 0xf8d4f98b │ │ │ │ strhcs r3, [r5], -ip │ │ │ │ tstcs r6, r0, lsl sl │ │ │ │ @ instruction: 0xf1026b9b │ │ │ │ subsvs r0, r3, ip, lsl #14 │ │ │ │ andsvs r3, r0, r3, lsl #6 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @ instruction: 0xf1036091 │ │ │ │ @ instruction: 0xf6420608 │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vqdmlal.s q9, d16, d0[2] │ │ │ │ movwls r0, #814 @ 0x32e │ │ │ │ strls r9, [r4], -r1, lsl #14 │ │ │ │ sbcsvs r6, r0, r8, lsl r8 │ │ │ │ andseq pc, r4, r2, lsl #2 │ │ │ │ @ instruction: 0xf649791a │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ teqvc sl, r7 @ │ │ │ │ ldrtmi r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ ldmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ smladls r7, lr, r8, r6 │ │ │ │ - blvs 0xfe5ae160 │ │ │ │ + blvs 0xfe5ae010 │ │ │ │ movwls r4, #25649 @ 0x6431 │ │ │ │ - mcr 6, 5, pc, cr12, cr12, {7} @ │ │ │ │ - bls 0x17a028 │ │ │ │ + svc 0x0054f6fc │ │ │ │ + bls 0x179ed8 │ │ │ │ stmdbls r4, {r0, r2, sp} │ │ │ │ qaddcs r5, r0, r3 │ │ │ │ - bls 0x1ad494 │ │ │ │ + bls 0x1ad344 │ │ │ │ rsbscs r7, ip, #973078528 @ 0x3a000000 │ │ │ │ ldmdage r4, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ smlabtcs r1, r7, r9, lr │ │ │ │ @ instruction: 0xf18e4641 │ │ │ │ @ instruction: 0xf197edd0 │ │ │ │ - @ instruction: 0xf8adf8bd │ │ │ │ + @ instruction: 0xf8adf8c5 │ │ │ │ @ instruction: 0xf1970058 │ │ │ │ - @ instruction: 0xf8adf849 │ │ │ │ + @ instruction: 0xf8adf851 │ │ │ │ @ instruction: 0xf197005a │ │ │ │ - andsls pc, r7, r5, ror r8 @ │ │ │ │ - @ instruction: 0xf87af197 │ │ │ │ + andsls pc, r7, sp, ror r8 @ │ │ │ │ + @ instruction: 0xf882f197 │ │ │ │ @ instruction: 0xf1979018 │ │ │ │ - andsls pc, r9, r7, ror #16 │ │ │ │ + andsls pc, r9, pc, ror #16 │ │ │ │ @ instruction: 0xf1974640 │ │ │ │ - mulsls sl, fp, r8 │ │ │ │ + andsls pc, sl, r3, lsr #17 │ │ │ │ ldmdage pc, {r1, r2, r8, r9, fp, ip, pc} @ │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ ldmib r2, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r3, #5911 @ 0x1717 │ │ │ │ ldrmi r1, [r9], #-2814 @ 0xfffff502 │ │ │ │ svclt 0x00282e50 │ │ │ │ @ instruction: 0x46322650 │ │ │ │ - mrc 6, 3, APSR_nzcv, cr6, cr12, {7} │ │ │ │ + svc 0x001ef6fc │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, fp, ror r1 │ │ │ │ strmi sp, [fp], -r9 │ │ │ │ svccs 0x0001f811 │ │ │ │ andvc fp, r8, r2, lsl #18 │ │ │ │ - bge 0x622154 │ │ │ │ + bge 0x622004 │ │ │ │ addsmi r1, lr, #634880 @ 0x9b000 │ │ │ │ @ instruction: 0xf8d4d8f5 │ │ │ │ @ instruction: 0xf8d220c0 │ │ │ │ @ instruction: 0xf1180428 │ │ │ │ andscs pc, r0, #16320 @ 0x3fc0 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ @ instruction: 0xf18fa81b │ │ │ │ - @ instruction: 0x4620fbfb │ │ │ │ + strtmi pc, [r0], -r3, lsl #24 │ │ │ │ @ instruction: 0xf9d8f125 │ │ │ │ rsbscs r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0xf6fca914 │ │ │ │ - blls 0x20ee24 │ │ │ │ - blcs 0x12d54c │ │ │ │ + blls 0x20ef74 │ │ │ │ + blcs 0x12d3fc │ │ │ │ stcls 0, cr13, [r7], {72} @ 0x48 │ │ │ │ ldmdbpl r6!, {r0, r2, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0!, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r4, [ip], #1565 @ 0x61d │ │ │ │ @ instruction: 0xf8442394 │ │ │ │ - blls 0x122518 │ │ │ │ + blls 0x1223c8 │ │ │ │ svclt 0x001845a9 │ │ │ │ @ instruction: 0xf04f2600 │ │ │ │ @ instruction: 0xf04f0290 │ │ │ │ svclt 0x00080100 │ │ │ │ ldmdavs r8, {r1, r2, r4, r6, r9, sl, lr} │ │ │ │ ldrbmi fp, [r0], r8, lsl #30 │ │ │ │ svclt 0x0018791b │ │ │ │ @@ -265294,223 +265209,223 @@ │ │ │ │ stccc 8, cr15, [r4], {68} @ 0x44 │ │ │ │ streq pc, [r8, -r4, lsl #2] │ │ │ │ ldcl 1, cr15, [sl, #-568] @ 0xfffffdc8 │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ subsvs pc, ip, sp, lsr #17 │ │ │ │ addscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ tstls sl, #1769472 @ 0x1b0000 │ │ │ │ - @ instruction: 0xf808f197 │ │ │ │ + @ instruction: 0xf810f197 │ │ │ │ @ instruction: 0xf196901b │ │ │ │ - @ instruction: 0x901cfff5 │ │ │ │ + @ instruction: 0x901cfffd │ │ │ │ @ instruction: 0xf1972000 │ │ │ │ - @ instruction: 0xf505f829 │ │ │ │ + @ instruction: 0xf505f831 │ │ │ │ andsls r5, sp, r6, lsr r1 │ │ │ │ stmdage r6!, {r4, r5, r8, ip, sp} │ │ │ │ - stc2l 7, cr15, [r8], #528 @ 0x210 │ │ │ │ + ldc2 7, cr15, [r0, #528] @ 0x210 │ │ │ │ addscs r4, r4, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf6fca914 │ │ │ │ - @ instruction: 0xf8d5ee0a │ │ │ │ + @ instruction: 0xf8d5eeb2 │ │ │ │ strtcc r5, [r8], #628 @ 0x274 │ │ │ │ @ instruction: 0xd1bd2d00 │ │ │ │ ldrbmi r9, [ip], -r9, lsl #28 │ │ │ │ and r9, r4, r5, lsl #26 │ │ │ │ strmi sp, [r5], #-15 │ │ │ │ @ instruction: 0x2c001a24 │ │ │ │ @ instruction: 0x4622dd1d │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf804f19b │ │ │ │ - ble 0xffddd594 │ │ │ │ + @ instruction: 0xf80cf19b │ │ │ │ + ble 0xffddd444 │ │ │ │ @ instruction: 0xf8daf162 │ │ │ │ - blcs 0x22d5a8 │ │ │ │ + blcs 0x22d458 │ │ │ │ stmdals r5, {r0, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf96ef125 │ │ │ │ @ instruction: 0xf8d2f162 │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ ldc2 0, cr15, [r6], #12 │ │ │ │ - ldc2l 6, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ + stc2 6, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r0, {r0, r3, fp, ip, pc} │ │ │ │ mcrge 6, 1, pc, cr5, cr15, {7} @ │ │ │ │ - stc2l 1, cr15, [lr, #608] @ 0x260 │ │ │ │ + ldc2l 1, cr15, [r6, #608] @ 0x260 │ │ │ │ stmdals r5, {r0, r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf95cf125 │ │ │ │ - vadd.i8 d26, d3, d9 │ │ │ │ - vorr.i32 d17, #9 @ 0x00000009 │ │ │ │ - @ instruction: 0xf7630111 │ │ │ │ - @ instruction: 0x4604ffdb │ │ │ │ + @ instruction: 0xf642a809 │ │ │ │ + vmla.f d23, d16, d1[2] │ │ │ │ + @ instruction: 0xf7640111 │ │ │ │ + strmi pc, [r4], -r3, lsl #17 │ │ │ │ @ instruction: 0xf8b8f162 │ │ │ │ - blle 0x1de5e0 │ │ │ │ + blle 0x1de490 │ │ │ │ strcs r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ strb r6, [r1, r3]! │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0xf162e7de │ │ │ │ ldrb pc, [r5, sp, lsr #17]! @ │ │ │ │ - @ instruction: 0xf880f1a0 │ │ │ │ + @ instruction: 0xf888f1a0 │ │ │ │ @ instruction: 0xf5a06d40 │ │ │ │ - blx 0xfed1b600 │ │ │ │ + blx 0xfed1b4b0 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6a814 │ │ │ │ + bl 0xfec6a6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 d19, #2048 @ 0x00000800 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf6420333 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ adccs r0, lr, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1339000 │ │ │ │ svclt 0x0000fc07 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ - bvs 0x950f70 │ │ │ │ - bcs 0xfe710150 │ │ │ │ - blmi 0xff03f8a0 │ │ │ │ + bvs 0x950e20 │ │ │ │ + bcs 0xfe710000 │ │ │ │ + blmi 0xff03f750 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ tstls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stccs 0, cr9, [r0], {9} │ │ │ │ addsmi fp, r4, #24, 30 @ 0x60 │ │ │ │ strcs fp, [r1, #-3892] @ 0xfffff0cc │ │ │ │ @ instruction: 0xf0c02500 │ │ │ │ @ instruction: 0x46178191 │ │ │ │ - @ instruction: 0xf19b4689 │ │ │ │ - @ instruction: 0xf649fff9 │ │ │ │ + @ instruction: 0xf19c4689 │ │ │ │ + @ instruction: 0xf649f801 │ │ │ │ vorr.i32 d22, #2048 @ 0x00000800 │ │ │ │ - b 0x14dc4e0 │ │ │ │ + b 0x14dc390 │ │ │ │ @ instruction: 0xf5b80880 │ │ │ │ svclt 0x00b85f80 │ │ │ │ stmpl r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ mcrcs 8, 0, r7, cr0, cr14, {0} │ │ │ │ @ instruction: 0x4628d052 │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf6499510 │ │ │ │ vorr.i32 d22, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf19c2597 │ │ │ │ - strbmi pc, [r1], -sp, lsr #23 @ │ │ │ │ + @ instruction: 0x4641fbb5 │ │ │ │ stmdavs ip!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1604620 │ │ │ │ stmdbcs r0, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ cmpphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf384fab4 │ │ │ │ @ instruction: 0x4649463a │ │ │ │ ldmdbeq fp, {r1, r3, fp, sp, pc}^ │ │ │ │ - blx 0x1cd16d0 │ │ │ │ + blx 0x1cd1580 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrtmi r8, [r2], -r9, asr #2 │ │ │ │ stmdage sl, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffad16e0 │ │ │ │ + blx 0xffad1590 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf7848141 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 70) @ │ │ │ │ strbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf1604620 │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ adcsne pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf4136813 │ │ │ │ - blmi 0xfe427514 │ │ │ │ + blmi 0xfe4273c4 │ │ │ │ tstphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blls 0x56d784 │ │ │ │ + blls 0x56d634 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r3, sp, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwcs sl, #7434 @ 0x1d0a │ │ │ │ @ instruction: 0x4649463a │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r9, sl, sp, lr}^ │ │ │ │ stmib sp, {r2, r3, r9, sl, sp, lr}^ │ │ │ │ ldrls r6, [r0], -lr, lsl #12 │ │ │ │ - blx 0xc51754 │ │ │ │ + blx 0xc51604 │ │ │ │ ldrtmi fp, [r0], -r0, ror #2 │ │ │ │ - blx 0x16cfdd2 │ │ │ │ + blx 0x18cfc82 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, sp, r0, asr #32 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ movwcc lr, #18885 @ 0x49c5 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf5148094 │ │ │ │ strls r4, [fp], #-3953 @ 0xfffff08f │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ @ instruction: 0xf0c09308 │ │ │ │ - blls 0x333a30 │ │ │ │ + blls 0x3338e0 │ │ │ │ ldmibcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0559310 │ │ │ │ strmi pc, [r6], -r7, asr #31 │ │ │ │ @ instruction: 0xf19c2000 │ │ │ │ - @ instruction: 0xf1c8fb31 │ │ │ │ + @ instruction: 0xf1c8fb39 │ │ │ │ andls r0, r5, r0, lsl #20 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ eorcs r8, r8, r0, lsr #1 │ │ │ │ @ instruction: 0xf1252700 │ │ │ │ - bls 0x29181c │ │ │ │ + bls 0x2916cc │ │ │ │ cmnpmi pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ ldmne r3, {r1, r8, sp, lr}^ │ │ │ │ orrvs r4, r3, r1, lsr r6 │ │ │ │ movweq lr, #31559 @ 0x7b47 │ │ │ │ bicvs r6, r3, r7, asr #2 │ │ │ │ @ instruction: 0xffd0f054 │ │ │ │ @ instruction: 0xf44f9b08 │ │ │ │ @ instruction: 0xf6491280 │ │ │ │ vqdmulh.s d22, d0, d0[0] │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, sl, fp, sp}^ │ │ │ │ - bl 0x276804 │ │ │ │ + bl 0x2766b4 │ │ │ │ movwls r0, #17347 @ 0x43c3 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ streq lr, [sl], #-2561 @ 0xfffff5ff │ │ │ │ stmdale pc!, {r1, r5, r7, r9, lr} @ │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ stccc 8, cr15, [r8], {91} @ 0x5b │ │ │ │ stmdaeq r3, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], {91} @ 0x5b │ │ │ │ ldrmi r4, [r8, #1059] @ 0x423 │ │ │ │ stmib sp, {r2, r3, r4, fp, ip, lr, pc}^ │ │ │ │ strbmi r3, [r2], -r0, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blx 0xfe9cf974 │ │ │ │ + blx 0xfe9cf824 │ │ │ │ teqle pc, r0, lsl #16 │ │ │ │ - bleq 0x34fed4 │ │ │ │ + bleq 0x34fd84 │ │ │ │ mvnle r4, fp, lsr #11 │ │ │ │ stmdacs r5, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1051834 │ │ │ │ + blx 0x10516e4 │ │ │ │ ldrtmi fp, [r0], -r0, lsl #3 │ │ │ │ @ instruction: 0xf8a0f056 │ │ │ │ ldrvs pc, [r4, #-1609] @ 0xfffff9b7 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ strb r6, [lr, -ip, lsr #32] │ │ │ │ ldmdavs fp, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ rscle r2, r9, r0, lsl #20 │ │ │ │ bicle r1, r9, #10616832 @ 0xa20000 │ │ │ │ @ instruction: 0xf0564630 │ │ │ │ strcs pc, [r0], #-2191 @ 0xfffff771 │ │ │ │ strtmi r2, [r0], r8, lsl #14 │ │ │ │ @ instruction: 0xf6429909 │ │ │ │ - vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf04b002e │ │ │ │ @ instruction: 0xf8cdfe8b │ │ │ │ tstcs r8, ip │ │ │ │ @ instruction: 0xf6429700 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ strcc r0, [r1], #-46 @ 0xffffffd2 │ │ │ │ strcc r6, [r8, #-2155] @ 0xfffff795 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ ldc2 0, cr15, [r8], {75} @ 0x4b │ │ │ │ addsmi r9, ip, #8, 22 @ 0x2000 │ │ │ │ andcs sp, r1, fp, ror #3 │ │ │ │ @@ -265520,15 +265435,15 @@ │ │ │ │ @ instruction: 0xf640e7d2 │ │ │ │ movwls r7, #46079 @ 0xb3ff │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r2], #-19 @ 0xffffffed │ │ │ │ @ instruction: 0xf8cd2303 │ │ │ │ movwls r9, #32816 @ 0x8030 │ │ │ │ @ instruction: 0xf19b970d │ │ │ │ - bl 0x493410 │ │ │ │ + bl 0x4932e0 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld1.32 {d22-d25}, [pc :64], r3 │ │ │ │ sbcsvs r4, r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #10073 @ 0x2759 │ │ │ │ movwls r2, #33793 @ 0x8401 │ │ │ │ @@ -265546,84 +265461,84 @@ │ │ │ │ @ instruction: 0xf9ccf7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -sl, lsl #2 │ │ │ │ @ instruction: 0xf642460b │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ andslt r0, r3, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x164fa80 │ │ │ │ - mrc2 1, 6, pc, cr10, cr15, {4} │ │ │ │ + blt 0x164f930 │ │ │ │ + mcr2 1, 7, pc, cr2, cr15, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - rsbsmi pc, r0, #69206016 @ 0x4200000 │ │ │ │ + eorscc pc, r0, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf19f6800 │ │ │ │ - strdcs pc, [r1], -r1 │ │ │ │ + strdcs pc, [r1], -r9 │ │ │ │ @ instruction: 0xffbcf16e │ │ │ │ @ instruction: 0xf6429909 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf04b002e │ │ │ │ andcs pc, r1, r9, lsl #28 │ │ │ │ @ instruction: 0xffb2f16e │ │ │ │ - tstpmi r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ andls r4, r0, r7, asr r2 │ │ │ │ - blx 0x174fe60 │ │ │ │ + blx 0x174fd10 │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ @ instruction: 0xf6429400 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmla.i d18, d16, d0[6] │ │ │ │ @ instruction: 0xf04b002e │ │ │ │ strdcs pc, [r1], -r3 │ │ │ │ @ instruction: 0xff9cf16e │ │ │ │ - tstpmi r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addpl pc, r4, r2, asr #12 │ │ │ │ + submi pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf16a425a │ │ │ │ svclt 0x0000fb53 │ │ │ │ - eorseq fp, r3, r0, lsr fp │ │ │ │ - eorseq fp, r3, r4, asr #22 │ │ │ │ + ldrshteq fp, [r3], -r0 │ │ │ │ + eorseq fp, r3, r4, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ andcs r4, r0, #23068672 @ 0x1600000 │ │ │ │ andls r9, sl, r8, lsl fp │ │ │ │ movwls r4, #22104 @ 0x5658 │ │ │ │ - blmi 0xfea77e10 │ │ │ │ + blmi 0xfea77cc0 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ - blge 0x414600 │ │ │ │ + blge 0x4144b0 │ │ │ │ teqcs r4, #134217728 @ 0x8000000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcs r9, #780 @ 0x30c │ │ │ │ - blx 0x1b4fa18 │ │ │ │ + blx 0x1b4f8c8 │ │ │ │ @ instruction: 0xf89bb190 │ │ │ │ - blcs 0x20dfa18 │ │ │ │ + blcs 0x20df8c8 │ │ │ │ @ instruction: 0xf642d01a │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ @ instruction: 0xf642022e │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0xfe6fda60 │ │ │ │ + blmi 0xfe6fd910 │ │ │ │ andpl pc, r6, #64, 4 │ │ │ │ @ instruction: 0xf942f04b │ │ │ │ @ instruction: 0xf642980c │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ - bls 0x393f0c │ │ │ │ - blx 0xf4fb74 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ + bls 0x393dbc │ │ │ │ + blx 0xf4fa24 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xff4af16e │ │ │ │ mulcc r1, fp, r8 │ │ │ │ mvnle r2, r5, asr #22 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ bicsle r2, ip, ip, asr #22 │ │ │ │ mulcc r3, fp, r8 │ │ │ │ @@ -265633,34 +265548,34 @@ │ │ │ │ mulcc r5, fp, r8 │ │ │ │ bicsle r2, r0, r1, lsl #22 │ │ │ │ mulcc r6, fp, r8 │ │ │ │ bicle r2, ip, r1, lsl #22 │ │ │ │ @ instruction: 0x3012f8bb │ │ │ │ andle r2, pc, r8, lsr #22 │ │ │ │ stmdage ip, {r7, r8, r9, fp, lr} │ │ │ │ - sbcspl pc, r0, #69206016 @ 0x4200000 │ │ │ │ + addsmi pc, r0, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstpmi r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf04b520b │ │ │ │ strb pc, [r7, fp, lsl #18] @ │ │ │ │ strhtcc pc, [r8], -fp @ │ │ │ │ mvnle r2, r4, lsr fp │ │ │ │ strhtcc pc, [sl], -fp @ │ │ │ │ mvnle r2, r0, lsr #22 │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r1!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwls sl, #2828 @ 0xb0c │ │ │ │ - blls 0x2dcecc │ │ │ │ + blls 0x2dcd7c │ │ │ │ strhtcs pc, [ip], -fp @ │ │ │ │ @ instruction: 0xf8db4629 │ │ │ │ cmpeq r2, ip, lsl r0 │ │ │ │ - blx 0x204fae4 │ │ │ │ + blx 0x204f994 │ │ │ │ andls r4, r9, r4, lsl #12 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ rsbpl pc, r8, r6, lsr #17 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0036735 │ │ │ │ @ instruction: 0xf886f9ff │ │ │ │ @ instruction: 0xf8bb8058 │ │ │ │ @@ -265670,15 +265585,15 @@ │ │ │ │ vmov.i32 , #24832 @ 0x00006100 │ │ │ │ vst1.16 {d20-d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0x46a87eff │ │ │ │ @ instruction: 0xf04f46a9 │ │ │ │ @ instruction: 0x469237ff │ │ │ │ ands pc, r8, sp, asr #17 │ │ │ │ - blcs 0x20bb60 │ │ │ │ + blcs 0x20ba10 │ │ │ │ addhi pc, pc, r0 │ │ │ │ svclt 0x00014553 │ │ │ │ @ instruction: 0xf00369a3 │ │ │ │ @ instruction: 0xf8860301 │ │ │ │ @ instruction: 0xf8bb3058 │ │ │ │ strcc ip, [r1, #-44] @ 0xffffffd4 │ │ │ │ strmi r3, [ip, #1056]! @ 0x420 │ │ │ │ @@ -265692,40 +265607,40 @@ │ │ │ │ ldrmi r9, [r3], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8bb3b01 │ │ │ │ andmi ip, sl, ip, lsr #32 │ │ │ │ svclt 0x00284297 │ │ │ │ ldrmi r4, [r9, #1559] @ 0x617 │ │ │ │ @ instruction: 0x4699bf38 │ │ │ │ stccc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - b 0x132522c │ │ │ │ + b 0x13250dc │ │ │ │ stclle 8, cr0, [r0], #12 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ strcs fp, [r1, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0xfee07bdc │ │ │ │ + blx 0xfee07a8c │ │ │ │ msrcc CPSR_, #201326594 @ 0xc000002 │ │ │ │ - blx 0xfedbffc4 │ │ │ │ - blcs 0x1509a8 │ │ │ │ + blx 0xfedbfe74 │ │ │ │ + blcs 0x150858 │ │ │ │ adchi pc, sp, #0 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ streq pc, [r1, #-451]! @ 0xfffffe3d │ │ │ │ - blx 0x1a2834 │ │ │ │ - blx 0x9d0fc8 │ │ │ │ + blx 0x1a26e4 │ │ │ │ + blx 0x9d0e78 │ │ │ │ tstpmi sp, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ - blcs 0x13a7d0 │ │ │ │ + blcs 0x13a680 │ │ │ │ @ instruction: 0xf8bbd06d │ │ │ │ - blcs 0x19fc04 │ │ │ │ - bl 0xfeb87d58 │ │ │ │ + blcs 0x19fab4 │ │ │ │ + bl 0xfeb87c08 │ │ │ │ stmdals sl, {r0, r1, r2, sl} │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ ldc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ msrvs SPSR_fs, #77594624 @ 0x4a00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bl 0x2edc4c │ │ │ │ + bl 0x2edafc │ │ │ │ stccs 8, cr0, [r0, #-12] │ │ │ │ subshi pc, sl, #64 @ 0x40 │ │ │ │ @ instruction: 0x1010f8bb │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, sl, ip, sp} │ │ │ │ @@ -265735,73 +265650,73 @@ │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ stc2l 0, cr15, [r0], #-12 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf161d17c │ │ │ │ @ instruction: 0xf642fd95 │ │ │ │ - vrsra.s64 d22, d0, #64 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - tstpmi r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ - blmi 0x5ec4f4 │ │ │ │ + blmi 0x5ec3a4 │ │ │ │ @ instruction: 0xf870f04b │ │ │ │ - blls 0x28d828 │ │ │ │ + blls 0x28d6d8 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdavs r9, {r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ stmdbvs r2!, {r2, r3, r4, r7, r9, pc} │ │ │ │ stmdavs r0!, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ - blls 0x2f8860 │ │ │ │ + blls 0x2f8710 │ │ │ │ @ instruction: 0xf9b8f002 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adchi pc, r0, #0 │ │ │ │ strmi r6, [r2], #-2338 @ 0xfffff6de │ │ │ │ stceq 8, cr15, [r1], {18} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - bls 0x274654 │ │ │ │ + bls 0x274504 │ │ │ │ @ instruction: 0xf1246013 │ │ │ │ @ instruction: 0xf8bbfdff │ │ │ │ ldrb ip, [r8, -ip, lsr #32] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r3, r8, asr fp │ │ │ │ + eorseq fp, r3, r8, lsl sl │ │ │ │ strbmi r9, [sl], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ ldrtmi pc, [r8], pc, asr #25 @ │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ - blcs 0x19ac38 │ │ │ │ + blcs 0x19aae8 │ │ │ │ mvnshi pc, r0 │ │ │ │ - ldc2l 1, cr15, [lr], {155} @ 0x9b │ │ │ │ + stc2l 1, cr15, [r6], #620 @ 0x26c │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - ldc 2, cr8, [pc, #160] @ 0x113d58 │ │ │ │ + ldc 2, cr8, [pc, #160] @ 0x113c08 │ │ │ │ @ instruction: 0x46407bb7 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - beq 0x34e8d8 │ │ │ │ + beq 0x34e788 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 6, cr4, [sp, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0037b02 │ │ │ │ mcrrne 11, 15, pc, r3, cr15 @ │ │ │ │ ldrbmi sp, [r4, #-159] @ 0xffffff61 │ │ │ │ rsbhi pc, r9, #0 │ │ │ │ rsbmi r4, fp, #128, 8 @ 0x80000000 │ │ │ │ streq lr, [r3, #-2568] @ 0xfffff5f8 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0x113cf0 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0x113ba0 @ │ │ │ │ ldmvc pc!, {r1, r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strmi r4, [r0], #1068 @ 0x42c │ │ │ │ vhsub.u32 d20, d31, d24 │ │ │ │ vshl.u32 d16, d11, d15 │ │ │ │ andle r0, r2, fp, lsl #16 │ │ │ │ @ instruction: 0xf0041a29 │ │ │ │ strbmi pc, [r4, #-2255] @ 0xfffff731 @ │ │ │ │ - bl 0xfeb47d20 │ │ │ │ + bl 0xfeb47bd0 │ │ │ │ strtmi r0, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8c8f004 │ │ │ │ movwls r1, #23531 @ 0x5beb │ │ │ │ mulcc r7, fp, r8 │ │ │ │ @ instruction: 0xf0002b41 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r7, r8, pc} │ │ │ │ mvnsvc pc, #9437184 @ 0x900000 │ │ │ │ @@ -265830,43 +265745,43 @@ │ │ │ │ stmdbvs r7!, {r0, r1, r5, r7, r8, fp, sp, lr} │ │ │ │ vmlal.u8 q11, d19, d22 │ │ │ │ ldreq r0, [r9, r0, lsl #17] │ │ │ │ @ instruction: 0xf0039a05 │ │ │ │ svclt 0x00480301 │ │ │ │ stmdaeq r2, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x9014f8d4 │ │ │ │ - b 0x1324dfc │ │ │ │ + b 0x1324cac │ │ │ │ svccs 0x00000883 │ │ │ │ ldrtmi sp, [r7], #-370 @ 0xfffffe8e │ │ │ │ @ instruction: 0xf00844b1 │ │ │ │ - strbmi r0, [pc, #-2818] @ 0x1132b2 │ │ │ │ + strbmi r0, [pc, #-2818] @ 0x113162 │ │ │ │ @ instruction: 0xf018d343 │ │ │ │ andle r0, fp, r4, lsl #30 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da42b3 │ │ │ │ svclt 0x0088300c │ │ │ │ andvs pc, r8, sl, asr #17 │ │ │ │ andle r4, r1, #-1342177269 @ 0xb000000b │ │ │ │ andvc pc, ip, sl, asr #17 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2c8310 │ │ │ │ + blls 0x2c81c0 │ │ │ │ strtcc r3, [r0], #-1281 @ 0xfffffaff │ │ │ │ strhtgt pc, [ip], -r3 @ │ │ │ │ stclle 5, cr4, [sl], {172} @ 0xac │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8dd4656 │ │ │ │ ldmdblt fp, {r3, r4, ip, sp, pc} │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ movwcc lr, #18886 @ 0x49c6 │ │ │ │ @ instruction: 0xff8ef04f │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf00380b2 │ │ │ │ - blls 0x312030 │ │ │ │ + blls 0x311ee0 │ │ │ │ @ instruction: 0xf1986898 │ │ │ │ - stmdals r9, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2 1, cr15, [r4, #-144]! @ 0xffffff70 │ │ │ │ ldmdavs sl, {r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, r5, r0, asr #32 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -265892,146 +265807,146 @@ │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ adcsmi r6, fp, #16 │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ @ instruction: 0xe7a47014 │ │ │ │ vmul.i q11, q3, d3[4] │ │ │ │ stmdals r8, {r0, r1, r3, r8} │ │ │ │ - bne 0x17fa6b8 │ │ │ │ + bne 0x17fa568 │ │ │ │ ldrtmi r9, [r9], #-512 @ 0xfffffe00 │ │ │ │ strbmi r9, [r2], -r1, lsl #6 │ │ │ │ eorsmi r2, r0, r2, lsl r3 │ │ │ │ @ instruction: 0xf8c8f002 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xe6b4af7c │ │ │ │ movwls r4, #46648 @ 0xb638 │ │ │ │ - stc2 7, cr15, [r0], #-396 @ 0xfffffe74 │ │ │ │ + stc2l 7, cr15, [r8], {99} @ 0x63 │ │ │ │ @ instruction: 0xf0109b0b │ │ │ │ svclt 0x00080f07 │ │ │ │ orrpl pc, r0, #683671552 @ 0x28c00000 │ │ │ │ streq sp, [r2, r2, asr #1] │ │ │ │ msrhi CPSR_fx, r0, asr #2 │ │ │ │ andsvs pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwls r2, #45312 @ 0xb100 │ │ │ │ - blne 0xff7adf20 │ │ │ │ + blne 0xff7addd0 │ │ │ │ @ instruction: 0xf18e4438 │ │ │ │ - bls 0x34e0e8 │ │ │ │ + bls 0x34df98 │ │ │ │ @ instruction: 0xf6099b0b │ │ │ │ @ instruction: 0x401171ff │ │ │ │ ldmible r3!, {r0, r3, r4, r7, r9, lr} │ │ │ │ - blvc 0xb0f574 │ │ │ │ + blvc 0xb0f424 │ │ │ │ ldrmi r1, [r8], -r9, asr #21 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ - blvc 0x1cf53c │ │ │ │ + blvc 0x1cf3ec │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, r5, ror #21 │ │ │ │ @ instruction: 0xf161d1a4 │ │ │ │ @ instruction: 0xf642fc1b │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - tstpmi r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ - blmi 0x7d8af0 │ │ │ │ + blmi 0x7d89a0 │ │ │ │ cdp2 0, 15, cr15, cr6, cr10, {2} │ │ │ │ - blmi 0x78d534 │ │ │ │ + blmi 0x78d3e4 │ │ │ │ @ instruction: 0xf642a80c │ │ │ │ - vsubl.s8 q11, d0, d28 │ │ │ │ + vmlal.s q10, d16, d0[7] │ │ │ │ @ instruction: 0xf642022e │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ rscvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ cdp2 0, 11, cr15, cr2, cr10, {2} │ │ │ │ @ instruction: 0xf8dae56e │ │ │ │ @ instruction: 0xf8ca300c │ │ │ │ addsmi r6, pc, #8 │ │ │ │ svcge 0x0034f63f │ │ │ │ @ instruction: 0xf8bbe785 │ │ │ │ eorcs r5, r8, #48 @ 0x30 │ │ │ │ @ instruction: 0xf8db2400 │ │ │ │ - blls 0x2d3ff8 │ │ │ │ + blls 0x2d3ea8 │ │ │ │ strls r4, [r0], #-1569 @ 0xfffff9df │ │ │ │ vqdmulh.s d15, d2, d5 │ │ │ │ @ instruction: 0xf828f002 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ stccs 0, cr13, [r0, #-484] @ 0xfffffe1c │ │ │ │ @ instruction: 0x4621d077 │ │ │ │ and r4, fp, r4, lsl #12 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r3, r8, ror #22 │ │ │ │ + eorseq fp, r3, r8, lsr #20 │ │ │ │ strtcc r3, [r8], #-257 @ 0xfffffeff │ │ │ │ rsble r4, r8, sp, lsl #5 │ │ │ │ - blcs 0x1ae13c │ │ │ │ + blcs 0x1adfec │ │ │ │ stmibvs r5!, {r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0x1dcc5a │ │ │ │ + blx 0x1dcb0a │ │ │ │ stmdbvs pc!, {r0, r2, r8, sl, sp, lr}^ @ │ │ │ │ @ instruction: 0xf1244638 │ │ │ │ strmi pc, [r1], fp, ror #24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs sl!, {r0, r2, r3, r4, r5, r7, pc} │ │ │ │ strls r9, [r0, -r7, lsl #22] │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ smladxls r2, fp, r6, r4 │ │ │ │ @ instruction: 0xff82f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r5!, {r0, r4, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf1244628 │ │ │ │ pkhtbmi pc, r0, r7, asr #24 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x2f4298 │ │ │ │ + blls 0x2f4148 │ │ │ │ stmib sp, {r1, r5, r8, fp, sp, lr}^ │ │ │ │ ldrtmi r5, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0019702 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ @ instruction: 0xf000092d │ │ │ │ ssatmi r8, #29, sp, lsl #1 │ │ │ │ cdpvs 6, 15, cr15, cr14, cr15, {2} │ │ │ │ streq lr, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ - blcc 0x1767a8 │ │ │ │ + blcc 0x176658 │ │ │ │ ldrbmi fp, [r3, #-667]! @ 0xfffffd65 │ │ │ │ - blvc 0xa0a034 │ │ │ │ + blvc 0xa09ee4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsble r2, pc, r2, lsl #22 │ │ │ │ adcmi r3, pc, #1, 26 @ 0x40 │ │ │ │ vstrcs d13, [r0, #-164] @ 0xffffff5c │ │ │ │ addhi pc, r8, r0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf1244640 │ │ │ │ @ instruction: 0x4604fcbd │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ - orrcc pc, r9, #69206016 @ 0x4200000 │ │ │ │ + teqpcs r9, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf87af16f │ │ │ │ @ instruction: 0xf1242014 │ │ │ │ @ instruction: 0xf642fba5 │ │ │ │ - vorr.i32 d19, #2304 @ 0x00000900 │ │ │ │ + vqdmlal.s , d16, d1[2] │ │ │ │ andvs r0, r3, r1, lsl r3 │ │ │ │ cmpppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andls pc, ip, r0, asr #17 │ │ │ │ strpl lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ tstvs r2, sl, lsl r8 │ │ │ │ @ instruction: 0x46306018 │ │ │ │ - blx 0xd0516 │ │ │ │ - bl 0x34db84 │ │ │ │ - blgt 0x4d8ca0 │ │ │ │ + blx 0xd03c6 │ │ │ │ + bl 0x34da34 │ │ │ │ + blgt 0x4d8b50 │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ ldr r0, [r1, #784]! @ 0x310 │ │ │ │ - b 0x324a4c │ │ │ │ + b 0x3248fc │ │ │ │ ldrb r0, [fp, #2051]! @ 0x803 │ │ │ │ strhtcc pc, [r8], #-134 @ 0xffffff7a @ │ │ │ │ - blx 0x1dc0de │ │ │ │ + blx 0x1dbf8e │ │ │ │ @ instruction: 0xf124f000 │ │ │ │ @ instruction: 0x66f0fb7b │ │ │ │ strhtgt pc, [ip], -fp @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ andcs r9, r0, #9216 @ 0x2400 │ │ │ │ and r9, fp, r5, lsl #24 │ │ │ │ @@ -266044,126 +265959,126 @@ │ │ │ │ stmdbcs r1, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldmvs r9, {r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r3, [r1], #-12 │ │ │ │ stcne 8, cr15, [ip], {64} @ 0x40 │ │ │ │ @ instruction: 0xf8406899 │ │ │ │ ldmdbvs r9, {r3, sl, fp, ip}^ │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blx 0xfef4e0ac │ │ │ │ + blx 0xfef4df5c │ │ │ │ stmdbeq sp!, {r3, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, q4, q2 │ │ │ │ ldrb r0, [r9, #-802]! @ 0xfffffcde │ │ │ │ strcc r6, [r1, -r3, ror #16] │ │ │ │ adcmi r9, pc, #20480 @ 0x5000 │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ - b 0x150ab44 │ │ │ │ + b 0x150a9f4 │ │ │ │ ldrb r1, [r7, -r7, lsl #24]! │ │ │ │ stmdage ip, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ - subvs pc, ip, #69206016 @ 0x4200000 │ │ │ │ + andpl pc, ip, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstpmi r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vst1.8 {d25-d28}, [pc], r0 │ │ │ │ @ instruction: 0xf04a72f1 │ │ │ │ ldrbt pc, [r9], #-3517 @ 0xfffff243 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1244648 │ │ │ │ @ instruction: 0x4640fb99 │ │ │ │ - blx 0xfe6d05e6 │ │ │ │ + blx 0xfe6d0496 │ │ │ │ @ instruction: 0xf1244630 │ │ │ │ @ instruction: 0xe654fb93 │ │ │ │ strbtmi r4, [r1], r5, asr #12 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrmi lr, [sl], r8, lsr #10 │ │ │ │ - andsvs pc, r4, #69206016 @ 0x4200000 │ │ │ │ + sbcsmi pc, r4, #69206016 @ 0x4200000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - tstpmi r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blmi 0x57897c │ │ │ │ + blmi 0x57882c │ │ │ │ vadd.i8 d26, d0, d12 │ │ │ │ @ instruction: 0xf04a523e │ │ │ │ @ instruction: 0x4650fd9b │ │ │ │ - blx 0x1fd061e │ │ │ │ + blx 0x1fd04ce │ │ │ │ @ instruction: 0xf642e454 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vrshr.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf642022e │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q0, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x2fe1d4 │ │ │ │ + blmi 0x2fe084 │ │ │ │ eorspl pc, r4, #64, 4 │ │ │ │ stc2 0, cr15, [r8, #296] @ 0x128 │ │ │ │ - beq 0x1502ec │ │ │ │ + beq 0x15019c │ │ │ │ @ instruction: 0xf19fe7e9 │ │ │ │ - strmi pc, [r5], -r1, lsr #21 │ │ │ │ + strmi pc, [r5], -r9, lsr #21 │ │ │ │ svclt 0x0000e5ae │ │ │ │ - eorseq fp, r3, r8, ror #22 │ │ │ │ - eorseq fp, r3, r8, asr fp │ │ │ │ + eorseq fp, r3, r8, lsr #20 │ │ │ │ + eorseq fp, r3, r8, lsl sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6b3cc │ │ │ │ + bl 0xfec6b27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b30 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ cdp 1, 15, cr15, cr12, cr13, {4} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - stc2l 1, cr15, [sl, #-612] @ 0xfffffd9c │ │ │ │ + ldc2l 1, cr15, [r2, #-612] @ 0xfffffd9c │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r9, [r6], -r3, lsl #2 │ │ │ │ eorscs sl, r4, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf1994620 │ │ │ │ - ldmdacs r3!, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r3!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r0, lsl r8 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrtmi r9, [r2], -r3, lsl #22 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - stc2 1, cr15, [r4, #-612]! @ 0xfffffd9c │ │ │ │ + stc2 1, cr15, [ip, #-612]! @ 0xfffffd9c │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ - blls 0x2889cc │ │ │ │ + blls 0x28887c │ │ │ │ andne pc, r1, #64, 4 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ @ instruction: 0xd1d24293 │ │ │ │ strhtcc pc, [r2], -sp @ │ │ │ │ bicle r2, lr, r8, lsr #22 │ │ │ │ teqcs r4, #57344 @ 0xe000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xd1c8429a │ │ │ │ strhtcc pc, [r0], -sp @ │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r2, {r0, r8, r9, fp, sp}^ │ │ │ │ strb r9, [r1, sp, lsl #16] │ │ │ │ - blx 0xd50914 │ │ │ │ + blx 0xf507c4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr8, cr12, {6} │ │ │ │ rscslt r4, r1, r1, asr #23 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb506f0 │ │ │ │ + beq 0xb505a0 │ │ │ │ ldmdavs fp, {r0, r4, r6, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f936f │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf18d0800 │ │ │ │ addcs lr, r4, #140, 28 @ 0x8c0 │ │ │ │ ldmdage r0!, {r8, sp} │ │ │ │ cdp 1, 8, cr15, cr6, cr13, {4} │ │ │ │ @@ -266178,109 +266093,109 @@ │ │ │ │ @ instruction: 0xf7ff39ff │ │ │ │ vqdmulh.s , , │ │ │ │ vrsra.s64 d16, d24, #64 │ │ │ │ ldmdavs ip, {r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf19b3400 │ │ │ │ - @ instruction: 0xed9ff9ab │ │ │ │ + @ instruction: 0xed9ff9b3 │ │ │ │ @ instruction: 0xf5b07ba5 │ │ │ │ @ instruction: 0xf8955f80 │ │ │ │ svclt 0x00383058 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi r1, [r7], -r1, lsr #16 │ │ │ │ svclt 0x00144543 │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ @ instruction: 0x23224640 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blvc 0x1cf974 │ │ │ │ + blvc 0x1cf824 │ │ │ │ @ instruction: 0xf8caf003 │ │ │ │ strbmi r4, [r8, #-1667] @ 0xfffff97d │ │ │ │ ldrbthi pc, [r9], #-0 @ │ │ │ │ @ instruction: 0x46424639 │ │ │ │ stccc 4, cr4, [r4], {95} @ 0x5f │ │ │ │ cdp2 0, 3, cr15, cr4, cr2, {0} │ │ │ │ eorvs r4, pc, #60, 8 @ 0x3c000000 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ - blx 0x11d07f8 │ │ │ │ + blx 0x11d06a8 │ │ │ │ movwls r6, #2603 @ 0xa2b │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ orrvs pc, r5, r6, lsl #10 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ @ instruction: 0xf8c6fd13 │ │ │ │ strbtvs r0, [r8], #1036 @ 0x40c │ │ │ │ - bvs 0xb65b94 │ │ │ │ + bvs 0xb65a44 │ │ │ │ tstls r0, r2, lsr #12 │ │ │ │ strtne pc, [r4], #-2262 @ 0xfffff72a │ │ │ │ ldreq pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ stc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ streq pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ strmi r6, [r3], -r8, lsr #12 │ │ │ │ strtmi r6, [r2], -r9, lsr #20 │ │ │ │ @ instruction: 0xf8d69100 │ │ │ │ @ instruction: 0xf8d61420 │ │ │ │ @ instruction: 0xf7fe0418 │ │ │ │ @ instruction: 0x4603fcf9 │ │ │ │ @ instruction: 0xf8c64620 │ │ │ │ strbvs r3, [fp, #1036]! @ 0x40c │ │ │ │ - blx 0x1950850 │ │ │ │ + blx 0x1950700 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8da8405 │ │ │ │ strls r7, [r5, -r0] │ │ │ │ suble r2, r4, r0, lsl #30 │ │ │ │ @ instruction: 0x46412234 │ │ │ │ @ instruction: 0xf18da85e │ │ │ │ ldrtmi lr, [r8], -r4, lsl #28 │ │ │ │ stmdahi ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ eorhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf982f048 │ │ │ │ @ instruction: 0xf1994641 │ │ │ │ - mcrne 13, 0, pc, cr7, cr9, {2} @ │ │ │ │ + cdpne 13, 0, cr15, cr7, cr1, {3} │ │ │ │ bicshi pc, r6, #192, 4 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1994631 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnshi pc, #192, 4 │ │ │ │ - bge 0x4ff188 │ │ │ │ + bge 0x4ff038 │ │ │ │ streq lr, [sp, -sp, asr #19] │ │ │ │ stmdals r5, {r2, r3, r8, fp, sp, pc} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff960c │ │ │ │ - bls 0x692f80 │ │ │ │ + bls 0x692e30 │ │ │ │ addsmi r6, sl, #2801664 @ 0x2ac000 │ │ │ │ stmdbls pc, {r0, r2, r8, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf1b11ac9 │ │ │ │ svclt 0x00387f80 │ │ │ │ @ instruction: 0xf64261aa │ │ │ │ - vmla.f d22, d16, d0[3] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ stmdals r5, {r1, r2, r3, r5, r8} │ │ │ │ - cdp2 1, 13, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 1, 14, cr15, cr0, cr13, {4} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf642837c │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ stmdals r5, {r1, r2, r3, r5, r8} │ │ │ │ - cdp2 1, 12, cr15, cr14, cr13, {4} │ │ │ │ + cdp2 1, 13, cr15, cr6, cr13, {4} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stcvs 3, cr8, [r8, #-456]! @ 0xfffffe38 │ │ │ │ - stc2 7, cr15, [ip, #524] @ 0x20c │ │ │ │ + cdp2 7, 3, cr15, cr4, cr3, {4} │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_x, #0 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ @ instruction: 0xf04fa85e │ │ │ │ @ instruction: 0xf18d0800 │ │ │ │ @ instruction: 0xf04fedb6 │ │ │ │ andls r3, lr, #-268435441 @ 0xf000000f │ │ │ │ ldmdavs r8!, {r1, r2, r3, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ andls sl, ip, r0, lsr sl │ │ │ │ ldmvs ip!, {r2, r3, r8, fp, sp, pc} │ │ │ │ - rscsvs pc, r4, r2, asr #12 │ │ │ │ + adcspl pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff940d │ │ │ │ ldmib sp, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424030 │ │ │ │ ldrdgt pc, [ip], -r7 │ │ │ │ cdpvs 6, 1, cr15, cr4, cr9, {2} │ │ │ │ @@ -266308,77 +266223,77 @@ │ │ │ │ strdvs r6, [fp], -sl │ │ │ │ @ instruction: 0x33b8f24b │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsvs r4, sl, r2, lsl #8 │ │ │ │ teqeq r4, sp @ │ │ │ │ svcge 0x00302205 │ │ │ │ @ instruction: 0xf0021a09 │ │ │ │ - blls 0x293a64 │ │ │ │ + blls 0x293914 │ │ │ │ @ instruction: 0xf8d6626c │ │ │ │ @ instruction: 0xf8d6b40c │ │ │ │ @ instruction: 0xf8d68418 │ │ │ │ - blcs 0x1395a0 │ │ │ │ + blcs 0x139450 │ │ │ │ rschi pc, lr, #0 │ │ │ │ @ instruction: 0xf89dac6b │ │ │ │ movwcs r2, #331 @ 0x14b │ │ │ │ - bcs 0x11792ec │ │ │ │ + bcs 0x117919c │ │ │ │ movwcc lr, #6596 @ 0x19c4 │ │ │ │ @ instruction: 0xf00060e3 │ │ │ │ - blge 0x4f51b0 │ │ │ │ - blmi 0x7b9174 │ │ │ │ + blge 0x4f5060 │ │ │ │ + blmi 0x7b9024 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r0, {r3, r9, ip, pc}^ │ │ │ │ - ldc2 7, cr15, [lr], {131} @ 0x83 │ │ │ │ + stc2l 7, cr15, [r6], {131} @ 0x83 │ │ │ │ stmdacs r0, {r2, ip, pc} │ │ │ │ rsbshi pc, r6, #0 │ │ │ │ - blx 0x450ba4 │ │ │ │ + blx 0x650a54 │ │ │ │ @ instruction: 0xf0231d03 │ │ │ │ mcrrne 3, 0, r0, r2, cr3 │ │ │ │ movweq lr, #15275 @ 0x3bab │ │ │ │ ldrmi r9, [sl], r4, lsl #18 │ │ │ │ @ instruction: 0xf02a4618 │ │ │ │ movwls r0, #31503 @ 0x7b0f │ │ │ │ - bleq 0x550c34 │ │ │ │ - blx 0xc50592 │ │ │ │ + bleq 0x550ae4 │ │ │ │ + blx 0xc50442 │ │ │ │ @ instruction: 0x46202110 │ │ │ │ - blx 0xfe2d06e2 │ │ │ │ + blx 0xfe2d0592 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0014658 │ │ │ │ eorcs pc, r6, #35840 @ 0x8c00 │ │ │ │ cmplt pc, r4, lsr #6 │ │ │ │ and r1, r9, sl, lsl sp │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq fp, pc, r8, lsr #18 │ │ │ │ + rsbseq fp, pc, r8, ror sl @ │ │ │ │ movweq lr, #35593 @ 0x8b09 │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ andcs r3, r3, r3, lsl #6 │ │ │ │ andslt r4, r2, #318767104 @ 0x13000000 │ │ │ │ eorshi pc, ip, r5, asr #17 │ │ │ │ orreq lr, r3, #175104 @ 0x2ac00 │ │ │ │ @ instruction: 0x63aa0092 │ │ │ │ andeq pc, pc, #35 @ 0x23 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ andcc r9, r4, #1610612736 @ 0x60000000 │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ - beq 0xfe20f1f4 │ │ │ │ - bl 0x3b8e00 │ │ │ │ + beq 0xfe20f0a4 │ │ │ │ + bl 0x3b8cb0 │ │ │ │ strtvs r0, [sl], #-1156 @ 0xfffffb7c │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf8c54621 │ │ │ │ cmnvs ip, #72 @ 0x48 │ │ │ │ stc2l 0, cr15, [sl], #128 @ 0x80 │ │ │ │ movwcs fp, #12552 @ 0x3108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ stmiane r1!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r1, ror #25 @ p-variant is OBSOLETE │ │ │ │ - bls 0x172e7c8 │ │ │ │ + bls 0x172e678 │ │ │ │ andvs r4, r3, r3, lsl r4 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ ldrdlt pc, [r8, -r5] │ │ │ │ andvs r2, r3, r4, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -266412,15 +266327,15 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fc97 │ │ │ │ andvs r2, r3, r7, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq CPSR_s, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlawblt r8, sp, ip, pc @ │ │ │ │ - blcs 0x13b2e8 │ │ │ │ + blcs 0x13b198 │ │ │ │ subshi pc, r8, #0 │ │ │ │ andvs r6, r3, fp, asr r8 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq CPSR_f, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, pc, ror ip @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r8, lsl #6 │ │ │ │ @@ -266445,260 +266360,260 @@ │ │ │ │ tstplt r8, r7, asr ip @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, fp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ teqpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ msrlt CPSR_, sp, asr #24 │ │ │ │ @ instruction: 0xf1959009 │ │ │ │ - blls 0x394444 │ │ │ │ + blls 0x394314 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr #2 │ │ │ │ mcrr2 0, 2, pc, r0, cr0 @ │ │ │ │ movwcs fp, #49416 @ 0xc108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr #2 │ │ │ │ ldc2 0, cr15, [r6], #-128 @ 0xffffff80 │ │ │ │ andls fp, r9, r0, lsr #2 │ │ │ │ - mrc2 1, 5, pc, cr0, cr5, {4} │ │ │ │ + mrc2 1, 5, pc, cr8, cr5, {4} │ │ │ │ andsvs r9, r8, r9, lsl #22 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r9, lsr #24 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, sp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ msrlt CPSR_, pc, lsl ip │ │ │ │ @ instruction: 0xf1959009 │ │ │ │ - blls 0x394228 │ │ │ │ + blls 0x3940f8 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr r1 │ │ │ │ ldc2 0, cr15, [r2], {32} │ │ │ │ movwcs fp, #57608 @ 0xe108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr r1 │ │ │ │ stc2 0, cr15, [r8], {32} │ │ │ │ andls fp, r9, r0, lsr #2 │ │ │ │ - mrc2 1, 3, pc, cr10, cr5, {4} │ │ │ │ + mcr2 1, 4, pc, cr2, cr5, {4} @ │ │ │ │ andsvs r9, r8, r9, lsl #22 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strdlt pc, [r8, -fp] │ │ │ │ andvs r2, r3, r0, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0x4603fbf1 │ │ │ │ - bmi 0xfebc0d1c │ │ │ │ + bmi 0xfebc0bcc │ │ │ │ ldrbtmi r9, [sl], #-2312 @ 0xfffff6f8 │ │ │ │ movwls r6, #38930 @ 0x9812 │ │ │ │ @ instruction: 0xf7835888 │ │ │ │ - blls 0x392f38 │ │ │ │ + blls 0x393088 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror #2 │ │ │ │ - blx 0xff8d089e │ │ │ │ + blx 0xff8d074e │ │ │ │ tstcs r1, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror #2 │ │ │ │ - blx 0xff6508b2 │ │ │ │ + blx 0xff650762 │ │ │ │ andls fp, r9, r8, lsr #2 │ │ │ │ @ instruction: 0xf1972002 │ │ │ │ - blls 0x392848 │ │ │ │ + blls 0x392718 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror #2 │ │ │ │ - blx 0xff2d08ce │ │ │ │ + blx 0xff2d077e │ │ │ │ tstcs r9, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, ror #2 │ │ │ │ - blx 0xff0508e2 │ │ │ │ + blx 0xff050792 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ movwcs fp, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror r1 │ │ │ │ - blx 0xfedd08f6 │ │ │ │ + blx 0xfedd07a6 │ │ │ │ tstcs r7, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror r1 │ │ │ │ - blx 0xfeb5090a │ │ │ │ + blx 0xfeb507ba │ │ │ │ smlawblt r0, r3, r6, r4 │ │ │ │ @ instruction: 0xf04e2017 │ │ │ │ @ instruction: 0xf8cbfad7 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror r1 │ │ │ │ - blx 0xfe7d0926 │ │ │ │ + blx 0xfe7d07d6 │ │ │ │ tstcs pc, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, ror r1 │ │ │ │ - blx 0xfe55093a │ │ │ │ + blx 0xfe5507ea │ │ │ │ stclvs 1, cr11, [fp], #32 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, lsl #3 │ │ │ │ - blx 0xfe2d094e │ │ │ │ + blx 0xfe2d07fe │ │ │ │ tstcs sl, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl #3 │ │ │ │ - blx 0x2050962 │ │ │ │ + blx 0x2050812 │ │ │ │ smlalbblt r4, r0, r3, r6 │ │ │ │ - bls 0x3276a8 │ │ │ │ + bls 0x327558 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf78358d0 │ │ │ │ - @ instruction: 0xf8cbf957 │ │ │ │ - blls 0x2d48f8 │ │ │ │ - bleq 0xfe350d0c │ │ │ │ + @ instruction: 0xf8cbf9ff │ │ │ │ + blls 0x2d47a8 │ │ │ │ + bleq 0xfe350bbc │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strhlt r8, [r7, fp]! │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ - blx 0x1a50992 │ │ │ │ + blx 0x1a50842 │ │ │ │ @ instruction: 0x2321b108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ - bl 0x3dd51c │ │ │ │ + bl 0x3dd3cc │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ - blx 0x17d09a6 │ │ │ │ + blx 0x17d0856 │ │ │ │ ldmdavs fp!, {r3, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf10b6003 │ │ │ │ movwcs r0, #2824 @ 0xb08 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, pc, asr #22 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ movwcs r2, #516 @ 0x204 │ │ │ │ tsteq r2, fp, lsl #22 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r5, asr #22 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ - blvs 0xfebaf704 │ │ │ │ + blvs 0xfebaf5b4 │ │ │ │ movweq pc, #33219 @ 0x81c3 @ │ │ │ │ addsmi r4, sl, #1526726656 @ 0x5b000000 │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r9, #2310 @ 0x906 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xe509f2 │ │ │ │ + blx 0xe508a2 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ @ instruction: 0xf1b88000 │ │ │ │ ldcle 15, cr0, [r9, #-0] │ │ │ │ @ instruction: 0xf04f6dec │ │ │ │ svcls 0x00040b00 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr r6 │ │ │ │ - blx 0xa50a12 │ │ │ │ + blx 0xa508c2 │ │ │ │ andvs fp, r4, r0, lsl #2 │ │ │ │ @ instruction: 0xf10b4620 │ │ │ │ @ instruction: 0xf0200b01 │ │ │ │ andcc pc, r1, r9, lsr #23 │ │ │ │ strmi r3, [r4], #-1796 @ 0xfffff8fc │ │ │ │ mvnle r4, r3, asr #11 │ │ │ │ - bl 0x1fb5bc │ │ │ │ + bl 0x1fb46c │ │ │ │ movwls r0, #17291 @ 0x438b │ │ │ │ movwcs r9, #2308 @ 0x904 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0x4d0a3e │ │ │ │ + blx 0x4d08ee │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ @ instruction: 0xf1b96003 │ │ │ │ ldcle 15, cr0, [r7, #-0] │ │ │ │ ldrbmi r6, [r7], -ip, lsr #28 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr r6 │ │ │ │ - blx 0xd0a5c │ │ │ │ + blx 0xd090c │ │ │ │ andvs fp, r4, r0, lsl #2 │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ @ instruction: 0xf0200801 │ │ │ │ andcc pc, r1, r3, lsl #23 │ │ │ │ strmi r3, [r4], #-1796 @ 0xfffff8fc │ │ │ │ mvnle r4, r8, asr #11 │ │ │ │ - beq 0xfe34f620 │ │ │ │ + beq 0xfe34f4d0 │ │ │ │ movwcs r4, #1617 @ 0x651 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xffbd0a84 │ │ │ │ + blx 0xffbd0934 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ stmdals r5, {r0, r1, sp, lr} │ │ │ │ @ instruction: 0xf8c69b06 │ │ │ │ mvnvs r3, ip, lsl #8 │ │ │ │ - bls 0x500eb8 │ │ │ │ + bls 0x500d68 │ │ │ │ eorvs r9, sl, r9, lsl fp │ │ │ │ @ instruction: 0xf12362ab │ │ │ │ andcs pc, r0, pc, lsr #30 │ │ │ │ - @ instruction: 0x13bdf243 │ │ │ │ + msreq SPSR_fsc, #805306372 @ 0x30000004 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r2, r0, asr #32 │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bleq 0x510b04 │ │ │ │ + bleq 0x5109b4 │ │ │ │ @ instruction: 0x46202110 │ │ │ │ - bleq 0x55110c │ │ │ │ + bleq 0x550fbc │ │ │ │ @ instruction: 0xf91ef053 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0014658 │ │ │ │ - blls 0x252d5c │ │ │ │ + blls 0x252c0c │ │ │ │ eorcs r9, r4, #469762048 @ 0x1c000000 │ │ │ │ ldr r2, [r4, #802] @ 0x322 │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xfebd0b04 │ │ │ │ + blx 0xfebd09b4 │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ - blx 0xfe950b18 │ │ │ │ - blls 0x300ebc │ │ │ │ + blx 0xfe9509c8 │ │ │ │ + blls 0x300d6c │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe72e0b90 │ │ │ │ - rsbseq fp, pc, lr, ror r6 @ │ │ │ │ - @ instruction: 0x007fb594 │ │ │ │ + rsbseq fp, pc, lr, asr #15 │ │ │ │ + rsbseq fp, pc, r4, ror #13 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #515 @ 0x203 │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf04f2322 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0028902 │ │ │ │ strmi pc, [r4], -r5, lsl #26 │ │ │ │ suble r1, ip, r3, asr #24 │ │ │ │ - stc2l 7, cr15, [r8, #524] @ 0x20c │ │ │ │ + cdp2 7, 7, cr15, cr0, cr3, {4} │ │ │ │ andcs r4, r5, #32, 12 @ 0x2000000 │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ - blx 0x1cd0aec │ │ │ │ + blx 0x1cd099c │ │ │ │ @ instruction: 0x33bcf24b │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strlt pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ ldrhi pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ ldrls pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ vqadd.s8 d22, d11, d12 │ │ │ │ vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf5042397 │ │ │ │ andsvs r5, ip, r0, lsl #9 │ │ │ │ - blcs 0x13b720 │ │ │ │ + blcs 0x13b5d0 │ │ │ │ ldcge 4, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0xf89dac6b │ │ │ │ movwcs r2, #331 @ 0x14b │ │ │ │ - bcs 0x11798c8 │ │ │ │ + bcs 0x1179778 │ │ │ │ movwls fp, #40728 @ 0x9f18 │ │ │ │ movwcc lr, #6596 @ 0x19c4 │ │ │ │ @ instruction: 0xf47f60e3 │ │ │ │ @ instruction: 0xf02bad12 │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf9b8f7fe │ │ │ │ strmi r2, [r3], r0, lsl #6 │ │ │ │ @@ -266717,90 +266632,90 @@ │ │ │ │ ldc2 0, cr15, [r6], #8 │ │ │ │ @ instruction: 0xf160e477 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb r4, [fp, -r0, asr #4] │ │ │ │ str r9, [r6, #2825]! @ 0xb09 │ │ │ │ tstpeq r3, fp, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ - blge 0x5131c4 │ │ │ │ + blge 0x513074 │ │ │ │ strbvs r4, [fp, r1, lsl #12]! │ │ │ │ strls r4, [lr, #-1560]! @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf988f7fe │ │ │ │ strbvs r9, [fp, -r8, lsr #22]! │ │ │ │ - blls 0xbe65a8 │ │ │ │ - blge 0x4eea4c │ │ │ │ + blls 0xbe6458 │ │ │ │ + blge 0x4ee8fc │ │ │ │ ldrb r9, [r4], #777 @ 0x309 │ │ │ │ - stc2 1, cr15, [r8, #632]! @ 0x278 │ │ │ │ + ldc2 1, cr15, [r0, #632]! @ 0x278 │ │ │ │ ldc2l 1, cr15, [r0, #384] @ 0x180 │ │ │ │ movwls r9, #6917 @ 0x1b05 │ │ │ │ eorsvs pc, lr, #64, 4 │ │ │ │ stmdavs r1, {r0, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ tstls r0, fp, lsl #16 │ │ │ │ - tstpmi r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8f2f04a │ │ │ │ @ instruction: 0xf049980b │ │ │ │ @ instruction: 0x4648ff95 │ │ │ │ cdp2 1, 8, cr15, cr8, cr13, {3} │ │ │ │ andmi pc, r4, #68157440 @ 0x4100000 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ strtpl pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ ldmdavs r4, {r0, r1, r2, sp} │ │ │ │ - cdp2 1, 1, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 1, 1, cr15, cr12, cr13, {4} │ │ │ │ andls r4, r0, fp, lsr #12 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsceq pc, r4, #70254592 @ 0x4300000 │ │ │ │ + adcvc pc, r4, #805306372 @ 0x30000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xfead1276 │ │ │ │ + blx 0xfecd1126 │ │ │ │ @ instruction: 0xf16d4648 │ │ │ │ @ instruction: 0xf160fe71 │ │ │ │ @ instruction: 0xf642fda3 │ │ │ │ - vrsra.s64 d22, d16, #64 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - tstpmi r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage fp, {r1, fp, sp, lr} │ │ │ │ andls r4, r0, #19456 @ 0x4c00 │ │ │ │ subvs pc, r5, #64, 4 │ │ │ │ @ instruction: 0xf87ef04a │ │ │ │ - bls 0x27ac58 │ │ │ │ - mvnscc pc, r2, asr #12 │ │ │ │ + bls 0x27ab08 │ │ │ │ + @ instruction: 0x21b4f642 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf940f04a │ │ │ │ @ instruction: 0xf16d4648 │ │ │ │ @ instruction: 0xf642fe53 │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ - @ instruction: 0xf6fb002e │ │ │ │ - ldrbmi pc, [r8], -r3, ror #31 @ │ │ │ │ + vmla.i d21, d0, d0[5] │ │ │ │ + @ instruction: 0xf6fc002e │ │ │ │ + ldrbmi pc, [r8], -fp, lsl #17 @ │ │ │ │ cdp2 1, 4, cr15, cr10, cr13, {3} │ │ │ │ - tstpmi r0, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, r2, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andvc pc, r4, r2, asr #12 │ │ │ │ + sbcpl pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf1697236 │ │ │ │ svclt 0x0000fa01 │ │ │ │ - eorseq fp, r3, r4, ror fp │ │ │ │ - eorseq fp, r3, r4, lsl #23 │ │ │ │ + eorseq fp, r3, r4, lsr sl │ │ │ │ + eorseq fp, r3, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6be7c │ │ │ │ + bl 0xfec6bd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ - @ instruction: 0xf822f72d │ │ │ │ + @ instruction: 0xf8caf72d │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - bllt 0xfe9529f0 │ │ │ │ + mcrrlt 7, 5, pc, r8, cr8 @ │ │ │ │ stmdble ip!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6be9c │ │ │ │ + bl 0xfec6bd4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi lr, [r0, lr]! │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x69ecb4 │ │ │ │ + blle 0x69eb64 │ │ │ │ andcc r8, r3, #2752512 @ 0x2a0000 │ │ │ │ adcmi r4, r3, #19 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-526 @ 0xfffffdf2 │ │ │ │ stmdble fp, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -sl, lsr #16 │ │ │ │ svclt 0x008c2a03 │ │ │ │ @@ -266827,24 +266742,24 @@ │ │ │ │ tstcc r0, #12713984 @ 0xc20000 │ │ │ │ ldrmi r6, [r3], #-2258 @ 0xfffff72e │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6bf40 │ │ │ │ + bl 0xfec6bdf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ andls r4, r1, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf942f020 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ andls r9, r1, r1, lsl #20 │ │ │ │ @ instruction: 0xf6fb4620 │ │ │ │ - stmdbls r1, {r1, r2, r3, r9, fp, sp, lr, pc} │ │ │ │ + stmdbls r1, {r1, r2, r4, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdahi fp, {sp} │ │ │ │ andlt r8, r2, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @@ -266860,31 +266775,31 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6424770 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf04f002e │ │ │ │ strb pc, [ip, pc, lsl #16]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6bfd4 │ │ │ │ + bl 0xfec6be84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xff6cf003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6c004 │ │ │ │ + bl 0xfec6beb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468e0ff8 │ │ │ │ ldmdble r5, {r4, r8, fp, sp} │ │ │ │ stmdavs r1, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf101290f │ │ │ │ svclt 0x008c0303 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @@ -266900,44 +266815,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b2bd08 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ stmdale r3, {r1, r3, r7, r9, lr} │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ smlabble sp, sl, r2, r4 │ │ │ │ - bl 0xfec263f0 │ │ │ │ + bl 0xfec262a0 │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4670d8d1 │ │ │ │ @ instruction: 0xf6a2e7e5 │ │ │ │ @ instruction: 0xf5b10134 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf06fd407 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r1], -r8, lsl #26 │ │ │ │ - subsvc pc, r4, r2, asr #12 │ │ │ │ + andsvs pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa0f04e │ │ │ │ svclt 0x0000e7ef │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6c0b8 │ │ │ │ + bl 0xfec6bf68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4dd6d0 │ │ │ │ + blcs 0x4dd580 │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x1770e0 │ │ │ │ + bcs 0x176f90 │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ @@ -266950,15 +266865,15 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - rsbsvc pc, ip, r2, asr #12 │ │ │ │ + eorsvs pc, ip, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5af04e │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -266977,119 +266892,119 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x4a37d8 │ │ │ │ + bcs 0x4a3688 │ │ │ │ teqphi r6, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r8, r8, lsl #1 │ │ │ │ teqeq r4, r8, lsl #1 │ │ │ │ ldrhteq r0, [sl], sl │ │ │ │ ldrheq r0, [r4, -sl]! │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ @ instruction: 0xf8da00fa │ │ │ │ - ldrbeq r3, [pc, #-0] @ 0x114fc4 │ │ │ │ + ldrbeq r3, [pc, #-0] @ 0x114e74 │ │ │ │ cmpphi r8, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f3203 │ │ │ │ @ instruction: 0x401373fc │ │ │ │ andle r4, r5, #281018368 @ 0x10c00000 │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84499 │ │ │ │ ldmdale fp, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x90ef0c │ │ │ │ + blcs 0x90edbc │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1b80820 │ │ │ │ stmible lr!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - bne 0xfed52934 │ │ │ │ - bcs 0xfe711b0c │ │ │ │ - blpl 0xfe192920 │ │ │ │ - bleq 0x591b14 │ │ │ │ + bne 0xfed527e4 │ │ │ │ + bcs 0xfe7119bc │ │ │ │ + blmi 0xd927d0 │ │ │ │ + bleq 0x5919c4 │ │ │ │ stmdbeq r0!, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ ldrmi r2, [r3], -r3, lsl #20 │ │ │ │ smlabbcs r0, ip, pc, fp @ │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf041bf88 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0xf8b9d1d6 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ stmdacc r4, {r6, lr} │ │ │ │ ldmle lr!, {r0, r3, r4, fp, sp} │ │ │ │ @ instruction: 0xf857a701 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andseq r4, r1, r5, asr #31 │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - andseq r4, r1, r5, asr #31 │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - andseq r5, r1, fp, lsl #4 │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - @ instruction: 0x00114fbb │ │ │ │ - andseq r4, r1, r5, asr #31 │ │ │ │ + andseq r4, r1, r5, ror lr │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, r5, ror lr │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + ldrheq r5, [r1], -fp │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, fp, ror #28 │ │ │ │ + andseq r4, r1, r5, ror lr │ │ │ │ ldmible r6, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmible r2, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ ldmibne r0!, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12299 @ 0x300b │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ ldrmi sp, [r0], #2434 @ 0x982 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af7f │ │ │ │ addsmi r3, pc, #0 │ │ │ │ - blcs 0x204d8c │ │ │ │ + blcs 0x204c3c │ │ │ │ svcge 0x0078f67f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x15ca20 │ │ │ │ + bcs 0x15c8d0 │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ @ instruction: 0xf642d5e3 │ │ │ │ - vmla.i d23, d16, d0[6] │ │ │ │ + vaddl.s8 q11, d16, d24 │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ @ instruction: 0xf8b8fe6d │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af64 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x005ff67f │ │ │ │ - bne 0xfed52a54 │ │ │ │ - bcs 0xfe711c2c │ │ │ │ + bne 0xfed52904 │ │ │ │ + bcs 0xfe711adc │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb8d178 │ │ │ │ + blx 0xb8d028 │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13597 @ 0x351d │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x0048f4bf │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -267100,16 +267015,16 @@ │ │ │ │ svclt 0x00982b03 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8af37 │ │ │ │ stmdbcs pc, {r1, ip} @ │ │ │ │ @ instruction: 0xf8dad9dd │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ - vqrshl.s8 , , │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ + @ instruction: 0xf642d5dd │ │ │ │ + vmla.i d22, d16, d0[6] │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ @ instruction: 0xf8b8fe2d │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af24 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x001ff67f │ │ │ │ @@ -267129,48 +267044,48 @@ │ │ │ │ svclt 0x00982b03 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8aefd │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e1 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ - vqrshl.s8 , , │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + @ instruction: 0xf642d5dd │ │ │ │ + vmla.i d22, d16, d0[2] │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ @ instruction: 0xf8b8fdf3 │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ - bcs 0x24ecf8 │ │ │ │ + bcs 0x24eba8 │ │ │ │ @ instruction: 0xf109d93b │ │ │ │ and r0, lr, r4, lsl #14 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ strtle r0, [r2], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfe9e5c78 │ │ │ │ + bl 0xfe9e5b28 │ │ │ │ ldmdble r7, {r1, r8, r9} │ │ │ │ - blcs 0x226290 │ │ │ │ + blcs 0x226140 │ │ │ │ ldmdahi r9!, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x0028428b │ │ │ │ stmdble pc, {r0, r1, r8, fp, sp} @ │ │ │ │ vld2.16 {d8-d9}, [r2 :256], sl │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ ldrbmi sp, [sl], -r6, ror #3 │ │ │ │ movwls r1, #7480 @ 0x1d38 │ │ │ │ ldc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldmdahi r9!, {r0, r1, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrb r9, [pc, r1, lsl #22] │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ @ instruction: 0x4611e6b0 │ │ │ │ - adcvc pc, r0, r2, asr #12 │ │ │ │ + rsbvs pc, r0, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9301 │ │ │ │ @ instruction: 0xe7f0fdb9 │ │ │ │ - sbcvc pc, r4, r2, asr #12 │ │ │ │ + addvs pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #312]! @ 0x138 │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ andcs lr, r4, #165675008 @ 0x9e00000 │ │ │ │ svclt 0x0000e69c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -267185,92 +267100,92 @@ │ │ │ │ stmdavs lr!, {r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x009442a6 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982e0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmiahi fp!, {r0, r1, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ - bcs 0x15cd40 │ │ │ │ + bcs 0x15cbf0 │ │ │ │ @ instruction: 0x4656d811 │ │ │ │ - blmi 0xfe3e6ba0 │ │ │ │ - blls 0x66f34c │ │ │ │ + blmi 0xfe3e6a50 │ │ │ │ + blls 0x66f1fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, r9, asr r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x5392c0 │ │ │ │ + blcc 0x539170 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r1, r2, r4, r5, r6, r8, pc}^ @ │ │ │ │ subseq pc, r3, r3, lsl r0 @ │ │ │ │ subseq r0, r3, r3, asr r0 │ │ │ │ rsceq r0, ip, r4, ror r1 │ │ │ │ rsceq r0, ip, ip, ror #1 │ │ │ │ teqeq r4, r4, ror r1 │ │ │ │ teqeq r4, r4, lsr r1 │ │ │ │ andseq r0, lr, r4, ror r1 │ │ │ │ andseq r0, lr, lr, lsl r0 │ │ │ │ stcls 6, cr4, [sp, #-680] @ 0xfffffd58 │ │ │ │ strvs lr, [fp], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf0231cf3 │ │ │ │ adcmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffa49e78 │ │ │ │ + bne 0xffa49d28 │ │ │ │ ldccs 4, cr4, [r0], {29} │ │ │ │ @ instruction: 0x4656d8bb │ │ │ │ cdpcs 7, 1, cr14, cr11, cr10, {6} │ │ │ │ @ instruction: 0xf1a6d9f2 │ │ │ │ @ instruction: 0xf1b8081c │ │ │ │ stmible sp!, {r2, r8, r9, sl, fp}^ │ │ │ │ - blne 0xfed52c84 │ │ │ │ - blcs 0xfe711e5c │ │ │ │ + blne 0xfed52b34 │ │ │ │ + blcs 0xfe711d0c │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ strcc lr, [r3, -fp] │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r3, #-59] @ 0xffffffc5 │ │ │ │ - bl 0xfeb49ef0 │ │ │ │ + bl 0xfeb49da0 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9da │ │ │ │ svccs 0x00037000 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ strbmi r2, [r7, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf043bf88 │ │ │ │ - blcs 0x115f94 │ │ │ │ + blcs 0x115e44 │ │ │ │ @ instruction: 0xf8b9d1ce │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9e3 │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ vqrshl.s8 , , │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ bfi pc, sp, (invalid: 26:24) @ │ │ │ │ ldmible sp!, {r0, r1, r2, r3, r4, r9, sl, fp, sp} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ ldmible r9!, {r2, r8, r9, fp, sp} │ │ │ │ stmdbeq r0!, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - blne 0xfed52cf0 │ │ │ │ - blcs 0xfe711ec8 │ │ │ │ + blne 0xfed52ba0 │ │ │ │ + blcs 0xfe711d78 │ │ │ │ andsmi pc, sp, #73400320 @ 0x4600000 │ │ │ │ rscspl pc, sl, #192, 12 @ 0xc000000 │ │ │ │ - cdpne 2, 12, cr15, cr8, cr3, {2} │ │ │ │ + cdpeq 2, 8, cr15, cr8, cr3, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ strls r9, [sp, #-515] @ 0xfffffdfd │ │ │ │ - andcs pc, r8, #805306372 @ 0x30000004 │ │ │ │ + sbceq pc, r8, #805306372 @ 0x30000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0x46554698 │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd640b │ │ │ │ eor lr, r6, r4, lsr #32 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380ff │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x6c9834 │ │ │ │ + blcs 0x6c96e4 │ │ │ │ eorshi pc, r7, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ @ instruction: 0xf8db8199 │ │ │ │ ldrbeq r3, [sl, #-0] │ │ │ │ @ instruction: 0x83b5f100 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ @@ -267285,24 +267200,24 @@ │ │ │ │ svclt 0x008c4634 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00884546 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8b9af65 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9e6168 │ │ │ │ - blcc 0xa8cb7c │ │ │ │ + blcs 0x9e6018 │ │ │ │ + blcc 0xa8ca2c │ │ │ │ ldmle r2, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x509bc4 │ │ │ │ + blcs 0x509a74 │ │ │ │ addshi pc, r6, #0 │ │ │ │ bicle r2, r8, r6, lsl #22 │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x2518b0 │ │ │ │ + beq 0x251760 │ │ │ │ cmn sl, #655360 @ 0xa0000 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ sbcle r4, r1, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ ldmible sp!, {r2, sl, fp, sp} │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ @@ -267313,15 +267228,15 @@ │ │ │ │ @ instruction: 0xd1b12b00 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ ldrble r0, [sp, #1371] @ 0x55b │ │ │ │ - addne pc, r8, r3, asr #4 │ │ │ │ + subeq pc, r8, r3, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {78} @ 0x4e │ │ │ │ mrccs 7, 0, lr, cr7, cr6, {6} │ │ │ │ svcge 0x0024f67f │ │ │ │ ldmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ svcge 0x001ef67f │ │ │ │ @@ -267331,35 +267246,35 @@ │ │ │ │ @ instruction: 0xf64b4625 │ │ │ │ @ instruction: 0xf2c014b0 │ │ │ │ mul pc, r7, r4 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf0804543 │ │ │ │ - bl 0xfeb35f10 │ │ │ │ + bl 0xfeb35dc0 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ rsbshi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x00944547 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8b98268 │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x3c1fbc │ │ │ │ - blx 0xc0b560 │ │ │ │ + blcs 0x3c1e6c │ │ │ │ + blx 0xc0b410 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r1, r3, r4, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [r7, #1368] @ 0x558 │ │ │ │ - subcs pc, r8, r3, asr #4 │ │ │ │ + andne pc, r8, r3, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9200 │ │ │ │ - bls 0x154664 │ │ │ │ + bls 0x154514 │ │ │ │ cdpcs 7, 1, cr14, cr11, cr14, {6} │ │ │ │ mrcge 6, 6, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdaeq ip, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ vmin.s8 q10, , │ │ │ │ @@ -267369,64 +267284,64 @@ │ │ │ │ @ instruction: 0xf2c014b0 │ │ │ │ muls r1, r7, r4 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r8, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [sl], -ip │ │ │ │ vqrshl.s8 d20, d0, d16 │ │ │ │ - bl 0xfeb35e68 │ │ │ │ + bl 0xfeb35d18 │ │ │ │ ldrmi r0, [r1], #2050 @ 0x802 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ eorhi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x002845b8 │ │ │ │ vmax.f32 d18, d0, d3 │ │ │ │ @ instruction: 0xf8b9821e │ │ │ │ ldmdbcs r4, {r1, ip} │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r3, #1362]! @ 0x552 │ │ │ │ - addcs pc, ip, r3, asr #4 │ │ │ │ + subne pc, ip, r3, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9300 │ │ │ │ - blls 0x1545e4 │ │ │ │ + blls 0x154494 │ │ │ │ @ instruction: 0xf06fe7da │ │ │ │ @ instruction: 0xe6720015 │ │ │ │ - blcs 0x564200 │ │ │ │ + blcs 0x5640b0 │ │ │ │ svcge 0x000bf63f │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ andge sl, r1, #8, 30 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, r3, lsl r4 │ │ │ │ - andseq r5, r1, r3, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, r3, lsl r4 │ │ │ │ - andseq r5, r1, r3, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, sp, lsl r4 │ │ │ │ - andseq r5, r1, r1, asr r6 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, r3, asr #5 │ │ │ │ + andseq r5, r1, r3, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, r3, asr #5 │ │ │ │ + andseq r5, r1, r3, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, sp, asr #5 │ │ │ │ + andseq r5, r1, r1, lsl #10 │ │ │ │ cdpcs 3, 0, cr2, cr4, cr0, {0} │ │ │ │ tstcc r1, #3358720 @ 0x334000 │ │ │ │ tstcc r3, #3358720 @ 0x334000 │ │ │ │ addshi pc, r1, #64, 4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ - vmin.s8 d20, d19, d10 │ │ │ │ - vmul.f d16, d0, d0[2] │ │ │ │ - vmla.i8 d16, d3, d30 │ │ │ │ - vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ + @ instruction: 0xf642469a │ │ │ │ + vqdmlal.s , d0, d8 │ │ │ │ + @ instruction: 0xf642092e │ │ │ │ + vmvn.i32 d23, #255 @ 0x000000ff │ │ │ │ movwls r0, #11310 @ 0x2c2e │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ stmdavs r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldmdahi lr!, {r3, r8, sl, ip, pc} │ │ │ │ ldrtmi r2, [r0], r3, lsl #28 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ @@ -267439,63 +267354,63 @@ │ │ │ │ strne pc, [r3], -r3 │ │ │ │ eorseq r4, r2, r7, lsl #12 │ │ │ │ movwls r1, #3387 @ 0xd3b │ │ │ │ movwls r1, #7987 @ 0x1f33 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ andle r4, r3, #805306378 @ 0x3000000a │ │ │ │ - ldrmi r1, [pc], #-2788 @ 0x1156d0 │ │ │ │ + ldrmi r1, [pc], #-2788 @ 0x115580 │ │ │ │ ldmle ip, {r2, sl, fp, sp}^ │ │ │ │ stmdavs r5, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls lr, [r7, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x18f160 │ │ │ │ + bls 0x18f010 │ │ │ │ stmdals r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x1d1d1c │ │ │ │ + blx 0x3d1bcc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x175e2c │ │ │ │ + bls 0x175cdc │ │ │ │ stmdals r0, {r2, r8, fp, ip, pc} │ │ │ │ - @ instruction: 0xf9faf18d │ │ │ │ + blx 0x1d1bdc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db81fa │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ stmdbls r0, {r2, r3, r4, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ - addseq pc, r4, r3, asr #4 │ │ │ │ + subsvc pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1bd184e │ │ │ │ - bls 0x1cf668 │ │ │ │ + blx 0x1bd16fe │ │ │ │ + bls 0x1cf518 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9e6f18d │ │ │ │ + @ instruction: 0xf9eef18d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db817c │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ ldrbmi sp, [r1], -r8, asr #11 │ │ │ │ - sbcseq pc, r8, r3, asr #4 │ │ │ │ + addsvc pc, r8, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x16d1876 │ │ │ │ + blx 0x16d1726 │ │ │ │ svcne 0x0033e7c0 │ │ │ │ - beq 0x251b60 │ │ │ │ + beq 0x251a10 │ │ │ │ ldr r9, [fp, r2, lsl #6]! │ │ │ │ vceq.f32 d18, d0, d4 │ │ │ │ @ instruction: 0xf109821c │ │ │ │ - vabd.s8 d16, d3, d4 │ │ │ │ - vsubl.s8 , d0, d24 │ │ │ │ + @ instruction: 0xf6420704 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ strls r0, [r4, #-558] @ 0xfffffdd2 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ssatmi r4, #28, sp, asr #12 │ │ │ │ ands r4, r7, r7, lsr r6 │ │ │ │ subsle r2, r1, sl, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ @ instruction: 0x81b8f100 │ │ │ │ - beq 0x211ba0 │ │ │ │ + beq 0x211a50 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ andeq lr, r2, #40960 @ 0xa000 │ │ │ │ vqsub.s8 d20, d16, d4 │ │ │ │ @ instruction: 0xf64f813e │ │ │ │ - b 0x3b237c │ │ │ │ - bne 0xfea15f98 │ │ │ │ + b 0x3b222c │ │ │ │ + bne 0xfea15e48 │ │ │ │ stccs 4, cr4, [r4], {147} @ 0x93 │ │ │ │ teqphi r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xa000f8bb │ │ │ │ ldrbmi r4, [r4, #-1622] @ 0xfffff9aa │ │ │ │ @ instruction: 0xf1babf28 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0xf8bb812c │ │ │ │ @@ -267504,76 +267419,76 @@ │ │ │ │ svclt 0x00810f04 │ │ │ │ ssatmi r4, #17, r3, asr #12 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ @ instruction: 0x3603e1dc │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb4a040 │ │ │ │ + bl 0xfeb49ef0 │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdahi r1!, {r1, r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ rscle r2, r6, r1, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf04e9300 │ │ │ │ - blls 0x1543cc │ │ │ │ + blls 0x15427c │ │ │ │ @ instruction: 0x4654e7dd │ │ │ │ @ instruction: 0xe7b1469a │ │ │ │ svceq 0x0004f1ba │ │ │ │ ldrbmi fp, [r3], -r1, lsl #31 │ │ │ │ @ instruction: 0x46a246b0 │ │ │ │ streq pc, [r4], #-267 @ 0xfffffef5 │ │ │ │ @ instruction: 0xe1add810 │ │ │ │ stmdavs sl!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ - ldrle r0, [pc], #-1360 @ 0x11582c │ │ │ │ + ldrle r0, [pc], #-1360 @ 0x1156dc │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ rscle r4, r8, #276824064 @ 0x10800000 │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r2!, {r2, r8, r9, sl, fp}^ │ │ │ │ strbmi r8, [r6, #-2086] @ 0xfffff7da │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ cdpcs 2, 0, cr2, cr3, cr1, {0} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ - bcs 0x11605c │ │ │ │ + bcs 0x115f0c │ │ │ │ stmdahi r1!, {r0, r1, r2, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmible r1!, {r0, r1, r8, fp, sp}^ │ │ │ │ - bcs 0x1dd58c │ │ │ │ + bcs 0x1dd43c │ │ │ │ stmdavs sl!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ - ldrble r0, [pc, #1360] @ 0x115dbc │ │ │ │ - subne pc, r8, r3, asr #4 │ │ │ │ + ldrble r0, [pc, #1360] @ 0x115c6c │ │ │ │ + andeq pc, r8, r3, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9300 │ │ │ │ - blls 0x154358 │ │ │ │ + blls 0x154208 │ │ │ │ mcrcs 7, 0, lr, cr4, cr6, {6} │ │ │ │ orrhi pc, r1, r0, asr #4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ ldrbmi r4, [sp], -sl, lsr #13 │ │ │ │ @ instruction: 0x463746bb │ │ │ │ stmdavs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4000f8bb │ │ │ │ @ instruction: 0x46a042bc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ stccs 2, cr2, [r3], {1} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmiblt sl!, {r0, r9}^ │ │ │ │ @ instruction: 0x1002f8bb │ │ │ │ - bcs 0x41d1dc │ │ │ │ + bcs 0x41d08c │ │ │ │ orrhi pc, r5, r0, lsl #4 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ svcne 0x00090909 │ │ │ │ - bmi 0x7dc4ec │ │ │ │ + bmi 0x7dc39c │ │ │ │ ldrbmi r0, [r4], -r9 │ │ │ │ strcc r4, [r3], #-1690 @ 0xfffff966 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #34 @ 0x22 │ │ │ │ @ instruction: 0xf64fd206 │ │ │ │ strdmi r7, [r2], -ip @ │ │ │ │ ldrmi r1, [r3], #2751 @ 0xabf │ │ │ │ @@ -267585,28 +267500,28 @@ │ │ │ │ stccs 7, cr14, [r4], {233} @ 0xe9 │ │ │ │ ldrbmi fp, [r3], -r2, lsl #31 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ strcc lr, [r3], -r6, asr #2 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb4a47c │ │ │ │ + bl 0xfeb4a32c │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r1, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ bicle r2, r8, r0, lsl #20 │ │ │ │ stmdbcs r8, {r0, r5, r6, fp, pc} │ │ │ │ stmdavs sl!, {r0, r2, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r2, #1362]! @ 0x552 │ │ │ │ movwls r9, #2057 @ 0x809 │ │ │ │ - blx 0x14d1a84 │ │ │ │ + blx 0x14d1934 │ │ │ │ ldrb r9, [ip, r0, lsl #22] │ │ │ │ svclt 0x00822c04 │ │ │ │ ssatmi r4, #3, r3, asr #12 │ │ │ │ streq pc, [r4], #-267 @ 0xfffffef5 │ │ │ │ tst fp, ip, lsl #16 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ @@ -267614,30 +267529,30 @@ │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r8!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ strbmi r2, [r6, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf042bf88 │ │ │ │ - bcs 0x116190 │ │ │ │ + bcs 0x116040 │ │ │ │ stmdahi r1!, {r0, r2, r3, r4, r7, r8, ip, lr, pc}^ │ │ │ │ rscle r2, r5, r1, lsl #18 │ │ │ │ ldrbeq r6, [r0, #-2090] @ 0xfffff7d6 │ │ │ │ vrshl.s8 , q9, │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - blx 0x951ae0 │ │ │ │ + blx 0x951990 │ │ │ │ ldrb r9, [r9, r0, lsl #22] │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x251dd8 │ │ │ │ + beq 0x251c88 │ │ │ │ rsc sp, r6, ip, lsl #16 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf4bf42a3 │ │ │ │ - bne 0xffa40e7c │ │ │ │ + bne 0xffa40d2c │ │ │ │ stccs 4, cr4, [r4], {154} @ 0x9a │ │ │ │ stcge 6, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ svclt 0x009442a7 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -267665,15 +267580,15 @@ │ │ │ │ muls r2, r7, r6 │ │ │ │ ldmdacs r6, {r3, r6, r9, sl, fp, ip} │ │ │ │ ldmdavs r0!, {r0, r1, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ strcc r8, [r3, #-133] @ 0xffffff7b │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb4bea4 │ │ │ │ + bl 0xfeb4bd54 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r2, r3, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmdble r8, {r0, r1, r8, sl, fp, sp} │ │ │ │ ldmdbcs r9, {r0, r5, r6, fp, pc} │ │ │ │ stmible r3!, {r0, r1, r3, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @@ -267691,110 +267606,110 @@ │ │ │ │ ldrtne pc, [r0], fp, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldmdblt r1, {r0, r1, r2, r3, sp, lr, pc} │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ strcc sp, [r3, #-1115] @ 0xfffffba5 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb4c23c │ │ │ │ + bl 0xfeb4c0ec │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r3, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ ldmible r4, {r0, r1, r8, sl, fp, sp}^ │ │ │ │ stmdbcs r7!, {r0, r5, r6, fp, pc} │ │ │ │ @ instruction: 0xf1a1d9e7 │ │ │ │ stmdacs r5, {r0, r3, r5} │ │ │ │ strb sp, [r3, r7, ror #19]! │ │ │ │ - rsbne pc, r8, r3, asr #4 │ │ │ │ + eoreq pc, r8, r3, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97cf04e │ │ │ │ cdpcs 6, 0, cr14, cr4, cr0, {2} │ │ │ │ @ instruction: 0x464bd952 │ │ │ │ ssatmi r4, #2, sl, asr #12 │ │ │ │ ldcne 6, cr4, [ip, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0x463746ba │ │ │ │ ldrtne pc, [r0], fp, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ strcc lr, [r3, #-11] │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb4c1e0 │ │ │ │ + bl 0xfeb4c090 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r1, r3, r5, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmible r6!, {r0, r1, r8, sl, fp, sp} │ │ │ │ cdpne 8, 4, cr8, cr8, cr1, {3} │ │ │ │ stmible sl!, {r3, fp, sp}^ │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ - vrshl.s8 , , │ │ │ │ - vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf642d5e7 │ │ │ │ + vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04e320e │ │ │ │ ldmib sp, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [ip, lr, lsl #4] │ │ │ │ - adcseq pc, r4, r3, asr #4 │ │ │ │ + rsbsvc pc, r4, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf942f04e │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ - vabd.s8 q15, , │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf642e76f │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04e320e │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r8, lr, lsl #4] │ │ │ │ - beq 0x211fac │ │ │ │ + beq 0x211e5c │ │ │ │ @ instruction: 0x3603e5ff │ │ │ │ vqshl.s8 q15, , │ │ │ │ - vaddl.s8 q9, d0, d20 │ │ │ │ + vmla.i d16, d16, d0[5] │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ strb pc, [r3], #-2345 @ 0xfffff6d7 @ │ │ │ │ ldr r3, [lr], r3, lsl #8 │ │ │ │ ldr r2, [r5, #772] @ 0x304 │ │ │ │ - stc2 1, cr15, [sl, #628]! @ 0x274 │ │ │ │ + ldc2 1, cr15, [r2, #628]! @ 0x274 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [r8, #-2075] @ 0xfffff7e5 │ │ │ │ stcge 5, cr15, [r6, #508] @ 0x1fc │ │ │ │ - andne pc, r0, r3, asr #4 │ │ │ │ + sbcvc pc, r0, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf914f04e │ │ │ │ @ instruction: 0xf64be57e │ │ │ │ vrshr.s64 d17, d16, #64 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0556 │ │ │ │ @ instruction: 0xf243ae7e │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vaddl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ ldrbt pc, [r6], -r5, lsl #18 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6cdec │ │ │ │ + bl 0xfec6cc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1548 @ 0x60c │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf01f9201 │ │ │ │ msrlt SPSR_f, fp, ror #19 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - b 0xfef537f4 │ │ │ │ + bl 0x19536a4 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ svclt 0x0000e7f3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x13674ac │ │ │ │ + blmi 0x136735c │ │ │ │ cdp 6, 1, cr4, cr13, cr15, {0} │ │ │ │ ldrbtmi r1, [fp], #-3952 @ 0xfffff090 │ │ │ │ mcrrne 8, 1, r6, r5, cr11 │ │ │ │ ldclne 6, cr4, [lr], #-580 @ 0xfffffdbc │ │ │ │ streq lr, [r5, #2985] @ 0xba9 │ │ │ │ stmiapl fp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ streq lr, [r6], r5, lsr #23 │ │ │ │ @@ -267828,15 +267743,15 @@ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ smlabblt r8, r5, r9, pc @ │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcle 6, cr6, [r7, #-112] @ 0xffffff90 │ │ │ │ - bcc 0x11210c │ │ │ │ + bcc 0x111fbc │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf974f01f │ │ │ │ strmi r3, [r3], -r4, lsl #10 │ │ │ │ tstlt r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf01f601c │ │ │ │ @ instruction: 0xf10af9f9 │ │ │ │ @@ -267860,20 +267775,20 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2056 @ 0x808 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mulvs r6, r0, r0 │ │ │ │ svclt 0x0000e78e │ │ │ │ - rsbseq sl, pc, sl, lsr r2 @ │ │ │ │ + rsbseq sl, pc, sl, lsl #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6cf6c │ │ │ │ + bl 0xfec6ce1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, lr, r8, ror pc │ │ │ │ - blmi 0x17677e8 │ │ │ │ + blmi 0x1767698 │ │ │ │ stcls 6, cr4, [r3], #-20 @ 0xffffffec │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8c49e22 │ │ │ │ @ instruction: 0xf8c41428 │ │ │ │ ldmdavs r1, {r3, sl} │ │ │ │ @ instruction: 0x4610b131 │ │ │ │ @@ -267889,48 +267804,48 @@ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf8c42100 │ │ │ │ @ instruction: 0xf8c4241c │ │ │ │ rsbscs ip, r0, #36, 8 @ 0x24000000 │ │ │ │ @ instruction: 0xf18c4668 │ │ │ │ strbtmi lr, [r9], -ip, lsl #18 │ │ │ │ @ instruction: 0xf1964628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vstrls d13, [r4, #-444] @ 0xfffffe44 │ │ │ │ cmnpmi r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ @ instruction: 0xf015d158 │ │ │ │ subsle r0, r5, r9, asr #30 │ │ │ │ - blx 0x1dd2442 │ │ │ │ + blx 0x1fd22f2 │ │ │ │ ldreq pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ - blx 0x1ad244a │ │ │ │ + blx 0x1cd22fa │ │ │ │ vst3.8 {d0,d2,d4}, [r5 :128], fp │ │ │ │ @ instruction: 0xf8c46581 │ │ │ │ svclt 0x00480414 │ │ │ │ @ instruction: 0xf44f9b06 │ │ │ │ svclt 0x00486280 │ │ │ │ ldrcc pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ svcvs 0x0081f5b5 │ │ │ │ streq pc, [r8], #-2260 @ 0xfffff72c │ │ │ │ svclt 0x00044621 │ │ │ │ @ instruction: 0xf8c49b07 │ │ │ │ @ instruction: 0xf1983414 │ │ │ │ - @ instruction: 0x1e05f999 │ │ │ │ + @ instruction: 0x1e05f9a1 │ │ │ │ @ instruction: 0xf5b5db4e │ │ │ │ - blle 0xaf1c30 │ │ │ │ + blle 0xaf1ae0 │ │ │ │ strmi pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ strpl pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ - blcs 0x20f3ec8 │ │ │ │ - blcs 0x19c9efc │ │ │ │ + blcs 0x20f3d78 │ │ │ │ + blcs 0x19c9dac │ │ │ │ stmdavc r3!, {r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xd1272b46 │ │ │ │ - blcs 0x14340d8 │ │ │ │ + blcs 0x1433f88 │ │ │ │ stmiavc r3!, {r2, r5, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xd1212b54 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xfea51eda │ │ │ │ + blx 0xfea51d8a │ │ │ │ rscvc lr, r0, r0, lsl #20 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, lr, sl, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -267941,98 +267856,98 @@ │ │ │ │ stmia ip!, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ strpl pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ stclle 13, cr2, [pc], {3} │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ stmdavc r3!, {r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ mvnsle r2, r5, asr #22 │ │ │ │ - blcs 0x1434134 │ │ │ │ + blcs 0x1433fe4 │ │ │ │ stmiavc r3!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mvnsle r2, r6, asr #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9f2f7fe │ │ │ │ @ instruction: 0xf15fe7d0 │ │ │ │ stmdavs r5, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strb r4, [r7, sp, ror #4]! │ │ │ │ - ldc2 1, cr15, [r8], {157} @ 0x9d │ │ │ │ - adccs pc, r8, r3, asr #4 │ │ │ │ + stc2 1, cr15, [r0], #-628 @ 0xfffffd8c │ │ │ │ + rsbne pc, r8, r3, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - mrc2 6, 4, pc, cr14, cr10, {7} │ │ │ │ + @ instruction: 0xff46f6fa │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stc2 1, cr15, [r4, #-432] @ 0xfffffe50 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d0e8 │ │ │ │ + bl 0xfec6cf98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf8dd4694 │ │ │ │ - bls 0x2cdf68 │ │ │ │ + bls 0x2cde18 │ │ │ │ ldrdpl pc, [r4], -lr │ │ │ │ streq lr, [ip], #-2834 @ 0xfffff4ee │ │ │ │ tstpeq r0, r3, asr #2 @ p-variant is OBSOLETE │ │ │ │ adcmi r2, r5, #0, 4 │ │ │ │ - ble 0x1166534 │ │ │ │ + ble 0x11663e4 │ │ │ │ @ instruction: 0xf8de4606 │ │ │ │ stmdacs r0, {r3} │ │ │ │ movwls sp, #6988 @ 0x1b4c │ │ │ │ - bls 0x2a77e0 │ │ │ │ + bls 0x2a7690 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfedd2576 │ │ │ │ + blx 0xfefd2426 │ │ │ │ addsmi r9, r8, #6144 @ 0x1800 │ │ │ │ stmdacs r0, {r3, r4, r5, ip, lr, pc} │ │ │ │ vpadd.i8 d29, d3, d10 │ │ │ │ - vmls.i d18, d16, d0[6] │ │ │ │ + vaddhn.i16 d17, q8, q12 │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vrsra.s64 d19, d8, #64 │ │ │ │ + vorr.i32 q9, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d3, d19 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ stmdals r8, {r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-715 @ 0xfffffd35 │ │ │ │ cdp2 0, 11, cr15, cr6, cr8, {2} │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffdd24e6 │ │ │ │ - movsvs pc, #69206016 @ 0x4200000 │ │ │ │ + blx 0xffdd2396 │ │ │ │ + cmnppl r0, #69206016 @ p-variant is OBSOLETE @ 0x4200000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs r9, r9, #67108864 @ 0x4000000 │ │ │ │ - orrscc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + cmppcs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d22, d3, d4 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ stmdals r8, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0489400 │ │ │ │ ldrb pc, [pc, fp, asr #29] @ │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ strbtmi r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ - ldm r0!, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmib r8, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ sbccs r9, r0, #8, 16 @ 0x80000 │ │ │ │ - ldrbcs pc, [r0], #579 @ 0x243 @ │ │ │ │ + ldrne pc, [r0], #579 @ 0x243 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrscc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + cmppcs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21b8f243 │ │ │ │ + cmnpne r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0489400 │ │ │ │ @ instruction: 0xe7bdfe75 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d1dc │ │ │ │ + bl 0xfec6d08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf1229305 │ │ │ │ - blls 0x3d4f60 │ │ │ │ + blls 0x3d4e10 │ │ │ │ movwls r4, #9770 @ 0x262a │ │ │ │ movwls r9, #6917 @ 0x1b05 │ │ │ │ strls r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ cmpplt r8, sp, ror #30 @ p-variant is OBSOLETE │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -268047,84 +267962,84 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x5c2268 │ │ │ │ + blcs 0x5c2118 │ │ │ │ cmple lr, lr, lsl #26 │ │ │ │ stccs 8, cr6, [r0], {172} @ 0xac │ │ │ │ stmdavs fp!, {r3, r6, r9, fp, ip, lr, pc}^ │ │ │ │ - bls 0x4e7aa4 │ │ │ │ + bls 0x4e7954 │ │ │ │ stmdble lr!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ - blvc 0x10916e4 │ │ │ │ + blvc 0x1091594 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #515 @ 0x203 │ │ │ │ @ instruction: 0x46802332 │ │ │ │ - blvc 0x1d16ac │ │ │ │ + blvc 0x1d155c │ │ │ │ @ instruction: 0xf001460e │ │ │ │ strmi pc, [r4], -sp, lsr #20 │ │ │ │ eorle r1, r4, r3, asr #24 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xffa4f01e │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r5, {r0, r3, r6, ip, lr, pc}^ │ │ │ │ - blls 0x4db49c │ │ │ │ + blls 0x4db34c │ │ │ │ ldrtmi r4, [r3], #-1049 @ 0xfffffbe7 │ │ │ │ ldmdble pc, {r0, r1, r3, r5, r7, r9, lr} @ │ │ │ │ - blls 0x4facbc │ │ │ │ + blls 0x4fab6c │ │ │ │ ldrtmi r1, [sl], -pc, ror #21 │ │ │ │ - stmda r6!, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bl 0x3bccc8 │ │ │ │ + stmdb lr, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + bl 0x3bcb78 │ │ │ │ tstcs r0, r7 │ │ │ │ @ instruction: 0xf18b1b5a │ │ │ │ @ instruction: 0xf1b9ef94 │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ qsub16mi pc, r0, r9 @ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf6fa4632 │ │ │ │ - strb lr, [r8, sl, asr #16]! │ │ │ │ + @ instruction: 0xe7e8e8f2 │ │ │ │ strls r9, [r0], #-3343 @ 0xfffff2f1 │ │ │ │ strls r2, [r2, #-1024] @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0019403 │ │ │ │ strmi pc, [r4], -pc, ror #19 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, , q8 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d3, d30 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ - blmi 0x5161dc │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ + blmi 0x51608c │ │ │ │ @ instruction: 0xf16722e4 │ │ │ │ vmax.f32 d31, d19, d17 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d3, d30 │ │ │ │ - vmla.i d19, d0, d0[2] │ │ │ │ - blmi 0x3961f4 │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ + blmi 0x3960a4 │ │ │ │ @ instruction: 0xf16722f7 │ │ │ │ vrecps.f32 d31, d19, d5 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d3, d30 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ - blmi 0x21620c │ │ │ │ + vmla.i d17, d16, d0[7] │ │ │ │ + blmi 0x2160bc │ │ │ │ @ instruction: 0xf16722ef │ │ │ │ svclt 0x0000ff89 │ │ │ │ ... │ │ │ │ - eorseq fp, r3, r4, lsr #23 │ │ │ │ + eorseq fp, r3, r4, ror #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -268141,185 +268056,185 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d3cc │ │ │ │ + bl 0xfec6d27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18c0ff8 │ │ │ │ - @ instruction: 0xf649fb07 │ │ │ │ + @ instruction: 0xf649fb0f │ │ │ │ vrsra.s64 , q14, #64 │ │ │ │ @ instruction: 0x61182397 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d3f8 │ │ │ │ + bl 0xfec6d2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18c0ff8 │ │ │ │ - @ instruction: 0xf649faf1 │ │ │ │ + @ instruction: 0xf649faf9 │ │ │ │ vrsra.s64 , q14, #64 │ │ │ │ @ instruction: 0x61582397 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d424 │ │ │ │ + bl 0xfec6d2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18c0ff8 │ │ │ │ - vpmin.s8 , , │ │ │ │ + vpmax.s8 , , │ │ │ │ vrsra.s64 d16, d20, #64 │ │ │ │ mulsvs r8, r4, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldclt 7, cr15, [r0, #-344] @ 0xfffffea8 │ │ │ │ - stcllt 7, cr15, [r2], {86} @ 0x56 │ │ │ │ + ldclt 7, cr15, [r8, #344]! @ 0x158 │ │ │ │ + stcllt 7, cr15, [sl, #-344]! @ 0xfffffea8 │ │ │ │ ldmdblt r0!, {r1, r2, r4, r6, ip, sp, lr, pc}^ │ │ │ │ tstpeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ cdplt 0, 8, cr15, cr14, cr13, {2} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d468 │ │ │ │ + bl 0xfec6d318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf16f4611 │ │ │ │ @ instruction: 0xf649fbf7 │ │ │ │ vrsra.s64 , q14, #64 │ │ │ │ andcs r2, r1, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d4a0 │ │ │ │ + bl 0xfec6d350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1290ff8 │ │ │ │ @ instruction: 0xf649fa5b │ │ │ │ vrsra.s64 , q14, #64 │ │ │ │ andsvs r2, r8, #1543503874 @ 0x5c000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d4cc │ │ │ │ + bl 0xfec6d37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf17b002e │ │ │ │ andcs pc, r0, r3, asr #20 │ │ │ │ - blx 0x152896 │ │ │ │ + blx 0x152746 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - sbcscc pc, r0, r3, asr #4 │ │ │ │ + addscs pc, r0, r3, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrtcc pc, [r0], #1611 @ 0x64b @ │ │ │ │ + ldrbtcs pc, [r0], #-1611 @ 0xfffff9b5 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf17b2608 │ │ │ │ and pc, r8, r7, lsr #20 │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - blx 0xdd2952 │ │ │ │ + blx 0xfd2802 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0xcd295a │ │ │ │ - bvc 0x9e7d2c │ │ │ │ + blx 0xed280a │ │ │ │ + bvc 0x9e7bdc │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf18c3701 │ │ │ │ - strmi pc, [r7], #-2855 @ 0xfffff4d9 │ │ │ │ + strmi pc, [r7], #-2863 @ 0xfffff4d1 │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0x127c40 │ │ │ │ + blcs 0x127af0 │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ vhadd.s8 d18, d3, d1 │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ vcgt.s8 d16, d3, d30 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ vcgt.s8 d21, d3, d0 │ │ │ │ - vqdmlal.s q10, d0, d0[5] │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ vcgt.s8 d16, d3, d30 │ │ │ │ - vmlal.s8 q10, d16, d28 │ │ │ │ + vmul.i d19, d0, d0[7] │ │ │ │ vadd.i8 d16, d3, d30 │ │ │ │ - @ instruction: 0xf2c04b98 │ │ │ │ + vorr.i16 , #2048 @ 0x0800 │ │ │ │ @ instruction: 0x4c250b2e │ │ │ │ - @ instruction: 0xf84cf19d │ │ │ │ + @ instruction: 0xf854f19d │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf18c4650 │ │ │ │ - mrcne 10, 3, APSR_nzcv, cr3, cr11, {7} │ │ │ │ + vaddne.f64 d31, d3, d3 │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @ instruction: 0xf8540c1c │ │ │ │ ldrbmi r7, [r2], -r0, lsr #24 │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ - @ instruction: 0xf834f19d │ │ │ │ + @ instruction: 0xf83cf19d │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0x1253fc │ │ │ │ + blcs 0x1252ac │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - @ instruction: 0xf81ef19d │ │ │ │ + @ instruction: 0xf826f19d │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ adcseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ vhadd.s8 d18, d3, d1 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ ldmib r2, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf19d2300 │ │ │ │ - vadd.i8 d31, d3, d13 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vtst.8 d31, d3, d5 │ │ │ │ + vshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf17b002e │ │ │ │ strbmi pc, [r8], -sp, lsr #19 @ │ │ │ │ - blx 0x1bd29c0 │ │ │ │ - eorseq fp, r3, r8, asr #23 │ │ │ │ + blx 0x1bd2870 │ │ │ │ + eorseq fp, r3, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d61c │ │ │ │ + bl 0xfec6d4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6d630 │ │ │ │ + bl 0xfec6d4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #51200 @ 0xc800 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf86ef170 │ │ │ │ ldmdavc r9, {r8, r9, fp, ip, pc} │ │ │ │ eorsle r2, pc, sp, asr #18 │ │ │ │ stmdbcs r7, {r0, r2, r3, r5, fp, ip, lr, pc}^ │ │ │ │ stmdbcs fp, {r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0x469cbf1c │ │ │ │ tstle fp, r2, lsl #12 │ │ │ │ - blx 0x11e890 │ │ │ │ + blx 0x11e740 │ │ │ │ @ instruction: 0xf103f201 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ - blx 0x9c6474 │ │ │ │ + blx 0x9c6324 │ │ │ │ addmi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ ldmdavc r9, {r1, r4, r5, r8, ip, lr, pc}^ │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ svclt 0x0018428a │ │ │ │ subsvs r3, sl, #4096 @ 0x1000 │ │ │ │ @@ -268331,34 +268246,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs fp!, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf641d0d6 │ │ │ │ vaddl.s8 q10, d0, d4 │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - eoreq pc, r4, #70254592 @ 0x4300000 │ │ │ │ + rscvs pc, r4, #805306372 @ 0x30000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf19c6800 │ │ │ │ - andcs pc, r1, sp, lsr pc @ │ │ │ │ - blx 0x352a84 │ │ │ │ + andcs pc, r1, r5, asr #30 │ │ │ │ + blx 0x352934 │ │ │ │ bfi r2, r4, #2, #5 │ │ │ │ bfi r2, lr, #2, #3 │ │ │ │ - @ instruction: 0xf90cf19d │ │ │ │ + @ instruction: 0xf914f19d │ │ │ │ movwmi pc, #17985 @ 0x4641 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - andeq pc, r0, r3, asr #12 │ │ │ │ + sbcvs pc, r0, r3, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf17a681b │ │ │ │ mulcs r1, sp, lr │ │ │ │ @ instruction: 0xf9f2f16c │ │ │ │ ldrb r4, [r8, r3, ror #12] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d710 │ │ │ │ + bl 0xfec6d5c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04d0ff8 │ │ │ │ @ instruction: 0xf649fe45 │ │ │ │ vrsra.s64 , q14, #64 │ │ │ │ addsvs r2, r8, #1543503874 @ 0x5c000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -268366,294 +268281,294 @@ │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ movwmi pc, #34369 @ 0x8641 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04d6818 │ │ │ │ mulcs r1, r5, lr │ │ │ │ @ instruction: 0xf9cef16c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d750 │ │ │ │ + bl 0xfec6d600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18c0ff8 │ │ │ │ - @ instruction: 0xf649f945 │ │ │ │ + @ instruction: 0xf649f94d │ │ │ │ vrsra.s64 , q14, #64 │ │ │ │ sbcsvs r2, r8, #1543503874 @ 0x5c000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - cmppeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 1, 3, cr15, cr14, cr11, {4} │ │ │ │ + cdp2 1, 4, cr15, cr6, cr11, {4} │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - mrc2 6, 3, pc, cr12, cr11, {7} │ │ │ │ + @ instruction: 0xff24f6fb │ │ │ │ @ instruction: 0xf16c2001 │ │ │ │ svclt 0x0000f9a5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6d7a4 │ │ │ │ + bl 0xfec6d654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb4f16f │ │ │ │ @ instruction: 0x03b4f24b │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ mvnlt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13d715c │ │ │ │ + bcs 0x13d700c │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3ee748 │ │ │ │ - blls 0x170654 │ │ │ │ + blmi 0x3ee5f8 │ │ │ │ + blls 0x170504 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19dfe6b │ │ │ │ - svclt 0x0000f873 │ │ │ │ + svclt 0x0000f87b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d820 │ │ │ │ + bl 0xfec6d6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - @ instruction: 0xf6444b17 │ │ │ │ - vaddhn.i16 d16, q8, q0 │ │ │ │ + vpadd.i8 d20, d4, d7 │ │ │ │ + vmls.i d23, d0, d0[0] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ vshl.s64 , q14, #0 │ │ │ │ @ instruction: 0xf18c2597 │ │ │ │ - strmi pc, [r6], -pc, asr #17 │ │ │ │ + @ instruction: 0x4606f8d7 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0456b28 │ │ │ │ ldmiblt r8, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xff0d2c8e │ │ │ │ + blx 0xff2d2b3e │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x38ae34 │ │ │ │ - blls 0x1706d0 │ │ │ │ + blmi 0x38ace4 │ │ │ │ + blls 0x170580 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 1, 4, cr15, cr8, cr9, {4} │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19dfe31 │ │ │ │ - svclt 0x0000f839 │ │ │ │ + svclt 0x0000f841 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d894 │ │ │ │ + bl 0xfec6d744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - @ instruction: 0xf6444b17 │ │ │ │ - vaddhn.i16 d16, q8, q0 │ │ │ │ + vpadd.i8 d20, d4, d7 │ │ │ │ + vmls.i d23, d0, d0[0] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ vshl.s64 , q14, #0 │ │ │ │ @ instruction: 0xf18c2597 │ │ │ │ - @ instruction: 0x4606f895 │ │ │ │ + @ instruction: 0x4606f89d │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0456b28 │ │ │ │ ldmiblt r8, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe252d02 │ │ │ │ + blx 0xfe452bb2 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x38aea8 │ │ │ │ - blls 0x170744 │ │ │ │ + blmi 0x38ad58 │ │ │ │ + blls 0x1705f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 1, 0, cr15, cr14, cr9, {4} │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ - @ instruction: 0xf19cfdf7 │ │ │ │ - svclt 0x0000ffff │ │ │ │ + @ instruction: 0xf19dfdf7 │ │ │ │ + svclt 0x0000f807 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d908 │ │ │ │ + bl 0xfec6d7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ ldc2l 0, cr15, [r6], {66} @ 0x42 │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fdd9 │ │ │ │ addseq r9, r7, #48, 28 @ 0x300 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6d940 │ │ │ │ + bl 0xfec6d7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6fc0ff8 │ │ │ │ - @ instruction: 0xf000fd17 │ │ │ │ + @ instruction: 0xf000fdbf │ │ │ │ @ instruction: 0xf6fcfc17 │ │ │ │ - @ instruction: 0xf72bfb9d │ │ │ │ - vceq.f32 , q8, │ │ │ │ + @ instruction: 0xf72bfc45 │ │ │ │ + vrecps.f32 d31, d16, d7 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ - cmppeq r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec6d980 │ │ │ │ + bl 0xfec6d830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ eorcs r0, lr, #232, 30 @ 0x3a0 │ │ │ │ - @ instruction: 0xf6434604 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmax.s8 d20, d3, d4 │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf649012e │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf0452097 │ │ │ │ - blx 0xfee54b34 │ │ │ │ + blx 0xfee549e4 │ │ │ │ stmdbeq r0, {r2, r7, ip, sp, lr, pc}^ │ │ │ │ stc2 0, cr15, [r2], {-0} │ │ │ │ vpadd.i8 d27, d16, d4 │ │ │ │ vabdl.s8 q8, d0, d8 │ │ │ │ ldmdavs sl!, {r0, r4, r7, r8, r9, sl} │ │ │ │ mrc 14, 0, r4, cr13, cr9, {0} │ │ │ │ - bl 0x2ae57c │ │ │ │ + bl 0x2ae42c │ │ │ │ @ instruction: 0xb1a20e05 │ │ │ │ rsbseq pc, r4, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0x46024613 │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ mulle sl, r9, r2 │ │ │ │ @ instruction: 0x1c9de9d3 │ │ │ │ @ instruction: 0xf8c1b1c9 │ │ │ │ @ instruction: 0xf8d3c278 │ │ │ │ @ instruction: 0xf8cc1274 │ │ │ │ @ instruction: 0xf8c31000 │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r9, lr} │ │ │ │ @ instruction: 0xf6fcd1ea │ │ │ │ - ldmdbpl r3!, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbpl r3!, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ addsvc pc, r0, #13828096 @ 0xd30000 │ │ │ │ cdp2 0, 5, cr15, cr2, cr3, {2} │ │ │ │ ldmdbpl r0!, {r3, r4, r5, sp, lr}^ │ │ │ │ @ instruction: 0xf72b4621 │ │ │ │ - pop {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fc40f8 │ │ │ │ - @ instruction: 0xf8c7bd65 │ │ │ │ + @ instruction: 0xf8c7be0d │ │ │ │ strb ip, [r6, r4]! │ │ │ │ cdp 14, 1, cr4, cr13, cr2, {0} │ │ │ │ @ instruction: 0xf6fc5f70 │ │ │ │ - strb pc, [lr, r7, asr #22]! @ │ │ │ │ + strb pc, [lr, pc, ror #23]! @ │ │ │ │ muleq r0, ip, r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfed1d08c │ │ │ │ + blx 0xfed1cf3c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ muleq r0, ip, r0 │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf19920e0 │ │ │ │ - blls 0x195668 │ │ │ │ + blls 0x195538 │ │ │ │ andlt r6, r3, r8, lsl r0 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldcllt 6, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ + stclt 6, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6da84 │ │ │ │ + bl 0xfec6d934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fc8 │ │ │ │ strmi r5, [r4], -r0, lsl #10 │ │ │ │ - bmi 0xc42ab8 │ │ │ │ + bmi 0xc42968 │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c42201 │ │ │ │ stmib r5, {r3, r4, r5, r7, sp}^ │ │ │ │ @ instruction: 0xf8c530d4 │ │ │ │ stmib sp, {r3, r4, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1943304 │ │ │ │ - cdpne 15, 0, cr15, cr3, cr3, {6} │ │ │ │ + cdpne 15, 0, cr15, cr3, cr11, {6} │ │ │ │ @ instruction: 0xf04fdc12 │ │ │ │ @ instruction: 0xf8c533ff │ │ │ │ - blmi 0x8e3658 │ │ │ │ - blls 0x2f0934 │ │ │ │ + blmi 0x8e3508 │ │ │ │ + blls 0x2f07e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andcs sl, r7, r2, lsl #18 │ │ │ │ @ instruction: 0xf1929301 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x18b088 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blls 0x18af38 │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ ldrdcs lr, [r3], -sp │ │ │ │ ldrdgt pc, [r8], -sp │ │ │ │ - b 0x14dc868 │ │ │ │ - blx 0x1f648a │ │ │ │ - blx 0x193116 │ │ │ │ - blx 0x11f142 │ │ │ │ - blx 0x212d1a │ │ │ │ - blx 0xfe91ad52 │ │ │ │ - blx 0xfec1a12a │ │ │ │ + b 0x14dc718 │ │ │ │ + blx 0x1f633a │ │ │ │ + blx 0x192fc6 │ │ │ │ + blx 0x11eff2 │ │ │ │ + blx 0x212bca │ │ │ │ + blx 0xfe91ac02 │ │ │ │ + blx 0xfec19fda │ │ │ │ ldrbtmi r6, [r1], #-771 @ 0xfffffcfd │ │ │ │ movwge r1, #26839 @ 0x68d7 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ - blx 0xff552ea2 │ │ │ │ - bl 0x12dc9f0 │ │ │ │ + blx 0xff552d52 │ │ │ │ + bl 0x12dc8a0 │ │ │ │ stmib r4, {r0, r8}^ │ │ │ │ strb r0, [r2, sl, lsl #2] │ │ │ │ - mrc2 1, 6, pc, cr14, cr12, {4} │ │ │ │ - blcc 0xfe7c9140 │ │ │ │ + mcr2 1, 7, pc, cr6, cr12, {4} @ │ │ │ │ + blcc 0xfe7c8ff0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6db50 │ │ │ │ + bl 0xfec6da00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490fe8 │ │ │ │ vrsra.s64 , q14, #64 │ │ │ │ umulllt r2, r2, r7, r3 @ │ │ │ │ - blvs 0xfe73a968 │ │ │ │ - blx 0x19d4554 │ │ │ │ + blvs 0xfe73a818 │ │ │ │ + blx 0x3d4406 │ │ │ │ @ instruction: 0xf6fb4605 │ │ │ │ - stmdbls r1, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ subpl pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ ldrtpl pc, [r6], #-1441 @ 0xfffffa5f @ │ │ │ │ @ instruction: 0xf8d43030 │ │ │ │ @ instruction: 0xf8c53298 │ │ │ │ @ instruction: 0xf6f932c8 │ │ │ │ - andcs lr, r0, #248, 22 @ 0x3e000 │ │ │ │ + andcs lr, r0, #160, 24 @ 0xa000 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ submi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf6fc4628 │ │ │ │ - stmiavs r4!, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ andlt r3, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -268695,164 +268610,164 @@ │ │ │ │ vmla.f d22, d0, d0[1] │ │ │ │ @ instruction: 0xf0512197 │ │ │ │ strtmi pc, [r8], -fp, lsl #31 │ │ │ │ @ instruction: 0xff0ef121 │ │ │ │ bicsle r2, r1, r0, lsl #24 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec6dc74 │ │ │ │ + bl 0xfec6db24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ strmi r9, [pc], -r6, lsl #22 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ svclt 0x00420699 │ │ │ │ @ instruction: 0xf0439b07 │ │ │ │ movwls r0, #29568 @ 0x7380 │ │ │ │ ldmdale r3!, {r1, r3, r5, r7, r9, lr} │ │ │ │ stmdale fp!, {r1, r7, r9, lr} │ │ │ │ ldrtmi r9, [r0], -r7, lsl #20 │ │ │ │ strtmi r2, [r9], -r8, lsl #6 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - cdp2 7, 1, cr15, cr2, cr1, {3} │ │ │ │ + cdp2 7, 11, cr15, cr10, cr1, {3} │ │ │ │ tstle sl, #-805306357 @ 0xd000000b │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xff94f7ff │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrne pc, [r0, #1611]! @ 0x64b │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ stmdavs fp!, {r1, r3, r4, fp, sp, lr} │ │ │ │ teqle sl, r0, lsl #20 │ │ │ │ ldrle r0, [fp], #-1115 @ 0xfffffba5 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bls 0x3062c4 │ │ │ │ + bls 0x306174 │ │ │ │ stclne 3, cr2, [r8], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xf7614639 │ │ │ │ - ldrb pc, [sp, pc, ror #27] @ │ │ │ │ + bfi pc, r7, #29, #1 @ │ │ │ │ movwcs r9, #35335 @ 0x8a07 │ │ │ │ @ instruction: 0xf7611e71 │ │ │ │ - strb pc, [sp, r9, ror #27] @ │ │ │ │ + bfi pc, r1, (invalid: 29:13) @ │ │ │ │ movwcs r9, #35335 @ 0x8a07 │ │ │ │ @ instruction: 0xf7614639 │ │ │ │ - ldrb pc, [r1, r3, ror #27] @ │ │ │ │ + ldrb pc, [r1, fp, lsl #29] @ │ │ │ │ @ instruction: 0xf92ef04d │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0de │ │ │ │ tstcs r1, r3, lsr #4 │ │ │ │ - rsbseq pc, r8, r4, asr #4 │ │ │ │ + eorsvc pc, r8, r3, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe35310e │ │ │ │ + blx 0xfe352fbe │ │ │ │ @ instruction: 0xf7604628 │ │ │ │ - strtmi pc, [r8], -pc, ror #26 │ │ │ │ + @ instruction: 0x4628fe17 │ │ │ │ @ instruction: 0xf91ef04d │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q12 │ │ │ │ vrshr.s64 d21, d14, #64 │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, sp, r0, lsl #20 │ │ │ │ ldrle r0, [fp, #1050]! @ 0x41a │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - subseq pc, r0, r4, asr #4 │ │ │ │ + andsvc pc, r0, r3, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf942f04d │ │ │ │ ldr r6, [r1, fp, lsr #16]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1936700 │ │ │ │ - adcmi pc, r0, #7744 @ 0x1e40 │ │ │ │ + adcmi pc, r0, #8256 @ 0x2040 │ │ │ │ andcs sp, r1, sl, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r6, {r1, r2, r8, sl, fp, ip, lr, pc} │ │ │ │ - bl 0xfea27bd0 │ │ │ │ - bl 0x12d7bc0 │ │ │ │ + bl 0xfea27a80 │ │ │ │ + bl 0x12d7a70 │ │ │ │ strb r7, [r1, r0, ror #15]! │ │ │ │ stc2l 1, cr15, [r2, #376] @ 0x178 │ │ │ │ - blcs 0x230bd8 │ │ │ │ + blcs 0x230a88 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf18b4628 │ │ │ │ ldrb lr, [sl, r2, lsl #20] │ │ │ │ msrvs CPSR_, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - ldmlt r0!, {r0, r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r8!, {r0, r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6ddfc │ │ │ │ + bl 0xfec6dcac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - @ instruction: 0xf870f199 │ │ │ │ + @ instruction: 0xf878f199 │ │ │ │ svclt 0x00181a20 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - blls 0x5284a8 │ │ │ │ + blls 0x528358 │ │ │ │ msreq CPSR_fsxc, #3 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf64980a0 │ │ │ │ vmov.i16 d22, #4 @ 0x0004 │ │ │ │ @ instruction: 0xf1982897 │ │ │ │ - cdpne 13, 6, cr15, cr3, cr1, {0} │ │ │ │ + cdpne 13, 6, cr15, cr3, cr9, {0} │ │ │ │ stmdbeq r0, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84682 │ │ │ │ adcsmi r2, r4, #0 │ │ │ │ movweq lr, #11012 @ 0x2b04 │ │ │ │ subsle r9, r4, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x152dc0 │ │ │ │ + bleq 0x152c70 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7605480 │ │ │ │ - adcmi pc, r6, #3520 @ 0xdc0 │ │ │ │ - bleq 0x1515c0 │ │ │ │ + adcmi pc, r6, #14272 @ 0x37c0 │ │ │ │ + bleq 0x151470 │ │ │ │ strmi sp, [r9, #2294]! @ 0x8f6 │ │ │ │ strbmi sp, [r8], -r8, lsl #18 │ │ │ │ stmibpl r0, {r0, r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [ip, #-384]! @ 0xfffffe80 │ │ │ │ - b 0x13e81dc │ │ │ │ + ldc2l 7, cr15, [r4, #384] @ 0x180 │ │ │ │ + b 0x13e808c │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x130adb4 │ │ │ │ + b 0x130ac64 │ │ │ │ vsubw.u8 q8, , d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ @ instruction: 0xf3c30b03 │ │ │ │ @ instruction: 0xf0030780 │ │ │ │ - b 0x12178d4 │ │ │ │ + b 0x1217784 │ │ │ │ tstmi pc, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0xf0039b10 │ │ │ │ streq r0, [r3, r0, lsr #22]! │ │ │ │ @ instruction: 0xf8d8d55b │ │ │ │ stclne 0, cr1, [sl], #-0 │ │ │ │ ldrtmi r1, [r1], #-2962 @ 0xfffff46e │ │ │ │ svceq 0x0000f1bb │ │ │ │ @@ -268861,125 +268776,125 @@ │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xd00442bc │ │ │ │ ldrtmi r9, [sl], -r5, lsl #16 │ │ │ │ @ instruction: 0xf1994651 │ │ │ │ - andcs pc, r1, sp, lsr #16 │ │ │ │ + andcs pc, r1, r5, lsr r8 @ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ ldmdb lr, {r0, r1, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strmi lr, [r9, #2024]! @ 0x7e8 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle r2!, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x8d23b8 │ │ │ │ + blvc 0x8d2268 │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46519b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @ instruction: 0xf1980320 │ │ │ │ - addmi pc, r7, #828 @ 0x33c │ │ │ │ + addmi pc, r7, #860 @ 0x35c │ │ │ │ strtmi fp, [r7], -r8, lsl #30 │ │ │ │ mcrrne 0, 11, sp, r2, cr2 │ │ │ │ ldrbmi sp, [r1], -r6 │ │ │ │ @ instruction: 0xff3af7ff │ │ │ │ stc2l 1, cr15, [ip], #376 @ 0x178 │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0448ff0 │ │ │ │ stmdals r5, {r1, sl} │ │ │ │ @ instruction: 0x46224651 │ │ │ │ - @ instruction: 0xffe4f198 │ │ │ │ + @ instruction: 0xffecf198 │ │ │ │ @ instruction: 0x07b9e79b │ │ │ │ svcge 0x005df57f │ │ │ │ ldc2l 1, cr15, [r2], {94} @ 0x5e │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ cdpne 6, 4, cr4, cr12, cr0, {4} │ │ │ │ addlt r4, r5, r4, asr #8 │ │ │ │ - blcc 0x1131e8 │ │ │ │ - mcrr2 1, 9, pc, r8, cr8 @ │ │ │ │ + blcc 0x113098 │ │ │ │ + mrrc2 1, 9, pc, r0, cr8 @ │ │ │ │ strmi r4, [r3], #579 @ 0x243 │ │ │ │ - bleq 0x211610 │ │ │ │ + bleq 0x2114c0 │ │ │ │ stmdbeq r8, {r0, r1, r9, fp, sp, lr, pc} │ │ │ │ ldrbcc pc, [pc, fp, lsl #2]! @ │ │ │ │ movweq lr, #39847 @ 0x9ba7 │ │ │ │ stmdale r4!, {r3, r4, r7, r9, lr} │ │ │ │ strmi r4, [r2], r8, asr #11 │ │ │ │ strbmi fp, [sp], -r4, lsl #31 │ │ │ │ stmdble sl, {r9, sl, sp} │ │ │ │ @ instruction: 0xf5054628 │ │ │ │ @ instruction: 0xf7605580 │ │ │ │ - strmi pc, [r8, #3193]! @ 0xc79 │ │ │ │ + strmi pc, [r8, #3361]! @ 0xd21 │ │ │ │ streq lr, [r0], -r6, asr #20 │ │ │ │ strdlt sp, [r6, -r6] │ │ │ │ adcsmi r4, ip, #-788529152 @ 0xd1000000 │ │ │ │ strcs sp, [r0, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf5041c60 │ │ │ │ @ instruction: 0xf7605480 │ │ │ │ - adcmi pc, r7, #27392 @ 0x6b00 │ │ │ │ + adcmi pc, r7, #1216 @ 0x4c0 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strdlt sp, [sp, -r6] │ │ │ │ streq lr, [sl, -r7, lsr #23] │ │ │ │ stmdale pc!, {r0, r3, r4, r5, r7, r8, sl, lr} @ │ │ │ │ - bleq 0x193258 │ │ │ │ + bleq 0x193108 │ │ │ │ strbmi lr, [r8, #24] │ │ │ │ @ instruction: 0x464ed951 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #10 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - mrrc2 7, 6, pc, r6, cr0 @ │ │ │ │ - b 0x1268514 │ │ │ │ + ldc2l 7, cr15, [lr], #384 @ 0x180 │ │ │ │ + b 0x12683c4 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ @ instruction: 0xf5041c60 │ │ │ │ @ instruction: 0xf7605480 │ │ │ │ - adcmi pc, r7, #19200 @ 0x4b00 │ │ │ │ + adcmi pc, r7, #62208 @ 0xf300 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ ldmiblt sp, {r1, r2, r4, r5, r6, r7, fp, ip, lr, pc} │ │ │ │ eorvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ tstpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ smlatbeq r9, fp, fp, lr │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, lr} │ │ │ │ stmiblt r2, {r0, r3, r4, r7, sl, lr} │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - svclt 0x009ef198 │ │ │ │ + svclt 0x00a6f198 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strcs r8, [r0], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ andcs r3, r0, #-67108861 @ 0xfc000003 │ │ │ │ strbmi r9, [r8], -r0, lsl #6 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - @ instruction: 0xff1af198 │ │ │ │ + @ instruction: 0xff22f198 │ │ │ │ @ instruction: 0x0000ebb9 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdlt r3, [r5], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -268994,47 +268909,47 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1834802 │ │ │ │ svclt 0x0000b81f │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6e124 │ │ │ │ + bl 0xfec6dfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0x12d160 │ │ │ │ - blcc 0x18e370 │ │ │ │ + blcs 0x12d010 │ │ │ │ + blcc 0x18e220 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ stcllt 1, cr15, [lr, #524]! @ 0x20c │ │ │ │ - blx 0x12d4b3c │ │ │ │ + blx 0xffcd49ec │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6e184 │ │ │ │ + bl 0xfec6e034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x29af6c │ │ │ │ + bmi 0x29ae1c │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1824803 │ │ │ │ @ instruction: 0xf6f9bfd9 │ │ │ │ - svclt 0x0000fdbd │ │ │ │ + svclt 0x0000fe65 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1822100 │ │ │ │ stmdami r1, {r0, r1, r3, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ ldclt 1, cr15, [sl, #524]! @ 0x20c │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ @@ -269067,80 +268982,80 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 15, cr8, [r0, #-960] @ 0xfffffc40 │ │ │ │ addshi pc, r3, r0 │ │ │ │ teqpvs ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - ldrbvc pc, [pc, #1541]! @ 0x11764d @ │ │ │ │ + ldrbvc pc, [pc, #1541]! @ 0x1174fd @ │ │ │ │ vceq.i32 d22, d15, d11 │ │ │ │ cdpne 5, 6, cr0, cr10, cr11, {0} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ movwcc r8, #4227 @ 0x1083 │ │ │ │ addsmi r1, ip, #93184 @ 0x16c00 │ │ │ │ tstls r4, lr, ror r8 │ │ │ │ - blx 0x2536c6 │ │ │ │ + blx 0x453576 │ │ │ │ strmi r1, [r2], -r3, ror #28 │ │ │ │ subsmi r1, r3, #88, 18 @ 0x160000 │ │ │ │ cdp 14, 1, cr1, cr13, cr6, {2} │ │ │ │ ldrmi r1, [r6], #-3952 @ 0xfffff090 │ │ │ │ - b 0x2a8a80 │ │ │ │ + b 0x2a8930 │ │ │ │ cdpmi 5, 9, cr0, cr2, cr3, {0} │ │ │ │ strtmi r4, [fp], r9, lsl #13 │ │ │ │ eormi r1, r3, pc, ror #28 │ │ │ │ mcrrne 8, 7, r5, r5, cr0 │ │ │ │ stmdbls r4, {r0, r2, r4, r5, r6, ip, lr} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bne 0xfff37458 │ │ │ │ + bne 0xfff37308 │ │ │ │ vhsub.s8 d20, d16, d2 │ │ │ │ addsmi r8, ip, #131 @ 0x83 │ │ │ │ tstphi r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, fp, r8, lsl #13 │ │ │ │ ldrtmi r9, [r0], -r4, lsl #4 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - blx 0xa54e36 │ │ │ │ - b 0x1267b88 │ │ │ │ + blx 0xff454ce6 │ │ │ │ + b 0x1267a38 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ ldrmi r4, [sl, #1625]! @ 0x659 │ │ │ │ ssatmi sp, #4, r2, lsl #4 │ │ │ │ @ instruction: 0x463c4656 │ │ │ │ @ instruction: 0x460f4698 │ │ │ │ ldclne 2, cr9, [r0], #-16 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - blx 0x554e5e │ │ │ │ - b 0x1267bb0 │ │ │ │ + blx 0xfef54d0e │ │ │ │ + b 0x1267a60 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ @ instruction: 0x4639465c │ │ │ │ andls r9, fp, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f950e │ │ │ │ strtmi r0, [r3], r1, lsl #16 │ │ │ │ ldrvs pc, [r4, -r9, asr #12] │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ cdpge 12, 0, cr10, cr14, cr11, {0} │ │ │ │ tstls r4, r0, lsl #10 │ │ │ │ strcc lr, [r1, #-4] │ │ │ │ strcc r3, [r4], -r4, lsl #8 │ │ │ │ - ble 0x1de8628 │ │ │ │ + ble 0x1de84d8 │ │ │ │ ldmdavs r1!, {r3, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf853683a │ │ │ │ ldrmi r0, [r0], #-37 @ 0xffffffdb │ │ │ │ addeq pc, r0, #67108867 @ 0x4000003 │ │ │ │ tstpeq r3, r1 @ p-variant is OBSOLETE │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ - mrc2 1, 0, pc, cr10, cr8, {4} │ │ │ │ + mcr2 1, 1, pc, cr2, cr8, {4} @ │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x19e8940 │ │ │ │ + blmi 0x19e87f0 │ │ │ │ andcc pc, r9, r3, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ stmdbmi r0!, {r2, r3, r4, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf8413b01 │ │ │ │ - blcs 0x123170 │ │ │ │ + blcs 0x123020 │ │ │ │ svcge 0x0062f47f │ │ │ │ andls r4, r4, #6094848 @ 0x5d0000 │ │ │ │ stc2l 1, cr15, [ip], #524 @ 0x20c │ │ │ │ ldrb r9, [fp, -r4, lsl #20] │ │ │ │ andeq pc, fp, #111 @ 0x6f │ │ │ │ @ instruction: 0x462ae758 │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ @@ -269149,64 +269064,64 @@ │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64baf48 │ │ │ │ vrshr.s64 d17, d16, #64 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ tstls r2, r0, asr #30 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ - vcgt.s8 d21, d4, d0 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + @ instruction: 0xf6435300 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ tstls r4, lr, lsr #32 │ │ │ │ cdp2 0, 2, cr15, cr6, cr12, {2} │ │ │ │ ldr r9, [r2, -r4, lsl #18]! │ │ │ │ ldmdble r8!, {r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x460e461d │ │ │ │ stmib sp, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ strtmi r1, [r8], -r4, lsl #4 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0xfe9d4f38 │ │ │ │ - b 0x12a7c6c │ │ │ │ + blx 0x13d4dea │ │ │ │ + b 0x12a7b1c │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ adcsmi r4, r1, #70254592 @ 0x4300000 │ │ │ │ ldrmi sp, [r3], #-37 @ 0xffffffdb │ │ │ │ @ instruction: 0x960e45ba │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ cmple pc, #-1342177280 @ 0xb0000000 │ │ │ │ stmible sl, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - bl 0xfec01a30 │ │ │ │ - bl 0x1989f8 │ │ │ │ + bl 0xfec018e0 │ │ │ │ + bl 0x1988a8 │ │ │ │ @ instruction: 0xf84c0c8c │ │ │ │ @ instruction: 0xf84c3c28 │ │ │ │ @ instruction: 0xf84c6c1c │ │ │ │ @ instruction: 0xe77c1c10 │ │ │ │ ldrbmi r9, [ip], -r4, lsl #18 │ │ │ │ andeq pc, r7, #1 │ │ │ │ @ instruction: 0xf0424620 │ │ │ │ ldrbmi r0, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7612307 │ │ │ │ - andcs pc, r0, #380928 @ 0x5d000 │ │ │ │ + andcs pc, r0, #5120 @ 0x1400 │ │ │ │ ldrmi lr, [sl, #1935]! @ 0x78f │ │ │ │ @ instruction: 0xf04fd236 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ ldrbmi ip, [r5], -r4, lsl #8 │ │ │ │ ldrmi r4, [r8], lr, lsl #12 │ │ │ │ stmib sp, {r2, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stclne 2, cr1, [r8], #-24 @ 0xffffffe8 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0x19d4fb8 │ │ │ │ - b 0x12a7cec │ │ │ │ + blx 0x3d4e6a │ │ │ │ + b 0x12a7b9c │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ adcsmi ip, r1, #4, 8 @ 0x4000000 │ │ │ │ - bl 0x48b2ec │ │ │ │ - bne 0xff057484 │ │ │ │ + bl 0x48b19c │ │ │ │ + bne 0xff057334 │ │ │ │ @ instruction: 0xf10c429d │ │ │ │ svclt 0x00840801 │ │ │ │ stmdaeq r2, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf10562c2 │ │ │ │ ldrmi r0, [r3], r1, lsl #4 │ │ │ │ andvs r6, r2, #402653186 @ 0x18000002 │ │ │ │ @@ -269224,167 +269139,167 @@ │ │ │ │ strbmi lr, [r7, #-1983] @ 0xfffff841 │ │ │ │ @ instruction: 0xf10cbf88 │ │ │ │ ldmle sp, {r0, fp} │ │ │ │ svceq 0x0001f1bc │ │ │ │ svcge 0x0021f43f │ │ │ │ strmi lr, [sp], -r6, lsr #15 │ │ │ │ @ instruction: 0xf19ce705 │ │ │ │ - @ instruction: 0xf6f9fa1f │ │ │ │ - svclt 0x0000f893 │ │ │ │ + @ instruction: 0xf6f9fa27 │ │ │ │ + svclt 0x0000f93b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1d278c │ │ │ │ + blhi 0x1d263c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - @ instruction: 0xf9c0f198 │ │ │ │ + @ instruction: 0xf9c8f198 │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ movtvs pc, #17994 @ 0x464a @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bvs 0x827c1c │ │ │ │ + bvs 0x827acc │ │ │ │ msrvs CPSR_, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf1053f01 │ │ │ │ strmi r3, [r7], #-3327 @ 0xfffff301 │ │ │ │ stmdbeq ip, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c56819 │ │ │ │ - b 0x35ab20 │ │ │ │ + b 0x35a9d0 │ │ │ │ eorsmi r0, lr, lr, lsl #6 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ - blls 0x228d5c │ │ │ │ - bvs 0x654c58 │ │ │ │ - bcs 0xfe713e38 │ │ │ │ + blls 0x228c0c │ │ │ │ + bvs 0x654b08 │ │ │ │ + bcs 0xfe713ce8 │ │ │ │ ldmdbvs ip!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr4, [pc, #380] @ 0x1174c0 │ │ │ │ + ldc 6, cr4, [pc, #380] @ 0x117370 │ │ │ │ ldrbmi r8, [ip], -r2, ror #22 │ │ │ │ @ instruction: 0xf64946e0 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ @ instruction: 0xf8cd2197 │ │ │ │ tstls r5, r8, lsl r0 │ │ │ │ - blhi 0x1d2990 │ │ │ │ + blhi 0x1d2840 │ │ │ │ @ instruction: 0xf8da2200 │ │ │ │ ldrtmi r0, [r1], -r0 │ │ │ │ @ instruction: 0xf04f4418 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ - stc2l 1, cr15, [r4], {152} @ 0x98 │ │ │ │ + stc2l 1, cr15, [ip], {152} @ 0x98 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf8dad034 │ │ │ │ cdpne 0, 7, cr3, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf8d94401 │ │ │ │ - bne 0xff35f388 │ │ │ │ + bne 0xff35f238 │ │ │ │ andsle r4, r7, r7, lsl #5 │ │ │ │ ldmdble r8!, {r0, r4, r7, r9, lr} │ │ │ │ - bleq 0x1534d0 │ │ │ │ + bleq 0x153380 │ │ │ │ @ instruction: 0xf1984631 │ │ │ │ - bllt 0x856810 │ │ │ │ + bllt 0x8566e0 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3996 @ 0xfffff064 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf603d904 │ │ │ │ strcs r7, [r1], #-1023 @ 0xfffffc01 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ strb r4, [sp, pc, lsr #12] │ │ │ │ stmdale sp, {r0, r4, r7, r9, lr} │ │ │ │ addsmi r1, r3, #798720 @ 0xc3000 │ │ │ │ - b 0x60d590 │ │ │ │ + b 0x60d440 │ │ │ │ rsble r0, r0, r8, lsl #30 │ │ │ │ - bleq 0x1937fc │ │ │ │ + bleq 0x1936ac │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf1bbd035 │ │ │ │ eorle r0, lr, r2, lsl #30 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - ldc2l 1, cr15, [r8], #608 @ 0x260 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x1173e8 @ │ │ │ │ + stc2 1, cr15, [r0, #-608] @ 0xfffffda0 │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x117298 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1d26e4 │ │ │ │ + blhi 0x1d2594 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bne 0xff1fb3c4 │ │ │ │ + bne 0xff1fb274 │ │ │ │ ldmdale r1, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ svceq 0x0008ea13 │ │ │ │ - bls 0x2cb50c │ │ │ │ + bls 0x2cb3bc │ │ │ │ ldrtmi r4, [r1], -r3, asr #8 │ │ │ │ - bleq 0x153554 │ │ │ │ + bleq 0x153404 │ │ │ │ movwls r4, #28691 @ 0x7013 │ │ │ │ - ldc2l 1, cr15, [sl], {152} @ 0x98 │ │ │ │ - blcs 0x13e040 │ │ │ │ - bls 0x24b70c │ │ │ │ + stc2l 1, cr15, [r2], #608 @ 0x260 │ │ │ │ + blcs 0x13def0 │ │ │ │ + bls 0x24b5bc │ │ │ │ svclt 0x008c429a │ │ │ │ @ instruction: 0xf0042100 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0x462fd1d6 │ │ │ │ ldrtmi lr, [r1], -lr, lsl #15 │ │ │ │ - stc2l 1, cr15, [sl], {152} @ 0x98 │ │ │ │ - bls 0x2d12f0 │ │ │ │ + ldc2l 1, cr15, [r2], {152} @ 0x98 │ │ │ │ + bls 0x2d11a0 │ │ │ │ andsmi r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf1989307 │ │ │ │ - blls 0x31675c │ │ │ │ + blls 0x31662c │ │ │ │ submi lr, r6, #60555264 @ 0x39c0000 │ │ │ │ smmlar r5, r4, r0, r4 │ │ │ │ stmdals r4, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf760462b │ │ │ │ - strmi pc, [r4], -r7, asr #19 │ │ │ │ + strmi pc, [r4], -pc, ror #20 │ │ │ │ @ instruction: 0xd1bf1c42 │ │ │ │ movtvs pc, #1609 @ 0x649 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blls 0x2314d4 │ │ │ │ + blls 0x231384 │ │ │ │ ldmible r5!, {r0, r1, r7, r9, lr} │ │ │ │ strtmi r9, [fp], -r4, lsl #18 │ │ │ │ stmdbcc r1, {r1, r4, r5, r9, sl, lr} │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7604ff0 │ │ │ │ - @ instruction: 0x461cb9b1 │ │ │ │ + @ instruction: 0x461cba59 │ │ │ │ movtvs pc, #17994 @ 0x464a @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bvs 0x7bd8ac │ │ │ │ + bvs 0x7bd75c │ │ │ │ @ instruction: 0xd1a3428a │ │ │ │ adcmi r6, r2, #368640 @ 0x5a000 │ │ │ │ ldmdbne r6!, {r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xe79d621e │ │ │ │ - orrseq pc, ip, r4, asr #4 │ │ │ │ + cmppvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #4 │ │ │ │ + adcsvc pc, r8, r3, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ @ instruction: 0xf16672f6 │ │ │ │ svclt 0x0000fdd3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq fp, r3, r4, lsr #28 │ │ │ │ + eorseq fp, r3, r4, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ - blmi 0xfec28f4c │ │ │ │ + blmi 0xfec28dfc │ │ │ │ @ instruction: 0x4605b0b1 │ │ │ │ @ instruction: 0x932f681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ mrcls 6, 1, r4, cr12, cr7, {0} │ │ │ │ ldrsbtls pc, [r4], #141 @ 0x8d @ │ │ │ │ - blcs 0x131578 │ │ │ │ + blcs 0x131428 │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ svccs 0x000f808b │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - ldrbtvc pc, [pc], #1537 @ 0x117520 @ │ │ │ │ + ldrbtvc pc, [pc], #1537 @ 0x1173d0 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 d24, d10, #58 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andls r9, fp, #603979776 @ 0x24000000 │ │ │ │ cmnle r9, r0, lsl #22 │ │ │ │ tstpne r0, #24 @ p-variant is OBSOLETE │ │ │ │ @@ -269399,18 +269314,18 @@ │ │ │ │ addsmi r1, sp, #27648 @ 0x6c00 │ │ │ │ stmmi pc, {r0, r2, r3, r4, r5, r6, fp, ip, lr, pc} @ │ │ │ │ svcne 0x0070ee1d │ │ │ │ stmdapl r3, {r1, r3, r8, ip, pc}^ │ │ │ │ subpl r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1988109 │ │ │ │ - @ instruction: 0xf649f879 │ │ │ │ + @ instruction: 0xf649f881 │ │ │ │ vsubw.s8 q11, q0, d16 │ │ │ │ pkhbtmi r2, r3, r7, lsl #7 │ │ │ │ - blcs 0x1315f4 │ │ │ │ + blcs 0x1314a4 │ │ │ │ @ instruction: 0xf418d06e │ │ │ │ @ instruction: 0xf0401f80 │ │ │ │ @ instruction: 0xf0188250 │ │ │ │ svclt 0x00180f10 │ │ │ │ @ instruction: 0xf00046c2 │ │ │ │ @ instruction: 0xf0078268 │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @@ -269430,31 +269345,31 @@ │ │ │ │ ldmdavs r7, {r3, r4, r5, sp, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x461d80f9 │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf18aa812 │ │ │ │ ldmdals sl!, {r2, r3, r4, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf195a912 │ │ │ │ - mulcc r1, pc, r8 @ │ │ │ │ + andcc pc, r1, r7, lsr #17 │ │ │ │ mvnshi pc, #0 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ addsmi r9, lr, #229376 @ 0x38000 │ │ │ │ andsne pc, r0, r1 │ │ │ │ - bl 0x1f7b648 │ │ │ │ + bl 0x1f7b4f8 │ │ │ │ vaddl.s8 q8, d0, d2 │ │ │ │ - blls 0x4f80d8 │ │ │ │ - beq 0x95371c │ │ │ │ + blls 0x4f7f88 │ │ │ │ + beq 0x9535cc │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f83d1 │ │ │ │ mcrls 3, 0, r3, cr9, cr15, {7} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ sbcs r9, r3, sl, lsr r3 │ │ │ │ @ instruction: 0xf88ef15e │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x117638 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x1174e8 @ │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ eorslt r4, r1, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -269464,118 +269379,118 @@ │ │ │ │ movwcs pc, #51317 @ 0xc875 @ │ │ │ │ strb r6, [r5, r3]! │ │ │ │ movweq pc, #28679 @ 0x7007 @ │ │ │ │ andeq pc, r3, #7 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ vsubw.u8 , , d13 │ │ │ │ @ instruction: 0xf5b00380 │ │ │ │ - b 0x11ef480 │ │ │ │ + b 0x11ef330 │ │ │ │ movwls r0, #49922 @ 0xc302 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ tstphi r4, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ nopeq {8} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf1ba8089 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - blcs 0x1384dc │ │ │ │ + blcs 0x13838c │ │ │ │ rschi pc, r4, #0 │ │ │ │ @ instruction: 0xf0484657 │ │ │ │ strbmi r0, [r2], r0, lsr #6 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ - blvc 0xf52d30 │ │ │ │ + blvc 0xf52be0 │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ - bl 0xfe9a8f9c │ │ │ │ + bl 0xfe9a8e4c │ │ │ │ ldrtmi r0, [r9], -fp, lsl #14 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - blvc 0x1d2cfc │ │ │ │ - bls 0x43becc │ │ │ │ - blx 0x6d3d32 │ │ │ │ + blvc 0x1d2bac │ │ │ │ + bls 0x43bd7c │ │ │ │ + blx 0x8d3be2 │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ orrhi pc, r3, #0 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ adcsmi r8, ip, #805306376 @ 0x30000008 │ │ │ │ rsbshi pc, fp, #192 @ 0xc0 │ │ │ │ svceq 0x0020f01a │ │ │ │ subshi pc, r4, #0 │ │ │ │ tstpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bne 0xffc71768 │ │ │ │ + bne 0xffc71618 │ │ │ │ teqpvs ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0x83baf200 │ │ │ │ vmulne.f64 d25, d1, d11 │ │ │ │ strtmi r9, [r9], #-2569 @ 0xfffff5f7 │ │ │ │ svclt 0x00084313 │ │ │ │ andle r4, r8, fp, lsl #12 │ │ │ │ @ instruction: 0xf10b9809 │ │ │ │ strmi r3, [fp], #-1023 @ 0xfffffc01 │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ andsmi r1, r3, fp, lsl sl │ │ │ │ - bls 0x466334 │ │ │ │ + bls 0x4661e4 │ │ │ │ andls r4, r1, #40, 12 @ 0x2800000 │ │ │ │ andls r9, r0, #57344 @ 0xe000 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0x4604f997 │ │ │ │ vqadd.s8 q15, , │ │ │ │ vsubw.s8 , q8, d16 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baedf │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ - blls 0xfc32c0 │ │ │ │ + blls 0xfc3170 │ │ │ │ stmib sp, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ - vcgt.s8 d24, d4, d3 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + @ instruction: 0xf6438303 │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ movwcs r0, #46 @ 0x2e │ │ │ │ stmib sp, {r8, ip, pc}^ │ │ │ │ strls r6, [r2, -r6, lsl #18] │ │ │ │ tstls r9, r1, lsl #6 │ │ │ │ - blx 0xdd38b6 │ │ │ │ + blx 0xdd3766 │ │ │ │ strb r9, [r3], r9, lsl #18 │ │ │ │ @ instruction: 0xf1824806 │ │ │ │ ldrbt pc, [r2], r1, ror #23 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ @ instruction: 0xf64946c2 │ │ │ │ vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ ldmdavs r7, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ - blcs 0x128874 │ │ │ │ + blcs 0x128724 │ │ │ │ teqphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ svcne 0x0010f01a │ │ │ │ svclt 0x00044653 │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ nopeq {74} @ 0x4a │ │ │ │ svcge 0x0070f43f │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x4653993a │ │ │ │ ldrtmi r9, [r8], -r0, lsl #2 │ │ │ │ - bls 0x429064 │ │ │ │ + bls 0x428f14 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfe3d3e48 │ │ │ │ + blx 0xfe5d3cf8 │ │ │ │ @ instruction: 0x460342b8 │ │ │ │ @ instruction: 0xf104bf02 │ │ │ │ ldmdbne fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ addsle r4, sl, r9, lsl r6 │ │ │ │ mrrcne 10, 11, r4, r8, cr2 │ │ │ │ ldmdapl r5, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ rscshi pc, ip, #0 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xf9ecf7ff │ │ │ │ @ instruction: 0xff9ef15d │ │ │ │ stccs 3, cr2, [r0, #-68] @ 0xffffffbc │ │ │ │ vhadd.u8 d22, d0, d3 │ │ │ │ - blmi 0xfebb7ec8 │ │ │ │ - bls 0x3a6c24 │ │ │ │ + blmi 0xfebb7d78 │ │ │ │ + bls 0x3a6ad4 │ │ │ │ stccs 0, cr5, [r0, #-628] @ 0xfffffd8c │ │ │ │ svcge 0x0006f47f │ │ │ │ @ instruction: 0xf18348a7 │ │ │ │ str pc, [r1, -r1, lsl #19] │ │ │ │ movweq pc, #459 @ 0x1cb @ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ addshi pc, sp, r0 │ │ │ │ @@ -269584,24 +269499,24 @@ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ movwls r1, #47339 @ 0xb8eb │ │ │ │ eorsle r2, sp, r0, lsl #20 │ │ │ │ svceq 0x0020f01a │ │ │ │ msrhi SPSR_fsxc, r0 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bls 0x3904a4 │ │ │ │ + bls 0x390354 │ │ │ │ stmdbne r1!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x1bbca4 │ │ │ │ + b 0x1bbb54 │ │ │ │ addmi r0, r5, #5 │ │ │ │ adchi pc, r2, #64, 4 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ - bcc 0x17c0b8 │ │ │ │ + bcc 0x17bf68 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vqsub.s8 d4, d16, d1 │ │ │ │ - bls 0xfb7f90 │ │ │ │ + bls 0xfb7e40 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi sl, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ @@ -269613,86 +269528,86 @@ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf8cdd156 │ │ │ │ strbmi sl, [r2], ip, lsr #32 │ │ │ │ stmibne r1!, {r0, r3, r9, fp, ip, pc} │ │ │ │ streq lr, [r6, #-2562] @ 0xfffff5fe │ │ │ │ - b 0x37cce0 │ │ │ │ + b 0x37cb90 │ │ │ │ movwls r7, #13282 @ 0x33e2 │ │ │ │ - blne 0x137e5c8 │ │ │ │ + blne 0x137e478 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #6 │ │ │ │ andeq lr, fp, #3620864 @ 0x374000 │ │ │ │ - blx 0x353f4c │ │ │ │ + blx 0x553dfc │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ @ instruction: 0xf6498276 │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ - blne 0x1e60758 │ │ │ │ + blne 0x1e60608 │ │ │ │ ldmdavs fp, {r1, r6, r8, fp, ip} │ │ │ │ @ instruction: 0xf6491ad2 │ │ │ │ vbic.i32 d22, #3072 @ 0x00000c00 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ - blls 0x4783bc │ │ │ │ + blls 0x47826c │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ cdpne 3, 6, cr10, cr3, cr0, {0} │ │ │ │ @ instruction: 0x46194413 │ │ │ │ @ instruction: 0xf8a4f7ff │ │ │ │ - bmi 0x1ae9138 │ │ │ │ + bmi 0x1ae8fe8 │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x177db0 │ │ │ │ - blcs 0x12ba84 │ │ │ │ + blcc 0x177c60 │ │ │ │ + blcs 0x12b934 │ │ │ │ stclne 0, cr13, [r2], #-476 @ 0xfffffe24 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq pc, [pc], -r8 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0x1943328 │ │ │ │ + blmi 0x19431d8 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r9, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ ldmpl r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7564628 │ │ │ │ - stmdacs r0, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr10, cr15, {3} @ │ │ │ │ - blx 0xffbd56da │ │ │ │ + ldc2 7, cr15, [r2], {92} @ 0x5c │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7564628 │ │ │ │ - strbt pc, [r1], -r1, ror #26 @ │ │ │ │ + strbt pc, [r1], -r9, lsl #28 @ │ │ │ │ @ instruction: 0xf64946c2 │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf01a2397 │ │ │ │ ldmdavs fp, {r5, r8, sl} │ │ │ │ @ instruction: 0xf000930b │ │ │ │ mcrne 0, 3, r8, cr2, cr6, {6} │ │ │ │ @ instruction: 0xf10b9909 │ │ │ │ strcs r3, [r0, #-1023] @ 0xfffffc01 │ │ │ │ andls r4, lr, #318767104 @ 0x13000000 │ │ │ │ - strls r4, [pc, #-11] @ 0x117991 │ │ │ │ + strls r4, [pc, #-11] @ 0x117841 │ │ │ │ @ instruction: 0x23201e5c │ │ │ │ stmib sp, {r1, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0c03510 │ │ │ │ - bls 0x4f7ec4 │ │ │ │ + bls 0x4f7d74 │ │ │ │ movweq pc, #4546 @ 0x11c2 @ │ │ │ │ - blls 0x3dde30 │ │ │ │ + blls 0x3ddce0 │ │ │ │ ldmdbne ip, {r2, r4, r6, r8, r9, fp, ip} │ │ │ │ - blcs 0x13e5fc │ │ │ │ + blcs 0x13e4ac │ │ │ │ bicshi pc, r1, r0, asr #32 │ │ │ │ - blcs 0x13e608 │ │ │ │ + blcs 0x13e4b8 │ │ │ │ orrshi pc, sp, r0, asr #32 │ │ │ │ - blne 0x1dfda08 │ │ │ │ + blne 0x1dfd8b8 │ │ │ │ tstpeq r0, r9, ror #2 @ p-variant is OBSOLETE │ │ │ │ ldmdane fp, {r2, r3, r9, fp, ip, pc} │ │ │ │ - blls 0xfbc5e0 │ │ │ │ + blls 0xfbc490 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r0], -r0, lsl #6 │ │ │ │ tstls r3, r3, asr r6 │ │ │ │ @ instruction: 0xf1984639 │ │ │ │ - strmi pc, [r3], -r9, lsl #19 │ │ │ │ + @ instruction: 0x4603f991 │ │ │ │ @ instruction: 0xf43f4284 │ │ │ │ - bmi 0xe43748 │ │ │ │ + bmi 0xe435f8 │ │ │ │ stmdbls sl, {r3, r4, r6, sl, fp, ip} │ │ │ │ @ instruction: 0xf0005854 │ │ │ │ ldrmi r8, [r8], -sl, lsl #4 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ @ instruction: 0xf15df8ef │ │ │ │ tstpcs r1, #2576 @ p-variant is OBSOLETE @ 0xa10 │ │ │ │ andvs r2, r3, r0, lsl #24 │ │ │ │ @@ -269702,299 +269617,299 @@ │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ str sl, [r1, -r9, lsl #28] │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ stmdami r7!, {r2, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf880f183 │ │ │ │ cdpne 7, 6, cr14, cr9, cr3, {4} │ │ │ │ strtmi r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr2 7, 5, pc, cr6, cr15, {2} @ │ │ │ │ + @ instruction: 0xff4ef75f │ │ │ │ tstpne r0, #40 @ p-variant is OBSOLETE @ 0x28 │ │ │ │ - beq 0x553b50 │ │ │ │ + beq 0x553a00 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf15dadaa │ │ │ │ - blmi 0x89744c │ │ │ │ + blmi 0x8972fc │ │ │ │ ldmpl fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ andvs r2, r2, r1, lsl r2 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x777c84 │ │ │ │ + bmi 0x777b34 │ │ │ │ stmdbls sl, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0x12bbb4 │ │ │ │ + blcs 0x12ba64 │ │ │ │ stclge 4, cr15, [r4, #508]! @ 0x1fc │ │ │ │ submi lr, r3, #220, 12 @ 0xdc00000 │ │ │ │ @ instruction: 0xf5bb4602 │ │ │ │ - b 0x1ef878 │ │ │ │ - bl 0x217a90 │ │ │ │ - b 0x1d7e98 │ │ │ │ - bl 0xfe958e9c │ │ │ │ + b 0x1ef728 │ │ │ │ + bl 0x217940 │ │ │ │ + b 0x1d7d48 │ │ │ │ + bl 0xfe958d4c │ │ │ │ svclt 0x00b80105 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ svclt 0x001e1c43 │ │ │ │ @ instruction: 0xf0481b73 │ │ │ │ ldmdane sp, {r4, r9, fp} │ │ │ │ - ldclge 4, cr15, [pc, #-508]! @ 0x1178a4 │ │ │ │ + ldclge 4, cr15, [pc, #-508]! @ 0x117754 │ │ │ │ mrc2 1, 2, pc, cr4, cr13, {2} │ │ │ │ @ instruction: 0x9c0a4907 │ │ │ │ stmdbpl fp, {r2, r3, r9, sp} │ │ │ │ - blcs 0x12fab8 │ │ │ │ - blcc 0x18f02c │ │ │ │ - blcs 0x12bee4 │ │ │ │ + blcs 0x12f968 │ │ │ │ + blcc 0x18eedc │ │ │ │ + blcs 0x12bd94 │ │ │ │ ldcge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ @ instruction: 0x46c2e6b4 │ │ │ │ svclt 0x0000e6bd │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ - rsbseq r8, pc, sl, lsr #10 │ │ │ │ + rsbseq r8, pc, sl, ror r6 @ │ │ │ │ @ instruction: 0xf64946c2 │ │ │ │ vorr.i32 d22, #67108864 @ 0x04000000 │ │ │ │ - blls 0xfa1938 │ │ │ │ + blls 0xfa17e8 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #2306 @ 0x902 │ │ │ │ ldmdavs r8!, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1984628 │ │ │ │ - strmi pc, [r2], -r5, lsl #18 │ │ │ │ + strmi pc, [r2], -sp, lsl #18 │ │ │ │ @ instruction: 0xf0001c46 │ │ │ │ - bne 0xc780c4 │ │ │ │ + bne 0xc77f74 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrpl lr, [sl, #-2581] @ 0xfffff5eb │ │ │ │ orrhi pc, lr, r0, asr #32 │ │ │ │ - bne 0xff5b1bf8 │ │ │ │ + bne 0xff5b1aa8 │ │ │ │ teqpvs ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - orrseq pc, ip, r4, asr #4 │ │ │ │ + cmppvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r9, asr #12 │ │ │ │ + addspl pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d17 │ │ │ │ @ instruction: 0xf166226f │ │ │ │ @ instruction: 0xf10bfa9b │ │ │ │ - b 0xfe264b38 │ │ │ │ + b 0xfe2649e8 │ │ │ │ andsmi r0, sl, r6, lsl #4 │ │ │ │ mvnvc lr, #36864 @ 0x9000 │ │ │ │ subsle r4, ip, sl, lsl r3 │ │ │ │ movweq pc, #61450 @ 0xf00a @ │ │ │ │ svclt 0x00022b02 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf43fc310 │ │ │ │ @ instruction: 0xf15dae82 │ │ │ │ stmibmi r5!, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andscs r9, r6, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ vstmiale r0!, {d2-d1} │ │ │ │ - ldc2 6, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ + stc2l 6, cr15, [r0], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf14919a0 │ │ │ │ addmi r0, r3, #0, 24 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ - blls 0x50e964 │ │ │ │ + blls 0x50e814 │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bls 0x4c341c │ │ │ │ + bls 0x4c32cc │ │ │ │ nopeq {66} @ 0x42 │ │ │ │ str r4, [fp, #1682] @ 0x692 │ │ │ │ @ instruction: 0xf04a993a │ │ │ │ tstls r0, r0, lsl r3 │ │ │ │ stmdbls r9, {r3, r5, r9, sl, lr} │ │ │ │ - bne 0x197e3d8 │ │ │ │ + bne 0x197e288 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8a6f198 │ │ │ │ + @ instruction: 0xf8aef198 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf15dad9d │ │ │ │ strmi pc, [r6], -r9, asr #27 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ - bmi 0xfe455c04 │ │ │ │ + bmi 0xfe455ab4 │ │ │ │ eorsvs r9, r4, sl, lsl #18 │ │ │ │ - blcs 0x12dd1c │ │ │ │ - blcc 0x18f30c │ │ │ │ - blcs 0x12bd24 │ │ │ │ + blcs 0x12dbcc │ │ │ │ + blcc 0x18f1bc │ │ │ │ + blcs 0x12bbd4 │ │ │ │ stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ - blne 0xf91470 │ │ │ │ + blne 0xf91320 │ │ │ │ @ instruction: 0xf7fe1928 │ │ │ │ - ldrb pc, [pc, #-4095]! @ 0x116be9 @ │ │ │ │ + ldrb pc, [pc, #-4095]! @ 0x116a99 @ │ │ │ │ orrpl pc, r0, r3, asr #11 │ │ │ │ movwne lr, #63949 @ 0xf9cd │ │ │ │ @ instruction: 0xfff8f7fe │ │ │ │ - blls 0x53e034 │ │ │ │ + blls 0x53dee4 │ │ │ │ addpl pc, r0, #700448768 @ 0x29c00000 │ │ │ │ ldmne pc, {r0, r2, r3, sl, lr} @ │ │ │ │ movwcs lr, #1391 @ 0x56f │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ - blls 0xfd14b8 │ │ │ │ + blls 0xfd1368 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi sl, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf810f7ff │ │ │ │ - bls 0x4c485c │ │ │ │ + bls 0x4c470c │ │ │ │ mvnscc pc, #-1073741822 @ 0xc0000002 │ │ │ │ ldrmi r9, [r3], #-2313 @ 0xfffff6f7 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #15360 @ 0x3c00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {5} │ │ │ │ - bls 0xfd1500 │ │ │ │ + bls 0xfd13b0 │ │ │ │ streq lr, [fp], #-2980 @ 0xfffff45c │ │ │ │ stmib sp, {r0, r5, r6, sl, fp, ip}^ │ │ │ │ - blne 0x1dc0444 │ │ │ │ + blne 0x1dc02f4 │ │ │ │ @ instruction: 0xf169463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4a9478 │ │ │ │ + bls 0x4a9328 │ │ │ │ @ instruction: 0xffeef7fe │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ stmdbls sl, {r0, r2, r5, r6, r9, fp, lr} │ │ │ │ addmi r5, r3, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0xe781dcb3 │ │ │ │ @ instruction: 0xf8cd462f │ │ │ │ ldrt r8, [r7], #56 @ 0x38 │ │ │ │ movwls r1, #39619 @ 0x9ac3 │ │ │ │ movweq lr, #11116 @ 0x2b6c │ │ │ │ movwls r9, #47631 @ 0xba0f │ │ │ │ @ instruction: 0xf0439b0e │ │ │ │ - bcs 0x118908 │ │ │ │ + bcs 0x1187b8 │ │ │ │ adchi pc, r2, r0 │ │ │ │ - blvc 0x171330c │ │ │ │ + blvc 0x17131bc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #34603008 @ 0x2100000 │ │ │ │ - bls 0x42957c │ │ │ │ - blvc 0x1d32d4 │ │ │ │ - @ instruction: 0xf82cf198 │ │ │ │ + bls 0x42942c │ │ │ │ + blvc 0x1d3184 │ │ │ │ + @ instruction: 0xf834f198 │ │ │ │ adcsmi r4, r8, #3145728 @ 0x300000 │ │ │ │ stcge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ movwls r9, #2874 @ 0xb3a │ │ │ │ stmdbls r9, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ tstpne r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ - bne 0x197e4ec │ │ │ │ + bne 0x197e39c │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf81af198 │ │ │ │ + @ instruction: 0xf822f198 │ │ │ │ svclt 0x001c3001 │ │ │ │ mvnscc pc, r4, lsl #2 │ │ │ │ @ instruction: 0xf47f1949 │ │ │ │ @ instruction: 0xf15dad23 │ │ │ │ - blls 0x4d71c0 │ │ │ │ + blls 0x4d7070 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ sbcseq r4, r9, #6291456 @ 0x600000 │ │ │ │ adchi pc, ip, r0, asr #2 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff7af7fe │ │ │ │ stmdbls sl, {r0, r6, r9, fp, lr} │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ - blcs 0x12de48 │ │ │ │ + blcs 0x12dcf8 │ │ │ │ svcge 0x0069f73f │ │ │ │ - ldc 7, cr14, [pc, #216] @ 0x117ddc │ │ │ │ + ldc 7, cr14, [pc, #216] @ 0x117c8c │ │ │ │ @ instruction: 0xf04f7b3a │ │ │ │ - bls 0x424d08 │ │ │ │ + bls 0x424bb8 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf04a4620 │ │ │ │ @ instruction: 0xf0420320 │ │ │ │ stc 2, cr0, [sp, #8] │ │ │ │ @ instruction: 0xf1977b02 │ │ │ │ - strmi pc, [r3], -sp, ror #31 │ │ │ │ + @ instruction: 0x4603fff5 │ │ │ │ @ instruction: 0xf47f4284 │ │ │ │ stmdals pc, {r2, r5, r6, r9, sl, fp, sp, pc} @ │ │ │ │ @ instruction: 0xf1691b72 │ │ │ │ movwls r0, #37120 @ 0x9100 │ │ │ │ ldmdals sl!, {r1, r4, fp, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ mrsls r9, R9_usr │ │ │ │ ldrmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrtmi r9, [sl], -r2, lsl #4 │ │ │ │ @ instruction: 0xff0ef7fe │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ ldreq r9, [r1, ip, lsl #20] │ │ │ │ stcge 5, cr15, [r2, #252]! @ 0xfc │ │ │ │ ldrtmi r9, [r9], -r9, lsl #16 │ │ │ │ - @ instruction: 0xf802f198 │ │ │ │ - ldc 5, cr14, [pc, #624] @ 0x117fd4 │ │ │ │ + @ instruction: 0xf80af198 │ │ │ │ + ldc 5, cr14, [pc, #624] @ 0x117e84 │ │ │ │ @ instruction: 0xf04f7b22 │ │ │ │ - bls 0x424d68 │ │ │ │ + bls 0x424c18 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ ldrbmi r4, [r3], -r0, lsr #12 │ │ │ │ - blvc 0x1d33ac │ │ │ │ - @ instruction: 0xffc0f197 │ │ │ │ + blvc 0x1d325c │ │ │ │ + @ instruction: 0xffc8f197 │ │ │ │ addmi r4, r4, #3145728 @ 0x300000 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - bcs 0x13e5cc │ │ │ │ + bcs 0x13e47c │ │ │ │ str sp, [r7, #463] @ 0x1cf │ │ │ │ andeq lr, r5, sl, asr sl │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0x46219b3a │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1976902 │ │ │ │ - strmi pc, [r2], -fp, lsr #31 │ │ │ │ + @ instruction: 0x4602ffb3 │ │ │ │ andsle r1, r8, r3, asr #24 │ │ │ │ ldrvs pc, [r4, -r9, asr #12] │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ strt r4, [r7], r2, asr #13 │ │ │ │ str r9, [lr, -pc]! │ │ │ │ str r4, [r5], #-1730 @ 0xfffff93e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrsbtls pc, [ip], -sp @ │ │ │ │ @ instruction: 0x4653933a │ │ │ │ - strbt r9, [pc], #-3593 @ 0x117dd0 │ │ │ │ + strbt r9, [pc], #-3593 @ 0x117c80 │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ stmdals r9, {r2, r3, r5, r6, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ - bmi 0x2d79ec │ │ │ │ + bmi 0x2d789c │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe6c1aef4 │ │ │ │ ... │ │ │ │ - eorseq fp, r3, r4, lsr lr │ │ │ │ + ldrshteq fp, [r3], -r4 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ @ instruction: 0xf77f2d00 │ │ │ │ stccc 14, cr10, [r1, #-732] @ 0xfffffd24 │ │ │ │ stccs 0, cr5, [r0, #-340] @ 0xfffffeac │ │ │ │ ldcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ @ instruction: 0xf19be50c │ │ │ │ - stccs 12, cr15, [r0], {115} @ 0x73 │ │ │ │ + stccs 12, cr15, [r0], {123} @ 0x7b │ │ │ │ mcrge 7, 5, pc, cr12, cr15, {3} @ │ │ │ │ subspl r3, r4, r1, lsl #24 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ str sl, [r1, #-3081] @ 0xfffff3f7 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ @ instruction: 0xf15dfedd │ │ │ │ ldmdbmi fp, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andscs r9, r1, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe697ae3a │ │ │ │ strtmi r1, [r8], -r1, ror #28 │ │ │ │ @ instruction: 0xf75f4429 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x004cf47f │ │ │ │ @ instruction: 0xf18a4640 │ │ │ │ - @ instruction: 0x4601fcdd │ │ │ │ - subsne pc, r8, r4, asr #4 │ │ │ │ + strmi pc, [r1], -r5, ror #25 │ │ │ │ + andseq pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc2f04b │ │ │ │ - vabd.s8 q15, q2, q0 │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + @ instruction: 0xf643e740 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012e │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ - blmi 0x397f2c │ │ │ │ + vshr.s64 d21, d4, #64 │ │ │ │ + blmi 0x397ddc │ │ │ │ subvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8f6f166 │ │ │ │ - orrseq pc, ip, r4, asr #4 │ │ │ │ + cmppvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r9, asr #12 │ │ │ │ + addspl pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1663202 │ │ │ │ svclt 0x0000f8e9 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - eorseq fp, r3, ip, asr #28 │ │ │ │ - eorseq fp, r3, r0, asr #28 │ │ │ │ + eorseq fp, r3, ip, lsl #26 │ │ │ │ + eorseq fp, r3, r0, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f0b0 │ │ │ │ + bl 0xfec6ef60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ umulllt r2, r4, r7, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @@ -270002,33 +269917,33 @@ │ │ │ │ mvnsvc pc, r1, lsl #12 │ │ │ │ tstpeq fp, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r5, r0, lsl #18 │ │ │ │ teqpvs ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r1, r3, r6, r9, sl, fp, ip} │ │ │ │ stmdale sp!, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0x17e4af4 │ │ │ │ + bne 0x17e49a4 │ │ │ │ stmdale r9!, {r2, r3, r4, r7, r9, lr} │ │ │ │ cdp 13, 1, cr4, cr13, cr14, {1} │ │ │ │ @ instruction: 0x46060f70 │ │ │ │ mrrcne 8, 2, r5, sl, cr11 │ │ │ │ orrlt r5, fp, #42 @ 0x2a │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ @ instruction: 0xff58f7fe │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x1e63b960 │ │ │ │ movwcs r4, #33817 @ 0x8419 │ │ │ │ andne lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf7604620 │ │ │ │ - stmdbls r2, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - bls 0x217490 │ │ │ │ + bls 0x217340 │ │ │ │ ldmibpl fp, {r5, r8, r9, fp, lr} │ │ │ │ vldmdble sl!, {d2-d1} │ │ │ │ - blcc 0x16a3b0 │ │ │ │ + blcc 0x16a260 │ │ │ │ ldmdblt fp, {r0, r1, r3, r7, r8, ip, lr}^ │ │ │ │ andls r4, r2, #1900544 @ 0x1d0000 │ │ │ │ ldc2l 1, cr15, [r6, #520]! @ 0x208 │ │ │ │ and r9, r5, r2, lsl #20 │ │ │ │ stc2 1, cr15, [r0], {93} @ 0x5d │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ @@ -270038,195 +269953,195 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstls r2, r2, lsl r8 │ │ │ │ @ instruction: 0xfff0f181 │ │ │ │ strb r9, [r7, r2, lsl #18] │ │ │ │ orrspl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x139fec │ │ │ │ + blcs 0x139e9c │ │ │ │ @ instruction: 0xf64bd0a2 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [fp, #1051] @ 0x41b │ │ │ │ strmi r2, [r2], -r0, lsl #6 │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04b3101 │ │ │ │ stmdbls r2, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f8e78e │ │ │ │ - svclt 0x0000fa1b │ │ │ │ + svclt 0x0000fac3 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrtvs pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r4], r9, lsl #1 │ │ │ │ andls r1, r3, #1248 @ 0x4e0 │ │ │ │ adcsmi r6, r2, #2228224 @ 0x220000 │ │ │ │ strmi sp, [r7], -r6, lsl #6 │ │ │ │ mrrcne 6, 8, r4, r0, cr0 │ │ │ │ - bne 0x116981c │ │ │ │ + bne 0x11696cc │ │ │ │ ldmdble r0, {r0, r1, r2, r3, r7, r9, lr} │ │ │ │ - blx 0xfecd4566 │ │ │ │ + blx 0xfecd4416 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ andcs r3, ip, #255 @ 0xff │ │ │ │ andlt r6, r9, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0138ff0 │ │ │ │ subsle r0, r3, r2, lsl #28 │ │ │ │ ldrbcc pc, [pc, ip, lsl #2]! @ │ │ │ │ adcsmi r4, sl, #195035136 @ 0xba00000 │ │ │ │ - bls 0x5ccfb8 │ │ │ │ - blne 0xff1299c0 │ │ │ │ + bls 0x5cce68 │ │ │ │ + blne 0xff129870 │ │ │ │ mvnle r4, #144, 4 │ │ │ │ @ instruction: 0xf10007da │ │ │ │ strmi r8, [r0, #289] @ 0x121 │ │ │ │ ldmibmi r0!, {r2, r3, r4, r6, r7, fp, ip, lr, pc} │ │ │ │ svcvc 0x0070ee1d │ │ │ │ strmi r9, [r9], r4, lsl #14 │ │ │ │ mrrcne 9, 12, r5, r0, cr10 @ │ │ │ │ - bcs 0x12c764 │ │ │ │ + bcs 0x12c614 │ │ │ │ msrhi CPSR_sc, r0 │ │ │ │ andsvs pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ qadd16mi r9, r9, r2 │ │ │ │ stmdavs r0, {r0, r2, ip, pc} │ │ │ │ - bl 0x2fe868 │ │ │ │ + bl 0x2fe718 │ │ │ │ strbmi r0, [r0], #-3072 @ 0xfffff400 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 1, cr15, [r8, #-612] @ 0xfffffd9c │ │ │ │ + ldc2 1, cr15, [r0, #-612] @ 0xfffffd9c │ │ │ │ msrvs CPSR_, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrrne 0, 13, r8, r3, cr3 │ │ │ │ adchi pc, r0, r0 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fe9206 │ │ │ │ - bls 0x2d7af0 │ │ │ │ + bls 0x2d79a0 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdavs r3!, {r1, r4, r6, r7, r9, fp, ip} │ │ │ │ addsmi r4, sl, #154140672 @ 0x9300000 │ │ │ │ - blls 0x207f0c │ │ │ │ - bcc 0x1144ac │ │ │ │ - vmul.i8 , q2, │ │ │ │ - vsra.s64 d16, d12, #64 │ │ │ │ + blls 0x207dbc │ │ │ │ + bcc 0x11435c │ │ │ │ + @ instruction: 0xf643d957 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d4, d30 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ - blmi 0xfe55816c │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ + blmi 0xfe55801c │ │ │ │ adcmi pc, r3, #64, 4 │ │ │ │ @ instruction: 0xffd8f165 │ │ │ │ @ instruction: 0xf10007d9 │ │ │ │ svcls 0x00038082 │ │ │ │ ldrtmi r3, [sl], r1, lsl #30 │ │ │ │ orrle r4, pc, #-1610612725 @ 0xa000000b │ │ │ │ - bne 0xfe13e8dc │ │ │ │ + bne 0xfe13e78c │ │ │ │ stmle fp, {r7, r8, sl, lr} │ │ │ │ cdp 15, 1, cr4, cr13, cr7, {4} │ │ │ │ ssub16mi r2, r1, r0 │ │ │ │ ldrtmi r9, [r9], r4, lsl #4 │ │ │ │ mrrcne 8, 11, r5, r0, cr10 │ │ │ │ - bcs 0x12c2c8 │ │ │ │ + bcs 0x12c178 │ │ │ │ sbcshi pc, r3, r0 │ │ │ │ eorvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ andls r9, r7, #49152 @ 0xc000 │ │ │ │ - bcs 0x132144 │ │ │ │ + bcs 0x131ff4 │ │ │ │ addmi fp, sp, #24, 30 @ 0x60 │ │ │ │ addshi pc, r2, r0, asr #1 │ │ │ │ andsvs pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ movweq lr, #22989 @ 0x59cd │ │ │ │ - bls 0x1e99b8 │ │ │ │ + bls 0x1e9868 │ │ │ │ strbmi r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ - stc2 1, cr15, [lr], #612 @ 0x264 │ │ │ │ - blls 0x2a9928 │ │ │ │ + ldc2 1, cr15, [r6], #612 @ 0x264 │ │ │ │ + blls 0x2a97d8 │ │ │ │ suble r1, sp, r0, asr ip │ │ │ │ stmdavs r8, {r0, r2, r8, fp, ip, pc} │ │ │ │ - bne 0x6f21b0 │ │ │ │ + bne 0x6f2060 │ │ │ │ addmi r4, pc, #196083712 @ 0xbb00000 │ │ │ │ sbcshi pc, r0, r0, lsl #4 │ │ │ │ teqle sl, #339738624 @ 0x14400000 │ │ │ │ tstcc r1, r3, lsl #30 │ │ │ │ strmi r1, [fp, #3017] @ 0xbc9 │ │ │ │ - blls 0x30e218 │ │ │ │ + blls 0x30e0c8 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, ip, pc} │ │ │ │ svclt 0x00182b00 │ │ │ │ vhsub.s8 d4, d16, d13 │ │ │ │ strbmi r8, [r6], #-185 @ 0xffffff47 │ │ │ │ @ instruction: 0xf75f4640 │ │ │ │ - movwcs pc, #35537 @ 0x8ad1 @ │ │ │ │ + movwcs pc, #35705 @ 0x8b79 @ │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ @ instruction: 0x46404631 │ │ │ │ - blx 0xfedd5ee8 │ │ │ │ + blx 0x17d5d9a │ │ │ │ streq lr, [fp], #-2826 @ 0xfffff4f6 │ │ │ │ @ instruction: 0x46404631 │ │ │ │ ldc2 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0x46214658 │ │ │ │ andeq pc, r8, #69 @ 0x45 │ │ │ │ @ instruction: 0xf7602308 │ │ │ │ - strtmi pc, [r1], -r5, lsr #21 │ │ │ │ + strtmi pc, [r1], -sp, asr #22 │ │ │ │ @ instruction: 0xf7fe4658 │ │ │ │ - bls 0x257230 │ │ │ │ + bls 0x2570e0 │ │ │ │ andcc pc, r2, r9, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ stmdbls r4, {r2, r3, r5, r7, pc} │ │ │ │ @ instruction: 0xf8493b01 │ │ │ │ tstlt fp, r1 │ │ │ │ @ instruction: 0xe72a4658 │ │ │ │ @ instruction: 0xf1824855 │ │ │ │ ldrbmi pc, [r8], -r3, asr #25 @ │ │ │ │ stmdbls r3, {r0, r2, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ strbmi r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ - stc2l 1, cr15, [r0], #-612 @ 0xfffffd9c │ │ │ │ - blx 0xff354730 │ │ │ │ + stc2l 1, cr15, [r8], #-612 @ 0xfffffd9c │ │ │ │ + blx 0xff3545e0 │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ - blcc 0x114300 │ │ │ │ + blcc 0x1141b0 │ │ │ │ stmdami fp, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvc 0x0070ee1d │ │ │ │ strmi r9, [r1], r4, lsl #14 │ │ │ │ mrrcne 9, 12, r5, r1, cr2 @ │ │ │ │ - bcs 0x12c8dc │ │ │ │ + bcs 0x12c78c │ │ │ │ stmdbls r3, {r0, r1, r2, r5, r6, ip, lr, pc} │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwls r2, #20480 @ 0x5000 │ │ │ │ @ instruction: 0xf872f7ff │ │ │ │ mcrrne 11, 0, r9, r7, cr5 │ │ │ │ @ instruction: 0xf649d03b │ │ │ │ vorr.i32 d22, #67108864 @ 0x04000000 │ │ │ │ - bls 0x1e2054 │ │ │ │ + bls 0x1e1f04 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ strls r4, [r5, -r9, lsr #12] │ │ │ │ ldrdgt pc, [r0], -r7 │ │ │ │ andls r4, r0, r0, ror #8 │ │ │ │ andeq lr, ip, r8, lsl #22 │ │ │ │ - ldc2 1, cr15, [r4], #-612 @ 0xfffffd9c │ │ │ │ + ldc2 1, cr15, [ip], #-612 @ 0xfffffd9c │ │ │ │ msrvs CPSR_, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r1, r9, sl, lr} │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ @ instruction: 0xf47f1c51 │ │ │ │ @ instruction: 0xe7cbaf33 │ │ │ │ - bl 0x33e238 │ │ │ │ - bl 0x318a44 │ │ │ │ + bl 0x33e0e8 │ │ │ │ + bl 0x3188f4 │ │ │ │ strbmi r0, [r2, #-3072]! @ 0xfffff400 │ │ │ │ svcge 0x0066f4bf │ │ │ │ @ instruction: 0x46a34637 │ │ │ │ strbtmi r9, [r6], -r5, lsl #10 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ strtmi r9, [r0], -r6, lsl #6 │ │ │ │ @ instruction: 0xf75f3401 │ │ │ │ - adcsmi pc, r4, #356352 @ 0x57000 │ │ │ │ + adcsmi pc, r4, #1044480 @ 0xff000 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0x4629d1f7 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrbmi r5, [ip], -r5, lsl #6 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf15daf4f │ │ │ │ movwcs pc, #51825 @ 0xca71 @ │ │ │ │ @@ -270234,237 +270149,237 @@ │ │ │ │ cdp 8, 1, cr4, cr13, cr0, {1} │ │ │ │ smlsdxls r4, r0, pc, r7 @ │ │ │ │ stmibpl r2, {r0, r7, r9, sl, lr}^ │ │ │ │ bicpl r1, r1, r1, asr ip │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ ldmdami sp, {r0, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf1819305 │ │ │ │ - blls 0x297c14 │ │ │ │ + blls 0x297ac4 │ │ │ │ ldmdami sl, {r1, r3, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ movw lr, #22989 @ 0x59cd │ │ │ │ cdp2 1, 5, cr15, cr10, cr1, {4} │ │ │ │ movw lr, #23005 @ 0x59dd │ │ │ │ svceq 0x0000f1be │ │ │ │ svcge 0x0022f43f │ │ │ │ ldmdami r4, {r1, r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1819305 │ │ │ │ - blls 0x297bf0 │ │ │ │ + blls 0x297aa0 │ │ │ │ mulls r6, r1, r7 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ str r9, [sp, r6, lsl #20]! │ │ │ │ - bl 0x31ec6c │ │ │ │ + bl 0x31eb1c │ │ │ │ andls r0, r6, #5 │ │ │ │ ldc2l 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ ldrb r9, [fp], r6, lsl #20 │ │ │ │ - orrseq pc, ip, r4, asr #4 │ │ │ │ + cmppvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcne pc, r4, r4, asr #4 │ │ │ │ + rsbeq pc, r4, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf165428f │ │ │ │ @ instruction: 0xf6f8febf │ │ │ │ - svclt 0x0000f879 │ │ │ │ + svclt 0x0000f921 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - eorseq fp, r3, r8, asr lr │ │ │ │ + eorseq fp, r3, r8, lsl sp │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf601d044 │ │ │ │ vbit , , │ │ │ │ cmplt r1, fp, lsl #2 │ │ │ │ teqpvs ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0x118324 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0x1181d4 │ │ │ │ strbmi r6, [r3, #-2075]! @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf06fd208 │ │ │ │ @ instruction: 0x46180315 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bne 0x17e4f40 │ │ │ │ + bne 0x17e4df0 │ │ │ │ ldmle r2!, {r3, r4, r7, r9, lr}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f548 │ │ │ │ + bl 0xfec6f3f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, ror #31 │ │ │ │ vnmla.f32 s8, s26, s8 │ │ │ │ addlt r3, r3, r0, ror pc │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldmpl r3, {r1, r4, r8, r9, sl, fp, sp}^ │ │ │ │ andeq pc, r1, #-1073741824 @ 0xc0000000 │ │ │ │ svccs 0x0013d01e │ │ │ │ svccs 0x0004d01c │ │ │ │ ldmdami sp!, {r0, r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ - blcs 0x12c87c │ │ │ │ + blcs 0x12c72c │ │ │ │ svccs 0x0011d05f │ │ │ │ stcle 0, cr13, [r9], {105} @ 0x69 │ │ │ │ tstle r7, r0, lsl pc │ │ │ │ @ instruction: 0x46301e73 │ │ │ │ vst3.8 {d20-d22}, [pc :64], r9 │ │ │ │ movwcs r7, #640 @ 0x280 │ │ │ │ - @ instruction: 0xf99ef760 │ │ │ │ + blx 0x12d5fc0 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ ldrmi r4, [r8], -fp, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmppl r2, pc, lsr #16 │ │ │ │ eorsle r2, lr, r0, lsl #22 │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ ldrtmi r2, [r0], -r0, asr #4 │ │ │ │ tstls r0, r1, lsl #6 │ │ │ │ - ldc2 7, cr15, [r4], #380 @ 0x17c │ │ │ │ + ldc2l 7, cr15, [ip, #-380] @ 0xfffffe84 │ │ │ │ movwne lr, #2525 @ 0x9dd │ │ │ │ - bmi 0xb46b04 │ │ │ │ - bcs 0x12e910 │ │ │ │ + bmi 0xb469b4 │ │ │ │ + bcs 0x12e7c0 │ │ │ │ stmdbmi r6!, {r1, r3, r6, r8, sl, fp, ip, lr, pc} │ │ │ │ cmppl sl, r1, lsl #20 │ │ │ │ @ instruction: 0x4618b13a │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdami r1!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1829300 │ │ │ │ - blls 0x157278 │ │ │ │ + blls 0x157128 │ │ │ │ ldmdami sp, {r0, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ teqlt r3, #-2147483632 @ 0x80000010 │ │ │ │ ldrb r2, [fp, r0, lsl #6] │ │ │ │ tstpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r8, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1974430 │ │ │ │ - @ instruction: 0xf013fc0d │ │ │ │ + @ instruction: 0xf013fc15 │ │ │ │ stmdbls r0, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x00044603 │ │ │ │ stmdacs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mrcne 1, 3, sp, cr2, cr3, {6} │ │ │ │ ldrmi r9, [r1], #-0 │ │ │ │ @ instruction: 0xf7604630 │ │ │ │ - blls 0x156724 │ │ │ │ + blls 0x156874 │ │ │ │ stmdami pc, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1819100 │ │ │ │ stmdbls r0, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdami ip, {r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1819100 │ │ │ │ stmdbls r0, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdami r9, {r0, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1819100 │ │ │ │ stmdbls r0, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcne 7, 3, lr, cr3, cr2, {6} │ │ │ │ ldrmi r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7607380 │ │ │ │ - @ instruction: 0xe797f937 │ │ │ │ - @ instruction: 0xffc0f6f7 │ │ │ │ + @ instruction: 0xe797f9df │ │ │ │ + @ instruction: 0xf868f6f8 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ ldrmi fp, [sp], -r1, lsr #1 │ │ │ │ @ instruction: 0x46814bba │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ subscs r2, r8, #0, 2 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf1890300 │ │ │ │ @ instruction: 0xf197eda6 │ │ │ │ - addeq pc, r6, r7, ror #17 │ │ │ │ + addeq pc, r6, pc, ror #17 │ │ │ │ svcmi 0x0080f5b6 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ stccs 6, cr4, [r0], {128} @ 0x80 │ │ │ │ sbchi pc, pc, r0 │ │ │ │ eormi r1, r3, #1840 @ 0x730 │ │ │ │ sbchi pc, r5, r0, asr #32 │ │ │ │ tstcs r2, r8, lsl #20 │ │ │ │ @ instruction: 0xf19a4640 │ │ │ │ - @ instruction: 0xf013fd35 │ │ │ │ + @ instruction: 0xf013fd3d │ │ │ │ @ instruction: 0x4603fc57 │ │ │ │ svcpl 0x0080f510 │ │ │ │ adchi pc, r6, r0, lsl #1 │ │ │ │ - @ instruction: 0xf8ccf197 │ │ │ │ + @ instruction: 0xf8d4f197 │ │ │ │ @ instruction: 0xf6499b11 │ │ │ │ vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ mrcne 2, 2, r2, cr9, cr7, {4} │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ submi r4, r0, #16777216 @ 0x1000000 │ │ │ │ vhadd.u32 d20, d15, d1 │ │ │ │ addsmi r0, r9, #738197504 @ 0x2c000000 │ │ │ │ pkhbtmi r6, sl, r2, lsl #16 │ │ │ │ sasxmi fp, r9, r8 │ │ │ │ strmi r1, [fp], r8, asr #28 │ │ │ │ mulls r4, r0, r2 │ │ │ │ adchi pc, r9, r0, lsl #4 │ │ │ │ - bne 0x15a4d0c │ │ │ │ + bne 0x15a4bbc │ │ │ │ vqsub.s8 d4, d16, d4 │ │ │ │ svcmi 0x009880a4 │ │ │ │ svceq 0x0070ee1d │ │ │ │ andpl pc, r0, #620756992 @ 0x25000000 │ │ │ │ andls r9, r6, r5, lsl #4 │ │ │ │ mrrcne 8, 3, r5, r1, cr10 │ │ │ │ - bcs 0x12c608 │ │ │ │ + bcs 0x12c4b8 │ │ │ │ addshi pc, sl, r0 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf41580c6 │ │ │ │ ldrmi r4, [r7], -r0, lsl #5 │ │ │ │ rscshi pc, r1, r0 │ │ │ │ @ instruction: 0xf0c04553 │ │ │ │ @ instruction: 0xf64980ab │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ ldmdavs lr, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0004426 │ │ │ │ @ instruction: 0xf415813a │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ teqcs r2, #0, 10 │ │ │ │ - blvc 0xfe193bdc │ │ │ │ + blvc 0xfe193a8c │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ stc 6, cr4, [sp, #356] @ 0x164 │ │ │ │ @ instruction: 0xf1977b02 │ │ │ │ - adcsmi pc, r0, #201728 @ 0x31400 │ │ │ │ + adcsmi pc, r0, #209920 @ 0x33400 │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf19a461a │ │ │ │ - strmi pc, [r3], -pc, lsl #25 │ │ │ │ + @ instruction: 0x4603fc97 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ addsmi r8, lr, #1073741841 @ 0x40000011 │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ @ instruction: 0xf4139e04 │ │ │ │ - b 0x14f03a4 │ │ │ │ + b 0x14f0254 │ │ │ │ svclt 0x000c3363 │ │ │ │ andcs r2, r9, #-1342177280 @ 0xb0000000 │ │ │ │ @ instruction: 0xf0034426 │ │ │ │ ldrtmi r0, [r1], -r4, lsl #6 │ │ │ │ movwcs r4, #33562 @ 0x831a │ │ │ │ - @ instruction: 0xf888f760 │ │ │ │ + @ instruction: 0xf930f760 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x4565bc │ │ │ │ + blx 0x45646c │ │ │ │ @ instruction: 0xf1202028 │ │ │ │ movwcs pc, #2321 @ 0x911 @ │ │ │ │ @ instruction: 0xf64a6186 │ │ │ │ vmla.f d22, d0, d0[1] │ │ │ │ @ instruction: 0x61432197 │ │ │ │ smlabtvs r4, r3, r1, r6 │ │ │ │ @ instruction: 0xf8ccf050 │ │ │ │ - bls 0x2ab370 │ │ │ │ - blcs 0x12e854 │ │ │ │ + bls 0x2ab220 │ │ │ │ + blcs 0x12e704 │ │ │ │ teqphi fp, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x16af70 │ │ │ │ + blcc 0x16ae20 │ │ │ │ subspl r9, r3, r6, lsl #18 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5a98082 │ │ │ │ vst4.8 {d21-d24}, [pc :256], r6 │ │ │ │ ldmdacc r0!, {r8, lr} │ │ │ │ - @ instruction: 0xff0cf755 │ │ │ │ + @ instruction: 0xffb4f755 │ │ │ │ rsbsle r2, ip, r0, lsl #16 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ strtmi sp, [r3], -r6, lsr #8 │ │ │ │ ldmdavs r1, {r0, r1, r4, r6, r9, fp, lr} │ │ │ │ subsmi r9, r1, pc, lsl sl │ │ │ │ @@ -270481,62 +270396,62 @@ │ │ │ │ @ instruction: 0xf415af35 │ │ │ │ @ instruction: 0xf43f4480 │ │ │ │ @ instruction: 0xf06faf31 │ │ │ │ bfi r0, r5, #6, #26 │ │ │ │ movwls r4, #30789 @ 0x7845 │ │ │ │ ldc2l 1, cr15, [r6], #-516 @ 0xfffffdfc │ │ │ │ ldrb r9, [pc, -r7, lsl #22] │ │ │ │ - blx 0x20d479a │ │ │ │ + blx 0x20d464a │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0d3 │ │ │ │ tstcs r1, r4, lsr #4 │ │ │ │ - sbcne pc, ip, r4, asr #4 │ │ │ │ + addeq pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 1, cr15, [r8, #480] @ 0x1e0 │ │ │ │ - @ instruction: 0xf75e4628 │ │ │ │ - @ instruction: 0x4628ffbf │ │ │ │ - blx 0x1cd47be │ │ │ │ + @ instruction: 0xf75f4628 │ │ │ │ + strtmi pc, [r8], -r7, ror #16 │ │ │ │ + blx 0x1cd466e │ │ │ │ strb r4, [r3, r3, lsr #12] │ │ │ │ stmiane r0!, {r0, r5, r6, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf75f4451 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf649d06a │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf4152397 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ strtmi r6, [r6], #-2078 @ 0xfffff7e2 │ │ │ │ strtmi lr, [r0], -lr, asr #14 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ @ instruction: 0xf7fe9307 │ │ │ │ strmi pc, [r4], -r3, lsl #28 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ @ instruction: 0xf6498097 │ │ │ │ vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ - blls 0x2e1134 │ │ │ │ + blls 0x2e0fe4 │ │ │ │ @ instruction: 0xf6496816 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ ldrbmi r2, [r3, #-663] @ 0xfffffd69 │ │ │ │ ldmdavs r7, {r1, r2, sl, lr} │ │ │ │ @ instruction: 0xf415d058 │ │ │ │ - blx 0xfeef04f0 │ │ │ │ + blx 0xfeef03a0 │ │ │ │ svclt 0x000cf587 │ │ │ │ andcs r2, r1, #805306368 @ 0x30000000 │ │ │ │ teqcs r2, #1785856 @ 0x1b4000 │ │ │ │ ldmdami sp, {r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ - blx 0x6d4d0c │ │ │ │ + blx 0x6d4bbc │ │ │ │ @ instruction: 0xf75be779 │ │ │ │ - @ instruction: 0xf5a9fd19 │ │ │ │ + @ instruction: 0xf5a9fdc1 │ │ │ │ vst4.8 {d21-d24}, [pc :256], r6 │ │ │ │ ldmdacc r0!, {r8, lr} │ │ │ │ - mcr2 7, 4, pc, cr14, cr5, {2} @ │ │ │ │ + @ instruction: 0xff36f755 │ │ │ │ movwls lr, #30584 @ 0x7778 │ │ │ │ - blls 0x229fa0 │ │ │ │ + blls 0x229e50 │ │ │ │ @ instruction: 0xf75f18e1 │ │ │ │ - teqplt r8, #3211264 @ p-variant is OBSOLETE @ 0x310000 │ │ │ │ + teqplt r8, #14221312 @ p-variant is OBSOLETE @ 0xd90000 │ │ │ │ andsvs pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ eorvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ strtmi r4, [r6], #-1363 @ 0xfffffaad │ │ │ │ subsle r6, r6, r1, lsl r8 │ │ │ │ @@ -270550,75 +270465,75 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ stmdals r6, {r1, r3, r4, r5, r8, fp, lr} │ │ │ │ - bcs 0x12e7ac │ │ │ │ - bcc 0x18fd3c │ │ │ │ - bcs 0x12c7b4 │ │ │ │ + bcs 0x12e65c │ │ │ │ + bcc 0x18fbec │ │ │ │ + bcs 0x12c664 │ │ │ │ svcge 0x0046f47f │ │ │ │ movwls r4, #18486 @ 0x4836 │ │ │ │ @ instruction: 0xf9ccf182 │ │ │ │ ldr r9, [pc, -r4, lsl #22]! │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf19a461a │ │ │ │ - @ instruction: 0x4603fb7d │ │ │ │ + strmi pc, [r3], -r5, lsl #23 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf013aeee │ │ │ │ @ instruction: 0x4604fadd │ │ │ │ strtmi fp, [r3], -pc, lsl #7 │ │ │ │ @ instruction: 0xf649e7dc │ │ │ │ vsubw.s8 q11, q0, d16 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blls 0x284e3c │ │ │ │ + blls 0x284cec │ │ │ │ vst1.16 {d20-d22}, [r3], r0 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - blx 0x1a54e4a │ │ │ │ + blx 0x1c54cfa │ │ │ │ mcrrne 6, 0, r4, r1, cr3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blx 0xff254838 │ │ │ │ + blx 0xff2546e8 │ │ │ │ strtmi r4, [r3], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - bls 0x28cfa4 │ │ │ │ + bls 0x28ce54 │ │ │ │ strb r4, [lr, r0, asr #12]! │ │ │ │ movweq pc, #45167 @ 0xb06f @ │ │ │ │ mcrrne 7, 11, lr, r7, cr12 │ │ │ │ @ instruction: 0xf06fd013 │ │ │ │ stccs 3, cr0, [r0, #-84] @ 0xffffffac │ │ │ │ @ instruction: 0x4659d0b6 │ │ │ │ movwls r4, #17968 @ 0x4630 │ │ │ │ @ instruction: 0xf9e6f7fe │ │ │ │ str r9, [pc, r4, lsl #22]! │ │ │ │ - blx 0xfebd486c │ │ │ │ + blx 0xfebd471c │ │ │ │ ldrbmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ @ instruction: 0x4623f9dd │ │ │ │ andls lr, r4, r6, lsr #15 │ │ │ │ @ instruction: 0xff8cf15c │ │ │ │ - blcs 0x572844 │ │ │ │ + blcs 0x5726f4 │ │ │ │ stmdals r4, {r0, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - blx 0xfe7d488c │ │ │ │ + blx 0xfe7d473c │ │ │ │ strb r4, [r2, r3, lsl #12]! │ │ │ │ - @ instruction: 0xff58f19a │ │ │ │ - orrseq pc, ip, r4, asr #4 │ │ │ │ + @ instruction: 0xff60f19a │ │ │ │ + cmppvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcsne pc, ip, r4, asr #4 │ │ │ │ + rsbseq pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ @ instruction: 0xf16562b4 │ │ │ │ @ instruction: 0xf6f7fc05 │ │ │ │ - svclt 0x0000fdbf │ │ │ │ + svclt 0x0000fe67 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ - eorseq fp, r3, r8, ror #28 │ │ │ │ + eorseq fp, r3, r8, lsr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr13, {1} │ │ │ │ addlt r6, r4, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -270639,258 +270554,258 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ suble r0, r1, r0, lsl #30 │ │ │ │ tstpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - blx 0xffed4f50 │ │ │ │ - blx 0x1254938 │ │ │ │ + blx 0xd4e00 │ │ │ │ + blx 0x12547e8 │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0x12efe0 │ │ │ │ - blcc 0x18fdf4 │ │ │ │ + blcs 0x12ee90 │ │ │ │ + blcc 0x18fca4 │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami fp, {r4, r5, r6, r7, r8, pc} │ │ │ │ - blx 0x854f1e │ │ │ │ + blx 0x854dce │ │ │ │ ldmdami r9, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf908f182 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1c481f0 │ │ │ │ strmi r0, [r2], -r1, lsl #6 │ │ │ │ strbmi r4, [r1], -r3, asr #8 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf75f2308 │ │ │ │ - strbmi pc, [r1], -r1, asr #29 @ │ │ │ │ + strbmi pc, [r1], -r9, ror #30 @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ stmdbls r3, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xe7c9fa31 │ │ │ │ - blcs 0x12f04c │ │ │ │ - blcc 0x18fd88 │ │ │ │ + blcs 0x12eefc │ │ │ │ + blcc 0x18fc38 │ │ │ │ @ instruction: 0xb11351bb │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ stmdami r4, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf8def182 │ │ │ │ @ instruction: 0xf6f7e7f8 │ │ │ │ - svclt 0x0000fd35 │ │ │ │ + svclt 0x0000fddd │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #76, 28 @ 0x4c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6fb8c │ │ │ │ + bl 0xfec6fa3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55c734 │ │ │ │ + blmi 0x55c5e4 │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf1890300 │ │ │ │ stmdage r1, {r1, r2, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9cef169 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1694620 │ │ │ │ @ instruction: 0xf191f891 │ │ │ │ - strtmi pc, [r1], -r3, asr #27 │ │ │ │ + strtmi pc, [r1], -fp, asr #27 │ │ │ │ @ instruction: 0xf980f169 │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9fcf169 │ │ │ │ @ instruction: 0xf169a801 │ │ │ │ mulcs r1, fp, r9 │ │ │ │ - blx 0xffad501c │ │ │ │ + blx 0xffcd4ecc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6fbe4 │ │ │ │ + bl 0xfec6fa94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x169c94c │ │ │ │ + bmi 0x169c7fc │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ - blcs 0x2e0654 │ │ │ │ + blcs 0x2e0504 │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - strtne pc, [r4], r2, asr #12 │ │ │ │ + strbteq pc, [r4], -r2, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf19a9600 │ │ │ │ - stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf19a9600 │ │ │ │ - bge 0x2581e8 │ │ │ │ + bge 0x2580b8 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - rsbcs pc, ip, r4, asr #4 │ │ │ │ + eorne pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #280] @ 0x118 │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrvc pc, [r0, #583] @ 0x247 │ │ │ │ + ldrbvs pc, [r0, #-583] @ 0xfffffdb9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x2a03d0 │ │ │ │ + bcs 0x2a0280 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x1926c08 │ │ │ │ + blpl 0x1926ab8 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - strcs pc, [r0, #-580] @ 0xfffffdbc │ │ │ │ + strbeq pc, [r0, #580] @ 0x244 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - subcs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ + andne pc, ip, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrbne pc, [r4, #580]! @ 0x244 @ │ │ │ │ + ldreq pc, [r4, #580]! @ 0x244 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - andscs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ + sbcseq pc, ip, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strcs pc, [r4, #-580] @ 0xfffffdbc │ │ │ │ + strbeq pc, [r4, #580] @ 0x244 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - subscs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ + andsne pc, r4, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d20, d28 │ │ │ │ - vshl.s64 , q12, #0 │ │ │ │ + vshl.s64 d16, d24, #0 │ │ │ │ @ instruction: 0xf642052e │ │ │ │ - vsubhn.i16 d17, q8, q10 │ │ │ │ + vmlsl.s q8, d0, d0[5] │ │ │ │ stmvs r3, {r0, r1, r2, r3, r5, r9, sl} │ │ │ │ @ instruction: 0xf642e7a9 │ │ │ │ - vsubhn.i16 d17, q8, q10 │ │ │ │ + vmlsl.s q8, d0, d0[5] │ │ │ │ str r0, [r4, pc, lsr #12]! │ │ │ │ - andscs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ + sbcseq pc, r4, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vabd.s8 d30, d20, d24 │ │ │ │ - vsubl.s8 q9, d0, d12 │ │ │ │ + vmlal.s q8, d16, d0[3] │ │ │ │ str r0, [r3, lr, lsr #4]! │ │ │ │ - subscs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ + andsne pc, ip, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d20, d14 │ │ │ │ - vsubl.s8 q9, d0, d20 │ │ │ │ + vmlal.s q8, d16, d0[5] │ │ │ │ ldr r0, [r9, lr, lsr #4] │ │ │ │ - rsbcs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ + eorne pc, r4, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d20, d4 │ │ │ │ - vmlal.s q9, d0, d0[1] │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ str r0, [pc, lr, lsr #4] │ │ │ │ - eorscs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ + rscseq pc, ip, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vabd.s8 d30, d20, d10 │ │ │ │ - vmvn.i32 d18, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 q8, q10, #64 │ │ │ │ str r0, [r5, lr, lsr #4] │ │ │ │ - eorcs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ + rsceq pc, ip, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6fd50 │ │ │ │ + bl 0xfec6fc00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd8 │ │ │ │ - bmi 0x172d834 │ │ │ │ + bmi 0x172d6e4 │ │ │ │ strmi fp, [r5], -r8, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ @ instruction: 0xf64b7260 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ stmdbcs r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd562900 │ │ │ │ mrrcle 9, 4, r2, sp, cr0 @ │ │ │ │ rsbsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - blcs 0x12fce8 │ │ │ │ + blcs 0x12fb98 │ │ │ │ @ instruction: 0x4621d15c │ │ │ │ @ instruction: 0xf7294628 │ │ │ │ - @ instruction: 0x2c08fa37 │ │ │ │ + @ instruction: 0x2c08fadf │ │ │ │ stccs 13, cr13, [fp], {77} @ 0x4d │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf864f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x158758 │ │ │ │ + blcs 0x158608 │ │ │ │ strcs sp, [r6], -r2, ror #2 │ │ │ │ - blx 0xad6860 │ │ │ │ + blx 0xff4d6710 │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mrc2 7, 2, pc, cr6, cr13, {7} │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdbge r2, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andeq lr, r2, sp, asr #19 │ │ │ │ andeq lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf1962004 │ │ │ │ - stmdbge r2, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #4 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1962302 │ │ │ │ - @ instruction: 0xf641f91f │ │ │ │ + @ instruction: 0xf641f927 │ │ │ │ vsubw.s8 q10, q0, d4 │ │ │ │ @ instruction: 0x46300395 │ │ │ │ @ instruction: 0xf18a681f │ │ │ │ - @ instruction: 0x4623f8ff │ │ │ │ + strtmi pc, [r3], -r7, lsl #18 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ vmin.s8 d20, d4, d24 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vrshr.s64 d17, d24, #64 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ - sbccs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ + addne pc, ip, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xfe4d5296 │ │ │ │ - blcs 0x152b14 │ │ │ │ + blx 0xfe6d5146 │ │ │ │ + blcs 0x1529c4 │ │ │ │ @ instruction: 0x4626d134 │ │ │ │ - @ instruction: 0xf9e8f729 │ │ │ │ + blx 0xfe55678c │ │ │ │ stccs 7, cr14, [r2], {179} @ 0xb3 │ │ │ │ @ instruction: 0xe7bdddb1 │ │ │ │ teqle r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf7292641 │ │ │ │ - sbfx pc, pc, #19, #11 │ │ │ │ + str pc, [sl, r7, lsl #21]! │ │ │ │ @ instruction: 0x53acf24b │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13acc4 │ │ │ │ + blcs 0x13ab74 │ │ │ │ @ instruction: 0xf64bd09b │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r4, #1050] @ 0x41a │ │ │ │ @ instruction: 0x46224633 │ │ │ │ vmax.s8 d20, d4, d25 │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf04b002e │ │ │ │ @ instruction: 0xe78af8b7 │ │ │ │ @ instruction: 0x53acf24b │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13acf4 │ │ │ │ + blcs 0x13aba4 │ │ │ │ @ instruction: 0xf64bd095 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [lr, #1051] @ 0x41b │ │ │ │ strb r4, [r5, r6, lsr #12]! │ │ │ │ vmax.s8 d20, d11, d14 │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bicsle r2, r6, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9aaf729 │ │ │ │ + blx 0x15d6808 │ │ │ │ @ instruction: 0x2641e775 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ @ instruction: 0x03bcf24b │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ @@ -270908,36 +270823,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldreq pc, [ip, #587]! @ 0x24b │ │ │ │ ldreq pc, [r4, #704] @ 0x2c0 │ │ │ │ ldrsbls pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ - beq 0x195430 │ │ │ │ + beq 0x1952e0 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ - bl 0x270e34 │ │ │ │ + bl 0x270ce4 │ │ │ │ @ instruction: 0xf815010a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #30 │ │ │ │ - ldccs 12, cr3, [pc], #-4 @ 0x118d30 │ │ │ │ + ldccs 12, cr3, [pc], #-4 @ 0x118be0 │ │ │ │ @ instruction: 0xf169d80c │ │ │ │ msrne SPSR_x, fp, ror #16 │ │ │ │ - ldreq pc, [pc], #-4 @ 0x118d40 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x118bf0 │ │ │ │ @ instruction: 0xf857b130 │ │ │ │ - blx 0x324dd0 │ │ │ │ + blx 0x324c80 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ eorcc pc, r2, r7, asr #16 │ │ │ │ mvnle r4, sp, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrsheq fp, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6ff70 │ │ │ │ + bl 0xfec6fe20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a11 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -270949,32 +270864,32 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19abd10 │ │ │ │ - svclt 0x0000fc9d │ │ │ │ + svclt 0x0000fca5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbvs pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ @ instruction: 0xff9cf168 │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ - blne 0x1a0ce40 │ │ │ │ + blne 0x1a0ccf0 │ │ │ │ svcne 0x0001f814 │ │ │ │ andseq pc, pc, #3 │ │ │ │ cmpne fp, r8, asr #28 │ │ │ │ - blx 0x2a2f00 │ │ │ │ + blx 0x2a2db0 │ │ │ │ ldmle r2!, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r3, r9, asr r8 @ │ │ │ │ rscle r4, lr, sl, lsl r2 │ │ │ │ @ instruction: 0xf1684638 │ │ │ │ strbmi pc, [r4, #-4017] @ 0xfffff04f @ │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -270998,15 +270913,15 @@ │ │ │ │ @ instruction: 0xf64be8c0 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ teqppl r6, #700448768 @ p-variant is OBSOLETE @ 0x29c00000 │ │ │ │ @ instruction: 0xf8d33b30 │ │ │ │ movwls r3, #8848 @ 0x2290 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bcs 0x125a98 │ │ │ │ + bcs 0x125948 │ │ │ │ @ instruction: 0xf64bd170 │ │ │ │ vshl.s64 d17, d16, #0 │ │ │ │ movwcs r2, #1431 @ 0x597 │ │ │ │ stmdavs fp!, {r0, r1, r5, sp, lr} │ │ │ │ strbtle r0, [r1], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ rscvs fp, r3, fp, lsl r2 │ │ │ │ @@ -271015,71 +270930,71 @@ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ movweq r0, #13061 @ 0x3305 │ │ │ │ @ instruction: 0x61236923 │ │ │ │ @ instruction: 0xf5a73404 │ │ │ │ @ instruction: 0x46315036 │ │ │ │ ldmdacc r0!, {r7, r8, r9, sp} │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ - @ instruction: 0xf7284623 │ │ │ │ - stmdavs fp!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7294623 │ │ │ │ + stmdavs fp!, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d4-d6}, [r3], r6 │ │ │ │ ldmiblt r8, {r8, r9, sp} │ │ │ │ - blmi 0x1b07da4 │ │ │ │ - blls 0x1372f44 │ │ │ │ + blmi 0x1b07c54 │ │ │ │ + blls 0x1372df4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhlt r8, [sl], #-6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmcc pc!, {r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf64a2214 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - blx 0x1a256a │ │ │ │ + blx 0x1a241a │ │ │ │ mrrcvs 2, 0, r5, r2, cr8 │ │ │ │ - bcs 0x1476a0 │ │ │ │ + bcs 0x147550 │ │ │ │ @ instruction: 0xf1a6d13f │ │ │ │ - blcs 0x199b6c │ │ │ │ + blcs 0x199a1c │ │ │ │ @ instruction: 0x2e1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ teqmi r3, r9, ror r3 │ │ │ │ ldrble r0, [r2, #2009] @ 0x7d9 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ mcr2 7, 0, pc, cr8, cr15, {7} @ │ │ │ │ - blx 0x255582 │ │ │ │ + blx 0x455432 │ │ │ │ @ instruction: 0xf1682113 │ │ │ │ strb pc, [r8, r1, asr #29] @ │ │ │ │ @ instruction: 0xf00aa929 │ │ │ │ strb pc, [r4, pc, lsr #21] @ │ │ │ │ andls sl, r3, #671744 @ 0xa4000 │ │ │ │ - blx 0xfebd4f7c │ │ │ │ - bcs 0x13f764 │ │ │ │ + blx 0xfebd4e2c │ │ │ │ + bcs 0x13f614 │ │ │ │ ldrsb sp, [ip], -sp @ │ │ │ │ stcne 2, cr2, [r1, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf6f7a829 │ │ │ │ - ldr lr, [r7, ip, lsl #18] │ │ │ │ + @ instruction: 0xe797e9b4 │ │ │ │ @ instruction: 0x53aaf24b │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrne pc, [r0, #1611]! @ 0x64b │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ - blcs 0x13afe8 │ │ │ │ + blcs 0x13ae98 │ │ │ │ stmdavs fp!, {r0, r1, r2, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - andcc pc, r4, r4, asr #4 │ │ │ │ + sbcne pc, r4, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff2af04a │ │ │ │ - bcs 0x192d84 │ │ │ │ + bcs 0x192c34 │ │ │ │ andcc sp, r1, #157 @ 0x9d │ │ │ │ tstcs r4, #200 @ 0xc8 │ │ │ │ stmdbge r7, {r0, r2, r4, r5, r9, fp, lr} │ │ │ │ - blx 0x202fce │ │ │ │ + blx 0x202e7e │ │ │ │ movwls pc, #13064 @ 0x3308 @ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x2010f8d9 │ │ │ │ @ instruction: 0xf8d99208 │ │ │ │ andls r2, r7, #12 │ │ │ │ @ instruction: 0xff02f7ff │ │ │ │ strtmi r9, [fp], #-2819 @ 0xfffff4fd │ │ │ │ @@ -271096,66 +271011,66 @@ │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ tstppl fp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3108469a │ │ │ │ movtcs pc, #35027 @ 0x88d3 @ │ │ │ │ stmdblt r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x36a870 │ │ │ │ + bge 0x36a720 │ │ │ │ @ instruction: 0xf1684618 │ │ │ │ tstpcs r4, #33, 30 @ p-variant is OBSOLETE @ 0x84 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ - blx 0x1e1d3e │ │ │ │ + blx 0x1e1bee │ │ │ │ ldcvs 3, cr5, [fp], {8} │ │ │ │ - strle r0, [pc, #-1883] @ 0x1188c9 │ │ │ │ + strle r0, [pc, #-1883] @ 0x118779 │ │ │ │ strtmi sl, [r2], -r5, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf77f9700 │ │ │ │ - tstpcs r4, #86016 @ p-variant is OBSOLETE @ 0x15000 │ │ │ │ + tstpcs r4, #774144 @ p-variant is OBSOLETE @ 0xbd000 │ │ │ │ strpl pc, [r8, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x1342e8 │ │ │ │ + blcs 0x134198 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ strb r6, [r8, -fp, ror #8] │ │ │ │ - bge 0x26a934 │ │ │ │ + bge 0x26a7e4 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9aef77f │ │ │ │ + blx 0x16d6cfc │ │ │ │ @ instruction: 0xf19ae7ef │ │ │ │ - andcs pc, r0, r1, asr fp @ │ │ │ │ - cmnpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + andcs pc, r0, r9, asr fp @ │ │ │ │ + teqppl r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcc R12_fiq, r4 │ │ │ │ + mvnne pc, r4, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12d9000 │ │ │ │ svclt 0x0000fee9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq sl, r7, #180, 28 @ 0xb40 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70284 │ │ │ │ + bl 0xfec70134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x5052a4 │ │ │ │ + bmi 0x505154 │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x398ae4 │ │ │ │ - blls 0x1f3114 │ │ │ │ + blmi 0x398994 │ │ │ │ + blls 0x1f2fc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x6d5736 │ │ │ │ + blx 0x8d55e6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec702d8 │ │ │ │ + bl 0xfec70188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a10 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -271166,18 +271081,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19abd10 │ │ │ │ - svclt 0x0000faeb │ │ │ │ + svclt 0x0000faf3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70330 │ │ │ │ + bl 0xfec701e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -271189,21 +271104,21 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19abd00 │ │ │ │ - svclt 0x0000fabd │ │ │ │ + svclt 0x0000fac5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7038c │ │ │ │ + bl 0xfec7023c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x85cf54 │ │ │ │ - blmi 0x885420 │ │ │ │ + bmi 0x85ce04 │ │ │ │ + blmi 0x8852d0 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ @@ -271223,43 +271138,43 @@ │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1f55870 │ │ │ │ + blx 0xfe155720 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r6, [pc], #-198 │ │ │ │ + rsbseq r6, pc, r6, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70418 │ │ │ │ + bl 0xfec702c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r7, cr8 │ │ │ │ - blmi 0x13054bc │ │ │ │ + blmi 0x130536c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d358f3 │ │ │ │ @ instruction: 0xb1426290 │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r8, r0, lsl r6 │ │ │ │ movwls r2, #12928 @ 0x3280 │ │ │ │ - svc 0x0096f6f6 │ │ │ │ + ldmda lr!, {r0, r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ vstrcs d9, [r0, #-12] │ │ │ │ @ instruction: 0xf8d3d03a │ │ │ │ addcs r3, r0, #144, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1889303 │ │ │ │ stmdage r5, {r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ ldc2l 1, cr15, [r0, #-416]! @ 0xfffffe60 │ │ │ │ stmdbge r5, {r9, sp} │ │ │ │ @ instruction: 0xf1682002 │ │ │ │ - blls 0x2186cc │ │ │ │ + blls 0x21857c │ │ │ │ vsubl.u q1, d15, d1 │ │ │ │ @ instruction: 0xf5038f5b │ │ │ │ movwcc r5, #49933 @ 0xc30d │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -271273,16 +271188,16 @@ │ │ │ │ strcc r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ stc2l 1, cr15, [ip, #416] @ 0x1a0 │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ stc2 1, cr15, [r0, #416] @ 0x1a0 │ │ │ │ @ instruction: 0x46302113 │ │ │ │ ldc2l 1, cr15, [ip, #-416]! @ 0xfffffe60 │ │ │ │ - blmi 0x7e12d0 │ │ │ │ - blls 0xa7333c │ │ │ │ + blmi 0x7e1180 │ │ │ │ + blls 0xa731ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r6, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bd70 │ │ │ │ @ instruction: 0xf1684630 │ │ │ │ @@ -271291,87 +271206,87 @@ │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 1, cr15, [r8, #416] @ 0x1a0 │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andcc r4, r8, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - svc 0x0032f6f6 │ │ │ │ + svc 0x00daf6f6 │ │ │ │ strb r3, [pc, r8, lsl #12] │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ vaba.s8 q15, q10, │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - blmi 0x2597e8 │ │ │ │ + vmla.f d17, d16, d0[7] │ │ │ │ + blmi 0x259698 │ │ │ │ andls r2, r0, fp, ror #5 │ │ │ │ stc2 1, cr15, [r6, #180] @ 0xb4 │ │ │ │ - @ instruction: 0xf9def19a │ │ │ │ + @ instruction: 0xf9e6f19a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, sl, asr #24 │ │ │ │ - eorseq fp, r3, r8, lsl #29 │ │ │ │ + @ instruction: 0x007f6d9a │ │ │ │ + eorseq fp, r3, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec70550 │ │ │ │ + bl 0xfec70400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x41d338 │ │ │ │ + blmi 0x41d1e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf6f63008 │ │ │ │ - andcs lr, r0, r4, lsl #30 │ │ │ │ + andcs lr, r0, ip, lsr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - rsbseq r6, pc, ip, lsl fp @ │ │ │ │ + rsbseq r6, pc, ip, ror #24 │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ cmppcc r8, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbseq r6, pc, sl, ror #21 │ │ │ │ + rsbseq r6, pc, sl, lsr ip @ │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ cmppcc r8, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe12211c │ │ │ │ + bne 0xfe121fcc │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrhteq r6, [pc], #-170 │ │ │ │ + rsbseq r6, pc, sl, lsl #24 │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x40e848 │ │ │ │ + blmi 0x40e6f8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2358 │ │ │ │ cmppcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbseq r6, pc, r8, ror sl @ │ │ │ │ + rsbseq r6, pc, r8, asr #23 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x8651f8 │ │ │ │ + blmi 0x8650a8 │ │ │ │ ldrsbtgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, r0, asr r3 │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -271393,28 +271308,28 @@ │ │ │ │ andcs r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ ldclt 0, cr6, [r0], {66} @ 0x42 │ │ │ │ cmppcc r8, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - rsbseq r6, pc, r0, asr #20 │ │ │ │ - rsbseq r6, pc, ip, lsr #20 │ │ │ │ + @ instruction: 0x007f6b90 │ │ │ │ + rsbseq r6, pc, ip, ror fp @ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x78d27c │ │ │ │ + blmi 0x78d12c │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d34350 │ │ │ │ - blne 0x59e238 │ │ │ │ + blne 0x59e0e8 │ │ │ │ ldmdale fp, {r0, r4, r7, r9, lr} │ │ │ │ - bcs 0x1735e8 │ │ │ │ - bcs 0x1cf92c │ │ │ │ + bcs 0x173498 │ │ │ │ + bcs 0x1cf7dc │ │ │ │ @ instruction: 0xf06fbf18 │ │ │ │ tstle r6, r5, lsl r0 │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ @ instruction: 0xf8c31350 │ │ │ │ ldclt 3, cr2, [r0], {88} @ 0x58 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -271422,22 +271337,22 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf5b26882 │ │ │ │ movwle r6, #20224 @ 0x4f00 │ │ │ │ strb r6, [sp, r1, lsl #16]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf06fe7ef │ │ │ │ strb r0, [ip, fp]! │ │ │ │ - ldrhteq r6, [pc], #-158 │ │ │ │ + rsbseq r6, pc, lr, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7072c │ │ │ │ + bl 0xfec705dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b082 │ │ │ │ - blcs 0x14955c │ │ │ │ - blcs 0x1150958 │ │ │ │ + blcs 0x14940c │ │ │ │ + blcs 0x1150808 │ │ │ │ vfma.f32 , , │ │ │ │ vrshr.s64 d16, d28, #64 │ │ │ │ ldclpl 2, cr0, [r3], {148} @ 0x94 │ │ │ │ addeq pc, r0, #60 @ 0x3c │ │ │ │ @ instruction: 0xf11cd011 │ │ │ │ andle r0, lr, r6, lsl #30 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @@ -271450,15 +271365,15 @@ │ │ │ │ andcs r2, r0, #67108865 @ 0x4000001 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x46114616 │ │ │ │ ldceq 6, cr4, [r2], {21} │ │ │ │ stc2 10, cr15, [ip], {15} @ │ │ │ │ movwcs r6, #3 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bcs 0x2716a0 │ │ │ │ + bcs 0x271550 │ │ │ │ ldm pc, {r0, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ ldrcs r0, [r8], -r3, lsl #28 │ │ │ │ and pc, ip, r0, asr #17 │ │ │ │ andlt r6, r2, r4, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -271501,17 +271416,17 @@ │ │ │ │ ldclpl 2, cr0, [r3], {148} @ 0x94 │ │ │ │ rsbseq pc, pc, #37 @ 0x25 │ │ │ │ streq lr, [r3, #-2626] @ 0xfffff5be │ │ │ │ vst2.32 {d22,d24}, [pc], fp │ │ │ │ stmibvs r9, {r7, r9, sp}^ │ │ │ │ tstcs r1, #31457280 @ 0x1e00000 │ │ │ │ mulcs r0, r3, r7 │ │ │ │ - cmnpvs r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + teqppl r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcc R12_fiq, r4 │ │ │ │ + mvnne pc, r4, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12d9000 │ │ │ │ svclt 0x0000fbe7 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ @@ -271546,97 +271461,97 @@ │ │ │ │ cmnphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ ldreq pc, [ip, fp, asr #4]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ stmdbeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ andcs r4, sl, #53477376 @ 0x3300000 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ - blx 0xfe255812 │ │ │ │ + blx 0xfe2556c2 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d981e0 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x937794 │ │ │ │ + blcs 0x937644 │ │ │ │ bicshi pc, r7, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf03f4649 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81bff040 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ ldmdavc fp, {} @ │ │ │ │ @ instruction: 0xf0402b20 │ │ │ │ @ instruction: 0x464381b6 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ - blx 0x19d5856 │ │ │ │ + blx 0x19d5706 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ orrshi pc, sp, r0, asr #32 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ addmi r7, r3, #1245184 @ 0x130000 │ │ │ │ - blcs 0xc493cc │ │ │ │ + blcs 0xc4927c │ │ │ │ orrshi pc, r5, r0, asr #32 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c84281 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ - blx 0xfe455d2a │ │ │ │ + blx 0xfe455bda │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf168dc17 │ │ │ │ stmdavs fp!, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x5aa1f8 │ │ │ │ - bllt 0x1fb0b84 │ │ │ │ + blle 0x5aa0a8 │ │ │ │ + bllt 0x1fb0a34 │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ @ instruction: 0xf641e7a2 │ │ │ │ vaddl.s8 q10, d0, d4 │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - rsccc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ + adccs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1996800 │ │ │ │ - @ instruction: 0x2001fdb9 │ │ │ │ + andcs pc, r1, r1, asr #27 │ │ │ │ @ instruction: 0xf884f169 │ │ │ │ andmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - sbccc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ + addcs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1996800 │ │ │ │ - andcs pc, r1, r9, lsr #27 │ │ │ │ + @ instruction: 0x2001fdb1 │ │ │ │ @ instruction: 0xf874f169 │ │ │ │ andmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - andmi pc, r0, #68, 4 @ 0x40000004 │ │ │ │ + sbccs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1996800 │ │ │ │ - mulcs r1, r9, sp │ │ │ │ + andcs pc, r1, r1, lsr #27 │ │ │ │ @ instruction: 0xf864f169 │ │ │ │ ldrteq pc, [ip], #587 @ 0x24b @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf64a2300 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x71a32797 │ │ │ │ - blx 0xed5dd6 │ │ │ │ + blx 0xed5c86 │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ea │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf168602b │ │ │ │ stmdavs fp!, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0x119a64 │ │ │ │ - blx 0xb55dfe │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0x119914 │ │ │ │ + blx 0xb55cae │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlabthi fp, r0, r2, pc @ │ │ │ │ ldceq 2, cr15, [ip], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf64a2201 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46642797 │ │ │ │ @@ -271644,15 +271559,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #222 @ 0xde │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x115d0a0 │ │ │ │ + bcs 0x115cf50 │ │ │ │ stmdbmi r3, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ ldmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -271670,33 +271585,33 @@ │ │ │ │ eorsvs r2, r3, r1, asr #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8c88094 │ │ │ │ @ instruction: 0xf64b1000 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x1f9b40 │ │ │ │ + blls 0x1f99f0 │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf5034d29 │ │ │ │ @ instruction: 0xf04f5209 │ │ │ │ andcc r0, r8, #0, 16 │ │ │ │ @ instruction: 0xf1682401 │ │ │ │ stmdage sl, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x6d5ec0 │ │ │ │ + blx 0x6d5d70 │ │ │ │ @ instruction: 0xf8ca2304 │ │ │ │ @ instruction: 0xf6493084 │ │ │ │ - vqdmlal.s , d16, d1[7] │ │ │ │ + vrsra.s64 d20, d13, #64 │ │ │ │ @ instruction: 0xf8ca0311 │ │ │ │ ands r3, r4, r0 │ │ │ │ svclt 0x00ac2c03 │ │ │ │ tstcs r0, r1, asr r6 │ │ │ │ ldrtmi sl, [r0], -ip, lsr #20 │ │ │ │ @ instruction: 0xf8ccf168 │ │ │ │ @ instruction: 0xf1a39b2c │ │ │ │ - blx 0xfedda550 │ │ │ │ + blx 0xfedda400 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r8, r5, asr #16 │ │ │ │ mcrrcs 4, 0, r3, r1, cr1 │ │ │ │ @ instruction: 0xf108d02c │ │ │ │ @ instruction: 0xf8190805 │ │ │ │ cdpcs 15, 4, cr6, cr0, cr1, {0} │ │ │ │ stccs 12, cr13, [r6], {246} @ 0xf6 │ │ │ │ @@ -271705,22 +271620,22 @@ │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r1, r0, lsl #2]! │ │ │ │ strtmi sl, [r0], -ip, lsr #20 │ │ │ │ strcs r2, [r7], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf8acf168 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1684630 │ │ │ │ - blls 0xc57c2c │ │ │ │ + blls 0xc57adc │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1083028 │ │ │ │ ldrb r0, [ip, r5, lsl #16] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r6, [pc], #-126 │ │ │ │ + rsbseq r6, pc, lr, lsl #18 │ │ │ │ ldrsheq fp, [r4], ip │ │ │ │ addseq sl, r7, #180, 28 @ 0xb40 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ @ instruction: 0xf88ef168 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, asr #22 │ │ │ │ @@ -271732,86 +271647,86 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1688ff0 │ │ │ │ vpmin.s8 , , │ │ │ │ @ instruction: 0xf2c004bc │ │ │ │ stcne 4, cr0, [r3], {148} @ 0x94 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x1133ac4 │ │ │ │ + bcs 0x1133974 │ │ │ │ svcge 0x0012f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf1686032 │ │ │ │ stmdavs fp!, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r1], -r6, lsl #14 │ │ │ │ andcs lr, r6, #28049408 @ 0x1ac0000 │ │ │ │ ldr r5, [fp, -r2, ror #9] │ │ │ │ @ instruction: 0x53baf24b │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13ba98 │ │ │ │ + blcs 0x13b948 │ │ │ │ svcge 0x0069f43f │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0061f57f │ │ │ │ - rsbmi pc, r8, r4, asr #4 │ │ │ │ + eorcc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9cef04a │ │ │ │ eorsvs lr, r3, r9, asr r7 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf8c5d001 │ │ │ │ @ instruction: 0xf641b000 │ │ │ │ vaddhn.i16 d20, q0, q2 │ │ │ │ mulls r0, r5, r4 │ │ │ │ vrhadd.s8 d18, d4, d1 │ │ │ │ - vmlal.s q10, d0, d0[3] │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ stmdavs r0!, {r1, r2, r3, r5, r9} │ │ │ │ - stc2l 1, cr15, [sl], #-612 @ 0xfffffd9c │ │ │ │ + ldc2l 1, cr15, [r2], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf1682001 │ │ │ │ @ instruction: 0xf641ff35 │ │ │ │ vsubw.s8 q10, q0, d4 │ │ │ │ eorscs r0, r5, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d4, d1 │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vshr.s64 q9, q2, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - blx 0xff556072 │ │ │ │ + blx 0xff555f22 │ │ │ │ @ instruction: 0xf1682001 │ │ │ │ @ instruction: 0xf641ff25 │ │ │ │ vsubw.s8 q10, q0, d4 │ │ │ │ eorcs r0, r9, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d4, d1 │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - blx 0xff156092 │ │ │ │ + blx 0xff155f42 │ │ │ │ @ instruction: 0xf1682001 │ │ │ │ @ instruction: 0xf641ff15 │ │ │ │ vsubw.s8 q10, q0, d4 │ │ │ │ eorcs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d4, d1 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - blx 0xfed560b2 │ │ │ │ + blx 0xfed55f62 │ │ │ │ @ instruction: 0xf1682001 │ │ │ │ @ instruction: 0xf641ff05 │ │ │ │ vsubw.s8 q10, q0, d4 │ │ │ │ eorcs r0, sl, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d4, d1 │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + vaddl.s8 q9, d0, d0 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - blx 0xfe9560d2 │ │ │ │ + blx 0xfe955f82 │ │ │ │ @ instruction: 0xf1682001 │ │ │ │ @ instruction: 0xf199fef5 │ │ │ │ - svclt 0x0000fdfd │ │ │ │ + svclt 0x0000fe05 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70d0c │ │ │ │ + bl 0xfec70bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0xb9d8b4 │ │ │ │ - blmi 0xbc5da0 │ │ │ │ + bmi 0xb9d764 │ │ │ │ + blmi 0xbc5c50 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ @ instruction: 0xf18858e6 │ │ │ │ @@ -271819,15 +271734,15 @@ │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d62397 │ │ │ │ ldmdavs fp, {r4, r7, r9, lr} │ │ │ │ addcs fp, r0, #4112384 @ 0x3ec000 │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ andls r0, r3, #200 @ 0xc8 │ │ │ │ @ instruction: 0xf6f69501 │ │ │ │ - andcs lr, r1, #20, 22 @ 0x5000 │ │ │ │ + andcs lr, r1, #188, 22 @ 0x2f000 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcpl pc, r4, r4, asr #17 │ │ │ │ movtcs pc, #51395 @ 0xc8c3 @ │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r2, lsr #2 │ │ │ │ @@ -271841,20 +271756,20 @@ │ │ │ │ sbcsle r2, r8, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5d1 │ │ │ │ @ instruction: 0x462a5136 │ │ │ │ vand d19, d4, d16 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ @ instruction: 0xf04a002e │ │ │ │ bfi pc, r9, (invalid: 18:6) @ │ │ │ │ - ldc2 1, cr15, [lr, #612] @ 0x264 │ │ │ │ + stc2 1, cr15, [r6, #612]! @ 0x264 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, r6, asr r3 @ │ │ │ │ + rsbseq r6, pc, r6, lsr #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ adclt r4, r2, sp, lsr #26 │ │ │ │ vnmls.f64 d4, d13, d29 │ │ │ │ stmdavs sp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @@ -271864,26 +271779,26 @@ │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ rsbscs r2, ip, #0, 2 │ │ │ │ stmiapl r6!, {r1, fp, sp, pc}^ │ │ │ │ ldmib r4!, {r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi pc, r0, #14024704 @ 0xd60000 │ │ │ │ - bllt 0x9f3c78 │ │ │ │ + bllt 0x9f3b28 │ │ │ │ addcs fp, r0, #-1342177269 @ 0xb000000b │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ vst4. {d16-d19}, [r3], r8 │ │ │ │ strls r3, [r1, #-832] @ 0xfffffcc0 │ │ │ │ stmdacc r3, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0xfec577fc │ │ │ │ + bl 0x16576ac │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350c4 │ │ │ │ - blmi 0x6a2964 │ │ │ │ - blls 0x973ca0 │ │ │ │ + blmi 0x6a2814 │ │ │ │ + blls 0x973b50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -271893,24 +271808,24 @@ │ │ │ │ sbcsle r2, r3, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5cc │ │ │ │ @ instruction: 0x462a5136 │ │ │ │ vand d19, d4, d16 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ @ instruction: 0xf04a002e │ │ │ │ @ instruction: 0xe7c1f8b1 │ │ │ │ - ldc2 1, cr15, [r6, #-612]! @ 0xfffffd9c │ │ │ │ + ldc2 1, cr15, [lr, #-612]! @ 0xfffffd9c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - @ instruction: 0x007f6294 │ │ │ │ + rsbseq r6, pc, r4, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70e9c │ │ │ │ + bl 0xfec70d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd1da44 │ │ │ │ + blmi 0xd1d8f4 │ │ │ │ adclt r2, r3, fp, lsl #16 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64abf04 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ mrc 3, 0, r2, cr13, cr7, {4} │ │ │ │ @@ -271920,20 +271835,20 @@ │ │ │ │ rsbscs r2, ip, #12, 2 │ │ │ │ ldrbtmi r4, [fp], #-2853 @ 0xfffff4db │ │ │ │ stmiapl r5!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmib r4, {r3, r7, r8, ip, sp, lr, pc} │ │ │ │ teqpcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi pc, r0, #13959168 @ 0xd50000 │ │ │ │ - bllt 0x1f3d58 │ │ │ │ + bllt 0x1f3c08 │ │ │ │ stmdbge r1, {r7, r9, sp} │ │ │ │ sbceq pc, r8, r4, lsl #2 │ │ │ │ andls r2, r3, #46137344 @ 0x2c00000 │ │ │ │ @ instruction: 0xf6f69501 │ │ │ │ - andcs lr, r1, #64, 20 @ 0x40000 │ │ │ │ + andcs lr, r1, #232, 20 @ 0xe8000 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcpl pc, r4, r4, asr #17 │ │ │ │ movtcs pc, #51395 @ 0xc8c3 @ │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r3, r2, lsr #2 │ │ │ │ @@ -271947,22 +271862,22 @@ │ │ │ │ sbcsle r2, r7, r0, lsl #22 │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf505d5d0 │ │ │ │ andcs r5, fp, #-2147483635 @ 0x8000000d │ │ │ │ vand d19, d4, d16 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ @ instruction: 0xf04a002e │ │ │ │ strb pc, [r5, r5, asr #16] @ │ │ │ │ - stc2l 1, cr15, [sl], {153} @ 0x99 │ │ │ │ + ldc2l 1, cr15, [r2], {153} @ 0x99 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, sl, lsr #3 │ │ │ │ + ldrshteq r6, [pc], #-42 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70f74 │ │ │ │ + bl 0xfec70e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ ldrdpl pc, [r8], r5 @ │ │ │ │ tstlt r5, sp, lsr #22 │ │ │ │ strls r9, [r0], -r4, lsl #28 │ │ │ │ @@ -271970,30 +271885,30 @@ │ │ │ │ andeq pc, fp, pc, asr #32 │ │ │ │ tstcs r2, ip, lsl #30 │ │ │ │ strbmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ sbcscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ - blx 0xfe457b06 │ │ │ │ + ldc2 7, cr15, [r4], #-336 @ 0xfffffeb0 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70fbc │ │ │ │ + bl 0xfec70e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr8, {7} │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d5461e │ │ │ │ - blvs 0x1c6e070 │ │ │ │ + blvs 0x1c6df20 │ │ │ │ strmi fp, [r8, r5, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf44ffef3 │ │ │ │ ldrtmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75432d0 │ │ │ │ - svclt 0x0000fb6f │ │ │ │ + svclt 0x0000fc17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ strhtlt r4, [fp], r6 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -272008,69 +271923,69 @@ │ │ │ │ ldm sl, {r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strbcc pc, [r4, #-2259] @ 0xfffff72d @ │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ stmiavs fp!, {r0, r1, r4, r6, r8, pc} │ │ │ │ vstrle d2, [ip, #-0] │ │ │ │ - bcs 0x2e1ad4 │ │ │ │ + bcs 0x2e1984 │ │ │ │ ldm pc, {r0, r3, fp, ip, lr, pc}^ @ │ │ │ │ rsceq pc, r3, r2, lsl r0 @ │ │ │ │ andeq r0, r8, r3, ror #1 │ │ │ │ rsceq r0, r3, r6, ror #1 │ │ │ │ andeq r0, r8, r8 │ │ │ │ cdpne 0, 6, cr0, cr2, cr15, {5} │ │ │ │ vpmin.s8 d2, d0, d31 │ │ │ │ andcs r8, r0, #144 @ 0x90 │ │ │ │ ldrmi r9, [r3], r4, lsl #4 │ │ │ │ ldmibeq ip!, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ - bcc 0x17e688 │ │ │ │ - bcs 0x10fe690 │ │ │ │ + bcc 0x17e538 │ │ │ │ + bcs 0x10fe540 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ eorscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - bcs 0x133edc │ │ │ │ + bcs 0x133d8c │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr3 │ │ │ │ @ instruction: 0xf819dc1c │ │ │ │ tstcs r0, r4 │ │ │ │ stmdage fp, {r2, r4, r5, r6, r9, sp} │ │ │ │ strls r9, [r8], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf1889109 │ │ │ │ - blls 0x294118 │ │ │ │ + blls 0x293fc8 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [r9, #124] @ 0x7c │ │ │ │ stmiavs sl!, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002c11 │ │ │ │ ldccs 1, cr8, [sp], {92} @ 0x5c │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ vst1.8 {d25-d28}, [pc], ip │ │ │ │ ands r3, r5, r0, lsl #4 │ │ │ │ - blvc 0x209555c │ │ │ │ + blvc 0x209540c │ │ │ │ tstcs r0, r4, ror r2 │ │ │ │ movwls sl, #22539 @ 0x580b │ │ │ │ - blvc 0x355520 │ │ │ │ + blvc 0x3553d0 │ │ │ │ ldmda sl!, {r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0339b05 │ │ │ │ andle r0, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0401d9a │ │ │ │ stmiavs sl!, {r1, r2, r3, r5, r8, pc}^ │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ andcs r9, r0, #12, 4 @ 0xc0000000 │ │ │ │ strcs fp, [r4], #667 @ 0x29b │ │ │ │ movwls r4, #41747 @ 0xa313 │ │ │ │ addcs r9, r0, #3072 @ 0xc00 │ │ │ │ - blx 0x24433a │ │ │ │ + blx 0x2441ea │ │ │ │ @ instruction: 0xf504a403 │ │ │ │ @ instruction: 0xf6f670a6 │ │ │ │ - blls 0x1d43dc │ │ │ │ + blls 0x1d452c │ │ │ │ smlalbtcc pc, r8, r4, r8 @ │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0xf1bb234c │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldclvs 1, cr8, [r1, #252]! @ 0xfc │ │ │ │ movtcs pc, #16975 @ 0x424f @ │ │ │ │ @@ -272087,17 +272002,17 @@ │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ @ instruction: 0xf16766f3 │ │ │ │ tstpcs r7, r9, lsr #30 @ p-variant is OBSOLETE │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ @ instruction: 0xff24f167 │ │ │ │ ldrbtmi r4, [fp], #-2905 @ 0xfffff4a7 │ │ │ │ @ instruction: 0xf858681b │ │ │ │ - @ instruction: 0xf6f70003 │ │ │ │ - blmi 0x1659e28 │ │ │ │ - blls 0xb73ff8 │ │ │ │ + @ instruction: 0xf6f80003 │ │ │ │ + blmi 0x1657f78 │ │ │ │ + blls 0xb73ea8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, fp, sp, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -272111,114 +272026,114 @@ │ │ │ │ vrsra.u64 d18, d7, #63 │ │ │ │ strbmi r2, [r1], -r0, asr #17 │ │ │ │ ldclvs 8, cr6, [r3, #104]! @ 0x68 │ │ │ │ movwls r4, #25236 @ 0x6294 │ │ │ │ svclt 0x008c4692 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf75d9302 │ │ │ │ - blls 0x1d8acc │ │ │ │ - b 0x5eb9f0 │ │ │ │ + blls 0x1d8c1c │ │ │ │ + b 0x5eb8a0 │ │ │ │ @ instruction: 0xf0000f08 │ │ │ │ stmiavs fp!, {r2, r7, pc} │ │ │ │ suble r2, r1, r2, lsl #22 │ │ │ │ svclt 0x00082802 │ │ │ │ subsle r3, r8, r8, ror #12 │ │ │ │ orreq pc, r0, #69206016 @ 0x4200000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strbtcc r9, [r8], -r6, lsl #16 │ │ │ │ - bne 0xff13407c │ │ │ │ - blx 0xffad7cce │ │ │ │ + bne 0xff133f2c │ │ │ │ + stc2 7, cr15, [lr], {46} @ 0x2e │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldmibvs r1!, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclvs 8, cr10, [r3, #28]! │ │ │ │ vsubw.u8 , , d7 │ │ │ │ @ instruction: 0xf75d21c0 │ │ │ │ - @ instruction: 0xf642fa95 │ │ │ │ + @ instruction: 0xf642fb3d │ │ │ │ vsubw.s8 q8, q8, d0 │ │ │ │ pkhbtmi r2, r1, r7, lsl #7 │ │ │ │ ldmdavs fp, {r0, r1, r2, fp, ip, pc} │ │ │ │ @ instruction: 0xf72e1ac0 │ │ │ │ - strmi pc, [r3], pc, asr #23 │ │ │ │ + sxtab16mi pc, r3, r7, ror #24 @ │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x1742f8 │ │ │ │ - bls 0x309cc0 │ │ │ │ + blcs 0x1741a8 │ │ │ │ + bls 0x309b70 │ │ │ │ @ instruction: 0xf47f9204 │ │ │ │ @ instruction: 0xf649af0d │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ stmiavs ip!, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa340d8 │ │ │ │ + bne 0xffa33f88 │ │ │ │ cdp2 1, 1, cr15, cr8, cr7, {3} │ │ │ │ strbmi r9, [sl], -r7, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mrc2 7, 4, pc, cr12, cr15, {7} │ │ │ │ - bls 0x2a7a20 │ │ │ │ + bls 0x2a78d0 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf75d4638 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x007df47f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ @ instruction: 0xf642d00a │ │ │ │ vsubw.s8 q8, q8, d0 │ │ │ │ stmdals r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff134110 │ │ │ │ - blx 0xfe857d62 │ │ │ │ + bne 0xff133fc0 │ │ │ │ + mcrr2 7, 2, pc, r4, cr14 @ │ │ │ │ adcsle r2, r5, r0, lsl #16 │ │ │ │ - blcs 0x1b435c │ │ │ │ + blcs 0x1b420c │ │ │ │ @ instruction: 0xf04fd05c │ │ │ │ ldrtmi r0, [r1], -r1, lsl #16 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ ldc2l 1, cr15, [r0, #412]! @ 0x19c │ │ │ │ strbmi r9, [r3], -r6, lsl #26 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ mcr2 7, 2, pc, cr14, cr15, {7} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, r8, rrx │ │ │ │ - ldrshteq r5, [pc], #-238 │ │ │ │ + ldrhteq r6, [pc], #-24 │ │ │ │ + rsbseq r6, pc, lr, asr #32 │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ movtcs pc, #51395 @ 0xc8c3 @ │ │ │ │ - mrc2 6, 7, pc, cr0, cr7, {7} │ │ │ │ + @ instruction: 0xff98f6f7 │ │ │ │ stmdacs r2, {r0, r1, r2, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d00a │ │ │ │ vsubw.s8 q8, q8, d0 │ │ │ │ stmdals r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff134178 │ │ │ │ - blx 0x1b57dca │ │ │ │ + bne 0xff134028 │ │ │ │ + ldc2 7, cr15, [r0], {46} @ 0x2e │ │ │ │ addle r2, r1, r0, lsl #16 │ │ │ │ ldrbmi r3, [r4, #-1640] @ 0xfffff998 │ │ │ │ strb sp, [r7, fp, asr #17] │ │ │ │ @ instruction: 0xe71f65f3 │ │ │ │ adcpl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - bcs 0x13c174 │ │ │ │ + bcs 0x13c024 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {1} │ │ │ │ adcsne pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r0], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 5, pc, cr12, cr15, {3} @ │ │ │ │ teqppl r6, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r2], -r2, lsl #22 │ │ │ │ vand d19, d4, d16 │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ stmiavs fp!, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs sl!, {r1, r2, r3, r4, r7, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ stmdbvs sl!, {r2, r3, r9, ip, pc}^ │ │ │ │ vst1.8 {d25-d28}, [pc]! │ │ │ │ strb r2, [sp], r0, lsr #5 │ │ │ │ @ instruction: 0xf75d4620 │ │ │ │ - streq pc, [r3, -r5, asr #21] │ │ │ │ + streq pc, [r3, -sp, ror #22] │ │ │ │ @ instruction: 0xf04fbf48 │ │ │ │ ldrle r0, [ip], #2048 @ 0x800 │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ andls lr, fp, #39583744 @ 0x25c0000 │ │ │ │ stmdbvs sl!, {r0, r8, r9, fp, sp} │ │ │ │ stmdbvs sl!, {r2, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf012d00a │ │ │ │ @@ -272227,34 +272142,34 @@ │ │ │ │ @ instruction: 0xf8192141 │ │ │ │ @ instruction: 0xf0221001 │ │ │ │ movwmi r0, #41599 @ 0xa27f │ │ │ │ stmibvs sl!, {r0, r2, r3, r9, ip, pc} │ │ │ │ stmibvs sl!, {r1, r2, r3, r9, ip, pc}^ │ │ │ │ vst1.8 {d25-d28}, [pc] │ │ │ │ strt r2, [r9], r0, lsl #5 │ │ │ │ - blx 0xfe95681c │ │ │ │ + blx 0xfeb566cc │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #18 │ │ │ │ sbcscc pc, r0, #13041664 @ 0xc70000 │ │ │ │ - @ instruction: 0xf982f754 │ │ │ │ + blx 0xbd7dc8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec713d0 │ │ │ │ + bl 0xfec71280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ eorscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf5a0460d │ │ │ │ addlt r5, r2, r6, lsr r1 │ │ │ │ @ instruction: 0xf8d16812 │ │ │ │ ldmiblt r2, {r5, r6, r9, lr}^ │ │ │ │ addcs r8, r0, #409600 @ 0x64000 │ │ │ │ sbceq pc, r8, r4, lsl #2 │ │ │ │ tstmi r6, r1, asr #20 │ │ │ │ @ instruction: 0x46196099 │ │ │ │ - svc 0x00bcf6f5 │ │ │ │ + stmda r4!, {r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350c4 │ │ │ │ andlt r2, r2, ip, asr #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -272264,31 +272179,31 @@ │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ adcsne pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ @ instruction: 0x4601d5d6 │ │ │ │ vmax.s8 d20, d4, d26 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ movwls r0, #4142 @ 0x102e │ │ │ │ stc2l 0, cr15, [sl, #292] @ 0x124 │ │ │ │ strb r9, [fp, r1, lsl #22] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71460 │ │ │ │ + bl 0xfec71310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ strmi r4, [r5], -lr, lsr #20 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xb22288 │ │ │ │ - blls 0x1f42f4 │ │ │ │ + blmi 0xb22138 │ │ │ │ + blls 0x1f41a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -272300,36 +272215,36 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01a2003 │ │ │ │ strmi pc, [r7], -r1, lsl #29 │ │ │ │ - blmi 0x646edc │ │ │ │ + blmi 0x646d8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32358 │ │ │ │ movwcs r1, #9040 @ 0x2350 │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17f50cc │ │ │ │ + bne 0x17f4f7c │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2ebcc0 │ │ │ │ + blgt 0x2ebb70 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf199e7b1 │ │ │ │ - svclt 0x0000f9e9 │ │ │ │ + svclt 0x0000f9f1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - @ instruction: 0x007f5b9c │ │ │ │ + rsbseq r5, pc, ip, ror #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldrcs pc, [r0, -fp, asr #12]! │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ adclt r4, r5, r0, lsl #23 │ │ │ │ @@ -272341,15 +272256,15 @@ │ │ │ │ @ instruction: 0xf10880b6 │ │ │ │ @ instruction: 0xf1b939ff │ │ │ │ vrecps.f32 d0, d0, d31 │ │ │ │ teqlt r5, r4, ror #1 │ │ │ │ svceq 0x0013f1b8 │ │ │ │ @ instruction: 0xf1b8bf18 │ │ │ │ @ instruction: 0xf0000f09 │ │ │ │ - blmi 0x1e3a6f0 │ │ │ │ + blmi 0x1e3a5a0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ addcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ cdp 1, 2, cr15, cr6, cr7, {4} │ │ │ │ @ instruction: 0xf1674668 │ │ │ │ @@ -272363,15 +272278,15 @@ │ │ │ │ andne lr, r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ strhlt r8, [lr, r9] │ │ │ │ @ instruction: 0xf64a2214 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - blx 0x1a3236 │ │ │ │ + blx 0x1a30e6 │ │ │ │ @ instruction: 0xf1033309 │ │ │ │ mrrcvs 0, 5, r0, r9, cr0 │ │ │ │ ldcvs 0, cr6, [r9], {49} @ 0x31 │ │ │ │ ldclvs 0, cr6, [fp], {113} @ 0x71 │ │ │ │ stmdagt r3, {r0, r1, r4, r5, r7, sp, lr} │ │ │ │ smlabteq r3, r6, r9, lr │ │ │ │ tstcs r4, #1073741881 @ 0x40000039 │ │ │ │ @@ -272380,93 +272295,93 @@ │ │ │ │ ldmdavs pc!, {r1, r3, r5, fp, sp, lr} @ │ │ │ │ movwmi pc, #39683 @ 0x9b03 @ │ │ │ │ andvs pc, r8, r4, lsl r8 @ │ │ │ │ stmdavs r8!, {r1, r3, r4, r6, sl, sp, lr}^ │ │ │ │ stmiavs r8!, {r3, r4, r7, sl, sp, lr} │ │ │ │ ldmib r5, {r3, r4, r6, r7, sl, sp, lr}^ │ │ │ │ stmib r3, {r0, r1, r8}^ │ │ │ │ - bllt 0x10da86c │ │ │ │ + bllt 0x10da71c │ │ │ │ stc2l 1, cr15, [r6, #-412] @ 0xfffffe64 │ │ │ │ - blle 0x62aee4 │ │ │ │ + blle 0x62ad94 │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ teqle r6, fp @ │ │ │ │ - blmi 0x12e2430 │ │ │ │ - blls 0x9f449c │ │ │ │ + blmi 0x12e22e0 │ │ │ │ + blls 0x9f434c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, r5, r4, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64b83f0 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ vmax.s8 q10, q2, │ │ │ │ - vmla.i d21, d0, d0[4] │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xe7dffcbf │ │ │ │ @ instruction: 0x53b6f24b │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13c4e4 │ │ │ │ + blcs 0x13c394 │ │ │ │ @ instruction: 0xf64bd0d0 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ - eorpl pc, ip, r4, asr #4 │ │ │ │ + rsccc pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], #292 @ 0x124 │ │ │ │ addcs lr, ip, #192, 14 @ 0x3000000 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc 1, cr15, [r0, #540]! @ 0x21c │ │ │ │ @ instruction: 0xf167a801 │ │ │ │ tstpcs r4, #20736 @ p-variant is OBSOLETE @ 0x5100 │ │ │ │ eorls r2, r1, #4, 4 @ 0x40000000 │ │ │ │ strmi pc, [r9], #-2819 @ 0xfffff4fd │ │ │ │ - blcs 0x175644 │ │ │ │ - bllt 0x200e560 │ │ │ │ + blcs 0x1754f4 │ │ │ │ + bllt 0x200e410 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf1b8dc1e │ │ │ │ ldcle 15, cr0, [lr], {2} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ vhadd.s8 d30, d11, d16 │ │ │ │ vrsra.s64 d21, d24, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baf42 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ subcs sl, r0, #58, 30 @ 0xe8 │ │ │ │ vmax.s8 q10, q2, │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ + vshr.s64 d19, d20, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xe730fc75 │ │ │ │ svceq 0x000bf1b8 │ │ │ │ @ instruction: 0xf649d1e0 │ │ │ │ - vqdmlal.s , d16, d1[7] │ │ │ │ + vrsra.s64 d20, d13, #64 │ │ │ │ movwls r0, #785 @ 0x311 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1674630 │ │ │ │ str pc, [r8, r1, ror #21] │ │ │ │ @ instruction: 0xf6496ca2 │ │ │ │ - vqdmlal.s , d16, d1[7] │ │ │ │ + vrsra.s64 d20, d13, #64 │ │ │ │ movwls r0, #785 @ 0x311 │ │ │ │ svclt 0x004200d3 │ │ │ │ vsubw.s8 q9, , d4 │ │ │ │ @ instruction: 0x93210300 │ │ │ │ @ instruction: 0xf06fe7ec │ │ │ │ @ instruction: 0xe7780015 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf199e773 │ │ │ │ - svclt 0x0000f8d7 │ │ │ │ + svclt 0x0000f8df │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r5, [pc], #-164 │ │ │ │ + rsbseq r5, pc, r4, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #-671088640 @ 0xd8000000 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @@ -272476,24 +272391,24 @@ │ │ │ │ andls r6, r0, r0, ror #4 │ │ │ │ @ instruction: 0xf506484b │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf5065709 │ │ │ │ stmdavs r0, {r8, r9, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - beq 0x4569c4 │ │ │ │ + beq 0x456874 │ │ │ │ @ instruction: 0xf1873708 │ │ │ │ @ instruction: 0xf8daed22 │ │ │ │ - bcs 0x1225a8 │ │ │ │ + bcs 0x122458 │ │ │ │ stmdage r3, {r1, r5, r6, ip, lr, pc} │ │ │ │ - blx 0xff4d6b4e │ │ │ │ + blx 0xff4d69fe │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ @ instruction: 0xf1672002 │ │ │ │ @ instruction: 0xf8d6fb73 │ │ │ │ - bllt 0xc2a8d0 │ │ │ │ + bllt 0xc2a780 │ │ │ │ strcs r4, [r1], #-1589 @ 0xfffff9cb │ │ │ │ strcc lr, [r1], #-3 │ │ │ │ mcrrcs 5, 8, r3, r1, cr4 │ │ │ │ @ instruction: 0xf8dbd035 │ │ │ │ @ instruction: 0xf5062348 │ │ │ │ andcc r5, r8, fp │ │ │ │ ldrtmi fp, [r8], -r2, lsl #18 │ │ │ │ @@ -272510,32 +272425,32 @@ │ │ │ │ ldrdmi pc, [r4], #134 @ 0x86 │ │ │ │ sbcsle r2, r9, r0, lsl #24 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ tstls r1, r8, lsr r6 │ │ │ │ @ instruction: 0xf1671e65 │ │ │ │ stmdbls r1, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ teqle fp, r0, lsl #16 │ │ │ │ - blx 0x1a2e76 │ │ │ │ + blx 0x1a2d26 │ │ │ │ mrrcvs 2, 0, r8, r2, cr5 │ │ │ │ eorsle r2, r5, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ strtmi r0, [r1], -r4, asr #5 │ │ │ │ - blx 0x58632 │ │ │ │ + blx 0x584e2 │ │ │ │ @ instruction: 0xf8cae7c2 │ │ │ │ addcs r9, r0, #0 │ │ │ │ tstpvc r2, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8cba803 │ │ │ │ @ instruction: 0xf6f59348 │ │ │ │ - @ instruction: 0x210bed98 │ │ │ │ + tstcs fp, r0, asr #28 │ │ │ │ @ instruction: 0xf167a803 │ │ │ │ @ instruction: 0x2107fbb7 │ │ │ │ @ instruction: 0xf167a803 │ │ │ │ andcs pc, r0, #183296 @ 0x2cc00 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - blx 0x856c06 │ │ │ │ + blx 0x856ab6 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ orrsle r2, ip, r0, lsl #20 │ │ │ │ @ instruction: 0xf8cb4b0f │ │ │ │ ldmdavs sl, {r3, r6, r8, r9, sp} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r5, r3, lsl r1 │ │ │ │ @@ -272545,463 +272460,463 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1674638 │ │ │ │ andscs pc, r4, #150528 @ 0x24c00 │ │ │ │ strhi pc, [r5, #-2818] @ 0xfffff4fe │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ @ instruction: 0xf199e7c0 │ │ │ │ - svclt 0x0000f825 │ │ │ │ + svclt 0x0000f82d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec718bc │ │ │ │ + bl 0xfec7176c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x81e644 │ │ │ │ - bcs 0x3468dc │ │ │ │ + blmi 0x81e4f4 │ │ │ │ + bcs 0x34678c │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blmi 0x78eb74 │ │ │ │ + blmi 0x78ea24 │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02301 │ │ │ │ @ instruction: 0x46184290 │ │ │ │ ldc2l 0, cr15, [r6], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdavs r3, {r0, r1, r3, sl, ip, lr}^ │ │ │ │ stmdavs r2, {r3, sl, ip, sp} │ │ │ │ strtmi sl, [r0], -r1, lsl #18 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x19586fe │ │ │ │ + blx 0x19585ae │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ - @ instruction: 0xffe2f198 │ │ │ │ + @ instruction: 0xffeaf198 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r5, pc, r2, lsr #15 │ │ │ │ + ldrshteq r5, [pc], #-130 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec71944 │ │ │ │ + bl 0xfec717f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ addlt r6, r2, r1, asr #16 │ │ │ │ ldmdblt r9, {r0, r1, r9, sl, lr} │ │ │ │ ldmvs r9, {r0, r2, r5, sp, lr, pc}^ │ │ │ │ tstlt r1, #8, 6 @ 0x20000000 │ │ │ │ adcmi r6, r0, #24, 16 @ 0x180000 │ │ │ │ vand , q13, │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ stmib sp, {r0, r4, r5}^ │ │ │ │ @ instruction: 0xf0493200 │ │ │ │ - blls 0x159460 │ │ │ │ + blls 0x159310 │ │ │ │ ldmdavs fp, {r0, r9, fp, ip, pc}^ │ │ │ │ - @ instruction: 0xf644b19b │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vand d27, d20, d11 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf646032e │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - bcs 0x11ac48 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + bcs 0x11aaf8 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0494010 │ │ │ │ strtmi fp, [r1], -r3, lsr #22 │ │ │ │ - addpl pc, r8, r4, asr #4 │ │ │ │ + submi pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0499200 │ │ │ │ - bls 0x159420 │ │ │ │ + bls 0x1592d0 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x12c004 │ │ │ │ + bcs 0x12beb4 │ │ │ │ @ instruction: 0xf646d050 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vqshl.s64 d19, d24, #0 │ │ │ │ + vbic.i32 q9, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf100072e │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ @ instruction: 0xb1b2340c │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf645d1f5 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf0490032 │ │ │ │ stmiavs r2!, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #12 │ │ │ │ - b 0xa67848 │ │ │ │ - bcs 0x11bc28 │ │ │ │ + b 0xa676f8 │ │ │ │ + bcs 0x11bad8 │ │ │ │ addsmi sp, r6, #232, 2 @ 0x3a │ │ │ │ @ instruction: 0xb1a5dd28 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrpl CPSR_fs, #73400320 @ 0x4600000 │ │ │ │ + mvncc pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - addpl pc, ip, r4, asr #4 │ │ │ │ + submi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04947f0 │ │ │ │ - @ instruction: 0xf644bacd │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vpmax.s8 , q10, │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf646032e │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ strmi r0, [r9, #303]! @ 0x12f │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfefd6998 │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + blt 0xfefd6848 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ vmax.s8 d20, d4, d25 │ │ │ │ - vshr.s64 d21, d4, #64 │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04947f0 │ │ │ │ svclt 0x0000baa5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec71aa8 │ │ │ │ + bl 0xfec71958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0496849 │ │ │ │ @ instruction: 0x4621fa95 │ │ │ │ @ instruction: 0xf64b2201 │ │ │ │ - vshr.s64 d22, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7ff0033 │ │ │ │ @ instruction: 0xf644ff75 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0494010 │ │ │ │ svclt 0x0000ba85 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec71ae8 │ │ │ │ + bl 0xfec71998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0496849 │ │ │ │ stmdami r6, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff58f7ff │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1b56a3c │ │ │ │ - ldrsbteq fp, [r3], -r0 │ │ │ │ + blt 0x1b568ec │ │ │ │ + mlaseq r3, r0, lr, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec71b24 │ │ │ │ + bl 0xfec719d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x369538 │ │ │ │ + blcs 0x3693e8 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x26aa24 │ │ │ │ + bleq 0x26a8d4 │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - sbcspl pc, r0, r4, asr #4 │ │ │ │ + addsmi pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1456a74 │ │ │ │ - strle r0, [pc], #-802 @ 0x11a954 │ │ │ │ + blx 0x1456924 │ │ │ │ + strle r0, [pc], #-802 @ 0x11a804 │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rscspl pc, ip, r4, asr #4 │ │ │ │ + adcsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfd6a98 │ │ │ │ - rscpl pc, ip, r4, asr #4 │ │ │ │ + blt 0xfd6948 │ │ │ │ + adcmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xe56aa4 │ │ │ │ + blx 0xe56954 │ │ │ │ vabd.s8 q15, q10, q12 │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ ldrb pc, [pc, sp, lsr #20] @ │ │ │ │ - adcpl pc, ip, r4, asr #4 │ │ │ │ + rsbmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xad6ac0 │ │ │ │ + blx 0xad6970 │ │ │ │ vaba.s8 q15, q10, q4 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d20, d0, d0[4] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ bfc pc, (invalid: 20:17) @ │ │ │ │ - adcspl pc, r8, r4, asr #4 │ │ │ │ + rsbsmi pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x756adc │ │ │ │ + blx 0x75698c │ │ │ │ vabd.s8 q15, q10, q5 │ │ │ │ - vmla.i d21, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ bfi pc, r1, (invalid: 20:3) @ │ │ │ │ - blcs 0x4e23d8 │ │ │ │ + blcs 0x4e2288 │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ - beq 0x5969e0 │ │ │ │ - beq 0x39d200 │ │ │ │ - beq 0x55d204 │ │ │ │ - beq 0x39d208 │ │ │ │ - bcs 0x1dcae0 │ │ │ │ + beq 0x596890 │ │ │ │ + beq 0x39d0b0 │ │ │ │ + beq 0x55d0b4 │ │ │ │ + beq 0x39d0b8 │ │ │ │ + bcs 0x1dc990 │ │ │ │ @ instruction: 0xf642d06c │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ ldrmi r0, [r1], -pc, lsr #32 │ │ │ │ ldmiblt sl!, {r0, r3, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xdc6d2a11 │ │ │ │ - blle 0xffe251fc │ │ │ │ + blle 0xffe250ac │ │ │ │ ldmle r2!, {r0, r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - @ instruction: 0x0011aaf5 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - @ instruction: 0x0011aab5 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, fp, ror #21 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, r1, ror #21 │ │ │ │ + andseq sl, r1, r5, lsr #19 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + andseq sl, r1, r5, ror #18 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, fp, r9 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + mulseq r1, r1, r9 │ │ │ │ stmiale r8, {r1, r2, r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andseq sl, r1, pc, asr #22 │ │ │ │ - andseq sl, r1, r9, asr fp │ │ │ │ - @ instruction: 0x0011aaff │ │ │ │ - andseq sl, r1, r9, lsl #22 │ │ │ │ - andseq sl, r1, r7, ror fp │ │ │ │ - andseq sl, r1, r1, lsl #23 │ │ │ │ - andseq sl, r1, fp, lsr fp │ │ │ │ - andseq sl, r1, r5, asr #22 │ │ │ │ - andseq sl, r1, r3, lsl fp │ │ │ │ - andseq sl, r1, sp, lsl fp │ │ │ │ - andseq sl, r1, r7, lsr #22 │ │ │ │ - andseq sl, r1, r1, lsr fp │ │ │ │ - andseq sl, r1, fp, lsl #23 │ │ │ │ - mulseq r1, r5, fp │ │ │ │ - mulseq r1, pc, fp @ │ │ │ │ - andseq sl, r1, r9, lsr #23 │ │ │ │ - @ instruction: 0x0011abb3 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - @ instruction: 0x0011abbd │ │ │ │ - andseq sl, r1, r7, asr #23 │ │ │ │ - @ instruction: 0x0011abd1 │ │ │ │ - andseq sl, r1, r3, ror #22 │ │ │ │ - andseq sl, r1, sp, ror #22 │ │ │ │ + @ instruction: 0x0011a9ff │ │ │ │ + andseq sl, r1, r9, lsl #20 │ │ │ │ + andseq sl, r1, pc, lsr #19 │ │ │ │ + @ instruction: 0x0011a9b9 │ │ │ │ + andseq sl, r1, r7, lsr #20 │ │ │ │ + andseq sl, r1, r1, lsr sl │ │ │ │ + andseq sl, r1, fp, ror #19 │ │ │ │ + @ instruction: 0x0011a9f5 │ │ │ │ + andseq sl, r1, r3, asr #19 │ │ │ │ + andseq sl, r1, sp, asr #19 │ │ │ │ + @ instruction: 0x0011a9d7 │ │ │ │ + andseq sl, r1, r1, ror #19 │ │ │ │ + andseq sl, r1, fp, lsr sl │ │ │ │ + andseq sl, r1, r5, asr #20 │ │ │ │ + andseq sl, r1, pc, asr #20 │ │ │ │ + andseq sl, r1, r9, asr sl │ │ │ │ + andseq sl, r1, r3, ror #20 │ │ │ │ + mulseq r1, r3, r8 │ │ │ │ + andseq sl, r1, sp, ror #20 │ │ │ │ + andseq sl, r1, r7, ror sl │ │ │ │ + andseq sl, r1, r1, lsl #21 │ │ │ │ + andseq sl, r1, r3, lsl sl │ │ │ │ + andseq sl, r1, sp, lsl sl │ │ │ │ svclt 0x00082802 │ │ │ │ orrsle r2, r2, sl, lsl #18 │ │ │ │ - tstpvs ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, ip, r4, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ stmiblt sl, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00042aff │ │ │ │ - cmppvs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xe780d0f2 │ │ │ │ - teqpvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsmi pc, r4, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 q15, q10, q14 │ │ │ │ - vmla.f d22, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ strb r0, [r7, lr, lsr #2]! │ │ │ │ - tstpvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicsmi pc, r8, r4, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 q15, q10, q9 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ ldrb r0, [sp, lr, lsr #2] │ │ │ │ - msrvs (UNDEF: 108), r4 │ │ │ │ + msrpl R12_fiq, r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 q15, q10, q4 │ │ │ │ - vmla.f d22, d16, d0[1] │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ ldrb r0, [r3, lr, lsr #2] │ │ │ │ - bicsvs pc, r4, r4, asr #4 │ │ │ │ + orrspl pc, r4, r4, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 q15, q10, q7 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ strb r0, [r9, lr, lsr #2] │ │ │ │ - mvnsvs pc, r4, asr #4 │ │ │ │ + @ instruction: 0x51b8f244 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 q15, q10, q2 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ + vmla.f d21, d0, d0[5] │ │ │ │ ldr r0, [pc, lr, lsr #2]! │ │ │ │ - @ instruction: 0x61b4f244 │ │ │ │ + cmnppl r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 d30, d20, d26 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ ldr r0, [r5, lr, lsr #2]! │ │ │ │ - cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 d30, d20, d16 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ str r0, [fp, lr, lsr #2]! │ │ │ │ - @ instruction: 0x71b4f244 │ │ │ │ + cmnpvs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 d30, d20, d22 │ │ │ │ - vaddw.s8 q11, q8, d0 │ │ │ │ + vmla.f d21, d0, d0[0] │ │ │ │ str r0, [r1, lr, lsr #2]! │ │ │ │ - orrsvs pc, r4, r4, asr #4 │ │ │ │ + cmpppl r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 d30, d20, d12 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ ldr r0, [r7, lr, lsr #2] │ │ │ │ - msrvc R8_usr, r4 │ │ │ │ + mvnpl pc, r4, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 d30, d20, d2 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ str r0, [sp, lr, lsr #2] │ │ │ │ - cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 d30, d20, d8 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ str r0, [r3, lr, lsr #2] │ │ │ │ - msrvc (UNDEF: 104), r4 │ │ │ │ + msrvs R8_fiq, r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 q15, q2, q15 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ ldrb r0, [r9, -lr, lsr #2]! │ │ │ │ - orrsvc pc, r4, r4, asr #4 │ │ │ │ + cmppvs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ svclt 0x0000e774 │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x3a3460 │ │ │ │ - beq 0x39d41c │ │ │ │ + beq 0x3a3310 │ │ │ │ + beq 0x39d2cc │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ @ instruction: 0xf6425852 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf049002f │ │ │ │ vadd.i8 , q10, │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ vadd.i8 , q10, │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ vadd.i8 , q10, │ │ │ │ - vmla.i d23, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d16, d20 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ vtst.8 , q10, │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vshr.s64 d22, d16, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ vtst.8 , q10, │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - @ instruction: 0xf644b8d1 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vtst.8 , q10, │ │ │ │ + vmla.i d22, d16, d0[2] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - @ instruction: 0xf644b8cb │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + vadd.i8 , q10, │ │ │ │ + vshr.s64 q11, q2, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - @ instruction: 0xf644b8c5 │ │ │ │ - vaddl.s8 q8, d0, d16 │ │ │ │ + vadd.i8 , q10, │ │ │ │ + vmla.i d22, d16, d0[4] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - @ instruction: 0xf644b8bf │ │ │ │ - vaddl.s8 q8, d0, d28 │ │ │ │ + vtst.8 d27, d20, d31 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - @ instruction: 0xf644b8b9 │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vtst.8 d27, d20, d25 │ │ │ │ + vshr.s64 q11, q10, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - @ instruction: 0xf644b8b3 │ │ │ │ - vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ + vtst.8 d27, d20, d19 │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - @ instruction: 0xf644b8ad │ │ │ │ - vmla.i d16, d0, d0[1] │ │ │ │ + vadd.i8 d27, d20, d29 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ - @ instruction: 0xf644b8a7 │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + vadd.i8 d27, d20, d23 │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ svclt 0x0000b8a1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec71eb0 │ │ │ │ + bl 0xfec71d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - @ instruction: 0xf6444504 │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vrshl.s8 d20, d4, d4 │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf890f049 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strtmi pc, [r9], -r9, lsl #31 │ │ │ │ - rsbeq pc, r8, r4, asr #12 │ │ │ │ + eorvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmlt r4, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf6474604 │ │ │ │ - vshr.s64 d22, d0, #64 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xf874f049 │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ rsbne lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ pkhtbmi pc, r0, sp, asr #18 @ │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ - @ instruction: 0xf644db22 │ │ │ │ - vabdl.s8 q8, d16, d0 │ │ │ │ + vqdmulh.s d29, d4, d18 │ │ │ │ + vqdmlsl.s , d0, d0[0] │ │ │ │ @ instruction: 0xf646072e │ │ │ │ - vsubhn.i16 d21, q0, q14 │ │ │ │ - @ instruction: 0xf644062f │ │ │ │ - vbic.i32 q8, #262144 @ 0x00040000 │ │ │ │ + vmlsl.s , d16, d0[7] │ │ │ │ + vmax.s8 d16, d4, d31 │ │ │ │ + vbic.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf04f052e │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r8, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ @ instruction: 0xf842f049 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - eorspl pc, ip, r3, asr #12 │ │ │ │ + rscscc pc, ip, r3, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r6!, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71f98 │ │ │ │ + bl 0xfec71e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - rsbcc pc, r4, r6, asr #12 │ │ │ │ + eorcs pc, r4, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - @ instruction: 0xf644460e │ │ │ │ - vbic.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + vmax.s8 d20, d4, d14 │ │ │ │ + vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf049052e │ │ │ │ and pc, r9, r9, lsl r8 @ │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf9c2f01a │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf049b109 │ │ │ │ strcc pc, [r4], #-2063 @ 0xfffff7f1 │ │ │ │ @@ -273009,26 +272924,26 @@ │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf900f01a │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf644bd70 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vmla.f32 , q2, q8 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf646032e │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - addeq pc, r4, r4, asr #12 │ │ │ │ + subvc pc, r4, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00eaf048 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7201c │ │ │ │ + bl 0xfec71ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ ldmdavs r7!, {r0, r2, r4, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r5, r7, lsr #32 │ │ │ │ ldm r6, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @@ -273081,54 +272996,54 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ @ instruction: 0xf642000f │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ - @ instruction: 0xf644bf69 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vmax.f32 , q2, │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ - @ instruction: 0xf644bf63 │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vmax.f32 , q2, │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf048002e │ │ │ │ - @ instruction: 0xf644bf5d │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vrecps.f32 , q2, │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ - @ instruction: 0xf644bf57 │ │ │ │ - vaddl.s8 q8, d16, d12 │ │ │ │ + vrecps.f32 , q2, │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ svclt 0x0000bf51 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72150 │ │ │ │ + bl 0xfec72000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf0489e04 │ │ │ │ qasxmi pc, r0, pc @ │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff36f048 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - @ instruction: 0xf644fccd │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + sha1c.32 , q10, │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ ldccs 15, cr15, [r1], {45} @ 0x2d │ │ │ │ stccs 0, cr13, [r2], {3} │ │ │ │ stccs 15, cr11, [sl, #-32] @ 0xffffffe0 │ │ │ │ adcslt sp, r6, #0, 2 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ @ instruction: 0xf644fd11 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484070 │ │ │ │ svclt 0x0000bf19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -273144,1122 +273059,1122 @@ │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ movwcs r4, #5701 @ 0x1645 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffecf019 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ strbmi r6, [r9], -r6, lsl #16 │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr10, cr8, {2} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - @ instruction: 0xf644ff69 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vmax.f32 , q2, │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strtmi pc, [r8], -r1, ror #29 │ │ │ │ ldc2l 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr8, cr8, {2} │ │ │ │ andle r2, r4, r1, lsl pc │ │ │ │ svclt 0x00082f02 │ │ │ │ svceq 0x000af1b8 │ │ │ │ adcslt sp, r6, #0, 2 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ @ instruction: 0xf644fcbb │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04843f8 │ │ │ │ strmi fp, [r4], -r3, asr #29 │ │ │ │ ldr r4, [sl, r7, lsl #12]! │ │ │ │ strmi r4, [r0], r5, lsl #12 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec72278 │ │ │ │ + bl 0xfec72128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fb95 │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ vmin.s8 d20, d10, d9 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf0484038 │ │ │ │ @ instruction: 0xf644be97 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0x462afe91 │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1dd90d0 │ │ │ │ - eorseq ip, r3, r0 │ │ │ │ - eorseq ip, r3, r0, lsr r0 │ │ │ │ - vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec722e4 │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6440fe8 │ │ │ │ - vrshr.s64 d16, d20, #64 │ │ │ │ - blmi 0x99b9ac │ │ │ │ + bllt 0x1dd8f80 │ │ │ │ + eorseq fp, r3, r0, asr #29 │ │ │ │ + ldrshteq fp, [r3], -r0 │ │ │ │ + vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ + bl 0xfec72194 │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + vmax.f32 q8, q10, q12 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + blmi 0x99b85c │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ and r4, r2, sp, lsl #12 │ │ │ │ movwcc r6, #51546 @ 0xc95a │ │ │ │ ldmdavs r9, {r1, r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ mvnsle r4, r1, lsr #7 │ │ │ │ @ instruction: 0xf6454611 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vaddl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf6460032 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ movwls r0, #4655 @ 0x122f │ │ │ │ cdp2 0, 6, cr15, cr4, cr8, {2} │ │ │ │ @ instruction: 0xf6449b01 │ │ │ │ - vsra.s64 d19, d24, #64 │ │ │ │ + vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, r8} │ │ │ │ streq lr, [r3], #-2596 @ 0xfffff5dc │ │ │ │ rsbsmi pc, r0, #52, 8 @ 0x34000000 │ │ │ │ - @ instruction: 0xf644d11a │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vand d29, d4, d10 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf646032e │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484030 │ │ │ │ @ instruction: 0xf646be45 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ @ instruction: 0xf434012f │ │ │ │ rscle r4, r4, r0, ror r2 │ │ │ │ - sbceq pc, r0, r4, asr #12 │ │ │ │ + addvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr8, cr8, {2} │ │ │ │ svclt 0x0000e7dd │ │ │ │ - eorseq ip, r3, r8, lsl #2 │ │ │ │ + eorseq fp, r3, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec72388 │ │ │ │ + bl 0xfec72238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6442000 │ │ │ │ - vmla.f d16, d16, d0[2] │ │ │ │ - blmi 0x19b654 │ │ │ │ + vhadd.s8 d18, d4, d0 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + blmi 0x19b504 │ │ │ │ mulls r0, r1, r2 │ │ │ │ cdp2 1, 5, cr15, cr0, cr11, {1} │ │ │ │ - eorseq ip, r3, r8, ror #2 │ │ │ │ + eorseq ip, r3, r8, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - addsvs pc, r0, r7, asr #12 │ │ │ │ + subspl pc, r0, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - strvc pc, [r0, fp, asr #4]! │ │ │ │ + strbvs pc, [r0, -fp, asr #4]! @ │ │ │ │ ldreq pc, [r1, -r0, asr #5]! │ │ │ │ cdp2 0, 0, cr15, cr8, cr8, {2} │ │ │ │ - strcc pc, [r4, #-586] @ 0xfffffdb6 │ │ │ │ + strbne pc, [r4, #586] @ 0x24a @ │ │ │ │ ldreq pc, [r1, #-704]! @ 0xfffffd40 │ │ │ │ - stmiacc ip!, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiacs ip!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aa4649 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ strbmi r9, [sl], r0, lsl #22 │ │ │ │ - bleq 0x157334 │ │ │ │ + bleq 0x1571e4 │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1ba │ │ │ │ @ instruction: 0x46284651 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ stc2l 0, cr15, [sl, #288]! @ 0x120 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ @ instruction: 0xf10a0b01 │ │ │ │ @ instruction: 0xf1bb0a01 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x1a3a2c │ │ │ │ + blx 0x1a38dc │ │ │ │ eormi pc, r2, #-1342177280 @ 0xb0000000 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ ldc2l 0, cr15, [r8, #288] @ 0x120 │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ - bls 0x18f294 │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + bls 0x18f144 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, r0, r4, asr #12 │ │ │ │ + adcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 0, cr15, [lr, #288]! @ 0x120 │ │ │ │ stmdbeq r1!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ - eorseq ip, r3, ip, ror r1 │ │ │ │ + eorseq ip, r3, ip, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec72480 │ │ │ │ + bl 0xfec72330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf048b082 │ │ │ │ pldw [r4, #-3497] @ 0xfffff257 │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - subcs pc, r4, r4, asr #12 │ │ │ │ + andne pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ @ instruction: 0xf645fd9f │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [r6, #288] @ 0x120 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0104608 │ │ │ │ stmdbls r1, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf644d0e6 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vhadd.s8 , q10, q11 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strb pc, [r6, r7, lsl #27]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec724e4 │ │ │ │ + bl 0xfec72394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0484614 │ │ │ │ stmiblt ip, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #-288]! @ 0xfffffee0 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 0, cr15, [r4, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xf644fd59 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ svclt 0x0000bd51 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec72550 │ │ │ │ + bl 0xfec72400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ andcs pc, r0, #4032 @ 0xfc0 │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf7ff0094 │ │ │ │ - blls 0x199b00 │ │ │ │ + blls 0x1999b0 │ │ │ │ @ instruction: 0xf646b993 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xf644fd2b │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andlt r0, r2, lr, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 0, cr15, [r2, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf6464619 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xe7eafd17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec725c4 │ │ │ │ + bl 0xfec72474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9aaf7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], #288 @ 0x120 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ ldrmi fp, [r9], -fp, ror #25 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #288 @ 0x120 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec72638 │ │ │ │ + bl 0xfec724e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf970f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], #288 @ 0x120 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ @ instruction: 0x4619bcb1 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6], #288 @ 0x120 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec726ac │ │ │ │ + bl 0xfec7255c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf936f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {72} @ 0x48 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ @ instruction: 0x4619bc77 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], #-288 @ 0xfffffee0 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72720 │ │ │ │ + bl 0xfec725d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d5, d4 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ stcls 0, cr0, [r6, #-184] @ 0xffffff48 │ │ │ │ mrrc2 0, 4, pc, r8, cr8 @ │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmiblt r5, {r0, r3, r9, ip, lr, pc}^ │ │ │ │ - rsccs pc, r8, r5, asr #12 │ │ │ │ + adcne pc, r8, r5, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484030 │ │ │ │ rsbmi fp, r1, #19200 @ 0x4b00 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ stc2 0, cr15, [r8], #-64 @ 0xffffffc0 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, ip, r0, lsl #16 │ │ │ │ - rsceq pc, r4, r4, asr #12 │ │ │ │ + adcvc pc, r4, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #-288 @ 0xfffffee0 │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ strmi pc, [r5], -sp, lsr #26 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmla.i d23, d16, d0[3] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strtmi pc, [r9], -fp, lsr #24 │ │ │ │ - andsne pc, ip, r4, asr #12 │ │ │ │ + sbcsvc pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #-288 @ 0xfffffee0 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr], {72} @ 0x48 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec727b8 │ │ │ │ + bl 0xfec72668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ stc2 0, cr15, [ip], {72} @ 0x48 │ │ │ │ - @ instruction: 0xf644b9e5 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.i8 , q10, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ ldmiblt r4!, {r0, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffed771e │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + blx 0xffed75ce │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffcd772c │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + bllt 0xffcd75dc │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484629 │ │ │ │ @ instruction: 0x2c00fbe3 │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff6d775e │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + blx 0xff6d760e │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff4d776c │ │ │ │ + bllt 0xff4d761c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec72854 │ │ │ │ + bl 0xfec72704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf048b082 │ │ │ │ pldw [r4, #-3007] @ 0xfffff441 │ │ │ │ andsle r5, ip, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6424621 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0x2c05fbb5 │ │ │ │ ldm pc, {r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ svccc 0x0046f004 │ │ │ │ @ instruction: 0x232a3138 │ │ │ │ - rsceq pc, r4, r4, asr #12 │ │ │ │ + adcvc pc, r4, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfeb577ba │ │ │ │ - rsccs pc, r8, r5, asr #12 │ │ │ │ + blx 0xfeb5766a │ │ │ │ + adcne pc, r8, r5, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ rsbmi fp, r1, #162816 @ 0x27c00 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ - blx 0x20576f6 │ │ │ │ + blx 0x20575a6 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf6424621 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ strb pc, [r5, pc, lsl #23]! @ │ │ │ │ - andcs pc, r0, r4, asr #12 │ │ │ │ + sbceq pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe3577fa │ │ │ │ + blx 0xfe3576aa │ │ │ │ @ instruction: 0xf644e7de │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vshr.s64 d16, d8, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ ldrb pc, [r7, r1, lsl #23] @ │ │ │ │ - adcsne pc, r4, r4, asr #12 │ │ │ │ + rsbseq pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1fd7816 │ │ │ │ + blx 0x1fd76c6 │ │ │ │ @ instruction: 0xf644e7d0 │ │ │ │ - vshr.s64 d17, d4, #64 │ │ │ │ + vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xe7c9fb73 │ │ │ │ - rsbsne pc, r4, r4, asr #12 │ │ │ │ + eorseq pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1c57832 │ │ │ │ + blx 0x1c576e2 │ │ │ │ @ instruction: 0xf644e7c2 │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vaddl.s8 q8, d0, d4 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ ldr pc, [fp, r5, ror #22]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72928 │ │ │ │ + bl 0xfec727d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x14d786e │ │ │ │ + blx 0x14d771e │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x11d7886 │ │ │ │ + blx 0x11d7736 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf642a805 │ │ │ │ - vaddhn.i16 d17, q8, q10 │ │ │ │ + vmls.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf186042f │ │ │ │ movtcs lr, #3128 @ 0xc38 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469401 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf645002f │ │ │ │ - vmls.i d17, d16, d0[3] │ │ │ │ + vaddhn.i16 d16, q8, q6 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff3ef197 │ │ │ │ + @ instruction: 0xff46f197 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xa578c2 │ │ │ │ + blx 0xa57772 │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d114 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x6578e0 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + bllt 0x657790 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strb pc, [r5, r9, lsl #22] @ │ │ │ │ - @ instruction: 0xff8ef197 │ │ │ │ + @ instruction: 0xff96f197 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec729e8 │ │ │ │ + bl 0xfec72898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, fp, lsr #22 │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xffcd792c │ │ │ │ + blx 0xffcd77dc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #3048 @ 0xbe8 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stcne 6, cr15, [r4], #264 @ 0x108 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11b52c │ │ │ │ + stcleq 6, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11b3dc │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclne 6, cr15, [ip], {69} @ 0x45 │ │ │ │ + stceq 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 1, 7, pc, cr8, cr7, {4} @ │ │ │ │ + mrc2 1, 7, pc, cr0, cr7, {4} │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xff4d796c │ │ │ │ + blx 0xff4d781c │ │ │ │ @ instruction: 0xf646b9cc │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ - blmi 0x51a370 │ │ │ │ - blls 0x6758d0 │ │ │ │ + blmi 0x51a220 │ │ │ │ + blls 0x675780 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484030 │ │ │ │ @ instruction: 0x4621bab3 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfeb579b8 │ │ │ │ + blx 0xfeb57868 │ │ │ │ @ instruction: 0xf197e7e3 │ │ │ │ - svclt 0x0000ff2d │ │ │ │ + svclt 0x0000ff35 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72aac │ │ │ │ + bl 0xfec7295c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xbed12c │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + blmi 0xbecfdc │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0489f1c │ │ │ │ subcs pc, r0, #569344 @ 0x8b000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - streq pc, [r0], #1604 @ 0x644 │ │ │ │ + strbvc pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - bl 0xfe157efc │ │ │ │ + bl 0xfe157dac │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6429402 │ │ │ │ - vmull.s8 , d16, d20 │ │ │ │ + vqdmulh.s d16, d0, d0[5] │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ @ instruction: 0xf645c004 │ │ │ │ - vqdmulh.s d17, d16, d0[3] │ │ │ │ + vmull.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf197c000 │ │ │ │ - ldrtmi pc, [r1], -r5, lsl #29 @ │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #29 @ │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ ldmiblt sp, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ andcs pc, r1, #405504 @ 0x63000 │ │ │ │ @ instruction: 0x46394810 │ │ │ │ @ instruction: 0xff46f7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d111 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x14d7a6c │ │ │ │ + blt 0x14d791c │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x12d7a7c │ │ │ │ + blx 0x12d792c │ │ │ │ @ instruction: 0xf197e7e1 │ │ │ │ - svclt 0x0000fecb │ │ │ │ + svclt 0x0000fed3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq ip, [r3], -r8 │ │ │ │ + ldrhteq ip, [r3], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72b74 │ │ │ │ + bl 0xfec72a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc6d1f8 │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + blmi 0xc6d0a8 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0480300 │ │ │ │ @ instruction: 0x2c00fa27 │ │ │ │ - @ instruction: 0xf644d13c │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vand d29, d4, d28 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ subcs pc, r0, #110592 @ 0x1b000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtne pc, [r4], #1602 @ 0x642 │ │ │ │ - strteq pc, [pc], #-704 @ 0x11b9c0 │ │ │ │ - bl 0x557fdc │ │ │ │ + strbteq pc, [r4], #-1602 @ 0xfffff9be @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x11b870 │ │ │ │ + bl 0x557e8c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ - @ instruction: 0x4631fe17 │ │ │ │ + @ instruction: 0x4631fe1f │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ andcs pc, r1, #4145152 @ 0x3f4000 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d114 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmiblt r8!, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xe7c0f9dd │ │ │ │ - mcr2 1, 3, pc, cr2, cr7, {4} @ │ │ │ │ + mcr2 1, 3, pc, cr10, cr7, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq ip, r3, r4, lsr r2 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72c44 │ │ │ │ + bl 0xfec72af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc6d2c8 │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + blmi 0xc6d178 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0480300 │ │ │ │ @ instruction: 0x2c00f9bf │ │ │ │ - @ instruction: 0xf644d13c │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vand d29, d4, d28 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ subcs pc, r0, #2932736 @ 0x2cc000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtne pc, [r4], #1602 @ 0x642 │ │ │ │ - strteq pc, [pc], #-704 @ 0x11ba90 │ │ │ │ - b 0xfeb580ac │ │ │ │ + strbteq pc, [r4], #-1602 @ 0xfffff9be @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x11b940 │ │ │ │ + b 0xfeb57f5c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ - ldrtmi pc, [r1], -pc, lsr #27 @ │ │ │ │ + @ instruction: 0x4631fdb7 │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ andcs pc, r1, #2441216 @ 0x254000 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mrc2 7, 1, pc, cr10, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d114 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmiblt r0, {r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xe7c0f975 │ │ │ │ - ldc2l 1, cr15, [sl, #604]! @ 0x25c │ │ │ │ + mcr2 1, 0, pc, cr2, cr7, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq fp, r4, r8, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72d14 │ │ │ │ + bl 0xfec72bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf958f048 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #2642 @ 0xa52 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stcne 6, cr15, [r4], #264 @ 0x108 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11b858 │ │ │ │ + stcleq 6, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11b708 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclne 6, cr15, [ip], {69} @ 0x45 │ │ │ │ + stceq 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 1, cr15, [r2, #-604] @ 0xfffffda4 │ │ │ │ + ldc2l 1, cr15, [sl, #-604] @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf938f048 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - orrsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + cmpppl r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf928f048 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf91ef048 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d110 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmdblt lr, {r3, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf0480031 │ │ │ │ ldrb pc, [sp, r7, lsl #18] @ │ │ │ │ - stc2 1, cr15, [ip, #604] @ 0x25c │ │ │ │ + ldc2 1, cr15, [r4, #604] @ 0x25c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72dec │ │ │ │ + bl 0xfec72c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8ecf048 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #2534 @ 0x9e6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stcne 6, cr15, [r4], #264 @ 0x108 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11b930 │ │ │ │ + stcleq 6, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11b7e0 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclne 6, cr15, [ip], {69} @ 0x45 │ │ │ │ + stceq 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 1, cr15, [r6], #604 @ 0x25c │ │ │ │ + stc2l 1, cr15, [lr], #604 @ 0x25c │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8ccf048 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - orrsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + cmpppl r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8bcf048 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf8b2f048 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d110 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmialt r2!, {r3, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf0480031 │ │ │ │ bfi pc, fp, #17, #13 @ │ │ │ │ - stc2 1, cr15, [r0, #-604]! @ 0xfffffda4 │ │ │ │ + stc2 1, cr15, [r8, #-604]! @ 0xfffffda4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ strmi r4, [r0], pc, lsr #22 │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r7], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0489d1c │ │ │ │ subcs pc, r0, #8192000 @ 0x7d0000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldmdb r6!, {r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - streq pc, [r0], #1604 @ 0x644 │ │ │ │ + strbvc pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6429402 │ │ │ │ - vaddhn.i16 d17, q8, q10 │ │ │ │ + vmls.i d16, d0, d0[5] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ - @ instruction: 0x4639fc79 │ │ │ │ + ldrtmi pc, [r9], -r1, lsl #25 @ │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ @ instruction: 0xf508f85f │ │ │ │ subcs r3, r0, #152, 6 @ 0x60000002 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1864635 │ │ │ │ movtcs lr, #2386 @ 0x952 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - msrcs R8_fiq, r4 │ │ │ │ + mvneq pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - mrrc2 1, 9, pc, r8, cr7 @ │ │ │ │ + stc2l 1, cr15, [r0], #-604 @ 0xfffffda4 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf83ef048 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d108 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt lr!, {r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2 1, cr15, [r4], #604 @ 0x25c │ │ │ │ + ldc2 1, cr15, [ip], #604 @ 0x25c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72f9c │ │ │ │ + bl 0xfec72e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [sp], -lr, lsr #32 │ │ │ │ stcls 2, cr9, [r6], {1} │ │ │ │ @ instruction: 0xf818f048 │ │ │ │ - bcs 0x9025c0 │ │ │ │ + bcs 0x902470 │ │ │ │ @ instruction: 0xf64bd84f │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1dca94 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + bl 0x1dc944 │ │ │ │ vcgt.s8 d16, d26, d2 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04812e0 │ │ │ │ - @ instruction: 0xf644f807 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vadd.i8 d31, d4, d7 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf0470031 │ │ │ │ stmiblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff2f047 │ │ │ │ @ instruction: 0xf646b9fc │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xf644ffe7 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00def047 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ stccs 15, cr15, [r0], {211} @ 0xd3 │ │ │ │ @ instruction: 0x4621d0df │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc6f047 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - adcvc pc, r0, fp, asr #4 │ │ │ │ + rsbvs pc, r0, fp, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xffbef047 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ vpadd.i8 d20, d4, d20 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0478070 │ │ │ │ subcs pc, r0, #652 @ 0x28c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - streq pc, [r0, #1604] @ 0x644 │ │ │ │ + strbvc pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ ldm r8, {r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6429502 │ │ │ │ - vaddhn.i16 d17, q8, q10 │ │ │ │ + vmls.i d16, d0, d0[5] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ - @ instruction: 0x4639fb9f │ │ │ │ + ldrtmi pc, [r9], -r7, lsr #23 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - bllt 0xfe2dbcf4 │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + bllt 0xfe2dbba4 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ subcs pc, r0, #500 @ 0x1f4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldmda r6!, {r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf646a805 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d11, d2 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1974619 │ │ │ │ - @ instruction: 0x4641fb7d │ │ │ │ + strbmi pc, [r1], -r5, lsl #23 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - blmi 0x49bcb0 │ │ │ │ - blls 0x675f90 │ │ │ │ + blmi 0x49bb60 │ │ │ │ + blls 0x675e40 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04741f0 │ │ │ │ qsaxmi fp, sl, r3 │ │ │ │ - @ instruction: 0xf6444631 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d17 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ strb pc, [ip, fp, asr #30] @ │ │ │ │ - blx 0xff5585b6 │ │ │ │ + blx 0xff758466 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ vpadd.i8 d20, d4, d24 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ @ instruction: 0xff2ef047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - @ instruction: 0xf644a805 │ │ │ │ - vsubhn.i16 d16, q8, q0 │ │ │ │ + vadd.i8 d26, d4, d5 │ │ │ │ + vmlsl.s , d0, d0[0] │ │ │ │ @ instruction: 0xf186062e │ │ │ │ movtcs lr, #2084 @ 0x824 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - strne pc, [r4, #1602]! @ 0x642 │ │ │ │ - streq pc, [pc, #-704]! @ 0x11bcf0 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + strbeq pc, [r4, #-1602]! @ 0xfffff9be @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11bba0 │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xbd861e │ │ │ │ + blx 0xdd84ce │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff10f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #2058 @ 0x80a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x758642 │ │ │ │ + blx 0x9584f2 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 15, cr15, cr14, cr7, {2} │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, sp} │ │ │ │ - orrsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + cmpppl r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ cdp2 0, 14, cr15, cr14, cr7, {2} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr4, cr7, {2} │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d110 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 13, cr15, cr4, cr7, {2} │ │ │ │ vmin.s8 d20, d11, d25 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf0470031 │ │ │ │ ldrb pc, [sp, sp, asr #29] @ │ │ │ │ - blx 0x15d86b2 │ │ │ │ + blx 0x17d8562 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73260 │ │ │ │ + bl 0xfec73110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf2d8e0 │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + blmi 0xf2d790 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r7], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0479e1c │ │ │ │ subcs pc, r0, #2832 @ 0xb10 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - streq pc, [r0], #1604 @ 0x644 │ │ │ │ + strbvc pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ svc 0x00a6f185 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6429402 │ │ │ │ - vmull.s8 , d16, d20 │ │ │ │ + vqdmulh.s d16, d0, d0[5] │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ @ instruction: 0xf645c004 │ │ │ │ - vqdmulh.s d17, d16, d0[3] │ │ │ │ + vmull.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf197c000 │ │ │ │ - ldrtmi pc, [r9], -fp, lsr #21 @ │ │ │ │ + @ instruction: 0x4639fab3 │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ - bllt 0x49bb0c │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + bllt 0x49b9bc │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ - bllt 0x8dbafc │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + bllt 0x8db9ac │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr14, cr7, {2} │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d126 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 6, cr15, cr14, cr7, {2} │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ cdp2 0, 6, cr15, cr6, cr7, {2} │ │ │ │ sbcsle r2, fp, r0, lsl #28 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xff56f018 │ │ │ │ tstlt r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf6466801 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf644022f │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xe7d1fe51 │ │ │ │ - blx 0xff6d87a8 │ │ │ │ + blx 0xff8d8658 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73358 │ │ │ │ + bl 0xfec73208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4308 @ 0x10d4 │ │ │ │ @ instruction: 0x4604b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460d │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -274269,349 +274184,349 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r9!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r6], -r3, lsr #30 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4621461e │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strne pc, [r4, #1602]! @ 0x642 │ │ │ │ - streq pc, [pc, #-704]! @ 0x11beec │ │ │ │ + strbeq pc, [r4, #-1602]! @ 0xfffff9be @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11bd9c │ │ │ │ cdp2 0, 1, cr15, cr12, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf645a805 │ │ │ │ - vmls.i d17, d16, d0[3] │ │ │ │ + vaddhn.i16 d16, q8, q6 │ │ │ │ @ instruction: 0xf1850432 │ │ │ │ - @ instruction: 0xf644ef12 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vrecps.f32 d30, d4, d2 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r5, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0x858838 │ │ │ │ + blx 0xa586e8 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 0, cr15, cr2, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3836 @ 0xefc │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ - blx 0x2d8864 │ │ │ │ + blx 0x4d8714 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [ip, #284]! @ 0x11c │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d108 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [ip, #284] @ 0x11c │ │ │ │ - blx 0x19d8890 │ │ │ │ + blx 0x1bd8740 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ vpadd.i8 d20, d4, d23 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ cdpls 3, 1, cr0, cr14, cr0, {0} │ │ │ │ - streq pc, [r0, #1604] @ 0x644 │ │ │ │ + strbvc pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0479f20 │ │ │ │ subcs pc, r0, #11968 @ 0x2ec0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 11, cr15, cr4, cr5, {4} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf642a805 │ │ │ │ - vaddhn.i16 d17, q8, q10 │ │ │ │ + vmls.i d16, d0, d0[5] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ - @ instruction: 0x4649f9bb │ │ │ │ + strbmi pc, [r9], -r3, asr #19 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ stmdami r2!, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe25a2a8 │ │ │ │ + blx 0xfe25a158 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3734 @ 0xe96 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - strcs pc, [r8, #-1604]! @ 0xfffff9bc │ │ │ │ + strbeq pc, [r8, #1604]! @ 0x644 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9a0f197 │ │ │ │ + @ instruction: 0xf9a8f197 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r6, #284] @ 0x11c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3712 @ 0xe80 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf98af197 │ │ │ │ + @ instruction: 0xf992f197 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r0, #-284]! @ 0xfffffee4 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d108 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 0, cr15, [r0, #-284]! @ 0xfffffee4 │ │ │ │ - @ instruction: 0xf9e6f197 │ │ │ │ + @ instruction: 0xf9eef197 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r3, r4, r2, ip │ │ │ │ + eorseq ip, r3, r4, asr r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ @ instruction: 0x46983098 │ │ │ │ ldrmi r4, [r1], r2, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r4, r5, r8, r9, sp}^ │ │ │ │ vaba.s8 d19, d4, d15 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ - bcs 0x144550 │ │ │ │ + bcs 0x144400 │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ ldc2 0, cr15, [r8, #-284]! @ 0xfffffee4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - @ instruction: 0xf644a805 │ │ │ │ - vabal.s8 q8, d16, d0 │ │ │ │ + vadd.i8 d26, d4, d5 │ │ │ │ + vmls.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf185052e │ │ │ │ movtcs lr, #3630 @ 0xe2e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - strtne pc, [r4], r2, asr #12 │ │ │ │ + strbteq pc, [r4], -r2, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf934f197 │ │ │ │ + @ instruction: 0xf93cf197 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [sl, #-284] @ 0xfffffee4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - @ instruction: 0xf644d142 │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vrhadd.s8 , q2, q1 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldc2 0, cr15, [r0, #-284] @ 0xfffffee4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3594 @ 0xe0a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf918f197 │ │ │ │ + @ instruction: 0xf920f197 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [lr], #284 @ 0x11c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3576 @ 0xdf8 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - msrcs R8_fiq, r4 │ │ │ │ + mvneq pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf8fef197 │ │ │ │ + @ instruction: 0xf906f197 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4], #284 @ 0x11c │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d111 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 0, cr15, [r4], {71} @ 0x47 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], {71} @ 0x47 │ │ │ │ @ instruction: 0xf197e7ba │ │ │ │ - svclt 0x0000f951 │ │ │ │ + svclt 0x0000f959 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b098 │ │ │ │ ldrmi r4, [r4], -r7, asr #22 │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ - bls 0x91c538 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + bls 0x91c3e8 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r0, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf047671e │ │ │ │ strtmi pc, [r1], -fp, lsr #25 │ │ │ │ @ instruction: 0xf64b2200 │ │ │ │ - vshr.s64 d22, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7fe0033 │ │ │ │ subcs pc, r0, #2277376 @ 0x22c000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ ldc 1, cr15, [ip, #532] @ 0x214 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - streq pc, [r0, #1604] @ 0x644 │ │ │ │ + strbvc pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldrtcs pc, [r8], #-1604 @ 0xfffff9bc @ │ │ │ │ + ldrbteq pc, [r8], #1604 @ 0x644 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ strls r9, [r1], #-1282 @ 0xfffffafe │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ - @ instruction: 0x4641f89f │ │ │ │ + strbmi pc, [r1], -r7, lsr #17 @ │ │ │ │ @ instruction: 0xf047a807 │ │ │ │ subcs pc, r0, #34048 @ 0x8500 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ ldcl 1, cr15, [lr, #-532]! @ 0xfffffdec │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ strls r9, [r0], #-1282 @ 0xfffffafe │ │ │ │ - mcrrcs 6, 4, pc, ip, cr4 @ │ │ │ │ + stcne 6, cr15, [ip], {68} @ 0x44 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf888f197 │ │ │ │ + @ instruction: 0xf890f197 │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [lr], #-284 @ 0xfffffee4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ @ instruction: 0xf644ed68 │ │ │ │ - vqdmlal.s q9, d0, d0[5] │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2055] @ 0xfffff7f9 │ │ │ │ - @ instruction: 0xf872f197 │ │ │ │ + @ instruction: 0xf87af197 │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ mrrc2 0, 4, pc, r8, cr7 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #3410 @ 0xd52 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - cmnpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpne r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf858f197 │ │ │ │ + @ instruction: 0xf860f197 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ ldc2 0, cr15, [lr], #-284 @ 0xfffffee4 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d108 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r8, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [lr], #-284 @ 0xfffffee4 │ │ │ │ - @ instruction: 0xf8b4f197 │ │ │ │ + @ instruction: 0xf8bcf197 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r6], -r8, asr #22 │ │ │ │ - @ instruction: 0xf6446849 │ │ │ │ - vaddhn.i16 d16, q8, q0 │ │ │ │ + vadd.i8 q11, q2, │ │ │ │ + vmls.i d23, d0, d0[0] │ │ │ │ stmdals r0!, {r1, r2, r3, r5, sl} │ │ │ │ vhadd.s8 d25, d4, d5 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r2, r7, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ svcls 0x00220300 │ │ │ │ stc2 0, cr15, [sl], {71} @ 0x47 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #3332 @ 0xd04 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ - strne pc, [r4, #1602]! @ 0x642 │ │ │ │ - streq pc, [pc, #-704]! @ 0x11c330 │ │ │ │ + strbeq pc, [r4, #-1602]! @ 0xfffff9be @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11c1e0 │ │ │ │ @ instruction: 0xf6459501 │ │ │ │ - vmls.f d17, d16, d0[3] │ │ │ │ + vabal.s8 q8, d16, d12 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - @ instruction: 0xf80af197 │ │ │ │ + @ instruction: 0xf812f197 │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ - ldrbvc pc, [ip], pc, asr #4 @ │ │ │ │ + ldrvs pc, [ip], pc, asr #4 │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ - blx 0xffc5872e │ │ │ │ + blx 0xffc585de │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #3302 @ 0xce6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r1], -r0, lsl #10 │ │ │ │ - @ instruction: 0xfff4f196 │ │ │ │ + @ instruction: 0xfffcf196 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xff7d8752 │ │ │ │ + blx 0xff7d8602 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #3284 @ 0xcd4 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r2], #-1536 @ 0xfffffa00 │ │ │ │ - @ instruction: 0xffe2f196 │ │ │ │ + @ instruction: 0xffeaf196 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0xff358776 │ │ │ │ + blx 0xff358626 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - @ instruction: 0xf644d12b │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vrhadd.s8 d29, d4, d27 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ - blx 0xff0d878a │ │ │ │ + blx 0xff0d863a │ │ │ │ vmax.f32 d18, d10, d2 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ svclt 0x009d0031 │ │ │ │ - orrsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + cmpppl r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - orrcs pc, r4, r4, asr #12 │ │ │ │ + cmppne r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf0471450 │ │ │ │ - blmi 0x49b53c │ │ │ │ - blls 0x6f6704 │ │ │ │ + blmi 0x49b3ec │ │ │ │ + blls 0x6f65b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04743f0 │ │ │ │ @ instruction: 0x4622bb99 │ │ │ │ - @ instruction: 0xf6444641 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 q10, q2, │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ bfi pc, r1, (invalid: 23:17) @ │ │ │ │ - @ instruction: 0xf816f197 │ │ │ │ + @ instruction: 0xf81ef197 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec738d8 │ │ │ │ + bl 0xfec73788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r2, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ andcs r4, r4, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -274625,336 +274540,336 @@ │ │ │ │ movwcs r4, #5637 @ 0x1605 │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ andcs r6, r4, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ @ instruction: 0x4604fc5b │ │ │ │ stmdavs r4!, {r8, ip, sp, pc} │ │ │ │ vmin.s8 d20, d4, d17 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ - @ instruction: 0xf644002e │ │ │ │ - vsubhn.i16 d16, q8, q0 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d16, d4, d30 │ │ │ │ + vmlsl.s , d0, d0[0] │ │ │ │ @ instruction: 0xf047062e │ │ │ │ subcs pc, r0, #87040 @ 0x15400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ mcrr 1, 8, pc, lr, cr5 @ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf6429602 │ │ │ │ - vmull.s8 , d16, d20 │ │ │ │ + vqdmulh.s d16, d0, d0[5] │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ @ instruction: 0xf645c004 │ │ │ │ - vqdmulh.s d17, d16, d0[3] │ │ │ │ + vmull.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf196c000 │ │ │ │ - shsaxmi pc, r9, r3 @ │ │ │ │ + shsaxmi pc, r9, fp @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ vstrcs d15, [r0, #-228] @ 0xffffff1c │ │ │ │ - @ instruction: 0xf644d048 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vhadd.s8 , q2, q4 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ ldrtmi r0, [r2], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ andcs pc, r1, #48128 @ 0xbc00 │ │ │ │ strtmi r4, [r1], -r7, lsr #16 │ │ │ │ @ instruction: 0xf812f7fe │ │ │ │ ldmdavs sl, {r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d13f │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x7d88d0 │ │ │ │ + bllt 0x7d8780 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [lr], {24} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d1b1 │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strne pc, [r4, #1602]! @ 0x642 │ │ │ │ - streq pc, [pc, #-704]! @ 0x11c514 │ │ │ │ - blx 0x3588f6 │ │ │ │ + strbeq pc, [r4, #-1602]! @ 0xfffff9be @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11c3c4 │ │ │ │ + blx 0x3587a6 │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3074 @ 0xc02 │ │ │ │ andcs r9, r1, #4194304 @ 0x400000 │ │ │ │ - @ instruction: 0xf644a805 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vadd.i8 d26, d4, d5 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmls.f d17, d16, d0[3] │ │ │ │ + vabal.s8 q8, d16, d12 │ │ │ │ tstls r2, r2, lsr r5 │ │ │ │ ldrmi r9, [r9], -r0, lsl #10 │ │ │ │ - @ instruction: 0xff08f196 │ │ │ │ + @ instruction: 0xff10f196 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xffcd8928 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + blx 0xffcd87d8 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffa5893c │ │ │ │ + blx 0xffa587ec │ │ │ │ @ instruction: 0xf196e7b3 │ │ │ │ - svclt 0x0000ff69 │ │ │ │ + svclt 0x0000ff71 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq ip, [r3], -r4 │ │ │ │ + ldrhteq ip, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r2], lr, asr #22 │ │ │ │ - @ instruction: 0xf6446849 │ │ │ │ - vaddhn.i16 d16, q8, q0 │ │ │ │ + vadd.i8 q11, q2, │ │ │ │ + vmls.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf642042e │ │ │ │ - vsubhn.i16 d17, q8, q10 │ │ │ │ + vmlsl.s q8, d0, d0[5] │ │ │ │ @ instruction: 0xf645062f │ │ │ │ - vmls.f d17, d16, d0[3] │ │ │ │ + vabal.s8 q8, d16, d12 │ │ │ │ ldmib sp, {r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x8724e9dd │ │ │ │ - blx 0xfee5899c │ │ │ │ + blx 0xfee5884c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #2990 @ 0xbae │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - mrc2 1, 5, pc, cr12, cr6, {4} │ │ │ │ + mcr2 1, 6, pc, cr4, cr6, {4} @ │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0xfe9d89c0 │ │ │ │ + blx 0xfe9d8870 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - @ instruction: 0xf644d15e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vand , q2, q7 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ - blx 0xfe7589d4 │ │ │ │ + blx 0xfe758884 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #2962 @ 0xb92 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1025] @ 0xfffffbff │ │ │ │ - mcr2 1, 5, pc, cr0, cr6, {4} @ │ │ │ │ + mcr2 1, 5, pc, cr8, cr6, {4} @ │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0xfe2d89f8 │ │ │ │ + blx 0xfe2d88a8 │ │ │ │ stmdbls r5, {r0, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ @ instruction: 0xf1b8ff69 │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1e58a1c │ │ │ │ + blx 0x1e588cc │ │ │ │ @ instruction: 0xf646bb37 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ - blmi 0x7db2bc │ │ │ │ - blls 0x6f6984 │ │ │ │ + blmi 0x7db16c │ │ │ │ + blls 0x6f6834 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474ff0 │ │ │ │ - @ instruction: 0xf644ba59 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vpmin.s8 , q2, │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ strbmi r0, [r1], -lr, lsr #32 │ │ │ │ - blx 0x14d8a68 │ │ │ │ + blx 0x14d8918 │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf6464639 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [r6, r1, asr #20] @ │ │ │ │ strtmi r4, [r2], -r9, asr #12 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xf58a94 │ │ │ │ + blx 0xf58944 │ │ │ │ @ instruction: 0xf196e79e │ │ │ │ - svclt 0x0000febd │ │ │ │ + svclt 0x0000fec5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq ip, [r3], -r4 │ │ │ │ + ldrhteq ip, [r3], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ movwcs r4, #7232 @ 0x1c40 │ │ │ │ pkhbtmi fp, r0, r6, lsl #1 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldrls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf018460e │ │ │ │ @ instruction: 0x4604fb13 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ - blx 0x3d8a26 │ │ │ │ + blx 0x3d88d6 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ movwcs r6, #6149 @ 0x1805 │ │ │ │ @ instruction: 0xf1062204 │ │ │ │ ldrmi r0, [r8], -r8, lsl #2 │ │ │ │ - blx 0x158a3a │ │ │ │ + blx 0x1588ea │ │ │ │ tstlt r8, r7, lsl #12 │ │ │ │ ldrmi r6, [pc], -r3, lsl #16 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ @ instruction: 0x4606faf5 │ │ │ │ stmdavs r6, {r8, ip, sp, pc} │ │ │ │ vmax.s8 q10, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0x4620f9f3 │ │ │ │ - blx 0x1ddaa00 │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + blx 0x1dda8b0 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9eaf047 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf644ff81 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vmax.f32 d31, d20, d1 │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrtmi pc, [sl], -r1, ror #19 @ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xffccf7fd │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrcs pc, [r8], #-1602 @ 0xfffff9be │ │ │ │ + ldrbeq pc, [r8], #1602 @ 0x642 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf9d2f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #2764 @ 0xacc │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf6469401 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf645002f │ │ │ │ - vmls.i d17, d16, d0[3] │ │ │ │ + vaddhn.i16 d16, q8, q6 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ stmdage r5, {sl, ip, pc} │ │ │ │ - ldc2l 1, cr15, [r2, #600] @ 0x258 │ │ │ │ + ldc2l 1, cr15, [sl, #600] @ 0x258 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9b8f047 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d108 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8!, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ - mcr2 1, 1, pc, cr14, cr6, {4} @ │ │ │ │ + mrc2 1, 1, pc, cr6, cr6, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5c │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ umullcc pc, ip, sp, r8 @ │ │ │ │ - bls 0x95723c │ │ │ │ + bls 0x9570ec │ │ │ │ ldrdlt pc, [r8], sp │ │ │ │ movwcs fp, #4491 @ 0x118b │ │ │ │ @ instruction: 0x46182218 │ │ │ │ - blx 0xfe158b38 │ │ │ │ + blx 0xfe1589e8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r4, r7, pc}^ │ │ │ │ ldmib r0, {r1, r8, r9, sp, lr}^ │ │ │ │ ldrmi r4, [r9], r0, lsl #14 │ │ │ │ ldrmi r6, [sl], r3, lsl #18 │ │ │ │ ldrmi r6, [fp], r3, asr #18 │ │ │ │ strmi lr, [ip], -r1 │ │ │ │ vmin.s8 d20, d4, d7 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9!, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf972f047 │ │ │ │ rsble r2, pc, r0, lsl #24 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ subcs pc, r0, #1654784 @ 0x194000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmeq r0, {r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdavc r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x17d9144 │ │ │ │ + b 0x17d8ff4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - strne pc, [r4, #1602]! @ 0x642 │ │ │ │ - streq pc, [pc, #-704]! @ 0x11c884 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + strbeq pc, [r4, #-1602]! @ 0xfffff9be @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11c734 │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - stc2l 1, cr15, [r0, #-600]! @ 0xfffffda8 │ │ │ │ + stc2l 1, cr15, [r8, #-600]! @ 0xfffffda8 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf946f047 │ │ │ │ @ instruction: 0x46314833 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ ldmdami r2!, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ mcr2 7, 1, pc, cr4, cr13, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #2614 @ 0xa36 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-2049 @ 0xfffff7ff │ │ │ │ - stc2l 1, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ + stc2l 1, cr15, [ip, #-600] @ 0xfffffda8 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf92af047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #2596 @ 0xa24 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - orrpl pc, r8, r4, asr #4 │ │ │ │ + cmppmi r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - stc2 1, cr15, [sl, #-600]! @ 0xfffffda8 │ │ │ │ + ldc2 1, cr15, [r2, #-600]! @ 0xfffffda8 │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf910f047 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d125 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdblt r0, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f6f047 │ │ │ │ - blmi 0x3d6a3c │ │ │ │ - blls 0x676c6c │ │ │ │ + blmi 0x3d68ec │ │ │ │ + blls 0x676b1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1968ff0 │ │ │ │ - svclt 0x0000fd69 │ │ │ │ + svclt 0x0000fd71 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq ip, r3, r4, lsr r2 │ │ │ │ - mlaseq r3, ip, r3, ip │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ + eorseq ip, r3, ip, asr r2 │ │ │ │ stcls 4, cr11, [r3], {16} │ │ │ │ ldrdgt lr, [r1], -sp │ │ │ │ stcls 4, cr9, [r4], {2} │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ @ instruction: 0x4663461a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @@ -274966,32 +274881,32 @@ │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ @ instruction: 0x4663461a │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xe711bc10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec73e84 │ │ │ │ + bl 0xfec73d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf9a0f018 │ │ │ │ @ instruction: 0x4601b170 │ │ │ │ - msrpl CPSR_fs, #73400320 @ 0x4600000 │ │ │ │ + mvncc pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - addcs pc, ip, r4, asr #12 │ │ │ │ + subne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldmlt r8, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0474010 │ │ │ │ svclt 0x0000b88b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -274999,480 +274914,480 @@ │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls r9, #23074 @ 0x5a22 │ │ │ │ @ instruction: 0xf64bd817 │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1dd9d8 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + bl 0x1dd888 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - streq pc, [r0], r4, asr #12 │ │ │ │ + strbvc pc, [r0], -r4, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0xf850f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf642a807 │ │ │ │ - vabal.s8 , d16, d20 │ │ │ │ + vmls.f d16, d0, d0[5] │ │ │ │ @ instruction: 0xf185052f │ │ │ │ movtcs lr, #2374 @ 0x946 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - mrrc2 1, 9, pc, r0, cr6 @ │ │ │ │ + mrrc2 1, 9, pc, r8, cr6 @ │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf836f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #2352 @ 0x930 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - ldc2 1, cr15, [lr], #-600 @ 0xfffffda8 │ │ │ │ + mcrr2 1, 9, pc, r6, cr6 @ │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf824f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #2334 @ 0x91e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - stc2 1, cr15, [ip], #-600 @ 0xfffffda8 │ │ │ │ + ldc2 1, cr15, [r4], #-600 @ 0xfffffda8 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf812f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #2316 @ 0x90c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - ldc2 1, cr15, [sl], {150} @ 0x96 │ │ │ │ + stc2 1, cr15, [r2], #-600 @ 0xfffffda8 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf800f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #2298 @ 0x8fa │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - stc2 1, cr15, [r8], {150} @ 0x96 │ │ │ │ + ldc2 1, cr15, [r0], {150} @ 0x96 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xffeef046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a807 │ │ │ │ movtcs lr, #2280 @ 0x8e8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffed9482 │ │ │ │ + blx 0xd9332 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xffdcf046 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d108 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00ccf046 │ │ │ │ - mrrc2 1, 9, pc, r2, cr6 @ │ │ │ │ + mrrc2 1, 9, pc, sl, cr6 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74060 │ │ │ │ + bl 0xfec73f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620ffb9 │ │ │ │ @ instruction: 0xf964f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffaaf046 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00a2f046 │ │ │ │ - @ instruction: 0xf644b954 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, q2 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7ebff97 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrb pc, [pc, fp, lsl #31] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec740dc │ │ │ │ + bl 0xfec73f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ qsub16mi pc, r0, fp @ │ │ │ │ @ instruction: 0xf926f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff6cf046 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0064f046 │ │ │ │ @ instruction: 0xf646b954 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ubfx pc, r9, #30, #12 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrb pc, [pc, sp, asr #30] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74158 │ │ │ │ + bl 0xfec74008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ qasxmi pc, r0, sp @ │ │ │ │ @ instruction: 0xf8e8f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff2ef046 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0026f046 │ │ │ │ @ instruction: 0xf646b954 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7ebff1b │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrb pc, [pc, pc, lsl #30] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec741d4 │ │ │ │ + bl 0xfec74084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ @ instruction: 0x4620feff │ │ │ │ @ instruction: 0xf8aaf018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr0, cr6, {2} │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 14, cr15, cr8, cr6, {2} │ │ │ │ @ instruction: 0xf646b954 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ubfx pc, sp, #29, #12 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7dffed1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74250 │ │ │ │ + bl 0xfec74100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -r1, asr #29 │ │ │ │ @ instruction: 0xf86cf018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr2, cr6, {2} │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 10, cr15, cr10, cr6, {2} │ │ │ │ @ instruction: 0xf646b954 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7ebfe9f │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ bfi pc, r3, #29, #3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec742cc │ │ │ │ + bl 0xfec7417c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -r3, lsl #29 │ │ │ │ @ instruction: 0xf82ef018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr4, cr6, {2} │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 6, cr15, cr12, cr6, {2} │ │ │ │ @ instruction: 0xf646b954 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strb pc, [fp, r1, ror #28]! @ │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7dffe55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74348 │ │ │ │ + bl 0xfec741f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0466849 │ │ │ │ strtmi pc, [r0], -r5, asr #28 │ │ │ │ @ instruction: 0xfff0f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr6, cr6, {2} │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 2, cr15, cr14, cr6, {2} │ │ │ │ @ instruction: 0xf646b954 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strb pc, [fp, r3, lsr #28]! @ │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ bfi pc, r7, #28, #4 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ ldrmi r4, [r6], -r5, asr #22 │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0460300 │ │ │ │ mcrcs 13, 0, pc, cr10, cr13, {7} @ │ │ │ │ @ instruction: 0xf64bd857 │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1ddec8 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + bl 0x1ddd78 │ │ │ │ @ instruction: 0xf6450386 │ │ │ │ - vmls.f d17, d16, d0[3] │ │ │ │ + vabal.s8 q8, d16, d12 │ │ │ │ stcge 5, cr0, [r5], {50} @ 0x32 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - sbcne pc, ip, r5, asr #12 │ │ │ │ + addeq pc, ip, r5, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4, #280]! @ 0x118 │ │ │ │ - @ instruction: 0xf644bb9f │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vpadd.i8 d27, d20, d15 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ subcs pc, r0, #13888 @ 0x3640 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ cdp 1, 13, cr15, cr2, cr4, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ strls r0, [r0, #-303] @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6429102 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1964619 │ │ │ │ - @ instruction: 0x4641f9d9 │ │ │ │ + strbmi pc, [r1], -r1, ror #19 @ │ │ │ │ @ instruction: 0xf0464620 │ │ │ │ - blmi 0x91c968 │ │ │ │ - blls 0x6772d8 │ │ │ │ + blmi 0x91c818 │ │ │ │ + blls 0x677188 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04641f0 │ │ │ │ ldrtmi fp, [r9], -pc, lsr #27 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #280]! @ 0x118 │ │ │ │ stcge 7, cr14, [r5], {201} @ 0xc9 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1844620 │ │ │ │ - @ instruction: 0xf644ee9c │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + @ instruction: 0xf244ee9c │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - bicsvc pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + orrsvs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vmls.f d17, d16, d0[3] │ │ │ │ + vabal.s8 q8, d16, d12 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - @ instruction: 0xf99ef196 │ │ │ │ + @ instruction: 0xf9a6f196 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ stc2 0, cr15, [r4, #280] @ 0x118 │ │ │ │ @ instruction: 0xf196e79e │ │ │ │ - svclt 0x0000fa09 │ │ │ │ + svclt 0x0000fa11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec744f4 │ │ │ │ + bl 0xfec743a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [lr, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ lslslt pc, r9, pc @ │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0x4628fd5f │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ @ instruction: 0xf644fd2f │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r4, {r0, r1, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8, #-280] @ 0xfffffee8 │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #-280]! @ 0xfffffee8 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ mcr2 0, 1, pc, cr2, cr7, {0} @ │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf6444605 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vshr.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf0460031 │ │ │ │ cdpcs 13, 0, cr15, cr0, cr1, {1} │ │ │ │ @ instruction: 0xf644dd55 │ │ │ │ - vmlal.s8 q9, d16, d16 │ │ │ │ + vmul.i d17, d0, d0[4] │ │ │ │ vadd.i8 d16, d10, d30 │ │ │ │ - vabdl.s8 q9, d0, d16 │ │ │ │ + vqdmlsl.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf160072d │ │ │ │ stccc 14, cr15, [r1, #-444] @ 0xfffffe44 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0464640 │ │ │ │ stccs 13, cr15, [r8], #-20 @ 0xffffffec │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf644dcee │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vshr.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf0460031 │ │ │ │ adcmi pc, r6, #64256 @ 0xfb00 │ │ │ │ - @ instruction: 0xf644d107 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vrhadd.s8 d29, d4, d7 │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ @ instruction: 0xf644bcf1 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d17, d0, d0[5] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ - @ instruction: 0xf644fceb │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + sha1c.32 , q10, │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ ldmdblt ip, {r0, r1, r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 0, cr15, [r6], {70} @ 0x46 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ strcs fp, [r0], #-3273 @ 0xfffff337 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -275498,1181 +275413,1181 @@ │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [sl, #92] @ 0x5c │ │ │ │ smlabblt r8, r0, r6, r4 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ vmin.s8 d20, d4, d17 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ - @ instruction: 0xf644002e │ │ │ │ - vabdl.s8 q8, d16, d0 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d16, d4, d30 │ │ │ │ + vqdmlsl.s , d0, d0[0] │ │ │ │ @ instruction: 0xf046072e │ │ │ │ subcs pc, r0, #33536 @ 0x8300 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtne pc, [r4], r2, asr #12 │ │ │ │ + strbteq pc, [r4], -r2, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldcl 1, cr15, [r8, #-528]! @ 0xfffffdf0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6459702 │ │ │ │ - vmls.f d17, d16, d0[3] │ │ │ │ + vabal.s8 q8, d16, d12 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ - ldrbmi pc, [r1], -r3, lsl #17 @ │ │ │ │ + ldrbmi pc, [r1], -fp, lsl #17 @ │ │ │ │ @ instruction: 0xf046a805 │ │ │ │ strtmi pc, [r1], -r9, ror #24 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldcl 1, cr15, [lr, #-528] @ 0xfffffdf0 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ - strtmi pc, [r1], -sp, ror #16 │ │ │ │ + @ instruction: 0x4621f875 │ │ │ │ @ instruction: 0xf046a805 │ │ │ │ andcs pc, r1, #21248 @ 0x5300 │ │ │ │ strbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf936f7fd │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d108 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 0, cr15, [lr], #-280 @ 0xfffffee8 │ │ │ │ - @ instruction: 0xf8c4f196 │ │ │ │ + @ instruction: 0xf8ccf196 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq ip, [r3], -r4 │ │ │ │ + ldrhteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74780 │ │ │ │ + bl 0xfec74630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ stc2 0, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fdd3 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldmdami r2, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8fcf7fd │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [ip], {70} @ 0x46 │ │ │ │ - @ instruction: 0xf644b954 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, q2 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strb pc, [r6, r1, lsl #24]! @ │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7dafbf5 │ │ │ │ - eorseq ip, r3, r8, asr #10 │ │ │ │ + eorseq ip, r3, r8, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7480c │ │ │ │ + bl 0xfec746bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0xff9d973e │ │ │ │ + blx 0xff9d95ee │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fd8d │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldmdami r2, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8b6f7fd │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff2d9774 │ │ │ │ - @ instruction: 0xf644b954 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + bllt 0xff2d9624 │ │ │ │ + vmul.i8 , q2, q2 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7e6fbbb │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrb pc, [sl, pc, lsr #23] @ │ │ │ │ - eorseq ip, r3, r8, ror r5 │ │ │ │ + eorseq ip, r3, r8, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74898 │ │ │ │ + bl 0xfec74748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfe8597ca │ │ │ │ + blx 0xfe85967a │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36167 @ 0x8d47 @ │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ cmpplt ip, sp, lsl #23 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe159800 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + bllt 0xfe1596b0 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccs pc, r8, r4, asr #12 │ │ │ │ + rsbne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1ed9816 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + blx 0x1ed96c6 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1cd9824 │ │ │ │ - @ instruction: 0xf644b955 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + bllt 0x1cd96d4 │ │ │ │ + vmul.i8 , q2, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrb pc, [r4, r3, ror #22] @ │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7c8fb57 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74944 │ │ │ │ + bl 0xfec747f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x12d9876 │ │ │ │ + blx 0x12d9726 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36081 @ 0x8cf1 @ │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ cmpplt ip, r7, lsr fp @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xbd98ac │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + bllt 0xbd975c │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccs pc, r8, r4, asr #12 │ │ │ │ + rsbne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x9598c2 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + blx 0x959772 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x7598d0 │ │ │ │ - @ instruction: 0xf644b955 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + bllt 0x759780 │ │ │ │ + vmul.i8 , q2, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrb pc, [r4, sp, lsl #22] @ │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strb pc, [r8, r1, lsl #22] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec749f0 │ │ │ │ + bl 0xfec748a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xffd59920 │ │ │ │ + blx 0xffd597d0 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35995 @ 0x8c9b @ │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ cmpplt ip, r1, ror #21 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ mrrc2 7, 15, pc, r6, cr13 @ │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff659958 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + blt 0xff659808 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccs pc, r8, r4, asr #12 │ │ │ │ + rsbne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff3d996c │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + blx 0xff3d981c │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff1d997c │ │ │ │ - @ instruction: 0xf644b955 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + blt 0xff1d982c │ │ │ │ + vmul.i8 , q2, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7d4fab7 │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strb pc, [r8, fp, lsr #21] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74a9c │ │ │ │ + bl 0xfec7494c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfe7d99cc │ │ │ │ + blx 0xfe7d987c │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #17664 @ 0x4500 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe159a00 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + blx 0xfe1598b0 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0x1f59a10 │ │ │ │ + blt 0x1f598c0 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xf644fa6d │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r2, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x17d9a4c │ │ │ │ + blx 0x17d98fc │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x14d9a64 │ │ │ │ + blx 0x14d9914 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74b58 │ │ │ │ + bl 0xfec74a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x1059a88 │ │ │ │ + blx 0x1059938 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #236544 @ 0x39c00 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x9d9abc │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + blx 0x9d996c │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0x7d9acc │ │ │ │ + blt 0x7d997c │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xf644fa0f │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9fcf046 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f0f046 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74c14 │ │ │ │ + bl 0xfec74ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf9def046 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #140288 @ 0x22400 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c4f046 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmiblt ip!, {r1, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xf644f9b1 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99ef046 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf992f046 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74cd0 │ │ │ │ + bl 0xfec74b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf980f046 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #44032 @ 0xac00 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf966f046 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdblt lr, {r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xf644f953 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r1, r3, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf940f046 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf934f046 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74d8c │ │ │ │ + bl 0xfec74c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf922f046 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #839680 @ 0xcd000 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf908f046 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmdblt r0, {r1, r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xf644f8f5 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r2, r3, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e2f046 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d6f046 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - sbcmi pc, r0, r5, asr #4 │ │ │ │ + addcc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ @ instruction: 0xf8c4f046 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - adcne pc, r4, r2, asr #12 │ │ │ │ + rsbeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8baf046 │ │ │ │ - adcscs pc, r0, r4, asr #12 │ │ │ │ + rsbsne pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b4f046 │ │ │ │ suble r2, pc, r0, lsl #28 │ │ │ │ subsle r2, r3, r0, lsl #26 │ │ │ │ - stmdapl ip!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiacc ip!, {r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - ldmibcs r8, {r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbne r8, {r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - streq pc, [r0, r4, asr #12] │ │ │ │ + strbvc pc, [r0, -r4, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ strmi pc, [r1], -sp, asr #20 │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ @ instruction: 0xf898f046 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xc1c524 │ │ │ │ + bne 0xc1c3d4 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-2579 @ 0xfffff5ed │ │ │ │ ldrtmi fp, [r8], -r5, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ @ instruction: 0xf888f046 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0x4601fa33 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf644bb74 │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vpadd.i8 , q2, q10 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7ddf877 │ │ │ │ @ instruction: 0xf00e4268 │ │ │ │ @ instruction: 0x4602f855 │ │ │ │ @ instruction: 0x4629bb70 │ │ │ │ - adcne pc, r4, r2, asr #12 │ │ │ │ + rsbeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf86af046 │ │ │ │ - adcscs pc, r0, r4, asr #12 │ │ │ │ + rsbsne pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf864f046 │ │ │ │ @ instruction: 0xd1b12e00 │ │ │ │ - subne pc, r8, r9, asr #4 │ │ │ │ + andeq pc, r8, r9, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf85cf046 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf856f046 │ │ │ │ - rsccs pc, r8, r5, asr #12 │ │ │ │ + adcne pc, r8, r5, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt lr, {r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ str pc, [r9, r3, asr #16]! │ │ │ │ - @ instruction: 0xf6444269 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vhsub.s8 q10, q2, │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xf645f83b │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ svclt 0x0000b833 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec74f8c │ │ │ │ + bl 0xfec74e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf81cf046 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03a │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80cf046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ movtcs lr, #2310 @ 0x906 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stcne 6, cr15, [r4], #264 @ 0x108 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11daf0 │ │ │ │ + stcleq 6, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11d9a0 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclne 6, cr15, [ip], {69} @ 0x45 │ │ │ │ + stceq 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 1, cr15, [r6], {149} @ 0x95 │ │ │ │ + stc2 1, cr15, [lr], {149} @ 0x95 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffecf045 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d120 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00dcf045 │ │ │ │ - @ instruction: 0xf644b954 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, q2 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c3ffd1 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldr pc, [r7, r5, asr #31]! │ │ │ │ - mcrr2 1, 9, pc, sl, cr5 @ │ │ │ │ + mrrc2 1, 9, pc, r2, cr5 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75070 │ │ │ │ + bl 0xfec74f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffaaf045 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ movtcs lr, #2212 @ 0x8a4 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stcne 6, cr15, [r4], #264 @ 0x108 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11dbb4 │ │ │ │ + stcleq 6, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11da64 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclne 6, cr15, [ip], {69} @ 0x45 │ │ │ │ + stceq 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfea5a522 │ │ │ │ + blx 0xfec5a3d2 │ │ │ │ strtmi sl, [r9], -r5, lsl #16 │ │ │ │ @ instruction: 0xff8af045 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ bicslt pc, r0, r5, lsr r9 @ │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf644022f │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ - blmi 0x69dce0 │ │ │ │ - blls 0x677f60 │ │ │ │ + blmi 0x69db90 │ │ │ │ + blls 0x677e10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454030 │ │ │ │ ldmdblt r4, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff60f045 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff54f045 │ │ │ │ @ instruction: 0xf195e7d7 │ │ │ │ - svclt 0x0000fbd9 │ │ │ │ + svclt 0x0000fbe1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xf8dfb096 │ │ │ │ ldrmi ip, [pc], -ip, lsr #2 │ │ │ │ @ instruction: 0xf8dc2a03 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc054 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldcls 8, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x6920f0 │ │ │ │ + bcs 0x691fa0 │ │ │ │ stmdami r3, {r1, r4, ip, lr, pc}^ │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ - b 0xfe543fdc │ │ │ │ + b 0xfe543e8c │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ cmnle sl, r0 │ │ │ │ @ instruction: 0xf6446849 │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0022f045 │ │ │ │ - biccs pc, r4, r4, asr #12 │ │ │ │ + orrne pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff18f045 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ movtcs lr, #2066 @ 0x812 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - @ instruction: 0xf644a805 │ │ │ │ - vaddhn.i16 d16, q8, q0 │ │ │ │ + vadd.i8 d26, d4, d5 │ │ │ │ + vmls.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf642042e │ │ │ │ - vmull.s8 , d16, d20 │ │ │ │ + vqdmulh.s d16, d0, d0[5] │ │ │ │ strls r0, [r2], #-3119 @ 0xfffff3d1 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclne 6, cr15, [ip], {69} @ 0x45 │ │ │ │ + stceq 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x5da646 │ │ │ │ + blx 0x7da4f6 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 15, cr15, cr8, cr5, {2} │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ cdp2 0, 14, cr15, cr14, cr5, {2} │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x89cf5c │ │ │ │ - blls 0x678084 │ │ │ │ + blmi 0x89ce0c │ │ │ │ + blls 0x677f34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04541f0 │ │ │ │ @ instruction: 0x4633bed9 │ │ │ │ @ instruction: 0xf644463a │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strbmi pc, [r0], -sp, asr #29 @ │ │ │ │ stc2l 7, cr15, [r6, #1008] @ 0x3f0 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - rsbeq pc, r8, r4, asr #12 │ │ │ │ + eorvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04541f0 │ │ │ │ @ instruction: 0x4621beb9 │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr2, cr5, {2} │ │ │ │ @ instruction: 0xf195e7c2 │ │ │ │ - svclt 0x0000fb37 │ │ │ │ + svclt 0x0000fb3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq ip, [r3], -r8 │ │ │ │ + ldrhteq ip, [r3], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7529c │ │ │ │ + bl 0xfec7514c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf045461d │ │ │ │ @ instruction: 0xf114fe99 │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strtmi pc, [r8], -fp, lsl #29 │ │ │ │ @ instruction: 0xf836f017 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr12, cr5, {2} │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ @ instruction: 0xf644fb5f │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ - @ instruction: 0xf644be6f │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vceq.f32 , q2, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strtmi pc, [r8], -r5, ror #28 │ │ │ │ @ instruction: 0xf810f017 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr4, cr5, {2} │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr8, cr5, {2} │ │ │ │ svclt 0x0000e7ca │ │ │ │ - ldrhteq ip, [r3], -r4 │ │ │ │ + eorseq ip, r3, r4, ror r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75368 │ │ │ │ + bl 0xfec75218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r8, r0, pc @ │ │ │ │ - blmi 0x142f9e4 │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + blmi 0x142f894 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andls r6, r5, #4784128 @ 0x490000 │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 0, 2, cr15, cr12, cr5, {2} │ │ │ │ @ instruction: 0xf6449a05 │ │ │ │ - vshr.s64 q9, q8, #64 │ │ │ │ - bcs 0x19e254 │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ + bcs 0x19e104 │ │ │ │ @ instruction: 0xf64bbf9d │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1dee74 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + bl 0x1ded24 │ │ │ │ @ instruction: 0xf6440382 │ │ │ │ - svclt 0x008c2184 │ │ │ │ + svclt 0x008c1144 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0x1734f8d3 │ │ │ │ cdp2 0, 1, cr15, cr6, cr5, {2} │ │ │ │ svclt 0x00181e23 │ │ │ │ stccs 3, cr2, [r8, #-4] │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff00f016 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ cdpcs 15, 0, cr15, cr0, cr3, {7} │ │ │ │ - @ instruction: 0xf644d144 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vrhadd.s8 , q2, q2 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ subcs pc, r0, #15808 @ 0x3dc0 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - strtvc pc, [r0], #587 @ 0x24b │ │ │ │ + strbtvs pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ cdp 1, 14, cr15, cr12, cr3, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ - @ instruction: 0x4629f9f3 │ │ │ │ + @ instruction: 0x4629f9fb │ │ │ │ @ instruction: 0xf045a807 │ │ │ │ - blmi 0x81d99c │ │ │ │ - blls 0x6f82a4 │ │ │ │ + blmi 0x81d84c │ │ │ │ + blls 0x6f8154 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ ldmiblt ip!, {r0, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #276]! @ 0x114 │ │ │ │ adcsle r2, sl, r0, lsl #28 │ │ │ │ - @ instruction: 0xf6444631 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7b8fdb1 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ str pc, [r0, r5, lsr #27]! │ │ │ │ - blx 0xbda8f8 │ │ │ │ + blx 0xdda7a8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec754b0 │ │ │ │ + bl 0xfec75360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0450440 │ │ │ │ ldrtmi pc, [r0], -sp, lsl #27 @ │ │ │ │ @ instruction: 0xff38f016 │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-276]! @ 0xfffffeec │ │ │ │ @ instruction: 0xf184fab4 │ │ │ │ stmdbeq r9, {r3, r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 5, pc, cr12, cr12, {7} │ │ │ │ @ instruction: 0xf644b93c │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04540f8 │ │ │ │ @ instruction: 0xb1bfbd6f │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mcr2 7, 7, pc, cr4, cr12, {7} @ │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 0, cr15, [r2, #-276]! @ 0xfffffeec │ │ │ │ - @ instruction: 0xf644b9e6 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.i8 , q10, q11 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7d7fd57 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccs pc, r8, r4, asr #12 │ │ │ │ + rsbne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #-276] @ 0xfffffeec │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 0, cr15, [r4, #-276] @ 0xfffffeec │ │ │ │ - @ instruction: 0xf6444631 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7b9fd39 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75580 │ │ │ │ + bl 0xfec75430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf2fc08 │ │ │ │ + blmi 0xf2fab8 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ vmax.s8 d20, d4, d6 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldcls 0, cr0, [ip], {46} @ 0x2e │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2 0, cr15, [r0, #-276]! @ 0xfffffeec │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r1, asr #32 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #-276] @ 0xfffffeec │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf893a805 │ │ │ │ - blcs 0x12b098 │ │ │ │ + blcs 0x12af48 │ │ │ │ ldrtmi fp, [ip], -r8, lsl #30 │ │ │ │ cdp 1, 0, cr15, cr2, cr3, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf6464619 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf644002f │ │ │ │ - vmull.s8 q9, d0, d24 │ │ │ │ + vqdmulh.s d16, d16, d0[6] │ │ │ │ andls r0, r2, lr, lsr #24 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf645a805 │ │ │ │ - vqdmulh.s d17, d16, d0[3] │ │ │ │ + vmull.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf195c000 │ │ │ │ - strtmi pc, [r1], -r3, lsl #18 │ │ │ │ + strtmi pc, [r1], -fp, lsl #18 │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x69d7bc │ │ │ │ - blls 0x678484 │ │ │ │ + blmi 0x69d66c │ │ │ │ + blls 0x678334 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04540f0 │ │ │ │ ldmdblt r5, {r0, r3, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], {69} @ 0x45 │ │ │ │ @ instruction: 0x4629e7bc │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], {69} @ 0x45 │ │ │ │ @ instruction: 0xf195e7b0 │ │ │ │ - svclt 0x0000f947 │ │ │ │ + svclt 0x0000f94f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75678 │ │ │ │ + bl 0xfec75528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr6, cr9, {2} │ │ │ │ svcls 0x0008461d │ │ │ │ stc2 0, cr15, [sl], #276 @ 0x114 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsccs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], {69} @ 0x45 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r7, asr #28 │ │ │ │ - @ instruction: 0xf644b350 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vcge.s8 , q2, q0 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrtmi pc, [r0], -sp, lsl #25 @ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf96cf7fc │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [ip], #-276 @ 0xfffffeec │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fe1d │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ - @ instruction: 0xf644b955 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [r2, r1, ror #24] @ │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c6fc55 │ │ │ │ - ldrsbteq ip, [r3], -r8 │ │ │ │ + mlaseq r3, r8, r4, ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7574c │ │ │ │ + bl 0xfec755fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf045461e │ │ │ │ @ instruction: 0xf114fc41 │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4630fc33 │ │ │ │ ldc2l 0, cr15, [lr, #88] @ 0x58 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0x4628b15d │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ @ instruction: 0xf644fd99 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ @ instruction: 0xf646bc17 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xf644fc0d │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ - @ instruction: 0xf644bc05 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + @ instruction: 0xf244bc05 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4630fbfb │ │ │ │ stc2 0, cr15, [r6, #88]! @ 0x58 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffbda72a │ │ │ │ + blx 0xffbda5da │ │ │ │ ldrtmi lr, [r1], -r4, asr #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff8da742 │ │ │ │ + blx 0xff8da5f2 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75838 │ │ │ │ + bl 0xfec756e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ - blx 0xff3da76a │ │ │ │ + blx 0xff3da61a │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsccs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff05a786 │ │ │ │ + blx 0xff05a636 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r7, ror #26 │ │ │ │ - @ instruction: 0xf644b358 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vcge.s8 , q2, q4 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrtmi pc, [r1], -sp, lsr #23 @ │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf890f7fc │ │ │ │ @ instruction: 0x4639481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ @ instruction: 0xf644f88b │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04540f8 │ │ │ │ - @ instruction: 0xf644bb9b │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vpadd.i8 d27, d20, d11 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4628fb91 │ │ │ │ ldc2 0, cr15, [ip, #-88]! @ 0xffffffa8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe15a7fe │ │ │ │ + blx 0xfe15a6ae │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1e5a816 │ │ │ │ + blx 0x1e5a6c6 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - eorseq ip, r3, r8, ror r5 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + eorseq ip, r3, r8, lsr r4 │ │ │ │ + ldrhteq ip, [r3], -ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ ldmdami pc!, {r0, r9, sl, lr} @ │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ @@ -276683,3370 +276598,3370 @@ │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ ldmib r0, {r1, r4, r6, ip, lr, pc}^ │ │ │ │ subcs r8, r0, #0, 18 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ mcrr 1, 8, pc, ip, cr3 @ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - streq pc, [r0], #1604 @ 0x644 │ │ │ │ + strbvc pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - ldrbcs pc, [r4, #1604]! @ 0x644 @ │ │ │ │ + ldrne pc, [r4, #1604]! @ 0x644 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r1, #-1026] @ 0xfffffbfe │ │ │ │ - strbne pc, [ip, #1605] @ 0x645 @ │ │ │ │ + streq pc, [ip, #1605] @ 0x645 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1949500 │ │ │ │ - strbmi pc, [fp], -pc, asr #30 @ │ │ │ │ + @ instruction: 0x464bff57 │ │ │ │ stmdage r5, {r1, r6, r9, sl, lr} │ │ │ │ - blx 0xe5a896 │ │ │ │ + blx 0xe5a746 │ │ │ │ ldmib r6, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #18 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ movtcs lr, #3116 @ 0xc2c │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ ldrmi r4, [r9], -r2, lsr #12 │ │ │ │ stmdage r5, {r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf6449500 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1942201 │ │ │ │ - strbmi pc, [r2], -pc, lsr #30 @ │ │ │ │ + @ instruction: 0x4642ff37 │ │ │ │ stmdage r5, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x65a8d6 │ │ │ │ + blx 0x65a786 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrpl CPSR_fs, #73400320 @ 0x4600000 │ │ │ │ + mvncc pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00184287 │ │ │ │ - blmi 0x370064 │ │ │ │ - blls 0x678864 │ │ │ │ + blmi 0x36ff14 │ │ │ │ + blls 0x678714 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffada930 │ │ │ │ - @ instruction: 0xff6cf194 │ │ │ │ + blt 0xffada7e0 │ │ │ │ + @ instruction: 0xff74f194 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75a2c │ │ │ │ + bl 0xfec758dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d5, d4 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ stcls 0, cr0, [r8, #-184] @ 0xffffff48 │ │ │ │ - blx 0xff5da958 │ │ │ │ + blx 0xff5da808 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf642d210 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ - blx 0xff35a96c │ │ │ │ + blx 0xff35a81c │ │ │ │ @ instruction: 0xf645b9c5 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ andlt r0, r3, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xff0da980 │ │ │ │ + blt 0xff0da830 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00d4608 │ │ │ │ stmdbls r1, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf644d0e5 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vhadd.s8 , q10, │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r6, pc, lsr #21]! @ │ │ │ │ - andscc pc, r4, r4, asr #12 │ │ │ │ + sbcsne pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfeb5a9ac │ │ │ │ + blx 0xfeb5a85c │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff36f7ff │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8da9c0 │ │ │ │ + blx 0xfe8da870 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ vqdmulh.s q10, q2, q4 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf045a81e │ │ │ │ subcs pc, r0, #536576 @ 0x83000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - streq pc, [r0], r4, asr #12 │ │ │ │ + strbvc pc, [r0], -r4, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - bl 0x1f5af00 │ │ │ │ + bl 0x1f5adb0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6429602 │ │ │ │ - vabal.s8 , d16, d20 │ │ │ │ + vmls.f d16, d0, d0[5] │ │ │ │ @ instruction: 0xf645052f │ │ │ │ - vmls.i d17, d16, d0[3] │ │ │ │ + vaddhn.i16 d16, q8, q6 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - @ instruction: 0x4649fe7f │ │ │ │ + strbmi pc, [r9], -r7, lsl #29 @ │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ svccs 0x000efa65 │ │ │ │ @ instruction: 0xf64bd838 │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1df5f8 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + bl 0x1df4a8 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ cmnlt r9, #136, 14 @ 0x2200000 │ │ │ │ - rscscs pc, r0, r4, asr #12 │ │ │ │ + adcsne pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x165aa54 │ │ │ │ + blx 0x165a904 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - @ instruction: 0xf644d13b │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vand d29, d4, d27 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xf1b8fa47 │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfdaa88 │ │ │ │ + blx 0xfda938 │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d130 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xbdaaa8 │ │ │ │ + blt 0xbda958 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ movtcs lr, #2852 @ 0xb24 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mrc2 1, 1, pc, cr2, cr4, {4} │ │ │ │ + mrc2 1, 1, pc, cr10, cr4, {4} │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x75aacc │ │ │ │ + blx 0x75a97c │ │ │ │ svceq 0x0000f1ba │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ @ instruction: 0xf1b8fea3 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf6464641 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r7, r3, lsl #20] @ │ │ │ │ - mcr2 1, 4, pc, cr8, cr4, {4} @ │ │ │ │ + mrc2 1, 4, pc, cr0, cr4, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75bf4 │ │ │ │ + bl 0xfec75aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf9eef045 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35737 @ 0x8b99 @ │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4628f9df │ │ │ │ - blx 0xfe3daa8a │ │ │ │ + blx 0xfe3da93a │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d0f045 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt r8, {r0, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf644b9b4 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 d27, d20, d20 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7dcf9bd │ │ │ │ @ instruction: 0xf646b9b5 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7dff9b1 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r4, r5, lsr #19] @ │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ bfi pc, r9, (invalid: 19:7) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75cc0 │ │ │ │ + bl 0xfec75b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf988f045 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35635 @ 0x8b33 @ │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4628f979 │ │ │ │ - blx 0xa5ab56 │ │ │ │ + blx 0xa5aa06 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf96af045 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmdblt r2!, {r0, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf644b9b4 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 d27, d20, d20 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7dcf957 │ │ │ │ @ instruction: 0xf646b9b5 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [pc, fp, asr #18] @ │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c4f93f │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c7f933 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75d8c │ │ │ │ + bl 0xfec75c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf922f045 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35533 @ 0x8acd @ │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4628f913 │ │ │ │ - blx 0xff0dac20 │ │ │ │ + blx 0xff0daad0 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf904f045 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmlt ip!, {r0, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf644b9b4 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 d27, d20, d20 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7dcf8f1 │ │ │ │ @ instruction: 0xf646b9b5 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [pc, r5, ror #17] @ │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c4f8d9 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r7, sp, asr #17] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75e58 │ │ │ │ + bl 0xfec75d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf8bcf045 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35431 @ 0x8a67 @ │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strtmi pc, [r8], -sp, lsr #17 │ │ │ │ - blx 0x175acec │ │ │ │ + blx 0x175ab9c │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89ef045 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmlt r6, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf644b9b4 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 d27, d20, d20 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [ip, fp, lsl #17] @ │ │ │ │ @ instruction: 0xf646b9b5 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7dff87f │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c4f873 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r7, r7, ror #16] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75f24 │ │ │ │ + bl 0xfec75dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f05a0 │ │ │ │ + blmi 0x10f0450 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0450300 │ │ │ │ strtmi pc, [r8], -pc, asr #16 │ │ │ │ @ instruction: 0xf9faf016 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ stccs 8, cr15, [r0], {63} @ 0x3f │ │ │ │ - @ instruction: 0xf644d137 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vand d29, d4, d23 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ subcs pc, r0, #3342336 @ 0x330000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtvc pc, [r0], #587 @ 0x24b │ │ │ │ + strbtvs pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ stmdb r8!, {r0, r1, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - ldrtmi pc, [r1], -pc, lsr #24 @ │ │ │ │ + @ instruction: 0x4631fc37 │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x81ce14 │ │ │ │ - blls 0x678e2c │ │ │ │ + blmi 0x81ccc4 │ │ │ │ + blls 0x678cdc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ strtmi fp, [r1], -r5, lsl #16 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffaf044 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffeef044 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe2f044 │ │ │ │ @ instruction: 0xf194e7a1 │ │ │ │ - svclt 0x0000fc67 │ │ │ │ + svclt 0x0000fc6f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76038 │ │ │ │ + bl 0xfec75ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f06b4 │ │ │ │ + blmi 0x10f0564 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ strtmi pc, [r8], -r5, asr #31 │ │ │ │ @ instruction: 0xf970f016 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ stccs 15, cr15, [r0], {181} @ 0xb5 │ │ │ │ - @ instruction: 0xf644d137 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vand d29, d4, d23 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ subcs pc, r0, #676 @ 0x2a4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtvc pc, [r0], #587 @ 0x24b │ │ │ │ + strbtvs pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ ldm lr, {r0, r1, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ - ldrtmi pc, [r1], -r5, lsr #23 @ │ │ │ │ + ldrtmi pc, [r1], -sp, lsr #23 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x81ed00 │ │ │ │ - blls 0x678f40 │ │ │ │ + blmi 0x81ebb0 │ │ │ │ + blls 0x678df0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ qsub16mi fp, r1, fp │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff70f044 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff64f044 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff58f044 │ │ │ │ @ instruction: 0xf194e7a1 │ │ │ │ - svclt 0x0000fbdd │ │ │ │ + svclt 0x0000fbe5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7614c │ │ │ │ + bl 0xfec75ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0164618 │ │ │ │ @ instruction: 0xb1a8f83b │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vmull.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vqdmulh.s d23, d0, d0[0] │ │ │ │ @ instruction: 0xf6460c2e │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf644032f │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x002cf044 │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0018f044 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec761c0 │ │ │ │ + bl 0xfec76070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [ip], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0449201 │ │ │ │ - bls 0x19ebf8 │ │ │ │ - @ instruction: 0xf644b9ea │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + bls 0x19eaa8 │ │ │ │ + vmla.i8 , q10, q13 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ stmiblt r4, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr0, cr4, {2} │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444010 │ │ │ │ smlattcs r0, r7, lr, fp │ │ │ │ @ instruction: 0xf7ff4610 │ │ │ │ stccs 15, cr15, [r0], {145} @ 0x91 │ │ │ │ strtmi sp, [r0], -r6, ror #1 │ │ │ │ mcr2 7, 1, pc, cr8, cr13, {7} @ │ │ │ │ svclt 0x0000e7ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76238 │ │ │ │ + bl 0xfec760e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ stcls 3, cr9, [sl, #-4] │ │ │ │ cdp2 0, 12, cr15, cr8, cr4, {2} │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ mcr2 7, 2, pc, cr0, cr11, {7} @ │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr14, cr4, {2} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ mrc2 7, 1, pc, cr6, cr11, {7} │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr4, cr4, {2} │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ mcr2 7, 1, pc, cr12, cr11, {7} @ │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr10, cr4, {2} │ │ │ │ @ instruction: 0xf646b995 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf644fe9f │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 9, cr15, cr6, cr4, {2} │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff40f7ff │ │ │ │ svclt 0x0000e7f1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec762d0 │ │ │ │ + bl 0xfec76180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmiblt r8, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrpl CPSR_fs, #73400320 @ 0x4600000 │ │ │ │ + mvncc pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46194611 │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 7, cr15, cr4, cr4, {2} │ │ │ │ @ instruction: 0xf6444604 │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ strmi r0, [sp], -lr, lsr #32 │ │ │ │ cdp2 0, 6, cr15, cr12, cr4, {2} │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ - subcc pc, r8, r4, asr #12 │ │ │ │ + andcs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr2, cr4, {2} │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ - @ instruction: 0xf644d11c │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vand d29, d4, d12 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ - @ instruction: 0xf644fe55 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + @ instruction: 0xf244fe55 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf646032e │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - addeq pc, r8, r4, asr #12 │ │ │ │ + subvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 4, cr15, cr2, cr4, {2} │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strb pc, [r8, sp, ror #29]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76374 │ │ │ │ + bl 0xfec76224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d5, d4 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ stcls 0, cr0, [r7, #-184] @ 0xffffff48 │ │ │ │ cdp2 0, 2, cr15, cr14, cr4, {2} │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - adcne pc, r4, r2, asr #12 │ │ │ │ + rsbeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr4, cr4, {2} │ │ │ │ - subscc pc, r4, r4, asr #12 │ │ │ │ + andscs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr14, cr4, {2} │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff8af7ff │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr4, cr4, {2} │ │ │ │ - rsccs pc, r8, r5, asr #12 │ │ │ │ + adcne pc, r8, r5, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444030 │ │ │ │ rsbmi fp, r1, #11, 28 @ 0xb0 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ stc2l 0, cr15, [r8, #48]! @ 0x30 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - rsceq pc, r4, r4, asr #12 │ │ │ │ + adcvc pc, r4, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #272]! @ 0x110 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec763fc │ │ │ │ + bl 0xfec762ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d5, d4 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ stcls 0, cr0, [r6, #-184] @ 0xffffff48 │ │ │ │ stc2l 0, cr15, [sl, #272]! @ 0x110 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - adcne pc, r4, r2, asr #12 │ │ │ │ + rsbeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0, #272]! @ 0x110 │ │ │ │ - andscc pc, r4, r4, asr #12 │ │ │ │ + sbcsne pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #272] @ 0x110 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff46f7ff │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #272] @ 0x110 │ │ │ │ - rsccs pc, r8, r5, asr #12 │ │ │ │ + adcne pc, r8, r5, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444030 │ │ │ │ rsbmi fp, r1, #12736 @ 0x31c0 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ stc2 0, cr15, [r4, #48]! @ 0x30 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - rsceq pc, r4, r4, asr #12 │ │ │ │ + adcvc pc, r4, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8, #272]! @ 0x110 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76484 │ │ │ │ + bl 0xfec76334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vmin.s8 d20, d5, d4 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ ldrmi r0, [sp], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0449e06 │ │ │ │ pldw [r4, #-3493] @ 0xfffff25b │ │ │ │ eorsle r5, r1, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6424621 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ @ instruction: 0xf644fd9b │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ - bllt 0xff09e914 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + bllt 0xff09e7c4 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #272] @ 0x110 │ │ │ │ @ instruction: 0xf646bb46 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf644fd7f │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf645fd79 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 0, cr15, [r0, #-272]! @ 0xfffffef0 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf644d0c4 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vhadd.s8 , q10, q2 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [r6, r1, ror #26]! @ │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ ldrb pc, [ip, r7, lsr #25] @ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 0, pc, cr6, cr15, {7} @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ - sbcmi pc, r0, r5, asr #4 │ │ │ │ + addcc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd780a │ │ │ │ mcrls 0, 0, r9, cr13, cr0, {1} │ │ │ │ stc2l 0, cr15, [r0, #-272] @ 0xfffffef0 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23e │ │ │ │ - rsbcc pc, r4, r4, asr #12 │ │ │ │ + eorcs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stc2 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #-272]! @ 0xfffffef0 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-272]! @ 0xfffffef0 │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ ldc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8, #-272] @ 0xfffffef0 │ │ │ │ @ instruction: 0xf646bb46 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf644fd0d │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf645fd07 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ andlt r0, r3, r2, lsr r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 0, cr15, [lr], #272 @ 0x110 │ │ │ │ tstls r1, r9, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf644d0b7 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vqadd.s8 d29, d20, d23 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [r6, pc, ror #25]! @ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76620 │ │ │ │ + bl 0xfec764d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0449d04 │ │ │ │ vfma.f32 , , │ │ │ │ vaddl.s8 , d0, d0 │ │ │ │ andcs r0, r0, #148 @ 0x94 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ - bllt 0x205da30 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + bllt 0x205d8e0 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4], {68} @ 0x44 │ │ │ │ @ instruction: 0xf646b98d │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf644fcb9 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ @ instruction: 0x4629bcb1 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6], #272 @ 0x110 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [lr], {68} @ 0x44 │ │ │ │ - eorscc pc, r8, r4, asr #12 │ │ │ │ + rscsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], {68} @ 0x44 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ - subcc pc, r8, r4, asr #12 │ │ │ │ + andcs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], {68} @ 0x44 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ - @ instruction: 0xf644d114 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vand d29, d4, d4 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ - @ instruction: 0xf644fc81 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q8, d16, d8 │ │ │ │ + @ instruction: 0xf244fc81 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d0, d0[2] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7b1fc77 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r0, r1, lsr #26]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7670c │ │ │ │ + bl 0xfec765bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0xb1a8fd5b │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vmull.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vqdmulh.s d23, d0, d0[0] │ │ │ │ @ instruction: 0xf6460c2e │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf644032f │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrrlt 0, 4, pc, ip, cr4 @ │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [r8], #-272 @ 0xfffffef0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ vqdmulh.s d20, d20, d5 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ svcls 0x00204615 │ │ │ │ ldmdbge lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldc2 0, cr15, [ip], {68} @ 0x44 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ - @ instruction: 0xf64480e4 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vhadd.s8 q12, q10, q10 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf1b8fc0f │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ @ instruction: 0xf64b8090 │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x06220333 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf646bf5b │ │ │ │ - vsubhn.i16 d21, q0, q14 │ │ │ │ + vmlsl.s , d16, d0[7] │ │ │ │ @ instruction: 0xf644062f │ │ │ │ - @ instruction: 0x46313190 │ │ │ │ + @ instruction: 0x46312150 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - @ instruction: 0xf646562c │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + @ instruction: 0xf64636ec │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ svclt 0x0048002f │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ svcvc 0x0080f414 │ │ │ │ @ instruction: 0x37c4f8d3 │ │ │ │ @ instruction: 0xf644ac05 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ svclt 0x0008022e │ │ │ │ vmax.s8 d20, d15, d2 │ │ │ │ - vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf6440031 │ │ │ │ - vabal.s8 q8, d16, d0 │ │ │ │ + vshr.s64 q10, q6, #64 │ │ │ │ + vqadd.s8 d16, d4, d17 │ │ │ │ + vmls.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf044052e │ │ │ │ subcs pc, r0, #224256 @ 0x36c00 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ ldcl 1, cr15, [r4], {130} @ 0x82 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf6444620 │ │ │ │ - vshl.s64 d19, d28, #0 │ │ │ │ + vbic.i32 q9, #786432 @ 0x000c0000 │ │ │ │ strls r0, [r1, #-1326] @ 0xfffffad2 │ │ │ │ - strbne pc, [ip, #1605] @ 0x645 @ │ │ │ │ + streq pc, [ip, #1605] @ 0x645 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1939500 │ │ │ │ - @ instruction: 0x4651ffdb │ │ │ │ + ldrbmi pc, [r1], -r3, ror #31 @ │ │ │ │ @ instruction: 0xf0444620 │ │ │ │ @ instruction: 0xf642fbc1 │ │ │ │ - blx 0x9e8370 │ │ │ │ + blx 0x9e8220 │ │ │ │ ldrbeq pc, [fp, r8, lsl #6] @ │ │ │ │ @ instruction: 0xf1b9d569 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - @ instruction: 0xf644808e │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vhadd.s8 d24, d20, d14 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ svccs 0x0000fbad │ │ │ │ - @ instruction: 0xf644d169 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vrhadd.s8 , q2, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ subcs pc, r0, #164864 @ 0x28400 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ ldc 1, cr15, [sl], {130} @ 0x82 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r2], -r0, lsr #12 │ │ │ │ - @ instruction: 0x11a4f642 │ │ │ │ + msreq (UNDEF: 100), r2 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1934619 │ │ │ │ - ldrtmi pc, [r9], -r5, lsr #31 @ │ │ │ │ + ldrtmi pc, [r9], -sp, lsr #31 @ │ │ │ │ @ instruction: 0xf0444620 │ │ │ │ - blmi 0xe5e500 │ │ │ │ - blls 0x679740 │ │ │ │ + blmi 0xe5e3b0 │ │ │ │ + blls 0x6795f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04447f0 │ │ │ │ @ instruction: 0x4621bb7b │ │ │ │ - rscne pc, ip, r6, asr #12 │ │ │ │ + adceq pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf044ac05 │ │ │ │ subcs pc, r0, #117760 @ 0x1cc00 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stcl 1, cr15, [ip], #-520 @ 0xfffffdf8 │ │ │ │ - strtpl pc, [ip], -r6, asr #12 │ │ │ │ + strbtcc pc, [ip], r6, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6449302 │ │ │ │ - vrsra.s64 d19, d28, #64 │ │ │ │ + vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - strbne pc, [ip, #1605] @ 0x645 @ │ │ │ │ + streq pc, [ip, #1605] @ 0x645 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1939500 │ │ │ │ - ldrbmi pc, [r1], -fp, ror #30 @ │ │ │ │ + usub16mi pc, r1, r3 @ │ │ │ │ @ instruction: 0xf0444620 │ │ │ │ @ instruction: 0xf1b9fb51 │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0444649 │ │ │ │ svccs 0x0000fb43 │ │ │ │ @ instruction: 0x4639d095 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xedb88e │ │ │ │ + blx 0xedb73e │ │ │ │ @ instruction: 0x4629e793 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xbdb8a6 │ │ │ │ + blx 0xbdb756 │ │ │ │ @ instruction: 0x4648e719 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe776feb3 │ │ │ │ - @ instruction: 0xffaaf193 │ │ │ │ + @ instruction: 0xffb2f193 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec769b0 │ │ │ │ + bl 0xfec76860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0449301 │ │ │ │ stmdami pc, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xffb4f7fa │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xdb8fc │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + blx 0xdb7ac │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444010 │ │ │ │ strdcs fp, [r1, -r5] │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ @ instruction: 0xe7f1fe7f │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76a14 │ │ │ │ + bl 0xfec768c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xdb109c │ │ │ │ + blmi 0xdb0f4c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ - blx 0xff6db94c │ │ │ │ + blx 0xff6db7fc │ │ │ │ stmdami fp!, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf6442200 │ │ │ │ - vaddhn.i16 d16, q8, q0 │ │ │ │ + vhsub.s8 d18, d4, d0 │ │ │ │ + vmls.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf7fa042e │ │ │ │ subcs pc, r0, #476 @ 0x1dc │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff2dbe60 │ │ │ │ + bl 0xff2dbd10 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf6429402 │ │ │ │ - vmull.s8 , d16, d20 │ │ │ │ + vqdmulh.s d16, d0, d0[5] │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ @ instruction: 0xf645c004 │ │ │ │ - vqdmulh.s d17, d16, d0[3] │ │ │ │ + vmull.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf193c000 │ │ │ │ - ldrtmi pc, [r9], -fp, asr #29 @ │ │ │ │ + @ instruction: 0x4639fed3 │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - bllt 0x4de34c │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + bllt 0x4de1fc │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0444621 │ │ │ │ ldmiblt sp!, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8db9bc │ │ │ │ + blx 0xfe8db86c │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d113 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xfe4db9dc │ │ │ │ + blt 0xfe4db88c │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ sbcsle r2, pc, r0, lsl #26 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf193e7e4 │ │ │ │ - svclt 0x0000ff09 │ │ │ │ + svclt 0x0000ff11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76af8 │ │ │ │ + bl 0xfec769a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmin.s8 d20, d5, d4 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ stcls 0, cr0, [r6, #-184] @ 0xffffff48 │ │ │ │ - blx 0x1c5ba20 │ │ │ │ + blx 0x1c5b8d0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r6, lsr #4 │ │ │ │ - adcne pc, r4, r2, asr #12 │ │ │ │ + rsbeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x19dba34 │ │ │ │ - andscc pc, r4, r4, asr #12 │ │ │ │ + blx 0x19db8e4 │ │ │ │ + sbcsne pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x185ba40 │ │ │ │ + blx 0x185b8f0 │ │ │ │ @ instruction: 0xf646bb45 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf644fa51 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf645fa4b │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ andlt r0, r3, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x11dba74 │ │ │ │ + blt 0x11db924 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf644d0cf │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vhadd.s8 , q10, │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7e6fa33 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76b98 │ │ │ │ + bl 0xfec76a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r0, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stmdavs sp!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9515 │ │ │ │ @ instruction: 0xf0150500 │ │ │ │ @ instruction: 0x4607fb11 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ strmi pc, [r4], -r7, lsl #22 │ │ │ │ - sbccc pc, r0, r4, asr #12 │ │ │ │ + addcs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf0446826 │ │ │ │ subcs pc, r0, #20480 @ 0x5000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4, #1602]! @ 0x642 │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f72c │ │ │ │ - b 0xfffdbff8 │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + strbeq pc, [r4, #-1602]! @ 0xfffff9be @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f5dc │ │ │ │ + b 0xfffdbea8 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - ldrtmi pc, [r9], -r1, lsl #28 @ │ │ │ │ + ldrtmi pc, [r9], -r9, lsl #28 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ @ instruction: 0x2e02f9e7 │ │ │ │ stmdale r5, {r3, r4, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #28 │ │ │ │ - sbcscc pc, r4, r4, asr #12 │ │ │ │ + addscs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9dcf044 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d14d │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt ip, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ - sbcscc pc, ip, r4, asr #12 │ │ │ │ + addscs pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c6f044 │ │ │ │ @ instruction: 0xf044e7e8 │ │ │ │ strtmi pc, [r1], -r3, asr #19 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - b 0xff05c074 │ │ │ │ + b 0xff05bf24 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ - @ instruction: 0xf6442201 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vhsub.s8 d18, d4, d1 │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf642002e │ │ │ │ - vaddhn.i16 d17, q8, q10 │ │ │ │ + vmls.i d16, d0, d0[5] │ │ │ │ andls r0, r2, pc, lsr #8 │ │ │ │ strls sl, [r1], #-2053 @ 0xfffff7fb │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - @ instruction: 0x4639fdbf │ │ │ │ + ldrtmi pc, [r9], -r7, asr #27 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ @ instruction: 0xf644f9a5 │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ bfc pc, (invalid: 19:1) @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ movtcs lr, #2712 @ 0xa98 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6469501 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ - stc2 1, cr15, [r2, #588]! @ 0x24c │ │ │ │ + stc2 1, cr15, [sl, #588]! @ 0x24c │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf988f044 │ │ │ │ @ instruction: 0xf193e7aa │ │ │ │ - svclt 0x0000fe0d │ │ │ │ + svclt 0x0000fe15 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec76cec │ │ │ │ + bl 0xfec76b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ @ instruction: 0xf970f044 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsccs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf962f044 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -sp, lsl #22 │ │ │ │ - @ instruction: 0xf644b3b0 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vcge.s8 d27, d20, d16 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ orrlt pc, r5, r3, asr r9 @ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xff35db38 │ │ │ │ + blx 0xff35d9e8 │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ @ instruction: 0xf644fe31 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04440f8 │ │ │ │ - @ instruction: 0xf644b941 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vmla.i8 , q2, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7e7f937 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92cf044 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fad7 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ - @ instruction: 0xf644b956 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, q3 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ bfi pc, fp, (invalid: 18:6) @ │ │ │ │ - @ instruction: 0xf6444631 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ ldr pc, [sl, pc, lsl #18]! │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + ldrhteq ip, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec76dd8 │ │ │ │ + bl 0xfec76c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ @ instruction: 0xf8faf044 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsccs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8ecf044 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fa97 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dcf044 │ │ │ │ - @ instruction: 0xf644b9b5 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 d27, d20, d21 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ stmdami r0!, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ ldc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r4, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7e6f8b9 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8aef044 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fa59 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ - @ instruction: 0xf644b956 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, q3 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7bff89d │ │ │ │ - @ instruction: 0xf6444631 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7b3f891 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + ldrhteq ip, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76ed4 │ │ │ │ + bl 0xfec76d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x10b155c │ │ │ │ + blmi 0x10b140c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ @ instruction: 0x4620f877 │ │ │ │ - blx 0x9dbd54 │ │ │ │ + blx 0x9dbc04 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ subcs pc, r0, #6750208 @ 0x670000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4, #1602]! @ 0x642 │ │ │ │ - streq pc, [pc, #-704]! @ 0x11fa68 │ │ │ │ + strbeq pc, [r4, #-1602]! @ 0xfffff9be @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f918 │ │ │ │ ldmdb ip, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - ldrtmi pc, [r9], -r3, ror #24 @ │ │ │ │ + ldrtmi pc, [r9], -fp, ror #24 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ subcs pc, r0, #4784128 @ 0x490000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmdb r2, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf646a805 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - ldrtmi pc, [r1], -sp, asr #24 @ │ │ │ │ + @ instruction: 0x4631fc55 │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x69de50 │ │ │ │ - blls 0x679df0 │ │ │ │ + blmi 0x69dd00 │ │ │ │ + blls 0x679ca0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04440f0 │ │ │ │ ldmdblt r4, {r0, r1, r5, fp, ip, sp, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf818f044 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80cf044 │ │ │ │ @ instruction: 0xf193e7a3 │ │ │ │ - svclt 0x0000fc91 │ │ │ │ + svclt 0x0000fc99 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec76fe4 │ │ │ │ + bl 0xfec76e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ @ instruction: 0xfff4f043 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsccs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe6f043 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601f991 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f043 │ │ │ │ - @ instruction: 0xf644b9b5 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 d27, d20, d21 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ stmdami r0!, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00bef043 │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7e6ffb3 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa8f043 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601f953 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ - @ instruction: 0xf644b956 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, q3 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7bfff97 │ │ │ │ - @ instruction: 0xf6444631 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r3, fp, lsl #31]! │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + ldrhteq ip, [r3], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0430440 │ │ │ │ shsub16mi pc, r0, r3 @ │ │ │ │ @ instruction: 0xf91ef015 │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ - blx 0xfee5fcb0 │ │ │ │ + blx 0xfee5fb60 │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt ip!, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0054f043 │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf1b8f8c9 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff42f043 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x003af043 │ │ │ │ @ instruction: 0xf6464641 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xf644ff2f │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04341f0 │ │ │ │ stmiblt r6, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1cf043 │ │ │ │ - @ instruction: 0xf644e7b7 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vaba.s8 d30, d20, d23 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xf1b8ff11 │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ ldrtmi lr, [r1], -r0, asr #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff02f043 │ │ │ │ svclt 0x0000e79d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec771f0 │ │ │ │ + bl 0xfec770a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [lr], -lr, lsr #32 │ │ │ │ @ instruction: 0x5708e9dd │ │ │ │ @ instruction: 0xf0439201 │ │ │ │ - bls 0x19fbc4 │ │ │ │ + bls 0x19fa74 │ │ │ │ strbeq pc, [r0], #-5 @ │ │ │ │ svceq 0x0064f112 │ │ │ │ ldrmi sp, [r1], -pc, lsr #32 │ │ │ │ - rsccs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ cdp2 0, 13, cr15, cr12, cr3, {2} │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ cmnplt r8, #8847360 @ p-variant is OBSOLETE @ 0x870000 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ - blx 0xfee5fb84 │ │ │ │ + blx 0xfee5fa34 │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ stmdblt r4, {r0, r1, r3, fp, ip, sp, lr, pc}^ │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ - ldrhlt fp, [pc, #237] @ 0x12015d │ │ │ │ + ldrhlt fp, [pc, #237] @ 0x12000d │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xf832f7fb │ │ │ │ - @ instruction: 0xf644e7f0 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vaba.s8 q15, q10, q8 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldrtmi pc, [r0], -sp, lsr #29 @ │ │ │ │ @ instruction: 0xf858f015 │ │ │ │ bicle r2, pc, r0, lsl #16 │ │ │ │ - @ instruction: 0xf644b9ae │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.i8 d27, d20, d30 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ bfi pc, sp, (invalid: 29:14) @ │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccs pc, r8, r4, asr #12 │ │ │ │ + rsbne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr2, cr3, {2} │ │ │ │ ldrtmi lr, [r1], -sl, asr #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr6, cr3, {2} │ │ │ │ svclt 0x0000e7b7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec772e8 │ │ │ │ + bl 0xfec77198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [sp], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ stcls 7, cr6, [sl], {8} │ │ │ │ cdp2 0, 7, cr15, cr0, cr3, {2} │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r4, r4, ror #30 │ │ │ │ @ instruction: 0xf6444611 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ - @ instruction: 0xf644002e │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ + vhadd.s8 d16, d4, d30 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf043022e │ │ │ │ strtmi pc, [r8], -r1, ror #28 │ │ │ │ @ instruction: 0xf80cf015 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ stmdami r8!, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - blx 0xe5e13a │ │ │ │ + blx 0xe5dfea │ │ │ │ andcs r4, r0, #2490368 @ 0x260000 │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ ldmiblt r4, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr12, cr3, {2} │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ @ instruction: 0x4621be33 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr8, cr3, {2} │ │ │ │ - @ instruction: 0xf644e7ea │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vabd.s8 q15, q10, q13 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x4628fe1d │ │ │ │ @ instruction: 0xffc8f014 │ │ │ │ @ instruction: 0xd1bb2800 │ │ │ │ - @ instruction: 0xf644b955 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [sl, sp, lsl #28]! │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ str pc, [lr, r1, lsl #28]! │ │ │ │ - mlaseq r3, r4, r6, ip │ │ │ │ - eorseq ip, r3, r8, ror #13 │ │ │ │ + eorseq ip, r3, r4, asr r5 │ │ │ │ + eorseq ip, r3, r8, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec773f8 │ │ │ │ + bl 0xfec772a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4], {73} @ 0x49 │ │ │ │ @ instruction: 0xf043461e │ │ │ │ @ instruction: 0xf115fdeb │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x4630fddd │ │ │ │ @ instruction: 0xff88f014 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - @ instruction: 0xf644d049 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vhadd.s8 , q2, │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ stmiblt ip!, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #268] @ 0x10c │ │ │ │ tstcs r1, r8 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [r6, #268]! @ 0x10c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf646d1ed │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xf644fda5 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0434070 │ │ │ │ - @ instruction: 0xf644bd9d │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vmla.f32 d27, d20, d13 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x4630fd93 │ │ │ │ @ instruction: 0xff3ef014 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #268] @ 0x10c │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #-268]! @ 0xfffffef4 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77508 │ │ │ │ + bl 0xfec773b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf043461c │ │ │ │ ldrtmi pc, [r0], -r3, ror #26 @ │ │ │ │ @ instruction: 0xff0ef014 │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xf114fd53 │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ strtmi pc, [r8], -r5, asr #26 │ │ │ │ mrc2 0, 7, pc, cr0, cr4, {0} │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #-268]! @ 0xfffffef4 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [lr, #-268]! @ 0xfffffef4 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #-268]! @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ strmi pc, [r1], -pc, asr #29 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xf646bb15 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ bfi pc, r3, #26, #2 @ │ │ │ │ - @ instruction: 0xf644b956 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, q3 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r2, r7, lsl #26]! │ │ │ │ - @ instruction: 0xf6444631 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7a6fcfb │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r7, pc, ror #25]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77614 │ │ │ │ + bl 0xfec774c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14b1c98 │ │ │ │ + blmi 0x14b1b48 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x571ce9dd │ │ │ │ ldc2l 0, cr15, [r6], {67} @ 0x43 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsccs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8], {67} @ 0x43 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fe73 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #268 @ 0x10c │ │ │ │ teqle r7, r0, lsl #26 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], #268 @ 0x10c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d11, d5 │ │ │ │ - vaddhn.i16 d23, q8, q8 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf1810431 │ │ │ │ movtcs lr, #3490 @ 0xda2 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469401 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf645002f │ │ │ │ - vmls.i d17, d16, d0[3] │ │ │ │ + vaddhn.i16 d16, q8, q6 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xf8a8f193 │ │ │ │ + @ instruction: 0xf8b0f193 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [lr], {67} @ 0x43 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d13c │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [lr], #-268 @ 0xfffffef4 │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7c5fc73 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fe13 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ - @ instruction: 0xf644b956 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, q3 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe79dfc57 │ │ │ │ - @ instruction: 0xf6444631 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r1, fp, asr #24] │ │ │ │ - @ instruction: 0xf8d0f193 │ │ │ │ + @ instruction: 0xf8d8f193 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ vqdmulh.s q10, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf043691e │ │ │ │ subcs pc, r0, #11520 @ 0x2d00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - streq pc, [r0, #1604] @ 0x644 │ │ │ │ + strbvc pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ stc 1, cr15, [r2, #-516]! @ 0xfffffdfc │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6429502 │ │ │ │ - vaddhn.i16 d17, q8, q10 │ │ │ │ + vmls.i d16, d0, d0[5] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ - stmdage r5, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r5, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0434641 │ │ │ │ ldrtmi pc, [r8], -pc, lsl #24 @ │ │ │ │ ldc2 0, cr15, [sl, #80]! @ 0x50 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {67} @ 0x43 │ │ │ │ - @ instruction: 0xf644bb9e │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vpadd.i8 d27, d20, d14 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ subcs pc, r0, #252928 @ 0x3dc00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldcl 1, cr15, [r0], #516 @ 0x204 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf646a805 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d11, d2 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1924619 │ │ │ │ - @ instruction: 0x4649fff7 │ │ │ │ + @ instruction: 0x4649ffff │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - blmi 0x75f5a4 │ │ │ │ - blls 0x67a69c │ │ │ │ + blmi 0x75f454 │ │ │ │ + blls 0x67a54c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04343f0 │ │ │ │ ldrtmi fp, [r1], -sp, asr #23 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff1dc772 │ │ │ │ + blx 0xff1dc622 │ │ │ │ ldmdblt pc!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7b5fbb9 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfed5c796 │ │ │ │ + blx 0xfed5c646 │ │ │ │ @ instruction: 0xf193e7ac │ │ │ │ - svclt 0x0000f835 │ │ │ │ + svclt 0x0000f83d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmib sp, {r7, ip, pc}^ │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ @ instruction: 0xf114fb8f │ │ │ │ subsle r0, pc, r4, ror #30 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ strtmi pc, [r8], -r1, lsl #23 │ │ │ │ stc2 0, cr15, [ip, #-80]! @ 0xffffffb0 │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ subcs pc, r0, #115712 @ 0x1c400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - streq pc, [r0], r4, asr #12 │ │ │ │ + strbvc pc, [r0], -r4, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ stcl 1, cr15, [r6], #-516 @ 0xfffffdfc │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6429602 │ │ │ │ - vabal.s8 , d16, d20 │ │ │ │ + vmls.f d16, d0, d0[5] │ │ │ │ @ instruction: 0xf645052f │ │ │ │ - vmls.i d17, d16, d0[3] │ │ │ │ + vaddhn.i16 d16, q8, q6 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - ldrtmi pc, [r9], -sp, ror #30 @ │ │ │ │ + shsub16mi pc, r9, r5 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ subcs pc, r0, #84992 @ 0x14c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ mcrr 1, 8, pc, ip, cr1 @ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - @ instruction: 0x4641ff5b │ │ │ │ + strbmi pc, [r1], -r3, ror #30 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ andcs pc, r1, #66560 @ 0x10400 │ │ │ │ @ instruction: 0x4649481f │ │ │ │ @ instruction: 0xf824f7fa │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d12f │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xc5c89c │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + bllt 0xc5c74c │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x9dc8b2 │ │ │ │ + blx 0x9dc762 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x5dc8d2 │ │ │ │ + blx 0x5dc782 │ │ │ │ @ instruction: 0x4629e79f │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x2dc8ea │ │ │ │ + blx 0x2dc79a │ │ │ │ @ instruction: 0xf192e793 │ │ │ │ - svclt 0x0000ff8b │ │ │ │ + svclt 0x0000ff93 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + ldrhteq ip, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec779f4 │ │ │ │ + bl 0xfec778a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r4, [pc], -r6, lsl #12 │ │ │ │ - blx 0xffc5c91c │ │ │ │ + blx 0xffc5c7cc │ │ │ │ svceq 0x0064f115 │ │ │ │ strtmi sp, [r9], -r0, asr #32 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsccs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff8dc938 │ │ │ │ + blx 0xff8dc7e8 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ strmi pc, [r1], -r9, lsl #25 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff4dc958 │ │ │ │ + blx 0xff4dc808 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsccs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff15c974 │ │ │ │ + blx 0xff15c824 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -fp, ror #24 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfed5c994 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + blx 0xfed5c844 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xfeb5c9a4 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + blt 0xfeb5c854 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8dc9b8 │ │ │ │ + blx 0xfe8dc868 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ strmi pc, [r1], -r9, asr #24 │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ - @ instruction: 0xf644bb97 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vpadd.i8 d27, d20, d7 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [sp, sp, lsl #21]! │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe1dc9f0 │ │ │ │ + blx 0xfe1dc8a0 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -sp, lsr #24 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf646b956 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7bffa71 │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r3, r5, ror #20]! │ │ │ │ - @ instruction: 0xf6444639 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe789fa59 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77b40 │ │ │ │ + bl 0xfec779f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15f21c4 │ │ │ │ + blmi 0x15f2074 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x471ce9dd │ │ │ │ - blx 0x115ca74 │ │ │ │ + blx 0x115c924 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xd5ca94 │ │ │ │ + blx 0xd5c944 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fbdb │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x95cab4 │ │ │ │ + blx 0x95c964 │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x65cacc │ │ │ │ + blx 0x65c97c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d11, d5 │ │ │ │ - vaddhn.i16 d23, q8, q8 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf1810431 │ │ │ │ movtcs lr, #2826 @ 0xb0a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469401 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf645002f │ │ │ │ - vmls.i d17, d16, d0[3] │ │ │ │ + vaddhn.i16 d16, q8, q6 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - mrc2 1, 0, pc, cr0, cr2, {4} │ │ │ │ + mrc2 1, 0, pc, cr8, cr2, {4} │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9f6f043 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d144 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r6!, {r0, r1, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7c5f9db │ │ │ │ - @ instruction: 0xf644b9b5 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 d27, d20, d21 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [sp, pc, asr #19] │ │ │ │ - @ instruction: 0xf644b9b6 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 d27, d20, d22 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ str pc, [r1, r3, asr #19]! │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe785f9b7 │ │ │ │ - @ instruction: 0xf6444631 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ str pc, [r9, fp, lsr #19] │ │ │ │ - mrc2 1, 1, pc, cr0, cr2, {4} │ │ │ │ + mrc2 1, 1, pc, cr8, cr2, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77ca4 │ │ │ │ + bl 0xfec77b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [lr], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ svcls 0x000a4508 │ │ │ │ @ instruction: 0xf992f043 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf6444611 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ - @ instruction: 0xf644002e │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ + vhadd.s8 d16, d4, d30 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf043022e │ │ │ │ ldrtmi pc, [r0], -r3, lsl #19 @ │ │ │ │ - blx 0xcdcb3a │ │ │ │ + blx 0xcdc9ea │ │ │ │ suble r2, r5, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xf114f973 │ │ │ │ suble r0, r3, r4, ror #30 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ strtmi pc, [r8], -r5, ror #18 │ │ │ │ - blx 0x55cb76 │ │ │ │ + blx 0x55ca26 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - @ instruction: 0xf644d042 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vhadd.s8 , q2, q1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ stmdami lr!, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr8, cr9, {7} │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ - @ instruction: 0xf644b947 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vmla.i8 , q2, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x4630f93d │ │ │ │ - blx 0xffb5cbc4 │ │ │ │ + blx 0xffb5ca74 │ │ │ │ @ instruction: 0xd1b92800 │ │ │ │ - @ instruction: 0xf644bb96 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vpadd.i8 d27, d20, d6 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r8, sp, lsr #18]! │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, ip, r4, asr #12 │ │ │ │ + addsne pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf922f043 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ strmi pc, [r1], -sp, asr #21 │ │ │ │ @ instruction: 0xd1bc2800 │ │ │ │ - @ instruction: 0xf644b955 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7baf911 │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ str pc, [lr, r5, lsl #18]! │ │ │ │ - @ instruction: 0xf6444631 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe784f8f9 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + ldrhteq ip, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77e04 │ │ │ │ + bl 0xfec77cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ - blmi 0x15f2480 │ │ │ │ + blmi 0x15f2330 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ @ instruction: 0x4630f8df │ │ │ │ - blx 0xfe3dcc80 │ │ │ │ + blx 0xfe3dcb30 │ │ │ │ rsbsle r2, r8, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6444601 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ stccs 8, cr15, [r0], {207} @ 0xcf │ │ │ │ @ instruction: 0xf414d060 │ │ │ │ strtmi r4, [r0], -r0, asr #7 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ movwls r2, #20736 @ 0x5100 │ │ │ │ - blx 0x10dec48 │ │ │ │ + blx 0x10deaf8 │ │ │ │ ldmdblt fp!, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d171 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r2!, {r0, r1, r6, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ strbne sl, [lr, r7, lsl #16]! │ │ │ │ stmib sl!, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6449302 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vsubw.s8 q9, q8, d24 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ - @ instruction: 0xf426fcad │ │ │ │ + @ instruction: 0xf426fcb5 │ │ │ │ vbic.i32 q11, #223 @ 0x000000df │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf043a807 │ │ │ │ - bleq 0xb9ef04 │ │ │ │ + bleq 0xb9edb4 │ │ │ │ tstpl r6, r1, asr #20 │ │ │ │ stmdage r7, {r6, r9, sp} │ │ │ │ tstpeq r7, r5, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ stmib r0, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2055 @ 0xfffff7f9 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d10, d2 │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + vmla.f d16, d16, d0[1] │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1924619 │ │ │ │ - strtmi pc, [r9], -r7, lsl #25 │ │ │ │ + strtmi pc, [r9], -pc, lsl #25 │ │ │ │ @ instruction: 0xf043a807 │ │ │ │ str pc, [r9, sp, ror #16]! │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccs pc, r8, r4, asr #12 │ │ │ │ + rsbne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf862f043 │ │ │ │ ldmdblt r6, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf856f043 │ │ │ │ ldrtmi lr, [r1], -r5, lsl #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf84af043 │ │ │ │ @ instruction: 0xf192e779 │ │ │ │ - svclt 0x0000fccf │ │ │ │ + svclt 0x0000fcd7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ vqdmulh.s q10, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ @ instruction: 0xf82cf043 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - @ instruction: 0xf644a805 │ │ │ │ - vsubhn.i16 d16, q8, q0 │ │ │ │ + vadd.i8 d26, d4, d5 │ │ │ │ + vmlsl.s , d0, d0[0] │ │ │ │ @ instruction: 0xf181062e │ │ │ │ movtcs lr, #2338 @ 0x922 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - strne pc, [r4, #1602]! @ 0x642 │ │ │ │ - streq pc, [pc, #-704]! @ 0x120af4 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + strbeq pc, [r4, #-1602]! @ 0xfffff9be @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x1209a4 │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - stc2 1, cr15, [r8], #-584 @ 0xfffffdb8 │ │ │ │ + ldc2 1, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf80ef043 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ movtcs lr, #2312 @ 0x908 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - ldc2 1, cr15, [r6], {146} @ 0x92 │ │ │ │ + ldc2 1, cr15, [lr], {146} @ 0x92 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xfffcf042 │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf007e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ @ instruction: 0xf6440003 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ - blmi 0xa60dc8 │ │ │ │ - blls 0x67ae78 │ │ │ │ + blmi 0xa60c78 │ │ │ │ + blls 0x67ad28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04243f0 │ │ │ │ @ instruction: 0xf644bfdf │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vshr.s64 d18, d20, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ubfx pc, r9, #31, #9 │ │ │ │ - andmi pc, r0, r4, asr #12 │ │ │ │ + sbccs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd2f042 │ │ │ │ @ instruction: 0xf644e7e1 │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vmla.i d18, d16, d0[3] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [sl, fp, asr #31] @ │ │ │ │ - andsmi pc, r8, r4, asr #12 │ │ │ │ + sbcscs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc4f042 │ │ │ │ @ instruction: 0xf192e7d3 │ │ │ │ - subcs pc, r0, #18688 @ 0x4900 │ │ │ │ + subcs pc, r0, #20736 @ 0x5100 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldm sl!, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d4, d2 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vmla.f d20, d0, d0[2] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1924619 │ │ │ │ - ldrtmi pc, [r9], -r1, asr #23 @ │ │ │ │ + ldrtmi pc, [r9], -r9, asr #23 @ │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ ldr pc, [r6, r7, lsr #31]! │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdapl r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ @ instruction: 0xff90f042 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff80f042 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d051 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff70f042 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ @ instruction: 0x4601f91b │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff60f042 │ │ │ │ andcs r4, r0, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf7f94641 │ │ │ │ stmiblt ip, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff50f042 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0048f042 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xf644ff3d │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04241f0 │ │ │ │ - bllt 0x6d0c54 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + bllt 0x6d0b04 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff2af042 │ │ │ │ - bllt 0x71ae38 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + bllt 0x71ace8 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1ef042 │ │ │ │ - bllt 0x69ae60 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + bllt 0x69ad10 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff12f042 │ │ │ │ @ instruction: 0x4631e7b0 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff06f042 │ │ │ │ ldrtmi lr, [r9], -r4, lsl #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr10, cr2, {2} │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr14, cr2, {2} │ │ │ │ svclt 0x0000e78c │ │ │ │ - mlaseq r3, ip, r7, ip │ │ │ │ + eorseq ip, r3, ip, asr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7821c │ │ │ │ + bl 0xfec780cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19f28a4 │ │ │ │ + blmi 0x19f2754 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x461ce9dd │ │ │ │ cdp2 0, 13, cr15, cr2, cr2, {2} │ │ │ │ svceq 0x0064f115 │ │ │ │ addhi pc, r9, r0 │ │ │ │ - @ instruction: 0xf6444629 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + vmax.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf644022e │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrtmi pc, [r8], -r3, asr #29 @ │ │ │ │ @ instruction: 0xf86ef014 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr2, cr2, {2} │ │ │ │ subsle r2, pc, r0, lsl #24 │ │ │ │ strbmi pc, [r0, #1044] @ 0x414 @ │ │ │ │ svclt 0x000c4620 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf822f7fa │ │ │ │ - blmi 0x12cf6b0 │ │ │ │ - blls 0x67b108 │ │ │ │ + blmi 0x12cf560 │ │ │ │ + blls 0x67afb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0xf6448083 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 9, cr15, cr6, cr2, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ svc 0x008ef180 │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6449302 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vsubw.s8 q9, q8, d24 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strbne pc, [ip, #1605] @ 0x645 @ │ │ │ │ + streq pc, [ip, #1605] @ 0x645 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1929500 │ │ │ │ - vld1.32 {d15-d16}, [r4 :64], r1 │ │ │ │ + vld1.32 {d15-d16}, [r4 :64], r9 │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ - bleq 0xda0acc │ │ │ │ + bleq 0xda097c │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ svc 0x0064f180 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d10, d2 │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + vmla.f d16, d16, d0[1] │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1924619 │ │ │ │ - strtmi pc, [r1], -fp, ror #20 │ │ │ │ + @ instruction: 0x4621fa73 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ sbfx pc, r1, #28, #9 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adccs pc, r8, r4, asr #12 │ │ │ │ + rsbne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr6, cr2, {2} │ │ │ │ - @ instruction: 0xf644e79d │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vaba.s8 d30, d20, d13 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0x4638fe3b │ │ │ │ @ instruction: 0xffe6f013 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ - @ instruction: 0xf644b957 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [r5, -r9, lsr #28]! @ │ │ │ │ - @ instruction: 0xf6444639 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d25 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe769fe1d │ │ │ │ - blx 0xfe9dd7fc │ │ │ │ + blx 0xfebdd6ac │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec783c0 │ │ │ │ + bl 0xfec78270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, lr, r0, lsl #31 │ │ │ │ - blmi 0xfe172a3c │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + blmi 0xfe1728ec │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andls r6, r4, #4784128 @ 0x490000 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf042330a │ │ │ │ - bls 0x2609e0 │ │ │ │ + bls 0x260890 │ │ │ │ svceq 0x0064f112 │ │ │ │ @ instruction: 0x4611d075 │ │ │ │ - rsccs pc, r8, r4, asr #12 │ │ │ │ + adcne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stc2l 0, cr15, [ip, #264]! @ 0x108 │ │ │ │ @ instruction: 0xf0134620 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d074 │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - addscs pc, r8, r4, asr #12 │ │ │ │ + subsne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #264] @ 0x108 │ │ │ │ - blcs 0x707eb8 │ │ │ │ - bls 0x957650 │ │ │ │ + blcs 0x707d68 │ │ │ │ + bls 0x957500 │ │ │ │ tstcs r8, r6, lsl #16 │ │ │ │ ldc2l 0, cr15, [ip, #40] @ 0x28 │ │ │ │ rsble r2, fp, r0, lsl #16 │ │ │ │ - blcs 0x147ec8 │ │ │ │ - @ instruction: 0xf644d042 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + blcs 0x147d78 │ │ │ │ + vhadd.s8 , q2, q1 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ stmdbls r0!, {r1, r2, r3, r5} │ │ │ │ stc2l 0, cr15, [r4, #264] @ 0x108 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a80d │ │ │ │ movtcs lr, #3774 @ 0xebe │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - stcvc 2, cr15, [r0], #300 @ 0x12c │ │ │ │ + stclvs 2, cr15, [r0], #-300 @ 0xfffffed4 │ │ │ │ ldceq 2, cr15, [r1], #-768 @ 0xfffffd00 │ │ │ │ stmdage sp, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclne 6, cr15, [ip], {69} @ 0x45 │ │ │ │ + stceq 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9bef192 │ │ │ │ + @ instruction: 0xf9c6f192 │ │ │ │ stmdage sp, {r0, r5, r8, fp, ip, pc} │ │ │ │ stc2 0, cr15, [r4, #264]! @ 0x108 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #264] @ 0x108 │ │ │ │ ldmdavs sl, {r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, lr, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #264] @ 0x108 │ │ │ │ - @ instruction: 0xf644e7bc │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vaba.s8 d30, d20, d28 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0x4620fd77 │ │ │ │ @ instruction: 0xff22f013 │ │ │ │ orrle r2, sl, r0, lsl #16 │ │ │ │ - @ instruction: 0xf644bbb4 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vpadd.i8 d27, d20, d20 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ str pc, [r9, r7, ror #26] │ │ │ │ @ instruction: 0xf6469004 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vaddl.s8 q9, d0, d20 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ - blls 0x2e08a8 │ │ │ │ + blls 0x2e0758 │ │ │ │ andcs r4, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf7f90103 │ │ │ │ - blls 0x25fc38 │ │ │ │ + blls 0x25fae8 │ │ │ │ tstpeq r3, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf644d124 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vrhadd.s8 d29, d4, d20 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ - blls 0x2e087c │ │ │ │ + blls 0x2e072c │ │ │ │ strtle r0, [r5], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #163840 @ 0x28000 │ │ │ │ @ instruction: 0xf7f9481d │ │ │ │ @ instruction: 0xf644fa29 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe775fd3b │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [r1, -pc, lsr #26] @ │ │ │ │ - adcscc pc, r8, r4, asr #12 │ │ │ │ + rsbscs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ stc2 0, cr15, [r6, #-264]! @ 0xfffffef8 │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf7f9480e │ │ │ │ ldrb pc, [r6, r9, lsl #20] @ │ │ │ │ tstlt r8, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f92100 │ │ │ │ bfi pc, r5, (invalid: 29:19) @ │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, r4, asr #12 │ │ │ │ + rsbne pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #-264] @ 0xfffffef8 │ │ │ │ @ instruction: 0xf192e7c8 │ │ │ │ - svclt 0x0000f995 │ │ │ │ + svclt 0x0000f99d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq ip, r3, r0 │ │ │ │ - eorseq ip, r3, r4, asr #16 │ │ │ │ - eorseq ip, r3, r0, lsr r0 │ │ │ │ + eorseq fp, r3, r0, asr #29 │ │ │ │ + eorseq ip, r3, r4, lsl #14 │ │ │ │ + ldrshteq fp, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec785e8 │ │ │ │ + bl 0xfec78498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf644b082 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ stmiavs ip!, {r1, r2, r3, r5} │ │ │ │ ldc2l 0, cr15, [r4], #264 @ 0x108 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - orrsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + cmpppl r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ vmax.f32 d27, d27, d11 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ vmvn.i32 d16, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ @ instruction: 0xf646fcdb │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d10, d31 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ @ instruction: 0xf644fcd1 │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ stccs 12, cr15, [r0], {203} @ 0xcb │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - cmppmi r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], #264 @ 0x108 │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - subpl pc, r0, r4, asr #12 │ │ │ │ + andmi pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf04268e9 │ │ │ │ @ instruction: 0xf24cfca1 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ andlt r0, r2, r1, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [r8], {66} @ 0x42 │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf6440400 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ strb pc, [r8, fp, lsl #25]! @ │ │ │ │ - rscsmi pc, r4, r4, asr #12 │ │ │ │ + adcscc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {66} @ 0x42 │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf646d14d │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7d4fc77 │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - sbcsmi pc, ip, r4, asr #12 │ │ │ │ + addscc pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], #-264 @ 0xfffffef8 │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6441203 │ │ │ │ - vshr.s64 d20, d28, #64 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf042002e │ │ │ │ strb pc, [r2, r5, ror #24] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - adcmi pc, r4, r4, asr #12 │ │ │ │ + rsbcc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, ip, cr2 @ │ │ │ │ @ instruction: 0xf644e7b9 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ ldr r0, [sp, lr, lsr #2] │ │ │ │ - cmnpmi r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcc r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf644e798 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ ldr r0, [r3, lr, lsr #2] │ │ │ │ - cmppmi ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf644e78e │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ str r0, [r9, lr, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - teqpmi r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscs pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - adcne pc, r4, r2, asr #12 │ │ │ │ + rsbeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf646e780 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ str pc, [r6, r9, lsr #24] │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d21, d0, d0[6] │ │ │ │ - blmi 0x261a5c │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ + blmi 0x26190c │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1259000 │ │ │ │ @ instruction: 0xf644fc4b │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ ldrb r0, [pc, -lr, lsr #2] │ │ │ │ - mlaseq r3, r8, r8, ip │ │ │ │ + eorseq ip, r3, r8, asr r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15f2e48 │ │ │ │ + blmi 0x15f2cf8 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmdavs ip!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldcl 1, cr15, [ip], #512 @ 0x200 │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ - @ instruction: 0xf644002e │ │ │ │ - vaddhn.i16 d16, q8, q0 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d16, d4, d30 │ │ │ │ + vmls.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf042042e │ │ │ │ subcs pc, r0, #248832 @ 0x3cc00 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ stcl 1, cr15, [ip], #512 @ 0x200 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf642a825 │ │ │ │ - vaddhn.i16 d17, q8, q10 │ │ │ │ + vmls.i d16, d0, d0[5] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1919400 │ │ │ │ - shsub8mi pc, r9, r3 @ │ │ │ │ + shsub8mi pc, r9, fp @ │ │ │ │ @ instruction: 0xf042a825 │ │ │ │ - vldrcs d15, [pc, #-868] @ 0x1212d4 │ │ │ │ + vldrcs d15, [pc, #-868] @ 0x121184 │ │ │ │ @ instruction: 0xf64bd850 │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1e2310 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + bl 0x1e21c0 │ │ │ │ vcgt.s8 d16, d26, d5 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ - @ instruction: 0xf644fbc9 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vqdmulh.s , q10, │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ movwcs pc, #7103 @ 0x1bbf @ │ │ │ │ ldrtmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a825 │ │ │ │ movtcs lr, #3242 @ 0xcaa │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - asrvc pc, fp, #4 @ │ │ │ │ + msrvs (UNDEF: 96), fp │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xffb0f191 │ │ │ │ + @ instruction: 0xffb8f191 │ │ │ │ stmdage r5!, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0xfe6dd7c6 │ │ │ │ + blx 0xfe6dd676 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d128 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe2dd7e4 │ │ │ │ + bllt 0xfe2dd694 │ │ │ │ vmax.s8 d20, d11, d25 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ @ instruction: 0xe7b4fb7f │ │ │ │ - @ instruction: 0xf644b956 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, q3 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7c1fb73 │ │ │ │ - @ instruction: 0xf6444631 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldr pc, [r5, r7, ror #22]! │ │ │ │ - @ instruction: 0xffecf191 │ │ │ │ + @ instruction: 0xfff4f191 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15331a0 │ │ │ │ + blmi 0x1533050 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - streq pc, [r0], r4, asr #12 │ │ │ │ + strbvc pc, [r0], -r4, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - strne pc, [r4, #1602]! @ 0x642 │ │ │ │ - streq pc, [pc, #-704]! @ 0x12149c │ │ │ │ + strbeq pc, [r4, #-1602]! @ 0xfffff9be @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x12134c │ │ │ │ ldmdavc lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrr 1, 8, pc, r0, cr0 @ │ │ │ │ vadd.i8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf645002e │ │ │ │ - vmls.i d17, d16, d0[3] │ │ │ │ + vaddhn.i16 d16, q8, q6 │ │ │ │ @ instruction: 0xf0420432 │ │ │ │ subcs pc, r0, #56320 @ 0xdc00 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ ldc 1, cr15, [r0], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf1919400 │ │ │ │ - uasxmi pc, r1, pc @ │ │ │ │ + ldrbmi pc, [r1], -r7, asr #30 @ │ │ │ │ @ instruction: 0xf042a825 │ │ │ │ subcs pc, r0, #37888 @ 0x9400 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ ldc 1, cr15, [lr], {128} @ 0x80 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1919400 │ │ │ │ - strbmi pc, [r9], -sp, lsr #30 @ │ │ │ │ + @ instruction: 0x4649ff35 │ │ │ │ @ instruction: 0xf042a825 │ │ │ │ svccs 0x001ffb13 │ │ │ │ @ instruction: 0xf64bd835 │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1e249c │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + bl 0x1e234c │ │ │ │ vcgt.s8 d16, d26, d7 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ - @ instruction: 0xf644fb03 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ + vqdmulh.s d31, d4, d3 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ movwcs pc, #6905 @ 0x1af9 @ │ │ │ │ strbmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ mvnslt pc, fp, ror #23 │ │ │ │ stmdage r5, {r0, r9, sl, lr} │ │ │ │ - blx 0x25f7f2 │ │ │ │ + blx 0x25f6a2 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x7e0fb0 │ │ │ │ - blls 0xe7b880 │ │ │ │ + blmi 0x7e0e60 │ │ │ │ + blls 0xe7b730 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf04247f0 │ │ │ │ @ instruction: 0x4639badb │ │ │ │ - adcvc pc, r0, fp, asr #4 │ │ │ │ + rsbvs pc, r0, fp, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - blx 0xff65d948 │ │ │ │ + blx 0xff65d7f8 │ │ │ │ @ instruction: 0xf1b8e7cf │ │ │ │ tstle sl, r0, lsl #30 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff2dd964 │ │ │ │ + blx 0xff2dd814 │ │ │ │ @ instruction: 0x4641e7d9 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfefdd97c │ │ │ │ + blx 0xfefdd82c │ │ │ │ @ instruction: 0xf191e7cd │ │ │ │ - svclt 0x0000ff3f │ │ │ │ + svclt 0x0000ff47 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78a88 │ │ │ │ + bl 0xfec78938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -pc, lsl #12 │ │ │ │ ldrmi r4, [r6], -r6, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ ldcls 3, cr0, [ip, #-0] │ │ │ │ - bl 0xfe85deac │ │ │ │ + bl 0xfe85dd5c │ │ │ │ vtst.8 q11, q2, │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf042002e │ │ │ │ subcs pc, r0, #618496 @ 0x97000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xfe55dec4 │ │ │ │ + bl 0xfe55dd74 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - stceq 6, cr15, [r0], {68} @ 0x44 │ │ │ │ + mcrrvc 2, 4, pc, r0, cr4 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ - stcne 6, cr15, [r4], #264 @ 0x108 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x1215e0 │ │ │ │ + stcleq 6, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x121490 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclne 6, cr15, [ip], {69} @ 0x45 │ │ │ │ + stceq 6, cr15, [ip], {69} @ 0x45 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 1, 4, pc, cr0, cr1, {4} │ │ │ │ + mrc2 1, 4, pc, cr8, cr1, {4} │ │ │ │ stmdage r5!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x1edda04 │ │ │ │ + blx 0x1edd8b4 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - orrsvs pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + cmpppl r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1adda24 │ │ │ │ - orreq pc, r0, r4, asr #12 │ │ │ │ + blx 0x1add8d4 │ │ │ │ + cmppvc r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - blx 0x185da38 │ │ │ │ + blx 0x185d8e8 │ │ │ │ addcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x14dd98a │ │ │ │ + blx 0x14dd83a │ │ │ │ @ instruction: 0x4601b1f0 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d128 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ eorslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x10dda74 │ │ │ │ + blt 0x10dd924 │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ @ instruction: 0xe7cffa37 │ │ │ │ @ instruction: 0xf646b955 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [fp, fp, lsr #20] @ │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ bfc pc, (invalid: 20:15) @ │ │ │ │ - mcr2 1, 5, pc, cr4, cr1, {4} @ │ │ │ │ + mcr2 1, 5, pc, cr12, cr1, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r7, r1, lsl #6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0x460a4691 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0x15da26 │ │ │ │ + blx 0x15d8d6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdahi r1, {r0, r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr5, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r6, sp, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - blvc 0x363e20 │ │ │ │ + blvc 0x363cd0 │ │ │ │ @ instruction: 0xf6440084 │ │ │ │ - vabdl.s8 , d0, d4 │ │ │ │ + vqdmlsl.s , d16, d0[1] │ │ │ │ stclne 7, cr0, [ip], #-184 @ 0xffffff48 │ │ │ │ stmdaeq lr, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - rscvs pc, r8, r4, asr #12 │ │ │ │ + adcpl pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e8f042 │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0424638 │ │ │ │ strmi pc, [r0, #2531]! @ 0x9e3 │ │ │ │ - blvc 0xffb96208 │ │ │ │ - andvc pc, ip, r4, asr #12 │ │ │ │ + blvc 0xffb960b8 │ │ │ │ + sbcpl pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9daf042 │ │ │ │ - rscvs pc, r4, r4, asr #12 │ │ │ │ + adcpl pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d4f042 │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf6444631 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ andlt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt lr!, {r1, r6, ip, sp, lr, pc} │ │ │ │ - rsbspl pc, ip, r4, asr #12 │ │ │ │ + eorsmi pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b8f042 │ │ │ │ andsle r2, r0, r2, lsl #28 │ │ │ │ stclne 14, cr1, [ip], #-460 @ 0xfffffe34 │ │ │ │ - strcs pc, [r0, -sl, asr #4]! │ │ │ │ + strbeq pc, [r0, sl, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ and r4, r3, sp, lsl r4 │ │ │ │ @ instruction: 0xf9acf042 │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ svcne 0x0001f814 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf644d1f6 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf042002e │ │ │ │ bfc pc, (invalid: 19:9) @ │ │ │ │ @ instruction: 0xf6448841 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ - blt 0x1361b70 │ │ │ │ + vmla.i d20, d0, d0[4] │ │ │ │ + blt 0x1361a20 │ │ │ │ @ instruction: 0xf042b289 │ │ │ │ stmibvc r8!, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvc sl!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr}^ │ │ │ │ andls r7, r0, r9, lsr #18 │ │ │ │ - sbcpl pc, r8, r4, asr #12 │ │ │ │ + addmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98af042 │ │ │ │ - rscvs pc, r4, r4, asr #12 │ │ │ │ + adcpl pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf984f042 │ │ │ │ ldmib r0, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6441201 │ │ │ │ - vshr.s64 d22, d24, #64 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7a5f97b │ │ │ │ stmdavs r2, {r0, r6, fp, pc}^ │ │ │ │ - rscpl pc, ip, r4, asr #12 │ │ │ │ + adcmi pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xf970f042 │ │ │ │ stmdbcs r4, {r0, r3, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ ldm pc, {r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbmi r0, {r0, ip, sp, lr, pc}^ │ │ │ │ andseq r3, fp, r2, asr #22 │ │ │ │ - @ instruction: 0xf644b954 │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmul.i8 , q2, q2 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe787f95d │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmax.s8 d20, d4, d17 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe77bf951 │ │ │ │ - rsbsvs pc, r4, r4, asr #12 │ │ │ │ + eorspl pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf94af042 │ │ │ │ - blvc 0xfec00ef8 │ │ │ │ - blvc 0xb80904 │ │ │ │ + blvc 0xfec00da8 │ │ │ │ + blvc 0xb807b4 │ │ │ │ @ instruction: 0xf6449004 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ stcvc 0, cr0, [ip], #184 @ 0xb8 │ │ │ │ stclvc 4, cr9, [ip], #-12 │ │ │ │ stcvc 4, cr9, [ip], #-8 │ │ │ │ - blvc 0xffc46b78 │ │ │ │ + blvc 0xffc46a28 │ │ │ │ @ instruction: 0xf0429400 │ │ │ │ @ instruction: 0xf644f937 │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ smmulr fp, r1, r9 │ │ │ │ - rsbvs pc, r0, r4, asr #12 │ │ │ │ + eorpl pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92af042 │ │ │ │ @ instruction: 0xf644e7de │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [r7, r3, lsr #18] @ │ │ │ │ - eorsvs pc, r8, r4, asr #12 │ │ │ │ + rscsmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf91cf042 │ │ │ │ @ instruction: 0xf644e7d0 │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmla.i d20, d16, d0[7] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ bfi pc, r5, (invalid: 18:9) @ │ │ │ │ - adcne pc, r4, r2, asr #12 │ │ │ │ + rsbeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf90ef042 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -280082,62 +279997,62 @@ │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ andcs r0, r4, #20, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4680f9b9 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x46314698 │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - streq pc, [r0, r4, asr #12] │ │ │ │ + strbvc pc, [r0, -r4, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8b2f042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf642a807 │ │ │ │ - vsubhn.i16 d17, q8, q10 │ │ │ │ + vmlsl.s q8, d0, d0[5] │ │ │ │ @ instruction: 0xf180062f │ │ │ │ movtcs lr, #2472 @ 0x9a8 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, -r7, lsl #16] │ │ │ │ - strbne pc, [ip, #1605] @ 0x645 @ │ │ │ │ + streq pc, [ip, #1605] @ 0x645 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - ldc2 1, cr15, [r2], #580 @ 0x244 │ │ │ │ + ldc2 1, cr15, [sl], #580 @ 0x244 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf898f042 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x17dfcae │ │ │ │ + blx 0x17dfb5e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a807 │ │ │ │ movtcs lr, #2446 @ 0x98e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - ldc2 1, cr15, [ip], {145} @ 0x91 │ │ │ │ + stc2 1, cr15, [r4], #580 @ 0x244 │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf882f042 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84649 │ │ │ │ andcs pc, r0, #6464 @ 0x1940 │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 2, pc, cr14, cr15, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d10a │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt r8!, {r1, r6, ip, sp, lr, pc}^ │ │ │ │ ldrb r9, [r3, -r5]! │ │ │ │ - stc2l 1, cr15, [ip], #580 @ 0x244 │ │ │ │ + ldc2l 1, cr15, [r4], #580 @ 0x244 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq ip, [r3], -r4 │ │ │ │ + ldrhteq ip, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78f30 │ │ │ │ + bl 0xfec78de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4296 @ 0x10c8 │ │ │ │ @ instruction: 0x4607b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460c │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -280152,325 +280067,325 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf92cf013 │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r4, lsl #16 │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82af042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a805 │ │ │ │ - @ instruction: 0xf644e924 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vmla.i8 d30, d4, d20 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - @ instruction: 0x13a4f642 │ │ │ │ + msreq SPSR_s, #69206016 @ 0x4200000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf6459301 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ movwls r0, #818 @ 0x332 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stc2 1, cr15, [r6], #-580 @ 0xfffffdbc │ │ │ │ + stc2 1, cr15, [lr], #-580 @ 0xfffffdbc │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf80cf042 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x3a1590 │ │ │ │ - blls 0x67be48 │ │ │ │ + blmi 0x3a1440 │ │ │ │ + blls 0x67bcf8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04140f0 │ │ │ │ @ instruction: 0xf191bff7 │ │ │ │ - svclt 0x0000fc7d │ │ │ │ + svclt 0x0000fc85 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4698b09b │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ - @ instruction: 0xf6446849 │ │ │ │ - vsubhn.i16 d16, q8, q0 │ │ │ │ + vadd.i8 q11, q2, │ │ │ │ + vmlsl.s , d0, d0[0] │ │ │ │ stcls 6, cr0, [r4], #-184 @ 0xffffff48 │ │ │ │ ldrdvc lr, [r2], -sp @ │ │ │ │ stcls 0, cr9, [r5, #-20]! @ 0xffffffec │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf6459406 │ │ │ │ - vmls.i d17, d16, d0[3] │ │ │ │ + vaddhn.i16 d16, q8, q6 │ │ │ │ strls r0, [r7, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xffccf041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a809 │ │ │ │ movtcs lr, #2246 @ 0x8c6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r9, lsl #16 │ │ │ │ - strne pc, [r4, #1602]! @ 0x642 │ │ │ │ - streq pc, [pc, #-704]! @ 0x121bac │ │ │ │ + strbeq pc, [r4, #-1602]! @ 0xfffff9be @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x121a5c │ │ │ │ strls r9, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - blx 0xff55e4ba │ │ │ │ + blx 0xff75e36a │ │ │ │ stmdage r9, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xffb6f041 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0x1f5fe70 │ │ │ │ + blx 0x1f5fd20 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf180a809 │ │ │ │ movtcs lr, #2220 @ 0x8ac │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r3, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfefde4e6 │ │ │ │ + blx 0xff1de396 │ │ │ │ stmdage r9, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffa0f041 │ │ │ │ stmdbls r5, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7f82200 │ │ │ │ andcs pc, r1, #33536 @ 0x8300 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ ldc2l 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d108 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, fp, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f041 │ │ │ │ - stc2 1, cr15, [ip], {145} @ 0x91 │ │ │ │ + ldc2 1, cr15, [r4], {145} @ 0x91 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq ip, [r3], -r4 │ │ │ │ + ldrhteq ip, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec790f0 │ │ │ │ + bl 0xfec78fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x973770 │ │ │ │ - addspl pc, ip, r4, asr #4 │ │ │ │ + blmi 0x973620 │ │ │ │ + subsmi pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0419c1a │ │ │ │ subcs pc, r0, #420 @ 0x1a4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmda r2!, {r7, r8, ip, sp, lr, pc}^ │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6429302 │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ + vqdmlal.s q8, d0, d0[5] │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - bicne pc, ip, #72351744 @ 0x4500000 │ │ │ │ + orreq pc, ip, #72351744 @ 0x4500000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf191a805 │ │ │ │ - ldrtmi pc, [r1], -r5, ror #22 @ │ │ │ │ + ldrtmi pc, [r1], -sp, ror #22 @ │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ andcs pc, r1, #300 @ 0x12c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf644d108 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0036f041 │ │ │ │ - blx 0xff05e5c6 │ │ │ │ + blx 0xff25e476 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7918c │ │ │ │ + bl 0xfec7903c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vmin.s8 d20, d5, d4 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ ldmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0415607 │ │ │ │ pldw [r4, #-3873] @ 0xfffff0df │ │ │ │ andsle r5, r0, #128, 30 @ 0x200 │ │ │ │ - adcne pc, r4, r2, asr #12 │ │ │ │ + rsbeq pc, r4, r2, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0414621 │ │ │ │ stmiblt r5, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - rsccs pc, r8, r5, asr #12 │ │ │ │ + adcne pc, r8, r5, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414070 │ │ │ │ rsbmi fp, r1, #13, 30 @ 0x34 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ cdp2 0, 14, cr15, cr10, cr9, {0} │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ - rsceq pc, r4, r4, asr #12 │ │ │ │ + adcvc pc, r4, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr14, cr1, {2} │ │ │ │ @ instruction: 0xf644e7e6 │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0x4632fef7 │ │ │ │ tstle r9, r8, lsl #28 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ tstplt r8, r7, ror #31 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f92101 │ │ │ │ and pc, sl, fp, asr #17 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0414629 │ │ │ │ @ instruction: 0xf644fedf │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe7c1fed9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79240 │ │ │ │ + bl 0xfec790f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - sbcmi pc, r0, r5, asr #4 │ │ │ │ + addcc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0419d1e │ │ │ │ pldw [r4, #-3779] @ 0xfffff13d │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6424621 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xf644feb9 │ │ │ │ - vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ - bllt 0x20a1b50 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + bllt 0x20a1a00 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr8, cr1, {2} │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr2, cr1, {2} │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf645d16c │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ andslt r0, r9, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 9, cr15, cr2, cr1, {2} │ │ │ │ tstls r5, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf644d0c8 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vhadd.s8 , q10, q4 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldrb pc, [pc, r3, lsl #29] @ │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff74f012 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ subcs r4, r0, #5242880 @ 0x500000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x6700e9d5 │ │ │ │ svc 0x006cf17f │ │ │ │ - orreq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + movtvc pc, #580 @ 0x244 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6449302 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1919400 │ │ │ │ - @ instruction: 0x463bfa73 │ │ │ │ + @ instruction: 0x463bfa7b │ │ │ │ stmdage r7, {r1, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 5, cr15, cr8, cr1, {2} │ │ │ │ ldmib r5, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ @ instruction: 0xf17fa807 │ │ │ │ movtcs lr, #3920 @ 0xf50 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6469400 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ andls r0, r2, #-268435454 @ 0xf0000002 │ │ │ │ - eorsvc pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + rscspl pc, r0, #68, 12 @ 0x4400000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ - blx 0x16de7ac │ │ │ │ + blx 0x18de65c │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf041a807 │ │ │ │ @ instruction: 0xe791fe3b │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ str pc, [r5, pc, lsr #28] │ │ │ │ - blx 0xfee5e7d4 │ │ │ │ + blx 0xff05e684 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7939c │ │ │ │ + bl 0xfec7924c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vmin.s8 d20, d5, d4 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ ldmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0415606 │ │ │ │ pldw [r4, #-3609] @ 0xfffff1e7 │ │ │ │ eorle r5, r9, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ vmls.i d19, d16, d0[0] │ │ │ │ @ instruction: 0xf6420494 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf041002f │ │ │ │ stmdavs r3!, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eor fp, fp, fp, lsl r9 │ │ │ │ svccc 0x0028f854 │ │ │ │ addsmi fp, sp, #201326593 @ 0xc000001 │ │ │ │ stmiavs r5!, {r1, r3, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ streq pc, [r2, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xd1232d01 │ │ │ │ - andscc pc, r4, r4, asr #12 │ │ │ │ + sbcsne pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #260]! @ 0x104 │ │ │ │ - blcc 0x17c888 │ │ │ │ + blcc 0x17c738 │ │ │ │ stmdale r5!, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x21213422 │ │ │ │ ldrtcc r2, [r6], -r1, lsr #2 │ │ │ │ strbcc r3, [r1], #-2081 @ 0xfffff7df │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r1, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf644d0cc │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vhadd.s8 , q10, q6 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldrd pc, [r1], -sp │ │ │ │ sbcsle r2, r6, r0, lsl #26 │ │ │ │ - rsccs pc, r8, r5, asr #12 │ │ │ │ + adcne pc, r8, r5, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414070 │ │ │ │ strcs fp, [r4, #-3537] @ 0xfffff22f │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ mcr2 0, 6, pc, cr2, cr2, {0} @ │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ @ instruction: 0xf644fc6f │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe7e3fdbf │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ ldc2l 0, cr15, [lr, #72]! @ 0x48 │ │ │ │ @@ -280478,52 +280393,52 @@ │ │ │ │ vabd.s8 q15, , q8 │ │ │ │ vrsra.s64 q10, q8, #64 │ │ │ │ stmibvs r2!, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ @ instruction: 0xf646b956 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ bfi pc, fp, (invalid: 27:20) @ │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf644022f │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d4, d31 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [r8, pc, lsl #27] @ │ │ │ │ @ instruction: 0xff58f7f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ vpadd.i8 d20, d20, d25 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0419078 │ │ │ │ subcs pc, r0, #7360 @ 0x1cc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - streq pc, [r0, r4, asr #12] │ │ │ │ + strbvc pc, [r0, -r4, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ mcr 1, 3, pc, cr8, cr15, {3} @ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6429702 │ │ │ │ - vsubhn.i16 d17, q8, q10 │ │ │ │ + vmlsl.s q8, d0, d0[5] │ │ │ │ @ instruction: 0xf645062f │ │ │ │ - vmls.f d17, d16, d0[3] │ │ │ │ + vabal.s8 q8, d16, d12 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1919500 │ │ │ │ - strbmi pc, [r1], -pc, ror #18 @ │ │ │ │ + @ instruction: 0x4641f977 │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ stccs 13, cr15, [r6], #-340 @ 0xfffffeac │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orreq pc, pc, r4, lsl r0 @ │ │ │ │ orrseq r0, r4, r8, lsl #3 │ │ │ │ @@ -280546,351 +280461,351 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3e3bcc │ │ │ │ + bpl 0xfe3e3a7c │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #3602 @ 0xe12 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - @ instruction: 0xf920f191 │ │ │ │ + @ instruction: 0xf928f191 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r6, #-260] @ 0xfffffefc │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf646d17d │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - @ instruction: 0xf644012f │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + vrhadd.s8 d16, d4, d31 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ - blmi 0x1ea17dc │ │ │ │ - blls 0x67c464 │ │ │ │ + blmi 0x1ea168c │ │ │ │ + blls 0x67c314 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0xf6448149 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 0, cr15, [r8], #260 @ 0x104 │ │ │ │ - andseq pc, ip, r5, asr #4 │ │ │ │ + sbcsvs pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], #260 @ 0x104 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #3548 @ 0xddc │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8e6f191 │ │ │ │ + @ instruction: 0xf8eef191 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [ip], {65} @ 0x41 │ │ │ │ - vaba.s8 q15, , │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ + @ instruction: 0xf644e7d1 │ │ │ │ + vmla.i d22, d16, d0[6] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [sl, r5, asr #25] @ │ │ │ │ - rsbseq pc, r4, r5, asr #4 │ │ │ │ + eorsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - vaba.s8 q15, , q5 │ │ │ │ - vaddl.s8 q8, d16, d4 │ │ │ │ + @ instruction: 0xf644e7da │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe7befcb9 │ │ │ │ - addseq pc, r4, r5, asr #4 │ │ │ │ + subsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], #260 @ 0x104 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ @ instruction: 0xf646edac │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ movtcs r0, #303 @ 0x12f │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - cmppcs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ - vabd.s8 q15, , q5 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + @ instruction: 0xf644e7ca │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe79efc99 │ │ │ │ - subeq pc, r8, r5, asr #4 │ │ │ │ + andvc pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - vabd.s8 d30, d21, d30 │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf644e7ae │ │ │ │ + vshr.s64 q11, q10, #64 │ │ │ │ str r0, [r9, lr, lsr #32]! │ │ │ │ - andeq pc, ip, r5, asr #4 │ │ │ │ + sbcvs pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], {65} @ 0x41 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf644e77f │ │ │ │ - vmla.i d23, d16, d0[7] │ │ │ │ + vaddl.s8 q11, d16, d28 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fc73 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - subseq pc, r4, r5, asr #4 │ │ │ │ + andsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8], #-260 @ 0xfffffefc │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ @ instruction: 0xf644e7dd │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fc5d │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - rsbeq pc, r4, r5, asr #4 │ │ │ │ + eorvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r2, cr1 @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ @ instruction: 0xf644e7c7 │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fc47 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - sbcsvc pc, r4, r4, asr #12 │ │ │ │ + addsvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #-260 @ 0xfffffefc │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ @ instruction: 0xf644e7b1 │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ + vaddl.s8 q11, d16, d8 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fc31 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - adcsvc pc, r0, r4, asr #12 │ │ │ │ + rsbsvs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf644e72b │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002e │ │ │ │ subcs pc, r0, #7936 @ 0x1f00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldc 1, cr15, [r8, #-508] @ 0xfffffe04 │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - addsvc pc, r8, r4, asr #12 │ │ │ │ + subsvs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {65} @ 0x41 │ │ │ │ svclt 0x0000e715 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - adcvc pc, r4, r4, asr #12 │ │ │ │ + rsbvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf644e7e5 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fc01 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe776aefa │ │ │ │ - addvc pc, r0, r4, asr #12 │ │ │ │ + subvs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffede702 │ │ │ │ + blx 0xffede5b2 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {1} @ │ │ │ │ @ instruction: 0xf644e76b │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fbeb │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ strbt sl, [r2], r2, ror #30 │ │ │ │ - rsbvc pc, r8, r4, asr #12 │ │ │ │ + eorvs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff95e72e │ │ │ │ + blx 0xff95e5de │ │ │ │ andcs r4, r1, #28, 16 @ 0x1c0000 │ │ │ │ tstpeq r3, r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c2f7f8 │ │ │ │ streq pc, [r3], #-57 @ 0xffffffc7 │ │ │ │ @ instruction: 0xf646d122 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d10, d31 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf0410031 │ │ │ │ ldrb pc, [r2], sp, asr #23 @ │ │ │ │ - rsbvc pc, r0, r4, asr #12 │ │ │ │ + eorvs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff2de762 │ │ │ │ + blx 0xff2de612 │ │ │ │ @ instruction: 0xf644e6cb │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vaddl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe6c4fbbf │ │ │ │ - subvc pc, r0, r4, asr #12 │ │ │ │ + andvs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf644e6d4 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ strb r0, [pc], lr, lsr #32 │ │ │ │ - adcscc pc, r8, r4, asr #12 │ │ │ │ + rsbscs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfecde792 │ │ │ │ + blx 0xfecde642 │ │ │ │ andcs r4, r1, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0xf7f84621 │ │ │ │ ssat pc, #15, r1, lsl #17 @ │ │ │ │ - @ instruction: 0xf82ef191 │ │ │ │ - eorseq ip, r3, r0 │ │ │ │ - eorseq ip, r3, r0, lsr r0 │ │ │ │ + @ instruction: 0xf836f191 │ │ │ │ + eorseq fp, r3, r0, asr #29 │ │ │ │ + ldrshteq fp, [r3], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ vqdmulh.s d20, d20, d12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0419078 │ │ │ │ subcs pc, r0, #140288 @ 0x22400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - streq pc, [r0, r4, asr #12] │ │ │ │ + strbvc pc, [r0, -r4, asr #4] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ldcl 1, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6429702 │ │ │ │ - vmlal.s8 , d16, d20 │ │ │ │ + vmul.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf645082f │ │ │ │ - vmlsl.s , d16, d0[3] │ │ │ │ + vsubhn.i16 d16, q8, q6 │ │ │ │ @ instruction: 0xf8cd0632 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - @ instruction: 0xff84f190 │ │ │ │ + @ instruction: 0xff8cf190 │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ vmls.i d19, d16, d0[0] │ │ │ │ stmdage r5, {r2, r4, r7, sl} │ │ │ │ - blx 0x1ade822 │ │ │ │ + blx 0x1ade6d2 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r3, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ vadd.i8 d22, d26, d17 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf0410031 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04143f0 │ │ │ │ ldrmi fp, [r9], -r3, asr #22 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - strpl pc, [r8], #580 @ 0x244 │ │ │ │ + strbmi pc, [r8], #-580 @ 0xfffffdbc @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldc 1, cr15, [r8], #-508 @ 0xfffffe04 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1906400 │ │ │ │ - strtmi pc, [r9], -r7, asr #30 │ │ │ │ + strtmi pc, [r9], -pc, asr #30 │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ subcs pc, r0, #46080 @ 0xb400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf190a805 │ │ │ │ - @ instruction: 0x4649ff31 │ │ │ │ + @ instruction: 0x4649ff39 │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ bfi pc, r7, (invalid: 22:1) @ │ │ │ │ - addeq pc, r0, r4, asr #12 │ │ │ │ + subvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x55e8ce │ │ │ │ - blcc 0x17cd58 │ │ │ │ + blx 0x55e77e │ │ │ │ + blcc 0x17cc08 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xdede4 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + bl 0xdec94 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, r4, asr #12 │ │ │ │ + adcsvc pc, r8, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffb5e91c │ │ │ │ + blx 0xffb5e7cc │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff95ee20 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + bl 0xff95ecd0 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ vhsub.s8 d18, d11, d1 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ @ instruction: 0x96000131 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x17cbd0 │ │ │ │ - blcc 0x1d6bb4 │ │ │ │ + blcs 0x17ca80 │ │ │ │ + blcc 0x1d6a64 │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3f1458 │ │ │ │ + blcs 0x3f1308 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - msrpl (UNDEF: 104), r4 │ │ │ │ + msrmi R8_fiq, r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ sbcseq pc, sp, #268435460 @ 0x10000004 │ │ │ │ - blx 0xffa5ed0c │ │ │ │ + blx 0xffa5ebbc │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xfeb5e8d2 │ │ │ │ + blx 0xfeb5e782 │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf954f012 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x16144e │ │ │ │ + blx 0x1612fe │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ mvnsmi pc, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x17c932 │ │ │ │ + blx 0x17c7e2 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andne pc, r0, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe25e9e4 │ │ │ │ + blx 0xfe25e894 │ │ │ │ @ instruction: 0xf190e72e │ │ │ │ - @ instruction: 0xf7f8ff09 │ │ │ │ + @ instruction: 0xf7f8ff11 │ │ │ │ svclt 0x0000fc4b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq ip, r3, r8, lsr #17 │ │ │ │ + eorseq ip, r3, r8, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ movwcs r4, #7342 @ 0x1cae │ │ │ │ @ instruction: 0x4606b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -280908,610 +280823,610 @@ │ │ │ │ tstpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ strmi pc, [r1], r9, asr #22 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5785 @ 0x1699 │ │ │ │ @ instruction: 0xf1052204 │ │ │ │ ldrmi r0, [r8], -ip, lsl #2 │ │ │ │ - blx 0x10de9a6 │ │ │ │ + blx 0x10de856 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xe5e9ba │ │ │ │ + blx 0xe5e86a │ │ │ │ smlabblt r8, r2, r6, r4 │ │ │ │ ldrmi r6, [sl], r3, lsl #16 │ │ │ │ vmin.s8 d20, d4, d17 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ - @ instruction: 0xf644002e │ │ │ │ - vmlal.s8 q8, d16, d0 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + vhadd.s8 d16, d4, d30 │ │ │ │ + vmul.i d23, d0, d0[0] │ │ │ │ @ instruction: 0xf041082e │ │ │ │ subcs pc, r0, #184320 @ 0x2d000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtne pc, [r4], r2, asr #12 │ │ │ │ + strbteq pc, [r4], -r2, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - bl 0x9def9c │ │ │ │ + bl 0x9dee4c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - strbne pc, [ip, #1605] @ 0x645 @ │ │ │ │ + streq pc, [ip, #1605] @ 0x645 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - mcr2 1, 1, pc, cr12, cr0, {4} @ │ │ │ │ + mrc2 1, 1, pc, cr4, cr0, {4} │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x5deac8 │ │ │ │ + blx 0x5de978 │ │ │ │ stmdale ip, {r0, r4, sl, fp, sp} │ │ │ │ ldmdale r3!, {r0, r4, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ eorscc r9, r2, #-1342177272 @ 0xb0000008 │ │ │ │ sbcscc r3, sl, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ stccs 15, cr13, [r9], #-200 @ 0xffffff38 │ │ │ │ rschi pc, lr, r0 │ │ │ │ strdle r2, [r3, -pc]! │ │ │ │ - sbcseq pc, r0, r5, asr #4 │ │ │ │ + addsvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f8f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #2802 @ 0xaf2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - mcr2 1, 0, pc, cr0, cr0, {4} @ │ │ │ │ + mcr2 1, 0, pc, cr8, cr0, {4} @ │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf9e6f041 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ strbmi r8, [r2], -r4, asr #1 │ │ │ │ - @ instruction: 0xf6444639 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmin.s8 d20, d4, d25 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldrsbt pc, [r1], -fp @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #2772 @ 0xad4 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - stc2l 1, cr15, [r2, #576]! @ 0x240 │ │ │ │ + stc2l 1, cr15, [sl, #576]! @ 0x240 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9c8f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #2754 @ 0xac2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ - ldc2l 1, cr15, [r0, #576] @ 0x240 │ │ │ │ + ldc2l 1, cr15, [r8, #576] @ 0x240 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf9b6f041 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ - @ instruction: 0xf6448094 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf644022e │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vqadd.s8 d24, d20, d4 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + vhsub.s8 d16, d4, d30 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ ldrtmi r0, [r9], -lr, lsr #32 │ │ │ │ @ instruction: 0xf9a8f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ movtcs lr, #2722 @ 0xaa2 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - stc2 1, cr15, [ip, #576]! @ 0x240 │ │ │ │ + ldc2 1, cr15, [r4, #576]! @ 0x240 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf992f041 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r7, #64 @ 0x40 │ │ │ │ - rscpl pc, r8, r4, asr #12 │ │ │ │ + adcmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414ff0 │ │ │ │ - vmla.i8 d27, d21, d1 │ │ │ │ - vmla.i d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf644b981 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe7b1f97b │ │ │ │ - sbcseq pc, ip, r5, asr #4 │ │ │ │ + addsvc pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf974f041 │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ stmiale r7!, {r2, r3, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x00122ef7 │ │ │ │ - andseq r2, r2, r9, ror #29 │ │ │ │ - andseq r2, r2, r3, lsr #29 │ │ │ │ - mulseq r2, r5, lr │ │ │ │ - andseq r2, r2, r7, lsl #29 │ │ │ │ - andseq r2, r2, r9, ror lr │ │ │ │ - andseq r2, r2, fp, ror #28 │ │ │ │ - andseq r2, r2, sp, asr lr │ │ │ │ - andseq r2, r2, pc, asr #28 │ │ │ │ - andseq r2, r2, r1, asr #28 │ │ │ │ - @ instruction: 0x00122edb │ │ │ │ - andseq r2, r2, sp, asr #29 │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - @ instruction: 0x00122ebf │ │ │ │ - @ instruction: 0x00122eb1 │ │ │ │ - andseq r2, r2, r3, lsr lr │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, lsr #28 │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - mulseq r2, r5, fp │ │ │ │ - andseq r2, r2, r9, lsl #28 │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, pc, asr #26 │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, lsl sp │ │ │ │ - adcseq pc, r0, r5, asr #4 │ │ │ │ + andseq r2, r2, r7, lsr #27 │ │ │ │ + mulseq r2, r9, sp │ │ │ │ + andseq r2, r2, r3, asr sp │ │ │ │ + andseq r2, r2, r5, asr #26 │ │ │ │ + andseq r2, r2, r7, lsr sp │ │ │ │ + andseq r2, r2, r9, lsr #26 │ │ │ │ + andseq r2, r2, fp, lsl sp │ │ │ │ + andseq r2, r2, sp, lsl #26 │ │ │ │ + @ instruction: 0x00122cff │ │ │ │ + @ instruction: 0x00122cf1 │ │ │ │ + andseq r2, r2, fp, lsl #27 │ │ │ │ + andseq r2, r2, sp, ror sp │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, pc, ror #26 │ │ │ │ + andseq r2, r2, r1, ror #26 │ │ │ │ + andseq r2, r2, r3, ror #25 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + @ instruction: 0x00122cd5 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, asr #20 │ │ │ │ + @ instruction: 0x00122cb9 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + @ instruction: 0x00122bff │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, asr #23 │ │ │ │ + rsbsvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - vabd.s8 d30, d21, d31 │ │ │ │ - vshr.s64 d16, d28, #64 │ │ │ │ + @ instruction: 0xf644e7af │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ str r0, [sl, lr, lsr #32]! │ │ │ │ - rscne pc, r4, r5, asr #4 │ │ │ │ + adceq pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf922f041 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ - @ instruction: 0xf644813a │ │ │ │ - vaddw.s8 q8, q8, d0 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vand d24, d4, d26 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + vrhadd.s8 d16, d4, d30 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe76bf915 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - subscs pc, r0, r5, asr #4 │ │ │ │ + andsne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf041 │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ @ instruction: 0xf63f2b4d │ │ │ │ andge sl, r1, #63, 30 @ 0xfc │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - mulseq r2, pc, r0 @ │ │ │ │ - mulseq r2, r1, r0 │ │ │ │ - andseq r3, r2, r3, lsl #1 │ │ │ │ - andseq r3, r2, r5, ror r0 │ │ │ │ - andseq r3, r2, r7, rrx │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r3, r2, r9, asr r0 │ │ │ │ - andseq r3, r2, fp, asr #32 │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r3, r2, sp, lsr r0 │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r3, r2, pc, lsr #32 │ │ │ │ - andseq r3, r2, r1, lsr #32 │ │ │ │ - andseq r3, r2, sp │ │ │ │ - @ instruction: 0x00122ff9 │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, fp, ror #31 │ │ │ │ - @ instruction: 0x00122fdd │ │ │ │ - andseq r2, r2, pc, asr #31 │ │ │ │ - andseq r2, r2, r1, asr #31 │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - @ instruction: 0x00122fb3 │ │ │ │ - mulseq r2, pc, pc @ │ │ │ │ - mulseq r2, r1, pc @ │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r3, lsl #31 │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, ror pc │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r7, ror #30 │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r9, asr pc │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, fp, asr #30 │ │ │ │ - andseq r2, r2, sp, lsr pc │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, pc, lsr #30 │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r1, lsr #30 │ │ │ │ - andseq r2, r2, r3, lsl pc │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, asr sl │ │ │ │ - andseq r2, r2, r5, lsl #30 │ │ │ │ - sbcne pc, r4, r5, asr #4 │ │ │ │ + andseq r2, r2, pc, asr #30 │ │ │ │ + andseq r2, r2, r1, asr #30 │ │ │ │ + andseq r2, r2, r3, lsr pc │ │ │ │ + andseq r2, r2, r5, lsr #30 │ │ │ │ + andseq r2, r2, r7, lsl pc │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r9, lsl #30 │ │ │ │ + @ instruction: 0x00122efb │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, sp, ror #29 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + @ instruction: 0x00122edf │ │ │ │ + @ instruction: 0x00122ed1 │ │ │ │ + @ instruction: 0x00122ebd │ │ │ │ + andseq r2, r2, r9, lsr #29 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + mulseq r2, fp, lr │ │ │ │ + andseq r2, r2, sp, lsl #29 │ │ │ │ + andseq r2, r2, pc, ror lr │ │ │ │ + andseq r2, r2, r1, ror lr │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r3, ror #28 │ │ │ │ + andseq r2, r2, pc, asr #28 │ │ │ │ + andseq r2, r2, r1, asr #28 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r3, lsr lr │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsr #28 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r7, lsl lr │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r9, lsl #28 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + @ instruction: 0x00122dfb │ │ │ │ + andseq r2, r2, sp, ror #27 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + @ instruction: 0x00122ddf │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + @ instruction: 0x00122dd1 │ │ │ │ + andseq r2, r2, r3, asr #27 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + andseq r2, r2, r5, lsl #18 │ │ │ │ + @ instruction: 0x00122db5 │ │ │ │ + addeq pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf862f041 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4601f951 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - addeq pc, r0, #68, 12 @ 0x4400000 │ │ │ │ + subvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorscs pc, r0, r4, asr #12 │ │ │ │ + rscseq pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf84cf041 │ │ │ │ vmax.s8 d30, d21, d18 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ movwcs pc, #2117 @ 0x845 @ │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ @ instruction: 0x4680f937 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf646ae85 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vaddl.s8 q9, d0, d20 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xf8d8f835 │ │ │ │ movwcs r1, #4 │ │ │ │ andcs r2, r1, r8, lsl #4 │ │ │ │ @ instruction: 0xf926f012 │ │ │ │ strmi r4, [r4], -r3, lsl #13 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b8818d │ │ │ │ - blcc 0x16ed9c │ │ │ │ + blcc 0x16ec4c │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ vand d24, d21, d2 │ │ │ │ - vorr.i16 d18, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf2c009d8 │ │ │ │ strcs r0, [r0, -lr, lsr #18] │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143701 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0414648 │ │ │ │ @ instruction: 0xf8b8f80f │ │ │ │ - blcc 0x16edd0 │ │ │ │ + blcc 0x16ec80 │ │ │ │ stclle 2, cr4, [fp], #748 @ 0x2ec │ │ │ │ fstmiaxeq r7, {d30-d34} @ Deprecated │ │ │ │ eorscs pc, r7, fp, lsr r8 @ │ │ │ │ - eorscs pc, r0, r5, asr #4 │ │ │ │ + rscseq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc4639 │ │ │ │ @ instruction: 0xf89c4004 │ │ │ │ strls r3, [r1], #-2 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf0409400 │ │ │ │ @ instruction: 0xf8b8fff7 │ │ │ │ vhadd.s8 d17, d5, d0 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ strb pc, [r5], -pc, ror #31 @ │ │ │ │ - rscsne pc, r4, r5, asr #4 │ │ │ │ + adcseq pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe8f040 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldrtmi sl, [r8], -r6, asr #29 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldrt pc, [r7], -pc, lsl #17 @ │ │ │ │ - sbcsne pc, r4, r5, asr #4 │ │ │ │ + addseq pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffdaf040 │ │ │ │ vaba.s8 q15, , q11 │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ @ instruction: 0xe76fffd3 │ │ │ │ - rsbsne pc, r4, r5, asr #4 │ │ │ │ + eorseq pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffccf040 │ │ │ │ vabd.s8 q15, , q12 │ │ │ │ - vmla.i d17, d0, d0[5] │ │ │ │ + vaddl.s8 q8, d0, d20 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ strb pc, [r1, -r5, asr #31]! @ │ │ │ │ - subsne pc, r8, r5, asr #4 │ │ │ │ + andseq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbef040 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ @ instruction: 0xe753ffb7 │ │ │ │ - eorsne pc, ip, r5, asr #4 │ │ │ │ + rscsvc pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffb0f040 │ │ │ │ - vabd.s8 q15, , q6 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + @ instruction: 0xf644e74c │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ @ instruction: 0xf040002e │ │ │ │ strb pc, [r5, -r9, lsr #31] @ │ │ │ │ - eorne pc, r0, r5, asr #4 │ │ │ │ + rscvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa2f040 │ │ │ │ - vaba.s8 d30, d5, d30 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf644e73e │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ @ instruction: 0xe737ff9b │ │ │ │ - andne pc, r4, r5, asr #4 │ │ │ │ + sbcvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff94f040 │ │ │ │ vaba.s8 d30, d5, d16 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf040002e │ │ │ │ str pc, [r9, -sp, lsl #31]! │ │ │ │ - addsne pc, r4, r5, asr #4 │ │ │ │ + subseq pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff86f040 │ │ │ │ vabd.s8 d30, d5, d18 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d16, d0, d0[1] │ │ │ │ @ instruction: 0xf040002e │ │ │ │ @ instruction: 0xe71bff7f │ │ │ │ - rscseq pc, r4, r5, asr #4 │ │ │ │ + adcsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff78f040 │ │ │ │ - vaba.s8 d30, d5, d4 │ │ │ │ - vmla.i d16, d16, d0[6] │ │ │ │ + @ instruction: 0xf644e714 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ smusdx sp, r1, pc @ │ │ │ │ - eormi pc, r4, r5, asr #4 │ │ │ │ + rsccs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff6af040 │ │ │ │ vabd.s8 d30, d5, d6 │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vshr.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ ldrbt pc, [pc], r3, ror #30 @ │ │ │ │ - eorsmi pc, r4, r5, asr #4 │ │ │ │ + rscscs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5cf040 │ │ │ │ vmin.s8 q15, , q12 │ │ │ │ - vmla.i d19, d16, d0[5] │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ usat pc, #17, r5, asr #30 @ │ │ │ │ - sbcscc pc, r4, r5, asr #4 │ │ │ │ + addscs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff4ef040 │ │ │ │ vmax.s8 q15, , q13 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ strbt pc, [r3], r7, asr #30 @ │ │ │ │ - rscscc pc, ip, r5, asr #4 │ │ │ │ + adcscs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff40f040 │ │ │ │ vmin.s8 q15, , q6 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vmla.i d18, d0, d0[7] │ │ │ │ @ instruction: 0xf040002e │ │ │ │ @ instruction: 0xe6d5ff39 │ │ │ │ - rsbcc pc, r4, r5, asr #4 │ │ │ │ + eorcs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff32f040 │ │ │ │ vmax.s8 q15, , q7 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ @ instruction: 0xf040002e │ │ │ │ strb pc, [r7], fp, lsr #30 @ │ │ │ │ - rscscs pc, r4, r5, asr #4 │ │ │ │ + adcsne pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff24f040 │ │ │ │ vmax.s8 q15, , q0 │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ svccs 0x0000ff1d │ │ │ │ ldclge 4, cr15, [fp, #252]! @ 0xfc │ │ │ │ vrshl.s8 q15, , │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf040002e │ │ │ │ ssat pc, #16, r3, lsl #30 @ │ │ │ │ - rsbscs pc, ip, r5, asr #4 │ │ │ │ + eorsne pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0cf040 │ │ │ │ vmax.s8 d30, d21, d24 │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ strt pc, [r1], r5, lsl #30 │ │ │ │ - rsbscs pc, r0, r5, asr #4 │ │ │ │ + eorsne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr14, cr0, {2} │ │ │ │ vmin.s8 d30, d21, d10 │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002e │ │ │ │ @ instruction: 0xe693fef7 │ │ │ │ - rsbsmi pc, r4, r5, asr #4 │ │ │ │ + eorscc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr0, cr0, {2} │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldr sl, [r8, #-3534]! @ 0xfffff232 │ │ │ │ - subsmi pc, ip, r5, asr #4 │ │ │ │ + andscc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ str sl, [lr, #-3524]! @ 0xfffff23c │ │ │ │ - sbccs pc, ip, r5, asr #4 │ │ │ │ + addne pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr12, cr0, {2} │ │ │ │ vmin.s8 q15, , q12 │ │ │ │ - vshr.s64 d18, d20, #64 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ @ instruction: 0xe671fed5 │ │ │ │ - adccs pc, r0, r5, asr #4 │ │ │ │ + rsbne pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr14, cr0, {2} │ │ │ │ vmax.s8 q15, , q13 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ @ instruction: 0xf040002e │ │ │ │ strbt pc, [r3], -r7, asr #29 @ │ │ │ │ - andscc pc, ip, r5, asr #4 │ │ │ │ + sbcsne pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr0, cr0, {2} │ │ │ │ vmin.s8 q15, , q6 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ @ instruction: 0xe655feb9 │ │ │ │ - sbccc pc, r0, r5, asr #4 │ │ │ │ + addcs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr2, cr0, {2} │ │ │ │ vmax.s8 q15, , q7 │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ strb pc, [r7], -fp, lsr #29 @ │ │ │ │ - eorscc pc, ip, r5, asr #4 │ │ │ │ + rscsne pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr4, cr0, {2} │ │ │ │ vmax.s8 q15, , q0 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmla.i d17, d16, d0[7] │ │ │ │ @ instruction: 0xf040002e │ │ │ │ @ instruction: 0xe639fe9d │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ - andscs pc, r8, r2, asr #12 │ │ │ │ + sbcseq pc, r8, r2, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr4, cr0, {2} │ │ │ │ @ instruction: 0xf190e69b │ │ │ │ - smuadcs r0, r9, fp │ │ │ │ + strcs pc, [r0, -r1, lsr #22] │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a2d4 │ │ │ │ + bl 0xfec7a184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1ca6efc │ │ │ │ + blmi 0x1ca6dac │ │ │ │ stmdavs r1, {r0, r3, r4, r7, ip, sp, pc} │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ stmiavs r3, {r8, r9}^ │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ - rsbcc pc, r4, r6, asr #12 │ │ │ │ + eorcs pc, r4, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, pc, lsl r6 │ │ │ │ cdp2 0, 7, cr15, cr4, cr0, {2} │ │ │ │ - addmi pc, ip, r5, asr #4 │ │ │ │ + subcc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr14, cr0, {2} │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7f74861 │ │ │ │ vpadd.i8 , , │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ ldmdami lr, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vld1.8 {d2-d5}, [r4], r0 │ │ │ │ @ instruction: 0xf7f7417f │ │ │ │ strbeq pc, [r0, #2885]! @ 0xb45 @ │ │ │ │ @ instruction: 0xf414d473 │ │ │ │ cmnle r9, r0, asr #3 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ strteq sp, [r1], #381 @ 0x17d │ │ │ │ addhi pc, r2, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000462 │ │ │ │ strteq r8, [r3], #-136 @ 0xffffff78 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ - adcmi pc, r4, r5, asr #4 │ │ │ │ + rsbcc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr6, cr0, {2} │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf016808f │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4.32 {d8-d11}, [r6], r6 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74849 │ │ │ │ vpadd.i8 d31, d5, d13 │ │ │ │ - vshr.s64 d20, d16, #64 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ vhadd.s8 d16, d5, d30 │ │ │ │ - @ instruction: 0xf2c044d0 │ │ │ │ + @ instruction: 0xf2c03490 │ │ │ │ @ instruction: 0xf040042e │ │ │ │ andcs pc, r0, #688 @ 0x2b0 │ │ │ │ stmdami r3, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ - blx 0x4e117a │ │ │ │ - adcsmi pc, ip, r5, asr #4 │ │ │ │ + blx 0x4e102a │ │ │ │ + rsbscc pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr0, cr0, {2} │ │ │ │ tstpeq r1, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - rsbseq pc, ip, r4, asr #12 │ │ │ │ + eorsvc pc, ip, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr8, cr0, {2} │ │ │ │ - sbcmi pc, r4, r5, asr #4 │ │ │ │ + addcc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr2, cr0, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [sp], #-28 @ 0xffffffe4 │ │ │ │ svc 0x000af17e │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strbne pc, [ip], #1605 @ 0x645 @ │ │ │ │ + streq pc, [ip], #1605 @ 0x645 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1909400 │ │ │ │ - @ instruction: 0x4629fa11 │ │ │ │ + @ instruction: 0x4629fa19 │ │ │ │ @ instruction: 0xf040a807 │ │ │ │ - blmi 0xae29d8 │ │ │ │ - blls 0x6fd268 │ │ │ │ + blmi 0xae2888 │ │ │ │ + blls 0x6fd118 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_svc │ │ │ │ - adcsne pc, ip, ip, asr #4 │ │ │ │ + rsbseq pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04040f0 │ │ │ │ @ instruction: 0xf44fbde7 │ │ │ │ stmdami r2!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2699 @ 0xfffff575 │ │ │ │ addle r6, r5, r0, asr #3 │ │ │ │ andcs r4, r0, #2031616 @ 0x1f0000 │ │ │ │ - blx 0xfe261210 │ │ │ │ + blx 0xfe2610c0 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami sp, {r0, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strteq pc, [r1], #2685 @ 0xa7d │ │ │ │ svcge 0x007ef57f │ │ │ │ ldmdami sl, {r9, sp} │ │ │ │ tstppl r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1e61230 │ │ │ │ + blx 0x1e610e0 │ │ │ │ @ instruction: 0xf57f0462 │ │ │ │ ldmdami r7, {r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74180 │ │ │ │ strteq pc, [r3], #-2667 @ 0xfffff595 │ │ │ │ svcge 0x0072f57f │ │ │ │ andcs r4, r0, #1245184 @ 0x130000 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x19e1254 │ │ │ │ + blx 0x19e1104 │ │ │ │ ldmdami r1, {r1, r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ @ instruction: 0xe774fa5d │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ - blx 0x1761268 │ │ │ │ + blx 0x1761118 │ │ │ │ @ instruction: 0xf190e76b │ │ │ │ - svclt 0x0000fa33 │ │ │ │ + svclt 0x0000fa3b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq ip, [r3], -r4 │ │ │ │ - eorseq ip, r3, r4, ror r9 │ │ │ │ - eorseq ip, r3, r0, ror #19 │ │ │ │ - eorseq ip, r3, r0, asr #20 │ │ │ │ + eorseq ip, r3, r4, ror r7 │ │ │ │ + eorseq ip, r3, r4, lsr r8 │ │ │ │ + eorseq ip, r3, r0, lsr #17 │ │ │ │ + eorseq ip, r3, r0, lsl #18 │ │ │ │ addseq fp, r4, r0, asr #4 │ │ │ │ addseq fp, r4, r8, asr r2 │ │ │ │ addseq fp, r4, r0, lsl #5 │ │ │ │ addseq fp, r4, r8, lsr #5 │ │ │ │ addseq fp, r4, r0, asr #5 │ │ │ │ @ instruction: 0x0094b2d8 │ │ │ │ umullseq fp, r4, r8, r3 │ │ │ │ @@ -281524,39 +281439,39 @@ │ │ │ │ ldrmi r4, [r3], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwls r8, #30995 @ 0x7913 │ │ │ │ ldrsbge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ ldc2 0, cr15, [ip, #-256]! @ 0xffffff00 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ teqppl r6, #696254464 @ p-variant is OBSOLETE @ 0x29800000 │ │ │ │ - blcc 0xd2b700 │ │ │ │ - rscsmi pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + blcc 0xd2b5b0 │ │ │ │ + adcscc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ - @ instruction: 0xf81cf190 │ │ │ │ + @ instruction: 0xf824f190 │ │ │ │ @ instruction: 0xf64c2200 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0x46100133 │ │ │ │ ldclne 2, cr15, [r3], #-256 @ 0xffffff00 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r1, lsl r0 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ - vrshr.s64 q10, q10, #64 │ │ │ │ + vrshr.s64 d19, d20, #64 │ │ │ │ @ instruction: 0xf190022e │ │ │ │ - strtmi pc, [r8], -r3, lsl #16 │ │ │ │ + strtmi pc, [r8], -fp, lsl #16 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ tstcs r4, #960 @ 0x3c0 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ biclt r6, r4, ip, asr #17 │ │ │ │ - blls 0x2f4c1c │ │ │ │ + blls 0x2f4acc │ │ │ │ stmib sp, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ strmi r7, [r0, r0, lsl #16]! │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [ip], #256 @ 0x100 │ │ │ │ andcs fp, r0, r9 │ │ │ │ @@ -281564,21 +281479,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r3, [r8], -r1, lsl #8 │ │ │ │ tstcs r1, r7, lsl #20 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ - sbcsmi pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + addscc pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bls 0x25dad8 │ │ │ │ + bls 0x25d988 │ │ │ │ svclt 0x00182c00 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf18f7802 │ │ │ │ - strtmi pc, [r8], -fp, asr #31 │ │ │ │ + @ instruction: 0x4628ffd3 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ svclt 0x0000bcd7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -281586,15 +281501,15 @@ │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r4, r8, fp, pc}^ │ │ │ │ ldmib sp, {r0, r1, r2, ip}^ │ │ │ │ movwls sl, #39703 @ 0x9b17 │ │ │ │ stc2l 0, cr15, [r0], {64} @ 0x40 │ │ │ │ andcs fp, r0, #88, 6 @ 0x60000001 │ │ │ │ strmi r9, [r4], -r7, lsl #18 │ │ │ │ - ldccc 6, cr15, [r0], {76} @ 0x4c │ │ │ │ + ldclne 6, cr15, [r0], {76} @ 0x4c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vmin.s8 d20, d0, d0 │ │ │ │ @ instruction: 0xf85c1e73 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r8, fp, lsl #5 │ │ │ │ ldrbmi r3, [r0, #-1]! │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @@ -281612,88 +281527,88 @@ │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ mullt fp, r5, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - sbcmi pc, r0, r5, asr #4 │ │ │ │ + addcc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], {64} @ 0x40 │ │ │ │ svcpl 0x0080f516 │ │ │ │ @ instruction: 0xf642d20d │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q8, d0, d0[5] │ │ │ │ ldrtmi r0, [r3], -pc, lsr #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xff66f18f │ │ │ │ + @ instruction: 0xff6ef18f │ │ │ │ andcs r4, sl, r1, lsr #12 │ │ │ │ stc2 1, cr15, [sl, #440] @ 0x1b8 │ │ │ │ rsbsmi lr, r1, #51118080 @ 0x30c0000 │ │ │ │ strmi r9, [r8], -r7, lsl #2 │ │ │ │ stc2 0, cr15, [lr], {8} │ │ │ │ strmi r9, [r2], -r7, lsl #18 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ - rsceq pc, r4, r4, asr #12 │ │ │ │ + adcvc pc, r4, r4, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], #256 @ 0x100 │ │ │ │ svclt 0x0000e7ea │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a6b0 │ │ │ │ + bl 0xfec7a560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf040460e │ │ │ │ stmdacs r0, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ vrhadd.s8 d18, d5, d1 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmla.i d19, d16, d0[2] │ │ │ │ @ instruction: 0xf16d002e │ │ │ │ - ldccs 14, cr15, [pc, #-700] @ 0x12321c │ │ │ │ + ldccs 14, cr15, [pc, #-700] @ 0x1230cc │ │ │ │ vmla.i8 d29, d11, d21 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0x46290031 │ │ │ │ stc2 0, cr15, [r0], {64} @ 0x40 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andcc pc, r4, sl, asr #4 │ │ │ │ + sbcne pc, r4, sl, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], #-256 @ 0xffffff00 │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ stc2l 1, cr15, [sl, #-440] @ 0xfffffe48 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -fp, ror #30 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - andspl pc, r0, r5, asr #4 │ │ │ │ + sbcscc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 1, 8, cr15, cr12, cr13, {3} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0404070 │ │ │ │ @ instruction: 0xf64bbc23 │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ - bl 0x1e41fc │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + bl 0x1e40ac │ │ │ │ vcgt.s8 d16, d26, d5 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04012e0 │ │ │ │ @ instruction: 0xe7d1fc53 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7ef804 │ │ │ │ + blvs 0xfe7ef6b4 │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6ed580 │ │ │ │ + blle 0x6ed430 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -281701,38 +281616,38 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x3bc3c0 │ │ │ │ - blcs 0x3d999c │ │ │ │ + blcs 0x3bc270 │ │ │ │ + blcs 0x3d984c │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x001235b1 │ │ │ │ - @ instruction: 0x001235b1 │ │ │ │ - @ instruction: 0x001235b1 │ │ │ │ - andseq r3, r2, sp, lsr #11 │ │ │ │ - andseq r3, r2, sp, lsr #11 │ │ │ │ - andseq r3, r2, sp, lsr #11 │ │ │ │ - @ instruction: 0x001235b1 │ │ │ │ - @ instruction: 0x001235b1 │ │ │ │ - @ instruction: 0x001235b1 │ │ │ │ - @ instruction: 0x001235b1 │ │ │ │ - @ instruction: 0x001235b1 │ │ │ │ + andseq r3, r2, r1, ror #8 │ │ │ │ + andseq r3, r2, r1, ror #8 │ │ │ │ + andseq r3, r2, r1, ror #8 │ │ │ │ + andseq r3, r2, sp, asr r4 │ │ │ │ + andseq r3, r2, sp, asr r4 │ │ │ │ + andseq r3, r2, sp, asr r4 │ │ │ │ + andseq r3, r2, r1, ror #8 │ │ │ │ + andseq r3, r2, r1, ror #8 │ │ │ │ + andseq r3, r2, r1, ror #8 │ │ │ │ + andseq r3, r2, r1, ror #8 │ │ │ │ + andseq r3, r2, r1, ror #8 │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a81c │ │ │ │ + bl 0xfec7a6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ @@ -281754,15 +281669,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7a894 │ │ │ │ + bl 0xfec7a744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2 0, cr15, [r8], {17} │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -281774,15 +281689,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7a8e4 │ │ │ │ + bl 0xfec7a794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2l 0, cr15, [r0], #-68 @ 0xffffffbc │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ @@ -281796,15 +281711,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7a93c │ │ │ │ + bl 0xfec7a7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ mcrr2 0, 1, pc, r4, cr1 @ │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -281816,15 +281731,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7a98c │ │ │ │ + bl 0xfec7a83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2 0, cr15, [ip], {17} │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ @@ -281841,22 +281756,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7a9f0 │ │ │ │ + bl 0xfec7a8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #240640 @ 0x3ac00 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1b5018 │ │ │ │ + bcs 0x1b4ec8 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -281872,20 +281787,20 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7aa6c │ │ │ │ + bl 0xfec7a91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfec5f8c6 │ │ │ │ + blx 0xfec5f776 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ sbcsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ cmpvs r9, r4, lsl #2 │ │ │ │ @@ -281897,22 +281812,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7aad0 │ │ │ │ + bl 0xfec7a980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #125952 @ 0x1ec00 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1b50f8 │ │ │ │ + bcs 0x1b4fa8 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -281928,15 +281843,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ab4c │ │ │ │ + bl 0xfec7a9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, sp, lsr fp @ │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -281949,20 +281864,20 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7aba0 │ │ │ │ + bl 0xfec7aa50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x5df9fa │ │ │ │ + blx 0x5df8aa │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ andsvs r2, sl, r0 │ │ │ │ subsvs r6, sl, r2, lsr #17 │ │ │ │ addsvs r6, sl, r2, lsr #18 │ │ │ │ sbcsvs r6, sl, r2, lsr #19 │ │ │ │ tstvs sl, r2, lsr #20 │ │ │ │ @@ -281985,23 +281900,23 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ac30 │ │ │ │ + bl 0xfec7aae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r3, r8, r0 @ │ │ │ │ @ instruction: 0xf8904614 │ │ │ │ stccs 3, cr5, [r0, #-192] @ 0xffffff40 │ │ │ │ movwcs sp, #56 @ 0x38 │ │ │ │ andcs r2, r3, r8, ror #4 │ │ │ │ - blx 0xff25fa94 │ │ │ │ + blx 0xff25f944 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ rsbcs sp, r8, #109 @ 0x6d │ │ │ │ @ instruction: 0xf17e2100 │ │ │ │ ldmib r4, {r2, r6, r7, r9, fp, sp, lr, pc}^ │ │ │ │ eorvs r1, r9, r0, lsl #4 │ │ │ │ ldmib r4, {r1, r3, r5, r6, sp, lr}^ │ │ │ │ strbtvs r2, [r9], -r2, lsl #2 │ │ │ │ @@ -282010,58 +281925,58 @@ │ │ │ │ stmdbvs r2!, {r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r2, r9, #8, 2 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9bc73c │ │ │ │ + blvs 0x9bc5ec │ │ │ │ ldmib r4, {r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r2, [r9], #-270 @ 0xfffffef2 │ │ │ │ stcvs 4, cr6, [r2], #-168 @ 0xffffff58 │ │ │ │ stcvs 4, cr6, [r2, #-680]! @ 0xfffffd58 │ │ │ │ cdpvs 5, 2, cr6, cr2, cr10, {1} │ │ │ │ stcvs 5, cr6, [r2], #680 @ 0x2a8 │ │ │ │ stcvs 4, cr6, [r2, #936]! @ 0x3a8 │ │ │ │ cdpvs 5, 10, cr6, cr2, cr10, {3} │ │ │ │ eors r6, r2, sl, ror #11 │ │ │ │ rsbcs r4, r0, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf0112003 │ │ │ │ stmdacs r0, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbcs sp, r0, #53 @ 0x35 │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ - b 0xfe3e00c8 │ │ │ │ + b 0xfe3dff78 │ │ │ │ stmdahi r2!, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldmib r4, {r1, r3, r4, pc}^ │ │ │ │ ldrbvs r2, [r9, #258] @ 0x102 │ │ │ │ stmiavs r2!, {r1, r3, r4, r7, r8, sl, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r2], #-872 @ 0xfffffc98 │ │ │ │ ldmib r4, {r1, r3, r4, sl, pc}^ │ │ │ │ tstvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9bc668 │ │ │ │ - blvs 0xfe9bc86c │ │ │ │ + blvs 0x9bc518 │ │ │ │ + blvs 0xfe9bc71c │ │ │ │ stcvs 3, cr6, [r2], #-616 @ 0xfffffd98 │ │ │ │ stcvs 4, cr6, [r2, #-104]! @ 0xffffff98 │ │ │ │ mcrvs 4, 1, r6, cr2, cr10, {4} │ │ │ │ stcvs 5, cr6, [r2], #104 @ 0x68 │ │ │ │ stcvs 4, cr6, [r2, #360]! @ 0x168 │ │ │ │ mcrvs 4, 5, r6, cr2, cr10, {6} │ │ │ │ andcs r6, r0, sl, asr r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd30 │ │ │ │ ldrb r0, [r3, sp]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ad40 │ │ │ │ + bl 0xfec7abf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r3, asr #20 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -282073,15 +281988,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ad90 │ │ │ │ + bl 0xfec7ac40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, fp, lsl sl @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -282093,54 +282008,54 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ade0 │ │ │ │ + bl 0xfec7ac90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr8, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2104 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf75b300c │ │ │ │ - andlt lr, r2, lr, lsl #22 │ │ │ │ + @ instruction: 0xb002ebb6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbseq ip, lr, sl, lsl #5 │ │ │ │ + ldrsbteq ip, [lr], #-58 @ 0xffffffc6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ae2c │ │ │ │ + bl 0xfec7acdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r8, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024694 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d19c07 │ │ │ │ stmdbls r6, {r4, r7, r9} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabt r1, sp, r9, lr │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ andcc r9, ip, r3, lsl #8 │ │ │ │ - b 0xff9e19d4 │ │ │ │ + bl 0xfe3e1884 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq ip, lr, ip, lsr r2 │ │ │ │ + rsbseq ip, lr, ip, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ subsle r2, r9, r0, lsl #20 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ @@ -282159,33 +282074,33 @@ │ │ │ │ strcs r6, [r0], -r4 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r0, #240, 30 @ 0x3c0 │ │ │ │ - beq 0x19fd04 │ │ │ │ + beq 0x19fbb4 │ │ │ │ @ instruction: 0xf1061d04 │ │ │ │ ldrmi r0, [r7], -r4, lsl #16 │ │ │ │ andls r4, r0, #154140672 @ 0x9300000 │ │ │ │ and r9, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8484630 │ │ │ │ strcc r6, [r1, -r4, lsl #24] │ │ │ │ adcmi r3, pc, #8, 8 @ 0x8000000 │ │ │ │ - bleq 0x361e28 │ │ │ │ + bleq 0x361cd8 │ │ │ │ stmdavs r6!, {r1, r3, r5, ip, lr, pc} │ │ │ │ - blle 0xb6f510 │ │ │ │ + blle 0xb6f3c0 │ │ │ │ @ instruction: 0xf854d0f2 │ │ │ │ ldrbmi r1, [r3], -r4, lsl #24 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ @ instruction: 0xf95cf011 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ andcs fp, r0, r8, asr #3 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x1584cc │ │ │ │ + blls 0x15837c │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ adcsmi r1, r0, #200, 20 @ 0xc8000 │ │ │ │ tstls r0, r1, lsr pc │ │ │ │ @ instruction: 0x4630199b │ │ │ │ ldrb r9, [sl, r0, lsl #6] │ │ │ │ stc2 1, cr15, [r0, #-324] @ 0xfffffebc │ │ │ │ @@ -282195,22 +282110,22 @@ │ │ │ │ ldmdblt pc, {r0, r1, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ str r9, [sp, r1, lsl #28]! │ │ │ │ ldr r9, [r3, r1, lsl #28]! │ │ │ │ ldrcs r9, [r6], #-3585 @ 0xfffff1ff │ │ │ │ @ instruction: 0xf151e7a9 │ │ │ │ movwcs pc, #52463 @ 0xccef @ │ │ │ │ str r6, [sl, r3]! │ │ │ │ - bleq 0x19feb4 │ │ │ │ + bleq 0x19fd64 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7af84 │ │ │ │ + bl 0xfec7ae34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ - @ instruction: 0xf64e4604 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmax.s8 d20, d14, d4 │ │ │ │ + @ instruction: 0xf2c066d0 │ │ │ │ andcs r0, pc, #53477376 @ 0x3300000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf82af011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r3, lsr #16 │ │ │ │ @@ -282248,19 +282163,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7b04c │ │ │ │ + bl 0xfec7aefc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ - @ instruction: 0xf64e4604 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmax.s8 d20, d14, d4 │ │ │ │ + @ instruction: 0xf2c066d0 │ │ │ │ andcs r0, pc, #53477376 @ 0x3300000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffe8f010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r1, ror #31 │ │ │ │ @@ -282306,326 +282221,326 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34681 │ │ │ │ @ instruction: 0x460d30bc │ │ │ │ - bvs 0x7caf94 │ │ │ │ + bvs 0x7cae44 │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r0, r1, r2, r3, r4, r6, r7, pc} │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0x18041b8 │ │ │ │ + bvs 0x1804068 │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813b │ │ │ │ ldmib r5, {r3, r6, pc}^ │ │ │ │ ldmib r5, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x15a6f98 │ │ │ │ + b 0x15a6e48 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ tstpvs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r8!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r9!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ tstpeq r1, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ - b 0x11359b4 │ │ │ │ + b 0x1135864 │ │ │ │ svclt 0x000c5003 │ │ │ │ cmncs r2, sp, lsr #2 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ andeq pc, r7, r2, ror #6 │ │ │ │ tstpeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf895910c │ │ │ │ - b 0x11e8058 │ │ │ │ + b 0x11e7f08 │ │ │ │ movwls r0, #33538 @ 0x8302 │ │ │ │ @ instruction: 0x232dbf0c │ │ │ │ movwls r2, #9079 @ 0x2377 │ │ │ │ movweq pc, #16404 @ 0x4014 @ │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ rsbscs fp, r3, #12, 30 @ 0x30 │ │ │ │ andls r2, r4, #112, 4 │ │ │ │ movwls r2, #53505 @ 0xd101 │ │ │ │ - addeq pc, r8, #74448896 @ 0x4700000 │ │ │ │ + subvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blvc 0x4df634 │ │ │ │ + blvc 0x4df4e4 │ │ │ │ @ instruction: 0x46504633 │ │ │ │ - blvc 0x3df61c │ │ │ │ - @ instruction: 0xf96af18f │ │ │ │ + blvc 0x3df4cc │ │ │ │ + @ instruction: 0xf972f18f │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, r7, r0 │ │ │ │ movteq pc, #37312 @ 0x91c0 @ │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ - @ instruction: 0xf6474650 │ │ │ │ - vrshr.s64 d16, d16, #64 │ │ │ │ + vmin.s8 q10, , q0 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8cd022e │ │ │ │ @ instruction: 0xf18f8004 │ │ │ │ - @ instruction: 0xf899f955 │ │ │ │ - blcs 0x13004c │ │ │ │ - blne 0xff1181a4 │ │ │ │ + @ instruction: 0xf899f95d │ │ │ │ + blcs 0x12fefc │ │ │ │ + blne 0xff118054 │ │ │ │ streq pc, [r0], #20 │ │ │ │ mlacs fp, r5, r8, pc @ │ │ │ │ orrscs lr, r7, #323584 @ 0x4f000 │ │ │ │ svclt 0x0018990c │ │ │ │ @ instruction: 0xf1bb461c │ │ │ │ rsble r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmdbls sp, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - bcs 0x14438c │ │ │ │ + bcs 0x14423c │ │ │ │ cmnphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - msreq (UNDEF: 108), r7 │ │ │ │ + msrvc R12_fiq, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbseq pc, r0, r7, asr #12 │ │ │ │ + eorsvc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbeq pc, [r8, -r7, asr #12]! @ │ │ │ │ + ldrvc pc, [r8, -r7, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldrbteq pc, [ip], -r7, asr #12 @ │ │ │ │ + ldrtvc pc, [ip], -r7, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ muls lr, r6, r6 │ │ │ │ - ldmdaeq r8, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavc r8, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x15de14 │ │ │ │ + bcs 0x15dcc4 │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rsbseq pc, r0, r7, asr #12 │ │ │ │ + eorsvc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - streq pc, [r0, #1607] @ 0x647 │ │ │ │ + strbvc pc, [r0, #-583] @ 0xfffffdb9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldrbteq pc, [ip], -r7, asr #12 @ │ │ │ │ + ldrtvc pc, [ip], -r7, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdpeq 6, 8, cr15, cr4, cr7, {2} │ │ │ │ + cdpvc 2, 4, cr15, cr4, cr7, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46944611 │ │ │ │ stmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldrbmi r0, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0x2e09e9cd │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ - @ instruction: 0xf647c505 │ │ │ │ - vrshr.s64 d16, d24, #64 │ │ │ │ + vrshl.s8 d28, d5, d7 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ strcs r0, [r4, #-558] @ 0xfffffdd2 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf18f5500 │ │ │ │ - andlt pc, pc, pc, ror #17 │ │ │ │ + strdlt pc, [pc], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldmdaeq r0, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavc r0, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ tstcs r1, r5, lsr #14 │ │ │ │ @ instruction: 0xf6454650 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf18f0232 │ │ │ │ - @ instruction: 0xe780f8d7 │ │ │ │ + @ instruction: 0xe780f8df │ │ │ │ stmdbls sp, {r0, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bcs 0x144334 │ │ │ │ + bcs 0x1441e4 │ │ │ │ msrhi CPSR_fx, r0 │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - rsbeq pc, r8, #74448896 @ 0x4700000 │ │ │ │ + eorvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msreq (UNDEF: 108), r7 │ │ │ │ + msrvc R12_fiq, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldcleq 6, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ + ldcvc 2, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrbeq pc, [r8, -r7, asr #12]! @ │ │ │ │ + ldrvc pc, [r8, -r7, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ ldr r4, [r2, r6, lsl #13]! │ │ │ │ biclt r9, r1, #212992 @ 0x34000 │ │ │ │ - msrpl R12_fiq, r6 │ │ │ │ + mvncc pc, r6, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0xf6478127 │ │ │ │ - vmlal.s q8, d0, d0[6] │ │ │ │ - @ instruction: 0xf647022e │ │ │ │ - vmvn.i32 q8, #1279 @ 0x000004ff │ │ │ │ + vrhadd.s8 d24, d7, d23 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vmvn.i32 d23, #1279 @ 0x000004ff │ │ │ │ strmi r0, [r8], -lr, lsr #24 │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ strmi r4, [lr], lr, lsl #12 │ │ │ │ stmdbls sp, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf646af7e │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ - bcs 0x124650 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + bcs 0x124500 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ - rsbeq pc, r8, #74448896 @ 0x4700000 │ │ │ │ + eorvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r7, asr #12 │ │ │ │ + eorsvc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldcleq 6, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ + ldcvc 2, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrbteq pc, [ip], -r7, asr #12 @ │ │ │ │ + ldrtvc pc, [ip], -r7, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ ldrb r4, [ip, -lr, lsl #13]! │ │ │ │ - stmdaeq r0!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavc r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x15dcd0 │ │ │ │ + bcs 0x15db80 │ │ │ │ addhi pc, sl, r0 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ @ instruction: 0xe7684696 │ │ │ │ subsle r2, sl, r0, lsl #20 │ │ │ │ - strpl pc, [ip, #-1606]! @ 0xfffff9ba │ │ │ │ - streq pc, [pc, #-704]! @ 0x123f34 │ │ │ │ - rsbeq pc, r8, #74448896 @ 0x4700000 │ │ │ │ + strbcc pc, [ip, #1606]! @ 0x646 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x123de4 │ │ │ │ + eorvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msreq (UNDEF: 108), r7 │ │ │ │ + msrvc R12_fiq, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbseq pc, r0, r7, asr #12 │ │ │ │ + eorsvc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldcleq 6, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ + ldcvc 2, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrbeq pc, [r8, -r7, asr #12]! @ │ │ │ │ + ldrvc pc, [r8, -r7, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldrbteq pc, [ip], -r7, asr #12 @ │ │ │ │ + ldrtvc pc, [ip], -r7, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strb r4, [r8, -lr, lsr #13] │ │ │ │ @ instruction: 0xf646b31a │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf647022f │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ - @ instruction: 0xf647012e │ │ │ │ - vbic.i32 q8, #134217728 @ 0x08000000 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d7, d31 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ + vrhadd.s8 d16, d7, d30 │ │ │ │ + vbic.i32 d23, #134217728 @ 0x08000000 │ │ │ │ ldrmi r0, [r0], -lr, lsr #14 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ @ instruction: 0xf646e735 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf647022f │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf647002e │ │ │ │ - vmvn.i32 q8, #201326592 @ 0x0c000000 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d7, d31 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vhadd.s8 d16, d7, d30 │ │ │ │ + vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ ldrmi r0, [r1], -lr, lsr #12 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964617 │ │ │ │ @ instruction: 0xf646e723 │ │ │ │ - vsubl.s8 , d0, d28 │ │ │ │ - @ instruction: 0xf647022f │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ - @ instruction: 0xf647012e │ │ │ │ - vabal.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf647052e │ │ │ │ - vbic.i32 q8, #134217728 @ 0x08000000 │ │ │ │ - @ instruction: 0xf647072e │ │ │ │ - vmull.p8 q8, d16, d4 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ + vhsub.s8 d16, d7, d31 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ + vrhadd.s8 d16, d7, d30 │ │ │ │ + vmls.f d23, d0, d0[0] │ │ │ │ + vrshl.s8 d16, d30, d7 │ │ │ │ + vbic.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vabd.s8 d16, d7, d30 │ │ │ │ + vqrdmlah.s d23, d0, d0[1] │ │ │ │ ldrmi r0, [r0], -lr, lsr #28 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ - @ instruction: 0xf647e70b │ │ │ │ - vmlal.s q8, d0, d0[6] │ │ │ │ - @ instruction: 0xf647022e │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ - @ instruction: 0xf647012e │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf647002e │ │ │ │ - vabal.s8 q8, d16, d0 │ │ │ │ - @ instruction: 0xf647052e │ │ │ │ - vmvn.i32 q8, #1279 @ 0x000004ff │ │ │ │ - @ instruction: 0xf6470c2e │ │ │ │ - vbic.i32 q8, #134217728 @ 0x08000000 │ │ │ │ - @ instruction: 0xf647072e │ │ │ │ - vmvn.i32 q8, #201326592 @ 0x0c000000 │ │ │ │ - @ instruction: 0xf647062e │ │ │ │ - vmull.p8 q8, d16, d4 │ │ │ │ + vabd.s8 d30, d7, d11 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ + vrhadd.s8 d16, d7, d30 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vhadd.s8 d16, d7, d30 │ │ │ │ + vmls.f d23, d0, d0[0] │ │ │ │ + vrshl.s8 d16, d30, d7 │ │ │ │ + vmvn.i32 d23, #1279 @ 0x000004ff │ │ │ │ + @ instruction: 0xf2470c2e │ │ │ │ + vbic.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vabd.s8 d16, d7, d30 │ │ │ │ + vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ + vmax.s8 d16, d7, d30 │ │ │ │ + vqrdmlah.s d23, d0, d0[1] │ │ │ │ strbt r0, [sl], lr, lsr #28 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - streq pc, [r0, #1607] @ 0x647 │ │ │ │ + strbvc pc, [r0, #-583] @ 0xfffffdb9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - cdpeq 6, 8, cr15, cr4, cr7, {2} │ │ │ │ + cdpvc 2, 4, cr15, cr4, cr7, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe6d84616 │ │ │ │ - rsbeq pc, r8, #74448896 @ 0x4700000 │ │ │ │ + eorvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rsbseq pc, r0, r7, asr #12 │ │ │ │ + eorsvc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - streq pc, [r0, #1607] @ 0x647 │ │ │ │ + strbvc pc, [r0, #-583] @ 0xfffffdb9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldcleq 6, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ + ldcvc 2, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrbteq pc, [ip], -r7, asr #12 @ │ │ │ │ + ldrtvc pc, [ip], -r7, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdpeq 6, 8, cr15, cr4, cr7, {2} │ │ │ │ + cdpvc 2, 4, cr15, cr4, cr7, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ ldrt r4, [lr], pc, lsl #12 │ │ │ │ - eorpl pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsccc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - msreq (UNDEF: 108), r7 │ │ │ │ + msrvc R12_fiq, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbseq pc, r0, r7, asr #12 │ │ │ │ + eorsvc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - streq pc, [r0, #1607] @ 0x647 │ │ │ │ + strbvc pc, [r0, #-583] @ 0xfffffdb9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldrbeq pc, [r8, -r7, asr #12]! @ │ │ │ │ + ldrvc pc, [r8, -r7, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldrbteq pc, [ip], -r7, asr #12 @ │ │ │ │ + ldrtvc pc, [ip], -r7, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdpeq 6, 8, cr15, cr4, cr7, {2} │ │ │ │ + cdpvc 2, 4, cr15, cr4, cr7, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ ssat r4, #1, r4, lsl #13 │ │ │ │ - eorpl pc, ip, r6, asr #12 │ │ │ │ + rsccc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - rsbeq pc, r8, #74448896 @ 0x4700000 │ │ │ │ + eorvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msreq (UNDEF: 108), r7 │ │ │ │ + msrvc R12_fiq, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - streq pc, [r0, #1607] @ 0x647 │ │ │ │ + strbvc pc, [r0, #-583] @ 0xfffffdb9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldcleq 6, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ + ldcvc 2, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrbeq pc, [r8, -r7, asr #12]! @ │ │ │ │ + ldrvc pc, [r8, -r7, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - cdpeq 6, 8, cr15, cr4, cr7, {2} │ │ │ │ + cdpvc 2, 4, cr15, cr4, cr7, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ str r4, [r2], r6, lsl #12 │ │ │ │ - rsbeq pc, r8, #74448896 @ 0x4700000 │ │ │ │ + eorvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - streq pc, [r0, #1607] @ 0x647 │ │ │ │ + strbvc pc, [r0, #-583] @ 0xfffffdb9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldcleq 6, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ + ldcvc 2, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - cdpeq 6, 8, cr15, cr4, cr7, {2} │ │ │ │ + cdpvc 2, 4, cr15, cr4, cr7, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ strbt r4, [lr], -lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7b5e4 │ │ │ │ + bl 0xfec7b494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stmdbmi r7, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4672 │ │ │ │ andcs pc, r0, r9, lsl #27 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq lr, r3, r0, ror sp │ │ │ │ + eorseq lr, r3, r0, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrvs pc, [r4], -r9, asr #12 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldrvs pc, [ip, -r9, asr #12]! │ │ │ │ @@ -282633,270 +282548,270 @@ │ │ │ │ strmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x46816834 │ │ │ │ @ instruction: 0xf04f469a │ │ │ │ cdpne 8, 6, cr0, cr5, cr0, {0} │ │ │ │ stmdbne sl, {r0, r2, r4, sl, lr} │ │ │ │ ldmdavs r1!, {r1, r2, sp, lr, pc} │ │ │ │ ldmdavs fp!, {r1, r5, r6, sl, fp, ip} │ │ │ │ - bleq 0x19f2d8 │ │ │ │ + bleq 0x19f188 │ │ │ │ ldmdale r4!, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0442800 │ │ │ │ ldmdavs sl!, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ adcmi r4, r5, #1048576 @ 0x100000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ svclt 0x00386833 │ │ │ │ - bne 0xff9f5d28 │ │ │ │ + bne 0xff9f5bd8 │ │ │ │ ldmdale r3, {r0, r1, r4, r7, r9, lr} │ │ │ │ ldrbmi r3, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ adcmi pc, r5, #4160 @ 0x1040 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - teqpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r7, asr #12 │ │ │ │ + andscs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ @ instruction: 0xf159027a │ │ │ │ @ instruction: 0xf647fdd7 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vmla.i d19, d0, d0[6] │ │ │ │ - blmi 0x1a4588 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ + blmi 0x1a4438 │ │ │ │ addeq pc, r2, #536870916 @ 0x20000004 │ │ │ │ stc2l 1, cr15, [sl, #356] @ 0x164 │ │ │ │ - eorseq lr, r3, r0, asr #27 │ │ │ │ + eorseq lr, r3, r0, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7b6e4 │ │ │ │ + bl 0xfec7b594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf17d0ff8 │ │ │ │ - blx 0xfed63efc │ │ │ │ + blx 0xfed63dcc │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7b70c │ │ │ │ + bl 0xfec7b5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xca8334 │ │ │ │ + blmi 0xca81e4 │ │ │ │ @ instruction: 0x460db09a │ │ │ │ @ instruction: 0xf6472206 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ strmi r0, [r4], -lr, lsr #2 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xff8e0b28 │ │ │ │ + blx 0xffae09d8 │ │ │ │ @ instruction: 0x9003b9b8 │ │ │ │ - orrcc pc, r8, r7, asr #12 │ │ │ │ + cmppcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r1, r5, #160, 26 @ 0x2800 │ │ │ │ @ instruction: 0xf17e4606 │ │ │ │ - stmdblt r0, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf17d4629 │ │ │ │ - blx 0xfed63e98 │ │ │ │ + blx 0xfed63d68 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r2!, {r2, sp, lr, pc} │ │ │ │ - bcs 0x332e24 │ │ │ │ + bcs 0x332cd4 │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, sl, r9, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, asr r2 │ │ │ │ @ instruction: 0xf17da805 │ │ │ │ @ instruction: 0xf185ed2c │ │ │ │ - cmppcs r0, #868 @ p-variant is OBSOLETE @ 0x364 │ │ │ │ + cmppcs r0, #900 @ p-variant is OBSOLETE @ 0x384 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - addscc pc, r0, #74448896 @ 0x4700000 │ │ │ │ + subscs pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls sl, r0, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf18f2201 │ │ │ │ - stmdage r5, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9eaf17e │ │ │ │ + stmdage r5, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9f2f17e │ │ │ │ strmi sl, [r2], -r5, lsl #18 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ - blx 0xfe760bb4 │ │ │ │ + blx 0xfe960a64 │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ ldmne r0!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf18fe7c2 │ │ │ │ - svclt 0x0000f897 │ │ │ │ + svclt 0x0000f89f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xf5a04604 │ │ │ │ addlt r5, pc, r6, lsr r0 @ │ │ │ │ @ instruction: 0x460d3830 │ │ │ │ - blx 0xff7623bc │ │ │ │ + blx 0xfe16226e │ │ │ │ @ instruction: 0xf5a44682 │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ - blx 0x1be23ca │ │ │ │ + ldc2 7, cr15, [r2], {115} @ 0x73 │ │ │ │ orrscc pc, sl, #4, 10 @ 0x1000000 │ │ │ │ addscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ rsccc r4, r0, #137363456 @ 0x8300000 │ │ │ │ ldrdvc lr, [r4], r3 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ vbic.i16 d16, #251 @ 0x00fb │ │ │ │ tstls r5, r3, lsl #2 │ │ │ │ smlabtvs r0, r2, r3, pc @ │ │ │ │ streq pc, [fp], -r3, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, ip, pc} │ │ │ │ adcshi pc, r4, r0 │ │ │ │ qaddls r2, r4, r6 │ │ │ │ - @ instruction: 0xf908f187 │ │ │ │ + @ instruction: 0xf910f187 │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ vcgt.u8 d25, d0, d10 │ │ │ │ vqadd.s8 d24, d28, d4 │ │ │ │ - vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ + @ instruction: 0xf2c04cf8 │ │ │ │ @ instruction: 0xf04f0c2d │ │ │ │ movwcs r0, #14344 @ 0x3808 │ │ │ │ cdpeq 3, 3, cr9, cr11, cr12, {0} │ │ │ │ stmdbeq pc, {r0, r1, r2, ip, sp, lr, pc} @ │ │ │ │ - ldrmi pc, [r4], -r6, asr #4 │ │ │ │ + ldrbcs pc, [r4], r6, asr #4 @ │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf6472700 │ │ │ │ - vrshr.s64 d19, d28, #64 │ │ │ │ + vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #25134 @ 0x622e │ │ │ │ @ instruction: 0x1c07e9cd │ │ │ │ strls r9, [sp], #-521 @ 0xfffffdf7 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwls lr, #6605 @ 0x19cd │ │ │ │ - bls 0x375f18 │ │ │ │ + bls 0x375dc8 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf18e8000 │ │ │ │ - @ instruction: 0xf1bafe1f │ │ │ │ + @ instruction: 0xf1bafe27 │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe635fdc │ │ │ │ - blx 0xfed60920 │ │ │ │ + blx 0xfe635e8c │ │ │ │ + blx 0xfed607d0 │ │ │ │ @ instruction: 0xf773f080 │ │ │ │ - ldrtmi pc, [r2], -r7, ror #22 @ │ │ │ │ + ldrtmi pc, [r2], -pc, lsl #24 @ │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf18e4628 │ │ │ │ - cdpne 14, 6, cr15, cr3, cr15, {0} │ │ │ │ + mcrne 14, 3, pc, cr3, cr7, {0} @ │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [ip], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - blx 0x19e248a │ │ │ │ + stc2 7, cr15, [sl], {115} @ 0x73 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - ldc2l 1, cr15, [ip, #568]! @ 0x238 │ │ │ │ + cdp2 1, 0, cr15, cr4, cr14, {4} │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x298e90 │ │ │ │ + blls 0x298d40 │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2f5f78 │ │ │ │ - andsmi pc, r4, #74448896 @ 0x4700000 │ │ │ │ + blls 0x2f5e28 │ │ │ │ + sbcscs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf18e9b06 │ │ │ │ - @ instruction: 0xf1b8fdeb │ │ │ │ + @ instruction: 0xf1b8fdf3 │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr #12 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcc r0, [r1, -lr, lsr #4] │ │ │ │ - ldc2l 1, cr15, [lr, #568] @ 0x238 │ │ │ │ + stc2l 1, cr15, [r6, #568]! @ 0x238 │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ stcls 1, cr13, [sp], {176} @ 0xb0 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf504d027 │ │ │ │ @ instruction: 0xf6463699 │ │ │ │ - vaddhn.i16 d21, q0, q14 │ │ │ │ + vmls.i d19, d16, d0[7] │ │ │ │ tstcs r1, pc, lsr #8 │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vrsra.s64 d16, d28, #64 │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8d6032d │ │ │ │ - bcs 0x12d040 │ │ │ │ + bcs 0x12cef0 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf18e022e │ │ │ │ - @ instruction: 0x2101fdbf │ │ │ │ + smlabtcs r1, r7, sp, pc @ │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 d20, d12, #64 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf18e022e │ │ │ │ - @ instruction: 0xf647fdb7 │ │ │ │ - vrshr.s64 d20, d16, #64 │ │ │ │ + @ instruction: 0xf647fdbf │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ tstcs r1, lr, lsr #4 │ │ │ │ @ instruction: 0xf18e4628 │ │ │ │ - andcs pc, r0, pc, lsr #27 │ │ │ │ + @ instruction: 0x2000fdb7 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6479b0c │ │ │ │ - vmov.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf18e022e │ │ │ │ - @ instruction: 0xe7affd99 │ │ │ │ + str pc, [pc, r1, lsr #27]! │ │ │ │ ldrle r0, [r4, #-1809] @ 0xfffff8ef │ │ │ │ movwmi pc, #25543 @ 0x63c7 @ │ │ │ │ movwls r2, #20564 @ 0x5054 │ │ │ │ ldrle r0, [r8, #-1555]! @ 0xfffff9ed │ │ │ │ - @ instruction: 0xf84ef187 │ │ │ │ + @ instruction: 0xf856f187 │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15795 @ 0x3db3 │ │ │ │ - ldccc 6, cr15, [ip], {71} @ 0x47 │ │ │ │ + mrrccs 6, 4, pc, ip, cr7 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x121e4d4 │ │ │ │ + b 0x121e384 │ │ │ │ vsubw.u8 , q1, d0 │ │ │ │ movwls r0, #45376 @ 0xb140 │ │ │ │ @ instruction: 0xf3c2b991 │ │ │ │ - bllt 0xfe170cd0 │ │ │ │ + bllt 0xfe170b80 │ │ │ │ @ instruction: 0xf1872054 │ │ │ │ - mcrne 8, 0, pc, cr3, cr5, {1} @ │ │ │ │ + mcrne 8, 0, pc, cr3, cr13, {1} @ │ │ │ │ ldcle 3, cr9, [sl, #40] @ 0x28 │ │ │ │ @ instruction: 0xf6472307 │ │ │ │ - vmull.s8 , d16, d20 │ │ │ │ + vqdmulh.s d18, d0, d0[5] │ │ │ │ tstcs r1, lr, lsr #24 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [ip, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r6 │ │ │ │ - @ instruction: 0xf824f187 │ │ │ │ + @ instruction: 0xf82cf187 │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ stcle 3, cr9, [r8, #40] @ 0x28 │ │ │ │ @ instruction: 0xf6472307 │ │ │ │ - @ instruction: 0xf2c03cb4 │ │ │ │ + vmvn.i32 q9, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf187e71b │ │ │ │ - mcrne 8, 0, pc, cr3, cr5, {0} @ │ │ │ │ + mcrne 8, 0, pc, cr3, cr13, {0} @ │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16250 @ 0x3f7a │ │ │ │ - ldccc 6, cr15, [r4], {71} @ 0x47 │ │ │ │ + mrrccs 6, 4, pc, r4, cr7 @ │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, fp, lsl #14 │ │ │ │ @ instruction: 0xf1879106 │ │ │ │ - stmdbls r6, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r6, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0067f77f │ │ │ │ @ instruction: 0xf6472307 │ │ │ │ - vmull.s8 , d16, d28 │ │ │ │ + vqdmulh.s d18, d0, d0[7] │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -282908,59 +282823,59 @@ │ │ │ │ strcs r4, [r0, #-1672] @ 0xfffff978 │ │ │ │ @ instruction: 0xf8d7e003 │ │ │ │ adcmi r3, fp, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf8d7dd1a │ │ │ │ @ instruction: 0xf8533420 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xf17e4630 │ │ │ │ - mcrrne 8, 7, pc, r4, cr5 @ │ │ │ │ + mcrrne 8, 7, pc, r4, cr13 @ │ │ │ │ @ instruction: 0x46224631 │ │ │ │ @ instruction: 0xf1894640 │ │ │ │ - adcmi pc, r0, #1936 @ 0x790 │ │ │ │ + adcmi pc, r0, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf04fd0eb │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bad8 │ │ │ │ + bl 0xfec7b988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ @ instruction: 0x460e5036 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ rsbcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r2, r3, r4, r5, r7, sp}^ │ │ │ │ strtmi r1, [r2], -sp, lsl #8 │ │ │ │ - blx 0x1ce093e │ │ │ │ + blx 0x1ce07ee │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa3591c │ │ │ │ + bne 0xa357cc │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 1, 4, cr15, cr2, cr9, {4} │ │ │ │ + cdp2 1, 4, cr15, cr10, cr9, {4} │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1899100 │ │ │ │ - @ instruction: 0x2000f9b3 │ │ │ │ + @ instruction: 0x2000f9bb │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d6, d11 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ biccc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -282977,146 +282892,146 @@ │ │ │ │ @ instruction: 0xf50d5282 │ │ │ │ ldrmi r5, [r8], r0, lsl #3 │ │ │ │ tstcc r4, sp, ror #22 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ ldmdavc r4, {r8, sp} │ │ │ │ - blx 0xfffe0f24 │ │ │ │ + blx 0xfffe0dd4 │ │ │ │ cmplt r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf6472206 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ @ instruction: 0xf17e012e │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r5], -r8, lsl #30 │ │ │ │ - bicsmi pc, ip, r7, asr #12 │ │ │ │ + orrscc pc, ip, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ orrslt pc, r8, #9664 @ 0x25c0 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ ldmdavs fp, {r2, r3, r4, r8, r9, ip, sp} │ │ │ │ svceq 0x0006f013 │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ teqpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stccs 8, cr6, [r0], {25} │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ tstcc r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfe56102c │ │ │ │ + blx 0xfe760edc │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff38f113 │ │ │ │ orrpl pc, r0, sp, lsl #10 │ │ │ │ tstcc r4, lr, asr #22 │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288093 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - bicmi pc, ip, r7, asr #12 │ │ │ │ + orrcc pc, ip, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ and r4, r2, r2, asr #24 │ │ │ │ svcne 0x000cf854 │ │ │ │ stmiavs r3!, {r0, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ rscsle r2, r7, r0, lsl #16 │ │ │ │ tstlt fp, #2293760 @ 0x230000 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xff061060 │ │ │ │ + b 0xff060f10 │ │ │ │ @ instruction: 0xf6472100 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf18d002e │ │ │ │ - vmovne.32 d21[0], pc │ │ │ │ + vmlane.f64 d15, d21, d21 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ mrc2 1, 2, pc, cr14, cr0, {2} │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ ldmdavs sl, {r0, r2, r5, r9, sl, lr} │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blx 0x18e10be │ │ │ │ + blx 0x1ae0f6e │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xe7b0601a │ │ │ │ streq pc, [r1, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf150e7ad │ │ │ │ stmdavs r3, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1a82b26 │ │ │ │ - rscmi pc, ip, r7, asr #12 │ │ │ │ + adccc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1af15d │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - sbcsmi pc, r4, #74448896 @ 0x4700000 │ │ │ │ + addscc pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ ldrmi r4, [r9], -r2, lsl #12 │ │ │ │ stmdage r5, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf6472201 │ │ │ │ - vshl.s64 q10, q10, #0 │ │ │ │ + vshl.s64 d19, d20, #0 │ │ │ │ strls r0, [r0, #-1326] @ 0xfffffad2 │ │ │ │ - ldc2 1, cr15, [r4, #568] @ 0x238 │ │ │ │ + ldc2 1, cr15, [ip, #568] @ 0x238 │ │ │ │ @ instruction: 0xf18ba805 │ │ │ │ - mcrne 8, 0, pc, cr5, cr11, {5} @ │ │ │ │ + cdpne 8, 0, cr15, cr5, cr3, {6} │ │ │ │ stmdage r5, {r0, r3, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - stc2 1, cr15, [sl], {137} @ 0x89 │ │ │ │ + ldc2 1, cr15, [r2], {137} @ 0x89 │ │ │ │ @ instruction: 0x9000e7bf │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1894628 │ │ │ │ - ldrb pc, [lr, -r1, asr #17]! @ │ │ │ │ + ldrb pc, [lr, -r9, asr #17]! @ │ │ │ │ @ instruction: 0x460b4812 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r9, {fp, sp, lr} │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrpl pc, r1, sp, lsl #10 │ │ │ │ @ instruction: 0xf5003118 │ │ │ │ andcc r5, ip, sp │ │ │ │ stmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc], r0 │ │ │ │ @ instruction: 0xf75a71a1 │ │ │ │ - @ instruction: 0x4605eb7a │ │ │ │ + strmi lr, [r5], -r2, lsr #24 │ │ │ │ @ instruction: 0xf150e765 │ │ │ │ @ instruction: 0xf04ffe05 │ │ │ │ @ instruction: 0x232835ff │ │ │ │ ldrb r6, [lr, -r3] │ │ │ │ - ldc2l 1, cr15, [r4, #568] @ 0x238 │ │ │ │ + ldc2l 1, cr15, [ip, #568] @ 0x238 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq lr, [r3], -r4 │ │ │ │ - rsbseq fp, lr, r6, ror #6 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + mlaseq r3, r4, ip, lr │ │ │ │ + ldrhteq fp, [lr], #-70 @ 0xffffffba │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0362238 │ │ │ │ svclt 0x0000beff │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7bd74 │ │ │ │ + bl 0xfec7bc24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldc2 0, cr15, [r0], #-248 @ 0xffffff08 │ │ │ │ - @ instruction: 0xf856f729 │ │ │ │ + @ instruction: 0xf8fef729 │ │ │ │ vnmls.f64 d4, d13, d23 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2086 @ 0xfffff7da │ │ │ │ @ instruction: 0xf5a6681b │ │ │ │ @ instruction: 0xf5a65136 │ │ │ │ ldmdbcc r0!, {r8, sl, ip, lr} │ │ │ │ @ instruction: 0xf5a550d1 │ │ │ │ @ instruction: 0xf8d3635b │ │ │ │ @ instruction: 0xf18b7290 │ │ │ │ - @ instruction: 0x4603f9dd │ │ │ │ + strmi pc, [r3], -r5, ror #19 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ mcr2 7, 2, pc, cr4, cr1, {7} @ │ │ │ │ - bllt 0x18023c │ │ │ │ - bllt 0x1180340 │ │ │ │ + bllt 0x1800ec │ │ │ │ + bllt 0x11801f0 │ │ │ │ ldrbvs pc, [fp, #-1445] @ 0xfffffa5b @ │ │ │ │ ldrdeq lr, [r8, -r5]! │ │ │ │ @ instruction: 0xf8dcf043 │ │ │ │ @ instruction: 0xf1042200 │ │ │ │ andcs r0, r2, r0, ror #2 │ │ │ │ @ instruction: 0xf866f15d │ │ │ │ @ instruction: 0xf1751d20 │ │ │ │ @@ -283124,156 +283039,156 @@ │ │ │ │ @ instruction: 0xf1710020 │ │ │ │ stcne 15, cr15, [r0, #-700]! @ 0xfffffd44 │ │ │ │ @ instruction: 0xffa4f175 │ │ │ │ @ instruction: 0xf175480f │ │ │ │ stmdami lr, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff9ef175 │ │ │ │ @ instruction: 0xf7724630 │ │ │ │ - movwcs pc, #3311 @ 0xcef @ │ │ │ │ + movwcs pc, #3479 @ 0xd97 @ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf9eaf010 │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ movwcs lr, #2004 @ 0x7d4 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf9e0f010 │ │ │ │ sbcle r2, pc, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ svclt 0x0000e7cc │ │ │ │ - rsbseq fp, lr, lr, ror #5 │ │ │ │ + rsbseq fp, lr, lr, lsr r4 │ │ │ │ addseq fp, r7, #72, 8 @ 0x48000000 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r8, asr #6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq fp, lr, r8, asr #4 │ │ │ │ + @ instruction: 0x007eb398 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7be5c │ │ │ │ + bl 0xfec7bd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf6442000 │ │ │ │ - vmla.f d16, d16, d0[2] │ │ │ │ - blmi 0x1a5128 │ │ │ │ + vhadd.s8 d18, d4, d0 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ + blmi 0x1a4fd8 │ │ │ │ mulls r0, r1, r2 │ │ │ │ @ instruction: 0xf8e6f122 │ │ │ │ - eorseq lr, r3, r8, lsr #28 │ │ │ │ + eorseq lr, r3, r8, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7be84 │ │ │ │ + bl 0xfec7bd34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1500ff8 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r0], #-1016 @ 0xfffffc08 │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7beac │ │ │ │ + bl 0xfec7bd5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2108 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf75a300c │ │ │ │ - andlt lr, r2, r6, lsr #21 │ │ │ │ + andlt lr, r2, lr, asr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrhteq fp, [lr], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq fp, lr, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7befc │ │ │ │ + bl 0xfec7bdac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8d09302 │ │ │ │ tstls r3, r0, ror #4 │ │ │ │ @ instruction: 0xf88d9301 │ │ │ │ - blmi 0x76cd5c │ │ │ │ + blmi 0x76cc0c │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8e4f7f2 │ │ │ │ stc2 0, cr15, [r2, #-272] @ 0xfffffef0 │ │ │ │ mvnlt r9, r2 │ │ │ │ vadd.i8 d26, d4, d1 │ │ │ │ - vaddw.s8 q10, q0, d13 │ │ │ │ + vsra.s64 d18, d29, #64 │ │ │ │ @ instruction: 0xf7520112 │ │ │ │ - stmdals r2, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp2 0, 1, cr15, cr14, cr4, {2} │ │ │ │ @ instruction: 0xf8eaf7f2 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r1, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ - bicscc pc, r9, r4, asr #4 │ │ │ │ + orrcs pc, r9, r4, asr #4 │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2 7, cr15, [sl], {82} @ 0x52 │ │ │ │ + ldc2 7, cr15, [r2], #328 @ 0x148 │ │ │ │ @ instruction: 0xf18ee7e4 │ │ │ │ - svclt 0x0000fcbd │ │ │ │ + svclt 0x0000fcc5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7bf8c │ │ │ │ + bl 0xfec7be3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7bfb4 │ │ │ │ + bl 0xfec7be64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - blx 0xff1e13fc │ │ │ │ + blx 0xff3e12ac │ │ │ │ teqpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andpl pc, r8, #74448896 @ 0x4700000 │ │ │ │ + sbccc pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf18e681b │ │ │ │ - @ instruction: 0xf5a5fab5 │ │ │ │ + @ instruction: 0xf5a5fabd │ │ │ │ @ instruction: 0x46215036 │ │ │ │ ldmdacc r0!, {r9, sp} │ │ │ │ - @ instruction: 0xf87ef6ed │ │ │ │ + @ instruction: 0xf926f6ed │ │ │ │ @ instruction: 0xf16d4620 │ │ │ │ andcs pc, r0, #12517376 @ 0xbf0000 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e77a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7c008 │ │ │ │ + bl 0xfec7beb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c030 │ │ │ │ + bl 0xfec7bee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r3, r6, lsr r3 │ │ │ │ strmi r2, [lr], -r0 │ │ │ │ @ instruction: 0xf8d32500 │ │ │ │ @ instruction: 0xf11d7260 │ │ │ │ @ instruction: 0x4604f83f │ │ │ │ @@ -283287,89 +283202,89 @@ │ │ │ │ @ instruction: 0x1717a817 │ │ │ │ ldccc 7, cr1, [r7], {23} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-180]! @ 0xffffff4c │ │ │ │ - teqppl r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ @ instruction: 0xff60f11d │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1894630 │ │ │ │ - stmdavs r3!, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0404298 │ │ │ │ strcc r8, [r1, #-138] @ 0xffffff76 │ │ │ │ strcs lr, [r0, #-1998] @ 0xfffff832 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ strtmi r8, [r5], -r6, lsl #1 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrsbtcc pc, [ip], r7 @ │ │ │ │ @ instruction: 0x462069da │ │ │ │ - mvnsmi pc, r5, asr #4 │ │ │ │ + asrscc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff3cf11d │ │ │ │ @ instruction: 0xf185e7da │ │ │ │ - @ instruction: 0x4602fb37 │ │ │ │ - mvnsmi pc, r5, asr #4 │ │ │ │ + @ instruction: 0x4602fb3f │ │ │ │ + asrscc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf11d4620 │ │ │ │ @ instruction: 0xe7cfff31 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ @ instruction: 0xf11c012e │ │ │ │ @ instruction: 0xe7c7ff59 │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ - orrpl pc, r8, pc, asr #12 │ │ │ │ + cmppmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf11b6818 │ │ │ │ mcrrne 15, 4, pc, r2, cr5 @ │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf11d012e │ │ │ │ @ instruction: 0xe7b1ff13 │ │ │ │ - blx 0x2e154e │ │ │ │ + blx 0x4e13fe │ │ │ │ @ instruction: 0xf03ee7d5 │ │ │ │ stmvs r3, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ addvs r1, r2, sl, asr ip │ │ │ │ suble r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ - blcs 0x13efc0 │ │ │ │ + blcs 0x13ee70 │ │ │ │ andcs sp, r0, #89 @ 0x59 │ │ │ │ @ instruction: 0xf8d33201 │ │ │ │ - blcs 0x131930 │ │ │ │ + blcs 0x1317e0 │ │ │ │ andls sp, r1, #-2147483586 @ 0x8000003e │ │ │ │ @ instruction: 0xf90af03e │ │ │ │ - bls 0x17f178 │ │ │ │ + bls 0x17f028 │ │ │ │ suble r2, lr, r0, lsl #22 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r1, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ andls sp, r1, #163 @ 0xa3 │ │ │ │ @ instruction: 0xf64b7103 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0372097 │ │ │ │ - bls 0x1a4378 │ │ │ │ + bls 0x1a4228 │ │ │ │ @ instruction: 0xf185e799 │ │ │ │ - str pc, [r0, r9, asr #21]! │ │ │ │ + sbfx pc, r1, #21, #1 │ │ │ │ movwpl pc, #54535 @ 0xd507 @ │ │ │ │ teqcc r0, #32, 12 @ 0x2000000 │ │ │ │ - teqppl r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ mcr2 1, 6, pc, cr14, cr13, {0} @ │ │ │ │ @ instruction: 0xf04fe76c │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf11c4620 │ │ │ │ strtmi pc, [r8], -r9, asr #26 │ │ │ │ @@ -283380,66 +283295,66 @@ │ │ │ │ vmla.f32 , q8, q8 │ │ │ │ vrsra.s64 q11, q0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ sbfx r8, fp, #30, #12 │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vmla.f d19, d16, d0[4] │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ ldmdavs sl, {r5, sl, ip, sp} │ │ │ │ mcr2 1, 5, pc, cr8, cr13, {0} @ │ │ │ │ ldrmi lr, [sl], -r6, asr #14 │ │ │ │ - vabd.s8 d30, d24, d25 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf647e7a9 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ - blmi 0x1a50d4 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ + blmi 0x1a4f84 │ │ │ │ @ instruction: 0xf1592265 │ │ │ │ svclt 0x0000f823 │ │ │ │ - eorseq lr, r3, r8, lsr lr │ │ │ │ + ldrshteq lr, [r3], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 4, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r9], r8, ror #1 │ │ │ │ @ instruction: 0x460d4bb8 │ │ │ │ ldrmi r4, [r0], r7, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r1, r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9367 │ │ │ │ @ instruction: 0xf17c0300 │ │ │ │ @ instruction: 0xf415efc6 │ │ │ │ suble r4, r3, r0, lsl #9 │ │ │ │ - ldrbtvs pc, [pc], #1611 @ 0x125064 @ │ │ │ │ - ldrtvc pc, [pc], #1735 @ 0x125068 @ │ │ │ │ + ldrbtvs pc, [pc], #1611 @ 0x124f14 @ │ │ │ │ + ldrtvc pc, [pc], #1735 @ 0x124f18 @ │ │ │ │ @ instruction: 0xf64e402c │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ eormi r6, r3, r7, lsl #7 │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], fp │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf87cf7f4 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ cmnphi r1, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x156305e │ │ │ │ - @ instruction: 0xfff8f184 │ │ │ │ + blx 0x1562f0e │ │ │ │ + @ instruction: 0xf800f185 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r6, r0 │ │ │ │ @ instruction: 0xf10004e3 │ │ │ │ @ instruction: 0xf5a78141 │ │ │ │ strtmi r5, [r8], -r0, lsl #12 │ │ │ │ - blx 0x19e307a │ │ │ │ + blx 0x19e2f2a │ │ │ │ ldrbvs pc, [fp], -r6, lsr #11 @ │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfe745648 │ │ │ │ - blls 0x1aff130 │ │ │ │ + blmi 0xfe7454f8 │ │ │ │ + blls 0x1afefe0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288157 │ │ │ │ tstcs r0, r8, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -283459,21 +283374,21 @@ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ msrhi CPSR_s, r0, asr #32 │ │ │ │ teqppl r6, #700448768 @ p-variant is OBSOLETE @ 0x29c00000 │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ movwls r3, #15152 @ 0x3b30 │ │ │ │ - blx 0x17e1586 │ │ │ │ + blx 0x17e1436 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ ldmdami sl!, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff06f174 │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7494100 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf7f14638 │ │ │ │ @ instruction: 0x4607fbf7 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8c0d001 │ │ │ │ @ instruction: 0xf5a78034 │ │ │ │ andcs r5, r0, #-671088640 @ 0xd8000000 │ │ │ │ @@ -283482,15 +283397,15 @@ │ │ │ │ addcs r5, r0, #9 │ │ │ │ rsbmi pc, r0, #12779520 @ 0xc30000 │ │ │ │ andcc r3, r8, r8, lsl #2 │ │ │ │ ldrdcc pc, [r0], #138 @ 0x8a │ │ │ │ sbccc pc, r0, r4, asr #17 │ │ │ │ ldrsbtcc pc, [ip], sl @ │ │ │ │ adcscc pc, ip, r4, asr #17 │ │ │ │ - svc 0x00f4f6ea │ │ │ │ + ldm ip, {r0, r1, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x004402aa │ │ │ │ @ instruction: 0xf8c49b71 │ │ │ │ @ instruction: 0x032b30b4 │ │ │ │ addshi pc, pc, r0, lsl #2 │ │ │ │ smlattcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf5a6a82e │ │ │ │ @ instruction: 0xf17c665b │ │ │ │ @@ -283512,38 +283427,38 @@ │ │ │ │ @ instruction: 0xf04fa805 │ │ │ │ @ instruction: 0xf17135ff │ │ │ │ stmdage lr, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 1, cr15, [r8, #368]! @ 0x170 │ │ │ │ stmdbge lr, {r1, r2, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf15c2000 │ │ │ │ @ instruction: 0xf042fd4d │ │ │ │ - blge 0xce4830 │ │ │ │ + blge 0xce46e0 │ │ │ │ smlawteq r8, r6, r9, lr │ │ │ │ - rsbcc pc, r9, #68, 12 @ 0x4400000 │ │ │ │ + andscs pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmdage r2, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ ldc2l 1, cr15, [r6, #456] @ 0x1c8 │ │ │ │ andcs sl, r0, #1146880 @ 0x118000 │ │ │ │ andcs r4, r2, r4, lsl #12 │ │ │ │ ldc2 1, cr15, [sl, #-368]! @ 0xfffffe90 │ │ │ │ @ instruction: 0xf171a805 │ │ │ │ stccs 12, cr15, [r0], {63} @ 0x3f │ │ │ │ stmdage pc!, {r0, r1, r2, r3, r6, ip, lr, pc} @ │ │ │ │ ldc2l 1, cr15, [sl], #-468 @ 0xfffffe2c │ │ │ │ @ instruction: 0xf171a836 │ │ │ │ stmdage pc!, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ - blx 0x66181a │ │ │ │ + blx 0x6616ca │ │ │ │ @ instruction: 0xf1754837 │ │ │ │ @ instruction: 0xe738fc71 │ │ │ │ - bne 0xfe162264 │ │ │ │ + bne 0xfe162114 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8c7d001 │ │ │ │ @ instruction: 0x26008034 │ │ │ │ @ instruction: 0x4630603e │ │ │ │ - blx 0xfe36322c │ │ │ │ + blx 0xfe3630dc │ │ │ │ ldrle r0, [r6], #-480 @ 0xfffffe20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf5a7d123 │ │ │ │ @ instruction: 0x03215600 │ │ │ │ cmppvs fp, #696254464 @ p-variant is OBSOLETE @ 0x29800000 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ adceq sp, r2, #1124073472 @ 0x43000000 │ │ │ │ @@ -283554,49 +283469,49 @@ │ │ │ │ streq pc, [r0], #1060 @ 0x424 │ │ │ │ ldrtmi lr, [r3], -r7, ror #13 │ │ │ │ andcs r9, r4, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @ instruction: 0x4606fe99 │ │ │ │ sbcsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf18a20e0 │ │ │ │ - eorsvs pc, r0, r9, asr lr @ │ │ │ │ + eorsvs pc, r0, r1, ror #28 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #219 @ 0xdb │ │ │ │ andcs r4, r4, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r6], -r9, lsl #29 │ │ │ │ sbcsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf18a20e0 │ │ │ │ - eorsvs pc, r0, r9, asr #28 │ │ │ │ + eorsvs pc, r0, r1, asr lr @ │ │ │ │ stmdbge pc!, {r0, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf172a836 │ │ │ │ stclls 8, cr15, [r3, #-636] @ 0xfffffd84 │ │ │ │ ldrtmi lr, [r8], -r9, lsr #15 │ │ │ │ - ldc2 7, cr15, [r2, #420] @ 0x1a4 │ │ │ │ + cdp2 7, 3, cr15, cr10, cr9, {3} │ │ │ │ stmdacs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf8c7d03a │ │ │ │ - blls 0x1d32a64 │ │ │ │ + blls 0x1d32914 │ │ │ │ ldrbcc pc, [r8, #2247] @ 0x8c7 @ │ │ │ │ @ instruction: 0xf74ee754 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf896f749 │ │ │ │ + @ instruction: 0xf93ef749 │ │ │ │ ldrtmi lr, [r8], -r4, lsr #14 │ │ │ │ @ instruction: 0xf7699303 │ │ │ │ - blls 0x224908 │ │ │ │ + blls 0x224a58 │ │ │ │ mvnslt r2, r0, lsl #4 │ │ │ │ ldrbcs pc, [ip, #2247] @ 0x8c7 @ │ │ │ │ @ instruction: 0xf8c79a70 │ │ │ │ sbfx r2, r8, #11, #15 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq fp, r7, #72, 8 @ 0x48000000 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ - cdp2 1, 1, cr15, cr6, cr10, {4} │ │ │ │ - blle 0x1acb4c │ │ │ │ + cdp2 1, 1, cr15, cr14, cr10, {4} │ │ │ │ + blle 0x1ac9fc │ │ │ │ @ instruction: 0xf0354626 │ │ │ │ movwcs pc, #2753 @ 0xac1 @ │ │ │ │ andcs r4, r4, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ stmdacs r0, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {1} @ │ │ │ │ strt r6, [r8], r6 │ │ │ │ @@ -283606,26 +283521,26 @@ │ │ │ │ @ instruction: 0xf8c79b70 │ │ │ │ @ instruction: 0xf8c705e4 │ │ │ │ ldr r3, [r9, -r0, ror #11] │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ vst1.32 {d30-d32}, [pc :128], r5 │ │ │ │ @ instruction: 0xf6cf457e │ │ │ │ @ instruction: 0xe6a075ff │ │ │ │ - @ instruction: 0xf9baf18e │ │ │ │ - eorspl pc, ip, #74448896 @ 0x4700000 │ │ │ │ + @ instruction: 0xf9c2f18e │ │ │ │ + rscscc pc, ip, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - teqpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf12122f0 │ │ │ │ svclt 0x0000fd51 │ │ │ │ - eorseq lr, r3, r8, asr #28 │ │ │ │ + eorseq lr, r3, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c5b0 │ │ │ │ + bl 0xfec7c460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, r9, lsl #28 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -283643,23 +283558,23 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7c618 │ │ │ │ + bl 0xfec7c4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr0, {7} │ │ │ │ svclt 0x00b8b082 │ │ │ │ - blle 0xb2e028 │ │ │ │ + blle 0xb2ded8 │ │ │ │ rscvs pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1245184 @ 0x130000 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vrshr.s64 , q4, #64 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ svclt 0x00284294 │ │ │ │ @@ -283667,22 +283582,22 @@ │ │ │ │ rscspl pc, r8, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8526812 │ │ │ │ tstlt r3, r4, lsr #32 │ │ │ │ @ instruction: 0xf649681b │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ movwls r2, #4247 @ 0x1097 │ │ │ │ - blx 0x1de3476 │ │ │ │ + blx 0x1de3326 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c694 │ │ │ │ + bl 0xfec7c544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46012210 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #36247 @ 0x8d97 @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -283709,19 +283624,19 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4691 │ │ │ │ - blle 0x162cd34 │ │ │ │ + blle 0x162cbe4 │ │ │ │ strbtvs pc, [r0], #576 @ 0x240 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ eorscs r6, r8, #2293760 @ 0x230000 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vrsra.s64 , q4, #64 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r4, r8, #1342177289 @ 0x50000009 │ │ │ │ @@ -283729,22 +283644,22 @@ │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ ldmvs r2, {r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ movwls r9, #513 @ 0x201 │ │ │ │ - blx 0xffee356c │ │ │ │ + blx 0xffee341c │ │ │ │ cmplt r2, #4096 @ 0x1000 │ │ │ │ eorscs r6, r8, #36, 16 @ 0x240000 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - blls 0x13740c │ │ │ │ + blls 0x1372bc │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ @ instruction: 0xf8d8d205 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ tstlt r4, r5, lsr #32 │ │ │ │ @ instruction: 0xf64968a4 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @@ -283759,86 +283674,86 @@ │ │ │ │ movwcs pc, #6857 @ 0x1ac9 @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ @ instruction: 0xf00f4618 │ │ │ │ teqplt r0, #1, 26 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - stcl 6, cr15, [sl, #936] @ 0x3a8 │ │ │ │ + cdp 6, 7, cr15, cr2, cr10, {7} │ │ │ │ andcs r8, r0, ip, lsr r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x1c2cfd0 │ │ │ │ + blcs 0x1c2ce80 │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stcpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1], -r3, lsl #18 │ │ │ │ ldrtmi r2, [r2], -lr, ror #28 │ │ │ │ svclt 0x00284601 │ │ │ │ ldrtmi r2, [r8], -lr, ror #4 │ │ │ │ - stc 6, cr15, [lr, #936]! @ 0x3a8 │ │ │ │ + cdp 6, 5, cr15, cr6, cr10, {7} │ │ │ │ eorshi r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7c834 │ │ │ │ + bl 0xfec7c6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f39203 │ │ │ │ ldmdbmi r1, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ - bls 0x1ff678 │ │ │ │ + bls 0x1ff528 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 13, 14, lr, r3, cr2 │ │ │ │ + mcrrne 14, 8, lr, r3, cr10 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff7ef7fd │ │ │ │ andlt r4, r4, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - rsbseq sl, lr, lr, lsr #16 │ │ │ │ + rsbseq sl, lr, lr, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c898 │ │ │ │ + bl 0xfec7c748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054914 │ │ │ │ andscs r4, r3, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2155 @ 0xfffff795 │ │ │ │ strtmi r6, [r2], -r9, lsl #16 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 13, 10, lr, r3, cr14 │ │ │ │ + mcrrne 14, 5, lr, r3, cr6 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ stmdavs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff4af7fd │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r3, r0, asr lr │ │ │ │ - rsbseq sl, lr, r6, asr #15 │ │ │ │ + eorseq lr, r3, r0, lsl sp │ │ │ │ + rsbseq sl, lr, r6, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c904 │ │ │ │ + bl 0xfec7c7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q0 │ │ │ │ vmls.i d19, d16, d0[2] │ │ │ │ umulllt r2, r9, r7, r4 │ │ │ │ stmdbmi r8!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ movwls r9, #19212 @ 0x4b0c │ │ │ │ @@ -283853,41 +283768,41 @@ │ │ │ │ andscc r6, r4, fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r4!, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 13, 6, lr, r3, cr8 │ │ │ │ + mcrrne 14, 1, lr, r3, cr0 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff04f7fd │ │ │ │ - blmi 0x5b6070 │ │ │ │ - blls 0x2ff7dc │ │ │ │ + blmi 0x5b5f20 │ │ │ │ + blls 0x2ff68c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd30 │ │ │ │ - vaddw.s8 , q8, d29 │ │ │ │ + vorr.i32 q8, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf64e0122 │ │ │ │ - vmla.i d17, d16, d1[1] │ │ │ │ + vmvn.i32 q8, #5 @ 0x00000005 │ │ │ │ andls r0, r3, #34 @ 0x22 │ │ │ │ @ instruction: 0xff22f107 │ │ │ │ @ instruction: 0xf8c49a03 │ │ │ │ bfi r0, r8, (invalid: 1:0) │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18de7dd │ │ │ │ - svclt 0x0000ffa1 │ │ │ │ + svclt 0x0000ffa9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq sl, lr, r8, lsr r7 │ │ │ │ + rsbseq sl, lr, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c9c8 │ │ │ │ + bl 0xfec7c878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -283898,52 +283813,52 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stc 7, cr15, [ip, #-356] @ 0xfffffe9c │ │ │ │ + ldc 7, cr15, [r4, #356]! @ 0x164 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ @ instruction: 0xff96f14f │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #2672 @ 0xa70 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #469762048 @ 0x1c000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0xff3e1882 │ │ │ │ + blx 0xff3e1732 │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ - blls 0x23d95c │ │ │ │ + blls 0x23d80c │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0x57db64 │ │ │ │ - blls 0x2ff8c4 │ │ │ │ + blmi 0x57da14 │ │ │ │ + blls 0x2ff774 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r9, r8, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt LR_irq, fp │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ - @ instruction: 0xff30f18d │ │ │ │ - rsbseq sl, lr, r6, lsl #13 │ │ │ │ + @ instruction: 0xff38f18d │ │ │ │ + ldrsbteq sl, [lr], #-118 @ 0xffffff8a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7caa8 │ │ │ │ + bl 0xfec7c958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -283954,77 +283869,77 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldc 7, cr15, [ip], {89} @ 0x59 │ │ │ │ + stcl 7, cr15, [r4, #-356] @ 0xfffffe9c │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ @ instruction: 0xff26f14f │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #880 @ 0x370 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #402653184 @ 0x18000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0x17e1962 │ │ │ │ + blx 0x17e1812 │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r1, r6, sp, lr}^ │ │ │ │ sbcvs r3, r2, r4, lsl #4 │ │ │ │ - blmi 0x57db44 │ │ │ │ - blls 0x2ff9a4 │ │ │ │ + blmi 0x57d9f4 │ │ │ │ + blls 0x2ff854 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r9, r8, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt LR_irq, fp │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ - cdp2 1, 12, cr15, cr0, cr13, {4} │ │ │ │ - rsbseq sl, lr, r6, lsr #11 │ │ │ │ + cdp2 1, 12, cr15, cr8, cr13, {4} │ │ │ │ + ldrshteq sl, [lr], #-102 @ 0xffffff9a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cb88 │ │ │ │ + bl 0xfec7ca38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ stmdami fp!, {r2, r3, r9, sl, lr} │ │ │ │ vhadd.s8 d27, d22, d5 │ │ │ │ vqdmlal.s q10, d12, d2[1] │ │ │ │ ldmdavs r1!, {r3, r8, r9}^ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xd1404299 │ │ │ │ stmdbls sl, {r8, r9, sp} │ │ │ │ andcs r4, r1, r7, lsl r6 │ │ │ │ movwls r2, #8712 @ 0x2208 │ │ │ │ - blx 0x4e19fa │ │ │ │ + blx 0x4e18aa │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x1bda58 │ │ │ │ + blge 0x1bd908 │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stc 7, cr15, [r0], #-356 @ 0xfffffe9c │ │ │ │ + stcl 7, cr15, [r8], {89} @ 0x59 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ stmdavs r0, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [ip, #1012]! @ 0x3f4 │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @@ -284037,31 +283952,31 @@ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7ea │ │ │ │ - svclt 0x0000fe5d │ │ │ │ + svclt 0x0000fe65 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq sl, lr, sl, lsr #9 │ │ │ │ + ldrshteq sl, [lr], #-90 @ 0xffffffa6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cc50 │ │ │ │ + bl 0xfec7cb00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ andle r2, r6, r2, lsl #24 │ │ │ │ eorsle r2, r1, r3, lsl #24 │ │ │ │ svclt 0x00182c01 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0x4605d116 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ ldmdbmi pc, {r3, r4, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00f220d │ │ │ │ - b 0x116416c │ │ │ │ + b 0x116401c │ │ │ │ strtmi r0, [r8], -r4, lsl #6 │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [sl], {2} │ │ │ │ strls r4, [r0], #-1585 @ 0xfffff9cf │ │ │ │ stc2 7, cr15, [r0, #-964]! @ 0xfffffc3c │ │ │ │ andle r1, r6, r3, asr #24 │ │ │ │ @@ -284083,112 +283998,112 @@ │ │ │ │ @ instruction: 0xf413d108 │ │ │ │ @ instruction: 0xf04f2f00 │ │ │ │ vmull.s8 q8, d0, d3 │ │ │ │ svclt 0x00180c08 │ │ │ │ strb r4, [r0, r4, ror #12] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ svclt 0x0000e7d4 │ │ │ │ - eorseq lr, r3, r0, lsl #31 │ │ │ │ + eorseq lr, r3, r0, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cd00 │ │ │ │ + bl 0xfec7cbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r0, r2, r7, ip, sp, pc} │ │ │ │ movwcs r4, #1565 @ 0x61d │ │ │ │ tstls r3, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ svclt 0x00480323 │ │ │ │ tstpcs r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq sl, [r4, #-2817]! @ 0xfffff4ff │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ @ instruction: 0xf18c6100 │ │ │ │ - @ instruction: 0x4604fedf │ │ │ │ + strmi pc, [r4], -r7, ror #29 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ cdp2 1, 0, cr15, cr6, cr15, {2} │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #1472 @ 0x5c0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x65a790 │ │ │ │ - blls 0x1ffbbc │ │ │ │ + blmi 0x65a640 │ │ │ │ + blls 0x1ffa6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ - blx 0xce1bb8 │ │ │ │ - bls 0x1920e0 │ │ │ │ + blx 0xce1a68 │ │ │ │ + bls 0x191f90 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, r5, lsr #20 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ - stc2 1, cr15, [ip, #564]! @ 0x234 │ │ │ │ + ldc2 1, cr15, [r4, #564]! @ 0x234 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7cdac │ │ │ │ + bl 0xfec7cc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ rscsvs r6, fp, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blle 0x13ad410 │ │ │ │ + blle 0x13ad2c0 │ │ │ │ stceq 1, cr15, [r8], {3} │ │ │ │ vld1.8 {d4-d6}, [ip], r4 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ - b 0x441fd0 │ │ │ │ - bl 0xfec65bf4 │ │ │ │ - bllt 0x728ff8 │ │ │ │ + b 0x441e80 │ │ │ │ + bl 0xfec65aa4 │ │ │ │ + bllt 0x728ea8 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ stc2 7, cr15, [r0], {255} @ 0xff │ │ │ │ - blmi 0x7121c8 │ │ │ │ + blmi 0x712078 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0] │ │ │ │ @ instruction: 0x4669687a │ │ │ │ @ instruction: 0xf18c4620 │ │ │ │ - mcrrne 12, 7, pc, r3, cr11 @ │ │ │ │ + mcrrne 12, 8, pc, r3, cr3 @ │ │ │ │ @ instruction: 0xf14fd1e9 │ │ │ │ stmdavs r0, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], {253} @ 0xfd │ │ │ │ strb r4, [r2, r0, asr #4]! │ │ │ │ - bl 0x473c54 │ │ │ │ + bl 0x473b04 │ │ │ │ andsvs r0, r0, r0, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ bicsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf06fe7e4 │ │ │ │ bfi r0, r5, #0, #19 │ │ │ │ - stc2l 1, cr15, [sl, #-564] @ 0xfffffdcc │ │ │ │ + ldc2l 1, cr15, [r2, #-564] @ 0xfffffdcc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ce70 │ │ │ │ + bl 0xfec7cd20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0x1d1e88 │ │ │ │ + blcs 0x1d1d38 │ │ │ │ movwcs sp, #4425 @ 0x1149 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stmdbls r8, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf9a4f00f │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ @@ -284199,50 +284114,50 @@ │ │ │ │ stmdale pc!, {r7, r8, r9, sl, fp, ip, lr} @ │ │ │ │ vldrne d9, [r9, #-32] @ 0xffffffe0 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf990f00f │ │ │ │ stmdahi r2!, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ stcne 6, cr4, [r0, #-4]! │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ - b 0x17e3870 │ │ │ │ + bl 0x1e3720 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 10, 10, lr, r3, cr2 │ │ │ │ + mcrrne 11, 4, lr, r3, cr10 │ │ │ │ @ instruction: 0xf14fd105 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf647e7f3 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x1e5ddc │ │ │ │ + vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + blmi 0x1e5c8c │ │ │ │ sbcspl pc, r0, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf9a0f158 │ │ │ │ - rsbseq sl, lr, sl, lsr #3 │ │ │ │ - eorseq pc, r3, r0, asr r0 @ │ │ │ │ + ldrshteq sl, [lr], #-42 @ 0xffffffd6 │ │ │ │ + eorseq lr, r3, r0, lsl pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cf3c │ │ │ │ + bl 0xfec7cdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b32 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x16e6954 │ │ │ │ + blle 0x16e6804 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ @@ -284267,41 +284182,41 @@ │ │ │ │ strtmi sl, [sl], -r2, lsl #22 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0xbe3b3c │ │ │ │ + b 0xff5e39ec │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ ldc2 1, cr15, [r6], #316 @ 0x13c │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #203776 @ 0x31c00 │ │ │ │ stmdacc r4, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq lr, #2829 @ 0xb0d │ │ │ │ @ instruction: 0x460a6018 │ │ │ │ stmdbge r2, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r6, r8, asr #3] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf18de7c4 │ │ │ │ - svclt 0x0000fc75 │ │ │ │ + svclt 0x0000fc7d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq sl, lr, r0, asr #1 │ │ │ │ + rsbseq sl, lr, r0, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d020 │ │ │ │ + bl 0xfec7ced0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r6], -r0, lsr #22 │ │ │ │ ldmdavs fp, {r0, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ strpl lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8d2f188 │ │ │ │ + @ instruction: 0xf8daf188 │ │ │ │ @ instruction: 0xf5104604 │ │ │ │ tstle r2, #128, 30 @ 0x200 │ │ │ │ eorle r1, r3, r3, asr #24 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r6, lsr #2 │ │ │ │ @@ -284313,25 +284228,25 @@ │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ orrslt pc, r0, pc, lsr #17 │ │ │ │ strtmi r9, [fp], -r1, lsl #20 │ │ │ │ ldcne 0, cr6, [r1, #-8]! │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf8a6f00f │ │ │ │ - blls 0x1d23b0 │ │ │ │ + blls 0x1d2260 │ │ │ │ ldrb r6, [fp, r3] │ │ │ │ mrrc2 1, 4, pc, sl, cr15 @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #109568 @ 0x1ac00 │ │ │ │ @ instruction: 0xf06fe7d4 │ │ │ │ ldrb r0, [r1, sp, lsl #8] │ │ │ │ - stc2 1, cr15, [r6], #-564 @ 0xfffffdcc │ │ │ │ + stc2 1, cr15, [lr], #-564 @ 0xfffffdcc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d0b8 │ │ │ │ + bl 0xfec7cf68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bicmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_s, #204, 4 @ 0xc000000c │ │ │ │ addsmi fp, sp, #131 @ 0x83 │ │ │ │ @ instruction: 0x4617d175 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -284352,15 +284267,15 @@ │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 9, 8, lr, r3, cr2 @ │ │ │ │ + mcrrne 10, 2, lr, r3, cr10 │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -284379,111 +284294,111 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf826f00f │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x13e720 │ │ │ │ - bvs 0xb9a274 │ │ │ │ + bcs 0x13e5d0 │ │ │ │ + bvs 0xb9a124 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf81af00f │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ - blx 0xff4e24ee │ │ │ │ + blx 0xff4e239e │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #913408 @ 0xdf000 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - rsbseq r9, lr, sl, ror #30 │ │ │ │ + ldrhteq sl, [lr], #-10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d1cc │ │ │ │ + bl 0xfec7d07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1269d54 │ │ │ │ + blmi 0x1269c04 │ │ │ │ ldrmi fp, [r4], -r4, lsr #1 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf17b0300 │ │ │ │ @ instruction: 0xf424effc │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x13ebf8 │ │ │ │ + blcs 0x13eaa8 │ │ │ │ movwcs sp, #4462 @ 0x116e │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, rrx │ │ │ │ @ instruction: 0xf7f3a803 │ │ │ │ ldmdbmi r6!, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46202213 │ │ │ │ cdp2 0, 14, cr15, cr12, cr14, {0} │ │ │ │ strmi sl, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf18b4630 │ │ │ │ - @ instruction: 0x4604fe17 │ │ │ │ + @ instruction: 0x4604fe1f │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xfe4e256e │ │ │ │ + blx 0xfe4e241e │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #651264 @ 0x9f000 │ │ │ │ - ble 0x53103c │ │ │ │ + ble 0x530eec │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -ip, asr #2 │ │ │ │ tstcs r0, r4, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrbpl pc, [r8, #1609] @ 0x649 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldrmi r6, [lr], -fp, lsr #16 │ │ │ │ @ instruction: 0xf649429c │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ tstle r3, #1543503874 @ 0x5c000002 │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r8, lsl r8 │ │ │ │ eorvs r2, r9, r4, lsl #4 │ │ │ │ @ instruction: 0xf1129301 │ │ │ │ stmdavs sl!, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x16e4ac │ │ │ │ + blls 0x16e35c │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x1262fc │ │ │ │ + bl 0x1261ac │ │ │ │ @ instruction: 0xf17b0086 │ │ │ │ - blls 0x1a1f14 │ │ │ │ + blls 0x1a1dc4 │ │ │ │ @ instruction: 0xf649681a │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ vqadd.s8 d18, d27, d7 │ │ │ │ vsubw.s8 q8, q8, d4 │ │ │ │ @ instruction: 0xf8420394 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ ldr pc, [r1, r3, asr #26]! │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7ae │ │ │ │ str r0, [fp, sp, lsl #8]! │ │ │ │ - blx 0x36271e │ │ │ │ + blx 0x5625ce │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r0, asr lr │ │ │ │ + eorseq lr, r3, r0, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #19 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ vstrls d3, [r8, #-4] │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r3, r5, r7, pc}^ @ │ │ │ │ - bvc 0xfe5a2124 │ │ │ │ + bvc 0xfe5a1fd4 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ mcrvc 12, 0, r7, cr6, cr12, {3} │ │ │ │ strcs r7, [r4, -r6, lsl #21] │ │ │ │ @ instruction: 0xf1122040 │ │ │ │ @ instruction: 0x4604fbbb │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4248 @ 0x1098 │ │ │ │ @@ -284492,42 +284407,42 @@ │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r9, r0 │ │ │ │ ldreq pc, [r4, -r4, lsl #2] │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ @ instruction: 0xf00e4638 │ │ │ │ @ instruction: 0xf994fbc7 │ │ │ │ - bvs 0x9721b0 │ │ │ │ + bvs 0x972060 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ rscvs r0, r3, r0, lsl #6 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ svclt 0x00a86025 │ │ │ │ - bvs 0x19b79d0 │ │ │ │ + bvs 0x19b7880 │ │ │ │ strbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0x2003bfb8 │ │ │ │ adcvs r6, r1, r5, rrx │ │ │ │ @ instruction: 0xff2cf00e │ │ │ │ stmdacs r0, {r5, r8, sp, lr} │ │ │ │ eorvs sp, r0, #103 @ 0x67 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x46424937 │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ smladxls r0, r6, r1, r2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - strmi lr, [r5], -r2, asr #16 │ │ │ │ + strmi lr, [r5], -sl, ror #17 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xff4626f0 │ │ │ │ + blx 0xff4625a0 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r5, #3620864 @ 0x374000 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r0], -sp, lsl #6 │ │ │ │ - blx 0x1862612 │ │ │ │ + blx 0x18624c2 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, , q8 │ │ │ │ vmlsl.s , d16, d0[2] │ │ │ │ @@ -284549,27 +284464,27 @@ │ │ │ │ vabd.s8 d30, d27, d0 │ │ │ │ vrsra.s64 q10, q8, #64 │ │ │ │ stmibvs r2, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe77569df │ │ │ │ ldrb r2, [r3, -r1, lsl #14]! │ │ │ │ - @ instruction: 0x11adf64e │ │ │ │ + cmppeq sp, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ - sbcne pc, r5, lr, asr #12 │ │ │ │ + rsbseq pc, r5, lr, asr #12 │ │ │ │ eoreq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf9ccf107 │ │ │ │ addseq pc, r8, r6, asr #17 │ │ │ │ strtmi lr, [r0], -sl, asr #15 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ - blx 0x5626aa │ │ │ │ + blx 0x56255a │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, fp, lsl #10]! │ │ │ │ ldc2l 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ - rsbseq r9, lr, sl, ror #25 │ │ │ │ + rsbseq r9, lr, sl, lsr lr │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -284582,54 +284497,54 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f2564 │ │ │ │ + blvs 0xfe7f2414 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ teqpvs ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf7514621 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec66f3c │ │ │ │ + bl 0xfec66dec │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec76368 │ │ │ │ - blcs 0x12972c │ │ │ │ + bl 0xfec76218 │ │ │ │ + blcs 0x1295dc │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18c46e9 │ │ │ │ - @ instruction: 0x4605f911 │ │ │ │ + @ instruction: 0x4605f919 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ ldmvs fp!, {r3, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ cdp2 0, 4, cr15, cr2, cr14, {0} │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - svc 0x000ef6e9 │ │ │ │ + svc 0x00b6f6e9 │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -284652,17 +284567,17 @@ │ │ │ │ @ instruction: 0xf8daf7fd │ │ │ │ ldr r4, [r9, r5, asr #4]! │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7dc │ │ │ │ - svclt 0x0000f98f │ │ │ │ + svclt 0x0000f997 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r6, asr #23 │ │ │ │ + rsbseq r9, lr, r6, lsl sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -284675,54 +284590,54 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f26d8 │ │ │ │ + blvs 0xfe7f2588 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ teqpvs ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf7514621 │ │ │ │ - stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec670b0 │ │ │ │ + bl 0xfec66f60 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec764dc │ │ │ │ - blcs 0x1298a0 │ │ │ │ + bl 0xfec7638c │ │ │ │ + blcs 0x129750 │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18c46e9 │ │ │ │ - strmi pc, [r5], -r7, ror #16 │ │ │ │ + strmi pc, [r5], -pc, ror #16 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ ldmvs fp!, {r3, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2 0, cr15, [r8, #56] @ 0x38 │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - cdp 6, 5, cr15, cr4, cr9, {7} │ │ │ │ + cdp 6, 15, cr15, cr12, cr9, {7} │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -284745,71 +284660,71 @@ │ │ │ │ @ instruction: 0xf820f7fd │ │ │ │ ldr r4, [r9, r5, asr #4]! │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18de7dc │ │ │ │ - svclt 0x0000f8d5 │ │ │ │ + svclt 0x0000f8dd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r2, asr sl │ │ │ │ + rsbseq r9, lr, r2, lsr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, lr, lr, asr fp │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x460c4a5d │ │ │ │ muleq r3, r3, r8 │ │ │ │ eorls r6, sp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ @ instruction: 0x21002298 │ │ │ │ @ instruction: 0xf17ba806 │ │ │ │ stmibvs fp!, {r2, r3, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ - blcs 0x3f5198 │ │ │ │ + blcs 0x3f5048 │ │ │ │ adchi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r6, [r6], -r1, lsl #7 │ │ │ │ strbvs r0, [r5, #-1542]! @ 0xfffff9fa │ │ │ │ cmnvs r6, #6144 @ 0x1800 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ @ instruction: 0x46189934 │ │ │ │ ldc2 0, cr15, [r2, #-56] @ 0xffffffc8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strmi r8, [r1], -lr, lsl #1 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ @ instruction: 0x46200218 │ │ │ │ @ instruction: 0xf98ef00e │ │ │ │ - blcc 0x180658 │ │ │ │ + blcc 0x180508 │ │ │ │ ldmdale pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ stmiavs r2!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r0], r1, lsl #22 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r7, pc}^ @ │ │ │ │ ldrbtmi pc, [r5], #-3 @ │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ - blvs 0x2b7f04 │ │ │ │ + blvs 0x2b7db4 │ │ │ │ andcs r4, r4, #96, 8 @ 0x60000000 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -fp, rrx │ │ │ │ movwcs sl, #6660 @ 0x1a04 │ │ │ │ @ instruction: 0xf00ea806 │ │ │ │ - blge 0x2e4bc0 │ │ │ │ + blge 0x2e4a70 │ │ │ │ @ instruction: 0xee1d4937 │ │ │ │ rscvs r0, r3, r0, ror pc │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ teqcs r6, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldcl 7, cr15, [lr, #352]! @ 0x160 │ │ │ │ + mcr 7, 5, pc, cr6, cr8, {2} @ │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf88af14f │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #620 @ 0x26c │ │ │ │ ldmdavs sl, {r0, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -284821,63 +284736,63 @@ │ │ │ │ andcs r8, r2, #240, 2 @ 0x3c │ │ │ │ andcs lr, r8, #42205184 @ 0x2840000 │ │ │ │ andcs lr, r2, #41680896 @ 0x27c0000 │ │ │ │ andcs lr, r8, #192, 14 @ 0x3000000 │ │ │ │ stmibvs sl!, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ andls r0, r3, #32 │ │ │ │ - blx 0xe26ba │ │ │ │ - blx 0x14ce92 │ │ │ │ + blx 0xe256a │ │ │ │ + blx 0x14cd42 │ │ │ │ ldr pc, [r0, r2, lsl #4] │ │ │ │ mvnsmi pc, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x180706 │ │ │ │ + blx 0x1805b6 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ andcs lr, r1, #34865152 @ 0x2140000 │ │ │ │ vabd.s8 d30, d27, d3 │ │ │ │ vrsra.s64 q10, q8, #64 │ │ │ │ - bls 0x26f508 │ │ │ │ + bls 0x26f3b8 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe79b69da │ │ │ │ tstcs r0, r5, lsl #20 │ │ │ │ andls sl, r3, #393216 @ 0x60000 │ │ │ │ - blx 0xff8626fe │ │ │ │ - blx 0x14ced6 │ │ │ │ + blx 0xff8625ae │ │ │ │ + blx 0x14cd86 │ │ │ │ ldr pc, [r1, r2, lsl #4] │ │ │ │ str r2, [pc, r1, lsl #4] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ ldr r0, [r1, sp]! │ │ │ │ - @ instruction: 0xf80cf18d │ │ │ │ - blx 0xfef646dc │ │ │ │ - eorseq pc, r3, r8, rrx │ │ │ │ + @ instruction: 0xf814f18d │ │ │ │ + blx 0xfef6458c │ │ │ │ + eorseq lr, r3, r8, lsr #30 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r6, ror #16 │ │ │ │ + ldrhteq r9, [lr], #-150 @ 0xffffff6a │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [lr], -ip, lsl #1 │ │ │ │ movwcs r4, #1556 @ 0x614 │ │ │ │ @ instruction: 0x46074a70 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ stmib sp, {r3, r7, r9, sl, lr}^ │ │ │ │ vld2.8 {d3-d6}, [r6], r8 │ │ │ │ ldmdavs r2, {r6, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ - blcs 0x466f24 │ │ │ │ + blcs 0x466dd4 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ svcpl 0x008a7407 │ │ │ │ strvc r5, [r7], #-3935 @ 0xfffff0a1 │ │ │ │ ldmdbls r4!, {r2, r4, r5, r6, r8, r9, sl}^ │ │ │ │ strcs r0, [r0, #-1887] @ 0xfffff8a1 │ │ │ │ - blcs 0x14d38c │ │ │ │ + blcs 0x14d23c │ │ │ │ movwcs sp, #4211 @ 0x1073 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addshi pc, r9, r0 │ │ │ │ andscs r9, r0, #311296 @ 0x4c000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, r0, r0 │ │ │ │ @@ -284887,79 +284802,79 @@ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ movwls r6, #34947 @ 0x8883 │ │ │ │ tstpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi fp, [r1], -sl, lsr #2 │ │ │ │ movwls r4, #22072 @ 0x5638 │ │ │ │ - blls 0x2785c8 │ │ │ │ + blls 0x278478 │ │ │ │ ldmdavs sl, {r2, r9, sl, lr} │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ ldrtmi r4, [r3], -pc, asr #16 │ │ │ │ cdp 4, 1, cr4, cr13, cr2, {1} │ │ │ │ ldrbtmi r4, [r8], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d09c15 │ │ │ │ strls r0, [r3], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r2, lsl ip │ │ │ │ @ instruction: 0xf8cd9502 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - ldc 7, cr15, [r8, #-352]! @ 0xfffffea0 │ │ │ │ + stcl 7, cr15, [r0, #352]! @ 0x160 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xffc4f14e │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #3408 @ 0xd50 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrvs 1, 0, r8, cr3, cr0, {7} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ - blcs 0x141664 │ │ │ │ + blcs 0x141514 │ │ │ │ ldmdbls r4, {r3, r4, r6, ip, lr, pc} │ │ │ │ mrcvs 7, 1, r4, cr11, cr8, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf6496b9a │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldr r1, [r3, r5, asr #16]! │ │ │ │ strcs r6, [r0, #-3587] @ 0xfffff1fd │ │ │ │ @ instruction: 0xf8d346a8 │ │ │ │ - blvs 0xfe7b2ac0 │ │ │ │ + blvs 0xfe7b2970 │ │ │ │ tstpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ cdpvs 7, 3, cr14, cr11, cr8, {5} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf6496b9a │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xe79d2397 │ │ │ │ strcs r9, [r0, #-2066] @ 0xfffff7ee │ │ │ │ - blx 0x13e4810 │ │ │ │ + blx 0x13e46c0 │ │ │ │ @ instruction: 0x46a86e3b │ │ │ │ @ instruction: 0xf8d39012 │ │ │ │ - blvs 0xfe7b2af4 │ │ │ │ + blvs 0xfe7b29a4 │ │ │ │ tstpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ cdpvs 7, 0, cr14, cr3, cr14, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xb1136b9b │ │ │ │ @ instruction: 0x47989914 │ │ │ │ @ instruction: 0xf6499014 │ │ │ │ vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ ldmdavs sp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrmi r9, [sp], #-2836 @ 0xfffff4ec │ │ │ │ ldmdbls r3, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfeb628c2 │ │ │ │ + blx 0xfeb62772 │ │ │ │ cdpvs 1, 3, cr11, cr11, cr0, {6} │ │ │ │ ldmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ ldrbne r9, [fp, r6, lsl #6] │ │ │ │ stmdavs r3, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf6499308 │ │ │ │ @@ -284967,31 +284882,31 @@ │ │ │ │ @ instruction: 0xe7672397 │ │ │ │ tstpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs sl, {r2, r4, r8, fp, ip, pc} │ │ │ │ strb r1, [r6, -sp, lsl #17]! │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18ce784 │ │ │ │ - @ instruction: 0xf06fff19 │ │ │ │ + @ instruction: 0xf06fff21 │ │ │ │ ldrb r0, [pc, -r5, lsr #32]! │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r2, ror #13 │ │ │ │ + rsbseq r9, lr, r2, lsr r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrbtmi pc, [r0], fp, asr #4 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ addlt r4, sp, r1, ror #22 │ │ │ │ strmi r4, [sp], -r1, ror #24 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x00066833 │ │ │ │ @ instruction: 0xf5034684 │ │ │ │ - ldc 3, cr5, [pc, #512] @ 0x126b08 │ │ │ │ + ldc 3, cr5, [pc, #512] @ 0x1269b8 │ │ │ │ ldm r4, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ stm r7, {r0, r1} │ │ │ │ @ instruction: 0xf8d30003 │ │ │ │ cdp 1, 1, cr3, cr13, cr12, {7} │ │ │ │ ldmdami r8, {r4, r5, r6, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46992136 │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @@ -284999,15 +284914,15 @@ │ │ │ │ stc 3, cr9, [sp, #20] │ │ │ │ ldrbtmi r7, [r8], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf8dc6800 │ │ │ │ stmdapl r0!, {r2, ip, sp} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009500 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldcl 7, cr15, [r2], #-352 @ 0xfffffea0 │ │ │ │ + ldc 7, cr15, [sl, #-352] @ 0xfffffea0 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ cdp2 1, 15, cr15, cr12, cr14, {2} │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r4, #13, 28 @ 0xd0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d5d243 │ │ │ │ @@ -285025,67 +284940,67 @@ │ │ │ │ strbmi r6, [sl], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8582003 │ │ │ │ @ instruction: 0xf00e1c14 │ │ │ │ movwcs pc, #2845 @ 0xb1d @ │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xff9cf00d │ │ │ │ - blcc 0x18d5d0 │ │ │ │ + blcc 0x18d480 │ │ │ │ ldmdale r8, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06062b3e │ │ │ │ stccs 6, cr0, [sp, #-24]! @ 0xffffffe8 │ │ │ │ - blcs 0xcf41dc │ │ │ │ + blcs 0xcf408c │ │ │ │ ldmdbls r4, {r2, r9, sp} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ - blx 0x262a0a │ │ │ │ + blx 0x2628ba │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ ldccs 8, cr15, [r4], {88} @ 0x58 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ - bge 0x350df4 │ │ │ │ + bge 0x350ca4 │ │ │ │ @ instruction: 0xff80f00d │ │ │ │ @ instruction: 0xf1114628 │ │ │ │ - blmi 0x9e6718 │ │ │ │ - blls 0x400a58 │ │ │ │ + blmi 0x9e65c8 │ │ │ │ + blls 0x400908 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r2, #240, 6 @ 0xc0000003 │ │ │ │ andcs lr, r8, #56885248 @ 0x3640000 │ │ │ │ - bls 0x3a0974 │ │ │ │ + bls 0x3a0824 │ │ │ │ ldmdavs r3!, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d069da │ │ │ │ tstcs r0, r9, lsl #28 │ │ │ │ @ instruction: 0xf00ea80a │ │ │ │ - blx 0x1652ce │ │ │ │ + blx 0x16517e │ │ │ │ strb pc, [r8, r6, lsl #4] @ │ │ │ │ strb r2, [r6, r1, lsl #4] │ │ │ │ - @ instruction: 0x11adf64e │ │ │ │ + cmppeq sp, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ - sbcne pc, r5, lr, asr #12 │ │ │ │ + rsbseq pc, r5, lr, asr #12 │ │ │ │ eoreq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf1069303 │ │ │ │ - blls 0x226184 │ │ │ │ + blls 0x226034 │ │ │ │ addseq pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0x4628e796 │ │ │ │ @ instruction: 0xff12f111 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ce7c3 │ │ │ │ - @ instruction: 0xf7fefe49 │ │ │ │ + @ instruction: 0xf7fefe51 │ │ │ │ svclt 0x0000f8f5 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq pc, r3, r0, ror r0 @ │ │ │ │ - rsbseq r9, lr, lr, asr #10 │ │ │ │ + eorseq lr, r3, r0, lsr pc │ │ │ │ + @ instruction: 0x007e969e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmiavs r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ andls r2, r4, #2048 @ 0x800 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @@ -285094,21 +285009,21 @@ │ │ │ │ stmibvs r3, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402b0b │ │ │ │ vqadd.s8 q12, , q7 │ │ │ │ @ instruction: 0xf2c044f0 │ │ │ │ stmibvs r0, {r0, r1, r2, r4, r7, sl, sp}^ │ │ │ │ movwcs r2, #5424 @ 0x1530 │ │ │ │ stmdavs r2!, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x28cf06 │ │ │ │ + blx 0x28cdb6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00e69d2 │ │ │ │ strmi pc, [r7], -r5, lsl #21 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8093 │ │ │ │ - blcs 0x272b4c │ │ │ │ + blcs 0x2729fc │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdmi pc, [r0, -r8] │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf8d880cb │ │ │ │ adcmi r3, r3, #244 @ 0xf4 │ │ │ │ @ instruction: 0xf8d8dd62 │ │ │ │ @@ -285119,20 +285034,20 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ ldmdavs r3, {r1, r3, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b06 │ │ │ │ stmdavs fp!, {r2, r6, r7, pc} │ │ │ │ strdls r1, [r2, -r9] │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ andls sp, r3, #73 @ 0x49 │ │ │ │ - blx 0x4e2b62 │ │ │ │ + blx 0x4e2a12 │ │ │ │ @ instruction: 0xf8c99a03 │ │ │ │ stmdacs r0, {r2, r6} │ │ │ │ @ instruction: 0xf8d8d064 │ │ │ │ strcc r3, [r1], #-244 @ 0xffffff0c │ │ │ │ - beq 0x1262f60 │ │ │ │ + beq 0x1262e10 │ │ │ │ strcc r3, [r4, #-516] @ 0xfffffdfc │ │ │ │ ldcle 2, cr4, [r0, #-652] @ 0xfffffd74 │ │ │ │ svceq 0x0004f856 │ │ │ │ rscle r2, r0, r4, asr #16 │ │ │ │ movwcs r6, #6185 @ 0x1829 │ │ │ │ strcc r4, [r1], #-1096 @ 0xfffffbb8 │ │ │ │ strcc r4, [r4, #-1081] @ 0xfffffbc7 │ │ │ │ @@ -285145,99 +285060,99 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8db9a04 │ │ │ │ stmdapl r1, {r2, ip, sp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5009000 │ │ │ │ andcc r5, ip, sp │ │ │ │ - bl 0x14e48f0 │ │ │ │ + bl 0xffee47a0 │ │ │ │ eorle r1, ip, r3, asr #24 │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, lr, r0 │ │ │ │ - blcs 0x14d7a8 │ │ │ │ + blcs 0x14d658 │ │ │ │ andlt sp, r7, r6, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8c98ff0 │ │ │ │ ldr r0, [sl, r4, asr #32]! │ │ │ │ @ instruction: 0xee1d4946 │ │ │ │ @ instruction: 0xf8db0f70 │ │ │ │ ldrbtmi r3, [r9], #-4 │ │ │ │ - bls 0x240bf0 │ │ │ │ + bls 0x240aa0 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ - andcc lr, r1, r6, lsr #22 │ │ │ │ + andcc lr, r1, lr, asr #23 │ │ │ │ strtmi fp, [r2], r4, lsl #30 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf14ed164 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ strb r4, [fp, r0, asr #4] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf647e7cf │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ - blmi 0xda6ccc │ │ │ │ + vmla.i d20, d0, d0[5] │ │ │ │ + blmi 0xda6b7c │ │ │ │ sbcsmi pc, lr, #268435460 @ 0x10000004 │ │ │ │ - blx 0xb63178 │ │ │ │ - teqpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xb63028 │ │ │ │ + mvnsne pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, r0, r7, asr #12 │ │ │ │ + eorsmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d27 │ │ │ │ @ instruction: 0xf15742d5 │ │ │ │ @ instruction: 0xf647fa1b │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0xa66d00 │ │ │ │ + vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + blmi 0xa66bb0 │ │ │ │ sbcsmi pc, r4, #268435460 @ 0x10000004 │ │ │ │ - blx 0x4e31ac │ │ │ │ - teqpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x4e305c │ │ │ │ + mvnsne pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsvs pc, r8, r7, asr #12 │ │ │ │ + sbcsmi pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ @ instruction: 0xf15752a8 │ │ │ │ @ instruction: 0xf647fa01 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ - blmi 0x726d34 │ │ │ │ + vmla.i d20, d0, d0[2] │ │ │ │ + blmi 0x726be4 │ │ │ │ sbcsmi pc, r7, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf9f4f157 │ │ │ │ - teqpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r8, r7, asr #12 │ │ │ │ + addmi pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ @ instruction: 0xf15752a7 │ │ │ │ @ instruction: 0xf647f9e7 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ - blmi 0x3e6d68 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ + blmi 0x3e6c18 │ │ │ │ rscmi pc, r7, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf9daf157 │ │ │ │ - teqpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andvs pc, r0, r7, asr #12 │ │ │ │ + sbcmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d4 │ │ │ │ @ instruction: 0xf15742ff │ │ │ │ svclt 0x0000f9cd │ │ │ │ - rsbseq r9, lr, ip, lsl #6 │ │ │ │ - ldrhteq r9, [lr], #-38 @ 0xffffffda │ │ │ │ - eorseq pc, r3, r8, ror r0 @ │ │ │ │ + rsbseq r9, lr, ip, asr r4 │ │ │ │ + rsbseq r9, lr, r6, lsl #8 │ │ │ │ + eorseq lr, r3, r8, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ vmin.s8 d20, d27, d2 │ │ │ │ vrshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0x46052297 │ │ │ │ @@ -285249,15 +285164,15 @@ │ │ │ │ muleq r3, r3, r8 │ │ │ │ @ instruction: 0xf8d72a09 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf0400103 │ │ │ │ stmiavs sl!, {r4, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r0, r1, r3, r4, r6, r7, pc} │ │ │ │ - blcs 0x3f5934 │ │ │ │ + blcs 0x3f57e4 │ │ │ │ sbcshi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x0606a5b8 │ │ │ │ strge r0, [r7, r6, lsl #12]! │ │ │ │ strge sl, [r9, #3846]! @ 0xf06 │ │ │ │ movwcs r2, #5892 @ 0x1704 │ │ │ │ @ instruction: 0x463a9910 │ │ │ │ @@ -285268,15 +285183,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ strtmi r4, [r0], -sl, asr #12 │ │ │ │ ldc2 0, cr15, [lr, #52]! @ 0x34 │ │ │ │ @ instruction: 0xf64469a0 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ addsmi r4, r8, #1207959554 @ 0x48000002 │ │ │ │ addshi pc, sl, r0, lsl #1 │ │ │ │ - blx 0x1efa5e │ │ │ │ + blx 0x1ef90e │ │ │ │ eorcc pc, r0, r0 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf111d973 │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r6, r0 │ │ │ │ @ instruction: 0xf04f6823 │ │ │ │ andvs r0, r3, r1, lsl #22 │ │ │ │ @@ -285291,19 +285206,19 @@ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbmi r6, [r2], -fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0xbe4b38 │ │ │ │ + b 0xff5e49e8 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ stmdavs r0, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff2e4dda │ │ │ │ + blx 0xff2e4c8a │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ eorle r5, r9, #128, 30 @ 0x200 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #19 │ │ │ │ stmdbvs r2!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ andvc pc, r8, #2048 @ 0x800 │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @@ -285311,25 +285226,25 @@ │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strbmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d4621 │ │ │ │ stmibvs r3!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r7, r8, ip, sp, pc}^ │ │ │ │ ldrbmi fp, [r7], #-403 @ 0xfffffe6d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x963238 │ │ │ │ + beq 0x9630e8 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - bge 0x1f8710 │ │ │ │ + bge 0x1f85c0 │ │ │ │ ldc2l 0, cr15, [r8, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0xf1096963 │ │ │ │ strbmi r0, [r7], #-2305 @ 0xfffff6ff │ │ │ │ - beq 0xf63268 │ │ │ │ + beq 0xf63118 │ │ │ │ ldmle r1!, {r0, r1, r3, r6, r8, sl, lr}^ │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blmi 0xc9b29c │ │ │ │ - blls 0x280eb8 │ │ │ │ + blmi 0xc9b14c │ │ │ │ + blls 0x280d68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -285337,45 +285252,45 @@ │ │ │ │ str r0, [r0, r0, lsl #22]! │ │ │ │ @ instruction: 0xf1114620 │ │ │ │ strb pc, [r6, r3, lsl #26]! @ │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ strcs lr, [r2, -r0, ror #15] │ │ │ │ smlsdcs r8, pc, r7, lr @ │ │ │ │ stmibvs fp!, {r0, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0x1af752 │ │ │ │ + blx 0x1af602 │ │ │ │ ldmibvs pc!, {r0, r1, r8, r9, sl, ip, sp, lr}^ @ │ │ │ │ stmibvs pc!, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ @ instruction: 0xf00d0020 │ │ │ │ - blx 0x166e5a │ │ │ │ + blx 0x166d0a │ │ │ │ strb pc, [lr, -r7, lsl #14] @ │ │ │ │ strb r2, [ip, -r1, lsl #14] │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7cb │ │ │ │ strb r0, [r8, sp, lsl #10] │ │ │ │ - ldc2 1, cr15, [lr], {140} @ 0x8c │ │ │ │ + stc2 1, cr15, [r6], #-560 @ 0xfffffdd0 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf647e7c3 │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ + vshr.s64 q10, q10, #64 │ │ │ │ movwcc r0, #32814 @ 0x802e │ │ │ │ subscs pc, r7, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf8c8f157 │ │ │ │ mrc2 7, 5, pc, cr10, cr13, {7} │ │ │ │ - teqpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subvs pc, ip, r7, asr #12 │ │ │ │ + andpl pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vcgt.s8 d19, d1, d8 │ │ │ │ @ instruction: 0xf1572258 │ │ │ │ svclt 0x0000f8b9 │ │ │ │ - eorseq pc, r3, r4, lsl #1 │ │ │ │ + eorseq lr, r3, r4, asr #30 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [lr], #-12 │ │ │ │ + rsbseq r9, lr, ip, lsl #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi r4, [r6], -r3, lsr #23 │ │ │ │ stmiami r3!, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @@ -285384,17 +285299,17 @@ │ │ │ │ ldmdbvs r5!, {}^ @ │ │ │ │ muleq r3, r3, r8 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ muleq r3, r7, r8 │ │ │ │ stmib sp, {r0, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0400109 │ │ │ │ ldrmi r8, [r2], r4, lsr #2 │ │ │ │ - bcs 0x201314 │ │ │ │ + bcs 0x2011c4 │ │ │ │ tstphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x181620 │ │ │ │ + blcc 0x1814d0 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r3, r8, pc}^ @ │ │ │ │ rsceq pc, r9, r3, lsl r0 @ │ │ │ │ andeq r0, ip, r3, asr #1 │ │ │ │ andeq r0, ip, ip │ │ │ │ sbceq r0, r6, ip │ │ │ │ andeq r0, ip, r6, asr #1 │ │ │ │ @@ -285406,15 +285321,15 @@ │ │ │ │ stmdacs r0, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, sl, r0 │ │ │ │ @ instruction: 0xf1064601 │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ stc2 0, cr15, [r4], #52 @ 0x34 │ │ │ │ @ instruction: 0xf8d49b09 │ │ │ │ - blcc 0x186fb4 │ │ │ │ + blcc 0x186e64 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r5, r6, r7, pc}^ @ │ │ │ │ sbcseq pc, r7, r3, lsl r0 @ │ │ │ │ andeq r0, ip, r1, lsr #1 │ │ │ │ andeq r0, ip, ip │ │ │ │ adceq r0, sl, ip │ │ │ │ andeq r0, ip, sl, lsr #1 │ │ │ │ @@ -285425,50 +285340,50 @@ │ │ │ │ ldrtmi r6, [r9], -r0, lsr #16 │ │ │ │ stc2 1, cr15, [sl], {76} @ 0x4c │ │ │ │ @ instruction: 0xf1030143 │ │ │ │ @ instruction: 0xf5b00008 │ │ │ │ svclt 0x009c5f80 │ │ │ │ andls r2, r3, #0, 4 │ │ │ │ strtmi sp, [r5], -lr, ror #16 │ │ │ │ - blcc 0x365104 │ │ │ │ + blcc 0x364fb4 │ │ │ │ cdp 0, 1, cr6, cr13, cr5, {3} │ │ │ │ stmdbmi lr!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldmdavs r3!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stmdb ip, {r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib r4!, {r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfeb65014 │ │ │ │ + blx 0xfeb64ec4 │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ - blcs 0x14dc3c │ │ │ │ - blmi 0x18db54c │ │ │ │ - blls 0x4010a0 │ │ │ │ + blcs 0x14daec │ │ │ │ + blmi 0x18db3fc │ │ │ │ + blls 0x400f50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308092 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbmi r6, [sl], -r3, lsr #16 │ │ │ │ andcs r9, r3, r6, lsl r9 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ - bne 0x16219a4 │ │ │ │ - blx 0x2efc6e │ │ │ │ + bne 0x1621854 │ │ │ │ + blx 0x2efb1e │ │ │ │ @ instruction: 0xf8c4f90a │ │ │ │ @ instruction: 0xf00d9000 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x25b244 │ │ │ │ + bls 0x25b0f4 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ ldc2 0, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x464ad0d0 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0xf1baffa1 │ │ │ │ @@ -285476,15 +285391,15 @@ │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ strtmi r0, [r9], -r0, lsl #18 │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf109aa07 │ │ │ │ @ instruction: 0xf00d0901 │ │ │ │ ldrtmi pc, [r8], #3097 @ 0xc19 @ │ │ │ │ strbmi r3, [sl, #1312] @ 0x520 │ │ │ │ - blls 0x21b888 │ │ │ │ + blls 0x21b738 │ │ │ │ adcsle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf1114620 │ │ │ │ sbfx pc, sp, #23, #21 │ │ │ │ @ instruction: 0xf1119305 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r0, r1, r3, r6, ip, lr, pc} │ │ │ │ andvs r2, r2, r1, lsl #6 │ │ │ │ @@ -285504,68 +285419,68 @@ │ │ │ │ ldmibvs r2!, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x901cf8d3 │ │ │ │ ldmibvs r5!, {r0, r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062100 │ │ │ │ @ instruction: 0xf00d0020 │ │ │ │ - blx 0x166bd2 │ │ │ │ + blx 0x166a82 │ │ │ │ str pc, [r4, -r5, lsl #18]! │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vabd.s8 d30, d11, d17 │ │ │ │ vrsra.s64 q10, q8, #64 │ │ │ │ - bls 0x3aff9c │ │ │ │ + bls 0x3afe4c │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe73d69df │ │ │ │ tstcs r0, sl, lsl #30 │ │ │ │ @ instruction: 0xf00da80b │ │ │ │ - blx 0x166ba6 │ │ │ │ + blx 0x166a56 │ │ │ │ ldr pc, [r5, -r7, lsl #14]! │ │ │ │ ldr r2, [r3, -r1, lsl #14]! │ │ │ │ streq pc, [sp], -pc, rrx │ │ │ │ @ instruction: 0xf18ce765 │ │ │ │ - @ instruction: 0xf06ffac7 │ │ │ │ + @ instruction: 0xf06ffacf │ │ │ │ strb r0, [r0, -fp, lsl #12]! │ │ │ │ ldc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - teqpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subvs pc, ip, r7, asr #12 │ │ │ │ + andpl pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vcge.s8 d19, d1, d0 │ │ │ │ @ instruction: 0xf15622ab │ │ │ │ @ instruction: 0xf647ff6f │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ + vshr.s64 q10, q10, #64 │ │ │ │ tstcc r0, #46 @ 0x2e │ │ │ │ adccs pc, sl, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xff62f156 │ │ │ │ - eorseq pc, r3, r4, lsr #1 │ │ │ │ + eorseq lr, r3, r4, ror #30 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r8, lr, r0, lsl #29 │ │ │ │ + ldrsbteq r8, [lr], #-240 @ 0xffffff10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e3bc │ │ │ │ + bl 0xfec7e26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ movweq r0, #50447 @ 0xc50f │ │ │ │ svclt 0x0048b085 │ │ │ │ strcs pc, [r0, #-1093] @ 0xfffffbbb │ │ │ │ streq r4, [r9, #-1558] @ 0xfffff9ea │ │ │ │ vst3.8 {d29,d31,d33}, [r5 :128], r1 │ │ │ │ ldmdacs r0, {r8, sl, sp, lr} │ │ │ │ ldmdacs r1, {r3, r5, ip, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsr #32 │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - blx 0x1e6381a │ │ │ │ + blx 0x20636ca │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ stmdavs r0, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9bcf7fc │ │ │ │ - blcs 0x137b0c │ │ │ │ + blcs 0x1379bc │ │ │ │ vstrcs d13, [sl, #-12] │ │ │ │ ldccs 0, cr13, [r0], {91} @ 0x5b │ │ │ │ @ instruction: 0x4618d01b │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdacs r0, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @@ -285583,22 +285498,22 @@ │ │ │ │ mcrcs 0, 0, sp, cr0, cr15, {6} │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ rscvs pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6496814 │ │ │ │ vshl.s64 , q4, #0 │ │ │ │ eorscs r2, r8, #633339904 @ 0x25c00000 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r0, r3, lsl #6]! │ │ │ │ @ instruction: 0xf649682a │ │ │ │ @ instruction: 0xf2c054f8 │ │ │ │ - blls 0x1f04e0 │ │ │ │ + blls 0x1f0390 │ │ │ │ addsmi r4, r3, #24117248 @ 0x1700000 │ │ │ │ addhi pc, r3, r0, lsl #1 │ │ │ │ vadd.i8 d22, d11, d17 │ │ │ │ vrshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf8410294 │ │ │ │ @ instruction: 0xf6492023 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @@ -285611,46 +285526,46 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwls fp, #15856 @ 0x3df0 │ │ │ │ rscvs pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6496814 │ │ │ │ vshl.s64 , q4, #0 │ │ │ │ eorscs r2, r8, #633339904 @ 0x25c00000 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ stmdavs lr!, {r5, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf6499b03 │ │ │ │ @ instruction: 0xf2c054f8 │ │ │ │ adcsmi r2, r3, #-1761607680 @ 0x97000000 │ │ │ │ @ instruction: 0xf023d312 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ - blx 0xae374e │ │ │ │ + blx 0xae35fe │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - bl 0x13f390 │ │ │ │ - blne 0xfe5a752c │ │ │ │ + bl 0x13f240 │ │ │ │ + blne 0xfe5a73dc │ │ │ │ @ instruction: 0xf17a0092 │ │ │ │ - blls 0x222cb4 │ │ │ │ + blls 0x222b64 │ │ │ │ adceq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ ldr r6, [r6, r1, lsr #16]! │ │ │ │ vcgt.s8 d25, d0, d3 │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ ldmdavs r4, {r0, r2, r4, r7, r9} │ │ │ │ ldrbpl pc, [r8, #1609] @ 0x649 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47a02097 │ │ │ │ - blls 0x20140c │ │ │ │ + blls 0x2012bc │ │ │ │ ldrbtpl pc, [r8], #1609 @ 0x649 @ │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ tstle r2, #805306379 @ 0x3000000b │ │ │ │ teqpeq pc, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ movwls r6, #14368 @ 0x3820 │ │ │ │ @ instruction: 0xf1116029 │ │ │ │ @@ -285662,36 +285577,36 @@ │ │ │ │ vqdmulh.s d25, d11, d3 │ │ │ │ vrshr.s64 d16, d0, #64 │ │ │ │ stmdavs r1!, {r2, r4, r7, r9} │ │ │ │ @ instruction: 0xf023e781 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ - blx 0xff7637e8 │ │ │ │ + blx 0xff763698 │ │ │ │ ldrtmi r6, [r1], -sl, lsr #16 │ │ │ │ - bl 0x13f42c │ │ │ │ - blne 0xff5a75cc │ │ │ │ + bl 0x13f2dc │ │ │ │ + blne 0xff5a747c │ │ │ │ @ instruction: 0xf17a0092 │ │ │ │ - blls 0x222c18 │ │ │ │ + blls 0x222ac8 │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - teqpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addsmi pc, r7, #64, 12 @ 0x4000000 │ │ │ │ ldc2 1, cr15, [sl, #-124]! @ 0xffffff84 │ │ │ │ - eorseq pc, r3, r4, asr #1 │ │ │ │ + eorseq lr, r3, r4, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f3 │ │ │ │ pkhbtmi sl, r8, r1, lsl #28 │ │ │ │ svcge 0x00314630 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blmi 0xfefefdf8 │ │ │ │ + blmi 0xfefefca8 │ │ │ │ tstls r8, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9371 │ │ │ │ @ instruction: 0xf17a0300 │ │ │ │ addcs lr, r0, #15232 @ 0x3b80 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ stcl 1, cr15, [r8, #488]! @ 0x1e8 │ │ │ │ @@ -285699,49 +285614,49 @@ │ │ │ │ @ instruction: 0xf17aa851 │ │ │ │ stmib sp, {r2, r5, r6, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf1b8550e │ │ │ │ cmnle lr, r0, lsl #30 │ │ │ │ movwls r9, #39688 @ 0x9b08 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ - blcs 0x14f488 │ │ │ │ + blcs 0x14f338 │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ - blcs 0x1474a4 │ │ │ │ + blcs 0x147354 │ │ │ │ rscshi pc, sp, r0, asr #32 │ │ │ │ - blcs 0x14e23c │ │ │ │ + blcs 0x14e0ec │ │ │ │ ldmdbls ip!, {r3, r6, r8, ip, lr, pc}^ │ │ │ │ vnmls.f32 s8, s27, s11 │ │ │ │ - blls 0x36b218 │ │ │ │ + blls 0x36b0c8 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d25882 │ │ │ │ andcs r0, r0, #144, 4 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r3, lsl #4 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf757a000 │ │ │ │ - pkhtbmi lr, r1, r8, asr #29 │ │ │ │ + strmi lr, [r1], r0, lsl #31 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14ed106 │ │ │ │ stmdavs r0, {r0, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf872f7fc │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f519 │ │ │ │ - blls 0x35bcd8 │ │ │ │ + blls 0x35bb88 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x287938 │ │ │ │ + blls 0x2877e8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2c7a3c │ │ │ │ + blls 0x2c78ec │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2047b64 │ │ │ │ + blls 0x2047a14 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfe3c7c74 │ │ │ │ - blls 0x1d81528 │ │ │ │ + blmi 0xfe3c7b24 │ │ │ │ + blls 0x1d813d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464881fe │ │ │ │ tstcs r0, r3, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -285750,15 +285665,15 @@ │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2l 0, cr15, [r6, #-52]! @ 0xffffffcc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r6, r7, r8, pc} │ │ │ │ stmdavs r2, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ ldrbne r9, [fp, ip, lsl #6] │ │ │ │ vst2.8 {d25-d28}, [pc]! │ │ │ │ - blx 0x2042ee │ │ │ │ + blx 0x20419e │ │ │ │ andls pc, lr, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf114e7a2 │ │ │ │ @ instruction: 0xf104091f │ │ │ │ svclt 0x00580b3e │ │ │ │ movwcs r4, #5835 @ 0x16cb │ │ │ │ ldrmi r9, [r8], -r8, lsl #18 │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ @@ -285774,19 +285689,19 @@ │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [ip], -r8, lsr #13 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - bleq 0x262178 │ │ │ │ + bleq 0x262028 │ │ │ │ @ instruction: 0xf18b4658 │ │ │ │ - @ instruction: 0xf00bfedb │ │ │ │ + @ instruction: 0xf00bfee3 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x36b5f4 │ │ │ │ + blx 0x36b4a4 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -285803,29 +285718,29 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ stc2 0, cr15, [sl, #-52] @ 0xffffffcc │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17a4638 │ │ │ │ - ldccs 13, cr14, [pc, #-32] @ 0x1275b8 │ │ │ │ + ldccs 13, cr14, [pc, #-32] @ 0x127468 │ │ │ │ strbmi sp, [r2], ip, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2010] @ 0xfffff826 │ │ │ │ - bleq 0x262214 │ │ │ │ + bleq 0x2620c4 │ │ │ │ @ instruction: 0xf18b4658 │ │ │ │ - @ instruction: 0xf00bfe8d │ │ │ │ + @ instruction: 0xf00bfe95 │ │ │ │ @ instruction: 0xf857031f │ │ │ │ - blx 0x36b690 │ │ │ │ + blx 0x36b540 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r7, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -285847,220 +285762,220 @@ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17aa851 │ │ │ │ @ instruction: 0xf1b8ecba │ │ │ │ ldcle 15, cr0, [r1, #-124]! @ 0xffffff84 │ │ │ │ eorge pc, r8, sp, asr #17 │ │ │ │ strls r4, [fp], #-1705 @ 0xfffff957 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x1637c4 │ │ │ │ + beq 0x163674 │ │ │ │ @ instruction: 0xf8d92400 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ ldrbmi r9, [ip], -r4, lsl #8 │ │ │ │ vpmax.u8 d15, d5, d20 │ │ │ │ ldrle r0, [r1, #-2011] @ 0xfffff825 │ │ │ │ - bleq 0x2a22c8 │ │ │ │ + bleq 0x2a2178 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18b0b1f │ │ │ │ - blge 0x1de6f98 │ │ │ │ + blge 0x1de6e68 │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ - blx 0x425ed6 │ │ │ │ + blx 0x425d86 │ │ │ │ stccc 8, cr15, [r4], {80} @ 0x50 │ │ │ │ movweq lr, #14923 @ 0x3a4b │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ stcls 1, cr13, [r4], {230} @ 0xe6 │ │ │ │ - beq 0x963af4 │ │ │ │ + beq 0x9639a4 │ │ │ │ @ instruction: 0xf1099b07 │ │ │ │ strcc r0, [r1], #-2308 @ 0xfffff6fc │ │ │ │ ldclle 2, cr4, [r8], {163} @ 0xa3 │ │ │ │ strge lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ stmiavc r2!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e6b2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r8, lr, r4, lsr #20 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x1275dc │ │ │ │ - beq 0x10e3b04 │ │ │ │ + rsbseq r8, lr, r4, ror fp │ │ │ │ + ldreq pc, [pc, #-276] @ 0x12748c │ │ │ │ + beq 0x10e39b4 │ │ │ │ ssatmi fp, #11, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f0300 │ │ │ │ + b 0x14f01b0 │ │ │ │ andls r1, r7, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ strcs sl, [r0, #-3782] @ 0xfffff13a │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r3, lsl #13 │ │ │ │ strls lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwls r2, #17408 @ 0x4400 │ │ │ │ - bl 0x2791b0 │ │ │ │ + bl 0x279060 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #20 │ │ │ │ - beq 0x92375c │ │ │ │ - ldc2l 1, cr15, [r4, #556]! @ 0x22c │ │ │ │ + beq 0x92360c │ │ │ │ + ldc2l 1, cr15, [ip, #556]! @ 0x22c │ │ │ │ eorne pc, r0, r6, asr r8 @ │ │ │ │ - blx 0x3e5f60 │ │ │ │ + blx 0x3e5e10 │ │ │ │ svceq 0x0001ea1a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ adcmi r2, r1, r0, lsl #2 │ │ │ │ - b 0x1374754 │ │ │ │ + b 0x1374604 │ │ │ │ @ instruction: 0x2c200901 │ │ │ │ - blls 0x25befc │ │ │ │ - bls 0x2f4bdc │ │ │ │ + blls 0x25bdac │ │ │ │ + bls 0x2f4a8c │ │ │ │ @ instruction: 0xf84b3301 │ │ │ │ addsmi r9, sl, #4, 22 @ 0x1000 │ │ │ │ - blls 0x29eae0 │ │ │ │ + blls 0x29e990 │ │ │ │ strls lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114ae9c │ │ │ │ @ instruction: 0xf104051f │ │ │ │ svclt 0x0058083e │ │ │ │ ldrmi r4, [r9], -r8, lsr #13 │ │ │ │ movwcs r2, #3 │ │ │ │ rsbne lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r4, lsl #4 │ │ │ │ stc2 0, cr15, [r4], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - ldccs 0, cr8, [pc, #-596] @ 0x127544 │ │ │ │ + ldccs 0, cr8, [pc, #-596] @ 0x1273f4 │ │ │ │ mcrge 7, 4, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf8cd2601 │ │ │ │ @ instruction: 0xf04f9014 │ │ │ │ strls r0, [r7], #-2560 @ 0xfffff600 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r4], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x3390cc │ │ │ │ + bl 0x338f7c │ │ │ │ strtmi r0, [r8], -r9, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x1277bf │ │ │ │ - stc2 1, cr15, [ip, #556]! @ 0x22c │ │ │ │ + ldreq pc, [pc, #-5] @ 0x12766f │ │ │ │ + ldc2 1, cr15, [r4, #556]! @ 0x22c │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r4], {160} @ 0xa0 │ │ │ │ - beq 0x1a3c18 │ │ │ │ + beq 0x1a3ac8 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84445d3 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ stcls 0, cr9, [r7], {20} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104ae54 │ │ │ │ - ldrcc r0, [pc], #-2110 @ 0x127810 │ │ │ │ + ldrcc r0, [pc], #-2110 @ 0x1276c0 │ │ │ │ ssatmi fp, #1, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f041c │ │ │ │ + b 0x14f02cc │ │ │ │ andls r1, r4, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldccs 0, cr13, [pc], {74} @ 0x4a │ │ │ │ mcrge 7, 2, pc, cr1, cr15, {3} @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd2501 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf04f9010 │ │ │ │ strbmi r0, [fp], r0, lsl #18 │ │ │ │ streq lr, [r8], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ @ instruction: 0xf18b041f │ │ │ │ - bl 0x4a6dec │ │ │ │ - blx 0x267a5c │ │ │ │ + bl 0x4a6cbc │ │ │ │ + blx 0x26790c │ │ │ │ @ instruction: 0xf8d0f404 │ │ │ │ andsmi r2, r4, #68, 2 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - blx 0x1b006c │ │ │ │ + blx 0x1aff1c │ │ │ │ @ instruction: 0xf10bf20b │ │ │ │ - b 0x136a478 │ │ │ │ + b 0x136a328 │ │ │ │ @ instruction: 0xf1bb0902 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ @ instruction: 0xf1083601 │ │ │ │ ldrmi r0, [r2, #2080]! @ 0x820 │ │ │ │ - blls 0x2659a4 │ │ │ │ - blls 0x205ebf8 │ │ │ │ + blls 0x265854 │ │ │ │ + blls 0x205eaa8 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4619ae12 │ │ │ │ movwcs r2, #520 @ 0x208 │ │ │ │ stcls 0, cr2, [ip, #-12] │ │ │ │ @ instruction: 0xf00d9c0e │ │ │ │ @ instruction: 0xb158fb99 │ │ │ │ bicspl pc, r3, #68, 12 @ 0x4400000 │ │ │ │ msreq SPSR_x, #268435468 @ 0x1000000c │ │ │ │ - blx 0xfe1ff8ca │ │ │ │ + blx 0xfe1ff77a │ │ │ │ strbne r3, [r3, r4, lsl #4]! │ │ │ │ @ instruction: 0x13a2ebc3 │ │ │ │ ldrb r6, [ip, #67]! @ 0x43 │ │ │ │ stmdbeq sp, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf18be5f9 │ │ │ │ - svclt 0x0000ff17 │ │ │ │ + svclt 0x0000ff1f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcge 0x0004b08b │ │ │ │ - blmi 0xfea39154 │ │ │ │ + blmi 0xfea39004 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f617b │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x1429ec │ │ │ │ + blcs 0x14289c │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldclvs 3, cr2, [r9], #-4 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x1a63946 │ │ │ │ + blx 0x1a637f6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r3, r8, pc} │ │ │ │ - blcs 0x139380 │ │ │ │ + blcs 0x139230 │ │ │ │ tstphi r7, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46691dda │ │ │ │ cmnpvs pc, #570425344 @ p-variant is OBSOLETE @ 0x22000000 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ movweq lr, #15277 @ 0x3bad │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x253d9c │ │ │ │ + blcc 0x253c4c │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ andsls pc, r0, r7, asr #17 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0xf44f4b86 │ │ │ │ ldrbtmi r7, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ - blge 0x2283b0 │ │ │ │ + blge 0x228260 │ │ │ │ strhi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf500469a │ │ │ │ movwls r5, #8205 @ 0x200d │ │ │ │ @ instruction: 0xf107300c │ │ │ │ movwls r0, #13072 @ 0x3310 │ │ │ │ @ instruction: 0xf757462b │ │ │ │ - @ instruction: 0x4604ec52 │ │ │ │ + @ instruction: 0x4604ecfa │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ cdp2 1, 13, cr15, cr12, cr13, {2} │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #15168 @ 0x3b40 │ │ │ │ svcpl 0x0080f514 │ │ │ │ adchi pc, r8, r0, lsl #1 │ │ │ │ - blle 0x16f31a8 │ │ │ │ + blle 0x16f3058 │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r7, r9, sl, lr} │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ bicspl pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, r6, #1703936 @ 0x1a0000 │ │ │ │ adchi pc, fp, r0, lsl #1 │ │ │ │ @@ -286073,15 +285988,15 @@ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ adcsvs r6, fp, sl, ror r0 │ │ │ │ @ instruction: 0xf8aef7fd │ │ │ │ teqlt r2, #7995392 @ 0x7a0000 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 12 │ │ │ │ ldmdavs r3, {r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ @@ -286102,37 +286017,37 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcvs 0, cr13, [r9], #-472 @ 0xfffffe28 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0x4606fab1 │ │ │ │ @ instruction: 0x462ab170 │ │ │ │ @ instruction: 0xf6e84651 │ │ │ │ - vstrcs d14, [r1, #-504] @ 0xfffffe08 │ │ │ │ + stccs 12, cr14, [r1, #-152] @ 0xffffff68 │ │ │ │ @ instruction: 0xf8bad008 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842d1b │ │ │ │ @ instruction: 0x61b38b33 │ │ │ │ movwcs r6, #3193 @ 0xc79 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xfe7e3ad8 │ │ │ │ + blx 0xfe7e3988 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r9 │ │ │ │ - blmi 0xe1fb38 │ │ │ │ + blmi 0xe1f9e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf5006c3b │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ strls r3, [r1], #-770 @ 0xfffffcfe │ │ │ │ andcc r4, ip, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - bl 0xfeb65838 │ │ │ │ + mrrc 7, 5, pc, r0, cr7 @ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xd3235f80 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ @@ -286141,202 +286056,202 @@ │ │ │ │ strtmi sp, [r0], -r8, lsr #2 │ │ │ │ ssatmi r3, #30, ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r3], -r0 │ │ │ │ - blx 0x1863b54 │ │ │ │ + blx 0x1863a04 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mcrge 4, 7, pc, cr10, cr15, {3} @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf649e7e2 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf7fd2097 │ │ │ │ usad8 sl, r1, r8 │ │ │ │ - blle 0xff773340 │ │ │ │ + blle 0xff7731f0 │ │ │ │ ldrdls pc, [r0], #-135 @ 0xffffff79 │ │ │ │ ldrdge pc, [r0], #-135 @ 0xffffff79 │ │ │ │ strmi lr, [r4], -lr, lsr #14 │ │ │ │ @ instruction: 0xf06fe7d2 │ │ │ │ bfi r0, r5, #8, #8 │ │ │ │ - ldc2l 1, cr15, [r0, #556] @ 0x22c │ │ │ │ - teqpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 1, cr15, [r8, #556] @ 0x22c │ │ │ │ + mvnsne pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addeq pc, r0, r8, asr #4 │ │ │ │ + subvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf15662bf │ │ │ │ svclt 0x0000fa7d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r8, lr, sl, lsl r5 │ │ │ │ - rsbseq r8, lr, r4, asr #7 │ │ │ │ - ldrsbteq pc, [r3], -r0 @ │ │ │ │ + rsbseq r8, lr, sl, ror #12 │ │ │ │ + rsbseq r8, lr, r4, lsl r5 │ │ │ │ + mlaseq r3, r0, pc, lr @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 0, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f7 │ │ │ │ pkhbtmi sl, r8, r5, lsl #28 │ │ │ │ svcge 0x00354630 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blmi 0x1e705a8 │ │ │ │ + blmi 0x1e70458 │ │ │ │ tstls r9, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9375 │ │ │ │ @ instruction: 0xf89d0300 │ │ │ │ movwls r3, #49672 @ 0xc208 │ │ │ │ - b 0x5e41a8 │ │ │ │ + b 0x5e4058 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17a4638 │ │ │ │ addcs lr, r0, #57344 @ 0xe000 │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ - b 0x3641bc │ │ │ │ + b 0x36406c │ │ │ │ ldrpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrpl lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ movwls r9, #47881 @ 0xbb09 │ │ │ │ - blcs 0x14e808 │ │ │ │ + blcs 0x14e6b8 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #43782 @ 0xab06 │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0xfe148170 │ │ │ │ + blls 0xfe148020 │ │ │ │ cmple pc, r0, lsl #22 │ │ │ │ @ instruction: 0xf8dd9b81 │ │ │ │ - blcs 0x148410 │ │ │ │ - bmi 0x181c1dc │ │ │ │ + blcs 0x1482c0 │ │ │ │ + bmi 0x181c08c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf5009a0a │ │ │ │ andls r5, r0, #13 │ │ │ │ andcs r3, r0, #12 │ │ │ │ stmdapl r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r2], -r3, lsl #4 │ │ │ │ - b 0xffee599c │ │ │ │ + bl 0xfe8e584c │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ stc2 1, cr15, [r0, #308] @ 0x134 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fc91 │ │ │ │ @ instruction: 0xf51a0a00 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ - blcs 0x14e884 │ │ │ │ + blcs 0x14e734 │ │ │ │ orrshi pc, r8, r0, asr #32 │ │ │ │ - blcs 0x14e880 │ │ │ │ + blcs 0x14e730 │ │ │ │ bicshi pc, lr, r0, asr #32 │ │ │ │ - blcs 0x14e88c │ │ │ │ + blcs 0x14e73c │ │ │ │ eorhi pc, r3, #64 @ 0x40 │ │ │ │ - blcs 0x14e8a8 │ │ │ │ + blcs 0x14e758 │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ orrlt r9, r3, r0, lsl #23 │ │ │ │ movwcs r9, #2432 @ 0x980 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf9a6f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r6, r9, pc}^ │ │ │ │ andvs r2, r2, r0, lsl r3 │ │ │ │ - blls 0x5bfda8 │ │ │ │ + blls 0x5bfc58 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0xebffb0 │ │ │ │ - blls 0x1e81d10 │ │ │ │ + blmi 0xebfe60 │ │ │ │ + blls 0x1e81bc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrbmi r8, [r0], -sl, asr #4 │ │ │ │ tstcs r0, r7, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x14e8fc │ │ │ │ + blcs 0x14e7ac │ │ │ │ mrshi pc, (UNDEF: 65) @ │ │ │ │ stmibls r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf97ef00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r9, pc} │ │ │ │ stmib sp, {r1, r6, fp, sp, lr}^ │ │ │ │ stmvs r3, {r4, r9, ip, sp} │ │ │ │ @ instruction: 0xf10d9312 │ │ │ │ - blls 0xfe169df4 │ │ │ │ + blls 0xfe169ca4 │ │ │ │ addle r2, ip, r0, lsl #22 │ │ │ │ movwcs r4, #5657 @ 0x1619 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf96af00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r1, {r0, r1, r4, r9, pc} │ │ │ │ addle r2, r0, r0, lsl #18 │ │ │ │ stmdage lr, {r1, r6, fp, sp, lr} │ │ │ │ stc2l 7, cr15, [lr], {242} @ 0xf2 │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ andcs sp, r8, #1073741872 @ 0x40000030 │ │ │ │ - bmi 0x74c560 │ │ │ │ + bmi 0x74c410 │ │ │ │ svclt 0x0070ee1d │ │ │ │ vqdmulh.s d25, d0, d11 │ │ │ │ ldrbtmi r1, [sl], #-335 @ 0xfffffeb1 │ │ │ │ @ instruction: 0xf85b6812 │ │ │ │ @ instruction: 0xf8d22002 │ │ │ │ - bge 0x4a877c │ │ │ │ + bge 0x4a862c │ │ │ │ andhi lr, r2, #3358720 @ 0x334000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andls r9, r0, #40960 @ 0xa000 │ │ │ │ strtmi r3, [r2], -ip │ │ │ │ @ instruction: 0xf7579501 │ │ │ │ - strmi lr, [r2], lr, ror #20 │ │ │ │ + pkhbtmi lr, r2, r6, lsl #22 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ mvnhi pc, r0 │ │ │ │ svcvc 0x0000f51a │ │ │ │ - blmi 0x39bfe0 │ │ │ │ + blmi 0x39be90 │ │ │ │ ldrbtmi r2, [fp], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ strb r2, [ip, -r8, asr #6]! │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r8, lr, r2, ror #4 │ │ │ │ - rsbseq r8, lr, lr, asr #2 │ │ │ │ - rsbseq r8, lr, r6, lsl r1 │ │ │ │ - bleq 0x9241e0 │ │ │ │ - beq 0x10e41a4 │ │ │ │ + ldrhteq r8, [lr], #-50 @ 0xffffffce │ │ │ │ + @ instruction: 0x007e829e │ │ │ │ + rsbseq r8, lr, r6, ror #4 │ │ │ │ + bleq 0x924090 │ │ │ │ + beq 0x10e4054 │ │ │ │ @ instruction: 0x46dabf58 │ │ │ │ stmdbls r9, {r0, r8, r9, sp} │ │ │ │ - b 0x14f9600 │ │ │ │ + b 0x14f94b0 │ │ │ │ andls r1, r8, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ pkhbtmi pc, r0, r7, lsl #18 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #-1073741777 @ 0xc000002f │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldmdb r4, {r1, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x001ff1bb │ │ │ │ strbmi sp, [r1], sl, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ strtmi r0, [ip], -r1, lsl #16 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - bleq 0x163f10 │ │ │ │ + bleq 0x163dc0 │ │ │ │ ldrbmi r9, [r5], -r5, lsl #10 │ │ │ │ vpmax.u8 d15, d11, d21 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - beq 0x4229f4 │ │ │ │ + beq 0x4228a4 │ │ │ │ @ instruction: 0xf18b4650 │ │ │ │ - @ instruction: 0xf00afa9b │ │ │ │ + @ instruction: 0xf00afaa3 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x32be74 │ │ │ │ + blx 0x32bd24 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ - bleq 0x1a422c │ │ │ │ + bleq 0x1a40dc │ │ │ │ svceq 0x0020f1bb │ │ │ │ stcls 1, cr13, [r5, #-928] @ 0xfffffc60 │ │ │ │ - blls 0x334e8c │ │ │ │ + blls 0x334d3c │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #4194304 @ 0x400000 │ │ │ │ stcls 12, cr13, [sl], {218} @ 0xda │ │ │ │ strls r9, [fp], -r6, lsl #22 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114aee9 │ │ │ │ @ instruction: 0xf104051f │ │ │ │ @@ -286346,205 +286261,205 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r8, lsl #4 │ │ │ │ @ instruction: 0xf8ccf00d │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17a4638 │ │ │ │ - ldccs 8, cr14, [pc, #-808] @ 0x127b2c │ │ │ │ + ldccs 8, cr14, [pc, #-808] @ 0x1279dc │ │ │ │ @ instruction: 0xf04fdd2a │ │ │ │ strls r0, [sl], #-2304 @ 0xfffff700 │ │ │ │ - beq 0x1a3f9c │ │ │ │ + beq 0x1a3e4c │ │ │ │ strbmi r4, [r8], r4, asr #12 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strls r2, [r5], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa397e0 │ │ │ │ + blx 0xa39690 │ │ │ │ ldrbeq pc, [sl, r5, lsl #6] @ │ │ │ │ - bl 0x39d2ac │ │ │ │ + bl 0x39d15c │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - blx 0x15644ac │ │ │ │ + blx 0x176435c │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r7, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d10 │ │ │ │ @ instruction: 0xf847430b │ │ │ │ strcc r3, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1089c05 │ │ │ │ - blls 0x329ea4 │ │ │ │ + blls 0x329d54 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [r3, #-1028] @ 0xfffffbfc │ │ │ │ stcls 12, cr13, [sl], {220} @ 0xdc │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ - blcs 0x14dadc │ │ │ │ + blcs 0x14d98c │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x127da8 │ │ │ │ - bleq 0x10e42d0 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x127c58 │ │ │ │ + bleq 0x10e4180 │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ stmdbls r7, {r0, r8, r9, sp} │ │ │ │ - b 0x14f972c │ │ │ │ + b 0x14f95dc │ │ │ │ andls r1, r8, #-1342177274 @ 0xb0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ strmi pc, [r0], r1, lsl #17 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #1073741834 @ 0x4000000a │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ ldmda lr!, {r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ ldcle 13, cr2, [r0, #-124]! @ 0xffffff84 │ │ │ │ strls r4, [sp], #-1729 @ 0xfffff93f │ │ │ │ - beq 0x1a4030 │ │ │ │ + beq 0x1a3ee0 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8d90800 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ - blx 0xb39a68 │ │ │ │ + blx 0xb39918 │ │ │ │ ldrbeq pc, [fp, r5, lsl #6] @ │ │ │ │ - bl 0x25d354 │ │ │ │ + bl 0x25d204 │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - bleq 0x923f44 │ │ │ │ - blx 0x1e4548 │ │ │ │ - bl 0x212cf8 │ │ │ │ - blx 0x3a8124 │ │ │ │ + bleq 0x923df4 │ │ │ │ + blx 0x3e43f8 │ │ │ │ + bl 0x212ba8 │ │ │ │ + blx 0x3a7fd4 │ │ │ │ @ instruction: 0xf850fb0b │ │ │ │ - b 0x13f713c │ │ │ │ + b 0x13f6fec │ │ │ │ @ instruction: 0xf8400303 │ │ │ │ strcc r3, [r1, #-3204] @ 0xfffff37c │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blls 0x334fc0 │ │ │ │ + blls 0x334e70 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 5, cr4, [r6], {67} @ 0x43 │ │ │ │ ldclge 12, cr9, [r5, #-52] @ 0xffffffcc │ │ │ │ movwcs lr, #5719 @ 0x1657 │ │ │ │ andcs r9, r8, #128, 18 @ 0x200000 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r6, r0 │ │ │ │ tstls r0, #196608 @ 0x30000 │ │ │ │ tstls r1, #57409536 @ 0x36c0000 │ │ │ │ ldrt r6, [sp], r3, asr #16 │ │ │ │ - blcs 0x14ed74 │ │ │ │ + blcs 0x14ec24 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr5, cr15, {1} │ │ │ │ andcs r9, r8, #12, 22 @ 0x3000 │ │ │ │ andcs r9, r3, r0, lsl #19 │ │ │ │ @ instruction: 0xf82af00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x5482d8 │ │ │ │ - blls 0x5bff9c │ │ │ │ + blls 0x548188 │ │ │ │ + blls 0x5bfe4c │ │ │ │ str r6, [r6], r3, asr #32 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x127e84 │ │ │ │ - bleq 0x10e43ac │ │ │ │ + ldreq pc, [pc, #-276] @ 0x127d34 │ │ │ │ + bleq 0x10e425c │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f0ba8 │ │ │ │ - b 0x14ee558 │ │ │ │ + b 0x14f0a58 │ │ │ │ + b 0x14ee408 │ │ │ │ @ instruction: 0xf00d0289 │ │ │ │ stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ strls r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - beq 0x164108 │ │ │ │ + beq 0x163fb8 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r9, [ip], -r5, lsl #8 │ │ │ │ - bleq 0x3a2c04 │ │ │ │ + bleq 0x3a2ab4 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18b0b1f │ │ │ │ - @ instruction: 0xf856f99d │ │ │ │ - blx 0x33006c │ │ │ │ - b 0x826c1c │ │ │ │ + @ instruction: 0xf856f9a5 │ │ │ │ + blx 0x32ff1c │ │ │ │ + b 0x826acc │ │ │ │ svclt 0x00140f02 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d9, d2 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b94314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {161} @ 0xa1 │ │ │ │ @ instruction: 0xf10a9b08 │ │ │ │ strcc r0, [r1], #-2592 @ 0xfffff5e0 │ │ │ │ - blls 0x26612c │ │ │ │ + blls 0x265fdc │ │ │ │ ldclle 2, cr4, [r9], {163} @ 0xa3 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ - blcs 0x151048 │ │ │ │ + blcs 0x150ef8 │ │ │ │ mcrge 4, 1, pc, cr2, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x127f18 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x127dc8 │ │ │ │ ldmdaeq lr!, {r2, r8, ip, sp, lr, pc} │ │ │ │ ssatmi fp, #9, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f0c3c │ │ │ │ - b 0x14ee5e0 │ │ │ │ + b 0x14f0aec │ │ │ │ + b 0x14ee490 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldccs 0, cr13, [pc, #-456] @ 0x127e84 │ │ │ │ + ldccs 0, cr13, [pc, #-456] @ 0x127d34 │ │ │ │ mcrge 7, 0, pc, cr14, cr15, {3} @ │ │ │ │ andsge pc, r8, sp, asr #17 │ │ │ │ strls r2, [r8], #-1537 @ 0xfffff9ff │ │ │ │ - bleq 0x164198 │ │ │ │ - beq 0x16419c │ │ │ │ + bleq 0x164048 │ │ │ │ + beq 0x16404c │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r5], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x33997c │ │ │ │ + bl 0x33982c │ │ │ │ strtmi r0, [r8], -sl, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x12806f │ │ │ │ - @ instruction: 0xf954f18b │ │ │ │ + ldreq pc, [pc, #-5] @ 0x127f1f │ │ │ │ + @ instruction: 0xf95cf18b │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {160} @ 0xa0 │ │ │ │ - bleq 0x1a44cc │ │ │ │ - beq 0x9644cc │ │ │ │ + bleq 0x1a437c │ │ │ │ + beq 0x96437c │ │ │ │ @ instruction: 0xf84445d9 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ stcls 0, cr10, [r8], {24} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104addd │ │ │ │ - ldrcc r0, [pc], #-1598 @ 0x1280c0 │ │ │ │ + ldrcc r0, [pc], #-1598 @ 0x127f70 │ │ │ │ qsaxmi fp, r6, r8 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f0ccc │ │ │ │ - b 0x14ee668 │ │ │ │ + b 0x14f0b7c │ │ │ │ + b 0x14ee518 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ cmpplt r8, #516 @ p-variant is OBSOLETE @ 0x204 │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0xf04fadcb │ │ │ │ strmi r0, [r6], -r0, lsl #22 │ │ │ │ ldrbmi r2, [pc], -r1, lsl #10 │ │ │ │ strls r2, [r5], -r0, lsl #8 │ │ │ │ - bl 0x239988 │ │ │ │ + bl 0x239838 │ │ │ │ strbmi r0, [r0], -fp, lsl #16 │ │ │ │ ldmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf912f18b │ │ │ │ + @ instruction: 0xf91af18b │ │ │ │ addeq lr, r0, sp, lsl #22 │ │ │ │ @ instruction: 0xf808fa05 │ │ │ │ ldrsbcs pc, [r4, #-128] @ 0xffffff80 @ │ │ │ │ svceq 0x0002ea18 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ adcmi r2, r2, r0, lsl #4 │ │ │ │ tstmi r6, #16777216 @ 0x1000000 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ mcrls 6, 0, r4, cr5, cr4, {1} │ │ │ │ @ instruction: 0xf10b3701 │ │ │ │ ldrmi r0, [r9, #2848]! @ 0xb20 │ │ │ │ - blmi 0x266244 │ │ │ │ + blmi 0x2660f4 │ │ │ │ str sp, [r1, #3292]! @ 0xcdc │ │ │ │ - beq 0x4a42f0 │ │ │ │ + beq 0x4a41a0 │ │ │ │ @ instruction: 0xf14de5b5 │ │ │ │ stmdavs r0, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x7e612c │ │ │ │ - beq 0x164844 │ │ │ │ + blx 0x7e5fdc │ │ │ │ + beq 0x1646f4 │ │ │ │ @ instruction: 0xf18be60a │ │ │ │ - svclt 0x0000fad7 │ │ │ │ + svclt 0x0000fadf │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0002b084 │ │ │ │ ldrmi r2, [r1], r0, lsl #10 │ │ │ │ vld1.16 {d4-d5}, [r3 :256], r3 │ │ │ │ @@ -286561,72 +286476,72 @@ │ │ │ │ adchi pc, r9, r0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xff1cf00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r3, r7, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blmi 0x19c84a8 │ │ │ │ + blmi 0x19c8358 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1682 @ 0xfffff96e │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f4464 │ │ │ │ + blvs 0xfe7f4314 │ │ │ │ rsbsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ teqpvs ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stccs 8, cr6, [r0, #-108] @ 0xffffff94 │ │ │ │ addsmi sp, r8, #-1073741797 @ 0xc000001b │ │ │ │ andcs sp, r3, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf74f4629 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [sl, #424]! @ 0x1a8 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec68e34 │ │ │ │ + bl 0xfec68ce4 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec78260 │ │ │ │ + bl 0xfec78110 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ eorsvs r6, sp, r8, lsl r0 │ │ │ │ - blmi 0x12b9b2c │ │ │ │ + blmi 0x12b99dc │ │ │ │ @ instruction: 0x71b7f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r7, [r8], r0, lsl #8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ - @ instruction: 0xf756300c │ │ │ │ - @ instruction: 0x4604eff4 │ │ │ │ + @ instruction: 0xf757300c │ │ │ │ + @ instruction: 0x4604e89c │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0x20e4784 │ │ │ │ + blx 0x20e4634 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #2342912 @ 0x23c000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xb1b5461d │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ cdp2 0, 11, cr15, cr2, cr12, {0} │ │ │ │ cmnlt r0, r6, lsl #12 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ - svc 0x007ef6e7 │ │ │ │ + stmda r6!, {r3, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andle r2, r8, r1, lsl #26 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x3c8358 │ │ │ │ + blcs 0x3c8208 │ │ │ │ ldccs 1, cr13, [fp, #-12] │ │ │ │ - blhi 0xe180a4 │ │ │ │ + blhi 0xe17f54 │ │ │ │ movwcs r6, #435 @ 0x1b3 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ msrlt (UNDEF: 104), fp │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ @ instruction: 0xf649e00c │ │ │ │ vbic.i32 d22, #3072 @ 0x00000c00 │ │ │ │ @@ -286648,35 +286563,35 @@ │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-439 @ 0xfffffe49 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #12 │ │ │ │ - svc 0x0090f756 │ │ │ │ + ldmda r8!, {r0, r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf14dd1d8 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf92cf7fb │ │ │ │ ldrb r4, [r1, r4, asr #4] │ │ │ │ - blne 0x17f4f28 │ │ │ │ + blne 0x17f4dd8 │ │ │ │ bicle r4, fp, #805306376 @ 0x30000008 │ │ │ │ @ instruction: 0xf06fe759 │ │ │ │ bfi r0, r5, #8, #2 │ │ │ │ - @ instruction: 0xf9e2f18b │ │ │ │ + @ instruction: 0xf9eaf18b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, r6, asr #25 │ │ │ │ - rsbseq r7, lr, r4, asr ip │ │ │ │ - rsbseq r7, lr, ip, lsl #23 │ │ │ │ + rsbseq r7, lr, r6, lsl lr │ │ │ │ + rsbseq r7, lr, r4, lsr #27 │ │ │ │ + ldrsbteq r7, [lr], #-204 @ 0xffffff34 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcge 0x0004b08f │ │ │ │ - blmi 0xfeab9dbc │ │ │ │ + blmi 0xfeab9c6c │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ @ instruction: 0xa054f897 │ │ │ │ rsbsvs r6, fp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xb058f897 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf1b18092 │ │ │ │ @@ -286685,15 +286600,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ cdp2 0, 2, cr15, cr6, cr12, {0} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ cmnpvs pc, #637534208 @ p-variant is OBSOLETE @ 0x26000000 │ │ │ │ @ instruction: 0xf023466a │ │ │ │ - bl 0xfec68fdc │ │ │ │ + bl 0xfec68e8c │ │ │ │ addsmi r0, sl, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [sl], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd429a │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ vstreq d14, [r6, #-692] @ 0xfffffd4c │ │ │ │ @@ -286705,50 +286620,50 @@ │ │ │ │ @ instruction: 0xf8462033 │ │ │ │ @ instruction: 0xf9302033 │ │ │ │ @ instruction: 0xf8212033 │ │ │ │ movwcc r2, #4147 @ 0x1033 │ │ │ │ @ instruction: 0xd1f4429c │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r1, #348] @ 0x15c │ │ │ │ - bge 0x262b0c │ │ │ │ + bge 0x2629bc │ │ │ │ @ instruction: 0x4651bfb8 │ │ │ │ - bge 0x2e2b14 │ │ │ │ + bge 0x2e29c4 │ │ │ │ @ instruction: 0xf644db19 │ │ │ │ vrshr.s64 , , #63 │ │ │ │ - b 0x14e8d8c │ │ │ │ - blx 0xfe1c53ae │ │ │ │ + b 0x14e8c3c │ │ │ │ + blx 0xfe1c525e │ │ │ │ @ instruction: 0xf1071209 │ │ │ │ - bl 0xff1e8850 │ │ │ │ + bl 0xff1e8700 │ │ │ │ teqvs fp, r2, lsr #7 │ │ │ │ ldrsbvs r1, [sl, #-122]! @ 0xffffff86 │ │ │ │ rsbsvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ ldmdbls r3, {r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movtcs pc, #580 @ 0x244 @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vqrdmulh.s d15, d9, d3 │ │ │ │ - blmi 0x1dc0b1c │ │ │ │ + blmi 0x1dc09cc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs r5, #2258 @ 0x8d2 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ - mcr 7, 7, pc, cr10, cr6, {2} @ │ │ │ │ + svc 0x0092f756 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ @ instruction: 0xf974f14d │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0f885 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ - blmi 0x19086ac │ │ │ │ - bvs 0x20024e4 │ │ │ │ + blmi 0x190855c │ │ │ │ + bvs 0x2002394 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464080b5 │ │ │ │ ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -286764,42 +286679,42 @@ │ │ │ │ andcs sp, r8, #120, 2 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ stc2 0, cr15, [r8, #48] @ 0x30 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r1, r2, r3, r7, pc} │ │ │ │ @ instruction: 0x17db613b │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - beq 0x5648f8 │ │ │ │ + beq 0x5647a8 │ │ │ │ @ instruction: 0xf1b861bb │ │ │ │ andle r0, r8, r0, lsl #30 │ │ │ │ ldcvs 6, cr4, [sl, #-260]! @ 0xfffffefc │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ @ instruction: 0xf8e2f7f2 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ - blmi 0x119cbf4 │ │ │ │ + blmi 0x119caa4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ ldmvs fp!, {sp, pc}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r1, lsl #6 │ │ │ │ movwls r2, #8968 @ 0x2308 │ │ │ │ @ instruction: 0xf7564623 │ │ │ │ - strmi lr, [r0], r4, lsl #29 │ │ │ │ + strmi lr, [r0], ip, lsr #30 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14dd106 │ │ │ │ stmdavs r0, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf81ef7fb │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrshlt r6, [r3, #-139]! @ 0xffffff75 │ │ │ │ svcvc 0x0000f518 │ │ │ │ - blmi 0xcdc7a4 │ │ │ │ + blmi 0xcdc654 │ │ │ │ ldrbtmi r6, [fp], #-2170 @ 0xfffff786 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32201 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xf5182348 │ │ │ │ addle r5, r8, #128, 30 @ 0x200 │ │ │ │ @@ -286834,40 +286749,40 @@ │ │ │ │ @ instruction: 0xf8dab148 │ │ │ │ andvs r3, r3, r0 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldrb r6, [r5, r3, asr #32] │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe745 │ │ │ │ strb r0, [r2, -sp, lsl #16] │ │ │ │ - @ instruction: 0xf882f18b │ │ │ │ + @ instruction: 0xf88af18b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, r8, asr #20 │ │ │ │ - rsbseq r7, lr, ip, ror r9 │ │ │ │ - rsbseq r7, lr, r2, lsr r9 │ │ │ │ + @ instruction: 0x007e7b98 │ │ │ │ + rsbseq r7, lr, ip, asr #21 │ │ │ │ + rsbseq r7, lr, r2, lsl #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7f80c │ │ │ │ + bl 0xfec7f6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1dec394 │ │ │ │ + blmi 0x1dec244 │ │ │ │ strmi fp, [r7], -r3, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r0, ror #4 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf1790300 │ │ │ │ eorcs lr, r0, #220, 24 @ 0xdc00 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldcl 1, cr15, [r6], {121} @ 0x79 │ │ │ │ stmdale r8, {r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - blhi 0x7ef4f4 │ │ │ │ + blhi 0x7ef3a4 │ │ │ │ streq r0, [r7, -r7, lsl #14] │ │ │ │ - blne 0x2ea268 │ │ │ │ + blne 0x2ea118 │ │ │ │ @ instruction: 0xf06f008b │ │ │ │ - blmi 0x19e96a8 │ │ │ │ - blls 0x9826c0 │ │ │ │ + blmi 0x19e9558 │ │ │ │ + blls 0x982570 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080bc │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -286885,55 +286800,55 @@ │ │ │ │ strls r6, [r8], #-2076 @ 0xfffff7e4 │ │ │ │ ldmdavs ip, {r3, r9, fp, sp, pc}^ │ │ │ │ strls r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ strls r6, [sl], #-2204 @ 0xfffff764 │ │ │ │ strls r6, [fp], #-2268 @ 0xfffff724 │ │ │ │ strls r6, [ip], #-2332 @ 0xfffff6e4 │ │ │ │ strls r8, [sp], #-2716 @ 0xfffff564 │ │ │ │ - bvs 0x1c4b32c │ │ │ │ + bvs 0x1c4b1dc │ │ │ │ @ instruction: 0xf8ad9412 │ │ │ │ movwcs r3, #56 @ 0x38 │ │ │ │ - bvs 0xffc4d318 │ │ │ │ + bvs 0xffc4d1c8 │ │ │ │ tstmi r4, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r2, r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ - blvs 0xffbf9330 │ │ │ │ + blvs 0xffbf91e0 │ │ │ │ stcvs 3, cr9, [fp], #-96 @ 0xffffffa0 │ │ │ │ stclvs 3, cr9, [fp], #-100 @ 0xffffff9c │ │ │ │ stcvs 3, cr9, [fp], #104 @ 0x68 │ │ │ │ stclvs 3, cr9, [fp], #108 @ 0x6c │ │ │ │ @ instruction: 0xf18a931c │ │ │ │ - strmi pc, [r4], -r5, lsr #18 │ │ │ │ + strmi pc, [r4], -sp, lsr #18 │ │ │ │ rsble r1, r8, r1, asr #24 │ │ │ │ subscs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ stc2l 0, cr15, [ip], #-48 @ 0xffffffd0 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ movwcs sp, #102 @ 0x66 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x35c890 │ │ │ │ - blls 0x380728 │ │ │ │ - blls 0x3c082c │ │ │ │ - blls 0x400930 │ │ │ │ - blls 0x440a34 │ │ │ │ - blls 0x480b38 │ │ │ │ + blls 0x35c740 │ │ │ │ + blls 0x3805d8 │ │ │ │ + blls 0x3c06dc │ │ │ │ + blls 0x4007e0 │ │ │ │ + blls 0x4408e4 │ │ │ │ + blls 0x4809e8 │ │ │ │ @ instruction: 0xf8bd8283 │ │ │ │ movwhi r3, #12344 @ 0x3038 │ │ │ │ rsbvs r9, fp, #18432 @ 0x4800 │ │ │ │ rscvs r9, fp, #20, 22 @ 0x5000 │ │ │ │ cmnvs fp, #22528 @ 0x5800 │ │ │ │ mvnvs r9, #24, 22 @ 0x6000 │ │ │ │ strtvs r9, [fp], #-2841 @ 0xfffff4e7 │ │ │ │ strbtvs r9, [fp], #-2842 @ 0xfffff4e6 │ │ │ │ strtvs r9, [fp], #2843 @ 0xb1b │ │ │ │ strbtvs r9, [fp], #2844 @ 0xb1c │ │ │ │ @ instruction: 0x4621e77d │ │ │ │ ldrtmi r4, [r8], -sl, ror #12 │ │ │ │ - @ instruction: 0xf8ecf18a │ │ │ │ + @ instruction: 0xf8f4f18a │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ movwcs sp, #40 @ 0x28 │ │ │ │ ldrtmi r2, [r1], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ cmnplt r8, #13056 @ p-variant is OBSOLETE @ 0x3300 │ │ │ │ andvs r9, r3, r0, lsl #22 │ │ │ │ subvs r9, r3, r1, lsl #22 │ │ │ │ @@ -286942,40 +286857,40 @@ │ │ │ │ tstvs r3, r4, lsl #22 │ │ │ │ cmpvs r3, r5, lsl #22 │ │ │ │ orrvs r9, r3, r6, lsl #22 │ │ │ │ @ instruction: 0x301cf8bd │ │ │ │ ldrb r8, [ip, -r3, lsl #7] │ │ │ │ ldrtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18a4611 │ │ │ │ - strmi pc, [r4], -fp, asr #17 │ │ │ │ + @ instruction: 0x4604f8d3 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf14caf54 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 7, pc, cr0, cr10, {7} @ │ │ │ │ strb r4, [ip, -r4, asr #4] │ │ │ │ @ instruction: 0xffc8f14c │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #3472 @ 0xd90 │ │ │ │ @ instruction: 0xf14ce7cf │ │ │ │ stmdavs r0, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 6, pc, cr2, cr10, {7} │ │ │ │ str r4, [pc, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ae73b │ │ │ │ - svclt 0x0000ff8d │ │ │ │ + svclt 0x0000ff95 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcge 0x0004b089 │ │ │ │ @ instruction: 0x469a4c7e │ │ │ │ rscsvs r6, ip, r4, lsr #16 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blcs 0x1437f4 │ │ │ │ + blcs 0x1436a4 │ │ │ │ rschi pc, fp, r0, asr #5 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ @ instruction: 0x46154691 │ │ │ │ cmnle r0, r0, lsl #20 │ │ │ │ orrslt r6, fp, #191488 @ 0x2ec00 │ │ │ │ @ instruction: 0x46696bfb │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -286985,40 +286900,40 @@ │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x254c9c │ │ │ │ + blcc 0x254b4c │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0x46306bba │ │ │ │ @ instruction: 0xf7fc6079 │ │ │ │ @ instruction: 0x4603fe51 │ │ │ │ - blmi 0x1a57568 │ │ │ │ + blmi 0x1a57418 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1586 @ 0xfffff9ce │ │ │ │ stmiapl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwls r6, #15355 @ 0x3bfb │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ and sl, sp, r1, lsl #2 │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ shsub16mi r1, r2, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358cb │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ - blvs 0xff0108ac │ │ │ │ + blvs 0xff01075c │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r4, ip, fp, lsr #12 │ │ │ │ orrsvc pc, r1, pc, asr #8 │ │ │ │ @ instruction: 0xf7569400 │ │ │ │ - @ instruction: 0x4603ecbe │ │ │ │ + strmi lr, [r3], -r6, ror #26 │ │ │ │ andsle r1, r9, r2, asr #24 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strtmi sp, [r8], -r4 │ │ │ │ @ instruction: 0xf10f607b │ │ │ │ ldmdavs fp!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r1, {r1, r3, r6, r9, fp, lr} │ │ │ │ ldrshmi r6, [r1], #-138 @ 0xffffff76 │ │ │ │ @@ -287032,51 +286947,51 @@ │ │ │ │ @ instruction: 0xff2ef14c │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r3, #1008 @ 0x3f0 │ │ │ │ movwcs lr, #6110 @ 0x17de │ │ │ │ @ instruction: 0xf00c4618 │ │ │ │ strmi pc, [r5], -fp, ror #22 │ │ │ │ rsble r2, pc, r0, lsl #16 │ │ │ │ - blle 0x1a7410c │ │ │ │ + blle 0x1a73fbc │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r7, r9, sl, lr} │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ bicspl pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, r6, #1703936 @ 0x1a0000 │ │ │ │ @ instruction: 0xf649d248 │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ @ instruction: 0x46932297 │ │ │ │ @ instruction: 0xf8526812 │ │ │ │ - bcs 0x1309e4 │ │ │ │ + bcs 0x130894 │ │ │ │ ldmdavs r2, {r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ rsbsvs r6, sl, fp, lsr r0 │ │ │ │ @ instruction: 0xf8fef7fc │ │ │ │ andcc lr, r0, #3522560 @ 0x35c000 │ │ │ │ strtmi fp, [r0], -r2, asr #7 │ │ │ │ @ instruction: 0xf10f607b │ │ │ │ qadd16mi pc, r2, sp @ │ │ │ │ strmi r4, [r1], r9, lsr #12 │ │ │ │ - stc 6, cr15, [r2], {231} @ 0xe7 │ │ │ │ + stc 6, cr15, [sl], #924 @ 0x39c │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ - bleq 0x164ad8 │ │ │ │ + bleq 0x164988 │ │ │ │ @ instruction: 0xf8dbd207 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ ldrmi r3, [fp], r6, lsr #32 │ │ │ │ ldmdavs fp, {r0, r1, r3, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf649469b │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf7fc2097 │ │ │ │ @@ -287090,31 +287005,31 @@ │ │ │ │ @ instruction: 0xf8c2f7fc │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464de71c │ │ │ │ @ instruction: 0xf06fe76d │ │ │ │ @ instruction: 0xe76f0315 │ │ │ │ movweq pc, #53359 @ 0xd06f @ │ │ │ │ @ instruction: 0xf18ae76c │ │ │ │ - svclt 0x0000fe83 │ │ │ │ + svclt 0x0000fe8b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, lr, lsl #12 │ │ │ │ - ldrshteq r7, [lr], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r7, lr, lr, asr r7 │ │ │ │ + rsbseq r7, lr, r0, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fc08 │ │ │ │ + bl 0xfec7fab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfe32c730 │ │ │ │ + blmi 0xfe32c5e0 │ │ │ │ strmi fp, [r5], -r9, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ ldmdavs fp, {r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9327 │ │ │ │ @ instruction: 0xf1790300 │ │ │ │ eorcs lr, r4, #909312 @ 0xde000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - b 0xff765018 │ │ │ │ + b 0xff764ec8 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ stccs 3, cr3, [lr], {5} │ │ │ │ ldm pc, {r4, fp, ip, lr, pc}^ @ │ │ │ │ addseq pc, r8, r4, lsl r0 @ │ │ │ │ eoreq r0, r3, r3, lsr #32 │ │ │ │ @@ -287132,127 +287047,127 @@ │ │ │ │ eorlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ subscs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xfe8e4acc │ │ │ │ + blx 0xfe8e497c │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ sbchi pc, r0, r0 │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46314618 │ │ │ │ - blx 0xfe664ae0 │ │ │ │ + blx 0xfe664990 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adcshi pc, r6, r0 │ │ │ │ ldmdavs ip, {r0, r5, r9, sl, lr} │ │ │ │ - bge 0x54db00 │ │ │ │ + bge 0x54d9b0 │ │ │ │ @ instruction: 0x4628685c │ │ │ │ ldmvs ip, {r0, r4, sl, ip, pc} │ │ │ │ ldmvs ip, {r1, r4, sl, ip, pc}^ │ │ │ │ ldmdbvs ip, {r0, r1, r4, sl, ip, pc} │ │ │ │ - bhi 0xfe84db24 │ │ │ │ + bhi 0xfe84d9d4 │ │ │ │ @ instruction: 0xf8ad8b1b │ │ │ │ - bvs 0x1ff4c3c │ │ │ │ - bvs 0xff00d744 │ │ │ │ + bvs 0x1ff4aec │ │ │ │ + bvs 0xff00d5f4 │ │ │ │ movwcs r9, #794 @ 0x31a │ │ │ │ @ instruction: 0xf8d7931b │ │ │ │ @ instruction: 0xf8d7c044 │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ ldrls lr, [r5], #-796 @ 0xfffffce4 │ │ │ │ ldrsbt pc, [r8], -r7 @ │ │ │ │ tst lr, #3358720 @ 0x334000 │ │ │ │ ldcvs 12, cr6, [fp], #-752 @ 0xfffffd10 │ │ │ │ @ instruction: 0x3c20e9cd │ │ │ │ @ instruction: 0xf18a9422 │ │ │ │ - @ instruction: 0x4604fa11 │ │ │ │ + @ instruction: 0x4604fa19 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ cdp2 1, 1, cr15, cr12, cr12, {2} │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #2880 @ 0xb40 │ │ │ │ subscs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x1764b58 │ │ │ │ + blx 0x1764a08 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ movwcs sp, #122 @ 0x7a │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x55cd08 │ │ │ │ - blls 0x580b50 │ │ │ │ - blls 0x5c0c54 │ │ │ │ - blls 0x600d58 │ │ │ │ - blls 0x640e5c │ │ │ │ - blls 0x680f60 │ │ │ │ + blls 0x55cbb8 │ │ │ │ + blls 0x580a00 │ │ │ │ + blls 0x5c0b04 │ │ │ │ + blls 0x600c08 │ │ │ │ + blls 0x640d0c │ │ │ │ + blls 0x680e10 │ │ │ │ @ instruction: 0xf8bd8283 │ │ │ │ movwhi r3, #12376 @ 0x3058 │ │ │ │ rsbvs r9, fp, #25600 @ 0x6400 │ │ │ │ adcvs r9, fp, #26624 @ 0x6800 │ │ │ │ @ instruction: 0x632b9b1c │ │ │ │ @ instruction: 0x63ab9b1e │ │ │ │ strtvs r9, [fp], #-2848 @ 0xfffff4e0 │ │ │ │ strbtvs r9, [fp], #-2849 @ 0xfffff4df │ │ │ │ strtvs r9, [fp], #2850 @ 0xb22 │ │ │ │ @ instruction: 0x4621e778 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf9d4f18a │ │ │ │ + @ instruction: 0xf9dcf18a │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ svcge 0x0070f47f │ │ │ │ ldc2l 1, cr15, [lr, #304] @ 0x130 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #61184 @ 0xef00 │ │ │ │ - bge 0x1a293c │ │ │ │ + bge 0x1a27ec │ │ │ │ strtmi r2, [r8], -lr, lsl #2 │ │ │ │ - @ instruction: 0xf9c4f18a │ │ │ │ + @ instruction: 0xf9ccf18a │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ movwcs sp, #53 @ 0x35 │ │ │ │ @ instruction: 0x46312218 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x19cc8c │ │ │ │ - blls 0x1c0bcc │ │ │ │ - blls 0x200cd0 │ │ │ │ - blls 0x240dd4 │ │ │ │ - blls 0x280ed8 │ │ │ │ - blls 0x2c0fdc │ │ │ │ + blls 0x19cb3c │ │ │ │ + blls 0x1c0a7c │ │ │ │ + blls 0x200b80 │ │ │ │ + blls 0x240c84 │ │ │ │ + blls 0x280d88 │ │ │ │ + blls 0x2c0e8c │ │ │ │ strb r6, [fp, -r3, asr #2] │ │ │ │ - bge 0x2f0fe4 │ │ │ │ + bge 0x2f0e94 │ │ │ │ @ instruction: 0xf18a4628 │ │ │ │ - strmi pc, [r4], -r7, lsr #19 │ │ │ │ + strmi pc, [r4], -pc, lsr #19 │ │ │ │ andsle r1, r1, r1, asr #24 │ │ │ │ andscs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf9f4f00c │ │ │ │ - blls 0x3152f4 │ │ │ │ - blls 0x340c04 │ │ │ │ - blls 0x380d08 │ │ │ │ - blls 0x3c0e0c │ │ │ │ - blls 0x400f10 │ │ │ │ + blls 0x3151a4 │ │ │ │ + blls 0x340ab4 │ │ │ │ + blls 0x380bb8 │ │ │ │ + blls 0x3c0cbc │ │ │ │ + blls 0x400dc0 │ │ │ │ ldr r6, [r1, -r3, lsl #2]! │ │ │ │ stc2 1, cr15, [r0, #304]! @ 0x130 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #45312 @ 0xb100 │ │ │ │ @ instruction: 0xf14ce7e6 │ │ │ │ stmdavs r0, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ strb r4, [r2, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ae720 │ │ │ │ - svclt 0x0000fd65 │ │ │ │ + svclt 0x0000fd6d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xb08d4bb3 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r6, [r1], r3, lsl #19 │ │ │ │ - blcs 0x3f7860 │ │ │ │ + blcs 0x3f7710 │ │ │ │ andshi pc, r0, #0, 4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rscseq r0, r7, r9, lsl r1 │ │ │ │ andeq r0, ip, ip │ │ │ │ andeq r0, ip, ip │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ tsteq r5, ip │ │ │ │ @@ -287267,19 +287182,19 @@ │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r3, #40, 12 @ 0x2800000 │ │ │ │ cdp2 0, 2, cr15, cr0, cr11, {0} │ │ │ │ subeq r6, r0, r8, ror #17 │ │ │ │ stc2 1, cr15, [r0, #60]! @ 0x3c │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6e74642 │ │ │ │ - stmdbvs r5!, {r2, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ stmiavs r7!, {r0, r1, r2, r5, r8, pc}^ │ │ │ │ ldmdbls r6, {r0, r8, r9, sp} │ │ │ │ - blne 0x20fa528 │ │ │ │ + blne 0x20fa3d8 │ │ │ │ strtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ @ instruction: 0xf984f00c │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ bichi pc, pc, r0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ rscscs pc, pc, #64, 4 │ │ │ │ sbcvs pc, r7, #204472320 @ 0xc300000 │ │ │ │ @@ -287289,102 +287204,102 @@ │ │ │ │ tstpne r3, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x13b61313 │ │ │ │ bicsne r1, r5, #1275068416 @ 0x4c000000 │ │ │ │ ldmdaeq r3, {r0, r1, r4, r8, r9, ip} │ │ │ │ @ instruction: 0x460100b6 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e79304 │ │ │ │ - blls 0x2635f0 │ │ │ │ + blls 0x263740 │ │ │ │ ldrdeq lr, [r0, -r6] │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0xee1d497f │ │ │ │ @ instruction: 0x464a0f70 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0x1fe6a90 │ │ │ │ + bl 0x9e6940 │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ stmdavs r0, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf10f4620 │ │ │ │ - blmi 0x1d283ac │ │ │ │ - blls 0x402dc4 │ │ │ │ + blmi 0x1d2825c │ │ │ │ + blls 0x402c74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrtmi r8, [r0], -fp, lsl #3 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcc lr, [r3, -r4] │ │ │ │ - bl 0xfe9f0d90 │ │ │ │ - blls 0x6ab18c │ │ │ │ + bl 0xfe9f0c40 │ │ │ │ + blls 0x6ab03c │ │ │ │ ldrmi r4, [r9], #-1610 @ 0xfffff9b6 │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ @ instruction: 0xf8daf923 │ │ │ │ vhadd.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf6c323ff │ │ │ │ ldrmi r6, [r3], #-967 @ 0xfffffc39 │ │ │ │ - blcs 0x4ba5b8 │ │ │ │ + blcs 0x4ba468 │ │ │ │ adcshi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ andeq r0, pc, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r6, lsl #2 │ │ │ │ subeq r0, r4, r7, lsl r1 │ │ │ │ - blmi 0x1628edc │ │ │ │ - bleq 0xa65204 │ │ │ │ + blmi 0x1628d8c │ │ │ │ + bleq 0xa650b4 │ │ │ │ strls r6, [r4], #-2343 @ 0xfffff6d9 │ │ │ │ ldm r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ stm fp, {r0, r1} │ │ │ │ ands r0, r9, r3 │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ - stc2l 1, cr15, [lr, #484] @ 0x1e4 │ │ │ │ + ldc2l 1, cr15, [r6, #484] @ 0x1e4 │ │ │ │ strbmi r3, [r8, #-13] │ │ │ │ vqadd.s8 d6, d16, d24 │ │ │ │ movwcs r8, #313 @ 0x139 │ │ │ │ @ instruction: 0x465a4639 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ @ instruction: 0xf107fd73 │ │ │ │ @ instruction: 0xf105010c │ │ │ │ @ instruction: 0xf179000c │ │ │ │ - ldmvs fp!, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [sp], #-1063 @ 0xfffffbd9 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {188} @ 0xbc │ │ │ │ strtmi sp, [r3], -r2, ror #3 │ │ │ │ @ instruction: 0x465a4639 │ │ │ │ stcls 6, cr4, [r4], {40} @ 0x28 │ │ │ │ ldc2l 0, cr15, [lr, #-44] @ 0xffffffd4 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, ip, r5, lsl #2 │ │ │ │ - blx 0x196541a │ │ │ │ + blx 0x1b652ca │ │ │ │ @ instruction: 0x46429916 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8ccf00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x2092a8 │ │ │ │ + bls 0x209158 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ stc2l 0, cr15, [sl, #-44] @ 0xffffffd4 │ │ │ │ @ instruction: 0xf04fe77e │ │ │ │ ldr r0, [r3, -r2, lsl #16] │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601e710 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e79304 │ │ │ │ - blls 0x263494 │ │ │ │ + blls 0x2635e4 │ │ │ │ stmibvs r4, {r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ eorcc r2, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf802f00c │ │ │ │ @ instruction: 0xf804fb00 │ │ │ │ vabd.s8 d30, d11, d0 │ │ │ │ vrsra.s64 q10, q8, #64 │ │ │ │ stmibvs r2, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ @@ -287400,37 +287315,37 @@ │ │ │ │ mvnsmi pc, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ ldmdavs fp, {r0, r2, r8, fp, sp, pc} │ │ │ │ ldmdbcc ip!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #5784 @ 0x1698 │ │ │ │ - bge 0x37a790 │ │ │ │ + bge 0x37a640 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - bl 0x2e82f8 │ │ │ │ + bl 0x2e81a8 │ │ │ │ @ instruction: 0xf1790008 │ │ │ │ - @ instruction: 0xf8d5fd55 │ │ │ │ + @ instruction: 0xf8d5fd5d │ │ │ │ @ instruction: 0xf100a014 │ │ │ │ - bl 0x2ab388 │ │ │ │ + bl 0x2ab238 │ │ │ │ @ instruction: 0xf1050108 │ │ │ │ @ instruction: 0xf8c50028 │ │ │ │ @ instruction: 0xf1799014 │ │ │ │ - stmdbvs r3!, {r0, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r3, [r6], #-1793 @ 0xfffff8ff │ │ │ │ adcsmi r4, fp, #1291845632 @ 0x4d000000 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8a04 │ │ │ │ @ instruction: 0xf8da9018 │ │ │ │ str r3, [r5, -r4] │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ svclt 0x0000e71e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, ip, asr r1 │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ - eorseq pc, r3, r8, ror #1 │ │ │ │ + rsbseq r7, lr, ip, lsr #5 │ │ │ │ + ldrhteq lr, [r3], -r0 │ │ │ │ + eorseq lr, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4957 │ │ │ │ stmdbvs r3!, {r2, r5, r8, r9, fp}^ │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vrecps.f32 q13, , │ │ │ │ vrsra.s64 q10, q8, #64 │ │ │ │ @@ -287444,22 +287359,22 @@ │ │ │ │ muls r6, fp, r6 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r0], -r5, lsl #20 │ │ │ │ ldc2 0, cr15, [ip], #44 @ 0x2c │ │ │ │ msreq CPSR_f, r7, lsl #2 │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff065560 │ │ │ │ - bl 0x28356c │ │ │ │ + blx 0xff265410 │ │ │ │ + bl 0x28341c │ │ │ │ stmdbvs r3!, {r0, r1, r9, fp} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, sl, lr}^ │ │ │ │ strbmi r1, [fp, #-2471] @ 0xfffff659 │ │ │ │ @ instruction: 0xf107d970 │ │ │ │ ldmdbvs lr!, {r3, r5}^ │ │ │ │ - ldc2l 1, cr15, [r6], #484 @ 0x1e4 │ │ │ │ + ldc2l 1, cr15, [lr], #484 @ 0x1e4 │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ andcc r9, r1, r4, lsl #20 │ │ │ │ strmi r4, [r3], #-1115 @ 0xfffffba5 │ │ │ │ addsmi r6, r3, #-1073741794 @ 0xc000001e │ │ │ │ stmibvs r3!, {r1, r3, r4, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @@ -287471,74 +287386,74 @@ │ │ │ │ ldmib r2!, {r8, r9, sp}^ │ │ │ │ movwcc r0, #4354 @ 0x1102 │ │ │ │ stmia r5!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdbmi fp!, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnsmi pc, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bleq 0xa6541c │ │ │ │ + bleq 0xa652cc │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ - bcc 0x467344 │ │ │ │ + bcc 0x4671f4 │ │ │ │ movwcc r9, #4868 @ 0x1304 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf107e019 │ │ │ │ @ instruction: 0xf1790010 │ │ │ │ - blls 0x2e8300 │ │ │ │ + blls 0x2e81d0 │ │ │ │ eorsvs r4, r8, r8, lsl r4 │ │ │ │ stmdale r1!, {r3, r6, r8, sl, lr} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ stc2l 0, cr15, [r2], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xf1079b04 │ │ │ │ stmiane r8!, {r4, r8}^ │ │ │ │ - blx 0x1a65610 │ │ │ │ + blx 0x1c654c0 │ │ │ │ strtmi r6, [r7], #-2107 @ 0xfffff7c5 │ │ │ │ - bl 0xfeb7a0a8 │ │ │ │ + bl 0xfeb79f58 │ │ │ │ ldmdavs ip!, {r0, r1, r8, fp} │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrtmi r4, [r9], -r3, lsr #12 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf00b9c05 │ │ │ │ stmdals r4, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1794428 │ │ │ │ - strbt pc, [sp], pc, asr #20 @ │ │ │ │ + usat pc, #13, r7, asr #20 @ │ │ │ │ stmibvs r3!, {r0, r2, sl, fp, ip, pc}^ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r7], r3, ror #3 │ │ │ │ stmibvs r3!, {r2, sl, fp, ip, pc}^ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r1], r3, ror #3 │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ @ instruction: 0xf06fe6de │ │ │ │ strbt r0, [r9], -sp, lsl #12 │ │ │ │ - blx 0x10656aa │ │ │ │ + blx 0x126555a │ │ │ │ stc2l 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ - eorseq pc, r3, r8, ror #1 │ │ │ │ - ldrshteq pc, [r3], -r8 @ │ │ │ │ + eorseq lr, r3, r8, lsr #31 │ │ │ │ + ldrhteq lr, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec80294 │ │ │ │ + bl 0xfec80144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r8, asr #31 │ │ │ │ addlt r4, r7, sp, lsr #19 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [ip], -r0, lsl #2 │ │ │ │ svceq 0x0025f1bc │ │ │ │ @ instruction: 0xf1bcdc42 │ │ │ │ ldcle 15, cr0, [r2], {18} │ │ │ │ mvnscc pc, #12, 2 │ │ │ │ stmdale r1!, {r0, r1, r2, r3, r8, r9, fp, sp} │ │ │ │ movweq pc, #8620 @ 0x21ac @ │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r0, r3, r6, r8, pc}^ @ │ │ │ │ - bvs 0xfea250dc │ │ │ │ - bvs 0x9f1e7c │ │ │ │ + bvs 0xfea24f8c │ │ │ │ + bvs 0x9f1d2c │ │ │ │ @ instruction: 0x2323236a │ │ │ │ strbls r6, [sl, #-2595]! @ 0xfffff5dd │ │ │ │ @ instruction: 0xf1ac00ca │ │ │ │ movwcs r0, #4627 @ 0x1213 │ │ │ │ @ instruction: 0xf64c4093 │ │ │ │ vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ andsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ @@ -287579,51 +287494,51 @@ │ │ │ │ tstlt ip, ip, asr #3 │ │ │ │ stmdane r1!, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ sbcle r4, r7, #140, 4 @ 0xc0000008 │ │ │ │ stmdbcs r0, {r0, r1, r3, r8, fp, ip, pc} │ │ │ │ sbchi pc, r0, r0, asr #32 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ @ instruction: 0xf8c39a0a │ │ │ │ - bls 0x3f1f28 │ │ │ │ + bls 0x3f1dd8 │ │ │ │ cmppmi ip, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ msrcs SPSR_, #12779520 @ 0xc30000 │ │ │ │ - blls 0x3e1394 │ │ │ │ + blls 0x3e1244 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stcls 6, cr4, [fp], {96} @ 0x60 │ │ │ │ @ instruction: 0xf1889400 │ │ │ │ - strmi pc, [r4], -r9, asr #25 │ │ │ │ + @ instruction: 0x4604fcd1 │ │ │ │ @ instruction: 0xd1af1c41 │ │ │ │ - blx 0xff3656ec │ │ │ │ + blx 0xff36559c │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #3555328 @ 0x364000 │ │ │ │ @ instruction: 0xf1ace7a8 │ │ │ │ - blcs 0x329e64 │ │ │ │ + blcs 0x329d14 │ │ │ │ andge sp, r1, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - mulseq r2, pc, r1 @ │ │ │ │ - mulseq r2, pc, r1 @ │ │ │ │ - andseq r9, r2, r9, ror r2 │ │ │ │ - andseq r9, r2, r1, lsl r1 │ │ │ │ - andseq r9, r2, r1, lsl r1 │ │ │ │ - andseq r9, r2, r1, lsl #2 │ │ │ │ - andseq r9, r2, r1, lsl #2 │ │ │ │ - andseq r9, r2, r1, lsl r1 │ │ │ │ - andseq r9, r2, r1, lsl r1 │ │ │ │ + andseq r9, r2, pc, asr #32 │ │ │ │ + andseq r9, r2, pc, asr #32 │ │ │ │ + andseq r9, r2, r9, lsr #2 │ │ │ │ + andseq r8, r2, r1, asr #31 │ │ │ │ + andseq r8, r2, r1, asr #31 │ │ │ │ + @ instruction: 0x00128fb1 │ │ │ │ + @ instruction: 0x00128fb1 │ │ │ │ + andseq r8, r2, r1, asr #31 │ │ │ │ + andseq r8, r2, r1, asr #31 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ cdp2 0, 14, cr15, cr10, cr11, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x4601809f │ │ │ │ strtmi r9, [r2], -sl, lsl #22 │ │ │ │ strb r2, [sl, pc] │ │ │ │ stcls 6, cr4, [fp], {34} @ 0x22 │ │ │ │ stmdbge r4, {sl, ip, pc} │ │ │ │ andcs r9, r2, sl, lsl #22 │ │ │ │ strls r2, [r4], #-1024 @ 0xfffffc00 │ │ │ │ - stc2 1, cr15, [lr], {136} @ 0x88 │ │ │ │ + ldc2 1, cr15, [r6], {136} @ 0x88 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ stmdavs r0, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf99ef7fa │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bf5f80 │ │ │ │ movwcs sl, #3947 @ 0xf6b │ │ │ │ @@ -287650,59 +287565,59 @@ │ │ │ │ @ instruction: 0xf8d4d058 │ │ │ │ strhvs r3, [r3], -r4 │ │ │ │ ldr r2, [fp, -r0, lsl #8]! │ │ │ │ stcls 6, cr4, [fp], {34} @ 0x22 │ │ │ │ strbtmi r9, [r0], -r0, lsl #8 │ │ │ │ stmdbge r4, {r2, r8, ip, pc} │ │ │ │ @ instruction: 0xf1889b0a │ │ │ │ - strmi pc, [r4], -r9, asr #24 │ │ │ │ + @ instruction: 0x4604fc51 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - blx 0x13657ec │ │ │ │ + blx 0x136569c │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #1458176 @ 0x164000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ svcge 0x0026f4bf │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ cdp2 0, 8, cr15, cr0, cr11, {0} │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ andvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0x4661e71a │ │ │ │ - rsbvs pc, r4, r7, asr #12 │ │ │ │ + eorpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #-232]! @ 0xffffff18 │ │ │ │ ldmib sp, {r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwmi r2, #41226 @ 0xa10a │ │ │ │ @ instruction: 0xf47f4322 │ │ │ │ @ instruction: 0xf503af0b │ │ │ │ @ instruction: 0xf04f5300 │ │ │ │ @ instruction: 0xf8c332ff │ │ │ │ strb r2, [r7, r4, ror #6] │ │ │ │ subsvs pc, fp, #679477248 @ 0x28800000 │ │ │ │ @ instruction: 0xf8d26e12 │ │ │ │ - blvs 0xfe5b15b8 │ │ │ │ + blvs 0xfe5b1468 │ │ │ │ @ instruction: 0xf5a0b1ca │ │ │ │ stmdbls fp, {r1, r2, r4, r5, ip, lr} │ │ │ │ movwls r3, #14384 @ 0x3830 │ │ │ │ - blls 0x1fb168 │ │ │ │ + blls 0x1fb018 │ │ │ │ eorsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ addmi r6, r2, #1179648 @ 0x120000 │ │ │ │ andcs sp, r1, #8, 6 @ 0x20000000 │ │ │ │ ldrmi r9, [r1], -r3, lsl #6 │ │ │ │ - ldc2l 7, cr15, [r2], #312 @ 0x138 │ │ │ │ + ldc2 7, cr15, [sl, #312] @ 0x138 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0022f47f │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ stmdals fp, {r2, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - @ instruction: 0xf9cef18a │ │ │ │ + @ instruction: 0xf9d6f18a │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ - blls 0x3e8658 │ │ │ │ + blls 0x3e8508 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ ldr r2, [lr, -r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [fp], r7, lsl #1 │ │ │ │ @@ -287733,18 +287648,18 @@ │ │ │ │ strcc r0, [r4], #-2049 @ 0xfffff7ff │ │ │ │ movwcs sp, #4104 @ 0x1008 │ │ │ │ strtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7dcd1f1 │ │ │ │ tstcs r4, r8, ror #24 │ │ │ │ - blx 0xfe36583c │ │ │ │ + blx 0xfe3656ec │ │ │ │ strmi r2, [r5], -r4, lsl #2 │ │ │ │ andeq pc, r1, r8, lsl #2 │ │ │ │ - blx 0xfe1e5848 │ │ │ │ + blx 0xfe1e56f8 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr0, {4} │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ ldrtmi r4, [r4], -r9, lsr #13 │ │ │ │ stmdavs r0, {r0, r1, r3, sp, lr, pc} │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ cdp2 0, 9, cr15, cr0, cr11, {0} │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ @@ -287799,45 +287714,45 @@ │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ str sp, [r8, sl, ror #3]! │ │ │ │ movwcs r4, #1738 @ 0x6ca │ │ │ │ @ instruction: 0xf8ca4658 │ │ │ │ @ instruction: 0xf00b3000 │ │ │ │ strmi pc, [r4], -r3, lsr #28 │ │ │ │ addsle r2, lr, r0, lsl #16 │ │ │ │ - bicsmi pc, ip, r7, asr #12 │ │ │ │ + orrscc pc, ip, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffaf7fa │ │ │ │ @ instruction: 0xf649b120 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdavs ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vnmls.f64 d4, d13, d23 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldmiblt r3!, {r2, r8, r9, fp, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r4, ip, r2, lsr #12 │ │ │ │ tstcs fp, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - mrc 7, 3, APSR_nzcv, cr4, cr5, {2} │ │ │ │ + svc 0x001cf755 │ │ │ │ @ instruction: 0xf1b94681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf14caf7c │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf80ef7fa │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdbls r0, {r0, r1, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ - bls 0x27adf8 │ │ │ │ + bls 0x27aca8 │ │ │ │ strls r3, [r0, #-12] │ │ │ │ orrne pc, r3, r0, asr #4 │ │ │ │ - mrc 7, 2, APSR_nzcv, cr10, cr5, {2} │ │ │ │ + svc 0x0002f755 │ │ │ │ strb r4, [r4, r1, lsl #13]! │ │ │ │ - blcs 0x13add4 │ │ │ │ + blcs 0x13ac84 │ │ │ │ svcge 0x0027f47f │ │ │ │ andcs r2, r1, r4, lsl #2 │ │ │ │ @ instruction: 0xf9c2f10f │ │ │ │ tstcs r4, r5, lsl #12 │ │ │ │ @ instruction: 0xf10f2001 │ │ │ │ @ instruction: 0x4682f9bd │ │ │ │ eorvs r4, pc, r0, lsl #13 │ │ │ │ @@ -287845,15 +287760,15 @@ │ │ │ │ @ instruction: 0xf10f2104 │ │ │ │ @ instruction: 0x2104f9b5 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xf9b0f10f │ │ │ │ str r4, [pc, -r0, lsl #13]! │ │ │ │ str r6, [r2, lr, lsr #32] │ │ │ │ ldr r4, [sl, r2, asr #13] │ │ │ │ - rsbseq r6, lr, sl, asr r9 │ │ │ │ + rsbseq r6, lr, sl, lsr #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ @ instruction: 0x4698b0b3 │ │ │ │ @ instruction: 0x46074bb1 │ │ │ │ sbcslt r4, r4, #143654912 @ 0x8900000 │ │ │ │ @@ -287885,15 +287800,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #1008 @ 0x3f0 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1894638 │ │ │ │ - @ instruction: 0x4605fadb │ │ │ │ + strmi pc, [r5], -r3, ror #21 │ │ │ │ mvnle r1, r3, asr #24 │ │ │ │ @ instruction: 0xf872f14c │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #524 @ 0x20c │ │ │ │ movwcs lr, #6108 @ 0x17dc │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ @@ -287911,22 +287826,22 @@ │ │ │ │ strls sl, [sp], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [lr], #-8 │ │ │ │ ldrdmi pc, [ip], -ip │ │ │ │ @ instruction: 0xf8dc940f │ │ │ │ ldrls r4, [r0], #-16 │ │ │ │ @ instruction: 0x4014f8bc │ │ │ │ - blvs 0x1c4e70c │ │ │ │ + blvs 0x1c4e5bc │ │ │ │ @ instruction: 0xc018f8bc │ │ │ │ strcs r9, [r0], #-1050 @ 0xfffffbe6 │ │ │ │ subgt pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r1, r2, r3, r5, r6, r9, fp, sp, lr}^ │ │ │ │ - bvs 0xffc82734 │ │ │ │ + bvs 0xffc825e4 │ │ │ │ ldrpl lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe765d08 │ │ │ │ + blx 0xfe965bb8 │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff40f7f9 │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ @@ -287940,25 +287855,25 @@ │ │ │ │ andvs r9, r3, ip, lsl #22 │ │ │ │ subvs r9, r3, sp, lsl #22 │ │ │ │ addvs r9, r3, lr, lsl #22 │ │ │ │ sbcvs r9, r3, pc, lsl #22 │ │ │ │ tstvs r3, r0, lsl fp │ │ │ │ addhi r9, r3, #17408 @ 0x4400 │ │ │ │ strhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - bls 0x7ca348 │ │ │ │ + bls 0x7ca1f8 │ │ │ │ cmnvs r2, #22528 @ 0x5800 │ │ │ │ - blls 0x7420d0 │ │ │ │ + blls 0x741f80 │ │ │ │ ldrb r6, [r1, -r3, ror #5]! │ │ │ │ str r4, [r3, r3, asr #12] │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf178a81e │ │ │ │ - blge 0x8e4878 │ │ │ │ + blge 0x8e4728 │ │ │ │ tstcs r0, r2, lsl #4 │ │ │ │ @ instruction: 0xf1894638 │ │ │ │ - andcc pc, r1, r9, asr sl @ │ │ │ │ + andcc pc, r1, r1, ror #20 │ │ │ │ stcls 0, cr13, [ip, #-500]! @ 0xfffffe0c │ │ │ │ strtmi r2, [r8], -r2, lsl #2 │ │ │ │ @ instruction: 0xf916f10f │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ addshi pc, r4, r0 │ │ │ │ rsbeq r2, sl, r1, lsl #6 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ @@ -287969,41 +287884,41 @@ │ │ │ │ ldmdane r2, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf830dd05 │ │ │ │ @ instruction: 0xf8213b02 │ │ │ │ addmi r3, sl, #2048 @ 0x800 │ │ │ │ @ instruction: 0x4622d1f9 │ │ │ │ ldrtmi r4, [r3], -r9, asr #12 │ │ │ │ @ instruction: 0xf1894638 │ │ │ │ - @ instruction: 0x4605fa33 │ │ │ │ + @ instruction: 0x4605fa3b │ │ │ │ tstle r5, r8, ror #24 │ │ │ │ @ instruction: 0xffcaf14b │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #3504 @ 0xdb0 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf178a81e │ │ │ │ - blge 0x8e4804 │ │ │ │ + blge 0x8e46b4 │ │ │ │ andcs r4, r2, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf1892100 │ │ │ │ - andcc pc, r1, pc, lsl sl @ │ │ │ │ + andcc pc, r1, r7, lsr #20 │ │ │ │ stcls 0, cr13, [ip], #-312 @ 0xfffffec8 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ rsbeq r2, r2, r3 │ │ │ │ @ instruction: 0xf00b9201 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {80} @ 0x50 │ │ │ │ - bls 0x1a0c14 │ │ │ │ + bls 0x1a0ac4 │ │ │ │ ldmne r2!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ - blne 0x1e78c8 │ │ │ │ - blne 0x1e7880 │ │ │ │ + blne 0x1e7778 │ │ │ │ + blne 0x1e7730 │ │ │ │ @ instruction: 0xd1f9429a │ │ │ │ @ instruction: 0xf10f4630 │ │ │ │ smuadx pc, fp, r8 @ │ │ │ │ - blge 0x1bb098 │ │ │ │ + blge 0x1baf48 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9fef189 │ │ │ │ + blx 0x2e5cec │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ @ instruction: 0xf14bd105 │ │ │ │ stmdavs r0, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr6, cr9, {7} @ │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r8, lsr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ @@ -288028,25 +287943,25 @@ │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr3, cr15, {3} │ │ │ │ @ instruction: 0x4630e6d0 │ │ │ │ @ instruction: 0xfff8f10e │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf189e6ca │ │ │ │ - svclt 0x0000ff2f │ │ │ │ + svclt 0x0000ff37 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e6c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r9, r3, lsl #1 │ │ │ │ tstcs r0, r2, lsl #30 │ │ │ │ - blmi 0xfee7b138 │ │ │ │ + blmi 0xfee7afe8 │ │ │ │ cmnvs sl, r6, lsl #12 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ stmib r7, {r0, r3, r4, r5, r9, sp, lr}^ │ │ │ │ stmib r7, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0x63b9110c │ │ │ │ mvnsvs r6, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -288064,20 +287979,20 @@ │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ strdmi r7, [fp], -r8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdage r2, {r0, r1, r2, r4, r5, r8, pc} │ │ │ │ teqvs r8, #0, 2 │ │ │ │ - bl 0x1865f0c │ │ │ │ + bl 0x1865dbc │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ @ instruction: 0xf8d963bb │ │ │ │ mvnsvs r3, ip │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - strthi pc, [pc], #-512 @ 0x129940 │ │ │ │ + strthi pc, [pc], #-512 @ 0x1297f0 │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ stccs 1, cr6, [r0, #-748] @ 0xfffffd14 │ │ │ │ adchi pc, r7, r0 │ │ │ │ ldmib r7, {r0, r8, r9, sp}^ │ │ │ │ ldrmi r1, [r8], -r6, lsl #4 │ │ │ │ @ instruction: 0xf992f7fa │ │ │ │ ldmdblt r8!, {r1, r7, r9, sl, lr} │ │ │ │ @@ -288089,37 +288004,37 @@ │ │ │ │ movwge lr, #43463 @ 0xa9c7 │ │ │ │ vqdmulh.s , q0, q10 │ │ │ │ vmls.f d22, d16, d0[4] │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, r8, sl} │ │ │ │ ldrbpl pc, [r8], #1609 @ 0x649 @ │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf649d248 │ │ │ │ @ instruction: 0xf2c05bf8 │ │ │ │ @ instruction: 0xf8db2b97 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ - blcs 0x135a4c │ │ │ │ + blcs 0x1358fc │ │ │ │ @ instruction: 0xf8d3d03e │ │ │ │ @ instruction: 0xf6498004 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf7fb2097 │ │ │ │ @ instruction: 0xf1b8f8cb │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr}^ │ │ │ │ cdp2 1, 14, cr15, cr10, cr14, {0} │ │ │ │ @ instruction: 0x46806abb │ │ │ │ andne lr, r0, #3457024 @ 0x34c000 │ │ │ │ - bl 0xff4e7578 │ │ │ │ + ldcl 6, cr15, [r6], #-920 @ 0xfffffc68 │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @@ -288135,29 +288050,29 @@ │ │ │ │ @ instruction: 0xff2af10e │ │ │ │ svceq 0x0000f1ba │ │ │ │ rsb sp, r0, fp, rrx │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf88ef7fb │ │ │ │ @ instruction: 0xf8d96b7b │ │ │ │ - blcs 0x3f1a98 │ │ │ │ + blcs 0x3f1948 │ │ │ │ strcs fp, [r0, #-3988] @ 0xfffff06c │ │ │ │ - bcs 0x404744 │ │ │ │ + bcs 0x4045f4 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ cmnvs ip, #0, 8 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf107494f │ │ │ │ ldrtmi r0, [r2], -r0, lsr #6 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - bl 0xff6e77d4 │ │ │ │ + ldcl 7, cr15, [lr], #-340 @ 0xfffffeac │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14bd1d2 │ │ │ │ stmdavs r0, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2, #-996]! @ 0xfffffc1c │ │ │ │ @ instruction: 0xf1ba4244 │ │ │ │ eorsle r0, r8, r0, lsl #30 │ │ │ │ ldmib r7, {r0, r2, r3, r5, sp, lr, pc}^ │ │ │ │ @@ -288172,68 +288087,68 @@ │ │ │ │ ldrbtmi r4, [sl], #-2616 @ 0xfffff5c8 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ msrne R9_fiq, r0 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf500697a │ │ │ │ andls r5, r0, #13 │ │ │ │ ldrtmi r3, [r2], -ip │ │ │ │ - bl 0xfeb67830 │ │ │ │ + mrrc 7, 5, pc, r0, cr5 @ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14bd105 │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ ldmibvs sl!, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldmibvs r9!, {r0, r8, r9, sp} │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0x1be5b30 │ │ │ │ + blx 0x1be59e0 │ │ │ │ @ instruction: 0xf10e4650 │ │ │ │ - blmi 0xa295f8 │ │ │ │ - blvs 0x3b78 │ │ │ │ + blmi 0xa294a8 │ │ │ │ + blvs 0x3a28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r5, asr #6 │ │ │ │ ldrtmi r3, [sp], r4, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d98ff0 │ │ │ │ strbtmi r3, [ip], -r4 │ │ │ │ @ instruction: 0xf103627b │ │ │ │ vld4.8 {d0-d3}, [r0], r8 │ │ │ │ @ instruction: 0xf021617f │ │ │ │ - bl 0xfec69f84 │ │ │ │ + bl 0xfec69e34 │ │ │ │ addmi r0, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [ip], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd428c │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ - bl 0xfec79b68 │ │ │ │ + bl 0xfec79a18 │ │ │ │ stmdbcs r0, {r0, r8, sl, fp} │ │ │ │ cmpphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7fb6239 │ │ │ │ @ instruction: 0xf110fcc7 │ │ │ │ strmi r0, [r4], -lr, lsl #30 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ eorsvs r3, fp, #-67108861 @ 0xfc000003 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldr sl, [ip, sp, lsr #29]! │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe6c46018 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, lr, r8, lsl r4 │ │ │ │ - ldrhteq r6, [lr], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r6, lr, r8, ror #10 │ │ │ │ + rsbseq r6, lr, lr, lsl #10 │ │ │ │ @ instruction: 0xf8d92301 │ │ │ │ @ instruction: 0x46181010 │ │ │ │ - blx 0x665bdc │ │ │ │ + blx 0x665a8c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stccs 2, cr8, [r0, #-996] @ 0xfffffc1c │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf64b6b79 │ │ │ │ @ instruction: 0xf2c01bb0 │ │ │ │ pkhbtmi r2, r0, r7, lsl #23 │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ @@ -288255,49 +288170,49 @@ │ │ │ │ vqadd.s8 d29, d0, d19 │ │ │ │ addmi r1, r1, #23 │ │ │ │ mrshi pc, (UNDEF: 2) @ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ @ instruction: 0x465281d9 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - b 0xfebe77c0 │ │ │ │ + bl 0x15e7670 │ │ │ │ cdpcs 8, 0, cr6, cr11, cr14, {1} │ │ │ │ ldmib r7, {r1, r2, r3, r4, r8, fp, ip, lr, pc}^ │ │ │ │ rsbsmi r3, r2, #12, 2 │ │ │ │ andeq pc, r3, #2 │ │ │ │ andcc r4, ip, #184549376 @ 0xb000000 │ │ │ │ addsmi r1, sl, #93184 @ 0x16c00 │ │ │ │ - bne 0xfe81fc94 │ │ │ │ + bne 0xfe81fb44 │ │ │ │ tstle r1, #805306379 @ 0x3000000b │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmvs r8!, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ streq pc, [r3], -r6, lsr #32 │ │ │ │ ldrtmi r3, [r5], #-771 @ 0xfffffcfd │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ ldmdbvs fp!, {r3, r4, r7, sl, lr} │ │ │ │ @ instruction: 0xf108695a │ │ │ │ - bne 0x7ea898 │ │ │ │ + bne 0x7ea748 │ │ │ │ adcsle r4, r2, #-1610612727 @ 0xa0000009 │ │ │ │ - bvs 0x1a43cc │ │ │ │ - bcs 0x1a3838 │ │ │ │ + bvs 0x1a427c │ │ │ │ + bcs 0x1a36e8 │ │ │ │ bichi pc, sl, r0 │ │ │ │ bicle r2, fp, r2, lsl #20 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf8d860eb │ │ │ │ @ instruction: 0x612b3010 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strb r6, [ip, fp, ror #2] │ │ │ │ - blle 0x17b5494 │ │ │ │ - blvs 0xff966598 │ │ │ │ - bleq 0xfe6a679c │ │ │ │ + blle 0x17b5344 │ │ │ │ + blvs 0xff966448 │ │ │ │ + bleq 0xfe6a664c │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ ldmpl r8, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorsle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -288306,91 +288221,91 @@ │ │ │ │ @ instruction: 0xf6496812 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x617a2097 │ │ │ │ @ instruction: 0xf7fa613b │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dbb37a │ │ │ │ eorscs fp, r8, #0 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8d847d8 │ │ │ │ addsmi r2, r6, #0 │ │ │ │ strcs fp, [r0], -r8, lsr #30 │ │ │ │ ldmdbvs fp!, {r0, r2, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf853681b │ │ │ │ tstlt r6, r6, lsr #32 │ │ │ │ @ instruction: 0xf6496836 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf7fa2097 │ │ │ │ - bvs 0xff029994 │ │ │ │ + bvs 0xff029844 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ svclt 0x002842a1 │ │ │ │ ldrmi r4, [r0, r1, lsr #12]! │ │ │ │ svcpl 0x0080f510 │ │ │ │ strmi sp, [r4], -r7, lsl #6 │ │ │ │ @ instruction: 0xf649e6db │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf7fa2097 │ │ │ │ - blvs 0x2029970 │ │ │ │ + blvs 0x2029820 │ │ │ │ @ instruction: 0xf8d92b0b │ │ │ │ svclt 0x00983014 │ │ │ │ - bleq 0x165e94 │ │ │ │ + bleq 0x165d44 │ │ │ │ @ instruction: 0x461e461a │ │ │ │ @ instruction: 0xf8d7bf88 │ │ │ │ - blcs 0x415e24 │ │ │ │ - bvs 0x10dfef0 │ │ │ │ + blcs 0x415cd4 │ │ │ │ + bvs 0x10dfda0 │ │ │ │ @ instruction: 0xf8c96bbb │ │ │ │ @ instruction: 0xf8c95014 │ │ │ │ mrcne 0, 3, r3, cr3, cr8, {0} │ │ │ │ movwcc r6, #14973 @ 0x3a7d │ │ │ │ andpl pc, r4, r9, asr #17 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0xf8d9aeb8 │ │ │ │ movwcs r1, #0 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @ instruction: 0xf922f00b │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ andhi pc, sp, #0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - stmib ip!, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0xfe6677ec │ │ │ │ @ instruction: 0xf43f2d01 │ │ │ │ ldmdahi r3!, {r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf47f2b0a │ │ │ │ ldccs 14, cr10, [fp, #-640] @ 0xfffffd80 │ │ │ │ mrcge 6, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0x3018f8b8 │ │ │ │ andscc pc, r8, r8, asr #17 │ │ │ │ - bvs 0xfefa3824 │ │ │ │ + bvs 0xfefa36d4 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf1074632 │ │ │ │ @ instruction: 0xf8c10320 │ │ │ │ stmibmi r0, {pc}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - b 0x867b48 │ │ │ │ + b 0xff2679f8 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ stc2 1, cr15, [r6], #300 @ 0x12c │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #187392 @ 0x2dc00 │ │ │ │ @ instruction: 0xf14be60d │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfed67dfa │ │ │ │ + blx 0xfed67caa │ │ │ │ ldrbt r4, [r8], -r4, asr #4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf6e64618 │ │ │ │ - str lr, [r2, -lr, lsr #19] │ │ │ │ + smlsd r2, r6, sl, lr │ │ │ │ strbtmi r3, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldr r6, [pc], r8 │ │ │ │ @ instruction: 0x1010f8d9 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8d0f00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1bb81bc │ │ │ │ @@ -288406,31 +288321,31 @@ │ │ │ │ movwmi lr, #2523 @ 0x9db │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ ldrdcc pc, [r8], -fp │ │ │ │ streq pc, [ip], -r4, lsr #3 │ │ │ │ andcc pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8db4635 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ - blcs 0x1119aa4 │ │ │ │ + blcs 0x1119954 │ │ │ │ addhi pc, r4, r0 │ │ │ │ svclt 0x00984554 │ │ │ │ stmdble sl, {r1, r2, r3, r4, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ streq pc, [ip], -sl, lsr #3 │ │ │ │ @ instruction: 0xf04360fe │ │ │ │ @ instruction: 0xf8c90308 │ │ │ │ @ instruction: 0xf8db3018 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf8dbd14b │ │ │ │ - blcs 0x335ed8 │ │ │ │ + blcs 0x335d88 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ @ instruction: 0xf0002b0b │ │ │ │ - blcs 0x1ca2f8 │ │ │ │ + blcs 0x1ca1a8 │ │ │ │ cdpcs 1, 0, cr13, cr4, cr1, {2} │ │ │ │ stccs 15, cr11, [r4, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf8dbd13d │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf106300c │ │ │ │ @ instruction: 0xf8c8030c │ │ │ │ ldclne 0, cr3, [r3] │ │ │ │ @@ -288439,85 +288354,85 @@ │ │ │ │ movwcc r1, #49152 @ 0xc000 │ │ │ │ svclt 0x00a84553 │ │ │ │ stmdbcs fp, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ cmnvs sl, sl, lsl r4 │ │ │ │ ldmib r7, {r1, r5, r8, fp, ip, lr, pc}^ │ │ │ │ strmi r2, [r2], #-12 │ │ │ │ @ instruction: 0xf0004248 │ │ │ │ - bl 0xfe9a9f14 │ │ │ │ + bl 0xfe9a9dc4 │ │ │ │ andcc r0, ip, fp, lsl #4 │ │ │ │ ldmdale r7, {r4, r7, r9, lr} │ │ │ │ addsmi r1, r1, #73728 @ 0x12000 │ │ │ │ @ instruction: 0x360fd814 │ │ │ │ @ instruction: 0xf0213103 │ │ │ │ @ instruction: 0xf0260103 │ │ │ │ ldrtmi r0, [r0], #1539 @ 0x603 │ │ │ │ ldmdbvs r9!, {r0, r1, r3, r7, sl, lr} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ @ instruction: 0xf8d91a52 │ │ │ │ addsmi r1, r1, #20 │ │ │ │ - bl 0xfebdeb48 │ │ │ │ + bl 0xfebde9f8 │ │ │ │ @ instruction: 0xf1ba0a03 │ │ │ │ ldmle r1, {r0, r1, r3, r8, r9, sl, fp} │ │ │ │ - bmi 0x1646a0 │ │ │ │ + bmi 0x164550 │ │ │ │ smlsdx lr, sp, r9, r6 │ │ │ │ ldmvs fp!, {r0, r8, sp} │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ ldmdavs sl, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ movweq pc, #49419 @ 0xc10b @ │ │ │ │ @ instruction: 0xf1000552 │ │ │ │ adcmi r8, lr, #1073741829 @ 0x40000005 │ │ │ │ @ instruction: 0x46194632 │ │ │ │ strtmi fp, [sl], -r8, lsr #31 │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ - stmdb r6, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib lr!, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ ldcle 2, cr4, [r0, #696]! @ 0x2b8 │ │ │ │ - bl 0x330d40 │ │ │ │ + bl 0x330bf0 │ │ │ │ tstcs r0, r4 │ │ │ │ ldmda r2!, {r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dbe7a9 │ │ │ │ - blcs 0x775fa8 │ │ │ │ - blcs 0xe5e0c8 │ │ │ │ + blcs 0x775e58 │ │ │ │ + blcs 0xe5df78 │ │ │ │ @ instruction: 0xe79ad1dd │ │ │ │ svceq 0x0013f1ba │ │ │ │ strcs fp, [r8], -r4, lsl #31 │ │ │ │ @ instruction: 0xf67f60fe │ │ │ │ @ instruction: 0xf8dbaf79 │ │ │ │ - blcs 0x1b5fc4 │ │ │ │ + blcs 0x1b5e74 │ │ │ │ rschi pc, r3, r0 │ │ │ │ @ instruction: 0xf0002b3f │ │ │ │ - blcs 0x18a2f8 │ │ │ │ + blcs 0x18a1a8 │ │ │ │ ldmeq r0!, {r1, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10bd08f │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ - bl 0x1ea7f0 │ │ │ │ + bl 0x1ea6a0 │ │ │ │ @ instruction: 0xf8530080 │ │ │ │ @ instruction: 0xf8421f04 │ │ │ │ addsmi r1, r8, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xe782d1f9 │ │ │ │ - adcsvs pc, r4, r7, asr #12 │ │ │ │ + rsbspl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf039603b │ │ │ │ ldmdavs fp!, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64be61d │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf8d72397 │ │ │ │ ldrmi sl, [r4], -r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf57f055d │ │ │ │ ldmib r8, {r1, r2, r3, r5, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6471201 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf039002e │ │ │ │ str pc, [r4, #-3823]! @ 0xfffff111 │ │ │ │ - beq 0xfe7e498c │ │ │ │ + beq 0xfe7e483c │ │ │ │ mcrge 4, 0, pc, cr11, cr15, {1} @ │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ - beq 0xfe3e4c28 │ │ │ │ - blcs 0x268184 │ │ │ │ + beq 0xfe3e4ad8 │ │ │ │ + blcs 0x268034 │ │ │ │ svccs 0x0004f843 │ │ │ │ @ instruction: 0xd1f9459a │ │ │ │ mcrcs 5, 1, lr, cr12, cr14, {7} │ │ │ │ stccs 15, cr11, [ip, #-32]! @ 0xffffffe0 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ orrle r2, r8, r0, lsl #6 │ │ │ │ ldrdcs pc, [ip], -fp │ │ │ │ @@ -288546,25 +288461,25 @@ │ │ │ │ subvs r6, r2, r1 │ │ │ │ @ instruction: 0xf8db6083 │ │ │ │ @ instruction: 0xf8db3034 │ │ │ │ @ instruction: 0xf8db102c │ │ │ │ cmpvs r2, r0, lsr r0 │ │ │ │ smlabbvs r1, r3, r1, r6 │ │ │ │ @ instruction: 0x301cf8bb │ │ │ │ - blcs 0x3ca0c0 │ │ │ │ - blhi 0x219cc8 │ │ │ │ + blcs 0x3c9f70 │ │ │ │ + blhi 0x219b78 │ │ │ │ str r6, [ip, -r3, lsl #3] │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ @ instruction: 0x3010f8db │ │ │ │ andscc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ andscc pc, r4, r8, asr #17 │ │ │ │ svclt 0x0000e6ff │ │ │ │ - rsbseq r6, lr, r4, lsr #1 │ │ │ │ + ldrshteq r6, [lr], #-20 @ 0xffffffec │ │ │ │ svclt 0x00082e20 │ │ │ │ @ instruction: 0xf47f2d20 │ │ │ │ @ instruction: 0xf8dbaf32 │ │ │ │ strmi r2, [fp], -ip │ │ │ │ andcs pc, ip, r8, asr #17 │ │ │ │ tstpeq ip, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @@ -288601,21 +288516,21 @@ │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf8db300c │ │ │ │ @ instruction: 0xf8c83010 │ │ │ │ @ instruction: 0xf8db3010 │ │ │ │ @ instruction: 0xf8c83014 │ │ │ │ ssat r3, #7, r4 │ │ │ │ ldrdcs pc, [r8], -fp │ │ │ │ - rscvs pc, r0, r7, asr #12 │ │ │ │ + adcpl pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf03960fb │ │ │ │ ldmvs fp!, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf06fe6df │ │ │ │ ldrt r0, [r2], #1113 @ 0x459 │ │ │ │ - blx 0xfeb667cc │ │ │ │ + blx 0xfed6667c │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ @ instruction: 0xf06fe49f │ │ │ │ ldr r0, [ip], #1037 @ 0x40d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -288634,44 +288549,44 @@ │ │ │ │ strcc lr, [r1, #-8] │ │ │ │ strdvs r0, [r0, #51]! @ 0x33 │ │ │ │ @ instruction: 0xf046bf48 │ │ │ │ strtcc r0, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ ldrtmi r4, [r2], -r3, asr #12 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x13e8212 │ │ │ │ + blx 0x13e80c2 │ │ │ │ svcpl 0x0080f510 │ │ │ │ stccs 3, cr13, [r0, #-948] @ 0xfffffc4c │ │ │ │ strmi fp, [r5], -r8, lsl #30 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e7f2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81444 │ │ │ │ + bl 0xfec812f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfedae10c │ │ │ │ + blmi 0xfedadfbc │ │ │ │ strmi fp, [ip], -pc, lsl #1 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ @ instruction: 0xf1770300 │ │ │ │ strtmi lr, [r0], -r0, asr #29 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93302 │ │ │ │ @ instruction: 0xf110f983 │ │ │ │ @ instruction: 0xf0000f16 │ │ │ │ strmi r8, [r5], -r2, lsr #4 │ │ │ │ stcle 12, cr2, [sl], #-152 @ 0xffffff68 │ │ │ │ - stcle 12, cr2, [pc, #-8]! @ 0x12a27c │ │ │ │ - blcs 0x9f1e14 │ │ │ │ + stcle 12, cr2, [pc, #-8]! @ 0x12a12c │ │ │ │ + blcs 0x9f1cc4 │ │ │ │ ldm pc, {r2, r3, r5, fp, ip, lr, pc}^ @ │ │ │ │ mvneq pc, r3, lsl r0 @ │ │ │ │ orrseq r0, sp, r3, asr r1 │ │ │ │ rsbseq r0, sp, sp, ror r0 │ │ │ │ adceq r0, r4, r4, lsr #1 │ │ │ │ orreq r0, r0, r4, ror r1 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ @@ -288686,27 +288601,27 @@ │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ vqadd.s8 q8, q0, q1 │ │ │ │ addsmi r4, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5b4dc77 │ │ │ │ - ble 0x1f460e4 │ │ │ │ + ble 0x1f45f94 │ │ │ │ @ instruction: 0xee1d498c │ │ │ │ qsub16mi r0, r3, r0 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d021dd │ │ │ │ @ instruction: 0x97000290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ - @ instruction: 0xf754300c │ │ │ │ - @ instruction: 0x4604ef94 │ │ │ │ + @ instruction: 0xf755300c │ │ │ │ + @ instruction: 0x4604e83c │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ - blmi 0xfe18a7c4 │ │ │ │ - blls 0x48437c │ │ │ │ + blmi 0xfe18a674 │ │ │ │ + blls 0x48422c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462081d6 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -288733,28 +288648,28 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldr r9, [r9, r0, lsl #8]! │ │ │ │ ldrtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ cdp2 0, 2, cr15, cr2, cr10, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf9b08195 │ │ │ │ - blcs 0x1b63a0 │ │ │ │ + blcs 0x1b6250 │ │ │ │ orrhi pc, sp, r0, lsl #4 │ │ │ │ ldrtmi r6, [r2], -r1, asr #16 │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ tstls r6, r3, asr #16 │ │ │ │ smlabtls r7, r9, r7, r1 │ │ │ │ andscc pc, r2, sp, lsr #17 │ │ │ │ stmvs r1, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ strbne r9, [r9, r8, lsl #2] │ │ │ │ ldmdbmi r7, {r0, r3, r8, ip, pc}^ │ │ │ │ andls r6, sl, r0, asr #17 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vqshl.s64 q7, , #36 @ 0x24 │ │ │ │ - blcs 0x1faff0 │ │ │ │ + blcs 0x1faea0 │ │ │ │ ldmdbmi r3, {r1, r2, r7, fp, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs lr, #6021 @ 0x1785 │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -288774,15 +288689,15 @@ │ │ │ │ cdp 0, 1, cr9, cr13, cr10, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r4, lsl #18 │ │ │ │ @ instruction: 0xf50021dd │ │ │ │ andcc r5, ip, sp │ │ │ │ - mrc 7, 7, APSR_nzcv, cr4, cr4, {2} │ │ │ │ + svc 0x009cf754 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ qsaxmi sl, r3, lr │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -288800,15 +288715,15 @@ │ │ │ │ shsub16mi r0, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ stmdbge r2, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - strmi lr, [r4], -r2, asr #29 │ │ │ │ + strmi lr, [r4], -sl, ror #30 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ @ instruction: 0xf94cf14b │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #6094848 @ 0x5d0000 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ movwcs sl, #3878 @ 0xf26 │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @@ -288828,57 +288743,57 @@ │ │ │ │ stcge 15, cr0, [r2], {112} @ 0x70 │ │ │ │ ldrbtmi r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ ldrtmi r6, [r2], -r9, lsl #16 │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbt r9, [r3], r0, lsl #8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r5, lr, lr, lsl #23 │ │ │ │ - rsbseq r5, lr, sl, lsl #22 │ │ │ │ - ldrhteq r5, [lr], #-164 @ 0xffffff5c │ │ │ │ - @ instruction: 0x007e5a9c │ │ │ │ - rsbseq r5, lr, r2, asr sl │ │ │ │ - rsbseq r5, lr, ip, ror #19 │ │ │ │ - rsbseq r5, lr, sl, ror r9 │ │ │ │ + ldrsbteq r5, [lr], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r5, lr, sl, asr ip │ │ │ │ + rsbseq r5, lr, r4, lsl #24 │ │ │ │ + rsbseq r5, lr, ip, ror #23 │ │ │ │ + rsbseq r5, lr, r2, lsr #23 │ │ │ │ + rsbseq r5, lr, ip, lsr fp │ │ │ │ + rsbseq r5, lr, sl, asr #21 │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ stmdbmi r6!, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32213 │ │ │ │ @ instruction: 0xf00a4290 │ │ │ │ andls pc, r0, r3, asr ip @ │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrdcc r2, [ip], -sp │ │ │ │ - mcr 7, 3, pc, cr6, cr4, {2} @ │ │ │ │ + svc 0x000ef754 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ @ instruction: 0xf8f0f14b │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #65536 @ 0x10000 │ │ │ │ - blmi 0x17640a4 │ │ │ │ + blmi 0x1763f54 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfeb68546 │ │ │ │ + blx 0xfeb683f6 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andcc r5, ip, sp │ │ │ │ - mrc 7, 1, APSR_nzcv, cr14, cr4, {2} │ │ │ │ + mcr 7, 7, pc, cr6, cr4, {2} @ │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ @ instruction: 0xf8caf14b │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r0, #876 @ 0x36c │ │ │ │ - blx 0x20e857e │ │ │ │ + blx 0x20e842e │ │ │ │ strt r4, [r2], r4, lsl #12 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184639 │ │ │ │ stc2 0, cr15, [r2, #-40] @ 0xffffffd8 │ │ │ │ rsbsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0x3000f9b0 │ │ │ │ stmdale lr!, {r1, r8, r9, fp, sp}^ │ │ │ │ @@ -288894,37 +288809,37 @@ │ │ │ │ smlabtls sl, r1, r8, r6 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15929 │ │ │ │ stmdbge r4, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - strmi lr, [r4], -r6, lsl #28 │ │ │ │ + strmi lr, [r4], -lr, lsr #29 │ │ │ │ suble r1, r3, r6, asr #24 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ @ instruction: 0x4623ae70 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bdd042 │ │ │ │ andhi r3, r3, r0, lsl r0 │ │ │ │ @ instruction: 0x3012f8bd │ │ │ │ - blls 0x2ca758 │ │ │ │ - blls 0x34275c │ │ │ │ - blls 0x3c2860 │ │ │ │ + blls 0x2ca608 │ │ │ │ + blls 0x34260c │ │ │ │ + blls 0x3c2710 │ │ │ │ strcs r6, [r0], #-195 @ 0xffffff3d │ │ │ │ stmdbmi r2!, {r0, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldcl 7, cr15, [r8, #336] @ 0x150 │ │ │ │ + mcr 7, 4, pc, cr0, cr4, {2} @ │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14bd105 │ │ │ │ stmdavs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff74f7f8 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mrcge 6, 1, APSR_nzcv, cr13, cr15, {7} │ │ │ │ stmdbmi pc, {r5, r9, sl, lr} @ │ │ │ │ @@ -288937,34 +288852,34 @@ │ │ │ │ @ instruction: 0xf84cf14b │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #372 @ 0x174 │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ @ instruction: 0xe6240415 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf189e621 │ │ │ │ - svclt 0x0000f815 │ │ │ │ - rsbseq r5, lr, lr, lsr r9 │ │ │ │ - eorseq lr, r3, r0, asr lr │ │ │ │ - ldrshteq r5, [lr], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r5, lr, r4, ror #17 │ │ │ │ - rsbseq r5, lr, r4, ror r8 │ │ │ │ - rsbseq r5, lr, r8, lsl r8 │ │ │ │ + svclt 0x0000f81d │ │ │ │ + rsbseq r5, lr, lr, lsl #21 │ │ │ │ + eorseq lr, r3, r0, lsl sp │ │ │ │ + rsbseq r5, lr, lr, asr #20 │ │ │ │ + rsbseq r5, lr, r4, lsr sl │ │ │ │ + rsbseq r5, lr, r4, asr #19 │ │ │ │ + rsbseq r5, lr, r8, ror #18 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [ip], -ip, lsl #1 │ │ │ │ - blx 0x8fd5f0 │ │ │ │ + blx 0x8fd4a0 │ │ │ │ ldrmi pc, [r7], -r1, lsl #25 │ │ │ │ ldmdavs fp, {r0, r3, sl, fp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf10c0300 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ ldmib sp, {r4, r6, pc}^ │ │ │ │ - blcs 0x704b70 │ │ │ │ + blcs 0x704a20 │ │ │ │ ldm pc, {r0, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ eoreq pc, r3, r3, lsl r0 @ │ │ │ │ rsbseq r0, r6, pc, lsl #1 │ │ │ │ mulseq r8, lr, r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ sbcseq r0, fp, r8, lsl r0 │ │ │ │ @@ -288982,38 +288897,38 @@ │ │ │ │ sub r0, r1, r5, lsr #8 │ │ │ │ svcvc 0x00faf5b4 │ │ │ │ andhi pc, pc, #0, 4 │ │ │ │ strtmi r2, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf8aaf10e │ │ │ │ movwcs r2, #4614 @ 0x1206 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ - blx 0x23bfe6 │ │ │ │ + blx 0x23be96 │ │ │ │ andls pc, r5, #536870912 @ 0x20000000 │ │ │ │ stc2 0, cr15, [r6], #-40 @ 0xffffffd8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x28af74 │ │ │ │ + bls 0x28ae24 │ │ │ │ strmi r4, [r2], #-1579 @ 0xfffff9d5 │ │ │ │ stmdahi r1, {r2, r3, r5, r6, r8, ip, sp, pc} │ │ │ │ andshi r3, r9, r6 │ │ │ │ addmi r3, r2, #402653184 @ 0x18000000 │ │ │ │ stcne 8, cr15, [r4], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r4], {35} @ 0x23 │ │ │ │ stcne 8, cr15, [r2], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ - blmi 0xfe51ef7c │ │ │ │ + blmi 0xfe51ee2c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl r9, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d12300 │ │ │ │ movwls r0, #4752 @ 0x1290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strtmi r9, [fp], -r0, lsl #8 │ │ │ │ vst4.8 {d19-d22}, [pc], ip │ │ │ │ @ instruction: 0xf754719c │ │ │ │ - strmi lr, [r4], -r8, lsr #26 │ │ │ │ + @ instruction: 0x4604edd0 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strtmi r8, [r8], -sp, lsr #1 │ │ │ │ @ instruction: 0xf84af10e │ │ │ │ ldmdavs r9, {r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, ip, r0, asr #32 │ │ │ │ @@ -289032,15 +288947,15 @@ │ │ │ │ @ instruction: 0x81b2f040 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 6, pc, cr0, cr14, {7} @ │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1884638 │ │ │ │ - strmi pc, [r4], -pc, asr #19 │ │ │ │ + @ instruction: 0x4604f9d7 │ │ │ │ bicle r1, sp, r3, asr #24 │ │ │ │ @ instruction: 0xff7cf14a │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #2256 @ 0x8d0 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ @@ -289079,27 +288994,27 @@ │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ stcne 0, cr9, [r0, #-20]! @ 0xffffffec │ │ │ │ @ instruction: 0xffd0f10d │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ strtmi r9, [r2], -r5, lsl #18 │ │ │ │ - blcc 0x268a4c │ │ │ │ - blcc 0x268a0c │ │ │ │ - ldc 6, cr15, [r6], #-916 @ 0xfffffc6c │ │ │ │ + blcc 0x2688fc │ │ │ │ + blcc 0x2688bc │ │ │ │ + ldcl 6, cr15, [lr], {229} @ 0xe5 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q8, │ │ │ │ @ instruction: 0xf8d3112d │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ @ instruction: 0xf8cd500d │ │ │ │ andcc r8, ip, r4 │ │ │ │ - ldcl 7, cr15, [sl], #-336 @ 0xfffffeb0 │ │ │ │ + stc 7, cr15, [r2, #-336]! @ 0xfffffeb0 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ svcge 0x0053f47f │ │ │ │ @ instruction: 0xff04f14a │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #336 @ 0x150 │ │ │ │ strmi lr, [sp], -fp, asr #14 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ @@ -289124,33 +289039,33 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vst2. {d21-d22}, [pc], fp │ │ │ │ @ instruction: 0xf8d37197 │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andcc r6, ip, r1, lsl #16 │ │ │ │ - ldc 7, cr15, [r8], #-336 @ 0xfffffeb0 │ │ │ │ + stcl 7, cr15, [r0], #336 @ 0x150 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14ad105 │ │ │ │ stmdavs r0, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4, #992] @ 0x3e0 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ adcshi pc, r9, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c9682b │ │ │ │ str r3, [r4, -r0] │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff94f187 │ │ │ │ + @ instruction: 0xff9cf187 │ │ │ │ mcrrne 6, 0, r4, r7, cr4 │ │ │ │ svcge 0x0000f47f │ │ │ │ svclt 0x0000e730 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r5, [lr], #-110 @ 0xffffff92 │ │ │ │ - ldrhteq r5, [lr], #-84 @ 0xffffffac │ │ │ │ - rsbseq r5, lr, r4, ror #10 │ │ │ │ - rsbseq r5, lr, r0, ror #9 │ │ │ │ + rsbseq r5, lr, lr, lsl #16 │ │ │ │ + rsbseq r5, lr, r4, lsl #14 │ │ │ │ + ldrhteq r5, [lr], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r5, lr, r0, lsr r6 │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -289163,53 +289078,53 @@ │ │ │ │ svcpl 0x0080f510 │ │ │ │ movwcs sp, #543 @ 0x21f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, ip, r0 │ │ │ │ andvs r2, r5, r0, lsl #8 │ │ │ │ - blmi 0x1624580 │ │ │ │ - blls 0x404ac4 │ │ │ │ + blmi 0x1624430 │ │ │ │ + blls 0x404974 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308097 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed47f0 │ │ │ │ strtmi fp, [r1], -r1, lsl #30 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0x11e709c │ │ │ │ + blx 0x13e6f4c │ │ │ │ stclne 6, cr4, [r2], #-16 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - blmi 0x1324618 │ │ │ │ - blls 0x404af4 │ │ │ │ + blmi 0x13244c8 │ │ │ │ + blls 0x4049a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x00aef7fd │ │ │ │ - blle 0x1b75aa8 │ │ │ │ + blle 0x1b75958 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xfe5e6adc │ │ │ │ + blx 0xfe5e698c │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ stcne 0, cr13, [r0, #-408]! @ 0xfffffe68 │ │ │ │ cdp2 1, 14, cr15, cr12, cr13, {0} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - blmi 0xf5ec74 │ │ │ │ + blmi 0xf5eb24 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ strls r4, [r0], #-1579 @ 0xfffff9d5 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - strmi lr, [r4], -r0, lsr #23 │ │ │ │ + strmi lr, [r4], -r8, asr #24 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ cdp2 1, 2, cr15, cr10, cr10, {2} │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #3776 @ 0xec0 │ │ │ │ ldcle 12, cr2, [r2], {-0} │ │ │ │ @ instruction: 0xf8ca682b │ │ │ │ strbt r3, [ip], -r0 │ │ │ │ @@ -289222,41 +289137,41 @@ │ │ │ │ movwls r6, #34883 @ 0x8843 │ │ │ │ movwcs lr, #1699 @ 0x6a3 │ │ │ │ @ instruction: 0x46221d31 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ @ instruction: 0xb1a8fa51 │ │ │ │ stcne 6, cr4, [r9, #-136]! @ 0xffffff78 │ │ │ │ andeq pc, r4, sl, lsl #2 │ │ │ │ - bl 0x8686d8 │ │ │ │ + bl 0xff268588 │ │ │ │ movwcs lr, #2014 @ 0x7de │ │ │ │ tstpeq r4, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x11e6b7c │ │ │ │ + blx 0x11e6a2c │ │ │ │ @ instruction: 0x4622b130 │ │ │ │ @ instruction: 0xf1091d29 │ │ │ │ @ instruction: 0xf6e50004 │ │ │ │ - ldr lr, [r7, -lr, lsl #22]! │ │ │ │ + @ instruction: 0xe737ebb6 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x460ae63d │ │ │ │ - andvc pc, r8, r7, asr #12 │ │ │ │ + sbcpl pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0394661 │ │ │ │ ldrb pc, [r2, #2359]! @ 0x937 @ │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x4628e634 │ │ │ │ cdp2 1, 7, cr15, cr12, cr13, {0} │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe62e │ │ │ │ strt r0, [fp], -r6, lsl #8 │ │ │ │ - ldc2 1, cr15, [r0, #544]! @ 0x220 │ │ │ │ + ldc2 1, cr15, [r8, #544]! @ 0x220 │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe626 │ │ │ │ strt r0, [r0], -fp, lsl #8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r5, lr, lr, lsr #7 │ │ │ │ + ldrshteq r5, [lr], #-78 @ 0xffffffb2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stceq 8, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ umulllt r4, r4, r5, fp @ │ │ │ │ @@ -289275,15 +289190,15 @@ │ │ │ │ tstlt r3, #40, 30 @ 0xa0 │ │ │ │ mvnsle r4, fp, lsr #5 │ │ │ │ movtlt r6, #26918 @ 0x6926 │ │ │ │ ldrtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cda903 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ @ instruction: 0xf50d4604 │ │ │ │ - blmi 0xfe17f218 │ │ │ │ + blmi 0xfe17f0c8 │ │ │ │ ldmdavs sl, {r2, r3, r8, ip, sp} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4620 │ │ │ │ andlt r5, r4, r0, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -289293,57 +289208,57 @@ │ │ │ │ @ instruction: 0xf64b81f0 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r3], #-1372 @ 0xfffffaa4 │ │ │ │ ldreq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ rscsle r2, r9, r0, lsl #22 │ │ │ │ - bcs 0x2c51e8 │ │ │ │ - bcs 0x1e0cd0 │ │ │ │ - bllt 0x1fe0d64 │ │ │ │ + bcs 0x2c5098 │ │ │ │ + bcs 0x1e0b80 │ │ │ │ + bllt 0x1fe0c14 │ │ │ │ cdp 8, 1, cr4, cr13, cr13, {3} │ │ │ │ shsub16mi r4, sl, r0 │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - @ instruction: 0x4604ead4 │ │ │ │ + @ instruction: 0x4604eb7c │ │ │ │ bicle r1, r2, r0, ror #24 │ │ │ │ ldc2l 1, cr15, [lr, #-296] @ 0xfffffed8 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #28416 @ 0x6f00 │ │ │ │ - bcs 0x3a4b88 │ │ │ │ + bcs 0x3a4a38 │ │ │ │ stmibvs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ - blcs 0x3f98a8 │ │ │ │ + blcs 0x3f9758 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorscc r7, r2, #591396864 @ 0x23400000 │ │ │ │ @ instruction: 0x77773232 │ │ │ │ strvc r7, [r2, #2354] @ 0x932 │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf039002e │ │ │ │ bfi pc, r1, (invalid: 17:3) @ │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4629d5bc │ │ │ │ - subsvc pc, r0, r7, asr #12 │ │ │ │ + andsvs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf882f039 │ │ │ │ stmdbmi pc, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ @ instruction: 0xf5008000 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0xfe5e8a58 │ │ │ │ + bl 0xfe8908 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldr sp, [sp, r1, lsl #3]! │ │ │ │ stmiavs r3!, {r2, r8, sl, sp}^ │ │ │ │ ldreq pc, [r8], -r4, lsl #2 │ │ │ │ rsbsle r2, r1, r1, lsl #22 │ │ │ │ subsle r2, r4, r2, lsl #22 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @@ -289357,15 +289272,15 @@ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ cdp 8, 1, cr6, cr13, cr9, {0} │ │ │ │ stmdapl r1, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r3, lsl #18 │ │ │ │ @ instruction: 0xf5002136 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0x1ae8ab0 │ │ │ │ + bl 0x4e8960 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14ad105 │ │ │ │ stmdavs r0, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bf5f80 │ │ │ │ strtmi sl, [sl], -ip, asr #30 │ │ │ │ @@ -289376,20 +289291,20 @@ │ │ │ │ stmdbge r3, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r8, #36]! @ 0x24 │ │ │ │ strcs lr, [r2, #-1853] @ 0xfffff8c3 │ │ │ │ strcs lr, [r8, #-1979] @ 0xfffff845 │ │ │ │ stmibvs r5!, {r0, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf00a0020 │ │ │ │ - blx 0x168f52 │ │ │ │ + blx 0x168e02 │ │ │ │ ldr pc, [r0, r5, lsl #10]! │ │ │ │ mvnsmi pc, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x184e2e │ │ │ │ + blx 0x184cde │ │ │ │ ldmibvs sp, {r1, r8, r9, ip, sp}^ │ │ │ │ strcs lr, [r1, #-1957] @ 0xfffff85b │ │ │ │ movwcs lr, #6051 @ 0x17a3 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ strmi pc, [r1], -r1, lsl #18 │ │ │ │ ldrtmi fp, [r2], -r0, asr #3 │ │ │ │ @@ -289403,22 +289318,22 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrb r9, [lr, -r0, lsl #8]! │ │ │ │ ldrtmi r4, [sl], -fp, lsl #18 │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ ldr r6, [ip, r9, lsl #16] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf188e6ff │ │ │ │ - @ instruction: 0xf7f9fc71 │ │ │ │ + @ instruction: 0xf7f9fc79 │ │ │ │ svclt 0x0000ff1d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r5, lr, sl, lsl #4 │ │ │ │ - rsbseq r5, lr, lr, lsl #3 │ │ │ │ - rsbseq r5, lr, sl, lsr r1 │ │ │ │ - @ instruction: 0x007e5090 │ │ │ │ - rsbseq r5, lr, r6, ror r0 │ │ │ │ + rsbseq r5, lr, sl, asr r3 │ │ │ │ + ldrsbteq r5, [lr], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r5, lr, sl, lsl #5 │ │ │ │ + rsbseq r5, lr, r0, ror #3 │ │ │ │ + rsbseq r5, lr, r6, asr #3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [ip], -sp, lsl #1 │ │ │ │ @ instruction: 0x461f4995 │ │ │ │ movwcs r4, #1542 @ 0x606 │ │ │ │ @@ -289442,16 +289357,16 @@ │ │ │ │ orrshi pc, r1, r0 │ │ │ │ svcvc 0x0087f5b4 │ │ │ │ @ instruction: 0xf64bd05c │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f82c9 │ │ │ │ - blmi 0x1fec02c │ │ │ │ - blls 0x404f20 │ │ │ │ + blmi 0x1febedc │ │ │ │ + blls 0x404dd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r1, ror #5 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -289459,21 +289374,21 @@ │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r0, r0 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ strtmi r8, [r1], -r6, asr #5 │ │ │ │ - blge 0x23c7b8 │ │ │ │ + blge 0x23c668 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ strcs sl, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf1879404 │ │ │ │ - strmi pc, [r4], -r3, asr #22 │ │ │ │ + strmi pc, [r4], -fp, asr #22 │ │ │ │ rsbsle r1, r0, r6, asr #24 │ │ │ │ - blle 0xff535f10 │ │ │ │ + blle 0xff535dc0 │ │ │ │ rsbsle r2, r3, r3, lsl #26 │ │ │ │ tstle r3, r4, lsl #26 │ │ │ │ @ instruction: 0xf7f89803 │ │ │ │ andls pc, r3, fp, lsr #22 │ │ │ │ strbmi r9, [r5], -r4, lsl #22 │ │ │ │ ldrmi r4, [r8, #1593] @ 0x639 │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ @@ -289484,231 +289399,231 @@ │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf844f00a │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ str r6, [ip, r5]! │ │ │ │ - blcs 0x372aa8 │ │ │ │ + blcs 0x372958 │ │ │ │ andge sp, r1, #10420224 @ 0x9f0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq sl, r2, r9, lsl #31 │ │ │ │ - andseq sl, r2, r9, lsl #31 │ │ │ │ - andseq sl, r2, r9, lsl #31 │ │ │ │ - mulseq r2, fp, lr │ │ │ │ - mulseq r2, fp, lr │ │ │ │ - andseq sl, r2, r9, lsl #31 │ │ │ │ - andseq fp, r2, r5, asr #2 │ │ │ │ - andseq sl, r2, r9, lsl #31 │ │ │ │ - andseq sl, r2, r9, lsl #31 │ │ │ │ - andseq sl, r2, r9, lsl #31 │ │ │ │ + andseq sl, r2, r9, lsr lr │ │ │ │ + andseq sl, r2, r9, lsr lr │ │ │ │ + andseq sl, r2, r9, lsr lr │ │ │ │ + andseq sl, r2, fp, asr #26 │ │ │ │ + andseq sl, r2, fp, asr #26 │ │ │ │ + andseq sl, r2, r9, lsr lr │ │ │ │ + @ instruction: 0x0012aff5 │ │ │ │ + andseq sl, r2, r9, lsr lr │ │ │ │ + andseq sl, r2, r9, lsr lr │ │ │ │ + andseq sl, r2, r9, lsr lr │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf820f00a │ │ │ │ stmdavs r3, {r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf0402b04 │ │ │ │ vst1.16 {d24-d27}, [pc :128], lr │ │ │ │ movwls r7, #16775 @ 0x4187 │ │ │ │ - blge 0x23c854 │ │ │ │ + blge 0x23c704 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf187ab03 │ │ │ │ - strmi pc, [r4], -fp, ror #21 │ │ │ │ + @ instruction: 0x4604faf3 │ │ │ │ @ instruction: 0xf0001c41 │ │ │ │ stccs 1, cr8, [r0], {68} @ 0x44 │ │ │ │ svcge 0x0077f6ff │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf804f00a │ │ │ │ - bls 0x257514 │ │ │ │ + bls 0x2573c4 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf14ae761 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff0e8fd8 │ │ │ │ + blx 0xff0e8e88 │ │ │ │ str r4, [r7, r4, asr #4] │ │ │ │ @ instruction: 0xf0039b03 │ │ │ │ tsteq r8, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ ldreq r2, [r9, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ cdpne 7, 5, cr14, cr3, cr4, {4} │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #92, 30 @ 0x170 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq fp, r2, r1, lsr r4 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - andseq fp, r2, r5, ror #5 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012b3b7 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012b2d5 │ │ │ │ - andseq fp, r2, r1, asr r2 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - mulseq r2, fp, lr │ │ │ │ - @ instruction: 0x0012aed1 │ │ │ │ - @ instruction: 0x0012aed3 │ │ │ │ - andseq fp, r2, r5, ror #6 │ │ │ │ + andseq fp, r2, r1, ror #5 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + mulseq r2, r5, r1 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq fp, r2, r7, ror #4 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq fp, r2, r5, lsl #3 │ │ │ │ + andseq fp, r2, r1, lsl #2 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq sl, r2, fp, asr #26 │ │ │ │ + andseq sl, r2, r1, lsl #27 │ │ │ │ + andseq sl, r2, r3, lsl #27 │ │ │ │ + andseq fp, r2, r5, lsl r2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vpmax.u8 d18, d0, d3 │ │ │ │ - bcc 0x28b7c8 │ │ │ │ + bcc 0x28b678 │ │ │ │ vpmin.s8 d2, d0, d13 │ │ │ │ vhadd.s8 q12, q8, q0 │ │ │ │ vqdmlal.s , d3, d3[7] │ │ │ │ sbcsmi r0, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf14007da │ │ │ │ movwcs r8, #4280 @ 0x10b8 │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r1, r3, r7, ip, lr, pc} │ │ │ │ @ instruction: 0x46994698 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ - blge 0x24b820 │ │ │ │ + blge 0x24b6d0 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blge 0x1fc9a8 │ │ │ │ + blge 0x1fc858 │ │ │ │ strcs r2, [r4], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf1879404 │ │ │ │ - strmi pc, [r4], -sp, asr #20 │ │ │ │ + @ instruction: 0x4604fa55 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - blx 0xb67626 │ │ │ │ + blx 0xb674d6 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #233472 @ 0x39000 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0xf108aed4 │ │ │ │ - blcs 0x1b810c │ │ │ │ - blls 0x2212e8 │ │ │ │ + blcs 0x1b7fbc │ │ │ │ + blls 0x221198 │ │ │ │ vpadd.i8 q9, q8, q15 │ │ │ │ ldmdbls r4, {r2, r3, r4, r7, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x005ef43f │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xff4ef009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x216e90 │ │ │ │ + blls 0x216d40 │ │ │ │ ldrt r6, [r4], r3 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xff42f009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmull.s8 q9, d0, d0 │ │ │ │ movwcs r8, #4494 @ 0x118e │ │ │ │ @ instruction: 0x46224639 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ - blx 0xfed6ae44 │ │ │ │ + blx 0xfed6acf4 │ │ │ │ stccs 3, cr15, [r0], {128} @ 0x80 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bge 0x256e50 │ │ │ │ + bge 0x256d00 │ │ │ │ andls r4, r0, #3145728 @ 0x300000 │ │ │ │ andcs r4, r9, #48, 12 @ 0x3000000 │ │ │ │ orrvc pc, r7, pc, asr #8 │ │ │ │ @ instruction: 0xf1879404 │ │ │ │ - @ instruction: 0x4604f9fb │ │ │ │ + strmi pc, [r4], -r3, lsl #20 │ │ │ │ suble r1, sp, r2, asr #24 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ ldmdbls r4, {r3, r7, r9, sl, fp, sp, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43f │ │ │ │ andvs r9, r3, r4, lsl #22 │ │ │ │ - bcs 0x7e4ba8 │ │ │ │ - bcc 0xda2680 │ │ │ │ + bcs 0x7e4a58 │ │ │ │ + bcc 0xda2530 │ │ │ │ ldmdale r6!, {r0, r2, r3, r4, r9, fp, sp} │ │ │ │ orrscs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ orrvs pc, r6, #536870924 @ 0x2000000c │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ movwcs sp, #5423 @ 0x152f │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f43f │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ - blcs 0x13cc50 │ │ │ │ + blcs 0x13cb00 │ │ │ │ smlalbthi pc, r7, r0, r2 @ │ │ │ │ strtmi sl, [sl], -r4, lsl #22 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0x2129ab03 │ │ │ │ @ instruction: 0xf1b8e775 │ │ │ │ svclt 0x00340f05 │ │ │ │ @ instruction: 0xf04f46c1 │ │ │ │ str r0, [r6, r4, lsl #18] │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ cdp2 0, 14, cr15, cr2, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x216db8 │ │ │ │ + blls 0x216c68 │ │ │ │ ldr r6, [r1], r3 │ │ │ │ vstrle s4, [r6, #-0] │ │ │ │ bicsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvc pc, sp, #192, 4 │ │ │ │ @ instruction: 0x07dc40d3 │ │ │ │ @ instruction: 0xf06fd4cf │ │ │ │ @ instruction: 0xe63c045b │ │ │ │ - blx 0xfe367764 │ │ │ │ + blx 0xfe367614 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #2506752 @ 0x264000 │ │ │ │ @ instruction: 0xf14ae7aa │ │ │ │ stmdavs r0, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf992f7f8 │ │ │ │ ldrt r4, [r4], r4, asr #4 │ │ │ │ movwcs r2, #5187 @ 0x1443 │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ stccs 8, cr6, [r0, #-20] @ 0xffffffec │ │ │ │ smlabthi r7, r0, r2, pc @ │ │ │ │ - blge 0x27cafc │ │ │ │ + blge 0x27c9ac │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - blge 0x2b3680 │ │ │ │ + blge 0x2b3530 │ │ │ │ strls r2, [r5], #-1040 @ 0xfffffbf0 │ │ │ │ - @ instruction: 0xf984f187 │ │ │ │ + @ instruction: 0xf98cf187 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14ad105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf970f7f8 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mcrge 6, 0, pc, cr11, cr15, {7} @ │ │ │ │ ldrtmi r2, [r9], -r9, lsl #26 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq pc, r8, #79 @ 0x4f │ │ │ │ andeq pc, r3, pc, asr #32 │ │ │ │ strcs fp, [r8, #-3880] @ 0xfffff0d8 │ │ │ │ cdp2 0, 9, cr15, cr2, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2d6d18 │ │ │ │ + blls 0x2d6bc8 │ │ │ │ andvs r2, r3, r4, lsl #4 │ │ │ │ subvs r9, r3, r8, lsl #22 │ │ │ │ ldmdbls r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {1} @ │ │ │ │ strb r6, [ip, #5]! │ │ │ │ @@ -289720,94 +289635,94 @@ │ │ │ │ movwls r3, #29445 @ 0x7305 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 6, cr15, cr14, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blge 0x2cb5f4 │ │ │ │ + blge 0x2cb4a4 │ │ │ │ ldrtmi sl, [r0], -r5, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strcs r2, [r8], #-525 @ 0xfffffdf3 │ │ │ │ @ instruction: 0xf1879405 │ │ │ │ - @ instruction: 0x4604f937 │ │ │ │ + @ instruction: 0x4604f93f │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ stc2 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ stclge 6, cr15, [r1, #1020] @ 0x3fc │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf0099e05 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr2, cr15, {1} │ │ │ │ andvs r9, r3, r6, lsl #22 │ │ │ │ - bls 0x2f3f4c │ │ │ │ + bls 0x2f3dfc │ │ │ │ andcs r6, r4, #66 @ 0x42 │ │ │ │ andcs r9, r3, r4, lsl r9 │ │ │ │ cdp2 0, 4, cr15, cr0, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ adcmi sl, lr, #1104 @ 0x450 │ │ │ │ strtmi fp, [lr], -r8, lsr #30 │ │ │ │ str r6, [r4, #6]! │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 3, cr15, cr2, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x20b6380 │ │ │ │ + blle 0x20b6230 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ cdp2 0, 2, cr15, cr6, cr9, {0} │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 1, pc, cr10, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strls r2, [r4], #-543 @ 0xfffffde1 │ │ │ │ - @ instruction: 0xf8f4f187 │ │ │ │ + @ instruction: 0xf8fcf187 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ @ instruction: 0xf9cef14a │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #14614528 @ 0xdf0000 │ │ │ │ movwcs lr, #1779 @ 0x6f3 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 0, cr15, cr4, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r3, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x15367dc │ │ │ │ + blle 0x153668c │ │ │ │ tstcs r1, r5, lsl #20 │ │ │ │ - blge 0x2cfbe4 │ │ │ │ + blge 0x2cfa94 │ │ │ │ andscs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strls r2, [r5], #-1036 @ 0xfffffbf4 │ │ │ │ - @ instruction: 0xf8cef187 │ │ │ │ + @ instruction: 0xf8d6f187 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f9d102 │ │ │ │ strmi pc, [r4], -r1, asr #24 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0x4639ad58 │ │ │ │ andcs r2, ip, #0, 6 │ │ │ │ cdpls 0, 0, cr2, cr5, cr3, {0} │ │ │ │ stc2l 0, cr15, [r4, #36]! @ 0x24 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2d6bbc │ │ │ │ + blls 0x2d6a6c │ │ │ │ movwcs r6, #3 │ │ │ │ subvs r9, r2, r7, lsl #20 │ │ │ │ svcls 0x00082204 │ │ │ │ andcs r6, r3, r7, lsl #1 │ │ │ │ @ instruction: 0xf0099914 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r9, #405] @ 0x195 │ │ │ │ strb r4, [lr, #-1580] @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf73f2a00 │ │ │ │ ldrbt sl, [r8], r2, asr #28 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - addvc pc, r0, r7, asr #12 │ │ │ │ + subvs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], {56} @ 0x38 │ │ │ │ ldmdbls r4, {r0, r2, r3, r5, r8, sl, sp, lr, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ @@ -289815,15 +289730,15 @@ │ │ │ │ ldrtmi r6, [r9], -r2 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ @ instruction: 0xf06fe519 │ │ │ │ ldr r0, [r6, #-1045] @ 0xfffffbeb │ │ │ │ - @ instruction: 0xf938f188 │ │ │ │ + @ instruction: 0xf940f188 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcge 0x0002b095 │ │ │ │ @ instruction: 0x46984c94 │ │ │ │ stmdavs r4!, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -289835,29 +289750,29 @@ │ │ │ │ @ instruction: 0xf5b1dd3b │ │ │ │ subsle r7, ip, r7, lsl #31 │ │ │ │ ldmdbcs sl!, {r1, r2, r6, sl, fp, ip, lr, pc} │ │ │ │ addhi pc, r7, r0 │ │ │ │ strdle r2, [fp, #-159] @ 0xffffff61 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ cmple r7, r7, lsl #20 │ │ │ │ - blcs 0x206fc4 │ │ │ │ + blcs 0x206e74 │ │ │ │ orrhi pc, sl, r0, asr #4 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2l 0, cr15, [r8, #-36]! @ 0xffffffdc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r4, r5, r7, r8, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ mvnscs r4, r2, lsr #12 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ rscsvs r4, sp, r0, lsr r6 │ │ │ │ - @ instruction: 0xf94cf187 │ │ │ │ + @ instruction: 0xf954f187 │ │ │ │ stclne 6, cr4, [r8], #-20 @ 0xffffffec │ │ │ │ - bmi 0x1f5f680 │ │ │ │ + bmi 0x1f5f530 │ │ │ │ ldclvs 8, cr6, [sl], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xf0400200 │ │ │ │ strtmi r8, [r8], -r7, asr #5 │ │ │ │ ldrtmi r3, [sp], ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -289869,22 +289784,22 @@ │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ tstne r3, #-1744830464 @ 0x98000000 │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ @ instruction: 0x26131313 │ │ │ │ ldcne 2, cr15, [r7], {64} @ 0x40 │ │ │ │ tstle r5, r1, ror #10 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x28bee8 │ │ │ │ + bcs 0x28bd98 │ │ │ │ mrshi pc, (UNDEF: 11) @ │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ cmnphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [fp, #-111] @ 0xffffff91 @ │ │ │ │ - bcc 0x1a54a0 │ │ │ │ + bcc 0x1a5350 │ │ │ │ ldmle r1!, {r0, r1, r3, r9, fp, sp}^ │ │ │ │ orrsvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0x07d940d3 │ │ │ │ cdpvs 5, 11, cr13, cr11, cr12, {7} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4399 @ 0x112f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @@ -289894,127 +289809,127 @@ │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0xf8c74630 │ │ │ │ @ instruction: 0xf187c00c │ │ │ │ - strmi pc, [r5], -pc, ror #17 │ │ │ │ + @ instruction: 0x4605f8f7 │ │ │ │ @ instruction: 0xd1a21c42 │ │ │ │ @ instruction: 0xf8c0f14a │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r5, #836 @ 0x344 │ │ │ │ - bcs 0x1a5444 │ │ │ │ + bcs 0x1a52f4 │ │ │ │ ldrmi sp, [r9], -r4, asr #3 │ │ │ │ @ instruction: 0xf1072220 │ │ │ │ @ instruction: 0xf1760024 │ │ │ │ cdpvs 13, 11, cr14, cr11, cr0, {0} │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ - blcs 0x92b680 │ │ │ │ + blcs 0x92b530 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ @ instruction: 0x4698461a │ │ │ │ ldc2 0, cr15, [r6, #-36]! @ 0xffffffdc │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strtmi r8, [r9], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf1078000 │ │ │ │ ldrtmi r0, [r0], -r4, lsr #6 │ │ │ │ rscsvs r2, ip, r8, lsl #8 │ │ │ │ - @ instruction: 0xf8c4f187 │ │ │ │ + @ instruction: 0xf8ccf187 │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ svcge 0x0077f47f │ │ │ │ @ instruction: 0xf894f14a │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r5, #660 @ 0x294 │ │ │ │ cdpne 7, 5, cr14, cr3, cr15, {3} │ │ │ │ ldmle r7, {r0, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - @ instruction: 0x0012b8f5 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r1, ror #10 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r1, ror #10 │ │ │ │ - mulseq r2, r7, r8 │ │ │ │ - mulseq r2, r7, r8 │ │ │ │ - andseq fp, r2, r1, ror #10 │ │ │ │ - andseq fp, r2, r1, ror #10 │ │ │ │ - andseq fp, r2, r1, ror #10 │ │ │ │ - andseq fp, r2, r9, lsr r9 │ │ │ │ - andseq fp, r2, r7, ror r9 │ │ │ │ - andseq fp, r2, r1, ror #10 │ │ │ │ - andseq fp, r2, r1, ror #10 │ │ │ │ - andseq fp, r2, r1, asr #13 │ │ │ │ - andseq fp, r2, r1, ror #10 │ │ │ │ - andseq fp, r2, r1, ror #10 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ - andseq fp, r2, r3, asr #13 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r5, lsr #15 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r1, lsl r4 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r1, lsl r4 │ │ │ │ + andseq fp, r2, r7, asr #14 │ │ │ │ + andseq fp, r2, r7, asr #14 │ │ │ │ + andseq fp, r2, r1, lsl r4 │ │ │ │ + andseq fp, r2, r1, lsl r4 │ │ │ │ + andseq fp, r2, r1, lsl r4 │ │ │ │ + andseq fp, r2, r9, ror #15 │ │ │ │ + andseq fp, r2, r7, lsr #16 │ │ │ │ + andseq fp, r2, r1, lsl r4 │ │ │ │ + andseq fp, r2, r1, lsl r4 │ │ │ │ + andseq fp, r2, r1, ror r5 │ │ │ │ + andseq fp, r2, r1, lsl r4 │ │ │ │ + andseq fp, r2, r1, lsl r4 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ + andseq fp, r2, r3, ror r5 │ │ │ │ mrcvs 4, 5, r2, cr11, cr15, {1} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4241 @ 0x1091 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf04f6805 │ │ │ │ @ instruction: 0xf1070c04 │ │ │ │ strtmi r0, [r2], -ip, lsl #6 │ │ │ │ str r2, [r5, -r1, lsl #2] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf73f2a28 │ │ │ │ - bcs 0x3973d0 │ │ │ │ + bcs 0x397280 │ │ │ │ @ instruction: 0x81b9f340 │ │ │ │ movwcs r3, #6666 @ 0x1a0a │ │ │ │ vaddw.s8 q9, q0, d31 │ │ │ │ - blx 0x1efd0c │ │ │ │ + blx 0x1efbbc │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ orrshi pc, sl, r0, asr #32 │ │ │ │ mvnsmi pc, r2, lsl r0 @ │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ svcvs 0x00c8f012 │ │ │ │ svcge 0x0020f43f │ │ │ │ stccs 14, cr6, [r0], #-744 @ 0xfffffd18 │ │ │ │ smlabtne r4, r7, r9, lr │ │ │ │ svclt 0x001461b9 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ - bcs 0x447218 │ │ │ │ + bcs 0x4470c8 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ addmi r2, r8, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf042bf38 │ │ │ │ - bcs 0x12bf4c │ │ │ │ + bcs 0x12bdfc │ │ │ │ mrcvs 1, 5, sp, cr10, cr2, {2} │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ mcrr2 0, 0, pc, r2, cr9 @ │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ teqvs fp, r3, lsl #16 │ │ │ │ - blcs 0x30724c │ │ │ │ + blcs 0x3070fc │ │ │ │ stmdavs r3, {r1, r2, r8, fp, ip, lr, pc}^ │ │ │ │ mrcvs 1, 5, r6, cr11, cr11, {3} │ │ │ │ svclt 0x00042b0c │ │ │ │ @ instruction: 0x61bb6883 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ tstcs r0, r2, lsr #12 │ │ │ │ mrcvs 6, 5, r4, cr12, cr0, {1} │ │ │ │ @ instruction: 0xf1879400 │ │ │ │ - strmi pc, [r5], -pc, lsl #16 │ │ │ │ + @ instruction: 0x4605f817 │ │ │ │ @ instruction: 0xf47f1c46 │ │ │ │ ldr sl, [sp, -r2, asr #29] │ │ │ │ @ instruction: 0xdc322a1a │ │ │ │ @ instruction: 0xf77f2a00 │ │ │ │ andcs sl, r1, #3696 @ 0xe70 │ │ │ │ bicsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvc pc, sp, #192, 4 │ │ │ │ @@ -290031,30 +289946,30 @@ │ │ │ │ mcrr2 0, 0, pc, lr, cr9 @ │ │ │ │ cmple r3, r0, lsl #16 │ │ │ │ ldceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1074629 │ │ │ │ strtmi r0, [r2], -r4, lsr #6 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ @ instruction: 0xf186c000 │ │ │ │ - @ instruction: 0x4605ffdd │ │ │ │ + strmi pc, [r5], -r5, ror #31 │ │ │ │ @ instruction: 0xf47f1c68 │ │ │ │ usat sl, #11, r0, lsl #29 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf1a2e68b │ │ │ │ ldmdbcs sp, {r0, r4, r5, r8} │ │ │ │ mrcge 6, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf6402201 │ │ │ │ vrsra.s64 d18, d5, #62 │ │ │ │ addmi r6, sl, r6, lsl #7 │ │ │ │ - bllt 0x1ffb85c │ │ │ │ + bllt 0x1ffb70c │ │ │ │ @ instruction: 0xf47f2901 │ │ │ │ stmib r7, {r0, r1, r2, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ stmib r7, {r0, r3, r8, r9, ip, sp}^ │ │ │ │ cmnvs fp, #738197504 @ 0x2c000000 │ │ │ │ - blcs 0x607310 │ │ │ │ + blcs 0x6071c0 │ │ │ │ andscs sp, r4, #228, 18 @ 0x390000 │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ @ instruction: 0xf0090024 │ │ │ │ stmiblt r8, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1072414 │ │ │ │ eorscs r0, r2, #36, 6 @ 0x90000000 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -290063,31 +289978,31 @@ │ │ │ │ mrcvs 6, 5, r4, cr10, cr8, {0} │ │ │ │ @ instruction: 0xf0094641 │ │ │ │ strmi pc, [r3], -r3, asr #23 │ │ │ │ orrle r2, sp, r0, lsl #16 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x4622e657 │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf038002e │ │ │ │ @ instruction: 0xe681fabd │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x207364 │ │ │ │ + blcs 0x207214 │ │ │ │ movwcs sp, #6586 @ 0x19ba │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r5, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0x21294622 │ │ │ │ movwcs lr, #1584 @ 0x630 │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ movwcc lr, #27079 @ 0x69c7 │ │ │ │ - blcs 0x347394 │ │ │ │ + blcs 0x347244 │ │ │ │ movwcs sp, #4514 @ 0x11a2 │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ @ instruction: 0x4601fb91 │ │ │ │ sbcle r2, sp, r0, lsl #16 │ │ │ │ ldccs 8, cr6, [r4], {2} │ │ │ │ @ instruction: 0xf04f613a │ │ │ │ @@ -290095,15 +290010,15 @@ │ │ │ │ @ instruction: 0x46300310 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ svclt 0x0014617a │ │ │ │ subcs r2, r2, #805306372 @ 0x30000004 │ │ │ │ tstcs r1, ip, asr #16 │ │ │ │ @ instruction: 0x61bc9500 │ │ │ │ mvnsvs r1, r4, ror #15 │ │ │ │ - @ instruction: 0xff5cf186 │ │ │ │ + @ instruction: 0xff64f186 │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf9c4f7f9 │ │ │ │ str r4, [sl], -r5, lsl #12 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ cdpvs 3, 11, cr3, cr11, cr4, {0} │ │ │ │ @ instruction: 0xf47f2b08 │ │ │ │ @@ -290114,54 +290029,54 @@ │ │ │ │ addsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf1076802 │ │ │ │ teqvs sl, r0, lsl r3 │ │ │ │ cdpvs 1, 11, cr2, cr13, cr1, {0} │ │ │ │ stmdavs r4!, {r0, r2, r3, r9, sp}^ │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf186617c │ │ │ │ - @ instruction: 0x4605ff37 │ │ │ │ + @ instruction: 0x4605ff3f │ │ │ │ @ instruction: 0xf47f1c44 │ │ │ │ ldrb sl, [r9, sl, ror #27] │ │ │ │ movwcs r6, #7868 @ 0x1ebc │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ svclt 0x00282c0f │ │ │ │ strtmi r2, [r2], -pc, lsl #8 │ │ │ │ - blx 0x1267976 │ │ │ │ + blx 0x1267826 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addlt sp, r4, r0, lsl #1 │ │ │ │ @ instruction: 0xf10d9003 │ │ │ │ strtmi r0, [r2], -pc, lsl #10 │ │ │ │ andeq pc, r7, r5, lsr #32 │ │ │ │ @ instruction: 0xf6e408ed │ │ │ │ - andcs lr, r0, #2560 @ 0xa00 │ │ │ │ + andcs lr, r0, #45568 @ 0xb200 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf8044630 │ │ │ │ andscs r2, r9, #53 @ 0x35 │ │ │ │ cdpvs 7, 11, cr14, cr11, cr0, {0} │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ - blcs 0x33c994 │ │ │ │ + blcs 0x33c844 │ │ │ │ svcge 0x0034f47f │ │ │ │ @ instruction: 0x46236eba │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ - blx 0x9e79ba │ │ │ │ + blx 0x9e786a │ │ │ │ stmdacs r0, {r3, r4, r5, r6, sp, lr} │ │ │ │ svcge 0x005ef43f │ │ │ │ andcs r6, r1, fp, ror r8 │ │ │ │ ldmdavs r9, {r1, r3, r4, r5, r7, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0094623 │ │ │ │ @ instruction: 0x4603fb17 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmdavs sl!, {r0, r1, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ ldrhtvs r6, [fp], #-233 @ 0xffffff17 │ │ │ │ eorshi r8, r8, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xffeef10c │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - bhi 0xf5fb98 │ │ │ │ + bhi 0xf5fa48 │ │ │ │ rorlt r6, fp, r8 │ │ │ │ - bl 0x1fd258 │ │ │ │ + bl 0x1fd108 │ │ │ │ ldmdahi r9, {r6, r7} │ │ │ │ andshi r3, r1, r8, lsl #6 │ │ │ │ addmi r3, r3, #8, 4 @ 0x80000000 │ │ │ │ stcne 8, cr15, [r6], {19} │ │ │ │ stcne 8, cr15, [r6], {2} │ │ │ │ stcne 8, cr15, [r5], {19} │ │ │ │ stcne 8, cr15, [r5], {2} │ │ │ │ @@ -290169,84 +290084,84 @@ │ │ │ │ stcne 8, cr15, [r4], {66} @ 0x42 │ │ │ │ @ instruction: 0xf04fd1ed │ │ │ │ @ instruction: 0xf1070c08 │ │ │ │ @ instruction: 0xf8cd0310 │ │ │ │ andscs ip, sl, #0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ @ instruction: 0xf186617c │ │ │ │ - strmi pc, [r5], -r9, asr #29 │ │ │ │ + @ instruction: 0x4605fed1 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ @ instruction: 0xf932f7f9 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xff30f10c │ │ │ │ @ instruction: 0x4613e575 │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094620 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0012f43f │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ cdpvs 6, 11, cr4, cr12, cr9, {1} │ │ │ │ @ instruction: 0xe69d4630 │ │ │ │ - blcs 0x1f3790 │ │ │ │ + blcs 0x1f3640 │ │ │ │ stcge 6, cr15, [lr, #252] @ 0xfc │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x20753c │ │ │ │ + blcs 0x2073ec │ │ │ │ mrcvs 8, 5, sp, cr11, cr4, {0} │ │ │ │ strcs fp, [r4, #-2547] @ 0xfffff60d │ │ │ │ strls r4, [r0, #-1570] @ 0xfffff9de │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 1, 9, cr15, cr12, cr6, {4} │ │ │ │ + cdp2 1, 10, cr15, cr4, cr6, {4} │ │ │ │ mcrrne 6, 0, r4, r4, cr5 │ │ │ │ - stclge 4, cr15, [pc, #-508] @ 0x12b874 │ │ │ │ - bcs 0x22511c │ │ │ │ - bcs 0x162e08 │ │ │ │ + stclge 4, cr15, [pc, #-508] @ 0x12b724 │ │ │ │ + bcs 0x224fcc │ │ │ │ + bcs 0x162cb8 │ │ │ │ ldrb sp, [r3, #-3302]! @ 0xfffff31a │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xfeb67aac │ │ │ │ + blx 0xfeb6795c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7e060fb │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618461a │ │ │ │ - blx 0xfe867ac4 │ │ │ │ + blx 0xfe867974 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavc r3, {r0, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7d460fb │ │ │ │ - cdp2 1, 2, cr15, cr4, cr7, {4} │ │ │ │ + cdp2 1, 2, cr15, cr12, cr7, {4} │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e52b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec82cc0 │ │ │ │ + bl 0xfec82b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strmi r1, [r7], -r2, asr #28 │ │ │ │ movwcs r4, #2216 @ 0x8a8 │ │ │ │ stmdavs r0, {r0, r1, r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9009 │ │ │ │ stmib sp, {}^ @ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, sp}^ │ │ │ │ vcgt.s8 d3, d0, d7 │ │ │ │ - @ instruction: 0xf64e8130 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ - bl 0x1ec7c0 │ │ │ │ + vand d24, d14, d16 │ │ │ │ + vrsra.s64 q11, q0, #64 │ │ │ │ + bl 0x1ec670 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ mcrcs 8, 0, r6, cr6, cr0, {7} │ │ │ │ msrhi SP_usr, r0 │ │ │ │ @ instruction: 0x460cb316 │ │ │ │ - bl 0x196f14 │ │ │ │ + bl 0x196dc4 │ │ │ │ and r0, r5, r6, lsl #13 │ │ │ │ strcc r6, [r4], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ andsle r3, r7, r4, lsl #22 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x17e7b48 │ │ │ │ + blx 0x17e79f8 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ ldmdavs sl, {r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r6, ror #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -290264,18 +290179,18 @@ │ │ │ │ rsbeq r0, sl, r7, ror r0 │ │ │ │ subseq r0, sl, r2, rrx │ │ │ │ eoreq r0, sp, r6, asr #32 │ │ │ │ andseq r0, fp, sp, lsl r0 │ │ │ │ strcs r0, [r1, #-19] @ 0xffffffed │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x769b86 │ │ │ │ + blx 0x769a36 │ │ │ │ strcs lr, [r0, #-1998] @ 0xfffff832 │ │ │ │ - blmi 0x1f25b6c │ │ │ │ - blls 0x385c00 │ │ │ │ + blmi 0x1f25a1c │ │ │ │ + blls 0x385ab0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ @ instruction: 0x4620d130 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ movwcs fp, #2765 @ 0xacd │ │ │ │ @@ -290291,89 +290206,89 @@ │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr13, {7} @ │ │ │ │ andscs r2, ip, #67108864 @ 0x4000000 │ │ │ │ stcls 6, cr4, [r5, #-96] @ 0xffffffa0 │ │ │ │ @ instruction: 0xf9f4f009 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x18dfe58 │ │ │ │ - blls 0x385c64 │ │ │ │ + blmi 0x18dfd08 │ │ │ │ + blls 0x385b14 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ rscle r2, r6, r1, lsl #6 │ │ │ │ - ldc2l 1, cr15, [r6, #-540]! @ 0xfffffde4 │ │ │ │ + ldc2l 1, cr15, [lr, #-540]! @ 0xfffffde4 │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x27d494 │ │ │ │ + bls 0x27d344 │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ str pc, [r7, sp, lsl #18] │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x27d4a4 │ │ │ │ + bls 0x27d354 │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ ldrb pc, [pc, -pc, lsr #24]! @ │ │ │ │ @ instruction: 0xf1864620 │ │ │ │ - mcrrne 14, 4, pc, r3, cr1 @ │ │ │ │ + mcrrne 14, 4, pc, r3, cr9 @ │ │ │ │ svcge 0x007af47f │ │ │ │ stc2 1, cr15, [r8, #292] @ 0x124 │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r0, #39168 @ 0x9900 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2b5050 │ │ │ │ - bls 0x27d4d4 │ │ │ │ + blls 0x2b4f00 │ │ │ │ + bls 0x27d384 │ │ │ │ mrc2 7, 1, pc, cr10, cr11, {7} │ │ │ │ ldmib sp, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2b5064 │ │ │ │ - bls 0x27d4e8 │ │ │ │ + blls 0x2b4f14 │ │ │ │ + bls 0x27d398 │ │ │ │ ldc2 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ strcs lr, [r0, #-1886] @ 0xfffff8a2 │ │ │ │ ldmib sp, {r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fb5500 │ │ │ │ ldrb pc, [r5, -r7, lsr #28] @ │ │ │ │ strtmi r2, [r0], -r0, lsl #10 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ - blmi 0xf259c4 │ │ │ │ - blls 0x385d00 │ │ │ │ + blmi 0xf25874 │ │ │ │ + blls 0x385bb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1b30300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0024f7f9 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a0350 │ │ │ │ + bls 0x2a0200 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xff5e9cb4 │ │ │ │ + blt 0xff5e9b64 │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a0334 │ │ │ │ + bls 0x2a01e4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x20e9cd0 │ │ │ │ + bllt 0x20e9b80 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ @ instruction: 0xf43f9a05 │ │ │ │ @ instruction: 0xe783af54 │ │ │ │ @ instruction: 0xf1864620 │ │ │ │ - mcrrne 12, 13, pc, r2, cr15 @ │ │ │ │ + mcrrne 12, 14, pc, r2, cr7 @ │ │ │ │ svcge 0x0010f47f │ │ │ │ - blmi 0x765b60 │ │ │ │ - blls 0x385d7c │ │ │ │ + blmi 0x765a10 │ │ │ │ + blls 0x385c2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ - bls 0x297af4 │ │ │ │ + bls 0x2979a4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x0066f47f │ │ │ │ @@ -290408,23 +290323,23 @@ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ vqadd.s8 d29, d0, d9 │ │ │ │ addsmi r2, r0, #268435456 @ 0x10000000 │ │ │ │ strlt sp, [r8, #-12] │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - blx 0xff669daa │ │ │ │ + blx 0xff669c5a │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - ldclt 1, cr15, [lr, #-472] @ 0xfffffe28 │ │ │ │ - rscsvc pc, r0, r7, asr #12 │ │ │ │ + stclt 1, cr15, [r6, #-472]! @ 0xfffffe28 │ │ │ │ + adcsvs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6474770 │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ andcs r0, r0, #46 @ 0x2e │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -290445,65 +290360,65 @@ │ │ │ │ adcmi fp, r5, #2539520 @ 0x26c000 │ │ │ │ movwcs sp, #6633 @ 0x19e9 │ │ │ │ ldrmi r1, [sl], -r1, lsr #19 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf8c2f009 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ - blne 0xff3e5dec │ │ │ │ + blne 0xff3e5c9c │ │ │ │ tstcs r0, r8, lsr r4 │ │ │ │ ldm lr!, {r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe7d7 │ │ │ │ ldrb r0, [sl, r6] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83078 │ │ │ │ + bl 0xfec82f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ @ instruction: 0x46154c52 │ │ │ │ stmdavs r4!, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ tstcs r0, r0, lsl #8 │ │ │ │ stmib sp, {r1, r4, r9, fp, ip, pc}^ │ │ │ │ - bcs 0x6f02a8 │ │ │ │ + bcs 0x6f0158 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ addhi pc, pc, r0, asr #4 │ │ │ │ @ instruction: 0x4607461a │ │ │ │ tstcs r8, r2, lsl fp │ │ │ │ @ instruction: 0xf7ffa804 │ │ │ │ strmi pc, [r4], -r3, lsr #31 │ │ │ │ stclne 1, cr11, [r0, #576]! @ 0x240 │ │ │ │ @ instruction: 0xf06fd052 │ │ │ │ - blmi 0x11ecef4 │ │ │ │ - blls 0x405f2c │ │ │ │ + blmi 0x11ecda4 │ │ │ │ + blls 0x405ddc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle sp, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf0094628 │ │ │ │ @ instruction: 0x4605f931 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ andscs r4, r3, #933888 @ 0xe4000 │ │ │ │ @ instruction: 0xf0089804 │ │ │ │ - bls 0x36bcf8 │ │ │ │ + bls 0x36bba8 │ │ │ │ strmi r9, [r3], -r1, lsl #4 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #4 │ │ │ │ andls r2, r2, #268435456 @ 0x10000000 │ │ │ │ strls r4, [r5], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ @ instruction: 0x4604fd31 │ │ │ │ - blle 0xe3301c │ │ │ │ + blle 0xe32ecc │ │ │ │ vhadd.s8 , q0, │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ bicspl pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf649d207 │ │ │ │ @@ -290514,49 +290429,49 @@ │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf7f82097 │ │ │ │ @ instruction: 0xe7aefdff │ │ │ │ movsne pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [r9, #-2075] @ 0xfffff7e5 │ │ │ │ ldmdbls r2, {r0, r1, r2, r5, r7, r8, sl, ip, lr, pc} │ │ │ │ - andseq pc, r0, r8, asr #4 │ │ │ │ + sbcsvs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff36f037 │ │ │ │ ldmdbmi r5, {r0, r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r8, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdbge r4, {r0, r8, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ @ instruction: 0x11b5f240 │ │ │ │ - stmdb r2, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib sl!, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff8e9f94 │ │ │ │ + blx 0xff8e9e44 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ svcge 0x007ff6ff │ │ │ │ @ instruction: 0xf06fe7a9 │ │ │ │ @ instruction: 0xe77a0415 │ │ │ │ - blx 0xfe6e85ea │ │ │ │ + blx 0xfe8e849a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r0, asr lr │ │ │ │ - ldrshteq r3, [lr], #-228 @ 0xffffff1c │ │ │ │ + eorseq lr, r3, r0, lsl sp │ │ │ │ + rsbseq r4, lr, r4, asr #32 │ │ │ │ biccc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscsvc pc, pc, r0, lsl #12 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ eoreq lr, r7, r3, asr #19 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec831fc │ │ │ │ + bl 0xfec830ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ vmls.f d19, d16, d0[2] │ │ │ │ umulllt r2, r4, r7, r5 │ │ │ │ @ instruction: 0x4327e9d5 │ │ │ │ svclt 0x00884283 │ │ │ │ ldmdale lr, {r5, r9, sl, lr} │ │ │ │ @@ -290583,470 +290498,470 @@ │ │ │ │ shadd16mi pc, r0, pc @ │ │ │ │ addsvs pc, ip, r5, asr #17 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83288 │ │ │ │ + bl 0xfec83138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ rsbcs r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf008b085 │ │ │ │ - bmi 0xff9abebc │ │ │ │ - vhadd.s8 d18, d8, d0 │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ + bmi 0xff9abd6c │ │ │ │ + @ instruction: 0xf6472000 │ │ │ │ + vsra.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff8eb044 │ │ │ │ - vhadd.s8 d18, d8, d1 │ │ │ │ - vmla.f d16, d0, d0[1] │ │ │ │ + bmi 0xff8eaef4 │ │ │ │ + @ instruction: 0xf6472001 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff82ab1c │ │ │ │ - vhadd.s8 d18, d8, d2 │ │ │ │ - vmla.f d16, d0, d0[3] │ │ │ │ + bmi 0xff82a9cc │ │ │ │ + @ instruction: 0xf6472002 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff76ab0c │ │ │ │ - vhadd.s8 d18, d8, d3 │ │ │ │ - vmla.f d16, d0, d0[5] │ │ │ │ + bmi 0xff76a9bc │ │ │ │ + @ instruction: 0xf6472003 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff6aaafc │ │ │ │ - vhadd.s8 d18, d8, d4 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + bmi 0xff6aa9ac │ │ │ │ + @ instruction: 0xf6472004 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff5eaaec │ │ │ │ - vhadd.s8 d18, d8, d5 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + bmi 0xff5ea99c │ │ │ │ + @ instruction: 0xf6472005 │ │ │ │ + vmla.f d23, d0, d0[2] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff52aadc │ │ │ │ - vhadd.s8 d18, d8, d6 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + bmi 0xff52a98c │ │ │ │ + @ instruction: 0xf6472006 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff46aacc │ │ │ │ - vhadd.s8 d18, d8, d7 │ │ │ │ - vsra.s64 d16, d8, #64 │ │ │ │ + bmi 0xff46a97c │ │ │ │ + @ instruction: 0xf6472007 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff3aaabc │ │ │ │ - vhadd.s8 d18, d8, d8 │ │ │ │ - vaddw.s8 q8, q8, d24 │ │ │ │ + bmi 0xff3aa96c │ │ │ │ + @ instruction: 0xf6472008 │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff2eaaac │ │ │ │ - vhadd.s8 d18, d8, d9 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + bmi 0xff2ea95c │ │ │ │ + @ instruction: 0xf6472009 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff22aa9c │ │ │ │ - vhadd.s8 d18, d8, d10 │ │ │ │ - vmla.f d16, d16, d0[0] │ │ │ │ + bmi 0xff22a94c │ │ │ │ + @ instruction: 0xf647200a │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff16aa8c │ │ │ │ - vhadd.s8 d18, d8, d11 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + bmi 0xff16a93c │ │ │ │ + @ instruction: 0xf647200b │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff0aaa7c │ │ │ │ - vhadd.s8 d18, d8, d12 │ │ │ │ - vsra.s64 q8, q4, #64 │ │ │ │ + bmi 0xff0aa92c │ │ │ │ + @ instruction: 0xf647200c │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfefeaa6c │ │ │ │ - vhadd.s8 d18, d8, d13 │ │ │ │ - vmla.f d16, d16, d0[5] │ │ │ │ + bmi 0xfefea91c │ │ │ │ + @ instruction: 0xf647200d │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfef2aa5c │ │ │ │ - vhadd.s8 d18, d8, d14 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + bmi 0xfef2a90c │ │ │ │ + @ instruction: 0xf647200e │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfee6aa4c │ │ │ │ - vhadd.s8 d18, d8, d15 │ │ │ │ - vsra.s64 q8, q10, #64 │ │ │ │ + bmi 0xfee6a8fc │ │ │ │ + @ instruction: 0xf647200f │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfedaaa3c │ │ │ │ - vqadd.s8 d18, d8, d0 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + bmi 0xfedaa8ec │ │ │ │ + @ instruction: 0xf6472010 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfeceaa2c │ │ │ │ - vqadd.s8 d18, d8, d1 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + bmi 0xfecea8dc │ │ │ │ + @ instruction: 0xf6472011 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfec2aa1c │ │ │ │ - vqadd.s8 d18, d8, d2 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + bmi 0xfec2a8cc │ │ │ │ + @ instruction: 0xf6472012 │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfeb6aa0c │ │ │ │ - vqadd.s8 d18, d8, d3 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + bmi 0xfeb6a8bc │ │ │ │ + @ instruction: 0xf6472013 │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfeaaa9fc │ │ │ │ - vqadd.s8 d18, d8, d4 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + bmi 0xfeaaa8ac │ │ │ │ + @ instruction: 0xf6472014 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe9ea9ec │ │ │ │ - vqadd.s8 d18, d8, d5 │ │ │ │ - vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ + bmi 0xfe9ea89c │ │ │ │ + @ instruction: 0xf6472015 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe92a9dc │ │ │ │ + bmi 0xfe92a88c │ │ │ │ vqadd.s8 d18, d8, d6 │ │ │ │ - vmla.f d17, d0, d0[3] │ │ │ │ + vaddw.s8 q8, q0, d12 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe86a9cc │ │ │ │ + bmi 0xfe86a87c │ │ │ │ vqadd.s8 d18, d8, d7 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe7aa9bc │ │ │ │ + bmi 0xfe7aa86c │ │ │ │ vqadd.s8 d18, d8, d8 │ │ │ │ - vmla.f d17, d0, d0[6] │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe6ea9ac │ │ │ │ + bmi 0xfe6ea85c │ │ │ │ vqadd.s8 d18, d8, d9 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe62a99c │ │ │ │ + bmi 0xfe62a84c │ │ │ │ vqadd.s8 d18, d8, d10 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d16, d0, d0[1] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe56a98c │ │ │ │ + bmi 0xfe56a83c │ │ │ │ vqadd.s8 d18, d8, d11 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe4aa97c │ │ │ │ + bmi 0xfe4aa82c │ │ │ │ vqadd.s8 d18, d8, d12 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vmla.f d16, d0, d0[6] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe3ea96c │ │ │ │ + bmi 0xfe3ea81c │ │ │ │ vqadd.s8 d18, d8, d13 │ │ │ │ - vsra.s64 d17, d28, #64 │ │ │ │ + vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe32a95c │ │ │ │ + bmi 0xfe32a80c │ │ │ │ vqadd.s8 d18, d8, d14 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe26a94c │ │ │ │ + bmi 0xfe26a7fc │ │ │ │ vqadd.s8 d18, d8, d15 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe1aa93c │ │ │ │ + bmi 0xfe1aa7ec │ │ │ │ vhadd.s8 d18, d8, d16 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x20ea92c │ │ │ │ + bmi 0x20ea7dc │ │ │ │ vhadd.s8 d18, d8, d17 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x202a91c │ │ │ │ + bmi 0x202a7cc │ │ │ │ vhadd.s8 d18, d8, d18 │ │ │ │ - vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1f6a90c │ │ │ │ + bmi 0x1f6a7bc │ │ │ │ vhadd.s8 d18, d8, d19 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vsra.s64 q8, q2, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1eaa8fc │ │ │ │ + bmi 0x1eaa7ac │ │ │ │ vhadd.s8 d18, d8, d20 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1dea8ec │ │ │ │ + bmi 0x1dea79c │ │ │ │ vhadd.s8 d18, d8, d21 │ │ │ │ - vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ + vsra.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1d2a8dc │ │ │ │ + bmi 0x1d2a78c │ │ │ │ vhadd.s8 d18, d8, d22 │ │ │ │ - vmla.f d18, d0, d0[2] │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1c6a8cc │ │ │ │ + bmi 0x1c6a77c │ │ │ │ vhadd.s8 d18, d8, d23 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1baa8bc │ │ │ │ + bmi 0x1baa76c │ │ │ │ vhadd.s8 d18, d8, d24 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1aea8ac │ │ │ │ + bmi 0x1aea75c │ │ │ │ vhadd.s8 d18, d8, d25 │ │ │ │ - vmla.f d18, d0, d0[6] │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1a2a89c │ │ │ │ + bmi 0x1a2a74c │ │ │ │ vhadd.s8 d18, d8, d26 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x196a88c │ │ │ │ + bmi 0x196a73c │ │ │ │ vhadd.s8 d18, d8, d27 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x18aa87c │ │ │ │ + bmi 0x18aa72c │ │ │ │ vhadd.s8 d18, d8, d28 │ │ │ │ - vaddw.s8 q9, q8, d12 │ │ │ │ + vmla.f d17, d0, d0[3] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x17ea86c │ │ │ │ + bmi 0x17ea71c │ │ │ │ vhadd.s8 d18, d8, d29 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x172a85c │ │ │ │ + bmi 0x172a70c │ │ │ │ vhadd.s8 d18, d8, d30 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vmla.f d17, d0, d0[6] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x166a84c │ │ │ │ + bmi 0x166a6fc │ │ │ │ vhadd.s8 d18, d8, d31 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x15aa83c │ │ │ │ + bmi 0x15aa6ec │ │ │ │ vqadd.s8 d18, d8, d16 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x14ea82c │ │ │ │ + bmi 0x14ea6dc │ │ │ │ vqadd.s8 d18, d8, d17 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x142a81c │ │ │ │ + bmi 0x142a6cc │ │ │ │ vqadd.s8 d18, d8, d18 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vsra.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x136a80c │ │ │ │ + bmi 0x136a6bc │ │ │ │ vqadd.s8 d18, d8, d19 │ │ │ │ - vmla.f d18, d16, d0[5] │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x12aa7fc │ │ │ │ + bmi 0x12aa6ac │ │ │ │ vqadd.s8 d18, d8, d20 │ │ │ │ - vsra.s64 q9, q10, #64 │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x11ea7ec │ │ │ │ + bmi 0x11ea69c │ │ │ │ vqadd.s8 d18, d8, d21 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d17, d16, d0[1] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x112a7dc │ │ │ │ + bmi 0x112a68c │ │ │ │ vqadd.s8 d18, d8, d22 │ │ │ │ - vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x106a7cc │ │ │ │ + bmi 0x106a67c │ │ │ │ vqadd.s8 d18, d8, d23 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vmla.f d17, d16, d0[6] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfaa7bc │ │ │ │ + bmi 0xfaa66c │ │ │ │ rsbs r2, r1, r8, lsr r0 │ │ │ │ - eorseq pc, r3, r4, asr r1 @ │ │ │ │ - eorseq pc, r3, r4, lsl #3 │ │ │ │ + eorseq pc, r3, r4, lsl r0 @ │ │ │ │ + eorseq pc, r3, r4, asr #32 │ │ │ │ + eorseq pc, r3, r8, asr r0 @ │ │ │ │ + eorseq pc, r3, r0, lsr #1 │ │ │ │ + eorseq pc, r3, r0, asr #1 │ │ │ │ + ldrsbteq pc, [r3], -r4 @ │ │ │ │ + eorseq pc, r3, r8, lsl r1 @ │ │ │ │ + eorseq pc, r3, r0, asr #2 │ │ │ │ + eorseq pc, r3, r8, asr r1 @ │ │ │ │ + eorseq pc, r3, ip, ror #2 │ │ │ │ + eorseq pc, r3, r0, lsl #3 │ │ │ │ mlaseq r3, r8, r1, pc @ │ │ │ │ - eorseq pc, r3, r0, ror #3 │ │ │ │ + ldrhteq pc, [r3], -r4 @ │ │ │ │ + eorseq pc, r3, r8, asr #3 │ │ │ │ + ldrsbteq pc, [r3], -r4 @ │ │ │ │ eorseq pc, r3, r0, lsl #4 │ │ │ │ - eorseq pc, r3, r4, lsl r2 @ │ │ │ │ + eorseq pc, r3, r0, lsr #4 │ │ │ │ + eorseq pc, r3, r4, asr #4 │ │ │ │ eorseq pc, r3, r8, asr r2 @ │ │ │ │ - eorseq pc, r3, r0, lsl #5 │ │ │ │ + eorseq pc, r3, r4, ror r2 @ │ │ │ │ + eorseq pc, r3, r4, lsl #5 │ │ │ │ mlaseq r3, r8, r2, pc @ │ │ │ │ eorseq pc, r3, ip, lsr #5 │ │ │ │ - eorseq pc, r3, r0, asr #5 │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ + ldrhteq pc, [r3], -ip @ │ │ │ │ + eorseq pc, r3, r8, asr #5 │ │ │ │ ldrshteq pc, [r3], -r4 @ │ │ │ │ - eorseq pc, r3, r8, lsl #6 │ │ │ │ - eorseq pc, r3, r4, lsl r3 @ │ │ │ │ - eorseq pc, r3, r0, asr #6 │ │ │ │ - eorseq pc, r3, r0, ror #6 │ │ │ │ - eorseq pc, r3, r4, lsl #7 │ │ │ │ - mlaseq r3, r8, r3, pc @ │ │ │ │ + eorseq pc, r3, ip, lsl #6 │ │ │ │ + eorseq pc, r3, r8, asr r3 @ │ │ │ │ + eorseq pc, r3, r8, ror r3 @ │ │ │ │ + mlaseq r3, ip, r3, pc @ │ │ │ │ ldrhteq pc, [r3], -r4 @ │ │ │ │ - eorseq pc, r3, r4, asr #7 │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ eorseq pc, r3, ip, ror #7 │ │ │ │ - ldrshteq pc, [r3], -ip @ │ │ │ │ - eorseq pc, r3, r8, lsl #8 │ │ │ │ + eorseq pc, r3, r0, lsl r4 @ │ │ │ │ + eorseq pc, r3, ip, lsl r4 @ │ │ │ │ + eorseq pc, r3, r8, lsr #8 │ │ │ │ eorseq pc, r3, r4, lsr r4 @ │ │ │ │ - eorseq pc, r3, ip, asr #8 │ │ │ │ - mlaseq r3, r8, r4, pc @ │ │ │ │ - ldrhteq pc, [r3], -r8 @ │ │ │ │ - ldrsbteq pc, [r3], -ip @ │ │ │ │ - ldrshteq pc, [r3], -r4 @ │ │ │ │ - eorseq pc, r3, ip, lsr #10 │ │ │ │ - eorseq pc, r3, r0, asr r5 @ │ │ │ │ - eorseq pc, r3, ip, asr r5 @ │ │ │ │ + eorseq pc, r3, r0, asr #8 │ │ │ │ + eorseq pc, r3, r8, ror #8 │ │ │ │ + ldrhteq pc, [r3], -ip @ │ │ │ │ + eorseq pc, r3, r4, lsl r5 @ │ │ │ │ + eorseq pc, r3, r4, lsr r5 @ │ │ │ │ + eorseq pc, r3, r0, asr #10 │ │ │ │ + eorseq pc, r3, r0, ror #10 │ │ │ │ eorseq pc, r3, r8, ror #10 │ │ │ │ - eorseq pc, r3, r4, ror r5 @ │ │ │ │ - eorseq pc, r3, r0, lsl #11 │ │ │ │ - eorseq pc, r3, r8, lsr #11 │ │ │ │ - ldrshteq pc, [r3], -ip @ │ │ │ │ - eorseq pc, r3, r4, asr r6 @ │ │ │ │ - eorseq pc, r3, r4, ror r6 @ │ │ │ │ - eorseq pc, r3, r0, lsl #13 │ │ │ │ + ldrhteq pc, [r3], -r4 @ │ │ │ │ + eorseq pc, r3, r0, asr r6 @ │ │ │ │ + eorseq pc, r3, ip, ror #12 │ │ │ │ + eorseq pc, r3, r8, ror r6 @ │ │ │ │ + eorseq pc, r3, r8, lsl #13 │ │ │ │ eorseq pc, r3, r0, lsr #13 │ │ │ │ - eorseq pc, r3, r8, lsr #13 │ │ │ │ ldrshteq pc, [r3], -r4 @ │ │ │ │ - mlaseq r3, r0, r7, pc @ │ │ │ │ - eorseq pc, r3, ip, lsr #15 │ │ │ │ - ldrhteq pc, [r3], -r8 @ │ │ │ │ - eorseq pc, r3, r8, asr #15 │ │ │ │ - eorseq pc, r3, r0, ror #15 │ │ │ │ - eorseq pc, r3, r4, lsr r8 @ │ │ │ │ - eorseq pc, r3, r4, asr r8 @ │ │ │ │ - eorseq pc, r3, r0, ror #16 │ │ │ │ - eorseq pc, r3, ip, ror #16 │ │ │ │ - eorseq pc, r3, r0, lsl #17 │ │ │ │ - eorseq pc, r3, r8, lsl #17 │ │ │ │ - ldrhteq pc, [r3], -r0 @ │ │ │ │ - teqpcc r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + eorseq pc, r3, r4, lsl r7 @ │ │ │ │ + eorseq pc, r3, r0, lsr #14 │ │ │ │ + eorseq pc, r3, ip, lsr #14 │ │ │ │ + eorseq pc, r3, r0, asr #14 │ │ │ │ + eorseq pc, r3, r8, asr #14 │ │ │ │ + eorseq pc, r3, r0, ror r7 @ │ │ │ │ + mvnsne pc, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf86ef008 │ │ │ │ ldrsbtcs r4, [r9], -r1 │ │ │ │ - cmppcc r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf866f008 │ │ │ │ eorscs r4, sl, lr, asr #21 │ │ │ │ - cmppcc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcs ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf85ef008 │ │ │ │ eorscs r4, fp, fp, asr #21 │ │ │ │ - msrcc (UNDEF: 108), r8 │ │ │ │ + msrcs R12_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf856f008 │ │ │ │ eorscs r4, ip, r8, asr #21 │ │ │ │ - cmnpcc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcs ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf84ef008 │ │ │ │ eorscs r4, sp, r5, asr #21 │ │ │ │ - orrcc pc, r4, r8, asr #4 │ │ │ │ + cmppcs r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf846f008 │ │ │ │ eorscs r4, lr, r2, asr #21 │ │ │ │ - orrscc pc, r4, r8, asr #4 │ │ │ │ + cmppcs r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf83ef008 │ │ │ │ ldrhtcs r4, [pc], -pc │ │ │ │ - @ instruction: 0x31acf248 │ │ │ │ + msrcs (UNDEF: 108), r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf836f008 │ │ │ │ strhcs r4, [r0], #-172 @ 0xffffff54 │ │ │ │ - biccc pc, r4, r8, asr #4 │ │ │ │ + orrcs pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf82ef008 │ │ │ │ strhcs r4, [r1], #-169 @ 0xffffff57 │ │ │ │ - mvncc pc, r8, asr #4 │ │ │ │ + @ instruction: 0x21a8f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf826f008 │ │ │ │ strhcs r4, [r2], #-166 @ 0xffffff5a │ │ │ │ - tstpmi r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccs pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf81ef008 │ │ │ │ strhcs r4, [r3], #-163 @ 0xffffff5d │ │ │ │ - msrmi R8_usr, r8 │ │ │ │ + mvncs pc, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf816f008 │ │ │ │ strhcs r4, [r4], #-160 @ 0xffffff60 │ │ │ │ - cmppmi r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpcc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf80ef008 │ │ │ │ subcs r4, r5, sp, lsr #21 │ │ │ │ - msrmi (UNDEF: 100), r8 │ │ │ │ + msrcc R12_usr, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf806f008 │ │ │ │ subcs r4, r6, sl, lsr #21 │ │ │ │ - cmnpmi ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffef007 │ │ │ │ subcs r4, r7, r7, lsr #21 │ │ │ │ - orrsmi pc, r4, r8, asr #4 │ │ │ │ + cmppcc r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xfff6f007 │ │ │ │ subcs r4, r8, r4, lsr #21 │ │ │ │ - asrsmi pc, r8, #4 @ │ │ │ │ + cmnpcc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffeef007 │ │ │ │ subcs r4, r9, r1, lsr #21 │ │ │ │ - @ instruction: 0x41b8f248 │ │ │ │ + cmnpcc r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffe6f007 │ │ │ │ umaalcs r4, sl, lr, sl │ │ │ │ - bicsmi pc, ip, r8, asr #4 │ │ │ │ + orrscc pc, ip, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffdef007 │ │ │ │ umaalcs r4, fp, fp, sl │ │ │ │ - mvnsmi pc, r8, asr #4 │ │ │ │ + @ instruction: 0x31b8f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffd6f007 │ │ │ │ umaalcs r4, ip, r8, sl │ │ │ │ - tstppl r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffcef007 │ │ │ │ umaalcs r4, sp, r5, sl │ │ │ │ - teqppl r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffc6f007 │ │ │ │ umaalcs r4, lr, r2, sl │ │ │ │ - cmpppl r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpmi r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffbef007 │ │ │ │ subcs r4, pc, pc, lsl #21 │ │ │ │ - cmnppl r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffb6f007 │ │ │ │ subscs r4, r0, ip, lsl #21 │ │ │ │ - orrpl pc, r8, r8, asr #4 │ │ │ │ + cmppmi r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffaef007 │ │ │ │ subscs r4, r1, r9, lsl #21 │ │ │ │ - @ instruction: 0x51a8f248 │ │ │ │ + msrmi (UNDEF: 104), r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffa6f007 │ │ │ │ subscs r4, r2, r6, lsl #21 │ │ │ │ - bicpl pc, r4, r8, asr #4 │ │ │ │ + orrmi pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff9ef007 │ │ │ │ subscs r4, r3, r3, lsl #21 │ │ │ │ - bicspl pc, r0, r8, asr #4 │ │ │ │ + orrsmi pc, r0, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff96f007 │ │ │ │ subscs r4, r4, r0, lsl #21 │ │ │ │ - bicspl pc, ip, r8, asr #4 │ │ │ │ + orrsmi pc, ip, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff8ef007 │ │ │ │ subscs r4, r5, sp, ror sl │ │ │ │ - mvnpl pc, r8, asr #4 │ │ │ │ + @ instruction: 0x41acf248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff86f007 │ │ │ │ subscs r4, r6, sl, ror sl │ │ │ │ - mvnspl pc, r8, asr #4 │ │ │ │ + @ instruction: 0x41bcf248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff7ef007 │ │ │ │ subscs r4, r7, r7, ror sl │ │ │ │ - tstpvs ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, ip, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff76f007 │ │ │ │ subscs r4, r8, r4, ror sl │ │ │ │ - msrvs R8_usr, r8 │ │ │ │ + mvnmi pc, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff6ef007 │ │ │ │ subscs r4, r9, r1, ror sl │ │ │ │ - teqpvs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsmi pc, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff66f007 │ │ │ │ subscs r4, sl, lr, ror #20 │ │ │ │ - cmppvs r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstppl r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff5ef007 │ │ │ │ subscs r4, fp, fp, ror #20 │ │ │ │ - msrvs (UNDEF: 104), r8 │ │ │ │ + msrpl R8_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff56f007 │ │ │ │ subscs r4, ip, r8, ror #20 │ │ │ │ - orrvs pc, r4, r8, asr #4 │ │ │ │ + cmpppl r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff4ef007 │ │ │ │ subscs r4, sp, r5, ror #20 │ │ │ │ - orrsvs pc, r8, r8, asr #4 │ │ │ │ + cmpppl r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff46f007 │ │ │ │ subscs r4, lr, r2, ror #20 │ │ │ │ - asrsvs pc, r8, #4 @ │ │ │ │ + cmnppl r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff3ef007 │ │ │ │ subscs r4, pc, pc, asr sl @ │ │ │ │ - bicvs pc, ip, r8, asr #4 │ │ │ │ + orrpl pc, ip, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff36f007 │ │ │ │ rsbcs r4, r0, ip, asr sl │ │ │ │ - bicsvs pc, ip, r8, asr #4 │ │ │ │ + orrspl pc, ip, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff2ef007 │ │ │ │ rsbcs r4, r1, r9, asr sl │ │ │ │ - mvnvs pc, r8, asr #4 │ │ │ │ + @ instruction: 0x51acf248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff26f007 │ │ │ │ rsbcs r4, r2, r6, asr sl │ │ │ │ - tstpvc r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff1ef007 │ │ │ │ sbccc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ cmnlt r3, #1245184 @ 0x130000 │ │ │ │ @ instruction: 0xf6c32400 │ │ │ │ @ instruction: 0xf64f74ff │ │ │ │ @@ -291055,133 +290970,133 @@ │ │ │ │ ldmvs r3, {r1, sp, lr, pc} │ │ │ │ tstlt r3, #40, 4 @ 0x80000002 │ │ │ │ tsteq r3, r4, lsr sl │ │ │ │ @ instruction: 0xf852d1f9 │ │ │ │ stmdbcs r9, {r2, r3, sl, fp, ip} │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ stccc 8, cr15, [r8], {82} @ 0x52 │ │ │ │ - blcs 0x3fb3ec │ │ │ │ + blcs 0x3fb29c │ │ │ │ adchi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06061d93 │ │ │ │ eorcs r0, r0, r6, lsl #12 │ │ │ │ stcne 3, cr2, [r6, #24] │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ stccc 8, cr15, [r0], #-328 @ 0xfffffeb8 │ │ │ │ eormi r3, fp, r8, lsr #4 │ │ │ │ @ instruction: 0xf842430b │ │ │ │ @ instruction: 0xf8523c48 │ │ │ │ - blcs 0x13b894 │ │ │ │ + blcs 0x13b744 │ │ │ │ ldrdlt sp, [r5], -ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf44fbd30 │ │ │ │ strb r3, [r7, r0, lsl #2]! │ │ │ │ tstpcs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf852e7e4 │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0083202 │ │ │ │ - blls 0x1eb4b4 │ │ │ │ - blx 0x15305a │ │ │ │ + blls 0x1eb364 │ │ │ │ + blx 0x152f0a │ │ │ │ streq pc, [r9], #-259 @ 0xfffffefd │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - ldrhteq pc, [r3], -ip @ │ │ │ │ - ldrsbteq pc, [r3], -r0 @ │ │ │ │ - eorseq pc, r3, r0, ror #17 │ │ │ │ - eorseq pc, r3, ip, lsl #18 │ │ │ │ - eorseq pc, r3, r8, lsr #18 │ │ │ │ - eorseq pc, r3, r0, asr r9 @ │ │ │ │ - eorseq pc, r3, r4, ror #18 │ │ │ │ - eorseq pc, r3, r0, ror r9 @ │ │ │ │ - ldrshteq pc, [r3], -r4 @ │ │ │ │ - eorseq pc, r3, ip, lsl #20 │ │ │ │ - eorseq pc, r3, r8, lsr #20 │ │ │ │ - eorseq pc, r3, r8, asr #20 │ │ │ │ - eorseq pc, r3, ip, ror #20 │ │ │ │ - eorseq pc, r3, ip, lsr #21 │ │ │ │ + eorseq pc, r3, ip, ror r7 @ │ │ │ │ + mlaseq r3, r0, r7, pc @ │ │ │ │ + eorseq pc, r3, r0, lsr #15 │ │ │ │ + eorseq pc, r3, ip, asr #15 │ │ │ │ + eorseq pc, r3, r8, ror #15 │ │ │ │ + eorseq pc, r3, r0, lsl r8 @ │ │ │ │ + eorseq pc, r3, r4, lsr #16 │ │ │ │ + eorseq pc, r3, r0, lsr r8 @ │ │ │ │ + ldrhteq pc, [r3], -r4 @ │ │ │ │ + eorseq pc, r3, ip, asr #17 │ │ │ │ + eorseq pc, r3, r8, ror #17 │ │ │ │ + eorseq pc, r3, r8, lsl #18 │ │ │ │ + eorseq pc, r3, ip, lsr #18 │ │ │ │ + eorseq pc, r3, ip, ror #18 │ │ │ │ + mlaseq r3, r4, r9, pc @ │ │ │ │ + eorseq pc, r3, r8, asr #19 │ │ │ │ ldrsbteq pc, [r3], -r4 @ │ │ │ │ - eorseq pc, r3, r8, lsl #22 │ │ │ │ - eorseq pc, r3, r4, lsl fp @ │ │ │ │ - eorseq pc, r3, ip, lsr fp @ │ │ │ │ - eorseq pc, r3, r4, ror #22 │ │ │ │ - eorseq pc, r3, r0, ror fp @ │ │ │ │ - eorseq pc, r3, r8, lsl #23 │ │ │ │ - mlaseq r3, r8, fp, pc @ │ │ │ │ - eorseq pc, r3, r4, lsr #23 │ │ │ │ - ldrhteq pc, [r3], -ip @ │ │ │ │ - eorseq pc, r3, ip, asr #23 │ │ │ │ - ldrsbteq pc, [r3], -ip @ │ │ │ │ + ldrshteq pc, [r3], -ip @ │ │ │ │ + eorseq pc, r3, r4, lsr #20 │ │ │ │ + eorseq pc, r3, r0, lsr sl @ │ │ │ │ + eorseq pc, r3, r8, asr #20 │ │ │ │ + eorseq pc, r3, r8, asr sl @ │ │ │ │ + eorseq pc, r3, r4, ror #20 │ │ │ │ + eorseq pc, r3, ip, ror sl @ │ │ │ │ + eorseq pc, r3, ip, lsl #21 │ │ │ │ + mlaseq r3, ip, sl, pc @ │ │ │ │ + eorseq pc, r3, r4, asr #21 │ │ │ │ + ldrsbteq pc, [r3], -r8 @ │ │ │ │ + ldrshteq pc, [r3], -r8 @ │ │ │ │ + eorseq pc, r3, ip, lsl #22 │ │ │ │ + eorseq pc, r3, ip, lsl fp @ │ │ │ │ + eorseq pc, r3, r4, lsr fp @ │ │ │ │ + eorseq pc, r3, r4, asr fp @ │ │ │ │ + eorseq pc, r3, r8, ror #22 │ │ │ │ + eorseq pc, r3, r4, ror fp @ │ │ │ │ + eorseq pc, r3, r0, lsl #23 │ │ │ │ + mlaseq r3, r4, fp, pc @ │ │ │ │ + eorseq pc, r3, r0, lsr #23 │ │ │ │ + ldrhteq pc, [r3], -r0 @ │ │ │ │ + ldrshteq pc, [r3], -r4 @ │ │ │ │ eorseq pc, r3, r4, lsl #24 │ │ │ │ eorseq pc, r3, r8, lsl ip @ │ │ │ │ - eorseq pc, r3, r8, lsr ip @ │ │ │ │ - eorseq pc, r3, ip, asr #24 │ │ │ │ - eorseq pc, r3, ip, asr ip @ │ │ │ │ - eorseq pc, r3, r4, ror ip @ │ │ │ │ - mlaseq r3, r4, ip, pc @ │ │ │ │ - eorseq pc, r3, r8, lsr #25 │ │ │ │ - ldrhteq pc, [r3], -r4 @ │ │ │ │ - eorseq pc, r3, r0, asr #25 │ │ │ │ - ldrsbteq pc, [r3], -r4 @ │ │ │ │ - eorseq pc, r3, r0, ror #25 │ │ │ │ - ldrshteq pc, [r3], -r0 @ │ │ │ │ - eorseq pc, r3, r4, lsr sp @ │ │ │ │ - eorseq pc, r3, r4, asr #26 │ │ │ │ - eorseq pc, r3, r8, asr sp @ │ │ │ │ mvnsmi pc, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stcne 8, cr15, [r4], {82} @ 0x52 │ │ │ │ ldmdavs fp, {r4, r5, sp} │ │ │ │ movwcc pc, #6912 @ 0x1b00 @ │ │ │ │ streq r6, [r9], #-2521 @ 0xfffff627 │ │ │ │ vst1.16 {d30}, [pc :256], r4 │ │ │ │ ldrb r3, [r1, -r0, lsl #3]! │ │ │ │ andmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vrhadd.s8 d18, d8, d1 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - stc2 1, cr15, [sl, #-536] @ 0xfffffde8 │ │ │ │ + ldc2 1, cr15, [r2, #-536] @ 0xfffffde8 │ │ │ │ @ instruction: 0xf1552001 │ │ │ │ ldrdcs pc, [r0], -r5 │ │ │ │ - biceq pc, r8, r4, asr #12 │ │ │ │ + orrvc pc, r8, r4, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf11a9000 │ │ │ │ svclt 0x0000fa7b │ │ │ │ - eorseq lr, r3, r8, lsr #28 │ │ │ │ + eorseq lr, r3, r8, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec83b5c │ │ │ │ + bl 0xfec83a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff0 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ addlt r1, r3, r2, asr #24 │ │ │ │ subeq pc, r6, #134217729 @ 0x8000001 │ │ │ │ @ instruction: 0xdc092a00 │ │ │ │ - bcs 0x21194e0 │ │ │ │ + bcs 0x2119390 │ │ │ │ @ instruction: 0x4618d016 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ec9301 │ │ │ │ - blls 0x1aaff4 │ │ │ │ + blls 0x1aaea4 │ │ │ │ cmnpeq pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ ldrmi r4, [r8], -r3, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andcs pc, r7, r3, asr #7 │ │ │ │ @ instruction: 0xf988f7ec │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @ instruction: 0xe7e0037f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec83bc0 │ │ │ │ + bl 0xfec83a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410fe8 │ │ │ │ vsubw.s8 q10, q0, d4 │ │ │ │ pkhbtmi r0, r4, r5, lsl #7 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ ldmdavs r8, {r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r3], -r0, lsr #2 │ │ │ │ @@ -291221,91 +291136,91 @@ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [fp], #-417 @ 0xfffffe5f │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, sl, lsl #12 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a841f0 │ │ │ │ - @ instruction: 0xf02fbfb7 │ │ │ │ + @ instruction: 0xf02fbfbf │ │ │ │ @ instruction: 0x4623fe39 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ andlt r4, r4, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x13e9098 │ │ │ │ + blt 0x15e8f48 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq r3, lr, r2, lsr #8 │ │ │ │ + rsbseq r3, lr, r2, ror r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83cb4 │ │ │ │ + bl 0xfec83b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4615d033 │ │ │ │ @ instruction: 0x460cb352 │ │ │ │ - bicsmi pc, ip, r7, asr #12 │ │ │ │ + orrscc pc, ip, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7f74606 │ │ │ │ biclt pc, r0, r7, lsl sp @ │ │ │ │ teqpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x4630681e │ │ │ │ - @ instruction: 0xff4ef175 │ │ │ │ + @ instruction: 0xff56f175 │ │ │ │ svclt 0x00284285 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - bl 0x11ea684 │ │ │ │ + bl 0xffbea534 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4630bd70 │ │ │ │ ldc2l 0, cr15, [r2, #188]! @ 0xbc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xbe9120 │ │ │ │ + bllt 0xde8fd0 │ │ │ │ cdp2 1, 1, cr15, cr6, cr8, {2} │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x12cb77 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x12ca27 @ │ │ │ │ @ instruction: 0xf148e7e6 │ │ │ │ movwcs pc, #60943 @ 0xee0f @ │ │ │ │ ldrb r6, [r7, r3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a04690 │ │ │ │ - bcc 0xd41424 │ │ │ │ + bcc 0xd412d4 │ │ │ │ @ instruction: 0x460f4699 │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ @ instruction: 0xf8d24614 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ tstcc r1, r4, ror #6 │ │ │ │ @ instruction: 0xf64bd12f │ │ │ │ vshl.s64 d17, d16, #0 │ │ │ │ @ instruction: 0x46392597 │ │ │ │ @ instruction: 0xf7164620 │ │ │ │ - stmdavs fp!, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrble r0, [r6], #-794 @ 0xfffffce6 │ │ │ │ @ instruction: 0x46429b15 │ │ │ │ ldrtmi r9, [r9], -r5, lsl #6 │ │ │ │ @ instruction: 0x46309b14 │ │ │ │ - blls 0x61179c │ │ │ │ - blls 0x5d179c │ │ │ │ - blls 0x59179c │ │ │ │ - blls 0x55179c │ │ │ │ + blls 0x61164c │ │ │ │ + blls 0x5d164c │ │ │ │ + blls 0x59164c │ │ │ │ + blls 0x55164c │ │ │ │ strbmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf86cf000 │ │ │ │ strmi r6, [r5], -fp, lsr #16 │ │ │ │ - strble r0, [pc], #-795 @ 0x12cba8 │ │ │ │ + strble r0, [pc], #-795 @ 0x12ca58 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - @ instruction: 0xf8a6f716 │ │ │ │ + @ instruction: 0xf94ef716 │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mrcvs 3, 0, r8, cr2, cr0, {7} │ │ │ │ movwls r4, #30240 @ 0x7620 │ │ │ │ @@ -291322,33 +291237,33 @@ │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ addsmi r6, r0, #1179648 @ 0x120000 │ │ │ │ @ instruction: 0xf8d3d3b3 │ │ │ │ cmplt r1, r0, ror #6 │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0084618 │ │ │ │ cmpplt r8, #3751936 @ p-variant is OBSOLETE @ 0x394000 │ │ │ │ - blcs 0x14ac20 │ │ │ │ - blcs 0x1a0eb4 │ │ │ │ + blcs 0x14aad0 │ │ │ │ + blcs 0x1a0d64 │ │ │ │ strtmi sp, [sl], -sl, lsr #2 │ │ │ │ andscs r2, pc, r2, lsl #2 │ │ │ │ @ instruction: 0xffd0f7ec │ │ │ │ strvc pc, [r0, #-1135] @ 0xfffffb91 │ │ │ │ - blls 0x626b34 │ │ │ │ + blls 0x6269e4 │ │ │ │ movwls r4, #13890 @ 0x3642 │ │ │ │ - blls 0x5be518 │ │ │ │ + blls 0x5be3c8 │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ movwls r9, #6929 @ 0x1b11 │ │ │ │ movwls r9, #2832 @ 0xb10 │ │ │ │ @ instruction: 0xf7f6464b │ │ │ │ ldr pc, [r9, r1, asr #22] │ │ │ │ @ instruction: 0x46309b13 │ │ │ │ strtmi r9, [sl], -r4, lsl #6 │ │ │ │ @ instruction: 0x46399b12 │ │ │ │ - blls 0x591864 │ │ │ │ - blls 0x551864 │ │ │ │ + blls 0x591714 │ │ │ │ + blls 0x551714 │ │ │ │ movwls lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf7f64643 │ │ │ │ ldr pc, [pc, sp, lsr #23] │ │ │ │ @ instruction: 0xf7ec200b │ │ │ │ ldrb pc, [r9, fp, asr #30] @ │ │ │ │ @ instruction: 0xf7ec201f │ │ │ │ ldrb pc, [r5, r7, asr #30] @ │ │ │ │ @@ -291371,70 +291286,70 @@ │ │ │ │ ldccc 0, cr7, [r0], #-752 @ 0xfffffd10 │ │ │ │ ldmib r2, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ vceq.f32 , q0, │ │ │ │ and r1, r1, r3, asr #5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ ldm pc, {r1, r2, r6, r7, r8, pc}^ @ │ │ │ │ - bcs 0xca8d24 │ │ │ │ + bcs 0xca8bd4 │ │ │ │ cmpcs r8, #12, 20 @ 0xc000 │ │ │ │ addscs r2, r7, #224, 4 │ │ │ │ biceq r2, r4, pc, asr r2 │ │ │ │ andcs r2, lr, #1879048194 @ 0x70000002 │ │ │ │ - strdcs r2, [pc, #29] @ 0x12cd09 │ │ │ │ + strdcs r2, [pc, #29] @ 0x12cbb9 │ │ │ │ @ instruction: 0x21b721de │ │ │ │ orrscs r2, r0, r2, lsr #3 │ │ │ │ biceq r2, r4, pc, ror #2 │ │ │ │ cmpcs fp, r4, asr #3 │ │ │ │ ldrcs r2, [r6], -r6, asr #12 │ │ │ │ ldmdbcs r4, {r1, r3, r5, r8, fp, sp} │ │ │ │ ldmdbcs ip!, {r5, r7, r8, fp, sp}^ │ │ │ │ strbcs r0, [r4, -r4, asr #3]! │ │ │ │ ldrbcs r0, [fp, -r4, asr #3] │ │ │ │ biceq r2, r4, r1, lsr r7 │ │ │ │ ldrcs r0, [sp, -r4, asr #3] │ │ │ │ biceq r2, r4, lr, lsl #14 │ │ │ │ strbtcs r2, [r9], r9, lsl #14 │ │ │ │ ssatcs r2, #31, r0, asr #13 │ │ │ │ - blcs 0xc367dc │ │ │ │ - bcs 0x1b779c0 │ │ │ │ - bcs 0x19ed440 │ │ │ │ - bcs 0xffd77934 │ │ │ │ - blcs 0x6ad448 │ │ │ │ + blcs 0xc3668c │ │ │ │ + bcs 0x1b77870 │ │ │ │ + bcs 0x19ed2f0 │ │ │ │ + bcs 0xffd777e4 │ │ │ │ + blcs 0x6ad2f8 │ │ │ │ stmdacs r2!, {r0, r4, r5, fp, sp} │ │ │ │ biceq r2, r4, r0, lsl r8 │ │ │ │ ldrbcs r2, [lr, r7, lsl #16]! │ │ │ │ strbcs r0, [lr, r4, asr #3]! │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ @ instruction: 0x27ce27df │ │ │ │ strbcs r0, [sl, -r4, asr #3]! │ │ │ │ - blcs 0xffbb7d38 │ │ │ │ - blcs 0xfe3f7ccc │ │ │ │ + blcs 0xffbb7be8 │ │ │ │ + blcs 0xfe3f7b7c │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stccs 12, cr2, [r6], {36} @ 0x24 │ │ │ │ stmiacs r2, {r3, r5, r6, r7, fp, sp}^ │ │ │ │ ldclcs 12, cr2, [r4], #-696 @ 0xfffffd48 │ │ │ │ - bcs 0xfe577834 │ │ │ │ + bcs 0xfe5776e4 │ │ │ │ andscs r2, r9, r2, asr #24 │ │ │ │ svcne 0x00ba1ff6 │ │ │ │ ldrbcs r2, [r7, #-1392] @ 0xfffffa90 │ │ │ │ strcs r0, [r5, #452] @ 0x1c4 │ │ │ │ strbtcs r0, [r5], #452 @ 0x1c4 │ │ │ │ biceq r2, r4, sl, asr #9 │ │ │ │ ldrcs r2, [r4], #1199 @ 0x4af │ │ │ │ ldrcs r2, [r6, #-1153]! @ 0xfffffb7f │ │ │ │ strcs r2, [r7, #-1318] @ 0xfffffada │ │ │ │ - strbtcs r2, [pc], #-1271 @ 0x12cd98 │ │ │ │ + strbtcs r2, [pc], #-1271 @ 0x12cc48 │ │ │ │ strtcs r0, [r5], #-452 @ 0xfffffe3c │ │ │ │ biceq r2, r4, r7, asr #10 │ │ │ │ mvnscs r2, #436207616 @ 0x1a000000 │ │ │ │ @ instruction: 0x31a32395 │ │ │ │ sbccc r3, r7, #88, 2 │ │ │ │ strheq r3, [r4, #39] @ 0x27 │ │ │ │ - strcc r0, [pc, #-452]! @ 0x12cbf0 │ │ │ │ + strcc r0, [pc, #-452]! @ 0x12caa0 │ │ │ │ teqcs pc, r4, asr #3 │ │ │ │ strdcs r2, [r8], #9 @ │ │ │ │ umullcs r2, r6, r9, r0 │ │ │ │ rsbcs r2, ip, r7, ror r0 │ │ │ │ subcs r2, r1, r3, asr r0 │ │ │ │ strexbeq r2, pc, [r4] @ │ │ │ │ svccs 0x00d22ec5 │ │ │ │ @@ -291500,17 +291415,17 @@ │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, pc, ror sp │ │ │ │ ldrbeq r0, [ip, #1532] @ 0x5fc │ │ │ │ biceq r0, r4, r5, lsl #4 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ cdpeq 5, 8, cr0, cr2, cr6, {6} │ │ │ │ - bleq 0x182fd70 │ │ │ │ - bleq 0x4efbdc │ │ │ │ - beq 0xff36fa84 │ │ │ │ + bleq 0x182fc20 │ │ │ │ + bleq 0x4efa8c │ │ │ │ + beq 0xff36f934 │ │ │ │ vldmdbeq r6!, {s0-s170} │ │ │ │ ldcleq 13, cr0, [r7], {35} @ 0x23 │ │ │ │ stcleq 12, cr0, [sp], #-720 @ 0xfffffd30 │ │ │ │ biceq r0, r4, fp, asr ip │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stceq 12, cr0, [sl], {28} │ │ │ │ ldmibeq lr!, {r3, r4, r6, r9, fp}^ │ │ │ │ @@ -291581,36 +291496,36 @@ │ │ │ │ @ instruction: 0x1142129e │ │ │ │ strdne r1, [fp], r3 │ │ │ │ andsne r1, pc, lr, rrx │ │ │ │ teqeq r8, #738197505 @ 0x2c000001 │ │ │ │ strdeq r1, [r4, #203] @ 0xcb │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stcne 12, cr1, [r8], {100} @ 0x64 │ │ │ │ - blne 0x11b3e8c │ │ │ │ - blne 0x4b3cd8 │ │ │ │ + blne 0x11b3d3c │ │ │ │ + blne 0x4b3b88 │ │ │ │ ldrdeq r1, [r4, #172] @ 0xac │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ - bne 0xfe4f3b18 │ │ │ │ + bne 0xfe4f39c8 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r1, r4, sp, ror sl │ │ │ │ - bne 0xab390c │ │ │ │ + bne 0xab37bc │ │ │ │ ldrne r1, [r8], #2578 @ 0xa12 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ @ instruction: 0xf64b1471 │ │ │ │ vrsra.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf1070559 │ │ │ │ @ instruction: 0xf06f815a │ │ │ │ - blmi 0xff06e108 │ │ │ │ + blmi 0xff06dfb8 │ │ │ │ @ instruction: 0xf8d7681a │ │ │ │ subsmi r3, sl, r4, asr r3 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, pc, r7, asr #32 │ │ │ │ @ instruction: 0xf5074620 │ │ │ │ ssatmi r7, #30, r7, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -291626,15 +291541,15 @@ │ │ │ │ strbmi r8, [r0], -pc, ror #15 │ │ │ │ @ instruction: 0xf844f008 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d787e9 │ │ │ │ strtmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf0072de8 │ │ │ │ @ instruction: 0xf1828017 │ │ │ │ - @ instruction: 0x4604fd79 │ │ │ │ + strmi pc, [r4], -r1, lsl #27 │ │ │ │ bicle r1, ip, r5, asr #24 │ │ │ │ ldc2l 7, cr15, [r0, #988] @ 0x3dc │ │ │ │ strb r4, [r8, r4, lsl #12] │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf06f1e5a │ │ │ │ addsmi r4, sl, #120, 6 @ 0xe0000001 │ │ │ │ orrshi pc, ip, #134 @ 0x86 │ │ │ │ @@ -291702,51 +291617,51 @@ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x46208755 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldmvs sl!, {r1, r5, r6, r7, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0079400 │ │ │ │ @ instruction: 0xf1828037 │ │ │ │ - strmi pc, [r4], -r1, lsl #26 │ │ │ │ + strmi pc, [r4], -r9, lsl #26 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf7f7af34 │ │ │ │ @ instruction: 0x4604fd37 │ │ │ │ strbmi lr, [r1], -pc, lsr #14 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ strcs r2, [r0], #-3 │ │ │ │ ldrvc pc, [r4], -r7, lsl #10 │ │ │ │ strtmi lr, [sl], #-2503 @ 0xfffff639 │ │ │ │ - beq 0xfeb69644 │ │ │ │ + beq 0xfeb694f4 │ │ │ │ ldrmi lr, [r4], #2503 @ 0x9c7 │ │ │ │ ldrmi lr, [r6], #2503 @ 0x9c7 │ │ │ │ ldrmi lr, [r8], #2503 @ 0x9c7 │ │ │ │ cdp2 0, 13, cr15, cr0, cr7, {0} │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ strhi pc, [r8, -r6]! │ │ │ │ vst2.8 {d22-d23}, [pc], r2 │ │ │ │ @ instruction: 0xf6c1734c │ │ │ │ @ instruction: 0xf8ca1398 │ │ │ │ addsmi r2, sl, #0 │ │ │ │ svclt 0x00156843 │ │ │ │ andcs r2, ip, #24, 4 @ 0x80000001 │ │ │ │ - bleq 0x1e9398 │ │ │ │ - bleq 0x1a939c │ │ │ │ + bleq 0x1e9248 │ │ │ │ + bleq 0x1a924c │ │ │ │ andcc pc, r4, sl, asr #17 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strthi pc, [sl], #6 │ │ │ │ @ instruction: 0xf0072db8 │ │ │ │ movwcs r8, #4109 @ 0x100d │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ cdp2 0, 10, cr15, cr14, cr7, {0} │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ ldccs 7, cr8, [r9, #28]! │ │ │ │ adcshi pc, lr, #6 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf18220b9 │ │ │ │ - @ instruction: 0xf8dafe69 │ │ │ │ + @ instruction: 0xf8dafe71 │ │ │ │ mcrrne 0, 0, r3, r1, cr0 │ │ │ │ svclt 0x00184604 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xf7f760fb │ │ │ │ ldmvs fp!, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c84604 │ │ │ │ @@ -291756,20 +291671,20 @@ │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ strmi pc, [r1], -r1, asr #30 │ │ │ │ svclt 0x00182c00 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strtmi r8, [r0], -r3, ror #13 │ │ │ │ @ instruction: 0xf0062deb │ │ │ │ @ instruction: 0xf18285f4 │ │ │ │ - strmi pc, [r4], -r5, lsl #25 │ │ │ │ + strmi pc, [r4], -sp, lsl #25 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf7f7aec8 │ │ │ │ strmi pc, [r4], -fp, asr #25 │ │ │ │ @ instruction: 0xf8d7e6c3 │ │ │ │ - blcs 0x13a0f0 │ │ │ │ + blcs 0x139fa0 │ │ │ │ movwhi pc, #36870 @ 0x9006 @ │ │ │ │ rscne lr, r0, #3522560 @ 0x35c000 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 6, cr15, cr12, cr7, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strbhi pc, [r6], r0 @ │ │ │ │ rscsvs r4, sl, r0, asr #12 │ │ │ │ @@ -291779,15 +291694,15 @@ │ │ │ │ stccs 6, cr4, [r0], {1} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrthi pc, [r8], r0 @ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldmvs sl!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0062de5 │ │ │ │ @ instruction: 0xf1828792 │ │ │ │ - strmi pc, [r4], -r7, lsr #24 │ │ │ │ + strmi pc, [r4], -pc, lsr #24 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf7f7ae9a │ │ │ │ @ instruction: 0x4604fc9d │ │ │ │ ldmib r7, {r0, r2, r4, r7, r9, sl, sp, lr, pc}^ │ │ │ │ strcs r2, [r1], #-992 @ 0xfffffc20 │ │ │ │ strbmi r9, [r9], -r2, lsl #8 │ │ │ │ orrmi pc, ip, #14090240 @ 0xd70000 │ │ │ │ @@ -291805,38 +291720,38 @@ │ │ │ │ @ instruction: 0xf0462b00 │ │ │ │ strbmi r8, [sl], -r7, ror #10 │ │ │ │ @ instruction: 0xf0462a00 │ │ │ │ strtmi r8, [r3], -r0, asr #5 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r0], #-1601 @ 0xfffff9bf │ │ │ │ adcvc pc, lr, pc, asr #8 │ │ │ │ - stc2l 1, cr15, [r2, #520]! @ 0x208 │ │ │ │ + stc2l 1, cr15, [sl, #520]! @ 0x208 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {3} @ │ │ │ │ stc2l 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ strbt r4, [r0], -r4, lsl #12 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r4, r3, sl, asr #12 │ │ │ │ cdp2 0, 0, cr15, cr14, cr7, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ strbthi pc, [r8], -r0 @ │ │ │ │ adcscs r4, r7, sl, asr #12 │ │ │ │ - stc2l 1, cr15, [ip, #520] @ 0x208 │ │ │ │ + ldc2l 1, cr15, [r4, #520] @ 0x208 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ mcrge 4, 2, pc, cr15, cr15, {3} @ │ │ │ │ mrrc2 7, 15, pc, r2, cr7 @ │ │ │ │ strb r4, [sl], -r4, lsl #12 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x17e9810 │ │ │ │ + blx 0x17e96c0 │ │ │ │ strmi r4, [r3], r2, lsl #12 │ │ │ │ @ instruction: 0xf0072800 │ │ │ │ @ instruction: 0xf8d780ad │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf18220d9 │ │ │ │ - @ instruction: 0x4604fdb5 │ │ │ │ + @ instruction: 0x4604fdbd │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ @ instruction: 0xf9a4f148 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #11862016 @ 0xb50000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d7d257 │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ @@ -291855,86 +291770,86 @@ │ │ │ │ ldrmi r7, [ip], #2816 @ 0xb00 │ │ │ │ ldmib r4, {r0, r1, r5, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf10c5602 │ │ │ │ stc 0, cr0, [ip, #76] @ 0x4c │ │ │ │ vldr d7, [r4] │ │ │ │ @ instruction: 0xf8ac7b02 │ │ │ │ rscsvs lr, fp, r0, lsl r0 │ │ │ │ - blvc 0x1e8a98 │ │ │ │ + blvc 0x1e8948 │ │ │ │ @ instruction: 0xf88c7ca4 │ │ │ │ @ instruction: 0xf6e24012 │ │ │ │ - ldmvs fp!, {r1, r2, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r1, r2, r3, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ andeq lr, r3, #9216 @ 0x2400 │ │ │ │ @ instruction: 0x4691687b │ │ │ │ vqsub.u8 d20, d22, d3 │ │ │ │ - bl 0x40edb0 │ │ │ │ + bl 0x40ec60 │ │ │ │ @ instruction: 0xf1040409 │ │ │ │ rscsvs r0, r9, r3, lsl r1 │ │ │ │ @ instruction: 0xf1754608 │ │ │ │ - @ instruction: 0xf100fa79 │ │ │ │ + @ instruction: 0xf100fa81 │ │ │ │ @ instruction: 0xf8d70e1b │ │ │ │ @ instruction: 0xf02e2380 │ │ │ │ - bl 0x3b0cbc │ │ │ │ + bl 0x3b0b6c │ │ │ │ ldrbmi r0, [r4], lr, lsl #6 │ │ │ │ @ instruction: 0x469a68f9 │ │ │ │ - ble 0xff3bdf14 │ │ │ │ + ble 0xff3bddc4 │ │ │ │ stccs 6, cr4, [r0], {100} @ 0x64 │ │ │ │ rsbhi pc, r2, r7 │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ @ instruction: 0x46404633 │ │ │ │ @ instruction: 0xf1809100 │ │ │ │ - ldrbmi pc, [r8], -r5, ror #23 @ │ │ │ │ + ldrbmi pc, [r8], -sp, ror #23 @ │ │ │ │ @ instruction: 0xf9dcf10b │ │ │ │ @ instruction: 0x4640e5d3 │ │ │ │ - blx 0x19e9ae2 │ │ │ │ + blx 0x1be9992 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ stclge 4, cr15, [sp, #508] @ 0x1fc │ │ │ │ @ instruction: 0xf938f148 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #4784128 @ 0x490000 │ │ │ │ strbmi lr, [r0], -r5, asr #11 │ │ │ │ - blx 0x1869afe │ │ │ │ + blx 0x1a699ae │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - ldcge 4, cr15, [pc, #508]! @ 0x12d6f0 │ │ │ │ + ldcge 4, cr15, [pc, #508]! @ 0x12d5a0 │ │ │ │ @ instruction: 0xf92af148 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #3866624 @ 0x3b0000 │ │ │ │ @ instruction: 0x4641e5b7 │ │ │ │ @ instruction: 0xf18220d6 │ │ │ │ - strmi pc, [r4], -sp, lsr #26 │ │ │ │ + @ instruction: 0x4604fd35 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf148adb0 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf82cf7f6 │ │ │ │ str r4, [r8, #580]! @ 0x244 │ │ │ │ sbcscs r4, r5, r1, asr #12 │ │ │ │ - ldc2 1, cr15, [lr, #-520] @ 0xfffffdf8 │ │ │ │ + stc2 1, cr15, [r6, #-520]! @ 0xfffffdf8 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf90cf148 │ │ │ │ @ instruction: 0xf7f66800 │ │ │ │ submi pc, r4, #1900544 @ 0x1d0000 │ │ │ │ @ instruction: 0x4640e599 │ │ │ │ cdp2 0, 0, cr15, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d785a5 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ - ldc2l 1, cr15, [r8, #504]! @ 0x1f8 │ │ │ │ + mcr2 1, 0, pc, cr0, cr14, {3} @ │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ stcge 4, cr15, [fp, #508] @ 0x1fc │ │ │ │ - blx 0xfe4eb53e │ │ │ │ + blx 0xfe4eb3ee │ │ │ │ str r4, [r6, #1540] @ 0x604 │ │ │ │ andseq pc, r4, r7, lsl #2 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ @ instruction: 0xf8c702a8 │ │ │ │ strmi r3, [r5], -r8, lsr #1 │ │ │ │ strmi r6, [lr], -r3 │ │ │ │ @ instruction: 0xf17c600b │ │ │ │ - @ instruction: 0x4604fff1 │ │ │ │ + @ instruction: 0x4604fff9 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf8e0f148 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #964 @ 0x3c4 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stclge 4, cr15, [fp, #-764]! @ 0xfffffd04 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @@ -291954,28 +291869,28 @@ │ │ │ │ stmdacs r0, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [ip, #-0] @ │ │ │ │ ldrdcc pc, [r8], r7 @ │ │ │ │ strb r6, [r6, #-3] │ │ │ │ @ instruction: 0xf8d7464a │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf18220d2 │ │ │ │ - @ instruction: 0x4604fcb9 │ │ │ │ + strmi pc, [r4], -r1, asr #25 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf148ad3c │ │ │ │ stmdavs r0, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb8f7f5 │ │ │ │ ldr r4, [r4, #-580]! @ 0xfffffdbc │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r4, r7, lsl #2 │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ strmi r0, [lr], -r8, lsr #5 │ │ │ │ andvs r4, fp, r5, lsl #12 │ │ │ │ @ instruction: 0xf8c76003 │ │ │ │ @ instruction: 0xf17c30a8 │ │ │ │ - strmi pc, [r4], -pc, lsr #31 │ │ │ │ + @ instruction: 0x4604ffb7 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ @ instruction: 0xf88ef148 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #636 @ 0x27c │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldcge 4, cr15, [r9, #-764] @ 0xfffffd04 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @@ -291995,23 +291910,23 @@ │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strhi pc, [sl, #-0] │ │ │ │ ldrdcc pc, [r8], r7 @ │ │ │ │ ldrbt r6, [r4], #3 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf18220d0 │ │ │ │ - strmi pc, [r4], -r7, ror #24 │ │ │ │ + strmi pc, [r4], -pc, ror #24 │ │ │ │ @ instruction: 0xf47f1c60 │ │ │ │ @ instruction: 0xf148acea │ │ │ │ stmdavs r0, {r0, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff66f7f5 │ │ │ │ strbt r4, [r2], #580 @ 0x244 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xff46f17e │ │ │ │ + @ instruction: 0xff4ef17e │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ @ instruction: 0xf844f148 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #340 @ 0x154 │ │ │ │ @ instruction: 0x4644e4d1 │ │ │ │ svccc 0x0080f5b8 │ │ │ │ @@ -292029,66 +291944,66 @@ │ │ │ │ svcne 0x00291f02 │ │ │ │ @ instruction: 0xf8522300 │ │ │ │ movwcc r0, #7940 @ 0x1f04 │ │ │ │ @ instruction: 0xf841429c │ │ │ │ ldclle 15, cr0, [r8], #16 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf18220ce │ │ │ │ - strmi pc, [r4], -r3, lsr #24 │ │ │ │ + strmi pc, [r4], -fp, lsr #24 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ - blx 0xfebeb704 │ │ │ │ + blx 0xfebeb5b4 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8a8f10b │ │ │ │ @ instruction: 0x4644e49f │ │ │ │ svccc 0x0080f5b8 │ │ │ │ rscshi pc, r5, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf0062c00 │ │ │ │ smlattcs r4, r7, r2, r8 │ │ │ │ @ instruction: 0xf10b4640 │ │ │ │ strmi pc, [r5], -r9, lsr #18 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ strmi r8, [r1], -r3, lsl #14 │ │ │ │ @ instruction: 0xf17c4640 │ │ │ │ - strmi pc, [r4], -sp, asr #29 │ │ │ │ + @ instruction: 0x4604fed5 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ - blx 0xfe46b740 │ │ │ │ + blx 0xfe46b5f0 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf0c65f80 │ │ │ │ strtmi r8, [r8], -lr, lsl #12 │ │ │ │ @ instruction: 0xf886f10b │ │ │ │ @ instruction: 0x4641e47d │ │ │ │ subcs r4, r6, sl, asr #12 │ │ │ │ - blx 0xffde9d8a │ │ │ │ + blx 0xfffe9c3a │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ @ instruction: 0xffe0f147 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #3856 @ 0xf10 │ │ │ │ strbmi lr, [sl], -sp, ror #8 │ │ │ │ subcs r4, r7, r1, asr #12 │ │ │ │ - blx 0xff9e9daa │ │ │ │ + blx 0xffbe9c5a │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ stclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ @ instruction: 0xffd0f147 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #3600 @ 0xe10 │ │ │ │ @ instruction: 0xf17ce45d │ │ │ │ - strmi pc, [r4], -r5, lsl #29 │ │ │ │ + strmi pc, [r4], -sp, lsl #29 │ │ │ │ @ instruction: 0xf47f1c60 │ │ │ │ @ instruction: 0xf147ac58 │ │ │ │ stmdavs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 6, pc, cr4, cr5, {7} │ │ │ │ ldrb r4, [r0], #-580 @ 0xfffffdbc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r7, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b9232a │ │ │ │ @ instruction: 0xf0460f00 │ │ │ │ @ instruction: 0xf8d78271 │ │ │ │ - blcs 0x13a5fc │ │ │ │ + blcs 0x13a4ac │ │ │ │ rscshi pc, ip, r6 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0074618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ @@ -292096,141 +292011,141 @@ │ │ │ │ @ instruction: 0xf8c7601a │ │ │ │ strtmi r1, [r1], -ip, lsr #1 │ │ │ │ orrmi pc, ip, #14090240 @ 0xd70000 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1849400 │ │ │ │ - strmi pc, [r4], -sp, lsr #20 │ │ │ │ + @ instruction: 0x4604fa35 │ │ │ │ @ instruction: 0xf0051c43 │ │ │ │ @ instruction: 0xf1b9878f │ │ │ │ @ instruction: 0xf0460f00 │ │ │ │ @ instruction: 0xf8d78258 │ │ │ │ - blcs 0x13a650 │ │ │ │ + blcs 0x13a500 │ │ │ │ ldcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0072003 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [lr], #-0 │ │ │ │ eorcc lr, sl, #3522560 @ 0x35c000 │ │ │ │ andvs r6, r3, r2, asr #32 │ │ │ │ @ instruction: 0xf5a6e407 │ │ │ │ rsccs r5, r0, r6, lsr r3 │ │ │ │ @ instruction: 0xf8d33b30 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ @ instruction: 0xf18280b4 │ │ │ │ - @ instruction: 0x4604fb77 │ │ │ │ + @ instruction: 0x4604fb7f │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf147abfa │ │ │ │ stmdavs r0, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 3, pc, cr6, cr5, {7} │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ movwcs fp, #3058 @ 0xbf2 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - beq 0xfeb69cb8 │ │ │ │ + beq 0xfeb69b68 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0062b00 │ │ │ │ @ instruction: 0xf1b98231 │ │ │ │ @ instruction: 0xf0450f02 │ │ │ │ @ instruction: 0x46538776 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xff869ece │ │ │ │ + blx 0xffa69d7e │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xff72aac0 │ │ │ │ + blge 0xff72a970 │ │ │ │ @ instruction: 0xf9daf7f7 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4640bbd2 │ │ │ │ - @ instruction: 0xf898f184 │ │ │ │ + @ instruction: 0xf8a0f184 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - blge 0xff42aad8 │ │ │ │ + blge 0xff42a988 │ │ │ │ @ instruction: 0xff36f147 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #1136 @ 0x470 │ │ │ │ - bllt 0xff22b8e8 │ │ │ │ + bllt 0xff22b798 │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ strmi pc, [r1], -r9, lsr #24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d783cd │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ - blx 0x1769f04 │ │ │ │ + blx 0x1969db4 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - blge 0xfee2ab08 │ │ │ │ + blge 0xfee2a9b8 │ │ │ │ @ instruction: 0xf9b6f7f7 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ strbmi fp, [r8], -lr, lsr #23 │ │ │ │ ldc2 0, cr15, [r4], {7} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x83b8f000 │ │ │ │ andscs r4, r3, #3260416 @ 0x31c000 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x19e994c │ │ │ │ + blx 0x19e97fc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8d74622 │ │ │ │ strmi r4, [r3], -r4, lsl #7 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strmi pc, [r4], -r7, ror #16 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf994f7f7 │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ - blge 0xfe42b558 │ │ │ │ + blge 0xfe42b408 │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vrsra.s64 , q4, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andle r4, r7, #156, 4 @ 0xc0000009 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ eorcs pc, r4, r3, asr #16 │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8dcf7f7 │ │ │ │ - bllt 0x1aab9a4 │ │ │ │ + bllt 0x1aab854 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xfe5e9fc2 │ │ │ │ + blx 0xfe7e9e72 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0x18aabb4 │ │ │ │ + blge 0x18aaa64 │ │ │ │ cdp2 1, 12, cr15, cr8, cr7, {2} │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #13888 @ 0x3640 │ │ │ │ - bllt 0x16ab9c4 │ │ │ │ + bllt 0x16ab874 │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ @ instruction: 0xf02efbbb │ │ │ │ @ instruction: 0xf8d7fe91 │ │ │ │ strmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1844640 │ │ │ │ - @ instruction: 0x4604fb5b │ │ │ │ + strmi pc, [r4], -r3, ror #22 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf147ab46 │ │ │ │ stmdavs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ @ instruction: 0xf184bb3e │ │ │ │ - strmi pc, [r4], -r9, lsr #16 │ │ │ │ + @ instruction: 0x4604f831 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ cdp2 1, 10, cr15, cr4, cr7, {2} │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #11584 @ 0x2d40 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ vpadd.i8 d26, d0, d16 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ bicspl pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r9, sl, lr} │ │ │ │ addsmi r4, ip, #31457280 @ 0x1e00000 │ │ │ │ @@ -292240,52 +292155,52 @@ │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r3, r4, #64, 2 │ │ │ │ ldmdavs r8, {r0, sp, lr} │ │ │ │ @ instruction: 0xf10a60fb │ │ │ │ stmdavs sl!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x12dcb4 │ │ │ │ + bl 0x12db64 │ │ │ │ @ instruction: 0xf1740086 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf649681a │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ vqadd.s8 d18, d27, d7 │ │ │ │ vqdmlal.s q8, d0, d0[4] │ │ │ │ @ instruction: 0xf8420394 │ │ │ │ @ instruction: 0xf7f73024 │ │ │ │ @ instruction: 0xf7fff867 │ │ │ │ @ instruction: 0x464abaf0 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ @ instruction: 0xf182103b │ │ │ │ - strmi pc, [r4], -r3, ror #20 │ │ │ │ + strmi pc, [r4], -fp, ror #20 │ │ │ │ @ instruction: 0xf47f1c46 │ │ │ │ @ instruction: 0xf147aae6 │ │ │ │ stmdavs r0, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #-980]! @ 0xfffffc2c │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ @ instruction: 0xf8d7bade │ │ │ │ strbmi r3, [sl], -r0, lsl #7 │ │ │ │ vst1.16 {d20-d22}, [pc], r1 │ │ │ │ @ instruction: 0xf182709d │ │ │ │ - strmi pc, [r4], -pc, asr #20 │ │ │ │ + @ instruction: 0x4604fa57 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf147aad2 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #-980] @ 0xfffffc2c │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ movwcs fp, #2762 @ 0xaca │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0062b00 │ │ │ │ movwcs r8, #4114 @ 0x1012 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x1c69b1c │ │ │ │ + blx 0x1c699cc │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ stmdavs r3, {r0, r5, r6, r7, sl, pc} │ │ │ │ strteq pc, [r8], #263 @ 0x107 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ @ instruction: 0xf8c717db │ │ │ │ stmdavs r3, {r2, r3, r5, r7, ip, sp}^ │ │ │ │ adcscc pc, r0, r7, asr #17 │ │ │ │ @@ -292295,15 +292210,15 @@ │ │ │ │ ldrmi r2, [r8], -r6, lsl #2 │ │ │ │ cdp2 1, 12, cr15, cr14, cr10, {0} │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r4, r6, r5, lsl #12 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ rscsvs r4, sl, r8, lsl r6 │ │ │ │ - blx 0x1369b64 │ │ │ │ + blx 0x1369a14 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0xf8d784ba │ │ │ │ ldmvs sl!, {r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x462bb17b │ │ │ │ stmdahi r2, {r0, r7, fp, ip} │ │ │ │ andshi r3, sl, r6 │ │ │ │ addmi r3, r1, #402653184 @ 0x18000000 │ │ │ │ @@ -292317,30 +292232,30 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-412 @ 0xfffffe64 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #8 │ │ │ │ - bl 0x12eb8e4 │ │ │ │ + bl 0xffceb794 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2], #980 @ 0x3d4 │ │ │ │ strtmi r4, [r8], -r4, asr #4 │ │ │ │ cdp2 1, 6, cr15, cr4, cr10, {0} │ │ │ │ - blt 0x182bbb8 │ │ │ │ + blt 0x182ba68 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xff1cf7fa │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4649ba52 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1854640 │ │ │ │ - @ instruction: 0x4604f993 │ │ │ │ + @ instruction: 0x4604f99b │ │ │ │ @ instruction: 0xf47f1c41 │ │ │ │ @ instruction: 0xf147aa48 │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ strbmi fp, [r0], -r0, asr #20 │ │ │ │ cdp2 7, 3, cr15, cr14, cr10, {7} │ │ │ │ @@ -292350,102 +292265,102 @@ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ ldc2 7, cr15, [r0], #-936 @ 0xfffffc58 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7ba30 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7fa4640 │ │ │ │ @ instruction: 0x4604fcf3 │ │ │ │ - blt 0xb2bc20 │ │ │ │ + blt 0xb2bad0 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - cdp2 1, 7, cr15, cr0, cr4, {4} │ │ │ │ + cdp2 1, 7, cr15, cr8, cr4, {4} │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - bge 0x92ae30 │ │ │ │ + bge 0x92ace0 │ │ │ │ stc2 1, cr15, [sl, #284] @ 0x11c │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #39680 @ 0x9b00 │ │ │ │ - blt 0x72bc40 │ │ │ │ - eorseq lr, r3, r0, asr lr │ │ │ │ - ldrshteq r2, [lr], #-44 @ 0xffffffd4 │ │ │ │ + blt 0x72baf0 │ │ │ │ + eorseq lr, r3, r0, lsl sp │ │ │ │ + rsbseq r2, lr, ip, asr #8 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ vqdmlsl.s q9, d5, d0 │ │ │ │ movwcs r8, #1513 @ 0x5e9 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0072003 │ │ │ │ @ instruction: 0x4606f9bb │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d78215 │ │ │ │ ldcne 3, cr3, [r8, #-512] @ 0xfffffe00 │ │ │ │ cdp2 1, 1, cr15, cr2, cr10, {0} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - ldrhi pc, [pc], #-6 @ 0x12dc7c │ │ │ │ + ldrhi pc, [pc], #-6 @ 0x12db2c │ │ │ │ @ instruction: 0xee1d4bd8 │ │ │ │ @ instruction: 0x46421f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], -r9, asr #17 │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf5009102 │ │ │ │ @ instruction: 0xf8d7500d │ │ │ │ andcc r1, ip, r4, lsl #7 │ │ │ │ @ instruction: 0xf8d79101 │ │ │ │ smlabbls r0, r0, r3, r1 │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ - b 0xff0eb9f4 │ │ │ │ + bl 0x1aeb8a4 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 15, pc, sl, cr5 @ │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ strhi pc, [lr, r5, lsl #6] │ │ │ │ eorsvs r6, r3, fp, lsr #16 │ │ │ │ @ instruction: 0xf10a4628 │ │ │ │ @ instruction: 0xf7fffdd7 │ │ │ │ @ instruction: 0xf8d7b9ce │ │ │ │ - blcs 0x13aadc │ │ │ │ + blcs 0x13a98c │ │ │ │ strhi pc, [r4, #709]! @ 0x2c5 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r1, r9, asr #12 │ │ │ │ @ instruction: 0xf976f007 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ bicshi pc, r0, r0 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf10a1d18 │ │ │ │ strmi pc, [r5], -sp, asr #27 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0x46218410 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ - blcc 0x26be58 │ │ │ │ - blcc 0x26be18 │ │ │ │ - b 0xd6b8a4 │ │ │ │ + blcc 0x26bd08 │ │ │ │ + blcc 0x26bcc8 │ │ │ │ + b 0xff76b754 │ │ │ │ @ instruction: 0x462b48b1 │ │ │ │ ldrbtmi r4, [r8], #-1602 @ 0xfffff9be │ │ │ │ vadd.i8 d22, d0, d0 │ │ │ │ stmdapl r0!, {r0, r2, r3, r5, r8, ip} │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @ instruction: 0xf5004380 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf751300c │ │ │ │ - @ instruction: 0x4604ea74 │ │ │ │ + @ instruction: 0x4604eb1c │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ ldc2l 1, cr15, [lr], #284 @ 0x11c │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #3840 @ 0xf00 │ │ │ │ @ instruction: 0xf10a4628 │ │ │ │ @ instruction: 0xf7fffd91 │ │ │ │ ldmib r7, {r3, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r9], -r0, ror #7 │ │ │ │ @ instruction: 0xf7fb4640 │ │ │ │ strmi pc, [r4], -r9, lsr #24 │ │ │ │ ldmdblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xff34f184 │ │ │ │ + @ instruction: 0xff3cf184 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ ldmdbge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stc2l 1, cr15, [r0], #284 @ 0x11c │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #246784 @ 0x3c400 │ │ │ │ stmdblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @@ -292476,19 +292391,19 @@ │ │ │ │ strbmi r6, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-412 @ 0xfffffe64 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #8 │ │ │ │ - b 0x36bb60 │ │ │ │ + b 0xfed6ba10 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfea6be02 │ │ │ │ + blx 0xfea6bcb2 │ │ │ │ strtmi r4, [r8], -r4, asr #4 │ │ │ │ stc2 1, cr15, [r6, #-40]! @ 0xffffffd8 │ │ │ │ ldmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r2, r3, ip, lsl r2 │ │ │ │ @ instruction: 0xf8caf007 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @@ -292516,15 +292431,15 @@ │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ ldmib r7, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi r2, [r0], -r0, ror #7 │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strmi pc, [r4], -sp, ror #21 │ │ │ │ ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - ldc2l 1, cr15, [ip], #528 @ 0x210 │ │ │ │ + stc2 1, cr15, [r4, #-528] @ 0xfffffdf0 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldmge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ mcrr2 1, 4, pc, r2, cr7 @ │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #84992 @ 0x14c00 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ orrmi pc, ip, #14090240 @ 0xd70000 │ │ │ │ @@ -292561,28 +292476,28 @@ │ │ │ │ @ instruction: 0xf8d7b890 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ strmi pc, [r4], -r9, lsl #19 │ │ │ │ stmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xfebf50 │ │ │ │ + blx 0xfebe00 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7b87e │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8e4f7fa │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4649b874 │ │ │ │ @ instruction: 0xf1844640 │ │ │ │ - @ instruction: 0x4604fb99 │ │ │ │ + strmi pc, [r4], -r1, lsr #23 │ │ │ │ @ instruction: 0xf47f1c41 │ │ │ │ @ instruction: 0xf147a86c │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffb6bf78 │ │ │ │ + blx 0xffb6be28 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ @ instruction: 0xf8d7b864 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ @ instruction: 0x4604febf │ │ │ │ ldmdalt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @@ -292590,54 +292505,54 @@ │ │ │ │ stc2l 7, cr15, [lr, #988]! @ 0x3dc │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7b852 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f94640 │ │ │ │ strmi pc, [r4], -sp, ror #17 │ │ │ │ stmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrshteq r2, [lr], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r2, lr, sl, asr r1 │ │ │ │ - rsbseq r2, lr, r2, lsl #1 │ │ │ │ + rsbseq r2, lr, r8, asr #6 │ │ │ │ + rsbseq r2, lr, sl, lsr #5 │ │ │ │ + ldrsbteq r2, [lr], #-18 @ 0xffffffee │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ svc 0x00f6f173 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ svc 0x00f0f173 │ │ │ │ @ instruction: 0xee1d49d0 │ │ │ │ @ instruction: 0xf8d70f70 │ │ │ │ ldrbtmi r2, [r9], #-896 @ 0xfffffc80 │ │ │ │ @ instruction: 0xf1076809 │ │ │ │ - bcs 0x12eeb8 │ │ │ │ + bcs 0x12ed68 │ │ │ │ andsvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ orrcs pc, r8, #14090240 @ 0xd70000 │ │ │ │ svclt 0x00085841 │ │ │ │ - bcs 0x13702c │ │ │ │ + bcs 0x136edc │ │ │ │ svclt 0x00144642 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ @ instruction: 0xf8d10c00 │ │ │ │ @ instruction: 0x464b0290 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ vst4.8 {d19-d22}, [pc], ip │ │ │ │ @ instruction: 0xf751718c │ │ │ │ - strmi lr, [r4], -ip, ror #17 │ │ │ │ + @ instruction: 0x4604e994 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - blx 0x1eea57e │ │ │ │ + blx 0x1eea42e │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #552960 @ 0x87000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmdage r1, {r0, r1, r2, r3, r4, r5, r7, sl, ip, sp, lr, pc} │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0462b00 │ │ │ │ @ instruction: 0xf8d780c2 │ │ │ │ - blcs 0x13aea0 │ │ │ │ + blcs 0x13ad50 │ │ │ │ svcge 0x00f7f43e │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f54618 │ │ │ │ stmdacs r0, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00eff43e │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svclt 0x00ebf7fe │ │ │ │ @@ -292647,27 +292562,27 @@ │ │ │ │ eorcs lr, r0, #632 @ 0x278 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf5077014 │ │ │ │ @ instruction: 0xf1737614 │ │ │ │ @ instruction: 0xf1b9ef96 │ │ │ │ @ instruction: 0xf0450f00 │ │ │ │ @ instruction: 0xf8d78795 │ │ │ │ - blcs 0x13aec8 │ │ │ │ + blcs 0x13ad78 │ │ │ │ eorshi pc, r0, r6, asr #32 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0xf107bfd0 │ │ │ │ movwcs r0, #5656 @ 0x1618 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ stmib r7, {r7, r8, r9, sp}^ │ │ │ │ strbmi r0, [r9], -sl, lsr #32 │ │ │ │ eoreq lr, ip, r7, asr #19 │ │ │ │ @ instruction: 0x46186030 │ │ │ │ @ instruction: 0xff74f006 │ │ │ │ orrcc pc, r8, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x13f908 │ │ │ │ + blcs 0x13f7b8 │ │ │ │ strbhi pc, [sp], #-5 @ │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #136, 6 @ 0x20000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1, {r1, r6, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf8c74623 │ │ │ │ @@ -292680,15 +292595,15 @@ │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tstpne r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ strvs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r3, [r0], #-12 │ │ │ │ - ldmda r0!, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r8, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ @ instruction: 0x4604fd93 │ │ │ │ svcpl 0x0080f514 │ │ │ │ subshi pc, pc, r6, asr #1 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @@ -292704,15 +292619,15 @@ │ │ │ │ @ instruction: 0x46494618 │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf006442c │ │ │ │ @ instruction: 0xf8d7ff1d │ │ │ │ @ instruction: 0xf1073388 │ │ │ │ strtmi r0, [sl], r8, lsr #11 │ │ │ │ - blcs 0x13f9bc │ │ │ │ + blcs 0x13f86c │ │ │ │ bichi pc, sp, #5 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #136, 6 @ 0x20000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0068f43f │ │ │ │ strtmi r6, [r3], -r1, lsl #16 │ │ │ │ @@ -292727,44 +292642,44 @@ │ │ │ │ @ instruction: 0xf8d0718a │ │ │ │ strls r0, [r2, #-656] @ 0xfffffd70 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7519400 │ │ │ │ - @ instruction: 0x4604e814 │ │ │ │ + @ instruction: 0x4604e8bc │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ ldc2 7, cr15, [r6, #-984]! @ 0xfffffc28 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf8d7af2c │ │ │ │ ldrbmi r0, [r1], -r8, lsl #7 │ │ │ │ - blx 0xe6c1f8 │ │ │ │ + blx 0xe6c0a8 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldr sl, [r3, -r4, lsr #30]! │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - @ instruction: 0xf8e4f17b │ │ │ │ + @ instruction: 0xf8ecf17b │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf992f7f5 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107af0c │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ - blx 0x66c238 │ │ │ │ + blx 0x66c0e8 │ │ │ │ svclt 0x0005f7fe │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - @ instruction: 0xf98ef17b │ │ │ │ + @ instruction: 0xf996f17b │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf974f7f5 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107aeee │ │ │ │ @@ -292782,15 +292697,15 @@ │ │ │ │ stmdavs r3, {r0, r2, r6, r8, pc} │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ ldrbne r4, [fp, r0, asr #12] │ │ │ │ adccc pc, ip, r7, asr #17 │ │ │ │ @ instruction: 0xf8c76853 │ │ │ │ @ instruction: 0xf17b30b0 │ │ │ │ - @ instruction: 0x4604fa1d │ │ │ │ + strmi pc, [r4], -r5, lsr #20 │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf7f6aec4 │ │ │ │ strmi pc, [r4], -r7, asr #25 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr15, cr14, {7} │ │ │ │ @ instruction: 0xf6c02300 │ │ │ │ @ instruction: 0xf02843af │ │ │ │ addsmi r0, sl, #-268435455 @ 0xf0000001 │ │ │ │ @@ -292808,17 +292723,17 @@ │ │ │ │ @ instruction: 0xf7f63202 │ │ │ │ ldmib r7, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r2, lsl #4 │ │ │ │ vaddw.u q1, , d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ @ instruction: 0xf7fe1022 │ │ │ │ svclt 0x0000be96 │ │ │ │ - rsbseq r1, lr, lr, ror #28 │ │ │ │ - rsbseq r1, lr, r2, asr sp │ │ │ │ - @ instruction: 0x007e1c9c │ │ │ │ + ldrhteq r1, [lr], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r1, lr, r2, lsr #29 │ │ │ │ + rsbseq r1, lr, ip, ror #27 │ │ │ │ @ instruction: 0xf6c02300 │ │ │ │ @ instruction: 0xf02843af │ │ │ │ addsmi r0, sl, #-268435455 @ 0xf0000001 │ │ │ │ rsbhi pc, r2, #69 @ 0x45 │ │ │ │ vmovl.s8 , d15 │ │ │ │ biccc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -292831,19 +292746,19 @@ │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ movwcs fp, #3698 @ 0xe72 │ │ │ │ @ instruction: 0x43aff6c0 │ │ │ │ andseq pc, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0xf045429a │ │ │ │ @ instruction: 0xf1b98245 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ - blx 0x919d84 │ │ │ │ + blx 0x919c34 │ │ │ │ vhsub.s8 d31, d27, d8 │ │ │ │ vqdmlal.s , d16, d0[2] │ │ │ │ @ instruction: 0xf1072397 │ │ │ │ - bl 0x1ee658 │ │ │ │ + bl 0x1ee508 │ │ │ │ strmi r0, [r5], -r2, lsl #7 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf17340a4 │ │ │ │ strtmi lr, [r9], -lr, lsl #28 │ │ │ │ @ instruction: 0xf16d4620 │ │ │ │ @ instruction: 0x4604ff59 │ │ │ │ @@ -292864,25 +292779,25 @@ │ │ │ │ addhi pc, r7, r6 │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8da6003 │ │ │ │ subvs r3, r3, r8, lsl r0 │ │ │ │ mcrlt 7, 1, pc, cr9, cr14, {7} @ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf6c02200 │ │ │ │ - blx 0xfedfeee8 │ │ │ │ + blx 0xfedfed98 │ │ │ │ @ instruction: 0xf028f183 │ │ │ │ stmdbeq r9, {r0, r1, r2, r3, r4, r8, r9}^ │ │ │ │ svclt 0x00184293 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0452900 │ │ │ │ - blx 0x90ec10 │ │ │ │ + blx 0x90eac0 │ │ │ │ vhsub.s8 d31, d27, d8 │ │ │ │ vqdmlal.s , d16, d0[2] │ │ │ │ @ instruction: 0xf1072397 │ │ │ │ - bl 0x1ee4b4 │ │ │ │ + bl 0x1ee364 │ │ │ │ eorcs r0, r0, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf8d360f9 │ │ │ │ @ instruction: 0xf17350a4 │ │ │ │ ldmvs r9!, {r1, r6, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1072220 │ │ │ │ @ instruction: 0xf17300a8 │ │ │ │ movwcs lr, #7612 @ 0x1dbc │ │ │ │ @@ -292904,39 +292819,39 @@ │ │ │ │ ldrbne r4, [fp, r8, lsr #12] │ │ │ │ @ instruction: 0xf10762fb │ │ │ │ ldmdavs r2, {r3, r5, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf107633a │ │ │ │ @ instruction: 0xf16d0218 │ │ │ │ @ instruction: 0x4604ff73 │ │ │ │ tstle r2, r5, asr #24 │ │ │ │ - blx 0xff76c4a6 │ │ │ │ + blx 0xff76c356 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13b2e4 │ │ │ │ + blcs 0x13b194 │ │ │ │ stclge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r5, #248] @ 0xf8 │ │ │ │ @ instruction: 0xf108e5d4 │ │ │ │ @ instruction: 0xf00630ff │ │ │ │ stmdacs r0, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ ldc2l 1, cr15, [ip, #-436] @ 0xfffffe4c │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldcge 4, cr15, [r7, #504]! @ 0x1f8 │ │ │ │ - blx 0xfefec4e2 │ │ │ │ + blx 0xfefec392 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ eorcs fp, r0, #11392 @ 0x2c80 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1737014 │ │ │ │ ldmibmi r8!, {r1, r2, r5, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x46482213 │ │ │ │ stc2l 0, cr15, [r8], #-24 @ 0xffffffe8 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x13fd40 │ │ │ │ + blcs 0x13fbf0 │ │ │ │ subshi pc, r8, #5 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andscs r1, r0, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf5076803 │ │ │ │ @@ -292959,15 +292874,15 @@ │ │ │ │ ldcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ andls pc, r8, sp, asr #17 │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ tstls r0, r0, asr #12 │ │ │ │ orrne pc, ip, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf17f9101 │ │ │ │ - @ instruction: 0xf7f4fd37 │ │ │ │ + @ instruction: 0xf7f4fd3f │ │ │ │ submi pc, r4, #916 @ 0x394 │ │ │ │ stcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ ldc 1, cr15, [r4, #-460] @ 0xfffffe34 │ │ │ │ cmplt r9, #76546048 @ 0x4900000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @@ -292992,40 +292907,40 @@ │ │ │ │ @ instruction: 0xf8c76843 │ │ │ │ ldrbne r3, [fp, r8, ror #4] │ │ │ │ rsbcc pc, ip, #13041664 @ 0xc70000 │ │ │ │ rscsvs r4, r9, r0, asr #12 │ │ │ │ ldc2 0, cr15, [r2, #24] │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmvs r9!, {r0, r1, r2, r4, r5, r8, sl, fp, sp, pc}^ │ │ │ │ - stc2l 1, cr15, [r8, #-520]! @ 0xfffffdf8 │ │ │ │ + ldc2l 1, cr15, [r0, #-520]! @ 0xfffffdf8 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - ldcge 4, cr15, [pc, #-504] @ 0x12e43c │ │ │ │ - blx 0x9ec612 │ │ │ │ + ldcge 4, cr15, [pc, #-504] @ 0x12e2ec │ │ │ │ + blx 0x9ec4c2 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ ldclmi 13, cr11, [r0], #-104 @ 0xffffff98 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x13ec5f2 │ │ │ │ + blx 0x13ec4a2 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ orrvc pc, r6, pc, asr #8 │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ addsmi pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf5049000 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stcl 7, cr15, [r0, #320]! @ 0x140 │ │ │ │ + mcr 7, 4, pc, cr8, cr0, {2} @ │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - ldclge 4, cr15, [pc], #504 @ 0x12e86c │ │ │ │ + ldclge 4, cr15, [pc], #504 @ 0x12e71c │ │ │ │ @ instruction: 0xf86af147 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #492 @ 0x1ec │ │ │ │ ldcllt 7, cr15, [r7], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0x71bcf507 │ │ │ │ @ instruction: 0xf17e4640 │ │ │ │ - @ instruction: 0x4604f9dd │ │ │ │ + strmi pc, [r4], -r5, ror #19 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ @ instruction: 0xf85af147 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #428 @ 0x1ac │ │ │ │ svcpl 0x0080f514 │ │ │ │ stclge 4, cr15, [r5], #760 @ 0x2f8 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ @@ -293058,111 +292973,111 @@ │ │ │ │ strvs r6, [r3, #-1219] @ 0xfffffb3d │ │ │ │ stclt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf0064640 │ │ │ │ stmdacs r0, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r6], #252 @ 0xfc │ │ │ │ @ instruction: 0xffe4f02d │ │ │ │ @ instruction: 0x71bcf507 │ │ │ │ - stc2 1, cr15, [r8, #508]! @ 0x1fc │ │ │ │ + ldc2 1, cr15, [r0, #508]! @ 0x1fc │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f6d1b2 │ │ │ │ @ instruction: 0x4604fa9f │ │ │ │ movwcs lr, #6062 @ 0x17ae │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ andcs r1, r8, #128, 6 │ │ │ │ eoreq lr, sl, r7, asr #19 │ │ │ │ - beq 0xfeb6ab70 │ │ │ │ + beq 0xfeb6aa20 │ │ │ │ eoreq lr, ip, r7, asr #19 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ @ instruction: 0xb3a8fc3d │ │ │ │ cdp 8, 1, cr6, cr13, cr3, {0} │ │ │ │ @ instruction: 0xf8ca2f70 │ │ │ │ ldrbne r3, [fp, r0] │ │ │ │ andcc pc, r4, sl, asr #17 │ │ │ │ stmdavs r1, {r2, r5, r8, r9, fp, lr}^ │ │ │ │ andne pc, r8, sl, asr #17 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf8d70290 │ │ │ │ - blcs 0x13b598 │ │ │ │ + blcs 0x13b448 │ │ │ │ sbcshi pc, r2, #5 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ stmib sp, {r2, r3, ip, sp}^ │ │ │ │ vpmax.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf7501109 │ │ │ │ - strmi lr, [r4], -r6, asr #26 │ │ │ │ + strmi lr, [r4], -lr, ror #27 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ - blx 0x1b6c784 │ │ │ │ + blx 0x1b6c634 │ │ │ │ stcne 6, cr4, [r5, #-16]! │ │ │ │ mrrcge 4, 7, pc, pc, cr14 @ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ mrrcge 4, 3, pc, fp, cr14 @ │ │ │ │ orreq pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f44651 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcge 4, 3, pc, r3, cr14 @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ mcrrlt 7, 15, pc, pc, cr14 @ │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - blx 0x146c774 │ │ │ │ + blx 0x146c624 │ │ │ │ rscscs r4, r8, r1, asr #12 │ │ │ │ - blx 0xff16adea │ │ │ │ + blx 0xff36ac9a │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ mcrrge 4, 7, pc, r3, cr14 @ │ │ │ │ @ instruction: 0xffaef146 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #3056 @ 0xbf0 │ │ │ │ ldclt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ - eorseq lr, r3, r0, asr lr │ │ │ │ - rsbseq r1, lr, r4, lsr r8 │ │ │ │ - rsbseq r1, lr, r4, lsl #14 │ │ │ │ + eorseq lr, r3, r0, lsl sp │ │ │ │ + rsbseq r1, lr, r4, lsl #19 │ │ │ │ + rsbseq r1, lr, r4, asr r8 │ │ │ │ svceq 0x0003f019 │ │ │ │ andhi pc, ip, r5, asr #32 │ │ │ │ movweq pc, #12553 @ 0x3109 @ │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ ldclne 3, cr0, [sl, #12] │ │ │ │ vld1.32 {d4-d6}, [r2 :64], sl │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6f464 │ │ │ │ + bl 0xfec6f314 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7e890 │ │ │ │ + bl 0xfec7e740 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0x46526018 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ - bleq 0x76ac8c │ │ │ │ - bl 0xff26ae28 │ │ │ │ + bleq 0x76ab3c │ │ │ │ + bl 0xff26acd8 │ │ │ │ ldrbmi sl, [r2], -r6, lsl #22 │ │ │ │ rscscs r4, r2, r1, asr #12 │ │ │ │ - blx 0x20eae6e │ │ │ │ + blx 0xfe2ead1e │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ strmi pc, [r4], -r5, lsl #20 │ │ │ │ @ instruction: 0xf5144626 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ strmi sl, [r1, #3066]! @ 0xbfa │ │ │ │ subscs sp, r3, r8, lsl #20 │ │ │ │ - @ instruction: 0xffdcf17c │ │ │ │ + @ instruction: 0xffe4f17c │ │ │ │ svceq 0x00c9ebb0 │ │ │ │ strbhi pc, [ip, r4, lsl #6] @ │ │ │ │ strbmi r4, [lr], -ip, asr #12 │ │ │ │ vqrshl.s8 q2, q3, │ │ │ │ @ instruction: 0xf8d78680 │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0xfe76a8c2 │ │ │ │ + blx 0xfe76a772 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmeq r3!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blge 0xff92b9ac │ │ │ │ + blge 0xff92b85c │ │ │ │ strmi r4, [r5], -r0, lsr #13 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq lr, [r3], r0, lsl #22 │ │ │ │ @ instruction: 0xf04f465c │ │ │ │ strbtmi r0, [r3], -r0, lsl #24 │ │ │ │ andeq lr, lr, #3072 @ 0xc00 │ │ │ │ ldmdbeq r0, {r0, r8, sp}^ │ │ │ │ @@ -293191,49 +293106,49 @@ │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x25ad94 │ │ │ │ + blcc 0x25ac44 │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ ldrbmi sl, [r1, #3078] @ 0xc06 │ │ │ │ ldrhi pc, [r6], -r5, lsl #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ strbmi r1, [sl], -r0, lsl #7 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe6eba64 │ │ │ │ + blge 0xfe6eb914 │ │ │ │ rscsvs r4, r8, r2, asr r6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - bl 0xf6af40 │ │ │ │ - b 0x1908d64 │ │ │ │ + bl 0xf6adf0 │ │ │ │ + b 0x1908c14 │ │ │ │ svclt 0x001f0299 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldrmi r4, [r9], #1566 @ 0x61e │ │ │ │ andsle r2, r9, r0, lsl #10 │ │ │ │ ldrdgt pc, [r0], -r6 │ │ │ │ - blx 0xc37590 │ │ │ │ + blx 0xc37440 │ │ │ │ ldrbeq pc, [r1, r3, lsl #4] @ │ │ │ │ ldmdbne sl, {r1, r3, r8, sl, ip, lr, pc}^ │ │ │ │ andseq pc, pc, r2 │ │ │ │ - blx 0x4b0ee8 │ │ │ │ + blx 0x4b0d98 │ │ │ │ @ instruction: 0xf854f000 │ │ │ │ movwmi r1, #4130 @ 0x1022 │ │ │ │ eorne pc, r2, r4, asr #16 │ │ │ │ - blcs 0x93b5b4 │ │ │ │ + blcs 0x93b464 │ │ │ │ ldcne 1, cr13, [r3, #-948]! @ 0xfffffc4c │ │ │ │ ldrmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xd1e54599 │ │ │ │ ldrbmi r4, [r2], -r3, lsr #12 │ │ │ │ rscscs r4, r1, r1, asr #12 │ │ │ │ - blx 0xff4eafcc │ │ │ │ + blx 0xff6eae7c │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0x15abbc8 │ │ │ │ + blge 0x15aba78 │ │ │ │ @ instruction: 0xf954f7f6 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ subcs fp, r0, #76, 22 @ 0x13000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1737014 │ │ │ │ vqdmulh.s d30, d11, d0 │ │ │ │ vqdmlal.s , d16, d0[2] │ │ │ │ @@ -293247,35 +293162,35 @@ │ │ │ │ stccs 4, cr1, [r0], {-0} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi sp, [r2], lr, ror #3 │ │ │ │ biclt r4, r9, r9, asr #12 │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xff76aa40 │ │ │ │ + blx 0xff76a8f0 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ strbhi pc, [sp], #5 @ │ │ │ │ @ instruction: 0xf8c76803 │ │ │ │ stmdavs r0, {r4, r6, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf950f7ea │ │ │ │ subseq pc, r4, #13041664 @ 0xc70000 │ │ │ │ tstpvc r4, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c768a3 │ │ │ │ stmiavs r3!, {r3, r4, r6, r9, ip, sp}^ │ │ │ │ subscc pc, ip, #13041664 @ 0xc70000 │ │ │ │ strbmi r4, [r0], -lr, lsr #21 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ addeq lr, sl, #2048 @ 0x800 │ │ │ │ - blx 0xff66b014 │ │ │ │ + blx 0xff66aec4 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ ldrthi pc, [pc], r4 @ │ │ │ │ @ instruction: 0xf0052c00 │ │ │ │ @ instruction: 0x465082f7 │ │ │ │ @ instruction: 0xff70f7f5 │ │ │ │ - blt 0xaca70 │ │ │ │ + blt 0xac920 │ │ │ │ @ instruction: 0xf8d74620 │ │ │ │ strls r4, [r3], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0xf8d7464b │ │ │ │ strbmi r4, [r2], -r8, lsl #7 │ │ │ │ tstcs r0, r2, lsl #8 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @@ -293301,82 +293216,82 @@ │ │ │ │ movwcs fp, #6856 @ 0x1ac8 │ │ │ │ andcs r2, r8, #0 │ │ │ │ andeq lr, r6, r7, asr #19 │ │ │ │ andeq lr, r8, r7, asr #19 │ │ │ │ stmib r7, {r0, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r3, r5}^ │ │ │ │ ldrmi r0, [r8], -ip, lsr #32 │ │ │ │ - blx 0x1c6ab18 │ │ │ │ + blx 0x1c6a9c8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r6, r7, r9, fp, sp, pc} │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0x17db61bb │ │ │ │ - blmi 0x2107300 │ │ │ │ + blmi 0x21071b0 │ │ │ │ eorsvs r6, sl, #4325376 @ 0x420000 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf10758c8 │ │ │ │ @ instruction: 0x21a203a8 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf750300c │ │ │ │ - @ instruction: 0x4604eb7c │ │ │ │ + strmi lr, [r4], -r4, lsr #24 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf89ef7f6 │ │ │ │ @ instruction: 0xf1b94604 │ │ │ │ svclt 0x00180300 │ │ │ │ @ instruction: 0xf5142301 │ │ │ │ svclt 0x00385f80 │ │ │ │ - blcs 0x137754 │ │ │ │ - bge 0xfe4abc50 │ │ │ │ + blcs 0x137604 │ │ │ │ + bge 0xfe4abb00 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2abc60 │ │ │ │ - blt 0xfe66cb68 │ │ │ │ + bge 0xfe2abb10 │ │ │ │ + blt 0xfe66ca18 │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - @ instruction: 0xf8cef17c │ │ │ │ + @ instruction: 0xf8d6f17c │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ stmdavs r0, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107aa6c │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ ldc2l 7, cr15, [r4, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ strbmi fp, [r0], -r4, ror #20 │ │ │ │ - @ instruction: 0xf8aaf17c │ │ │ │ + @ instruction: 0xf8b2f17c │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - bge 0x18abdb0 │ │ │ │ + bge 0x18abc60 │ │ │ │ stc2l 1, cr15, [r8, #280] @ 0x118 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #55552 @ 0xd900 │ │ │ │ - blt 0x16acbc0 │ │ │ │ + blt 0x16aca70 │ │ │ │ @ instruction: 0xf17c4640 │ │ │ │ - strmi pc, [r4], -fp, lsl #17 │ │ │ │ + @ instruction: 0x4604f893 │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf146aa4e │ │ │ │ stmdavs r0, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ @ instruction: 0xf17cba46 │ │ │ │ - @ instruction: 0x4604f975 │ │ │ │ + @ instruction: 0x4604f97d │ │ │ │ @ instruction: 0xf47e1c43 │ │ │ │ @ instruction: 0xf146aa40 │ │ │ │ stmdavs r0, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ @ instruction: 0x4641ba38 │ │ │ │ @ instruction: 0xf181209d │ │ │ │ - strmi pc, [r4], -sp, lsr #19 │ │ │ │ + @ instruction: 0x4604f9b5 │ │ │ │ @ instruction: 0xf47e1c60 │ │ │ │ @ instruction: 0xf146aa30 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ movwcs fp, #2600 @ 0xa28 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ @@ -293390,27 +293305,27 @@ │ │ │ │ @ instruction: 0xf9c8f006 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ stmdavs r4, {r1, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf8c7209c │ │ │ │ @ instruction: 0xf18140a8 │ │ │ │ - strmi pc, [r4], -r1, lsl #19 │ │ │ │ + strmi pc, [r4], -r9, lsl #19 │ │ │ │ @ instruction: 0xf47e1c45 │ │ │ │ @ instruction: 0xf7f6aa04 │ │ │ │ strmi pc, [r4], -r7, lsl #16 │ │ │ │ ldmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrmi r2, [r2], r0, lsl #6 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b96013 │ │ │ │ @ instruction: 0xf43e0f00 │ │ │ │ @ instruction: 0x4641a9f4 │ │ │ │ @ instruction: 0xf181209b │ │ │ │ - strmi pc, [r4], -r9, ror #18 │ │ │ │ + @ instruction: 0x4604f971 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ @ instruction: 0xfff0f7f5 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ movwcs sl, #2534 @ 0x9e6 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0062003 │ │ │ │ @@ -293428,24 +293343,24 @@ │ │ │ │ @ instruction: 0xf006040d │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmibge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ strbmi r0, [r1], -r8, lsr #5 │ │ │ │ @ instruction: 0xf8c7209a │ │ │ │ @ instruction: 0xf18130a8 │ │ │ │ - @ instruction: 0x4604f935 │ │ │ │ + @ instruction: 0x4604f93d │ │ │ │ @ instruction: 0xf47e1c43 │ │ │ │ @ instruction: 0xf7f5a9b8 │ │ │ │ @ instruction: 0x4604ffbb │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addseq fp, r7, #108, 8 @ 0x6c000000 │ │ │ │ - rsbseq r1, lr, r0, ror #6 │ │ │ │ + ldrhteq r1, [lr], #-64 @ 0xffffffc0 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb6b13c │ │ │ │ + beq 0xfeb6afec │ │ │ │ stmdb r0!, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ ldmdb sl, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ movwcs r8, #5711 @ 0x164f │ │ │ │ @@ -293464,43 +293379,43 @@ │ │ │ │ ldmibge r2, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r0, r1, fp, sp, lr}^ │ │ │ │ andcc lr, sl, #3260416 @ 0x31c000 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ teqvs fp, #8585216 @ 0x830000 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ @ instruction: 0xf1834640 │ │ │ │ - strmi pc, [r4], -r5, ror #16 │ │ │ │ + strmi pc, [r4], -sp, ror #16 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ @ instruction: 0xff74f7f5 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13bbac │ │ │ │ + blcs 0x13ba5c │ │ │ │ stmdbge r9!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46184651 │ │ │ │ - blx 0x1decd82 │ │ │ │ + blx 0x1decc32 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7ffa962 │ │ │ │ eorcs fp, r0, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf1072100 │ │ │ │ @ instruction: 0xf17300a8 │ │ │ │ @ instruction: 0xf107e914 │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ - @ instruction: 0xff7af182 │ │ │ │ + @ instruction: 0xff82f182 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldrbhi pc, [r5], #4 @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdbge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f64648 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ andseq pc, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0xf6c02000 │ │ │ │ - blx 0xfedff0b8 │ │ │ │ + blx 0xfedfef68 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x000c4282 │ │ │ │ @ instruction: 0xf0434619 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ strhi pc, [ip, #-68] @ 0xffffffbc │ │ │ │ vmovl.s8 , d15 │ │ │ │ biccc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ @@ -293534,15 +293449,15 @@ │ │ │ │ ldmvs r2, {r3, r5, r7, r8, r9} │ │ │ │ @ instruction: 0xf107633a │ │ │ │ @ instruction: 0xf16d0218 │ │ │ │ strmi pc, [r4], -fp, lsl #21 │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ mrc2 7, 7, pc, cr0, cr5, {7} │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13bcb4 │ │ │ │ + blcs 0x13bb64 │ │ │ │ stmiage r5!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6c02300 │ │ │ │ @@ -293584,34 +293499,34 @@ │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ @ instruction: 0xf7fe60c3 │ │ │ │ movwcs fp, #6284 @ 0x188c │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ andscs r1, r0, #128, 6 │ │ │ │ eoreq lr, sl, r7, asr #19 │ │ │ │ - beq 0xfeb6b388 │ │ │ │ + beq 0xfeb6b238 │ │ │ │ eoreq lr, ip, r7, asr #19 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ orrslt pc, r8, #3211264 @ 0x310000 │ │ │ │ stmdavs r2, {r0, r1, fp, sp, lr}^ │ │ │ │ andcc lr, r0, #3309568 @ 0x328000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ stmvs r1, {r0, r6, r7, r8, r9, fp, lr} │ │ │ │ andne pc, r8, sl, asr #17 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf8d70290 │ │ │ │ - blcs 0x13bdac │ │ │ │ + blcs 0x13bc5c │ │ │ │ andhi pc, r0, r5 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ stmib sp, {r2, r3, ip, sp}^ │ │ │ │ vpmax.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf7501109 │ │ │ │ - @ instruction: 0x4604e93c │ │ │ │ + strmi lr, [r4], -r4, ror #19 │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ mrc2 7, 2, pc, cr14, cr5, {7} │ │ │ │ stcne 6, cr4, [r1, #-16]! │ │ │ │ ldmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ ldmdage r1, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ orreq pc, r4, #14090240 @ 0xd70000 │ │ │ │ @@ -293641,21 +293556,21 @@ │ │ │ │ @ instruction: 0xf8c74640 │ │ │ │ ldmvs sl, {r3, r5, r7, sp} │ │ │ │ stmib r7, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r2, r3, r5, r8, sp} │ │ │ │ stmib r7, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs sl, {r1, r2, r3, r5, r8, sp} │ │ │ │ stmib r7, {r0, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ - bvs 0x7b7510 │ │ │ │ + bvs 0x7b73c0 │ │ │ │ stmib r7, {r0, r3, r4, r6, r9, fp, sp, lr}^ │ │ │ │ - bvs 0xfe7b7520 │ │ │ │ + bvs 0xfe7b73d0 │ │ │ │ sbcscs pc, r0, r7, asr #17 │ │ │ │ - blvs 0x1789cc8 │ │ │ │ + blvs 0x1789b78 │ │ │ │ teqcs r6, r7, asr #19 │ │ │ │ - blvs 0xff789ed0 │ │ │ │ + blvs 0xff789d80 │ │ │ │ teqcs r8, r7, asr #19 │ │ │ │ ldcvs 12, cr6, [sl], {89} @ 0x59 │ │ │ │ teqcs sl, r7, asr #19 │ │ │ │ ldclvs 13, cr6, [r9, #616] @ 0x268 │ │ │ │ smlalbtcs lr, r0, r7, r9 │ │ │ │ mrcvs 14, 2, r6, cr9, cr10, {0} │ │ │ │ smlalbtcs lr, r2, r7, r9 │ │ │ │ @@ -293676,15 +293591,15 @@ │ │ │ │ @ instruction: 0xf8d3214e │ │ │ │ @ instruction: 0xf8d31098 │ │ │ │ stmib r7, {r2, r3, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf1071250 │ │ │ │ @ instruction: 0xf8d301a8 │ │ │ │ @ instruction: 0xf8c730a0 │ │ │ │ @ instruction: 0xf1823148 │ │ │ │ - @ instruction: 0x4604fa35 │ │ │ │ + @ instruction: 0x4604fa3d │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ stc2l 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ movwcs sl, #4034 @ 0xfc2 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ @@ -293749,78 +293664,78 @@ │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ bichi pc, r0, r5 │ │ │ │ stmdavs r2, {r0, r6, fp, sp, lr} │ │ │ │ stmib r7, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf107212a │ │ │ │ ldmvs fp, {r3, r5, r7, r8} │ │ │ │ adcscc pc, r0, r7, asr #17 │ │ │ │ - blx 0xfe4eb7e8 │ │ │ │ + blx 0xfe6eb698 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ svcge 0x0035f47d │ │ │ │ ldc2 7, cr15, [r8, #-980]! @ 0xfffffc2c │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4640bf30 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf17a332c │ │ │ │ - @ instruction: 0x4604f8f1 │ │ │ │ + @ instruction: 0x4604f8f9 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xfe4eb748 │ │ │ │ + blx 0xfe4eb5f8 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #2605056 @ 0x27c000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ svcge 0x0019f4bd │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ @ instruction: 0xf7fdfa49 │ │ │ │ @ instruction: 0xf107bf12 │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf17a332c │ │ │ │ - @ instruction: 0x4604f99b │ │ │ │ + strmi pc, [r4], -r3, lsr #19 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - blx 0x1d6b784 │ │ │ │ + blx 0x1d6b634 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #2113536 @ 0x204000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr13, {5} │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ strmi pc, [r4], -fp, lsr #20 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - ldrshteq r0, [lr], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r1, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @ instruction: 0x4604ff57 │ │ │ │ stmdacs r0, {r0, r7, r9, sl, lr} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr14, {1} │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1727014 │ │ │ │ @ instruction: 0xf8d7ee9c │ │ │ │ @ instruction: 0xf5073380 │ │ │ │ tstls r1, r4, lsl r1 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ tstls r0, r2, lsr #12 │ │ │ │ addne pc, sp, r0, asr #4 │ │ │ │ @ instruction: 0xf1804641 │ │ │ │ - strmi pc, [r4], -sp, asr #28 │ │ │ │ + @ instruction: 0x4604fe55 │ │ │ │ tstle r2, r1, asr #24 │ │ │ │ ldc2l 7, cr15, [r4], {245} @ 0xf5 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf0c45f80 │ │ │ │ @ instruction: 0xf11485fb │ │ │ │ @ instruction: 0xf47d0f26 │ │ │ │ strbmi sl, [r8], -r6, asr #29 │ │ │ │ - blx 0x26b3a0 │ │ │ │ + blx 0x26b250 │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d74601 │ │ │ │ strbmi r3, [r0], -r0, lsl #7 │ │ │ │ - blx 0x1deb8f0 │ │ │ │ + blx 0x1feb7a0 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604fcbb │ │ │ │ svcpl 0x0080f514 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr1, cr13, {5} │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ @@ -293839,21 +293754,21 @@ │ │ │ │ andsvs r6, r9, #14592 @ 0x3900 │ │ │ │ orrsvs r6, r9, r9, ror sp │ │ │ │ @ instruction: 0x61196cf9 │ │ │ │ tstcc ip, pc, asr #20 │ │ │ │ tstpl r2, r1, asr #20 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ tstpeq r7, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c0b88 │ │ │ │ + b 0x11c0a38 │ │ │ │ @ instruction: 0xf8c3010e │ │ │ │ ldmib r7, {r2, r3, r7}^ │ │ │ │ @ instruction: 0xf8c3e216 │ │ │ │ ldmib r7, {r3, r7, ip}^ │ │ │ │ sbcsvs r1, r8, #24 │ │ │ │ - b 0x1507de4 │ │ │ │ + b 0x1507c94 │ │ │ │ mrcvs 12, 5, r3, cr9, cr14, {0} │ │ │ │ @ instruction: 0x5c02ea4c │ │ │ │ vqadd.u32 q11, , │ │ │ │ vhsub.u32 d16, d14, d11 │ │ │ │ @ instruction: 0xf8c30c07 │ │ │ │ ldmib r7, {r2, r7, lr, pc}^ │ │ │ │ tstvs r9, #28 │ │ │ │ @@ -293870,15 +293785,15 @@ │ │ │ │ mrclt 7, 2, APSR_nzcv, cr5, cr13, {7} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r7, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b9232a │ │ │ │ @ instruction: 0xf0440f00 │ │ │ │ @ instruction: 0xf8d7845b │ │ │ │ - blcs 0x13c1f4 │ │ │ │ + blcs 0x13c0a4 │ │ │ │ orrshi pc, r3, #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr12, cr14, {1} @ │ │ │ │ @ instruction: 0xf1076802 │ │ │ │ @@ -293894,22 +293809,22 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79403 │ │ │ │ @ instruction: 0xf5004388 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andcc ip, ip, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf74f9400 │ │ │ │ - @ instruction: 0x4604eef6 │ │ │ │ + @ instruction: 0x4604ef9e │ │ │ │ tstle r2, r5, asr #24 │ │ │ │ ldc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ movwcs fp, #4052 @ 0xfd4 │ │ │ │ @ instruction: 0xf5142301 │ │ │ │ svclt 0x00285f80 │ │ │ │ - blcs 0x138060 │ │ │ │ + blcs 0x137f10 │ │ │ │ mcrge 4, 0, pc, cr7, cr13, {1} @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbhi pc, [sl, -r4, asr #32]! @ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf8d7adfe │ │ │ │ movwcs r1, #900 @ 0x384 │ │ │ │ @@ -293918,15 +293833,15 @@ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldmib r7, {r0, r2, r9, sl, fp, sp, pc}^ │ │ │ │ subvs r3, r2, sl, lsr #4 │ │ │ │ @ instruction: 0xf7fd6003 │ │ │ │ strbmi fp, [sl], -lr, ror #27 │ │ │ │ vmax.s8 q10, q0, │ │ │ │ @ instruction: 0xf1801085 │ │ │ │ - strmi pc, [r4], -r1, ror #26 │ │ │ │ + strmi pc, [r4], -r9, ror #26 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf146ade4 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf860f7f4 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ ldmib r7, {r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ strcs r2, [r1], #-992 @ 0xfffffc20 │ │ │ │ @@ -293935,24 +293850,24 @@ │ │ │ │ strls r4, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xff4ef7f9 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r0], -lr, asr #27 │ │ │ │ cdp2 0, 3, cr15, cr4, cr5, {0} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4649add9 │ │ │ │ - cdp2 1, 6, cr15, cr6, cr2, {4} │ │ │ │ + cdp2 1, 6, cr15, cr14, cr2, {4} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -r5, asr #23 │ │ │ │ @ instruction: 0xf6fd2c00 │ │ │ │ vmla.f32 d26, d16, d28 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ bicspl pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf649d207 │ │ │ │ @@ -293970,28 +293885,28 @@ │ │ │ │ @ instruction: 0xf0042800 │ │ │ │ @ instruction: 0xf8d787e6 │ │ │ │ @ instruction: 0xf0050380 │ │ │ │ @ instruction: 0x4602fdf1 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4620ad95 │ │ │ │ @ instruction: 0xf1804649 │ │ │ │ - strmi pc, [r4], -r9, ror #22 │ │ │ │ + @ instruction: 0x4604fb71 │ │ │ │ @ instruction: 0xf47d1c45 │ │ │ │ @ instruction: 0xf7f5ad7c │ │ │ │ @ instruction: 0x4604fb7f │ │ │ │ ldcllt 7, cr15, [r7, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ @ instruction: 0x4604fddd │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @ instruction: 0x4602fdd9 │ │ │ │ svclt 0x00182800 │ │ │ │ @ instruction: 0xf43e2c00 │ │ │ │ @ instruction: 0x4621ad7b │ │ │ │ @ instruction: 0xf18020da │ │ │ │ - @ instruction: 0x4604fcdf │ │ │ │ + strmi pc, [r4], -r7, ror #25 │ │ │ │ @ instruction: 0xf47d1c60 │ │ │ │ @ instruction: 0xf7f5ad62 │ │ │ │ strmi pc, [r4], -r5, ror #22 │ │ │ │ ldcllt 7, cr15, [sp, #-1012] @ 0xfffffc0c │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ strmi pc, [r3], -r3, asr #27 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @@ -294002,32 +293917,32 @@ │ │ │ │ vst2.8 {d22-d23}, [pc :128], r4 │ │ │ │ @ instruction: 0xf85c71e2 │ │ │ │ @ instruction: 0xf8d70004 │ │ │ │ @ instruction: 0xf8d04384 │ │ │ │ stmib sp, {r4, r7, r9}^ │ │ │ │ @ instruction: 0xf500e400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - cdp 7, 1, cr15, cr12, cr15, {2} │ │ │ │ + cdp 7, 12, cr15, cr4, cr15, {2} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ ldcge 4, cr15, [fp, #-500]! @ 0xfffffe0c │ │ │ │ - blx 0x10ed5d6 │ │ │ │ + blx 0x10ed486 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bd36 │ │ │ │ ldc2 0, cr15, [ip, #20] │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ stclge 4, cr15, [r0, #-248] @ 0xffffff08 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf17c4640 │ │ │ │ - @ instruction: 0x4604fdff │ │ │ │ + strmi pc, [r4], -r7, lsl #28 │ │ │ │ @ instruction: 0xf47d1c60 │ │ │ │ @ instruction: 0xf7f5ad26 │ │ │ │ strmi pc, [r4], -r9, lsr #22 │ │ │ │ stclt 7, cr15, [r1, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf1824640 │ │ │ │ - @ instruction: 0x4604fd7f │ │ │ │ + strmi pc, [r4], -r7, lsl #27 │ │ │ │ @ instruction: 0xf47d1c41 │ │ │ │ @ instruction: 0xf146ad1a │ │ │ │ stmdavs r0, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff96f7f3 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ ldmib r7, {r1, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf04f23e0 │ │ │ │ @@ -294040,181 +293955,181 @@ │ │ │ │ stclt 7, cr15, [r1, #-1012] @ 0xfffffc0c │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ strbmi r4, [r0], -ip, lsl #7 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ strls r4, [r0], #-904 @ 0xfffffc78 │ │ │ │ - blx 0x206d66c │ │ │ │ + blx 0x206d51c │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bcf0 │ │ │ │ ldc2l 0, cr15, [r6, #-20] @ 0xffffffec │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldclge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ - ldc2 1, cr15, [r8, #496]! @ 0x1f0 │ │ │ │ + stc2l 1, cr15, [r0, #496] @ 0x1f0 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [pc], {125} @ 0x7d │ │ │ │ - blx 0xff9ed68c │ │ │ │ + blx 0xff9ed53c │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bcda │ │ │ │ stc2l 0, cr15, [r0, #-20] @ 0xffffffec │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ stclge 4, cr15, [r4], #248 @ 0xf8 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ - mcr2 1, 4, pc, cr2, cr12, {3} @ │ │ │ │ + mcr2 1, 4, pc, cr10, cr12, {3} @ │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stclge 4, cr15, [r9], {125} @ 0x7d │ │ │ │ - blx 0xff46d6b8 │ │ │ │ + blx 0xff46d568 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r8], -r4, asr #25 │ │ │ │ stc2 0, cr15, [sl, #-20]! @ 0xffffffec │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmib r7, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf00512e0 │ │ │ │ strmi pc, [r5], -sp, ror #24 │ │ │ │ svclt 0x00182800 │ │ │ │ @ instruction: 0xf43e2c00 │ │ │ │ @ instruction: 0xf8d7acc5 │ │ │ │ - blcs 0x13c520 │ │ │ │ + blcs 0x13c3d0 │ │ │ │ addhi pc, sl, r4 │ │ │ │ - bicsmi pc, ip, r7, asr #12 │ │ │ │ + orrscc pc, ip, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andhi pc, pc, #4 │ │ │ │ teqpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscsvs r6, r9, r9, lsl r8 │ │ │ │ @ instruction: 0xf1734608 │ │ │ │ - @ instruction: 0xf8d7f925 │ │ │ │ + @ instruction: 0xf8d7f92d │ │ │ │ ldmvs r9!, {r2, r7, r8, r9, lr}^ │ │ │ │ svclt 0x00284284 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6e04622 │ │ │ │ - @ instruction: 0xf7fded18 │ │ │ │ + @ instruction: 0xf7fdedc0 │ │ │ │ svclt 0x0000bc90 │ │ │ │ - rsbseq r0, lr, r4, ror #20 │ │ │ │ - rsbseq r0, lr, sl, lsr #17 │ │ │ │ + ldrhteq r0, [lr], #-180 @ 0xffffff4c │ │ │ │ + ldrshteq r0, [lr], #-154 @ 0xffffff66 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ @ instruction: 0x4604fcf1 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ stc2l 0, cr15, [ip], #20 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ stccs 15, cr11, [r0], {24} │ │ │ │ stcge 4, cr15, [lr], {62} @ 0x3e │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ - ldc2 1, cr15, [r2, #504]! @ 0x1f8 │ │ │ │ + ldc2 1, cr15, [sl, #504]! @ 0x1f8 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [r5], #-500 @ 0xfffffe0c │ │ │ │ - blx 0x1f6d760 │ │ │ │ + blx 0x1f6d610 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ movwcs fp, #3184 @ 0xc70 │ │ │ │ stmib r7, {r9, sp}^ │ │ │ │ @ instruction: 0xf8d7232a │ │ │ │ - blcs 0x13c5a0 │ │ │ │ + blcs 0x13c450 │ │ │ │ @ instruction: 0x81a6f004 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #128, 6 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ stmdacs r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [r3, #4] @ │ │ │ │ strbmi r6, [r9], -r3, lsl #16 │ │ │ │ strbmi r6, [r0], -r2, asr #16 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ adccs pc, ip, r7, asr #17 │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ - stc2 1, cr15, [sl, #-504] @ 0xfffffe08 │ │ │ │ + ldc2 1, cr15, [r2, #-504] @ 0xfffffe08 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -pc, asr #20 │ │ │ │ svcpl 0x0080f514 │ │ │ │ mcrrge 4, 11, pc, r5, cr13 @ │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [r1, #4]! │ │ │ │ eorcc lr, sl, #3522560 @ 0x35c000 │ │ │ │ andvs r6, r3, r2, asr #32 │ │ │ │ ldclt 7, cr15, [r5], #-1012 @ 0xfffffc0c │ │ │ │ strbmi r4, [r8], -r5, asr #25 │ │ │ │ - blx 0x1aed7b4 │ │ │ │ + blx 0x1aed664 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf85c21ee │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0xf5000290 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldcl 7, cr15, [lr], #316 @ 0x13c │ │ │ │ + stc 7, cr15, [r6, #316]! @ 0x13c │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ ldcge 4, cr15, [sp], {125} @ 0x7d │ │ │ │ @ instruction: 0xff88f145 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #2448 @ 0x990 │ │ │ │ ldclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @ instruction: 0x4601fc7b │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4640ac1f │ │ │ │ - stc2 1, cr15, [r4, #508] @ 0x1fc │ │ │ │ + stc2 1, cr15, [ip, #508] @ 0x1fc │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ stcge 4, cr15, [r7], {125} @ 0x7d │ │ │ │ - blx 0x3ed83c │ │ │ │ + blx 0x3ed6ec │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r9], -r2, lsl #24 │ │ │ │ @ instruction: 0xf8d7b149 │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ strmi pc, [r1], -sp, lsr #23 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7ac07 │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ - ldc2l 1, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ + stc2l 1, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xffcaca8c │ │ │ │ + blge 0xffcac93c │ │ │ │ @ instruction: 0xff58f145 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #1680 @ 0x690 │ │ │ │ - bllt 0xffaad89c │ │ │ │ + bllt 0xffaad74c │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffd6c9ac │ │ │ │ + blge 0xffd6c85c │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf8d72b00 │ │ │ │ svclt 0x000c3380 │ │ │ │ ldrmi r4, [sl], -sl, asr #12 │ │ │ │ mvnne lr, #3522560 @ 0x35c000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ - @ instruction: 0xfffaf180 │ │ │ │ + @ instruction: 0xf802f181 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xff42cad0 │ │ │ │ + blge 0xff42c980 │ │ │ │ @ instruction: 0xf9cef7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf8d7bbc6 │ │ │ │ strbmi r3, [r9], -ip, lsl #7 │ │ │ │ ldceq 6, cr4, [ip, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0x3c03ea4f │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ strgt lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ strmi pc, [r4], -r1, lsr #17 │ │ │ │ - bllt 0xfee2d900 │ │ │ │ + bllt 0xfee2d7b0 │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ - beq 0xfeb6bd34 │ │ │ │ + beq 0xfeb6bbe4 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - blx 0x1debf20 │ │ │ │ + blx 0x1febdd0 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf145d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 1, pc, cr0, cr3, {7} @ │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ movwcs sl, #2970 @ 0xb9a │ │ │ │ @@ -294232,162 +294147,162 @@ │ │ │ │ andcc lr, r2, #3571712 @ 0x368000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r2], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ @ instruction: 0xf04fd001 │ │ │ │ strdvs r3, [r3], #-63 @ 0xffffffc1 │ │ │ │ - bllt 0x1e2d980 │ │ │ │ + bllt 0x1e2d830 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ vcgt.s8 d19, d4, d0 │ │ │ │ @ instruction: 0xf7f51111 │ │ │ │ strmi pc, [r4], -r7, asr #22 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf145ab66 │ │ │ │ stmdavs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf17abb5e │ │ │ │ - strmi pc, [r4], -sp, lsl #27 │ │ │ │ + @ instruction: 0x4604fd95 │ │ │ │ @ instruction: 0xf47d1c45 │ │ │ │ @ instruction: 0xf145ab58 │ │ │ │ stmdavs r0, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4, #972] @ 0x3cc │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf17abb50 │ │ │ │ - strmi pc, [r4], -r7, lsl #27 │ │ │ │ + strmi pc, [r4], -pc, lsl #27 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf145ab4a │ │ │ │ stmdavs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r6, #972] @ 0x3cc │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf17abb42 │ │ │ │ - strmi pc, [r4], -r9, ror #27 │ │ │ │ + @ instruction: 0x4604fdf1 │ │ │ │ @ instruction: 0xf47d1c43 │ │ │ │ @ instruction: 0xf145ab3c │ │ │ │ stmdavs r0, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0x4640bb34 │ │ │ │ - blx 0xfe7eba26 │ │ │ │ + blx 0xfe7eb8d6 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7ab3f │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ - @ instruction: 0xf902f17e │ │ │ │ + @ instruction: 0xf90af17e │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - blge 0xaacc1c │ │ │ │ + blge 0xaacacc │ │ │ │ @ instruction: 0xf928f7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf107bb20 │ │ │ │ @ instruction: 0x46400138 │ │ │ │ - mrc2 1, 3, pc, cr12, cr12, {3} │ │ │ │ + mcr2 1, 4, pc, cr4, cr12, {3} @ │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf145d105 │ │ │ │ stmdavs r0, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r4, #972] @ 0x3cc │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf107ab0e │ │ │ │ @ instruction: 0x46490238 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strmi pc, [r4], -r3, ror #31 │ │ │ │ - bllt 0x2ada5c │ │ │ │ + bllt 0x2ad90c │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x56cb6c │ │ │ │ + blge 0x56ca1c │ │ │ │ cdp2 0, 3, cr15, cr14, cr12, {1} │ │ │ │ teqpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf948f17e │ │ │ │ + @ instruction: 0xf950f17e │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604f8f9 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - bge 0xffd2cd88 │ │ │ │ + bge 0xffd2cc38 │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xffc4f7f3 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r0], -r6, ror #21 │ │ │ │ - blx 0x146bac2 │ │ │ │ + blx 0x146b972 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf02caaf1 │ │ │ │ @ instruction: 0xf107fe1f │ │ │ │ @ instruction: 0xf17e0138 │ │ │ │ - strmi pc, [r4], -fp, lsr #23 │ │ │ │ + @ instruction: 0x4604fbb3 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf8daf7f5 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf107aad0 │ │ │ │ @ instruction: 0x46490238 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strmi pc, [r4], -r5, lsr #31 │ │ │ │ - blt 0xff32dad8 │ │ │ │ + blt 0xff32d988 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ @ instruction: 0xf8934640 │ │ │ │ - blcs 0x13c7b0 │ │ │ │ + blcs 0x13c660 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi fp, [sl], -ip, lsl #30 │ │ │ │ ldmib r7, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ svclt 0x000813e0 │ │ │ │ @ instruction: 0xf17f460b │ │ │ │ - @ instruction: 0x4604fc59 │ │ │ │ + strmi pc, [r4], -r1, ror #24 │ │ │ │ @ instruction: 0xf47d1c41 │ │ │ │ @ instruction: 0xf145aab2 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ svclt 0x0000baaa │ │ │ │ - rsbseq r0, lr, r8, ror #12 │ │ │ │ + ldrhteq r0, [lr], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfedecc28 │ │ │ │ + bge 0xfedecad8 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ orrcc pc, r0, #2998272 @ 0x2dc000 │ │ │ │ svclt 0x00141c54 │ │ │ │ @ instruction: 0xf04f4649 │ │ │ │ movwcc r3, #4607 @ 0x11ff │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0x461a32ff │ │ │ │ - blx 0xfff6c144 │ │ │ │ + blx 0x16bff6 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - bge 0xfe42cd50 │ │ │ │ + bge 0xfe42cc00 │ │ │ │ @ instruction: 0xf88ef7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf506ba86 │ │ │ │ @ instruction: 0xf8933398 │ │ │ │ - blcs 0x13c830 │ │ │ │ + blcs 0x13c6e0 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ orrcc pc, ip, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0xf8d74613 │ │ │ │ svclt 0x00082384 │ │ │ │ @ instruction: 0xf8c74613 │ │ │ │ @ instruction: 0xf8d73388 │ │ │ │ - b 0x177c990 │ │ │ │ + b 0x177c840 │ │ │ │ andle r0, sl, r3, lsl #2 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ @ instruction: 0x4601fa1b │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7aa75 │ │ │ │ strbmi r3, [r0], -r8, lsl #7 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d79300 │ │ │ │ movwls r3, #5004 @ 0x138c │ │ │ │ - ldc2l 1, cr15, [r4, #-488]! @ 0xfffffe18 │ │ │ │ + ldc2l 1, cr15, [ip, #-488]! @ 0xfffffe18 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - bge 0x16acdbc │ │ │ │ + bge 0x16acc6c │ │ │ │ stc2l 1, cr15, [r0, #276] @ 0x114 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #53504 @ 0xd100 │ │ │ │ - blt 0x14adbcc │ │ │ │ + blt 0x14ada7c │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ ldmib r7, {r8, r9, fp, sp}^ │ │ │ │ svclt 0x000823e2 │ │ │ │ @ instruction: 0xf8c74613 │ │ │ │ ldrmi r3, [r3], -ip, lsl #7 │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ @@ -294397,36 +294312,36 @@ │ │ │ │ tsteq r2, r9, asr sl │ │ │ │ eorhi pc, r4, r4, asr #32 │ │ │ │ orrcc pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ movwls r2, #896 @ 0x380 │ │ │ │ orrcc pc, ip, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf17a9301 │ │ │ │ - @ instruction: 0x4604fd35 │ │ │ │ + @ instruction: 0x4604fd3d │ │ │ │ @ instruction: 0xf47d1c43 │ │ │ │ @ instruction: 0xf145aa26 │ │ │ │ stmdavs r0, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2], #972 @ 0x3cc │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0x464aba1e │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ movwcs r0, #168 @ 0xa8 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ ldc2 7, cr15, [r6, #-936]! @ 0xfffffc58 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - bge 0x5ace44 │ │ │ │ + bge 0x5accf4 │ │ │ │ mrc 8, 0, r4, cr13, cr15, {5} │ │ │ │ @ instruction: 0xf8d74f70 │ │ │ │ movwcs r2, #32936 @ 0x80a8 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r0!, {r0, r1, r4, r5, r7, r8, sp} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74f300c │ │ │ │ - @ instruction: 0x4604eade │ │ │ │ + strmi lr, [r4], -r6, lsl #23 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ @ instruction: 0xf800f7f5 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf43d7f00 │ │ │ │ @ instruction: 0xf7f4a9f6 │ │ │ │ @ instruction: 0xf7fdffd1 │ │ │ │ addcs fp, r0, #3964928 @ 0x3c8000 │ │ │ │ @@ -294440,15 +294355,15 @@ │ │ │ │ ldmibge r2!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ stc2l 7, cr15, [r0], #932 @ 0x3a4 │ │ │ │ @ instruction: 0xf7e94648 │ │ │ │ strbmi pc, [r1], -pc, lsl #16 @ │ │ │ │ @ instruction: 0xf5074602 │ │ │ │ adcscs r7, r2, r4, lsl r3 │ │ │ │ - @ instruction: 0xf94cf180 │ │ │ │ + @ instruction: 0xf954f180 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ stmibge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xffd2f7f4 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf507b9ca │ │ │ │ addcs r7, r0, #232, 8 @ 0xe8000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @@ -294486,15 +294401,15 @@ │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ strbmi sl, [r9], -r4, lsl #19 │ │ │ │ movwcs fp, #337 @ 0x151 │ │ │ │ andcs r2, r3, r0, lsl #5 │ │ │ │ @ instruction: 0xf930f005 │ │ │ │ @ instruction: 0xf0042800 │ │ │ │ @ instruction: 0x4631823c │ │ │ │ - blx 0xff56dd2a │ │ │ │ + blx 0xff56dbda │ │ │ │ @ instruction: 0xf7e84620 │ │ │ │ @ instruction: 0x4604ff9b │ │ │ │ ldmdblt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ stmdb r4!, {r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0008f1b9 │ │ │ │ @@ -294550,77 +294465,77 @@ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r7, #4 │ │ │ │ @ instruction: 0xf7e84631 │ │ │ │ @ instruction: 0xf7fdff77 │ │ │ │ @ instruction: 0xf8d7b8fa │ │ │ │ - blcs 0x33cc94 │ │ │ │ + blcs 0x33cb44 │ │ │ │ ldrbhi pc, [r0], #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf1b9464c │ │ │ │ @ instruction: 0xf0430f00 │ │ │ │ @ instruction: 0xf8d786d3 │ │ │ │ - blcs 0x13cc98 │ │ │ │ + blcs 0x13cb48 │ │ │ │ strbhi pc, [r1], -r3 @ │ │ │ │ @ instruction: 0xf8d72214 │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ @ instruction: 0x4602f897 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4621a8f1 │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ - blx 0xfede64 │ │ │ │ + blx 0xfedd14 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ ldmge r7, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 6, pc, cr10, cr4, {7} │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf7e9b8d2 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, r2, #68 @ 0x44 │ │ │ │ @ instruction: 0xf7684630 │ │ │ │ - @ instruction: 0x4604fb75 │ │ │ │ + @ instruction: 0x4604fc1d │ │ │ │ stmialt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmlsl.u8 , d8, d15 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ @ instruction: 0xf9b73301 │ │ │ │ svclt 0x00143380 │ │ │ │ @ instruction: 0xf04f4641 │ │ │ │ mrrcne 1, 15, r3, r4, cr15 │ │ │ │ sbcseq pc, r2, pc, asr #32 │ │ │ │ @ instruction: 0x464abf14 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8d73301 │ │ │ │ svclt 0x00083380 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf826f180 │ │ │ │ + @ instruction: 0xf82ef180 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stmiage r9!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldc2 1, cr15, [r4], {69} @ 0x45 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #37888 @ 0x9400 │ │ │ │ stmialt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d7464a │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #8 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ strmi pc, [r4], -r1, lsr #17 │ │ │ │ ldmlt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbseq r0, lr, r0, lsr #4 │ │ │ │ + rsbseq r0, lr, r0, ror r3 │ │ │ │ andseq pc, r4, r7, lsl #2 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ @ instruction: 0xf8c702a8 │ │ │ │ strmi r3, [r5], -r8, lsr #1 │ │ │ │ strmi r6, [lr], -r3 │ │ │ │ @ instruction: 0xf17a600b │ │ │ │ - @ instruction: 0x4604faf9 │ │ │ │ + strmi pc, [r4], -r1, lsl #22 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xffb6c492 │ │ │ │ + blx 0xffb6c342 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #1019904 @ 0xf9000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdage r3!, {r0, r2, r3, r4, r5, r7, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r2, r3, r2, lsl #4 │ │ │ │ @ instruction: 0xf820f005 │ │ │ │ @@ -294649,19 +294564,19 @@ │ │ │ │ @ instruction: 0xf107b840 │ │ │ │ @ instruction: 0xf1070014 │ │ │ │ movwcs r0, #280 @ 0x118 │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ andvs r4, r3, r5, lsl #12 │ │ │ │ andvs r4, fp, lr, lsl #12 │ │ │ │ - blx 0xfefec5f8 │ │ │ │ + blx 0xff1ec4a8 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf145d105 │ │ │ │ stmdavs r0, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfebedfec │ │ │ │ + blx 0xfebede9c │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ strbmi sl, [r1], -r4, lsr #16 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ @ instruction: 0xf0042003 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @@ -294694,49 +294609,49 @@ │ │ │ │ mrrcne 1, 15, r3, r4, cr15 │ │ │ │ sbcseq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x464abf14 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8d73301 │ │ │ │ svclt 0x00083380 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xff50f17f │ │ │ │ + @ instruction: 0xff58f17f │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ svcge 0x00d3f47c │ │ │ │ - blx 0x10ec5e6 │ │ │ │ + blx 0x10ec496 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #323584 @ 0x4f000 │ │ │ │ svclt 0x00cbf7fc │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strbmi r4, [r9], -r1, lsl #8 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ strls r4, [r0], #-904 @ 0xfffffc78 │ │ │ │ @ instruction: 0xf928f7f8 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ @ instruction: 0x4641bfbc │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ vst1.16 {d20-d22}, [pc], sl │ │ │ │ @ instruction: 0xf17f70db │ │ │ │ - strmi pc, [r4], -sp, lsr #30 │ │ │ │ + @ instruction: 0x4604ff35 │ │ │ │ @ instruction: 0xf47c1c41 │ │ │ │ @ instruction: 0xf145afb0 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xc6e0e8 │ │ │ │ + blx 0xc6df98 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf8d7bfa8 │ │ │ │ strbmi r4, [sl], -r4, lsl #7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r0], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0x4604fe9d │ │ │ │ svclt 0x009bf7fc │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ sbcsvc pc, sl, pc, asr #8 │ │ │ │ - @ instruction: 0xff0cf17f │ │ │ │ + @ instruction: 0xff14f17f │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ tstphi fp, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c2c00 │ │ │ │ @ instruction: 0xf8d7af8c │ │ │ │ ldrbeq r3, [lr, -r0, lsl #7] │ │ │ │ strbhi pc, [r4], #257 @ 0x101 @ │ │ │ │ bicspl pc, r8, #76546048 @ 0x4900000 │ │ │ │ @@ -294744,16 +294659,16 @@ │ │ │ │ ldmdavs ip, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi r4, [r1, #1611]! @ 0x64b │ │ │ │ strtmi fp, [r3], -r8, lsr #30 │ │ │ │ vshl.s64 d4, d8, #1 │ │ │ │ @ instruction: 0x464484b7 │ │ │ │ stmibvs r0!, {r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bne 0x1a6caa4 │ │ │ │ - beq 0xcacc90 │ │ │ │ + beq 0xa6c954 │ │ │ │ + beq 0xcacb40 │ │ │ │ ldmpl ip, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r0], {30} │ │ │ │ @ instruction: 0xf8d9db13 │ │ │ │ eorscs r3, r8, #0 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ stmdavs fp!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ @@ -294764,18 +294679,18 @@ │ │ │ │ eorcs pc, r4, r3, asr #16 │ │ │ │ @ instruction: 0xf7f44640 │ │ │ │ strcc pc, [r1], #-3275 @ 0xfffff335 │ │ │ │ mvnle r4, r6, lsr #5 │ │ │ │ stclt 0, cr15, [lr], {1} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ - mcr2 1, 6, pc, cr4, cr15, {3} @ │ │ │ │ + mcr2 1, 6, pc, cr12, cr15, {3} @ │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ svcge 0x0047f47c │ │ │ │ - blx 0xfedec6fc │ │ │ │ + blx 0xfedec5ac │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #3194880 @ 0x30c000 │ │ │ │ svclt 0x003ff7fc │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ svclt 0x00182a00 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0048f43d │ │ │ │ @@ -294787,15 +294702,15 @@ │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x003af43d │ │ │ │ @ instruction: 0xf8d74622 │ │ │ │ @ instruction: 0xf8d74388 │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ adcne pc, sp, r0, asr #4 │ │ │ │ - mrc2 1, 4, pc, cr6, cr15, {3} │ │ │ │ + mrc2 1, 4, pc, cr14, cr15, {3} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ svcge 0x0019f47c │ │ │ │ ldc2 7, cr15, [ip, #-976] @ 0xfffffc30 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ @ instruction: 0x4648bf14 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf004af21 │ │ │ │ @@ -294804,24 +294719,24 @@ │ │ │ │ @ instruction: 0xf8d7af1b │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ sbcsvc pc, r6, pc, asr #8 │ │ │ │ svclt 0x0052031e │ │ │ │ movwcs pc, #1059 @ 0x423 @ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ movwcs pc, #1091 @ 0x443 @ │ │ │ │ - mrc2 1, 3, pc, cr4, cr15, {3} │ │ │ │ + mrc2 1, 3, pc, cr12, cr15, {3} │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr7, cr12, {3} │ │ │ │ ldc2l 7, cr15, [sl], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ addcs fp, r0, #3872 @ 0xf20 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1717014 │ │ │ │ @ instruction: 0xf8d7eea6 │ │ │ │ - blcs 0x13d0a0 │ │ │ │ + blcs 0x13cf50 │ │ │ │ ldrhi pc, [lr], #-3 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ addcs r1, r0, #128, 6 │ │ │ │ @ instruction: 0xf0044618 │ │ │ │ @ instruction: 0x4601fe93 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf507aeed │ │ │ │ @@ -294829,27 +294744,27 @@ │ │ │ │ @ instruction: 0xf7e97014 │ │ │ │ @ instruction: 0x4648f9d9 │ │ │ │ stc2 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ @ instruction: 0xf8d74623 │ │ │ │ strmi r4, [r2], -r4, lsl #7 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ sbcsvc pc, r4, pc, asr #8 │ │ │ │ - mcr2 1, 2, pc, cr2, cr15, {3} @ │ │ │ │ + mcr2 1, 2, pc, cr10, cr15, {3} @ │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ mcrge 4, 6, pc, cr5, cr12, {3} @ │ │ │ │ stc2l 7, cr15, [r8], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ @ instruction: 0xf107bec0 │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf17a332c │ │ │ │ - strmi pc, [r4], -fp, lsl #26 │ │ │ │ + @ instruction: 0x4604fd13 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - blx 0x8ec824 │ │ │ │ + blx 0x8ec6d4 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #770048 @ 0xbc000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ mcrge 4, 5, pc, cr9, cr12, {5} @ │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f34648 │ │ │ │ @ instruction: 0x4604f9d9 │ │ │ │ @@ -294885,15 +294800,15 @@ │ │ │ │ @ instruction: 0xf0032800 │ │ │ │ strtmi r8, [r0], -r4, lsr #14 │ │ │ │ cdp2 7, 6, cr15, cr8, cr8, {7} │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ ldrmi r8, [r9], -r2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - blx 0xffa6e38e │ │ │ │ + blx 0xffa6e23e │ │ │ │ @ instruction: 0xf0432800 │ │ │ │ @ instruction: 0xf1078714 │ │ │ │ strtmi r0, [r0], -r8, lsr #5 │ │ │ │ @ instruction: 0xf7f44631 │ │ │ │ strmi pc, [r4], -r9, ror #24 │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ mrrc2 7, 15, pc, r0, cr4 @ │ │ │ │ @@ -294908,15 +294823,15 @@ │ │ │ │ @ instruction: 0xf892f7e9 │ │ │ │ @ instruction: 0xf7e84620 │ │ │ │ @ instruction: 0x4604fc5d │ │ │ │ mrclt 7, 1, APSR_nzcv, cr3, cr12, {7} │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8d7332c │ │ │ │ - blcs 0x13d22c │ │ │ │ + blcs 0x13d0dc │ │ │ │ cmpphi ip, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andscs r1, r0, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0044618 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subshi pc, r1, r4 │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ @@ -294927,15 +294842,15 @@ │ │ │ │ @ instruction: 0xf5b33380 │ │ │ │ vrecps.f32 , q10, q13 │ │ │ │ tstcs r6, r6, asr #32 │ │ │ │ @ instruction: 0xf1084618 │ │ │ │ @ instruction: 0xf8d7fa39 │ │ │ │ strmi r2, [r5], -r0, lsl #7 │ │ │ │ movwcs r2, #4102 @ 0x1006 │ │ │ │ - blx 0x141d8e │ │ │ │ + blx 0x141c3e │ │ │ │ ldrmi pc, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf00460fa │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ eorhi pc, ip, r4 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrshlt r6, [fp, #-138]! @ 0xffffff76 │ │ │ │ stmne r1, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ @@ -294952,15 +294867,15 @@ │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrsvc pc, ip, pc, asr #8 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @ instruction: 0xf5004380 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf74e300c │ │ │ │ - @ instruction: 0x4604eeb2 │ │ │ │ + @ instruction: 0x4604ef5a │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ @ instruction: 0xf93cf145 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #5046272 @ 0x4d0000 │ │ │ │ @ instruction: 0xf1084628 │ │ │ │ @ instruction: 0xf7fcf9cf │ │ │ │ @ instruction: 0xf107bdc6 │ │ │ │ @@ -294990,15 +294905,15 @@ │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tstpne r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ strvs lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r3, [r0], #-12 │ │ │ │ - cdp 7, 6, cr15, cr4, cr14, {2} │ │ │ │ + svc 0x000cf74e │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r7, lsl #23 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldrthi pc, [r1], -r3, asr #1 @ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ @@ -295036,15 +294951,15 @@ │ │ │ │ orrvc pc, sl, pc, asr #8 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79502 │ │ │ │ @ instruction: 0xf5004384 │ │ │ │ strls r5, [r1], #-13 │ │ │ │ @ instruction: 0xf8d7300c │ │ │ │ strls r4, [r0], #-896 @ 0xfffffc80 │ │ │ │ - cdp 7, 0, cr15, cr8, cr14, {2} │ │ │ │ + cdp 7, 11, cr15, cr0, cr14, {2} │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -fp, lsr #22 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stcge 4, cr15, [r1, #-752]! @ 0xfffffd10 │ │ │ │ orreq pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f34651 │ │ │ │ @@ -295062,71 +294977,71 @@ │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ movwcc r3, #4863 @ 0x12ff │ │ │ │ orrcs pc, r0, #13041664 @ 0xc70000 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf17b33ff │ │ │ │ - @ instruction: 0x4604ff71 │ │ │ │ + @ instruction: 0x4604ff79 │ │ │ │ @ instruction: 0xf47c1c46 │ │ │ │ @ instruction: 0xf7f4acf4 │ │ │ │ @ instruction: 0x4604faf7 │ │ │ │ - stcllt 7, cr15, [pc], #1008 @ 0x130a84 │ │ │ │ + stcllt 7, cr15, [pc], #1008 @ 0x130934 │ │ │ │ @ instruction: 0xf0044648 │ │ │ │ @ instruction: 0x4601fd55 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf8d7acf9 │ │ │ │ strbmi r3, [r0], -r4, lsl #7 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip}^ │ │ │ │ @ instruction: 0xf17d4300 │ │ │ │ - @ instruction: 0x4604fb97 │ │ │ │ + @ instruction: 0x4604fb9f │ │ │ │ @ instruction: 0xf47c1c43 │ │ │ │ @ instruction: 0xf7f4acd8 │ │ │ │ @ instruction: 0x4604fadb │ │ │ │ ldcllt 7, cr15, [r3], {252} @ 0xfc │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ strbmi r4, [r9], -r1, lsl #8 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ strls r4, [r0], #-904 @ 0xfffffc78 │ │ │ │ mrc2 7, 1, pc, cr0, cr7, {7} │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ stmdbmi r0, {r2, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x46482213 │ │ │ │ - blx 0xfe16c706 │ │ │ │ + blx 0xfe16c5b6 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfe4ee6d2 │ │ │ │ + blx 0xfe4ee582 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ @ instruction: 0xf8d7bcb8 │ │ │ │ @ instruction: 0xf4333380 │ │ │ │ @ instruction: 0xf0432300 │ │ │ │ ldmdbmi r7!, {r0, r2, r3, r7, pc} │ │ │ │ @ instruction: 0xf8d72213 │ │ │ │ @ instruction: 0xf0040380 │ │ │ │ strbmi pc, [r9], -sp, ror #22 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 1, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ + ldc2l 1, cr15, [r8, #-492]! @ 0xfffffe14 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r7, lsr #21 │ │ │ │ @ instruction: 0xf6fc2c00 │ │ │ │ vfma.f32 d26, d16, d14 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf649bfbc │ │ │ │ vshl.s64 , q4, #0 │ │ │ │ - blle 0x4f9dc0 │ │ │ │ + blle 0x4f9c70 │ │ │ │ bicspl pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ stmdble r7, {r0, r1, r3, r6, r8, sl, lr} │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ @@ -295141,55 +295056,55 @@ │ │ │ │ @ instruction: 0xf029d812 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ rscsvs r3, fp, r0, asr #2 │ │ │ │ @ instruction: 0xf1086031 │ │ │ │ ldmdavs r2!, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ andsvs r1, r8, r2, asr fp │ │ │ │ - bl 0x130a08 │ │ │ │ + bl 0x1308b8 │ │ │ │ @ instruction: 0xf1710085 │ │ │ │ ldmvs fp!, {r4, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf843681b │ │ │ │ @ instruction: 0xf6498029 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf7f42097 │ │ │ │ @ instruction: 0xf7fcf9c1 │ │ │ │ svclt 0x0000bc4a │ │ │ │ - ldrsbteq pc, [sp], #-146 @ 0xffffff6e @ │ │ │ │ - rsbseq pc, sp, sl, lsr r9 @ │ │ │ │ - rsbseq pc, sp, r6, lsl #17 │ │ │ │ - eorseq lr, r3, r0, asr lr │ │ │ │ + rsbseq pc, sp, r2, lsr #22 │ │ │ │ + rsbseq pc, sp, sl, lsl #21 │ │ │ │ + ldrsbteq pc, [sp], #-150 @ 0xffffff6a @ │ │ │ │ + eorseq lr, r3, r0, lsl sp │ │ │ │ andscs r4, r3, #208, 18 @ 0x340000 │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ @ instruction: 0xf181fafd │ │ │ │ - strmi pc, [r4], -fp, lsr #24 │ │ │ │ + @ instruction: 0x4604fc33 │ │ │ │ @ instruction: 0xf47c1c45 │ │ │ │ @ instruction: 0xf144ac36 │ │ │ │ stmdavs r0, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 5, pc, cr2, cr2, {7} │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf429bc2e │ │ │ │ @ instruction: 0xf4192100 │ │ │ │ @ instruction: 0xf4216f00 │ │ │ │ strbmi r6, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf441bf18 │ │ │ │ @ instruction: 0xf4196100 │ │ │ │ svclt 0x00182f00 │ │ │ │ tstpcs r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8fef181 │ │ │ │ + @ instruction: 0xf906f181 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf144d105 │ │ │ │ stmdavs r0, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 4, pc, cr6, cr2, {7} │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ ldcge 6, cr15, [r1], {252} @ 0xfc │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vrsra.s64 , q4, #64 │ │ │ │ @ instruction: 0x46182397 │ │ │ │ @ instruction: 0x461e681b │ │ │ │ @@ -295198,109 +295113,109 @@ │ │ │ │ tstle r4, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0xf0244605 │ │ │ │ cmpcc r0, pc, lsr r1 │ │ │ │ andvs r2, r1, r4, lsl #4 │ │ │ │ rscsvs r6, fp, r8, lsl r8 │ │ │ │ @ instruction: 0xf85cf108 │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - blne 0xfe5cac90 │ │ │ │ + blne 0xfe5cab40 │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ - bl 0xfe7ece74 │ │ │ │ + bl 0xfe7ecd24 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ cmnpeq r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ @ instruction: 0xf948f7f4 │ │ │ │ - bllt 0xff5ae8c0 │ │ │ │ + bllt 0xff5ae770 │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1e6e8b2 │ │ │ │ + blx 0x1e6e762 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ eorcs fp, r0, #200, 22 @ 0x32000 │ │ │ │ @ instruction: 0xf1072100 │ │ │ │ @ instruction: 0xf17100a8 │ │ │ │ @ instruction: 0xf107eb7c │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ - @ instruction: 0xf9e2f181 │ │ │ │ + @ instruction: 0xf9eaf181 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ strhi pc, [sp, -r2]! │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blge 0xfeead9f8 │ │ │ │ + blge 0xfeead8a8 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfecada08 │ │ │ │ - bllt 0xff06e910 │ │ │ │ + blge 0xfecad8b8 │ │ │ │ + bllt 0xff06e7c0 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb6cd44 │ │ │ │ - bl 0x186cef0 │ │ │ │ + beq 0xfeb6cbf4 │ │ │ │ + bl 0x186cda0 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - bl 0x16ecefc │ │ │ │ + bl 0x16ecdac │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ movwcs r8, #4268 @ 0x10ac │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x126c962 │ │ │ │ + blx 0x126c812 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf8d761bb │ │ │ │ ldrbne r1, [fp, r0, lsl #7] │ │ │ │ movwcs r6, #4603 @ 0x11fb │ │ │ │ ldrmi r6, [r8], -r2, asr #16 │ │ │ │ andcs r6, r8, #-1610612733 @ 0xa0000003 │ │ │ │ @ instruction: 0xf0044411 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe4eda6c │ │ │ │ + blge 0xfe4ed91c │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ adcsvs r0, fp, #24, 4 @ 0x80000001 │ │ │ │ rscsvs r1, fp, #57409536 @ 0x36c0000 │ │ │ │ teqvs fp, #4390912 @ 0x430000 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ @ instruction: 0xf1814640 │ │ │ │ - strmi pc, [r4], -r1, ror #20 │ │ │ │ + strmi pc, [r4], -r9, ror #20 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf970f7f4 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13d7b4 │ │ │ │ - blge 0x1aada98 │ │ │ │ + blcs 0x13d664 │ │ │ │ + blge 0x1aad948 │ │ │ │ @ instruction: 0x46184651 │ │ │ │ ldc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fdab5e │ │ │ │ @ instruction: 0xf8d7bb6d │ │ │ │ strbmi r4, [r9], -r8, lsl #7 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf8d79400 │ │ │ │ strbmi r4, [r0], -ip, lsl #7 │ │ │ │ @ instruction: 0xf17d9401 │ │ │ │ - strmi pc, [r4], -fp, lsl #28 │ │ │ │ + @ instruction: 0x4604fe13 │ │ │ │ @ instruction: 0xf47c1c42 │ │ │ │ @ instruction: 0xf144ab4c │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r8, #968] @ 0x3c8 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ tstcs r0, r4, asr #22 │ │ │ │ @ instruction: 0xf1814640 │ │ │ │ - strmi pc, [r4], -r1, lsr #16 │ │ │ │ + strmi pc, [r4], -r9, lsr #16 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ cdp2 1, 10, cr15, cr8, cr4, {2} │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #11840 @ 0x2e40 │ │ │ │ @ instruction: 0xf6fc2c00 │ │ │ │ vpadd.i8 d26, d0, d20 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d6, d24 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x47982097 │ │ │ │ bicspl pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r9, sl, lr} │ │ │ │ addsmi r4, ip, #31457280 @ 0x1e00000 │ │ │ │ @@ -295310,39 +295225,39 @@ │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r3, r4, #64, 2 │ │ │ │ ldmdavs r8, {r0, sp, lr} │ │ │ │ @ instruction: 0xf10760fb │ │ │ │ stmdavs sl!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x130cac │ │ │ │ + bl 0x130b5c │ │ │ │ @ instruction: 0xf1710086 │ │ │ │ ldmvs fp!, {r1, r2, r3, r4, r5, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf649681a │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ vqadd.s8 d18, d27, d7 │ │ │ │ vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8420394 │ │ │ │ @ instruction: 0xf7f43024 │ │ │ │ @ instruction: 0xf7fcf86b │ │ │ │ stmdbmi sl!, {r2, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x46482213 │ │ │ │ @ instruction: 0xf9b0f004 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x186d0a2 │ │ │ │ + blx 0x1a6cf52 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf144d105 │ │ │ │ stmdavs r0, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ - bge 0xff92e6a4 │ │ │ │ + bge 0xff92e554 │ │ │ │ mvnvs pc, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - msrne (UNDEF: 100), r6 │ │ │ │ + msreq R12_usr, r6 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vrsra.s64 , q4, #64 │ │ │ │ @ instruction: 0x46182397 │ │ │ │ @ instruction: 0x461e681b │ │ │ │ @@ -295351,60 +295266,60 @@ │ │ │ │ tstle r4, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0xf0244605 │ │ │ │ cmpcc r0, pc, lsr r1 │ │ │ │ andvs r2, r1, r4, lsl #4 │ │ │ │ rscsvs r6, fp, r8, lsl r8 │ │ │ │ @ instruction: 0xff2af107 │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - blne 0xfe5caef4 │ │ │ │ + blne 0xfe5cada4 │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ - b 0x1b6d0d8 │ │ │ │ + b 0x1b6cf88 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ sbcspl pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ msreq SPSR_fs, #-1342177276 @ 0xb0000004 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ @ instruction: 0xf816f7f4 │ │ │ │ - blt 0xfe92eb24 │ │ │ │ - eorseq lr, r3, r0, asr lr │ │ │ │ + blt 0xfe92e9d4 │ │ │ │ + eorseq lr, r3, r0, lsl sp │ │ │ │ strbmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ strmi pc, [r4], -r1, asr #20 │ │ │ │ - blt 0xfe6aeb38 │ │ │ │ + blt 0xfe6ae9e8 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - b 0x136d118 │ │ │ │ + b 0x136cfc8 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0432b00 │ │ │ │ strbmi r8, [sl], -r2, lsl #1 │ │ │ │ @ instruction: 0xf0422a00 │ │ │ │ @ instruction: 0x4623879c │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ adcvc pc, lr, pc, asr #8 │ │ │ │ - @ instruction: 0xf9f4f17f │ │ │ │ + @ instruction: 0xf9fcf17f │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - bge 0x1f2dd74 │ │ │ │ + bge 0x1f2dc24 │ │ │ │ @ instruction: 0xf87af7f4 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ movwcs fp, #2674 @ 0xa72 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sadd16mi fp, r1, r4 │ │ │ │ @ instruction: 0x46164619 │ │ │ │ ldrmi r4, [r9, #1666] @ 0x682 │ │ │ │ @ instruction: 0x4602bf14 │ │ │ │ vmin.s8 d20, d0, d10 │ │ │ │ @ instruction: 0x61bb1059 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ - @ instruction: 0xf9d4f17f │ │ │ │ + @ instruction: 0xf9dcf17f │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf144d105 │ │ │ │ stmdavs r0, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bc5f80 │ │ │ │ @ instruction: 0xf1b8aa4e │ │ │ │ @@ -295422,15 +295337,15 @@ │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ ldrmi r2, [r8], -r0, lsl #7 │ │ │ │ @ instruction: 0xf836f7f3 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0022800 │ │ │ │ ldmib r7, {r1, r2, r7, r8, r9, sl, pc}^ │ │ │ │ strbmi r2, [r0], -r0, ror #7 │ │ │ │ - blx 0x26d228 │ │ │ │ + blx 0x46d0d8 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r7, lsr #16 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0xf9ccf004 │ │ │ │ @@ -295442,29 +295357,29 @@ │ │ │ │ @ instruction: 0xf0030f00 │ │ │ │ smlabbcs r4, r3, r2, r8 │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ @ instruction: 0x4604fe9d │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ ldrthi pc, [sp], #-3 @ │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ - blx 0x3424d4 │ │ │ │ + blx 0x342384 │ │ │ │ @ instruction: 0xf004f203 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ bicshi pc, lr, #3 │ │ │ │ strbmi r2, [r4], r0, lsl #4 │ │ │ │ svcne 0x00201e81 │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0x130c8c @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0x130b3c @ │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r3, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrmi r3, [r4, #1023] @ 0x3ff │ │ │ │ svccc 0x0004f840 │ │ │ │ @ instruction: 0x4632dcf4 │ │ │ │ sbccs r4, lr, r1, asr #12 │ │ │ │ - @ instruction: 0xf95cf17f │ │ │ │ + @ instruction: 0xf964f17f │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f3d102 │ │ │ │ strmi pc, [r4], -r3, ror #31 │ │ │ │ @ instruction: 0xf1074630 │ │ │ │ @ instruction: 0xf7fcfde1 │ │ │ │ @ instruction: 0x4644b9d8 │ │ │ │ svccc 0x0080f5b8 │ │ │ │ @@ -295472,15 +295387,15 @@ │ │ │ │ @ instruction: 0xf0032c00 │ │ │ │ smlabbcs r4, r2, r1, r8 │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ strmi pc, [r5], -r1, ror #28 │ │ │ │ @ instruction: 0xf0032800 │ │ │ │ @ instruction: 0x46018412 │ │ │ │ @ instruction: 0xf1794640 │ │ │ │ - strmi pc, [r4], -r5, lsl #24 │ │ │ │ + strmi pc, [r4], -sp, lsl #24 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xffc4f7f3 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf0c35f80 │ │ │ │ @ instruction: 0x46288371 │ │ │ │ ldc2 1, cr15, [lr, #28]! │ │ │ │ ldmiblt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -295495,52 +295410,52 @@ │ │ │ │ @ instruction: 0xf0044618 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, pc, #3 │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ @ instruction: 0x61bb0118 │ │ │ │ mvnsvs r6, r3, asr #16 │ │ │ │ @ instruction: 0xf1744620 │ │ │ │ - strmi pc, [r4], -r3, asr #27 │ │ │ │ + strmi pc, [r4], -fp, asr #27 │ │ │ │ @ instruction: 0xf47c1c43 │ │ │ │ @ instruction: 0xf7f3a992 │ │ │ │ @ instruction: 0x4604ff95 │ │ │ │ stmiblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r8, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf17f4649 │ │ │ │ - strmi pc, [r4], -sp, lsl #17 │ │ │ │ + @ instruction: 0x4604f895 │ │ │ │ @ instruction: 0xf47c1c45 │ │ │ │ @ instruction: 0xf7f3a980 │ │ │ │ strmi pc, [r4], -r3, lsl #31 │ │ │ │ ldmdblt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d7464a │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #8 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ strmi pc, [r4], -fp, asr #18 │ │ │ │ @ instruction: 0xf47c1c43 │ │ │ │ @ instruction: 0xf144a96a │ │ │ │ stmdavs r0, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffaeed72 │ │ │ │ + blx 0xffaeec22 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf7e8b962 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ cmpphi r2, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ @ instruction: 0xf7674630 │ │ │ │ - @ instruction: 0x4604fbb5 │ │ │ │ + @ instruction: 0x4604fc5d │ │ │ │ ldmdblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf17e4640 │ │ │ │ - strmi pc, [r4], -r9, ror #21 │ │ │ │ + @ instruction: 0x4604faf1 │ │ │ │ @ instruction: 0xf47c1c42 │ │ │ │ @ instruction: 0xf144a950 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff46eda6 │ │ │ │ + blx 0xff46ec56 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf8d7b948 │ │ │ │ strbmi r4, [sl], -ip, lsl #7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r2], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf8d74630 │ │ │ │ strls r4, [r1], #-904 @ 0xfffffc78 │ │ │ │ @@ -295548,19 +295463,19 @@ │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ @ instruction: 0x4604fc73 │ │ │ │ ldmdblt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ stmia r8!, {r0, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - @ instruction: 0xf97cf181 │ │ │ │ + @ instruction: 0xf984f181 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf144d105 │ │ │ │ stmdavs r0, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfea6edf6 │ │ │ │ + blx 0xfea6eca6 │ │ │ │ @ instruction: 0xf1b84244 │ │ │ │ svclt 0x00180f00 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdbge fp, {r2, r3, r4, r5, r7, sl, ip, sp, lr, pc} │ │ │ │ subcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xf8c8f004 │ │ │ │ @@ -295587,37 +295502,37 @@ │ │ │ │ movwvs r3, #12928 @ 0x3280 │ │ │ │ addcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7fc6343 │ │ │ │ strbmi fp, [r0], -r6, ror #17 │ │ │ │ @ instruction: 0xf94cf004 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf17fa8f1 │ │ │ │ - @ instruction: 0x4604f817 │ │ │ │ + @ instruction: 0x4604f81f │ │ │ │ @ instruction: 0xf47c1c41 │ │ │ │ @ instruction: 0xf7f3a8da │ │ │ │ @ instruction: 0x4604fedd │ │ │ │ ldmlt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subscs r2, r8, #0, 2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ @ instruction: 0xf17161b9 │ │ │ │ - blmi 0xff3eb0f8 │ │ │ │ + blmi 0xff3eafa8 │ │ │ │ svccs 0x0070ee1d │ │ � TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes